KR20230047000A - 금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기 - Google Patents

금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기 Download PDF

Info

Publication number
KR20230047000A
KR20230047000A KR1020220122119A KR20220122119A KR20230047000A KR 20230047000 A KR20230047000 A KR 20230047000A KR 1020220122119 A KR1020220122119 A KR 1020220122119A KR 20220122119 A KR20220122119 A KR 20220122119A KR 20230047000 A KR20230047000 A KR 20230047000A
Authority
KR
South Korea
Prior art keywords
layer
metal
polyimide
clad laminate
polyimide layer
Prior art date
Application number
KR1020220122119A
Other languages
English (en)
Inventor
유타 시시도
야스히로 아다치
Original Assignee
닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤 filed Critical 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
Publication of KR20230047000A publication Critical patent/KR20230047000A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/022—Mechanical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
    • B32B2379/08—Polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

편면 금속 피복 적층판에 금속박을 고온에서 열압착시킬 때의 주름의 억제와, 열압착한 금속박과 폴리이미드층의 계면 밀착성의 양립을 도모한다.
금속 피복 적층판(100)은 제1 금속층(101)과, 이 제1 금속층(101)에 적층되어 있는 절연 수지층(110)을 구비하고, 절연 수지층(110)은 제1 금속층(101)에 접하는 폴리이미드층 (A)와, 제1 금속층(101)과는 반대측에 있어서 수지면을 형성하고 있는 폴리이미드층 (B)를 갖고 있다. 폴리이미드층 (B)의 유리 전이 온도 Tg를 기준으로 하여, Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에 있어서의 폴리이미드층 (A)의 저장 탄성률을 E'(A), 폴리이미드층 (B)의 저장 탄성률을 E'(B)로 했을 때, 저장 탄성률의 비 E'(A)/E'(B)가 2.0 이상이다.

Description

금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기{METAL-CLAD LAMINATE, CIRCUIT SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 금속 피복 적층판, 그것을 회로 가공하여 얻어지는 회로 기판, 그것을 사용하는 전자 디바이스 및 전자 기기에 관한 것이다.
근년, 전자 기기의 소형화, 경량화, 공간 절약화의 진전에 수반하여, 얇고 경량이며, 가요성을 갖고, 굴곡을 반복해도 우수한 내구성을 갖는 플렉시블 프린트 배선판(FPC; Flexible Printed Circuits)의 수요가 증대되고 있다. FPC는 한정된 스페이스에서도 입체적이면서 고밀도의 실장이 가능하기 때문에, 예를 들어 HDD, DVD, 스마트폰 등의 전자 기기의 가동 부분의 배선이나, 케이블, 커넥터 등의 부품에 그 용도가 확대되어 가고 있다.
FPC는, 전형적으로는 재료가 되는 동장 적층판(CCL) 등의 금속 피복 적층판의 금속층을 에칭하여 배선 가공함으로써 제조된다. 금속 피복 적층판에 대해서는, 금속박과 접하는 절연 수지층에 저장 탄성률이 높은 폴리이미드를 사용한 것이 제안되어 있다(예를 들어, 특허문헌 1, 특허문헌 2).
절연 수지층으로서의 폴리이미드층의 편측에 금속층을 구비한 편면 금속 피복 적층판은, 통상 금속층에 접하는 폴리이미드층에 열가소성 폴리이미드가 널리 사용되고 있다. 구체적으로는, 편면 금속 피복 적층판의 금속층측으로부터, 열가소성 폴리이미드층/비열가소성 폴리이미드층/열가소성 폴리이미드층의 적층 구조가 채용되는 경우가 많다. 이러한 구조의 편면 금속 피복 적층판의 최외층의 열가소성 폴리이미드층에 금속박을 열압착하여 양면 금속 피복 적층판을 제작하는 경우, 최외층의 열가소성 폴리이미드층의 라미네이트면과 금속박의 충분한 필 강도를 확보하기 위해서, 열압착을 200 내지 400℃ 정도의 고온에서 행할 필요가 있다. 그러나, 고온에서 열압착을 행하면, 편면 금속 피복 적층판의 금속층에 접해 있는 측의 열가소성 폴리이미드층이 연화되고, 인접하는 금속층에 주름이 들어가기 쉬워진다는 문제가 있었다. 상기 문제는 열압착 온도를 낮추고, 열가소성 폴리이미드층의 연화를 억제함으로써 해결할 수 있지만, 그 경우에는 라미네이트면측의 열가소성 폴리이미드층과 열압착된 금속박의 밀착성이 충분하지 않아져, 배선 가공 후의 밀착 신뢰성을 확보할 수 없다.
일본 특허 공개 제2020-104340호 공보 일본 특허 공개 제2006-051800호 공보
본 발명은, 편면 금속 피복 적층판에 금속박을 고온에서 열압착시킬 때의 주름의 억제와, 열압착한 금속박과 폴리이미드층의 계면 밀착성의 양립을 도모하는 것을 목적으로 한다.
본 발명자들은 예의 검토한 결과, 편면 금속 피복 적층판의 금속층에 접하는 열가소성 폴리이미드층의 저장 탄성률을, 라미네이트면측의 열가소성 폴리이미드층의 저장 탄성률보다도 크게 함으로써, 상기 과제를 해결할 수 있음을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 금속 피복 적층판은,
제1 금속층과,
상기 제1 금속층에 적층되어 있는 절연 수지층을 구비한 금속 피복 적층판이며,
상기 절연 수지층은, 상기 제1 금속층에 접하는 폴리이미드층 (A)와, 상기 제1 금속층과는 반대측에 있어서 수지면을 형성하고 있는 폴리이미드층 (B)를 갖고,
상기 폴리이미드층 (B)의 유리 전이 온도 Tg를 기준으로 하여, Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에 있어서의 폴리이미드층 (A)의 저장 탄성률을 E'(A), 폴리이미드층 (B)의 저장 탄성률을 E'(B)로 했을 때, 해당 저장 탄성률의 비 E'(A)/E'(B)가 2.0 이상인 것을 특징으로 한다.
본 발명의 금속 피복 적층판은, 상기 절연 수지층이, 상기 폴리이미드층 (A)와 상기 폴리이미드층 (B) 사이에 적층된 폴리이미드층 (C)를 갖고 있어도 된다.
본 발명의 금속 피복 적층판은,
상기 제1 금속층의 두께가 6 내지 18㎛의 범위 내여도 되고, 인장 탄성률이 10 내지 100GPa의 범위 내여도 된다.
본 발명의 금속 피복 적층판은, 또한, 상기 폴리이미드층 (B)의 수지면에 접하여 적층되어 있는 제2 금속층을 구비하고 있어도 된다.
본 발명의 금속 피복 적층판은, 상기 제2 금속층과 상기 폴리이미드층 (B)의 필 강도가 0.7kN/ｍ 이상이어도 된다.
본 발명의 회로 기판은, 상기 금속 피복 적층판에 있어서의 상기 제1 금속층 및 상기 제2 금속층 중 어느 한쪽 또는 양쪽을 회로 가공하여 이루어지는 것이다.
본 발명의 회로 기판은, 상기 금속 피복 적층판에 있어서의 상기 제1 금속층을 회로 가공하여 이루어지는 회로 기판이다.
본 발명의 전자 디바이스는, 상기 회로 기판을 구비하고 있다.
본 발명의 전자 기기는, 상기 회로 기판을 구비하고 있다.
본 발명의 금속 피복 적층판은, 제1 금속층에 접해 있는 폴리이미드층 (A)의 저장 탄성률 E'(A)와 라미네이트면측의 폴리이미드층 (B)의 저장 탄성률 E'(B)의 비 E'(A)/E'(B)가 2.0 이상임으로써, 라미네이트면측에 금속박을 고온에서 열압착해도 제1 금속층에 있어서의 주름의 발생을 방지할 수 있다. 그 때문에, 열압착한 금속박과 폴리이미드층의 계면 밀착성과, 금속 피복 적층판에 금속박을 고온에서 열압착시킬 때의 제1 금속층의 주름의 억제의 양립을 도모하는 것이 가능해진다. 따라서, 본 발명의 금속 피복 적층판을 FPC 재료로서 이용함으로써, 회로 기판의 신뢰성과 수율의 향상을 도모할 수 있다.
도 1은 본 발명의 제1 실시 형태의 금속 피복 적층판의 구성을 나타내는 모식적 단면도이다.
도 2는 본 발명의 제2 실시 형태의 금속 피복 적층판의 구성을 나타내는 모식적 단면도이다.
도 3은 본 발명의 제2 실시 형태의 금속 피복 적층판의 제조 방법을 나타내는 설명도이다.
도 4는 본 발명의 제3 실시 형태의 금속 피복 적층판의 제조 방법을 나타내는 설명도이다.
도 5는 본 발명의 제3 실시 형태의 금속 피복 적층판의 구성을 나타내는 모식적 단면도이다.
도 6은 본 발명의 제4 실시 형태의 금속 피복 적층판의 제조 방법을 나타내는 설명도이다.
도 7은 본 발명의 제4 실시 형태의 금속 피복 적층판의 구성을 나타내는 모식적 단면도이다.
이어서, 적절히 도면을 참조하면서, 본 발명의 실시 형태에 대하여 설명한다.
<제1 실시 형태 및 제2 실시 형태>
본 발명의 제1 실시 형태에 관한 금속 피복 적층판(100)은 도 1에 나타내는 바와 같이, 제1 금속층(101)과, 이 제1 금속층(101)에 적층되어 있는 절연 수지층(110)을 구비하고 있다. 금속 피복 적층판(100)은 편면 금속 피복 적층판이다.
또한, 본 발명의 제2 실시 형태에 관한 금속 피복 적층판(200)은 도 2에 나타내는 바와 같이, 제1 금속층(101)과, 이 제1 금속층(101)에 적층되어 있는 절연 수지층(110)과, 절연 수지층(110)의 제1 금속층(101)과는 반대측의 면에 적층되어 있는 제2 금속층(102)을 구비하고 있다. 금속 피복 적층판(200)은 양면 금속 피복 적층판이다.
<절연 수지층>
절연 수지층(110)은 제1 금속층(101)에 접하는 폴리이미드층 (A)와, 제1 금속층(101)과는 반대측에 있어서 수지면을 형성하고 있는 폴리이미드층 (B)와, 폴리이미드층 (A)와 폴리이미드층 (B) 사이에 적층된 폴리이미드층 (C)를 구비하고 있다.
폴리이미드층 (A)는 캐스트법으로 제1 금속층(101)에 폴리아미드산 용액을 도포·건조시키고, 이미드화함으로써 얻어지는 열가소성 폴리이미드층이며, 제1 금속층(101)에 접하는 캐스트면을 갖는 폴리이미드층이다.
폴리이미드층 (B)는 제2 금속층(102)이 되는 금속박 등을 열압착하기 위한 라미네이트면(110a)을 갖는 열가소성 폴리이미드층이다.
폴리이미드층 (C)는 베이스 수지층으로서, 절연 수지층(110)의 기계적 강도 유지의 역할을 담당한다. 본 발명에서는, 절연 수지층(110)을 형성하는 폴리이미드층 (A)와 폴리이미드층 (B)에 저장 탄성률이 다른 폴리이미드를 사용한다.
여기서, 비열가소성 폴리이미드란, 일반적으로 가열해도 연화, 접착성을 나타내지 않는 폴리이미드이지만, 본 발명에서는, 동적 점탄성 측정 장치(DMA)를 사용하여 측정한, 30℃에서의 저장 탄성률이 1.0×109Pa 이상이며, 320℃에서의 저장 탄성률이 3.0×108Pa 이상을 나타내는 폴리이미드를 말한다. 또한, 열가소성 폴리이미드란, 일반적으로 유리 전이 온도(Tg)를 명확하게 확인할 수 있는 폴리이미드이지만, 본 발명에서는, DMA를 사용하여 측정한, 30℃에서의 저장 탄성률이 1.0×109Pa 이상이며, 320℃에서의 저장 탄성률이 3.0×108Pa 미만을 나타내는 폴리이미드를 말한다.
또한, 절연 수지층(110)은 발명의 효과를 손상시키지 않는 범위에서, 폴리이미드층 (A) 내지 (C) 이외의 임의의 수지층을 포함할 수 있다.
절연 수지층(110)은 폴리이미드층 (B)의 유리 전이 온도 Tg를 기준으로 하여, Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에 있어서의 폴리이미드층 (A)의 저장 탄성률을 E'(A), 폴리이미드층 (B)의 저장 탄성률을 E'(B)로 했을 때, 해당 저장 탄성률의 비 E'(A)/E'(B)가 2.0 이상이다.
폴리이미드층 (B)측의 라미네이트면(110a)에 제2 금속층(102)이 되는 금속박을 고온에서 열압착할 때에, 폴리이미드층 (B)의 저장 탄성률 E'(B)가 작을수록, 열압착 시의 폴리이미드의 금속박 미세 요철에의 충전성이 양호해져, 밀착 신뢰성이 높아진다. 또한, 열압착 시에는 장력이 가해지지만, 폴리이미드층 (A)의 저장 탄성률 E'(A)가 클수록, 고온에서 열압착할 때에 지지체가 되는 제1 금속층(101)과 접하는 폴리이미드층 (A)가 연화되기 어려워져, 제1 금속층(101)에 있어서의 주름의 발생을 억제할 수 있다. 따라서, 비 E'(A)/E'(B)를 2.0 이상으로 함으로써, 예를 들어 200 내지 400℃의 범위 중, 특히 270 내지 400℃의 범위 내, 나아가 320 내지 400℃의 범위 내의 고온에서 열압착할 때, 라미네이트면(110a)에서의 밀착성과 제1 금속층(101)의 주름의 억제를 양립시킬 수 있다. 이러한 관점에서, 비 E'(A)/E'(B)는 바람직하게는 3 내지 100, 보다 바람직하게는 5 내지 60, 가장 바람직하게는 10 내지 40인 것이 좋다.
본 발명에서는, 폴리이미드층 (B)의 유리 전이 온도 Tg에 대하여, Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에서 비 E'(A)/E'(B)가 상기 규정을 만족시키고 있으면 되고, Tg+20℃부터 Tg+90℃까지의 범위 내의 모든 온도에서 상기 규정을 만족시키는 것이 바람직하다. 여기서, 폴리이미드층 (B)의 유리 전이 온도 Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에서의 저장 탄성률을 비교하는 것은, 이하의 이유에서이다. 즉, 폴리이미드층 (B)의 유리 전이 온도 Tg에서는 폴리이미드층 (B)의 연화가 진행되지 않기 때문에, 충분히 연화될 때까지의 온도 폭을 예상하여 Tg+20℃를 하한으로 하는 한편, 폴리이미드층 (B)의 Tg가 조금 낮은 경우에도, 실용적인 열압착 온도를 커버할 수 있도록 Tg+90℃를 상한으로 하고 있다.
폴리이미드층 (A)의 유리 전이 온도 Tg는, 발명의 효과가 얻어지는 한 특별히 한정되지는 않지만, 제1 금속층(101)과의 밀착성을 확보하기 위해서, 200℃ 이상 400℃ 이하의 범위 내가 바람직하고, 250℃ 이상 380℃ 이하의 범위 내인 것이 보다 바람직하다.
또한, 폴리이미드층 (A)의 저장 탄성률 E'(A)는, 발명의 효과가 얻어지는 한 특별히 한정되지는 않지만, 높은 쪽이 열압착 시의 제1 금속층(101)의 주름의 억제에 효과적이고, 바람직하게는 1×107 내지 1×1010Pa의 범위 내, 보다 바람직하게는 1×108 내지 1×1010Pa의 범위 내가 좋다.
폴리이미드층 (B)의 유리 전이 온도 Tg는, 발명의 효과가 얻어지는 한 특별히 한정되지는 않지만, 제2 금속층(102)과의 밀착성을 확보하기 위해서 200℃ 이상 400℃ 이하의 범위 내가 바람직하고, 200℃ 이상 350℃ 이하의 범위 내인 것이 보다 바람직하다.
또한, 폴리이미드층 (B)의 저장 탄성률 E'(B)는, 발명의 효과가 얻어지는 한 특별히 한정되지는 않지만, 낮은 쪽이 밀착성 향상에 있어서 유리하지만, 너무 지나치게 낮으면 열압착이 곤란해지기 때문에, 바람직하게는 1×105 내지 1×108Pa의 범위 내, 보다 바람직하게는 1×106 내지 9×107Pa의 범위 내가 좋다.
또한, 각 폴리이미드층의 Tg와 저장 탄성률은, 동적 점탄성 측정 장치(DMA)를 사용하여 측정된다.
이어서, 폴리이미드층 (A) 내지 (C)의 수지 구성에 대하여 설명한다. 본 발명에서는, 비 E'(A)/E'(B)를 2.0 이상으로 하기 위해서, 절연 수지층(110)을 형성하는 폴리이미드층 (A)와 폴리이미드층 (B)에 다른 조성의 폴리이미드를 사용하는 것이 바람직하다.
폴리이미드는 폴리아미드산을 이미드화하여 이루어지는 것이며, 산무수물 잔기 및 디아민 잔기를 포함하는 것이다. 여기서, 산무수물 잔기란, 산 이무수물로부터 유도된 4가의 기를 나타내고, 디아민 잔기란, 디아민 화합물로부터 유도된 2가의 기를 나타낸다. 원료인 산 이무수물 및 디아민 화합물을 거의 등몰로 반응시킨 경우에는, 원료의 종류와 몰비에 대하여, 폴리이미드 중에 포함되는 산 이무수물 잔기 및 디아민 잔기의 종류나 몰비 등을 거의 대응시킬 수 있다.
또한, 본 발명에서 「폴리이미드」라고 하는 경우, 폴리이미드 외에도, 폴리아미드이미드, 폴리에테르이미드, 폴리에스테르이미드, 폴리실록산이미드, 폴리벤즈이미다졸이미드 등, 분자 구조 중에 이미드기를 갖는 폴리머를 포함하는 수지를 의미한다.
폴리이미드층 (A):
폴리이미드층 (A)를 구성하는 폴리이미드에 포함되는 산 이무수물 잔기로서는, 저장 탄성률 E'(A)를 제어할 수 있으면 특별히 제한은 없지만, 피로멜리트산 이무수물(PMDA)로부터 유도되는 산무수물 잔기(이하, 「PMDA 잔기」라고도 함) 및/또는 3,3',4,4'-벤조페논테트라카르복실산 이무수물(BTDA)로부터 유도되는 산무수물 잔기(이하, 「BTDA 잔기」라고도 함)가 바람직하다. 전체 산무수물 잔기에 대하여, PMDA 잔기 및/또는 BTDA 잔기를, 합계로, 바람직하게는 30몰％ 이상, 보다 바람직하게는 50 내지 100몰％의 범위 내에서 함유하는 것이 좋다. PMDA 잔기 및 BTDA 잔기는, 모두 저장 탄성률을 높이는 작용을 갖는 잔기이다. 그 때문에, PMDA 잔기 및/또는 BTDA 잔기의 합계량이 30몰％ 미만이면, 폴리이미드층 (A)의 저장 탄성률 E'(A)를 충분히 높일 수 없어, 제1 금속층(101)의 주름을 억제하는 효과가 불충분해진다.
폴리이미드층 (A)를 구성하는 폴리이미드에 포함되는 다른 산 이무수물 잔기로서는, 예를 들어 4,4'-옥시디프탈 산무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'- 또는 2,3,3',4'-벤조페논테트라카르복실산 이무수물, 2,3',3,4'-디페닐에테르테트라카르복실산 이무수물, 비스(2,3-디카르복시페닐)에테르 이무수물, 3,3",4,4"-, 2,3,3",4"- 또는 2,2",3,3"-p-테르페닐테트라카르복실산 이무수물, 2,2-비스(2,3- 또는 3,4-디카르복시페닐)-프로판 이무수물, 비스(2,3- 또는 3.4-디카르복시페닐)메탄 이무수물, 비스(2,3- 또는 3,4-디카르복시페닐)술폰 이무수물, 1,1-비스(2,3- 또는 3,4-디카르복시페닐)에탄 이무수물, 1,2,7,8-, 1,2,6,7- 또는 1,2,9,10-페난트렌-테트라카르복실산 이무수물, 2,3,6,7-안트라센테트라카르복실산 이무수물, 2,2-비스(3,4-디카르복시페닐)테트라플루오로프로판 이무수물, 2,3,5,6-시클로헥산 이무수물, 1,2,5,6-나프탈렌테트라카르복실산 이무수물, 1,4,5,8-나프탈렌테트라카르복실산 이무수물, 2,3,6,7-나프탈렌테트라카르복실산 이무수물, 4,8-디메틸-1,2,3,5,6,7-헥사히드로나프탈렌-1,2,5,6-테트라카르복실산 이무수물, 2,6- 또는 2,7-디클로로나프탈렌-1,4,5,8-테트라카르복실산 이무수물, 2,3,6,7-(또는 1,4,5,8-)테트라클로로나프탈렌-1,4,5,8-(또는 2,3,6,7-)테트라카르복실산 이무수물, 2,3,8,9-, 3,4,9,10-, 4,5,10,11- 또는 5,6,11,12-페릴렌-테트라카르복실산 이무수물, 시클로펜탄-1,2,3,4-테트라카르복실산 이무수물, 피라진-2,3,5,6-테트라카르복실산 이무수물, 피롤리딘-2,3,4,5-테트라카르복실산 이무수물, 티오펜-2,3,4,5-테트라카르복실산 이무수물, 4,4'-비스(2,3-디카르복시페녹시)디페닐메탄 이무수물, 2,2-비스[4-(3,4-디카르복시페녹시)페닐]프로판 이무수물 등의 방향족 테트라카르복실산 이무수물로부터 유도되는 산 이무수물 잔기를 들 수 있다.
또한, 폴리이미드층 (A)를 구성하는 폴리이미드에 포함되는 디아민 잔기로서는, 저장 탄성률 E'(A)를 제어할 수 있으면 특별히 제한은 없지만, 주쇄를 구성하는 방향환이 파라 위치에서 연결되어 있는 골격의 디아민 화합물로부터 유도되는 디아민 잔기(이하, 「파라 위치 연결 디아민 잔기」라고도 함)가 바람직하다. 전체 디아민 잔기에 대하여, 파라 위치 연결 디아민 잔기를, 합계로, 바람직하게는 30몰％ 이상, 보다 바람직하게는 50 내지 100몰％의 범위 내에서 함유하는 것이 좋다. 파라 위치 연결 디아민 잔기는, 분자의 직선성을 갖는 점에서, 폴리이미드층 (A)의 저장 탄성률 E'(A)의 저하를 억제하는 작용을 갖는다. 따라서, 파라 위치 연결 디아민 잔기를 상기 범위 내에서 함유함으로써, 폴리이미드층 (A)의 저장 탄성률이 충분히 커지고, 열압착 시의 높은 온도에서도 폴리이미드층 (A)의 연화를 억제하여, 제1 금속층의 주름의 발생을 억제할 수 있다. 파라 위치 연결 디아민 잔기의 함유량이 30몰％ 미만이면, 폴리이미드층 (A)의 저장 탄성률 E'(A)를 충분히 크게 할 수 없어, 제1 금속층(101)의 주름을 억제하는 효과가 불충분해진다.
파라 위치 연결 디아민 잔기의 대표예로서, 2,2'-디메틸-4,4'-디아미노비페닐(m-TB), 2,2'-디에틸-4,4'-디아미노비페닐(m-EB), 2,2'-디에톡시-4,4'-디아미노비페닐(m-EOB), 2,2'-디프로폭시-4,4'-디아미노비페닐(m-POB), 2,2'-n-프로필-4,4'-디아미노비페닐(m-NPB), 2,2'-디비닐-4,4'-디아미노비페닐(VAB), 4,4'-디아미노비페닐, 4,4'-디아미노-2,2'-비스(트리플루오로메틸)비페닐(TFMB), 4,4'-비스(4-아미노페녹시)비페닐(BAPB), 2,2'-비스[4-(4-아미노페녹시)페닐]프로판(BAPP), 비스[4-(4-아미노페녹시)페닐]에테르(BAPE), 비스[4-(4-아미노페녹시)페닐]술폰, 1,4-비스(4-아미노페녹시)벤젠(TPE-Q), 4,4'-디아미노디페닐에테르(4,4'-DAPE) 등의 디아민 화합물로부터 유도되는 디아민 잔기를 들 수 있다.
상기 파라 위치 연결 디아민 잔기 중에서도, 치수 안정성 및 제1 금속층(101)과의 접착성을 양립시키는 관점에서 2,2'-디메틸-4,4'-디아미노비페닐(m-TB) 및 2,2'-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)으로부터 유도되는 디아민 잔기가 특히 바람직하다.
또한, 본 명세서에 있어서, 「디아민 화합물」은, 말단의 2개의 아미노기에 있어서의 수소 원자가 치환되어 있어도 되고, 예를 들어 -NR1R2(여기서, R1, R2는 독립적으로 알킬기 등의 임의의 치환기를 의미함)여도 된다.
폴리이미드층 (B):
폴리이미드층 (B)를 구성하는 폴리이미드에 포함되는 산 이무수물 잔기로서는, 저장 탄성률 E'(B)를 제어할 수 있으면 특별히 제한은 없지만, 전체 산무수물 잔기에 대하여, PMDA 잔기 및/또는 3,3',4,4'-비페닐테트라카르복실산 이무수물(BPDA)로부터 유도되는 산무수물 잔기(이하, 「BPDA 잔기」라고도 함)를 합계로, 바람직하게는 30몰％ 이상, 보다 바람직하게는 50 내지 100몰％의 범위 내에서 함유하는 것이 좋다. BPDA 잔기는, 함유량을 조정함으로써 고온 영역에서의 저장 탄성률을 제어할 수 있다. PMDA 잔기 및/또는 BPDA 잔기의 합계량이 30몰％ 미만이면, 제2 금속층(102)과 화학적인 밀착력이 충분히 얻어지지 않는 경우가 있다.
폴리이미드층 (B)를 구성하는 폴리이미드에 포함되는 다른 산 이무수물 잔기로서는, 상기 폴리이미드층 (A)에서 열거된 것과 마찬가지의 것을 사용할 수 있다.
또한, 폴리이미드층 (B)를 구성하는 폴리이미드에 포함되는 디아민 잔기로서는, 저장 탄성률 E'(B)를 제어할 수 있으면 특별히 제한은 없지만, 전체 디아민 잔기에 대하여, 굴곡성 디아민 화합물로부터 유도되는 디아민 잔기(이하, 「굴곡성 디아민 잔기」라고도 한다.)를 합계로, 바람직하게는 50몰％ 이상, 보다 바람직하게는 80 내지 100몰％의 범위 내에서 함유하는 것이 좋다. 여기서, 굴곡성 디아민 화합물은, 주쇄를 구성하는 방향환이 -O-, -CH2- 등의 유연성이 높은 연결기를 갖는 디아민 화합물을 의미하고, 메타 위치 연결기를 포함하는 것이 보다 바람직하다. 굴곡성 디아민 잔기를 함유함으로써, Tg 이상의 온도에서의 저장 탄성률을 낮추고, 제2 금속층(102)과의 열압착성 및 밀착성을 향상시킬 수 있다. 굴곡성 디아민 잔기의 합계량이 50몰％ 미만이면, 폴리이미드층 (B)의 저장 탄성률이 너무 높아지고, 제2 금속층(102)과의 열압착성 및 밀착성이 저하되는 경우가 있다.
굴곡성 디아민 잔기의 바람직한 구체예로서는, 1,3-비스(4-아미노페녹시)벤젠(TPE-R), 1,3-비스(3-아미노페녹시)벤젠(APB), 4,4'-[2-메틸-(1,3-페닐렌)비스옥시]비스아닐린, 4,4'-[4-메틸-(1,3-페닐렌)비스옥시]비스아닐린, 4,4'-[5-메틸-(1,3-페닐렌)비스옥시]비스아닐린, 3,3'-디아미노디페닐메탄, 3,3'-디아미노디페닐프로판, 3,3'-디아미노디페닐술피드, 3,3'-디아미노디페닐술폰, 3,3'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐메탄, 3,4'-디아미노디페닐프로판, 3,4'-디아미노디페닐술피드, 3,3'-디아미노벤조페논, (3,3'-비스아미노)디페닐아민, 1,4-비스(3-아미노페녹시)벤젠, 3-[4-(4-아미노페녹시)페녹시]벤젠아민, 3-[3-(4-아미노페녹시)페녹시]벤젠아민, 비스[4-(3-아미노페녹시)페닐]메탄, 비스[4-(3-아미노페녹시)페닐]프로판, 비스[4-(3-아미노페녹시)페닐]에테르, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(3-아미노페녹시)]벤조페논, 비스[4,4'-(3-아미노페녹시)]벤즈아닐리드, 4-[3-[4-(4-아미노페녹시)페녹시]페녹시]아닐린, 4,4'-[옥시비스(3,1-페닐렌옥시)]비스아닐린, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판(BAPP) 등의 디아민 화합물로부터 유도되는 디아민 잔기를 들 수 있다. 이들 중에서도, 1,3-비스(4-아미노페녹시)벤젠(TPE-R), 2,2'-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)으로부터 유도되는 디아민 잔기는, 우수한 굴곡성을 가지므로, 폴리이미드층 (B)의 저장 탄성률을 저하시키고, 유연성을 부여하는 것이 가능하여, 가장 바람직하다.
폴리이미드층 (B)를 구성하는 폴리이미드에 포함되는 다른 디아민 잔기로서는, 상기 폴리이미드층 (A)에서 열거된 것과 마찬가지의 것을 사용할 수 있다.
폴리이미드층 (A), (B)를 구성하는 폴리이미드에 있어서, 상기 산 이무수물 잔기 및 디아민 잔기의 종류나, 2종 이상의 산 이무수물 잔기 또는 디아민 잔기를 적용하는 경우의 각각의 몰비를 선정함으로써, 열팽창 계수, 저장 탄성률, 인장 탄성률 등을 제어할 수 있다. 또한, 폴리이미드층 (A), (B)를 구성하는 폴리이미드에 있어서, 폴리이미드의 구조 단위를 복수 갖는 경우에는, 블록으로서 존재해도, 랜덤하게 존재하고 있어도 되지만, 랜덤하게 존재하는 것이 바람직하다.
폴리이미드층 (C):
폴리이미드층 (C)를 구성하는 폴리이미드의 수지 구성 및 저장 탄성률에 대해서는 특별히 제한은 없고, 공지된 구성을 사용할 수 있다.
또한, 폴리이미드층 (C)의 열팽창 계수(CTE)는 절연 수지층(110) 전체의 치수 안정성을 확보하기 위해서, 30ppm/K 이하가 바람직하고, -5 내지 25ppm/K의 범위 내의 저팽창성 수지층인 것이 보다 바람직하다.
폴리이미드층 (A) 내지 (C)를 구성하는 폴리이미드는, 임의 성분으로서, 예를 들어 가소제, 에폭시 수지 등의 다른 경화 수지 성분, 경화제, 경화 촉진제, 유기 필러, 무기 필러, 커플링제, 난연제 등을 적절히 배합할 수 있다.
(폴리이미드의 합성)
일반적으로 폴리이미드는, 테트라카르복실산 이무수물과 디아민 화합물을 용매 중에서 반응시켜, 폴리아미드산을 생성한 후 가열 폐환시킴으로써 제조할 수 있다. 예를 들어, 테트라카르복실산 이무수물과 디아민 화합물을 거의 등몰로 유기 용매 중에 용해시키고, 0 내지 100℃의 범위 내의 온도에서 30분 내지 24시간 교반하여 중합 반응시킴으로써 폴리이미드의 전구체인 폴리아미드산이 얻어진다. 반응 시에는, 생성되는 전구체가 유기 용매 중에 5 내지 30중량％의 범위 내, 바람직하게는 10 내지 20중량％의 범위 내가 되도록 반응 성분을 용해시킨다. 중합 반응에 사용하는 유기 용매로서는, 예를 들어 N,N-디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N,N-디에틸아세트아미드, N-메틸-2-피롤리돈(NMP), 2-부타논, 디메틸술폭시드(DMSO), 헥사메틸포스포르아미드, N-메틸카프로락탐, 황산디메틸, 시클로헥사논, 디옥산, 테트라히드로푸란, 디글라임, 트리글라임, 크레졸 등을 들 수 있다. 이들 용매를 2종 이상 병용하여 사용할 수도 있고, 나아가 크실렌, 톨루엔과 같은 방향족 탄화수소의 병용도 가능하다. 또한, 이러한 유기 용매의 사용량으로서는 특별히 제한되는 것은 아니지만, 중합 반응에 의해 얻어지는 폴리아미드산 용액의 농도가 5 내지 30중량％ 정도가 되는 사용량으로 조정하여 사용하는 것이 바람직하다.
합성된 폴리아미드산은, 통상 반응 용매 용액으로서 사용하는 것이 유리하지만, 필요에 따라서 농축, 희석 또는 다른 유기 용매로 치환할 수 있다. 또한, 폴리아미드산은 일반적으로 용매 가용성이 우수하므로, 유리하게 사용된다. 폴리아미드산의 용액 점도는, 500cP 내지 100,000cP의 범위 내인 것이 바람직하다. 이 범위를 벗어나면, 코터 등에 의한 도공 작업 시에 필름에 두께 불균일, 줄무늬 등의 불량이 발생하기 쉬워진다. 폴리아미드산을 이미드화시키는 방법은, 특별히 제한되지는 않고, 예를 들어 상기 용매 중에서, 80 내지 400℃의 범위 내의 온도 조건에서 1 내지 24시간에 걸쳐 가열하는 열처리가 적합하게 채용된다.
폴리이미드층 (A) 내지 (C)를 구성하는 폴리이미드의 전구체인 폴리아미드산의 중량 평균 분자량은, 모두, 예를 들어 10,000 내지 400,000의 범위 내가 바람직하고, 50,000 내지 350,000의 범위 내가 보다 바람직하다. 중량 평균 분자량이 10,000 미만이면, 절연 수지층(110)의 강도가 저하되어 취화되기 쉬운 경향이 된다. 한편, 중량 평균 분자량이 400,000을 초과하면, 폴리아미드산 용액의 점도가 높아져, 도공 작업 시에 두께 불균일, 줄무늬 등의 불량이 발생하기 쉬워진다.
<각 층의 두께와 그 비율>
폴리이미드층 (A) 및 폴리이미드층 (B)의 두께는 특별히 제한은 없고, 금속박과의 밀착성을 확보하기 위해서, 각각 1㎛ 이상인 것이 바람직하고, 2 내지 10㎛의 범위 내인 것이 보다 바람직하다.
절연 수지층(110)의 전체의 두께에 대한 폴리이미드층 (A)의 두께 비율은, 열압착 시에 제1 금속층(101)에 주름이 발생하는 것을 억제하기 위해서, 3 내지 45％의 범위 내인 것이 바람직하고, 4 내지 20％의 범위 내인 것이 보다 바람직하다. 두께 비율이 3％ 미만이면, 열압착 시에 제1 금속층(101)의 주름 발생을 억제하는 효과가 충분히 얻어지지 않는 경우가 있고, 45％를 초과하면, 절연 수지층(110) 내의 저팽창성 수지층의 비율이 감소되는 점에서 절연 수지층(110)의 치수 안정성이 악화되는 경향이 된다.
또한, 절연 수지층(110)의 전체의 두께에 대한 폴리이미드층 (B)의 두께 비율은, 제2 금속층(102)과의 밀착성을 확보하기 위해서, 3 내지 45％의 범위 내인 것이 바람직하고, 4 내지 20％의 범위 내인 것이 보다 바람직하다. 두께 비율이 3％ 미만이면, 열압착에 의한 밀착성이 불충분해지는 경우가 있고, 45％를 초과하면, 절연 수지층(110) 내의 저팽창성 수지층의 비율이 감소되는 점에서 절연 수지층(110)의 치수 안정성이 악화되는 경향이 된다.
폴리이미드층 (C)의 두께는 특별히 제한은 없고, 사용 목적에 따라서 적절히 설정할 수 있지만, 예를 들어 3 내지 75㎛의 범위 내가 바람직하고, 8 내지 50㎛의 범위 내가 보다 바람직하다. 또한, 절연 수지층(110)의 치수 안정성을 확보하기 위해서, 절연 수지층(110) 전체의 두께에서 차지하는 폴리이미드층 (C)의 두께 비율은 30％ 이상인 것이 바람직하고, 60 내지 92％의 범위 내인 것이 보다 바람직하다.
절연 수지층(110)은, 고주파 신호의 전송 시에 있어서의 유전 손실을 저감시키기 위해서, 절연 수지층 전체로서, 스플릿 포스트 유전체 공진기(SPDR)에 의해 측정했을 때의 10GHz에 있어서의 유전 정접(Df)이 0.004 이하인 것이 바람직하다. 회로 기판의 전송 손실을 개선하기 위해서는, 특히 절연 수지층의 유전 정접을 제어하는 것이 중요하고, 유전 정접을 상기 범위 내로 함으로써, 전송 손실을 낮추는 효과가 증대된다. 따라서, 본 발명의 금속 피복 적층판을 고주파 용도의 회로 기판의 재료로서 적용하는 경우, 전송 손실을 효율적으로 저감시킬 수 있다. 10GHz에 있어서의 유전 정접이 0.004를 초과하면, 고주파 신호의 전송 경로 상에서 전기 신호의 손실이 커지는 등의 문제가 발생하기 쉬워진다. 10GHz에 있어서의 유전 정접의 하한값은 특별히 제한되지는 않지만, 절연 수지층(110)의 물성 제어를 고려할 필요가 있다.
<제1 금속층 및 제2 금속층>
제1 금속층(101) 및 제2 금속층(102)을 구성하는 금속으로서는, FPC의 배선층의 재료로서 사용 가능하면 특별히 제한은 없지만, 예를 들어 구리, 알루미늄, 스테인리스, 철, 은, 팔라듐, 니켈, 크롬, 몰리브덴, 텅스텐, 지르코늄, 금, 코발트, 티타늄, 탄탈, 아연, 납, 주석, 실리콘, 비스무트, 인듐 또는 이들의 합금 등에서 선택되는 금속을 들 수 있다. 제1 금속층(101) 및 제2 금속층(102)은 접착성의 관점에서 금속박을 사용하는 것이 바람직하다. 도전성의 점에서 특히 바람직한 것은 구리박이다. 또한, 금속 피복 적층판(100, 200)을 연속적으로 생산하는 경우에는, 금속박으로서, 소정의 두께의 것이 롤상으로 권취된 긴 형상의 금속박이 사용된다.
제1 금속층(101)의 두께는, 특별히 제한은 없지만, FPC 재료로서의 용도에서는, 6 내지 18㎛의 범위 내가 바람직하고, 9 내지 12㎛의 범위 내가 보다 바람직하다. 또한, 제1 금속층(101)의 인장 탄성률은, 특별히 제한은 없지만, FPC 재료로서의 용도에서는, 10 내지 100GPa의 범위 내가 바람직하고, 15 내지 70GPa의 범위 내가 보다 바람직하다. 또한, 제1 금속층(101)의 두께 및 인장 탄성률이 상기 범위보다 작은 경우에는, 롤·투·롤 방식에서의 반송 시에 기계적 강도가 부족하여 핸들링성이 저하되는 경우가 있다. 한편, 제1 금속층(101)의 두께 및 인장 탄성률이 상기 범위보다 큰 경우에는, 핸들링성은 양호해지지만, 그 반면, 플렉시블성이 저하될 뿐 아니라, 애당초 열압착 시에 제1 금속층(101)에 주름이 발생하는 경우가 거의 없다. 그러나, FPC 재료로서의 용도에 필요해지는 기계적 강도와 플렉시블성을 양립시키기 위해서, 제1 금속층(101)의 두께 및 인장 탄성률을 상기 범위 내로 하는 경우에는, 고온에서의 열압착 시에 주름의 발생이 일어나기 쉬워지는 점에서, 본 발명의 효과가 현저하게 발현된다.
제2 금속층(102)의 두께는, 특별히 제한은 없지만, FPC 재료로서의 용도에서는, 6 내지 18㎛의 범위 내가 바람직하고, 9 내지 12㎛의 범위 내가 보다 바람직하다. 또한, 제2 금속층(102)의 인장 탄성률은, 특별히 제한은 없지만, FPC 재료로서의 용도에서는, 10 내지 100GPa의 범위 내가 바람직하고, 15 내지 70GPa의 범위 내가 보다 바람직하다.
<금속 피복 적층판의 제조 방법>
금속 피복 적층판(100)을 제조하는 방법의 양태로서, 예를 들어
[1] 제1 금속층(101)이 되는 금속박에, 폴리아미드산의 용액을 도포·건조시킨 후, 이미드화를 행하는 방법(이하, 캐스트법),
[2] 제1 금속층(101)이 되는 금속박에, 다층 압출에 의해 동시에 폴리아미드산의 용액을 다층으로 적층한 상태에서 도포·건조시킨 후, 이미드화를 행하는 방법(이하, 다층 압출법)
등을 들 수 있다.
상기 [1]의 방법은, 예를 들어 다음의 공정;
(1a) 제1 금속층(101)이 되는 금속박에 폴리아미드산의 용액을 도포하여, 건조시키는 공정과,
(1b) 금속박 상에서 폴리아미드산을 열처리하여 이미드화함으로써 폴리이미드층을 형성하는 공정을 포함하고, 공정 (1a) 및 (1b)를 반복해서 행함으로써, 제1 금속층(101) 상에 폴리이미드층 (A), 폴리이미드층 (C), 폴리이미드층 (B)를 순차 적층 형성할 수 있다. 또한, 공정 (1a)를 반복해서 행한 후, 공정 (1b)에서 복수층을 일괄하여 이미드화해도 된다.
상기 [2]의 방법은, 상기 [1]의 방법의 공정 (1a)에 있어서, 다층 압출에 의해, 동시에 폴리아미드산의 적층 구조체를 도포하여, 건조시키는 것 이외에는, 상기 [1]의 방법과 마찬가지로 실시할 수 있다.
본 실시 형태에서는, 제1 금속층(101) 상에 폴리아미드산의 이미드화를 완결시키는 것이 바람직하다. 폴리아미드산의 수지층이 제1 금속층(101)에 고정된 상태에서 이미드화되므로, 이미드화 과정에 있어서의 각 폴리이미드층의 신축 변화를 억제하여, 두께나 치수 정밀도를 유지할 수 있다.
금속 피복 적층판(200)은, 도 3에 나타내는 바와 같이 금속 피복 적층판(100)의 절연 수지층(110)에 있어서의 라미네이트면(110a)에, 제2 금속층(102)이 되는 금속박(102A)을 열압착함으로써 제조할 수 있다. 열압착의 온도 조건으로서는, 폴리이미드층 (B)의 유리 전이 온도 Tg에 대하여, Tg+20℃부터 Tg+90℃의 범위 내에서 행하는 것이 바람직하다.
이상의 구성을 갖는 금속 피복 적층판(200)에 있어서, 제2 금속층(102)과 폴리이미드층 (B)의 필 강도는, FPC 등의 회로 기판에 가공한 후의 신뢰성을 담보하기 위해서, 0.7kN/ｍ 이상인 것이 바람직하고, 1.0kN/ｍ 이상이 보다 바람직하다.
<제3 실시 형태>
본 발명의 응용예인 제3 실시 형태에 대해서, 도 4 및 도 5를 참조하여 설명한다. 도 4 및 도 5에 도시한 바와 같이, 2개의 금속 피복 적층판(100)을, 폴리이미드층 (B)가 서로 대향하도록 배치하고, 라미네이트면(110a)끼리를 열압착함으로써, 금속 피복 적층판(300)을 제작해도 된다. 본 실시 형태의 금속 피복 적층판(300)은 제1 금속층(101)/폴리이미드층 (A)/폴리이미드층 (C)/폴리이미드층 (B)/폴리이미드층 (B)/폴리이미드층 (C)/폴리이미드층 (A)/제1 금속층(101)의 순으로 적층된 구조를 갖는 양면 금속 피복 적층판이다.
<제4 실시 형태>
본 발명의 응용예인 제4 실시 형태에 대해서, 도 6 및 도 7을 참조하여 설명한다. 도 6 및 도 7에 나타내는 바와 같이, 2개의 금속 피복 적층판(100)을, 폴리이미드층 (B)가 서로 대향하도록 배치됨과 함께, 이들 2개의 금속 피복 적층판(100) 사이에 본딩 시트(BS)를 끼워 넣어, 본딩 시트(BS)와 2개의 라미네이트면(110a)을 열압착함으로써, 금속 피복 적층판(400)을 제작해도 된다. 금속 피복 적층판(400)은 제1 금속층(101)/폴리이미드층 (A)/폴리이미드층 (C)/폴리이미드층 (B)/본딩 시트(BS)/폴리이미드층 (B)/폴리이미드층 (C)/폴리이미드층 (A)/제1 금속층(101)의 순으로 적층된 구조를 갖는 양면 금속 피복 적층판이다.
<회로 기판>
상기 실시 형태의 금속 피복 적층판(100, 200, 300, 400)은, 주로 FPC 등의 회로 기판의 재료로서 유용하다. 즉, 금속 피복 적층판(100, 200, 300, 400)의 제1 금속층(101) 및/또는 제2 금속층(102)을 통상법에 의해 패턴상으로 가공하여 배선층을 형성함으로써, 본 발명의 일 실시 형태인 FPC 등의 회로 기판을 제조할 수 있다. 도시는 생략하지만, 바람직한 실시 형태의 회로 기판은, 금속 피복 적층판(100, 200, 300, 400)에 있어서, 제1 금속층(101) 및 제2 금속층(102) 중 어느 한쪽 또는 양쪽, 또는 2개의 제1 금속층(101) 중 어느 한쪽 또는 양쪽이, 배선층으로 치환된 구성을 갖고 있다.
<전자 디바이스·전자 기기>
본 실시 형태의 전자 디바이스 및 전자 기기는, 상기 회로 기판을 구비하는 것이다. 본 실시 형태의 전자 디바이스로서는, 예를 들어 액정 디스플레이, 유기 EL 디스플레이, 전자 페이퍼 등의 표시 장치, 유기 EL 조명, 태양 전지, 터치 패널, 카메라 모듈, 인버터, 컨버터 및 그 구성 부재 등을 들 수 있다. 또한, 전자 기기로서는, 예를 들어 HDD, DVD, 휴대 전화, 스마트폰, 태블릿 단말기, 자동차의 전자 제어 유닛(ECU), 파워 컨트롤 유닛(PCU) 등을 들 수 있다. 회로 기판은 이들 전자 디바이스나 전자 기기에 있어서, 예를 들어 가동 부분의 배선이나, 케이블, 커넥터 등의 부품으로서 바람직하게 사용된다.
[실시예]
이하에 실시예를 나타내어, 본 발명의 특징을 보다 구체적으로 설명한다. 단, 본 발명의 범위는 실시예에 한정되지는 않는다. 또한, 이하의 실시예에 있어서, 특별히 정함이 없는 한, 각종 측정, 평가는 하기에 의한 것이다.
[점도의 측정]
E형 점도계(브룩필드사제, 상품명; DV-II+Pro)를 사용하여, 25℃에서의 점도를 측정하였다. 토크가 10％ 내지 90％가 되도록 회전수를 설정하고, 측정을 개시하고 나서 2분 경과 후, 점도가 안정되었을 때의 값을 판독하였다.
[중량 평균 분자량의 측정]
겔 침투 크로마토그래피(도소사제, 상품명; HLC-8420GPC)에 의해 측정하였다. 표준 물질로서 폴리스티렌을 사용하고, 용리액에는 N,N-디메틸아세트아미드를 사용하였다.
[열팽창 계수(CTE)의 측정]
3mm×20mm의 사이즈의 폴리이미드 필름을, 열 기계 분석 장치(히타치 하이테크 사이언스사제, 상품명; TMA6100)를 사용하여, 5.0g의 하중을 가하면서 일정한 승온 속도로 30℃부터 270℃까지 승온시키고, 또한 그 온도에서 10분 유지한 후, 5℃/분의 속도로 냉각시키고, 250℃부터 100℃까지의 평균 열팽창 계수(열팽창 계수)를 구하였다.
[유리 전이 온도(Tg) 및 저장 탄성률의 측정]
5mm×20mm 사이즈의 폴리이미드 필름을, 동적 점탄성 측정 장치(DMA: TA 인스트루먼트사제, 상품; RSA3)를 사용하여, 30℃부터 400℃까지의 승온 속도를 5℃/분, 주파수 1Hz의 조건에서 측정하였다. 유리 전이 온도는 주분산에 기초하는 tanδ의 극댓값 온도로부터 구하였다.
[필 강도의 측정]
플렉시블 동장 적층판에 있어서의 도포면측의 구리박(제1 구리박층)을 에칭 제거하여 얻어진 편면 동장 적층판의 구리박(제2 구리박층)을 폭1.0mm로 회로 가공한 샘플을 준비하고, 폴리이미드층의 표면을 양면 테이프에 의해 알루미늄판에 고정시키고, 텐실론 테스터(도요 세끼 세이사꾸쇼제, 상품명; 스트로그래프 VE-1D)를 사용하여 측정하였다. 구리박을 180도 방향으로 50mm/분의 속도로 인장하고, 10mm 박리했을 때의 중앙값 강도를 구하였다. 필 강도가 1.3kN/ｍ 이상일 경우를 「◎」, 1.0kN/ｍ 이상 1.3kN/m 미만일 경우를 「○」, 0.7kN/ｍ 이상 1.0kN/m 미만일 경우를 「△」, 0.7kN/m 미만일 경우를 「×」로 판정하였다.
[외관 형상의 평가]
플렉시블 동장 적층판에 있어서의 도포면측의 구리박(제1 구리박층)의 외관 평가를 행하였다. 라미네이트 후의 샘플을 350mm×250mm 사이즈의 시트로 잘라내어 눈으로 보아 관찰을 행하고, 외관 형상이 양호하여 주름의 발생이 없을 경우를 「◎」, 회로 가공에 영향이 없는 레벨의 주름이 일부에 발생한 경우를 「○」, 회로 가공에 영향은 없는 레벨의 주름이 전면적으로 발생한 경우를 「△」, 회로 가공에 영향을 미치는 레벨의 주름이 전면적으로 발생한 경우를 「×」로 판정하였다.
[인장 탄성률의 측정]
구리박을 폭 12.7mm로 잘라낸 후, 380℃에서 15분간, 어닐 처리를 행한 후, 인장 압축 시험기(도요 세끼 세이사꾸쇼제, 상품명; 스트로그래프 R-1)를 사용하여 측정하였다. 척간 거리 101.6mm, 스위프 속도 10mm/분의 속도로 인장하고, 얻어진 응력-변위 곡선의 0.2％ 변위에 있어서의 기울기로부터 인장 탄성률을 산출하였다.
[유전 정접의 측정]
벡터 네트워크 애널라이저(Agilent사제, 상품명; E8363C) 및 스플릿 포스트 유전체 공진기(SPDR 공진기)를 사용하여, 주파수 10GHz에 있어서의 폴리이미드 필름의 유전 정접을 측정하였다. 또한, 측정에 사용한 재료는, 플렉시블 동장 적층판의 구리박층을 에칭 제거하여 조제한 폴리이미드 필름을 온도; 24 내지 26℃, 습도; 45 내지 55％의 조건 하에서, 24시간 방치한 것이다.
실시예 및 비교예에 사용한 약호는, 이하의 화합물을 나타낸다.
PMDA: 피로멜리트산 이무수물
BTDA: 3,3',4,4'-벤조페논테트라카르복실산 이무수물
BPDA: 3,3',4,4'-비페닐테트라카르복실산 이무수물
m-TB: 2,2'-디메틸-4,4'-디아미노비페닐
TPE-R: 1,3-비스(4-아미노페녹시)벤젠
BAPP: 2,2-비스[4-(4-아미노페녹시)페닐]프로판
DMAc: N,N-디메틸아세트아미드
구리박 1: 압연 구리박, 두께; 9㎛, 어닐 처리 후의 인장 탄성률; 36GPa
구리박 2: 압연 구리박, 두께; 12㎛, 어닐 처리 후의 인장 탄성률; 36GPa
구리박 3: 압연 구리박, 두께; 18㎛, 어닐 처리 후의 인장 탄성률; 36GPa
구리박 4: 압연 구리박, 두께; 18㎛, 어닐 처리 후의 인장 탄성률; 18GPa
(합성예 1)
255.0중량부의 DMAc에 21.43중량부의 m-TB(100.92몰부)를 첨가하여 실온에서 30분 이상 교반하고, 완전히 용해시켰다. 이어서, 16.26중량부의 PMDA(74.56몰부) 및 7.31중량부의 BPDA(24.85몰부)를 첨가하고, 실온에서 4시간 교반을 행하여, 점도 27,400cP, 중량 평균 분자량 117,000의 폴리아미드산 용액 1을 얻었다.
기재 상에, 폴리아미드산 용액 1을 경화 후의 두께가 약 25㎛가 되도록 균일하게 도포한 후, 140℃ 이하에서 가열 건조시켜 용매를 제거하였다. 또한, 140℃부터 360℃까지 단계적으로 승온시켜 열처리를 행하고, 이미드화를 완결하여 얻어진 폴리이미드 필름 1을 조제하였다. 얻어진 폴리이미드 필름 1의 CTE는 23ppm/K이며, 비열가소성이었다.
(합성예 2)
264.0중량부의 DMAc에 10.55중량부의 TPE-R(36.10몰부) 및 7.66중량부의 m-TB(33.10몰부)를 첨가하여 실온에서 30분 이상 교반하고, 완전히 용해시켰다. 이어서, 10.89중량부의 PMDA(49.93몰부) 및 6.90중량부의 BTDA(21.40몰부)를 첨가하고, 실온에서 4시간 교반을 행하여, 점도 3,800cP, 중량 평균 분자량 180,000의 폴리아미드산 용액 2를 얻었다.
합성예 1과 마찬가지로 하여 제작한 폴리이미드 필름 2의 Tg는 300℃, 저장 탄성률은 1.2×109Pa(270℃), 1.2×109Pa(275℃), 2.0×108Pa(350℃) 및 1.3×108Pa(400℃)였다.
(합성예 3)
264.0중량부의 DMAc에 23.20중량부의 BAPP(56.53몰부)를 첨가하여 실온에서 30분 이상 교반하고, 완전히 용해시켰다. 이어서, 11.95중량부의 PMDA(54.77몰부) 및 0.85중량부의 BPDA(2.88몰부)를 첨가하고, 실온에서 4시간 교반을 행하여, 점도 1,700cP, 중량 평균 분자량 200,000의 폴리아미드산 용액 3을 얻었다.
합성예 1과 마찬가지로 하여 제작한 폴리이미드 필름 3의 Tg는 320℃, 저장 탄성률은 1.5×109Pa(270℃), 1.0×108Pa(275℃), 6.3×107Pa(350℃) 및 1.9×107Pa(400℃)였다.
(합성예 4)
264.0중량부의 DMAc에 17.94중량부의 TPE-R(61.36몰부) 및 0.69중량부의 m-TB(3.23몰부)를 첨가하여 실온에서 30분 이상 교반하고, 완전히 용해시켰다. 이어서, 11.63중량부의 BPDA(39.53몰부) 및 5.75중량부의 PMDA(26.35몰부)를 첨가하고, 실온에서 4시간 교반을 행하여, 점도 2,500cP, 중량 평균 분자량 121,000의 폴리아미드산 용액 4를 얻었다.
합성예 1과 마찬가지로 하여 제작한 폴리이미드 필름 4의 Tg는 225℃, 저장 탄성률은 1.0×108Pa(275℃)였다.
(합성예 5)
264.0중량부의 DMAc에 15.33중량부의 TPE-R(52.43몰부) 및 2.78중량부의 m-TB(13.11몰부)를 첨가하여 실온에서 30분 이상 교반하고, 완전히 용해시켰다. 이어서, 12.79중량부의 BPDA(43.45몰부) 및 5.10중량부의 PMDA(23.40몰부)를 첨가하고, 실온에서 4시간 교반을 행하여, 점도 2,300cP, 중량 평균 분자량 118,000의 폴리아미드산 용액 5를 얻었다.
합성예 1과 마찬가지로 하여 제작한 폴리이미드 필름 5의 Tg는 220℃, 저장 탄성률은 4.4×107Pa(270℃)였다.
[실시예 1]
구리박 1 상에, 폴리아미드산 용액 2를 경화 후의 두께가 2㎛가 되도록 도포한 후, 140℃ 이하에서 가열 건조시키고, 용매를 제거하였다. 그 위에, 폴리아미드산 용액 1을 경화 후의 두께가 21㎛가 되도록 도포한 후, 140℃ 이하에서 가열 건조시키고, 용매를 제거하였다. 또한, 그 위에 폴리아미드산 용액 3을 경화 후의 두께가 2㎛가 되도록 도포한 후, 140℃ 이하에서 가열 건조시켜, 용매를 제거하였다. 그 후, 140℃부터 360℃까지 단계적으로 승온시켜 이미드화를 행하여, 편면 동장 적층판 1을 조제하였다. 얻어진 편면 동장 적층판 1의 폴리이미드층측에 구리박 2를 배치하고, 열 롤 라미네이트기를 사용하여 라미네이트 압력 1kN/cm2, 라미네이트 온도 350℃의 조건에서 연속적으로 열 라미네이트를 행하여, 플렉시블 동장 적층판 1을 얻었다. 플렉시블 동장 적층판 1의 평가 결과를 표 1에 나타낸다.
[실시예 2]
구리박 1 대신에 구리박 2를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 2를 얻었다. 플렉시블 동장 적층판 2의 평가 결과를 표 1에 나타낸다.
[실시예 3]
구리박 1 대신에 구리박 3을 사용한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 3을 얻었다. 플렉시블 동장 적층판 3의 평가 결과를 표 1에 나타낸다.
[실시예 4]
구리박 1 대신에 구리박 4를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 4를 얻었다. 플렉시블 동장 적층판 4의 평가 결과를 표 1에 나타낸다.
[실시예 5]
구리박 1 대신에 구리박 3을 사용하고, 라미네이트 온도를 400℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 5를 얻었다. 플렉시블 동장 적층판 5의 평가 결과를 표 1에 나타낸다.
[실시예 6]
구리박 1 대신에 구리박 2를 사용하고, 폴리아미드산 용액 3 대신에 폴리아미드산 용액 4를 사용한 것, 및 라미네이트 온도를 275℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 6을 얻었다. 플렉시블 동장 적층판 6의 평가 결과를 표 1에 나타낸다.
[실시예 7]
구리박 1 대신에 구리박 2를 사용하고, 폴리아미드산 용액 3 대신에 폴리아미드산 용액 5를 사용한 것, 및 라미네이트 온도를 270℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 7을 얻었다. 플렉시블 동장 적층판 7의 평가 결과를 표 1에 나타낸다.
[실시예 8]
구리박 1 대신에 구리박 2를 사용하고, 폴리아미드산 용액 2 대신에 폴리아미드산 용액 3을 사용한 것, 폴리아미드산 용액 3 대신에 폴리아미드산 용액 5를 사용한 것, 및 라미네이트 온도를 270℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 8을 얻었다. 플렉시블 동장 적층판 8의 평가 결과를 표 1에 나타낸다.
비교예 1
구리박 1 대신에 구리박 2를 사용하고, 폴리아미드산 용액 3 대신에 폴리아미드산 용액 2를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 9를 얻었다. 플렉시블 동장 적층판 9의 평가 결과를 표 1에 나타낸다.
비교예 2
구리박 1 대신에 구리박 2를 사용하고, 폴리아미드산 용액 2 대신에 폴리아미드산 용액 5를 사용한 것, 폴리아미드산 용액 3 대신에 폴리아미드산 용액 5를 사용한 것, 및 라미네이트 온도를 270℃로 한 것 이외에는, 실시예 1과 마찬가지로 하여, 플렉시블 동장 적층판 10를 얻었다. 플렉시블 동장 적층판 10의 평가 결과를 표 1에 나타낸다.
또한, 표 1 중의 「층 (A)」 및 「층 (B)」는, 각각 「폴리이미드층 (A)」및 「폴리이미드층 (B)」를 의미한다. 또한, 표 1 중의 E'(A), E'(B)는 모두, 라미네이트 온도에 있어서의 저장 탄성률을 의미한다.
Figure pat00001
실시예 1 내지 8 및 비교예 1 내지 2에서 얻어진 플렉시블 동장 적층판 1 내지 10의 구리박층을 에칭 제거하여 조제한 폴리이미드 필름 1 내지 10의 주파수 10GHz에 있어서의 유전 정접(Df)을 표 2에 나타냈다.
Figure pat00002
이상, 본 발명의 실시 형태를 예시한 목적으로 상세하게 설명했지만, 본 발명은 상기 실시 형태에 제약되지 않고, 다양한 변형이 가능하다.
100, 200, 300, 400: 금속 피복 적층판
101: 제1 금속층
102: 제2 금속층
102A: 금속박
110: 절연 수지층
110a: 라미네이트면
(A): 폴리이미드층 (A)
(B): 폴리이미드층 (B)
(C): 폴리이미드층 (C)
BS: 본딩 시트

Claims (9)

  1. 제1 금속층과,
    상기 제1 금속층에 적층되어 있는 절연 수지층을 구비한 금속 피복 적층판이며,
    상기 절연 수지층은, 상기 제1 금속층에 접하는 폴리이미드층 (A)와, 상기 제1 금속층과는 반대측에 있어서 수지면을 형성하고 있는 폴리이미드층 (B)를 갖고,
    상기 폴리이미드층 (B)의 유리 전이 온도 Tg를 기준으로 하여, Tg+20℃부터 Tg+90℃까지의 범위 내의 어느 온도에 있어서의 폴리이미드층 (A)의 저장 탄성률을 E'(A), 폴리이미드층 (B)의 저장 탄성률을 E'(B)로 했을 때, 해당 저장 탄성률의 비 E'(A)/E'(B)가 2.0 이상인 것을 특징으로 하는 금속 피복 적층판.
  2. 제1항에 있어서, 상기 절연 수지층이, 상기 폴리이미드층 (A)와 상기 폴리이미드층 (B) 사이에 적층된 폴리이미드층 (C)를 갖는 금속 피복 적층판.
  3. 제1항 또는 제2항에 있어서, 상기 제1 금속층의 두께가 6 내지 18㎛의 범위 내이며, 인장 탄성률이 10 내지 100GPa의 범위 내인 금속 피복 적층판.
  4. 제1항에 있어서, 또한, 상기 폴리이미드층 (B)의 수지면에 접하여 적층되어 있는 제2 금속층을 구비하고 있는 금속 피복 적층판.
  5. 제4항에 있어서, 상기 제2 금속층과 상기 폴리이미드층 (B)의 필 강도가 0.7kN/ｍ 이상인 금속 피복 적층판.
  6. 제4항에 기재된 금속 피복 적층판에 있어서의 상기 제1 금속층 및 상기 제2 금속층 중 어느 한쪽 또는 양쪽을 회로 가공하여 이루어지는 회로 기판.
  7. 제1항에 기재된 금속 피복 적층판에 있어서의 상기 제1 금속층을 회로 가공하여 이루어지는 회로 기판.
  8. 제6항 또는 제7항에 기재된 회로 기판을 구비하고 있는 것을 특징으로 하는 전자 디바이스.
  9. 제6항 또는 제7항에 기재된 회로 기판을 구비하고 있는 것을 특징으로 하는 전자 기기.


KR1020220122119A 2021-09-30 2022-09-27 금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기 KR20230047000A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021162374 2021-09-30
JPJP-P-2021-162374 2021-09-30

Publications (1)

Publication Number Publication Date
KR20230047000A true KR20230047000A (ko) 2023-04-06

Family

ID=85770946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220122119A KR20230047000A (ko) 2021-09-30 2022-09-27 금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기

Country Status (4)

Country Link
JP (1) JP2023051810A (ko)
KR (1) KR20230047000A (ko)
CN (1) CN115891346A (ko)
TW (1) TW202316920A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006051800A (ja) 2004-07-13 2006-02-23 Nippon Steel Chem Co Ltd フレキシブル積層板及びその製造方法
JP2020104340A (ja) 2018-12-26 2020-07-09 日鉄ケミカル＆マテリアル株式会社 金属張積層板及び回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006051800A (ja) 2004-07-13 2006-02-23 Nippon Steel Chem Co Ltd フレキシブル積層板及びその製造方法
JP2020104340A (ja) 2018-12-26 2020-07-09 日鉄ケミカル＆マテリアル株式会社 金属張積層板及び回路基板

Also Published As

Publication number Publication date
CN115891346A (zh) 2023-04-04
TW202316920A (zh) 2023-04-16
JP2023051810A (ja) 2023-04-11

Similar Documents

Publication Publication Date Title
JP7382447B2 (ja) 両面金属張積層板及び回路基板
JP6908590B2 (ja) ポリアミド酸、熱可塑性ポリイミド、樹脂フィルム、金属張積層板及び回路基板
TW201825295A (zh) 聚醯亞胺膜、銅張積層板及電路基板
JP7301495B2 (ja) 金属張積層板及び回路基板
JP6767759B2 (ja) ポリイミド、樹脂フィルム及び金属張積層板
KR20200036770A (ko) 금속 피복 적층판 및 회로 기판
CN113563585A (zh) 一种聚酰亚胺及其在金属层叠板中的应用
KR20210122142A (ko) 수지 필름, 금속 피복 적층판 및 회로 기판
KR20190038383A (ko) 폴리이미드 필름, 금속장 적층판 및 회로 기판
JP7428646B2 (ja) 金属張積層板及び回路基板
KR20210084275A (ko) 금속 피복 적층판 및 회로 기판
JP7453432B2 (ja) 金属張積層板及び回路基板
KR20230117670A (ko) 금속 피복 적층판 및 회로 기판
CN106795284B (zh) 聚酰亚胺共聚物及使用其的成形体
JP2020104390A (ja) 金属張積層板、その製造方法及び回路基板
JP2020015237A (ja) 金属張積層板の製造方法及び回路基板の製造方法
KR20230004322A (ko) 폴리아미드산, 폴리이미드, 폴리이미드 필름, 금속박적층판 및 회로기판
JP7405644B2 (ja) 金属張積層板及び回路基板
KR20220092412A (ko) 폴리이미드 필름, 금속박적층판, 그 제조방법 및 회로기판
KR20230047000A (ko) 금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기
JP7453433B2 (ja) 金属張積層板及び回路基板
JP7453434B2 (ja) 金属張積層板及び回路基板
KR20230174732A (ko) 금속 피복 적층판, 회로 기판, 전자 디바이스 및 전자 기기
KR20220136925A (ko) 수지필름, 적층체, 커버레이 필름, 수지를 구비한 동박, 금속박적층판, 회로기판 및 다층회로기판
KR20220134475A (ko) 회로기판