KR20230037051A - 광학 장치 및 광학 장치의 제조 방법 - Google Patents

광학 장치 및 광학 장치의 제조 방법 Download PDF

Info

Publication number
KR20230037051A
KR20230037051A KR1020237004796A KR20237004796A KR20230037051A KR 20230037051 A KR20230037051 A KR 20230037051A KR 1020237004796 A KR1020237004796 A KR 1020237004796A KR 20237004796 A KR20237004796 A KR 20237004796A KR 20230037051 A KR20230037051 A KR 20230037051A
Authority
KR
South Korea
Prior art keywords
substrate
major surface
emitting
emission
optical device
Prior art date
Application number
KR1020237004796A
Other languages
English (en)
Inventor
다니엘 마테시우스
토르스텐 트렌클러
엔리코 페르츠슈
Original Assignee
예놉틱 옵틱컬 시스템즈 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 예놉틱 옵틱컬 시스템즈 게엠베하 filed Critical 예놉틱 옵틱컬 시스템즈 게엠베하
Publication of KR20230037051A publication Critical patent/KR20230037051A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광학 장치(200)의 제조 방법에 관한 것이다. 방법은 전자기 방사선(250, 255)을 방출하기 위한 복수의 방출 장치(220)가 제1 주표면(212) 상에 배치되는 기판(210)을 제공하는 단계를 포함한다. 기판(210)은 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성되며, 방출 장치들(220)에 의해 방출되는 방사선(250, 255)의 적어도 방출 파장에 대해 투명하다. 방법은 또한 기판(210)의 제1 주표면(212)의 측에서 흡수 재료(230)를 적용하는 단계를 포함한다. 흡수 재료(230)는 적어도 방출 파장을 흡수하는 광구조화가능 레지스트를 포함한다. 방법은 또한 각각의 방출 장치(220)의 적어도 하나의 방출면(227)을 노출시키도록 흡수 재료(230)를 가공하는 단계를 포함한다. 노출될 표면들의 위치 결정이 제1 주표면(212)의 반대편에 있는 기판(210)의 제2 주표면(214)으로부터 수행된다. 방법은 또한, 분리 제조 공정에 의해 기판(210)을 복수의 광학 장치(200)로 싱귤레이션하는 단계로, 각각의 광학 장치(200)는 적어도 하나의 방출 장치(220)를 구비하는 것인 단계를 포함한다.

Description

광학 장치 및 광학 장치의 제조 방법
본 발명은 광학 장치, 특히 적어도 하나의 이러한 광학 장치를 갖는 광학 조준경, 특히 반사 조준경의 제조 방법에 관한 것이다. 본 발명은 또한 광학 장치 및 광학 조준경, 특히 반사 조준경에 관한 것이다.
현재, 광학 장치 내의 이차 광 방출을 억제하기 위한 다양한 방법이 있다. 예를 들어, 소형화된 금속 마스크가 LED 칩의 영역을 덮기 위해 사용될 수 있다. 흡수층이 또한 예를 들어 투명한 기판의 후방측에 적용될 수 있다. 예를 들어, 소형 흑색 플라스틱 캡이 또한 칩 및 본딩 와이어를 덮고, 그에 따라 원치 않는 반사의 일부를 흡수하기 위해 사용될 수 있다.
문헌 US 2011/0298000 A1에는, 광학 장치, 특히 LED 칩을 제조하기 위해 사용될 수 있는 칩 패키징 공정이 개시되어 있다.
이러한 배경에서, 이에 제시된 접근안으로, 독립항에 따른 광학 장치, 광학 장치 및 적어도 하나의 이러한 광학 장치를 갖는 광학 조준경, 특히 반사 조준경의 제조 방법이 제시된다. 본 발명의 유리한 구성들 및 개선들이 후술하는 종속항들로부터 명확해진다.
실시예에 따르면, 광학 장치가 제공될 수 있되, 특히 이의 제조 중에, 추가적인 제조 방법에서 더 이상 액세스되지 않고/거나 단지 이차 광 방출의 발생을 허용하는 장치의 모든 영역이 원치 않는 이차 광 방출을 제거하거나 적어도 최소화하기 위해 방사선-흡수 방식으로 덮일 수 있다. 흡수 재료로 덮는 것은 비용효율적인 방식으로 하나의 가공 단계에서 복수 또는 다수의 구성요소를 가공하기 위해 특히 웨이퍼 레벨에서 칩 공정 중에 수행될 수 있다. 즉, 예를 들어, 광학 장치는 투명한 기판 또는 에피택셜 층들 내의 반사 및/또는 광 유도로 인한 원치 않는 이차 광 방출을 방지하기 위해 웨이퍼 레벨에서 광구조화될 수 있는 흡수층을 구비할 수 있다.
유리하게는, 실시예에 따르면, 요망되지 않거나 원치 않는 이차 광 방출은 특히 광학 장치에서 최소화되거나 완전히 제거될 수 있다. 복수의 장치, 예를 들어 최대 수천 개의 장치가 하나의 단계에서 가공될 수 있다. 접촉 그리드가 특히 표준 칩들의 경우에 존재할 수 있는데, 이는 또한 흡수 커버링으로서 종래의 금속 마스크를 사용할 때 가시적으로 유지되고, 바람직하지 않으므로 실시예에 따라 방지될 수 있다. 흡수 재료, 예를 들어 레지스트가 또한 본딩 와이어 및 기판 에지 또는 칩 에지의 후속 흑색 포팅에 대한 배리어의 역할을 할 수 있다.
예를 들어, 반사 조준경 및 유사한 응용을 위해, 실시예에 따르면, 광학 장치는 정확하게 획정된 발광면을 갖는 LED 디스플레이 및 LED 포인트 이미터로 제공될 수 있다. 사용자에 의해 인지될 수 있는 의도된 발광면 외부의 이차 광 방출이 억제되거나 최소한으로 감소될 수 있다. 이차 광 방출은 다양한 원인, 예를 들어 LED 칩 또는 장치의 금속 에지에서의 반사, 부정확한 발광면 획정, 투명한 층 및 기판을 통한 광 유도 등으로부터 일어날 수 있다. 이차 광 방출이 일어날 수 있고 후속 빌드업 공정에서 더 이상 액세스될 필요가 없는 모든 칩-레벨 영역을 덮도록 흡수 재료가 정확하게 적용될 수 있기 때문에, 실시예에 따른 제조는 특히 투명한 기판 상의 포인트 이미터 및 디스플레이 칩에 적합하다. 게다가, 장치는 다이 싱귤레이션 공정으로부터 보호될 수 있다. 또한, 모든 장치가 웨이퍼 레벨에서 이미 마감처리 및 보호될 수 있기 때문에, 장치의 제조가 저렴하다.
광학 장치의 제조 방법으로서,
전자기 방사선을 방출하기 위한 복수의 방출 장치가 제1 주표면 상에 배치되는 기판을 제공하는 단계로, 기판은 방출 장치들에 의해 방출되는 방사선의 적어도 하나의 방출 파장에 대해 투명한 것인 단계;
기판의 제1 주표면의 측에서 적어도 하나의 방출 파장을 흡수하는 흡수 재료를 적용하는 단계;
각각의 방출 장치의 적어도 하나의 방출면을 노출시키도록 흡수 재료를 가공하는 단계로, 노출될 표면들의 위치 결정이 제1 주표면의 반대편에 있는 기판의 제2 주표면으로부터 수행되는 것인 단계; 및
분리 제조 공정에 의해 기판을 복수의 광학 장치로 싱귤레이션하는 단계로, 각각의 광학 장치는 적어도 하나의 방출 장치를 구비하는 것인 단계를 포함하는, 방법이 제시된다.
본 발명에 따르면, 방법의 기판은 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성된다. 게다가, 본 발명에 따르면, 흡수 재료는 적어도 방출 파장을 흡수하는 광구조화가능 레지스트를 구비한다.
전자기 방사선은, 예를 들어 방사선원으로서 레이저원 또는 광원에 의해 방출되는, 예를 들어 광 방출을 의미하는 것으로 이해될 수 있다. 즉, 전자기 방사선은 인간에게 보이는 스펙트럼의 광 및/또는 보이지 않는 스펙트럼의 방사선을 포함할 수 있다. 방출 장치들 중 적어도 하나는 발광 다이오드(LED)로 설계될 수 있다. 장치는 LED 칩일 수 있다. 장치는 예를 들어 LED 포인트 이미터 또는 LED 디스플레이의 역할을 할 수 있다. 싱귤레이션 단계에서, 기판은 다수의 광학 장치, 예를 들어 10개 초과, 100개 초과, 또는 1000개 초과의 장치로 싱귤레이션될 수 있다. 각각의 광학 장치는 적어도 하나의 방출 장치 및 기판의 일부를 구비할 수 있다. 적어도 하나의 다른 구성요소, 예를 들어, 전기, 전자, 및/또는 광학 구성요소가 기판의 제1 주표면 상에 배치될 수 있다. 흡수층의 위치 결정이 후방측 조정에 의해 수행될 수 있다.
가공 단계에서, 흡수 재료는 또한 포토마스크를 사용하여 노출되고, 현상제 재료를 사용하여 현상되며, 적어도 하나의 방출면의 적어도 영역에서 제거될 수 있다. 예를 들어, 자외선이 노출을 위해 사용될 수 있다. 노출은 예를 들어 10초의 노출 시간 동안 수행될 수 있다. 포토마스크는 위치 결정에 기반하여 정렬될 수 있다. 이러한 실시예는 흡수 재료가 확립된 공정을 사용하여 간단하고 정확한 방식으로 가공될 수 있다는 이점을 제공한다.
게다가, 가공 단계에서, 흡수 재료는 각각의 방출 장치의 전기적 연결면 및 추가적으로 또는 대안적으로 적어도 하나의 싱귤레이션 경계를 노출시키도록 가공될 수 있다. 싱귤레이션 단계에서, 기판은 적어도 하나의 싱귤레이션 경계를 따라 복수의 광학 장치로 분리될 수 있다. 이러한 실시예는 흡수 재료가 기판의 제1 주표면의 측에서 노출되도록 요구되는 영역들로부터 간단한 방식으로 제거될 수 있다는 이점을 제공한다.
일 실시예에 따르면, 제공 단계에서, 위치 결정을 위한 조정 마크들이 제2 주표면 상에 생성되는 기판이 제공될 수 있다. 대안적으로, 방법은 기판의 제2 주표면 상에 위치 결정을 위한 조정 마크들을 생성하는 단계를 구비할 수 있다. 생성 단계는 가공 단계 전에 수행될 수 있다. 이러한 실시예는 흡수 재료의 정확하게 획정된 표면을 노출시키기 위해 정확하고 신뢰할 만하며 복잡하지 않은 위치 결정이 가능해질 수 있다는 이점을 제공한다.
제공 단계에서, 제2 주표면이 연마되는 기판이 또한 제공될 수 있다. 대안적으로, 방법은 기판의 제2 주표면을 연마하는 단계를 포함할 수 있다. 연마 단계는 가공 단계 전에 수행될 수 있다. 이러한 실시예는 정확한 위치 결정이 가능해지고, 제1 주표면 상의 요소들이 기판을 통해 용이하고 신뢰할 만하게 검출될 수 있다는 이점을 제공한다.
또한, 기판을 싱귤레이션하는 단계 후에, 방법은 포팅 재료를 사용하여 각각의 광학 장치의 기판의 측면 에지를 포팅하는 단계를 포함할 수 있다. 이 경우, 포팅 재료는 적어도 방출 파장을 흡수할 수 있다. 이러한 실시예는 요망되지 않는 이차 광 방출이 간단한 방식으로 추가로 감소될 수 있고, 장치의 봉지(encasing)를 달성하거나 돕는 것이 또한 가능하다는 이점을 제공한다.
특히, 제공 단계에서, 발광 다이오드 웨이퍼로 설계되고, 그에 따라 전계발광에 기반하는 활성층을 포함하며, 추가적으로 또는 대안적으로 사파이어 또는 갈륨 질화물로 형성되는 기판이 제공될 수 있다. 추가적으로 또는 대안적으로, 적용 단계에서, 채색된 레지스트, 특히 회로 기판 제조에서 공지된 솔더 레지스트, 및 추가적으로 또는 대안적으로 광구조화가능 레지스트를 포함하는 흡수 재료가 적용될 수 있다. 이러한 실시예는 저렴한 광학 장치가 제공될 수 있고, 그로 인해 요망되지 않는 이차 광 방출이 최소화될 수 있다는 이점을 제공한다.
예를 들어, 제공 단계에서, 반도체-기술 공정을 사용하여 제조되는 방출 장치들을 갖는 기판이 제공될 수 있다. 대안적으로, 방법은 반도체-기술 공정에 의해 기판 상에 방출 장치들을 제조하는 단계를 포함할 수 있다. 반도체-기술 공정에서, n-도핑 에피택셜 층이 기판의 제1 주표면 상에 배치될 수 있고, n-콘택 금속이 제1 전기적 연결면으로 배치될 수 있고, 활성 방출층이 n-도핑 에피택셜 층 상에 배치될 수 있고, 활성 방출층은 p-도핑 에피택셜 층으로 덮일 수 있고, p-콘택 금속이 p-도핑 에피택셜 층 상에 제2 전기적 연결면으로 배치될 수 있다. 이러한 실시예는 잘 확립되고 테스트된 공정이 비용효율적이고 정확한 방식으로 기판 상에 적어도 방출 장치들을 제조하기 위해 사용될 수 있다는 이점을 제공한다.
또한, 광학 장치로서,
전자기 방사선을 방출하기 위한 적어도 하나의 방출 장치;
적어도 하나의 방출 장치가 제1 주표면 상에 배치되는 기판으로, 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성되며, 적어도 하나의 방출 장치에 의해 방출되는 방사선의 적어도 방출 파장에 대해 투명한 기판; 및
기판의 제1 주표면의 측에서 적용되며, 적어도 방출 파장을 흡수하는 광구조화가능 레지스트를 구비하는 흡수 재료를 포함하고,
적어도 하나의 방출 장치의 적어도 하나의 방출면에는 흡수 재료가 없는, 광학 장치가 제시된다.
광학 장치는 전술한 방법의 실시예를 수행함으로써 제조될 수 있거나 제조되었을 수 있다. 특히, 이러한 광학 장치의 실시예의 적어도 하나의 예를 갖는 광학 조준경, 특히 반사 조준경이 이를 통해 제조될 수 있거나 제조되었을 수 있다.
광학 조준경과 관련하여, 전술한 광학 장치의 실시예의 적어도 하나의 부분이 유리하게는 방사선원, 광원, 및/또는 이미지원으로 채용되거나 사용될 수 있다.
본 발명의 예시적인 실시예가 도면에 단지 개략적으로 도시되며 이하에 보다 상세히 설명된다.
도 1은 방법을 사용하여 제조될 수 있는 광학 장치의 개략도를 도시한다.
도 2는 방법을 사용하여 제조될 수 있는 광학 장치의 예시적인 실시예의 개략도를 도시한다.
도 3은 제조 공정의 변형예들의 개략적인 흐름도를 도시한다.
도 4는 광학 장치의 제조 방법의 예시적인 실시예의 흐름도를 도시한다.
본 발명의 유리한 예시적인 실시예들의 후술하는 설명에서, 다양한 도면에 도시된 유사한 작용 요소들에 대해 동일 또는 유사한 참조 번호들이 사용되고, 이러한 요소들의 반복된 설명은 생략된다.
도 1은 광학 장치(100)의 개략도를 도시한다. 광학 장치(100)는 예를 들어 발광 다이오드 칩 또는 LED 칩으로 설계된다. 장치(100)는 투명한 재료, 예를 들어 사파이어, 갈륨 질화물 등으로 형성되는 기판(110)을 포함하고, n-도핑 에피택셜 층(120), n-콘택 금속(125), 활성 영역(130), p-도핑 에피택셜 층(140), 및 p-콘택 금속(145)을 추가로 포함한다. 전자기 방사선, 여기서 예를 들어 광이 활성 영역(130) 내에 발생된다. 이에 의도된 바와 같은 활성 영역(130)의 직사광(150)은 이런 목적으로 제공된 표면에서 장치(100)를 빠져나간다. 활성 영역(130)의 원치 않는 직사광(150)은 다른 표면에서 장치(100)를 빠져나간다. 미광(160)이 마찬가지로 장치(100)를 빠져나간다. 또한, 예시의 차원에서 p-콘택 금속(145)에서의 외부 미광(170)의 반사가 도시된다.
도 2는 광학 장치(200)의 예시적인 실시예의 개략도를 도시한다. 이 경우, 광학 장치(200)는 발광 다이오드 칩 또는 LED 칩으로 설계된다. 이 경우, 광학 장치(200)는 LED 포인트 이미터 또는 LED 디스플레이의 역할을 할 수 있다. 광학 장치(200)는 여기서 특히 반사 조준경과 같은 광학 조준경 또는 다른 광학 기기를 위해 사용될 수 있다.
광학 장치(200)의 기판(210), 예를 들어 단지 하나의 방출 장치(220), 및 흡수 재료(230)가 이에 개략적인 단면도로 나타낸 도 2의 도해에 도시된다. 방출 장치(220)는 전자기 방사선을 방출하도록 설계된다. 전자기 방사선은 예를 들어 인간에게 보이는 스펙트럼의 가시광, 또는 인간에게 보이지 않는 스펙트럼의 방사선, 예를 들어 적외선이다. 방출 장치(220)는 예를 들어 발광 다이오드(LED)로 설계된다. 다른 예시적인 실시예에 따르면, 광학 장치(200)는 복수의 방출 장치(220)를 포함할 수 있다.
기판(210)은 적어도 하나의 방출 장치(220)에 의해 방출되는 전자기 방사선의 적어도 하나의 방출 파장에 대해 투명한 기판 재료로 형성된다. 이 경우, 기판은 특히 사파이어 또는 갈륨 질화물로 형성된다. 기판은 제1 주표면(212) 및 제1 주표면(212)의 반대편에 있는 제2 주표면(214)을 구비한다. 적어도 하나의 방출 장치(220)는 기판(210)의 제1 주표면(212) 상에 배치된다.
적어도 하나의 방출 장치(220)의 n-도핑 에피택셜 층(222), n-콘택 금속(223), 제1 전기적 연결면(224), 활성 방출층(225), p-도핑 에피택셜 층(226), 방출면(227), p-콘택 금속(228), 및 제2 전기적 연결면(229)이 단지 예시의 차원에서 도 2의 도해에 도시된다. 특히, 적어도 하나의 방출 장치(220)는 반도체-기술 공정에 의해 제조된다. n-도핑 에피택셜 층(222)은 기판(210)의 제1 주표면(212) 상에 직접 배치된다. 제1 전기적 연결면(224)을 포함하거나 이의 역할을 하는 n-콘택 금속(223) 및 활성 방출층(225)은 n-도핑 에피택셜 층(222) 상에 배치된다. 활성 방출층(225)은 p-도핑 에피택셜 층(226)으로 덮인다. 제2 전기적 연결면(229)을 포함하거나 이의 역할을 하는 p-콘택 금속(228)은 p-도핑 에피택셜 층(226) 상에 배치된다.
흡수 재료(230)는 기판(210)의 제1 주표면(212)의 측에서 적용된다. 보다 정확하게 표현하면, 흡수 재료(230)는 제1 주표면(212)의 측에서 특히 적어도 하나의 방출 장치(220)까지 적용된다. 흡수 재료(230)는 n-도핑 에피택셜 층(222)의 표면 상의 최저점에 놓인다. 흡수 재료(230)는 채색된 레지스트, 특히 솔더 레지스트 및/또는 광구조화가능 레지스트를 구비한다. 흡수 재료(230)는 적어도 하나의 방출 장치(220)에 의해 방출되는 전자기 방사선의 적어도 방출 파장을 흡수한다. 적어도 하나의 방출 장치(220)의 방출면(227)에는 흡수 재료(230)가 없다. 게다가, 제1 전기적 연결면(224) 및 제2 전기적 연결면(229)에도 흡수 재료(230)가 없다. 즉, 흡수 재료(230)는 기판(210)의 제1 주표면(212)의 측에서 방출면(227) 및 제1 전기적 연결면(224) 및 제2 전기적 연결면(229)을 제외한 전체 장치(220)를 덮는다.
흡수 재료(230)는 특히 포토마스크를 사용한 노출, 노출될 표면들의 영역에서의 현상 및 그에 따른 제거에 의해, 방출면(227) 및 이에 도시된 예시적인 실시예에 따르면 제1 전기적 연결면(224) 및 제2 전기적 연결면(229)을 노출시키도록 가공된다. 이 경우, 노출될 표면들에 대한 위치 결정이 기판(210)의 제2 주표면(214)으로부터 수행된다. 이런 목적으로, 예시적인 실시예에 따르면, 위치 결정을 위한 조정 마크들이 제2 주표면(214) 상에 생성된다. 다른 예시적인 실시예에 따르면, 제2 주표면(214)은 이런 목적으로 연마된다.
광학 장치(200)는 포팅 재료를 사용하여 기판(210) 및 적어도 하나의 방출 장치(220)의 측면 에지 상에 포팅되거나 캡슐화되지만, 포팅 재료는 도 2의 도해에서 생략된다. 포팅 재료는 적어도 방출 파장을 흡수한다. 따라서, LED 칩으로 설계되는 광학 장치(200)는 미광 또는 이차 광 방출을 방지하거나 최소화하기 위해 흑색 레지스트를 구비한 흡수 재료(230) 및 흡수 포팅 재료로 봉지된다.
적어도 하나의 방출 장치(220)에 의해 방출되는 전자기 방사선은 특히 인간에게 보이는 스펙트럼의 가시광 또는 전자기 방사선이다. 그러나, 이는 또한 적외선과 같이 인간에게 보이지 않는 방사선일 수 있다. 전자기 방사선의 일부는 여기서 의도된 바와 같이 빠져나가는 직사광(250)으로서 방출면(227)을 통해 장치(200)를 빠져나간다. 의도된 바와 같이 빠져나가는 직사광(250)은 여기서 활성 방출층(225)으로부터 p-도핑 에피택셜 층(226)을 통해 이동한다. 방출면(227)은 p-콘택 금속(228)이 없는 p-도핑 에피택셜 층(226)의 부분을 나타낸다. 활성 방출층(225) 내에 발생되는 전자기 방사선의 다른 부분은 광 유도 또는 다중 반사에 의해 장치(200) 내에서 전달되는 요망되지 않거나 원치 않는 직사광(255)을 나타낸다.
즉, 광학 장치(200)에서, 경화 전 및/또는 후에 LED 또는 방출 장치(220)의 방출 파장을 흡수하는 광구조화가능 레지스트가 선택적으로 방출 파장 또는 광대역을 위한 흡수 재료(230)로 사용된다. 이는 웨이퍼 레벨에서 구조화될 수 있기 때문에, LED 칩 또는 광학 장치(200)의 모든 영역, 예를 들어 적어도 하나의 발광면 또는 방출면(227), 와이어 본딩 필드 또는 전기적 연결면(224, 229), 및 선택적으로 과정 중 추후 액세스될 싱귤레이션 경계 또는 싱귤레이션 스트리트가 배제될 수 있다. 레지스트는 예를 들어 인쇄 회로 기판 제조에서 공지된 흑색 솔더 레지스트일 수 있다. 광구조화가능 레지스트가 구조화 중에 광대역-흡수제인 경우, 포토마스크는 기판(210)의 제2 주표면(214) 또는 후방측으로부터 조정된다. 이런 목적으로, 기판(210)의 제2 주표면(214)은 후방측에서 연마되거나, 포토마스크의 올바른 정렬을 달성하기 위해 제1 주표면(212) 또는 전방측과 정렬되는 조정 마크를 포함한다.
도 3은 제조 공정의 변형예들의 개략적인 흐름도를 도시한다. 여기서, 제조 공정은 도 4의 방법 또는 유사한 방법의 일부이다. 제조 공정의 제1 변형예에 따르면, 블록(301)에서 에피택셜 및 구조화 LED 웨이퍼가 연마된 후방측 또는 제2 주표면을 갖는 기판으로 제공되고, 블록(309)에서 포토레지스트가 흡수 재료로 적용되며 후방측 조정을 통해 구조화되거나 가공된다. 제조 공정의 제2 변형예에 따르면, 블록(303)에서 에피택셜 및 구조화 LED 웨이퍼가 연마된 후방측 또는 제2 주표면이 없는 기판으로 제공되며, 블록(305)에서 LED 웨이퍼 후방측 또는 제2 주표면이 연마되고, 블록(309)에서 포토레지스트가 흡수 재료로 적용되며 후방측 조정을 통해 구조화되거나 가공된다. 제조 공정의 제3 변형예에 따르면, 블록(303)에서 에피택셜 및 구조화 LED 웨이퍼가 연마된 후방측 또는 제2 주표면이 없는 기판으로 제공되며, 블록(307)에서 조정 마크들이 웨이퍼 후방측 또는 제2 주표면 상에 적용되거나 생성되고, 블록(309)에서 포토레지스트가 흡수 재료로 적용되며 후방측 조정을 통해 구조화되거나 가공된다.
도 4는 광학 장치의 제조 방법(400)의 예시적인 실시예의 흐름도를 도시한다. 도 2의 광학 장치 또는 유사한 광학 장치가 제조 방법(400)을 수행함으로써 제조될 수 있다. 제조 방법(400)은 제공 단계(410), 적용 단계(420), 가공 단계(430), 및 싱귤레이션 단계(440)를 포함한다.
제공 단계(410)에서, 전자기 방사선을 방출하기 위한 복수의 방출 장치가 제1 주표면 상에 배치되는 기판이 제공되며, 기판은 방출 장치들에 의해 방출되는 방사선의 적어도 하나의 방출 파장에 대해 투명하다. 이어서, 적용 단계(420)에서, 적어도 방출 파장을 흡수하는 흡수 재료가 기판의 제1 주표면의 측에서 적용된다. 이어서 또한, 가공 단계(430)에서, 흡수 재료는 각각의 방출 장치의 적어도 하나의 방출면을 노출시키도록 가공된다. 이 경우, 노출될 표면들의 위치 결정이 제1 주표면의 반대편에 있는 기판의 제2 주표면으로부터 수행된다. 이어서, 싱귤레이션 단계(440)에서, 기판은 분리 제조 공정에 의해 복수의 광학 장치로 싱귤레이션되고, 이들 각각은 적어도 하나의 방출 장치를 구비한다.
특히, 제공 단계(410)에서, 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성되는 기판이 제공된다. 특히, 적용 단계(420)에서, 채색된 레지스트, 특히 솔더 레지스트 및/또는 광구조화가능 레지스트를 구비한 흡수 재료가 적용된다. 특히, 가공 단계(430)에서, 흡수 재료는 포토마스크를 사용하여 노출되고, 현상제 재료를 사용하여 현상되며, 적어도 하나의 방출면의 적어도 영역에서 제거된다.
하나의 예시적인 실시예에 따르면, 제공 단계(410)에서, 반도체-기술 공정에 의해 제조되는 방출 장치들을 갖는 기판이 제공된다. 대안적으로, 하나의 예시적인 실시예에 따르면, 제조 방법(400)은 반도체-기술 공정에 의해 기판 상에 방출 장치들을 제조하는 단계(406)를 포함한다. 이 경우, 제조 단계(406)는 제공 단계(410) 전에 수행될 수 있다.
하나의 예시적인 실시예에 따르면, 제공 단계(410)에서, 위치 결정을 위한 조정 마크들이 제2 주표면 상에 생성되는 기판이 제공된다. 대안적으로, 하나의 예시적인 실시예에 따르면, 제조 방법(400)은 기판의 제2 주표면 상에 위치 결정을 위한 조정 마크들을 생성하는 단계(402)를 포함한다. 여기서, 생성 단계(402)는 제공 단계(410) 전에, 특히 선택적인 제조 단계(406) 전에 수행될 수 있다.
다른 예시적인 실시예에 따르면, 제공 단계(410)에서, 제2 주표면이 연마되는 기판이 제공된다. 대안적으로, 하나의 예시적인 실시예에 따르면, 제조 방법(400)은 기판의 제2 주표면을 연마하는 단계(404)를 포함한다. 여기서, 연마 단계(404)는 제공 단계(410) 전에, 특히 선택적인 제조 단계(406) 전에 수행될 수 있다.
특히, 가공 단계(430)에서, 흡수 재료는 각각의 방출 장치의 전기적 연결면 및/또는 적어도 하나의 싱귤레이션 경계를 또한 노출시키도록 가공된다. 싱귤레이션 단계(440)에서, 기판은 적어도 하나의 싱귤레이션 경계를 따라 복수의 광학 장치로 분리된다.
예시적인 실시예에 따르면, 제조 방법(400)은 기판을 싱귤레이션하는 단계 후에 포팅 재료를 사용하여 각각의 광학 장치의 기판의 측면 에지를 포팅하는 단계(450)를 포함한다. 이 경우, 포팅 재료는 적어도 방출 파장을 흡수한다. 포팅 단계(450)는 싱귤레이션 단계(440) 후에 수행될 수 있다.

Claims (8)

  1. 광학 장치(200)의 제조 방법(400)으로서,
    전자기 방사선(250, 255)을 방출하기 위한 복수의 방출 장치(220)가 제1 주표면(212) 상에 배치되는 기판(210)을 제공하는 단계(410)로, 상기 기판(210)은 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성되며, 상기 방출 장치들(220)에 의해 방출되는 상기 방사선(250, 255)의 적어도 하나의 방출 파장에 대해 투명한 것인 단계(410);
    상기 기판(210)의 상기 제1 주표면(212)의 측에서 흡수 재료(230)를 적용하는 단계(420)로, 상기 흡수 재료(230)는 적어도 상기 방출 파장을 흡수하는 광구조화가능 레지스트를 구비하는 것인 단계(420);
    각각의 방출 장치(220)의 적어도 하나의 방출면(227)을 노출시키도록 상기 흡수 재료(230)를 가공하는 단계(430)로, 노출될 표면들의 위치 결정이 상기 제1 주표면(212)의 반대편에 있는 상기 기판(210)의 제2 주표면(214)으로부터 수행되는 것인 단계(430); 및
    분리 제조 공정에 의해 상기 기판(210)을 복수의 광학 장치(200)로 싱귤레이션하는 단계(440)로, 각각의 광학 장치(200)는 적어도 하나의 방출 장치(220)를 구비하는 것인 단계(440)를 포함하는, 방법(400).
  2. 제1항에 있어서, 상기 가공 단계(430)에서, 상기 흡수 재료(230)는 포토마스크를 사용하여 노출되고, 현상제 재료를 사용하여 현상되며, 상기 적어도 하나의 방출면(227)의 적어도 영역에서 제거되는 것을 특징으로 하는 방법(400).
  3. 제1항 또는 제2항에 있어서, 상기 가공 단계(430)에서, 상기 흡수 재료(230)는 각각의 방출 장치(220)의 전기적 연결면(224, 229) 및/또는 적어도 하나의 싱귤레이션 경계를 노출시키도록 가공되는 것을 특징으로 하는 방법(400).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제공 단계(410)에서, 위치 결정을 위한 조정 마크들이 제2 주표면(214) 상에 생성되는 기판(210)이 제공되는 것을 특징으로 하거나, 상기 기판(210)의 상기 제2 주표면(214) 상에 위치 결정을 위한 조정 마크들을 생성하는 단계(402)를 특징으로 하는 방법(400).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제공 단계(410)에서, 제2 주표면(214)이 연마되는 기판(210)이 제공되는 것을 특징으로 하거나, 상기 기판(210)의 상기 제2 주표면(214)을 연마하는 단계(404)를 특징으로 하는 방법(400).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판(210)을 싱귤레이션하는 단계(440) 후에 포팅 재료를 사용하여 각각의 광학 장치(200)의 상기 기판(210)의 측면 에지를 포팅하는 단계(450)로, 상기 포팅 재료는 적어도 상기 방출 파장을 흡수하는 것인 단계(450)를 특징으로 하는 방법(400).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제공 단계(410)에서, 반도체-기술 공정에 의해 제조되는 방출 장치들(220)을 갖는 기판(210)이 제공되는 것을 특징으로 하거나, 반도체-기술 공정에 의해 상기 기판(210) 상에 상기 방출 장치들(220)을 제조하는 단계(406)로, 상기 반도체-기술 공정에서, n-도핑 에피택셜 층(222)이 상기 기판(210)의 상기 제1 주표면(212) 상에 배치되고, 제1 전기적 연결면(224)으로서의 n-콘택 금속(223) 및 활성 방출층(225)이 상기 n-도핑 에피택셜 층(222) 상에 배치되고, 상기 활성 방출층(225)은 p-도핑 에피택셜 층(226)으로 덮이며, p-콘택 금속(228)이 상기 p-도핑 에피택셜 층(226) 상에 제2 전기적 연결면(229)으로 배치되는 단계(406)를 특징으로 하는 방법(400).
  8. 광학 장치(200)로서,
    전자기 방사선(250, 255)을 방출하기 위한 적어도 하나의 방출 장치(220);
    상기 적어도 하나의 방출 장치(220)가 제1 주표면(212) 상에 배치되는 기판(210)으로, 발광 다이오드 웨이퍼로 설계되고/거나 사파이어 또는 갈륨 질화물로 형성되며, 상기 적어도 하나의 방출 장치(220)에 의해 방출되는 상기 방사선(250, 255)의 적어도 하나의 방출 파장에 대해 투명한 기판(210); 및
    상기 기판(210)의 상기 제1 주표면(212)의 측에서 적용되며, 적어도 상기 방출 파장을 흡수하는 광구조화가능 레지스트를 구비하는 흡수 재료(230)를 포함하고,
    상기 적어도 하나의 방출 장치(220)의 적어도 하나의 방출면(227)에는 상기 흡수 재료(230)가 없는, 광학 장치(200).
KR1020237004796A 2020-07-10 2021-07-07 광학 장치 및 광학 장치의 제조 방법 KR20230037051A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020118260.0 2020-07-10
DE102020118260.0A DE102020118260B3 (de) 2020-07-10 2020-07-10 Verfahren zum Herstellen einer optischen Vorrichtung
PCT/EP2021/068735 WO2022008551A1 (de) 2020-07-10 2021-07-07 Optische vorrichtung und verfahren zum herstellen einer optischen vorrichtung

Publications (1)

Publication Number Publication Date
KR20230037051A true KR20230037051A (ko) 2023-03-15

Family

ID=75485985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237004796A KR20230037051A (ko) 2020-07-10 2021-07-07 광학 장치 및 광학 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20230268455A1 (ko)
EP (1) EP4162535A1 (ko)
KR (1) KR20230037051A (ko)
CN (1) CN115812256A (ko)
DE (1) DE102020118260B3 (ko)
WO (1) WO2022008551A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
WO2012164456A1 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Method of attaching a light emitting device to a support substrate
DE102011079403A1 (de) * 2011-07-19 2013-01-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9318674B2 (en) * 2013-02-05 2016-04-19 Cree, Inc. Submount-free light emitting diode (LED) components and methods of fabricating same
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
US10079160B1 (en) * 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
WO2016161161A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
DE102015112042B4 (de) * 2015-07-23 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Leuchtvorrichtung
DE102016119002B4 (de) * 2016-10-06 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Also Published As

Publication number Publication date
WO2022008551A1 (de) 2022-01-13
US20230268455A1 (en) 2023-08-24
EP4162535A1 (de) 2023-04-12
CN115812256A (zh) 2023-03-17
DE102020118260B3 (de) 2021-05-06

Similar Documents

Publication Publication Date Title
TWI556422B (zh) 影像模組封裝及其製作方法
KR102123128B1 (ko) 광전 모듈들 및 그 제조 방법들
TWI651840B (zh) 具濾光層之微型光學封裝結構及其製造方法
JP6247633B2 (ja) 光電子モジュールおよびその製造方法
JP4589604B2 (ja) 発光素子に自己整合及び自己露光フォトレジストパターンを作製する方法
US20160163932A1 (en) Method of producing an optoelectronic component
US10580942B2 (en) Electronic component, optoelectronic component, component arrangement, and method for producing an electronic component
CN110710071B (zh) 激光二极管和用于制造激光二极管的方法
JP5896758B2 (ja) Ｌｅｄ発光装置
TW201347218A (zh) 光源一體型光感測器、及光源一體型光感測器之製造方法
US20220171057A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2017504214A (ja) オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント
JP6726287B2 (ja) オプトエレクトロニクス照明装置の製造方法
KR20230037051A (ko) 광학 장치 및 광학 장치의 제조 방법
US11264778B2 (en) Quad flat no-leads package for side emitting laser diode
JP6322334B2 (ja) オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
US9722141B2 (en) Optoelectronic semiconductor element, optoelectronic semiconductor device and method for producing a plurality of optoelectronic semiconductor elements
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
CN108541344B (zh) 受光模块及光学模块的制造方法
WO2022107571A1 (ja) 発光装置およびその製造方法
TWI757588B (zh) 晶片封裝體及其製造方法
CN110148661B (zh) 具电极辨识的晶片级封装发光装置及其制造方法
CN113243065A (zh) 激光装置和用于制造激光装置的方法
KR20150094866A (ko) 반도체 발광소자
US11664475B2 (en) Electronic device comprising a carrier substrate and an encapsulating cover mounted on the carrier substrate, and corresponding mounting process