JP6104624B2 - 半導体デバイスの製造方法および半導体デバイス - Google Patents
半導体デバイスの製造方法および半導体デバイス Download PDFInfo
- Publication number
- JP6104624B2 JP6104624B2 JP2013021328A JP2013021328A JP6104624B2 JP 6104624 B2 JP6104624 B2 JP 6104624B2 JP 2013021328 A JP2013021328 A JP 2013021328A JP 2013021328 A JP2013021328 A JP 2013021328A JP 6104624 B2 JP6104624 B2 JP 6104624B2
- Authority
- JP
- Japan
- Prior art keywords
- translucent
- light receiving
- optical
- semiconductor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 230000003287 optical effect Effects 0.000 claims description 61
- 239000000853 adhesive Substances 0.000 claims description 35
- 230000001070 adhesive effect Effects 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 238000007789 sealing Methods 0.000 claims description 27
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241001648319 Toronia toru Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、発光素子や受光素子等の半導体光素子を、パッケージ基板に実装してパッケージングする半導体デバイスの製造方法および半導体デバイスに関するものである。
従来、この種の半導体デバイスの製造方法として、固体撮像素子をパッケージングする撮像装置の製造方法が知られている（特許文献１参照）。この製造方法では、固体撮像素子を支持基板に接着する工程と、固体撮像素子上に保護ガラスを接着する工程と、接着により一体化した保護ガラス、固体撮像素子および支持基板をパッケージ基板に実装する工程と、支持基板を介して固体撮像素子をワイヤーボンドする工程と、保護ガラスの表面を露出させた状態で、保護ガラス、固体撮像素子および支持基板を封止樹脂により封止する工程と、を備えている。
このような、従来の撮像装置の製造方法では、保護ガラス、固体撮像素子および支持基板をパッケージ基板に実装した後、ワイヤーボンドを行うようにしている。このため、ワイヤーボンドに際し、ワイヤーを保持するボンダーのキャピラリが、保護ガラスや固体撮像素子と干渉するおそれがある。したがって、電極パッドを形成した支持基板（ダイパッド）を大きくする必要があり、その分デバイスが大型化するという問題があった。
本発明は、工程数を増やすことなく、半導体デバイスの小型化を達成することができる半導体デバイスの製造方法および半導体デバイスを提供することを課題としている。
本発明の半導体デバイスの製造方法は、パッケージ基板上に半導体光学素子をチップ・マウントするマウント工程と、マウント工程の後、ボンディングワイヤーにより半導体光学素子をワイヤーボンドするボンディング工程と、ボンディング工程の後、透光性接着剤を介して、半導体光学素子の光学機能面に透光性光学部材を接着する部材接着工程と、部材接着工程の後、透光性光学部材の表面が露出するように、透光性光学部材、半導体光学素子およびボンディングワイヤーを非透光性の封止樹脂で封止する封止工程と、を備え、半導体光学素子および透光性光学部材は矩形に形成され、且つ透光性光学部材が半導体光学素子より小さく形成されており、部材接着工程は、透光性接着剤を、光学機能面の１の辺側にはみ出して塗布する塗布工程と、塗布工程の後、透光性光学部材を１の辺を光学機能面の１の辺に合致させてマウントする接着工程と、を有することを特徴とする。
この場合、透光性光学部材が、特定波長の光をカットするフィルターであることが好ましい。
また、半導体光学素子が、受光素子および発光素子のいずれかであることが好ましい。
本発明の半導体デバイスは、光学機能面を有し、基板上にマウントされ且つワイヤーボンドされた半導体光学素子と、光学機能面に透光性接着剤を介して接着された透光性光学部材と、透光性光学部材の表面が露出するように、透光性光学部材および半導体光学素子を封止した非透光性の封止樹脂と、を備え、透光性光学部材は、半導体光学素子より小さく、且つ１の辺が光学機能面の１の辺に合致させて配設され、透光性接着剤は、光学機能面の１の辺側にはみ出していることを特徴とする。
以下、添付の図面を参照して、本発明の一実施形態に係る半導体デバイスの製造方法および半導体デバイスを適用した、半導体受光デバイスおよび半導体受光デバイスの製造方法、併せて半導体発光デバイスについて説明する。この半導体受光デバイスは、例えば特定色（Ｒ・Ｇ・Ｂ）のＬＥＤ光を受光するセンサーであり、誤検出を防止すべく、フィルターにより赤外光（近赤外光）をカットするようになっている。
図１は、第１実施形態に係る半導体受光デバイス（以下、「受光デバイス」と言う）の断面図である。同図に示すように、この受光デバイス１０Ａは、基板フレームやリードフレーム（実施形態のものは、基板フレーム）から成るパッケージ基板５１と、パッケージ基板５１上に実装したチップ構成の受光素子５２（半導体光学素子）と、接着剤５６を介して受光素子５２上に接着したフィルター５３（透光性光学部材）と、パッケージ基板５１上において、受光素子５２を封止する非透光性の封止樹脂５４と、を備えている。
パッケージ基板５１（基板フレーム）は、ガラスエポキシや有機材料の基板で構成されており、その表面には、接着剤等により受光素子５２がダイボンドされている。
受光素子５２は、表面を受光面５２ａ（光学機能面）とするフォトダイオード等のチップで構成されている。そして、受光素子５２の電極パッド５７とパッケージ基板５１上の配線パターン５８（ランド）とは、ボンディングワイヤー５５（金線、銅線、パラジューム被覆した銅線、アルミニウム線等）で接続されている。なお、フォトダイオードに代えて、フォトトランジスタを用いてもよい。
フィルター５３は、赤外光（近赤外）をカットするものであり、吸収型或いは反射型が用いられる。もっとも、本実施形態のフィルター５３は、一義的には受光素子５２を物理的に保護することができればよく、石英ガラス（実質的には、紫外線カットフィルター）等であってもよい。この場合には、紫外線のカットにより、接着剤５６の劣化を抑制することができる。
接着剤５６は、熱硬化性のシリコン系樹脂接着剤で構成されており、透光性であって、３２５ｍＰａ・ｓ程度の低い粘度のものが用いられる。もっとも、このシリコン系樹脂接着剤に代えて、エポキシ系樹脂接着剤やアクリル系樹脂接着剤を用いることも可能である。受光素子５２およびフィルター５３はいずれも矩形に形成され、且つフィルター５３が受光素子５２の受光領域に合わせて小さく形成されている。このため、接着剤５６は、受光領域の中心部に円形を為すように塗布され、フィルター５３のマウントにより、フィルター５３の形状に合致するように濡れ広がる（詳細は、後述する）。
封止樹脂５４は、不透明（可視光や赤外光に対し不透明）なエポキシ系樹脂やシリコン系樹脂等で構成されており、フィルター５３の表面を露出させた状態で、フィルター５３、受光素子５２およびボンディングワイヤー５５を覆っている（封止）。したがって、受光素子５２の受光面５２ａには、フィルター５３を透過した光のみが入射する。また、詳細は後述するが、封止樹脂５４はポッティングにより形成される（詳細は、後述する）。このため、封止樹脂５４は、３５Ｐａ・ｓ程度の高い粘性のものが用いられる。
次に、図２を参照して、第１実施形態に係る受光デバイス１０Ａの製造方法について説明する。なお、この製造方法では、その樹脂封止５４において、いわゆるウェーハレベルパッケージとしており、最終的に個々の受光デバイス１０Ａとなるようにダイシングされる。
この製造方法は、パッケージ基板５１（同図（ａ））に複数の受光素子５２をマトリクス状にダイボンドするダイボンド工程（同図（ｂ））と、ダイボンド工程の後、各受光素子５２をワイヤーボンドするワイヤーボンド工程（同図（ｃ））と、ワイヤーボンド工程の後、各受光素子５２の受光面５２ａに、フィルター５３を接着するための接着剤５６を塗布する塗布工程（同図（ｄ）および（ｅ））と、塗布工程の後、各受光面５２ａにそれぞれフィルター５３を接着する接着工程（同図（ｆ））と、接着工程の後、パッケージ基板５１上の複数の受光素子５２等を、封止樹脂５４により一括して封止する封止工程（同図（ｇ）および（ｈ））と、封止工程の後、ウェーハを個々の受光デバイス１０Ａに分断するダイシング工程（同図（ｉ）および（ｊ））と、を備えている。
図２（ｂ）のダイボンド工程では、既知のダイボンディング装置を用い、各受光素子５２を、パッケージ基板５１上の所定の位置に接着剤等によりダイボンド（チップ・マウント）する。
図２（ｃ）のワイヤーボンド工程では、既知のワイヤーボンディング装置を用い、例えばボールボンディング方式で、各受光素子５２をワイヤーボンドする。すなわち、各受光素子５２にフィルター５３を接着する前に、受光素子５２のワイヤーボンドを実施する。
図２（ｃ）のワイヤーボンド工程では、既知のワイヤーボンディング装置を用い、例えばボールボンディング方式で、各受光素子５２をワイヤーボンドする。すなわち、各受光素子５２にフィルター５３を接着する前に、受光素子５２のワイヤーボンドを実施する。
図２（ｄ）および（ｅ）の塗布工程では、シリンジ等を用い、各受光素子５２の受光面５２ａに接着剤５６を塗布する。この場合、受光面５２ａ上において、その中心位置に円形に盛り上げるように接着剤５６を塗布し、或いはフィルター５３の大きさに合わせて接着剤５６を塗布する。
図２（ｆ）の接着工程では、塗布した接着剤５６の上からフィルター５３をマウントする。このマウントにより、接着剤５６はフィルター５３の平面形状に合わせて均一に濡れ広がる。その後、接着剤５６を、オーブン加熱等により硬化させる。なお、実施形態における硬化後の接着剤５６の厚みは、０．０２ｍｍ程度としている。
図２（ｆ）の接着工程では、塗布した接着剤５６の上からフィルター５３をマウントする。このマウントにより、接着剤５６はフィルター５３の平面形状に合わせて均一に濡れ広がる。その後、接着剤５６を、オーブン加熱等により硬化させる。なお、実施形態における硬化後の接着剤５６の厚みは、０．０２ｍｍ程度としている。
図２（ｇ）および（ｈ）の封止工程では、パッケージ基板５１の表面全域に封止樹脂５４のポッティングを行う。このポッティングにおける封止樹脂５４は、フィルター５３の上面を残して、フィルター５３の周囲、受光素子５２およびボンディングワイヤー５５が埋没する深さとする。その後、ポッティングした封止樹脂５４を、オーブン加熱等により硬化させる。なお、ポッティングに代えて、金型を用いてモールドを行うようにしてもよい。
図２（ｉ）および（ｊ）のダイシング工程では、既知のダイサを用い、受光デバイス１０Ａをマトリクス状に作り込んだウェーハを、ダイシングブレードにより縦横に分断（フルダイシング）し、個々の受光デバイス１０Ａを切り出す。
図２（ｉ）および（ｊ）のダイシング工程では、既知のダイサを用い、受光デバイス１０Ａをマトリクス状に作り込んだウェーハを、ダイシングブレードにより縦横に分断（フルダイシング）し、個々の受光デバイス１０Ａを切り出す。
このように、第１実施形態の受光デバイス１０Ａの製造方法では、フィルター５３の受光素子５２への接着に先行して、受光素子５２のワイヤーボンドを実施するようにしているため、ワイヤーボンド工程において、ボンディングワイヤー５５を保持するボンダーのキャピラリが、フィルター５３と干渉することがない。したがって、電極パッド５７を形成した受光素子５２を、干渉を見越して大きくする必要がなく、全体として受光デバイス１０Ａの大型化を抑制することができる。すなわち、工程順を変更するだけで、言い換えれば工程数を増やすことなく、受光デバイス１０Ａの小型化を達成することができる。
また、ワイヤーボンド後の電極パッド５７に接着剤５６が付着することがあっても、接続状態に問題を生ずることはない。したがって、マウントされるフィルター５３の位置精度は、ラフであってもよい。
さらに、不透明な封止樹脂５４とフィルター５３により、受光デバイス１０Ａに、十分な指向性を持たせることができる（ノイズ光を遮蔽）と共に、特定波長の光を遮蔽することができる。これにより、所望の検出光を効率良く受光することができ、センシング精度を向上させることができる。
しかも、フィルター５３により、受光素子５２の前側に所定厚の封止樹脂５４をポッティングする必要がなく、封止樹脂５４の劣化によるセンシング精度の経時的な低下を抑制することができる。
図３は、第２実施形態に係る受光デバイス１０Ｂの断面図であり、以下、主に第１実施形態の受光デバイス１０Ａと異なる部分について説明する。同図に示すように、第２実施形態の受光デバイス１０Ｂは、受光素子５２に対しフィルター５３が、平面視一方に偏って接着されている。具体的には、略正方形に形成されている第１実施形態のフィルター５３に対し、第２実施形態のフィルター５３は長方形に形成されており、その一方の短辺が、受光素子５２の１の辺（電極パッド５７の無い一方の辺）に合致する形態で接着されている。
図４は、第２実施形態に係る受光デバイス１０Ｂの製造方法における塗布工程および接着工程を表している。同図に示すように、塗布工程では、受光素子５２に対し、円形を為す接着剤５６が上記の１の辺に掛かるように、具体的には接着剤５６が上記の１の辺から僅かにはみ出すように、塗布される。これに対応して、接着工程では、フィルター５３の上記一方の短辺が、受光素子５２の上記１の辺に合致するように接着される（図４（ａ）参照）。
このようにして、フィルター５３を受光素子５２に接着すると、接着剤５６の表面張力（フィレットの引力）により、フィルター５３の位置が安定する。したがって、接着剤５６が熱硬化するまでの間に、振動等によりフィルター５３が位置ズレすることがない。すなわち、フィルター５３の受光素子５２へのマウントが位置精度的にラフであっても、フィルター５３の上記一方の短辺が、受光素子５２の上記１の辺に合致するように、フィルター５３をマウント（接着）することができる。なお、フィルター５３を長方形とすることで、受光効率が低下することはない。
図５は、第３実施形態に係る受光デバイス１０Ｃの断面図であり、以下、主に第１実施形態の受光デバイス１０Ａと異なる部分について説明する。同図に示すように、第３実施形態の受光デバイス１０Ｃは、フィルター５３がレンズの機能を兼ね備えている。
図５（ａ）のフィルター５３Ａは、下半部（ポッティングされる部分）が円柱状に形成され、上半部が半球状或いは冠球状に形成されている。この場合も、フィルター５３Ａは、接着剤５６により、受光素子５２の受光面５２ａに接着されている。これにより、フィルター５３Ａの上半部が球面レンズとして機能するため、受光デバイス１０Ｃの受光効率を向上させることができる。
図５（ｂ）のフィルター５３Ｂは、半球状或いは冠球状に形成されおり、フィルター５３Ｂは、接着剤５６により、受光素子５２の受光面５２ａに接着されている。この場合も、フィルター５３Ｂが球面レンズとして機能するため、受光デバイス１０Ｃの受光効率を向上させることができる。
図６は、実施形態に係る半導体発光デバイス（以下、「発光デバイス」と言う）の断面図である。この発光デバイス２０Ａは、第１実施形態の受光デバイス１０Ａ（図１参照）に対応するものであり、この場合には、パッケージ基板５１上に受光素子５２に代えて、発光素子６１がチップ・マウントされている。また、フィルター５３に代えて、同形の透明な保護ガラス６２が接着されている。そして、この発光デバイス２０Ａにおいて、パッケージ基板５１、接着剤５６および封止樹脂５４は、第１実施形態の受光デバイス１０Ａと同様の形態を有している。
この構成でも、保護ガラス６２の発光素子６１への接着に先行して、発光素子６１のワイヤーボンドを実施するようにしているため（図示省略）、ワイヤーボンド工程において、ボンディングワイヤー５５を保持するボンダーのキャピラリが、フィルター５３と干渉することがない。したがって、工程数を増やすことなく、発光デバイス２０Ａの小型化を達成することができる。また、不透明な封止樹脂５４と保護ガラス６２により、発光デバイス２０Ａに、十分な指向性を持たせることができる。さらに、保護ガラス６２により、封止樹脂５４の劣化による発光光量の経時的な低下を抑制することができる。
１０Ａ，１０Ｂ，１０Ｃ 受光デバイス、２０Ａ 発光デバイス、５１ パッケージ基板、５２ 受光素子、５２ａ 発光面、５３，５３Ａ フィルター、５４ 封止樹脂、５５ ボンディングワイヤー、５６ 接着剤、６１ 発光素子、６２ 保護ガラス
Claims (4)
- パッケージ基板上に半導体光学素子をチップ・マウントするマウント工程と、
前記マウント工程の後、ボンディングワイヤーにより前記半導体光学素子をワイヤーボンドするボンディング工程と、
前記ボンディング工程の後、透光性接着剤を介して、前記半導体光学素子の光学機能面に透光性光学部材を接着する部材接着工程と、
前記部材接着工程の後、前記透光性光学部材の表面が露出するように、前記透光性光学部材、前記半導体光学素子および前記ボンディングワイヤーを非透光性の封止樹脂で封止する封止工程と、を備え、
前記半導体光学素子および前記透光性光学部材は矩形に形成され、且つ前記透光性光学部材が前記半導体光学素子より小さく形成されており、
前記部材接着工程は、前記透光性接着剤を、前記光学機能面の１の辺側にはみ出して塗布する塗布工程と、
前記塗布工程の後、前記透光性光学部材を１の辺を前記光学機能面の１の辺に合致させてマウントする接着工程と、を有することを特徴とする半導体デバイスの製造方法。 - 前記透光性光学部材が、特定波長の光をカットするフィルターであることを特徴とする請求項１に記載の半導体デバイスの製造方法。
- 前記半導体光学素子が、受光素子および発光素子のいずれかであることを特徴とする請求項１または２に記載の半導体デバイスの製造方法。
- 光学機能面を有し、基板上にマウントされ且つワイヤーボンドされた半導体光学素子と、
前記光学機能面に透光性接着剤を介して接着された透光性光学部材と、
前記透光性光学部材の表面が露出するように、前記透光性光学部材および前記半導体光学素子を封止した非透光性の封止樹脂と、を備え、
前記透光性光学部材は、前記半導体光学素子より小さく、且つ１の辺が前記光学機能面の１の辺に合致させて配設され、
前記透光性接着剤は、前記光学機能面の１の辺側にはみ出していることを特徴とする半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013021328A JP6104624B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体デバイスの製造方法および半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013021328A JP6104624B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体デバイスの製造方法および半導体デバイス |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014154629A JP2014154629A (ja) | 2014-08-25 |
| JP2014154629A5 JP2014154629A5 (ja) | 2016-06-02 |
| JP6104624B2 true JP6104624B2 (ja) | 2017-03-29 |
Family
ID=51576218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013021328A Active JP6104624B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体デバイスの製造方法および半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6104624B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017208724A1 (ja) * | 2016-05-30 | 2017-12-07 | ミツミ電機株式会社 | 光学モジュール、モジュール及びその製造方法 |
| CN107482089A (zh) * | 2017-08-08 | 2017-12-15 | 湘能华磊光电股份有限公司 | 一种高亮度led芯片及其制备方法 |
| JP7410782B2 (ja) * | 2020-04-03 | 2024-01-10 | 京セラ株式会社 | 電磁波検出装置および検出モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198470A (ja) * | 2000-12-05 | 2002-07-12 | Greatek Electronics Inc | Ｉｃパッケージング構造 |
| JP4720629B2 (ja) * | 2006-06-07 | 2011-07-13 | 株式会社デンソー | 回転センサ装置 |
| JP2009049290A (ja) * | 2007-08-22 | 2009-03-05 | Fujifilm Corp | 撮像装置及びその製造方法 |
| JP5017472B1 (ja) * | 2011-03-16 | 2012-09-05 | 株式会社東芝 | 電子機器 |
-
2013
- 2013-02-06 JP JP2013021328A patent/JP6104624B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014154629A (ja) | 2014-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI556422B (zh) | 影像模組封裝及其製作方法 | |
| TWI542037B (zh) | 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置 | |
| US6995462B2 (en) | Image sensor packages | |
| TWI657603B (zh) | 半導體封裝裝置及其製造方法 | |
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| US9231018B2 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
| EP2666193B1 (en) | Led package comprising encapsulation | |
| JP2008092417A (ja) | 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール | |
| TW201715695A (zh) | 晶圓級光電子器件封裝及其製造方法 | |
| US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
| JP2015507371A (ja) | チップスケールのｌｅｄパッケージを形成する成型レンズ及び該成型レンズを製造する方法 | |
| JP2014099468A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
| TWI521671B (zh) | The package structure of the optical module | |
| WO2017208724A1 (ja) | 光学モジュール、モジュール及びその製造方法 | |
| JP6574768B2 (ja) | 内部高屈折率ピラーを有するｌｅｄドーム | |
| JP6104624B2 (ja) | 半導体デバイスの製造方法および半導体デバイス | |
| JP2015510277A (ja) | 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法 | |
| US20090117689A1 (en) | Packaged integrated circuits | |
| WO2014027476A1 (ja) | 半導体デバイス | |
| JP3140970U (ja) | 光感知モジュールのパッケージング | |
| JP2008103460A (ja) | 半導体パッケージ及びその製造方法 | |
| EP1751792A1 (en) | Semiconductor package with transparent lid | |
| JP2007027559A (ja) | 表面実装型電子部品、その製造方法および光学電子機器 | |
| CN107994039B (zh) | Cmos图像传感器的晶圆级封装方法 | |
| JP2019201121A (ja) | プリモールド基板とその製造方法および中空型半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6104624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |