KR20230034364A

KR20230034364A - 집적 회로의 배치 방법 및 배치 장치

Info

Publication number: KR20230034364A
Application number: KR1020237003859A
Authority: KR
Inventors: 촨장 천; 캉 자오; 리 바이; 리 탕; 징 쉬
Original assignee: 창신 메모리 테크놀로지즈 아이엔씨
Priority date: 2020-11-09
Filing date: 2021-07-01
Publication date: 2023-03-09
Also published as: JP2023533740A; US20220147686A1; JP7450109B2; EP4184377A4; EP4184377A1

Abstract

본 출원은 집적 회로의 배치 방법 및 배치 장치에 관한 것이다. 상기 집적 회로의 배치 방법은, 판도를 제공하되, 상기 판도는 제1 소자 영역 및 제2 소자 영역을 포함하고, 상기 제1 소자 영역과 상기 제2 소자 영역 사이에는 간격 영역이 구비되는 단계; 및 상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 것인 단계를 포함한다. 본 출원은 판도에서 배치 위치가 좋지 않은 소자 영역을 빠르고 정확하게 포지셔닝하여, 집적 회로 배치 효율을 향상시키고, 배치 정확성을 개선시키며, 리소그래피 품질의 개선, 집적 회로 개발 주기의 단축, 반도체 제품의 생산율의 향상 등을 위한 기반을 마련한다.

Description

집적 회로의 배치 방법 및 배치 장치

관련 출원의 상호 참조

본 출원은 출원 번호가 202011237506.6이고, 출원일이 2020년 11월 9일인 중국 특허 출원에 기반하여 제출하였고, 상기 중국 특허 출원의 우선권을 주장하는 바, 상기 중국 특허 출원의 모든 내용은 참조로서 본 출원에 인용된다.

동적 랜덤 액세스 메모리(Dynamic Random Access Memory, DRAM)는 컴퓨터 등 전자 기기에서 일반적으로 사용되는 반도체 부품이고, 복수 개의 중복되는 저장 유닛으로 구성되고, 각 저장 유닛은 일반적으로 트랜지스터 및 커패시터를 포함한다. 상기 트랜지스터의 게이트는 워드 라인에 전기적으로 연결되고, 소스는 비트 라인에 전기적으로 연결되며, 드레인은 커패시터에 전기적으로 연결되고, 워드 라인 위에서의 워드 라인 전압은 트랜지스터의 온 및 오프를 제어할 수 있음으로써, 비트 라인을 통해 커패시터에 저장된 데이터 정보를 읽거나, 데이터 정보를 커패시터에 기입할 수 있다.

DRAM 공정 노드의 지속적인 축소에 따라, 배치 균일성에 대한 요구도 날로 높아진다. 최신의 저전력(Low Power, LP) 공정에 있어서, 공정 라이브러리는 3 가지 스몰 사이즈(5Xnm, 6Xnm, 7Xnm)의 채널 길이를 구비하고, 비교적 작은 사이즈는 DRAM의 단일 노드 공정을 더욱 복잡하게 만들어, 제조 과정에서 에칭 오차가 나타나기 엄청 쉽다. 이러한 오차를 보상하기 위해, 일반적으로 트랜지스터의 양측에 대응되는 길이를 구비하고, 특정 거리를 이격하는 더미 게이트를 추가하여, 리소그래피 시 회절의 형성에 도움을 줌으로써, 가장자리 영역의 트랜지스터 채널 길이의 에칭 정밀도를 향상시킨다. 그러나, 판도 상의 트랜지스터 개수가 천만 개 레벨이고, 스몰 사이즈 채널 길이를 구비한 트랜지스터의 배치 상황도 매우 복잡하기 때문에, 빡빡한 개발 주기는 엔지니어로 하여금 짧은 시간 내에 수동의 방식을 통해 더미 게이트를 추가하지 못하도록 함으로써, 향후 칩 리소그래피 품질의 향상을 한정한다.

따라서, 집적 회로 배치 효율 및 배치 정확성을 향상시키고, 리소그래피 품질을 개선하며, 집적 회로의 개발 주기를 단축시키고, 반도체 제품의 생산율을 향상시키는 방법은, 현재 급히 해결해야 할 기술적 과제이다.

본 출원의 실시예는 집적 회로의 배치 방법 및 배치 장치를 제공하고, 기존의 집적 회로 배치 효율이 낮은 문제를 일정한 정도로 해결하여, 배치 정확성을 개선시키고, 리소그래피 품질을 개선하며, 집적 회로의 개발 주기를 단축시키고, 반도체 제품의 생산율을 향상시킨다.

본 출원의 실시예의 일 측면에 따르면, 집적 회로의 배치 방법을 제공하고, 상기 방법은,

판도를 제공하되, 상기 판도는 제1 소자 영역 및 제2 소자 영역을 포함하고, 상기 제1 소자 영역과 상기 제2 소자 영역 사이에는 간격 영역이 구비되는 단계; 및

상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 것인 단계를 포함한다.

본 출원의 실시예의 다른 일 측면에 따르면, 집적 회로의 배치 장치를 제공하고,

판도를 저장하되, 상기 판도는 제1 소자 영역 및 제2 소자 영역을 포함하고, 상기 제1 소자 영역과 상기 제2 소자 영역 사이에는 간격 영역이 구비되도록 구성된 저장 모듈; 및

상기 저장 모듈에 연결되고, 상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 것이도록 구성된 검출 모듈을 포함한다.

본 출원의 실시예에서 제공한 집적 회로의 배치 방법 및 배치 장치는, 판도에서 두 개의 인접한 소자 영역 사이의 간격 영역의 너비를 자동으로 검출하고, 가상 패턴 충진 요구에 만족되지 않는 소자 영역 및 간격 영역 중 적어도 하나에 대해 라벨링을 수행함으로써, 판도에서 배치 위치가 좋지 않은 소자 영역을 빠르고 정확하게 포지셔닝하여, 판도 배치를 적시에 조정할 수 있음으로써, 인력 자원을 절약하고, 집적 회로 배치 효율을 향상시키고, 배치 정확성을 개선시키며, 리소그래피 품질의 개선, 집적 회로 개발 주기의 단축, 반도체 제품의 생산율의 향상 등을 위한 기반을 마련한다.

아래 첨부 도면을 참조하는 것을 통해 본 출원의 실시예에 대해 설명하고, 본 출원에서 전술한 내용 및 다른 목적, 특징 및 장점은 첨부 도면에서 더욱 명확해질 것이다.
도 1은 본 출원의 구체적인 실시형태에서 집적 회로의 배치 방법의 흐름도이다.
도 2a 내지 2d는 본 출원의 구체적인 실시형태에서 판도에 대해 검출을 수행할 경우의 예시도이다.
도 3a 내지 3j는 본 출원의 구체적인 실시형태에서 상이한 시나리오에서의 판도에 대해 가상 패턴 충진을 수행할 경우의 예시도이다.
도 4는 본 출원의 구체적인 실시형태에서 집적 회로의 배치 장치의 구조 블록도이다.

본 출원의 목적, 기술방안 및 장점이 더욱 뚜렷해지도록 하기 위해, 아래에 구체적인 실시예와 결합하고 도면을 참조하여, 본 출원을 추가로 상세하게 설명한다. 그러나 이해해야 하는 것은, 이러한 설명은 다만 예시적인 것으로서, 본 출원의 범위를 한정하려는 것은 아니다. 또한, 아래의 설명에서, 본 출원의 개념이 불필요하게 혼동되지 않도록 하기 위해, 공지된 구조 및 기술에 대한 설명은 생략한다.

도면에는 본 출원에 따른 반도체 디바이스의 각 구조도 및 단면도가 도시된다. 이러한 도면은 비례에 따라 그려진 것이 아니며, 목적을 명확하게 하기 위해 일부 세부 사항이 확대되고, 또한 일부 세부 사항이 생략될 수도 있다. 도면에 도시된 각 영역, 층의 형태 및 상대적인 크기, 위치 관계는 다만 예시적인 것이고, 실제로는 제조 공차 또는 기술적 한정으로 인해 편차가 있을 수 있으며, 또한, 본 분야의 기술자는 실제 필요에 따라 상이한 형태, 크기, 상대적인 위치를 구비한 영역 및 층 중 적어도 하나를 별도로 설계할 수 있다.

본 구체적인 실시형태는 집적 회로의 배치 방법을 제공하고, 도 1은 본 출원의 구체적인 실시형태에서 집적 회로의 배치 방법의 흐름도이고, 도 2a 내지 2d는 본 출원의 구체적인 실시형태에서 판도에 대해 검출을 수행할 경우의 예시도이다. 도 1, 도 2a 내지 2d에 도시된 바와 같이, 본 구체적인 실시형태에서 제공한 집적 회로의 배치 방법은, 아래와 같은 단계를 포함한다.

단계 S11에 있어서, 판도를 제공하고, 상기 판도는 제1 소자 영역(21) 및 제2 소자 영역(22)을 포함하고, 상기 제1 소자 영역(21)과 상기 제2 소자 영역(22) 사이에는 간격 영역(23)이 구비되며, 도 2a에 도시된 바와 같다.

구체적으로, 상기 판도에는 복수 개의 소자 영역이 구비되고, 복수 개의 소자 영역의 배포 방식은 집적 회로의 배치 요구에 따라 설정될 수 있다. 각 소자 영역 내에는 복수 개의 컴포넌트가 구비되고, 각 소자 영역 내의 컴포넌트의 구조 및 배포 방식은 동일할 수 있고, 상이할 수도 있으며, 인접한 소자 영역 사이에는 상기 간격 영역이 구비된다. 상기 간격 영역은 가상 패턴을 충진하여, 향후 소자 영역에 대한 리소그래피 시의 회절 요구에 만족되기 위한 것이다. 상기 컴포넌트는 트랜지스터일 수 있지만 이에 한정되지 않는다.

단계 S12에 있어서, 상기 간격 영역(23)의 너비(D)가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역(23)의 너비(D)가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23) 중 적어도 하나에 대해 라벨링을 수행하며, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 여기서, 상기 요구는 상기 간격 영역(23)에 적어도 하나의 가상 패턴(24)을 충진하는 것이고, 도 2d에 도시된 바와 같다.

구체적으로, 상기 가상 패턴은 리소그래피 공정에서 소자 영역 내부 컴포넌트의 에칭 정밀도를 보상할 수 있을 뿐만 아니라, 설계 규칙 검사(Design Rule Check, DRC)에 부합되는 패턴을 의미한다. 상기 기설정된 너비는 상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하는 요구에 만족되는 최소 너비를 의미하여, 소자 영역 내부 컴포넌트의 에칭 정밀도로 하여금 향상되도록 한다. 리소그래피 공정에 있어서, 두 개의 인접한 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22) 사이에 가상 패턴(24)을 충진하는 것을 통해, 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22) 중 적어도 하나의 내부의 컴포넌트가 리소그래프 시의 회절을 보다 잘 형성하도록 도움으로써, 에칭 정도를 향상시킨다. 그러나, 상기 간격 영역(23)의 너비(D)가 너무 좁으면, 리소그래피 회절의 한정으로 인해, 가상 패턴(24)을 충진할 수 없음으로써, 향후 리소그래피 공정의 실시에 영향을 미친다. 본 구체적인 실시형태는 상기 판도에서 인접한 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22) 사이의 상기 간격 영역(23)의 너비(D)에 대해 자동 검출을 수행할 수 있고, 검출 결과에 따라 판도에서 라벨링을 수행함으로써, 판도 엔지니어로 하여금 상기 판도에서 설계가 불합리한 영역을 빠르고 정확하게 포지셔닝하도록 하여, 판도에 대해 적시에 조정을 수행하여, 판도 개발 주기를 향상시킨다. 본 분야의 기술자는 실제 필요에 따라 라벨링의 구체적인 방식을 설정할 수 있고, 본 구체적인 실시 방식은 도 2b에 도시된 점선 프레임의 방식을 이용하여 설계가 불합리한 제1 소자 영역(21) 및 제2 소자 영역에 대해 동시에 라벨링(22)을 수행한다. 본 분야의 기술자는 또한 다른 패턴, 색상 또는 텍스트 방식을 사용하여 라벨링을 수행할 수 있다.

선택적으로, 상기 제1 소자 영역(21)은 제1 활성화 영역(211), 상기 제1 활성화 영역(211) 내에 위치한 제1 게이트 패턴(212) 및 상기 제2 소자 영역(22)을 향하는 상기 제1 소자 영역(21)의 일측에 위치하는 제1 보조 패턴(213)을 포함하고, 상기 제2 소자 영역(22)은 제2 활성화 영역(221), 상기 제2 활성화 영역(221) 내에 위치한 제2 게이트 패턴(222) 및 상기 제1 소자 영역(21)을 향하는 상기 제2 소자 영역(22)의 일측에 위치하는 제2 보조 패턴(223)을 포함하며; 상기 간격 영역(23)의 너비(D)가 기설정된 너비보다 작은지 여부를 검출하는 구체적인 단계는 아래와 같은 단계를 포함한다.

상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 측정하고; 또는,

상기 제1 활성화 영역(211)과 상기 제2 활성화 영역(221) 사이의 거리를 측정하며, 상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 계산한다.

구체적으로, 상기 제1 소자 영역(21)에는 제1 활성화 영역(211)이 구비되고, 상기 제1 활성화 영역(211)의 X축 방향을 따른 두 개의 외부 측면에는 각각 하나의 상기 제1 보조 패턴(213)이 구비된다. 상기 제1 게이트 패턴(212) 및 상기 제1 보조 패턴(213)은 모두 X축 방향과 수직된 Y축 방향으로 연장되고, 상기 제1 게이트 패턴(212)과 상기 제1 보조 패턴(213)은 X축 방향으로 배열된다. 상기 제1 게이트 패턴(212)은 상기 제1 보조 패턴(213)의 형태(선폭 및 Y축 방향을 따른 길이를 포함함)와 동일할 수 있다. 상기 제1 보조 패턴(213)은 리소그래피에 의한 제1 게이트 패턴 제조 과정에서 보다 나은 회절을 형성하는 것을 돕기 위한 것으로서, 형성되어야 하는 제1 게이트 패턴의 선폭(즉 상기 제1 게이트 패턴이 X축 방향을 따른 너비)을 효과적으로 제어한다. 상기 제2 소자 영역(22)에는 제2 활성화 영역(221)이 구비되고, 상기 제2 활성화 영역(221)의 X축 방향을 따른 두 개의 외부 측면에는 각각 하나의 상기 제2 보조 패턴(223)이 구비된다. 상기 제2 게이트 패턴(222) 및 상기 제2 보조 패턴(223)은 모두 X축 방향과 수직된 Y축 방향으로 연장되고, 상기 제2 게이트 패턴(222)과 상기 제2 보조 패턴(223)은 X축 방향으로 배열될 수 있다. 상기 제2 게이트 패턴(222)과 상기 제2 보조 패턴(223)의 형태(X축 방향을 따른 선폭 및 Y축 방향을 따른 길이)는 동일하다. 상기 제2 보조 패턴(223)은 리소그래피에 의한 제2 게이트 패턴 제조 과정에서 보다 나은 회절을 형성하는 것을 돕기 위한 것으로서, 형성되어야 하는 제2 게이트 패턴의 선폭(즉 상기 제2 게이트 패턴이 X축 방향을 따른 너비)을 효과적으로 제어한다.

판도 설계 과정에 있어서, 일반적으로 상기 제1 보조 패턴(213)과 상기 제1 게이트 패턴(212)은 동시에 설계되고, 상기 제1 보조 패턴(213)과 상기 제1 게이트 패턴(212) 사이의 거리는 결정된 것이며, 따라서, 본 구체적인 실시형태에서는 상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 직접 측정할 수 있고; 상기 제1 활성화 영역(211)과 상기 제2 활성화 영역(221) 사이의 거리를 측정하고, 계산을 통해 상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 간접적으로 얻을 수도 있다.

선택적으로, 상기 기설정된 너비는 제1 서브 기설정된 너비 및 제2 서브 기설정된 너비를 포함하고;

상기 제1 서브 기설정된 너비는 상기 요구에 만족되기 위해 충진해야 하는 상기 가상 패턴(24)과 상기 제1 보조 패턴(213) 사이의 최소 너비이고, 상기 제2 서브 기설정된 너비는 상기 요구에 만족되기 위해 충진해야 하는 상기 가상 패턴(24)과 상기 제2 보조 패턴(223) 사이의 최소 너비이며;

상기 요구에 만족되도록 충진된 상기 가상 패턴(24)과 상기 제1 보조 패턴(213) 사이의 최소 너비는 상기 제1 보조 패턴(213)과 상기 제1 게이트 패턴(212) 사이의 거리와 동일하고, 상기 요구에 만족되도록 충진된 상기 가상 패턴(24)과 상기 제2 보조 패턴(223) 사이의 최소 너비는 상기 제2 보조 패턴(223)과 상기 제2 게이트 패턴(222) 사이의 거리와 동일하다.

구체적으로, 상기 제1 서브 기설정된 너비는 동시에 상기 제1 보조 패턴(213) 및 상기 가상 패턴(24)의 에칭 정밀도 요구에 만족되는 최소 너비를 의미하고, 상기 제2 서브 기설정된 너비는 동시에 상기 제2 보조 패턴(223) 및 상기 가상 패턴의 에칭 정밀도 요구에 만족되는 최소 너비를 의미한다. 상기 제1 서브 기설정된 너비 및 상기 제2 서브 기설정된 너비의 구체적인 값은, 실제 사용되는 에칭 도구가 달성할 수 있는 에칭 정밀도에 따라 결정될 수 있다. 상기 제1 서브 기설정된 너비 및 상기 제2 서브 기설정된 너비의 범위를 한정하는 것을 통해, 충진된 상기 가상 패턴(24)이 동시에 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22)의 에칭 요구를 만족시킬 수 있도록 보장할 수 있다.

선택적으로, 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23) 중 적어도 하나에 대해 라벨링을 수행한 후 아래와 같은 단계를 더 포함한다.

상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22) 중 적어도 하나의 위치를 조정하여, 상기 간격 영역(23)의 너비(D)로 하여금 상기 기설정된 너비로 증가되도록 한다.

구체적으로, 판도에서 설계가 불합리한 위치를 포지셔닝한 후, X축에 따라, 상기 제2 소자 영역(22)으로부터 멀어지는 방향으로 상기 제1 소자 영역(21)을 평행 이동시키거나; X축에 따라, 상기 제1 소자 영역(21)으로부터 멀어지는 방향으로 상기 제2 소자 영역(22)을 평행 이동시키거나; X축에 따라, 서로 멀어지는 방향으로 동시에 상기 제1 소자 영역(21) 및 제2 소자 영역(22)(도 2c에 도시된 바와 같음)을 이동시킬 수 있는데, 이 세가지 방식 중의 어느 하나의 상기 간격 영역(23)의 너비를 조정시키는 방식은, 상기 간격 영역(23)으로 하여금 하나의 상기 가상 패턴(24)을 적어도 충진할 수 있도록 한다.

선택적으로, 상기 집적 회로의 배치 방법은 또한 아래와 같은 단계를 더 포함한다.

상기 간격 영역(23)의 너비(D)가 기설정된 너비보다 작은지 여부를 판단하고, 상기 간격 영역(23)의 너비(D)가 기설정된 너비보다 작지 않으면, 상기 간격 영역(23)에 적어도 하나의 상기 가상 패턴(24)을 충진한다.

구체적으로, 상기 간격 영역(23)의 너비가 상기 기설정된 너비보다 큰 것으로 검출될 경우, 상기 간격 영역(23) 내에 적어도 하나의 가상 패턴(24)을 충진한다. 도 2d에서는 상기 간격 영역(23)의 너비(D)를 상기 기설정된 너비로 증가시킨 후, 상기 간격 영역(23) 내에 두 개의 상기 가상 패턴(24)을 충진할 수 있는 것을 예로 들어 설명한다. 충진된 상기 가상 패턴(24)의 구체적인 개수 및 형태, 충진된 상기 가상 패턴(24)이 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22)과의 각각의 거리 및 복수 개의 상기 가상 패턴(24)을 충진할 경우, 인접한 상기 가상 패턴(24) 사이의 거리는, 본 분야의 기술자가 실제 필요에 따라 설정할 수 있고, 예를 들어 상기 제1 게이트 패턴(212)의 선폭, 상기 제2 게이트 패턴(222)의 선폭 등에 따라 설정할 수 있다.

선택적으로, 상기 간격 영역(23)에 적어도 하나의 가상 패턴(24)을 충진하는 구체적인 단계는 아래와 같은 단계를 포함한다.

상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)과 동일한 경우, 상기 간격 영역(23)에 적어도 하나의 상기 가상 패턴(24)을 충진하고, 상기 가상 패턴(24)의 선폭은 상기 제1 게이트 패턴(212)의 선폭 또는 상기 제2 게이트 패턴(222)의 선폭과 동일하다.

예를 들어, 도 3a에 도시된 바와 같이, 상기 제1 게이트 패턴(212)의 선폭(W1)과 상기 제2 게이트 패턴(222)의 선폭(W2)은 동일하고(즉 상기 제1 보조 패턴(213)의 형태와 상기 제2 보조 패턴(223)의 형태는 동일함), 모두 기설정된 크기보다 작으며, 상기 간격 영역(23)의 너비(D)가 상기 기설정된 너비보다 크거나 동일한 경우, 상기 간격 영역(23)에 하나 또는 복수 개의 상기 가상 패턴(24)을 충진할 수 있고, 도 3b는 하나의 상기 가상 패턴(24)을 충진하는 것을 예로 들어 설명한다. 이때, 충진된 상기 가상 패턴(24)의 형태, 크기는 모두 상기 제1 게이트 패턴(212) 또는 제2 게이트 패턴(222)과 동일하다. 충진된 상기 가상 패턴(24)과 상기 제1 보조 패턴(213), 상기 제2 보조 패턴(223)의 거리는 동일하다. 본 구체적인 실시형태에서 전술한 기설정된 크기는 10nm이고, 예를 들어 상기 제1 게이트 패턴(212)의 선폭(W1)과 상기 제2 게이트 패턴(222)의 선폭(W2)은 모두 5nm, 6nm 또는7nm일 수 있다.

선택적으로, 상기 간격 영역(23)에 적어도 하나의 상기 가상 패턴(24)을 충진하는 구체적인 단계는 아래와 같은 단계를 포함한다.

상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하지 않으면, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구를 만족하면, 상기 간격 영역(23)에 동시에 상기 제1 가상 패턴(241) 및 상기 제2 가상 패턴(242)을 충진하고, 상기 제1 가상 패턴(241)은 상기 제1 게이트 패턴(212)의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴(242)은 상기 제2 게이트 패턴(222)의 선폭과 동일한 패턴이다.

상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되는지 여부는 구체적으로, 상기 간격 영역(23)에 충진된 상기 제1 가상 패턴(241)과 상기 제1 보조 패턴(213) 사이의 거리가 상기 제1 서브 기설정된 너비보다 크거나 동일한지 여부, 상기 간격 영역(23)에 충진된 상기 제2 가상 패턴(242)과 상기 제2 보조 패턴(223) 사이의 거리가 상기 제2 서브 기설정된 너비보다 크거나 같은지 여부를 포함한다.

예를 들어, 도 3c에 도시된 바와 같이, 상기 제1 게이트 패턴(212)의 선폭(W1)과 상기 제2 게이트 패턴(222)의 선폭(W2)은 모두 상기 기설정된 크기보다 작고, 상기 제1 게이트 패턴(212)의 선폭(W1)은 상기 제2 게이트 패턴(222)의 선폭(W2)(즉 상기 제1 보조 패턴(213)의 선폭이 상기 제2 보조 패턴(223)의 선폭보다 작음)보다 작으며, 상기 간격 영역(23)의 너비가 동시에 상기 제1 가상 패턴(241) 및 상기 제2 가상 패턴(242)을 충진하는 요구를 만족시키면, 상기 간격 영역(23)에 동시에 두 개의 상기 제1 가상 패턴(241) 및 두 개의 상기 제2 가상 패턴(242)을 충진할 수 있으며, 도 3d에 도시된 바와 같다. 상기 제1 가상 패턴(241)은 상기 간격 영역(23)이 상기 제1 보조 패턴(213)에 가까운 일측에 위치하고, 상기 제1 가상 패턴(241)의 선폭과 상기 제1 게이트 패턴(212)의 선폭은 동일하고; 상기 제2 가상 패턴(242)은 상기 간격 영역(23)이 상기 제2 보조 패턴(223)에 가까운 일측에 위치하며, 상기 제2 가상 패턴(242)의 선폭과 상기 제2 게이트 패턴(222)의 선폭은 동일하다. 본 구체적인 실시형태가 상기 간격 영역(23)에 두 개의 상기 제1 가상 패턴(241)을 충진하는 목적은, 상기 제1 게이트 패턴(212)의 일측에 적어도 세 개의 동일한 형태의 패턴(제1 보조 패턴(213) 및 제1 가상 패턴(241))을 설정하여 상기 제1 게이트 패턴(212)이 리소그래피 시의 회절 효과를 보다 개선시킬 수 있기 때문이다. 상기 간격 영역(23)에 두 개의 상기 제2 가상 패턴(242)을 충진하는 목적은, 상기 제2 게이트 패턴(222)의 일측에 적어도 세 개의 동일한 형태의 패턴(제2 보조 패턴(223) 및 제3 가상 패턴(242))을 설정하여 상기 제2 게이트 패턴(222)이 리소그래피 시의 회절 효과를 보다 개선시킬 수 있기 때문이다.

에칭 회절 효과를 추가로 향상시키기 위해, 충진된 상기 제1 가상 패턴(241)의 길이(도 3c에서 Y축 방향에서의 길이)와 상기 제1 보조 패턴(213)의 길이(도 3c에서 Y축 방향에서의 길이)는 동일하고; 충진된 상기 제2 가상 패턴(242)의 길이(도 3c에서 Y축 방향에서의 길이)와 상기 제2 보조 패턴(223)의 길이(도 3c에서 Y축 방향에서의 길이)는 동일하다.

본 구체적인 실시형태에 있어서, 선택적으로, 상기 간격 영역(23)에 충진된 인접한 상기 제1 가상 패턴(241) 및 상기 제2 가상 패턴(242) 사이의 거리는 제1 임계값보다 크거나 같다. 상기 제1 임계값의 구체적인 값은 공정의 제조 능력 및 제조 실제 상황에 따라 설정될 수 있고, 예를 들어 리소그래피 정밀도 요구 등에 따라 설정될 수 있다. 다른 구체적인 실시형태에 있어서, 또한 아래와 같은 단계를 더 포함한다.

충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 가상 패턴(242) 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 가상 패턴(242) 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴(241)으로 하여금 상기 제2 가상 패턴(242)에 연결되도록 한다.

상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하지 않으면, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되지 않으면, 다시 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하면, 상기 간격 영역(23)에 상기 제1 가상 패턴(241)만을 충진하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하지 않으면, 상기 간격 영역(23)에 상기 제2 가상 패턴(242)만을 충진하며, 상기 제1 가상 패턴(241)은 상기 제1 게이트 패턴(212)의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴(242)은 상기 제2 게이트 패턴(222)의 선폭과 동일한 패턴이다.

선택적으로, 상기 제1 가상 패턴(241)의 길이는 상기 제1 보조 패턴(213)의 길이와 동일하고, 상기 제2 가상 패턴(242)의 길이는 상기 제2 보조 패턴(223)의 길이와 동일하다.

선택적으로, 상기 집적 회로의 배치 방법은 아래와 같은 단계를 더 포함한다.

충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(223) 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 가상 패턴(223) 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴(241)이 상기 제2 보조 패턴(223)에 연결되도록 한다.

예를 들어, 도 3e에 도시된 바와 같이, 상기 제1 게이트 패턴(212)의 선폭(W1)은 상기 기설정된 크기보다 작고, 상기 제2 게이트 패턴(222)의 선폭(W2)은 상기 기설정된 크기보다 크며, 즉 상기 제1 게이트 패턴(212)의 선폭(W1)과 상기 제2 게이트 패턴(222)의 선폭(W2)은 동일하지 않다. 상기 간격 영역(23)의 너비(D)가 두 개의 가상 패턴을 충진할 수 없고, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)보다 작을 경우, 상기 제1 게이트 패턴(212) 또는 상기 제1 보조 패턴(213)의 선폭과 동일한 하나의 상기 제1 가상 패턴(241)만을 상기 간격 영역에 충진할 수 있으며, 도 3f에 도시된 바와 같다. 이는, 선폭이 클수록, 리소그래피 과정에서 회절 효과의 영향을 적게 받기 때문이다. 상기 제1 가상 패턴(241)의 선폭이 비교적 작기 때문에, 상기 제2 게이트 패턴(222)에 대한 리소그래피 영향도 비교적 작다. 그렇지 않을 경우, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)보다 크면, 상기 간격 영역(23)에 상기 제2 가상 패턴(242)만을 충진할 수 있다.

상기 제1 임계값의 구체적인 값은 공정의 제조 능력 및 제조 실제 상황에 따라 설정될 수 있고, 예를 들어 리소그래피 정밀도 요구 등에 따라 설정될 수 있다. 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(223) 사이의 거리가 상기 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴(241)으로 하여금 상기 제2 보조 패턴(223)에 직접 접촉 연결되도록 할 수 있고; 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(223) 사이의 거리가 상기 제1 임계값보다 크면, 충진된 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(223)이 서로 이격하도록 할 수 있다.

상기 제1 소자 영역(21) 외곽에 인접한 전도 플러그(25)가 존재하는지 여부를 판단하고, 상기 제1 소자 영역(21) 외곽에 인접한 전도 플러그(25)가 존재하면, 상기 제1 소자 영역(21)과 상기 전도 플러그(25) 사이에 플러그 가상 패턴(244)을 충진하고, 상기 플러그 가상 패턴(244)의 선폭과 상기 제1 게이트 패턴(212)의 선폭은 동일하다.

예를 들어, 도 3g에 도시된 바와 같이, 상기 제1 소자 영역(21)의 외곽에 인접한 상기 전도 플러그(25)가 존재하는 것이 검출되면, 또한 상기 제1 소자 영역(21)과 상기 전도 플러그(25) 사이에 적어도 두 개의 상기 플러그 가상 패턴(244)을 충진할 수 있고, 도 3h에 도시된 바와 같이, 상기 제1 게이트 패턴이 상기 전도 플러그(25)로 향하는 일측이 적어도 세 개의 형태가 동일한 패턴(제1 보조 패턴 및 충진된 가상 패턴을 포함함)을 구비하는 요구를 만족하도록 함으로써, 리소그래피 효과를 개선시킨다. 상기 플러그 가상 패턴(244)의 선폭과 상기 제1 게이트 패턴(212)의 선폭은 동일하고, 상기 가상 패턴(24)의 길이는 상기 제1 보조 패턴(213)의 길이와 동일하다.

선택적으로, 상기 판도에서 전도 플러그(25) 및 상기 제1 소자 영역(21)과 인접한 제3 소자 영역(26)을 더 포함하고, 상기 제3 소자 영역(26)은 제3 활성화 영역, 상기 제3 활성화 영역 내에 위치한 제3 게이트 패턴(261) 및 상기 제3 활성화 영역의 외측에 위치한 제3 보조 패턴(262)을 포함하며; 상기 집적 회로의 배치 방법은 아래와 같은 단계를 더 포함한다.

상기 제1 소자 영역(21), 상기 제3 소자 영역(26)과 상기 전도 플러그(25)가 공동으로 둘러싸여 공백 영역(28)을 형성하는지 여부를 판단하고, 상기 제1 소자 영역(21), 상기 제3 소자 영역(26)과 상기 전도 플러그(25)가 공동으로 둘러싸여 공백 영역(28)을 형성하면, 상기 공백 영역(28)에 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(26)과 모두 매칭되는 제3 가상 패턴(243)을 충진하고, 상기 공백 영역(28)은 게이트 패턴을 설정하지 않은 영역을 의미한다.

본 구체적인 실시형태에서 전술한 공백 영역(28)은 게이트 패턴을 설정하지 않은 영역을 의미한다. 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(28)과 모두 매칭되는 제3 가상 패턴(243)은, 상기 제3 가상 패턴(243)의 형태가 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(28)에서 컴포넌트의 연장 방향, 연장 길이, 선폭, 인접한 컴포넌트 사이의 간격 거리 중의 하나 또는 여러 개와 매칭되어, 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(28)에서 패턴의 리소그래피 품질을 개선시키는 것을 의미한다.

선택적으로, 상기 제1 게이트 패턴(212) 및 상기 제3 게이트 패턴(261)은 모두 제1 방향으로 연장되고, 상기 제1 게이트 패턴(212)과 상기 제3 게이트 패턴(261)은 제2 방향으로 간격을 두어 배열되며, 상기 제1 방향은 상기 제2 방향과 수직되고, 상기 제1 게이트 패턴(212)이 상기 제1 방향에서의 길이 또는 위치는 상기 제3 게이트 패턴(261)을 초과하고; 상기 공백 영역(28)에 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(26)과 모두 매칭되는 상기 제3 가상 패턴(243)을 충진하는 구체적인 단계는 아래와 같은 단계를 포함한다.

상기 공백 영역(28)에 상기 제1 방향으로 연장되는 상기 제3 가상 패턴(243)을 충진하고, 상기 제3 가상 패턴(243)의 위치는 상기 제1 방향에서 상기 제3 게이트 패턴(261) 또는 상기 제3 보조 패턴(262)과 정렬되고, 상기 제2 방향에서 상기 제1 게이트 패턴(212) 또는 상기 제1 보조 패턴(213)과 정렬된다.

예를 들어, 상기 제1 방향은 Y축 방향이고, 상기 제2 방향은 X축 방향이다. 도 3i에 도시된 바와 같이, 상기 제1 소자 영역(21), 상기 제3 소자 영역(26)과 상기 전도 플러그(25)이 공동으로 둘러싸여 공백 영역(28)을 형성하는지 여부를 검출할 경우, 상기 공백 영역(28)에 Y축 방향으로 연장되고, X축 방향으로 배열된 복수 개의 상기 제3 가상 패턴(243)을 충진하며, 상기 전도 플러그(25)의 일측에 가까워지는 각 상기 가상 패턴의 에지는 상기 제1 게이트 패턴(212)과 정렬된다. Y축 방향에서, 복수 개의 상기 제3 가상 패턴(243)과 상기 제3 소자 영역(26)에서의 복수 개의 상기 제3 게이트 패턴(261) 및 상기 제3 활성화 영역 외부에 위치한 제3 보조 패턴(262)은 일대일로 정렬된다.

선택적으로, 복수 개의 상기 제3 가상 패턴(243)은 상기 공백 영역(28)을 충만하고;

상기 제2 방향에서, 인접한 상기 제3 가상 패턴(243) 사이의 거리와 상기 제3 게이트 패턴(261) 및 상기 제3 보조 패턴(262) 사이의 거리는 동일하다.

구체적으로, 향후 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(26)에 대한 에칭 효과를 추가로 향상시키기 위해, 복수 개의 상기 제3 가상 패턴(243)을 사용하여 상기 공백 영역(28)을 충만할 수 있다. 예를 들어, 상기 공백 영역(28)이 상기 제3 소자 영역(26), 상기 제1 소자 영역(21) 및 상기 전도 플러그(25)로만 둘러싸여 형성될 경우, 상기 공백 영역(28)에 충진된 상기 제3 가상 패턴(243)의 개수와 상기 제3 소자 영역(26)에서 상기 제3 게이트 패턴(261) 및 상기 제3 보조 패턴(262)의 개수의 합은 동일하고, 인접한 상기 제3 가상 패턴(243) 사이의 거리와 상기 제3 게이트 패턴(261)과 상기 제3 보조 패턴(262) 사이의 거리는 동일하다.

상기 공백 영역(28)에 다른 소자 패턴이 존재하는지 여부를 판단하고, 상기 공백 영역(28)에 다른 소자 패턴이 존재하면, 상기 제3 가상 패턴(243)과 상기 다른 소자 패턴 사이의 최소 거리가 제2 임계값보다 크거나 같도록 제어한다.

예를 들어, 상기 제3 소자 영역(26)에 금속 연결 구조(263)가 구비되고, 상기 금속 연결 구조(263)가 상기 공백 영역(28)까지 연장될 경우, 상기 제3 가상 패턴(243)은 상기 금속 연결 구조(263)를 피하도록 설치되고, 도 3j에 도시된 바와 같다. 상기 판도에는 제4 소자 영역(27)이 더 포함되고, 상기 제1 소자 영역(21), 상기 제3 소자 영역(26), 상기 제4 소자 영역(27)과 상기 전도 플러그(25)가 공동으로 둘러싸여 공백 영역을 형성할 경우, 충진된 제3 가상 패턴은 또한 상기 제4 소자 영역에서의 제4 게이트 패턴 및 제4 보조 패턴과 정렬되어야 한다. 상기 제2 임계값의 구체적인 값은 공정의 제조 능력 및 제조 실제 상황에 따라 설정될 수 있고, 예를 들어 리소그래피 정밀도 요구 등에 따라 설정될 수 있다. 상기 제1 임계값과 상기 제2 임계값은 동일할 수 있고, 상이할 수도 있으며, 본 분야의 기술자는 실제 제조 요구에 따라 설정할 수 있다.

본 구체적인 실시형태는 상기 간격 영역의 너비가 상기 기설정된 너비보다 작을 경우, 상기 간격 영역의 너비를 상기 기설정된 너비로 증가하는 것을 예로 들어 설명한다. 다른 구체적인 실시형태에 있어서, 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23) 중 적어도 하나에 대해 라벨링을 수행한 후, 아래와 같은 단계를 더 포함한다.

상기 간격 영역(23)의 너비가 상기 제1 서브 기설정된 너비보다 작은지 여부를 판단하고, 상기 간격 영역(23)의 너비가 상기 제1 서브 기설정된 너비보다 작지 않은 경우, 상기 간격 영역(23)에 상기 제1 가상 패턴(241)을 충진하고, 상기 제1 가상 패턴(241)의 선폭과 상기 제1 게이트 패턴(212)의 선폭은 동일하다.

다른 구체적인 실시형태에 있어서, 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23) 중 적어도 하나에 대해 라벨링을 수행하고, 상기 간격 영역의 너비가 상기 제1 서브 기설정된 너비보다 큰지 여부를 결정한 후, 아래와 같은 단계를 더 포함한다.

상기 간격 영역(23)에 충진된 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(213) 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 가상 패턴(223) 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴(241)이 상기 제2 보조 패턴(223)에 연결되도록 한다.

구체적으로, 다른 구체적인 실시형태에 있어서, 상기 간격 영역(23)의 너비가 기설정된 너비보다 작은 것이 결정된 후, 또한 추가로 상기 간격 영역(23)의 너비가 상기 제1 서브 기설정된 너비보다 작은지 여부를 판단할 수 있고, 또한 추가로 상기 간격 영역(23)의 너비가 상기 제1 서브 기설정된 너비보다 작지 않은 경우, 상기 간격 영역(23)에 상기 제1 가상 패턴(241)을 충진할 수 있고, 상기 제1 가상 패턴(241)은 상기 제1 게이트 패턴(212)의 선폭과 동일한 패턴이다. 또는, 상기 간격 영역(23)의 너비가 기설정된 너비보다 작은 것이 결정된 후, 또한 추가로 상기 간격 영역(23)의 너비가 상기 제2 서브 기설정된 너비보다 작은지 여부를 판단할 수 있고, 상기 간격 영역(23)의 너비가 상기 제2 서브 기설정된 너비보다 작지 않은 경우, 상기 간격 영역(23)에 상기 제2 가상 패턴(242)을 충진할 수 있고, 상기 제2 가상 패턴(242)은 상기 제2 게이트 패턴(222)의 선폭과 동일한 패턴이다. 즉 상기 제1 서브 기설정된 너비 및 상기 제2 서브 기설정된 너비의 상대적인 크기에 따라 대응되는 판단 방식을 선택할 수 있다.

예를 들어, 상기 간격 영역(23)의 너비가 상기 기설정된 너비보다 작고, 상기 제1 서브 기설정된 너비보다 큰 것으로 결정한 후, 상기 간격 영역(23)에 충진된 상기 제1 가상 패턴(241)과 상기 제2 보조 패턴(213) 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 이후의 상기 제1 가상 패턴(241)과 상기 제2 가상 패턴(223) 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴(241)이 상기 제2 보조 패턴(223)에 연결되도록 한다.

또한, 본 구체적인 실시형태는 집적 회로의 배치 장치를 더 제공하고, 도 4는 본 출원의 구체적인 실시형태에서 집적 회로의 배치 장치의 구조 블록도이다. 본 구체적인 실시형태에서 제공한 상기 집적 회로의 배치 장치는 도 1, 도 2a 내지 도 2d 및 도 3a 내지 3j에 도시된 집적 회로의 배치 방법을 사용하여 판도를 배치할 수 있다. 도 1, 도 2a 내지 도 2d, 도 3a 내지 도 3j 및 도 4에 도시된 바와 같이, 본 구체적인 실시형태에서 제공한 집적 회로의 배치 장치이고, 상기 장치는,

판도를 저장하되, 상기 판도는 제1 소자 영역(21) 및 제2 소자 영역(22)을 포함하고, 상기 제1 소자 영역(21)과 상기 제2 소자 영역(22) 사이에는 간격 영역(23)이 구비되도록 구성된 저장 모듈(40); 및

상기 저장 모듈(40)에 연결되고, 상기 간격 영역(23)의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역(23)의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23)에서의 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역(23)에 적어도 하나의 가상 패턴(24)을 충진하는 것이도록 구성된 검출 모듈(41)을 포함한다.

선택적으로, 상기 제1 소자 영역(21)은 제1 활성화 영역(211), 상기 제1 활성화 영역(211) 내에 위치한 제1 게이트 패턴(212) 및 상기 제2 소자 영역(22)을 향하는 상기 제1 활성화 영역(211)의 일측에 위치하는 제1 보조 패턴(213)을 포함하고, 상기 제2 소자 영역(22)은 제2 활성화 영역(221), 상기 제2 활성화 영역(221) 내에 위치한 제2 게이트 패턴(222) 및 상기 제1 소자 영역(21)을 향하는 상기 제2 활성화 영역(221)의 일측에 위치하는 제2 보조 패턴(223)을 포함하며;

상기 검출 모듈(41)은 상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 측정하기 위한 것이고; 또는,

상기 검출 모듈(41)은 상기 제1 활성화 영역(211)과 상기 제2 활성화 영역(221) 사이의 거리를 측정하며, 상기 제1 보조 패턴(213)과 상기 제2 보조 패턴(223) 사이의 거리를 계산하기 위한 것이다.

선택적으로, 상기 집적 회로의 배치 장치는,

상기 검출 모듈(40)에 연결되고, 상기 검출 모듈(41)이 상기 간격 영역(23)의 너비가 상기 기설정된 너비보다 큰 것으로 검출할 경우, 상기 간격 영역(23)에 적어도 하나의 상기 가상 패턴(24)을 충진하기 위한 충진 모듈(42)을 더 포함한다.

선택적으로, 상기 충진 모듈(42)은 또한, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)이 동일한 경우, 상기 간격 영역(23)에 적어도 하나의 상기 가상 패턴(24)을 충진하기 위한 것이고, 상기 가상 패턴(24)의 선폭은 상기 제1 게이트 패턴(212)의 선폭 또는 상기 제2 게이트 패턴(222)의 선폭과 동일하다.

선택적으로, 상기 충진 모듈(42)은 또한 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭(W1)이 상기 제2 게이트 패턴(222)의 선폭(W2)과 동일하지 않으면, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구를 만족하면, 상기 간격 영역(23)에 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하기 위한 것이고, 상기 제1 가상 패턴(241)은 상기 제1 게이트 패턴(212)의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴(242)은 상기 제2 게이트 패턴(222)의 선폭과 동일한 패턴이다.

선택적으로, 상기 충진 모듈(42)은 또한, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하지 않으면, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역(23)의 너비가 동시에 제1 가상 패턴(241) 및 제2 가상 패턴(242)을 충진하는 요구에 만족되지 않으면, 다시 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하면, 상기 간격 영역(23)에 상기 제1 가상 패턴(241)만을 충진하고, 상기 제1 게이트 패턴(212)의 선폭이 상기 제2 게이트 패턴(222)의 선폭과 동일하지 않으면, 상기 간격 영역(23)에 상기 제2 가상 패턴(242)만을 충진하기 위한 것이며, 상기 제1 가상 패턴(241)은 상기 제1 게이트 패턴(212)의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴(242)은 상기 제2 게이트 패턴(222)의 선폭과 동일한 패턴이다.

선택적으로, 상기 충진 모듈(42)은 또한, 상기 제1 소자 영역(21) 외곽에 인접한 전도 플러그(25)가 존재하는지 여부를 판단하고, 상기 제1 소자 영역(21) 외곽에 인접한 전도 플러그(25)가 존재하면, 상기 제1 소자 영역(21)과 상기 전도 플러그(25) 사이에 플러그 가상 패턴(244)을 충진하기 위한 것이고, 상기 플러그 가상 패턴(244)의 선폭과 상기 제1 게이트 패턴(212)의 선폭은 동일하다.

선택적으로, 상기 판도에서 전도 플러그(25) 및 상기 제1 소자 영역(21)과 인접한 제3 소자 영역(26)을 더 포함하고, 상기 제3 소자 영역은 제3 활성화 영역, 상기 제3 활성화 영역 내에 위치한 제3 게이트 패턴(261), 상기 제3 활성화 영역의 외측에 위치한 제3 보조 패턴(262)을 포함하며;

상기 충진 모듈(42)은 또한, 상기 제1 소자 영역(21), 상기 제3 소자 영역(26)과 상기 전도 플러그(25)가 공동으로 둘러싸여 공백 영역(28)을 형성하는지 여부를 판단하고, 상기 제1 소자 영역(21), 상기 제3 소자 영역(26)과 상기 전도 플러그(25)가 공동으로 둘러싸여 공백 영역(28)을 형성하면, 상기 공백 영역(28)에 상기 제1 소자 영역(21) 및 상기 제3 소자 영역(26)과 모두 매칭되는 가상 패턴(24)을 충진하기 위한 것이고, 상기 공백 영역(28)은 게이트 패턴을 설정하지 않은 영역을 의미한다.

선택적으로, 상기 검출 모듈(41)은 또한 상기 제1 소자 영역(21), 상기 제2 소자 영역(22) 및 상기 간격 영역(23) 중 적어도 하나에 대해 라벨링을 수행한 후, 상기 제1 소자 영역(21) 및 상기 제2 소자 영역(22) 중 적어도 하나의 위치를 조정하여, 상기 간격 영역(23)의 너비로 하여금 상기 기설정된 너비로 증가되도록 하기 위한 것이다.

본 구체적인 실시형태에서 제공한 집적 회로의 배치 방법 및 배치 장치는, 판도에서 두 개의 인접한 소자 영역 사이의 간격 영역의 너비를 자동으로 검출하고, 가상 패턴 충진 요구에 만족되지 않는 소자 영역 및 간격 영역 중 적어도 하나에 대해 라벨링을 수행함으로써, 판도에서 배치 위치가 좋지 않은 소자 영역을 빠르고 정확하게 포지셔닝하여, 판도 배치에 대해 적시에 조정할 수 있음으로써, 인력 자원을 절약하고, 집적 회로 배치 효율을 향상시키고, 배치 정확성을 개선시키며, 리소그래피 품질의 개선, 집적 회로 개발 주기의 단축, 반도체 제품의 생산율의 향상 등을 위한 기반을 마련한다.

이상의 설명에서, 각 층의 구도, 에칭 등 기술적 세부 사항에 대해 상세한 설명을 하지 않았다. 그러나 본 분야의 기술자가 이해해야하는 것은, 기존 기술에서의 각 수단을 통해 필요되는 모양의 층, 영역 등을 형성할 수 있다. 또한, 동일한 구조를 형성하기 위해, 본 분야의 기술자는 또한 위에서 설명한 방법과 완전히 동일하지 않은 방법을 설계할 수 있다. 위에서 각 실시예를 별도로 설명했지만, 이러한 실시예의 유리한 특징을 결합하여 사용할 수 없다는 의미는 아니다.

이해해야 할 것은, 본 출원의 상기 구체적인 실시형태는 다만 본 출원의 원리를 예시적으로 설명 또는 해석하기 위한 것이며, 본 출원에 대해 한정하지 않는다. 따라서, 본 출원의 정신 및 범위를 벗어나지 않는 한, 이루어진 모든 수정, 동등한 교체, 개선 등은 모두 본 출원의 보호 범위 내에 포함되어야 한다. 또한, 본 출원에 첨부된 청구범위는 첨부된 청구범위의 범위 및 경계 또는 이러한 범위 및 경계에 속하는 동등한 형태 내의 모든 변경 및 수정 사례를 포괄하는 것을 목적으로 한다.

Claims

집적 회로의 배치 방법으로서,
판도를 제공하되, 상기 판도는 제1 소자 영역 및 제2 소자 영역을 포함하고, 상기 제1 소자 영역과 상기 제2 소자 영역 사이에는 간격 영역이 구비되는 단계; 및
상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 것인 단계를 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제1항에 있어서,
상기 제1 소자 영역은 제1 활성화 영역, 상기 제1 활성화 영역 내에 위치한 제1 게이트 패턴 및 상기 제2 소자 영역을 향하는 상기 제1 소자 영역의 일측에 위치하는 제1 보조 패턴을 포함하고, 상기 제2 소자 영역은 제2 활성화 영역, 상기 제2 활성화 영역 내에 위치한 제2 게이트 패턴 및 상기 제1 소자 영역을 향하는 상기 제2 소자 영역의 일측에 위치하는 제2 보조 패턴을 포함하며; 상기 간격 영역의 너비가 상기 기설정된 너비보다 작은지 여부를 검출하는 구체적인 단계는,
상기 제1 보조 패턴과 상기 제2 보조 패턴 사이의 거리를 측정하는 단계; 또는,
상기 제1 활성화 영역과 상기 제2 활성화 영역 사이의 거리를 측정하며, 상기 제1 보조 패턴과 상기 제2 보조 패턴 사이의 거리를 계산하는 단계를 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제2항에 있어서,
상기 기설정된 너비는 제1 서브 기설정된 너비 및 제2 서브 기설정된 너비를 포함하고;
상기 제1 서브 기설정된 너비는 상기 요구에 만족되도록 충진된 상기 가상 패턴과 상기 제1 보조 패턴 사이의 최소 너비이고, 상기 제2 서브 기설정된 너비는 상기 요구에 만족되도록 충진된 상기 가상 패턴과 상기 제2 보조 패턴 사이의 최소 너비이며;
상기 요구에 만족되도록 충진된 상기 가상 패턴과 상기 제1 보조 패턴 사이의 최소 너비는 상기 제1 보조 패턴과 상기 제1 게이트 패턴 사이의 거리와 동일하고, 상기 요구에 만족되도록 충진된 상기 가상 패턴과 상기 제2 보조 패턴 사이의 최소 너비는 상기 제2 보조 패턴과 상기 제2 게이트 패턴 사이의 거리와 동일한 것을 특징으로 하는 집적 회로의 배치 방법.
제2항에 있어서,
상기 집적 회로의 배치 방법은,
상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 판단하고, 상기 간격 영역의 너비가 기설정된 너비보다 작지 않으면, 상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제4항에 있어서,
상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하는 구체적인 단계는,
상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일한 경우, 상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하되, 상기 가상 패턴의 선폭은 상기 제1 게이트 패턴의 선폭 또는 상기 제2 게이트 패턴의 선폭과 동일한 단계를 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제4항에 있어서,
상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하는 구체적인 단계는,
상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일하지 않으면, 상기 간격 영역의 너비가 제1 가상 패턴 및 제2 가상 패턴을 동시에 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역의 너비가 제1 가상 패턴 및 제2 가상 패턴을 동시에 충진하는 요구를 만족하면, 상기 간격 영역에 상기 제1 가상 패턴 및 상기 제2 가상 패턴을 동시에 충진하되, 상기 제1 가상 패턴은 상기 제1 게이트 패턴의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴은 상기 제2 게이트 패턴의 선폭과 동일한 패턴인 단계를 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제4항에 있어서,
상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 구체적인 단계는,
상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일한지 여부를 판단하고, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일하지 않으면, 상기 간격 영역의 너비가 제1 가상 패턴 및 제2 가상 패턴을 동시에 충진하는 요구에 만족되는지 여부를 판단하고, 상기 간격 영역의 너비가 제1 가상 패턴 및 제2 가상 패턴을 동시에 충진하는 요구에 만족되지 않으면, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일한지 여부를 재차 판단하고, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일하면, 상기 간격 영역에 상기 제1 가상 패턴만 충진하고, 상기 제1 게이트 패턴의 선폭이 상기 제2 게이트 패턴의 선폭과 동일하지 않으면, 상기 간격 영역에 상기 제2 가상 패턴만 충진하되, 상기 제1 가상 패턴은 상기 제1 게이트 패턴의 선폭과 동일한 패턴이고, 상기 제2 가상 패턴은 상기 제2 게이트 패턴의 선폭과 동일한 패턴인 단계를 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제6항 또는 제7항에 있어서,
상기 제1 가상 패턴의 길이는 상기 제1 게이트 패턴의 길이 또는 상기 제1 보조 패턴의 길이와 동일하고, 상기 제2 가상 패턴의 길이는 상기 제2 게이트 패턴의 길이 또는 상기 제2 보조 패턴의 길이와 동일한 것을 특징으로 하는 집적 회로의 배치 방법.
제6항에 있어서,
상기 집적 회로의 배치 방법은,
충진된 이후의 상기 제1 가상 패턴과 상기 제2 가상 패턴 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 이후의 상기 제1 가상 패턴과 상기 제2 가상 패턴 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 제1 가상 패턴으로 하여금 상기 제2 가상 패턴에 연결되도록 하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제2항에 있어서,
상기 집적 회로의 배치 방법은,
상기 제1 소자 영역 외곽에 인접한 전도 플러그가 존재하는지 여부를 판단하고, 상기 제1 소자 영역 외곽에 인접한 전도 플러그가 존재하면, 상기 제1 소자 영역과 상기 전도 플러그 사이에 플러그 가상 패턴을 충진하되, 상기 플러그 가상 패턴의 선폭과 상기 제1 게이트 패턴의 선폭은 동일한 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제2항에 있어서,
상기 판도는 전도 플러그 및 상기 제1 소자 영역과 인접한 제3 소자 영역을 더 포함하고, 상기 제3 소자 영역은 제3 활성화 영역, 상기 제3 활성화 영역 내에 위치한 제3 게이트 패턴 및 상기 제3 활성화 영역의 외측에 위치한 제3 보조 패턴을 포함하며; 상기 집적 회로의 배치 방법은,
상기 제1 소자 영역, 상기 제3 소자 영역과 상기 전도 플러그가 공동으로 둘러싸여 공백 영역을 형성하는지 여부를 판단하고, 상기 제1 소자 영역, 상기 제3 소자 영역과 상기 전도 플러그가 공동으로 둘러싸여 공백 영역을 형성하면, 상기 공백 영역에 상기 제1 소자 영역 및 상기 제3 소자 영역과 모두 매칭되는 제3 가상 패턴을 충진하되, 상기 공백 영역은 게이트 패턴을 설치하지 않은 영역을 의미하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제11항에 있어서,
상기 제1 게이트 패턴 및 상기 제3 게이트 패턴은 모두 제1 방향으로 연장되고, 상기 제1 게이트 패턴과 상기 제3 게이트 패턴은 제2 방향으로 간격을 두고 배열되며, 상기 제1 방향은 상기 제2 방향과 수직되고, 상기 제1 게이트 패턴이 상기 제1 방향에서의 길이 또는 위치는 상기 제3 게이트 패턴을 초과하고; 상기 공백 영역에 상기 제1 소자 영역 및 상기 제3 소자 영역과 모두 매칭되는 상기 제3 가상 패턴을 충진하는 구체적인 단계는,
상기 공백 영역에 상기 제1 방향으로 연장되는 상기 제3 가상 패턴을 충진하고, 상기 제3 가상 패턴의 위치는 상기 제1 방향에서 상기 제3 게이트 패턴 또는 상기 제3 보조 패턴과 정렬되고, 상기 제2 방향에서 상기 제1 게이트 패턴 또는 상기 제1 보조 패턴과 정렬되는 것을 특징으로 하는 집적 회로의 배치 방법.
제12항에 있어서,
복수 개의 상기 제3 가상 패턴은 상기 공백 영역을 충만하고;
상기 제2 방향에서, 인접한 상기 제3 가상 패턴 사이의 거리와 상기 제3 게이트 패턴 및 상기 제3 보조 패턴 사이의 거리는 동일한 것을 특징으로 하는 집적 회로의 배치 방법.
제12항에 있어서,
상기 집적 회로의 배치 방법은,
상기 공백 영역에 다른 소자 패턴이 존재하는지 여부를 판단하고, 상기 공백 영역에 다른 소자 패턴이 존재하면, 상기 제3 가상 패턴과 상기 다른 소자 패턴 사이의 최소 거리가 제2 임계값보다 크거나 같도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제1항에 있어서,
상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행한 후, 상기 집적 회로의 배치 방법은,
상기 제1 소자 영역 및 상기 제2 소자 영역 중 적어도 하나의 위치를 조정하여, 상기 간격 영역의 너비로 하여금 상기 기설정된 너비로 증가되도록 하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제3항에 있어서,
상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행한 후, 상기 집적 회로의 배치 방법은,
상기 간격 영역의 너비가 상기 제1 서브 기설정된 너비보다 작은지 여부를 판단하고, 상기 간격 영역의 너비가 상기 제1 서브 기설정된 너비보다 작지 않은 경우, 상기 간격 영역에 상기 가상 패턴을 충진하되, 상기 가상 패턴의 선폭과 상기 제1 게이트 패턴의 선폭은 동일한 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
제16항에 있어서,
상기 간격 영역의 너비가 상기 제1 서브 기설정된 너비보다 큰 것으로 결정한 후, 상기 집적 회로의 배치 방법은,
상기 간격 영역에 충진된 상기 가상 패턴과 상기 제2 보조 패턴 사이의 거리가 제1 임계값보다 작은지 여부를 판단하고, 충진된 상기 가상 패턴과 상기 제2 가상 패턴 사이의 거리가 제1 임계값보다 작으면, 충진된 상기 가상 패턴이 상기 제2 보조 패턴에 연결되도록 하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로의 배치 방법.
집적 회로의 배치 장치로서,
판도를 저장하되, 상기 판도는 제1 소자 영역 및 제2 소자 영역을 포함하고, 상기 제1 소자 영역과 상기 제2 소자 영역 사이에는 간격 영역이 구비되도록 구성된 저장 모듈; 및
상기 저장 모듈에 연결되고, 상기 간격 영역의 너비가 기설정된 너비보다 작은지 여부를 검출하고, 상기 간격 영역의 너비가 기설정된 너비보다 작은 경우, 상기 제1 소자 영역, 상기 제2 소자 영역 및 상기 간격 영역 중 적어도 하나에 대해 라벨링을 수행하되, 상기 기설정된 너비는 요구에 만족되는 최소 너비를 의미하고, 상기 요구는 상기 간격 영역에 적어도 하나의 가상 패턴을 충진하는 것이도록 구성된 검출 모듈을 포함하는 것을 특징으로 하는 집적 회로의 배치 장치.
제18항에 있어서,
상기 제1 소자 영역은 제1 활성화 영역, 상기 제1 활성화 영역 내에 위치한 제1 게이트 패턴 및 상기 제2 소자 영역을 향하는 상기 제1 소자 영역의 일측에 위치하는 제1 보조 패턴을 포함하고, 상기 제2 소자 영역은 제2 활성화 영역, 상기 제2 활성화 영역 내에 위치한 제2 게이트 패턴 및 상기 제1 소자 영역을 향하는 상기 제2 소자 영역의 일측에 위치하는 제2 보조 패턴을 포함하며;
상기 검출 모듈은 상기 제1 보조 패턴과 상기 제2 보조 패턴 사이의 거리를 측정하기 위한 것이고; 또는,
상기 검출 모듈은 상기 제1 활성화 영역과 상기 제2 활성화 영역 사이의 거리를 측정하며, 상기 제1 보조 패턴과 상기 제2 보조 패턴 사이의 거리를 계산하기 위한 것임을 특징으로 하는 집적 회로의 배치 장치.
제19항에 있어서,
상기 집적 회로의 배치 장치는,
상기 검출 모듈에 연결되고, 상기 검출 모듈이 상기 간격 영역의 너비가 상기 기설정된 너비보다 큰 것으로 검출할 경우, 상기 간격 영역에 적어도 하나의 상기 가상 패턴을 충진하기 위한 충진 모듈을 더 포함하는 것을 특징으로 하는 집적 회로의 배치 장치.