KR20230031858A - Light emitting device, illumination apparatus, and display device including the same - Google Patents
Light emitting device, illumination apparatus, and display device including the same Download PDFInfo
- Publication number
- KR20230031858A KR20230031858A KR1020230022381A KR20230022381A KR20230031858A KR 20230031858 A KR20230031858 A KR 20230031858A KR 1020230022381 A KR1020230022381 A KR 1020230022381A KR 20230022381 A KR20230022381 A KR 20230022381A KR 20230031858 A KR20230031858 A KR 20230031858A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- semiconductor layer
- type semiconductor
- layer
- Prior art date
Links
- 238000005286 illumination Methods 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 167
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 230000007423 decrease Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 69
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 303
- 238000000034 method Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- -1 AlInGaAs Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
- H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
실시 예는 조명 장치 및 이를 포함하는 디스플레이 장치에 관한 것이다.The embodiment relates to a lighting device and a display device including the lighting device.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light Emitting Diode (LED) is a type of semiconductor device used as a light source or to transmit and receive signals by converting electricity into infrared rays or light using the characteristics of compound semiconductors.
Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are in the limelight as a key material for light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since these light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting fixtures such as incandescent and fluorescent lamps, they have excellent eco-friendliness, and have advantages such as long lifespan and low power consumption, so they are superior to existing light sources. are replacing them
실시 예는 전극 패드의 파손을 방지하고, 칩 두께를 줄일 수 있는 발광 소자 및 이를 포함하는 조명 장치 및 디스플레이 장치를 제공한다.The embodiment provides a light emitting device that can prevent damage to electrode pads and reduce chip thickness, and a lighting device and a display device including the same.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층, 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되는 제1 전극 패드; 상기 제1 도전형 반도체층 상에 배치되는 상부 전극 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하여 상기 상부 전극과 상기 제1 전극 패드를 서로 연결하는 관통 전극을 포함하는 제1 전극; 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하고 상기 관통 전극을 감싸는 제1 패시베이션층을 포함하고, 상기 제1 패시베이션층의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductivity type semiconductor layer, an active layer disposed under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed under the active layer; a first electrode pad disposed below the second conductivity type semiconductor layer; Through an upper electrode disposed on the first conductivity-type semiconductor layer and passing through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer to connect the upper electrode and the first electrode pad to each other. a first electrode comprising an electrode; and a first passivation layer penetrating the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer and surrounding the through electrode, wherein a diameter of the first passivation layer is the first conductivity type semiconductor layer. layer in a direction toward the first electrode pad.
상기 관통 전극의 외주면의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소할 수 있다.A diameter of an outer circumferential surface of the through electrode may decrease in a direction from the first conductive semiconductor layer toward the first electrode pad.
상기 발광 소자는 상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함할 수 있다.The light emitting device may include a second passivation layer disposed between the upper electrode and the first conductivity type semiconductor layer.
상기 제1 전극은 상기 상부 전극으로부터 연장되고 상기 제2 패시베이션층을 관통하여 상기 제1 도전형 반도체층과 접촉하는 접촉 전극을 포함할 수 있다. 상기 접촉 전극은 상기 제1 전극 패드와 수직 방향으로 오버랩될 수 있다.The first electrode may include a contact electrode extending from the upper electrode and contacting the first conductivity type semiconductor layer through the second passivation layer. The contact electrode may overlap the first electrode pad in a vertical direction.
상기 발광 소자는 상기 제2 도전형 반도체 아래에 배치되는 제2 전극; 및 상기 제2 전극과 연결되는 제2 전극 패드를 포함할 수 있다.The light emitting element may include a second electrode disposed below the second conductivity type semiconductor; and a second electrode pad connected to the second electrode.
상기 제1 패시베이션층의 상기 직경은 상기 제1 전극 패드의 수평 방향으로의 길이보다 작을 수 있다. 상기 제1 패시베이션층은 수직 방향으로 상기 제1 전극 패드와 오버랩될 수 있다.The diameter of the first passivation layer may be smaller than the length of the first electrode pad in a horizontal direction. The first passivation layer may overlap the first electrode pad in a vertical direction.
실시 예에 따른 디스플레이 장치는 기판; 및 상기 기판 상에 서로 이격되어 배치되는 복수의 발광 소자들을 포함하고, 상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제3 발광 소자를 포함하고, 상기 제1 내지 제3 발광 소자들 각각은 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층, 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되는 제1 전극 패드; 상기 제1 도전형 반도체층 상에 배치되는 상부 전극 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하여 상기 상부 전극과 상기 제1 전극 패드를 서로 연결하는 관통 전극을 포함하는 제1 전극; 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하고 상기 관통 전극을 감싸는 제1 패시베이션층을 포함하고, 상기 제1 패시베이션층의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소한다.A display device according to an embodiment includes a substrate; and a plurality of light emitting elements spaced apart from each other on the substrate, wherein the plurality of light emitting elements include a first light emitting element generating red light, a second light emitting element generating green light, and a third light emitting element generating blue light. device, and each of the first to third light emitting devices includes a first conductivity-type semiconductor layer, an active layer disposed under the first conductivity-type semiconductor layer, and a second conductivity-type semiconductor layer disposed under the active layer. A light emitting structure comprising; a first electrode pad disposed below the second conductivity type semiconductor layer; Through an upper electrode disposed on the first conductivity-type semiconductor layer and passing through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer to connect the upper electrode and the first electrode pad to each other. a first electrode comprising an electrode; and a first passivation layer penetrating the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer and surrounding the through electrode, wherein a diameter of the first passivation layer is the first conductivity type semiconductor layer. layer in a direction toward the first electrode pad.
상기 제1 패시베이션층의 상기 직경은 상기 제1 내지 제3 발광 소자들 중 인접하는 2개의 발광 소자들 사이의 이격 거리보다 작을 수 있다.The diameter of the first passivation layer may be smaller than a separation distance between two adjacent light emitting elements among the first to third light emitting elements.
상기 제1 패시베이션층의 상기 직경은 상기 제1 전극 패드의 수평 방향으로의 길이보다 작을 수 있다.The diameter of the first passivation layer may be smaller than the length of the first electrode pad in a horizontal direction.
상기 제1 내지 제3 발광 소자들 각각은 상기 제2 도전형 반도체 아래에 배치되는 제2 전극; 및 상기 제2 전극과 연결되는 제2 전극 패드를 포함할 수 있다.Each of the first to third light emitting elements includes a second electrode disposed under the second conductivity type semiconductor; and a second electrode pad connected to the second electrode.
상기 기판은 상기 제1 전극 패드와 연결되는 제1 배선 전극; 및 상기 제2 전극 패드와 연결되는 제2 배선 전극을 포함할 수 있다.The substrate may include a first wiring electrode connected to the first electrode pad; and a second wire electrode connected to the second electrode pad.
상기 디스플레이 장치는 상기 기판 상에 배치되고 상기 제1 내지 제3 발광 소자들 사이에 배치되는 격벽을 포함할 수 있다. 상기 격벽의 측면은 상기 기판의 상면에 대하여 경사면일 수 있고, 상기 격벽의 폭은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 증가할 수 있다.The display device may include barrier ribs disposed on the substrate and disposed between the first to third light emitting elements. A side surface of the barrier rib may be an inclined surface with respect to the upper surface of the substrate, and a width of the barrier rib may increase in a direction from the first conductive semiconductor layer toward the first electrode pad.
실시 예는 전극 패드의 파손을 방지하고, 칩 두께를 줄일 수 있다.The embodiment can prevent damage to electrode pads and reduce chip thickness.
도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10a 내지 도 10j는 도 6에 도시된 발광 소자를 제조하는 방법을 나타내는 공정도이다.
도 11은 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 12는 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 13은 도 12에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.1 shows an upper plan view of a light emitting device according to an embodiment.
FIG. 2 shows a bottom plan view of the light emitting device shown in FIG. 1 .
FIG. 3 shows a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in an AB direction.
4 is a cross-sectional view of the light emitting device shown in FIGS. 1 and 2 in the CD direction.
5A shows an embodiment of the first electrode shown in FIG. 3 .
FIG. 5B shows another embodiment of the first electrode shown in FIG. 3 .
6 shows a cross-sectional view of a light emitting device according to another embodiment.
7A is an upper plan view of a light emitting device according to another embodiment.
FIG. 7B is a bottom plan view of the light emitting device shown in FIG. 7A.
8A is an upper plan view of a light emitting device according to another embodiment.
FIG. 8B is a bottom plan view of the light emitting device shown in FIG. 8A.
9 is a cross-sectional view taken along line I-II of the light emitting device shown in FIGS. 8A and 8B.
10A to 10J are process charts illustrating a method of manufacturing the light emitting device shown in FIG. 6 .
11 is a cross-sectional view of a lighting device according to an embodiment.
12 is a plan view of a display device according to an embodiment.
FIG. 13 is a cross-sectional view of the display device shown in FIG. 12 in an AA′ direction according to an exemplary embodiment.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.Hereinafter, embodiments will be clearly revealed through the accompanying drawings and description of the embodiments. In the description of the embodiment, each layer (film), region, pattern or structure is “on” or “under” the substrate, each layer (film), region, pad or pattern. In the case where it is described as being formed in, "up / on" and "under / under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criterion for the upper/upper or lower/lower of each layer will be described based on the drawings. Also, like reference numerals denote like elements throughout the description of the drawings.
도 1은 실시 예에 따른 발광 소자(100)의 상측 평면도를 나타내고,도 2는 도 1에 도시된 발광 소자(100)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(100)의 AB 방향의 단면도를 나타내고, 도 4는 도 1 및 도 2에 도시된 발광 소자(100)의 CD 방향의 단면도를 나타낸다.1 shows an upper plan view of a
도 1 내지 도 4를 참조하면, 발광 소자(100)는 발광 구조물(110), 패시베이션층(passivation layer, 120), 제1 전극(130), 제1 전극 패드(135), 제2 전극(140), 제2 전극 패드(145), 및 절연층(insulation layer, 150)을 포함한다.1 to 4, the
발광 구조물(110)은 제1 도전형 반도체층(112), 제2 도전형 반도체층(116), 및 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 배치되는 활성층(114)을 포함한다. 예컨대, 발광 구조물(110)은 위에서 아래로 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)이 순차적으로 배치되는 구조일 수 있다.The
예컨대, 발광 구조물(110)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(110)의 측면은 역경사면을 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the diameter of the
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(100)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.Unlike general light-emitting devices having a light-transmitting substrate or supporting substrate, the light-emitting
제1 도전형 반도체층(112)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductivity
예컨대, 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.For example, the first conductivity-
광 추출을 높이기 위하여 제1 도전형 반도체층(112)의 상면에는 광 추출 구조, 예컨대, 요철(112a)이 형성될 수 있다.In order to increase light extraction, a light extraction structure, for example, a concavo-convex 112a may be formed on the upper surface of the first conductivity
활성층(114)은 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The
활성층(114)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.The
활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(114)이 양자우물구조인 경우, 활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.The
활성층(114)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.An energy band gap of the well layer of the
제2 도전형 반도체층(116)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.The second conductivity
예컨대, 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.For example, the second conductivity-
예컨대, 발광 구조물(110)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.For example, the
예컨대, 적색광을 발생하는 발광 구조물(110)의 제1 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.For example, the first conductivity type semiconductor layer of the
또한 예컨대, 적색광을 발생하는 발광 구조물(110)의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. Also, for example, the active layer of the
또한 적색광을 발생하는 발광 구조물의 활성층의 양자 우물층의 조성은 (AlpGa1-p)qIn1-qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1 - p1)q1In1 - q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.In addition, the composition of the quantum well layer of the active layer of the light emitting structure generating red light may be (Al p Ga 1-p ) q In 1-q P layer (however, 0≤p≤1, 0≤q≤1), The composition of the quantum barrier layer may be (Al p1 Ga 1 - p1 ) q1 In 1 - q1 P layer (where 0≤p1≤1 and 0≤q1≤1), but is not limited thereto.
또한 예컨대, 적색광을 발생하는 발광 구조물의 제2 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.Also, for example, the second conductivity-type semiconductor layer of the light emitting structure generating red light is In x Al y Ga 1-xy P (0≤x≤1, 0≤y≤1, 0≤x+y≤1) or In x It may be formed of a semiconductor material having a composition formula of Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), and may include a p-type dopant. .
도 3 및 도 4에는 도시되지 않았지만, 제1 도전형 반도체층(112)으로부터 활성층(114)으로 주입되는 전자가 제2 도전형 반도체층(116)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(110)은 활성층(114)과 제2 도전형 반도체층(116) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(114)의 장벽층의 에너지 밴드 갭보다 크다.Although not shown in FIGS. 3 and 4 , in order to prevent electrons injected into the
제1 전극(130)은 발광 구조물(110), 및 발광 구조물(110) 아래에 배치되는 절연층(150)을 관통한다.The
제1 전극(130)은 발광 구조물(110)의 일면, 예컨대, 상면 상에 위치하며, 발광 구조물(110)을 관통 또는 통과하여 발광 구조물(110)의 다른 일면, 예컨대, 하면으로 노출된다.The
발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 관통하는 제1 관통 홀(301)을 포함할 수 있으며, 제1 전극(130)의 일부는 제1 관통 홀(301) 내에 배치될 수 있다.The
제1 전극(130)의 일단은 제1 도전형 반도체층(112)과 접촉한다.One end of the
발광 구조물(110)을 관통 또는 통과한 제1 전극(130)의 타단은 발광 구조물(110)의 다른 일면으로 노출되고, 제1 전극 패드(135)에 연결된다.The other end of the
예컨대, 제1 전극(130)은 제1 도전형 반도체층(112)의 상면에 배치되며, 발광 구조물(110)을 관통 또는 통과하여 제2 도전형 반도체층(116)의 하면으로 노출될 수 있고, 제1 전극(130)의 일단은 제1 도전형 반도체층(112)의 상면과 접촉할 수 있고, 제1 전극(130)의 타단은 제2 도전형 반도체층(116)의 하면으로 노출될 수 있다.For example, the
패시베이션층(120)은 발광 구조물(110)을 관통하는 제1 전극(130)의 일 부분과 제1 관통홀(301)의 내측면 사이에 배치되며, 제1 전극(130)과 발광 구조물(110)의 제1 관통홀(301)의 내측면의 전기적인 접촉을 방지하여, 양자를 절연시키는 역할을 한다.The
예컨대, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 접촉 전극(136)을 포함한다.For example, the
관통 전극(132)은 발광 구조물(110)의 제1 관통홀(301) 내에 배치되며, 발광 구조물(110)을 관통 또는 통과한다. 관통 전극(132)의 일단은 상부 전극(134)의 하면과 연결 또는 접촉하고, 관통 전극(132)의 타단은 제1 전극 패드(135)와 연결 또는 접촉될 수 있다.The
관통 전극(132)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116)을 향하는 방향으로 진행할수록 점차 감소할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 관통 전극(132)의 직경은 증가하거나 또는 일정할 수도 있다.The diameter of the through
도 3에서는 하나의 제1 관통홀(301), 하나의 관통 전극(132), 및 하나의 제1 전극 패드(135)를 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 2개 이상의 관통홀들, 이에 대응하는 관통 전극들, 및 제1 전극 패드들을 구비할 수 있다. 이 경우 제1 관통홀들은 서로 이격할 수 있고, 관통 전극들은 서로 이격할 수 있다. 또한 제1 전극 패드들은 서로 이격하거나 서로 연결될 수도 있다.3 illustrates one first through
상부 전극(134)은 관통 전극(132) 및 관통 전극(132)에 인접하여 위치하는 제1 도전형 반도체층(112)의 상면 상에 배치된다. 상부 전극(134)의 하면은 관통 전극(132)의 일단과 연결 또는 접촉한다.The
접촉 전극(136)은 일단이 상부 전극(134)과 연결되고, 타단이 제1 도전형 반도체층(112)의 상면과 접촉된다.One end of the
예컨대, 접촉 전극(136)은 상부 전극(134)의 하면에서 제1 도전형 반도체층(112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(112)의 상면과 오믹 접촉할 수 있다.For example, the
패시베이션층(120)은 제1 관통홀(301)의 측면과 관통 전극(132) 사이에 배치되는 제1 패시베이션층(122)을 포함할 수 있다. 즉 제1 패시베이션층(122)은 관통 전극(132)에 의하여 관통된 발광 구조물(110)의 부분과 관통 전극(132) 사이에 배치될 수 있다.The
또한 패시베이션층(120)은 상부 전극(134)과 제1 도전형 반도체층(112)의 상면 사이에 배치되는 제2 패시베이션층(124)을 더 포함할 수도 있다.In addition, the
예컨대, 제2 베시베이션층(124)은 제1 도전형 반도체층(112)의 상면에 배치될 수 있고, 상부 전극(134)은 제2 베시베이션층(124) 상에 배치될 수 있으며, 접촉 전극(136)은 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 확장될 수 있다.For example, the
예컨대, 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격되어 위치할 수 있으며, 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분 및 접촉 전극(136) 사이에는 제2 패시베이션층(124)이 위치할 수 있다.For example, the
제2 패시베이션층(124)에 의하여 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격하여 위치하기 때문에, 관통 전극(132)을 통하여 유입되는 전류를 발광 구조물(110)에 분산시켜 제공할 수 있다. 따라서 제2 패시베이션(124)은 전류를 분산시켜 발광 구조물(110)에 제공하는 역할을 할 수 있다.Since the
도 3에서 제2 패시베이션층(124)은 제1 도전형 반도체층(112)의 상면의 일 부분을 노출할 수 있다.In FIG. 3 , the
패시베이션층(120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.The
도 5a는 도 3에 도시된 제1 전극(130)의 일 실시 예를 나타낸다.FIG. 5A shows an example of the
도 5a를 참조하면, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위를 감싸는 링 형상의 접촉 전극(136)을 포함할 수 있다. 예컨대, 접촉 전극(136)은 원형의 링 형상일 수 있으나, 이에 한정되는 것은 아니며, 다각형 또는 타원형일 수도 있다.Referring to FIG. 5A , the
도 5b는 도 3에 도시된 제1 전극(130)의 다른 실시 예(130a)를 나타낸다.FIG. 5B shows another
도 5b를 참조하면, 제1 전극(130a)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위에 서로 이격하여 배치되는 복수의 접촉 전극들(136-1 내지 136-4)을 포함할 수 있다.Referring to FIG. 5B , the
복수의 접촉 전극들(136-1 내지 136-4) 각각은 상부 전극(134)의 하면에 접촉 또는 연결되며, 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면에 접촉될 수 있다. 예컨대, 복수의 접촉 전극들(136-1 내지 136-4) 각각의 형상은 원형일 수 있으나, 이에 한정하는 것은 아니며, 다각형 또는 타원형일 수도 있다.Each of the plurality of contact electrodes 136-1 to 136-4 contacts or is connected to the lower surface of the
제1 전극 패드(135)는 발광 구조물(110) 아래에 배치되며, 제1 전극(130)의 관통 전극(132)의 타단과 연결 또는 접촉된다.The
예컨대, 제1 전극 패드(135)는 관통 전극(132)에 인접하여 위치하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다. 예컨대, 제1 전극 패드(135)의 중앙은 관통 전극(132)의 중앙에 정렬될 수 있으나, 이에 한정되는 것은 아니다.For example, the
본딩(bonding)을 위하여 제1 전극 패드(135)의 두께는 제1 전극(130)의 상부 전극(134)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.For bonding, the thickness of the
도 2에 도시된 바와 같이, 제1 전극 패드(135)의 평면 형상은 원형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 타원형 또는 다각형 형상일 수도 있다.As shown in FIG. 2 , the planar shape of the
제2 전극(140)은 발광 구조물(110) 아래에 배치되며, 제2 도전형 반도체층(116)과 접촉한다. 예컨대, 제2 전극(140)은 발광 구조물(110)의 하면, 예컨대, 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.The
제2 전극(140)은 제2 도전형 반도체층(116)과 제2 전극 패드(145) 사이에 배치되며, 제2 전극(140)과 제2 도전형 반도체층(116)은 오믹 접촉될 수 있다.The
제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단으로부터 이격하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.The
예컨대, 제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단을 감싸도록 배치될 수 있다.For example, the
제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(130)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.The
제2 전극(140)은 제2 도전형 반도체층(116)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. The
예컨대, 제2 전극(140)의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극(140)의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.For example, the ohmic contact layer of the
또한 제2 전극(140)은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극(140)은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.In addition, the
제1 및 제2 전극 패드들(135, 145) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 및 제2 전극 패드들(135, 145) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있고, 단층 또는 복수의 층으로 형성될 수 있다.Each of the first and
또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제1 및 제2 전극 패드들(135, 145) 각각은 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.In addition, for example, for self-assembly of a light emitting device having a small size (eg, a diameter of less than 100 microns) when bonding with a package body, a submount, or a substrate, a first step And each of the
절연층(150)은 발광 구조물(110)의 측면 또는 하면 중 적어도 하나에 배치된다.The insulating
절연층(150)은 제2 도전형 반도체층(116) 아래에 배치될 수 있다. 예컨대, 절연층(150)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152)을 포함할 수 있다. The insulating
예컨대, 제1 절연층(152)은 제2 전극(140)이 배치되는 영역을 제외한 제2 도전형 반도체층(116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(152)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating
제1 전극 패드(135) 및 제2 전극 패드(145)는 제1 절연층(152) 아래에 서로 이격하여 배치될 수 있다.The
제1 절연층(152)은 제2 도전형 반도체층(116)의 하면과 제1 전극 패드(135) 사이에 배치될 수 있으며, 제2 도전형 반도체층(116)과 제1 전극 패드(135) 간의 전기적 접촉을 방지할 수 있다.The first insulating
또한 제1 절연층(152)은 제1 전극 패드(135)와 제2 전극 패드(145) 사이에 배치될 수 있으며, 제1 전극 패드(135)와 제2 전극 패드(145) 사이의 전기적 접촉을 방지할 수 있다.In addition, the first insulating
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제1 전극 패드(135)의 하면과 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수 있다.To perform die bonding with a package body, submount, or substrate, the lower surface of the
제1 전극 패드(135)는 관통 전극(132)과 수직 방향으로 정렬되거나 오버랩되도록 제1 절연층(152) 아래에 배치될 수 있으며, 관통 전극(132)은 제1 절연층(152)을 관통 또는 통과하여 제1 전극 패드(135)와 연결 또는 접촉될 수 있다. 여기서 수직 방향은 발광 구조물(110)의 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향일 수 있다.The
제2 전극 패드(145)는 제1 절연층(152)에 의하여 노출되는 제2 전극(140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140)의 노출되는 부분과 연결 또는 접촉될 수 있다.The
예컨대, 제1 절연층(152)은 제2 전극 패드(145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(145)의 가장 자리가 제1 절연층(152)의 하면과 접할 수 있고, 제1 절연층(152)의 하면 아래에 위치하도록 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.For example, the first insulating
예컨대, 제2 전극 패드(145)는 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.For example, the
다른 실시 예에서는 제1 절연층(152)이 제2 전극 패드(145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제1 전극 패드(135)의 하면, 및 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수도 있다.In another embodiment, the first insulating
절연층(150)은 발광 구조물(110)의 측면에 배치되는 제2 절연층(154)을 더 포함할 수 있다. 예컨대, 제2 절연층(154)은 제1 도전형 반도체층(112)의 측면, 활성층(114)의 측면, 및 제2 도전형 반도체층(116)의 측면에 배치될 수 있다.The insulating
예컨대, 제2 절연층(154)의 일단은 제1 도전형 반도체층(112)의 상면의 가장 자리까지 확장되어 패시베이션층(1120)과 연결 또는 접촉될 수 있고, 제2 절연층(154)의 타단은 제1 절연층(152)과 연결 또는 접촉될 수 있다.For example, one end of the second insulating
절연층(150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.The insulating
절연층(150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.The insulating
절연층(150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.The insulating
예컨대, 절연층(150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(110)에서 발생하는 광의 파장을 의미할 수 있다.For example, the insulating
도 6은 다른 실시 예에 따른 발광 소자(100-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.6 shows a cross-sectional view of a light emitting device 100-1 according to another embodiment. The same reference numerals as those in FIG. 3 denote the same configurations, and descriptions of the same configurations are simplified or omitted.
도 3의 패시베이션층(120)은 제1 도전형 반도체층(112)의 상면의 일부를 노출한다. 반면에, 도 6의 발광 소자(100-1)의 패시베이션층(120-1)은 접촉 전극(136)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 노출하지 않을 수 있다.The
예컨대, 제2 패시베이션층(124a)은 접촉 전극(136)과 접촉되는 제1 도전형 반도체층(112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 노출하지 않으며, 제1 도전형 반도체층(112)의 상면을 전부 덮을 수 있고, 제2 절연층(154)과 연결 또는 접촉될 수 있다.For example, the
도 7a는 다른 실시 예에 따른 발광 소자(100-2)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(100-2)의 하측 평면도를 나타낸다. 도 7a 및 도 7b는 도 6의 제2 패시베이션층(124a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.FIG. 7A shows a top plan view of a light emitting device 100-2 according to another embodiment, and FIG. 7B shows a bottom plan view of the light emitting device 100-2 shown in FIG. 7A. 7A and 7B may be examples including the
도 3, 및 도 6에서는 제1 전극(130)이 발광 구조물(110)의 상면의 중앙과 하면의 중앙에 정렬되도록 위치하는 반면에, 도 7a 및 도 7b에 도시된 실시 예의 제1 전극(130b)은 발광 구조물(110)의 측면들 중 어느 일 측면에 인접하여 위치할 수 있다.3 and 6, the
도 3 및 도 6에서의 제1 전극(130)의 배치가 도 7a 및 도 7b의 제1 전극(130b)의 배치에 비하여, 전류 분산 효율을 향상시킬 수 있지만, 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.Although the arrangement of the
예컨대, 발광 구조물(110)은 서로 마주보는 제1 및 제2 측면들(110-1, 110-2)과 서로 마주보는 제3 및 제4 측면들(110-3, 110-4)을 포함할 수 있으며, 제1 전극(130b)은 제1 측면(110-1)보다 제2 측면(110-2)에 더 인접하여 위치할 수 있다.For example, the
제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리와 다를 수 있다. 예컨대, 제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리보다 클 수 있다The shortest distance between the first side surface 110-1 and the through
제1 및 제2 측면들(110-1, 110-2)은 단측면일 수 있고, 제3 및 제4 측면들(110-3,110-4)은 장측면일 수 있다. 예컨대, 제1 및 제2 측면들(110-1, 110-2) 각각의 수평 방향의 길이는 제3 및 제4 측면들(110-3,110-4) 각각의 수평 방향의 길이보다 짧을 수 있다.The first and second side surfaces 110 - 1 and 110 - 2 may be short side surfaces, and the third and fourth side surfaces 110 - 3 and 110 - 4 may be long side surfaces. For example, the horizontal length of each of the first and second side surfaces 110-1 and 110-2 may be shorter than the horizontal length of each of the third and fourth side surfaces 110-3 and 110-4.
또한 예컨대, 제3 측면(110-3)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리는 제4 측면(110-4)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리와 동일할 수 있다.Also, for example, the shortest distance from the third side surface 110-3 to the
도 3, 도 6, 도 7a 및 도 7b에 도시된 발광 소자(100, 100-1, 100-2)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다. 실시 예에 따른 발광 소자는 발광 구조물(110) 및 절연층(150)을 모두 관통하는 제1 전극(130)을 구비함으로써, 적은 사이즈의 면적을 갖는 발광 구조물(110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 제1 전극 패드(예컨대, n형 전극 패드) 및 제2 전극 패드(예컨대, p형 전극 패드)를 용이하게 구현할 수 있다.The
도 8a는 또 다른 실시 예에 따른 발광 소자(100-3)의 상측 평면도를 나타내고, 도 8b는 도 8a에 도시된 발광 소자(100-3)의 하측 평면도를 나타내고, 도 9는 도 8a 및 도 8b에 도시된 발광 소자(100-3)의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.8A shows an upper plan view of a light emitting device 100-3 according to another embodiment, FIG. 8B shows a lower plan view of the light emitting device 100-3 shown in FIG. 8A, and FIG. 9 shows FIGS. 8A and 8A. I-II cross-sectional views of the light emitting device 100-3 shown in FIG. 8B are shown.
도 8a, 도 8b, 및 도 9를 참조하면, 발광 소자(100-3)는 발광 구조물(110'), 패시베이션층(124a), 제1 전극(130-1), 제1 전극 패드(135'), 제2 전극(140a), 제2 전극 패드(145'), 및 절연층(150a)을 포함한다.Referring to FIGS. 8A, 8B, and 9 , the light emitting element 100-3 includes a light emitting structure 110', a
발광 구조물(110')은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함하지만, 도 3에 도시된 발광 구조물(110)과 달리 제1 관통홀(301)을 구비하지 않는다. 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)에 대해서는 도 1 내지 도 3의 설명이 동일하게 적용될 수 있다.The light emitting structure 110' includes a first conductivity
제2 전극(140a)은 제2 도전형 반도체층(116)의 하면 상에 배치되며, 제2 도전형 반도체층(116)과 오믹 접촉할 수 있다. 제2 전극(140a)의 재질에 대해서는 제2 전극(140)에 대한 설명이 동일하게 적용될 수 있다.The
절연층(150a)은 발광 구조물(110')의 측면 및 하면에 배치된다. 예컨대, 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152a), 및 발광 구조물(110')의 측면에 배치되는 제2 절연층(154a)을 포함할 수 있다.The insulating
예컨대, 제1 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140a)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140a)의 하면의 일부 영역을 노출할 수 있다.For example, the first insulating
도 3의 제1 절연층(152)에 대한 설명은 도 9의 제1 절연층(152a)에 적용될 수 있으며, 도 3의 제2 절연층(154)에 대한 설명이 도 9의 제2 절연층(154)에 적용될 수 있다.Description of the first insulating
제2 전극 패드(145')는 제1 절연층(152a)에 의하여 노출되는 제2 전극(140a)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140a)의 노출되는 부분과 연결 또는 접촉될 수 있다.The second electrode pad 145' may be disposed below a portion of the lower surface of the
제1 전극 패드(135')는 제1 절연층(152a) 아래에 배치되며, 제1 절연층(152a)에 의하여 제2 도전형 반도체층(116)과 전기적 접촉이 방지될 수 있다.The first electrode pad 135' is disposed under the first insulating
예컨대, 제1 전극(130-1)과의 연결을 용이하게 하기 위하여 제1 전극 패드(135')는 제1 절연층(152a)과 제2 절연층(154a)이 만나는 부분에 인접하거나 또는 접하도록 위치할 수 있다.For example, in order to facilitate connection with the first electrode 130-1, the first electrode pad 135' is adjacent to or in contact with a portion where the first insulating
제1 전극 패드(135)에 대한 설명이 도 9에 도시된 바에 따라 제1 전극 패드(135')에 적용될 수 있다.The description of the
패시베이션층(124a)은 제1 도전형 반도체층(112)의 상면에 배치된다.The
제1 전극(130-1)은 패시베이션층(124a) 및 제2 절연층(154a) 상에 배치된다.The first electrode 130-1 is disposed on the
제1 전극(130-1)의 일단은 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉될 수 있고, 타단은 제1 전극 패드(135')에 연결 또는 접촉될 수 있다.One end of the first electrode 130-1 may pass through the
예컨대, 제1 전극(130-1)은 패시베이션층(124a) 상에 배치되는 상부 전극(134a), 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 상부 전극(134a)의 하면으로부터 연장되는 접촉 전극(136a), 및 제2 절연층(154a) 상에 배치되고 상부 전극(134a)과 제1 전극 패드(135')를 연결하는 연결 전극(132a)을 포함한다.For example, the first electrode 130-1 is formed on the
상부 전극(134a)은 발광 구조물(110)의 가장 자리와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 또한 상부 전극(134a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다.The
예컨대, 접촉 전극(135a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 수직 방향으로 접촉 전극(135a)과 제1 전극 패드(135')를 오버랩되도록 배치시킴으로써, 발광 소자(100)의 수평 방향으로의 직경을 감소시킬 수 있고, 발광 소자(100)의 사이즈를 감소시킬 수 있다.For example, the contact electrode 135a may be vertically aligned with or overlap the first electrode pad 135'. By arranging the contact electrode 135a and the first electrode pad 135' to overlap in the vertical direction, the diameter of the
도 3에서는 발광 구조물(110)을 관통하는 관통 전극(132)에 의하여 상부 전극(134)과 제1 전극 패드(135)가 연결되지만, 도 9에서는 발광 구조물(110')을 관통하지 않고, 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결될 수 있다.In FIG. 3, the
도 9의 제1 전극(130-1)은 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결되기 때문에, 도 9에 도시된 실시 예는 발광 면적을 증가시킬 수 있고, 광 추출 효율을 향상시킬 수 있다.The first electrode 130-1 of FIG. 9 includes the
도 10a 내지 도 10i는 도 6에 도시된 발광 소자(100-1)를 제조하는 방법을 나타내는 공정도이다.10A to 10I are process charts showing a method of manufacturing the light emitting device 100-1 shown in FIG.
도 10a를 참조하면, 성장 기판(410) 상에 발광 구조물(110)을 형성한다.Referring to FIG. 10A , a
예컨대, 성장 기판(410) 상에 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)를 순차적으로 형성할 수 있다. 개별 칩을 구분하기 위하여 발광 구조물(110)에 대한 아이솔레이션(isolation) 식각 공정에 의하여 발광 구조물(1110)의 측면은 성장 기판(1410)에 대하여 기울어진 경사면이 될 수 있다.For example, the first conductivity
도 10a에는 도시되지 않았지만, 발광 구조물(110)과 성장 기판(410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(410)과 발광 구조물(110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.Although not shown in FIG. 10A , a buffer layer or a buffer layer is formed between the
여기서 언도프드 GaN은 Unintentionally doped(의도하지 않은 언도프드) GaN(이하, "UID GaN"이라 칭한다), 특히 n-형의 UID GaN으로 성장될 있다. 예컨대, GaN의 성장 공정에서 n-형 도펀트를 공급하지 않는 영역에서도 N(나트륨)이 결핍된 N-vacancy가 발생할 수 있고, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, UID GaN의 제조 공정에서 의도하지 않았더라고 UID GaN은 n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 나타낼 수도 있다.Herein, the undoped GaN may be grown into Unintentionally doped GaN (hereinafter referred to as "UID GaN"), particularly n-type UID GaN. For example, in the GaN growth process, even in a region where n-type dopant is not supplied, N-vacancy in which N (sodium) is deficient may occur. Although not intended in, UID GaN may exhibit electrical properties similar to those doped with an n-type dopant.
성장 기판(410)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The
다음으로 도 10b를 참조하면, 발광 구조물(110)의 제2 도전형 반도체층(116) 상에 제2 전극(140)을 형성한다. 예컨대, 제2 도전형 반도체층(116) 상에 제2 전극(140) 형성을 위한 전도성 물질을 형성한 후에 포토리쏘그라피 공정 및 식각 공정을 통하여 전도성 물질을 패턴화함으로써, 제2 전극(140)을 형성할 수 있다.Next, referring to FIG. 10B , a
다음으로 도 10c를 참조하면, 발광 구조물(110)의 측면 및 제2 도전형 반도체층(116) 상에 절연 물질을 증착하여 절연층(150)을 형성한다. 예컨대, 절연층(150)은 제2 전극(140)의 상면의 일 영역을 노출하도록 형성될 수 있다.Next, referring to FIG. 10C , an insulating material is deposited on the side surface of the
다음으로 도 10d를 참조하면, 절연층(150) 상에 제1 전극 패드(135)를 형성하고, 노출되는 제2 전극(140)의 상면의 일 영역 상에 제2 전극 패드(145)를 형성한다.Next, referring to FIG. 10D , a
예컨대, 절연층(150) 및 제2 전극(140)이 형성된 제2 도전형 반도체층(116) 상에 전도성 물질을 증착한 후에 증착된 전도성 물질을 패터닝함으로써, 절연층(150) 상에 제1 전극 패드(135)를 형성함과 동시에 제2 전극(140)과 접촉되는 제2 전극 패드(145)를 형성할 수 있다. 예컨대, 전기적으로 분리되도록 제1 전극 패드(135)와 제2 전극 패드(145)는 서로 이격되도록 형성될 수 있다.For example, by depositing a conductive material on the second
다음으로 도 10e를 참조하면, 임시 기판(Temporary Substrate, 420), 및 임시 기판(420) 상에 형성되는 희생층(430)을 포함하는 지지 기판(401)을 준비한다.Next, referring to FIG. 10E , a
실리콘 등과 같은 접착 부재(미도시)에 의하여 제1 및 제2 전극 패드들(135, 145)을 희생층(430)에 본딩시킨다. 그리고 제1 및 제2 전극 패드들(135, 145)이 희생층(430)에 본딩된 상태에서, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(410)을 제거한다. 도 10e 이후에서는 도 10d에 도시된 발광 구조물(110)을 180° 회전하여 도시한다.The first and
제1 전극 패드와 제2 전극 패드가 발광 구조물의 반대 측에 배치되는 일반적인 수직형 발광 소자에서는 제2 전극 패드만이 지지 기판과 본딩된 상태에서 LLO 공정이 이루어지기 때문에, LLO 공정에 의하여 제2 전극 패드가 손상을 받거나 파손될 수 있다.In a general vertical light emitting device in which the first electrode pad and the second electrode pad are disposed on opposite sides of the light emitting structure, since the LLO process is performed while only the second electrode pad is bonded to the support substrate, the second electrode pad is bonded to the support substrate by the LLO process. Electrode pads may be damaged or broken.
반면에 실시 예는 제1 및 제2 전극 패드들 모두가 발광 구조물(110)의 동일측에 배치되고, LLO 공정 이전에 제1 및 전극 패드들(135, 145)은 희생층(430)에 본딩되기 때문에, 발광 구조물(110)과 지지 기판(401)이 안정적으로 본딩된 상태에서 LLO 공정에 의하여 성장 기판(410)이 제거될 수 있고, 이로 인하여 LLO 공정에 기인한 제2 전극 패드(145)의 파손을 방지할 수 있다.On the other hand, in the embodiment, both the first and second electrode pads are disposed on the same side of the
다음으로 도 10f를 참조하면, 발광 구조물(110)과 성장 기판(410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면에 식각 등을 통하여 광 추출 구조(112a)를 형성한다.Next, referring to FIG. 10F , the buffer layer or the undoped semiconductor layer formed between the
다음으로 도 10g를 참조하면, 식각 등을 통하여 발광 구조물(110) 및 절연층(150), 예컨대, 제1 절연층(152, 도 6 참조)을 관통하는 제1 관통홀(301)를 형성한다. 제1 관통홀(301)은 제1 전극 패드(135)의 상면을 노출할 수 있다.Next, referring to FIG. 10G, a first through
다음으로 도 10h를 참조하면, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면, 및 제1 관통홀(301)의 측면에 투광성 절연 물질을 증착하여 패시베이션층(120)을 형성한다. 예컨대, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면에 제2 패시베이션층(124a, 도 6 참조)을 형성함과 동시에 제1 관통홀(301)의 측면에 제1 패시베이션층(122, 도 6 참조)을 형성할 수 있다. Next, referring to FIG. 10H , a passivation layer is formed by depositing a light-transmitting insulating material on the surface of the first conductivity-
그리고 제2 패시베이션층(124a)을 식각하여, 성장 기판(410)의 제거에 의하여 노출되는 제1 도전형 반도체층(112)의 표면의 일부를 노출하는 제2 관통홀(302)을 형성한다.Then, the
도 3에 도시된 바와 같이 제1 도전형 반도체층(112)의 표면을 노출하도록 제2 패시베이션층(124a)을 패터닝함에 의하여, 도 3에 도시된 실시 예가 구현될 수 있다.As shown in FIG. 3 , the embodiment shown in FIG. 3 may be implemented by patterning the
다음으로 도 10i를 참조하면, 제1 관통홀(301), 및 제2 관통홀(302)을 채우도록 도전성 물질을 제1 및 제2 패시베이션층들(122, 124a) 상에 증착하고, 증착된 도전성 물질을 패터닝함으로써, 제1 전극(130)을 형성할 수 있다. 이때 제1 관통홀(301)에 채워진 도전성 물질은 제1 전극 패드(135)와 접촉할 수 있고, 제2 관통홀(302)에 채워진 도전성 물질은 제1 도전형 반도체층의 표면과 접촉할 수 있다.Next, referring to FIG. 10I, a conductive material is deposited on the first and second passivation layers 122 and 124a to fill the first through
다음으로 도 10j를 참조하면, 화학적 식각을 이용하여 희생층(430)을 제거함으로써, 임시 기판(420)을 제거하여, 실시 예에 따른 발광 소자(100-1)를 얻을 수 있다.Next, referring to FIG. 10J , the
도 11은 실시 예에 따른 조명 장치(200)의 단면도를 나타낸다.11 is a cross-sectional view of a
도 11을 참조하면, 조명 장치(200)는 기판(510), 몸체(520), 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5), 및 투광성 부재(540)를 포함한다.Referring to FIG. 11 , the
기판(510)은 제1 및 제2 배선층들(512,514), 및 절연층(515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(510)은 연성회로기판일 수 있다.The
제1 및 제2 배선층들(512, 514)은 기판(510) 상에 서로 이격하여 배치될 수 있으며, 절연층(515)은 제1 및 제2 배선층들(512, 514) 사이의 기판(510)의 상면 상에 배치되어 제1 및 제2 배선층들(512, 514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(515)은 생략될 수도 있다.The first and second wiring layers 512 and 514 may be disposed spaced apart from each other on the
적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 기판(510) 상에 배치되며, 제1 및 제2 배선층들(512,514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 상술한 실시 예에 따른 발광 소자들(100, 100-1 내지 100-3) 중 어느 하나일 수 있다.At least one light emitting element (eg, 530-1 to 530-5) is disposed on the
몸체(520)는 기판(510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킨다.The
예컨대, 몸체(520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 캐비티 내에 배치될 수 있다. For example, the
예컨대, 몸체(520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.For example, the
또한 몸체(520)는 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)의 주위를 감싸는 격벽(520a)을 가질 수 있다. 격벽(520)의 측면은 기판(510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킬 수 있다.In addition, the
도 11에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.In FIG. 11, the number of light emitting devices is 5, but is not limited thereto. When the
또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(100)는 발광 소자 패키지 형태로 구현될 수 있다.Also, for example, in another embodiment, the number of light emitting elements may be one, the
또한 예컨대, 조명 장치(200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.Also, for example, when the
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.Since the thickness of the light emitting elements according to the embodiment can be reduced, the display device including the light emitting elements can be reduced in size, for example, in thickness.
일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.A general horizontal type light emitting device includes a growth substrate (eg, a sapphire substrate), but the light emitting devices (eg, 530-1 to 530-5) of the embodiment do not include a growth substrate, so the thickness can be reduced.
일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 제1 및 제2 전극 패드들(135,145)이 발광 구조물의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.While a typical vertical light emitting device has a first electrode pad and a second electrode pad disposed on opposite sides of the light emitting structure, the light emitting devices (eg, 530-1 to 530-5) of the embodiment have first and second electrode pads. Since the
투광성 부재(540)는 발광 소자(530-2 내지 530-5)를 감싸도록 몸체(520)의 캐비티 내에 배치된다. 투광성 부재(540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(530-2 내지 530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(540)가 생략될 수도 있다.The
도 12는 실시 예에 따른 디스플레이 장치(3000)의 평면도를 나타내고, 도 13은 도 12에 도시된 디스플레이 장치(3000)의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.FIG. 12 is a plan view of a
도 12의 디스플레이 장치(3000)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000)는 디스플레이 패널로 구현될 수 있다.The
디스플레이 장치(3000)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.Visual information expressed by the
도 12 및 도 13을 참조하면, 디스플레이 장치(3000)는 기판(3100), 제1 배선 전극(3112a), 제2 배선 전극(3114a), 격벽(3520a)을 갖는 몸체(3520a), 및 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5')을 포함하는 매트릭스 형태의 단위 화소 어레이(P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.12 and 13, a
기판(3100)은 플렉서블 기판일 수 있다. 예컨대, 기판(3100)은 유리나 폴리이미드(Polyimide)를 포함할 수 있으며, 절연성을 위하여 절연 재질, 예컨대, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있다. 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.The
복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5')은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 13에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.A plurality of light emitting devices (eg, 3530-1' to 3530-5') may be disposed on the
격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5') 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다. The
도 11의 격벽(520a), 몸체(520), 투광성 부재(540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.Description of the
발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 도 3, 도 6, 도 7a, 도 8a, 및 도 9에 도시된 실시 예들 중 어느 하나일 수 있다.Each of the light emitting devices (eg, 3530-1' to 3530-5') may be any one of the embodiments shown in FIGS. 3, 6, 7a, 8a, and 9 .
제1 배선 전극(3112a)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각의 제1 전극 패드(135)와 본딩될 수 있고, 제2 배선 전극(3114a)은 기판(3100)을 관통하여 제2 전극 패드(145)와 본딩될 수 있다.The
제1 및 제2 배선 전극들(3112a,3114a) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 13에서는 제1 및 제2 배선 전극들(3112a,3114a)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112a,3114a)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.Each of the first and
도 12 및 도 13에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112a,3114a)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112a,3114a) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.Although not shown in FIGS. 12 and 13, in order to prevent an electrical short between the first and
발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함할 수 있으며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다. 이때 적색광, 녹색광, 청색광을 발생하는 발광 소자들, 예컨대, 단위 화소들이 하나의 이미지 화소(image pixel)을 이룰 수 있다.Each of the light emitting elements (eg, 3530-1' to 3530-5') may include a light emitting element emitting blue light, a light emitting element emitting red light, and a light emitting element emitting green light, and may be configured in a row direction and a column direction. A light emitting element emitting red light, a light emitting element emitting green light, and a light emitting element emitting blue light may be sequentially and repeatedly disposed. In this case, light emitting devices that emit red light, green light, and blue light, for example, unit pixels may form one image pixel.
단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.The area of the light emitting region of the light emitting element generating red light (hereinafter referred to as "red light emitting region") in the unit pixel array, the area of the light emitting region of the light emitting element generating green light (hereinafter referred to as "green light emitting region"), and blue light Areas of light emitting regions (hereinafter, referred to as “blue light emitting regions”) of light emitting elements generating light may be different from each other. For example, the areas of the green light emitting region and the red light emitting region having relatively low luminous efficiency may be larger than the areas of the blue light emitting region.
예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.For example, the area of the green light emitting region may be 1 to 4 times the area of the blue light emitting region, and the area of the red light emitting region may be 1 to 3 times the area of the blue light emitting region.
또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.Also, for example, in another embodiment, the areas of the red light emitting region and the green light emitting region may be equal to each other.
예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.For example, the ratio of the area of the blue light emitting region, the area of the red light emitting region, and the area of the green light emitting region may be 1:2:3 or 1:3:3, but is not limited thereto.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified with respect to other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.
110: 발광 구조물 120: 패시베이션층
130: 제1 전극 135: 제1 전극 패드
140: 제2 전극 145: 제2 전극 패드
150: 절연층110: light emitting structure 120: passivation layer
130: first electrode 135: first electrode pad
140: second electrode 145: second electrode pad
150: insulating layer
Claims (15)
상기 제2 도전형 반도체층 아래에 배치되는 제1 전극 패드;
상기 제1 도전형 반도체층 상에 배치되는 상부 전극 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하여 상기 상부 전극과 상기 제1 전극 패드를 서로 연결하는 관통 전극을 포함하는 제1 전극; 및
상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하고 상기 관통 전극을 감싸는 제1 패시베이션층을 포함하고,
상기 제1 패시베이션층의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소하는 발광 소자.A light emitting structure including a first conductivity type semiconductor layer, an active layer disposed under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed under the active layer;
a first electrode pad disposed below the second conductivity type semiconductor layer;
Through an upper electrode disposed on the first conductivity-type semiconductor layer and through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer to connect the upper electrode and the first electrode pad to each other. a first electrode comprising an electrode; and
A first passivation layer passing through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer and surrounding the through electrode;
A diameter of the first passivation layer decreases in a direction from the first conductivity type semiconductor layer toward the first electrode pad.
상기 관통 전극의 외주면의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소하는 발광 소자.According to claim 1,
A diameter of an outer circumferential surface of the through electrode decreases in a direction from the first conductive semiconductor layer toward the first electrode pad.
상기 상부 전극과 상기 제1 도전형 반도체층 사이에 배치되는 제2 패시베이션층을 포함하는 발광 소자.According to claim 1,
A light emitting device comprising a second passivation layer disposed between the upper electrode and the first conductivity type semiconductor layer.
상기 제1 전극은 상기 상부 전극으로부터 연장되고 상기 제2 패시베이션층을 관통하여 상기 제1 도전형 반도체층과 접촉하는 접촉 전극을 포함하는 발광 소자.According to claim 1,
The first electrode includes a contact electrode extending from the upper electrode and contacting the first conductivity type semiconductor layer through the second passivation layer.
상기 접촉 전극은 상기 제1 전극 패드와 수직 방향으로 오버랩되는 발광 소자.According to claim 4,
The contact electrode overlaps the first electrode pad in a vertical direction.
상기 제2 도전형 반도체 아래에 배치되는 제2 전극; 및
상기 제2 전극과 연결되는 제2 전극 패드를 포함하는 발광 소자.According to claim 1,
a second electrode disposed below the second conductivity type semiconductor; and
A light emitting element comprising a second electrode pad connected to the second electrode.
상기 제1 패시베이션층의 상기 직경은 상기 제1 전극 패드의 수평 방향으로의 길이보다 작은 발광 소자.According to claim 1,
The light emitting element of claim 1 , wherein the diameter of the first passivation layer is smaller than a length of the first electrode pad in a horizontal direction.
상기 제1 패시베이션층은 수직 방향으로 상기 제1 전극 패드와 오버랩되는 발광 소자.According to claim 1,
The first passivation layer overlaps the first electrode pad in a vertical direction.
상기 기판 상에 서로 이격되어 배치되는 복수의 발광 소자들을 포함하고,
상기 복수의 발광 소자들은 적색광을 발생하는 제1 발광 소자, 녹색광을 발생하는 제2 발광 소자, 및 청색광을 발생하는 제3 발광 소자를 포함하고,
상기 제1 내지 제3 발광 소자들 각각은,
제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층, 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제2 도전형 반도체층 아래에 배치되는 제1 전극 패드;
상기 제1 도전형 반도체층 상에 배치되는 상부 전극 및 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하여 상기 상부 전극과 상기 제1 전극 패드를 서로 연결하는 관통 전극을 포함하는 제1 전극; 및
상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층을 관통하고 상기 관통 전극을 감싸는 제1 패시베이션층을 포함하고,
상기 제1 패시베이션층의 직경은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 감소하는 디스플레이 장치.Board; and
Including a plurality of light emitting elements disposed spaced apart from each other on the substrate,
The plurality of light emitting elements include a first light emitting element generating red light, a second light emitting element generating green light, and a third light emitting element generating blue light,
Each of the first to third light emitting elements,
A light emitting structure including a first conductivity type semiconductor layer, an active layer disposed under the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer disposed under the active layer;
a first electrode pad disposed below the second conductivity type semiconductor layer;
Through an upper electrode disposed on the first conductivity-type semiconductor layer and passing through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer to connect the upper electrode and the first electrode pad to each other. a first electrode comprising an electrode; and
A first passivation layer passing through the first conductivity-type semiconductor layer, the active layer, and the second conductivity-type semiconductor layer and surrounding the through electrode;
The display device of claim 1 , wherein a diameter of the first passivation layer decreases in a direction from the first conductive semiconductor layer toward the first electrode pad.
상기 제1 패시베이션층의 상기 직경은 상기 제1 내지 제3 발광 소자들 중 인접하는 2개의 발광 소자들 사이의 이격 거리보다 작은 디스플레이 장치.According to claim 9,
The display device of claim 1 , wherein the diameter of the first passivation layer is smaller than a separation distance between two adjacent light emitting elements among the first to third light emitting elements.
상기 제1 패시베이션층의 상기 직경은 상기 제1 전극 패드의 수평 방향으로의 길이보다 작은 디스플레이 장치.According to claim 9,
The display device of claim 1 , wherein the diameter of the first passivation layer is smaller than a length of the first electrode pad in a horizontal direction.
상기 제1 내지 제3 발광 소자들 각각은,
상기 제2 도전형 반도체 아래에 배치되는 제2 전극; 및
상기 제2 전극과 연결되는 제2 전극 패드를 포함하는 디스플레이 장치.According to claim 9,
Each of the first to third light emitting elements,
a second electrode disposed below the second conductivity type semiconductor; and
A display device comprising a second electrode pad connected to the second electrode.
상기 기판은,
상기 제1 전극 패드와 연결되는 제1 배선 전극; 및
상기 제2 전극 패드와 연결되는 제2 배선 전극을 포함하는 디스플레이 장치.According to claim 12,
the substrate,
a first wiring electrode connected to the first electrode pad; and
A display device comprising a second wire electrode connected to the second electrode pad.
상기 기판 상에 배치되고 상기 제1 내지 제3 발광 소자들 사이에 배치되는 격벽을 포함하는 디스플레이 장치.According to claim 9,
A display device comprising a barrier rib disposed on the substrate and disposed between the first to third light emitting elements.
상기 격벽의 측면은 상기 기판의 상면에 대하여 경사면이고,
상기 격벽의 폭은 상기 제1 도전형 반도체층에서 상기 제1 전극 패드를 향하는 방향으로 증가하는 디스플레이 장치.According to claim 14,
The side surface of the barrier rib is an inclined surface with respect to the upper surface of the substrate,
A width of the barrier rib increases in a direction from the first conductivity-type semiconductor layer toward the first electrode pad.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020230022381A KR20230031858A (en) | 2016-05-26 | 2023-02-20 | Light emitting device, illumination apparatus, and display device including the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160064930A KR102504334B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
KR1020230022381A KR20230031858A (en) | 2016-05-26 | 2023-02-20 | Light emitting device, illumination apparatus, and display device including the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160064930A Division KR102504334B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230031858A true KR20230031858A (en) | 2023-03-07 |
Family
ID=60922510
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160064930A KR102504334B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
KR1020230022381A KR20230031858A (en) | 2016-05-26 | 2023-02-20 | Light emitting device, illumination apparatus, and display device including the same |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160064930A KR102504334B1 (en) | 2016-05-26 | 2016-05-26 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR102504334B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102675378B1 (en) * | 2024-01-30 | 2024-06-14 | (주)더서울테크 | LED Module With Improved Contrast For LED Sign Board And LED Sign Board Thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013157496A (en) * | 2012-01-31 | 2013-08-15 | Sony Corp | Light-emitting element, method of manufacturing the same, and light-emitting device |
KR20160029570A (en) * | 2014-09-05 | 2016-03-15 | 서울바이오시스 주식회사 | Light emitting diode and method of fabricating the same |
KR101649657B1 (en) * | 2014-10-07 | 2016-08-30 | 엘지전자 주식회사 | Semiconductor devices and methods of manufacturing the same |
-
2016
- 2016-05-26 KR KR1020160064930A patent/KR102504334B1/en active IP Right Grant
-
2023
- 2023-02-20 KR KR1020230022381A patent/KR20230031858A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102675378B1 (en) * | 2024-01-30 | 2024-06-14 | (주)더서울테크 | LED Module With Improved Contrast For LED Sign Board And LED Sign Board Thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102504334B1 (en) | 2023-02-28 |
KR20170133746A (en) | 2017-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210083155A1 (en) | Wafer-level light emitting diode package and method of fabricating the same | |
EP3036969B1 (en) | Display device using semiconductor light emitting device | |
EP3036970B1 (en) | Display device using semiconductor light emitting device | |
KR102566498B1 (en) | Light emitting device | |
KR102075655B1 (en) | Light emitting device and light emitting device package | |
JP5762786B2 (en) | Light emitting device, light emitting device package | |
KR101150861B1 (en) | Light emitting diode having multi-cell structure and its manufacturing method | |
KR20140022640A (en) | Semiconductor light emitting device and light emitting apparatus | |
KR102588170B1 (en) | Semiconductor light emitting device having a reflector layer of multilayer structure | |
CN103094300A (en) | Light emitting device | |
US20210280743A1 (en) | Light-emitting diode, light-emitting diode packaged module and display device including the same | |
US8637893B2 (en) | Light emitting device package, method of manufacturing the same, and lighting system | |
US11948922B2 (en) | Light emitting device and LED display apparatus including the same | |
CN114023861A (en) | Micro-LED chip structure and manufacturing method thereof | |
US20230282797A1 (en) | Light emitting device and led display apparatus having the same | |
KR102566499B1 (en) | Light emitting device | |
KR102477250B1 (en) | Light emitting device | |
KR20230031858A (en) | Light emitting device, illumination apparatus, and display device including the same | |
TWI591849B (en) | Semiconductor light emitting structure and semiconductor package structure thereof | |
JP2012080104A (en) | Semiconductor light-emitting element and manufacturing method therefor | |
US10276632B2 (en) | Display device using semiconductor light-emitting diodes, and manufacturing method therefor | |
US20230135799A1 (en) | Light-emitting device | |
CN114068775B (en) | Flip LED chip, LED packaging module and display device | |
KR20210057299A (en) | Semiconductor light emitting and Package for semiconductor light emitting | |
CN117673111A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |