KR20230026561A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230026561A
KR20230026561A KR1020210107885A KR20210107885A KR20230026561A KR 20230026561 A KR20230026561 A KR 20230026561A KR 1020210107885 A KR1020210107885 A KR 1020210107885A KR 20210107885 A KR20210107885 A KR 20210107885A KR 20230026561 A KR20230026561 A KR 20230026561A
Authority
KR
South Korea
Prior art keywords
sensing
electrode
disposed
sensing electrodes
guard
Prior art date
Application number
KR1020210107885A
Other languages
English (en)
Inventor
전진영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210107885A priority Critical patent/KR20230026561A/ko
Priority to US17/824,173 priority patent/US20230054462A1/en
Priority to CN202222024743.5U priority patent/CN218181504U/zh
Priority to CN202210920881.3A priority patent/CN115933917A/zh
Publication of KR20230026561A publication Critical patent/KR20230026561A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04186—Touch location disambiguation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예의 전자 장치는 표시 패널 및 표시 패널 상에 배치는 입력 감지 부재를 포함할 수 있다. 입력 감지 부재는 제1 방향을 따라 n개의 행으로 배열된 제1 센싱 전극들, 제1 센싱 전극들과 교차하며, 제2 방향을 따라 m개의 열로 배열된 제2 센싱 전극들, 각각이 상기 제1 센싱 전극들에 연결된 제1 신호 라인들, 각각이 제2 센싱 전극들에 연결된 제2 신호 라인들, 제1 센싱 전극들 중 1 번째 행의 제1 센싱 전극 또는 제2 센싱 전극들 중 1 번째 열의 제2 센싱 전극을 따라 배치된 가드 전극 및 가드 전극에 전기적으로 연결된 가드 라인을 포함하며, 가드 전극은 제1 센싱 전극들 및 제2 센싱 전극들과 전기적으로 절연될 수 있고, 여기서 n, m은 자연수이다.

Description

전자 장치 {ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 발명이며, 보다 상세하게는 입력 센서를 포함하는 전자 장치에 관한 것이다.
텔레비전, 휴대전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비할 수 있다. 전자 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에, 사용자가 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록, 터치 기반의 입력 방식을 제공하는 입력 센서를 구비할 수 있다.
입력 센서는 사용자의 신체를 이용한 터치와 같은 입력을 감지할 수 있다. 입력 센서의 터치 감도에 따라 전자 장치는 사용자의 입력을 정확하게 인식하고 입력에 대한 정보를 제공할 수 있다. 입력 센서의 터치 감도는 전자 장치의 구성 및 외부 요인에 따라 달라질 수 있으며, 이를 향상시키기 위한 연구가 필요하다.
본 발명의 목적은 신뢰성 및 터치 감도가 향상된 입력 센서를 포함하는 전자 장치를 제공하는데 있다.
일 실시예는 표시 영역 및 비표시 영역을 포함하는 표시 패널 및 상기 표시 패널 상에 배치된 입력 감지 부재를 포함하고, 상기 입력 감지 부재는, 제1 방향을 따라 n개의 행으로 배열된 제1 센싱 전극들, 상기 제1 센싱 전극들과 교차하며, 제2 방향을 따라 m개의 열로 배열된 제2 센싱 전극들, 각각이 상기 제1 센싱 전극들에 연결된 제1 신호 라인들, 각각이 상기 제2 센싱 전극들에 연결된 제2 신호 라인들, 상기 제1 센싱 전극들 중 1 번째 행의 제1 센싱 전극 또는 상기 제2 센싱 전극들 중 1 번째 열의 제2 센싱 전극을 따라 배치된 가드 전극, 및 상기 가드 전극에 전기적으로 연결된 가드 라인을 포함하고, 상기 가드 전극은 상기 제1 센싱 전극들 및 상기 제2 센싱 전극들과 전기적으로 절연되고, 상기 n, m은 각각 2 이상의 자연수인 전자 장치를 제공한다.
상기 제1 센싱 전극들 각각은 상기 제2 방향을 따라 연장되고, 상기 가드 전극은 상기 제2 방향을 따라 연장된 상기 1 번째 행의 상기 제1 센싱 전극의 경계를 따라 배치될 수 있다.
상기 가드 전극은 평면 상에서 상기 1 번째 행의 상기 제1 센싱 전극을 사이에 두고 2 번째 행의 제1 센싱 전극과 이격될 수 있다.
상기 제2 센싱 전극들 각각은 상기 제1 방향을 따라 연장되고, 상기 가드 전극은 상기 제1 방향을 따라 연장된 상기 1 번째 열의 상기 제2 센싱 전극의 경계를 따라 배치될 수 있다.
상기 가드 전극은 평면 상에서 상기 1 번째 열의 상기 제2 센싱 전극을 사이에 두고 2 번째 열의 제2 센싱 전극과 이격될 수 있다.
상기 입력 감지 부재는 상기 비표시 영역에 중첩하게 배치된 입력 패드들을 더 포함하고, 상기 제1 신호 라인들 일 단들은 각각 상기 제1 센싱 전극들의 일 측들에 연결되고, 타 단들은 각각 상기 입력 패드들 중 대응하는 입력 패드에 연결되며, 상기 가드 라인의 일 단은 상기 가드 전극에 연결되고, 타 단은 상기 입력 패드들 중 대응하는 입력 패드에 연결될 수 있다.
상기 제1 센싱 전극들 중 상기 1 번째 행의 상기 제1 센싱 전극은 상기 제1 방향에서 상기 입력 패드들과 가장 멀리 이격되어 배치될 수 있다.
상기 1 번째 행의 상기 제1 센싱 전극에 연결된 1 번째 행의 제1 신호 라인은 상기 제1 신호 라인들 중 가장 외측에 배치되고, 상기 가드 라인은 상기 1 번째 행의 상기 제1 신호 라인의 바깥쪽에 배치될 수 있다.
상기 제1 신호 라인들 각각은 상기 제1 방향을 따라 연장된 라인 부분을 포함하고, 상기 1번째 행의 상기 제1 신호 라인의 라인 부분의 길이는 상기 제1 신호 라인들의 라인 부분들 중 가장 길 수 있다.
상기 제1 신호 라인들 중 적어도 일부는 상기 라인 부분에 연결되며 소정의 평면적을 갖는 평면부를 더 포함하고, 상기 제1 신호 라인들의 상기 평면부들의 평면적은 서로 상이할 수 있다.
상기 제1 신호 라인들 중 상기 1 번째 행의 상기 제1 신호 라인의 평면부의 평면적은 상기 제1 신호 라인들에 포함된 상기 평면부들 중 가장 클 수 있다.
상기 가드 라인은 상기 1번째 행의 상기 제1 신호 라인과 동일한 신호가 인가될 수 있다.
상기 입력 감지 부재는 상기 비표시 영역에 중첩하며 상기 1번째 행의 상기 제1 신호 라인에 인접하게 배치된 더미 패턴을 더 포함하고, 상기 더미 패턴은 평면 상에서 상기 가드 라인을 사이에 두고 상기 1번째 행의 상기 제1 신호 라인과 이격될 수 있다.
상기 가드 전극은 메쉬 패턴을 포함할 수 있다.
상기 입력 감지 부재는 상기 제1 센싱 전극들 및 상기 제2 센싱 전극들 사이에 배치되는 더미 패턴들을 더 포함할 수 있다.
일 실시예는 표시 패널 및 상기 표시 패널 상에 배치는 입력 감지 부재를 포함하고, 상기 입력 감지 부재는 제1 방향을 따라 배열되고, 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 제1 센싱 전극들, 상기 제2 방향을 따라 배열되고, 각각이 상기 제1 방향을 따라 연장된 제2 센싱 전극들, 각각이 상기 제1 센싱 전극들에 연결된 제1 신호 라인들, 각각이 상기 제2 센싱 전극들에 연결된 제2 신호 라인들, 상기 제1 센싱 전극들 중 상기 제1 방향에서 최외측에 배치된 제1 센싱 전극을 따라 배치된 가드 전극 및 상기 가드 전극에 전기적으로 연결된 가드 라인을 포함하고, 상기 가드 라인은 상기 제1 신호 라인들 중 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 제1 신호 라인과 동일 신호를 인가 받는 전자 장치를 제공한다.
상기 최외측에 배치된 제1 센싱 전극은 상기 제2 방향을 따라 배열된 센서부들 및 상기 센서부들과 동일 층 상에 배치되고 각각이 인접한 센서부들을 연결하는 연결부들을 포함하고, 상기 가드 전극은 상기 센서부들 및 연결부들의 일 측을 따라 배치될 수 있다.
상기 최외측에 배치된 상기 제1 센싱 전극은 상기 제2 방향을 따라 배열된 센서부들 및 상기 센서부들과 평면 상에서 중첩하고, 각각이 인접한 센서부들을 전기적으로 연결시키는 연결부들을 포함하고, 상기 가드 전극은 상기 센서부들의 일 측을 따라 배치되는 제1 부분들 및 상기 제1 부분들과 평면 상에서 중첩하고, 각각이 인접한 제1 부분들을 전기적으로 연결시키는 제2 부분들을 포함할 수 있다.
상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 제1 신호 라인은 상기 제1 신호 라인들 중 가장 외측에 배치되며, 상기 가드 라인은 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 상기 제1 신호 라인의 바깥쪽에 배치될 수 있다.
상기 입력 감지 부재는 각각이 상기 제1 신호 라인들, 상기 제2 신호 라인들 및 상기 가드 라인 중 대응 하는 라인에 연결된 입력 패드들을 더 포함하고, 상기 제1 신호 라인들 일 단들은 각각 상기 제1 센싱 전극의 일 측에 연결되고, 타 단들은 각각 상기 입력 패드들에 연결되며, 상기 제1 신호 라인들 중 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 상기 제1 신호 라인의 길이가 가장 길 수 있다.
본 발명의 일 실시예는 액티브 영역 내 배치된 가드 전극을 제공함으로써 터치 배선의 기생 커플링 커패시턴스에 의한 신호 왜곡을 최소화 할 수 있고 터치 감도가 저하되는 것을 방지할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예의 따른 전자 장치의 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 입력 감지 부재의 평면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 입력 감지 부재의 일부 구성을 도시한 평면도들이다.
도 8a는 본 발명의 일 실시예에 따른 입력 감지 부재의 확대 평면도이다.
도 8b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 입력 감지 부재의 평면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 입력 감지 부재의 일부 구성을 도시한 평면도들이다.
도 11은 본 발명의 일 실시예에 따른 입력 감지 부재의 평면도이다.
도 12a는 비교예의 센싱 전극에 인가되는 구동 신호의 파형을 예시적으로 도시한 도면이다.
도 12b는 본 발명의 일 실시예에 따른 가드 전극에 인가되는 신호 및 센싱 전극에 인가되는 구동 신호의 파형을 예시적으로 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대하여 설명한다.
도 1a는 일 실시예에 따른 전자 장치의 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다.
전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(ED)는 다양한 실시예들을 포함할 수 있다. 예를 들어 전자 장치(ED)의 실시예는 텔레비전, 외부 광고판과 같은 대형 장치를 비롯하여, 휴대전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 중소형 장치를 포함할 수 있다. 한편, 전자 장치(ED)의 실시예들은 예시적인 것으로, 본 발명의 개념의 벗어나지 않는 이상 어느 하나에 한정되지 않는다. 본 실시예에서 전자 장치(ED)의 일 예로서 휴대전화를 도시하였다.
도 1a를 참조하면, 전자 장치(ED)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면에 평행한 표시면(IS)을 통해 제3 방향(DR3)으로 영상(IM)을 표시할 수 있다. 제3 방향(DR3)은 표시면(IS)의 법선 방향에 평행할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 전자 장치(ED)의 전면(front surface)에 대응될 수 있다. 영상(IM)은 동적인 영상은 물론, 정지 영상을 포함할 수 있다. 도 1a는 영상(IM)의 일 예로 아이콘 이미지들 및 시계를 도시하였다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)이 정의될 수 있다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)될 수 있고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)에 평행할 수 있다. 제3 방향(DR3)을 따라 정의되는 전면과 배면 사이의 이격 거리는 부재(또는 유닛)의 두께에 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
도 1a는 평면형 표시면(IS)을 갖는 전자 장치(ED)를 예시적으로 도시하였다. 그러나 전자 장치(ED)의 표시면(IS)의 형태는 이에 제한되지 않고, 곡면형이거나 입체형 일 수 있다.
전자 장치(ED)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 플렉서블 전자 장치(ED)는 커브드(curved) 전자 장치 또는 폴더블(foldable) 전자 장치일 수 있다. 이에 한정되지 않고, 전자 장치(ED)는 리지드(rigid)한 것 일 수 있다.
전자 장치(ED)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 전자 장치(ED)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 예를 들어, 외부 입력은 힘, 압력, 온도, 광 등을 포함할 수 있다. 외부 입력은 전자 장치(ED)에 접촉(예를 들어, 사용자의 손 또는 펜에 의한 접촉)하는 입력뿐 아니라 전자 장치(ED)와 근접하거나, 소정의 거리로 인접하여 인가되는 입력(예를 들어, 호버링)을 포함할 수 있다.
본 실시예에서, 외부 입력은 전자 장치(ED)의 전면에 인가되는 사용자(US)의 손에 의한 터치 입력인 것을 예시적으로 도시하였다. 다만 이는 예시적인 것이며, 외부 입력은 정전 용량에 변화를 줄 수 있는 입력을 모두 포함할 수 있고 어느 하나에 한정되지 않는다. 또한, 외부 입력을 감지하는 전자 장치(ED)의 영역은 전자 장치(ED)의 전면에 한정되지 않고, 구조에 따라 전자 장치(ED)의 측면이나 배면에 인가되는 사용자(US)의 입력을 감지할 수도 있다.
전자 장치(ED)의 표시면(IS)은 투과 영역(TA) 및 베젤 영역(BZA)으로 구분 될 수 있다. 투과 영역(TA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인할 수 있다. 본 실시예에서, 투과 영역(TA)은 꼭지점들이 둥근 사각 형상으로 도시되었으나, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가지며 광을 차단하는 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접할 수 있다. 예를 들어, 베젤 영역(BZA)은 투과 영역(TA)의 외측에 배치되어, 투과 영역(TA)을 둘러쌀 수 있다. 이에 따라, 투과 영역(TA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하거나, 생략될 수 있다. 또한, 베젤 영역(BZA)은 전자 장치(ED)의 전면이 아닌 측면에 배치될 수도 있다.
도 1a 및 도 1b를 참조하면, 전자 장치(ED)는 윈도우(WM) 및 케이스(EDC)를 포함할 수 있다. 윈도우(WM)와 케이스(EDC)는 서로 결합되어 전자 장치(ED)의 외관을 구성할 수 있고, 전자 장치(ED)의 구성들을 수용할 수 있는 내부 공간을 제공할 수 있다. 전자 장치(ED)는 윈도우(WM)와 케이스(EDC) 사이에 배치된 표시 모듈(DM) 및 반사 방지 부재(RPP)를 포함할 수 있다.
윈도우(WM)는 표시 모듈(DM) 및 반사 방지 부재(RPP) 상에 배치될 수 있다. 윈도우(WM)는 외부 충격으로부터 전자 장치(ED)의 내부 구성들을 보호할 수 있다. 윈도우(WM)의 전면은 상술한 전자 장치(ED) 표시면(IS)에 대응될 수 있다. 따라서, 윈도우(WM)의 전면은 상술한 투과 영역(TA) 및 베젤 영역(BZA)을 포함할 수 있다.
윈도우(WM)의 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 윈도우(WM)는 투과 영역(TA)을 통해 표시 모듈(DM)이 제공하는 영상(IM)을 투과 시킬 수 있고, 사용자는 해당 영상(IM)을 시인할 수 있다. 윈도우(WM)의 베젤 영역(BZA)은 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 윈도우(WM)의 베젤 영역(BZA)은 베젤 영역(BZA)에 중첩하여 배치된 표시 모듈(DM)의 일 구성이 외부에 시인되는 것을 방지할 수 있다.
표시 모듈(DM)은 윈도우(WM)와 케이스(EDC) 사이에 배치될 수 있다. 표시 모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송신 및 수신할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)을 포함할 수 있다.
액티브 영역(AA)은 전기적 신호에 따라 활성화 되는 영역일 수 있다. 액티브 영역(AA)은 표시 모듈(DM)에서 제공되는 영상을 출사하거나 외부 입력을 감지하는 영역일 수 있다. 일 실시예에 따르면, 표시 모듈(DM)의 액티브 영역(AA)은 상술한 투과 영역(TA)에 대응할 수 있다. 한편, 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다. 액티브 영역(AA)에 표시되는 영상(IM)은 투과 영역(TA)을 통해 외부에서 시인 될 수 있다. 또한, 액티브 영역(AA)에서 투과 영역(TA)을 통해 입력되는 외부 입력을 감지할 수 있다.
주변 영역(NAA)은 액티브 영역(AA)에 인접할 수 있다. 예를 들어, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 그러나 이에 한정되지 않고, 주변 영역(NAA)은 다양한 형상으로 정의될 수 있다. 주변 영역(NAA)은 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선, 전기적 신호를 제공하는 각종 신호 라인들, 패드들 등이 배치되는 영역일 수 있다. 표시 모듈(DM)의 주변 영역(NAA)은 상술한 베젤 영역(BZA)에 대응할 수 있다. 주변 영역(NAA)에 배치된 표시 모듈(DM)의 구성들은 베젤 영역(BZA)에 의해 외부에 시인되는 것이 방지될 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 입력 감지 부재(ISP)를 포함할 수 있다. 표시 패널(DP)은 이미지를 생성할 수 있고, 입력 감지 부재(ISP)는 외부 입력(예를 들어, 터치 이벤트)의 좌표 정보를 획득할 수 있다. 표시 모듈(DM)은 메인 회로기판(MCB), 연성 회로기판(FCB) 및 구동칩(DIC)을 포함할 수 있다.
일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 감지 부재(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 감지 부재(ISP)는 전자 장치(ED) 외부에서 인가되는 외부 입력을 감지할 수 있고, 외부 입력의 좌표 정보를 획득할 수 있다. 본 발명의 일 실시예의 입력 감지 부재(ISP)는 다양한 방식으로 구동될 수 있다. 예를 들어, 입력 감지 부재(ISP)는 정전용량 방식, 저항막 방식, 적외선 방식, 음파 방식 또는 압력 방식 등으로 작동될 수 있으며 어느 하나에 한정되지 않는다. 본 실시예에서 정전용량 방식으로 작동되는 입력 감지 부재(ISP)를 예시적으로 설명하였다.
메인 회로기판(MCB)은 연성 회로기판(FCB)에 접속되어 표시 패널(DP)과 전기적으로 연결될 수 있다. 메인 회로기판(MCB)은 복수의 구동 소자들을 포함할 수 있다. 복수의 구동 소자들은 표시 패널(DP)을 구동하기 위한 회로부를 포함할 수 있다.
연성 회로기판(FCB)은 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인 회로기판(MCB)을 전기적으로 연결할 수 있다. 도 1b는 하나의 연성 회로기판(FCB)을 예시적으로 도시하였으나, 이에 한정되지 않고, 연성 회로기판(FCB)은 복수 개로 제공되어 각각이 표시 패널(DP)에 접속될 수 있다.
연성 회로기판(FCB) 상에는 구동칩(DIC)이 실장 될 수 있다. 구동칩(DIC)은 표시 패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함 할 수 있다.
연성 회로기판(FCB)은 메인 회로기판(MCB)이 표시 모듈(DM)의 배면에 마주하도록 벤딩 될 수 있다. 이 때, 메인 회로기판(MCB)은 커넥터를 통해 전자 장치(ED)의 다른 전자 모듈과 전기적으로 연결될 수 있다.
도 1b는 구동칩(DIC)이 연성 회로기판(FCB) 상에 실장된 구조를 도시하였으나, 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 표시 패널(DP) 상에 직접 실장 될 수 있다. 이 경우, 구동칩(DIC)이 실장된 표시 패널(DP)의 일 부분은 표시 모듈의 배면을 향해 벤딩 될 수 있다.
입력 감지 부재(ISP)는 연성 회로기판(FCB)을 통해 메인 회로기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 이에 한정되지 않고, 표시 모듈(DM)은 입력 감지 부재(ISP)를 메인 회로기판(MCB)에 전기적으로 연결하기 위한 별도의 연성 회로 기판을 더 포함할 수도 있다.
반사 방지 부재(RPP)는 표시 모듈(DM)과 윈도우(WM) 사이에 배치될 수 있다. 반사 방지 부재(RPP)는 전자 장치(ED)의 상측으로부터 입사되는 외부광의 반사율을 감소시킬 수 있다.
일 실시예에 따른 반사 방지 부재(RPP)는 위상 지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상 지연자는 λ/2 위상 지연자 및/또는 λ/4 위상 지연자를 포함 할 수 있다. 위상 지연자 및 편광자 각각은 필름타입 또는 액정 코팅타입일 수 있다. 필름 타입의 편광자는 연신형 합성수지 필름을 포함할 수 있고, 액정 코팅타입의 편광자는 소정의 배열로 배열된 액정들을 포함할 수 있다. 이에 한정되지 않고, 위상 지연자 및 편광자는 하나의 편광 필름으로 구현될 수 있다. 반사 방지 부재(RPP)는 편광 필름의 상부 또는 하부에 배치된 보호 필름을 더 포함할 수 있다.
일 실시예에 따른 반사 방지 부재(RPP)는 컬러 필터들을 포함할 수 있다. 컬러 필터들은 표시 패널(DP)에 포함된 화소들의 배열 및 발광 컬러에 대응하여 배치될 수 있다. 반사 방지 부재(RPP)는 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.
일 실시예에 따른 반사 방지 부재(RPP)는 상쇄 간섭 구조물을 포함할 수 있다. 예를 들어, 상쇄 간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층에서 반사된 제1 반사광과 제2 반사층에서 반사된 제2 반사광은 상쇄간섭 될 수 있고, 이에 따라 반사 방지 부재(RPP)는 외부광의 반사율을 감소시킬 수 있다.
케이스(EDC)는 표시 모듈(DM) 아래 배치되어 표시 모듈(DM)을 수용할 수 있다. 케이스(EDC)는 외부로부터 가해지는 충격을 흡수하고, 외부로 부터 침투되는 이물질/수분 등을 방지하여 케이스(EDC)에 수용된 표시 모듈(DM)을 보호할 수 있다. 일 실시예의 케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
한편, 일 실시예에 따른 전자 장치(ED)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자 모듈, 전자 장치(ED)에 필요한 전원을 공급하는 전원 공급모듈, 표시 모듈(DM) 및/또는 케이스(EDC)와 결합되어 전자 장치(ED)의 내부 공간을 분할하는 브라켓 등을 더 포함 할 수 있다.
도 2a 내지 도 2c는 도 1b의 선 I-I'에 대응하는 일 실시예에 따른 전자 장치의 단면도들이다. 도 2a 내지 도 2c는 전자 장치(ED)의 구성들의 적층 형태에 따른 다양한 실시예들을 도시하였다. 도 2a 내지 도 2c에 도시된 전자 장치(ED)의 구성들은 상술한 설명이 동일하게 적용될 수 있다.
도 2a 내지 2c를 참조하면, 일 실시예의 윈도우(WM)는 베이스 기판(WBB) 및 베젤 패턴(WBM)을 포함할 수 있다. 베이스 기판(WBB)은 광학적으로 투명한 절연 물질을 포함할 수 있다. 베이스 기판(WBB)은 유리 기판, 합성 수지 필름 등을 포함할 수 있다. 베이스 기판(WBB)은 단층 또는 다층 구조를 가질 수 있다. 한편, 베이스 기판(WBB) 상에는 지문 방지층, 위상을 제어하는 광학층, 하드 코팅층과 같은 기능층들이 더 배치될 수 있다.
베젤 패턴(WBM)은 베이스 기판(WBB)의 일면 상에 형성된 컬러층 일 수 있다. 베젤 패턴(WBM)이 배치되는 영역은 실질적으로 윈도우(WM)의 베젤 영역(BZA)에 대응될 수 있다. 베젤 패턴(WBM)에 비중첩하는 베이스 기판(WBB)의 일 영역은 윈도우(WM)의 투과 영역(TA)에 대응될 수 있다.
베젤 패턴(WBM)은 소정의 컬러를 갖는 물질을 포함할 수 있다. 예를 들어, 베젤 패턴(WBM)은 유색의 유기막을 포함할 수 있다. 베젤 패턴(WBM)은 단층 또는 다층 구조를 가질 수 있다. 다층 구조의 베젤 패턴(WBM)은 유채색의 컬러층과 무채색(특히, 검정색)의 차광층을 포함할 수 있다. 베젤 패턴(WBM)은 증착, 인쇄 또는 코팅 공정을 통해 형성될 수 있다.
윈도우(WM)는 제1 접착층(AF1)을 통해 반사 방지 부재(RPP) 상에 결합될 수 있다. 그러나 이에 한정되지 않고, 윈도우(WM)는 반사 방지 부재(RPP)의 상면 상에 연속 공정을 통해 형성될 수 있다.
도 2a를 참조하면, 입력 감지 부재(ISP)는 표시 패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 별도의 접착층 또는 접착 부재가 배치되지 않고 연속 공정에 의해 형성되는 것을 "직접 배치된다"로 표현할 수 있다. 예를 들어, "입력 감지 부재(ISP)가 표시 패널(DP) 상에 직접 배치 된다"는 표현은, 표시 패널(DP)이 형성된 이후, 표시 패널(DP)이 제공하는 베이스 면 상에 입력 감지 부재(ISP)가 별도의 접착층 없이 연속 공정을 통해 형성되는 것을 나타낼 수 있다.
도 2a를 참조하면, 반사 방지 부재(RPP)는 표시 모듈(DM) 상에 직접 배치될 수 있다. 구체적으로 반사 방지 부재(RPP)는 연속 공정을 통해 입력 감지 부재(ISP) 상면 상에 형성될 수 있다. 예를 들어, 반사 방지 부재(RPP)는 입력 감지 부재(ISP) 가 제공하는 베이스 면 상에 컬러 필터의 조성물을 도포(또는 프린팅) 및 패터닝 하여 형성될 수 있다.
그러나 이에 한정되지 않고, 도 2b를 참조하면, 반사 방지 부재(RPP)는 제2 접착층(AF2)을 통해 표시 모듈(DM) 상에 결합될 수 있다. 반사 방지 부재(RPP)는 별도의 공정을 통해 형성된 후, 제2 접착층(AF2)을 통해 입력 감지 부재(ISP)의 상면 상에 결합될 수 있다. 예를 들어, 반사 방지 부재(RPP)는 필름 형태로 제공될 수 있고, 제2 접착층(AF2)을 통해 입력 감지 부재(ISP) 상에 결합될 수 있다.
도 2c를 참조하면, 입력 감지 부재(ISP)와 표시 패널(DP) 사이에 제3 접착층(AF3)이 배치될 수 있다. 입력 감지 부재(ISP)는 표시 패널(DP)의 제조 공정과 별도의 공정을 통해 제조된 후, 제3 접착층(AF3)에 의해 표시 패널(DP) 상면 상에 결합될 수 있다.
제1 내지 제3 접착층(AF1, AF2, AF3)들 각각은 광학 투명 접착 필름(OCA, Optically Clear Adhesive film), 광학 투명 접착 수지(OCR, Optically Clear Resin) 또는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film) 등의 투명한 접착제를 포함 할 수 있다. 그러나 제1 내지 제3 접착층들(AF1, AF2, AF3)에 포함되는 접착제의 종류는 상기 예들에 한정되지 않는다.
한편, 전자 장치(ED)에 포함되는 구성 요소들의 적층 순서는 도 2a 내지 도 2c에 도시된 실시예들에 한정되지 않는다. 예를 들어, 반사 방지 부재(RPP)는 표시 패널(DP)과 입력 감지 부재(ISP) 사이에 배치될 수 있다. 반사 방지 부재(RPP)는 접착층을 통해 표시 패널(DP) 상에 결합되거나, 연속 공정에 의해 표시 패널(DP)에 직접 배치될 수 있고, 이후, 입력 감지 부재(ISP)가 반사 방지 부재(RPP) 상면 상에 배치될 수 있다.
도 3은 일 실시예에 따른 표시 모듈의 단면도이다. 표시 모듈(DM)은 표시 패널(DP) 및 입력 감지 부재(ISP)를 포함할 수 있고, 각 구성들에 관한 설명은 상술한 설명이 동일하게 적용될 수 있다.
도 3을 참조하면, 표시 패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-OL) 및 봉지층(TFL)을 포함할 수 있다.
베이스층(BL)은 유리기판, 금속기판, 고분자 기판 또는 유/무기 복합 재료 기판을 포함 할 수 있다. 베이스층(BL)은 회로 소자층(DP-CL)이 배치되는 베이스 면을 제공할 수 있다.
회로 소자층(DP-CL)은 베이스층(BL) 상에 배치될 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연막 및 회로 소자를 포함할 수 있다. 예를 들어, 회로 소자층(DP-CL)은 후술할 구동 회로, 신호 라인들 및 신호 패드들을 포함할 수 있다.
표시 소자층(DP-OL)은 회로 소자층(DP-CL) 상에 배치될 수 있다. 표시 소자층(DP-OL)은 상술한 액티브 영역(AA, 도 1b 참조)에 중첩하여 배치된 복수의 발광 소자들을 포함할 수 있다. 표시 소자층(DP-OL)은 화소 정의막과 같은 유기막을 포함할 수 있다.
봉지층(TFL)은 복수 개의 박막들을 포함할 수 있다. 일부 박막은 발광 소자의 광학 효율을 향상시키기 위해 배치될 수 있고, 일부 박막은 발광 소자들을 보호하기 위해 배치될 수 있다.
입력 감지 부재(ISP)는 제1 절연층(IS-IL1), 제1 도전층(IS-CL1), 제2 절연층(IS-IL2), 제2 도전층(IS-CL2) 및 제3 절연층(IS-IL3)을 포함할 수 있다. 입력 감지 부재(ISP)의 제1 절연층(IS-IL1)은 봉지층(TFL) 상에 직접 배치될 수 있다. 한편, 일 실시예에 따라 입력 감지 부재(ISP)의 제1 절연층(IS-IL1)은 생략될 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층 구조를 갖거나, 다층 구조를 가질 수 있다. 다층 구조의 도전층은 투명 도전층과 금속층 중 적어도 2 이상의 층들을 포함할 수 있다. 또는 다층 구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)은 투명 도전층으로 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 및 그래핀 중 적어도 하나를 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2)은 금속층으로 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예를 들어, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 티타늄/알루미늄/티타늄으로 구성된 3층 구조를 가질 수 있다. 상대적으로 내구성이 높고 반사율이 낮은 금속을 도전층의 외층에 적용할 수 있고, 전기 전도율이 높은 금속을 도전층의 내층에 적용할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 감지 패턴들을 포함할 수 있다. 예를 들어, 감지 패턴들은 감지 전극들 및 이에 연결된 신호 라인들을 포함할 수 있다. 이에 관하여는 이후 자세히 설명하도록 한다.
제1 절연층(IS-IL1), 제2 절연층(IS-IL2) 및 제3 절연층(IS-IL3) 각각은 무기막 또는 유기막을 포함할 수 있다. 일 실시예에서, 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기막을 포함할 수 있고, 제3 절연층(IS-IL3)은 유기막을 포함할 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니다.
상기 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 그러나 무기막의 물질이 이에 제한되는 것은 아니다.
상기 유기막은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지, 페릴렌(perylene)계 수지 및 폴리이미드(polyimide)계 수지 중 적어도 하나를 포함할 수 있다. 그러나 유기막의 물질이 이에 제한되는 것은 아니다.
제2 절연층(IS-IL2)은 입력 감지 부재(ISP)의 액티브 영역(AA)을 커버할 수 있다. 제2 절연층(IS-IL2)은 복수 개의 절연 패턴들을 포함할 수 있다. 복수 개의 절연 패턴들은 후술할 제1 센싱 전극들과 제2 센싱 전극들을 서로 절연 시키기 위한 패턴들일 수 있다.
도 4는 일 실시예에 따른 표시 패널의 평면도이다. 도 5는 일 실시예에 따른 표시 패널의 단면도이다.
도 4를 참조하면, 표시 패널(DP)은 상술한 액티브 영역(AA) 및 주변 영역(NAA)으로 구분되는 베이스층(BL)을 포함할 수 있다. 표시 패널(DP)은 액티브 영역(AA)에 배치된 화소들(PX) 및 화소들(PX)에 전기적으로 연결된 신호 라인들(SGL)을 포함할 수 있다. 표시 패널(DP)은 주변 영역(NAA)에 배치된 구동회로(GDC) 및 패드 영역(PLD-D)를 포함할 수 있다. 한편, 본 명세서에서 표시 패널(DP)의 액티브 영역(AA)은 화소들(PX)이 배치되어 영상을 출력하는 표시 영역으로 정의될 수 있고, 주변 영역(NAA)은 영상을 표시하지 않는 비표시 영역으로 정의될 수 있다.
화소들(PX) 각각은 후술할 발광 소자 및 그에 연결된 복수의 트랜지스터들(예를 들어, 스위칭 트랜지스터, 구동 트랜지스터 등)로 구성되는 화소 구동회로를 포함할 수 있다. 화소들(PX)은 화소들(PX)에 인가되는 전기적 신호에 대응하여 광을 발광할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GTL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호라인(CSL)을 포함할 수 있다. 게이트 라인들(GTL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결될 수 있고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 연결되어 전원 전압을 제공할 수 있다. 제어 신호라인(CSL)은 구동회로(GDC)에 연결되어 구동회로(GDC)에 제어 신호들을 제공할 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 게이트 신호들을 생성하고, 게이트 신호들을 게이트 라인들(GTL)에 순차적으로 출력할 수 있다. 게이트 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
구동회로(GDC)와 화소들(PX)의 구동회로는 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 그러나, 박막 트랜지스터의 공정이 상기 예에 한정되는 것은 아니다.
패드 영역(PLD-D)은 도 1b의 연성 회로기판(FCB)이 연결되는 부분일 수 있다. 패드 영역(PLD-D)은 일 방향을 따라 배열된 화소 패드들(D-PD)을 포함할 수 있다. 화소 패드들(D-PD)은 연성 회로기판(FCB)을 표시 패널(DP)에 전기적으로 연결시키기 위한 패드들일 수 있다. 이에 한정되지 않고, 패드 영역(PLD-D)은 입력 감지 부재(ISP)와 연성 회로기판(FCB)을 연결시키는 입력 패드들을 더 포함할 수 있다.
화소 패드들(D-PD) 각각은 신호 라인들(SGL) 중 대응되는 신호 라인과 연결될 수 있다. 화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 전기적으로 연결될 수 있다. 화소 패드들(D-PD) 중 적어도 하나의 화소 패드는 구동회로(GDC)에 연결될 수 있다.
화소 패드들(D-PD)은 신호 라인들(SGL)과 일체의 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 화소 패드들(D-PD)은 신호 라인들(SGL)과 다른 층 상에 배치되어 절연층을 관통하는 컨택홀을 통해 신호 라인들(SGL)의 말단부에 연결될 수 있다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-OL) 및 봉지층(TFL)을 포함할 수 있고, 각 구성들에 관한 설명은 상술한 설명이 동일하게 적용될 수 있다.
표시 패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 표시 패널(DP)의 제조 단계에서, 코팅, 증착 등의 방식을 통해 절연층, 반도체층 및 도전층을 형성할 수 있고, 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝 할 수 있다. 이러한 공정을 거쳐 회로 소자층(DP-CL) 및 표시 소자층(DP-OL)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성될 수 있다.
반도체 패턴은 화소들에 걸쳐 소정의 규칙으로 배열될 수 있다. 화소들(PX, 도 4 참조) 각각은 복수 개의 트랜지스터들, 적어도 하나의 커패시터 및 발광 소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 5는 화소(PX, 도 4 참조)에 포함되는 하나의 트랜지스터(T1), 연결 신호 라인(SCL) 및 발광 소자(OL)를 예시적으로 도시하였다.
베이스층(BL)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(BL)은 합성 수지층들 및 합성 수지층들 사이에 배치된 적어도 하나의 무기층을 포함하는 구조를 가질 수 있다. 예를 들어, 베이스층(BL)의 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 페릴렌계 수지 및 폴리이미드계 수지 중 적어도 하나를 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층이 배치될 수 있다. 무기층은 배리어층 및/또는 버퍼층을 구성할 수 있다. 도 5는 베이스층(BL) 상에 배치된 버퍼층(BFL)을 예시적으로 도시하였다. 버퍼층(BFL)은 베이스층(BL)과 회로 소자층(DP-CL)의 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함 할 수 있다.
회로 소자층(DP-CL)의 반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 도 5는 반도체 패턴 중 일 부분을 도시한 것이며, 반도체 패턴은 평면 상에서 소정의 규칙으로 배열될 수 있다. 반도체 패턴은 폴리 실리콘을 포함 할 수 있다. 그러나 이에 한정되지 않고, 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함 할 수 있다.
반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑 될 수 있다. P 타입의 트랜지스터는 P형 도판트로 도핑 된 도핑영역을 포함할 수 있고, N 타입의 트랜지스터는 N형 도판트로 도핑 된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑 된 영역일 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널 영역)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일 부분은 트랜지스터의 액티브 영역 일 수 있고, 다른 일부분은 트랜지스터의 소스 영역 또는 드레인 영역일 수 있다.
회로 소자층(DP-CL)은 트랜지스터(T1), 연결 신호 라인(SCL) 및 복수의 절연막들을 포함할 수 있다. 트랜지스터(T1)의 소스 영역(S1), 액티브 영역(A1) 및 드레인 영역(D1)은 반도체 패턴으로부터 형성될 수 있다. 연결 신호 라인(SCL)은 반도체 패턴으로부터 형성될 수 있고, 트랜지스터(T1)의 소스 영역(S1), 액티브 영역(A1) 및 드레인 영역(D1)과 동일 층 상에 배치 될 수 있다. 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(T1)의 드레인 영역(D1)에 전기적으로 연결될 수 있다.
복수의 절연막들은 버퍼층(BFL) 상에 배치될 수 있다. 도 5는 복수의 절연막들의 일 예로 제1 내지 제6 절연막들(10~60)을 도시하였다. 제1 내지 제6 절연막들(10~60)은 무기막 및/또는 유기막 일 수 있다. 예를 들어, 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연막(10)은 회로 소자층(DP-CL)의 반도체 패턴을 커버할 수 있다. 트랜지스터(T1)의 게이트 전극(G1)은 제1 절연막(10) 상에 배치될 수 있다. 게이트 전극(G1)은 도전 패턴의 일 부분일 수 있다. 게이트 전극(G1)은 액티브 영역(A1)에 중첩할 수 있다. 게이트 전극(G1)은 반도체 패턴을 도핑하는 공정에서 마스크로써 기능할 수 있다.
제2 절연막(20)은 제1 절연막(10) 상에 배치되며, 게이트 전극(G1)을 커버할 수 있다. 상부 전극(UE)은 제2 절연막(20) 상에 배치될 수 있다. 상부 전극(UE)은 게이트 전극(G1)에 중첩할 수 있다.
제3 절연막(30)은 제2 절연막(20) 상에 배치되며, 상부 전극(UE)을 커버할 수 있다. 제1 연결 전극(CNE1)은 제3 절연막(30) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연막(10~30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속 될 수 있다.
제4 절연막(40)은 제3 절연막(30) 상에 배치 될 수 있다. 제5 절연막(50)은 제4 절연막(40) 상에 배치될 수 있다. 일 실시예에서, 제4 절연막(40) 및 제5 절연막(50)은 유기막을 포함할 수 있다. 제2 연결 전극(CNE2)은 제5 절연막(50) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연막(40) 및 제5 절연막(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속 될 수 있다.
제6 절연막(60)은 제5 절연막(50) 상에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 일 실시예에서, 제6 절연막(60)은 유기막을 포함할 수 있다.
표시 소자층(DP-OL)은 회로 소자층(DP-CL) 상에 배치될 수 있다. 표시 소자층(DP-OL)은 복수의 발광 소자들(OL) 및 화소 정의막(PDL)을 포함할 수 있고, 도 5는 복수의 발광 소자들(OL) 중 하나의 발광 소자(OL)에 대응하는 단면을 도시하였다. 발광 소자(OL)는 제1 전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)을 포함할 수 있다.
표시 소자층(DP-OL)은 발광 소자(OL)에 대응되는 발광 영역(PXA) 및 발광 영역(PXA)을 둘러싸는 비발광 영역(NPXA)을 포함할 수 있다. 일 실시예에서 표시 소자층(DP-OL)의 발광 소자(OL)는 복수로 제공될 수 있고, 이에 따라 표시 소자층(DP-OL)은 복수의 발광 영역들(PXA) 및 복수의 발광 영역들(PXA)을 둘러싸는 비발광 영역(NPXA)을 포함할 수 있다.
제1 전극(AE)은 제6 절연막(60) 상에 배치될 수 있다. 제1 전극(AE)은 제6 절연막(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(PDL)은 제6 절연막(60) 상에 배치될 수 있다. 화소 정의막(PDL)은 제1 전극(AE)의 일 부분을 노출시키는 개구부(OP)가 정의될 수 있다. 화소 정의막(PDL)은 제1 전극(AE)의 상면 일 부분을 커버할 수 있다. 본 실시예에서, 개구부(OP)에 의해 노출된 제1 전극(AE)의 일 부분은 발광 영역(PXA)에 대응될 수 있다.
화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 일 실시예의 화소 정의막(PDL)은 소정의 컬러를 가질 수 있다. 예를 들어, 화소 정의막(PDL)은 베이스 수지 및 베이스 수지에 혼합된 블랙 안료 및/또는 블랙 염료를 포함할 수 있다. 그러나 화소 정의막(PDL)의 실시예가 이에 한정되는 것은 아니다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 화소들에 공통으로 제공되는 공통층 일 수 있다. 정공 제어층(HCL)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층 중 적어도 하나를 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 화소 정의막(PDL)의 개구부(OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷 또는 퀀텀 로드 등을 포함할 수 있다. 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다. 분리되어 형성된 발광층들(EML) 각각은 레드, 그린 및 블루 중 적어도 하나의 색 광을 발광할 수 있다. 그러나 이에 한정되지 않고, 발광층들(EML)은 화소들에 공통으로 제공될 수 있고, 블루 또는 화이트 색 광을 발광할 수 있다.
전자 제어층(ECL)은 발광층(EML) 상에 배치될 수 있다. 전자 제어층(ECL)은 화소들에 공통으로 제공되는 공통층 일 수 있다. 전자 제어층(ECL)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들에 공통으로 제공되는 공통층 일 수 있다. 제2 전극(CE)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 예를 들어, 발광 소자들(OL)의 제2 전극들(CE)은 일체의 형상을 가지며 하나의 공통층 형태로 배치될 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있으며, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다.
봉지층(TFL)은 표시 소자층(DP-OL) 상에 배치되어 표시 소자층(DP-OL)을 밀봉할 수 있다. 봉지층(TFL)은 무기막 및 유기막을 포함할 수 있다. 예를 들어, 봉지층(TFL)은 복수의 무기막들 및 복수의 무기막들 사이에 배치된 유기막을 포함할 수 있다. 그러나, 봉지층(TFL)의 구조가 이에 제한되는 것은 아니다. 무기막은 수분 및/또는 산소로부터 표시 소자층(DP-OL)을 보호할 수 있다. 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OL)을 보호할 수 있다.
예를 들어, 봉지층(TFL)의 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 봉지층(TFL)의 유기막은 아크릴 계열 수지를 포함할 수 있다. 그러나, 무기막 및 유기막의 물질이 상기 예에 제한되는 것은 아니다.
도 6은 일 실시예에 따른 입력 감지 부재의 평면도이다. 도 7a 및 도 7b는 도 6에 도시된 입력 감지 부재의 일부 구성을 도시한 평면도들이다.
도 6을 참조하면, 입력 감지 부재(ISP)는 복수의 센싱 전극들 및 복수의 신호 라인들을 포함할 수 있다. 일 실시예에 따른 입력 감지 부재(ISP)는 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)을 포함할 수 있다. 입력 감지 부재(ISP)는 제1 센싱 전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호 라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
입력 감지 부재(ISP)는 액티브 영역(AA) 및 주변 영역(NAA)을 포함할 수 있고, 이는 상술한 표시 모듈(DM)의 액티브 영역(AA) 및 주변 영역(NAA)에 대응될 수 있다. 본 명세서에서 입력 감지 부재(ISP)의 액티브 영역(AA)은 센싱 전극들이 배치되어 외부 입력을 감지하는 감지 영역으로 정의될 수 있다. 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)은 액티브 영역(AA)에 배치될 수 있고, 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 신호 라인들(SL2-1 내지 SL2-4)은 주변 영역(NAA)에 배치될 수 있다.
입력 감지 부재(ISP)는 가드 패드(G-PD) 및 입력 패드들(I-PD)을 포함할 수 있다. 가드 패드(G-PD) 및 입력 패드들(I-PD)은 주변 영역(NAA)에 입력 감지 부재(ISP)의 일 단에 인접하게 정의되는 입력 패드 영역(PLD-I)에 배치될 수 있다. 가드 패드(G-PD)와 입력 패드들(I-PD)은 입력 감지 부재(ISP)의 일 단의 연장 방향을 따라 배열될 수 있고, 도 6에 도시된 것처럼 가드 패드(G-PD) 및 입력 패드들(I-PD)은 제2 방향(DR2)을 따라 배열될 수 있다. 가드 패드(G-PD) 및 입력 패드들(I-PD)은 회로 기판이 연결되는 부분일 수 있다. 가드 패드(G-PD)와 입력 패드들(I-PD)은 동일 공정을 통해 형성되며, 동일 층 상에 배치될 수 있다. 그러나 실시예가 반드시 이에 한정되지 않는다.
입력 패드들(I-PD)은 입력 감지 부재(ISP)의 신호 라인들과 일체의 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 입력 패드들(I-PD)은 상술한 화소 패드들(D-PD)과 동일 층 상에 배치될 수 있고, 절연층을 관통하는 컨택홀을 통해 입력 감지 부재(ISP)의 신호 라인들의 말단부에 연결될 수 있다.
제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)과 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 신호 라인들(SL2-1 내지 SL2-4)은 도 3에 도시된 제1 절연층(IS-IL1)의 상면 상에 배치될 수 있다. 그러나 이에 한정되지 않고, 일 실시예에서 제1 절연층(IS-IL1)은 생략될 수 있으며, 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)과 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 신호 라인들(SL2-1 내지 SL2-4)은 표시 패널(DP)이 제공하는 베이스 면 상에 직접 배치될 수 있다.
일 실시예의 입력 감지 부재(ISP)는 정전 용량식 터치 센서일 수 있다. 입력 감지 부재(ISP)는 제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4) 사이의 상호 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 어느 하나는 구동 신호(driving signal)을 수신하고, 다른 하나는 제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4) 사이의 정전 용량 변화량을 감지 신호(sensing signal)로써 출력할 수 있다.
제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4)은 서로 교호되며 배열될 수 있다. 제1 센싱 전극들(IE1-1 내지 IE1-5)은 제1 방향(DR1)을 따라 n개의 행으로 배열될 수 있다. 제2 센싱 전극들(IE2-1 내지 IE2-4)은 제2 방향(DR2)을 따라 m개의 열로 배열될 수 있다. 여기서, n과 m 각각은 2 이상의 자연수일 수 있다. 도 6은 예시적으로 5개의 행으로 배열된 제1 센싱 전극들(IE1-1 내지 IE1-5)과 4개의 열로 배열된 제2 센싱 전극들(IE2-1 내지 IE2-4)을 도시하였다.
제1 센싱 전극들(IE1-1 내지 IE1-5) 각각은 제2 센싱 전극들(IE2-1 내지 IE2-4)이 배열된 제2 방향(DR2)으로 연장될 수 있다. 제2 센싱 전극들(IE2-1 내지 IE2-4) 각각은 제1 센싱 전극들(IE1-1 내지 IE1-5)이 배열된 제1 방향(DR1)으로 연장될 수 있다. 제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4)은 서로 전기적으로 절연된 전극들일 수 있다.
한편, 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)의 개수, 길이, 형상 또는 면적은, 도 6에 도시된 것에 한정되지 않고, 센싱 전극들의 배치, 면적 및 액티브 영역(AA)의 면적 등에 따라 달라질 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5) 각각은 n개의 행으로 배열된 제1 센싱 전극들(IE1-1 내지 IE1-5) 중 대응하는 행의 제1 센싱 전극에 연결될 수 있다. 제1 신호 라인들(SL1-1 내지 SL1-5)의 일 단들은 각각 제1 센싱 전극들(IE1-1 내지 IE1-5)의 양쪽 말 단들 중 하나의 단들에 연결될 수 있다. 제1 신호 라인들(SL1-1 내지 SL1-5)의 타 단들은 각각 입력 패드들(I-PD) 중 대응되는 입력 패드(I-PD)에 연결될 수 있다.
도 6은 제1 신호 라인들(SL1-1 내지 SL1-5)이 각각 제1 센싱 전극들(IE1-1 내지 IE1-5)의 좌측 일 단들에 연결된 실시예를 도시하였다. 그러나 이에 한정되지 않고, 제1 신호 라인들(SL1-1 내지 SL1-5) 중 일부는 제1 센싱 전극들(IE1-1 내지 IE1-5)의 우측 타 단에 연결될 수 있다.
제2 신호 라인들(SL2-1 내지 SL2-4) 각각은 m개의 열로 배열된 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 대응하는 열의 제2 센싱 전극에 연결될 수 있다. 제2 신호 라인들(SL2-1 내지 SL2-4)의 일 단들은 각각 감지 패드 영역(PLD-I)에 인접한 제2 센싱 전극들(IE2-1 내지 IE2-4)의 일 단들에 연결될 수 있다. 도 6은 제2 신호 라인들(SL2-1 내지 SL2-4)이 각각 제2 센싱 전극들(IE2-1 내지 IE2-4)의 하측 일 단들에 연결된 실시예를 도시하였다. 제2 신호 라인들(SL2-1 내지 SL2-4)의 타 단들은 각각 입력 패드들(I-PD) 중 대응되는 입력 패드(I-PD)에 연결될 수 있다.
제1 센싱 전극들(IE1-1 내지 IE1-5) 각각은 액티브 영역(AA)에 배치된 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함할 수 있다. 하나의 제1 센싱 전극을 기준으로, 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 연결부들(CP1) 각각은 제2 방향(DR2)에서 서로 인접한 제1 센서부들(SP1)을 연결할 수 있다.
제2 센싱 전극들(IE2-1 내지 IE2-4) 각각은 액티브 영역(AA)에 배치된 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함할 수 있다. 하나의 제2 센싱 전극을 기준으로, 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 배열될 수 있다. 제2 연결부들(CP2) 각각은 제1 방향(DR1)에서 서로 인접한 제2 센서부들(SP2)을 연결할 수 있다.
제1 및 제2 연결부들(CP1, CP2) 각각은 평면 상에서 서로 교차할 수 있다. 제1 및 제2 연결부들(CP1, CP2)은 서로 다른 층상에 배치되어 서로 중첩할 수 있다. 그러나 이에 한정되지 않고, 제1 연결부들(CP1) 또는 제2 연결부들(CP2)은 "<" 의 굽은선 및/또는 ">"의 굽은선 형태로 변형될 수 있다. 예를 들어, 제2 연결부들(CP2) 각각은 굽은선 형태를 가질 수 있고, 굽은선 형태의 제2 연결부들(CP2)은 평면 상에서 제1 센서부들(SP1)에 중첩할 수 있다.
도 6은 일 실시예에 따른 제1 센싱 전극들(IE1-1 내지 IE1-5)과 제2 센싱 전극들(IE2-1 내지 IE2-4)의 형상을 예시적으로 도시하였으며, 센싱 전극들의 형상은 이에 제한되지 않는다. 센싱 전극들의 센서부들의 형상은 도 6에 도시된 마름모 형상에 한정되지 않고, 다양한 다각형 형상을 가질 수 있다.
일 실시예의 입력 감지 부재(ISP)는 액티브 영역(AA)에 배치된 가드 전극(GD) 및 주변 영역(NAA)에 배치된 가드 라인(GL)을 포함할 수 있다. 가드 전극(GD)은 가드 라인(GL)에 전기적으로 연결될 수 있다.
가드 전극(GD)은 액티브 영역(AA) 내에서 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 최외측에 배치된 센싱 전극의 주변에 인접하게 배치될 수 있다. 도 6을 참조하면, 가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5) 중 최외측에 배치된 제1 센싱 전극(IE1-1) 주변에 배치될 수 있다.
n개의 행으로 배열된 제1 센싱 전극들(IE1-1 내지 IE1-5) 중 제1 방향(DR1)에서 입력 패드들(I-PD)로부터 가장 멀리 이격되어 배치된 행을 첫번째 행으로 정의할 수 있고, 입력 패드들(I-PD)에 가장 인접하게 배치된 행을 n번째(도 6에서는 5번째 행) 행으로 정의할 수 있다. 가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5) 중 입력 패드들(I-PD)로부터 가장 멀리 이격된 첫번째 행의 제1 센싱 전극(IE1-1) 주변에 배치될 수 있다.
첫번째 행의 제1 센싱 전극(IE1-1)에 인접하게 배치된 가드 전극(GD)은 제1 센싱 전극(IE1-1)의 연장 방향(도 6의 실시예에서 제2 방향(DR2))을 따라 연장될 수 있다. 가드 전극(GD)은 제1 방향(DR1)에서 첫번째 행의 제1 센싱 전극(IE1-1)의 최외측에 배치될 수 있다.
구체적으로, 가드 전극(GD)은 첫번째 행의 제1 센싱 전극(IE1-1)과 두번째 행의 제1 센싱 전극(IE1-2) 사이에 배치되지 않고, 평면 상에서 첫번째 행의 제1 센싱 전극(IE1-1)을 사이에 두고 두번째 행의 제1 센싱 전극(IE1-2)과 이격될 수 있다. 가드 전극(GD)이 첫번째 행의 제1 센싱 전극(IE1-1) 보다 바깥쪽에 배치됨에 따라, 가드 전극(GD)은 액티브 영역(AA)의 중심에 제공되는 주된 감지 영역의 상호 정전 용량 변화량 감지에 영향을 미치지 않을 수 있고, 동시에 외측 영역에 배치된 센싱 전극의 터치 감도를 개선시킬 수 있다.
가드 전극(GD)은 첫번째 행의 제1 센싱 전극(IE1-1)의 최외측 경계를 따라 배치될 수 있다. 가드 전극(GD)의 형상은 제1 센싱 전극(IE1-1)의 최외측의 경계의 형상에 대응할 수 있다. 도 6은 첫번째 행의 제1 센싱 전극(IE1-1)의 경계를 따라 지그 재그 형상을 갖는 가드 전극(GD)을 예시적으로 도시하였다. 가드 전극(GD)은 첫번째 행의 제1 센싱 전극(IE1-1)의 제1 센서부들(SP1) 및 제1 연결부들(CP1)의 경계를 따라 배치될 수 있다. 구체적으로, 가드 전극(GD)은 첫번째 행의 제1 센싱 전극(IE1-1)의 제1 센서부들(SP1) 및 제1 연결부들(CP1)의 경계를 따라 배치될 수 있다.
일 실시예에서, 제2 센싱 전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2) 중 일부는 평면 상에서 첫번째 행의 제1 센싱 전극(IE1-1) 보다 상측에 배치될 수 있다. 이 경우, 가드 전극(GD)은 첫번째 행의 제1 센싱 전극(IE1-1)의 제1 센서부들(SP1) 및 제1 연결부들(CP1)의 경계와 최상측에 배치된 제2 센서부들(SP2)의 경계 사이에 배치될 수 있다. 그러나 이에 한정되지 않고, 제2 센서부들(SP2) 중 최상측에 배치된 제2 센싱 전극(IE2-1 내지 IE2-4)의 제2 센서부들(SP2)은 평면 상에서 첫번째 행의 제1 센싱 전극(IE1-1)보다 하부에 배치될 수도 있다.
가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)과 전기적으로 절연될 수 있다. 예를 들어, 가드 전극(GD)은 평면 상에서 첫번째 행의 제1 센싱 전극(IE1-1)의 제1 센서부들(SP1) 및 제1 연결부들(CP1)과 이격되어 배치될 수 있다. 또한, 가드 전극(GD)은 평면 상에서 최상측에 배치되며 제2 방향(DR2)을 따라 배열된 제2 센싱 전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2)과 이격되어 배치될 수 있다.
가드 전극(GD)은 도전성 물질을 포함할 수 있다. 가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5)의 물질과 동일한 물질을 포함할 수 있다. 제1 센싱 전극들(IE1-1 내지 IE1-5) 제조 단계에서, 가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5)과 동시에 형성될 수 있다. 따라서, 본 발명 일 실시예의 가드 전극(GD)은 복잡한 공정 단계 추가나 막대한 공정 비용 추가 없이 용이하게 제조될 수 있다.
가드 라인(GL)의 일 단은 가드 전극(GD)의 일 단에 연결될 수 있다. 가드 라인(GL)의 타 단은 가드 패드(G-PD)에 연결될 수 있다.
가드 라인(GL)은 첫번째 행의 제1 센싱 전극(IE1-1)에 연결된 제1 신호 라인(SL1-1)(이하, 첫번째 행의 제1 신호 라인(SL1-1)으로 칭함)의 연결 방향과 동일 방향으로 가드 전극(GD)에 연결될 수 있다. 도 6을 참조하면, 첫번째 행의 제1 신호 라인(SL1-1)은 제1 센싱 전극(IE1-1)의 좌측 일 단에 연결될 수 있고, 가드 라인(GL)도 가드 전극(GD)의 좌측 일 단에 연결될 수 있다.
가드 라인(GL)은 제1 신호 라인들(SL1-1 내지 SL1-5) 중 최외곽에 배치된 신호 라인의 주변에 배치될 수 있다. 도 6을 참조하면, 입력 패드들(I-PD)로부터 가장 멀리 이격되어 배치된 첫번째 행의 제1 센싱 전극(IE1-1)에 연결된 제1 신호 라인(SL1-1)은 제1 신호 라인들(SL1-1 내지 SL1-5) 중 가장 최외곽에 배치될 수 있다. 구체적으로, 제1 신호 라인들(SL1-1 내지 SL1-5)은 제2 방향(DR2)을 따라 배열된 입력 패드들(I-PD)에 각각 연결되며, 평면 상에서 제2 방향(DR2)을 따라 이격될 수 있고, 첫번째 행의 제1 신호 라인(SL1-1)은 제2 방향(DR2)에서 가장 최외곽에 배치될 수 있다.
입력 패드들(I-PD)로부터 가장 멀리 이격되어 배치된 첫번째 행의 제1 센싱 전극(IE1-1)에 연결된 제1 신호 라인(SL1-1)의 길이는 제1 신호 라인들(SL1-1 내지 SL1-5) 중 가장 클 수 있다. 입력 패드들(I-PD)로부터 가장 인접하게 배치된 n번째 행의 제1 센싱 전극(도 6에서 다섯번째 행의 제1 센싱 전극(IE1-5))에 연결된 제1 신호 라인(SL1-5)의 길이는 제1 신호 라인들(SL1-1 내지 SL1-5) 중 가장 작을 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5) 각각은 제1 센싱 전극들(IE1-1 내지 IE1-5)의 일 측으로부터 제2 방향(DR2)으로 연장된 제1 라인 부분(L-1) 및 제1 라인 부분(L-1)에 연결되며, 입력 패드(I-PD)를 향해 제1 방향(DR1)으로 연장된 제2 라인 부분(L-2)을 포함할 수 있다. 도 6은 첫번째 행의 제1 신호 라인(SL1-1)의 제1 라인 부분(L-1) 및 제2 라인 부분(L-2)을 표시하였다. 입력 패드(I-PD)로부터 가장 멀리 이격된 첫번째 행의 제1 센싱 전극(IE1-1)과 입력 패드(I-PD)를 전기적으로 연결시키는 제1 신호 라인(SL1-1)의 제2 라인 부분(L-2)의 길이는 제1 신호 라인들(SL1-1 내지 SL1-5) 중 가장 클 수 있다.
가드 라인(GL)은 평면 상에서 제1 신호 라인들(SL1-1 내지 SL1-5) 중 길이가 가장 긴 첫번째 행의 제1 신호 라인(SL1-1)의 바깥쪽에 첫번째 행의 제1 신호 라인(SL1-1)을 따라 배치될 수 있다. 따라서, 가드 라인(GL)은 첫번째 행의 제1 신호 라인(SL1-1) 보다 주변 영역(NAA)의 최외측에 인접하게 배치될 수 있다.
가드 라인(GL)은 제1 신호 라인들(SL1-1 내지 SL1-5) 사이에 배치되지 않고, 제1 신호 라인들(SL1-1 내지 SL1-5)의 바깥쪽에 배치될 수 있다. 따라서, 가드 라인(GL)은 평면 상에서 첫번째 행의 제1 신호 라인(SL1-1)을 사이에 두고 두번째 행의 제1 신호 라인(SL1-2)과 이격될 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5) 중 길이가 가장 긴 첫번째 행의 제1 신호 라인(SL1-1)은 표시 패널(DP)의 구동회로(GDC)나 신호 라인들(SGL)과 같은 주변 도전 패턴들에 의한 커플링(coupling)에 상대적으로 취약할 수 있고, 기생 커플링이 발생할 수 있다. 따라서, 첫번째 행의 제1 신호 라인(SL1-1)로부터 구동 신호를 전달 받은 첫번째 행의 제1 센싱 전극(IE1-1)은 기생 커플링에 의해 구동 신호의 레벨이 증가하는 현상이 발생할 수 있다. 또한, 제1 센싱 전극(IE1-1)에는 액티브 영역(AA)내에 배치된 표시 패널(DP)의 공통 전극과 같은 도전 패턴에 의해 기생 커플링이 발생할 수 있다.
가드 패드(G-PD)에 연결된 가드 라인(GL)에는 가드 라인(GL)과 인접하게 배치된 첫번째 행의 제1 신호 라인(SL1-1)에 인가된 구동 신호와 동일한 신호가 인가될 수 있다. 가드 라인(GL)에 인가된 신호는 가드 라인(GL)에 연결된 가드 전극(GD)에 전달 될 수 있다.
가드 라인(GL)은 주변 영역(NAA)에 배치된 신호 라인을 따라 배치됨으로써, 기생 커플링에 의한 신호 라인의 구동 신호 변화를 방지할 수 있다. 가드 전극(GD)은, 액티브 영역(AA) 내에서 외측에 배치됨에 따라 외부 요인에 의한 기생 커플링에 취약한 센싱 전극을 따라 배치됨으로써, 센싱 전극이 사용자의 외부 입력을 제대로 인식하지 못하거나 잘못 인식하는 것을 방지할 수 있다.
가드 전극(GD)은 가드 전극(GD)에 인접하게 배치된 센싱 전극의 구동 신호에 노이즈가 발생하는 것을 완충할 수 있다. 가드 전극(GD)은 센싱 전극에 인가되는 구동 신호가 사용자의 외부 입력이 아닌 다른 요인에 의해 변화하는 것을 최소화할 수 있다.
가드 전극(GD) 및 가드 라인(GL)은 특정 상황이나 환경에서 발생하는 고스트 터치 현상을 감소시킬 수 있다. 고스트 터치 현상이란 액티브 영역(AA) 내에서 터치 이벤트와 같은 사용자의 외부 입력이 발생되지 않는 영역에서 노이즈 신호가 증폭되어 터치가 발생한 것처럼 동작하는 현상을 의미한다. 따라서, 본 발명은 가드 라인(GL) 및 가드 전극(GD)을 배치함으로써, 노이즈에 강건한 입력 감지 부재(ISP)를 제공할 수 있고, 일 실시예의 입력 감지 부재(ISP)의 터치 감도 및 신뢰성은 향상될 수 있다.
도 7a 및 도 7b은 입력 감지 부재(ISP)의 구성들 중 동일 층 상에 배치된 일부 구성의 평면도들을 각각 도시하였다. 이해의 편의를 위해, 주변 영역(NAA)에 배치된 신호 라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2-4) 및 가드 라인(GL)은 도 7a 및 도 7b 모두에 도시하였으나, 신호 라인들(SL1-1 내지 SL1-5, SL2-1 내지 SL2-4) 및 가드 라인(GL)은 도 3의 제1 도전층(IS-CL1) 또는 제2 도전층(IS-CL2)에 형성될 수 있다.
도 7a를 참조하면, 제1 감지 전극들(IE1-1 내지 IE1-5)의 제1 센서부들(SP1), 제1 연결부들(CP1), 제2 감지 전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2) 및 가드 전극(GD)은 동일 층 상에 배치될 수 있다. 제1 감지 전극들(IE1-1 내지 IE1-5), 제2 센서부들(SP2) 및 가드 전극(GD)은 도 3의 제1 도전층(IS-CL1) 또는 제2 도전층(IS-CL2)에 형성될 수 있다.
제1 센서부들(SP1) 및 제2 센서부들(SP2)은 서로 교호되며 배열될 수 있다. 하나의 제2 센싱 전극을 구성하며 동일 층 상에 배치된 제2 센서부들(SP2)은 평면 상에서 제1 방향(DR1)을 따라 제1 연결부(CP1)를 사이에 두고 이격될 수 있다.
도 7b를 참조하면, 제2 감지 전극들(IE2-1 내지 IE2-4)의 제2 연결부들(CP2)은 제1 감지 전극들(IE1-1 내지 IE1-5), 제2 센서부들(SP2) 및 가드 전극(GD)과 상이한 층 상에 배치될 수 있다. 제2 연결부들(CP2)은 절연층(예를 들어, 도 3의 제2 절연층(IS-IL2))을 관통하는 컨택홀을 통해 중첩하는 제2 센서부들(SP2)에 연결될 수 있다. 제2 연결부들(CP2)은 제1 방향(DR1)에서 서로 인접하게 배열된 제2 센서부들(SP2)을 전기적으로 연결시킬 수 있다.
도 7b는 굽은 형태를 갖는 제2 연결부들(CP2)을 도시하였다. 굽은 형태를 갖는 제2 연결부들(CP2)은 제1 센서부들(SP1) 및 제2 센서부들(SP2)의 일 부분에 중첩할 수 있다. 그러나 이에 한정되지 않고, 제2 연결부들(CP2)은 제1 연결부들(CP1)과 상이한 층 상에 배치되어 전기적으로 절연되며, 평면 상에서 제1 연결부들(CP1)과 교차하는 형태를 가질 수 있다.
제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4) 각각은 메쉬 패턴 형상을 가질 수 있다. 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 표시 패널(DP)의 전극들과의 기생 커패시턴스가 감소될 수 있다. 또한, 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 상술한 발광 영역(PXA)에 비중첩할 수 있고, 전자 장치(ED)의 외부에서 센싱 전극들이 시인되는 것을 방지할 수 있다.
가드 전극(GD)은 메쉬 패턴 형상을 가질 수 있다. 이에 따라, 가드 전극(GD)이 배치된 영역과 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)이 배치된 영역과의 시인성 차이가 방지 될 수 있다.
도 8a는 일 실시예에 따른 입력 감지 부재의 확대 평면도이다. 도 8b는 일 실시예에 따른 표시 모듈의 단면도이다. 도 8a 및 도 8b에 도시된 각 구성들은 상술한 설명이 동일하게 적용될 수 있다.
도 8a에 도시된 입력 감지 부재(ISP)의 평면도는 제1 연결부(CP1) 및 제2 연결부(CP2)가 배치된 영역에 대응된다. 도 8b에 도시된 표시 모듈(DM)의 단면도는 입력 감지 부재(ISP)의 제2 연결부(CP2)가 배치된 영역에 대응된다.
도 8a를 참조하면, 동일 층상에 배치된 제1 센서부(SP1), 제1 연결부(CP1), 제2 센서부(SP2) 및 가드 전극(GD) 각각은 메쉬 패턴 형상을 가질 수 있다. 가드 전극(GD)은 제1 센서부들(SP1) 중 최상측에 배치된 제1 센서부들(SP1) 및 제1 연결부들(CP1)의 경계를 따라 배치될 수 있다. 일 실시예에서 제2 센서부들(SP2) 중 최상측에 배치된 제2 센서부들(SP2)은 첫번째 행의 제1 센싱 전극(IE1-1, 도 7a 참조)의 제1 센서부들(SP1) 보다 상측에 배치될 수 있고, 이 경우 가드 전극(GD)은 최상측에 배치된 제2 센서부들(SP2)의 경계와 제1 센서부들(SP1) 및 제1 연결부들(CP1)의 경계 사이에 배치될 수 있다. 그러나 이에 한정되지 않고, 제2 센서부들(SP2) 중 최상측에 배치된 제2 센서부들(SP2)은 평면 상에서 첫번째 행의 제1 센싱 전극(IE1-1, 도 7a 참조)의 제1 센서부들(SP1) 보다 하부에 배치될 수 있다. 이 경우 가드 전극(GD)은 평면 상에서 액티브 영역(AA, 도 7a 참조) 내에서 최상측에 배치될 수 있다.
제2 연결부들(CP2) 각각은 제1 방향(DR1)에서 서로 인접한 두 개의 제2 센서부들(SP2)을 전기적으로 연결시킬 수 있다. 제2 연결부들(CP2) 각각은 절연층을 관통하여 형성되는 컨택홀(CNT-H)을 통해 제2 센서부들(SP2)에 접속될 수 있다. 제2 연결부들(CP2)은 평면상에서 중첩하는 제1 센서부들(SP1), 제1 연결부들(CP1) 및 가드 전극(GD)과 절연층에 의해 서로 전기적으로 절연될 수 있다.
일 실시예의 입력 감지 부재(ISP)는 더미 패턴들(DUP)을 더 포함할 수 있다. 더미 패턴들(DUP)은 상술한 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4) 사이에 배치될 수 있다. 예를 들어, 더미 패턴들(DUP)은 제1 센서부들(SP1)과 제2 센서부들(SP2) 사이에 배치될 수 있다.
더미 패턴들(DUP) 각각은 전기적으로 플로팅 된 전극일 수 있다. 더미 패턴들(DUP)은 제1 센싱 전극들(IE1-1 내지 IE1-5), 제2 센싱 전극들(IE2-1 내지 IE2-4) 및 가드 전극(GD)과 전기적으로 절연된 패턴들 일 수 있다. 더미 패턴들(DUP)은 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)이 배치된 영역과 배치되지 않은 영역 사이의 시인성 차이를 방지할 수 있다. 더미 패턴들(DUP)은 기생 커패시턴스를 감소시킬 수 있다. 한편, 별도로 도시하지 않았지만, 더미 패턴들(DUP) 중 일부는 가드 전극(GD)과 최상측에 배치된 제2 센서부들(SP2) 사이에 배치될 수도 있다. 그러나, 이에 제한되지 않고, 더미 패턴들(DUP)은 생략될 수 있다.
도 8b를 참조하면, 입력 감지 부재(ISP)는 서로 교차하여 적층된 제1 내지 제3 절연층(IS-IL1~IS-IL3)과 제1 및 제2 도전층(IS-CL1, IS-CL2)을 포함할 수 있다. 입력 감지 부재(ISP)의 절연층 및 도전층에 관한 설명은 도 3을 참조하여 상술한 설명이 동일하게 적용될 수 있다.
제1 도전층(IS-CL1)은 제1 절연층(IS-IL1) 상에 배치되며, 제2 연결부들(CP2)을 포함할 수 있다. 즉, 제2 연결부들(CP2)은 제1 절연층(IS-IL1) 상에 직접 배치 될 수 있다. 그러나, 이에 한정되지 않고, 제1 절연층(IS-IL1)은 생략될 수 있고, 제2 연결부들(CP2)은 표시 패널(DP) 상에 직접 배치될 수 있다.
제2 절연층(IS-IL2)은 제2 연결부들(CP2) 상에 배치될 수 있다. 제2 절연층(IS-IL2)은 제2 절연층(IS-IL2)을 관통하여 형성되는 컨택홀들(CNT-H)이 정의될 수 있다.
제2 도전층(IS-CL2)은 제2 절연층(IS-IL2) 상에 배치되며, 제1 센서부들(SP1), 제1 연결부들(CP1, 도 8a 참조), 제2 센서부들(SP2) 및 가드 전극(GD)을 포함 할 수 있다. 단면상에서 제1 센서부들(SP1), 제2 센서부들(SP2) 및 가드 전극(GD)은 서로 이격되며 전기적으로 절연될 수 있다.
컨택홀들(CNT-H)은 제2 센서부들(SP2)과 제2 연결부들(CP2)이 서로 중첩하는 일 영역 내에 형성되며, 제2 센서부(SP2)와 제2 연결부(CP2)는 컨택홀들(CNT-H)을 통해 전기적으로 연결될 수 있다. 따라서, 단면상에서 제1 센서부(SP1) 및 가드 전극(GD)을 사이에 두고 이격된 제2 센서부들(SP2)은 제2 연결부(CP2)를 통해 서로 전기적으로 연결될 수 있다.
제1 센서부(SP1) 및 가드 전극(GD)은 두께 방향에서 제2 절연층(IS-IL2)을 사이에 두고 제2 연결부(CP2)와 이격될 수 있다. 제1 센서부(SP1) 및 가드 전극(GD)은 제2 절연층(IS-IL2)에 의해 제2 연결부(CP2)와 전기적으로 절연될 수 있다.
제3 절연층(IS-IL3)은 제2 도전층(IS-CL2) 상에 배치될 수 있다. 제3 절연층(IS-IL3)은 제1 센서부들(SP1), 제1 연결부들(CP1, 도 8a 참조), 제2 센서부들(SP2) 및 가드 전극(GD)을 커버하며 평탄한 상면을 제공할 수 있다.
한편, 일 실시예에 따른 입력 감지 부재(ISP)는 도 8b에 도시된 것에 한정되지 않는다. 예를 들어, 제1 도전층(IS-CL1)은 제1 센서부들(SP1), 제1 연결부들(CP1, 도 8a 참조), 제2 센서부들(SP2) 및 가드 전극(GD)을 포함할 수 있고, 제2 도전층(IS-CL2)은 제2 연결부들(CP2)을 포함할 수 있다.
도 9는 일 실시예에 따른 입력 감지 부재의 평면도이다. 도 10a 및 도 10b는 도 9의 입력 감지 부재의 일부 구성을 도시한 평면도들이다.
도 9에 도시된 입력 감지 부재(ISP)의 구성들은 도 6에 도시된 실시예의 구성들과 실질적으로 동일하며 각 구성들에 관한 설명이 동일하게 적용될 수 있다. 다만, 도 9에 도시된 일 실시예의 입력 감지 부재(ISP)는 도 6에 도시된 실시예와 비교했을 때 가드 전극(GD) 및 가드 라인(GL)의 배치에 일부 차이가 있다. 이후 도면들을 참조하여 차이점을 중심으로 설명하도록 한다.
도 9를 참조하면, m개의 열로 배열된 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 제2 방향(DR2)에서 가장 좌측에 배치된 제2 센싱 전극(IE2-1)을 첫번째 열로 정의할 수 있고, 가장 우측에 배치된 제2 센싱 전극(IE2-4)을 m번째(도 9에서는 4번째 열) 열로 정의할 수 있다. 일 실시예에서 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 첫번째 열의 제2 센싱 전극(IE2-1)은 제2 센싱 전극들(IE2-1 내지 IE2-4) 각각에 전기적으로 연결된 입력 패드들(I-PD)로부터 가장 멀리 이격되어 배치될 수 있다. 그러나, 반드시 이에 한정되지 않고, 제2 센싱 전극들(IE2-1 내지 IE2-4)과 이에 연결된 입력 패드들(I-PD) 사이의 거리는 입력 패드들(I-PD)의 배치 위치 및 배열에 따라 달라질 수 있다.
가드 전극(GD)은 액티브 영역(AA) 내에서 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 최외측에 배치된 제2 센싱 전극의 주변에 인접하게 배치될 수 있다. 도 9를 참조하면, 가드 전극(GD)은 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 제2 방향(DR2)에서 가장 좌측에 배치된 제2 센싱 전극(IE2-1)(이하, 첫번째 열의 제2 센싱 전극(IE2-1)) 주변에 배치될 수 있다. 그러나 이에 한정되지 않고, 일 실시예에서 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 가장 우측에 배치된 제2 센싱 전극(IE2-4)이 입력 패드들(I-PD)로부터 가장 멀리 이격되어 배치될 수 있고, 가드 전극(GD)은 가장 우측에 배치된 제2 센싱 전극(IE2-4)의 주변에 배치될 수 있다.
첫번째 열의 제2 센싱 전극(IE2-1)에 인접하게 배치된 가드 전극(GD)은 제2 센싱 전극(IE2-1)의 연장 방향(도 9의 실시예에서 제1 방향(DR1))을 따라 연장될 수 있다. 가드 전극(GD)은 제2 방향(DR2)에서 첫번째 열의 제2 센싱 전극(IE2-1)의 최외측에 배치될 수 있다.
가드 전극(GD)은 평면 상에서 제2 센싱 전극들(IE2-1 내지 IE2-4) 사이에 배치되지 않고, 첫번째 열의 제2 센싱 전극(IE2-1)을 사이에 두고 두번째 열의 제2 센싱 전극(IE2-2)과 이격될 수 있다. 가드 전극(GD)이 최외측에 배치된 제2 센싱 전극의 바깥쪽에 배치됨에 따라, 가드 전극(GD)은 센싱 전극들 사이에 형성된 상호 정전 용량의 변화량 감지에 영향을 미치지 않을 수 있고, 동시에 외측 영역에 배치된 센싱 전극의 터치 감도를 개선시킬 수 있다.
가드 전극(GD)은 첫번째 열의 제2 센싱 전극(IE2-1)의 최외측 경계를 따라 배치될 수 있다. 가드 전극(GD)의 형상은 제2 센싱 전극(IE2-1)의 최외측의 경계의 형상에 대응할 수 있다. 가드 전극(GD)은 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 센서부들(SP2) 및 제2 연결부들(CP2)의 경계를 따라 배치될 수 있다.
가드 전극(GD)은 제1 센싱 전극들(IE1-1 내지 IE1-5) 및 제2 센싱 전극들(IE2-1 내지 IE2-4)과 전기적으로 절연될 수 있다. 예를 들어, 가드 전극(GD)은 평면 상에서 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 센서부들(SP2) 및 제2 연결부들(CP2)과 이격되어 배치될 수 있다.
일 실시예에서 제1 센싱 전극들(IE1-1 내지 IE1-5)의 제1 센서부들(SP1) 중 일부는 첫번째 열의 제2 센싱 전극(IE2-1) 보다 좌측에 배치될 수 있다. 이 경우, 가드 전극(GD)은 첫번째 열의 제2 센싱 전극(IE2-1)과 가장 좌측에 배치된 제1 센서부들(SP1) 사이에 이격되어 배치될 수 있다. 그러나 이에 한정되지 않고, 센싱 전극의 구성들 중 첫번째 열의 제2 센싱 전극(IE2-1)이 가장 좌측에 배치될 수 있고, 이 경우 가드 전극(GD)은 액티브 영역(AA) 내에서 첫번째 열의 제2 센싱 전극(IE2-1)을 따라 가장 최외측에 배치될 수 있다.
가드 라인(GL)은 첫번째 열의 제2 센싱 전극(IE2-1)에 연결된 제2 신호 라인(SL2-1)(이하, 첫번째 열의 제2 신호 라인(SL2-1)으로 칭함)의 연결 방향과 동일 방향으로 가드 전극(GD)에 연결될 수 있다. 도 9를 참조하면, 첫번째 열의 제2 신호 라인(SL2-1)처럼 가드 라인(GL)은 가드 전극(GD)의 하측 일 단에 연결될 수 있다.
가드 라인(GL)은 제2 신호 라인들(SL2-1 내지 SL2-4) 중 입력 패드들(I-PD)로부터 가장 길게 연장된 신호 라인 주변에 배치될 수 있다. 도 9를 참조하면, 제2 신호 라인들(SL2-1 내지 SL2-4)에 대응하여 연결된 입력 패드들(I-PD)은 우측 하단에 배열될 수 있고, 제2 센싱 전극들(IE2-1 내지 IE2-4)과 제2 신호 라인들(SL2-1 내지 SL2-4)이 연결되는 지점들로부터 입력 패드들(I-PD)까지 거리는 제2 센싱 전극들(IE2-1 내지 IE2-4) 마다 상이할 수 있다.
도 9를 참조하면, 첫번째 열의 제2 센싱 전극(IE2-1)과 제2 신호 라인(SL2-1)이 연결되는 지점으로부터 입력 패드(I-PD)까지의 거리는 제2 센싱 전극들(IE2-1 내지 IE2-4) 중 첫번째 열의 제2 센싱 전극(IE2-1)이 가장 클 수 있다. 이에 따라, 첫번째 열의 제2 신호 라인(SL2-1)의 길이가 제2 신호 라인들(SL2-1 내지 SL2-4) 중 가장 클 수 있다. 그러나 이에 한정되지 않고, 제2 신호 라인들(SL2-1 내지 SL2-4)의 길이는 입력 패드들(I-PD)의 배열 위치에 따라 달라질 수 있다.
제2 신호 라인들(SL2-1 내지 SL2-4) 각각은 제2 센싱 전극들(IE2-1 내지 IE2-4)의 일 측으로부터 제1 방향(DR1)으로 연장된 제3 라인 부분(L-3) 및 제3 라인 부분(L-3)에 연결되며, 입력 패드(I-PD)를 향해 제2 방향(DR2)으로 연장된 제4 라인 부분(L-4)을 포함할 수 있다. 도 9는 첫번째 열의 제2 신호 라인(SL2-1)의 제3 라인 부분(L-3) 및 제4 라인 부분(L-4)을 표시하였다. 입력 패드(I-PD)로부터 멀리 이격된 첫번째 열의 제2 센싱 전극(IE2-1)에 연결된 제2 신호 라인(SL2-1)의 제4 라인 부분(L-4)의 길이는 제2 신호 라인들(SL2-1 내지 SL2-4) 중 가장 클 수 있다.
가드 라인(GL)은 평면 상에서 제2 신호 라인들(SL2-1 내지 SL2-4) 중 길이가 가장 긴 제2 신호 라인의 주변에 배치될 수 있다. 도 9를 참조하면, 가드 라인(GL)은 제2 신호 라인들(SL2-1 내지 SL2-4) 중 길이가 가장 긴 첫번째 열의 제2 신호 라인(SL2-1)을 따라 인접하게 배치될 수 있다. 가드 라인(GL)은 제2 신호 라인들(SL2-1 내지 SL2-4) 사이에 배치되지 않을 수 있다. 따라서, 가드 라인(GL)은 평면 상에서 첫번째 열의 제2 신호 라인(SL2-1)을 사이에 두고 두번째 열의 제2 신호 라인(SL2-2)과 이격될 수 있다.
제2 신호 라인들(SL2-1 내지 SL2-4) 중 길이가 가장 긴 첫번째 열의 제2 신호 라인(SL2-1)은 표시 패널(DP)의 주변 도전 패턴들에 의한 커플링에 상대적으로 취약할 수 있고, 기생 커플링이 발생할 수 있다. 첫번째 열의 제2 신호 라인(SL2-1)으로부터 구동 신호를 전달 받은 첫번째 열의 제2 센싱 전극(IE2-1)은 기생 커플링에 의해 구동 신호의 레벨이 증가하는 현상이 발생할 수 있다. 또한, 제2 센싱 전극(IE2-1)에는 액티브 영역(AA)내에 배치된 표시 패널(DP)의 공통 전극과 같은 도전 패턴에 의해 기생 커플링이 발생할 수 있다.
가드 라인(GL)은 가드 라인(GL)과 인접하게 배치된 첫번째 열의 제2 신호 라인(SL2-1)에 인가된 구동 신호와 동일한 신호가 인가될 수 있고, 해당 신호를 가드 전극(GD)에 전달할 수 있다. 가드 라인(GL) 및 가드 전극(GD)은, 외부 요인에 의한 커플링에 상대적으로 취약한 신호 라인 및 센싱 전극의 구동 신호 레벨이 기생 커플링에 의해 증가하는 현상을 방지할 수 있다. 본 발명은 가드 라인(GL) 및 가드 전극(GD)을 포함함으로써, 노이즈에 강건하고 터치 감도가 향상된 입력 감지 부재(ISP)를 제공할 수 있다.
도 10a 및 도 10b 각각은 입력 감지 부재(ISP)의 구성들 중 동일 층 상에 배치된 일부 구성의 평면도들 각각 도시하였다. 도 10a 및 도 10b에 도시된 구성들은 실질적으로 도 7a 및 도 7b에 도시된 구성들과 동일하며, 상술한 설명이 동일하게 적용될 수 있다. 다만, 도 10a 및 도 10b에 도시된 가드 전극(GD)의 배치는 도 7a 및 도 7b 도시된 실시예와 일부 차이가 있으며 차이점을 중심으로 후술하도록 한다.
도 10a 및 도 10b를 참조하면, 제2 센싱 전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2)은 제2 연결부들(CP2)과 서로 상이한 층 상에 배치될 수 있다. 이에 따라, 첫번째 열의 제2 센싱 전극(IE2-1)을 따라 배치되는 가드 전극(GD) 또한, 서로 상이한 층 상에 배치되며 전기적으로 연결되는 부분들을 포함할 수 있다.
도 10a를 참조하면, 가드 전극(GD)은 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 센서부들(SP2)과 동일 층 상에 배치되는 제1 부분들(GD-1)을 포함할 수 있다. 가드 전극(GD)의 제1 부분들(GD-1)은 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 센서부들(SP2)의 경계를 따라 배치될 수 있다. 예를 들어, 제2 센서부들(SP2) 각각은 마름모 형상을 가질 수 있고, 가드 전극(GD)의 제1 부분들(GD-1)은 마름모 형상에 대응한 굽은 형상을 가질 수 있다.
도 10b를 참조하면, 가드 전극(GD)은 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 연결부들(CP2)과 동일 층 상에 배치되는 제2 부분들(GD-2)을 포함할 수 있다. 가드 전극(GD)의 제2 부분들(GD-2)은 제1 부분들(GD-1)과 서로 상이한 층 상에 배치될 수 있다. 제2 부분들(GD-2) 각각은 제1 방향(DR1)에서 서로 인접한 제1 부분들(GD-1)을 전기적으로 연결시킬 수 있다. 제2 부분들(GD-2)은 절연층을 관통하는 컨택홀을 통해 제1 부분들(GD-1)에 전기적으로 연결될 수 있다.
제2 부분들(GD-2)은 첫번째 열의 제2 센싱 전극(IE2-1)의 제2 연결부들(CP2)의 경계를 따라 배치될 수 있다. 예를 들어, 제2 연결부들(CP2)은 굽은 형태를 가질 수 있고, 제2 부분들(GD-2)은 제2 연결부들(CP2)의 바깥쪽에 배치되어, 제2 연결부들(CP2)에 대응되는 굽은 형태를 가질 수 있다. 그러나 이에 한정되지 않고, 가드 전극(GD)의 제2 부분들(GD-2)은 평면 상에서 직선 형상을 가질 수 있다. 제2 부분들(GD-2)의 형상은 제2 연결부들(CP2)과 절연되며, 가드 전극(GD)의 제1 부분들(GD-1)과 전기적으로 연결될 수 있다면, 어느 하나의 실시예에 한정되지 않는다.
도 11은 일 실시예에 따른 입력 감지 부재의 평면도이다. 도 11에 도시된 입력 감지 부재(ISP)의 구성들은 도 6에 도시된 실시예의 구성들과 실질적으로 동일하며 각 구성들에 관한 설명이 동일하게 적용될 수 있다. 다만, 도 11에 도시된 일 실시예의 입력 감지 부재(ISP)는 도 6의 실시예와 비교했을 때 신호 라인의 형상에 일부 차이가 있다. 이후 도 11을 참조하여 차이점을 중심으로 설명하도록 한다.
일 실시예에 따른 입력 감지 부재(ISP)의 신호 라인들은 라인 부분과 일체로 형성되며 소정의 평면적을 갖는 부분을 포함할 수 있다. 도 11을 참조하면, 제1 신호 라인들(SL1-1 내지 SL1-5) 중 적어도 일부는 소정의 평면적을 갖는 부분들(La-1 내지 La-4, 이하 평면부로 정의)을 더 포함할 수 있다. 도 11은 첫번째 내지 네번째 행의 제1 신호 라인들(SL1-1 내지 SL1-4)의 평면부들(La-1 내지 La-4)을 예시적으로 도시하였다. 그러나 이에 한정되지 않고, 제1 신호 라인들(SL1-1 내지 SL1-5) 모두 소정의 평면적을 갖는 부분들을 포함할 수도 있다.
첫번째 행의 제1 신호 라인(SL1-1)을 기준으로, 제1 신호 라인(SL1-1)의 평면부(La-1)는 상술한 제1 라인 부분(L-1) 및/또는 제2 라인 부분(L-2)과 일체로 형성될 수 있다. 제1 라인 부분(L-1)은 평면부(La-1)로부터 제2 방향(DR2)을 향해 연장되어 센싱 전극의 일 측에 연결되는 라인 부분에 대응될 수 있다. 제2 라인 부분(L-2)은 평면부(La-1)로부터 제1 방향(DR1)을 따라 입력 패드(I-PD)를 향해 연장되는 부분에 대응될 수 있다. 첫번째 행의 제1 신호 라인(SL1-1)을 기준으로 설명하였으나 상술한 설명은 다른 제1 신호 라인들에도 적용될 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5)의 평면부들(La-1 내지 La-4)의 면적은 서로 상이할 수 있다. 예를 들어, 첫번째 행의 제1 신호 라인(SL1-1)의 평면부(La-1)의 면적과 두번째 행의 제1 신호 라인(SL1-2)의 평면부(La-2)의 면적은 서로 상이할 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5)의 길이가 길수록 평면부들(La-1 내지 La-4)의 면적도 커질 수 있다. 예를 들어, 제1 신호 라인들(SL1-1 내지 SL1-5) 중 길이가 가장 긴 첫번째 행의 제1 신호 라인(SL1-1)의 평면부(La-1)의 면적은 제1 신호 라인들(SL1-1 내지 SL1-5) 중 가장 클 수 있다.
상대적으로 길이가 긴 배선을 갖는 신호 라인은 저항이 증가할 수 있고, 이에 따라 전하가 누적되어 커패시터가 형성될 수 있다. 그러나, 신호 라인이 소정의 평면적을 갖는 평면부를 포함함으로써 전하가 누적되는 것을 방지할 수 있고, 이에 따라 신호 라인에 부수적인 커패시터가 형성되는 것이 방지될 수 있다. 따라서, 신호 라인에 평면부가 더 포함됨으로써, 신호 라인을 통해 구동 신호 또는 출력 신호가 보다 원활하게 전달될 수 있다.
일 실시예에 따른 입력 감지 부재(ISP)은 주변 영역(NAA)에 배치된 더미 패턴(DUPa)을 더 포함할 수 있다. 더미 패턴(DUPa)은 전기적으로 플로팅 된 전극일 수 있다. 더미 패턴(DUPa)은 주변 영역(NAA)에 배치된 배선들이 서로 영향을 미쳐 기생 커패시턴스가 발생하는 것을 감소시킬 수 있다.
가드 라인(GL)은 첫번째 행의 제1 신호 라인(SL1-1)과 더미 패턴(DUPa) 사이에 배치될 수 있다. 가드 라인(GL)은 제1 신호 라인들(SL1-1 내지 SL1-5) 중 최외곽에 배치된 첫번째 행의 제1 신호 라인(SL1-1)을 더미 패턴(DUPa)의 영향으로부터 보호(shielding)할 수 있고, 더미 패턴(DUPa)과의 불필요한 커플링 발생을 방지할 수 있다.
도 12a는 비교예의 센싱 전극에 인가되는 구동 신호의 파형을 예시적으로 도시한 것이다. 도 12b는 일 실시예에 따른 가드 전극에 인가되는 신호 및 센싱 전극에 인가되는 구동 신호의 파형을 도시한 것이다.
상술한 제1 센싱 전극들 또는 제2 센싱 전극들은 입력 전극으로 구동될 수 있고, 입력 전극에는 구동 신호(Tx)가 입력될 수 있다. 일 실시예에 따른 구동 신호는 다양한 파형 및 전압 레벨을 가질 수 있다. 예를 들어, 구동 신호는 주기적으로 출력되는 펄스를 가질 수 있고, 이에 한정되지 않고, 서로 다른 전압 레벨을 가질 수도 있다. 도 12a 및 도 12b를 참조하면, 센싱 전극에 인가되는 구동 신호(Tx)는 동일 레벨을 가지며 주기적으로 출력되는 펄스를 포함할 수 있다.
상술한 제1 센싱 전극들 또는 제2 센싱 전극들 중 입력 전극으로 구동되는 센싱 전극들 외에 나머지 센싱 전극들은 출력 전극으로 구동될 수 있다. 입력 전극과 출력 전극 사이의 정전 용량이 외부 입력에 의해 변화되면서 정전 용량의 변화량이 감지될 수 있고, 이를 기초로 입력 감지 부재는 외부 입력을 감지할 수 있다.
센싱 전극들에 연결된 신호 라인의 길이가 길어지거나 면적이 커짐에 따라 전자 장치의 다른 도전 패턴들의 구성과 예기치 못한 커플링이 발생할 확률이 증가할 수 있다. 도 12a에 도시된 것처럼, 예기치 못한 커플링에 의해 입력 감지 부재의 신호 라인 및 센싱 전극에 기생 커플링이 발생할 수 있고, 이에 따라 신호 라인 및 센싱 전극에 인가된 구동 신호(Tx)의 일부(NOI)의 레벨이 증가하는 현상이 발생할 수 있다. 구동 신호(Tx)가 변화함에 따라, 사용자의 외부 입력이 아닌 노이즈가 감지될 수 있고 따라서, 입력 감지 부재의 터치 감도가 저하될 수 있다.
도 12b에 도시된 것처럼, 본 발명의 일 실시예의 가드 전극 및 가드 라인에는 가드 전극 및 가드 라인에 인접하게 배치된 신호 라인 및 센싱 전극에 인가되는 구동 신호(Tx)와 동일한 위상을 갖는 신호(Gx)가 인가될 수 있다. 이에 따라, 외부 요인에 의한 기생 커플링이 센싱 전극에 발생하는 것이 방지될 수 있고 구동 신호(Tx)의 레벨이 균일해질 수 있다. 가드 전극 및 가드 라인은 노이즈 발생을 방지하여 입력 감지 부재의 터치 감도를 향상시킬 수 있다.
일 실시예에 따른 입력 감지 부재는 가드 전극 및 가드 라인을 포함할 수 있고, 가드 전극 및 가드 라인은 센싱 전극들 및 신호 라인들 중 기생 커플링 발생에 취약한 센싱 전극 및 해당 센싱 전극에 연결된 신호 라인을 따라 배치될 수 있다. 가드 전극 및 가드 라인에는 가드 전극에 인접하게 배치된 센싱 전극 및 이에 연결된 신호 라인에 인가되는 구동 신호와 동일한 신호가 인가될 수 있고, 가드 전극 및 가드 라인은 기생 커플링에 의한 구동 신호의 레벨 변화를 보상할 수 있다. 이에 따라, 본 명은 노이즈에 강건하고 터치 감도가 향상된 입력 감지 부재를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ED: 전자 장치 DM: 표시 모듈
DP: 표시 패널 ISP: 입력 감지 부재
AA: 액티브 영역 NAA: 주변 영역
IE1-1~IE1-5: 제1 센싱 전극 IE2-1~IE2-4: 제2 센싱 전극
SL1-1~SL1-5: 제1 신호 라인 SL2-1~SL2-4: 제2 신호 라인
SP1: 제1 센서부 SP2: 제2 센서부
CP1: 제1 연결부 CP2: 제2 연결부
GD: 가드 전극 GL: 가드 라인
GD-1: 제1 부분 GD-2: 제2 부분
I-PD: 입력 패드 DUP, DUPa: 더미 패턴
La-1~La-4: 평면부

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 표시 패널; 및
    상기 표시 패널 상에 배치된 입력 감지 부재를 포함하고,
    상기 입력 감지 부재는
    제1 방향을 따라 n개의 행으로 배열된 제1 센싱 전극들;
    상기 제1 센싱 전극들과 교차하며, 제2 방향을 따라 m개의 열로 배열된 제2 센싱 전극들;
    각각이 상기 제1 센싱 전극들에 연결된 제1 신호 라인들;
    각각이 상기 제2 센싱 전극들에 연결된 제2 신호 라인들;
    상기 제1 센싱 전극들 중 1 번째 행의 제1 센싱 전극 또는 상기 제2 센싱 전극들 중 1 번째 열의 제2 센싱 전극을 따라 배치된 가드 전극; 및
    상기 가드 전극에 전기적으로 연결된 가드 라인을 포함하고,
    상기 가드 전극은 상기 제1 센싱 전극들 및 상기 제2 센싱 전극들과 전기적으로 절연되고, 상기 n, m은 각각 2 이상의 자연수인 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 센싱 전극들 각각은 상기 제2 방향을 따라 연장되고, 상기 가드 전극은 상기 제2 방향을 따라 연장된 상기 1 번째 행의 상기 제1 센싱 전극의 경계를 따라 배치되는 전자 장치.
  3. 제2 항에 있어서,
    상기 가드 전극은 평면 상에서 상기 1 번째 행의 상기 제1 센싱 전극을 사이에 두고 2 번째 행의 제1 센싱 전극과 이격되는 전자 장치.
  4. 제1 항에 있어서,
    상기 제2 센싱 전극들 각각은 상기 제1 방향을 따라 연장되고,
    상기 가드 전극은 상기 제1 방향을 따라 연장된 상기 1 번째 열의 상기 제2 센싱 전극의 경계를 따라 배치되는 전자 장치.
  5. 제4 항에 있어서,
    상기 가드 전극은 평면 상에서 상기 1 번째 열의 상기 제2 센싱 전극을 사이에 두고 2 번째 열의 제2 센싱 전극과 이격되는 전자 장치.
  6. 제2 항에 있어서,
    상기 입력 감지 부재는
    상기 비표시 영역에 중첩하게 배치된 입력 패드들을 더 포함하고,
    상기 제1 신호 라인들 일 단들은 각각 상기 제1 센싱 전극들의 일 측들에 연결되고, 타 단들은 각각 상기 입력 패드들 중 대응하는 입력 패드에 연결되며,
    상기 가드 라인의 일 단은 상기 가드 전극에 연결되고, 타 단은 상기 입력 패드들 중 대응하는 입력 패드에 연결되는 전자 장치.
  7. 제6 항에 있어서,
    상기 제1 센싱 전극들 중 상기 1 번째 행의 상기 제1 센싱 전극은 상기 제1 방향에서 상기 입력 패드들과 가장 멀리 이격되어 배치되는 전자 장치.
  8. 제7 항에 있어서,
    상기 1 번째 행의 상기 제1 센싱 전극에 연결된 1 번째 행의 제1 신호 라인은 상기 제1 신호 라인들 중 가장 외측에 배치되고,
    상기 가드 라인은 상기 1 번째 행의 상기 제1 신호 라인의 바깥쪽에 배치되는 전자 장치.
  9. 제8 항에 있어서,
    상기 제1 신호 라인들 각각은 상기 제1 방향을 따라 연장된 라인 부분을 포함하고,
    상기 1번째 행의 상기 제1 신호 라인의 라인 부분의 길이는 상기 제1 신호 라인들의 라인 부분들 중 가장 긴 전자 장치.
  10. 제9 항에 있어서,
    상기 제1 신호 라인들 중 적어도 일부는 상기 라인 부분에 연결되며 소정의 평면적을 갖는 평면부를 더 포함하고,
    상기 제1 신호 라인들의 상기 평면부들의 평면적은 서로 상이한 전자 장치.
  11. 제10 항에 있어서,
    상기 1 번째 행의 상기 제1 신호 라인의 평면부의 평면적은 상기 제1 신호 라인들에 포함된 상기 평면부들 중 가장 큰 전자 장치.
  12. 제8 항에 있어서,
    상기 가드 라인은 상기 1번째 행의 상기 제1 신호 라인과 동일한 신호가 인가되는 전자 장치.
  13. 제8 항에 있어서,
    상기 입력 감지 부재는,
    상기 비표시 영역에 중첩하며 상기 1번째 행의 상기 제1 신호 라인에 인접하게 배치된 더미 패턴을 더 포함하고,
    상기 더미 패턴은 평면 상에서 상기 가드 라인을 사이에 두고 상기 1번째 행의 상기 제1 신호 라인과 이격되는 전자 장치.
  14. 제1 항에 있어서,
    상기 가드 전극은 메쉬 패턴을 포함하는 전자 장치.
  15. 제1 항에 있어서,
    상기 입력 감지 부재는,
    상기 제1 센싱 전극들 및 상기 제2 센싱 전극들 사이에 배치되는 더미 패턴들을 더 포함하는 전자 장치.
  16. 표시 패널; 및
    상기 표시 패널 상에 배치되는 입력 감지 부재를 포함하고,
    상기 입력 감지 부재는
    제1 방향을 따라 배열되고, 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 제1 센싱 전극들;
    상기 제2 방향을 따라 배열되고, 각각이 상기 제1 방향을 따라 연장된 제2 센싱 전극들;
    각각이 상기 제1 센싱 전극들에 연결된 제1 신호 라인들;
    각각이 상기 제2 센싱 전극들에 연결된 제2 신호 라인들;
    상기 제1 센싱 전극들 중 상기 제1 방향에서 최외측에 배치된 제1 센싱 전극을 따라 배치된 가드 전극; 및
    상기 가드 전극에 전기적으로 연결된 가드 라인을 포함하고,
    상기 가드 라인은 상기 제1 신호 라인들 중 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 제1 신호 라인과 동일 신호를 인가 받는 전자 장치.
  17. 제16 항에 있어서,
    상기 최외측에 배치된 상기 제1 센싱 전극은
    상기 제2 방향을 따라 배열된 센서부들; 및
    상기 센서부들과 동일 층 상에 배치되고 각각이 인접한 센서부들을 연결하는 연결부들을 포함하고,
    상기 가드 전극은 상기 센서부들 및 연결부들의 일 측을 따라 배치된 전자 장치.
  18. 제16 항에 있어서,
    상기 최외측에 배치된 상기 제1 센싱 전극은
    상기 제2 방향을 따라 배열된 센서부들; 및
    상기 센서부들과 평면 상에서 중첩하고, 각각이 인접한 센서부들을 전기적으로 연결시키는 연결부들을 포함하고,
    상기 가드 전극은
    상기 센서부들의 일 측을 따라 배치되는 제1 부분들; 및
    상기 제1 부분들과 평면 상에서 중첩하고, 각각이 인접한 제1 부분들을 전기적으로 연결시키는 제2 부분들을 포함하는 전자 장치.
  19. 제16 항에 있어서,
    상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 제1 신호 라인은 상기 제1 신호 라인들 중 가장 외측에 배치되며, 상기 가드 라인은 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 상기 제1 신호 라인의 바깥쪽에 배치되는 전자 장치.
  20. 제16 항에 있어서,
    상기 입력 감지 부재는
    각각이 상기 제1 신호 라인들, 상기 제2 신호 라인들 및 상기 가드 라인 중 대응 하는 라인에 연결된 입력 패드들을 더 포함하고,
    상기 제1 신호 라인들 일 단들은 각각 상기 제1 센싱 전극들의 일 측들에 연결되고, 타 단들은 각각 상기 입력 패드들에 연결되며,
    상기 제1 신호 라인들 중 상기 최외측에 배치된 상기 제1 센싱 전극에 연결된 상기 제1 신호 라인의 길이가 가장 긴 전자 장치.
KR1020210107885A 2021-08-17 2021-08-17 전자 장치 KR20230026561A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210107885A KR20230026561A (ko) 2021-08-17 2021-08-17 전자 장치
US17/824,173 US20230054462A1 (en) 2021-08-17 2022-05-25 Display device
CN202222024743.5U CN218181504U (zh) 2021-08-17 2022-08-02 电子装置
CN202210920881.3A CN115933917A (zh) 2021-08-17 2022-08-02 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210107885A KR20230026561A (ko) 2021-08-17 2021-08-17 전자 장치

Publications (1)

Publication Number Publication Date
KR20230026561A true KR20230026561A (ko) 2023-02-27

Family

ID=84616303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210107885A KR20230026561A (ko) 2021-08-17 2021-08-17 전자 장치

Country Status (3)

Country Link
US (1) US20230054462A1 (ko)
KR (1) KR20230026561A (ko)
CN (2) CN115933917A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553525B1 (ko) * 2018-06-29 2023-07-10 엘지디스플레이 주식회사 터치 디스플레이 패널, 터치 디스플레이 장치
JP7383869B2 (ja) * 2020-02-13 2023-11-21 シャープ株式会社 タッチパネル及び表示装置
CN111477666B (zh) * 2020-04-29 2023-05-12 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
JP7463636B2 (ja) * 2020-08-17 2024-04-09 シャープ株式会社 タッチパネルおよび表示装置

Also Published As

Publication number Publication date
CN218181504U (zh) 2022-12-30
CN115933917A (zh) 2023-04-07
US20230054462A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
KR102606941B1 (ko) 표시장치
KR102594396B1 (ko) 표시장치
KR20190025798A (ko) 입력감지유닛 및 이를 구비한 표시장치
EP4177719A1 (en) Display device
US11849616B2 (en) Display device
KR20200129211A (ko) 표시장치
US20230389390A1 (en) Electronic device
US11605679B2 (en) Display device
US20220109028A1 (en) Display device
CN218181504U (zh) 电子装置
CN221103941U (zh) 电子设备
US11893191B2 (en) Display device
US20240237499A9 (en) Display device
US20240138241A1 (en) Display device
US11010007B2 (en) Input sensing panel including a plurality of holes and a display device having the same
US20240103671A1 (en) Electronic device
US20240036689A1 (en) Display device including an input sensor
US20220236830A1 (en) Circuit board and a display device having the same
CN115915865A (zh) 显示装置
CN115705804A (zh) 电子装置