KR20230022359A - 화소 및 전자 장치 - Google Patents

화소 및 전자 장치 Download PDF

Info

Publication number
KR20230022359A
KR20230022359A KR1020210103951A KR20210103951A KR20230022359A KR 20230022359 A KR20230022359 A KR 20230022359A KR 1020210103951 A KR1020210103951 A KR 1020210103951A KR 20210103951 A KR20210103951 A KR 20210103951A KR 20230022359 A KR20230022359 A KR 20230022359A
Authority
KR
South Korea
Prior art keywords
electrode
transistor
scan signal
signal
voltage
Prior art date
Application number
KR1020210103951A
Other languages
English (en)
Inventor
강주훈
양진욱
전주희
강선미
김건희
박형근
임석현
정선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210103951A priority Critical patent/KR20230022359A/ko
Priority to US17/745,043 priority patent/US20230038319A1/en
Priority to CN202210920323.7A priority patent/CN115909954A/zh
Publication of KR20230022359A publication Critical patent/KR20230022359A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 따른 화소는 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터, 제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터, 제1 전극 및 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 제1 전극, 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 제1 전극, 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 제1 전극, 제2 전극, 및 제1 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터, 제1 전극, 제2 전극, 및 제2 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 및 제1 전극, 제2 전극, 및 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터를 포함할 수 있다.

Description

화소 및 전자 장치{PIXEL AND ELECTRONIC DEVICE}
본 발명은 표시 품질이 향상된 화소 및 전자 장치에 관한 것이다.
전자 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력 센서 및 전자 모듈과 같은 다양한 전자 부품들로 구성된 장치일 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 표시 패널은 복수 개의 화소들을 포함한다. 복수 개의 화소들 각각은 광을 생성하는 발광 소자 및 발광 소자로 흐르는 전류량을 제어하는 화소 회로부를 포함한다. 화소 내 회로부에서 누설 전류가 생기는 경우, 발광 소자를 통해 흐르는 전류량에 변화가 생겨서 표시 품질이 저하될 수 있다.
본 발명은 표시 품질이 향상된 화소 및 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 화소는 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터, 제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터, 제1 전극 및 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드와 연결된 제1 전극, 제1 초기화 전압을 제공하는 제1 초기화 전압 라인과 전기적으로 연결되는 제2 전극, 및 제1 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제2 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극, 및 제2 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 및 제1 전극, 상기 제2 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터의 상기 제1 전극 각각과 연결된 제2 전극, 및 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터를 포함할 수 있다.
상기 제3 트랜지스터 및 상기 제4 트랜지스터는 산화물반도체를 포함할 수 있다.
상기 제5 트랜지스터의 상기 제1 전극은 상기 제1 전압 라인과 연결될 수 있다.
상기 제5 트랜지스터의 상기 제1 전극은 기준 전압이 제공되는 기준 전압 라인과 연결될 수 있다.
상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극, 및 상기 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터, 상기 제3 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 초기화 전압 라인과 연결된 제2 전극, 및 초기화 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터, 및 상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제2 전극, 및 제2 발광 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 제공하는 바이어스 전압 라인과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함할 수 있다.
제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제10 트랜지스터를 더 포함할 수 있다.
상기 제10 트랜지스터의 상기 제1 전극은 제2 초기화 전압을 제공하는 제2 초기화 전압 라인과 연결되고, 상기 제1 초기화 전압은 상기 제2 초기화 전압보다 높은 전압 레벨을 가질 수 있다.
상기 제10 트랜지스터의 상기 제1 전극은 상기 제7 트랜지스터의 상기 제1 전극에 연결될 수 있다.
제1 스캔 라인 및 제2 스캔 라인을 더 포함하고, 상기 스캔 신호는 상기 제1 스캔 라인을 통해 제공되는 제1 스캔 신호 및 상기 제2 스캔 라인을 통해 제공되는 제2 스캔 신호를 포함할 수 있다.
상기 제2 트랜지스터의 상기 게이트 전극에는 상기 제1 스캔 신호가 제공되고, 상기 제8 트랜지스터의 상기 게이트 전극 및 상기 제9 트랜지스터의 상기 게이트 전극에는 상기 제2 스캔 신호가 제공될 수 있다.
제1 구간 동안 상기 초기화 스캔 신호 및 상기 제1 보상 스캔 신호가 액티브 레벨일 수 있다.
상기 제1 구간과 연속하는 제2 구간 동안 상기 제1 발광 신호, 상기 제1 보상 스캔 신호, 및 상기 제2 보상 스캔 신호가 액티브 레벨일 수 있다.
상기 제2 구간과 연속하는 제3 구간 동안 상기 초기화 스캔 신호, 상기 제2 보상 스캔 신호, 및 상기 스캔 신호가 액티브 레벨일 수 있다.
상기 제3 구간과 연속하는 제4 구간 동안 상기 제1 발광 신호, 상기 제1 보상 스캔 신호, 및 상기 제2 보상 스캔 신호가 액티브 레벨일 수 있다.
상기 제4 구간과 연속하는 제5 구간 동안 상기 제2 보상 스캔 신호, 및 상기 제2 스캔 신호가 액티브 레벨일 수 있다.
상기 제5 구간과 연속하는 제6 구간 동안 상기 제2 스캔 신호가 액티브 레벨일 수 있다.
상기 제6 구간과 연속하는 제7 구간 동안 상기 제1 발광 신호 및 상기 제2 발광 신호가 액티브 레벨이고, 하나의 프레임은 구동 구간 및 적어도 하나의 스캔 구간을 포함하고, 상기 구동 구간은 상기 제1 내지 제7 구간을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 화소들을 포함하는 표시 패널을 포함하고, 상기 복수의 화소들 각각은 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터, 제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터, 제1 전극 및 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드, 상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터, 데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드와 연결된 제1 전극, 제1 초기화 전압을 제공하는 제1 초기화 전압 라인과 전기적으로 연결되는 제2 전극, 및 제1 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제2 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극, 및 제2 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터, 및 상기 제1 전압 라인과 연결된 제1 전극, 상기 제2 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터의 상기 제1 전극 각각과 연결된 제2 전극, 및 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터를 포함하고, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N-타입 트랜지스터이고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 제5 트랜지스터는 P-타입 트랜지스터일 수 있다.
상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 제공하는 바이어스 전압 라인과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터 및 제2 초기화 전압을 제공하는 제2 초기화 전압 라인과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함할 수 있다.
상술된 바에 따르면, 제3 트랜지스터 및 제4 트랜지스터는 동일한 공정으로 제조될 수 있다. 제3 트랜지스터 및 제4 트랜지스터는 낮은 구동 주파수에서 누설 전류를 최소화할 수 있다. 또한, 제3 트랜지스터에서 누설 전류가 발생하는 경우, 제4 트랜지스터를 통해 제1 전압 라인으로부터 제1 노드로 전류가 공급될 수 있다. 즉, 제3 트랜지스터를 통한 누설 전류만큼 제4 트랜지스터를 통해 전류가 공급되므로 제1 트랜지스터를 통해 발광 다이오드로 흐르는 구동 전류의 변화가 방지될 수 있다. 따라서, 표시 품질이 향상된 화소 및 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 구동 동작에 따른 구동 주파수들을 도시한 것이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 구동 신호들의 타이밍도들이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 도면들이다.
도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1을 참조하면, 전자 장치(DD)는 제1 방향(DR1)으로 단변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 장변을 갖는 형상을 가질 수 있다. 하지만, 전자 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 전자 장치(DD)가 제공될 수 있다.
본 발명에 따른 전자 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자 장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기 등과 같은 중소형 전자 장치일 수도 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않는 이상 다른 전자 장치에도 채용될 수 있음은 물론이다.
도 1에 도시된 것과 같이 전자 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(DD)의 전면(front surface)과 대응될 수 있다.
전자 장치(DD)의 표시면(FS)은 복수의 영역들로 구분될 수 있다. 전자 장치(DD)의 표시면(FS)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.
표시 영역(DA)은 영상(IM)이 표시되는 영역일 수 있으며, 사용자는 표시 영역(DA)을 통해 영상(IM)을 시인할 수 있다. 표시 영역(DA)의 형상은 실질적으로 비표시 영역(NDA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것으로, 비표시 영역(NDA)은 표시 영역(DA)의 일측에만 인접하여 배치될 수 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 표시 영역(DA)에 인접한 영역으로, 영상(IM)이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)에 의해 전자 장치(DD)의 베젤 영역이 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 가장자리 중 일부에만 인접할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 2를 참조하면, 전자 장치(DD)는 표시 패널(DP), 구동 컨트롤러(100), 데이터 구동 회로(200), 및 전압 발생기(300)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널, 퀀텀닷 발광 표시 패널, 마이크로 엘이디 표시 패널, 또는 나노 엘이디 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀 로드 등을 포함할 수 있다. 마이크로 엘이디 표시 패널의 발광층은 마이크로 엘이디를 포함할 수 있다. 나노 엘이디 표시 패널의 발광층은 나노 엘이디를 포함할 수 있다.
구동 컨트롤러(100)는 영상 신호(RGB) 및 제어 신호(CTRL)를 수신할 수 있다. 구동 컨트롤러(100)는 데이터 구동 회로(200)와의 인터페이스 사양에 맞도록 영상 신호(RGB)의 데이터 포맷을 변환한 영상 데이터 신호(DATA)를 생성할 수 있다. 구동 컨트롤러(100)는 스캔 제어 신호(SCS), 데이터 제어 신호(DCS), 및 발광 구동 제어 신호(ECS)를 출력할 수 있다.
데이터 구동 회로(200)는 구동 컨트롤러(100)로부터 데이터 제어 신호(DCS) 및 영상 데이터 신호(DATA)를 수신할 수 있다. 데이터 구동 회로(200)는 영상 데이터 신호(DATA)를 데이터 신호들(Vdata, 도 3 참조)로 변환하고, 데이터 신호들(Vdata, 도 3 참조)을 복수의 데이터 라인들(DL1-DLm)에 각각 출력할 수 있다. 데이터 신호들(Vdata, 도 3 참조)은 영상 데이터 신호(DATA)의 계조 값에 대응하는 아날로그 전압들일 수 있다.
본 발명의 일 실시예에서 데이터 구동 회로(200)는 한 프레임의 구동 구간(A, 도 4 참조) 동안 영상 데이터 신호(DATA)에 대응하는 데이터 신호들(Vdata, 도 3 참조)을 데이터 라인들(DL1-DLm)에 각각 출력하고, 한 프레임의 스캔 구간(B, 도 4 참조) 동안 바이어스 신호를 데이터 라인들(DL1-DLm)에 출력할 수 있다.
전압 발생기(300)는 표시 패널(DP)의 동작에 필요한 전압들을 발생할 수 있다. 본 발명의 일 실시예에서, 전압 발생기(300)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vinit1), 제2 초기화 전압(Vinit2), 및 바이어스 전압(Vbias)을 발생할 수 있다.
제1 초기화 전압(Vinit1)은 제2 초기화 전압(Vinit2)보다 높은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 초기화 전압(Vinit1) 및 제2 초기화 전압(Vinit2) 각각의 전압 레벨은 이에 제한되지 않는다. 예를 들어, 제1 초기화 전압(Vinit1)은 제2 초기화 전압(Vinit2)과 동일한 전압 레벨을 가질 수도 있다.
표시 패널(DP)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GDL1-GDLn), 발광 제어 라인들(EML11-EML1n, EML21-EML2n), 데이터 라인들(DL1-DLm), 및 화소들(PX)을 포함할 수 있다. 표시 패널(DP)은 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)를 더 포함할 수 있다.
스캔 구동 회로(SD)는 표시 패널(DP)의 제1 측에 배열될 수 있다. 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GDL1-GDLn)은 스캔 구동 회로(SD)로부터 제1 방향(DR1)으로 연장될 수 있다.
발광 구동 회로(EDC)는 표시 패널(DP)의 제2 측에 배열될 수 있다. 발광 제어 라인들(EML11-EML1n, EML21-EML2n)은 발광 구동 회로(EDC)로부터 제1 방향(DR1)의 반대 방향으로 연장될 수 있다.
스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GDL1-GDLn) 및 발광 제어 라인들(EML11-EML1n, EML21-EML2n) 각각은 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다.
데이터 라인들(DL1-DLm)은 데이터 구동 회로(200)로부터 제2 방향(DR2)의 반대 방향으로 연장될 수 있다. 데이터 라인들(DL1-DLm) 각각은 제1 방향(DR1)으로 서로 이격되어 배열될 수 있다.
도 1에 도시된 예에서 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소들(PX)을 사이에 두고 마주보고 배열되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 표시 패널(DP)의 제1 측 및 제2 측 중 어느 하나에 서로 인접하게 배치될 수도 있다. 일 실시예에서, 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 하나의 회로로 구성될 수도 있다.
복수의 화소들(PX)은 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GDL1-GDLn), 발광 제어 라인들(EML11-EML1n, EML21-EML2n), 및 데이터 라인들(DL1-DLm)에 각각 전기적으로 연결될 수 있다. 복수의 화소들(PX) 각각은 4개의 스캔 라인들 및 2개의 발광 제어 라인들에 전기적으로 연결될 수 있다.
복수의 화소들(PX) 각각은 발광 다이오드(ED, 도 3 참조) 및 발광 다이오드(ED, 도 3 참조)의 발광을 제어하는 화소 회로부를 포함할 수 있다.
복수의 화소들(PX) 각각의 발광 다이오드(ED, 도 3 참조)는 서로 다른 컬러광을 생성할 수 있다. 예를 들어, 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드, 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다.
화소 회로부는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 이에 대해서는 후술된다. 스캔 구동 회로(SD) 및 발광 구동 회로(EDC)는 화소 회로부의 트랜지스터들과 동일한 공정을 통해 형성된 트랜지스터들을 포함할 수 있다.
복수의 화소들(PX) 각각은 전압 발생기(300)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(Vinit1), 제2 초기화 전압(Vinit2), 및 바이어스 전압(Vbias)을 수신할 수 있다.
스캔 구동 회로(SD)는 구동 컨트롤러(100)로부터 스캔 제어 신호(SCS)를 수신할 수 있다. 스캔 구동 회로(SD)는 스캔 제어 신호(SCS)에 응답하여 스캔 라인들(GIL1-GILn, GCL1-GCLn, GWL1-GWLn, GDL1-GDLn)로 스캔 신호들을 출력할 수 있다.
발광 구동 회로(EDC)는 구동 컨트롤러(100)로부터의 발광 구동 제어 신호(ECS)에 응답하여 발광 제어 라인들(EML11-EML1n, EML21-EML2n)로 발광 신호들을 출력할 수 있다.
본 발명의 일 실시예에 따른 구동 컨트롤러(100)는 구동 주파수를 결정하고, 결정된 구동 주파수에 따라 데이터 구동 회로(200), 스캔 구동 회로(SD), 및 발광 구동 회로(EDC)를 제어할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 2에 도시된 복수의 화소들(PX) 각각은 도 3에 도시된 화소(PX)의 등가 회로도와 동일한 회로 구성을 가질 수 있다.
도 3을 참조하면, 화소(PX)는 제1 내지 제10 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8, T9, T10), 커패시터들(C1, C2), 및 발광 다이오드(ED)를 포함할 수 있다. 본 발명의 일 실시예에 따른 화소(PX)는 10T2C 구조를 가지는 것으로 지칭될 수 있다.
제1 내지 제8 트랜지스터들(T1~T8) 각각은 LTPS(low-temperature polycrystalline silicon) 반도체층을 갖는 P-타입 트랜지스터일 수 있다. 제9 및 제10 트랜지스터들(T9, T10) 각각은 산화물 반도체를 반도체층으로 하는 N-타입 트랜지스터이다. 이에 대해서는 후술된다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 내지 제10 트랜지스터들(T1~T10) 전체가 P-타입 트랜지스터 또는 N-타입 트랜지스터일 수도 있고, 다른 실시예에서, 제1 내지 제10 트랜지스터들(T1~T10) 중 적어도 하나가 P-타입 트랜지스터이고, 나머지는 N-타입 트랜지스터일 수도 있다.
스캔 라인들(GIL, GCL, GWL, GDL, EDL)은 스캔 신호들(GI, GC, GW, GD, ED)을 각각 전달하고, 발광 제어 라인들(EML1, EML2)은 발광 신호들(EM1, EM2)을 전달할 수 있다. 데이터 라인(DL)은 데이터 신호(Vdata)를 전달할 수 있다. 데이터 신호(Vdata)는 전자 장치(DD, 도 1 참조)에 입력되는 영상 신호(RGB)에 대응하는 전압 레벨을 가질 수 있다. 제1 전압 라인(PL1)은 제1 구동 전압(ELVDD)을 전달할 수 있다. 제2 전압 라인(PL2)은 제2 구동 전압(ELVSS)을 전달할 수 있다. 제1 초기화 전압 라인(VIL1)은 제1 초기화 전압(Vinit1)을 전달할 수 있다. 제2 초기화 전압 라인(VIL2)은 제2 초기화 전압(Vinit2)을 전달할 수 있다.
제1 커패시터(C1)는 제1 전압 라인(PL1) 및 제1 노드(N1) 사이에 연결될 수 있다.
제2 커패시터(C2)는 제1 노드(N1) 및 제2 노드(N2) 사이에 연결될 수 있다.
발광 다이오드(ED)는 제1 트랜지스터(T1), 제5 트랜지스터(T5), 및 제8 트랜지스터(T8)를 경유하여 제1 전압 라인(PL1)과 전기적으로 연결된 제1 전극 및 제2 전압 라인(PL2)과 연결된 제2 전극을 포함할 수 있다. 발광 다이오드(ED)의 상기 제1 전극은 애노드(anode) 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)는 제8 트랜지스터(T8)를 경유하여 제1 전압 라인(PL1)과 전기적으로 연결된 제1 전극, 제5 트랜지스터(T5)를 경유하여 발광 다이오드(ED)의 제1 전극과 전기적으로 연결된 제2 전극, 및 제2 노드(N2)와 연결된 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 연결된 제1 전극, 제9 트랜지스터(T9)를 경유하여 제1 노드(N1)와 전기적으로 연결된 제2 전극, 및 제1 스캔 신호(GW)를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(T3)는 제10 트랜지스터(T10)를 경유하여 제2 노드(N2)와 전기적으로 연결된 제1 전극, 제1 초기화 전압 라인(VIL1)과 연결된 제2 전극, 및 초기화 스캔 신호(GI)를 수신하는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)의 제1 전극은 제10 트랜지스터(T10)의 제2 전극, 제1 트랜지스터(T1)의 제2 전극, 및 제5 트랜지스터(T5)의 제1 전극 각각과 연결될 수 있다.
제4 트랜지스터(T4)는 제1 전압 라인(PL1)과 연결된 제1 전극, 제2 트랜지스터(T2)의 제2 전극과 제9 트랜지스터(T9)의 제1 전극 각각과 연결된 제2 전극, 및 제1 발광 신호(EM1)를 수신하는 게이트 전극을 포함할 수 있다.
제5 트랜지스터(T5)는 발광 다이오드(ED)의 제1 전극과 연결된 제1 전극, 제1 트랜지스터(T1)의 제2 전극과 연결된 제2 전극, 및 제2 발광 신호(EM2)를 수신하는 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제2 초기화 전압 라인(VIL2)과 연결된 제1 전극, 발광 다이오드(ED)의 제1 전극 및 제5 트랜지스터(T5)의 제1 전극 각각과 연결된 제2 전극, 및 제2 스캔 신호(EB)를 수신하는 게이트 전극을 포함할 수 있다. 제2 초기화 전압 라인(VIL2)으로부터 제공되는 제2 초기화 전압(Vinit2)은 제1 초기화 전압(Vinit1)보다 작을 수 있다.
제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 제1 전극 및 제8 트랜지스터(T8)의 제2 전극과 연결된 제1 전극, 바이어스 전압 라인(VBL)과 연결된 제2 전극, 및 제2 스캔 신호(EB)를 수신하는 게이트 전극을 포함할 수 있다.
제8 트랜지스터(T8)는 제1 전압 라인(PL1)과 연결된 제1 전극, 제1 트랜지스터(T1)의 제1 전극과 연결된 제2 전극, 및 제1 발광 신호(EM1)를 수신하는 게이트 전극을 포함할 수 있다.
제9 트랜지스터(T9)는 제2 트랜지스터(T2)의 제2 전극과 연결된 제1 전극, 제1 노드(N1)와 연결된 제2 전극, 및 제2 보상 스캔 신호(GD)를 수신하는 게이트 전극을 포함할 수 있다. 제9 트랜지스터(T9)는 산화물 반도체일 수 있다.
제10 트랜지스터(T10)는 제2 노드(N2)와 연결된 제1 전극, 제3 트랜지스터(T3)를 경유하여 제1 초기화 전압 라인(VIL1)과 전기적으로 연결된 제2 전극, 및 제1 보상 스캔 신호(GC)를 수신하는 게이트 전극을 포함할 수 있다. 제10 트랜지스터(T10)는 산화물 반도체일 수 있다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 구동 동작에 따른 구동 주파수들을 도시한 것이다.
도 2 및 도 4를 참조하면, 전자 장치(DD, 도 1 참조)는 스캔 구간(B)의 반복을 통해 표시 패널(DP)의 구동 주파수를 조절할 수 있다. 전자 장치(DD, 도 1 참조)는 전자 장치(DD, 도 1 참조)가 포함하는 그래픽 처리 장치의 프레임 생성과 표시 패널(DP)의 프레임 출력 타이밍을 동기화시킬 수 있다. 즉, 표시 패널(DP)은 가변적인 주파수로 동작할 수 있다. 이때, 표시 패널(DP)은 가변 주파수 모드로 동작한다고 지칭될 수 있다. 예를 들어, 정지 영상 표시와 같은 특정 동작 환경에서 전자 장치(DD, 도 1 참조)의 동작 주파수를 낮추면 전자 장치(DD, 도 1 참조)의 소비 전력이 감소될 수 있다.
구동 구간(A) 및 스캔 구간(B) 각각은 2.1ms(millisecond)의 시간을 갖는 구간일 수 있다. 즉, 구동 구간(A) 및 스캔 구간(B) 각각은 480Hz(Hertz)의 주파수를 가질 수 있다. 다만, 이는 예시적인 것으로 구동 구간(A) 및 스캔 구간(B) 각각의 시간은 이에 한정되지 않는다. 예를 들어, 구동 구간(A) 및 스캔 구간(B) 각각은 4.2ms의 시간을 갖는 구간일 수도 있다.
상기 그래픽 처리 장치가 240Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A) 및 스캔 구간(B)을 각각 한번씩 구동하도록 제어하여 표시 패널(DP)이 240Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 160Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 두 번 구동하도록 제어하여 표시 패널(DP)이 160Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 120Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 세 번 구동하도록 제어하여 표시 패널(DP)이 120Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 96Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 네 번 구동하도록 제어하여 표시 패널(DP)이 96Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 80Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 다섯 번 구동하도록 제어하여 표시 패널(DP)이 80Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 68Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 여섯 번 구동하도록 제어하여 표시 패널(DP)이 68Hz의 주파수로 동작하도록 할 수 있다.
상기 그래픽 처리 장치가 60Hz의 주사율을 갖는 프레임을 생성하는 경우, 스캔 구동 회로(SD)는 한 프레임에 구동 구간(A)을 한 번 스캔 구간(B)을 일곱 번 구동하도록 제어하여 표시 패널(DP)이 60Hz의 주파수로 동작하도록 할 수 있다. 다만, 이는 예시적인 것으로 스캔 구동 회로(SD)는 구동 구간(A) 및 스캔 구간(B)의 비율을 제어하여 표시 패널(DP)이 다양한 주파수로 동작하도록 할 수 있다. 예를 들어, 스캔 구동 회로(SD)는 스캔 구간(B)의 비율을 제어하여 표시 패널(DP)이 1Hz의 주파수로 동작하도록 할 수도 있다.
도 5a는 본 발명의 일 실시예에 따른 구동 신호들의 타이밍도이고, 도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 화소의 동작을 설명하기 위한 도면들이다.
도 6a는 화소의 제1 구간(t11)에서의 동작을 설명하기 위한 도면이다.
도 5a 및 도 6a를 참조하면, 구동 구간(A)은 제1 내지 제7 구간들(t11~t17)을 포함할 수 있다.
도 6a는 화소의 제1 구간(t11) 및 제3 구간(t13)에서의 동작을 설명하기 위한 도면이다.
구동 구간(A)의 제1 구간(t11)에서 초기화 스캔 신호(GI) 및 제1 보상 스캔 신호(GC)가 액티브 레벨일 수 있다. 초기화 스캔 신호(GI)의 액티브 레벨은 로우 레벨일 수 있다. 제1 보상 스캔 신호(GC)의 액티브 레벨은 하이 레벨일 수 있다.
제1 발광 신호(EM1), 제2 발광 신호(EM2), 제2 보상 스캔 신호(GD), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비액티브 레벨일 수 있다. 제1 발광 신호(EM1), 제2 발광 신호(EM2), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB) 각각의 비액티브 레벨은 하이 레벨일 수 있다. 제2 보상 스캔 신호(GD)의 비액티브 레벨은 로우 레벨일 수 있다.
제10 트랜지스터(T10)는 제1 보상 스캔 신호(GC)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3)는 초기화 스캔 신호(GI)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3) 및 제10 트랜지스터(T10)를 통해 제1 트랜지스터(T1)의 게이트 전극에는 제1 초기화 전압(Vinit1)이 제공될 수 있다. 즉, 제1 노드(N1)에는 이전 프레임의 데이터 신호(Vdata)가 제공되고, 제2 노드(N2)에는 제1 초기화 전압(Vinit1)이 제공될 수 있다. 제2 구간(t12)은 제1 트랜지스터(T1)의 게이트 전극을 초기화하는 초기화 구간으로 지칭될 수 있다.
도 6b는 화소의 제2 구간(t12) 및 제4 구간(t14)에서의 동작을 설명하기 위한 도면이다.
도 5a 및 도 6b를 참조하면, 구동 구간(A)의 제2 구간(t12)에서 제1 발광 신호(EM1), 제1 보상 스캔 신호(GC), 및 제2 보상 스캔 신호(GD)가 액티브 레벨일 수 있다. 제1 발광 신호(EM1)의 액티브 레벨은 로우 레벨일 수 있다. 제1 보상 스캔 신호(GC) 및 제2 보상 스캔 신호(GD)의 액티브 레벨은 하이 레벨일 수 있다.
제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비액티브 레벨일 수 있다. 제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB) 각각의 비액티브 레벨은 하이 레벨일 수 있다.
제4 트랜지스터(T4) 및 제8 트랜지스터(T8)는 제1 발광 신호(EM1)에 응답하여 턴 온될 수 있다. 제9 트랜지스터(T9)는 제2 보상 스캔 신호(GD)에 응답하여 턴 온될 수 있다. 제10 트랜지스터(T10)는 제1 보상 스캔 신호(GC)에 응답하여 턴 온될 수 있다.
제4 트랜지스터(T4) 및 제9 트랜지스터(T9)가 턴 온됨에 따라 제1 노드(N1)에는 제1 구동 전압(ELVDD)이 제공될 수 있다.
제1 노드(N1)에 제1 구동 전압(ELVDD)이 제공될 수 있다. 제1 노드(N1)의 전압은 이전 프레임의 데이터 신호(Vdata)에서 제1 구동 전압(ELVDD)으로 변화할 수 있다. 전자 장치(DD, 도 2 참조)는 별도의 기준 전압을 이용하지 않고, 제1 전압 라인(PL1)을 통해 공급되는 제1 구동 전압(ELVDD)을 이용할 수 있다.
본 발명에 따르면, 전압 발생기(300, 도 2 참조)는 제1 노드(N2)에 기준 전압을 공급하기 위한 별도의 전원 라인이 생략될 수 있다. 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다. 또한, 화소(PX)가 포함하는 전원 라인의 개수가 감소될 수 있다. 화소(PX)가 포함하는 배선들 사이의 간격이 증가될 수 있다. 배선들 사이의 신호 간섭이 감소될 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
또한, 제1 보상 스캔 신호(GC)가 n번째의 보상 스캔 신호로 정의될 때, 제2 보상 스캔 신호(GD)는 n+x번째 보상 스캔 신호일 수 있다. x는 정수일 수 있다.
본 발명에 따르면, 스캔 구동 회로(SD, 도 2 참조)가 포함하는 보상 스캔 구동 회로의 개수가 감소될 수 있다. 따라서, 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다.
제8 트랜지스터(T8) 및 제10 트랜지스터(T10)가 턴 온됨에 따라 제1 트랜지스터(T1)가 소스 팔로워(source follower)로 동작될 수 있다. 다만, 제1 노드(N1)의 이전 프레임의 데이터 신호(Vdata)에서 제1 구동 전압(ELVDD)으로 변한 전압의 변화량이 제2 노드(N2)에 영향을 줄 수 있다. 제2 노드(N2)에는 제1 트랜지스터(T1)의 게이트 전극으로 제공되는 제1 구동 전압(ELVDD)보다 제1 트랜지스터(T1)의 문턱 전압(Vth으로 지칭됨)만큼 낮고, 제1 노드(N1)의 전압에 의한 영향(a로 지칭됨)을 받은 전압(ELVDD-Vth+a)이 제공될 수 있다.
제9 트랜지스터(T9) 및 제10 트랜지스터(T10) 각각은 산화물 반도체층을 포함할 수 있다. 산화물 반도체층은 LTPS 반도체층보다 낮은 구동 주파수에서 누설 전류를 최소화할 수 있다.
본 발명과 달리, 제2 구간(t12)동안 제10 트랜지스터(T10)에 의해 누설 전류가 발생할 수 있다. 구동 주파수가 높은 경우(예를 들어, 240Hz, 120Hz), 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화는 크지 않을 수 있다. 하지만, 구동 주파수가 낮은 경우(예를 들어, 60Hz 이하의 주파수), 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화가 사용자에게 시인될 수 있다. 즉, 제10 트랜지스터(T10)를 통해 누설 전류가 흐르는 경우, 제2 노드(N2)의 전압 레벨이 낮아질 수 있다. 제2 노드(N2)의 전압 레벨이 낮아지는 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압이 변화하므로, 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류가 변화할 수 있다. 발광 다이오드(ED)로 흐르는 구동 전류의 변화는 휘도를 변화시키고, 사용자는 이를 시인할 수 있다. 예를 들어, 휘도 변화는 플리커로 시인될 수 있다. 하지만, 본 발명에 따르면, 제9 트랜지스터(T9)는 제10 트랜지스터(T10)와 동일한 공정으로 제조될 수 있다. 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)는 낮은 구동 주파수에서 누설 전류를 최소화할 수 있다. 또한, 제10 트랜지스터(T10)에서 누설 전류가 발생하는 경우, 제9 트랜지스터(T9)를 통해 제1 전압 라인(PL1)으로부터 제1 노드(N1)로 전류가 공급될 수 있다. 즉, 제10 트랜지스터(T10)를 통한 누설 전류만큼 제9 트랜지스터(T9)를 통해 전류가 공급되므로 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류의 변화가 방지될 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제1 내지 제8 트랜지스터들(T1~T8) 각각은 LTPS 반도체층을 포함할 수 있다. LTPS 반도체층은 산화물 반도체층보다 작은 면적을 가질 수 있다. LTPS 반도체층은 산화물 반도체층보다 높은 전기적 특성을 가질 수 있다.
본 발명에 따르면, 화소(PX)의 트랜지스터들(T1~T10) 중 누설 전류를 방지하기 위한 트랜지스터들(T9, T10)만이 산화물 반도체층을 포함할 수 있다. 나머지 트랜지스터들(T1~T8)은 LTPS 반도체층을 포함할 수 있다. 화소(PX)의 면적은 2개 초과의 산화물 반도체층을 포함하는 트랜지스터들을 포함하는 화소의 면적보다 작을 수 있다. 즉, 표시 패널(DP, 도 2 참조)이 포함하는 화소들(PX)의 개수가 증가할 수 있다. 전자 장치(DD, 도 1 참조)의 해상도가 증가할 수 있다. 또한, 화소(PX)의 전반적인 전기적 특성이 향상될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제2 구간(t12)은 보상 구간으로 지칭될 수 있다. 사용자는 제1 발광 신호(EM1)가 인가되는 시간을 제어하여 보상 시간을 제어할 수 있다. 예를 들어, 상기 보상 시간은 제1 발광 신호(EM1)가 제공되는 게이트 전극의 폭을 조절하여 제어할 수 있다.
도 5a 및 도 6a를 참조하면, 구동 구간(A)의 제3 구간(t13)에서 초기화 스캔 신호(GI), 제1 보상 스캔 신호(GC), 및 제2 보상 스캔 신호(GD)가 액티브 레벨일 수 있다. 초기화 스캔 신호(GI)의 액티브 레벨은 로우 레벨일 수 있다. 제1 보상 스캔 신호(GC) 및 제2 보상 스캔 신호(GD)의 액티브 레벨은 하이 레벨일 수 있다.
제1 발광 신호(EM1), 제2 발광 신호(EM2), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비댁티브 레벨일 수 있다. 제1 발광 신호(EM1), 제2 발광 신호(EM2), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB) 각각의 비액티브 레벨은 하이 레벨일 수 있다.
제10 트랜지스터(T10)는 제1 보상 스캔 신호(GC)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3)는 초기화 스캔 신호(GI)에 응답하여 턴 온될 수 있다. 제3 트랜지스터(T3) 및 제10 트랜지스터(T10)를 통해 제1 트랜지스터(T1)의 게이트 전극에는 제1 초기화 전압(Vinit1)이 제공될 수 있다. 즉, 제1 노드(N1)에는 제3 구간(t13)에서 제공된 제1 구동 전압(ELVDD)이 제공되고, 제2 노드(N2)에는 제1 초기화 전압(Vinit1)이 제공될 수 있다. 제2 구간(t12)은 제1 트랜지스터(T1)의 게이트 전극을 초기화하는 초기화 구간으로 지칭될 수 있다.
도 5a 및 도 6b를 참조하면, 구동 구간(A)의 제4 구간(t14)에서 제1 발광 신호(EM1), 제1 보상 스캔 신호(GC), 및 제2 보상 스캔 신호(GD)가 액티브 레벨일 수 있다. 제1 발광 신호(EM1)의 액티브 레벨은 로우 레벨일 수 있다. 제1 보상 스캔 신호(GC) 및 제2 보상 스캔 신호(GD)의 액티브 레벨은 하이 레벨일 수 있다.
제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비액티브 레벨일 수 있다. 제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB) 각각의 비액티브 레벨은 하이 레벨일 수 있다.
제4 트랜지스터(T4) 및 제8 트랜지스터(T8)는 제1 발광 신호(EM1)에 응답하여 턴 온될 수 있다. 제9 트랜지스터(T9)는 제2 보상 스캔 신호(GD)에 응답하여 턴 온될 수 있다. 제10 트랜지스터(T10)는 제1 보상 스캔 신호(GC)에 응답하여 턴 온될 수 있다.
제4 트랜지스터(T4) 및 제9 트랜지스터(T9)가 턴 온됨에 따라 제1 노드(N1)에는 제1 구동 전압(ELVDD)이 제공될 수 있다.
제1 노드(N1)에 제1 구동 전압(ELVDD)이 제공될 수 있다. 제1 노드(N1)의 전압은 이전 프레임의 데이터 신호(Vdata)에서 제1 구동 전압(ELVDD)으로 변화할 수 있다. 전자 장치(DD, 도 2 참조)는 별도의 기준 전압을 이용하지 않고, 제1 전압 라인(PL1)을 통해 공급되는 제1 구동 전압(ELVDD)을 이용할 수 있다.
본 발명에 따르면, 전압 발생기(300, 도 2 참조)는 제1 노드(N2)에 기준 전압을 공급하기 위한 별도의 전원 라인이 생략될 수 있다. 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다. 또한, 화소(PX)가 포함하는 전원 라인의 개수가 감소될 수 있다. 화소(PX)가 포함하는 배선들 사이의 간격이 증가될 수 있다. 배선들 사이의 신호 간섭이 감소될 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
또한, 제1 보상 스캔 신호(GC)가 n번째의 보상 스캔 신호로 정의될 때, 제2 보상 스캔 신호(GD)는 n+x번째 보상 스캔 신호일 수 있다. x는 정수일 수 있다.
본 발명에 따르면, 스캔 구동 회로(SD, 도 2 참조)가 포함하는 보상 스캔 구동 회로의 개수가 감소될 수 있다. 따라서, 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다.
제8 트랜지스터(T8) 및 제10 트랜지스터(T10)가 턴 온됨에 따라 제1 트랜지스터(T1)가 소스 팔로워(source follower)로 동작될 수 있다. 제2 노드(N2)에는 제1 트랜지스터(T1)의 게이트 전극으로 제공되는 제1 구동 전압(ELVDD)보다 제1 트랜지스터(T1)의 문턱 전압(Vth으로 지칭됨)만큼 낮은 전압(ELVDD-Vth)이 제공될 수 있다.
제9 트랜지스터(T9) 및 제10 트랜지스터(T10) 각각은 산화물 반도체층을 포함할 수 있다. 산화물 반도체층은 LTPS 반도체층보다 낮은 구동 주파수에서 누설 전류를 최소화할 수 있다.
본 발명과 달리, 제5 구간(t15)동안 제10 트랜지스터(T10)에 의해 누설 전류가 발생할 수 있다. 구동 주파수가 높은 경우(예를 들어, 240Hz, 120Hz), 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화는 크지 않을 수 있다. 하지만, 구동 주파수가 낮은 경우(예를 들어, 60Hz 이하의 주파수), 누설 전류에 의한 발광 다이오드(ED)의 휘도 변화가 사용자에게 시인될 수 있다. 즉, 제10 트랜지스터(T10)를 통해 누설 전류가 흐르는 경우, 제2 노드(N2)의 전압 레벨이 낮아질 수 있다. 제2 노드(N2)의 전압 레벨이 낮아지는 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압이 변화하므로, 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류가 변화할 수 있다. 발광 다이오드(ED)로 흐르는 구동 전류의 변화는 휘도를 변화시키고, 사용자는 이를 시인할 수 있다. 예를 들어, 휘도 변화는 플리커로 시인될 수 있다. 하지만, 본 발명에 따르면, 제9 트랜지스터(T9)는 제10 트랜지스터(T10)와 동일한 공정으로 제조될 수 있다. 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)는 낮은 구동 주파수에서 누설 전류를 최소화할 수 있다. 또한, 제10 트랜지스터(T10)에서 누설 전류가 발생하는 경우, 제9 트랜지스터(T9)를 통해 제1 전압 라인(PL1)으로부터 제1 노드(N1)로 전류가 공급될 수 있다. 즉, 제10 트랜지스터(T10)를 통한 누설 전류만큼 제9 트랜지스터(T9)를 통해 전류가 공급되므로 제1 트랜지스터(T1)를 통해 발광 다이오드(ED)로 흐르는 구동 전류의 변화가 방지될 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제1 내지 제8 트랜지스터들(T1~T8) 각각은 LTPS 반도체층을 포함할 수 있다. LTPS 반도체층은 산화물 반도체층보다 작은 면적을 가질 수 있다. LTPS 반도체층은 산화물 반도체층보다 높은 전기적 특성을 가질 수 있다.
본 발명에 따르면, 화소(PX)의 트랜지스터들(T1~T10) 중 누설 전류를 방지하기 위한 트랜지스터들(T9, T10)만이 산화물 반도체층을 포함할 수 있다. 나머지 트랜지스터들(T1~T8)은 LTPS 반도체층을 포함할 수 있다. 화소(PX)의 면적은 2개 초과의 산화물 반도체층을 포함하는 트랜지스터들을 포함하는 화소의 면적보다 작을 수 있다. 즉, 표시 패널(DP, 도 2 참조)이 포함하는 화소들(PX)의 개수가 증가할 수 있다. 전자 장치(DD, 도 1 참조)의 해상도가 증가할 수 있다. 또한, 화소(PX)의 전반적인 전기적 특성이 향상될 수 있다. 따라서, 표시 품질이 향상된 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제4 구간(t14)은 보상 구간으로 지칭될 수 있다. 사용자는 제1 발광 신호(EM1)가 인가되는 시간을 제어하여 보상 시간을 제어할 수 있다. 예를 들어, 상기 보상 시간은 제1 발광 신호(EM1)가 제공되는 게이트 전극의 폭을 조절하여 제어할 수 있다.
도 5a 및 도 6c를 참조하면, 구동 구간(A)의 제5 구간(t15)에서 제2 보상 스캔 신호(GD) 및 스캔 신호(GW)가 액티브 레벨일 수 있다. 제2 보상 스캔 신호(GD)의 액티브 레벨은 하이 레벨일 수 있다. 스캔 신호(GW)의 액티브 레벨은 로우 레벨일 수 있다.
제1 발광 신호(EM1), 제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 보상 스캔 신호(GC), 및 제2 스캔 신호(EB)가 비액티브 레벨일 수 있다.
제2 트랜지스터(T2)는 스캔 신호(GW)에 응답하여 턴 온될 수 있다. 제9 트랜지스터(T9)는 제2 보상 스캔 신호(GD)에 응답하여 턴 온될 수 있다.
데이터 라인(DL)을 통해 제공되는 데이터 신호(Vdata)가 제1 노드(N1)로 제공될 수 있다. 제2 커패시터(C2)의 일단 즉, 제1 노드(N1)의 전압 레벨이 데이터 신호(Vdata)의 전압 레벨로 변화하면, 제2 커패시터(C2)의 타단 즉, 제1 트랜지스터(T1)의 게이트 전극의 전압은 Vdata-Vth로 변화할 수 있다. 제1 서브 구간(t13-1)은 데이터 신호(Vdata)에 대응하는 전압 레벨을 제2 커패시터(C2)의 일단으로 제공하는 쓰기(write) 구간으로 지칭될 수 있다.
도 5a 및 도 6d를 참조하면, 구동 구간(A)의 제6 구간(t16)에서 에서 제2 스캔 신호(EB)가 액티브 레벨일 수 있다. 제2 스캔 신호(EB)의 액티브 레벨은 로우 레벨일 수 있다.
제1 발광 신호(EM1), 제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 보상 스캔 신호(GC), 제2 보상 스캔 신호(GD), 및 제1 스캔 신호(GW)는 비액티브 레벨일 수 있다.
제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 제2 스캔 신호(EB)에 응답하여 턴 온될 수 있다.
제6 트랜지스터(T6)가 턴 온됨에 따라 발광 다이오드(ED)의 제1 전극에 제2 초기화 전압(Vinit2)이 제공될 수 있다. 제6 트랜지스터(T6)는 발광 다이오드(ED)의 제1 전극의 전류를 바이패스시킬 수 있다. 즉, 제6 트랜지스터(T6)는 발광 다이오드(ED)의 구동 초기에 발광 다이오드(ED)의 제1 전극에 남아있는 잔류 전압에 의해 순간적으로 발광 다이오드(ED)가 높은 휘도로 발광되는 것을 방지할 수 있다. 제6 구간(t16)은 블랙 초기화 구간으로 지칭될 수 있다.
본 발명에 따르면, 제6 트랜지스터(T6)에는 제1 초기화 전압(Vinit1)과 상이한 제2 초기화 전압(Vinit2)이 제공될 수 있다. 제2 초기화 전압(Vinit2)은 제1 초기화 전압(Vinit1)보다 낮은 레벨을 가질 수 있다. 즉, 발광 다이오드(ED)에는 잔류 전압을 제거하기 위한 최적의 초기화 전압이 제공될 수 있다. 저계도에서 발광 다이오드(ED)에 제공되는 초기화 전압에 표시면(DS, 도 1 참조) 얼룩이 시인되는 것을 방지할 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
제7 트랜지스터(T7)가 턴 온됨에 따라 바이어스 전압(Vbias)이 제1 트랜지스터(T1)의 제1 전극에 제공될 수 있다. 바이어스 전압(Vbias)은 소정의 전압 레벨을 가질 수 있다. 예를 들어, 소정의 전압 레벨은 3V~7V(volt) 사이의 전압 레벨을 가질 수 있다. 제6 구간(t16)은 바이어스 구간으로 지칭될 수도 있다.
본 발명과 달리, 제1 트랜지스터(T1)의 히스테리시스 특성에 따라, 이전 프레임의 구동 구간(A)에서 인가된 데이터 신호(Vdata)에 따라 현재 프레임의 구동 구간(A)에서 인가된 데이터 신호(Vdata)에 의한 제1 트랜지스터(T1)의 구동 전류가 영향을 받을 수 있다. 전자 장치(DD, 도 1 참조)의 구동 주파수가 변경되는 가변 주파수 모드에서 히스테리시스 특성에 따라 휘도 변화가 사용자에게 시인될 수 있다. 하지만, 본 발명에 따르면, 제6 구간(t16)에서 제1 트랜지스터(T1)의 제1 전극으로 바이어스 전압(Vbias)을 제공함에 따라 제1 트랜지스터(T1)의 히스테리시스 특성에 기인한 휘도 변화를 최소화할 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
또한, 제1 스캔 신호(GW)가 n번째의 스캔 신호로 정의될 때, 제2 스캔 신호(EB)는 n+y번째 스캔 신호일 수 있다. y는 정수일 수 있다.
본 발명에 따르면, 스캔 구동 회로(SD, 도 2 참조)가 포하하는 스캔 구동 회로의 개수가 감소될 수 있다. 따라서, 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다.
도 5a 및 도 6e를 참조하면, 구동 구간(A)의 제7 구간(t17)에서 제1 발광 신호(EM1) 및 제2 발광 신호(EM2)가 액티브 레벨일 수 있다. 제1 발광 신호(EM1) 및 제2 발광 신호(EM2) 각각의 액티브 레벨은 로우 레벨일 수 있다.
스캔 신호(GI), 제1 보상 스캔 신호(GC), 제2 보상 스캔 신호(GD), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비액티브 레벨일 수 있다. 스캔 신호(GI), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)의 비액티브 레벨은 하이 레벨일 수 있다. 제1 보상 스캔 신호(GC) 및 제2 보상 스캔 신호(GD) 각각의 비액티브 레벨은 로우 레벨일 수 있다.
제8 트랜지스터(T8)는 제1 발광 신호(EM1)에 응답하여 턴 온될 수 있다. 제5 트랜지스터(T5)는 제2 발광 신호(EM2)에 응답하여 턴온될 수 있다.
제5 트랜지스터(T5) 및 제8 트랜지스터(T8)가 턴 온됨에 따라 제1 전압 라인(PL1)부터 제8 트랜지스터(T8), 제1 트랜지스터(T1), 및 제5 트랜지스터(T5)를 통해 발광 다이오드(ED)로 전류 경로가 형성될 수 있다.
발광 다이오드(ED)를 통해 흐르는 전류는 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs로 지칭됨)과 제1 트랜지스터의 문턱 전압의 차의 제곱인 (Vgs-Vth)2에 비례할 수 있다. 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨이 Vdata-Vth이므로, 발광 다이오드(ED)를 통해 흐르는 전류는 제1 구동 전압(ELVDD)과 데이터 신호(Vdata)의 차의 제곱인 (ELVDD-Vdata)2에 비례할 수 있다. 제7 구간(t17)은 발광 다이오드(ED)의 발광 구간으로 지칭될 수 있다.
본 발명에 따르면, 제2 내지 제7 단계들(t12~t17)에 의해 제1 트랜지스터(T1)의 문턱 전압은 발광 다이오드(ED)를 통해 흐르는 전류에 영향을 주지 않을 수 있다. 화소들(PX) 각각이 포함하는 제1 트랜지스터(T1)의 각각의 문턱 전압은 제1 트랜지스터(T1)의 특성에 따라 상이할 수 있다. 하지만, 화소들(PX) 각각이 포함하는 제1 트랜지스터(T1)의 특성에 관계없이 이후 제1 구간(t11)에서 발광 다이오드(ED)를 통해 흐르는 전류는 일정할 수 있다. 즉, 발광 다이오드(ED)를 통해 흐르는 전류는 제1 구동 전압(ELVDD)과 데이터 신호(Vdata)의 차의 제곱인 (ELVDD-Vdata)2에 비례할 수 있다. 따라서, 표시 품질이 향상된 화소(PX) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
도 5b는 본 발명의 일 실시예에 따른 구동 신호들의 타이밍도이다.
도 5b를 참조하면, 스캔 구간(B)에서 제1 발광 신호(EM1), 제2 발광 신호(EM2), 초기화 스캔 신호(GI), 제1 보상 스캔 신호(GC), 제2 보상 스캔 신호(GD), 제1 스캔 신호(GW), 및 제2 스캔 신호(EB)는 비액티브 레벨일 수 있다. 스캔 구간(B)는 셀프 스캔 구간으로 지칭될 수 있다.도 7은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 7을 설명함에 있어서, 도 3을 통해 설명된 구성 요소는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 7을 참조하면, 전압 발생기(300, 도 2 참조)는 표시 패널(DP, 도 2 참조)에 기준 전압(Vref)을 더 제공할 수 있다. 기준 전압(Vref)이 제공되는 기준 전압 라인(VRL)은 화소(PX-1)에 제공될 수 있다. 제4 트랜지스터(T4)의 제1 전극은 기준 전압 라인(VRL)과 연결될 수 있다. 기준 전압(Vref)은 제1 구동 전압(ELVDD)보다 낮은 레벨을 가질 수 있다.
전압 발생기(300, 도 2 참조)는 제3 구간(t13) 및 제5 구간(t15)에서 제1 노드(N1)에 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 최적의 전압을 제공할 수 있다.
제3 구간(t13) 및 제5 구간(t15)에서 제4 트랜지스터(T4) 및 제9 트랜지스터(T9)가 턴 온됨에 따라 제1 노드(N1)에는 기준 전압(Vref)이 제공될 수 있다. 제8 트랜지스터(T8) 및 제10 트랜지스터(T10)가 턴 온됨에 따라 제1 트랜지스터(T1)는 소스 팔로워로 동작될 수 있다. 제2 노드(N2)에는 제1 트랜지스터(T1)의 게이트 전극으로 제공되는 기준 전압(Vref)보다 제1 트랜지스터(T1)의 문턱 전압만큼 낮은 전압(Vref-Vth)이 제공될 수 있다. 즉, 제2 커패시터(C2)의 양단의 전압차는 제1 트랜지스터(T1)의 문턱 전압과 동일할 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 8을 설명함에 있어서, 도 3을 통해 설명된 구성 요소는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8을 참조하면, 제6 트랜지스터(T6)의 제1 전극은 제3 트랜지스터(T3)의 제1 전극에 연결될 수 있다.
본 발명에 따르면, 전압 발생부(300, 도 2 참조)의 제2 초기화 전압(Vinit2, 도 2 참조)을 제공하는 라인은 생략될 수 있다. 따라서, 비표시 영역(NDA, 도 1 참조)의 면적이 감소될 수 있다.
또한, 본 발명에 따르면, 화소(PX-2)는 제2 초기화 전압(Vinit2, 도 3 참조)을 제공하는 제2 초기화 전압 라인(VIL2, 도 3 참조)이 생략될 수 있다. 화소(PX-2)가 포함하는 전원 라인의 개수가 감소될 수 있다. 화소(PX-3)가 포함하는 배선들 사이의 간격이 증가될 수 있다. 배선들 사이의 신호 간섭이 감소될 수 있다. 따라서, 표시 품질이 향상된 화소(PX-2) 및 전자 장치(DD, 도 1 참조)를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 전자 장치 DP: 표시 패널
PX: 화소 ED: 발광 다이오드
GW: 스캔 신호 GI: 초기화 스캔 신호
GC: 제1 보상 스캔 신호 GD: 제2 보상 스캔 신호
EM1: 제1 발광 신호 EM2: 제2 발광 신호

Claims (20)

  1. 제1 노드 및 제2 노드 사이에 연결된 제1 커패시터;
    제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터;
    제1 전극 및 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드;
    상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드와 연결된 제1 전극, 제1 초기화 전압을 제공하는 제1 초기화 전압 라인과 전기적으로 연결되는 제2 전극, 및 제1 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극, 및 제2 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 및
    제1 전극, 상기 제2 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터의 상기 제1 전극 각각과 연결된 제2 전극, 및 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터를 포함하는 화소.
  2. 제1 항에 있어서,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 산화물반도체를 포함하는 화소.
  3. 제1 항에 있어서,
    상기 제5 트랜지스터의 상기 제1 전극은 상기 제1 전압 라인과 연결되는 화소.
  4. 제1 항에 있어서,
    상기 제5 트랜지스터의 상기 제1 전극은 기준 전압이 제공되는 기준 전압 라인과 연결되는 화소.
  5. 제1 항에 있어서,
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제1 전극과 연결된 제2 전극, 및 상기 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터;
    상기 제3 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 초기화 전압 라인과 연결된 제2 전극, 및 초기화 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터; 및
    상기 발광 다이오드의 상기 제1 전극과 연결된 제1 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결된 제2 전극, 및 제2 발광 신호를 수신하는 게이트 전극을 포함하는 제8 트랜지스터를 더 포함하는 화소.
  6. 제5 항에 있어서,
    상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 제공하는 바이어스 전압 라인과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제9 트랜지스터를 더 포함하는 화소.
  7. 제6 항에 있어서,
    제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제10 트랜지스터를 더 포함하는 화소.
  8. 제7 항에 있어서,
    상기 제10 트랜지스터의 상기 제1 전극은 제2 초기화 전압을 제공하는 제2 초기화 전압 라인과 연결되고,
    상기 제1 초기화 전압은 상기 제2 초기화 전압보다 높은 전압 레벨을 갖는 화소.
  9. 제7 항에 있어서,
    상기 제10 트랜지스터의 상기 제1 전극은 상기 제7 트랜지스터의 상기 제1 전극에 연결되는 화소.
  10. 제7 항에 있어서,
    제1 스캔 라인 및 제2 스캔 라인을 더 포함하고,
    상기 스캔 신호는 상기 제1 스캔 라인을 통해 제공되는 제1 스캔 신호 및 상기 제2 스캔 라인을 통해 제공되는 제2 스캔 신호를 포함하는 화소.
  11. 제10 항에 있어서,
    상기 제2 트랜지스터의 상기 게이트 전극에는 상기 제1 스캔 신호가 제공되고,
    상기 제8 트랜지스터의 상기 게이트 전극 및 상기 제9 트랜지스터의 상기 게이트 전극에는 상기 제2 스캔 신호가 제공되는 화소.
  12. 제10 항에 있어서,
    제1 구간 동안 상기 초기화 스캔 신호 및 상기 제1 보상 스캔 신호가 액티브 레벨인 화소.
  13. 제12 항에 있어서,
    상기 제1 구간과 연속하는 제2 구간 동안 상기 제1 발광 신호, 상기 제1 보상 스캔 신호, 및 상기 제2 보상 스캔 신호가 액티브 레벨인 화소.
  14. 제13 항에 있어서,
    상기 제2 구간과 연속하는 제3 구간 동안 상기 초기화 스캔 신호, 상기 제2 보상 스캔 신호, 및 상기 스캔 신호가 액티브 레벨인 화소.
  15. 제14 항에 있어서,
    상기 제3 구간과 연속하는 제4 구간 동안 상기 제1 발광 신호, 상기 제1 보상 스캔 신호, 및 상기 제2 보상 스캔 신호가 액티브 레벨인 화소.
  16. 제15 항에 있어서,
    상기 제4 구간과 연속하는 제5 구간 동안 상기 제2 보상 스캔 신호, 및 상기 제2 스캔 신호가 액티브 레벨인 화소.
  17. 제16 항에 있어서,
    상기 제5 구간과 연속하는 제6 구간 동안 상기 제2 스캔 신호가 액티브 레벨인 화소.
  18. 제17 항에 있어서,
    상기 제6 구간과 연속하는 제7 구간 동안 상기 제1 발광 신호 및 상기 제2 발광 신호가 액티브 레벨이고,
    하나의 프레임은 구동 구간 및 적어도 하나의 스캔 구간을 포함하고,
    상기 구동 구간은 상기 제1 내지 제7 구간을 포함하는 화소.
  19. 복수의 화소들을 포함하는 표시 패널을 포함하고,
    상기 복수의 화소들 각각은,
    제1 노드 및 제2 노드 사이에 연결된 제1 커패시터;
    제1 구동 전압을 제공하는 제1 전압 라인 및 상기 제1 노드 사이에 연결된 제2 커패시터;
    제1 전극 및 제2 구동 전압을 제공하는 제2 전압 라인과 연결된 제2 전극을 포함하는 발광 다이오드;
    상기 제1 전압 라인과 전기적으로 연결되는 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 전기적으로 연결되는 제2 전극, 및 상기 제2 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    데이터 라인과 연결된 제1 전극, 상기 제1 노드와 전기적으로 연결된 제2 전극, 및 스캔 신호를 수신하는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드와 연결된 제1 전극, 제1 초기화 전압을 제공하는 제1 초기화 전압 라인과 전기적으로 연결되는 제2 전극, 및 제1 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 상기 제2 전극과 연결된 제1 전극, 상기 제1 노드와 연결된 제2 전극, 및 제2 보상 스캔 신호를 수신하는 게이트 전극을 포함하는 제4 트랜지스터; 및
    상기 제1 전압 라인과 연결된 제1 전극, 상기 제2 트랜지스터의 상기 제2 전극과 상기 제4 트랜지스터의 상기 제1 전극 각각과 연결된 제2 전극, 및 제1 발광 신호를 수신하는 게이트 전극을 포함하는 제5 트랜지스터를 포함하고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 N-타입 트랜지스터이고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 제5 트랜지스터는 P-타입 트랜지스터인 전자 장치.
  20. 제19 항에 있어서,
    상기 제1 트랜지스터의 상기 제1 전극과 연결된 제1 전극, 바이어스 전압을 제공하는 바이어스 전압 라인과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제6 트랜지스터; 및
    제2 초기화 전압을 제공하는 제2 초기화 전압 라인과 연결된 제1 전극, 상기 발광 다이오드의 상기 제1 전극과 연결된 제2 전극, 및 상기 스캔 신호를 수신하는 게이트 전극을 포함하는 제7 트랜지스터를 더 포함하는 전자 장치.
KR1020210103951A 2021-08-06 2021-08-06 화소 및 전자 장치 KR20230022359A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210103951A KR20230022359A (ko) 2021-08-06 2021-08-06 화소 및 전자 장치
US17/745,043 US20230038319A1 (en) 2021-08-06 2022-05-16 Pixel and electronic device
CN202210920323.7A CN115909954A (zh) 2021-08-06 2022-08-02 像素和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210103951A KR20230022359A (ko) 2021-08-06 2021-08-06 화소 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20230022359A true KR20230022359A (ko) 2023-02-15

Family

ID=85152239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210103951A KR20230022359A (ko) 2021-08-06 2021-08-06 화소 및 전자 장치

Country Status (3)

Country Link
US (1) US20230038319A1 (ko)
KR (1) KR20230022359A (ko)
CN (1) CN115909954A (ko)

Also Published As

Publication number Publication date
US20230038319A1 (en) 2023-02-09
CN115909954A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
KR102593537B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
JP6942846B2 (ja) 表示装置
KR102645798B1 (ko) 표시장치와 그 구동 방법
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
WO2018205617A1 (zh) 像素电路及其驱动方法、显示面板
KR20040098511A (ko) 화상 표시 장치
JP6999382B2 (ja) 表示装置
CN113096600B (zh) 折叠显示面板、装置及其驱动方法、电子设备
KR20090118225A (ko) 표시 장치 및 그 구동 방법
CN114120919A (zh) 显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20140090441A (ko) 디밍 동작 제어 방법 및 이를 수행하는 유기 전계 발광 표시 장치
CN114913798A (zh) 显示装置
JP2018036542A (ja) 電気光学装置、電子機器、及び電気光学装置の制御方法
KR20240033711A (ko) 화소 및 표시 장치
JP7362889B2 (ja) 表示装置
KR100948623B1 (ko) 유기전계발광 패널과, 이를 갖는 표시 장치
KR20190136396A (ko) 표시 장치
KR20230022359A (ko) 화소 및 전자 장치
KR20230056076A (ko) 표시 장치 및 그것의 구동 방법
KR20140132151A (ko) 유기 전계 발광 표시 패널 및 이를 포함하는 유기 전계 발광 표시 장치
KR20210085502A (ko) 표시 장치
KR100729100B1 (ko) 유기 발광표시장치
KR20230165953A (ko) 표시 장치