KR20230004149A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230004149A
KR20230004149A KR1020210086039A KR20210086039A KR20230004149A KR 20230004149 A KR20230004149 A KR 20230004149A KR 1020210086039 A KR1020210086039 A KR 1020210086039A KR 20210086039 A KR20210086039 A KR 20210086039A KR 20230004149 A KR20230004149 A KR 20230004149A
Authority
KR
South Korea
Prior art keywords
data
power control
control signal
sub
data lines
Prior art date
Application number
KR1020210086039A
Other languages
English (en)
Inventor
김민기
김진성
홍진철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210086039A priority Critical patent/KR20230004149A/ko
Priority to CN202210703201.2A priority patent/CN115547221A/zh
Priority to DE102022115785.7A priority patent/DE102022115785A1/de
Priority to US17/854,776 priority patent/US11837167B2/en
Publication of KR20230004149A publication Critical patent/KR20230004149A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상을 발광하는 복수의 서브 화소를 포함하는 표시 패널, 복수의 데이터 라인을 통해 복수의 서브 화소에 데이터 전압을 출력하는 데이터 구동부 및 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부를 포함하고, 데이터 구동부는 복수의 데이터 라인에 연결되어, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고, 복수의 소스 구동 집적 회로 각각은 복수의 파워 제어 신호 각각에 따라 구동 전류를 생성하는 복수의 파워 제어 회로 및 구동 전류를 인가 받아, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 앰프를 포함하고, 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인, 상기 복수의 제3 데이터 라인 및 상기 복수의 제4 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받을 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 구동 전류를 제어할 수 있는 표시 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD) 등이 있다.
이러한 다양한 표시 장치 중 유기 발광 표시 장치는 복수의 서브 화소를 포함하는 표시 패널과 표시 패널을 구동하는 구동부를 포함한다. 구동부는 표시 패널에 게이트 전압을 공급하는 게이트 구동부 및 데이터 전압을 공급하는 데이터 구동부를 포함한다. 유기 발광 표시 장치의 서브 화소에 게이트 전압 및 데이터 전압이 공급되면, 서브 화소가 구동 전류에 대응되는 휘도로 발광함으로써 영상을 표시할 수 있다.
데이터 구동부는 복수의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함하고, 복수의 소스 구동 집적 회로(SDIC) 각각은 복수의 데이터 라인을 통하여 표시 영역에 데이터 전압을 공급한다.
그리고, 복수의 소스 구동 집적 회로(SDIC)는 파워 제어 신호(Power Control signal; PWRC)에 따라 구동 전류를 제어할 수 있다. 다만, 하나의 데이터 구동부에 연결된 모든 소스 구동 집적 회로(SDIC)는 동일한 파워 제어 신호(PWRC)를 인가 받는다.
파워 제어 신호(PWRC)는 표시 패널의 로드(Panel Load) 및 최대 전력 소비 패턴(Worst Power Consumption Pattern)에 의해 결정되는 것이므로, 파워 제어 신호(PWRC)는 오버 셋팅될 수 있다.
이에 따라, 복수의 소스 구동 집적 회로(SDIC) 각각에서 구동 전류가 과도하게 출력될 수 있어, 유기 발광 표시 장치의 소비 전력이 불필요하게 증가하는 문제점이 발생하였다.
본 발명이 해결하고자 하는 과제는 각각의 소스 구동 집적 회로(SDIC)마다 파워 제어 신호(PWRC)를 최적화하여, 소비 전력을 최적화 시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 색상에 따라 구동 전류를 최적화할 수 있도록 파워 제어 신호(PWRC)를 제어할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 채널 별로 구동 전류를 최적화할 수 있도록 파워 제어 신호(PWRC)를 제어할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상을 발광하는 복수의 서브 화소를 포함하는 표시 패널, 복수의 데이터 라인을 통해 상기 복수의 서브 화소에 데이터 전압을 출력하는 데이터 구동부 및 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부를 포함하고, 데이터 구동부는 상기 복수의 데이터 라인에 연결되어, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고, 복수의 소스 구동 집적 회로 각각은 상기 복수의 파워 제어 신호 각각에 따라 상기 구동 전류를 생성하는 복수의 파워 제어 회로 및 구동 전류를 인가 받아, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 앰프를 포함하고, 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인, 상기 복수의 제3 데이터 라인 및 상기 복수의 제4 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 상기 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널, 복수의 데이터 라인을 통해 상기 복수의 화소에 데이터 전압을 출력하는 데이터 구동부 및 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부를 포함하고, 데이터 구동부는 상기 복수의 데이터 라인에 연결되어, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고, 복수의 소스 구동 집적 회로 각각은 상기 복수의 파워 제어 신호 각각을 복수의 선택기 각각에 출력하는 파워 제어 신호 분배기, 복수의 파워 제어 신호 각각에 따라 복수의 구동 전류 중 하나를 선택하는 복수의 선택기 및 복수의 선택기 각각으로부터 구동 전류를 인가 받아, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 앰프를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에서 파워 제어 신호를 색상 별로 공급하여 소스 구동 집적 회로를 구동함으로써, 데이터 전환량(Data Transiotion)이 높은 이미지에서 효과적으로 소비 전력(Power Consumption)을 감소시킬 수 있다.
본 발명에서 복수의 데이터 라인에 인가되는 데이터 전압의 전환 정도에 따라 개별적으로 구동 전류를 설정하여, 소스 구동 집적 회로의 구동 전류를 보다 세밀하게 최적화시킬 수 있다.
본 발명에서 소비 전력이 감소됨으로써, 기대 수명 향상 및 발열 최소화로 인한 구동 안정성을 확보할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 데이터 비교부의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 신호 생성부의 LUT(Look-Up Table)을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부의 EPI 인터페이스 전송을 위한 데이터 패킷을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 개략적으로 설명하기 위한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 회로와 앰프의 연결 관계를 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 회로 및 복수의 앰프를 설명하기 위한 회로도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 소비 전력(Power Consumption)을 나타내는 그래프이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 타이밍 제어부를 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 데이터 비교부의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 타이밍 제어부의 EPI 인터페이스 전송을 위한 데이터 패킷을 설명하기 위한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 소스 구동 집적 회로를 개략적으로 설명하기 위한 블록도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치의 파워 제어 신호 분배기를 설명하기 위한 블록도이다.
도 15는 본 발명의 다른 실시예에 따른 선택기와 앰프의 연결 관계를 설명하기 위한 블록도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130) 및 타이밍 제어부(140)를 포함한다.
표시 패널(110)은 영상을 표시하기 위한 패널이다. 표시 패널(110)은 기판 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 표시 패널(110)은 상호 교차하는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 의해 구분되며, 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)에 연결된 복수의 화소(PX)을 포함할 수 있다.
표시 패널(110)은 복수의 화소(PX)에 의해 정의되는 복수의 표시 영역(AA)과 각종 신호 배선들이나 패드 등이 형성되는 비표시 영역(NA)을 포함할 수 있다.
복수의 화소(PX) 각각은 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는 서로 다른 색을 발광하는 서브 화소일 수 있다. 예를 들어, 복수의 서브 화소는 각각 적색 서브 화소(R), 녹색 서브 화소(G), 청색 서브 화소(B) 및 백색 서브 화소(W)일 수 있으나, 이에 제한되는 것은 아니다. 이러한 복수의 서브 화소는 하나의 화소(PX)을 구성할 수 있다. 즉, 적색 서브 화소(R), 녹색 서브 화소(G), 청색 서브 화소(B) 및 백색 서브 화소(W)는 하나의 화소(PX)를 구성할 수 있다. 다시 말하면, 표시 패널(110)은 복수의 적색 서브 화소(R), 복수의 녹색 서브 화소(G), 복수의 청색 서브 화소(B) 및 복수의 백색 서브 화소(W)을 포함할 수 있다.
그리고, 하나의 열에 배치되는 복수의 적색 서브 화소(R)는 하나의 적색 데이터 라인에 연결되어, 적색 데이터 전압을 인가받을 수 있다. 그리고, 하나의 열에 배치되는 복수의 녹색 서브 화소(G)는 하나의 녹색 데이터 라인에 연결 되어, 녹색 데이터 전압을 인가받을 수 있다. 하나의 열에 배치되는 복수의 청색 서브 화소(B)는 하나의 청색 데이터 라인에 연결되어, 청색 데이터 전압을 인가받을 수 있다. 하나의 열에 배치되는 복수의 백색 서브 화소(W)는 하나의 백색 데이터 라인에 연결 되어, 백색 데이터 전압을 인가받을 수 있다.
설명의 편의상, 적색 서브 화소(R)은 제1 서브 화소로 칭할 수 있고, 녹색 서브 화소(G) 제2 서브 화소로 칭할 수 있고, 청색 서브 화소(B)는 제3 서브 화소로 칭할 수 있고, 백색 서브 화소(W)는 제4 서브 화소로 칭할 수 있다. 그리고, 적색 데이터 라인은 제1 데이터 라인으로 칭할 수 있고, 녹색 데이터 라인은 제2 데이터 라인으로 칭할 수 있고, 청색 데이터 라인은 제3 데이터 라인으로 칭할 수 있고, 백색 데이터 라인은 제4 데이터 라인으로 칭할 수 있다.
다만, 본 발명의 일 실시예에 따른 표시 장치는 적색 서브 화소(R), 녹색 서브 화소(G), 청색 서브 화소(B) 및 백색 서브 화소(W)로 구성되는 것을 기재하였으나, 이에 한정되지 않고, 및 백색 서브 화소(W)를 제외한 적색 서브 화소(R), 녹색 서브 화소(G) 및 청색 서브 화소(B)만을 포함할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치의 표시 패널에는 백색 데이터 라인을 제외한 적색 데이터 라인, 녹색 데이터 라인, 청색 데이터 라인만 배치될 수 있다.
한편, 표시 패널(110)은 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등과 같은 다양한 표시 장치에서 사용되는 표시 패널(110)로 구현될 수 있다.
타이밍 제어부(140)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호(Vertical Sync signal; Vsync), 수평 동기 신호(Horizontal Sync signal; Hsync), 데이터 인에이블 신호(Data Enable signal; DE), 데이터 클럭 신호(Data Clock signal; DCLK) 등의 타이밍 신호를 입력 받는다. 타이밍 제어부(140)는 입력된 타이밍 신호를 기준으로 데이터 구동부(130)와 게이트 구동부(120)를 제어하기 위한 제어 신호(DCS, GCS)들을 발생시킨다.
예를 들어, 타이밍 제어부(140)는 게이트 구동부(120)를 제어하기 위하여, 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블 신호(Gate Output Enable) 등을 포함하는 다양한 게이트 제어 신호(Gate Control Signal; GCS)들을 출력한다.
여기서, 게이트 스타트 펄스는 게이트 구동부(120)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭은 하나 이상의 게이트 회로에 공통으로 입력되는 클럭 신호로서, 게이트 전압의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호는 게이트 구동부(120)의 출력 타이밍 정보를 지정한다.
또한, 타이밍 제어부(140)는 데이터 구동부(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 소스 출력 인에이블 신호(Souce Output Enable) 등을 포함하는 다양한 데이터 제어 신호(Data Control Signal; DCS)들을 출력한다.
여기서, 소스 스타트 펄스는 데이터 구동부(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 데이터 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호는 데이터 구동부(130)의 출력 타이밍을 제어한다.
그리고, 타이밍 제어부(140)는 데이터 구동부(130)에 디지털 비디오 데이터(Data)를 전송한다. 디지털 비디오 데이터(Data)는 데이터 구동부(130)에서, 아날로그 데이터 전압으로 변환되어 표시 영역(AA)에 배치된 각 화소(PX)에 출력된다.
또한, 타이밍 제어부(140)는 데이터 구동부(130)에 파워 제어 신호(Power Control signal; PWRC)를 출력한다. 파워 제어 신호(PWRC)에 의하여, 데이터 구동부(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)의 구동 전류를 제어할 수 있다.
한편, 타이밍 제어부(140)는 차동 스윙 레벨(differential swing level)의 전압 형태로 데이터를 송수신하는 EPI 인터페이스(Embedded clock Point to Point Interface)로 데이터 제어 신호(DCS), 비디오 데이터(Data) 및 파워 제어 신호(PWRC)를 데이터 구동부(130)에 전송한다.
게이트 구동부(120)는 복수의 화소(PX)에 게이트 전압을 공급한다. 게이트 구동부(120)는 게이트 제어 신호(GCS)에 대응하여 게이트 전압을 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 게이트 구동부(120)에 포함된 복수의 스테이지는 게이트 전압을 게이트 라인(GL)을 통해 복수의 화소(PX)에 순차적으로 출력할 수 있다. 게이트 구동부(120)는 GIP 방식(Gate In Panel)에 의해 표시 패널(110)의 비표시 영역(NA)에 형성되는 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)수 있으나, 이에 제한되는 것은 아니다.
데이터 구동부(130)는 복수의 화소(PX)에 데이터 전압을 공급한다. 데이터 구동부(130)는 복수의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있다. 즉, 도 1에 도시된 바와 같이, 데이터 구동부(130)는 제1 소스 구동 집적 회로(SDIC#1), 제2 소스 구동 집적 회로(SDIC#2) 및 제(m) 소스 구동 집적 회로(SDIC#(m))를 포함할 수 있다. 단, m은 1이상의 자연수이다.
복수의 소스 구동 집적 회로(SDIC#1, SDIC#2, …,SDIC#(m)) 각각은 타이밍 제어부(140)로부터 디지털 비디오 데이터(Data), 데이터 제어 신호(DCS) 및 파워 제어 신호(PWRC)를 공급받을 수 있다. 복수의 소스 구동 집적 회로(SDIC#1, SDIC#2, …,SDIC#(m)) 각각은 데이터 제어 신호(DCS)에 응답하여 디지털 비디오 데이터(Data)를 아날로그 감마 전압을 이용하여 데이터 전압을 생성한다. 그리고, 복수의 소스 구동 집적 회로(SDIC#1, SDIC#2, …,SDIC#(m)) 각각은 파워 제어 신호(PWRC)에 의해 결정된 구동 전류에 의하여 데이터 배선(DL)을 통해 복수의 화소(PX)에 데이터 전압을 출력할 수 있다.
복수의 소스 구동 집적 회로(SDIC#1, SDIC#2, …,SDIC#(m))는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 패널(110)의 데이터 배선(DL)에 접속될 수 있다. 또한, 복수의 소스 구동 집적 회로(SDIC#1, SDIC#2, …,SDIC#(m))는 표시 패널(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시 패널(110)과 연결되는 형태일 수도 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부를 설명하기 위한 도면이다.
타이밍 제어부(140)는 데이터 인에이블 신호 생성부(141), 데이터 지연부(142), 복수의 데이터 비교부(143) 및 복수의 파워 제어 신호 생성부(144)를 포함한다.
데이터 인에이블 신호 생성부(141)는 데이터 인에이블 신호(DE) 및 데이터 클럭 신호(DCLK)에 동기화되어, 복수의 데이터 비교부(143) 각각에 서브 데이터 인에이블 신호(SDE)를 출력한다.
구체적으로, 서브 데이터 인에이블 신호(SDE)는 제1 소스 구동 집적 회로(SDIC#1) 내지 제(m) 소스 구동 집적 회로(SDIC#(m)) 각각이 표시 영역(AA)에 데이터 전압을 출력하는 타이밍을 결정하는 신호이다.
예를 들어, 하나의 화소 행에는 1 수평 기간 동안 데이터 전압이 인가되므로, 서브 데이터 인에이블 신호(SDE)는 1 수평 기간 동안 턴온 레벨인 하이 레벨로 출력될 수 있다.
데이터 지연부(142)는 비디오 데이터(Data)를 인가 받아, 이를 1 수평 기간만큼 지연시킨 뒤 출력한다.
데이터 지연부(142)는 비디오 데이터(Data)를 내부 메모리에 저장하여, 이를 1 수평 기간만큼 지연시킨 뒤, 지연된 비디오 데이터(D_Data)를 복수의 데이터 비교부(143) 각각에 출력한다.
예를 들어, 데이터 지연부(142)는 n-1 번째 수평 기간에서, n-1번째 행에 해당하는 비디오 데이터(Data)를 저장한 뒤, n 번째 수평 기간에서, n-1번째 행에 해당하는 지연된 비디오 데이터(D_Data)를 출력한다.
구체적으로, 비디오 데이터(Data)는 적색 데이터(Red Data), 녹색 데이터(Green Data), 백색 데이터(Blue Data) 및 백색 데이터(White Data)를 포함하고 있으므로, 지연된 비디오 데이터(D_Data)은 이를 각각 지연시킨 데이터 일 수 있다. 즉, 지연된 비디오 데이터(D_Data)는 지연된 적색 데이터(D_ Red Data), 지연된 녹색 데이터(D_ Green Data), 지연된 청색 데이터(D_ Blue Data) 및 지연된 백색 데이터(D_ White Data)를 포함한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 데이터 비교부의 동작을 설명하기 위한 도면이다.
그리고, 복수의 데이터 비교부(143) 각각은 복수의 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 비디오 데이터(Data)와 지연된 비디오 데이터(D_Data)를 비교하여, 복수의 비교 데이터(CD) 각각을 생성한다. 그리고, 복수의 데이터 비교부(143) 각각은 비교 데이터(CD)를 파워 제어 신호 생성부(144)에 출력한다. 달리 표현하면, 상술한 비교 데이터(CD)는 복수의 표시 영역(AA) 각각에서 인접된 화소 행((Nth-1) Line, Nth Line)끼리의 최대 데이터 전환 값을 의미할 수 있다.
보다 상세히는 도 3을 참조하면, 제1 데이터 비교부(143-1)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 당해 화소 행(Nth Line)의 적색 데이터(Red Data)와 이전 화소 행((N-1)th Line) 지연된 적색 데이터(D_Red Data)를 비교하여, 복수의 적색 비교 데이터(CD_R(1), CD_R(2), CD_R(3))를 제1 파워 제어 신호 생성부(144-1)에 출력한다.
제2 데이터 비교부(143-2)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 당해 화소 행(Nth Line)의 녹색 데이터(Green Data)와 이전 화소 행((N-1)th Line) 지연된 녹색 데이터(D_Green Data)를 비교하여, 복수의 녹색 비교 데이터(CD_G(1), CD_G(2), CD_G(3))를 제2 파워 제어 신호 생성부(144-2)에 출력한다.
제3 데이터 비교부(143-3)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 당해 화소 행(Nth Line)의 청색 데이터(Blue Data)와 이전 화소 행((N-1)th Line) 지연된 청색 데이터(D_Blue Data)를 비교하여, 복수의 청색 비교 데이터(CD_B(1), CD_B(2), CD_B(3))를 제3 파워 제어 신호 생성부(144-3)에 출력한다.
제4 데이터 비교부(143-4)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 당해 화소 행(Nth Line)의 백색 데이터(White Data)와 이전 화소 행((N-1)th Line) 지연된 백색 데이터(D_White Data)를 비교하여, 복수의 백색 비교 데이터(CD_W(1), CD_W(2), CD_W(3))를 제4 파워 제어 신호 생성부(144-4)에 출력한다.
설명의 편의상, 적색 비교 데이터(CD_R)는 제1 비교 데이터로 칭할 수 있고, 녹색 비교 데이터(CD_G)는 제2 비교 데이터로 칭할 수 있고, 청색 비교 데이터(CD_B)를 제3 비교 데이터로 칭할 수 있고, 백색 비교 데이터(CD_W)를 제4 비교 데이터로 칭할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 신호 생성부의 LUT(Look-Up Table)을 나타내는 도면이다.
파워 제어 신호 생성부(144)는 복수의 비교 데이터(CD)를 이용하여, 파워 제어 신호(PWRC)를 생성한다.
구체적으로, 파워 제어 신호 생성부(144) 각각은 인가 받은 복수의 비교 데이터(CD)의 최대값을 LUT(Look-Up Table)에 적용하여, 파워 제어 신호(PWRC)를 설정한다.
도 2 내지 도 4를 참조하면, 제1 파워 제어 신호 생성부(144-1)는 복수의 적색 비교 데이터(CD_R(1), CD_R(2), CD_R(3)) 중 최대 값을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 적색 파워 제어 신호(PWRC_R)를 생성한다. 그리고, 제2 파워 제어 신호 생성부(144-2)는 복수의 녹색 비교 데이터(CD_G(1), CD_G(2), CD_G(3)) 중 최대 값을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 녹색 파워 제어 신호(PWRC_G)를 생성한다. 그리고, 제3 파워 제어 신호 생성부(144-3)는 복수의 청색 비교 데이터(CD_B(1), CD_B(2), CD_B(3)) 중 최대 값을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 청색 파워 제어 신호(PWRC_B)를 생성한다.
그리고, 제4 파워 제어 신호 생성부(144-4)는 복수의 백색 비교 데이터(CD_W(1), CD_W(2), CD_W(3)) 중 최대 값을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 백색 파워 제어 신호(PWRC_W)를 생성한다.
설명의 편의상, 적색 파워 제어 신호(PWRC_R)는 제1 파워 제어 신호로 칭할 수 있고, 녹색 파워 제어 신호(PWRC_G)는 제2 파워 제어 신호로 칭할 수 있고, 청색 파워 제어 신호(PWRC_B)는 제3 파워 제어 신호로 칭할 수 있고, 백색 파워 제어 신호(PWRC_W)는 제4 파워 제어 신호로 칭할 수 있다.
예를 들어, 비교 데이터(CD)가 제1 임계 값(Th 1) 이하일 경우에는 파워 제어 신호(PWRC)를 P0(LLL)으로 설정하고, 비교 데이터(CD)가 제1 임계 값(Th 1) 초과 내지 제2 임계 값(Th 2) 이하일 경우에는 파워 제어 신호(PWRC)를 P1(LLH)으로 설정하고, 비교 데이터(CD)가 제2 임계 값(Th 2) 초과 내지 제3 임계 값(Th 3) 이하일 경우에는 파워 제어 신호(PWRC)를 P2(LHL)으로 설정하고, 비교 데이터(CD)가 제3 임계 값(Th 3) 초과 내지 제4 임계 값(Th 4) 이하일 경우에는 파워 제어 신호(PWRC)를 P3(LHH)으 로 설정하고, 비교 데이터(CD)가 제4 임계 값(Th 4) 초과 내지 제5 임계 값(Th 5) 이하일 경우에는 파워 제어 신호(PWRC)를 P4(HLL)으로 설정하고, 비교 데이터(CD)가 제5 임계 값(Th 5) 초과 내지 제6 임계 값(Th 6) 이하일 경우에는 파워 제어 신호(PWRC)를 P5(HLH)으로 설정하고, 비교 데이터(CD)가 제6 임계 값(Th 6) 초과 내지 제7 임계 값(Th 7) 이하일 경우에는 파워 제어 신호(PWRC)를 P6(HHL)으로 설정하고, 비교 데이터(CD)가 제7 임계 값(Th 7) 초과일 경우에는 파워 제어 신호(PWRC)를 P7(HHH)으로 설정한다.
상술한 제1 임계 값(Th 1) 내지 제7 임계 값(Th 7)은 파워 제어 신호 생성부(144)의 메모리에 저장된 값으로서, 설정에 따라 달라질 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부의 EPI 인터페이스 전송을 위한 데이터 패킷을 설명하기 위한 도면이다.
타이밍 제어부(140)는 차동 스윙 레벨(differential swing level)의 전압 형태로 데이터를 송수신하는 EPI 인터페이스(Embedded clock Point to Point Interface)로 데이터 제어 신호(DCS), 비디오 데이터(Data) 및 파워 제어 신호(PWRC)를 데이터 구동부(130)에 전송한다.
구체적으로, 도 5에 도시된 바와 같이, EPI 인터페이스 전송을 위한 데이터 패킷은 제1 페이즈(Phase-I), 제2 페이즈(Phase-II) 및 제3 페이즈(Phase-III)로 구성될 수 있다.
제1 페이즈(Phase-I)에는 데이터 클럭 신호(Data Clock signal; DCLK)와 같은 클럭 신호가 포함될 수 있으며, 제2 페이즈(Phase-II)에는 데이터 제어 신호(DCS) 및 파워 제어 신호(PWRC)가 포함될 수 있으며, 제3 페이즈(Phase-III)에는 비디오 데이터(Data)가 포함될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에서는, 복수의 비교 데이터(CD) 모두를 파워 제어 신호(PWRC)로 변환하는 것이 아니고, 동일 색상의 복수의 비교 데이터(CD) 중 최대 값을 파워 제어 신호(PWRC)로 변환한다. 이에, 파워 제어 신호(PWRC)의 데이터 크기가 크지 않아 제2 페이즈(Phase-II)에 포함될 수 있다. 즉, 파워 제어 신호(PWRC)는 비디오 데이터(Data)보다 이전 페이즈(Phase)에 전송될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 소스 구동 집적 회로를 개략적으로 설명하기 위한 블록도이다.
도 6을 참조하면, 복수의 소스 구동 집적 회로(SDIC) 각각은 쉬프트 레지스터(131), 래치(132), 디지털 아날로그 컨버터(Digital-Analog Converter; DAC)(133), 앰프(134) 및 파워 제어 회로(135)를 포함한다.
쉬프트 레지스터(131)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock)을 포함하는 데이터 제어 신호(DCS)를 타이밍 제어부(140)로부터 전송 받아, 순차적인 데이터 샘플링 시점을 결정한다.
래치(132)는 쉬프트 레지스터(131)으로부터 전송된 샘플링신호에 응답하여 타이밍 제어부(140)로부터 전송된 적색, 녹색, 청색 및 백색의 디지털 비디오 데이터(Data)를 순차적으로 래치하여 동시에 출력한다.
디지털 아날로그 컨버터(133)는 래치부(132)로부터의 적색, 녹색, 청색 및 백색의 디지털 비디오 데이터(Data)를 아날로그 감마 전압을 이용하여 아날로그 데이터 전압(Vdata)으로 변환한다.
앰프(134)는 디지털 아날로그 컨버터(133)로부터 전송되어온 아날로그 데이터 전압(Vdata)를 데이터 라인에 출력할 수 있다.
파워 제어 회로(Power Control Circuit; PWRC Circuit, 135)는 타이밍 제어부(140)로부터 전송되어온 파워 제어 신호(PWRC)에 따라 스위칭되어, 앰프(134)로 인가되는 전류의 양을 제어함으로써, 데이터 구동부의 소비전력을 제어할 수 있다.
일반적으로, 파워 제어 회로(135)는 복수의 소스 구동 집적 회로(SDIC) 각각에 내장될 수 있으나, 이에 한정되지 않고 파워 제어 회로(135)는 복수의 소스 구동 집적 회로(SDIC)의 외부의 인쇄 회로 기판(Printed Circuit Board)이나, COF(Chip On Flim)등과 같이 다양한 위치에 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 회로와 앰프의 연결 관계를 설명하기 위한 블록도이다.
앰프(134)는 제1 데이터 라인(DL_R)에 연결되는 제1 앰프(134-1), 제2 데이터 라인(DL_G)에 연결되는 제2 앰프(134-2), 제3 데이터 라인(DL_B)에 연결되는 제3 앰프(134-3) 및 제4 데이터 라인(DL_W)에 연결되는 제4 앰프(134-4)를 포함할 수 있다.
일 예로 도 7를 참조하면, 3개의 제1 데이터 라인(DL_R) 각각에 연결되는 3개의 제1 앰프(134-1)가 연결되어, 복수의 제1 앰프(134-1) 각각은 적색 데이터 전압을 각각의 제1 데이터 라인(DL_R)에 출력한다. 그리고, 3개의 제2 데이터 라인(DL_G) 각각에 연결되는 3개의 제2 앰프(134-2)가 연결되어, 복수의 제2 앰프(134-2) 각각은 녹색 데이터 전압을 각각의 제2 데이터 라인(DL_G)에 출력한다. 그리고, 3개의 제3 데이터 라인(DL_B) 각각에 연결되는 3개의 제3 앰프(134-3)가 연결되어, 복수의 제3 앰프(134-3) 각각은 청색 데이터 전압을 각각의 제3 데이터 라인(DL_B)에 출력한다. 그리고, 3개의 제4 데이터 라인(DL_W) 각각에 연결되는 3개의 제4 앰프(134-4)가 연결되어, 복수의 제4 앰프(134-4)는 각각은 백색 데이터 전압을 각각의 제4 데이터 라인(DL_W)에 출력한다.
그리고, 파워 제어 회로(135)는 제1 파워 제어 신호(PWRC_R)에 따라 구동 전류를 출력하는 제1 파워 제어 회로(135-1), 제2 파워 제어 신호(PWRC_G)에 따라 구동 전류를 출력하는 제2 파워 제어 회로(135-2), 제3 파워 제어 신호(PWRC_B)에 따라 구동 전류를 출력하는 제3 파워 제어 회로(135-3) 및 제4 파워 제어 신호(PWRC_W)에 따라 구동 전류를 출력하는 제4 파워 제어 회로(135-4)를 포함한다.
그리고, 복수의 제1 앰프(134-1)는 모두는 하나의 제1 파워 제어 회로(135-1)에 연결된다. 이에, 복수의 제1 앰프(134-1)는 모두 하나의 제1 파워 제어 회로(135-1)로부터 동일한 제1 파워 제어 신호(PWRC_R)를 인가 받을 수 있다. 그리고, 복수의 제2 앰프(134-2)는 모두는 하나의 제2 파워 제어 회로(135-2)에 연결된다. 이에, 복수의 제2 앰프(134-2)는 모두 하나의 제2 파워 제어 회로(135-2)로부터 동일한 제2 파워 제어 신호(PWRC_G)를 인가 받을 수 있다. 그리고, 복수의 제3 앰프(134-3)는 모두는 하나의 제3 파워 제어 회로(135-3)에 연결된다. 이에, 복수의 제3 앰프(134-3)는 모두 하나의 제3 파워 제어 회로(135-3)로부터 동일한 제3 파워 제어 신호(PWRC_B)를 인가 받을 수 있다. 그리고, 복수의 제4 앰프(134-4)는 모두는 하나의 제4 파워 제어 회로(135-4)에 연결된다. 이에, 복수의 제4 앰프(134-4)는 모두 하나의 제4 파워 제어 회로(135-4)로부터 동일한 제4 파워 제어 신호(PWRC_W)를 인가 받을 수 있다.
즉, 본 발명의 일 실시예에 따른 표시 장치의 하나의 구동 집적 회로에서, 복수의 앰프 중 동일한 색상의 데이터 전압을 출력하는 복수의 앰프는 모두 상기 하나의 파워 제어 회로에 연결되어 동일한 파워 제어 신호를 인가 받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 파워 제어 회로 및 복수의 앰프를 설명하기 위한 회로도이다.
구체적으로, 도 8에서는 복수의 파워 제어 회로(135) 중 하나와 이에 연결되는 복수의 앰프(134)에 대해서 도시하였다.
도 8을 참조하면, 복수의 앰프(134) 각각은 적어도 하나의 증폭기(operating amplifier)로 구성될 수 있으며, 복수의 데이터 라인(DL)에 각각 대응하여 배치된다.
상술한 복수의 데이터 라인(DL)은 도 7에 도시된 복수의 제1 데이터 라인(DL_R), 복수의 제2 데이터 라인(DL_G), 복수의 제3 데이터 라인(DL_B) 및 복수의 제4 데이터 라인(DL_W) 중 어느 하나일 수 있다.
복수의 앰프(134) 각각은 비반전 입력 단자(+)로 수신된 아날로그 데이터 전압(Vdata)를 증폭하여 출력할 수 있다. 복수의 앰프(134) 각각의 반전 입력 단자(-)는 출력 단자에 연결된 데이터 라인(DL)과 연결되어 있고, 복수의 앰프(134) 각각의 VCC 단자는 구동 전원(VDD)에 연결되고, VEE 단자는 파워 제어 회로(135)에 연결된다.
파워 제어 회로(135)는 복수의 앰프(134) 각각에 인가되는 구동 전류(ISUM)의 세기를 결정한다.
PWRC 제어 회로(135)는 복수의 전류원(I1, …,I7, I8), 복수의 스위치(SW1, … , SW7, SW8) 및 전류 미러 회로(current mirror circuit) 를 구성하는 제1 미러 트랜지스터(MT1)와 제2 미러 트랜지스터(MT2)를 포함한다.
복수의 스위치(SW1, …, SW7, SW8)와 복수의 전류원(I1, …,I7, I8) 각각은 서로 직렬 연결된다. 그리고, 각각 직렬 연결된 복수의 스위치(SW1, …, SW7, SW8) 및 전류원(I1, …,I7, I8)은 병렬 연결된다. 그리고, 병렬 연결된 복수의 스위치(SW1, …, SW7, SW8) 및 전류원(I1, …,I7, I8)은 전류 미러 회로(current mirror circuit)와 직렬 연결 된다. 따라서, 복수의 스위치(SW1, …, SW7, SW8)의 온 상태에 따라, 전류 미러 회로(current mirror circuit)에 출력되는 구동 전류(ISUM)의 크기가 결정된다.
제1 미러 트랜지스터(MT1)와 제2 미러 트랜지스터(MT2)는 전류 미러 회로(current mirror circuit) 를 구성한다.
제1 미러 트랜지스터(MT1)의 게이트 전극과 소스 전극은 복수의 스위치(SW1, …, SW7, SW8)에 연결되어, 구동 전류(ISUM)가 인가된다.
그리고, 제2 미러 트랜지스터(MT2)의 게이트 전극은 제1 미러 트랜지스터(MT1)의 게이트 전극과 연결되고, 제2 미러 트랜지스터(MT2)의 드레인 전극은 앰프(134)의 VEE 단자에 연결된다.
이에, 구동 전류(ISUM)에 의하여, 제2 미러 트랜지스터(MT2)의 소스-드레인 전류가 구동 전류(ISUM)로 결정된다. 그리고, 제2 미러 트랜지스터(MT2)에 의해 출력된 구동 전류(ISUM)는 앰프(134)의 VEE 단자에 출력된다.
이에, 파워 제어 회로(135)는 복수의 앰프(134) 각각의 증폭비(amplification ratio)를 제어 함으로써, 복수의 앰프(134) 각각의 소비 전력을 제어할 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 소비 전력(Power Consumption)을 나타내는 그래프이다.
도 9에서는 각각의 이미지(Image I, Image II, Image III)에 대해서, 비교예(Comparative Example) 및 실시예(Embodiment Example)의 경우의 소비 전력(Power Consumption)을 나타낸다.
그리고, 비교예(Comparative Example)는 파워 제어 신호가 서브 화소 별로 공급되는 것이 아닌 하나의 소스 구동 집적 회로에는 하나의 파워 제어 신호가 인가되어 구동되는 경우를 의미하고, 실시예(Embodiment Example)는 본 발명의 일 실시예와 같이 파워 제어 신호가 동일한 색상의 서브 화소에 연결된 복수의 데이터 라인 별로 공급되어 구동되는 경우를 의미한다.
그리고, 이미지 1(Image I)은 하나의 색상이 지배적으로 구현되는 이미지를 의미하며, 이미지 2(Image II)는 소수의 동적 이미지가 단순하게 구현되는 이미지를 의미하고, 이미지 3(Image III)는 다수의 동적 이미지가 단순하게 구현되는 이미지를 의미한다.
즉, 이미지 1(Image I)의 데이터 전환량(Data Transiotion)보다는 이미지 2(Image II) 의 데이터 전환량(Data Transiotion)이 많고, 이미지 2(Image II)의 데이터 전환량(Data Transiotion)보다는 이미지 3(Image III) 의 데이터 전환량(Data Transiotion)이 많다.
이에, 도 9에 도시된 바와 같이, 이미지 1(Image I)의 소비 전력(Power Consumption)보다는 이미지 2(Image II) 의 소비 전력(Power Consumption)이 높고, 이미지 2(Image II)의 소비 전력(Power Consumption)보다는 이미지 3(Image III) 의 소비 전력(Power Consumption)이 높다.
다만, 파워 제어 신호를 색상별로 공급하여 구동함으로써, 비교예의 소비 전력보다 실시예의 소비 전력이 감소이 감소될 수 있다.
구체적으로 도 9에 도시된 바와 같이, 이미지 1(Image I)의 소비 전력(Power Consumption)감소량보다 이미지 2(Image II)의 소비 전력(Power Consumption)감소량이 증가할 수 있고, 이미지 2(Image II)의 소비 전력(Power Consumption)감소량보다 이미지 3(Image III)의 소비 전력(Power Consumption)감소량이 증가할 수 있다.
즉, 본 발명의 일 실시예에 따른 표시 장치는 파워 제어 신호를 색상별로 공급하여 소스 구동 집적 회로를 구동함으로써, 데이터 전환량(Data Transiotion)이 높은 이미지에서 효과적으로 소비 전력(Power Consumption)을 감소시킬 수 있다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 소비 전력이 감소됨으로써, 발열 감소에 따른 수명 시간 또한 증가될 수 있는 효과가 있다.
이하에서는 본 발명의 다른 실시예에 따른 표시 장치에 대해서 구체적으로 설명한다. 본 발명의 다른 실시예에 따른 표시 장치와 본 발명의 일 실시예에 따른 표시 장치는 타이밍 제어부와 데이터 구동부의 구성 및 동작에 대해서만 차이점이 존재하므로, 이에 대해서 중점적으로 설명한다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 타이밍 제어부를 설명하기 위한 도면이다.
타이밍 제어부(240)는 데이터 인에이블 신호 생성부(241), 데이터 지연부(242), 복수의 데이터 비교부(243) 및 복수의 파워 제어 신호 생성부(244)를 포함한다.
데이터 인에이블 신호 생성부(241)는 데이터 인에이블 신호(DE) 및 데이터 클럭 신호(DCLK)에 동기화되어, 복수의 데이터 비교부(243) 각각에 서브 데이터 인에이블 신호(SDE)를 출력한다.
구체적으로, 서브 데이터 인에이블 신호(SDE)는 제1 소스 구동 집적 회로(SDIC#1) 내지 제m 소스 구동 집적 회로(SDIC#(m)) 각각이 표시 영역(AA)에 데이터 전압을 출력하는 타이밍을 결정하는 신호이다.
예를 들어, 하나의 화소 행에는 1 수평 기간 동안 데이터 전압이 인가되므로, 서브 데이터 인에이블 신호(SDE)는 1 수평 기간 동안 턴온 레벨인 하이 레벨로 출력될 수 있다.
데이터 지연부(242)는 비디오 데이터(Data)를 인가 받아, 이를 1 수평 기간만큼 지연 시킨 뒤 출력한다.
데이터 지연부(242)는 비디오 데이터(Data)를 내부 메모리에 저장하여, 이를 1 수평 기간만큼 지연시킨 뒤, 지연된 비디오 데이터(D_Data)를 복수의 데이터 비교부(243) 각각에 출력한다.
예를 들어, 데이터 지연부(242)는 n-1 번째 수평 기간에서, n-1번째 행에 해당하는 비디오 데이터(Data)를 저장한 뒤, n 번째 수평 기간에서, n-1번째 행에 해당하는 지연된 비디오 데이터(D_Data)를 출력한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 데이터 비교부의 동작을 설명하기 위한 도면이다.
그리고, 복수의 데이터 비교부(243) 각각은 복수의 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 비디오 데이터(Data)와 지연된 비디오 데이터(D_Data)를 비교하여, 복수의 비교 데이터(CD) 각각을 생성한다. 그리고, 복수의 데이터 비교부(243) 각각은 비교 데이터(CD)를 파워 제어 신호 생성부(244)에 출력한다. 달리 표현하면, 상술한 비교 데이터(CD)는 복수의 표시 영역(AA) 각각에서 인접된 화소 행((Nth-1) Line, Nth Line)끼리의 최대 데이터 전환 값을 의미할 수 있다.
보다 상세히는 도 11을 참조하면, 제1 데이터 비교부(243-1)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 제1 데이터 라인을 기준으로 당해 화소 행(Nth Line)의 비디오 데이터(Data)와 이전 화소 행((N-1)th Line) 지연된 비디오 데이터(D_Data)를 비교하여, 제1 비교 데이터(CD1)를 제1 파워 제어 신호 생성부(244-1)에 출력한다.
제2 데이터 비교부(243-2)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 제2 데이터 라인을 기준으로 당해 화소 행(Nth Line)의 비디오 데이터(Data)와 이전 화소 행((N-1)th Line) 지연된 비디오 데이터(D_Data)를 비교하여, 제2 비교 데이터(CD2)를 제2 파워 제어 신호 생성부(244-2)에 출력한다.
제3 데이터 비교부(243-3)는 서브 데이터 인에이블 신호(SDE)가 턴온 레벨인 동안에, 제3 데이터 라인을 기준으로 당해 화소 행(Nth Line)의 비디오 데이터(Data)와 이전 화소 행((N-1)th Line) 지연된 비디오 데이터(D_Data)를 비교하여, 제3 비교 데이터(CD3)를 제3 파워 제어 신호 생성부(244-3)에 출력한다.
파워 제어 신호 생성부(244)는 복수의 비교 데이터(CD)를 이용하여, 파워 제어 신호(PWRC)를 생성한다.
구체적으로, 파워 제어 신호 생성부(244) 각각은 인가 받은 비교 데이터(CD)를 LUT(Look-Up Table)에 적용하여, 파워 제어 신호(PWRC)를 설정한다.
도 10 및 도 4를 참조하면, 제1 파워 제어 신호 생성부(244-1)는 제1 비교 데이터(CD1)을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 제1 파워 제어 신호(PWRC 1)를 생성한다. 그리고, 제2 파워 제어 신호 생성부(244-2)는 제2 비교 데이터(CD2)을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 제2 파워 제어 신호(PWRC 2)를 생성한다. 그리고, 제3 파워 제어 신호 생성부(244-3)는 제3 비교 데이터(CD3)을 LUT(Look-Up Table)에 저장된 복수의 임계 값(Threshold)과 비교하여, 제3 파워 제어 신호(PWRC 3)를 생성한다.
예를 들어, 비교 데이터(CD)가 제1 임계 값(Th 1) 이하일 경우에는 파워 제어 신호(PWRC)를 P0(LLL)으로 설정하고, 비교 데이터(CD)가 제1 임계 값(Th 1) 초과 내지 제2 임계 값(Th 2) 이하일 경우에는 파워 제어 신호(PWRC)를 P1(LLH)으로 설정하고, 비교 데이터(CD)가 제2 임계 값(Th 2) 초과 내지 제3 임계 값(Th 3) 이하일 경우에는 파워 제어 신호(PWRC)를 P2(LHL)으로 설정하고, 비교 데이터(CD)가 제3 임계 값(Th 3) 초과 내지 제4 임계 값(Th 4) 이하일 경우에는 파워 제어 신호(PWRC)를 P3(LHH)으로 설정하고, 비교 데이터(CD)가 제4 임계 값(Th 4) 초과 내지 제5 임계 값(Th 5) 이하일 경우에는 파워 제어 신호(PWRC)를 P4(HLL)으로 설정하고, 비교 데이터(CD)가 제5 임계 값(Th 5) 초과 내지 제6 임계 값(Th 6) 이하일 경우에는 파워 제어 신호(PWRC)를 P5(HLH)으로 설정하고, 비교 데이터(CD)가 제6 임계 값(Th 6) 초과 내지 제7 임계 값(Th 7) 이하일 경우에는 파워 제어 신호(PWRC)를 P6(HHL)으로 설정하고, 비교 데이터(CD)가 제7 임계 값(Th 7) 초과일 경우에는 파워 제어 신호(PWRC)를 P7(HHH)으로 설정한다.
상술한 제1 임계 값(Th 1) 내지 제7 임계 값(Th 7)은 파워 제어 신호 생성부(244)의 메모리에 저장된 값으로서, 설정에 따라 달라질 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 타이밍 제어부의 EPI 인터페이스 전송을 위한 데이터 패킷을 설명하기 위한 도면이다.
타이밍 제어부(240)는 차동 스윙 레벨(differential swing level)의 전압 형태로 데이터를 송수신하는 EPI 인터페이스(Embedded clock Point to Point Interface)로 데이터 제어 신호(DCS), 비디오 데이터(Data) 및 파워 제어 신호(PWRC)를 데이터 구동부(230)에 전송한다.
구체적으로, 도 12에 도시된 바와 같이, EPI 인터페이스 전송을 위한 데이터 패킷은 제1 페이즈(Phase-I), 제2 페이즈(Phase-II), 제3 페이즈(Phase-III) 및 제4 페이즈(Phase-IV)로 구성될 수 있다.
제1 페이즈(Phase-I)에는 데이터 클럭 신호(Data Clock signal; DCLK)와 같은 클럭 신호가 포함될 수 있으며, 제2 페이즈(Phase-II)에는 데이터 제어 신호(DCS) 가 포함될 수 있으며, 제3 페이즈(Phase-III)에는 비디오 데이터(Data)가 포함될 수 있으며, 제4 페이즈(Phase-IV)에는 파워 제어 신호(PWRC)가 포함될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치에서는, 복수의 비교 데이터(CD) 모두를 파워 제어 신호(PWRC)로 변환한다. 이에, 파워 제어 신호(PWRC)의 데이터 크기가 크므로, 파워 제어 신호(PWRC)를 제4 페이즈(Phase-IV)에 포함시킬 수 있다. 즉, 파워 제어 신호(PWRC)는 비디오 데이터(Data)에 이어 전송되는 페이즈(Phase)에 전송될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 표시 장치의 소스 구동 집적 회로를 개략적으로 설명하기 위한 블록도이다.
도 13을 참조하면, 복수의 소스 구동 집적 회로(SDIC) 각각은 쉬프트 레지스터(231), 래치(232), 디지털 아날로그 컨버터(Digital-Analog Converter; DAC)(233), 앰프(234), 파워 제어 신호 분배기(PWRC distributor, 235), 복수의 구동 전류원(236) 및 복수의 선택기(MUX, 237)을 포함한다.
쉬프트 레지스터(231)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock)를 포함하는 데이터 제어 신호(DCS)를 타이밍 제어부(240)로부터 전송 받아, 순차적인 데이터 샘플링 시점을 결정한다.
래치(232)는 쉬프트 레지스터(231)으로부터 전송된 샘플링신호에 응답하여 타이밍 제어부(240)로부터 전송된 적색, 녹색 및 백색의 디지털 비디오 데이터(Data)를 순차적으로 래치하여 동시에 출력한다.
디지털 아날로그 컨버터(233)는 래치부(232)로부터의 적색, 녹색, 청색 및 백색의 디지털 비디오 데이터(Data)를 아날로그 감마 전압을 이용하여 아날로그 데이터 전압(Vdata)으로 변환한다.
앰프(234)는 디지털 아날로그 컨버터(233)로부터 전송되어온 아날로그 데이터 전압(Vdata)를 데이터 라인에 출력할 수 있다.
파워 제어 신호 분배기(PWRC distributor, 235)는 타이밍 제어부(240)로부터 전송되어온 복수의 파워 제어 신호(PWRC)를 복수의 선택기(237) 각각에 출력한다.
복수의 구동 전류원(236)은 서로 다른 세기의 전류를 출력할 수 있다. 복수의 구동 전류원(236)은 정전류원일 수 있으나, 이에 한정되지 않고 복수의 전류를 출력하는 전류 미러 회로일 수 있다. 예를 들어, 도 15에도 후술할 바와 같이 복수의 구동 전류원(236) 각각은 토탈 전류원(Total current source, HH), 하프 전류원(Half current source, HL), 쿼터 전류원(Quarter current source, LH) 및 제로 전류원(Zero current source, LL)을 포함할 수 있다.
복수의 선택기(237) 각각은 전송된 파워 제어 신호(PWRC)에 따라 복수의 구동 전류원(236)에서 인가된 복수의 전류 중 하나를 선택하여 이를 복수의 앰프(234) 각각에 구동 전류로 출력한다.
그리고, 복수의 앰프(234) 각각은 복수의 선택기(237) 각각으로부터 구동 전류를 인가 받아, 복수의 데이터 라인 각각에 데이터 전압(Vdata)을 출력할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치의 파워 제어 신호 분배기를 설명하기 위한 블록도이다.
도 13 및 도 14에 도시된 바와 같이, 파워 제어 신호 분배기(235)는 복수의 파워 제어 신호(PWRC)를 순차적으로 쉬프트시키는 쉬프트 레지스터(235-1) 및 쉬프트된 복수의 파워 제어 신호(PWRC)를 정렬하는 복수의 래치(235-2)를 포함할 수 있다.
도 10 및 도 14를 참조하면, 쉬프트 레지스터(235-1)는 복수의 파워 제어 신호 생성부(244)로부터 복수의 파워 제어 신호(PWRC)를 인가 받고, 이를 순차적으로 쉬프트시켜 복수의 래치(235-2) 각각에 저장한다.
도 13 및 도 14를 참조하면, 복수의 래치(235-2) 각각은 복수의 파워 제어 신호(PWRC) 각각을 순차적으로 래치하여 복수의 선택기(237) 각각에 동시 출력한다.
이에, 파워 제어 신호 분배기(235)에 의해 복수의 파워 제어 신호(PWRC) 각각은 복수의 선택기(237) 각각에 동시에 분배될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 선택기와 앰프의 연결 관계를 설명하기 위한 블록도이다.
복수의 앰프(234)는 제1 데이터 라인(DL1)에 연결되는 제1 앰프(234-1), 제2 데이터 라인(DL2)에 연결되는 제2 앰프(234-2), 제(k-1) 데이터 라인(DL(k-1))에 연결되는 제(k-1) 앰프(234-(k-1)) 및 제(k) 데이터 라인(DL(k))에 연결되는 제(k) 앰프(234(k))를 포함할 수 있다. 단 k는 3 이상의 자연수이다.
그리고, 복수의 선택기(237)는 제1 앰프(234-1)에 연결되는 제1 선택기(237-1), 제2 앰프(234-2)에 연결되는 제2 선택기(237-2), 제(k-1) 앰프(234-(k-1))에 연결되는 제(k-1) 선택기(237-(k-1)) 및 제(k) 앰프(234-(k))에 연결되는 제(k) 선택기(237-(k))를 포함할 수 있다.
이에, 제1 선택기(237-1)는 제1 파워 제어 신호(PWRC1)에 따라, 복수의 구동 전류원(HH, HL, LH, LL)에서 출력된 전류 중 적어도 하나를 선택하여, 이를 구동 전류로 출력한다. 그리고, 제1 앰프(234-1)는 제1 선택기(237-1)에서 인가된 구동 전류를 이용하여, 제1 데이터 라인(DL1)에 데이터 전압을 출력한다. 그리고, 제2 선택기(237-2)는 제2 파워 제어 신호(PWRC2)에 따라, 복수의 구동 전류원(HH, HL, LH, LL)에서 출력된 전류 중 적어도 하나를 선택하여, 이를 구동 전류로 출력한다. 그리고, 제2 앰프(234-2)는 제2 선택기(237-2)에서 인가된 구동 전류를 이용하여, 제2 데이터 라인(DL2)에 데이터 전압을 출력한다. 그리고, 제(k-1) 선택기(237-(k-1))는 제(k-1) 파워 제어 신호(PWRC(k-1))에 따라, 복수의 구동 전류원(HH, HL, LH, LL)에서 출력된 전류 중 적어도 하나를 선택하여, 이를 구동 전류로 출력한다. 그리고, 제(k-1) 앰프(234-(k-1))는 제(k-1) 선택기(237-(k-1))에서 인가된 구동 전류를 이용하여, 제(k-1) 데이터 라인(DL(k-1))에 데이터 전압을 출력한다. 그리고, 제(k) 선택기(237-(k))는 제(k) 파워 제어 신호(PWRC(k))에 따라, 복수의 구동 전류원(HH, HL, LH, LL)에서 출력된 전류 중 적어도 하나를 선택하여, 이를 구동 전류로 출력한다. 그리고, 제(k) 앰프(234-(k))는 제(k) 선택기(237-(k))에서 인가된 구동 전류를 이용하여, 제(k) 데이터 라인(DL(k))에 데이터 전압을 출력한다.
이와 같이, 본 발명의 다른 실시예에 따른 표시 장치는 복수의 선택기(237)을 통해서, 복수의 앰프(234) 각각에 서로 다른 구동 전류를 인가할 수 있다. 즉, 본 발명의 다른 실시예에 따른 표시 장치에서는 복수의 데이터 라인에 인가되는 데이터 전압의 전환 정도에 따라 파워 제어 신호를 개별적으로 설정하고, 개별적으로 설정된 파워 제어 신호에 따라 개별적으로 구동 전류를 설정할 수 있다.
이에 본 발명의 다른 실시예에 따른 표시 장치의 소스 구동 집적 회로의 구동 전류를 보다 세밀하게 최적화시킴으로써, 소비 전력을 최소화시킬 수 있다.
결국, 본 발명의 다른 실시예에 따른 표시 장치는 보다 낮은 소비 전력을 가짐으로써, 기대 수명 향상 및 발열 최소화로 인한 구동 안정성을 확보할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 서로 다른 색상을 발광하는 복수의 서브 화소를 포함하는 표시 패널, 복수의 데이터 라인을 통해 복수의 서브 화소에 데이터 전압을 출력하는 데이터 구동부 및 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부를 포함하고, 데이터 구동부는 복수의 데이터 라인에 연결되어, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고, 복수의 소스 구동 집적 회로 각각은 복수의 파워 제어 신호 각각에 따라 구동 전류를 생성하는 복수의 파워 제어 회로 및 구동 전류를 인가 받아, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 앰프를 포함하고, 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인, 상기 복수의 제3 데이터 라인 및 상기 복수의 제4 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받을 수 있다.
본 발명의 다른 특징에 따르면, 상기 복수의 제1 데이터 라인 각각과 상기 복수의 제2 데이터 라인 각각과 상기 복수의 제3 데이터 라인 각각과 상기 복수의 제4 데이터 라인 각각은 순차적으로 배치될 수 있다.
본 발명의 다른 특징에 따르면, 복수의 서브 화소는 제1 색상을 발광하는 복수의 제1 서브 화소, 제2 색상을 발광하는 복수의 제2 서브 화소, 제3 색상을 발광하는 복수의 제3 서브 화소 및 제4 색상을 발광하는 복수의 제4 서브 화소를 포함하고, 복수의 데이터 라인은 복수의 제1 서브 화소에 연결되어 제1 데이터 전압이 인가되는 제1 데이터 라인, 복수의 제2 서브 화소에 연결되어 제2 데이터 전압이 인가되는 제2 데이터 라인, 복수의 제3 서브 화소에 연결되어 제3 데이터 전압이 인가되는 제3 데이터 라인 및 복수의 제4 서브 화소에 연결되어 제4 데이터 전압이 인가되는 제4 데이터 라인을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 타이밍 제어부는 복수의 서브 화소에 데이터 전압을 출력하는 타이밍을 결정하는 서브 데이터 인에이블 신호를 생성하는 데이터 인에이블 신호 생성부, 비디오 데이터를 1 수평 기간만큼 지연시켜, 지연된 비디오 데이터를 출력하는 데이터 지연부, 비디오 데이터와 지연된 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부 및 비교 데이터를 이용하여, 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 비디오 데이터는 제1 색상의 계조 값에 대응되는 제1 비디오 데이터, 제2 색상의 계조 값에 대응되는 제2 비디오 데이터, 제3 색상의 계조 값에 대응되는 제3 비디오 데이터 및 제4 색상의 계조 값에 대응되는 제4 비디오 데이터를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 데이터 비교부는 제1 비디오 데이터와 지연된 제1 비디오 데이터를 비교하여, 제1 비교 데이터를 생성하는 제1 데이터 비교부, 제2 비디오 데이터와 지연된 제2 비디오 데이터를 비교하여, 제2 비교 데이터를 생성하는 제2 데이터 비교부, 제3 비디오 데이터와 지연된 제3 비디오 데이터를 비교하여, 제3 비교 데이터를 생성하는 제3 데이터 비교부 및 제4 비디오 데이터와 지연된 제4 비디오 데이터를 비교하여, 제4 비교 데이터를 생성하는 제4 데이터 비교부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 파워 제어 신호 생성부는 제1 비교 데이터를 이용하여, 제1 파워 제어 신호를 생성하는 제1 파워 제어 신호 생성부, 제2 비교 데이터를 이용하여, 제2 파워 제어 신호를 생성하는 제2 파워 제어 신호 생성부, 제3 비교 데이터를 이용하여, 제3 파워 제어 신호를 생성하는 제3 파워 제어 신호 생성부 및 제4 비교 데이터를 이용하여, 제4 파워 제어 신호를 생성하는 제4 파워 제어 신호 생성부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 데이터 비교부는 서브 데이터 인에이블 신호가 턴온 레벨인 동안에, 비디오 데이터와 지연된 비디오 데이터를 비교하여, 복수의 비교 데이터 각각을 생성할 수 있다.
본 발명의 또 다른 특징에 따르면, 타이밍 제어부는 EPI (Embedded clock Point to Point Interface) 형태로 데이터 비디오 데이터와 파워 제어 신호를 전송하며, 파워 제어 신호는 비디오 데이터보다 이전 페이즈에 전송될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 소스 구동 집적 회로 각각은 데이터 제어 신호에 따라, 순차적으로 데이터 샘플링 시점을 결정하는 쉬프트 레지스터, 데이터 샘플링 시점에 따라, 디지털 비디오 데이터를 순차적으로 정렬하는 래치 및 디지털 비디오 데이터를 아날로그 감마 전압을 이용하여 데이터 전압으로 변환하는 디지털 아날로그 컨버터를 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 파워 제어 회로는 제1 파워 제어 신호에 따라, 구동 전류를 공급하는 제1 파워 제어 회로, 제2 파워 제어 신호에 따라, 구동 전류를 공급하는 제2 파워 제어 회로, 제3 파워 제어 신호에 따라, 구동 전류를 공급하는 제3 파워 제어 회로 및 제4 파워 제어 신호에 따라, 구동 전류를 공급하는 제4 파워 제어 회로를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 앰프는 복수의 제1 데이터 라인 각각에 연결되는 복수의 제1 앰프, 복수의 제2 데이터 라인 각각에 연결되는 복수의 제2 앰프, 복수의 제3 데이터 라인 각각에 연결되는 복수의 제3 앰프 및 복수의 제4 데이터 라인 각각에 연결되는 복수의 제4 앰프를 포함하고, 복수의 제1 앰프는 제1 파워 제어 회로에만 연결되고, 복수의 제2 앰프는 제2 파워 제어 회로에만 연결되고, 복수의 제3 앰프는 제3 파워 제어 회로에만 연결되고, 복수의 제4 앰프는 제4 파워 제어 회로에만 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 파워 제어 회로는 복수의 전류원, 복수의 전류원 각각에 연결되어, 복수의 전류원을 제어하는 복수의 스위치 및 복수의 스위치의 온 상태에 따라 결정된 구동 전류를 앰프에 출력하는 전류 미러 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널, 복수의 데이터 라인을 통해 복수의 화소에 데이터 전압을 출력하는 데이터 구동부 및 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부를 포함하고, 데이터 구동부는 복수의 데이터 라인에 연결되어, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고, 복수의 소스 구동 집적 회로 각각은 복수의 파워 제어 신호 각각을 복수의 선택기 각각에 출력하는 파워 제어 신호 분배기, 복수의 파워 제어 신호 각각에 따라 복수의 구동 전류 중 하나를 선택하는 복수의 선택기 및 복수의 선택기 각각으로부터 구동 전류를 인가 받아, 복수의 데이터 라인 각각에 데이터 전압을 출력하는 복수의 앰프를 포함한다.
본 발명의 다른 특징에 따르면, 파워 제어 신호 분배기는, 복수의 파워 제어 신호를 순차적으로 쉬프트시키는 쉬프트 레지스터 및 쉬프트된 복수의 파워 제어 신호를 정렬하는 래치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 타이밍 제어부는 복수의 화소에 데이터 전압을 출력하는 타이밍을 결정하는 서브 데이터 인에이블 신호를 생성하는 데이터 인에이블 신호 생성부, 비디오 데이터를 1 수평 기간만큼 지연시켜, 지연된 비디오 데이터를 출력하는 데이터 지연부, 비디오 데이터와 지연된 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부 및 비교 데이터를 이용하여, 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 데이터 비교부는 서브 데이터 인에이블 신호가 턴온 레벨인 동안에 비디오 데이터와 지연된 비디오 데이터를 비교하여, 복수의 비교 데이터 각각을 생성할 수 있다.
본 발명의 또 다른 특징에 따르면, 타이밍 제어부는 EPI (Embedded clock Point to Point Interface) 형태로 데이터 비디오 데이터와 파워 제어 신호를 전송하며, 파워 제어 신호는 비디오 데이터보다 다음 페이즈에 전송될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치는 서로 다른 색상을 발광하는 복수의 제1 서브 화소, 복수의 제2 서브 화소 및 복수의 제3 서브 화소, 상기 복수의 제1 서브 화소에 연결되는 복수의 제1 데이터 라인, 상기 복수의 제2 서브 화소에 연결되는 복수의 제2 데이터 라인, 상기 복수의 제3 서브 화소에 연결되는 복수의 제3 데이터 라인, 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부, 상기 복수의 파워 제어 신호 각각에 따라 상기 구동 전류를 생성하는 복수의 파워 제어 회로 및 상기 구동 전류를 인가 받아, 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인 및 상기 복수의 제3 데이터 라인 각각에 데이터 전압을 출력하는 복수의 앰프를 포함하고,
상기 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인 및 상기 복수의 제3 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 상기 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받을 수 있다.
본 발명의 다른 특징에 따르면, 상기 타이밍 제어부는, 해당 수평 기간의 비디오 데이터와 이전 수평 기간의 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부 및 상기 비교 데이터를 이용하여, 상기 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 파워 제어 신호 생성부는 복수의 제1 서브 화소에 대응되는 비교 데이터에 기초하여, 제1 파워 제어 신호를 생성하는 제1 파워 제어 신호 생성부, 복수의 제2 서브 화소에 대응되는 비교 데이터에 기초하여, 제2 파워 제어 신호를 생성하는 제2 파워 제어 신호 생성부 및 복수의 제3 서브 화소에 대응되는 비교 데이터에 기초하여, 제3 파워 제어 신호를 생성하는 제3 파워 제어 신호 생성부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 제1 파워 제어 신호에 기초하여, 상기 복수의 제1 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제1 파워 제어 회로, 상기 제2 파워 제어 신호에 기초하여, 상기 복수의 제2 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제2 파워 제어 회로 및 상기 제3 파워 제어 신호에 기초하여, 상기 복수의 제3 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제3 파워 제어 회로를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 게이트 구동부
130: 데이터 구동부
131, 231: 쉬프트 레지스터
132, 232: 래치
133, 233: 디지털 아날로그 컨버터(Digital-Analog Converter; DAC)
134, 234: 앰프
135: 파워 제어 회로
235: 파워 제어 신호 분배기
236: 구동 전류원
237: 선택기
140, 240: 타이밍 제어부
141, 241: 데이터 인에이블 신호 생성부
142, 242: 데이터 지연부
143, 243: 데이터 비교부
144, 244: 파워 제어 신호 생성부
SDE: 서브 데이터 인에이블 신호
CD: 비교 데이터
PWRC: 파워 제어 신호
PX: 화소
AA: 표시 영역
NA: 비표시 영역
SDIC: 소스 구동 집적 회로
DL: 데이터 라인
GL: 게이트 라인
I: 전류원
SW: 스위치
MT1: 제1 미러 트랜지스터
MT2: 제2 미러 트랜지스터

Claims (20)

  1. 서로 다른 색상을 발광하는 복수의 서브 화소를 포함하는 표시 패널;
    복수의 데이터 라인을 통해 상기 복수의 서브 화소에 데이터 전압을 출력하는 데이터 구동부; 및
    상기 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부;를 포함하고,
    복수의 데이터 라인은 복수의 제1 데이터 라인, 복수의 제2 데이터 라인, 복수의 제3 데이터 라인 및 복수의 제4 데이터 라인을 포함하고,
    상기 복수의 제1 데이터 라인 각각과 상기 복수의 제2 데이터 라인 각각과 상기 복수의 제3 데이터 라인 각각과 상기 복수의 제4 데이터 라인 각각은 순차적으로 배치되고,
    상기 데이터 구동부는 상기 복수의 데이터 라인에 연결되어, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고,
    복수의 소스 구동 집적 회로 각각은,
    상기 복수의 파워 제어 신호 각각에 따라 상기 구동 전류를 생성하는 복수의 파워 제어 회로 및
    상기 구동 전류를 인가 받아, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 앰프를 포함하고,
    상기 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인, 상기 복수의 제3 데이터 라인 및 상기 복수의 제4 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 상기 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 서브 화소는
    제1 색상을 발광하는 복수의 제1 서브 화소,
    제2 색상을 발광하는 복수의 제2 서브 화소,
    제3 색상을 발광하는 복수의 제3 서브 화소 및
    제4 색상을 발광하는 복수의 제4 서브 화소를 포함하고,
    상기 복수의 제1 데이터 라인은 상기 복수의 제1 서브 화소에 연결되어 제1 데이터 전압이 인가되고,
    상기 복수의 제2 데이터 라인은 상기 복수의 제2 서브 화소에 연결되어 제2 데이터 전압이 인가되고,
    상기 복수의 제3 데이터 라인은 상기 복수의 제3 서브 화소에 연결되어 제3 데이터 전압이 인가되고,
    상기 복수의 제4 데이터 라인은 상기 복수의 제4 서브 화소에 연결되어 제4 데이터 전압이 인가되는, 표시 장치.
  3. 제2항에 있어서,
    상기 타이밍 제어부는,
    상기 복수의 서브 화소에 상기 데이터 전압을 출력하는 타이밍을 결정하는 서브 데이터 인에이블 신호를 생성하는 데이터 인에이블 신호 생성부;
    비디오 데이터를 1 수평 기간만큼 지연시켜, 지연된 비디오 데이터를 출력하는 데이터 지연부;
    상기 비디오 데이터와 상기 지연된 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부; 및
    상기 비교 데이터를 이용하여, 상기 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함하는, 표시 장치.
  4. 제3항에 있어서,
    비디오 데이터는
    상기 제1 색상의 계조 값에 대응되는 제1 비디오 데이터, 상기 제2 색상의 계조 값에 대응되는 제2 비디오 데이터, 상기 제3 색상의 계조 값에 대응되는 제3 비디오 데이터 및 제4 색상의 계조 값에 대응되는 제4 비디오 데이터를 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 데이터 비교부는
    상기 제1 비디오 데이터와 지연된 제1 비디오 데이터를 비교하여, 제1 비교 데이터를 생성하는 제1 데이터 비교부,
    상기 제2 비디오 데이터와 지연된 제2 비디오 데이터를 비교하여, 제2 비교 데이터를 생성하는 제2 데이터 비교부,
    상기 제3 비디오 데이터와 지연된 제3 비디오 데이터를 비교하여, 제3 비교 데이터를 생성하는 제3 데이터 비교부 및
    상기 제4 비디오 데이터와 지연된 제4 비디오 데이터를 비교하여, 제4 비교 데이터를 생성하는 제4 데이터 비교부를 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 파워 제어 신호 생성부는
    상기 제1 비교 데이터를 이용하여, 제1 파워 제어 신호를 생성하는 제1 파워 제어 신호 생성부,
    상기 제2 비교 데이터를 이용하여, 제2 파워 제어 신호를 생성하는 제2 파워 제어 신호 생성부,
    상기 제3 비교 데이터를 이용하여, 제3 파워 제어 신호를 생성하는 제3 파워 제어 신호 생성부 및
    상기 제4 비교 데이터를 이용하여, 제4 파워 제어 신호를 생성하는 제4 파워 제어 신호 생성부를 포함하는 표시 장치.
  7. 제3항에 있어서,
    상기 데이터 비교부는,
    상기 서브 데이터 인에이블 신호가 턴온 레벨인 동안에,
    상기 비디오 데이터와 상기 지연된 비디오 데이터를 비교하여, 복수의 비교 데이터 각각을 생성하는, 표시 장치.
  8. 제1항에 있어서,
    상기 타이밍 제어부는,
    EPI (Embedded clock Point to Point Interface) 형태로 데이터 비디오 데이터와 파워 제어 신호를 전송하며, 파워 제어 신호는 비디오 데이터보다 이전 페이즈에 전송되는, 표시 장치.
  9. 제1항에 있어서,
    복수의 소스 구동 집적 회로 각각은,
    데이터 제어 신호에 따라, 순차적으로 데이터 샘플링 시점을 결정하는 쉬프트 레지스터,
    상기 데이터 샘플링 시점에 따라, 디지털 비디오 데이터를 순차적으로 정렬하는 래치 및
    상기 디지털 비디오 데이터를 아날로그 감마 전압을 이용하여 상기 데이터 전압으로 변환하는 디지털 아날로그 컨버터를 더 포함하는, 표시 장치.
  10. 제6항에 있어서,
    상기 파워 제어 회로는
    상기 제1 파워 제어 신호에 따라, 구동 전류를 공급하는 제1 파워 제어 회로,
    상기 제2 파워 제어 신호에 따라, 구동 전류를 공급하는 제2 파워 제어 회로,
    상기 제3 파워 제어 신호에 따라, 구동 전류를 공급하는 제3 파워 제어 회로 및
    상기 제4 파워 제어 신호에 따라, 구동 전류를 공급하는 제4 파워 제어 회로를 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 앰프는,
    상기 복수의 제1 데이터 라인 각각에 연결되는 복수의 제1 앰프, 상기 복수의 제2 데이터 라인 각각에 연결되는 복수의 제2 앰프, 상기 복수의 제3 데이터 라인 각각에 연결되는 복수의 제3 앰프 및 상기 복수의 제4 데이터 라인 각각에 연결되는 복수의 제4 앰프를 포함하고,
    상기 복수의 제1 앰프는 상기 제1 파워 제어 회로에만 연결되고,
    상기 복수의 제2 앰프는 상기 제2 파워 제어 회로에만 연결되고,
    상기 복수의 제3 앰프는 상기 제3 파워 제어 회로에만 연결되고,
    상기 복수의 제4 앰프는 상기 제4 파워 제어 회로에만 연결되는, 표시 장치.
  12. 제1항에 있어서,
    상기 파워 제어 회로는
    복수의 전류원;
    상기 복수의 전류원 각각에 연결되어, 복수의 전류원을 제어하는 복수의 스위치; 및
    복수의 스위치의 온 상태에 따라 결정된 구동 전류를 상기 앰프에 출력하는 전류 미러 회로를 포함하는, 표시 장치.
  13. 복수의 화소를 포함하는 표시 패널;
    복수의 데이터 라인을 통해 상기 복수의 화소에 데이터 전압을 출력하는 데이터 구동부; 및
    상기 데이터 구동부를 구동하는 구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부;를 포함하고,
    상기 데이터 구동부는 상기 복수의 데이터 라인에 연결되어, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 소스 구동 집적 회로를 포함하고,
    복수의 소스 구동 집적 회로 각각은,
    상기 복수의 파워 제어 신호 각각을 복수의 선택기 각각에 출력하는 파워 제어 신호 분배기,
    상기 복수의 파워 제어 신호 각각에 따라 복수의 구동 전류 중 하나를 선택하는 복수의 선택기 및
    상기 복수의 선택기 각각으로부터 구동 전류를 인가 받아, 상기 복수의 데이터 라인 각각에 상기 데이터 전압을 출력하는 복수의 앰프를 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 파워 제어 신호 분배기는,
    상기 복수의 파워 제어 신호를 순차적으로 쉬프트시키는 쉬프트 레지스터 및
    상기 쉬프트된 복수의 파워 제어 신호를 정렬하는 래치를 포함하는, 표시 장치.
  15. 제13항에 있어서,
    상기 타이밍 제어부는,
    상기 복수의 화소에 상기 데이터 전압을 출력하는 타이밍을 결정하는 서브 데이터 인에이블 신호를 생성하는 데이터 인에이블 신호 생성부;
    비디오 데이터를 1 수평 기간만큼 지연시켜, 지연된 비디오 데이터를 출력하는 데이터 지연부;
    상기 비디오 데이터와 상기 지연된 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부; 및
    상기 비교 데이터를 이용하여, 상기 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함하는, 표시 장치.
  16. 제13항에 있어서,
    상기 타이밍 제어부는,
    EPI (Embedded clock Point to Point Interface) 형태로 데이터 비디오 데이터와 파워 제어 신호를 전송하며, 파워 제어 신호는 비디오 데이터보다 다음 페이즈에 전송되는, 표시 장치.
  17. 서로 다른 색상을 발광하는 복수의 제1 서브 화소, 복수의 제2 서브 화소 및 복수의 제3 서브 화소;
    상기 복수의 제1 서브 화소에 연결되는 복수의 제1 데이터 라인;
    상기 복수의 제2 서브 화소에 연결되는 복수의 제2 데이터 라인;
    상기 복수의 제3 서브 화소에 연결되는 복수의 제3 데이터 라인;
    구동 전류를 제어하기 위한 복수의 파워 제어 신호를 출력하는 타이밍 제어부;
    상기 복수의 파워 제어 신호 각각에 따라 상기 구동 전류를 생성하는 복수의 파워 제어 회로; 및
    상기 구동 전류를 인가 받아, 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인 및 상기 복수의 제3 데이터 라인 각각에 데이터 전압을 출력하는 복수의 앰프를 포함하고,
    상기 복수의 앰프 중 상기 복수의 제1 데이터 라인, 상기 복수의 제2 데이터 라인 및 상기 복수의 제3 데이터 라인 중 어느 하나에 연결된 복수의 앰프는 모두 상기 복수의 파워 제어 회로 중 어느 하나에 연결되어 동일한 파워 제어 신호를 인가 받는, 표시 장치.
  18. 제17항에 있어서,
    상기 타이밍 제어부는,
    해당 수평 기간의 비디오 데이터와 이전 수평 기간의 비디오 데이터를 비교하여, 비교 데이터를 생성하는 데이터 비교부; 및
    상기 비교 데이터를 이용하여, 상기 파워 제어 신호를 생성하는 파워 제어 신호 생성부를 포함하는, 표시 장치.
  19. 제18항에 있어서,
    상기 파워 제어 신호 생성부는,
    상기 복수의 제1 서브 화소에 대응되는 비교 데이터에 기초하여, 제1 파워 제어 신호를 생성하는 제1 파워 제어 신호 생성부;
    상기 복수의 제2 서브 화소에 대응되는 비교 데이터에 기초하여, 제2 파워 제어 신호를 생성하는 제2 파워 제어 신호 생성부 및
    상기 복수의 제3 서브 화소에 대응되는 비교 데이터에 기초하여, 제3 파워 제어 신호를 생성하는 제3 파워 제어 신호 생성부를 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 복수의 파워 제어 회로는,
    상기 제1 파워 제어 신호에 기초하여, 상기 복수의 제1 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제1 파워 제어 회로;
    상기 제2 파워 제어 신호에 기초하여, 상기 복수의 제2 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제2 파워 제어 회로 및
    상기 제3 파워 제어 신호에 기초하여, 상기 복수의 제3 데이터 라인에 연결된 복수의 앰프에 구동 전류를 공급하는 제3 파워 제어 회로를 포함하는, 표시 장치.

KR1020210086039A 2021-06-30 2021-06-30 표시 장치 KR20230004149A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210086039A KR20230004149A (ko) 2021-06-30 2021-06-30 표시 장치
CN202210703201.2A CN115547221A (zh) 2021-06-30 2022-06-21 显示装置
DE102022115785.7A DE102022115785A1 (de) 2021-06-30 2022-06-24 Anzeigevorrichtung
US17/854,776 US11837167B2 (en) 2021-06-30 2022-06-30 Display device optimizing power control signal of source driver integrated circuit to optimize power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210086039A KR20230004149A (ko) 2021-06-30 2021-06-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20230004149A true KR20230004149A (ko) 2023-01-06

Family

ID=84492863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210086039A KR20230004149A (ko) 2021-06-30 2021-06-30 표시 장치

Country Status (4)

Country Link
US (1) US11837167B2 (ko)
KR (1) KR20230004149A (ko)
CN (1) CN115547221A (ko)
DE (1) DE102022115785A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853210B1 (ko) * 2002-03-21 2008-08-20 삼성전자주식회사 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
TWI240818B (en) * 2002-06-07 2005-10-01 Sanyo Electric Co Display device
KR101332479B1 (ko) * 2009-08-14 2013-11-26 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
KR101669058B1 (ko) * 2014-08-19 2016-10-26 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 표시장치
KR102236128B1 (ko) * 2014-12-31 2021-04-05 엘지디스플레이 주식회사 액정 표시 장치 및 이를 구비한 디스플레이 시스템
KR20220096871A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
US20230005425A1 (en) 2023-01-05
DE102022115785A1 (de) 2023-01-05
US11837167B2 (en) 2023-12-05
CN115547221A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN109979379B (zh) 拼接显示器及其光学补偿方法
US7030840B2 (en) Display device having a plurality of pixels having different luminosity characteristics
CN114694603B (zh) 显示装置及其驱动方法
KR20160024316A (ko) 유기 발광 표시 장치 및 이의 구동 방법
US8274470B2 (en) Backlight unit, display apparatus and control method thereof
CN114446232A (zh) 显示驱动设备和方法
US20200118498A1 (en) Channel controller and display device using the same
TW202205241A (zh) 顯示器裝置
US11749212B2 (en) Display device and driving method for the same
KR20230004149A (ko) 표시 장치
KR20120047538A (ko) 데이터 구동 드라이버, 및 이를 이용한 디스플레이 장치
US11462174B2 (en) Plurality of scan driver having shared scan lines and display apparatus including the same
KR20190063233A (ko) 유기 발광 표시 장치
TWI550590B (zh) 資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法
US11798466B2 (en) Data driving unit and display device including the same
KR102185114B1 (ko) 데이터 드라이버와 그를 포함한 표시장치
US11694633B2 (en) Display device having a sub pixel column connected to different data lines
US11842693B2 (en) Light-emitting display device and driving method thereof
KR102679100B1 (ko) 디스플레이 장치, 데이터 구동 회로 및 구동 방법
US20240194143A1 (en) Display apparatus and charging deviation compensation method thereof
KR20120034971A (ko) 드라이버 및 이를 구비하는 표시 장치
KR101871491B1 (ko) 증폭기 회로 및 그 구동 방법
KR20230101612A (ko) 데이터 구동부 및 이를 포함하는 발광표시장치
KR20180011557A (ko) 표시 장치 및 그의 구동 방법
KR20240056145A (ko) 레벨 시프터와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination