KR20220170401A - 반도체 메모리 소자 - Google Patents
반도체 메모리 소자 Download PDFInfo
- Publication number
- KR20220170401A KR20220170401A KR1020210080853A KR20210080853A KR20220170401A KR 20220170401 A KR20220170401 A KR 20220170401A KR 1020210080853 A KR1020210080853 A KR 1020210080853A KR 20210080853 A KR20210080853 A KR 20210080853A KR 20220170401 A KR20220170401 A KR 20220170401A
- Authority
- KR
- South Korea
- Prior art keywords
- active part
- pad
- word line
- storage node
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000003860 storage Methods 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 description 90
- 238000000034 method Methods 0.000 description 69
- 125000006850 spacer group Chemical group 0.000 description 43
- 239000012535 impurity Substances 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000000926 separation method Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000009413 insulation Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 15
- 238000011049 filling Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000000059 patterning Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 235000012489 doughnuts Nutrition 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H01L27/10814—
-
- H01L27/10823—
-
- H01L27/10855—
-
- H01L27/10876—
-
- H01L27/10882—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 메모리 소자를 제공한다. 이 반도체 메모리 소자는, 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고; 상기 제1 활성부의 중심을 가로지르는 비트라인; 상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및 상기 제2 활성부의 단부 상에 배치되는 제1 스토리지 노드 패드를 포함하되, 상기 제1 스토리지 노드 패드는 제1 패드 측벽과 제2 패드 측벽을 포함하되, 상기 제1 패드 측벽은 상기 비트라인 콘택에 인접하고, 상기 제2 패드 측벽은 상기 제1 패드 측벽과 반대되고, 평면적 관점에서 상기 제2 패드 측벽은 상기 비트라인 콘택으로부터 멀어지는 방향으로 볼록하다.
Description
본 발명은 반도체 메모리 소자에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 하지만, 전자 산업의 고도로 발전함에 따라, 반도체 소자의 고집적화 경향이 심화되고 있다. 반도체 소자의 고집적화를 위하여, 반도체 소자의 패턴들의 선폭이 점점 감소되고 있다. 하지만, 최근에 패턴들의 미세화는 새로운 노광 기술 및/또는 높은 비용의 노광 기술 등을 요구하고 있어, 반도체 소자의 고집적화가 점점 어려워지고 있다. 이에 따라, 최근에, 새로운 집적도 기술에 대한 많은 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 반도체 메모리 소자를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 개념에 따른 반도체 메모리 소자는, 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고; 상기 제1 활성부의 중심을 가로지르는 비트라인; 상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및 상기 제2 활성부의 단부 상에 배치되는 제1 스토리지 노드 패드를 포함하되, 상기 제1 스토리지 노드 패드는 제1 패드 측벽과 제2 패드 측벽을 포함하되, 상기 제1 패드 측벽은 상기 비트라인 콘택에 인접하고, 상기 제2 패드 측벽은 상기 제1 패드 측벽과 반대되고, 평면적 관점에서 상기 제2 패드 측벽은 상기 비트라인 콘택으로부터 멀어지는 방향으로 볼록하다.
본 발명의 일 양태에 따른 반도체 메모리 소자는, 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고; 상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인; 상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인; 상기 제1 워드라인과 상기 제2 워드라인 상에 각각 배치되는 워드라인 캐핑패턴; 상기 제1 활성부의 중심을 가로지르는 비트라인; 상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및 상기 제2 활성부의 단부 상에 배치되는 스토리지 노드 패드를 포함하되, 평면적 관점에서, 상기 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 워드라인과 상기 스토리지 노드 패드 간의 제1 간격은 상기 제2 워드라인과 상기 스토리지 노드 패드 간의 제2 간격과 다르다.
본 발명의 다른 양태에 따른 반도체 메모리 소자는, 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고; 상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인; 상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인; 상기 제1 워드라인과 상기 기판 사이에 개재되는 제1 게이트 절연막; 상기 제2 워드라인과 상기 기판 사이에 개재되는 제2 게이트 절연막; 상기 제1 활성부의 중심을 가로지르는 비트라인; 상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및 상기 제2 활성부의 단부 상에 배치되는 스토리지 노드 패드를 포함하되, 평면적 관점에서, 상기 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 방향과 직교하는 제2 방향으로 상기 스토리지 노드 패드의 폭의 중심은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이의 간격의 중심을 지나며 상기 제1 방향과 평행한 가상의 직선 상에 위치하지 않는다.
본 발명에 따른 반도체 메모리 소자에서는 기판이 소자분리 패턴보다 돌출되어 비트라인 패턴과 스토리지 노드 패턴이 각각 기판의 측면들과 접하여 접촉 면적들이 증가할 수 있다. 이로써 접촉 저항이 감소하고 반도체 메모리 소자의 동작 속도가 향상되고 저전력에서 동작 가능하다. 또한 비트라인의 측벽을 덮는 스페이서 라이너가 실리콘 산화물을 포함할 수 있어, 비트라인 스페이서의 절연성을 증가시킬 수 있다. 이로써 반도체 메모리 소자의 신뢰성이 향상될 수 있다.
본 발명에 따른 반도체 메모리 소자의 제조 방법은, 소자분리 패턴을 식각하여 기판의 측면들을 노출시킬 수 있다. 이로써 위와 같이 비트라인 패턴과 스토리지 노드 패턴이 각각 기판의 측면들과 접하여 접촉 면적들이 증가할 수 있다. 이로 인해 스토리지 노드 콘택이 폴리실리콘을 배재하고 금속을 포함하도록 형성할 수 있어 고온의 어닐링 공정을 필요로 하지 않아 공정 불량을 방지할 수 있다.
도 1a는 본 발명의 실시예들에 따른 반도체 소자의 평면도이다.
도 1b는 도 1a를 A-A’선 및 B-B’선으로 자른 단면도이다.
도 2a 내지 도 2c는 도 1a의 ‘P1’ 부분을 확대한 도면들이다.
도 3a은 도 1b의 ‘P2’ 부분을 확대한 도면이다.
도 3b는 도 1b의 'P3' 부분을 확대한 도면이다.
도 4a 내지 17a는 도 1a의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 평면도들이다.
도 4b, 4c, 5b 내지 13b, 13c, 및 14b 내지 17b는 도 1b의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 19는 도 18의 ‘P1’ 부분을 확대한 도면이다.
도 20은 도 18의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 21a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 21b는 도 21a의 'P1' 부분을 확대한 도면이다.
도 22은 도 21a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 23a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 23b는 도 23a의 'P1' 부분을 확대한 도면이다.
도 24는 도 23a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 25a는 도 24의 제3 마스크 패턴들을 형성하는 제조 과정을 나타내는 평면도이다.
도 25b는 도 25a를 A-A'선 및 B-B'선으로 자른 단면이다.
도 26a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 26b는 도 26a의 'P1' 부분을 확대한 도면이다.
도 27은 도 26a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 1b는 도 1a를 A-A’선 및 B-B’선으로 자른 단면도이다.
도 2a 내지 도 2c는 도 1a의 ‘P1’ 부분을 확대한 도면들이다.
도 3a은 도 1b의 ‘P2’ 부분을 확대한 도면이다.
도 3b는 도 1b의 'P3' 부분을 확대한 도면이다.
도 4a 내지 17a는 도 1a의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 평면도들이다.
도 4b, 4c, 5b 내지 13b, 13c, 및 14b 내지 17b는 도 1b의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 19는 도 18의 ‘P1’ 부분을 확대한 도면이다.
도 20은 도 18의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 21a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 21b는 도 21a의 'P1' 부분을 확대한 도면이다.
도 22은 도 21a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 23a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 23b는 도 23a의 'P1' 부분을 확대한 도면이다.
도 24는 도 23a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 25a는 도 24의 제3 마스크 패턴들을 형성하는 제조 과정을 나타내는 평면도이다.
도 25b는 도 25a를 A-A'선 및 B-B'선으로 자른 단면이다.
도 26a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다.
도 26b는 도 26a의 'P1' 부분을 확대한 도면이다.
도 27은 도 26a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1a는 본 발명의 실시예들에 따른 반도체 소자의 평면도이다. 도 1b는 도 1a를 A-A'선 및 B-B'선으로 자른 단면도이다. 도 2a 내지 도 2c는 도 1a의 'P1' 부분을 확대한 도면들이다. 도 3a은 도 1b의 'P2' 부분을 확대한 도면이다. 도 3b는 도 1b의 'P3' 부분을 확대한 도면이다.
도 1a 및 도 1b를 참조하면, 기판(301)에 소자분리 패턴들(302)이 배치되어 활성부들(ACT)을 정의할 수 있다. 상기 활성부들(ACT)의 각각은 고립된 형상을 가질 수 있다. 상기 활성부들(ACT)은 각각 평면적으로 제 1 방향(X1)으로 길쭉한 바(bar) 형태일 수 있다. 평면적 관점에서, 상기 활성부들(ACT)은 상기 소자분리 패턴들(302)에 의해 둘러싸인 상기 기판(301)의 일부분들에 각각 해당할 수 있다. 상기 기판(301)은 반도체 물질을 포함할 수 있다. 상기 활성부들(ACT)은 상기 제 1 방향(X1)에서 서로 평행하도록 배열되되, 하나의 활성부들(ACT)의 단부는 이에 이웃하는 다른 활성부들(ACT)의 중심에 인접하도록 배열될 수 있다. 소자분리 패턴들(302)은 각각 예를 들면 실리콘 산화물, 실리콘 산화질화물, 실리콘 질화물 중 적어도 하나의 물질의 단일막 또는 다중막 구조를 포함할 수 있다.
상기 소자분리 패턴들(302)의 상부면들(302_U)은 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 상부면들(301_U) 보다 낮을 수 있다. 이로써 상기 소자분리 패턴들(302)은 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 측벽들(301_S)을 노출시킬 수 있다. 즉, 상기 활성부들(ACT)의 상부는 상기 소자분리 패턴들(302) 보다 돌출될 수 있다.
워드라인들(WL)이 상기 활성부들(ACT)을 가로지를 수 있다. 상기 워드라인들(WL)은 상기 소자분리 패턴들(302) 및 상기 활성부들(ACT)에 형성된 그루브들(GR1) 내에 배치될 수 있다. 상기 워드라인들(WL)은 상기 제 1 방향(X1)과 교차하는 제 2 방향(X2)과 평행할 수 있다. 상기 워드라인들(WL)은 도전 물질로 형성될 수 있다. 게이트 유전막(307)이 상기 각 워드라인들(WL)과 상기 각 그루브들(GR1)의 내면 사이에 배치될 수 있다. 도시하지는 않았지만, 상기 그루브들(GR1)의 바닥은 상기 소자분리 패턴들(302) 내에서 상대적으로 깊고 상기 활성부들(ACT) 내에서 상대적으로 얕을 수 있다. 상기 워드라인들(WL)의 하부면은 굴곡질 수 있다. 상기 게이트 유전막(307)은 열 산화물, 실리콘 질화물, 실리콘 산화질화물, 및 고유전물 중에서 적어도 하나를 포함할 수 있으며, 바람직하게는 열산화물을 포함할 수 있다. 상기 게이트 유전막(307)의 상부면(307_U)은 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 상부면들(301_U) 보다 낮을 수 있다. 예를 들면, 상기 게이트 유전막(307)의 상부면(307_U)은 상기 소자분리 패턴들(302)의 상부면들(302_U)과 동일 레벨에 위치할 수 있다.
한 쌍의 워드라인들(WL) 사이의 상기 각 활성부들(ACT) 내에 제 1 불순물 영역(3d)이 배치될 수 있으며, 상기 각 활성부들(ACT)의 양 가장자리 영역들 내에 한 쌍의 제 2 불순물 영역들(3b)이 각각 배치될 수 있다. 상기 제 1 및 제 2 불순물 영역들(3d, 3b)에는 예를 들면 N형의 불순물이 도핑될 수 있다. 상기 제 1 불순물 영역(3d)은 공통 드레인 영역에 해당될 수 있고 상기 제 2 불순물 영역들(3b)은 소오스 영역에 해당될 수 있다. 상기 각 워드라인들(WL) 및 이에 인접한 제 1 및 제 2 불순물 영역들(3d, 3b)은 트랜지스터를 구성할 수 있다. 상기 워드라인들(WL)은 상기 그루브들 내에 배치됨으로써, 상기 워드라인들(WL) 아래의 채널 영역의 채널 길이는 제한된 평면적 내에서 증가될 수 있다. 따라서, 단채널 효과 등을 최소화할 수 있다.
상기 워드라인들(WL)의 상부면(WL_U)은 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 상부면(301_U) 보다 낮을 수 있다. 워드라인 캐핑 패턴(310)이 상기 각 워드라인들(WL) 상에 배치될 수 있다. 상기 워드라인 캐핑 패턴들(310)은 상기 워드라인들(WL)의 길이 방향을 따라 연장된 라인 형태를 가질 수 있으며, 상기 워드라인들(WL)의 상부면 전체를 덮을 수 있다. 상기 워드라인 캐핑 패턴들(310)은 상기 워드라인들(WL) 위의 상기 그루브들(GR1)을 채울 수 있다. 상기 워드라인 캐핑 패턴(310)은 예를 들면 실리콘 질화막으로 형성될 수 있다. 상기 워드라인 캐핑 패턴(310)의 상부면은 상기 게이트 유전막(307)의 상부면(307_U) 및/또는 상기 소자분리 패턴들(302)의 상부면들(302_U)의 상부면 보다 높을 수 있다.
비트라인들(BL)이 상기 기판(301) 상에 배치될 수 있다. 상기 비트라인들(BL)은 상기 워드라인 캐핑 패턴들(310) 및 워드라인들(WL)을 가로지를 수 있다. 도 1a에 개시된 바와 같이, 상기 비트라인들(BL)은 상기 제 1 및 제 2 방향들(X1, X2)과 교차하는 제 3 방향(X3)과 평행할 수 있다. 상기 비트라인(BL)은 차례로 적층된 비트라인 확산방지 패턴(331) 및 비트라인 배선 패턴(332)을 포함할 수 있다. 비트라인 확산방지 패턴(331)은 티타늄, 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 탄탈륨, 탄탈륨질화물, 텅스텐 질화물 중 적어도 하나를 포함할 수 있다. 상기 비트라인 배선 패턴(332)은 예를 들면, 텅스텐, 알루미늄, 구리와 같은 금속을 포함할 수 있다. 도시하지는 않았지만, 상기 비트라인(BL)은 확산방지 패턴(331) 아래에 불순물이 도핑된 폴리실리콘 패턴을 더 포함할 수 있다. 상기 비트라인들(BL) 상에는 각각 비트라인 캐핑 패턴(337)이 배치될 수 있다. 상기 비트라인 캐핑 패턴들(337)은 실리콘질화막과 같은 절연 물질로 형성될 수 있다.
상기 비트라인(BL)과 제 1 불순물 영역(3d)이 도핑된 활성부(ACT) 사이에는 비트라인 콘택(DC)이 배치될 수 있다. 상기 비트라인 콘택(DC)은 예를 들면 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 상기 비트라인 콘택(DC)은 도 2a 내지 도 2c처럼, 평면적으로 원형 또는 타원형의 형태를 가질 수 있다. 상기 비트라인 콘택(DC)의 평면적은 하나의 상기 비트라인과 하나의 상기 제1 불순물 영역(3d)가 중첩되는 면적보다 클 수 있다. 상기 비트라인 콘택(DC)의 평면적은 하나의 상기 제1 불순물 영역(3d)의 평면적보다 클 수 있다.
도 2a에서 제 1 불순물 영역(3d)이 도핑된 활성부(ACT)는 시계 방향으로 4개의 기판 측벽들(301_S), 즉, 제1 기판 우 측벽(301_S(L1)), 제1 기판 뒤 측벽(301_S(B1)), 제1 기판 좌 측벽(301_S(R1)), 및 제1 기판 앞 측벽(301_S(F1))을 가질 수 있으며, 이들의 상부는 소자분리 패턴(302)와 게이트 유전막(307)로 덮이지 않고 노출될 수 있다. 상기 비트라인 콘택(DC)은 이러한 노출된 제1 기판 우 측벽(301_S(L1)), 제1 기판 뒤 측벽(301_S(B1)), 제1 기판 좌 측벽(301_S(R1)), 및 제1 기판 앞 측벽(301_S(F1))을 덮을 수 있다.
도 1b 및 도 3a을 참조하면, 상기 비트라인 콘택(DC)의 상부면(DC_U)은 제1 폭(W1)을 가질 수 있다. 상기 비트라인 콘택(DC)의 하부는 상기 제1 폭(W1) 보다 큰 제2 폭(W2)을 가질 수 있다. 상기 비트라인 콘택(DC)은 상부에서 하부로 갈수록 점진적으로 넓은 폭을 가질 수 있다. 상기 비트라인 콘택(DC)의 하단(DC_B)은 상기 기판(301)의 상부면(301_U)으로부터 아래쪽으로 제1 높이(H1)에 위치할 수 있다.
본 발명에서는, 종래에 비하여, 상기 비트라인 콘택(DC)과 상기 제 1 불순물 영역(3d)이 도핑된 활성부(ACT)와 접하는 면적이 커져, 접촉 저항을 줄이고, 동작 속도를 향상시키고 저전력에서 동작될 수 있다.
상기 제 2 불순물 영역(3b)이 도핑된 활성부(ACT) 상에는 스토리지 노드 패드(XP)가 배치될 수 있다. 스토리지 노드 패드(XP)는 예를 들면 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 상기 스토리지 노드 패드(XP)는 평면적으로 도 2a 내지 도 2c에서처럼 직사각형과 유사한 형태를 가질 수 있다. 상기 스토리지 노드 패드(XP)는 시계방향으로 제1 패드 측벽(XP_S(1)), 제2 패드 측벽(XP_S(2)), 제3 패드 측벽(XP_S(3)) 및 제4 패드 측벽(XP_S(4))을 가질 수 있다. 이때 상기 비트라인 콘택(DC)에 상기 인접한 스토리지 노드 패드(XP)의 제1 패드 측벽(XP_S(1))은 상기 비트라인 콘택(DC)으로부터 멀어지는 방향으로(제2 방향(X)으로) 함몰될 수 있다. 평면적 관점에서 상기 제2 패드 측벽(XP_S(2))과 상기 제4 패드 측벽(XP_S(4))은 도 2a와 도 2c처럼 그루브들(GR1)의 내측벽 또는 게이트 유전막(307)의 외측벽(307_S)과 정렬(또는 중첩)되지 않거나 또는 도 2b처럼 정렬(또는 중첩)될 수 있다.
상기 스토리지 노드 패드(XP)는 제3 방향(X3)으로 제3 폭(W3)을 가질 수 있다. 상기 제3 폭(W3)은 인접하는 그루브들(GR1) 간의 간격(DS1)과 같거나 보다 클 수 있다. 상기 스토리지 노드 패드(XP)의 평면적은 하나의 제2 불순물 영역(3b)의 평면적보다 클 수 있다. 상기 스토리지 노드 패드(XP)는 상기 제 2 불순물 영역(3b)이 도핑된 활성부(ACT)의 측벽들 중 적어도 2개의, 제2 방향(D2)으로 서로 반대되는 측벽들(예를 들면, 도 3a의 301_S(3)과 301_S(4))을 덮을 수 있다.
도 2c를 참조하면, 상기 제 2 불순물 영역(3b)이 도핑된 활성부(ACT)는 시계 방향으로, 제2 기판 우 측벽(301_S(L2)), 제2 기판 뒤 측벽(301_S(B2)), 제2 기판 좌 측벽(301_S(R2)), 및 제2 기판 앞 측벽(301_S(F2))을 가질 수 있으며, 이들의 상부는 소자분리 패턴(302)와 게이트 유전막(307)로 덮이지 않고 노출될 수 있다. 제2 기판 앞 측벽(301_S(F2))는 라운드질 수 있다. 도 2c에서 상기 스토리지 노드 패드(XP)는 제2 기판 우 측벽(301_S(L2)), 제2 기판 뒤 측벽(301_S(B2)), 제2 기판 좌 측벽(301_S(R2)), 및 제2 기판 앞 측벽(301_S(F2))을 모두 덮을 수 있다. 본 발명에서는, 종래에 비하여, 상기 스토리지 노드 패드(XP)와 상기 제 2 불순물 영역(3b)이 도핑된 활성부(ACT)와 접하는 면적이 커져, 접촉 저항을 줄이고, 동작 속도를 향상시키고 저전력에서 동작될 수 있다.
상기 스토리지 노드 패드(XP)의 하단(XP_B)은 상기 기판(301)의 상부면(301_U)으로부터 아래쪽으로 제1 높이(H1)에 위치할 수 있다. 상기 스토리지 노드 패드(XP)의 하단(XP_B)과 상기 비트라인 콘택(DC)의 하단(DC_B)은 같은 높이(H1)에 위치할 수 있다. 상기 스토리지 노드 패드(XP)의 상부면(XP_U)은 상기 비트라인 콘택(DC)의 상부면(DC_U) 보다 낮을 수 있다. 상기 비트라인 콘택(DC)와 이에 인접한 스토리지 노드 패드(XP) 사이에는 콘택 절연 패턴(30r)이 개재될 수 있다. 콘택 절연 패턴(30r)은 절연성 물질로, 바람직하게는 실리콘 산화물을 포함할 수 있다.
상기 콘택 절연 패턴(30r)은 평면적으로 도 12a처럼 도넛 형태를 가지며, 상기 비트라인 콘택(DC)을 둘러쌀 수 있다. 콘택 절연 패턴(30r)의 일부는 도 1b의 B-B'단면에서처럼 비트라인(BL) 아래로 연장될 수 있다. 콘택 절연 패턴(30r)은 상기 비트라인 콘택(DC)와 이에 인접한 스토리지 노드 패드(XP) 사이에서 제1 절연 부분(30r(1)) 그리고 상기 비트라인(BL) 아래에서 제2 절연 부분(30r(2))을 가질 수 있다. 상기 제1 절연 부분(30r(1))은 제2 높이(H2)을 가질 수 있다. 상기 제2 절연 부분(30r(2))은 상기 제2 높이(H2) 보다 큰 제3 높이(H3)을 가질 수 있다. 상기 콘택 절연 패턴(30r)은 상기 비트라인(BL)의 하부면과 접할 수 있다.
콘택 절연 패턴(30r)의 하부면(30r_B)은 상기 소자분리 패턴(302)의 상부면(302_U)과 같은 높이에 위치하거나 보다 낮을 수 있다. 콘택 절연 패턴(30r)의 하부면(30r_B)은 상기 게이트 유전막(307)의 상부면(307_U)과 같은 높이에 위치하거나 보다 낮을 수 있다. 콘택 절연 패턴(30r)의 하부면(30r_B)은 워드라인 캐핑 패턴(310)의 상부면과 같은 높이에 위치하거나 보다 낮을 수 있다.
상기 비트라인(BL)과 상기 비트라인 캐핑 패턴(337)의 측벽들은 비트라인 스페이서(SP)에 의해 덮일 수 있다. 상기 비트라인 스페이서(SP)는 상기 상기 비트라인(BL)과 상기 비트라인 캐핑 패턴(337)의 측벽들로부터 바깥으로 멀어질수록, 스페이서 라이너(321), 제1 스페이서(323) 및 제2 스페이서(325)를 포함할 수 있다. 일 예로, 상기 스페이서 라이너(321)과 상기 제1 스페이서(323)은 서로 동일한 물질, 예를 들면 실리콘 산화물을 포함할 수 있다. 또는 상기 스페이서 라이너(321)은 상기 제1 스페이서(323)과 식각 선택성을 가지는 물질을 가질 수 있으며 이 경우, 상기 스페이서 라이너(321)은 실리콘 질화물을 포함하고 상기 제1 스페이서(323)은 실리콘 산화물을 포함할 수 있다. 상기 제2 스페이서(325)은 상기 제1 스페이서(323)과 식각 선택성을 가지는 절연 물질, 예를 들면 실리콘 질화물을 포함할 수 있다.
바람직하게는 상기 스페이서 라이너(321)은 실리콘 산화물을 포함할 수 있다. 실리콘 산화물의 유전율은 실리콘 질화물의 유전율보다 낮기에 비트라인 스페이서(SP)에서 실리콘 질화물의 비율이 낮아지고 실리콘 산화물의 비율이 올라갈수록 비트라인 스페이서(SP)의 절연성이 증가된다. 본 발명의 바람직한 실시예에서 상기 스페이서 라이너(321)은 실리콘 산화물을 포함하기에 비트라인 스페이서(SP)의 절연성이 증가되어 비트라인(BL)과 스토리지 노드 콘택(BC) 간의 간섭을 줄일 수 있다. 이로써 반도체 메모리 소자의 신뢰성을 향상시킬 수 있다.
상기 비트라인 콘택(DC)의 측벽과 상기 콘택 절연 패턴(30r)의 상부면, 그리고 상기 스토리지 노드 패드(XP)의 측벽에 의해 리세스 영역(R1)이 정의될 수 있다. 상기 스페이서 라이너(321)은 연장되어 상기 리세스 영역(R1)의 내측벽들과 바닥면에 해당하는, 상기 비트라인 콘택(DC)의 측벽, 상기 콘택 절연 패턴(30r)의 상부면, 그리고 상기 스토리지 노드 패드(XP)의 측벽을 콘포말하게 덮을 수 있다. 매립 절연 패턴(341)이 상기 스페이서 라이너(321) 상에 위치하며, 상기 리세스 영역(R1)을 채울 수 있다. 상기 제2 스페이서(325)의 하단은 상기 제1 스페이서(323)의 하단 보다 낮을 수 있다.
도 3a을 참조하면, 제1 활성부(ACT(1)), 제2 활성부(ACT(2)) 및 제3 활성부(ACT(3))가 제2 방향(X2)을 따라 일 열로 배치된다. 제1 활성부(ACT(1))은 소자분리 패턴(302)로 덮이지 않고 노출되며 서로 반대되는 제1 기판 측벽(301_S(1))과 제2 기판 측벽(301_S(2))을 가질 수 있다. 상기 제1 활성부(ACT(1))에는 제1 불순물 영역(3d)이 형성된다. 비트라인 콘택(DC)은 제1 활성부(ACT(1))의 상부면, 제1 기판 측벽(301_S(1))과 제2 기판 측벽(301_S(2))을 덮을 수 있다. 제2 활성부(ACT(2))은 소자분리 패턴(302)로 덮이지 않고 노출되며 서로 반대되는 제3 기판 측벽(301_S(3))과 제4 기판 측벽(301_S(4))을 가질 수 있다. 제1 스토리지 노드 패드(XP(1))은 제2 활성부(ACT(2))의 상부면, 제3 기판 측벽(301_S(3))과 제4 기판 측벽(301_S(4))을 덮을 수 있다. 제3 활성부(ACT(3))은 소자분리 패턴(302)로 덮이지 않고 노출되며 서로 반대되는 제5 기판 측벽(301_S(5))과 제6 기판 측벽(301_S(6))을 가질 수 있다. 제2 스토리지 노드 패드(XP(2))은 제3 활성부(ACT(3))의 상부면, 제5 기판 측벽(301_S(5))과 제6 기판 측벽(301_S(6))을 덮을 수 있다.
인접하는 스토리지 노드 패드들(XP) 사이, 예를 들면 도 3a의 제1 스토리지 노드 패드(XP(1))과 제2 스토리지 노드 패드(XP(2)) 사이에는 패드 분리 패턴(38)이 개재된다. 상기 패드 분리 패턴(38)은 연장되어 제1 스토리지 노드 패드(XP(1))과 제2 스토리지 노드 패드(XP(2))의 상부면들(XP_U)을 덮을 수 있다. 상기 패드 분리 패턴(38)은 제1 스토리지 노드 패드(XP(1))과 제2 스토리지 노드 패드(XP(2)) 사이에 위치하는 분리 부분(38(S))을 가질 수 있다. 상기 패드 분리 패턴(38)은 절연성 물질로, 예를 들면 실리콘 질화물을 포함할 수 있다. 패드 분리 패턴(38)의 하부면(38_B)은 도 3a처럼 소자분리 패턴(302)의 상부면(302_U)와 같은 높이에 위치하거나 도 3b처럼 보다 낮을 수 있다. 즉, 패드 분리 패턴(38)의 일부는 상기 소자분리 패턴(302) 내부로 돌출될 수 있다. 패드 분리 패턴(38)의 하부면(38_B)은 도 3a처럼 스토리지 노드 패드(XP)의 하단(XP_B)과 같은 높이에 위치하거나 도 3b처럼 보다 낮을 수 있다.
도 1b의 B-B' 단면에서 상기 패드 분리 패턴(38)은 비트라인(BL) 아래에도 배치되며, 콘택 절연 패턴(30r)의 제2 절연 부분(30r(2))의 측벽, 워드라인 캐핑 패턴(310)의 상부면, 상기 게이트 유전막(307)의 상부면(307_U), 상기 소자분리 패턴(302)의 상부면(302_U)과 접할 수 있다. 상기 패드 분리 패턴(38)은 비트라인(BL)의 하부면과 접할 수 있다.
도 3a에서 제1 비트라인(BL(1))은 제1 활성 영역(ACT(1))의 제1 불순물 영역(3d)을 덮는 비트라인 콘택(DC) 상에 위치할 수 있다. 상기 제1 비트라인(BL(1))에 인접하는 제2 비트라인(BL(2))은 상기 패드 분리 패턴(38) 상에 위치하며, 상기 분리 부분(38(S))과 수직하게 중첩될 수 있다.
인접하는 비트라인들(BL) 사이, 예를 들면 도 3a의 제1 비트라인(BL(1))과 제2 비트라인(BL(2)) 사이에는 스토리지 노드 콘택(BC)이 개재된다. 스토리지 노드 콘택(BC)은 인접하는 비트라인들(BL) 사이의 스토리지 노드 콘택홀(BCH) 안에 배치될 수 있다. 도 1a와 도 1b에는 도시되지 않았으나, 도 17a 및 도 17b를 참조하여, 인접하는 비트라인 스페이서들(SP) 사이에 복수개의 노드 분리 패턴들(44)이 배치될 수 있다. 상기 노드 분리 패턴들(44)은 비트라인 스페이서들(SP) 사이에서 일 열로 배열되며 서로 이격될 수 있다. 상기 노드 분리 패턴들(44)은 상기 워드라인들(WL)과 중첩될 수 있다. 비트라인 스페이서들(SP) 사이 그리고 상기 노드 분리 패턴들(44) 사이에서 스토리지 노드 콘택홀들(BCH)이 정의될 수 있다. 상기 노드 분리 패턴들(44)은 절연 물질로, 바람직하게는 실리콘 산화물을 포함할 수 있다.
상기 스토리지 노드 콘택(BC)은 콘택 금속 패턴(313)과 이의 측벽과 하부면을 감싸는 콘택 확산 방지 패턴(311)을 포함할 수 있다. 상기 콘택 확산 방지 패턴(311)은 스토리지 노드 콘택홀(BCH)의 측벽과 바닥면을 콘포말하게(위치에 상관없이 일정한 두께로) 덮을 수 있다. 콘택 금속 패턴(313)과 콘택 확산 방지 패턴(311) 모두 금속을 포함할 수 있다. 상기 콘택 확산 방지 패턴(311)은 예를 들면 티타늄, 티타늄질화물(TiN), 티타늄실리콘질화물(TiSiN), 탄탈륨, 탄탈륨질화물, 텅스텐 질화물 중 적어도 하나를 포함할 수 있다. 상기 콘택 금속 패턴(313)은 예를 들면, 텅스텐, 알루미늄, 구리와 같은 금속을 포함할 수 있다.
본 발명에서는 스토리지 노드 패드(XP)가 기판(301)의 측벽들(301_S)과 접하여, 결과적으로 상기 스토리지 노드 콘택(BC)과 제2 불순물 영역(3b) 간의 접촉 저항이 현저히 줄어들 수 있다. 이로써 상기 스토리지 노드 콘택(BC)은 폴리실리콘을 배재할 수 있다. 또는 상기 스토리지 노드 콘택(BC)이 콘택 확산 방지 패턴(311) 아래에 폴리실리콘 패턴을 추가적으로 더 포함할 수도 있으나, 이 경우 폴리실리콘 패턴은 종래에 비하여 작은 크기를 가질 수 있다. 상기 스토리지 노드 콘택(BC) 내에서 폴리실리콘이 많아질수록 보이드 발생 가능성이 증가되고 보이드를 없애기 위해 고온의 어닐링 공정을 필요로 한다. 상기 어닐링 공정은 다른 부분에서 공정 불량 발생을 증가시킬 수 있다.
그러나 본 발명의 바람직한 실시예에서는 상기 스토리지 노드 콘택(BC)이 폴리실리콘을 배재하고 금속을 포함하므로, 어닐링 공정에 비하여 낮은 온도에서 (금속 증착) 공정들이 수행될 수 있다. 이로써 공정 불량을 줄이거나 방지할 수 있다. 또한 이렇게 낮은 온도의 공정들로 인해 스페이서 라이너(321)로 실리콘 산화물을 사용할 수 있고 이로써 비트라인 스페이서(SP)의 절연성을 증가시킬 수 있다.
상기 스토리지 노드 콘택(BC)의 하단(BC_E)은 상기 스토리지 노드 패드(XP)의 상부면(XP_U) 보다 낮을 수 있다. 상기 스토리지 노드 콘택(BC)의 하단(BC_E)은 상기 스토리지 노드 패드(XP)의 상부면(XP_U)으로부터 아래로 제4 높이(H4)에 위치할 수 있다. 상기 스토리지 노드 콘택(BC)의 하단(BC_E)은 제2 스페이서(325)의 하단 보다 낮을 수 있다. 상기 스토리지 노드 콘택(BC)과 상기 스토리지 노드 패드(XP) 사이에는 콘택 오믹층(309)이 개재될 수 있다. 상기 콘택 오믹층(309)은 예를 들면 코발트 실리사이드와 같은 금속 실리사이드를 포함할 수 있다.
도 1b를 참조하면, 콘택 확산 방지 패턴(311)의 상부면(311_U)은 상기 비트라인 캐핑 패턴(337)의 상부면(337_U)과 동일한 레벨에 위치하며 공면을 이룰 수 있다. 또한 콘택 금속 패턴(313)의 상부면도 콘택 확산 방지 패턴(311)의 상부면(311_U)과 동일한 레벨에 위치하며 공면을 이룰 수 있다. 상기 스토리지 노드 콘택들(BC) 상에는 각각 랜딩 패드들(LP)이 위치할 수 있다. 도 1a의 평면적 관점에서 상기 랜딩 패드들(LP)은 서로 이격된 섬 형태를 가질 수 있다. 하나의 랜딩 패드(LP)를 둘러싸는 6개의 랜딩 패드들(LP)은 정육각형 형태를 이룰 수 있다. 상기 랜딩 패드들(LP)은 벌집(honeycomb) 형태를 이루도록 배치될 수 있다.
상기 랜딩 패드(LP)는 콘택 확산 방지 패턴(311)의 상부면(311_U), 상기 비트라인 캐핑 패턴(337)의 상부면(337_U) 및 콘택 금속 패턴(313)의 상부면과 동시에 접할 수 있다. 상기 랜딩 패드(LP)은 바람직하게는 콘택 금속 패턴(313)과 동일한 물질을 포함할 수 있다. 상기 랜딩 패드들(LP) 사이에는 랜딩 패드 분리 패턴들(LPS)이 배치될 수 있다. 상기 랜딩 패드 분리 패턴들(LPS)의 일부들은 서로 인접하는 스토리지 노드 콘택(BC)와 비트라인 스페이서(SP) 사이로 개재될 수 있다. 이로써 상기 랜딩 패드 분리 패턴들(LPS)의 하단들은 상기 비트라인 스페이서(SP)의 상단 보다 낮을 수 있다.
상기 랜딩 패드들(LP) 상에는 각각 데이터 저장 패턴들(DSP)이 배치될 수 있다. 상기 데이터 저장 패턴들(DSP)은 하부전극, 유전막 및 상부전극을 포함하는 커패시터일 수 있다. 이 경우 상기 반도체 메모리 소자는 DRAM(Dynamic random-access memory)일 수 있다. 또는 상기 데이터 저장 패턴들(DSP)은 자기터널접합 패턴(magnetic tunnel junction pattern)을 포함할 수 있다. 이 경우 상기 반도체 메모리 소자는 MRAM(Magnetic Random Access Memory)일 수 있다. 또는 상기 데이터 저장 패턴들(DSP)은 상변화물질 또는 가변저항물질을 포함할 수 있다. 이 경우 상기 반도체 메모리 소자는 PRAM(Phase-change Random Access Memory) 또는 ReRAM(Resistive RAM)일 수 있다.
본 발명에서는 비트라인 콘택(DC)과 스토리지 노드 패드(XP)의 특수한 구조들 때문에 접촉 저항을 줄여 반도체 메모리 소자의 속도를 향상시키고 저전력에서 구동이 가능하다.
도 4a 내지 17a는 도 1a의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 평면도들이다. 도 4b, 4c, 5b 내지 13b, 13c, 및 14b 내지 17b는 도 1b의 반도체 메모리 소자를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 4a 및 도 4b를 참조하면, 기판(301)에 소자분리 패턴들(302)을 형성하여, 활성부들(ACT)을 정의할 수 있다. 상기 기판(301)에 소자분리 트렌치를 형성할 수 있으며, 상기 소자분리 패턴들(302)는 상기 소자분리 트렌치를 채울 수 있다. 상기 활성부들(ACT) 및 소자분리 패턴들(302)을 패터닝하여, 그루브들(GR1)을 형성할 수 있다. 이때 상기 기판(301)과 상기 소자분리 패턴들(302)에 대한 식각 조건을 조절하여 상기 소자분리 패턴들(302)이 상기 기판(301) 보다 식각이 잘되도록 할 수 있다. 이로써 상기 그루브들(GR1)의 바닥면은 굴곡질 수 있다. 상기 그루브들(GR1) 안에 게이트 유전막(307)을 콘포말하게 형성할 수 있다. 상기 게이트 유전막(307)은 열산화 공정, 화학기상 증착 공정 및/또는 원자층 증착 공정으로 형성될 수 있다. 게이트 도전막을 적층하여 상기 그루브들(GR1)을 채우고 에치백하여 워드라인들(WL)을 형성할 수 있다. 한 쌍의 상기 워드라인들(WL)이 상기 각 활성부들(ACT)를 가로지를 수 있다. 상기 기판(301) 상에 예를 들면 실리콘 질화막과 같은 절연막을 적층하여 상기 그루브들(GR1)을 채우고 식각하여 상기 워드라인들(WL) 상에 각각 워드라인 캐핑 패턴(310)을 형성할 수 있다. 상기 워드라인 캐핑 패턴들(310)과 상기 소자분리 패턴(302)을 마스크로 사용하여 상기 활성부들(ACT)에 도펀트들을 주입하여 제 1 및 제 2 불순물 영역들(3d, 3b)을 형성할 수 있다
도 4a 및 도 4c를 참조하면, 소자분리 패턴(302)의 상부를 선택적으로 제거할 수 있다. 이때 상기 게이트 유전막(307)도 일부 제거될 수 있다. 소자분리 패턴(302)의 상부를 선택적으로 제거하는 공정은, 예를 들면 실리콘 산화물을 제거하기 위한, 불산(HF)등을 이용한 습식 식각 공정일 수 있다. 상기 공정에 의해 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 측벽들(301_S)을 노출시킬 수 있다. 또한 워드라인 캐핑 패턴(310)의 측벽도 노출될 수 있다. 이와 같이, 상기 활성부들(ACT)의 (또는 상기 기판(301)의) 측벽들(301_S)을 노출되어 후속에 비트라인 콘택들(DC)과 상기 기판(301) 간의 접촉면들 그리고 스토리지 노드 패드들(XP)과 상기 기판(301) 간의 접촉면들을 늘릴 수 있다.
도 5a 및 도 5b를 참조하면, 상기 기판(301)의 전면 상에 도전막(20)을 형성할 수 있다. 상기 도전막(20)은 예를 들면 불순물이 도핑된 폴리실리콘막일 수 있다. 상기 도전막(20)을 형성하는 과정은 폴리실리콘막을 증착한 후에 이온 주입 공정을 통해 불순물을 도핑하는 것을 포함할 수 있다. 또는 상기 도전막(20)을 형성하는 과정은 인시튜로 불순물을 도핑하면서 폴리실리콘막을 증착하는 것을 포함할 수 있다. 상기 도전막(20)은 상기 기판(301)의 상부면(301_U)으로부터 제1 두께(TH1)를 가지도록 형성될 수 있다. 상기 도전막(20)의 전면 상에 제1 마스크막(미도시)과 제2 마스크 패턴(24)을 차례로 형성할 수 있다. 상기 제1 마스크막은 도전막(20)과 식각 선택성을 가지는 물질로, 예를 들면 실리콘 산화물을 포함할 수 있다. 상기 제2 마스크 패턴(24)은 상기 제1 마스크막과 식각 선택성을 가지는 물질로, 예를 들면 SOH(Spin on hardmask), 또는 ACL(Amorphous carbon layer)을 포함할 수 있다. 상기 제2 마스크 패턴(24)은 도 5a와 같이 복수개의 제1 홀들(H1)을 가지도록 형성될 수 있다. 상기 제1 홀들(H1)은 상기 제1 불순물 영역들(3d)과 중첩될 수 있다. 상기 제2 마스크 패턴(24)을 식각 마스크로 이용하여 상기 제1 마스크막을 식각하여 제1 마스크 패턴(22)을 형성하고 상기 도전막(20)의 상부면을 노출시킨다. 상기 제1 마스크 패턴(22)은 상기 제2 마스크 패턴(24)과 동일한 평면형태를 가질 수 있다. 상기 제1 홀들(H1)은 상기 제1 마스크 패턴(22)에 전사될 수 있다. 제1 마스크 패턴(22)은 제2 마스크 패턴(24) 보다 두껍게 형성될 수 있다.
도 6a 및 도 6b를 참조하면, 상기 기판(301)의 전면 상에 제1 희생막(26)을 콘포말하게 형성할 수 있다. 상기 제1 희생막(26)은 예를 들면 ALD(Atomic Layer Deposition)으로 형성된 실리콘 산화물을 포함할 수 있다. 상기 제1 희생막(26)은 상기 제1 홀들(H1)을 채우지 못하는 두께로 형성될 수 있다. 상기 제1 희생막(26)은 상기 제2 마스크 패턴(24)의 상부면과 측면들, 상기 제1 마스크 패턴(22)의 측면들 그리고 상기 제1 홀들(H1) 안에서 노출된 상기 도전막(20)의 상부면을 덮을 수 있다. 제2 희생 패턴(28)을 형성하여 상기 제1 홀들(H1)을 채울 수 있다. 상기 제2 희생 패턴(28)은 예를 들면 매립 특성이 우수한 SOH으로 형성될 수 있다. 상기 제2 희생 패턴(28)을 형성하는 과정은 스핀 코팅 및 경화 공정을 진행하여 SOH막을 형성하여 상기 제1 홀들(H1)을 채운 후에 에치백 공정을 진행하여 상기 제1 희생막(26)의 상부면을 노출시키는 것을 포함할 수 있다.
도 6a 및 도 6b, 그리고 도 7a 및 도 7b를 참조하면, 상기 제1 희생막(26)에 대하여 선택적으로 식각 공정을 진행할 수 있다. 이때 상기 제2 희생 패턴(28)은 식각되지 않는다. 상기 식각 공정에 의해 상기 제2 마스크 패턴(24)의 상부면이 노출될 수 있다. 상기 식각 공정은 상기 제1 홀(H1) 안에서 상기 제1 희생막(26)을 제거하여 상기 도전막(20)을 노출시킬 수 있다. 그리고 상기 제1 홀(H1) 안에서 노출된 상기 도전막(20)을 제거하여 상기 소자분리 패턴(302), 게이트 유전막(307) 및 상기 워드라인 캐핑 패턴(310)의 상부면들을 노출시키는 제2 홀(H2)을 형성한다. 상기 제2 홀(H2)의 형성에 따라 상기 도전막(20)은 제1 도전 패턴(20d)와 제2 도전 패턴(20pb)로 분리될 수 있다. 제1 도전 패턴(20d)와 제2 도전 패턴(20pb)은 각각 도 5b의 제1 두께(TH1)를 가질 수 있다.
제1 도전 패턴(20d)은 평면적으로 원형을 가질 수 있으며, 상기 제1 불순물 영역(3d)와 중첩될 수 있다. 상기 제2 도전 패턴(20pb)은 인접하는 두 개의 제2 불순물 영역들(3b)을 동시에 덮을 수 있다. 상기 제2 도전 패턴(20pb)은 평면적으로 그물망 형태를 가질 수 있다.
상기 제2 홀(H2)은 도 7과 같이 도넛 형태로 형성될 수 있다. 이때 상기 제2 희생 패턴(28) 아래에 위치하는 제1 희생막(26)은 식각되지 않고 남아 잔여 희생 패턴(26a)을 형성할 수 있다. 상기 식각 공정에 의해 상기 소자분리 패턴(302), 게이트 유전막(307) 및 상기 워드라인 캐핑 패턴(310)의 상부들도 일부 제거될 수 있다. 잔여 희생 패턴(26a)은 예를 들면 실리콘 산화물로 형성될 수 있다.
도 7a 및 도 7b, 그리고 도 8a 및 도 8b를 참조하면, 상기 제2 마스크 패턴(24)과 상기 제2 희생 패턴(28)을 모두 제거하여 잔여 희생 패턴(26a)과 제1 마스크 패턴(22)의 상부면들을 노출시킬 수 있다. 상기 제2 마스크 패턴(24)과 상기 제2 희생 패턴(28)이 서로 동일한 SOH로 형성된 경우, 이들을 제거하기 위하여, 예를 들면 애싱(ashing) 공정을 진행할 수 있다. 상기 잔여 희생 패턴(26a)의 상부면은 상기 제1 마스크 패턴(22)의 상부면 보다 낮게 형성될 수 있다. 상기 기판(301)의 전면 상에 콘택 절연막을 적층하여 상기 제2 홀들(H2)을 채운 후 CMP(chemical mechanical polishing) 또는 에치백 공정을 진행하여 상기 제2 홀들(H2) 안에 콘택 캐핑 패턴(30)을 형성한다. 상기 콘택 캐핑 패턴(30)은 예를 들면 실리콘 산화물과 같은 절연 물질을 포함할 수 있다. 상기 콘택 캐핑 패턴(30)은 상기 잔여 희생 패턴(26a)과 제1 도전 패턴(20d)을 덮을 수 있다.
도 8a 및 도 8b 그리고 도 9a 및 도 9b를 참조하면, 상기 제1 마스크 패턴(22)을 제거하여 제2 도전 패턴(20pb)을 노출시킬 수 있다. 그리고 에치백 공정을 진행하여 제2 도전 패턴(20pb)의 상부를 제거하여 제2 도전 패턴(20pb)의 두께를 도 5b의 제1 두께(TH1) 보다 작은 제2 두께(TH2)로 만든다. 이때 상기 콘택 캐핑 패턴(30)은 상기 제1 도전 패턴(20d)을 보호할 수 있다.
도 10a 및 도 10b를 참조하면, 상기 콘택 캐핑 패턴(30)과 상기 제2 도전 패턴(20pb) 상에 제3 마스크 패턴들(32)을 형성한다. 상기 제3 마스크 패턴들(32)은 예를 들면 SOH, ACL, 실리콘 질화물, 실리콘 산화질화물 또는 포토레지스트로 형성될 수 있다. 상기 제3 마스크 패턴들(32)은 제2 방향(X2)과 제3 방향(X3)을 따라 2차원적으로 배열될 수 있다. 상기 제3 마스크 패턴들(32)은 인접하는 게이트 유전막들(307) 사이의 기판(301)과 소자분리 패턴(302) 상에 위치할 수 있다. 인접하는 두 개의 제3 마스크 패턴들(32)은 하나의 콘택 캐핑 패턴(30)과 동시에 중첩될 수 있다. 제3 마스크 패턴들(32) 사이의 공간(34)에 의해 제2 도전 패턴(20pb)와 콘택 캐핑 패턴들(30)이 노출될 수 있다. 제3 마스크 패턴들(32)은 DPT(Double Patterning technology), QPT(Quadruple Patterning technology), LELE(Litho-Etch, Litho-Etch) 공정 등 다양한 패터닝 공정을 이용하여 형성될 수 있다.
도 10a 및 도 10b 그리고 도 11a 및 도 11b를 참조하면, 제3 마스크 패턴들(32)을 식각 마스크로 이용하여 상기 제2 도전 패턴(20pb)을 식각하여 서로 이격된 스토리지 노드 패드들(XP)을 형성하고, 스토리지 노드 패드들(XP) 사이에 공간(36)을 형성한다. 상기 공간(36)에 의해 소자분리 패턴(302)이 노출될 수 있다. 이때 상기 콘택 캐핑 패턴(30)과 잔여 희생 패턴(26a)은 제1 도전 패턴(20d)이 식각되는 것을 방지하고 제1 도전 패턴(20d)을 보호할 수 있다. 상기 식각 공정에서 상기 콘택 캐핑 패턴(30)의 상부 일부도 식각될 수 있다. 또한 스토리지 노드 패드들(XP) 사이에서 상기 소자분리 패턴(302)의 상부 일부도 식각될 수 있다. 스토리지 노드 패드들(XP)은 각각 도 9b의 제2 두께(TH2)를 가질 수 있다.
도 11a 및 도 11b 그리고 도 12a 및 도 12b를 참조하면, 상기 제3 마스크 패턴들(32)을 제거하여 상기 스토리지 노드 패드들(XP)의 상부면들 그리고 상기 콘택 캐핑 패턴들(30)의 상부면들을 노출시킬 수 있다. 상기 기판(301)의 전면 상에 패드 분리막(미도시)을 적층하여 상기 스토리지 노드 패드들(XP) 사이의 공간(36)을 채우고, CMP 공정을 진행한다. 이로써 상기 제1 도전 패턴(20d) 상의 상기 콘택 캐핑 패턴(30)을 제거하여 상기 제1 도전 패턴(20d)의 상부면을 노출시키는 동시에 상기 제1 도전 패턴(20d)의 측벽을 덮는 콘택 절연 패턴(30r)을 형성할 수 있다. 상기 콘택 절연 패턴(30r)은 상기 콘택 캐핑 패턴(30)의 일부로 형성될 수 있다. 상기 콘택 절연 패턴(30r)은 평면적으로 도넛 형태를 가질 수 있다. 또한 상기 스토리지 노드 패드들(XP) 사이의 공간을 채우며 이들의 상부면들을 덮는 패드 분리 패턴(38)이 형성될 수 있다. 패드 분리 패턴(38)은 상기 패드 분리막(미도시)의 일부일 수 있다.
도 13a 및 도 13b를 참조하면, 상기 제1 도전 패턴(20d), 상기 콘택 절연 패턴(30r) 및 상기 패드 분리 패턴(38) 상에 비트라인 확산방지막(미도시)과 비트라인 배선막(미도시)을 차례로 적층하고, 이 위에 비트라인 캐핑 패턴(337)을 형성한다. 상기 비트라인 캐핑 패턴(337)을 식각 마스크로 이용하여 상기 비트라인 배선막과 상기 비트라인 확산방지막을 차례로 식각하여 비트라인 배선 패턴(332)과 비트라인 확산방지 패턴(331)을 형성한다. 이로써 비트라인(BL)을 형성할 수 있다.
도 13b 및 도 13c를 참조하면, 상기 비트라인 캐핑 패턴(337)을 식각 마스크로 이용하여 상기 비트라인 캐핑 패턴(337) 옆에 노출된 상기 제1 도전 패턴(20d)을 식각하여 비트라인 콘택(DC)을 형성할 수 있다. 또한 상기 비트라인 캐핑 패턴(337) 옆에 노출된 상기 콘택 절연 패턴(30r)도 동시에 식각되어 상기 콘택 절연 패턴(30r)의 상부가 제거될 수 있고 비트라인 콘택(DC) 옆에 리세스 영역(R1)이 형성될 수 있다. 상기 리세스 영역(R1)에 의해 상기 스토리지 노드 패드들(XP)과 상기 패드 분리 패턴(38)의 측벽들이 노출될 수 있다. 상기 식각 공정에서 공정 변수를 조절하여 상기 비트라인 콘택(DC)의 측벽이 경사지도록, 그리고 아래로 갈수록 넓은 폭을 가지도록 형성할 수 있다.
도 14a 및 도 14b를 참조하면, 상기 기판(301)의 전면 상에 스페이서 라이너(321)을 콘포말하게 형성할 수 있다. 그리고 상기 스페이서 라이너(321) 상에 매립 절연막(미도시)을 적층하여 상기 리세스 영역(R1)을 채울 수 있다. 매립 절연막에 대하여 에치백 공정을 진행하여 상기 리세스 영역(R1) 안에 매립 절연 패턴(341)을 형성할 수 있다. 그리고 비트라인(BL)과 상기 비트라인 캐핑 패턴(337)의 측벽을 덮는 상기 스페이서 라이너(321)를 남기고 상기 패드 분리 패턴(38)의 상부면을 노출시킬 수 있다.
도 15a 및 도 15b를 참조하면, 상기 기판(301)의 전면 상에 제1 스페이서막을 콘포말하게 적층하고 에치백하여 상기 스페이서 라이너(321)의 측벽을 덮는 제1 스페이서(323)을 형성한다. 이때 상기 매립 절연 패턴(341)과 상기 패드 분리 패턴(38)의 상부도 일부 식각될 수 있다. 그리고 상기 기판(301)의 전면 상에 제2 스페이서막을 콘포말하게 적층하고 에치백하여 상기 제1 스페이서(323)의 측벽을 덮는 제2 스페이서(325)을 형성한다. 이로써 비트라인 스페이서(SP)를 형성할 수 있다.
도 16a 및 도 16b를 참조하면, 상기 기판(301)의 전면 상에 비트라인들 (BL) 사이의 공간을 채우는 희생 매립막을 적층하고 에치백 공정과 패터닝 공정을 진행하여 비트라인들(BL) 사이에 희생 매립 패턴들(42)을 형성할 수 있다. 희생 매립 패턴들(42)은 바람직하게는 실리콘 산화물, TEOS 또는 TOSZ로 형성될 수 있다. 비트라인들(BL) 사이 그리고 희생 매립 패턴들(42)에서 노드 분리홀들(44H)이 형성될 수 있다. 상기 희생 매립 패턴들(42)은 스토리지 노드 패드들(XP)과 중첩될 수 있다. 상기 기판(301)의 전면 상에 노드 분리막을 적층하여 노드 분리홀들(44H)을 채우고 에치백하여 노드 분리 패턴들(44)을 형성할 수 있다. 노드 분리 패턴들(44)은 예를 들면 실리콘 산화물을 포함할 수 있다.
도 16a 및 도 16b 그리고 도 17a 및 도 17b을 참조하면, 상기 희생 매립 패턴들(42)을 제거하여 매립 절연 패턴(341)과 상기 패드 분리 패턴(38)을 노출시킨다. 식각 공정을 진행하여 상기 비트라인들(BL) 사이에서 노출된 매립 절연 패턴(341)과 상기 패드 분리 패턴(38)을 식각하여 상기 스토리지 노드 패드들(XP)을 노출시키는 스토리지 노드 콘택홀(BCH)을 형성한다. 이때 상기 비트라인 스페이서(SP)의 상부도 일부 식각될 수 있다. 또한 상기 스토리지 노드 패드들(XP)의 상부도 일부 식각될 수 있다.
도 17a 및 도 17b 그리고 도 1a 및 도 1b를 참조하면, 상기 기판(301)의 전면 상에 콘택 확산 방지막(미도시)을 콘포말하게 적층하고 이 위에 콘택 금속막(미도시)을 형성하여 상기 스토리지 노드 콘택홀(BCH)을을 채운다. 콘택 확산 방지막과 콘택 금속막은 모두 금속을 포함하며, 이들의 형성 과정(증착 공정)은 어닐링 공정(약 1000℃의 온도에서 진행됨)보다 낮은 온도(예를 들면 수 백℃, 더 구체적으로 300~400℃의 온도)에서 진행되어 공정 불량을 줄일 수 있다.
후속으로 CMP 공정을 진행하여 상기 비트라인 캐핑 패턴(337)의 상부면을 노출시키는 동시에 콘택 확산 방지 패턴(311)과 콘택 금속 패턴(313)을 형성한다. 콘택 확산 방지 패턴(311)은 콘택 확산 방지막의 일부로 형성된다. 콘택 금속 패턴(313)은 콘택 금속막의 일부로 형성된다. 콘택 확산 방지 패턴(311)과 콘택 금속 패턴(313)은 스토리지 노드 콘택(BC)을 형성할 수 있다. 후속으로 상기 스토리지 노드 콘택(BC)과 상기 비트라인 캐핑 패턴들(337) 상에 도전막을 적층한 후 식각하여 랜딩 패드들(LP)을 형성하고 상기 랜딩 패드들(LP) 사이에 트렌치들을 형성한다. 상기 트렌치들을 절연막으로 채운 후 에치백 또는 CMP 하여 랜딩 패드 분리 패턴들(LPS)을 형성할 수 있다.
본 발명의 실시예들에 따른 반도체 메모리 소자의 제조 방법에서는 제2 불순물 영역(3b)의 면적보다 넓은 스토리지 노드 패드(XP)를 형성하고 이를 노출시키는 스토리지 노드 콘택홀(BCH)를 형성한다. 따라서 스토리지 노드 콘택홀(BCH)을 형성할 때 오정렬 마진을 확보할 수 있다. 이로써 공정 불량을 줄일 수 있다.
도 18은 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다. 도 19는 도 18의 'P1' 부분을 확대한 도면이다.
도 18 및 도 19를 참조하면, 본 예에 따른 반도체 메모리 소자에서 비트라인 콘택(DC)은 평면적으로 사각형에 유사하나 비트라인 콘택(DC)의 측벽들(DC_S)이 안쪽으로 함몰된 형태를 가질 수 있다. 또한 평면적으로 스토리지 노드 패드(XP)의 제1 패드 측벽(XP_S(1))은 상기 비트라인 콘택(DC) 쪽으로 돌출될 수 있다. 그 외의 구성은 도 1a 내지 도 3a을 참조하여 설명한 바와 동일/유사할 수 있다.
도 20은 도 18의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다.
도 20을 참조하면, 도 5a의 제2 마스크 패턴(24)은 도 5a처럼 그물망 형태로 형성되지 않고, 도 20처럼 복수개의 서로 이격된 섬 형태로 형성될 수 있다. 제2 마스크 패턴들(24)은 제1 불순물 영역(3d)과 중첩되는 도전막(20)의 상부면을 노출시킬 수 있다. 제2 마스크 패턴들(24)에 의해 노출되는 도전막(20)의 상부면은 그물망 형태를 이룰 수 있다. 후속 공정은 도 5a 내지 도 17b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 21a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다. 도 21b는 도 21a의 'P1' 부분을 확대한 도면이다. 도 21a에서 도 1a의 랜딩 패드(LP)의 도시는 생략되었다. 도 21a를 A-A'선 및 B-B'선으로 자른 단면은 도 1b와 동일/유사할 수 있다.
도 1b, 도 21a 및 도 21b를 참조하면, 본 예에 따른 반도체 메모리 소자에서 평면적으로 스토리지 노드 패드(XP)의 제3 패드 측벽(XP_S(3))은 제2 방향(X2)으로 (또는 제1 패드 측벽(XP_S(1))과 멀어지는 방향으로) 볼록할 수 있다. 스토리지 노드 패드(XP)의 제1 패드 측벽(XP_S(1))은 제2 방향(X2)으로 (또는 제1 패드 측벽(XP_S(1))과 멀어지는 방향으로) 함몰될 수 있다. 본 예에 있어서, 상기 제3 패드 측벽(XP_S(3))의 곡률은 상기 제1 패드 측벽(XP_S(1))의 곡률과 다를 수 있다. 제1 패드 측벽(XP_S(1))와 제3 패드 측벽(XP_S(3))을 연결하는 제2 패드 측벽(XP_S(2))와 제4 패드 측벽(XP_S(4))은 각각 평탄할 수 있다.
기판(301) 내에 제1 워드라인(WL(1))과 제2 워드라인(WL(2))이 배치될 수 있다. 상기 제1 워드라인(WL(1))과 기판(301) 사이에는 제1 게이트 절연막(307(1))이 개재되고, 상기 제2 워드라인(WL(2))과 기판(301) 사이에는 제2 게이트 절연막(307(2))이 개재될 수 있다.
평면적 관점에서 스토리지 노드 패드(XP)는 제3 방향(X3)으로 제3폭(W3)을 가질 수 있다. 상기 제1 게이트 절연막(307(1))은 상기 제2 게이트 절연막(307(2))과 제1 간격(DS1)으로 이격될 수 있다. 상기 제3 폭(W3)의 중심(W3_C)은 상기 제1 간격(DS1)의 중심(DS1_C)을 지나며 제2 방향(X2)에 평행한 가상의 직선(SL1) 상에 위치하지 않는다. 상기 제3 폭(W3)의 중심(W3_C)은 상기 스토리지 노드 패드(XP)의 제2 패드 측벽(XP_S(2))과 제4 패드 측벽(XP_S(4)) 사이의 중심 위치, 즉, 이들 사이에서 제2 패드 측벽(XP_S(2))과 제4 패드 측벽(XP_S(4))으로부터 각각 동일 거리에 위치하는 지점에 해당할 수 있다. 상기 제1 간격(DS1)의 중심(DS1_C)은 상기 제1 게이트 절연막(307(1))과 상기 제2 게이트 절연막(307(2)) 사이의 중심 위치, 즉, 이들 사이에서 상기 제1 게이트 절연막(307(1))과 상기 제2 게이트 절연막(307(2))으로부터 동일 거리에 위치하는 지점에 해당할 수 있다.
평면적 관점에서 제1 워드라인(WL(1))과 스토리지 노드 패드(XP) 간의 제2 간격(DS2)은 제2 워드라인(WL(2))과 스토리지 노드 패드(XP) 간의 제3 간격(DS3)과 다를 수 있다.
하나의 비트라인 콘택(DC)을 사이에 두고 서로 이격되는 스토리지 노드 패드들(XP)은 서로 대칭된 형태를 가질 수 있다. 그 외의 구조는 도 1a 내지 도 20을 참조하여 설명한 바와 동일/유사할 수 있다.
도 22은 도 21a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다. 도 22를 A-A'선 및 B-B'선으로 자른 단면은 도 10b와 동일/유사할 수 있다.
도 22를 참조하면, 도 10a 및 도 10b를 참조하여 설명한 바와 같이 콘택 캐핑 패턴(30)과 제2 도전 패턴(20pb) 상에 제3 마스크 패턴들(32)을 형성한다. 이때 상기 제3 마스크 패턴들(32)의 평면 형태는 도 10a의 직사각형 형태가 아닌 도 22의 타원형일 수 있다. 일 열(RW1)의 제3 마스크 패턴들(32)의 단부들은 제3 방향(X3)을 따라 정렬될 수 있다. 제3 마스크 패턴들(32)은 DPT(Double Patterning technology), QPT(Quadruple Patterning technology), LELE(Litho-Etch, Litho-Etch) 공정 등 다양한 패터닝 공정을 이용하여 형성될 수 있다. 후속 공정은 도 11a 내지 도 17b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 23a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다. 도 23b는 도 23a의 'P1' 부분을 확대한 도면이다. 도 23a에서 도 1a의 랜딩 패드(LP)의 도시는 생략되었다. 도 23a를 A-A'선 및 B-B'선으로 자른 단면은 도 1b와 동일/유사할 수 있다.
도 1b, 도 23a 및 도 23b를 참조하면, 스토리지 노드 패드(XP)의 제1 패드 측벽(XP_S(1))와 제3 패드 측벽(XP_S(3))을 연결하는 제2 패드 측벽(XP_S(2))와 제4 패드 측벽(XP_S(4))도 외곽을 향해 볼록할 수 있다. 스토리지 노드 패드(XP)는 타원이 일부 잘린 형태를 가질 수 있다. 본 예에 있어서, 스토리지 노드 패드(XP)와 활성부(ACT)가 중첩되는 면적은 도 21b의 경우보다 상대적으로 줄어들 수 있다. 스토리지 노드 패드(XP)의 제3 패드 측벽(XP_S(3))에 인접한 기판(301)의 측벽(301_S)은 스토리지 노드 패드(XP)로 덮이지 않고 노출될 수 있다. 그 외의 구조는 도 21a 및 도 21b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 24는 도 23a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다. 도 24를 A-A'선 및 B-B'선으로 자른 단면은 도 10b와 동일/유사할 수 있다.
도 24를 참조하면, 도 10a 및 도 10b를 참조하여 설명한 바와 같이 콘택 캐핑 패턴(30)과 제2 도전 패턴(20pb) 상에 제3 마스크 패턴들(32)을 형성한다. 이때 상기 제3 마스크 패턴들(32)의 평면 형태는 도 10a의 직사각형 형태가 아닌 도 22의 타원형일 수 있다. 제3 마스크 패턴(32)의 일부는 콘택 캐핑 패턴(30)과 중첩될 수 있다. 본 예에 있어서 일 열(RW1)의 제3 마스크 패턴들(32)의 단부들은 제3 방향(X3)을 따라 정렬되지 않을 수 있다. 상기 일 열(RW1)에서 홀수번째 제3 마스크 패턴들(32)은 제2 방향(X2)과 반대되는 방향으로 치우칠 수 있고 짝수번째 제3 마스크 패턴들(32)은 제2 방향(X2)으로 치우칠 수 있다.
도 25a는 도 24의 제3 마스크 패턴들을 형성하는 제조 과정을 나타내는 평면도이다. 도 25b는 도 25a를 A-A'선 및 B-B'선으로 자른 단면이다.
도 25a 및 도 25b를 참조하면, 도 9a 및 도 9b의 단계에서, 콘택 캐핑 패턴(30)과 제2 도전 패턴(20pb) 상에 제3 마스크 막(32L)을 형성한다. 상기 제3 마스크 막(32L)은 예를 들면 SOH, ACL, 실리콘 질화물 및 실리콘 산화질화물 중 적어도 하나의 단일막 또는 다중막으로 형성될 수 있다. 상기 제3 마스크 막(32L) 상에 제4 마스크 패턴들(PR1, PR2)을 형성할 수 있다. 상기 제4 마스크 패턴들(PR1, PR2)은 제1 포토레지스트 패턴들(PR1)과 제2 포토레지스트 패턴들(PR2)을 포함할 수 있다.
상기 제4 마스크 패턴들(PR1, PR2)을 형성하는 과정은 상기 제3 마스크 막(32L) 상에 포토레지스트막을 형성하는 단계, 제1 노광 공정을 진행하여 상기 포토레지스트막의 일부들을 상기 제1 포토레지스트 패턴들(PR1)로 바꾸는 단계, 제2 노광 공정을 진행하여 상기 포토레지스트막의 다른 일부들을 상기 제2 포토레지스트 패턴들(PR2)로 바꾸는 단계, 및 현상 공정을 진행하여 상기 제1 및 제2 포토레지스트 패턴들(PR1, PR2)로 바뀌지 않은 상기 포토레지스트막의 나머지 부분들을 제거하는 단계를 포함할 수 있다. 상기 제1 포토레지스트 패턴들(PR1)은 각각 섬 형태로, 서로 이격되며 2차원적으로 배열될 수 있다. 상기 제1 포토레지스트 패턴들(PR1) 간의 간격은 서로 동일할 수 있다. 상기 제2 포토레지스트 패턴들(PR2)은 각각 상기 제1 포토레지스트 패턴들(PR1) 사이에 배열될 수 있다. 상기 제2 포토레지스트 패턴들(PR2)의 형태와 간격은 상기 제1 포토레지스트 패턴들(PR1)의 형태 및 간격과 동일할 수 있다. 상기 제1 노광 공정과 상기 제2 노광 공정에 사용되는 포토마스크는 동일할 수 있으나 포토마스크의 위치가 달라질 수 있다. 이와 같이 상기 제4 마스크 패턴들(PR1, PR2)을 형성한 후에 이를 식각 마스크로 이용하여 상기 제3 마스크 막(32L)을 식각하여 도 24의 제3 마스크 패턴들(32)을 형성할 수 있다. 후속 공정은 도 11a 내지 도 17b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 26a는 본 발명의 실시예들에 따른 반도체 메모리 소자의 평면도이다. 도 26b는 도 26a의 'P1' 부분을 확대한 도면이다. 도 26a에서 도 1a의 랜딩 패드(LP)의 도시는 생략되었다. 도 26a를 A-A'선 및 B-B'선으로 자른 단면은 도 1b와 동일/유사할 수 있다.
도 26a 및 도 26b를 참조하면, 본 예에 따른 반도체 메모리 소자에서, 평면적 관점에서 비트라인 콘택(DC)과 스토리지 노드 패드(XP)는 각각 원형일 수 있다. 상기 스토리지 노드 패드(XP)의 직경(W3)은 상기 비트라인 콘택(DC)의 직경(W4) 보다 작을 수 있다. 그 외의 구조는 도 23a 및 도 23b를 참조하여 설명한 바와 동일/유사할 수 있다.
도 27은 도 26a의 평면도를 가지는 반도체 메모리 소자를 제조하는 과정을 나타내는 평면도이다. 도 27을 A-A'선 및 B-B'선으로 자른 단면은 도 10b와 동일/유사할 수 있다.
도 27을 참조하면, 도 10a 및 도 10b를 참조하여 설명한 바와 같이 콘택 캐핑 패턴(30)과 제2 도전 패턴(20pb) 상에 제3 마스크 패턴들(32)을 형성한다. 이때 상기 제3 마스크 패턴들(32)의 평면 형태는 도 10a의 직사각형 형태가 아닌 도 27의 원형일 수 있다. 본 예에 있어서, 제3 마스크 패턴(32)은 콘택 캐핑 패턴(30)과 접하나 제3 마스크 패턴(32)은 콘택 캐핑 패턴(30)과 중첩되지는 않는다. 본 예에 있어서 일 열(RW1)의 제3 마스크 패턴들(32)의 단부들은 제3 방향(X3)을 따라 정렬되지 않을 수 있다. 상기 일 열(RW1)에서 홀수번째 제3 마스크 패턴들(32)은 제2 방향(X2)과 반대되는 방향으로 치우칠 수 있고 짝수번째 제3 마스크 패턴들(32)은 제2 방향(X2)으로 치우칠 수 있다. 상기 제3 마스크 패턴(32)의 제조 과정도 도 25a 및 도 25b를 참조하여 설명한 바와 동일/유사할 수 있다. 그러나 이 경우 제4 마스크 패턴들(PR1, PR2)의 형태가 원형일 수 있다. 후속 공정은 도 11a 내지 도 17b를 참조하여 설명한 바와 동일/유사할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (10)
- 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고;
상기 제1 활성부의 중심을 가로지르는 비트라인;
상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및
상기 제2 활성부의 단부 상에 배치되는 제1 스토리지 노드 패드를 포함하되,
상기 제1 스토리지 노드 패드는 제1 패드 측벽과 제2 패드 측벽을 포함하되, 상기 제1 패드 측벽은 상기 비트라인 콘택에 인접하고, 상기 제2 패드 측벽은 상기 제1 패드 측벽과 반대되고,
평면적 관점에서 상기 제2 패드 측벽은 상기 비트라인 콘택으로부터 멀어지는 방향으로 볼록한 반도체 메모리 소자.
- 제 1 항에 있어서,
평면적 관점에서 상기 제1 패드 측벽은 상기 비트라인 콘택으로부터 멀어지는 방향으로 함몰된 반도체 메모리 소자.
- 제 2 항에 있어서,
상기 제2 패드 측벽의 곡률은 상기 제1 패드 측벽의 곡률과 다른 반도체 메모리 소자.
- 제2 항에 있어서,
상기 제1 스토리지 노드 패드는 상기 제1 패드 측벽과 상기 제2 패드 측벽을 연결하는 제3 패드 측벽을 더 포함하되,
상기 제3 패드 측벽은 평탄하거나 또는 볼록한 반도체 메모리 소자.
- 제1 항에 있어서,
평면적 관점에서 상기 비트라인 콘택은 제1 직경의 원형의 형태를 가지고, 상기 제1 스토리지 노드 패드는 상기 제1 직경 보다 작은 원형의 형태를 가지는 반도체 메모리 소자.
- 제1 항에 있어서,
상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인;
상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인;
상기 제1 워드라인과 상기 기판 사이에 개재되는 제1 게이트 절연막; 및
상기 제2 워드라인과 상기 기판 사이에 개재되는 제2 게이트 절연막을 더 포함하되,
평면적 관점에서, 상기 제1 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 방향과 직교하는 제2 방향으로 상기 제1 스토리지 노드 패드의 폭의 중심은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이의 간격의 중심을 지나며 상기 제1 방향과 평행한 가상의 직선 상에 위치하지 않는 반도체 메모리 소자.
- 제1 항에 있어서,
상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인;
상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인을 더 포함하되,
평면적 관점에서, 상기 제1 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 워드라인과 상기 제1 스토리지 노드 패드 간의 제1 간격은 상기 제2 워드라인과 상기 제1 스토리지 노드 패드 간의 제2 간격과 다른 반도체 메모리 소자.
- 제1 항에 있어서,
상기 소자분리 패턴의 상부면은 상기 기판의 상부면 보다 낮고,
상기 비트라인 콘택은 상기 기판의 상부면과 일 측벽을 덮는 반도체 메모리 소자.
- 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고;
상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인;
상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인;
상기 제1 워드라인과 상기 제2 워드라인 상에 각각 배치되는 워드라인 캐핑패턴;
상기 제1 활성부의 중심을 가로지르는 비트라인;
상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및
상기 제2 활성부의 단부 상에 배치되는 스토리지 노드 패드를 포함하되,
평면적 관점에서, 상기 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 워드라인과 상기 스토리지 노드 패드 간의 제1 간격은 상기 제2 워드라인과 상기 스토리지 노드 패드 간의 제2 간격과 다른 반도체 메모리 소자.
- 기판에 배치되어 서로 이격된 제1 활성부와 제2 활성부를 정의하는 소자분리 패턴, 상기 제1 활성부의 중심은 상기 제2 활성부의 단부와 인접하고;
상기 기판 내에 배치되며 상기 제1 활성부와 상기 제2 활성부를 동시에 가로지르며 제1 방향으로 연장되는 제1 워드라인;
상기 기판 내에 배치되며 상기 제1 워드라인과 이격되며 상기 제1 활성부를 가로지르는 상기 제1 방향으로 연장되는 제2 워드라인;
상기 제1 워드라인과 상기 기판 사이에 개재되는 제1 게이트 절연막;
상기 제2 워드라인과 상기 기판 사이에 개재되는 제2 게이트 절연막;
상기 제1 활성부의 중심을 가로지르는 비트라인;
상기 비트라인과 상기 제1 활성부 사이에 개재되는 비트라인 콘택; 및
상기 제2 활성부의 단부 상에 배치되는 스토리지 노드 패드를 포함하되,
평면적 관점에서, 상기 스토리지 노드 패드는 상기 제1 워드라인과 상기 제2 워드라인 사이에 위치하고, 상기 제1 방향과 직교하는 제2 방향으로 상기 스토리지 노드 패드의 폭의 중심은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이의 간격의 중심을 지나며 상기 제1 방향과 평행한 가상의 직선 상에 위치하지 않는 반도체 메모리 소자.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210080853A KR20220170401A (ko) | 2021-06-22 | 2021-06-22 | 반도체 메모리 소자 |
| TW111104692A TWI803181B (zh) | 2021-06-22 | 2022-02-09 | 半導體記憶體裝置 |
| US17/729,024 US20220406791A1 (en) | 2021-06-22 | 2022-04-26 | Semiconductor memory device |
| CN202210649266.3A CN115513207A (zh) | 2021-06-22 | 2022-06-09 | 半导体存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210080853A KR20220170401A (ko) | 2021-06-22 | 2021-06-22 | 반도체 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220170401A true KR20220170401A (ko) | 2022-12-30 |
Family
ID=84490680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210080853A KR20220170401A (ko) | 2021-06-22 | 2021-06-22 | 반도체 메모리 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220406791A1 (ko) |
| KR (1) | KR20220170401A (ko) |
| CN (1) | CN115513207A (ko) |
| TW (1) | TWI803181B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116133374A (zh) * | 2021-08-20 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构及掩膜板结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159576C (zh) * | 1999-05-10 | 2004-07-28 | 三星电子株式会社 | 制造磁共振成像***用的主磁体总成的方法 |
| KR20150128384A (ko) * | 2014-05-09 | 2015-11-18 | 에스케이하이닉스 주식회사 | 반도체 장치, 저항 변화 메모리 장치 및 반도체 장치의 제조 방법 |
| US10304852B1 (en) * | 2018-02-15 | 2019-05-28 | Sandisk Technologies Llc | Three-dimensional memory device containing through-memory-level contact via structures |
| CN109755254A (zh) * | 2019-02-28 | 2019-05-14 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| US10910393B2 (en) * | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
| KR20210060853A (ko) * | 2019-11-19 | 2021-05-27 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
-
2021
- 2021-06-22 KR KR1020210080853A patent/KR20220170401A/ko active Search and Examination
-
2022
- 2022-02-09 TW TW111104692A patent/TWI803181B/zh active
- 2022-04-26 US US17/729,024 patent/US20220406791A1/en active Pending
- 2022-06-09 CN CN202210649266.3A patent/CN115513207A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115513207A (zh) | 2022-12-23 |
| TW202301636A (zh) | 2023-01-01 |
| US20220406791A1 (en) | 2022-12-22 |
| TWI803181B (zh) | 2023-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102321868B1 (ko) | 반도체 메모리 장치 | |
| KR102471722B1 (ko) | 반도체 메모리 장치 | |
| KR101926027B1 (ko) | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 | |
| US9613967B1 (en) | Memory device and method of fabricating the same | |
| US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| JP2011243960A (ja) | 半導体装置及びその製造方法 | |
| WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
| KR20180017902A (ko) | 반도체 소자 | |
| EP4095909A1 (en) | Semiconductor memory device and method of fabricating the same | |
| KR20180013653A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN116313772A (zh) | 使用增强的图案化技术制造半导体装置的方法 | |
| KR20220170401A (ko) | 반도체 메모리 소자 | |
| TW202103166A (zh) | 動態隨機存取記憶體及其製造方法 | |
| TWI718806B (zh) | 記憶裝置及其製造方法 | |
| KR20140028906A (ko) | 반도체 소자 및 그 제조방법 | |
| TW202243139A (zh) | 動態隨機存取記憶體及其製造法方法 | |
| KR20220010672A (ko) | 반도체 메모리 소자 | |
| KR20220162019A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| TWI841912B (zh) | 半導體記憶體裝置 | |
| US20220223598A1 (en) | Semiconductor structure and method of manufacturing the same | |
| US20230320080A1 (en) | Semiconductor memory device | |
| TW202423259A (zh) | 半導體記憶體裝置 | |
| KR20230140269A (ko) | 반도체 메모리 소자 | |
| KR20230038354A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR20230053050A (ko) | 반도체 메모리 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |