KR20220163270A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20220163270A
KR20220163270A KR1020220063854A KR20220063854A KR20220163270A KR 20220163270 A KR20220163270 A KR 20220163270A KR 1020220063854 A KR1020220063854 A KR 1020220063854A KR 20220063854 A KR20220063854 A KR 20220063854A KR 20220163270 A KR20220163270 A KR 20220163270A
Authority
KR
South Korea
Prior art keywords
wafer
region
expand
dividing
tape
Prior art date
Application number
KR1020220063854A
Other languages
English (en)
Inventor
슌이치로 히로사와
šœ이치로 히로사와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20220163270A publication Critical patent/KR20220163270A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 접합 웨이퍼의 디바이스 영역을 둘러싸는 외주 잉여 영역의 부분의 이탈 시의 악영향을 억제할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
웨이퍼의 가공 방법은, 외주 가장자리가 모따기된 제1 웨이퍼의 디바이스 영역 및 외주 잉여 영역을 구비하는 한쪽 면을 제2 웨이퍼의 한쪽 면에 접합하여 접합 웨이퍼를 형성하는 단계와, 레이저 빔을 제1 웨이퍼의 외주 가장자리를 따라 조사하여 환형의 개질 영역을 형성해서 외주 환형부와 중앙 영역으로 분단하는 단계와, 제1 웨이퍼의 다른 쪽 면에 익스팬드 테이프를 접착하는 단계와, 익스팬드 테이프를 확장함으로써 개질 영역을 기점으로 외주 환형부와 중앙 영역으로 분할하여 외주 환형부를 접합 웨이퍼로부터 이탈시키는 단계와, 제1 웨이퍼를 다른 쪽 면측으로부터 연삭하여 마무리 두께까지 박화(薄化)하는 단계를 포함한다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, TSV(Through-Silicon Via)와 같은 3차원 적층 칩의 프로세스나, 화소의 집적 회로가 형성되어 있는 2장의 웨이퍼를 접합시키는 BSI(Back Side Illumination)형 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 프로세스 등, 2장의 웨이퍼를 접합시키는 가공이 행해지고 있다.
이러한 접합 웨이퍼는, 일반적으로, 디바이스 칩의 저배화(低背化)에 대응하기 위해서 연삭하여 박화(薄化)되는데, 외주 가장자리가 모따기되어 R 형상으로 형성되어 있기 때문에, 연삭에 의해 외주 가장자리가 예각(소위 나이프 엣지)이 되어, 엣지의 이지러짐이 발생하기 쉽다. 이 엣지의 이지러짐이 신장하면, 디바이스의 파손으로 이어질 우려가 있기 때문에, 웨이퍼의 연삭 전에 외주부의 일부를 제거하는 처리(엣지 트리밍)를 행하는 기술이 제안되어 있다(특허문헌 1 참조). 또한, 디바이스 영역의 외주 가장자리를 따라 레이저 빔을 조사하여 개질층을 형성하여, 연삭 중에 발생하는 엣지의 이지러짐이 디바이스로 신장하는 것을 방지하는 기술이 제안되어 있다(특허문헌 2 참조).
일본 특허 공개 제2000-173961호 공보 일본 특허 공개 제2006-108532호 공보
그러나, 특허문헌 1에 기재된 방법에서는, 절삭 시에 발생하는 절삭 부스러기에 의해 디바이스가 오염되어, 세정해도 다 제거할 수 없는 경우가 있다고 하는 과제가 있었다. 또한, 특허문헌 2에 기재된 방법에서는, 연삭 중에 외주 잉여 영역 부분이 링형 또는 원호형으로 이탈함으로써, 연삭 지석을 손상시켜 가공 결과에 악영향을 주거나, 연삭 장치 내에 퇴적하여 빈번한 청소가 필요해지거나 한다고 하는 다른 과제가 있었다.
따라서, 본 발명의 목적은, 접합 웨이퍼의 디바이스 영역을 둘러싸는 외주 잉여 영역의 부분의 이탈 시의 악영향을 억제할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 디바이스가 형성된 디바이스 영역과, 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 한쪽 면에 구비하고, 외주 가장자리가 모따기된 제1 웨이퍼의 상기 한쪽 면을, 제2 웨이퍼의 한쪽 면에 접합시켜, 접합 웨이퍼를 형성하는 접합 웨이퍼 형성 단계와, 상기 제1 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 상기 제1 웨이퍼의 외주 가장자리로부터 미리 정해진 거리 내측의 위치를 따라 조사하여 환형의 개질 영역을 형성해서, 상기 제1 웨이퍼를 상기 외주 잉여 영역에 대응하는 외주 환형부와 상기 디바이스 영역에 대응하는 중앙 영역으로 분단하는 분단 단계와, 상기 분단 단계의 실시 전 또는 실시 후에, 상기 제1 웨이퍼의 다른 쪽 면에 대해 익스팬드성을 갖는 익스팬드 테이프를 접착하는 익스팬드 테이프 접착 단계와, 상기 접합 웨이퍼 형성 단계, 상기 분단 단계 및 상기 익스팬드 테이프 접착 단계의 실시 후에, 상기 익스팬드 테이프를 확장함으로써, 상기 환형의 개질 영역을 기점으로 상기 제1 웨이퍼를 상기 외주 환형부와 상기 중앙 영역으로 분할하여, 상기 외주 환형부를 상기 접합 웨이퍼로부터 이탈시키는 외주 환형부 이탈 단계와, 상기 외주 환형부 이탈 단계의 실시 후에, 접합 웨이퍼의 상기 제1 웨이퍼를 다른 쪽 면측으로부터 연삭하여 마무리 두께까지 박화하는 연삭 단계를 포함하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 분단 단계는, 상기 외주 환형부와 상기 중앙 영역의 분단 후에, 상기 레이저 빔을 상기 외주 환형부에 조사하여 방사 방향으로 개질 영역을 형성하여, 상기 외주 환형부를 복수의 원호형부로 분단하는 예비 분단 단계를 포함한다.
바람직하게는, 상기 외주 환형부 이탈 단계는, 상기 익스팬드 테이프를 냉각하면서 확장하는 냉각 익스팬드 단계를 포함한다.
바람직하게는, 상기 외주 환형부 이탈 단계는, 상기 냉각 익스팬드 단계의 실시 후에, 상기 익스팬드 테이프가 확장되어 형성된 상기 익스팬드 테이프의 늘어진 부분을 가열하여 수축시키는 가열 수축 단계를 더 포함한다.
본원 발명은 접합 웨이퍼의 디바이스 영역을 둘러싸는 외주 잉여 영역의 부분의 이탈 시의 악영향을 억제할 수 있다.
도 1은 실시형태에 따른 웨이퍼의 가공 방법의 흐름을 도시한 흐름도이다.
도 2는 도 1에 도시된 접합 웨이퍼 형성 단계의 일 상태를 도시한 사시도이다.
도 3은 도 1에 도시된 접합 웨이퍼 형성 단계의 도 2 이후의 일 상태를 도시한 사시도이다.
도 4는 도 1에 도시된 분단 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 5는 도 1에 도시된 분단 단계 후의 웨이퍼를 모식적으로 도시한 평면도이다.
도 6은 도 1에 도시된 분단 단계 중의 예비 분단 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 7은 예비 분단 단계 후의 웨이퍼를 모식적으로 도시한 평면도이다.
도 8은 도 1에 도시된 익스팬드 테이프 접착 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 9는 도 1에 도시된 외주 환형부 이탈 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 10은 도 1에 도시된 외주 환형부 이탈 단계 중의 냉각 익스팬드 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 11은 도 1에 도시된 외주 환형부 이탈 단계 중의 가열 수축 단계의 일 상태를 모식적으로 도시한 단면도이다.
도 12는 도 1에 도시된 연삭 단계의 일 상태를 모식적으로 도시한 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지의 생략, 치환 또는 변경을 행할 수 있다.
본 발명의 실시형태에 따른 웨이퍼(10)(도 2 등 참조)의 가공 방법을 도면에 기초하여 설명한다. 실시형태의 웨이퍼(10)의 가공 방법은, 한 쌍의 웨이퍼(10)의 한쪽 면측을 서로 접합시키고, 한쪽의 웨이퍼(10)[제1 웨이퍼(10-1)]를 미리 정해진 마무리 두께까지 박화하는 방법이다.
또한, 이후의 설명에서, 한 쌍의 웨이퍼(10)의 웨이퍼(10)끼리를 구별할 때에는, 한쪽의 웨이퍼(10)를 제1 웨이퍼(10-1)라고 적고, 다른 쪽의 웨이퍼(10)를 제2 웨이퍼(10-2)라고 적으며, 구별하지 않는 경우에는, 간단히 웨이퍼(10)라고 적는다. 박화하지 않는 다른 쪽의 제2 웨이퍼(10-2)는, 실시형태에서는 제1 웨이퍼(10-1)와 동일한 TSV 웨이퍼인 것으로서 설명하지만, 본 발명에서는 패턴이 없는 단순한 서브스트레이트 웨이퍼여도 좋다.
도 1은 실시형태에 따른 웨이퍼(10)의 가공 방법의 흐름을 도시한 흐름도이다. 도 1에 도시된 바와 같이, 실시형태의 웨이퍼(10)의 가공 방법은, 접합 웨이퍼 형성 단계(1)와, 분단 단계(2)와, 익스팬드 테이프 접착 단계(3)와, 외주 환형부 이탈 단계(4)와, 연삭 단계(5)를 포함한다.
(접합 웨이퍼 형성 단계(1))
도 2는 도 1에 도시된 접합 웨이퍼 형성 단계(1)의 일 상태를 도시한 사시도이다. 도 3은 도 1에 도시된 접합 웨이퍼 형성 단계(1)의 도 2 이후의 일 상태를 도시한 사시도이다. 접합 웨이퍼 형성 단계(1)는, 제1 웨이퍼(10-1)의 한쪽 면을, 제2 웨이퍼(10-2)의 한쪽 면에 접합시켜, 접합 웨이퍼를 형성하는 단계이다.
먼저, 가공 대상의 웨이퍼(10)[제1 웨이퍼(10-1) 및 제2 웨이퍼(10-2)]의 구성에 대해 설명한다. 웨이퍼(10)는, 실리콘(Si), 사파이어(Al2O3), 갈륨비소(GaAs) 또는 탄화규소(SiC) 등을 기판(11)으로 하는 원판형의 반도체 웨이퍼, 광디바이스 웨이퍼 등의 웨이퍼이다. 웨이퍼(10)는, 외주 가장자리(12)가 모따기되어 있다. 웨이퍼(10)의 외주 가장자리(12)는, 실시형태에 있어서, 두께 방향의 중앙이 가장 외주측으로 돌출되도록, 기판(11)의 표면(13)으로부터 이면(14)에 이르는 단면 원호형으로 형성되어 있다. 실시형태에 있어서, 웨이퍼(10)는, 직경이 300 ㎜, 두께가 700 ㎛이다.
웨이퍼(10)는, 기판(11)의 표면(13)측에 디바이스 영역(15)과, 디바이스 영역(15)을 둘러싸는 외주 잉여 영역(16)을 구비한다. 디바이스 영역(15)은, 기판(11)의 표면(13)에 격자형으로 설정된 복수의 분할 예정 라인(17)과, 분할 예정 라인(17)에 의해 구획된 각 영역에 형성된 디바이스(18)를 갖고 있다. 외주 잉여 영역(16)은, 전체 둘레에 걸쳐 디바이스 영역(15)을 둘러싸고, 또한 디바이스(18)가 형성되어 있지 않은 영역이다.
디바이스(18)는, 실시형태에 있어서, 3D NAND 플래시 메모리를 구성하고, 전극 패드와, 전극 패드에 접속된 관통 전극을 구비한다. 관통 전극은, 기판(11)이 박화되어 디바이스(18)가 웨이퍼(10)로부터 개개로 분할되었을 때에, 기판(11)의 이면(14)측으로 관통한다. 즉, 실시형태의 웨이퍼(10)는, 개개로 분할된 디바이스(18)가 관통 전극을 갖는 소위 TSV 웨이퍼이다. 또한, 본 발명의 웨이퍼(10)는, 실시형태와 같은 관통 전극을 갖는 TSV 웨이퍼에 한정되지 않고, 관통 전극이 없는 디바이스 웨이퍼여도 좋다.
접합 웨이퍼 형성 단계(1)에서는, 제1 웨이퍼(10-1)의 디바이스 영역(15) 및 외주 잉여 영역(16)을 구비하는 한쪽 면을, 제2 웨이퍼(10-2)의 한쪽 면에 접합시킨다. 즉, 실시형태의 접합 웨이퍼 형성 단계(1)에서는, 제1 웨이퍼(10-1)의 표면(13)을, 제2 웨이퍼(10-2)의 표면(13)에 접합시킨다.
접합 웨이퍼 형성 단계(1)에서는, 제1 웨이퍼(10-1)의 표면(13)과 제2 웨이퍼(10-2)의 표면(13) 중 한쪽에 접착층(20)을 적층한다. 실시형태에서는, 제2 웨이퍼(10-2)의 표면(13)에 접착층(20)을 적층한다. 또한, 접착층(20)은, 실시형태에서는 기재층의 표리면에 점착재층이 적층된 양면 테이프이지만, 본 발명에서는 양면 테이프에 한정되지 않고, 예컨대, 산화막이어도 좋고, 수지 등을 포함하는 접착제가 도포됨으로써 형성되는 것이어도 좋다.
접합 웨이퍼 형성 단계(1)에서는, 먼저, 도 2에 도시된 바와 같이, 제1 웨이퍼(10-1)의 표면(13)과 제2 웨이퍼(10-2)의 표면(13)을, 간격을 두고 대향시킨다. 다음으로, 도 3에 도시된 바와 같이, 제1 웨이퍼(10-1)의 표면(13)과 제2 웨이퍼(10-2)의 표면(13)을, 접착층(20)을 통해 접합시킨다. 이에 의해, 접합 웨이퍼를 형성한다.
(분단 단계(2))
도 4는 도 1에 도시된 분단 단계(2)의 일 상태를 모식적으로 도시한 단면도이다. 도 5는 도 1에 도시된 분단 단계(2) 후의 웨이퍼(10)를 모식적으로 도시한 평면도이다. 분단 단계(2)는, 제1 웨이퍼(10-1)를 디바이스 영역(15)에 대응하는 중앙 영역(22)과 외주 잉여 영역(16)에 대응하는 외주 환형부(23)로 분단하는 단계이다.
분단 단계(2)에서는, 제1 웨이퍼(10-1)의 외주 가장자리(12)로부터 미리 정해진 거리 내측의 위치에, 레이저 빔(30)을 조사하여, 분리 기점이 되는 개질 영역(21)을 형성한다. 제1 웨이퍼(10-1)의 외주 가장자리(12)로부터 미리 정해진 거리 내측의 위치란, 제1 웨이퍼(10-1)의 중앙 영역(22)과 외주 환형부(23)를 분단하는 위치, 즉, 디바이스 영역(15)의 외주 가장자리를 나타낸다. 레이저 빔(30)은, 제1 웨이퍼(10-1)에 대해 투과성을 갖는 파장의 레이저 빔이고, 예컨대, 적외선(Infrared rays; IR)이다.
개질 영역(21)이란, 밀도, 굴절률, 기계적 강도, 또는 그 외의 물리적 특성이 주위의 그것과는 상이한 상태로 된 영역을 의미한다. 개질 영역(21)은, 예컨대, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역, 및 이들 영역이 혼재된 영역 등이다. 개질 영역(21)은, 제1 웨이퍼(10-1)의 다른 부분보다 기계적인 강도 등이 낮다.
분단 단계(2)에서는, 레이저 가공 장치(35)에 의한 스텔스 다이싱에 의해, 제1 웨이퍼(10-1)에 개질 영역(21)을 형성한다. 레이저 가공 장치(35)는, 척 테이블(36)과, 척 테이블(36)의 유지면에 유지된 웨이퍼(10)를 향해 레이저 빔(30)을 조사하는 레이저 빔 조사 유닛(37)과, 척 테이블(36)과 레이저 빔 조사 유닛(37)을 상대적으로 이동시키는 이동 유닛을 포함한다.
분단 단계(2)에서는, 먼저, 제2 웨이퍼(10-2)의 이면(14)측을 척 테이블(36)의 유지면에 흡인 유지한 후, 이동 유닛에 의해, 척 테이블(36)을 가공 위치까지 이동시킨다. 다음으로, 제1 웨이퍼(10-1)의 이면(14)측으로부터 레이저 빔 조사 유닛(37)을 디바이스 영역(15)의 외주 가장자리를 향해 연직 방향으로 대향시킨 후, 레이저 빔(30)의 집광점(31)을 제1 웨이퍼(10-1)의 내부에 설정한다.
분단 단계(2)에서는, 다음으로, 척 테이블(36)을 연직 방향과 평행한 축심 주위로 회전시키면서 레이저 빔 조사 유닛(37)으로부터 레이저 빔(30)을 제1 웨이퍼(10-1)에 조사한다. 즉, 레이저 빔(30)을 제1 웨이퍼(10-1)의 디바이스 영역(15)의 외주 가장자리를 따라 조사하여, 외주 가장자리를 따른 환형으로 연속적인 개질 영역(21)을 형성한다.
이때, 분단 단계(2)에서는, 레이저 빔(30)의 집광점(31)의 높이를 변경하여 복수 회 레이저 빔(30)을 조사하거나, 또는, 제1 웨이퍼(10-1)의 두께 방향으로 떨어진 복수의 집광점을 갖는 레이저 빔을 조사함으로써, 제1 웨이퍼(10-1)의 두께 방향으로 복수의 개질 영역(21)을 형성한다. 개질 영역(21)으로부터는 크랙이 신장하고, 개질 영역(21)과 크랙의 연결에 의해, 제1 웨이퍼(10-1)를 디바이스 영역(15)에 대응하는 중앙 영역(22)과 외주 잉여 영역(16)에 대응하는 외주 환형부(23)로 분단한다.
또한, 실시형태에 있어서, 분단 단계(2)에서의 레이저 가공 장치(35)에 의한 가공 조건은, 레이저 빔(30)의 파장이 IR이고, 주파수가 90 ㎑이며, 두께 방향의 패스수가 6패스이고, 평균 출력이 6 W이도록 설정된다.
(예비 분단 단계)
실시형태의 분단 단계(2)에서는, 또한, 이하에 나타내는 예비 분단 단계를 실시한다. 도 6은 도 1에 도시된 분단 단계(2) 중의 예비 분단 단계의 일 상태를 모식적으로 도시한 단면도이다. 도 7은 예비 분단 단계 후의 웨이퍼(10)를 모식적으로 도시한 평면도이다. 예비 분단 단계는, 중앙 영역(22)과 외주 환형부(23)의 분단 후, 외주 환형부(23)를 복수의 원호형부(25)로 분단하는 단계이다.
예비 분단 단계에서는, 제1 웨이퍼(10-1)의 외주 환형부(23)에서의 둘레 방향의 미리 정해진 위치에 있어서, 외주 환형부(23)의 내주 가장자리와 외주 가장자리 사이에 레이저 빔(30)을 조사하여, 분리 기점이 되는 개질 영역(24)을 방사 방향으로 형성한다.
예비 분단 단계에서는, 먼저, 레이저 빔 조사 유닛(37)을 제1 웨이퍼(10-1)의 이면(14)측으로부터 디바이스 영역(15)의 외주 가장자리의 미리 정해진 위치를 향해 연직 방향으로 대향시킨 후, 레이저 빔(30)의 집광점(31)을 제1 웨이퍼(10-1)의 내부에 설정한다.
예비 분단 단계에서는, 다음으로, 이동 유닛에 의해, 척 테이블(36)과 레이저 빔 조사 유닛(37)을 상대적으로 이동시키면서, 레이저 빔 조사 유닛(37)으로부터 레이저 빔(30)을 제1 웨이퍼(10-1)에 조사한다. 이때, 레이저 빔(30)의 집광점(31)이 제1 웨이퍼(10-1)의 직경 방향 외측을 향해 이동하도록, 척 테이블(36)을 이동시킨다. 즉, 외주 잉여 영역(16)에 대응하는 외주 환형부(23)에 방사 방향으로 레이저 빔(30)을 조사함으로써, 방사 방향으로 연속적인 개질 영역(24)을 형성한다.
이때, 예비 분단 단계에서는, 레이저 빔(30)의 집광점(31)의 높이를 변경하여 복수 회 레이저 빔(30)을 조사하거나, 또는, 제1 웨이퍼(10-1)의 두께 방향으로 떨어진 복수의 집광점을 갖는 레이저 빔을 조사함으로써, 제1 웨이퍼(10-1)의 두께 방향으로 복수의 개질 영역(24)을 형성한다. 개질 영역(24)으로부터는 크랙이 신장하고, 개질 영역(24)과 크랙의 연결에 의해, 제1 웨이퍼(10-1)의 외주 잉여 영역(16)에 대응하는 외주 환형부(23)를, 복수의 원호형부(25)로 분단한다.
또한, 도 7에 도시된 실시형태의 예비 분단 단계에서는, 외주 환형부(23)를 원호형부(25)로 8분할하고 있으나, 본 발명에서는 예컨대 더욱 배의 16분할로 해도 좋고, 제1 웨이퍼(10-1)의 직경이나 외주 환형부(23)의 폭의 치수에 따라 적절히 분할수를 설정해도 좋다. 또한, 실시형태에서는, 집광점(31)이 제1 웨이퍼(10-1)의 직경 방향 내측으로부터 직경 방향 외측으로 이동하도록 척 테이블(36)을 이동시키면서 레이저 빔(30)을 조사하지만, 본 발명에서는, 집광점(31)이 제1 웨이퍼(10-1)의 직경 방향 외측으로부터 직경 방향 내측으로 이동하도록 척 테이블(36)을 이동시키면서 레이저 빔(30)을 조사해도 좋다. 이 경우에는, 집광점(31)이 환형의 개질 영역(21)에 도달한 시점에서 레이저 빔(30)의 조사를 정지시킨다. 실시형태에 있어서, 예비 분단 단계에서의 레이저 가공 장치(35)에 의한 가공 조건은, 개질 영역(21)의 형성 시와 동조건으로 설정된다.
(익스팬드 테이프 접착 단계(3))
도 8은 도 1에 도시된 익스팬드 테이프 접착 단계(3)의 일 상태를 모식적으로 도시한 단면도이다. 익스팬드 테이프 접착 단계(3)는, 제1 웨이퍼(10-1)의 제2 웨이퍼(10-2)가 접착되는 한쪽 면과는 반대측의 다른 쪽 면에 대해 익스팬드성을 갖는 익스팬드 테이프(40)를 접착하는 단계이다.
즉, 실시형태의 익스팬드 테이프 접착 단계(3)에서는, 제1 웨이퍼(10-1)의 이면(14)에 대해 익스팬드 테이프(40)를 접착한다. 익스팬드 테이프 접착 단계(3)는, 분단 단계(2)의 실시 전 또는 실시 후에 실시된다. 익스팬드 테이프 접착 단계(3)가 분단 단계(2)의 실시 전에 실시되는 경우에는, 분단 단계(2)에서, 익스팬드 테이프(40) 너머로 레이저 빔(30)을 제1 웨이퍼(10-1)에 조사한다.
익스팬드 테이프(40)는, 예컨대, 합성 수지에 의해 구성된 기재층과, 기재층에 적층된 점착층을 갖는다. 익스팬드 테이프 접착 단계(3)에서는, 예컨대, 마운터(45)에 의해, 제1 웨이퍼(10-1)의 이면(14)에 익스팬드 테이프(40)를 접착한다. 마운터(45)는, 유지대(46)와, 유지대(46)의 유지면에 평행한 방향으로 전동(轉動)하는 롤러(47)를 포함한다.
익스팬드 테이프 접착 단계(3)에서는, 먼저, 내경이 제2 웨이퍼(10-2)의 외경보다 대직경인 환형의 프레임(41)의 한쪽 면과, 제2 웨이퍼(10-2)의 이면(14)측을 유지대(46)의 유지면에 유지한다. 이때, 마운터(45)는, 제2 웨이퍼(10-2)가, 프레임(41)의 개구의 내측에 있어서, 프레임(41)과 동축이 되는 위치에 유지한다.
익스팬드 테이프 접착 단계(3)에서는, 다음으로, 익스팬드 테이프(40)를 프레임(41) 및 제1 웨이퍼(10-1)의 이면(14)측에 접착하고, 제1 웨이퍼(10-1)의 이면(14)을 따라 이동하는 롤러(47)로 익스팬드 테이프(40)를 프레임(41) 및 제1 웨이퍼(10-1)의 이면(14)측에 압박하여, 밀착시켜 접착시킨다.
(외주 환형부 이탈 단계(4))
도 9는 도 1에 도시된 외주 환형부 이탈 단계(4)의 일 상태를 모식적으로 도시한 단면도이다. 외주 환형부 이탈 단계(4)는, 환형의 개질 영역(21)을 기점으로 제1 웨이퍼(10-1)를 외주 환형부(23)와 중앙 영역(22)으로 분할하여, 외주 환형부(23)를 접합 웨이퍼로부터 이탈시키는 단계이다.
외주 환형부 이탈 단계(4)는, 접합 웨이퍼 형성 단계(1), 분단 단계(2) 및 익스팬드 테이프 접착 단계(3)의 실시 후에, 실시된다. 외주 환형부 이탈 단계(4)에서는, 확장 장치(50)가 익스팬드 테이프(40)에 방사 방향으로 외력을 부여하여, 익스팬드 테이프(40)를 면 방향으로 확장함으로써, 제1 웨이퍼(10-1)를 외주 환형부(23)와 중앙 영역(22)으로 분할한다. 확장 장치(50)는, 척 테이블(51)과, 클램프 부재(52)와, 승강 유닛(53)과, 밀어올림 부재(54)와, 롤러 부재(55)와, 가열 유닛(56)을 포함한다. 또한, 확장 장치(50)는, 밀봉 가능하고 또한 내부를 냉각할 수 있는 챔버(57) 내에 설치된다.
외주 환형부 이탈 단계(4)에서는, 먼저, 익스팬드 테이프(40)를 통해 제1 웨이퍼(10-1)의 이면(14)측을 척 테이블(51)의 유지면에 배치하고, 프레임(41)의 외주부를 클램프 부재(52)로 고정한다. 이때, 롤러 부재(55)는, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 외주 가장자리(12) 사이의 익스팬드 테이프(40)에 접촉한다. 외주 환형부 이탈 단계(4)에서는, 냉각 익스팬드 단계와, 가열 수축 단계를 순서대로 실시한다.
(냉각 익스팬드 단계)
도 10은 도 1에 도시된 외주 환형부 이탈 단계(4) 중의 냉각 익스팬드 단계의 일 상태를 모식적으로 도시한 단면도이다. 냉각 익스팬드 단계는, 익스팬드 테이프(40)를 냉각하면서 확장하는 단계이다.
냉각 익스팬드 단계에서는, 익스팬드 테이프(40)를 냉각하여 경화시킨다. 실시형태의 냉각 익스팬드 단계에서는, 확장 장치(50)를 수용하는 챔버(57) 내 전체가 상시 냉각된다. 익스팬드 테이프(40)는, 프레임(41)에 유지한 접합 웨이퍼[제1 웨이퍼(10-1), 제2 웨이퍼(10-2)]와 함께 냉각된 챔버(57) 내에 반입되어, 확장이 개시되기 전에, 충분히 냉각된다. 챔버(57) 내에서의 냉각 온도는, 예컨대, 0℃ 정도이다. 또한, 본 발명의 냉각 익스팬드 단계에서는, 척 테이블(51)을 냉각함으로써 익스팬드 테이프(40)를 냉각해도 좋다.
냉각 익스팬드 단계에서는, 냉각된 챔버(57) 내에서 익스팬드 테이프(40)를 냉각하면서, 승강 유닛(53)에 의해, 척 테이블(51) 및 밀어올림 부재(54)를 일체적으로 상승시킨다. 익스팬드 테이프(40)는, 외주부가 프레임(41)을 통해 클램프 부재(52)로 고정되어 있기 때문에, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 중앙 영역(22)의 외주 가장자리 사이의 부분이 면 방향으로 확장된다. 이때, 밀어올림 부재(54)의 상단에 설치된 롤러 부재(55)가 익스팬드 테이프(40)와의 마찰을 완화하기 때문에, 익스팬드 테이프(40) 전체가, 면 방향으로 확장된다.
냉각 익스팬드 단계에서는, 익스팬드 테이프(40)의 확장의 결과, 익스팬드 테이프(40)에 방사형으로 인장력이 작용한다. 익스팬드 테이프(40)에 방사형의 인장력이 작용하면, 도 10에 도시된 바와 같이, 제1 웨이퍼(10-1)의 중앙 영역(22)과 외주 환형부(23) 사이에 형성된 개질 영역(21) 및 외주 환형부(23)에 방사형으로 형성된 개질 영역(24)을 분리 기점으로 하여, 중앙 영역(22)으로부터 외주 환형부(23)의 각각의 원호형부(25)가 분할된다. 이때, 익스팬드 테이프(40)는, 냉각에 의해 경화되어 있기 때문에, 중앙 영역(22)과 외주 환형부(23)의 각각의 원호형부(25)의 분할에 필요한 외력이 효율적으로 전달된다.
(가열 수축 단계)
도 11은 도 1에 도시된 외주 환형부 이탈 단계(4) 중의 가열 수축 단계의 일 상태를 모식적으로 도시한 단면도이다. 가열 수축 단계는, 냉각 익스팬드 단계의 실시 후에 실시된다. 가열 수축 단계는, 익스팬드 테이프(40)가 확장되어 형성된 익스팬드 테이프(40)의 늘어진 부분을 가열하여 수축시키는 단계이다.
냉각 익스팬드 단계 후, 익스팬드 테이프(40)가 면 방향으로 확장한 상태에 있어서, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 중앙 영역(22)의 외주 가장자리 사이의 부분의 익스팬드 테이프(40)는, 단면이, 프레임(41)의 하면으로부터 롤러 부재(55)의 상면을 향해 직선형으로 되어 있다. 이 상태에 있어서, 가열 수축 단계에서는, 먼저, 척 테이블(51)로 익스팬드 테이프(40)를 통해 제1 웨이퍼(10-1)의 이면(14)측을 흡인한다. 이에 의해, 중앙 영역(22)과 외주 환형부(23)의 각각의 원호형부(25) 사이의 폭이 확장된 상태를 유지한다.
가열 수축 단계에서는, 다음으로, 척 테이블(51) 및 밀어올림 부재(54)를 일체적으로 하강시킨다. 이때, 익스팬드 테이프(40)는, 외주부가 프레임(41)을 통해 클램프 부재(52)에 고정되고, 또한 중심부가 척 테이블(51)에 흡인되어 있다. 이 때문에, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 중앙 영역(22)의 외주 가장자리 사이가 근접함으로써, 익스팬드 테이프(40)에 작용하는 방사형의 인장력이 저하되고, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 중앙 영역(22)의 외주 가장자리 사이의 부분의 익스팬드 테이프(40)에 늘어짐이 발생한다.
그래서, 실시형태의 가열 수축 단계에서는, 척 테이블(51) 및 밀어올림 부재(54)를 일체적으로 하강시키고, 가열 유닛(56)에 의해 익스팬드 테이프(40)의 늘어진 부분을 가열하여 수축시킨다. 가열 유닛(56)에 의한 가열 온도는, 예컨대, 600℃ 정도이다.
가열 유닛(56)의 열원부는, 예컨대, 익스팬드 테이프(40)를, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 외주 가장자리(12) 사이의 부분의 둘레 방향을 따라 이동하면서 가열한다. 이에 의해, 익스팬드 테이프(40)는, 프레임(41)의 내주 가장자리와 제1 웨이퍼(10-1)의 외주 가장자리(12) 사이의 부분이 수축된다. 또한, 실시형태에서는, 가열 유닛(56)이 챔버(57) 내에 설치되는 것으로서 설명하였으나, 냉각 익스팬드 단계 후에, 가열 유닛을 갖는 별개의 가공 유닛에 반송하여 가열 수축 단계를 실시해도 좋다.
냉각 익스팬드 단계 및 가열 수축 단계를 실시한 후, 자외선 조사 장치를 이용하여 접합 웨이퍼를 익스팬드 테이프(40)로부터 박리할 때에는, 외주 환형부(23)에 자외선(ultra-violet; UV)이 조사되지 않도록, 조사 영역을 제한하는 지그 등을 사용하는 것이 바람직하다. 이에 의해, 제1 웨이퍼(10-1)의 중앙 영역(22)에 대응하는 이면(14)만 익스팬드 테이프(40)로부터 박리되고, 외주 환형부(23)가 익스팬드 테이프(40)에 남겨진다.
(연삭 단계(5))
도 12는 도 1에 도시된 연삭 단계(5)의 일 상태를 모식적으로 도시한 단면도이다. 연삭 단계(5)는, 제1 웨이퍼(10-1)를 다른 쪽 면으로부터 연삭하여 미리 정해진 마무리 두께까지 박화하는 단계이다. 연삭 단계(5)는, 외주 환형부 이탈 단계(4)의 실시 후에 실시된다. 실시형태의 연삭 단계(5)에서는, 제1 웨이퍼(10-1)의 이면(14)으로부터 연삭한다.
연삭 단계(5)에서는, 연삭 장치(60)에 의해, 척 테이블(61)의 유지면에 유지된 제1 웨이퍼(10-1)의 이면(14)을 연삭한다. 연삭 장치(60)는, 척 테이블(61)과, 회전축 부재인 스핀들(62)과, 스핀들(62)의 하단에 부착된 연삭 휠(63)과, 연삭 휠(63)의 하면에 장착되는 연삭 지석(64)을 구비한다. 연삭 휠(63)은, 척 테이블(61)의 축심과 평행한 회전축으로 회전한다.
연삭 단계(5)에서는, 먼저, 척 테이블(61)의 유지면에, 제2 웨이퍼(10-2)의 이면(14)측을 흡인 유지한다. 다음으로, 척 테이블(61)을 축심 주위로 회전시킨 상태에서, 연삭 휠(63)을 축심 주위로 회전시킨다. 연삭수를 가공점에 공급하고, 연삭 휠(63)의 연삭 지석(64)을 척 테이블(61)에 미리 정해진 이송 속도로 근접시킴으로써, 연삭 지석(64)으로 제1 웨이퍼(10-1)의 이면(14)을 연삭하여, 미리 정해진 마무리 두께까지 박화한다.
이상 설명한 바와 같이, 각 실시형태에 따른 웨이퍼(10)의 가공 방법은, 접합 웨이퍼를 형성 후, 연삭에 의한 박화 전에, 디바이스 영역(15)의 외주 가장자리를 따라 레이저 빔(30)으로 분리 기점이 되는 개질 영역(21, 24)을 형성하고, 개질 영역(21, 24)이 형성된 웨이퍼(10)[제1 웨이퍼(10-1)]에 접착된 익스팬드 테이프(40)를 확장함으로써 외주 잉여 영역(16)에 대응하는 외주 환형부(23)를 제거한다.
따라서, 연삭 시에 외주 환형부(23)가 이탈하는 일이 없기 때문에, 이탈한 외주 환형부(23)가 연삭 지석(64)을 손상시켜 가공 결과에 악영향을 미칠 우려가 없어진다. 또한, 연삭 중에 외주 잉여 영역(16) 부분이 이탈하여 가공실 내에 퇴적하는 일이 없기 때문에, 청소 빈도를 대폭 저감하는 것이 가능해진다. 외주 환형부(23)의 각각의 원호형부(25)는, 익스팬드 테이프(40)에 부착된 상태로 중앙 영역(22)으로부터 이탈하기 때문에, 의도하지 않게 이탈하는 일이 없고, 외주 환형부(23)의 이탈 시의 악영향을 억제할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지로 변형하여 실시할 수 있다. 예컨대, 냉각 익스팬드 단계에서, 실시형태에서는 척 테이블(51)을 상승시켜 익스팬드 테이프(40)를 확장시켰으나, 클램프 부재(52)를 하강시켜도 좋고, 요컨대, 척 테이블(51)을 클램프 부재(52)에 대해 상대적으로 상승시키고, 클램프 부재(52)를 척 테이블(51)에 대해 상대적으로 하강시키면 된다. 또한, 밀어올림 부재(54)를 익스팬드 테이프(40)의 상면측에 접촉시킨 상태에서, 척 테이블(51)을 클램프 부재(52)에 대해 상대적으로 하강시키고, 클램프 부재(52)를 척 테이블(51)에 대해 상대적으로 상승시킴으로써 익스팬드 테이프(40)를 확장시켜도 좋다.
10: 웨이퍼 10-1: 제1 웨이퍼
10-2: 제2 웨이퍼 11: 기판
12: 외주 가장자리 13: 표면
14: 이면 15: 디바이스 영역
16: 외주 잉여 영역 17: 분할 예정 라인
18: 디바이스 20: 접착층
21, 24: 개질 영역 22: 중앙 영역
23: 외주 환형부 25: 원호형부
30: 레이저 빔 40: 익스팬드 테이프

Claims (4)

  1. 디바이스가 형성된 디바이스 영역과, 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 한쪽 면에 구비하고, 외주 가장자리가 모따기된 제1 웨이퍼의 상기 한쪽 면을, 제2 웨이퍼의 한쪽 면에 접합시켜, 접합 웨이퍼를 형성하는 접합 웨이퍼 형성 단계와,
    상기 제1 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 상기 제1 웨이퍼의 외주 가장자리로부터 미리 정해진 거리 내측의 위치를 따라 조사하여 환형의 개질 영역을 형성해서, 상기 제1 웨이퍼를 상기 외주 잉여 영역에 대응하는 외주 환형부와 상기 디바이스 영역에 대응하는 중앙 영역으로 분단하는 분단 단계와,
    상기 분단 단계의 실시 전 또는 실시 후에, 상기 제1 웨이퍼의 다른 쪽 면에 대해 익스팬드성을 갖는 익스팬드 테이프를 접착하는 익스팬드 테이프 접착 단계와,
    상기 접합 웨이퍼 형성 단계, 상기 분단 단계, 및 상기 익스팬드 테이프 접착 단계의 실시 후에, 상기 익스팬드 테이프를 확장함으로써, 상기 환형의 개질 영역을 기점으로 상기 제1 웨이퍼를 상기 외주 환형부와 상기 중앙 영역으로 분할하여, 상기 외주 환형부를 상기 접합 웨이퍼로부터 이탈시키는 외주 환형부 이탈 단계와,
    상기 외주 환형부 이탈 단계의 실시 후에, 접합 웨이퍼의 상기 제1 웨이퍼를 다른 쪽 면측으로부터 연삭하여 마무리 두께까지 박화(薄化)하는 연삭 단계
    를 포함하는, 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 분단 단계는, 상기 외주 환형부와 상기 중앙 영역의 분단 후에, 상기 레이저 빔을 상기 외주 환형부에 조사하여 방사 방향으로 개질 영역을 형성하여, 상기 외주 환형부를 복수의 원호형부로 분단하는 예비 분단 단계를 포함하는, 웨이퍼의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 외주 환형부 이탈 단계는, 상기 익스팬드 테이프를 냉각하면서 확장하는 냉각 익스팬드 단계를 포함하는, 웨이퍼의 가공 방법.
  4. 제3항에 있어서, 상기 외주 환형부 이탈 단계는, 상기 냉각 익스팬드 단계의 실시 후에, 상기 익스팬드 테이프가 확장되어 형성된 상기 익스팬드 테이프의 늘어진 부분을 가열하여 수축시키는 가열 수축 단계를 더 포함하는, 웨이퍼의 가공 방법.
KR1020220063854A 2021-06-02 2022-05-25 웨이퍼의 가공 방법 KR20220163270A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-093010 2021-06-02
JP2021093010A JP2022185370A (ja) 2021-06-02 2021-06-02 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20220163270A true KR20220163270A (ko) 2022-12-09

Family

ID=84102229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220063854A KR20220163270A (ko) 2021-06-02 2022-05-25 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US20220392762A1 (ko)
JP (1) JP2022185370A (ko)
KR (1) KR20220163270A (ko)
CN (1) CN115440580A (ko)
DE (1) DE102022205175B4 (ko)
TW (1) TW202249106A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024074311A (ja) 2022-11-21 2024-05-31 株式会社リコー 液体吐出装置および液体吐出方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173961A (ja) 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242052A1 (en) 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2010050416A (ja) 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
JPWO2020241407A1 (ko) 2019-05-24 2020-12-03

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173961A (ja) 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法

Also Published As

Publication number Publication date
DE102022205175A1 (de) 2022-12-08
DE102022205175B4 (de) 2024-07-25
US20220392762A1 (en) 2022-12-08
JP2022185370A (ja) 2022-12-14
TW202249106A (zh) 2022-12-16
CN115440580A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US9905453B2 (en) Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
CN109309047B (zh) 处理衬底的方法
TWI640036B (zh) 晶圓之加工方法
CN110993493A (zh) 晶片的加工方法
JP2020038870A (ja) ウェーハの加工方法
KR20220163270A (ko) 웨이퍼의 가공 방법
JP6298699B2 (ja) ウェーハの加工方法
KR20190120701A (ko) 웨이퍼의 가공 방법
JP2009283802A (ja) 半導体装置の製造方法
JP6301658B2 (ja) ウェーハの加工方法
JP7515292B2 (ja) チップの製造方法及びエッジトリミング装置
JP2017050443A (ja) ウエーハの加工方法
US20220172952A1 (en) Processing method of wafer
US20240079243A1 (en) Processing method of wafer
JP2019140326A (ja) ウェーハの加工方法
JP2023040747A (ja) ウエーハの加工方法
TWI801719B (zh) 元件晶片之形成方法
CN117690784A (zh) 晶片的加工方法
CN114823505A (zh) 芯片的制造方法
TW202349485A (zh) 晶片之製造方法
JP2022099148A (ja) デバイスチップの製造方法
JP2021158164A (ja) デバイスチップの製造方法
JP2024062595A (ja) ウエーハの加工方法
JP2024046238A (ja) ウエーハの加工方法および加工装置
JP2024062297A (ja) ウエーハの加工方法