KR20220158688A - SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 - Google Patents

SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20220158688A
KR20220158688A KR1020227028817A KR20227028817A KR20220158688A KR 20220158688 A KR20220158688 A KR 20220158688A KR 1020227028817 A KR1020227028817 A KR 1020227028817A KR 20227028817 A KR20227028817 A KR 20227028817A KR 20220158688 A KR20220158688 A KR 20220158688A
Authority
KR
South Korea
Prior art keywords
substrate
layer
carrier
composite structure
donor
Prior art date
Application number
KR1020227028817A
Other languages
English (en)
Inventor
휴고 비아르드
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20220158688A publication Critical patent/KR20220158688A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 실리콘 카바이드로 이루어진 캐리어 기판 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법에 관한 것이며, 이 방법은,
a) 단결정 실리콘 카바이드로 이루어진 도너 기판을 제공하는 단계;
b) 도너 기판에 경량 종들을 이온 주입하여, 매립된 취성 평면을 형성함으로써 상기 매립된 취성 평면과 상기 도너 기판의 자유 표면 사이에 박층을 경계짓는(delimiting) 단계;
c) 결정질 캐리어 층들을 형성하는 연속적인 n개의 단계들(n은 2 이상임) - n개의 결정질 캐리어 층들이 연속적으로 하나씩 도너 기판의 전면(front face)에 위치되어 캐리어 기판(20)을 형성하며, 각각의 형성 단계는,
- 900℃ 미만의 온도에서 직접 액체 주입 화학 기상 증착하여 캐리어 층을 형성하고 - 상기 캐리어 층은 적어도 부분적으로 비정질 SiC 매트릭스에 의해 형성되고 200 미크론 이상의 두께를 가짐 -,
- 1000℃ 이하의 온도에서 캐리어 층을 결정화 열처리하여 결정질 캐리어 층(20'')을 형성하는 것을 포함함 -;
d) 매립된 취성 평면을 따라 분리하여, 한편에는 캐리어 기판 상의 박층을 포함하고, 다른 한편에는, 한편에는 캐리어 기판 상에 박층을 포함하는 복합 구조체를, 다른 한편에는, 도너 기판의 나머지(111')를 형성하는 단계를 포함한다.

Description

SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
본 발명은 마이크로전자 컴포넌트용 반도체 재료 분야에 관한 것이다. 본 발명은 특히 실리콘 카바이드로 이루어진 캐리어 기판 상에 단결정 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다.
실리콘 카바이드(silicon carbide; SiC)에 대한 관심은 이 반도체 재료가 에너지 처리 능력을 증가시킬 수 있기 때문에 지난 몇 년 동안 상당히 증가했다. SiC는 특히 전기 자동차와 같은 전자 분야의 증가하는 요구 사항들을 충족하기 위해 혁신적인 전원 장치들을 제조하는데 점점 더 널리 사용되고 있다.
단결정 실리콘 카바이드를 기반으로 하는 전원 장치들 및 통합 전원 공급 시스템들은 실리콘으로 이루어진 기존의 동족체와 비교하여 훨씬 더 높은 전력 밀도를 관리할 수 있으며 더 작은 활성 영역 치수들로 관리할 수 있다. SiC에서 전원 장치들의 치수들을 추가로 제한하려면 측면 컴포넌트들 대신 수직 컴포넌트들을 제조하는 것이 유리하다. 이를 위해서는 SiC 구조체의 전면(front face)에 위치한 전극과 후면(rear face)에 위치한 전극 사이의 수직 전기 전도(vertical electrical conduction)가 상기 구조체에 의해 허용되어야 한다.
그럼에도 불구하고, 마이크로전자 산업을 위한 단결정 SiC 기판들은 여전히 비싸며 큰 크기로 공급하기가 어렵다. 따라서, 보다 저렴한 캐리어 기판 상에 단결정 SiC의 박층을 일반적으로 포함하는 복합 구조체들을 생산하기 위해 박층 전사(thin-layer transfer) 솔루션들을 사용하는 것이 유리하다. 잘 알려진 박층 전사 솔루션 중 하나는 경량 이온(light ion)들을 주입하고 직접 본딩하여 어셈블하는 방식에 기초하는 Smart CutTM 방법이다. 이러한 방법은, 예를 들어 c-SiC 도너 기판으로부터 취해져서, 다결정 SiC(polycrystalline SiC; p-SiC)로 이루어진 캐리어 기판과 직접 접촉하여, 수직 전기 전도를 허용하는 단결정 SiC(monocrystalline SiC; c-SiC)로 이루어진 박층을 포함하는 복합 구조체를 제조하는 것을 가능하게 한다. 그러나, c-SiC와 p-SiC로 이루어진 두 기판들 사이의 분자 접착에 의한 고품질 직접 본딩을 달성하는 것은 여전히 어려운데, 그 이유는 상기 기판들의 표면 상태 및 거칠기를 관리하는 것이 복잡하기 때문이다.
이 방법에서 도출되는 다양한 방법들은 또한 선행 기술에서 알려져 있다. 예를 들어, F. Mu et al. (ECS Transactions, 86 (5) 3-21, 2018) 아르곤 충격에 의해 어셈블될 표면을 활성화시킨 후 직접 본딩 구현(SAB: "surface activation bonding"): 본딩 전에 이러한 처리는 매우 높은 밀도의 측면 본딩들을 생성하여 어셈블리 계면에서 공유 본딩들의 형성을 촉진하며, 따라서 높은 본딩 에너지를 생성한다. 그러나, 이 방법은 단결정 SiC 도너 기판의 표면에 비정질층을 생성하는 결점이 있으며, 이것은 c-SiC로 이루어진 박층과 p-SiC로 이루어진 캐리어 기판 사이의 수직 전기 전도에 부정적인 영향을 미친다.
특히 EP3168862에서 이 문제를 해결하기 위한 솔루션들이 제안되었으며, 이것은 전기적 특성들을 복원하기 위해 상기 비정질층에 도펀트 종의 주입을 포함한다. 이 접근 방식의 주요 단점은 복잡성과 그에 따른 비용이다.
또한 US8436363이 공지되어 있으며, 이것은 금속 캐리어 기판 상에 배치된 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법을 기술하고 있으며, 그 열팽창 계수는 박층의 열팽창 계수와 일치한다. 이 제조 방법은 다음 단계들로 구성된다:
- c-SiC 도너 기판에 매립된 취성 평면(brittle plane)을 형성하고, 상기 매립된 취성 평면과 도너 기판의 전면 사이에 박층을 경계짓는(delimiting) 단계;
- 보강재로서 작용하기에 충분한 두께를 갖는 캐리어 기판을 형성하기 위해 도너 기판의 전면 상에, 예를 들어 텅스텐 또는 몰리브덴의 금속층을 증착하는 단계;
- 매립된 취성 평면을 따라 분리하여 한편에는 금속 캐리어 기판 및 c-SiC로 이루어진 박층을 포함하는 복합 구조체를 형성하고 다른 한편에는 나머지 c-SiC 도너 기판을 형성하는 단계.
그러나 이러한 제조 방법은 캐리어 기판을 형성하는 재료가 1200℃(p-SiC 제조를 위한 일반적인 온도) 이상의 온도에서 증착이 필요한 p-SiC인 경우 호환되지 않는다. 특히, 이러한 고온에서, 매립된 취성 평면에 존재하는 공동(cavities)의 성장 동역학은 p-SiC 층의 성장 동역학보다 빠르며 블리스터링이 발생하기 시작하기 전에 강화 효과에 필요한 두께에 도달하지 않는데, 이것은 공동들에 따른 수직으로의 층 변형과 관련이 있다.
사용된 층 전사 기술과 상관없이, 매우 고품질이고 특히 확장된 결함이 없는(또는 매우 낮은 밀도를 갖는) 얇은 c-SiC 층을 포함하는 복합 구조체를 제공하는데 추가적인 문제가 발생하고, 이것은 상기 박층 상에 생성되는 것으로 의도되는 전원 장치들의 성능 품질 및 신뢰성에 영향을 미치기 쉽다.
본 발명은 종래 기술에 대한 대안적인 솔루션에 관한 것으로, 상기 언급된 단점을 완전히 또는 부분적으로 극복하는 것에 관한 것이다. 본 발명은 특히 SiC로 이루어지는 저품질 캐리어 기판 상에 c-SiC로 이루어지는 고품질 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다.
본 발명은 실리콘 카바이드로 이루어진 캐리어 기판 상에 배치되는 단결정질 실리콘 카바이드로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법에 관한 것이다. 이 방법은:
a) 단결정 실리콘 카바이드로 이루어진 기판을 제공하는 단계,
b) 도너 기판에 경량 종들을 이온 주입하여, 매립된 취성 평면을 형성함으로써 상기 매립된 취성 평면과 상기 도너 기판의 자유 표면(free surface) 사이에 박층을 경계짓는(delimiting) 단계,
c) 결정질 캐리어 층을 형성하는 단계를 n번 연속하여 캐리어 기판을 형성하는 단계로서, n은 2 이상이고, n개의 결정질 캐리어 층들이 연속적으로 하나씩 도너 기판의 전면(front face)에 위치되는, 캐리어 기판을 형성하는 단계;
d) 매립된 취성 평면을 따라 분리하여, 한편에는 캐리어 기판 상의 박층을 포함하고, 다른 한편에는, 한편에는 캐리어 기판 상에 박층을 포함하는 복합 구조체를, 다른 한편에는, 도너 기판의 나머지를 형성하는 단계;를 포함하며,
결정질 캐리어 층들을 형성하는 각각의 단계는,
900℃ 미만의 온도에서 직접 액체 주입 화학 기상 증착(direct liquid injection chemical vapour deposition)하여 캐리어 층을 형성하는 단계로서, 상기 캐리어 층은 적어도 부분적으로 비정질 SiC 매트릭스에 의해 형성되고 200 미크론 이상의 두께를 가지는, 캐리어 층을 형성하는 단계,
1000℃ 이하의 온도에서 캐리어 층을 결정화 열처리하여 결정질 캐리어 층을 형성하는 단계를 포함한다.
단독으로 또는 기술적으로 실현 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징에 따르면:
ㆍ 이 방법은 e) 복합 구조체를 기계적 처리 및/또는 화학적 처리하는 단계(들)를 포함하며, 이 처리하는 단계(들)는 캐리어 기판의 자유면, 복합 구조체의 후면에 적용되고/되거나 박층의 자유면, 복합 구조체의 전면에 적용되고;
ㆍ 단계 e)는 복합 구조체의 전면 및 후면의 동시 기계화학적 연마를 포함하고;
ㆍ 화학적 에칭(chemical etching), 기계적 연삭(mechanical grinding) 및/또는 기계적 화학적 연마(mechanochemical polishing)가 단계 c)와 단계 d) 사이에서, 캐리어 기판의 자유면에 적용되고;
ㆍ 각각의 증착된 캐리어 층의 두께는 100 미크론 이하, 또는 심지어 50 미크론 미만, 또는 심지어 10 미크론 미만이고;
ㆍ 단계 c)의 증착들은 100℃ 내지 800℃, 또는 더욱 바람직하게는 200℃ 내지 600℃의 온도에서 수행되고;
ㆍ 단계 c)의 증착들은 1 Torr 내지 500 Torr의 압력에서 수행되고;
ㆍ 단계 c)의 증착들 동안 사용되는 전구체들은 폴리실릴에틸렌(polysilylethylene) 및 디실라부탄(disilabutane)으로부터 선택되며;
ㆍ 단계 c)는 결정질 캐리어 층을 형성하는 것을 n번 연속하는 것을 포함하고, 여기서 n은 3 내지 수십(a few dozen)이며;
ㆍ 단계 a)는 a') 단결정 실리콘 카바이드로 이루어진 초기 기판을 제공하는 단계, a'') 초기 기판 상에 단결정 탄화규소 도너 층을 에피택셜 성장시켜, 도너 기판을 형성하는 단계를 포함하고, 도너 층은 초기 기판보다 작은 결정 결함 밀도를 갖고;
ㆍ 단계 a')는 초기 기판 상에, 단결정 변환층을 형성하여, 초기 기판의 기저면 전위(basal plane dislocation; BPD) 결함들을 스레딩 에지 전위(threading edge dislocation; TED) 결함들로 변환하는 단계를 포함하고;
ㆍ 단계 a'')의 에피택셜 성장은 1200℃ 초과, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행되고;
ㆍ 단계 d)의 분리는 단계 c)의 결정화 열처리 온도 이상의 온도에서 수행되며;
ㆍ 이 방법은 초기 기판으로서 또는 도너 기판으로서 재사용할 목적으로 도너 기판의 나머지를 재조정(reconditioning)하는 단계를 포함한다.
본 발명의 다른 특징들 및 이점들은 첨부된 도면들을 참조하여 제공되는 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 여기서:
도 1은 본 발명에 따른 제조 방법에 따라 생산되는 복합 구조체를 나타낸다.
도 2a 내지 도 2f는 본 발명에 따른 제조 방법의 단계들을 나타낸다.
도 3a 및 도 3b는 본 발명에 따른 제조 방법의 단계들을 나타낸다.
본 설명에서, 도면들에서 동일한 참조 번호들은 동일한 타입의 요소들에 대해 사용될 수 있다. 도면들은 가독성을 위해 축척으로 나타내지 않은 개략도이다. 특히, z-축을 따른 층들의 두께들은 x-축 및 y-축을 따른 측면 치수들에 대해 축척되지 않고; 서로에 대한 층들의 상대적인 두께들은 도면들에서 고려되지 않는다.
본 발명은 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)를 제조하기 위한 방법에 관한 것이다(도 1). 캐리어 기판(20)은 유리하게 다결정이다("p-SiC"는 다결정 SiC를 지칭하기 위해 사용될 것이다).
방법은 먼저 단결정 실리콘 카바이드로 이루어진 도너 기판(111)을 제공하는 단계 a)를 포함한다. 나머지 설명에서 "c-SiC"는 단결정 실리콘 카바이드를 지칭하는데 사용될 것이다.
도너 기판(111)은 바람직하게는 직경이 100 mm, 150 mm 또는 200 mm, 또는 심지어 300 mm 또는 450 mm이고 일반적으로 300 내지 800 미크론의 두께를 갖는 웨이퍼 형태이다. 도너 기판(111)은 전면(11a) 및 후면(11b)을 갖는다. 전면(11a)의 표면 거칠기는 20 미크론 x 20 미크론의 스캔에서 원자력 현미경(atomic force microscopy; AFM)에 의해 측정되는 1 nm Ra(평균 거칠기) 미만이 되도록 유리하게 선택된다.
유리한 실시형태에 따르면, 단계 a)는 단결정 실리콘 카바이드로 이루어진 초기 기판(11)을 제공하는 단계 a')를 포함한다. 그 다음, 방법은 도너 기판(111)을 형성하기 위해 초기 기판(11) 상의 단결정 실리콘 카바이드 도너 층(110)의 에피택셜 성장의 단계 a'')를 포함한다(도 2a). 에피택셜 성장 단계는 도너 층(110)이 초기 기판(11)보다 작은 결정 결함 밀도를 갖도록 수행된다.
예를 들어, c-SiC로 이루어진 초기 기판(11)은 <11-20> 결정축에 대해 4.0˚± 0.5˚ 미만의 절단각(offcut angle) 및 5/cm2 이하, 또는 심지어 1/cm2 미만의 스레딩 전위(threading dislocation)(마이크로파이프) 밀도를 갖는 4H 또는 6H 폴리타입일 수 있다. N-(질소-) 도핑된 형태에서, 이것은 바람직하게는 0.015 ohm.cm 내지 0.030 ohm.cm의 저항을 갖는다. 물론, 도펀트는 질소 이외의 것일 수도 있고 도핑은 선택적으로 P 타입일 수도 있다. 일반적으로 3000/cm2 이하의 낮은 밀도의 기저면 전위(basal plane dislocation; BPD) 결함을 갖는 초기 기판(11)이 선택될 수 있다. 1500/cm2 정도의 BPD 밀도를 갖는 c-SiC 기판은 합리적으로 구할 수 있어 공급이 용이하다.
복합 구조체(1)의 c-SiC 박층(10)이 본 발명의 방법의 완결 시에 형성될 도너 층(110)은, 우수한 결정 품질을 갖고, 상기 박층(10) 상에 생성되는 것으로 의도되는 수직 컴포넌트에 대해 요구되는 사양을 충족하는 것이 유리하다. 이것은 c-SiC로 이루어진 층 또는 기판에 다양한 타입의 확장된 결함이 존재하기 때문이다. 이러한 확장된 결함들은 컴포넌트들의 성능 품질과 신뢰성에 영향을 줄 수 있다. 특히, BPD 타입의 결함은 전자-정공 쌍의 재결합 에너지를 사용할 수 있는 경우 전위(dislocation)로부터 확장되는 Shockley 적층 결함(또는 SSF) 때문에 양극성(bipolar) 컴포넌트들에 치명적이다. 컴포넌트의 활성 영역 내부에 SSF 적층 결함이 확장되면 컴포넌트의 통과 상태 저항이 증가한다.
따라서, c-SiC 도너 층(110)은 1/cm2 이하의 BPD 결함 밀도를 갖도록 제조된다.
이를 위해, 에피택셜 성장 단계 a'')가 1200℃ 이상, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행된다. 사용되는 전구체들은 실란(SiH4), 프로판(C3H8) 또는 에틸렌(C2H4)이며, 캐리어 가스는 아르곤이 있거나 없는 수소일 수 있다.
도너 층(110)에서의 BPD 결함들의 낮은 함량은 초기 기판(11)에 존재하는 BPD 결함들의 스레딩 에지 전위(threading edge dislocation; TED)들로의 변환을 페이버링(favouring)함으로써 얻어진다.
특정 실시형태에 따르면, 단계 a'')는 초기 기판(11)의 BPD 결함들의 TED 결함들으로의 변환을 최대화하기 위해, 바람직하게는 c-SiC로 이루어진 단결정 변환층(13)의 형성을 포함한다(도 3a). 이를 위해서는, 초기 c-SiC 기판(11)에 대해 4°에 가까운 낮은 절삭각(cutting angle)을 선택하고, 에피택셜 성장 이전에 수행되는 인시츄(in situ) 에칭을 증가시키고, 큰 성장 레이트를 목표로 하고(일반적으로 5 μm/h 이상), 마지막으로 1에 가까운 전구체 스트림들의 C/Si 비율로 단결정 변환층(13)에 대한 성장 조건들을 선택하는 것이 유리하다.
그 다음, 상기 변환층(13) 상의 도너 층(110)의 에피택셜 성장이 수행될 수 있다(도 3b). 이 특정 실시형태에 따르면, 1/cm2 이하 또는 심지어 0.1/cm2 이하의 BPD 결함 밀도를 갖는 c-SiC 도너 층(110)을 얻는 것도 가능하다. 또한, 본 발명에 따른 방법의 완결 시에 양극성 저하의 확률(정공이 BPD/TED 변환 지점 아래에 도달할 확률)은 무시해도 될 정도이며(< 0.1%), 단결정 변환층(13)은 복합 구조체(1) 내로 전사되도록 의도되지 않는다. 양극성 저하를 감소시키는 것에 관한 선행 기술은 변환층과 활성층 사이에 재결합층(1E18 at/cm3 이상으로 도핑된 질소)을 통합하는 것으로 구성된다. 이 층은 10 μm의 두께 및 5E18/cm3보다 큰 농도의 비용으로, 이 재결합 층을 포함하지 않는 기본 구조체에 비해 정공의 존재 확률을 0.1%로 줄일 수 있다. 본 발명에서는, 단결정 변환층(13)이 전사되지 않기 때문에, 양극성 저하의 핵형성 지점(BPD-TED 변환 지점 또는 임의의 BPD 지점)에 정공이 도달할 확률은 적어도 0.1% 미만이거나 심지어 0%에 가깝다.
전면(11a)에 잠재적으로 존재하는 미립자, 금속 또는 유기 오염물, 또는 천연 산화물 층의 전부 또는 일부를 제거하기 위한 초기 기판(11)의 통상적인 세척 또는 에칭 시퀀스들이 에피택셜 성장 단계 a'') 이전 및/또는 이후에 수행될 수 있음에 유의한다.
대안적으로, 도너 기판(111)은 낮은 결함 밀도를 갖는 초기 기판(11)으로부터 단독으로 형성될 수 있며(이를 통해 미래 박층(10)의 사양과 호환될 수 있음); 이 층은 방법의 다음 단계들에서 아래에 설명된 바와 같이 도너 기판(111)으로부터 취해질 것이다.
본 발명에 따른 제조 방법은 또한 박층(10)의 원하는 두께를 나타내는 미리 결정된 깊이까지 도너 기판(111) 내로 (특히 후자가 존재하는 경우 도너 층(110) 내로) 경량 종(light species)을 이온 주입하는 단계 b)를 포함한다. 깊이는 존재하는 경우 도너 층(110)의 두께보다 항상 작게 유지될 것이라는 점에 유의해야 한다. 이러한 주입은 도너 기판(111)에 매립된 취성 평면(12)을 생성하며 이것은 상기 매립된 취성 평면(12)과 상기 도너 기판(111)의 자유 표면(11a) 사이에 박층(10)을 경계짓는다(도 2b).
주입되는 경량 종은 바람직하게는 수소, 헬륨이거나, 또는 이 두 종이 함께 주입된다. Smart CutTM 방법과 관련하여 잘 알려진 바와 같이, 이러한 경량 종은 미리 결정된 깊이 주변에서 도너 기판(111)의 자유 표면(11a)에 평행한, 즉 도면들에서 평면(x,y)에 평행한 박층에 분포되는 미세공동들을 형성하게 된다. 이 박층은 단순화를 위해 매립된 취성 평면(12)으로 지칭된다.
경량 종을 주입하기 위한 에너지는 도너 기판(111)에서 미리 결정된 깊이에 도달하도록 선택된다.
일반적으로, 수소 이온들은 약 100 내지 1500 nm의 두께를 갖는 박층(10)을 경계짓기 위해 10 keV 내지 250 keV의 에너지 및 5E16/cm²내지 1E17/cm²의 선량으로 주입될 것이다.
이온 주입 단계 이전에 도너 기판(111)의 자유면 상에 보호층이 증착될 수 있음에 유의해야 한다. 이 보호층은 예를 들어 산화규소 또는 질화규소와 같은 재료로 구성될 수 있다.
그 다음, 본 발명에 따른 방법은 결정질 캐리어 층들(20'')을 형성하는 연속적인 n개의 단계들을 포함하며, n은 2 이상이다. 연속적인 형성 단계들의 수는 3보다 크거나 같을 수 있고; 일반적으로 수십 개에 이를 수 있다.
n개의 결정질 캐리어 층(20'')이 도너 기판(111)의 전면(11a) 상에 연속적으로 하나씩 배치되고; 그것들이 캐리어 기판(20)을 형성한다. 다시 말해서, 제 1 결정질 캐리어 층(20'')이 도너 기판(111)의 전면(11a)과 직접 접촉하고, 이어서 제 2 결정질 캐리어 층(20'')이 제 1 결정질 캐리어 층과 접촉하는 등의 방식으로 n개의 결정질 캐리어 층들(20'')에 대해 적용된다(도 2ca 내지 도 2cf).
각 형성 단계는 직접 액체 주입 화학 기상 증착(direct liquid injection chemical vapour deposition; DLI-CVD)에 이어 증착된 층(20')의 결정화 열처리(crystallization heat treatment)를 포함한다.
DLI-CVD 증착은 900℃ 미만의 온도에서, 바람직하게는 100℃ 내지 800℃, 100℃ 내지 700℃, 또는 심지어 유리하게는 200℃ 내지 600℃의 온도에서 수행된다. 증착 챔버의 압력은 1 Torr 내지 500 Torr로 정의된다.
DLI-CVD 증착 기술은 염소화 전구체들을 사용할 필요 없이, 공급된 재료들(전구체들)과 달성된 증착 두께 사이에서 우수한 수율을 제공하며, 이것은 비용과 환경적 제약을 제한한다.
바람직하게는, DLI-CVD 증착은 디실라부탄 전구체 또는 폴리실릴에틸렌 전구체를 포함하며, 상기 전구체는 순수하거나 희석된다. 메틸트리클로로실란, 에틸렌트리클로로실란, 디클로로메틸비닐실란, 테트라에틸실란, 테트라메틸실란, 디에틸메틸실란, 비스트리메틸실릴메탄 또는 헥사메틸디실란과 같은 다른 전구체들이 선택적으로 사용될 수도 있다.
DLI-CVD 증착 기술은 강철 또는 합금 금속 부품들과 같은 매우 고온 처리 중에 부품들을 보호하기 위해 부품들에 세라믹 코팅을 증착하는 응용 분야에 대한 Guilhaume Boisselier(2013, "Depot chimique en phase vapeur de carbures de chrome, de silicium et d'hafnium assiste par injection liquide pulsιe [Pulsed liquid injection-chemical vapour deposition of chromium, silicon and hafnium carbides]")의 논문에 설명되어 있다.
본 출원인은 제조 방법의 완결 시에, 마이크로전자 분야용으로 의도되는 복합 구조체(1)를 획득하기 위해, 완전히 다른 응용을 위한 DLI-CVD 증착(즉, c-SiC 도너 기판(111) 상에 증착되는 캐리어 층(20')의 형성)을 개발하였다.
증착된 캐리어 층(20')은 비정질 SiC, 및 증착 동안 사용되고 탄소 사슬들로부터 형성되는 전구체들로부터 유래되는 반응 부산물들을 포함하는 SiC 매트릭스를 형성한다. 또한, SiC 매트릭스는 결정질 SiC 입자들을 선택적으로 포함할 수도 있다.
일반적으로, 캐리어층(20')은 200 미크론 이하, 100 미크론 이하, 50 미크론 이하, 10 미크론 이하, 또는 심지어 몇 미크론 이하의 두께를 가지게 된다. DLI-CVD 기술은 10 미크론/시간 이상, 또는 심지어 50 미크론/시간 이상, 또는 심지어 100 미크론/시간 이상의 증착 속도를 제공할 수 있음에 유의한다.
증착되는 각 캐리어층(20')의 두께는 동일할 수 있지만, 이것이 필수적인 것은 아니다. 하나의 옵션에 따르면, 연속적으로 증착되는 n개의 캐리어층들(20')의 두께가 증가하고; 이것은 구조체에 존재하는 층들의 열팽창 계수 차이의 유해한 영향을 제한할 수 있다: 초기에 증착되는 더 얇은 캐리어층(20')은 두꺼운 층들보다 (특히 증착 이후 결정화 열처리 동안) 구조체에서 더 적은 제약들을 받으며, 더 두꺼운 캐리어층(20')의 후속 증착에 더 유리한 적당한 계수 쪽으로 열 팽창 계수를 변경하는 것을 가능하게 한다.
다른 옵션에 따르면, 연속적으로 증착되는 n개의 캐리어층(20')의 두께가 감소하고; 이것은 증착층(20')의 결정화 열처리 동안 발생하는 균열들의 크기를 점진적으로 감소시키는 이점을 제공하며, 이러한 처리는 본 설명의 뒷부분에서 자세히 설명될 것이다.
단계 c)는 유리하게는 도너 기판(111)과 캐리어 기판(20) 사이의 비절연 계면을 정의하는 방향으로 진행된다는 점에 유의한다. 다시 말해서, 단계 c)는 최종 복합 구조체(1)에서 도너 기판(111)과 캐리어 기판(20) 사이의 계면이 전기 전도성이 되도록 수행된다: 목표는 바람직하게는 1 mohm.cm2보다 작은 계면의 특정 저항에 대한 것이다. 유리하게는, 계면의 전기 전도성을 보장하기 위해, 도너 기판(111)의 자유면(11a)에 존재하는 천연 산화물의 제거가 습식 또는 건식 경로를 통해 HF(hydrofluoric acid) 탈산에 의해 수행된다. 대안적으로, 제 1 캐리어층(20')의 제 1 증착된 나노미터들의 적어도 과도핑이 DLI-CVD 증착 동안 도펀트 종을 도입함으로써 수행될 수 있다. 일반적으로, 도펀트 종들은 도핑 레벨 및 캐리어 기판(20)에 대해 목표로 하는 전기 전도성에 따라 단계 c)의 n 증착 동안 (다양한 투여량으로) 도입될 수 있음에 유의해야 한다.
유리하게는 또한, 탈산 및/또는 제 1 캐리어 층(20')의 형성 이전에, 세척 시퀀스들이 도너 기판(111)에 적용되어 그 자유면들에 잠재적으로 존재하는 미립자, 금속 또는 유기 오염물들의 전부 또는 일부를 제거한다.
DLI-CVD 증착 이후, 단계 c)는 1000℃ 이하의 온도에서 캐리어층(20')을 결정화 열처리하여, 결정질 캐리어층(20'')을 형성하는 것을 포함한다. 열처리 온도는 예를 들어 950℃ 또는 900℃ 또는 800℃일 수 있다. 어닐링 분위기는 특히 아르곤, 질소, 수소, 헬륨 또는 이들 가스들의 혼합물과 같은 가스들을 포함할 수 있다.
이러한 어닐링은 캐리어층(20')에서 수소를 제거하고 다결정 SiC 형태의 SiC 매트릭스를 결정화시키는 효과가 있다.
다수의 구조체들을 동시에 처리하는 종래의 노(furnace)(배치 어닐링)가 결정화 열처리를 수행하는데 사용될 수 있다. 일반적인 처리 기간은 몇 분에서 몇 시간 사이이다.
결정화 열처리는 대안적으로 급속 열처리(rapid thermal processing; RTP) 노에서 수행될 수 있다. 일반적인 어닐링 시간은 몇 초에서 몇 분 사이이다.
마지막으로, DLI 증착 챔버에서 몇 분 정도의 일반적인 시간 동안 인시츄 결정화 열처리를 수행하는 것이 또한 고려될 수 있다.
증착된 캐리어층(20')의 상대적으로 낮은 두께는 빠른 결정화를 허용하고, 이것은 결정화 열처리의 열 버짓이 도너 기판(111)의 매립된 취성 평면(12)에서 공동들의 과도한 성장을 초래하는 것을 방지한다. 예를 들어, 두께가 10 미크론인 캐리어층(20')의 경우, 800℃에서 10분 동안 결정화 열처리가 적용될 수 있고; 이러한 열 버짓은 도너 기판(111)의 매립된 취성 평면(12)에 존재하는 공동들의 임계 밀도 및 크기(매립된 취성 평면(12)를 따른 기포 발생 또는 자발적 분리)를 초과하기에 불충분하다.
각 캐리어층(20')의 결정화는 종종 결정질 캐리어층(20'')에 균열들(2)을 유발하여 기계적 및 전기적 품질에 영향을 미친다는 점에 유의하는 것이 중요하다. 이것이 본 발명에 따른 방법이 결정질 캐리어층(20'')을 형성하기 위한 연속적인 단계들을 고려하는 이유이다.
도 2ca에서 알 수 있는 바와 같이, 제 1 DLI-CVD 증착 동안 제 1 캐리어층(20')이 도너 기판(111) 상에 증착된다. 그런 다음 제 1 결정화 열처리가 스택에 적용되며, 이것이 제 1 캐리어층(20')을 폴리-SiC 형태의 제 1 결정질 캐리어층(20'')으로 변형시키고 상기 결정질층(20'')에서 균열(2)의 출현을 초래한다(도 2cb).
그런 다음 제 2 DLI-CVD 증착이 제 1 결정질 캐리어층(20'')의 자유 표면(도 2cc) 및 특히 균열(2)에서 수행된다: 따라서 이것은 제 2 표면 캐리어층(20')을 제공하고 또한 상기 제 2 층(20')과 동일한 재료(적어도 부분적으로 비정질 SiC 매트릭스)로 채워지는 균열들(2')을 제공한다. 제 2 결정화 열처리가 스택에 적용되며, 이것이 제 2 캐리어층(20')을 p-SiC 형태의 제 2 결정질 캐리어층(20'')으로 변형시키고, 상기 제 2 결정질층(20'')에서 균열들(2)의 출현을 초래한다(도 2cd). 제 1 결정질 캐리어층(20'')의 균열들(2'')에 존재하는 SiC 매트릭스도 p-SiC의 형태로 결정화되며, 이것이 상기 제 1 층(20'')의 초기 표면 균열들(2)을 처리하는 것을 가능하게 한다
그런 다음 제 3 DLI-CVD 증착이 제 2 결정질 캐리어층(20'')의 자유 표면(도 2ce)과 특히 발생하는 균열들(2)에서 수행될 수 있다: 따라서 이것은 제 3 캐리어층(20')을 제공하고 또한 상기 제 3 층(20')과 동일한 재료로 채워진 균열(2')을 제공한다. 제 3 결정화 열처리가 스택에 적용되며, 이것이 제 3 캐리어 층(20')을 p-SiC 형태의 제 3 결정질 캐리어층(20'')으로 변형시키고 상기 제 3 결정질층에 균열(2)의 출현을 초래한다. 제 2 결정질 캐리어층(20'')의 균열(2'')에 존재하는 SiC 매트릭스도 p-SiC의 형태로 결정화되며, 이것은 상기 제 2 층의 초기 균열들(2)을 처리하는 것을 가능하게 한다.
n개의 DLI-CVD 증착들이 상이한 온도에서 수행될 수 있음에 유의해야한다(n개의 결정화 어닐링 작업들이 가능할 수 있음).
본 방법은 결정질 캐리어층(20'')을 형성하기 위한 적어도 2개의 연속 단계들을 포함한다. 예를 들어, 도 2ca 내지 도 2cf가 이들 중 3개를 나타내지만, 결정질 캐리어층(20'')의 중첩에 의해 형성되는 캐리어 기판(20)이 얻어질 때까지 2개에서 10개 사이, 또는 수십 개의 연속적인 증착 및 결정화 단계들을 수행하는 것을 완전히 고려할 수 있다.
단계 c)의 증착 파라미터들 및 결정화 어닐링 파라미터들은 상기 캐리어 기판(20)이 다음을 갖도록 결정된다:
- 양호한 전기 전도성, 즉 0.03 ohm.cm 미만, 또는 0.01 ohm.cm 미만,
- 높은 열전도율, 즉 150 W.m-1.K-1 또는 심지어 200 W.m-1.K-1,
- 및 박층(10)의 열팽창 계수에 가까운 열팽창 계수, 즉 실온에서 일반적으로 3.8E-6/K와 4.2E-6/K 사이.
이러한 특성들을 얻기 위해, 다음과 같은 구조적 특성들이 캐리어 기판(20)에 대해 바람직하게 목표로 지정된다: 다결정 구조, 3C SiC 타입의 결정립들, 111 배향, 기판의 주 평면에서 1 내지 50 μm의 평균 크기, 0.03 ohm.cm 이하, 또는 심지어 0.01 ohm.cm 이하의 최종 저항을 위한 N-타입 도핑,
단계 c)의 완결 시에, 캐리어 기판(20)은 다음의 분리 단계 d)를 수행하기에 충분한 두께를 가지며, 유리하게는 복합 구조체(1)에 대해 원하는 두께를 갖는다. 따라서, 캐리어 기판(20)의 두께는 10 미크론, 50 미크론, 또는 심지어 100 미크론 이상일 수 있다.
단계 c)로부터 생성된 스택(211)은 도너 기판(111) 상에 배치된 캐리어 기판(20)을 포함한다.
그 다음, 본 발명에 따른 방법은 매립된 취성 평면(12)을 따라 분리함으로써, 한편에는 복합 구조체(1)를, 그리고 다른 한편에는 도너 기판의 나머지(111')를 형성하는 단계 d)를 포함한다(도 2d).
유리한 실시형태에 따르면, 분리 단계 d)는 단계 c)의 증착 및 결정화 온도들 이상의 분리 온도에서 스택(211)에 열처리를 적용함으로써 수행된다. 매립된 취성 평면(12)에 존재하는 미세공동들은 매립된 취성 평면(12)의 전체 범위에 걸쳐 전파될 균열파(fracture wave)가 시작될 때까지 성장 동역학을 따르고, 복합 구조체(1)와 초기 기판(111')의 나머지 사이에 분리가 발생한다. 실제로, 온도는 단계 b)의 주입 조건의 함수로서 950℃ 내지 1200℃, 바람직하게는 1000℃ 내지 1200℃일 수 있다.
대안적인 실시형태에 따르면, 분리 단계 d)는 매립된 취성 평면(12)을 취화시키기 위한 열처리가 선택적으로 선행되어 스택(211)에 기계적 응력을 가함으로써 수행된다. 예를 들어, 매립된 취성 평면(12)에 가깝게 도구(예를 들면, 레이저 블레이드(razor blade))를 삽입함으로써 응력이 가해질 수 있다. 예를 들어, 분리 응력은 몇 기가파스칼 정도일 수 있으며, 바람직하게는 2 GPa보다 클 수 있다.
다른 실시형태에 따르면, 분리 단계 d)는 단계 c)의 최종 (n번째) 결정화 어닐링 동안 수행될 수 있다. 이러한 경우에, 선택적으로, 분리 이후에 캐리어 기판(20)을 더욱 두껍게 하기 위한 적어도 하나의 (n+1) 번째 DLI-CVD 증착 및 p-SiC를 형성하기 위한 적어도 하나의 (n+1) 번째 결정화 어닐링을 수행하는 것이 고려될 수 있다.
단계 d) 이후에, 다결정 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치된 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)가 얻어진다.
그 자체로 알려진 바와 같이, 분리 단계 d)의 완결 시에, 복합 구조체(1)의 박층(10)의 자유면(10a)은 5 내지 100 nm RMS(20 미크론 Х 20 미크론 스캔에서 원자간력현미경(atomic force microscope; AFM)로 측정)의 표면 거칠기를 갖는다.
따라서 복합 구조체(1)의 기계적 및/또는 화학적 처리(들)의 단계 e)는 박층(10)의 자유 표면(10a)을 평활화하고 복합 구조체(1)의 두께 균일성을 보정하는 것이 고려될 수 있다(도 2e).
단계 e)는, 0.5 nm RMS 미만(20 x 20 μm의 AFM 필드에서), 또는 0.3 nm 미만의 최종 거칠기를 얻기 위해, 일반적으로 50 nm 내지 1000 nm 정도의 재료를 제거하면서 박층(10)의 자유면(10a)의 기계화학적 연마(mechanochemical polishing; MCP)를 포함할 수 있다. 단계 e)는 또한, 박층(10)의 자유면(10a)의 품질을 더욱 개선하기 위해, 화학적 또는 플라즈마 처리(세척 또는 에칭), 예를 들어 SC1/SC2 타입(표준 세척 1, 표준 세척 2) 및/또는 HF(hydrofluoric acid) 및/또는 N2, Ar, CF4 등 플라즈마 세척을 포함할 수 있다.
또한, 단계 e)는 기계화학적 연마(mechanochemical polishing; MCP) 및/또는 캐리어 기판(20)의 후면(20b)의 화학적 처리(에칭 또는 세척) 및/또는 기계적 처리(연삭)를 포함할 수 있다. 이것은 잔류 균열들(2)의 전부 또는 일부를 제거하는 것을 가능하게 한다. 이러한 처리는 또한 상기 캐리어 기판(20)의 두께 균일성 및 또한 그것의 후면(20b) 거칠기를 개선하는 것을 가능하게 한다. 0.5 nm RMS 미만의 거칠기(20 미크론 Х 20 미크론의 필드에서 원자간력현미경(atomic force microscope; AFM)으로 측정)는 적어도 하나의 금속 전극이 복합 기판(1)의 후면(20b)에 존재하는 수직 컴포넌트들을 생산하는 것이 바람직하다.
캐리어 기판(20)의 후면(20b)에 적용되는 이러한 처리들은, 분리 단계 d) 직전에, 즉 복합 구조체(1)의 전면(10a)이 노출되기 이전에, 특히 화학적 에칭 또는 기계적 연삭과 같은 오염 또는 제한적 처리 과정에서 그것의 오염을 제한할 수 있도록 선택적으로 적용될 수 있음에 유의해야 한다.
복합 구조체(1)의 에지들의 연마 또는 연삭은 이 단계 e) 동안 수행되어, 그 원형 윤곽의 형상 및 절단 에지 폐기물이 마이크로전자 제조 방법들의 요구 사항들과 양립할 수 있도록 할 수 있다.
유리한 실시형태에 따르면, 기계화학적 처리 단계 e)는 복합 구조체(1)의 전면(10a) 및 후면(20b)의 동시 연마(MCP)를 포함하여, 상기 구조체(1)를 매끄럽게 만들고 두께 균일성을 개선한다. 연마 파라미터들은 전면과 후면 간에 다를 수 있으며, c-SiC 표면과 p-SiC 표면의 평활화는 일반적으로 다른 소모품들을 필요로 한다. 연마의 기계적 컴포넌트는 캐리어 기판(20)이 p-SiC로 제조될 때 특히 후면(20b)에 대해 페이버링되어, 연마의 화학 컴포넌트에 의한 그레인 조인트(grain joint)들의 우선적인 공격을 제한한다. 예를 들어, 회전 속도(연마 헤드 및 플레이트), 압력, 연마재들의 농도 및 물리적 특성들(즉, 약 10 nm 내지 1 μm의 다이아몬드 나노입자 직경)과 같은 연마 파라미터들은, 기계적 컴포넌트를 강조하기 위해 수정될 수 있다.
선택적으로, 약 1 시간 및 최대 몇 시간 동안 1000℃ 내지 1800℃의 온도에서 열처리하는 단계 e')가 단계 e) 이후에 수행된다. 이 단계의 목적은 박층(10) 내부 및/또는 그 위에 계속해서 존재하는 구조적 또는 표면 결함들을 처리하고, 적절한 경우, 캐리어 기판(20)의 결정 구성을 발전시켜 구조체(1)가 박층(10) 상의 컴포넌트들의 제조에 필요한 후속 고온 열처리와 양립할 수 있도록 복합 구조체(1)를 안정화하는 것이다. 이러한 열처리는 또한 캐리어 기판(20)을 형성한 층들의 증착 계면들에서 양호한 전기 전도성을 회복하는 이점을 가질 수 있다.
본 발명에 따른 방법은 복합 구조체(1)의 박층(10) 상의 단결정 실리콘 카바이드의 추가 층(10')의 에피택셜 성장의 제 2 단계 f)를 포함할 수 있다(도 2f). 이러한 단계는 컴포넌트들의 제조를 위해 일반적으로 약 5 내지 50 미크론의 비교적 큰 두께의 가공층(100)이 요구될 때 적용된다.
복합 구조체(1)로 인해 가공층(100)(박층(10)과 추가층(10')의 조합에 대응)에 유도되는 응력들을 제한하기 위해 이 단계 f) 동안 적용되는 온도를 제한하도록 선택될 수 있다.
마지막으로, 제조 방법은 초기 기판(11) 또는 도너 기판(111)으로서 재사용할 목적으로 도너 기판의 나머지(111')를 재조정하는 단계를 포함할 수 있다. 이러한 재조정 단계는 표면 또는 에지 기계화학적 연마, 및/또는 기계적 연삭, 및/또는 습식 또는 건식 화학적 에칭에 의한 면(110'a)(도 2d)의 하나 이상의 처리들에 기초한다.
바람직하게는, 단계 a'')에서 형성되는 도너 층(110)의 두께는 도너 기판(111)의 나머지(111')가 도너 기판(111)으로서 적어도 2회 재사용될 수 있도록 정의된다.
바람직하게는, 변환층(13)이 존재할 때, 상기 층을 온전하게 유지하기 위해, 즉 도너 기판의 나머지(111') 상에 도너 층(10)의 일부를 항상 유지하도록 주의를 기울이게 된다. 따라서, 도너 층(10)의 부분이 복합 구조체(1)의 생산에 불충분할 때, 도너 층(110)의 에피택셜 성장 단계만이 필요하고 이전의 변환층(13) 성장 단계는 필요하지 않다.
실시예:
비제한적인 구현예에 따르면, 제조 방법의 단계 a')에서 제공되는 초기 기판(11)은 4H polytype의 c-SiC로 이루어진 웨이퍼로, <11-20> 축에 대해 4.0˚± 0.5˚의 배향을 가지며, 직경이 150 mm, 두께가 350 μm이다.
기존의 RCA 세척 시퀀스(표준 세척 1 + 표준 세척 2)에 이어 Caro's acid(황산과 과산화수소의 혼합물) 및 HF(hydrofluoric acid)가 c-SiC 도너 층(110)의 에피택셜 성장의 단계 a'') 이전에 초기 기판(11) 상에서 수행된다.
성장은 1650℃의 온도에서 실란(SiH4) 및 프로판(C3H8) 또는 에틸렌(C2H4)과 같은 전구체들를 사용하여 에피택시 챔버에서 수행되며, 30 미크론의 두께를 갖는 c-SiC 도너 층(110)을 생성한다(성장 속도: 10 미크론/h). 도너 층은 1/cm2 정도의 BPD 결함 밀도를 갖는다.
수소 이온은 도너 층(110)의 자유면을 통해 150 keV의 에너지 및 6E16 H+/cm2의 선량으로 주입된다. 따라서 매립된 취성 평면(12)은 초기 기판(11)에서 약 800 nm의 깊이에 생성된다.
도너 층(110)의 자유면에서 잠재적인 오염물질들을 제거하기 위해 도너 기판(111)에서 RCA + Caro's acid 세척 시퀀스가 수행된다.
제 1 DLI-CVD 증착은, 제 1 캐리어층(20')에 대해 140 미크론의 두께에 도달하도록 650℃의 온도에서 디실라부탄(DSB) 전구체를 사용하여, 50 Torr의 압력에서 80분 동안, 도너 층(110) 상에 수행된다. 이러한 조건들 하에서, 상기 캐리어층(20')은 증착 전구체들로부터 유래되는 반응 부산물들을 포함하는 비정질 SiC 매트릭스를 형성한다.
그런 다음, 질소 또는 아르곤의 중성 분위기 하에 15분 미만 동안 800℃에서 제 1 결정화 어닐링 작업이 스택(211)에 적용된다. 제 1 p-SiC 캐리어층(20')의 결정화는 균열들(2)의 출현을 초래한다.
제 2 캐리어 층(20')에 대해 140 미크론의 두께에 도달하기 위해, 제 1 증착과 동일한 조건 하에서 제 1 결정질 캐리어층(20'') 상에 제 2 DLI-CVD 증착이 수행된다. 이 증착은 또한 제 1 결정질 캐리어층(20'')의 표면 균열들을 채우는 것을 가능하게 한다. 제 2 캐리어층(20')은 또한 적어도 부분적으로 비정질 SiC 매트릭스를 형성한다.
그런 다음, 제 1 어닐링 작업과 유사한 제 2 결정화 어닐링 작업이 수행된다. 균열들(2'')에 증착되는 SiC 매트릭스의 결정화는 제 1 결정질 캐리어층(20'')을 처리하는 것을 가능하게 한다. 제 2 결정질 캐리어층(20'')도 p-SiC로 형성되고 균열들(2)이 이 제 2 층(20'')에 나타난다.
제 2 결정질 캐리어층(20'') 상에 제 3 DLI-CVD 증착이 수행되고, 이어서 이전의 것과 동일한 제 3 결정화 어닐링 작업이 수행된다.
마지막으로, 제 3 결정질 캐리어층(20'') 상에 제 4 DLI-CVD 증착이 수행되고, 이어서 이전의 것과 동일한 제 4 결정화 어닐링 작업이 수행된다.
다양한 증착들 및 결정화 어닐링 작업들은 서로 다른 조건 하에서 전체적으로 수행될 수 있음을 유의해야 한다.
제 4 결정질 캐리어층(20'')이 p-SiC로 형성되고 균열들(2)이 이 제 4 층(20'')에 나타난다.
4개의 결정질 캐리어층들(20'')의 중첩에 의해 형성되는 캐리어 기판(20)은 약 560 미크론의 두께를 갖는다.
그런 다음, 50분 동안 1000℃에서 어닐링이 도너 기판(111) 및 캐리어 기판(20)으로 형성되는 스택에 적용된다. 상기 어닐링 동안 매립된 취성 평면(12)의 레벨에서 분리가 수행된다. 이 분리 단계 d)의 완결 시에, 박층(10) 및 캐리어 기판(20)으로 형성되는 복합 구조체(1)가 도너 기판의 나머지(111')로부터 분리된다.
캐리어 기판(20)의 후면의 연삭이 잔류 균열들(2)을 포함하는 영역(zone)을 제거하기 위해 수행된다. 이를 위해, 캐리어 기판(20)의 후면으로부터 100 내지 200 미크론 정도의 두께가 제거된다.
그런 다음, 하나 이상의 기계화학적 연마 작업들이, 박층(10) 및 캐리어 기판(20) 후면의 표면 거칠기를 복원하기 위해 수행되고, 이어서 통상적인 세척 시퀀스가 이어진다.
물론, 본 발명은 설명된 실시형태들 및 예들에 제한되지 않으며, 구현 변형은 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 이에 적용될 수 있다.

Claims (14)

  1. 실리콘 카바이드로 이루어진 캐리어 기판(20) 상에 배치되는 단결정 실리콘 카바이드로 이루어진 박층(10)을 포함하는 복합 구조체(1)를 제조하기 위한 방법으로서,
    a) 단결정 실리콘 카바이드로 이루어진 도너 기판(111)을 제공하는 단계;
    b) 상기 도너 기판(111)에 경량 종들(light species)을 이온 주입하여, 매립된 취성 평면(12)을 형성함으로써 상기 매립된 취성 평면(12)과 상기 도너 기판(111)의 자유 표면 사이에 상기 박층(10)을 경계짓는(delimiting) 단계;
    c) 결정질 캐리어 층(20'')을 형성하는 단계를 n번 연속하여 상기 캐리어 기판(20)을 형성하는 단계로서, n은 2 이상이고, n개의 결정질 캐리어 층들(20'')이 연속적으로 하나씩 상기 도너 기판(111)의 전면(front face)에 위치되는, 캐리어 기판(20)을 형성하는 단계;
    d) 상기 매립된 취성 평면(12)을 따라 분리하여, 한편에는 상기 캐리어 기판(20) 상에 상기 박층(10)을 포함하는 복합 구조체(1)를, 다른 한편에는, 상기 도너 기판의 나머지(111')를 형성하는 단계;를 포함하고,
    단계 c)에서 상기 결정질 캐리어 층들(20'') 형성하는 각각의 단계는,
    900℃ 미만의 온도에서 직접 액체 주입 화학 기상 증착하여 캐리어 층(20')을 형성하는 단계로서, 상기 캐리어 층(20')은 적어도 부분적으로 비정질 SiC 매트릭스에 의해 형성되고 200 미크론 이상의 두께를 가지는, 캐리어 층(20')을 형성하는 단계;
    1000℃ 이하의 온도에서 상기 캐리어 층(20')을 결정화 열처리하여 상기 결정질 캐리어 층(20'')을 형성하는 단계;를 포함하는,
    방법.
  2. 제 1 항에 있어서,
    e) 상기 복합 구조체(1)를 기계적 처리 및/또는 화학적 처리하는 단계;를 포함하며,
    상기 처리하는 단계는 상기 캐리어 기판(20)의 자유면, 상기 복합 구조체(1)의 후면에 적용되고/되거나 상기 박층(10)의 자유면, 상기 복합 구조체(1)의 전면에 적용되는, 방법.
  3. 제 2 항에 있어서,
    단계 e)는 상기 복합 구조체(1)의 전면 및 후면의 동시 기계화학적 연마를 포함하는, 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    화학적 에칭(chemical etching), 기계적 연삭(mechanical grinding) 및/또는 기계적 화학적 연마(mechanochemical polishing)가 단계 c)와 단계 d) 사이에서, 상기 캐리어 기판(20)의 자유면에 적용되는, 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    각각의 증착된 캐리어 층(20')의 두께는 100 미크론 이하, 또는 심지어 50 미크론 미만, 또는 심지어 10 미크론 미만인, 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    단계 c)에서의 상기 증착은 100℃ 내지 800℃, 또는 더욱 바람직하게는 200℃ 내지 600℃의 온도에서 수행되는, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 c)에서의 상기 증착은 1 Torr 내지 500 Torr의 압력에서 수행되는, 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    단계 c)에서의 상기 증착 동안 사용되는 전구체들은 폴리실릴에틸렌 및 디실라부탄으로부터 선택되는 것인, 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    단계 c)는 결정질 캐리어 층(20'')을 형성하는 것을 n번 연속하는 것을 포함하며, 여기서 n은 3 내지 수십(a few dozen)인, 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    단계 a)는,
    a') 단결정 실리콘 카바이드로 이루어진 초기 기판(11)을 제공하는 단계,
    a'') 상기 초기 기판(11) 상에 단결정 탄화규소 도너 층(110)을 에피택셜 성장시켜, 도너 기판(111)을 형성하는 단계를 포함하고,
    상기 도너 층(110)은 상기 초기 기판(11)보다 작은 결정 결함 밀도를 가지는, 방법.
  11. 제 10 항에 있어서,
    단계 a')는 상기 초기 기판(11) 상에, 단결정 변환층(13)을 형성하여, 상기 초기 기판(11)의 기저면 전위(basal plane dislocation; BPD) 결함들을 스레딩 에지 전위(threading edge dislocation; TED) 결함들로 변환하는 단계를 포함하는, 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    단계 a'')에서의 상기 에피택셜 성장은 1200℃ 초과, 바람직하게는 1500℃ 내지 1650℃의 온도에서 수행되는, 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    단계 d)에서의 상기 분리는 단계 c)의 결정화 열처리 온도 이상의 온도에서 수행되는, 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    초기 기판으로서 또는 도너 기판으로서 재사용할 목적으로 상기 도너 기판의 나머지(111')를 재조정(reconditioning)하는 단계를 포함하는, 방법.
KR1020227028817A 2020-03-27 2021-01-12 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법 KR20220158688A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2003024A FR3108774B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FRFR2003024 2020-03-27
PCT/FR2021/050046 WO2021191511A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
KR20220158688A true KR20220158688A (ko) 2022-12-01

Family

ID=70457059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227028817A KR20220158688A (ko) 2020-03-27 2021-01-12 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법

Country Status (8)

Country Link
US (1) US20230197435A1 (ko)
EP (1) EP4128328B1 (ko)
JP (1) JP2023519165A (ko)
KR (1) KR20220158688A (ko)
CN (1) CN115023802A (ko)
FR (1) FR3108774B1 (ko)
TW (1) TW202141582A (ko)
WO (1) WO2021191511A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279451A1 (en) 2022-05-18 2023-11-22 Zadient Technologies SAS Method for producing at least one crack-free sic piece
WO2023222787A1 (en) 2022-05-18 2023-11-23 Zadient Technologies SAS METHOD FOR PRODUCING AT LEAST ONE CRACK-FREE SiC PIECE
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892604B2 (ja) * 1998-11-30 2007-03-14 株式会社東芝 半導体装置
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP6228462B2 (ja) * 2011-03-16 2017-11-08 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
FR3000109B1 (fr) * 2012-12-21 2015-01-16 Commissariat Energie Atomique Procede de fabrication d’une couche epaisse cristalline
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US9773678B2 (en) 2014-07-10 2017-09-26 Kabushiki Kaisha Toyota Jidoshokki Semiconductor substrate and method for manufacturing semiconductor substrate
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
CN115023802A (zh) 2022-09-06
FR3108774A1 (fr) 2021-10-01
EP4128328B1 (fr) 2024-04-03
US20230197435A1 (en) 2023-06-22
EP4128328C0 (fr) 2024-04-03
EP4128328A1 (fr) 2023-02-08
FR3108774B1 (fr) 2022-02-18
TW202141582A (zh) 2021-11-01
WO2021191511A1 (fr) 2021-09-30
JP2023519165A (ja) 2023-05-10

Similar Documents

Publication Publication Date Title
KR20220158688A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
JP5051962B2 (ja) 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
EP3352198A1 (en) SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
EP3351660B1 (en) Manufacturing method of sic composite substrate
EP2907790B1 (en) Method for producing nanocarbon film and nanocarbon film
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
JP2005515150A (ja) 単結晶半導体材料製自立基板の製造方法
EP3352197B1 (en) Method for producing a composite sic substrate
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US7605055B2 (en) Wafer with diamond layer
US12033854B2 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline SiC on a carrier substrate of polycrystalline SiC
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate