KR20220139589A - 더미 패드를 포함하는 반도체 패키지 - Google Patents

더미 패드를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20220139589A
KR20220139589A KR1020210045734A KR20210045734A KR20220139589A KR 20220139589 A KR20220139589 A KR 20220139589A KR 1020210045734 A KR1020210045734 A KR 1020210045734A KR 20210045734 A KR20210045734 A KR 20210045734A KR 20220139589 A KR20220139589 A KR 20220139589A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
dummy
adhesive layer
bonding
Prior art date
Application number
KR1020210045734A
Other languages
English (en)
Inventor
백승현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210045734A priority Critical patent/KR20220139589A/ko
Priority to US17/519,917 priority patent/US11948913B2/en
Publication of KR20220139589A publication Critical patent/KR20220139589A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 개시에 따른 반도체 패키지는 베이스 본딩 패드를 포함하는 베이스 기판;
상기 베이스 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩 아래에 구비되는 제1 접착층, 상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드, 상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어 및 상기 제1 반도체 칩 상면의 침투 영역에 구비되는 크랙 방지부를 포함하며; 상기 크랙 방지부는 상기 침투 영역의 양측에 구비되는 더미 패드들 및 상기 더미 패드들을 연결하는 더미 와이어를 포함한다.

Description

더미 패드를 포함하는 반도체 패키지{SEMICONDUCTOR PACKAGE INCLUDING A DUMMY PAD}
본 개시는 더미 패드를 포함하는 반도체 패키지에 관한 것이다.
다수의 반도체 칩을 탑재할 수 있는 다양한 반도체 패키지들이 연구되고 있다. 반도체 패키지의 크기는 산업 표준에 의하여 규격화될 수 있다. 제한된 크기를 갖는 반도체 패키지의 내부에 가능한 많은 수의 반도체 칩을 탑재하는 것이 고집적화 및 동작 속도의 증가에 유리하다.
본 발명의 목적은 신뢰성이 개선된 반도체 패키지를 제공하는 것이다.
본 개시의 일 실시예에 따른 반도체 패키지는 베이스 본딩 패드를 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩 아래에 구비되는 제1 접착층, 상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드, 상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어 및 상기 제1 반도체 칩 상면의 침투 영역에 구비되는 크랙 방지부를 포함하며, 상기 크랙 방지부는 상기 침투 영역의 양측에 구비되는 더미 패드들 및 상기 더미 패드들을 연결하는 더미 와이어를 포함한다.
본 개시의 일 실시예에 따른 반도체 패키지는 베이스 본딩 패드를 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩 아래에 구비되는 제1 접착층, 상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드, 상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어 및 상기 제1 반도체 칩 상면의 침투 영역에 구비되는 더미 패드, 상기 제1 반도체 칩의 양측에 배치되는 제2 반도체 칩, 상기 제2 반도체 칩 아래에 구비되는 제2 접착층, 상기 제1 반도체 칩 상에 배치되는 반도체 스택 및 상기 반도체 스택 아래에 구비되는 제3 접착층을 포함하며, 상기 더미 패드의 높이는 상기 제3 접착층의 높이 이하이다.
본 개시의 일 실시예에 따른 반도체 패키지는 베이스 본딩 패드를 포함하는 베이스 기판, 상기 베이스 기판 아래에 배치되는 외부 연결 단자, 상기 베이스 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩 아래에 구비되는 제1 접착층, 상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드, 상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어, 상기 제1 반도체 칩 상면의 침투 영역에 구비되는 크랙 방지부, 상기 제1 반도체 칩의 양측에 배치되는 제2 반도체 칩, 상기 제2 반도체 칩 아래에 구비되는 제2 접착층, 상기 제2 반도체 칩의 상면에 구비되는 제2 본딩 패드, 상기 베이스 본딩 패드 및 상기 제2 본딩 패드를 연결하는 제2 본딩 와이어, 상기 제1 반도체 칩 상에 배치되고, 복수의 제3 반도체 칩들을 포함하는 반도체 스택, 상기 복수의 제3 반도체 칩들 아래에 구비되는 제3 접착층, 상기 복수의 제3 반도체 칩들의 상면에 구비되는 제3 본딩 패드, 상기 베이스 본딩 패드 및 상기 제3 본딩 패드를 연결하는 제3 본딩 와이어, 상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 배치되는 제1 몰딩층 및 상기 베이스 기판 상에 배치되어, 상기 제2 반도체 칩의 외측면 및 상기 반도체 스택의 측면 및 상면을 감싸는, 제2 몰딩층을 포함하고, 상기 크랙 방지부는 상기 침투 영역의 양측에 구비되는 더미 패드들; 및 상기 더미 패드들을 연결하는 더미 와이어를 포함하고, 상기 제3 접착층의 높이는 상기 더미 패드들의 높이보다 크다,
본 개시의 일부 실시예에 따른 반도체 패키지는 몰딩층이 반도체 칩에 침투하는 것을 방지할 수 있어 신뢰성이 개선될 수 있다.
도 1a는 본 개시의 일부 실시예에 따른 반도체 패키지의 단면도이다.
도 1b는 도 1a의 반도체 패키지의 A부분의 평면도이다.
도 1c는 도 1b의 반도체 패키지를 I-I'선에서 바라본 단면도이다.
도 2a는 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다.
도 2b는 도 2a의 반도체 패키지를 II-II'선에서 바라본 단면도이다.
도 3은 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다.
도 4a는 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다.
도 4b는 도 4a의 반도체 패키지를 III-III'선에서 바라본 단면도이다.
도 5는 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 1a는 본 개시의 일부 실시예에 따른 반도체 패키지의 단면도이다. 도 1b는 도 1a의 반도체 패키지의 A부분의 평면도이다. 도 1c는 도 1b의 반도체 패키지를 I-I'선에서 바라본 단면도이다.
도 1a 내지 도 1c를 참조하면, 반도체 패키지(100)는 베이스 기판(110), 외부 연결 단자(120), 제1 반도체 칩(130), 크랙 방지부(140), 제2 반도체 칩(150)들, 반도체 스택(160) 및 몰딩층(170)을 포함할 수 있다.
베이스 기판(110)은 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 인쇄회로기판(PCB)은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다. 예를 들어, 베이스 기판(110)은 경성 인쇄 회로 기판(rigid printed circuit board), 연성 인쇄 회로 기판(flexible printed circuit board), 또는 경-연성 인쇄 회로 기판(rigid-flexible printed circuit board)일 수 있다.
외부 연결 단자(120)는 베이스 기판(110)의 아래에 배치될 수 있다. 외부 연결 단자(120)의 상면은 베이스 기판(110)의 하면과 접할 수 있다. 외부 연결 단자(120)는 베이스 기판(110)과 전기적으로 연결될 수 있다. 예를 들어, 외부 연결 단자(120)는 솔더 볼(solder ball)일 수 있다. 예를 들어, 외부 연결 단자(120)는 주석 및 납 중 적어도 하나를 포함할 수 있다.
베이스 기판(110) 상에는 베이스 본딩 패드(BBP)들이 제공될 수 있다. 베이스 본딩 패드(BBP)들은 제1 및 제2 반도체 칩들(130, 150)과 인접한 영역들에 제공될 수 있다. 베이스 본딩 패드(BBP)의 하면은 베이스 기판(110)의 상면과 접할 수 있다. 베이스 본딩 패드(BBP)는 베이스 기판(110)과 전기적으로 연결될 수 있다. 예를 들어, 베이스 본딩 패드(BBP)는 구리, 알루미늄, 텅스텐, 또는 이들의 조합과 같은 도전성 물질을 포함할 수 있다.
제1 반도체 칩(130)은 베이스 기판(110) 상에 실장될 수 있다. 제1 반도체 칩(130)은 베이스 기판(110)의 중앙에 배치될 수 있다. 제1 반도체 칩(130)은 베이스 기판(110)으로부터 수직 방향(Y)으로 이격될 수 있다. 제1 반도체 칩(130)은 집적 회로를 포함할 수 있다. 예를 들어, 제1 반도체 칩(130)은 로직 회로를 포함하는 로직 칩일 수 있다. 로직 칩은 메모리 칩들을 제어하는 컨트롤러일 수 있다.
제1 반도체 칩(130)의 아래에는 제1 접착층(DAF1)이 구비될 수 있다. 제1 반도체 칩(130)은 제1 접착층(DAF1)을 통해 베이스 기판(110)의 상면에 부착될 수 있다. 예를 들어, 제1 접착층(DAF1)은 DAF(direct adhesive Film)와 같은 접착 필름일 수 있다. DAF는 반도체 패키지 공정에서 반도체 칩과 회로기판을 연결하거나, 반도체 칩과 반도체 칩을 연결할 때 사용되는 초박형 접착 필름일 수 있다. DAF는 일반적으로 사용되는 점착제나 접착제의 성분을 포함할 수 있다. 예를 들어, DAF는 에폭시, 폴리아미드, 아크릴 및 폴리이미드 중 적어도 하나를 포함할 수 있다. 다른 예를 들어, DAF는 아크릴, 아세트산비닐, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리아미드 폴리에틸렌 폴리술폰, 에폭시, 폴리이미드, 폴리아미드산, 실리콘 페놀 고무 폴리머, 불소 고무 폴리머 및 불소 수지 등 중 적어도 하나를 포함할 수 있다. 제1 반도체 칩(130)의 높이 및 제1 접착층(DAF1)의 높이의 합(h1)은 0.5mm 이하일 수 있다.
한편, 도면에는 제1 반도체 칩(130)이 하나의 반도체 칩만을 포함하는 것으로 도시되었으나, 제1 반도체 칩(130)은 복수의 반도체 칩들이 수직 방향으로 적층된 반도체 스택일 수 있다. 예를 들어, 제1 반도체 칩(130)은 2 또는 4개의 반도체 칩들이 적층된 반도체 스택일 수 있다 이 경우, 복수의 반도체 칩들 사이에는 제1 접착층(DAF1)이 구비될 수 있고, 제1 접착층(DAF1)을 통해 베이스 기판(110)에 순차적으로 부착될 수 있다.
제1 반도체 칩(130) 상에는 복수의 제1 본딩 패드(BP1)들이 제공될 수 있다. 제1 본딩 패드(BP1)들은 제1 반도체 칩(130)의 상면의 가장자리 영역 중 침투 영역(PR)을 제외한 영역인 본딩 영역(BR)들에 제공될 수 있다. 본딩 영역(BR)들 각각은 제1 반도체 칩(130)의 4개의 측면들 각각에 인접한 영역일 수 있다. 본딩 영역(BR)들 각각은 제1 반도체 칩(130)의 4개의 측면들 각각을 따라 연장할 수 있다. 침투 영역(PR)은 반도체 공정 중 몰딩층(170)이 제1 반도체 칩(130)으로 침투할 수 있는 영역일 수 있다. 침투 영역(PR)은 본딩 영역(BR)들 사이의 영역일 수 있다. 침투 영역(PR)은 제1 반도체 칩(130)의 일 측면에 인접한 영역일 수 있다. 제1 반도체 칩(130)의 일 측면을 따라 침투 영역(PR) 및 본딩 영역(BR)이 연장할 수 있다. 예를 들면, 도 1a에 도시된 바와 같이, 제1 반도체 칩(130)의 일 측면에 인접하는 본딩 영역(BR) 및 침투 영역(PR)이 제1 수평 방향(X1)으로 연장할 수 있다. 제1 본딩 패드(BP1)들의 하면은 제1 반도체 칩(130)의 상면과 접할 수 있다. 제1 본딩 패드(BP1)들은 제1 반도체 칩(130)의 집적 회로와 전기적으로 연결될 수 있다. 제1 본딩 패드(BP1)는 베이스 본딩 패드(BBP)와 동일한 물질을 포함할 수 있다.
제1 반도체 칩(130)은 제1 본딩 와이어(WR1)들을 통해 베이스 기판(110)과 전기적으로 연결될 수 있다. 제1 반도체 칩(130)은 제1 본딩 와이어(WR1)들을 통해 베이스 기판(110)과 와이어 본딩될 수 있다. 제1 본딩 와이어(WR1)들은 베이스 본딩 패드(BBP)들 및 제1 본딩 패드(BP1)들을 연결할 수 있다. 예를 들어, 제1 본딩 와이어(WR1)는 금, 은 또는 구리를 포함할 수 있다.
크랙 방지부(140)는 제1 반도체 칩(130)의 침투 영역(PR) 상에 배치될 수 있다. 크랙 방지부(140)는 더미 패드(141), 더미 범프(143) 및 더미 와이어(145)를 포함할 수 있다. 더미 패드(141)들은 제1 반도체 칩(130)의 침투 영역(PR)의 양측에 배치될 수 있다. 도면에는, 더미 패드(141)의 상면이 제1 수평 방향(X1) 길이(L1) 및 제2 수평 방향(X2) 길이(L2)가 동일한 정사각형인 것으로 도시되었으나, 이는 일 예시일 뿐이며, 더미 패드(141)의 상면은 직사각형일 수 있다. 더미 패드(141)의 높이(L3)는 0.03mm 내지 0.09mm일 수 있다. 예를 들어, 더미 패드(141)는 알루미늄 또는 PSPI(Photosensitive Polyimide)를 포함할 수 있다.
더미 범프(143)들 및 더미 와이어(145)는 더미 패드(141)들 상에 구비될 수 있다. 예를 들어, 하나의 더미 패드(141) 상에 하나의 더미 범프(143)가 형성될 수 있다. 캐필러리(미도시)의 노즐 단부에 볼(free air ball, FAB)을 형성하고, 캐필러리 내의 와이어를 노즐 단부에 노출시키며, 캐필러리의 단부로 고전압을 인가하여 노출된 와이어를 용융시켜 볼을 형성하고, 형성된 볼을 더미 패드(141)에 본딩하여 하나의 더미 범프(143)를 형성할 수 있다. 상기 캐필러리를 이용하여 더미 패드(141)들을 연결하는 더미 와이어(145)를 형성할 수 있다. 더미 범프(143) 및 더미 와이어(145)는 금, 은 또는 구리를 포함할 수 있다. 더미 와이어(145)는 제1 수평 방향(X1)으로 연장될 수 있다.
반도체 패키지(100)가 크랙 방지부(140)를 구비함으로써, 반도체 공정에서 몰딩층(170) 제1 반도체 칩(130)으로 침투 것을 방지할 수 있다.
제2 반도체 칩(150)들은 베이스 기판(110) 상에 실장될 수 있다. 제2 반도체 칩(150)들은 베이스 기판(110)의 양측에 각각 배치될 수 있다. 제2 반도체 칩(150)들은 베이스 기판(110)으로부터 수직 방향(Y)으로 이격될 수 있다. 제2 반도체 칩(150)들의 외측면은 베이스 기판(110)의 외측면으로부터 제1 수평 방향(X1)으로 이격될 수 있다. 제2 반도체 칩(150)들은 제1 반도체 칩(130)으로부터 제1 수평 방향(X1)으로 이격될 수 있다. 예를 들어, 제2 반도체 칩(150)들은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 또는 이들의 조합을 포함할 수 있다.
제2 반도체 칩(150)들은 제2 접착층(DAF2)에 의해 베이스 기판(110)에 부착될 수 있다. 제2 접착층(DAF2)은 제1 접착층(DAF1)과 동일한 물질을 포함할 수 있다. 제2 반도체 칩(150)의 높이 및 제2 접착층(DAF2)의 높이의 합(h2)은 제1 반도체 칩(130)의 높이 및 제1 접착층(DAF1)의 높이의 합(h1)과 동일할 수 있다.
도면에는 도시되지 않았으나, 제2 반도체 칩(150)들 각각은 제1 반도체 칩(130)과 동일하게 본딩 영역(BR)들 및 침투 영역(PR)을 포함할 수 있다. 각각의 제2 반도체 칩(150)들의 본딩 영역(BR)들에는 제2 본딩 패드(BP2)가 제공될 수 있으며, 침투 영역(BP)에는 크랙 방지부(140)가 제공될 수 있다. 제2 반도체 칩(150)들은 제2 본딩 와이어(WR2)를 통해 베이스 기판(110)과 와이어 본딩될 수 있다. 제2 본딩 와이어(WR2)는 제2 반도체 칩(150)들 상에 구비된 제2 본딩 패드(BP2)들 및 베이스 본딩 패드(BBP)들을 연결할 수 있다 제2 본딩 와이어(WR2)는 제1 본딩 와이어(WR1)와 동일한 물질을 포함할 수 있다.
한편, 도면에는 제2 반도체 칩(150)들이 각각 하나의 반도체 칩만을 포함하는 것으로 도시되었으나, 제2 반도체 칩(150)들은 복수의 반도체 칩들이 수직 방향으로 적층된 반도체 스택일 수 있다. 예를 들어, 제2 반도체 칩(150)들은 2 또는 4개의 반도체 칩들이 적층된 반도체 스택일 수 있다. 이 경우, 복수의 반도체 칩들 사이에는 제2 접착층(DAF2)이 구비될 수 있고, 제2 접착층(DAF2)을 통해 베이스 기판(110)에 순차적으로 부착될 수 있다.
반도체 스택(160)은 제1 반도체 칩(130) 및 제2 반도체 칩(150)들 상에 배치될 수 있다. 반도체 스택(160)은 제1 반도체 칩(130) 및 제2 반도체 칩(150)들로부터 수직 방향(Y)으로 이격될 수 있다. 반도체 스택(160)의 양측면은 제2 반도체 칩(150)들의 외측면과 얼라인될 수 있다 본 명세서에서 내측면은 도면을 기준으로 바깥쪽 측면일 수 있고, 외측면은 안쪽 측면일 수 있다.
반도체 스택(160)은 수직 방향(Y)으로 적층된 복수의 제3 반도체 칩들(161, 163, 165, 167)을 포함할 수 있다. 제3 반도체 칩들(161, 163, 165, 167)은 수직 방향(y)으로 이격될 수 있고, 중첩될 수 있다. 제3 반도체 칩들(161, 163, 165, 167)은 낸드 플래시 메모리(NAND flash memory), MRAM(Magnetoresistive Random Access Memory), PRAM(Phase-change Random Access Memory), FeRAM(Ferroelectric Random Access Memory), RRAM(Resistive Random Access Memory), X-포인트RAM(X-point Random Access Memory), 또는 이들의 조합을 포함할 수 있다.
제3 반도체 칩들(161, 163, 165, 167) 각각의 아래에는 제3 접착층(DAF3)이 구비될 수 있다. 제3 접착층(DAF3)은 제1 접착층(DAF1) 및 제2 접착층(DAF2)과 동일한 물질을 포함할 수 있다.
제3 반도체 칩들(161, 163, 165, 167) 중 가장 아래에 배치된 제3 반도체 칩(161)은 제3 접착층(DAF3)을 통해 제1 반도체 칩(130) 및 제2 반도체 칩(150)들에 부착될 수 있다. 제3 반도체 칩들(161, 163, 165, 167)들은 제3 반도체 칩들(161, 163, 165, 167) 사이에 구비된 제3 접착층(DAF3)에 의해 상호간에 부착될 수 있다.
제3 접착층(DAF3)들 중 가장 아래에 구비된 제3 접착층(DAF3)은 제1 본딩 패드(BP1)들, 제2 본딩 패드(BP2)들, 제1 본딩 와이어(WR1)의 일부, 제2 본딩 와이어(WR2)의 일부 및 크랙 방지부(140)를 덮을 수 있다. 제3 접착층(DAF3)의 높이(h3)는 더미 패드(141)들의 높이(L3)보다 클 수 있다. 예를 들어, 제3 접착층(DAF3)의 높이는 0.03mm 내지 0.1mm일 수 있다.
제3 반도체 칩들(161, 163, 165, 167)들은 제3 본딩 와이어(WR3)들을 통해 베이스 기판(110)에 와이어 본딩될 수 있다. 제3 본딩 와이어(WR3)는 제1 본딩 와이어(WR1) 및 제2 본딩 와이어(WR2)와 동일한 물질을 포함할 수 있고, 제3 반도체 칩들(161, 163, 165, 167)들 상에 구비된 제3 본딩 패드(BP3)들 및 베이스 본딩 패드(BBP)들을 연결할 수 있다.
몰딩층(170)은 제1 몰딩부(171)들 및 제2 몰딩부(173)을 포함할 수 있다. 제1 몰딩부(171)들 및 제2 몰딩부(173)는 각각 절연성 폴리머 물질을 포함할 수 있다. 예를 들어, 제1 몰딩부(171)들 및 제2 몰딩부(173)는 각각 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
제1 몰딩부(171)들은 제1 반도체 칩(130) 및 제2 반도체 칩(150)들 사이에 개재될 수 있다. 제1 몰딩부(171)들 각각의 상면은 인접한 제3 접착층(DAF3)의 하면과 접할 수 있고, 제1 몰딩부(171)들 각각의 외측면은 제2 반도체 칩(150)들의 내측면과 접할 수 있으며, 제1 몰딩부(171)들 각각의 내측면은 제1 반도체 칩(130)과 접할 수 있다.
각각의 제1 몰딩부(171)들은 제1 반도체 칩(130) 및 제2 반도체 칩(150)들 및 제3 접착층(DAF3)으로 둘러싸인 공간을 완전히 채울 수 있다. 제1 몰딩부(171)들은 제1 본딩 와이어(WR1)들의 일부 및 제1 반도체 칩(130) 및 제2 반도체 칩(150)들 사이에 배치된 제2 본딩 와이어(WR2)들의 일부를 덮을 수 있다.
제2 몰딩부(173)는 베이스 기판(110) 상에 배치될 수 있다. 제2 몰딩부(173)의 수직 방향(Y) 외측면은 베이스 기판(110)의 측면과 얼라인될 수 있다. 제2 몰딩부(173)의 내측면은 제2 반도체 칩(150)들의 외측면 및 반도체 스택(160)의 측면과 접할 수 있고, 반도체 스택(160)의 상면과 접할 수 있다. 제2 몰딩부(173)는 제3 본딩 와이어(WR3)의 일부 및 반도체 스택(160)의 상단에 구비된 제3 본딩 패드(BP3)를 덮을 수 있다.
도 2a는 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다. 도 2b는 도 2a의 반도체 패키지를 II-II'선에서 바라본 단면도이다.
도 2a 및 도 2b를 참조하면, 반도체 패키지(200)는 베이스 기판(110), 외부 연결 단자(120), 제1 반도체 칩(130), 크랙 방지부(240), 제2 반도체 칩(150)들, 반도체 스택(160) 및 몰딩층(170)을 포함할 수 있다.
크랙 방지부(240)는 하나의 더미 패드로 구성될 수 있다. 크랙 방지부(240)의 제1 수평 방향(X1) 길이(L4)는 제2 수평 방향(X2) 길이(L5)보다 클 수 있다. 크랙 방지부(240)의 수직 방향(Y) 길이(L6)는 인접한 제3 접착층(DAF3)의 높이(h3)와 동일하거나, 인접한 제3 접착층(DAF3)의 높이(h3)보다 작을 수 있다. 예를 들어, 크랙 방지부(240)의 수직 방향(Y) 길이(L6)는 0.03mm 내지 0.1mm일 수 있다.
도 3은 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다.
도 3을 참조하면, 반도체 패키지(300)는 베이스 기판(110), 외부 연결 단자(120), 제1 반도체 칩(130), 크랙 방지부(340), 제2 반도체 칩(150)들, 반도체 스택(160) 및 몰딩층(170)을 포함할 수 있다.
크랙 방지부(340)는 침투 영역(PR) 양측에 배치된 더미 패드(341)들, 복수의 더미 범프(343)들 및 복수의 더미 와이어(345)들을 포함할 수 있다. 더미 패드(341)들의 상면은 제1 수평 방향(X1) 길이(L7)가 제2 수평 방향(X2) 길이(L8)에 보다 큰 직사각형일 수 있다. 예를 들어, 제1 수평 방향(X1) 길이(L7)는 제2 수평 방향(X2) 길이(L8)의 2배 이상일 수 있다.
더미 범프(343)들 및 더미 와이어(345)들을 통해 더미 패드(341)들을 연결할 수 있다. 도면에는 각각의 더미 패드(341)들 상에 2개 더미 범프(343)들이 구비되고 2 개의 더미 와이어(345)들 구비된 것으로 도시되어 있으나, 이는 일 예시일 뿐이며, 더 많은 수의 더미 범프(343)및 더미 와이어(345)들이 구비될 수 있다. 예를 들어, 더미 패드(341)들 상에 각각 3개의 더미 범프(343)들이 구비되는 경우, 3개의 더미 와이어(345)들이 구비될 수 있다.
도 4a는 본 개시의 일 실시예에 따른 반도체 패키지의 평면도이다. 도 4b는 도 4a의 반도체 패키지를 III-III'선에서 바라본 단면도이다.
도 4a 및 도 4b를 참조하면, 반도체 패키지(400)는 베이스 기판(110), 외부 연결 단자(120), 제1 반도체 칩(130), 크랙 방지부(440), 제2 반도체 칩(150)들, 반도체 스택(160) 및 몰딩층(170)을 포함할 수 있다.
크랙 방지부(440)는 더미 패드(441)들, 더미 범프(443)들 및 더미 와이어(445)들을 포함할 수 있다. 도면에는 침투 영역(PR)의 양측에 2개의 더미 패드(441)들이 구비되고, 중앙에 2개의 더미 패드(441)들이 구비되는 것으로 도시되어 있으나, 이는 일 예시일 뿐이며 이에 한정하지 아니한다. 예를 들어, 침투 영역(PR)의 양측에 2개의 더미 패드(441)들이 구비되고, 중앙에 하나의 더미 패드(441)가 구비될 수 있다.
도면에는, 더미 패드(441)의 상면이 제1 수평 방향(X1) 길이(L9) 및 제2 수평 방향(X2) 길이(L10)가 동일한 정사각형인 것으로 도시되었으나, 이는 일 예시일 뿐이며, 더미 패드(441)의 상면은 직사각형일 수 있다. 더미 패드(441)의 높이(L11)는 0.03mm 내지 0.09mm일 수 있다.
더미 범프(443)들 및 더미 와이어(445)들을 통해 더미 패드(441)들을 연결할 수 있다. 도면에는 더미 패드(441)들 사이에 각각 하나의 더미 와이어(445)가 구비되는 것으로 도시되어 있으나, 이는 일 예시일 뿐 이에 한정하지 아니한다. 예를 들어, 더미 패드(441)들 사이에 복수의 더미 와이어(445)들이 제공될 수 있다. 이 경우, 각각의 더미 패드(441)들 상에 복수의 더미 와이어(445)의 개수와 동일한 솔더 범프(443)들이 제공될 수 있다.
도 5는 본 개시의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 5를 참조하면, 반도체 패키지(500)는 베이스 기판(110), 외부 연결 단자(120), 제1 반도체 칩(130), 제2 반도체 칩(150)들, 반도체 스택(560) 및 몰딩층(170)을 포함할 수 있다. 도면에는 도시 되지 않았으나, 반도체 패키지(500)는 전술한 크랙 방지부들(140, 240, 340, 440) 중 하나를 포함할 수 있다.
반도체 스택(560)은 복수의 제4 반도체 칩들(561, 563, 565, 567)을 포함할 수 있다. 제4 반도체 칩들(561, 563, 565, 567)은 도 1a 내지 도 1c의 제3 반도체 칩들(161, 163, 165, 167)과 동일할 수 있다. 제4 반도체 칩들(561, 563, 565, 567)은 계단식 구조로 적층될 수 있다. 제4 반도체 칩들(561, 563, 565, 567)은 전면의 제4 본딩 패드 패드(BP4)들이 노출되도록 계단식으로 적층될 수 있다. 예를 들어, 제4 반도체 칩들(561, 563, 565, 567)은 바로 아래의 반도체 칩의 제4 본딩 패드(BP4)가 보이도록 오른쪽으로 올라가는(또는 왼쪽으로 내려가는) 캐스케이드(cascade) 형태로 적층될 수 있다. 노출된 패드(PD)는 제4 본딩 와이어(WR4)를 통해 베이스 기판(110)과 전기적으로 연결될 수 있다.
제4 반도체 칩들(561, 563, 565, 567) 각각의 아래에는 제4 접착층(DAF4)이 구비될 수 있다. 제4 반도체 칩들(561, 563, 565, 567) 중 가장 아래에 배치된 제4 반도체 칩(561)은 제4 접착층(DAF4)을 통해 제1 반도체 칩(130) 및 제2 반도체 칩(150)들에 부착될 수 있다. 제4 반도체 칩들(561, 563, 565, 567)들은 제4 반도체 칩들(561, 563, 565, 567) 사이에 구비된 제4 접착층(DAF4)에 의해 상호간에 부착될 수 있다. 제4 본딩 패드(BP4), 제4 본딩 와이어(WR4) 및 제4 접착층(DAF4)은 도 1a 내지 도 1c의 제3 본딩 패드(BP3), 제3 본딩 와이어(WR3) 및 제4 접착층(DAF4)과 동일할 수 있다.
이상, 첨부된 도면을 참조하여 본 개시의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100, 200, 300, 400, 500: 반도체 패키지 110: 베이스 기판 120: 외부 연결 단자 130: 제1 반도체 칩, 140, 240, 340, 440: 크랙 방지부 150: 제2 반도체 칩, 160, 560: 반도체 스택 170: 몰딩층

Claims (10)

  1. 베이스 본딩 패드를 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 반도체 칩;
    상기 제1 반도체 칩 아래에 구비되는 제1 접착층;
    상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드;
    상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어; 및
    상기 제1 반도체 칩 상면의 침투 영역에 구비되는 크랙 방지부를 포함하며,
    상기 크랙 방지부는 상기 침투 영역의 양측에 구비되는 더미 패드들; 및
    상기 더미 패드들을 연결하는 더미 와이어를 포함하는, 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 반도체 칩의 양측에 구비되는 제2 반도체 칩; 및
    상기 제2 반도체 칩 아래에 구비되는 제2 접착층을 포함하는, 반도체 패키지.
  3. 제2항에 있어서,
    상기 제1 반도체 칩의 높이 및 상기 제1 접착층의 높이의 합은, 상기 제2 반도체 칩의 높이 및 상기 제2 접착층의 높이의 합과 동일한, 반도체 패키지.
  4. 제3항에 있어서,
    상기 제1 반도체 칩의 높이 및 상기 제1 접착층의 높이의 합은, 0.5mm이하인, 반도체 패키지.
  5. 제2항에 있어서,
    상기 제1 반도체 칩 및 상기 제2 반도체 칩 사이에 구비되는 몰딩층을 더 포함하는, 반도체 패키지.
  6. 제5항에 있어서,
    상기 몰딩층은,
    에폭시 몰딩 컴파운드(EMC)를 포함하는, 반도체 패키지.
  7. 제1항에 있어서,
    상기 제1 반도체 칩 상에 배치되는 반도체 스택; 및
    상기 반도체 스택 아래에 구비되는 제3 접착층을 더 포함하는, 반도체 패키지.
  8. 제7항에 있어서,
    상기 더미 패드들의 높이는 상기 제3 접착층의 높이보다 작은, 반도체 패키지.
  9. 제1항에 있어서,
    상기 크랙 방지부는 상기 더미 패드들 상부에 구비되는 더미 범프를 더 포함하는, 반도체 패키지.
  10. 베이스 본딩 패드를 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 반도체 칩;
    상기 제1 반도체 칩 아래에 구비되는 제1 접착층;
    상기 제1 반도체 칩 상면의 본딩 영역에 구비되는 제1 본딩 패드;
    상기 베이스 본딩 패드 및 상기 제1 본딩 패드를 연결하는 제1 본딩 와이어;
    상기 제1 반도체 칩 상면의 침투 영역에 구비되는 더미 패드;
    상기 제1 반도체 칩의 양측에 배치되는 제2 반도체 칩들;
    상기 제2 반도체 칩들 아래에 구비되는 제2 접착층들;
    상기 제1 반도체 칩 및 상기 제2 반도체 칩들 상에 배치되는 반도체 스택;
    상기 반도체 스택 아래에 구비되는 제3 접착층; 및
    상기 제1 반도체 칩, 상기 제2 반도체 칩들 및 상기 반도체 스택을 덮는 몰드층을 포함하며;
    상기 더미 패드의 높이는 상기 제3 접착층의 높이 이하인, 반도체 패키지.
KR1020210045734A 2021-04-08 2021-04-08 더미 패드를 포함하는 반도체 패키지 KR20220139589A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210045734A KR20220139589A (ko) 2021-04-08 2021-04-08 더미 패드를 포함하는 반도체 패키지
US17/519,917 US11948913B2 (en) 2021-04-08 2021-11-05 Semiconductor package including a dummy pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045734A KR20220139589A (ko) 2021-04-08 2021-04-08 더미 패드를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20220139589A true KR20220139589A (ko) 2022-10-17

Family

ID=83511025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045734A KR20220139589A (ko) 2021-04-08 2021-04-08 더미 패드를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (1) US11948913B2 (ko)
KR (1) KR20220139589A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000744B1 (ko) 1990-11-27 1994-01-28 현대전자산업 주식회사 더미 와이어 본드 패드를 구비한 반도체 칩 및 더미 와이어 본드 패드 형성방법
JP5166716B2 (ja) 2006-09-26 2013-03-21 積水化学工業株式会社 半導体チップ積層体及びその製造方法
KR20080084300A (ko) 2007-03-15 2008-09-19 주식회사 하이닉스반도체 스택 패키지
US7868113B2 (en) 2007-04-11 2011-01-11 Designer Molecules, Inc. Low shrinkage polyester thermosetting resins
JP5029308B2 (ja) 2007-11-20 2012-09-19 大日本印刷株式会社 Ｉｃモジュール、ｉｃモジュールの作製方法
KR101906269B1 (ko) 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2014049733A (ja) 2012-09-04 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9365414B2 (en) * 2014-04-21 2016-06-14 Freescale Semiconductor, Inc. Sensor package having stacked die
JP2021034606A (ja) * 2019-08-27 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11948913B2 (en) 2024-04-02
US20220328453A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US10410968B2 (en) Semiconductor package and method of manufacturing the same
JP5134307B2 (ja) 貫通シリコンビアチップスタックパッケージ
KR100770934B1 (ko) 반도체 패키지와 그를 이용한 반도체 시스템 패키지
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8338929B2 (en) Stacked-type chip package structure and fabrication method thereof
US20120032353A1 (en) Semiconductor device
KR20040071960A (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
US20220392846A1 (en) Semiconductor package
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20220102315A1 (en) Semiconductor package
TWI710078B (zh) 導線貫穿模具連接之設備及方法
US11791303B2 (en) Semiconductor package including semiconductor chips
US8581385B2 (en) Semiconductor chip to dissipate heat, semiconductor package including the same, and stack package using the same
JP4829853B2 (ja) 半導体ｐｏｐ装置
KR20220139589A (ko) 더미 패드를 포함하는 반도체 패키지
KR20110138788A (ko) 적층형 반도체 패키지
KR20230033115A (ko) 반도체 패키지
KR102454214B1 (ko) 반도체 패키지
KR20010062929A (ko) 적층 칩 패키지
US20230111207A1 (en) Semiconductor package including sub-package
US20230046098A1 (en) Semiconductor package including stiffener
TWI831465B (zh) 用於球柵陣列封裝的基板結構
CN210006723U (zh) 一种用于高性能弹性计算hec的芯片
JP2009099749A (ja) 半導体パッケージ
KR20210076292A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination