KR20220131428A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220131428A
KR20220131428A KR1020210035334A KR20210035334A KR20220131428A KR 20220131428 A KR20220131428 A KR 20220131428A KR 1020210035334 A KR1020210035334 A KR 1020210035334A KR 20210035334 A KR20210035334 A KR 20210035334A KR 20220131428 A KR20220131428 A KR 20220131428A
Authority
KR
South Korea
Prior art keywords
layer
blocking layer
blocking
substrate
pixel
Prior art date
Application number
KR1020210035334A
Other languages
English (en)
Inventor
마진석
고무순
손세완
정진구
최경현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210035334A priority Critical patent/KR20220131428A/ko
Priority to US17/572,779 priority patent/US20220302420A1/en
Priority to CN202210264822.5A priority patent/CN115117271A/zh
Publication of KR20220131428A publication Critical patent/KR20220131428A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3225—
    • H01L27/3244—
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

한 실시예에 따른 표시 장치는 표시 영역과 투과 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 위에 위치하는 제1 차단층, 상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 아래에 위치하는 제2 차단층, 상기 제1 차단층 위에 위치하는 절연층, 상기 절연층 위에 위치하는 트랜지스터, 그리고 상기 트랜지스터에 연결되어 있는 발광 소자를 포함할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 센서, 카메라 같은 광학 장치를 포함할 수 있다. 광학 장치는 화면과의 간섭을 피하기 위해, 표시 장치의 베젤 영역(화면을 둘러싸는 영역)에 배치될 수 있다.
표시 장치의 베젤을 줄이면, 표시 장치의 화면 대 몸체 비율(screen-to-body ratio), 즉 표시 장치를 정면에서 볼 때 화면이 차지하는 비율을 증가시킬 수 있다. 화면 대 몸체 비율은 표시 장치의 기술 수준을 반영함과 동시에, 소비자가 제품을 선택하는데 있어서 중요하게 작용한다.
표시 장치의 베젤을 줄임에 따라 광학 장치를 베젤 영역에 배치하기 어려워지고, 이에 따라 광학 장치를 화면 내에 배치하는 기술이 개발되고 있다. 이처럼, 광학 장치를 화면 내에 배치할 때, 광학 장치 주변에서 유입되는 빛에 의해 광학 장치의 시인성이 낮아지는 것을 방지할 필요가 있다.
실시예들은 화면 내에 광학 장치가 배치되는 표시 장치에서, 광학 장치 주변으로 유입될 수 있는 빛에 의한 표시 품질 저하를 방지할 수 있는 표시 장치를 제공하기 위한 것이다.
본 발명의 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
한 실시예에 따른 표시 장치는 표시 영역과 투과 영역을 포함하는 기판, 상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 위에 위치하는 제1 차단층, 상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 아래에 위치하는 제2 차단층, 상기 제1 차단층 위에 위치하는 절연층, 상기 절연층 위에 위치하는 트랜지스터, 그리고 상기 트랜지스터에 연결되어 있는 발광 소자를 포함할 수 있다.
상기 제1 차단층은 상기 기판 위에 위치하는 제1 층과 상기 제1 층 위에 위치하는 제2 층을 포함할 수 있고, 상기 제2 차단층은 상기 기판 아래에 위치하는 제3 층과 상기 제3 층 아래에 위치하는 제4 층을 포함할 수 있다.
상기 제1 차단층은 금속을 포함할 수 있고, 상기 제2 차단층은 금속 산화물을 포함할 수 있다.
상기 제1 차단층의 상기 제1 층은 비정실 실리콘을 포함할 수 있고, 상기 제1 차단층의 상기 제2 층은 금속을 포함할 수 있다.
상기 제2 차단층의 상기 제3 층은 금속 산화물을 포함할 수 있고, 상기 제2 차단층의 상기 제4 층은 실리콘 산화물을 포함할 수 있다.
상기 제2 차단층의 상기 제3 층의 상기 금속 산화물은 몰리브덴 탄탈륨 산화물이고, 상기 금속 산화물 내의 탄탈륨 함량이 8wt%이상일 수 있다.
상기 제2 차단층의 상기 제3 층의 굴절률은 약 2.2 내지 약 2.6일 수 있다.
상기 제2 차단층의 상기 제3 층의 굴절률은 약 2.46일 수 있다.
상기 제2 차단층의 상기 제3 층의 흡광 계수는 약 0.5 내지 약 0.9일 수 있다.
상기 제2 차단층의 상기 제3 층의 흡광 계수는 약 0.67일 수 있다.
상기 금속은 몰리브덴, 알루미늄, 티타늄, 구리 중 적어도 하나를 포함할 수 있다.
상기 제1 차단층의 상기 제1 층의 두께는 약 20Å 보다 크고 약 300Å 보다 작을 수 있다.
상기 제2 차단층의 상기 제4 층의 두께는 약 20Å 내지 약 300Å의 범위 내일 수 있다.
한 실시예에 따른 인 표시 장치는 제1 화소 영역을 포함하는 제1 표시 영역, 서로 이웃하는 제2 화소 영역 및 투과 영역을 포함하는 제2 표시 영역, 상기 제2 표시 영역과 중첩하는 광학 장치, 그리고 상기 제2 표시 영역의 상기 제2 화소 영역에 위치하고, 상기 기판의 위에 위치하는 제1 차단층과 상기 기판의 아래에 위치하는 제2 차단층을 포함할 수 있다.
상기 제1 차단층과 상기 제2 차단층은 상기 투과 영역과 중첩하는 개구부를 가질 수 있고, 상기 개구부는 십자 형태의 평면 형태를 가질 수 있다.
상기 개구부의 가장자리는 올록부와 볼록부가 반복되는 평면 형상을 가지는 십자 형태의 평면 형태를 가질 수 있다.
상기 제1 차단층과 상기 제2 차단층은 상기 투과 영역과 중첩하는 개구부를 가질 수 있고, 상기 개구부는 원형 또는 타원형의 평면 형태를 가질 수 있다.
실시예들에 따른 표시 장치에 따르면, 화면 내에 광학 장치가 배치되고, 광학 장치 주변으로 유입될 수 있는 빛에 의한 표시 품질 저하를 방지할 수 있다.
본 발명의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 한 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역의 일부에 대한 개략적인 배치도이다.
도 4는 도 3에서 A 영역의 개략적인 확대도이다.
도 5는 다른 한 실시예에 따른 표시 장치에서 제2 화소 영역의 개략적인 평면도이다.
도 6은 다른 한 실시예에 따른 표시 장치에서 제2 화소 영역의 개략적인 평면도이다.
도 7은 한 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이다.
도 8 및 도 9는 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 10은 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다.
도 11a 내지 도 11c는 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다.
도 12 및 도 13은 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 14는 다른 한 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이다.
도 15 내지 도 17은 다른 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 18은 다른 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다.
도 19a 내지 도 19c는 다른 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
도면에서, 방향을 나타내는데 사용되는 부호 x는 제1 방향이고, y는 제1 방향과 수직인 제2 방향이고, z는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
도면을 참고하여 실시예들에 따른 표시 장치에 대해 발광 표시 장치를 예로 들어 설명한다.
도 1은 일 실시예에 따른 표시 장치(1)의 개략적인 평면도이고, 도 2는 일 실시예에 따른 표시 장치(1)의 개략적인 단면도이다.
도 1 및 도 2를 참고하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10)에 접속되어 있는 연성 인쇄 회로막(20), 집적회로 칩(30) 등을 포함하는 구동 장치, 그리고 광학 장치(40)를 포함할 수 있다.
표시 패널(10)은 영상이 표시되는 표시 영역(display area)(DA)과 표시 영역(DA)을 둘러싸도록 배치되어 있으며, 영상이 표시되지 않는 비표시 영역(non-display area)(NA)을 포함할 수 있다. 표시 영역(DA)은 화면(screen)에 대응할 수 있다. 표시 패널(10)은 영상을 표시하고 터치를 감지한다.
표시 영역(DA)에는 복수의 화소들(PX)이 위치한다. 여기서, 화소(PX)는 영상을 표시하는 최소 단위로서, 각각의 화소(PX)는 입력 영상 신호에 따라 특정 색상, 예컨대 적색, 녹색, 청색 중 어느 한 색을 다양한 휘도로 표시할 수 있다.
비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있다. 각각의 화소(PX)에는 게이트선, 데이터선, 구동 전압선 등의 신호선들이 연결되어, 화소(PX)는 이들 신호선으로부터 게이트 신호, 데이터 전압, 구동 전압 등을 인가받을 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA)을 포함한다. 제2 표시 영역(DA2)은 영상을 표시하는 고유의 기능 외에 다른 기능을 할 수 있도록 제1 표시 영역(DA1)보다 높은 투과율을 가진다. 여기서 투과율은 표시 패널(10)을 제3 방향(z)으로 투과하는 광의 투과율을 의미한다. 광은 가시광 및/또는 가시광 외의 파장의 광(예컨대, 적외광)일 수 있다. 제2 표시 영역(DA2)은 제1 표시 영역(DA1)보다 화소(PX)의 밀도, 즉 단위 면적당 화소(PX)의 개수가 작다.
표시 영역(DA)에서 제2 표시 영역(DA2)은 다양하게 배치될 수 있다. 도시된 실시예에서, 제2 표시 영역(DA2)은 제1 표시 영역(DA1) 내에 위치하고 제1 표시 영역(DA1)에 의해 둘러싸여 있다.
제2 표시 영역(DA2)은 비표시 영역(NA)에 접하여 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 상단에서 좌측, 우측 및/또는 중앙에 위치할 수 있다. 제2 표시 영역(DA2)은 2개 이상의 영역으로 분리되어 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 상단을 완전히 가로질러 제1 방향(x)을 따라 위치할 수 있다. 제2 표시 영역(DA2)은 표시 영역(DA)의 좌측단 및/또는 우측단을 가로질러 제2 방향(y)을 따라 위치할 수 있다. 제2 표시 영역(DA2)은 사각형, 삼각형 등의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선들에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller) 등을 포함할 수 있다.
구동부는 표시 패널(10)에 집적될 수 있고, 표시 영역(DA)의 좌우 양측 또는 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 연성 인쇄 회로막(20)에 실장되어 표시 패널(10)에 전기적으로 연결될 수 있다. 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수도 있다.
터치를 감지할 수 있는 터치 감지 영역(TSA)은 표시 영역(DA)과 대략 일치할 수 있다. 터치 감지 영역(TSA)에는 터치 전극들(TE)이 배열되어 있다. 하나의 터치 전극(TE)은 다수의 화소(PX)에 걸쳐 있을 수 있다. 터치 전극들(TE)은 사용자의 접촉 또는 비접촉 터치를 감지할 수 있다. 각각의 터치 전극(TE)이 자기 축전기(self-capacitor) 방식으로 터치를 감지하거나, 인접하는 터치 전극들(TE)이 상호 축전기(mutual capacitor) 방식으로 터치를 감지할 수 있다. 표시 패널(10)은 터치 스크린 패널로 불릴 수 있다. 표시 장치(1)는 터치 전극들(TE)을 구동하기 위한 신호들을 생성하고 터치 전극들(TE)로부터 수신된 신호들을 처리하는 터치 구동부를 포함할 수 있고, 터치 구동부는 집적회로 칩으로 제공될 수 있다.
표시 패널(10)은 기판(SB)을 포함할 수 있고, 기판(SB) 위에 복수의 화소들(PX)이 형성될 수 있다. 기판(SB)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에 걸쳐 연속적으로 위치할 수 있다.
표시 패널(10)은 화소들(PX)을 전체적으로 덮는 봉지층(EN)을 포함할 수 있다. 봉지층(EC)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 밀봉하여 표시 패널(10) 내부로 수분이나 산소가 침투하는 것을 막을 수 있다.
봉지층(EC) 위에는 터치 전극들(TE)이 배열되어 있는 터치 센서층(TS)이 위치할 수 있다. 터치 전극(TE)은 메탈 메시(metal mesh)로 구성될 수 있다. 터치 전극(TE)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질로 형성될 수도 있다. 터치 전극(TE)은 단층 또는 복층으로 형성될 수 있다.
터치 센서층(TS) 위에는 외광 반사를 줄이기 위한 반사 방지층(AR)이 위치할 수 있다. 반사 방지층(AR)은 편광층 및/또는 위상 지연층을 포함할 수 있다. 반사 방지층(AR)은 차광 부재와 색필터를 포함할 수 있다.
광학 장치(40)는 표시 패널(10)의 배면에 표시 패널(10)과 중첩하게 위치할 수 있다. 광학 장치(40)는 카메라, 센서, 플래시 등일 수 있다. 광학 장치(40)가 센서인 경우, 광학 장치(40)는 근접 센서 또는 조도 센서일 수 있다. 광학 장치(40)가 이용하는 파장의 광은 제2 표시 영역(DA2)을 통해 보다 높은 투과율로 표시 패널(10)을 통과할 수 있다. 표시 패널(10)의 배면에는 광학 장치(40) 외에도 다양한 전자 장치가 위치할 수 있다.
광학 장치(40)는 표시 패널(10)의 전면에 위치하는 물체(OB) 쪽으로 일정 파장 범위의 광(L)을 출사하거나 물체(OB)에서 반사되는 광(L)을 입사받을 수 있다. 이러한 일정 파장 범위의 광(L)은 광학 장치(40)에서 처리 가능한 파장의 광이고, 가시광 및/또는 적외광일 수 있다. 일정 파장의 광은 제2 표시 영역(DA2)에 위치하는 투과 영역을 주로 통과할 수 있다. 광학 장치(40)가 적외광을 사용하는 경우 일정 파장의 광은 약 900 nm 내지 1000 nm의 파장 영역을 가질 수 있다. 광학 장치(40)는 표시 패널(10)의 전면에 조사되는 일정 파장의 광을 입사받을 수도 있다. 광학 장치(40)는 제2 표시 영역(DA2) 전체에 대응하여 배치될 수 있고, 제2 표시 영역(DA2)의 일부에만 대응하여 배치될 수도 있다. 제2 표시 영역(DA2)에는 복수의 광학 장치(40)가 배치될 수도 있다.
그러면, 도 3 및 도 4를 참고하여, 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역에 대하여 보다 구체적으로 설명한다. 도 3은 한 실시예에 따른 표시 장치의 제1 표시 영역과 제2 표시 영역의 개략적인 배치도이고, 도 4는 도 3에서 A 영역의 개략적인 확대도이다.
제1 화소 영역(PA1) 및 제2 화소 영역(PA2)은 각각 하나 이상의 화소(PX)를 포함할 수 있다. 화소(PX)는 화소 회로 및 발광부를 포함할 수 있다. 화소 회로는 발광 다이오드(LED) 같은 발광 소자(light emitting element)를 구동하기 위한 회로로서 트랜지스터(transistor), 축전기 등을 포함할 수 있다. 발광부는 발광 소자에서 발광되는 광이 방출되는 영역이다.
도 3에 도시한 화소(PX)는 발광부에 대응할 수 있다. 발광부는 마름모형일 수 있지만, 직사각형, 원형 등 다양한 형상을 가질 수 있다. 화소(PX)는 한 방향, 즉 제3 방향(z)으로 광을 방출할 수 있다. 제1 화소 영역(PA1) 및 제2 화소 영역(PA2)에는 터치 전극 섹션(TES)이 위치할 수 있다. 터치 전극 섹션(TES)은 금속선이 그물처럼 얽혀 있는 메탈 메시로 형성될 수 있고, 메탈 메시는 발광부를 가리지 않도록 위치할 수 있다. 복수의 터치 전극 섹션(TES)은 서로 연결되어 하나의 터치 전극(TE)을 구성할 수 있다.
투과 영역(TA)은 회소 회로와 발광부를 포함하지 않는다. 투과 영역(TA)에는 광의 투과를 방해하는 화소 회로, 발광부, 터치 전극(TE) 등이 위치하지 않거나, 거의 위치하지 않으므로, 제1 및 제2 화소 영역들(PA1, PA2)보다 투과율이 높다.
제2 화소 영역(PA2)들 주변에는 배선 영역들(WA)이 위치하고, 복수의 신호선들(GL, DL)은 제1 화소 영역(PA1) 및 제2 화소 영역(PA2)과 배선 영역들(WA)에 위치할 수 있다.
도 3에 도시한 실시예 따르면, 각각의 제1 화소 영역(PA1)은 1개의 적색 화소(R), 2개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함한다. 각각의 제2 화소 영역(PA2)은 1개의 적색 화소(R), 2개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함한다. 도시된 것과 달리, 제1 화소 영역(PA1)의 화소 배치와 제2 화소 영역(PA2)의 화소 배치가 다를 수 있다. 각각의 화소 영역(PA1, PA2)이 포함하는 화소들(R, G, B)의 집합을 단위 화소라고 할 경우, 제1 화소 영역(PA1)의 단위 화소의 구성과 제2 화소 영역(PA2)의 단위 화소의 구성은 동일할 수 있고, 다를 수도 있다. 단위 화소는 1개의 적색 화소(R), 1개의 녹색 화소(G) 및 1개의 청색 화소(B)를 포함할 수 있다. 단위 화소는 적색 화소(R), 녹색 화소(G) 및 청색 화소(B) 중 적어도 하나를 포함할 수 있고, 백색 화소를 포함할 수도 있다.
제1 표시 영역(DA1)이 포함하는 화소들(R, G, B)은 제1 방향(x)으로 화소행(pixel row)을 이룬다. 제2 표시 영역(DA2)이 포함하는 화소들(R, G, B)도 제1 방향(x)으로 화소행을 이룬다.
제1 표시 영역(DA1)에서 각각의 화소행에는 화소들(R, G, B)이 제1 방향(x)으로 대략 일렬로 배열되어 있다. 각각의 화소행에서 화소들(R, G, B)은 제1 방향(x)으로 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 녹색 화소(G) 순서로 반복적으로 배열될 수 있다. 하나의 화소행이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다. 예컨대, 화소들(R, G, B)은 제1 방향(x)으로 청색 화소(B), 녹색 화소(G), 적색 화소(R) 및 녹색 화소(G) 순서로 반복적으로 배열되거나, 적색 화소(R), 청색 화소(B), 녹색 화소(G) 및 청색 화소(B) 순서로 반복적으로 배열될 수 있다.
제2 표시 영역(DA2)에서 각각의 화소행에는 화소들(R, G, B)이 제1 방향(x)으로 대략 일렬로 배열되어 있다. 각각의 화소행에서 화소들(R, G, B)은 제1 방향(x)으로 적색 화소(R), 녹색 화소(G), 청색 화소(B) 및 녹색 화소(G) 순서로 반복적으로 배열될 수 있다. 하나의 화소행이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다.
제1 및 제2 화소 영역(PA1, PA2)의 화소들(R, G, B)은 또한 제2 방향(y)으로 화소열(pixel column)을 이룬다. 각각의 화소열에는 화소들(R, G, B)이 제2 방향(y)으로 대략 일렬로 배열되어 있다. 각각의 화소열에는 동일 색상의 화소들(PX)이 배치될 수 있고, 2색 이상의 화소들(PX)이 제2 방향(y)으로 번갈아 가며 배치될 수도 있다. 하나의 화소열이 포함하는 화소들(R, G, B)의 배치는 다양하게 변경될 수 있다.
제2 화소 영역(PA2)의 화소들(R, G, B)은 단면 발광형, 예컨대 제3 방향(z)으로 발광하는 전면 발광형일 수 있다. 제2 화소 영역(PA2)의 화소들(R, G, B)은 배면 발광형이거나, 양면 발광형일 수도 있다.
도 4를 참고하면, 제2 표시 영역(DA2)에서 제2 화소 영역(PA2)과 투과 영역(TA)은 인접하고, 제2 화소 영역(PA2)은 화소들(R, G, B)을 포함한다. 화소들(R, G, B)에 게이트 신호를 전달하는 게이트선(GL)은 대략 제1 방향(x)으로 연장될 수 있고, 데이터 신호를 전달하는 데이터선(DL)은 대략 제2 방향(y)으로 연장될 수 있다. 각각의 화소열에는 하나의 데이터선(DL)이 위치할 수 있다. 각각의 데이터선(DL)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에 걸쳐 연장될 수 있다. 각각의 화소행에는 서로 다른 타이밍의 게이트 온 전압을 전달할 수 있고, 2개 이상의 게이트선(GL)이 위치할 수 있다. 도시된 것과 달리, 각각의 화소열에 복수의 데이터선(DL)이 제공되거나, 복수의 화소열에 하나의 데이터선(DL)이 제공될 수도 있다.
게이트선(GL) 및 데이터선(DL)에 의해 투과 영역(TA)의 투과율이 저하되지 않도록, 게이트선(GL) 및 데이터선(DL)은 인접하는 투과 영역들(TA)의 경계에 위치하는 배선 영역(WA)에 위치할 수 있다.
제2 화소 영역(PA2)에는 차단층(BL)이 위치하고, 차단층(BL)은 투과 영역(TA)에 위치하는 개구부(OPN)를 가진다. 차단층(BL)은 배선 영역(WA)에도 배치될 수 있다. 차단층(BL)은 투과 영역(TA)의 주변을 둘러싸도록 위치하는 배선 영역(WA)에도 위치하여, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지함으로써, 주변의 빛에 의해 광학 장치(40)의 품질이 저하되는 것을 방지할 수 있다.
도 4의 실시예에 따르면, 차단층(BL)의 개구부(OPN)는 대략 십자 형태의 평면 형태를 가지고, 십자 형태의 개구부(OPN)의 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같을 수 있다. 그러나, 이와는 다르게 십자 형태의 개구부(OPN)의 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기는 서로 다를 수 있다.
차단층(BL)은 금속을 포함할 수 있고, 외부로부터 유입되는 빛이 제2 화소 영역(PA2)에 유입되는 것을 방지하고, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지할 수 있다.
차단층(BL)의 개구부(OPN)를 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같은 대략 십자 형태로 형성함으로써, 차단층(BL)의 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
차단층(BL)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
그러면, 도 5를 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 화소 영역(PA2)의 배치에 대하여 설명한다. 도 5는 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 일부에 대한 개략적인 평면도이다.
도 5의 실시예에 따르면, 차단층(BL)의 개구부(OPN)는 대략 십자 형태의 평면 형태를 가지고, 십자 형태의 개구부(OPN)의 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같을 수 있다. 또한, 차단층(BL)의 개구부(OPN)의 가장자리는 직선 형태가 아니라 오목부와 볼록부가 반복되는 엠보 형태일 수 있다.
차단층(BL)은 금속을 포함할 수 있고, 외부로부터 유입되는 빛이 제2 화소 영역(PA2)에 유입되는 것을 방지하고, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지할 수 있다.
차단층(BL)의 개구부(OPN)를 위쪽 돌출부, 하부 돌출부, 좌측 돌출부, 우측 돌출부의 크기가 거의 같은 대략 십자 형태로 형성하고, 차단층(BL)의 개구부(OPN)의 가장자리를 직선 형태가 아니라 오목부와 볼록부가 반복되는 엠보 형태로 형성함으로써, 차단층(BL)의 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
차단층(BL)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
그러면, 도 6을 참고하여, 다른 한 실시예에 따른 표시 장치의 제2 화소 영역(PA2)의 배치에 대하여 설명한다. 도 6은 다른 한 실시예에 따른 표시 장치의 제2 화소 영역의 일부에 대한 개략적인 평면도이다.
도 6의 실시예에 따르면, 차단층(BL)의 개구부(OPN)는 대략 원형의 평면 형태를 가진다. 차단층(BL)의 개구부(OPN)는 타원형 등의 평면 형태를 가질 수 있다.
차단층(BL)은 금속을 포함할 수 있고, 외부로부터 유입되는 빛이 제2 화소 영역(PA2)에 유입되는 것을 방지하고, 투과 영역(TA)을 통해 통과하는 빛이 투과 영역(TA) 주변에서 회절되는 것을 방지할 수 있다.
차단층(BL)의 개구부(OPN)를 대략 원형의 평면 형태를 가지도록 형성함으로써, 차단층(BL)의 개구부(OPN) 주변에서 발생할 수 있는 빛의 회절의 영향을 줄일 수 있다.
차단층(BL)은 제2 화소 영역(PA2)에 신호를 전달하는 신호선들이 위치하는 배선 영역(WA)과 중첩하도록 배치되어, 배선 영역(WA)에 배치되는 신호선들로 빛이 유입되는 것을 방지하고, 신호선들 표면에서 빛이 반사되어 투과 영역(TA) 쪽에서 시인되는 것을 방지할 수 있다.
그러면, 도 7을 참고하여, 한 실시예에 따른 표시 장치의 층간 구조에 대하여 보다 상세하게 설명한다. 도 7은 한 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이다.
도 7에 도시한 실시예에 따르면, 설명의 편의를 위하여 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2), 제2 트랜지스터(TR2)에 연결된 발광 다이오드(LED)를 위주로 도시하였으나, 이에 한정되지 않으며 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2) 외에 다른 트랜지스터들을 포함할 수 있다. 제1 트랜지스터(TR1)는 스위칭 트랜지스터일 수 있고, 제2 트랜지스터(TR2)는 구동 트랜지스터일 수 있으나, 이에 한정되지 않는다.
본 실시예에 따른 표시 장치는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2), 그리고 발광 다이오드(LED)를 포함하고, 영상을 표시할 수 있는 제2 화소 영역(PA2)과 투과 영역(TA), 제2 화소 영역(PA2) 주변에 위치하는 배선 영역(WA)을 포함한다.
기판(SB)은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머 또는 유리 등의 절연 물질을 포함할 수 있고 광학적으로 투명할 수 있다.
기판(SB)은 서로 중첩하는 제1 층(110a)과 제2 층(110b), 그리고 제1 층(110a)과 제2 층(110b) 사이에 위치하는 제1 배리어층(barrier layer)(1100)을 포함할 수 있다.
제1 층(110a)과 제2 층(110b)은 투명할 수 있다. 제1 층(110a)과 제2 층(110b)은 폴리이미드(polyimide), 폴리아미드(polyamide) 같은 폴리머를 포함할 수 있다. 제1 층(110a)과 제2 층(110b)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다.
제1 배리어층(1100)은 수분 등의 침투를 방지할 수 있고, 예를 들어 실리콘산화물(SiOx), 실리콘질화물(SiNx), 그리고 실리콘질산화물(SiOxNy)과 같은 무기 절연 물질을 포함할 수 있다. 제1 배리어층(1100)은 비정질 실리콘(Si)을 포함할 수 있다.
기판(SB) 위에는 제2 배리어층(1101)이 위치한다. 제2 배리어층(1101)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 제2 배리어층(1101)은 실리콘산화물, 실리콘질화물, 실리콘질산화물, 비정질 실리콘 중 적어도 하나를 포함할 수 있다.
제2 배리어층(1101) 위에는 제1 차단층(BL1)이 위치하고, 기판(SB) 아래에는 제2 차단층(BL2)이 위치한다. 제1 차단층(BL1)과 제2 차단층(BL2)은 기판(SB) 하부로부터 빛이 유입되어 시인되는 것을 방지할 수 있다. 특히, 제1 차단층(BL1)과 제2 차단층(BL2)은 투과 영역(TA)을 제외한 제2 화소 영역(PA2)과 배선 영역(WA)에 위치하여, 투과 영역(TA) 주변의 빛샘을 방지하여, 투과 영역(TA) 아래에 위치하는 전자 기기의 불필요한 외부 빛에 의한 성능 저하를 방지할 수 있다. 제1 차단층(BL1)과 제2 차단층(BL2)은 상하 방향, 제3 방향(z)을 따라 서로 정렬될 수 있다. 그러나, 제1 차단층(BL1)과 제2 차단층(BL2)은 상하 방향, 제3 방향(z)을 따라 일렬 정렬되지 않을 수도 있다.
제1 차단층(BL1)은 제2 배리어층(1101) 위에 위치하는 제1 층(BL11)과 제1 층(BL11) 위에 위치하는 제2 층(BL12)을 포함하고, 제2 차단층(BL2)은 기판(SB) 아래에 위치하는 제3 층(BL21)과 제3 층(BL21) 아래에 위치하는 제4 층(BL22)을 포함한다.
제1 차단층(BL1)의 제1 층(BL11)은 비정질 실리콘을 포함할 수 있다. 제1 차단층(BL1)의 제2 층(BL12)은 금속을 포함할 수 있다. 예를 들어, 차단층(BL)의 제2 차단층(BL2)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등을 포함할 수 있다.
제1 차단층(BL1)의 제1 층(BL11)의 두께는 약 20Å 보다 크고 약 300Å 보다 작을 수 있다.
제1 차단층(BL1)의 제2 층(BL12)의 흡수 계수(k)는 제1 차단층(BL1)의 제1 층(BL11)의 흡수 계수(k)보다 클 수 있다. 제1 층(BL11)과 제2 층(BL12)의 흡수 계수는 가시 광선 영역, 예를 들어 약 380nm 내지 약 780nm의 파장 범위의 빛을 기준으로 측정할 수 있다.
이처럼, 제1 차단층(BL1)이 흡수 계수(k)의 값이 작은 제1 층(BL11)과 흡수 계수(k)가 큰 제2 층(BL12)을 포함함으로써, 제1 차단층(BL1)의 제1 층(BL11)을 통과한 빛을 흡수 계수(k)가 큰 제2 층(BL12)이 흡수할 수 있고, 제2 층(BL12) 표면에서 반사된 빛의 일부분은 제1 층(BL11)에서 반사된 빛과 서로 상쇄 간섭됨으로써, 표시 장치의 하부에서 유입된 빛이 제1 차단층(BL1)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있다.
제2 차단층(BL2)의 제3 층(BL21)은 몰리브덴 탄탈륨 산화물(Molybdenum Tantalum Oxide)(MoTaOx)일 수 있고, 제2 차단층(BL2)의 제3 층(BL21) 내의 탄탈륨 함량은 약 8wt%이상일 수 있다. 제2 차단층(BL2)의 제3 층(BL21)은 몰리브덴 탄탈륨 산화물(Molybdenum Tantalum Oxide)(MoTaOx)일 수 있고, 제2 차단층(BL2)의 제3 층(BL21) 내의 탄탈륨 함량이 약 8wt%이상일 경우, 약 450℃의 고온 공정 후에도 제1 차단층(BL1)의 광학 특성이 유지될 수 있다.
제2 차단층(BL2)의 제3 층(BL21)의 두께는 약 400nm 내지 약 700nm일 수 있다. 제2 차단층(BL2)의 제3 층(BL21)의 굴절률(Refractive index)은 약 2 내지 약 3, 보다 구체적으로 약 2.2 내지 약 2.6, 보다 구체적으로 약 2.46일 수 있고, 제2 차단층(BL2)의 제3 층(BL21)의 흡광 계수(extinction coefficient)는 약 0.5 내지 약 0.9, 보다 구체적으로 약 0.67일 수 있다.
제2 차단층(BL2)의 제4 층(BL22)은 실리콘 산화물을 포함할 수 있고, 제2 차단층(BL2)의 제4 층(BL22)의 두께는 약 20Å 내지 약 300Å의 범위 내에 있을 수 있다.
이처럼, 제2 차단층(BL2)이 제3 층(BL21)의 흡광 계수가 약 0.5 내지 약 0.9, 보다 구체적으로 약 0.67인 바, 표시 장치의 하부에서 유입된 빛은 제2 차단층(BL2)의 제3 층(BL21)에서 흡수될 수 있고, 제2 차단층(BL2)의 제3 층(BL21)에서 흡수되지 않고 반사된 빛은 제2 차단층(BL2)의 제4 층(BL22)에서 반사된 빛과 서로 상쇄 간섭됨으로써, 표시 장치의 하부에서 유입된 빛이 제2 차단층(BL2)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있다.
실시예에 따른 표시 장치에 따르면 기판(SB)의 위에 위치하는 제1 차단층(BL1)과 기판(SB) 아래에 제2 차단층(BL2)을 포함함으로써, 표시 장치의 하부에서 유입된 빛이 기판(SB)을 통과하여 발광부에 입사되거나 투과 영역(TA) 주변에서 빛이 시인되는 것을 방지함과 동시에, 표시 장치의 하부에서 유입된 빛이 제1 차단층(BL1) 및 제2 차단층(BL2)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있고, 이에 의해 불필요한 외부 빛의 유입에 따른 광학 장치의 품질 저하를 방지할 수 있다.
제2 배리어층(1101)과 제1 차단층(BL1) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산화물(SiOx), 실리콘질산화물(SiOxNy) 등을 포함할 수 있다.
버퍼층(111) 위에는 제2 반도체(130)가 위치할 수 있다. 제2 반도체(130)는 다결정 실리콘 물질을 포함할 수 있다. 즉, 제2 반도체(130)는 다결정 반도체로 이루어질 수 있다. 제2 반도체(130)는 채널 영역(132), 채널 영역(132)의 양 옆에 위치하는 소스 영역(131) 및 드레인 영역(133)을 포함할 수 있다.
제2 반도체(130)의 소스 영역(131)은 제2 소스 전극(SE2)과 연결될 수 있고, 제2 반도체(130)의 드레인 영역(133)은 제2 드레인 전극(DE2)과 연결될 수 있다.
제2 반도체(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함하는 단일층 또는 다층 구조일 수 있다.
제1 게이트 절연막(141) 위에는 제2 게이트 하부 전극(GE2-U)이 위치할 수 있다. 제2 게이트 하부 전극(GE2-U)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 하부 전극(GE2-U) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘산화물, 실리콘질산화물을 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 상부 전극(GE2-L)과 게이트선(GL)이 위치할 수 있다. 제2 게이트 하부 전극(GE2-U)과 제2 게이트 상부 전극(GE2-L)은 제2 게이트 절연막(142)을 사이에 두고 중첩할 수 있다. 제2 게이트 상부 전극(GE2-L)과 제2 게이트 하부 전극(GE2-U)은 제2 게이트 전극(GE2)을 이룬다. 제2 게이트 전극(GE2)은 제2 반도체(130)의 채널 영역(132)과 기판(110)에 수직한 방향으로 중첩할 수 있다. 제2 게이트 상부 전극(GE2-L)과 게이트선(GL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 상부 전극(GE2-L) 및 게이트선(GL)과 같은 층으로 이루어진 금속 차단층(BML)이 위치할 수 있고, 금속 차단층(BML)은 뒤에서 설명할 제1 트랜지스터(TR1)와 중첩할 수 있다.
제2 반도체(130), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 트랜지스터(TR2)를 이룬다. 제2 트랜지스터(TR2)는 발광 다이오드(LED)와 연결된 구동 트랜지스터일 수 있고, 다결정 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제2 게이트 전극(GE2) 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제1 층간 절연막(161)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다. 이때, 제1 층간 절연막(161)에서 실리콘질화물을 포함하는 층이 실리콘산화물을 포함하는 층보다 기판(110)에 가까이 위치할 수 있다.
제1 층간 절연막(161) 위에는 제1 반도체(135)가 위치할 수 있다. 제1 반도체(135)는 금속 차단층(BML)과 중첩할 수 있다.
제1 반도체(135)는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 산화 인듐(In), 산화 주석(Sn), 또는 산화 아연(Zn) 등의 1원계금속 산화물, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물 또는 In-Ga계 산화물 등의 2원계 금속 산화물, In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물,In-Yb-Zn계 산화물 또는 In-Lu-Zn계 산화물 등의 3원계 금속 산화물, 및 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물 또는 In-Hf-Al-Zn계 산화물 등의 4원계 금속 산화물 중 적어도 하나를 포함할 수 있다. 예를 들면, 제1 반도체(135)는 상기 In-Ga-Zn계 산화물 중 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
제1 반도체(135)는 채널 영역(137)과 채널 영역(137)의 양 옆에 위치하는 소스 영역(136) 및 드레인 영역(138)을 포함할 수 있다. 제1 반도체(135)의 소스 영역(136)은 제1 소스 전극(SE1)과 연결될 수 있고, 제1 반도체(135)의 드레인 영역(138)은 제1 드레인 전극(DE1)과 연결될 수 있다.
제1 반도체(135) 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 도 14의 실시예에서, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제1 반도체(135)의 소스 영역(136), 채널 영역(137) 및 드레인 영역(138)의 상부면 및 측면을 덮고 있다.
고해상도를 구현하는 과정에서 각각의 화소의 크기는 줄어들게 되고, 이에 따라 반도체의 채널의 길이가 줄어들게 된다. 이때, 제3 게이트 절연막(143)이 소스 영역(136) 및 드레인 영역(138)의 상부면을 덮고 있지 않다면, 제1 반도체(135)의 일부 물질이 제3 게이트 절연막(143)의 측면으로 이동할 수도 있다. 본 실시예에서는 제3 게이트 절연막(143)이 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치함으로써, 금속 입자의 확산에 따른 제1 반도체(135)와 제1 게이트 전극(GE1)의 단락을 방지할 수 있다.
그러나 실시예들은 이에 한정되지 아니하고, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)은 제1 게이트 전극(GE1)과 제1 반도체(135) 사이에만 위치할 수도 있다. 즉, 제3 게이트 절연막(143)은 제1 반도체(135)의 채널 영역(137)과 중첩하고, 소스 영역(136) 및 드레인 영역(138)과는 중첩하지 않을 수 있다.
제3 게이트 절연막(143) 위에는 제1 게이트 전극(GE1)이 위치할 수 있다. 제1 게이트 전극(GE1)은 제1 반도체(135)의 채널 영역(137)과 기판(110)에 수직한 방향으로 중첩할 수 있다. 제1 게이트 전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제1 게이트 전극(GE1)은 티타늄을 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함할 수 있고, 티타늄을 포함하는 하부층은 상부층의 건식 식각 시 식각 기체인 플르오린(F)이 확산되는 것을 방지할 수 있다.
제1 반도체(135), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 트랜지스터(TR1)를 구성한다. 제1 트랜지스터(TR1)는 제2 트랜지스터(TR2)의 스위칭을 위한 스위칭 트랜지스터일 수 있고, 산화물 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제1 게이트 전극(GE1) 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 층간 절연막(162)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다.
제2 층간 절연막(162) 위에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 그리고 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 위치할 수 있다. 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금을 포함하는 하부막, 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속을 포함하는 중간막, 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속을 포함하는 상부막의 삼중막 구조일 수 있다.
제2 층간 절연막(162)과 제3 게이트 절연막(143)에는 제1 개구(OP1), 제2 개구(OP2)가 형성되고, 제2 층간 절연막(162), 제3 게이트 절연막(143), 제1 층간 절연막(161), 제2 게이트 절연막(142), 제1 게이트 절연막(141)에는 제3 개구(OP3) 및 제4 개구(OP4)가 형성될 수 있다. 제1 개구(OP1)는 제1 소스 전극(SE1)과 중첩할 수 있고, 제2 개구(OP2)는 제1 드레인 전극(DE1)과 중첩할 수 있다. 제3 개구(OP3)는 제2 소스 전극(SE2)과 중첩할 수 있고, 제4 개구(OP4)는 제2 드레인 전극(DE2)과 중첩할 수 있다.
제1 소스 전극(SE1)은 제1 개구(OP1)를 통해 제1 반도체(135)의 소스 영역(136)과 연결될 수 있다. 제1 드레인 전극(DE1)은 제2 개구(OP2)를 통해 제1 반도체(135)의 드레인 영역(138)과 연결될 수 있다.
제2 소스 전극(SE2)은 제3 개구(OP3)를 통해 제2 반도체(130)의 소스 영역(131)과 연결될 수 있다. 제2 드레인 전극(DE2)은 제4 개구(OP4)를 통해 제2 반도체(130)의 드레인 영역(133)과 연결될 수 있다.
제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 위에는 제1 평탄화막(170)이 위치할 수 있다. 제1 평탄화막(170)은 유기막일 수 있다. 예를 들어, 제1 평탄화막(170)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 평탄화막(170) 위에는 연결 전극(CE)과 데이터선(DL)이 위치할 수 있다. 연결 전극(CE)과 데이터선(DL)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있고, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제1 평탄화막(170)에는 제1 접촉구(165)가 형성되고, 제1 접촉구(165)를 통해 연결 전극(CE)은 제2 드레인 전극(DE2)과 연결된다.
제1 평탄화막(170), 연결 전극(CE)과 데이터선(DL) 위에는 제2 평탄화막(180)이 위치할 수 있다. 제2 평탄화막(180)은 그 위에 형성될 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화하는 역할을 할 수 있다. 제2 평탄화막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 평탄화막(180)에는 제2 접촉구(185)가 형성될 수 있다. 제2 평탄화막(180)의 제2 접촉구(185)는 제2 드레인 전극(DE2)과 중첩할 수 있다.
제2 평탄화막(180) 위에는 애노드 전극(191)이 위치할 수 있다. 애노드 전극(191)은 평탄화막(180)의 제2 접촉구(185)를 통해 제2 드레인 전극(DE2)과 연결될 수 있다.
애노드 전극(191)은 화소(PX)마다 개별적으로 제공될 수 있다. 애노드 전극(191)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다.
애노드 전극(191) 위에는 화소 정의막(350)이 위치할 수 있다. 화소 정의막(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 정의막(350)에는 개구가 형성되어 있으며, 화소 정의막(350)의 개구는 애노드 전극(191)과 중첩할 수 있다. 화소 정의막(350)의 개구 내에는 발광 소자층(370)이 위치할 수 있다.
발광 소자층(370)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 물질층을 포함할 수 있다. 발광층(EL)은 서로 다른 색의 광을 내는 복수의 물질층이 적층된 구조를 가질 수도 있다.
발광 소자층(370) 및 화소 정의막(350) 위에는 캐소드 전극(270)이 위치할 수 있다. 캐소드 전극(270)은 모든 화소(PX)에 공통으로 제공될 수 있고 공통 전압(ELVSS)을 인가받을 수 있다. 캐소드 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
캐소드 전극(270)은 투과 영역(TA)에서 제거되어, 캐소드 전극(270)의 끝 부분인 가장자리(271)는 제1 차단층(BL1) 또는 제2 차단층(BL2)의 가장자리와 상하 방향, 제3 방향(z)을 따라 정렬될 수 있다. 이처럼, 캐소드 전극(270)이 투과 영역(TA)에서 제거됨으로써, 투과 영역(TA)의 투과율을 향상시킬 수 있다.
애노드 전극(191), 발광 소자층(370) 및 캐소드 전극(270)은 발광 다이오드(LED)를 이룬다.
실시예에 따른 표시 장치의 스위칭 트랜지스터의 일부인 제1 트랜지스터(TR1)가 산화물 반도체를 포함할 수 있고, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함할 수 있다. 고속 구동을 위해 기존의 약 60Hz의 주파수를 약 120Hz로 높임으로써 동영상의 움직임을 더 자연스럽게 표현할 수 있으나, 이로 인해 구동 전압이 증가하게 된다. 높아진 구동 전압을 보상하기 위해 정지 영상을 구동할 때의 주파수를 낮출 수 있다. 예를 들면, 정지 영상 구동시 약 1Hz로 구동할 수 있다. 이처럼 주파수가 낮아지는 경우 누설 전류가 발생할 수 있다. 일 실시예에 의한 표시 장치에서는 스위칭 트랜지스터인 제1 트랜지스터(TR1)가 산화물 반도체를 포함하도록 함으로써, 누설 전류를 최소화할 수 있다. 또한, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함하도록 함으로써, 높은 전자이동도를 가질 수 있다. 즉, 스위칭 트랜지스터와 구동 트랜지스터가 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있으며 높은 신뢰성을 가질 수 있다.
제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1)과 제2 차단층(BL2)은 배선 영역(WA)에도 위치한다. 배선 영역(WA)에는 게이트선(GL)과 데이터선(DL)이 위치할 수 있다.
투과 영역(TA)에서, 제2 화소 영역(PA2)에 위치하는 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제1 층간 절연막(161), 제3 게이트 절연막(143), 제2 층간 절연막(162)이 제거될 수 있다. 또한, 투과 영역(TA)에서, 제2 화소 영역(PA2)에 위치하는 제2 평탄화막(180) 및 화소 정의막(350)이 제거될 수 있다. 그러나, 이에 한정되지 않으며 제2 화소 영역(PA2)에 위치하는 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제1 층간 절연막(161), 제3 게이트 절연막(143), 제2 층간 절연막(162) 중 적어도 하나의 층은 투과 영역(TA)에서 제거될 수 있고, 제2 화소 영역(PA2)에 위치하는 제2 층간 절연막(162) 및 제2 평탄화막(180) 중 적어도 일부는 투과 영역(TA)에서 제거되지 않을 수 있다.
제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1)의 가장자리 또는 제2 차단층(BL2)의 가장자리 부분이 투과 영역(TA)의 개구부(OPN)를 이룰 수 있다. 앞서 설명한 실시예들에 따른 차단층(BL)과 투과 영역(TA)의 개구부(OPN)의 형상에 관한 특징은 본 실시예에 모두 적용 가능하다.
이처럼, 제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1) 및 제2 차단층(BL2)이 제거된 개구부(OPN)를 가지는 투과 영역(TA)이 위치하고, 기판(SB)의 배면에 위치할 수 있는 광학 장치(도시하지 않음)를 통해 빛이 투과될 수 있다. 광학 장치는 센서, 카메라, 플래시 등일 수 있다.
표시 영역(DA)의 발광 다이오드(LED)와 화소 정의막(350), 투과 영역(TA)을 포함하는 전체 영역 위에는 기판(110) 전면을 덮는 봉지층(600)이 위치한다.
봉지층(600)은 하나 이상의 무기층과 하나 이상의 유기층이 교대로 적층 형성될 수 있고, 무기층 또는 상기 유기층은 각각 복수 개일 수 있다. 도시한 실시예에서, 봉지층(600)은 제1 무기 봉지층(610), 유기 봉지층(620) 및 제2 무기 봉지층(630)을 포함한다. 유기 봉지층(620)은 제1 무기 봉지층(610)과 제2 무기 봉지층(630) 사이에 위치할 수 있다.
제1 무기 봉지층(610)과 제2 무기 봉지층(630)은, 실리콘질화물, 실리콘산화물, 티타늄산화물, 또는 알루미늄산화물 등을 포함할 수 있고, 유기 봉지층(620)은 아크릴 계열 유기층을 포함할 수 있다. 그러나, 봉지층(600)이 포함하는 물질은 이에 한정되지 않으며, 다른 물질을 포함할 수 있다.
봉지층(600)은 표시 장치를 밀봉하여 보호하는 역할을 한다. 봉지층(600) 위에는 실리콘질화물, 실리콘산화물 같은 무기 절연 물질을 포함할 수 있는 제1 보호층(710)이 위치할 수 있다.
제1 보호층(710) 위에는 터치 전극(TE)이 위치할 수 있다. 터치 전극(TE)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 크롬(Cr), 니켈(Ni) 등의 금속을 포함할 수 있다. 터치 전극(TE)은 발광부와 중첩하는 개구를 가진 메시 형태일 수 있다. 터치 전극(TE)은 은 나노와이어(silver nanowire), 탄소 나노튜브(carbon nanotube) 등의 도전성 나노 물질을 포함할 수 있다. 터치 전극(TE)은 ITO, TZO 같은 투명 도전 물질을 포함할 수 있다.
터치 전극(TE)은 터치 전극(TE)과 동일 층 또는 다른 층에 위치하는 배선을 통해 터치 구동부와 전기적으로 연결될 수 있다. 제1 방향(x) 또는 제2 방향(y)으로 인접하는 터치 전극들(TE)은 터치 전극(TE)과 동일 층 또는 다른 층에 위치하는 브리지(bridge)를 통해 전기적으로 연결될 수 있다.
터치 전극(TE) 위에는 제2 보호층(720)이 위치하여, 터치 전극(TE)을 보호할 수 있다.
한편, 제1 표시 영역(DA1)의 제1 화소 영역(PA1)의 단면 구조는 제2 화소 영역(PA2)의 단면 구조에 대응할 수 있다.
그러면, 도 8 내지 도 13을 참고하여, 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 8 및 도 9는 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 10은 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이고, 도 11a 내지 도 11c는 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다. 도 12 및 도 13은 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 8에 도시한 바와 같이, 기판(SB) 중 제1 배리어층(1100) 및 제2 층(110b)을 지지 기판(SS)에 부착한 후, 제2 층(110b) 위에 제2 배리어층(1101), 제2 배리어층(1101) 위에 제1 층(BL11)과 제1 층(BL11) 위에 위치하는 제2 층(BL12)을 포함하는 제1 차단층(BL1)을 형성하고, 제1 차단층(BL1) 위에 버퍼층(111)을 형성하고, 버퍼층(111) 위에 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 형성하고, 애노드 전극(191), 화소 정의막(350) 및 발광 소자층(370)을 형성한다. 이 때, 투과 영역(TA)에서 제2 화소 영역(PA2)에 위치하는 제1 층간 절연막(161), 제3 게이트 절연막(143), 제2 층간 절연막(162)과, 제2 평탄화막(180) 및 화소 정의막(350)이 제거될 수 있다.
도 9에 도시한 바와 같이, 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성한다. 캐소드 전극(270)의 끝 부분인 가장자리(271)는 제1 차단층(BL1)의 가장자리와 상하 방향, 제3 방향(z)을 따라 정렬되도록 형성될 수 있다.
그러면, 도 10을 참고하여, 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성하는 한 방법에 대하여 설명한다.
도 10을 참고하면, 기판(SB) 위에 제1 차단층(BL1)을 형성하고, 그 위에 복수의 절연층과 박막 트랜지스터, 애노드 전극, 유기 발광층 등의 소자층(LL)을 형성하고, 기판(SB) 전면에 캐소드 전극(270)을 형성한다. 그 후, 기판(SB)의 배면에서 차단층(BL)을 마스크로 하여, 레이저를 조사하여, 캐소드 전극(270)의 일부를 제거함으로써, 투과 영역(TA)에서 캐소드 전극(270)을 제거하여, 투과 영역(TA)의 투과율 저하를 방지할 수 있다.
도 11a 내지 도 11c를 참고하여, 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성하는 다른 한 방법에 대하여 설명한다.
도 11a에 도시한 바와 같이, 파인 메탈 마스크(FMM)를 이용하여 투과 영역(TA)에 위치하는 격벽층(WL)을 형성한다. 격벽층(WL)은 약한 점착층(weak adhension layer)일 수 있다.
도 11b를 참고하면, 격벽층(WL)이 형성된 기판(SB) 위에 캐소드 전극(270)을 이루는 금속 입자(P)를 적층한다. 금속 입자(P)는 격벽층(WL)이 위치하지 않는 영역과 격벽층(WL)의 측면까지 적층되어 도 11c에 도시한 바와 같이, 격벽층(WL)의 가장자리와 캐소드 전극(270)의 가장자리(271)가 서로 일치되도록 캐소드 전극(270)이 형성된다.
다음으로, 도 12에 도시한 바와 같이, 표시 영역(DA)의 발광 다이오드(LED)와 화소 정의막(350), 투과 영역(TA)을 포함하는 전체 영역 위에 기판(110) 전면을 덮는 봉지층(600)을 형성하고, 봉지층(600) 위에 제1 보호층(710)을 형성하고, 제1 보호층(710) 위에 터치 전극(TE)을 형성하고, 터치 전극(TE) 위에 제2 보호층(720)을 형성하고, 지지 기판(SS)을 제거한다.
도 13에 도시한 바와 같이, 지지 기판(SS)을 제거한 후에, 기판(SB)의 제1 배리어층(1100) 및 제2 층(110b) 아래에 제2 차단층(BL2)을 포함하는 제1 층(110a)을 부착하여, 도 7에 도시한 표시 장치를 형성한다. 이 때, 제1 층(110a)의 아래에 위치하는 제2 차단층(BL2)과 기판(SB) 위에 위치하는 제1 차단층(BL1)의 가장자리는 상하 방향, 제3 방향(z)을 따라 서로 정렬되도록 부착할 수 있다. 그러나, 제1 층(110a)의 아래에 위치하는 제2 차단층(BL2)과 기판(SB) 위에 위치하는 제1 차단층(BL1)의 가장자리는 상하 방향, 제3 방향(z)을 따라 서로 일렬 정렬되지 않을 수도 있다.
그러면, 도 14를 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 14는 다른 한 실시예에 따른 표시 장치의 제2 표시 영역의 일부에 대한 단면도이다.
도 14를 참고하면, 본 실시예에 따른 표시 장치는 기판(SB) 및 그 위에 형성된 여러 층, 배선, 소자를 포함한다. 소자들은 트랜지스터(TR), 커패시터(CP), 발광 다이오드(LED)를 포함할 수 있다.
기판(SB)은 유리 등의 절연 물질을 포함할 수 있고 광학적으로 투명할 수 있다.
기판(SB) 위에는 배리어층(1101)이 위치한다. 배리어층(1101)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 예를 들어, 배리어층(1101)은 실리콘산화물, 실리콘질화물, 실리콘질산화물, 비정질 실리콘 중 적어도 하나를 포함할 수 있다.
배리어층(1101) 위에는 제1 차단층(BL1)이 위치하고, 기판(SB)의 아래에는 제2 차단층(BL2)이 위치한다.
제1 차단층(BL1)과 제2 차단층(BL2)은 기판(SB) 하부로부터 빛이 유입되어 시인되는 것을 방지할 수 있다. 특히, 제1 차단층(BL1)과 제2 차단층(BL2)은 투과 영역(TA)을 제외한 제2 화소 영역(PA2)과 배선 영역(WA)에 위치하여, 투과 영역(TA) 주변의 빛샘을 방지하여, 투과 영역(TA) 아래에 위치하는 전자 기기의 불필요한 외부 빛에 의한 성능 저하를 방지할 수 있다. 제1 차단층(BL1)과 제2 차단층(BL2)은 상하 방향, 제3 방향(z)을 따라 서로 정렬될 수 있다.
제1 차단층(BL1)은 제2 배리어층(1101) 위에 위치하는 제1 층(BL11)과 제1 층(BL11) 위에 위치하는 제2 층(BL12)을 포함하고, 제2 차단층(BL2)은 기판(SB) 아래에 위치하는 제3 층(BL21)과 제3 층(BL21) 아래에 위치하는 제4 층(BL22)을 포함한다.
제1 차단층(BL1)의 제1 층(BL11)은 비정질 실리콘을 포함할 수 있다. 제1 차단층(BL1)의 제2 층(BL12)은 금속을 포함할 수 있다. 예를 들어, 차단층(BL)의 제2 차단층(BL2)은 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등을 포함할 수 있다.
제1 차단층(BL1)의 제1 층(BL11)의 두께는 약 20Å 보다 크고 약 300Å 보다 작을 수 있다.
제1 차단층(BL1)의 제2 층(BL12)의 흡수 계수(k)는 제1 차단층(BL1)의 제1 층(BL11)의 흡수 계수(k)보다 클 수 있다. 제1 층(BL11)과 제2 층(BL12)의 흡수 계수는 가시 광선 영역, 예를 들어 약 380nm 내지 약 780nm의 파장 범위의 빛을 기준으로 측정할 수 있다.
이처럼, 제1 차단층(BL1)이 흡수 계수(k)의 값이 작은 제1 층(BL11)과 흡수 계수(k)가 큰 제2 층(BL12)을 포함함으로써, 제1 차단층(BL1)의 제1 층(BL11)을 통과한 빛을 흡수 계수(k)가 큰 제2 층(BL12)이 흡수할 수 있고, 제2 층(BL12) 표면에서 반사된 빛의 일부분은 제1 층(BL11)에서 반사된 빛과 서로 상쇄 간섭됨으로써, 표시 장치의 하부에서 유입된 빛이 제1 차단층(BL1)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있다.
제2 차단층(BL2)의 제3 층(BL21)은 몰리브덴 탄탈륨 산화물(Molybdenum Tantalum Oxide)(MoTaOx)일 수 있고, 제2 차단층(BL2)의 제3 층(BL21) 내의 탄탈륨 함량은 약 8wt%이상일 수 있다. 제2 차단층(BL2)의 제3 층(BL21)은 몰리브덴 탄탈륨 산화물(Molybdenum Tantalum Oxide)(MoTaOx)일 수 있고, 제2 차단층(BL2)의 제3 층(BL21) 내의 탄탈륨 함량이 약 8wt%이상일 경우, 약 450℃의 고온 공정 후에도 제1 차단층(BL1)의 광학 특성이 유지될 수 있다.
제2 차단층(BL2)의 제3 층(BL21)의 두께는 약 400nm 내지 약 700nm일 수 있다. 제2 차단층(BL2)의 제3 층(BL21)의 굴절률(Refractive index)은 약 2 내지 약 3, 보다 구체적으로 약 2.2 내지 약 2.6, 보다 구체적으로 약 2.46일 수 있고, 제2 차단층(BL2)의 제3 층(BL21)의 흡광 계수(extinction coefficient)는 약 0.5 내지 약 0.9, 보다 구체적으로 약 0.67일 수 있다.
제2 차단층(BL2)의 제4 층(BL22)은 실리콘 산화물을 포함할 수 있고, 제2 차단층(BL2)의 제4 층(BL22)의 두께는 약 20Å 내지 약 300Å의 범위 내에 있을 수 있다.
이처럼, 제2 차단층(BL2)이 제3 층(BL21)의 흡광 계수가 약 0.5 내지 약 0.9, 보다 구체적으로 약 0.67인 바, 표시 장치의 하부에서 유입된 빛은 제2 차단층(BL2)의 제3 층(BL21)에서 흡수될 수 있고, 제2 차단층(BL2)의 제3 층(BL21)에서 흡수되지 않고 반사된 빛은 제2 차단층(BL2)의 제4 층(BL22)에서 반사된 빛과 서로 상쇄 간섭됨으로써, 표시 장치의 하부에서 유입된 빛이 제2 차단층(BL2)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있다.
실시예에 따른 표시 장치에 따르면 기판(SB)의 위에 위치하는 제1 차단층(BL1)과 기판(SB) 아래에 제2 차단층(BL2)을 포함함으로써, 표시 장치의 하부에서 유입된 빛이 기판(SB)을 통과하여 발광부에 입사되거나 투과 영역(TA) 주변에서 빛이 시인되는 것을 방지함과 동시에, 표시 장치의 하부에서 유입된 빛이 제1 차단층(BL1) 및 2 차단층(BL2)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있고, 이에 의해 불필요한 외부 빛의 유입에 따른 광학 장치의 품질 저하를 방지할 수 있다.
제2 배리어층(1101)과 제1 차단층(BL1) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산화물(SiOx), 실리콘질산화물(SiON) 등을 포함할 수 있다.
버퍼층(111) 위에는 트랜지스터(TR)의 반도체층(AL)이 위치할 수 있다. 반도체층(AL)은 채널 영역과 그 양측의 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(AL)은 다결정 규소를 포함할 수 있다. 이외에도 반도체층(AL)은 비정질 규소, 산화물 반도체 같은 반도체 물질을 포함할 수 있다.
반도체층(AL) 위에는 무기 절연 물질을 포함할 수 있는 게이트 절연막(141)이 위치할 수 있다. 예를 들어, 게이트 절연막(141)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함하는 단일층 또는 다층 구조일 수 있다.
게이트 절연막(141) 위에는 트랜지스터(TR)의 제1 게이트 전극(GE), 게이트선(GL) 등을 포함할 수 있는 제1 도전체가 위치할 수 있다. 제1 게이트 전극(GE)은 반도체층(AL)의 채널 영역과 중첩할 수 있다. 제1 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속을 포함하는 단일층 또는 다층 구조일 있다.
제1 도전체 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다.
제1 층간 절연막(161) 위에는 제1 게이트 전극(GE1)과 중첩하는 제2 게이트 전극(GE2)을 포함하는 제2 도전체가 위치할 수 있다. 제2 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속을 포함할 수 있다.
제2 도전체 위에는 제2 층간 절연막(162)이 위치한다. 제2 층간 절연막(162)은 실리콘질화물, 실리콘산화물, 실리콘질산화물 등을 포함할 수 있다. 제2 층간 절연막(162)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다.
제2 층간 절연막(162) 위에는 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE), 데이터선(DL), 구동 전압선 등을 포함할 수 있는 제3 도전체가 위치할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 제1 층간 절연막(161) 및 제2 층간 절연막(162)에 형성된 접촉구를 통해 반도체층(AL)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 제3 도전체는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 예를 들어, 제3 도전체는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금을 포함하는 하부막, 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속을 포함하는 중간막, 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속을 포함하는 상부막의 삼중막 구조일 수 있다.
게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 반도체층(AL)과 함께 트랜지스터(TR)를 이룬다. 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)은 이들 사이의 제1 층간 절연막(161)과 함께 커패시터(CP)를 이룰 수 있다. 화소 회로를 구성하는 이러한 트랜지스터(TR) 및 커패시터(CP)는 제2 화소 영역(PA2)에 위치할 수 있고, 투과 영역(TA)에는 위치하지 않는다.
제2 층간 절연막(162) 및 제3 도전체 위에는 유기 절연 물질을 포함할 수 있는 평탄화막(180)이 위치할 수 있다. 평탄화막(180)은 그 위에 형성될 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화하는 역할을 할 수 있다. 예를 들어, 평탄화막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
평탄화막(180) 위에는 화소(PX)의 발광 다이오드(LED)의 애노드 전극(191)이 위치할 수 있다. 애노드 전극(191)은 화소(PX)마다 개별적으로 제공될 수 있다. 애노드 전극(191)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다.
애노드 전극(191) 위에는 화소 정의막(350)이 위치할 수 있다. 화소 정의막(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 정의막(350)에는 개구가 형성되어 있으며, 화소 정의막(350)의 개구는 애노드 전극(191)과 중첩할 수 있다. 화소 정의막(350)의 개구 내에는 발광 소자층(370)이 위치할 수 있다.
발광 소자층(370)은 적색, 녹색 및 청색 등의 기본 색의 광을 고유하게 내는 물질층을 포함할 수 있다. 발광 소자층(370)은 서로 다른 색의 광을 내는 복수의 물질층이 적층된 구조를 가질 수도 있다.
발광 소자층(370) 및 화소 정의막(350) 위에는 캐소드 전극(270)이 위치할 수 있다. 캐소드 전극(270)은 모든 화소(PX)에 공통으로 제공될 수 있고 공통 전압(ELVSS)을 인가받을 수 있다. 캐소드 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
캐소드 전극(270)은 투과 영역(TA)에서 제거되어, 캐소드 전극(270)의 끝 부분인 가장자리(271)는 제1 차단층(BL1) 또는 제2 차단층(BL2)의 가장자리와 상하 방향, 제3 방향(z)을 따라 정렬될 수 있다. 이처럼, 캐소드 전극(270)이 투과 영역(TA)에서 제거됨으로써, 투과 영역(TA)의 투과율을 향상시킬 수 있다.
애노드 전극(191), 발광 소자층(370) 및 캐소드 전극(270)은 발광 다이오드(LED)를 이룬다.
제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1) 및 제2 차단층(BL2)은 배선 영역(WA)에도 위치한다. 배선 영역(WA)에는 게이트선(GL)과 데이터선(DL)이 위치할 수 있다.
투과 영역(TA)에서, 제2 화소 영역(PA2)에 위치하는 게이트 절연막(141) 및 제1 층간 절연막(161)이 제거될 수 있다. 또한, 투과 영역(TA)에서, 평탄화막(180), 그리고 화소 정의막(350)이 제거될 수 있다. 그러나, 이에 한정되지 않으며, 제2 화소 영역(PA2)에 위치하는 게이트 절연막(141), 제1 층간 절연막(161) 및 제2 층간 절연막(162), 평탄화막(180), 그리고 화소 정의막(350) 중 적어도 하나의 층은 투과 영역(TA)에서 제거될 수 있고, 제거되지 않을 수도 있다.
제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1) 또는 제2 차단층(BL2)의 가장자리 부분이 투과 영역(TA)의 개구부(OPN)를 이룰 수 있다.
앞서 설명한 실시예들에 따른 제1 차단층(BL1) 및 제2 차단층(BL2)과 투과 영역(TA)의 개구부(OPN)의 형상에 관한 특징은 본 실시예에 모두 적용 가능하다.
이처럼, 제2 화소 영역(PA2)에 위치하는 제1 차단층(BL1) 및 제2 차단층(BL2)이 제거된 개구부(OPN)를 가지는 투과 영역(TA)이 위치하고, 기판(SB)의 배면에 위치할 수 있는 광학 장치(도시하지 않음)를 통해 빛이 투과될 수 있다. 광학 장치는 센서, 카메라, 플래시 등일 수 있다.
또한, 제1 차단층(BL1) 및 제2 차단층(BL2)이 제거된 투과 영역(TA)에서, 유기 절연막일 수 있는 평탄화막(180) 및 화소 정의막(350)과 함께 무기 절연막일 수 있는 게이트 절연막(141), 제1 층간 절연막(161) 및 제2 층간 절연막(162)도 함께 제거되어, 투과 영역(TA)의 빛의 투과율을 높일 수 있다.
도시하지는 않았지만, 표시 영역(DA)의 발광 다이오드(LED)와 화소 정의막(350), 투과 영역(TA)을 포함하는 전체 영역 위에는 기판(110) 전면을 덮는 박막 봉지층 또는 봉지 기판이 위치할 수 있다. 봉지 기판이 위치하는 경우, 유리 프리트(frit)를 이용할 수 있다.
또한 도시하지는 않았지만, 박막 봉지층 또는 봉지 기판 위에 터치층 또는 터치 배선을 포함하는 터치 기판이 위치할 수 있다.
한편, 제1 표시 영역(DA1)의 제1 화소 영역(PA1)의 단면 구조는 제2 화소 영역(PA2)의 단면 구조에 대응할 수 있다.
앞서 설명한 실시예들에 따른 표시 장치의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 15 내지 도 19c를 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법에 대하여 설명한다. 도 15 내지 도 17은 다른 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 18은 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이고, 도 19a 내지 도 19c는 한 실시예에 따른 표시 장치의 제조 공정 일부를 설명하기 위한 개념도이다.
도 15에 도시한 바와 같이, 기판(SB) 아래에, 제3 층(BL21)과 제3 층(BL21) 아래에 위치하는 제4 층(BL22)을 포함하는 제2 차단층(BL2)을 형성한다. 제2 차단층(BL2)의 제3 층(BL21)은 몰리브덴 탄탈륨 산화물(Molybdenum Tantalum Oxide)(MoTaOx)일 수 있고, 제2 차단층(BL2)의 제3 층(BL21) 내의 탄탈륨 함량은 약 8wt%이상일 수 있고, 제2 차단층(BL2)의 제4 층(BL22)은 실리콘 산화물을 포함할 수 있다.
도 16에 도시한 바와 같이, 기판(SB) 위에 배리어층(1101)을 형성하고, 배리어층(1101) 위에 제1 층(BL11)과 제1 층(BL11) 위에 위치하는 제2 층(BL12)을 포함하는 제1 차단층(BL1)을 형성한다. 제1 차단층(BL1)의 제1 층(BL11)은 비정질 실리콘을 포함하고 제1 차단층(BL1)의 제2 층(BL12)은 금속을 포함하도록 형성될 수 있다.
제1 차단층(BL1)의 제1 층(BL11)의 두께는 약 20Å 보다 크고 약 300Å 보다 작을 수 있다.
제1 차단층(BL1)의 제2 층(BL12)의 흡수 계수(k)는 제1 차단층(BL1)의 제1 층(BL11)의 흡수 계수(k)보다 클 수 있다. 제1 층(BL11)과 제2 층(BL12)의 흡수 계수는 가시 광선 영역, 예를 들어 약 380nm 내지 약 780nm의 파장 범위의 빛을 기준으로 측정할 수 있다.
도 17에 도시한 바와 같이, 제2 배리어층(1101)과 제1 차단층(BL1) 위에 버퍼층(111)을 형성하고, 버퍼층(111) 위에 트랜지스터(TR)를 형성하고, 평탄화막(180) 위에 발광 다이오드(LED)의 애노드 전극(191)을 형성하고, 애노드 전극(191) 위에 화소 정의막(350)을 형성하고, 화소 정의막(350)의 개구 내에 발광 소자층(370)을 형성한다.
다음으로 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성한다.
그러면, 도 18을 참고하여, 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성하는 한 방법에 대하여 설명한다.
도 18을 참고하면, 기판(SB) 아래에 제2 차단층(BL2)을 형성하고, 기판(SB) 위에 제1 차단층(BL1)을 형성한 후, 그 위에 복수의 절연층과 박막 트랜지스터, 애노드 전극, 유기 발광층 등의 소자층(LL)을 형성하고, 기판(SB) 전면에 캐소드 전극(270)을 형성한다. 그 후, 기판(SB)의 배면에서 제1 차단층(BL1) 및 제2 차단층(BL2)을 마스크로 하여, 레이저를 조사하여, 캐소드 전극(270)의 일부를 제거함으로써, 투과 영역(TA)에서 캐소드 전극(270)을 제거하여, 투과 영역(TA)의 투과율 저하를 방지할 수 있다.
도 19a 내지 도 19c를 참고하여, 발광 소자층(370) 및 화소 정의막(350) 위에 캐소드 전극(270)을 형성하는 다른 한 방법에 대하여 설명한다.
도 19a에 도시한 바와 같이, 기판(SB) 아래에 제2 차단층(BL2)을 형성하고, 기판(SB) 위에 제1 차단층(BL1)을 형성한 후, 그 위에 복수의 절연층과 박막 트랜지스터, 애노드 전극, 유기 발광층 등의 소자층(LL)을 형성하고, 파인 메탈 마스크(FMM)를 이용하여 투과 영역(TA)에 위치하는 격벽층(WL)을 형성한다. 격벽층(WL)은 약한 점착층(weak adhension layer)일 수 있다.
도 19b를 참고하면, 격벽층(WL)이 형성된 기판(SB) 위에 캐소드 전극(270)을 이루는 금속 입자(P)를 적층한다. 금속 입자(P)는 격벽층(WL)이 위치하지 않는 영역과 격벽층(WL)의 측면까지 적층되어 도 19c에 도시한 바와 같이, 격벽층(WL)의 가장자리와 캐소드 전극(270)의 가장자리(271)가 서로 일치되도록 캐소드 전극(270)이 형성된다.
그러면, 표 1을 참고하여, 한 실험예에 대하여 설명한다. 본 실험예에서는 다른 조건은 동일하게 하면서, 제1 차단층(BL1)의 제1 층(BL11)의 두께와 제2 차단층(BL2)의 제4 층(BL22)의 두께를 변화시키면서 기판(SB) 표면에서의 빛의 반사율의 값을 측정하였다. 시뮬레이션의 값과 실제 제품의 측정 값을 각각 아래의 표 1에 나타내었다.
No 층의 두께 반사율
BL11 BL22 시뮬레이션 측정
1 50 50 20.6 15.67
2 50 100 17.3 14.83
3 50 150 15.1 14.15
4 100 50 11.6 10.93
5 100 100 9.9 10.38
6 100 150 10.4 10.32
7 125 50 10.7 10
8 125 100 11 9.91
9 150 50 12.1 9.91
10 150 100 14.6 10.57
11 150 150 19 12.64
표 1을 참고하면, 실시예들에 따른 표시 장치와 같이, 제1 차단층(BL1)의 제1 층(BL11)의 두께가 약 20Å 보다 크고 약 300Å 보다 작고, 제2 차단층(BL2)의 제4 층(BL22)의 두께가 약 20Å 내지 약 300Å의 범위 내에 있을 경우, 입사된 빛의 반사율이 12보다 작은 값을 가질 수 있음을 알 수 있었고, 이에 따라 표시 장치의 하부에서 유입된 빛이 제1 차단층(BL1) 및 제2 차단층(BL2)에서 반사되어 기판(SB) 아래에 위치하는 광학 장치 쪽으로 유입되는 것을 방지할 수 있음을 알 수 있었다.이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 표시 장치 1100, 1101: 배리어층
111, 111a, 111b: 버퍼층
BL1, BL2, BL11, BL12, BL21, BL22: 차단층
DA1, DA2: 표시 영역 PA1, PA2: 화소 영역
PX: 화소 SB: 기판
TA: 투과 영역 WA: 배선 영역
OPN: 개구부

Claims (20)

  1. 표시 영역과 투과 영역을 포함하는 기판,
    상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 위에 위치하는 제1 차단층,
    상기 기판의 상기 표시 영역에 위치하고, 상기 기판의 아래에 위치하는 제2 차단층,
    상기 제1 차단층 위에 위치하는 절연층,
    상기 절연층 위에 위치하는 트랜지스터, 그리고
    상기 트랜지스터에 연결되어 있는 발광 소자를 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 차단층은 상기 기판 위에 위치하는 제1 층과 상기 제1 층 위에 위치하는 제2 층을 포함하고,
    상기 제2 차단층은 상기 기판 아래에 위치하는 제3 층과 상기 제3 층 아래에 위치하는 제4 층을 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1 차단층은 금속을 포함하고, 상기 제2 차단층은 금속 산화물을 포함하는 표시 장치.
  4. 제2항에서,
    상기 제1 차단층의 상기 제1 층은 비정질 실리콘을 포함하고,
    상기 제1 차단층의 상기 제2 층은 금속을 포함하는 표시 장치.
  5. 제4항에서,
    상기 제2 차단층의 상기 제3 층은 금속 산화물을 포함하고,
    상기 제2 차단층의 상기 제4 층은 실리콘 산화물을 포함하는 표시 장치.
  6. 제5항에서,
    상기 제2 차단층의 상기 제3 층의 상기 금속 산화물은 몰리브덴 탄탈륨 산화물이고, 상기 금속 산화물 내의 탄탈륨 함량이 8wt%이상인 표시 장치.
  7. 제6항에서,
    상기 제2 차단층의 상기 제3 층의 굴절률은 약 2.2 내지 약 2.6인 표시 장치.
  8. 제7항에서,
    상기 제2 차단층의 상기 제3 층의 굴절률은 약 2.46인 표시 장치.
  9. 제6항에서,
    상기 제2 차단층의 상기 제3 층의 흡광 계수는 약 0.5 내지 약 0.9인 표시 장치.
  10. 제6항에서,
    상기 제2 차단층의 상기 제3 층의 흡광 계수는 약 0.67인 표시 장치.
  11. 제6항에서,
    상기 금속은 몰리브덴, 알루미늄, 티타늄, 구리 중 적어도 하나를 포함하는 표시 장치.
  12. 제5항에서,
    상기 제1 차단층의 상기 제1 층의 두께는 약 20Å 보다 크고 약 300Å 보다 작은 표시 장치.
  13. 제12항에서,
    상기 제2 차단층의 상기 제4 층의 두께는 약 20Å 내지 약 300Å의 범위 내인 표시 장치.
  14. 제1 화소 영역을 포함하는 제1 표시 영역,
    서로 이웃하는 제2 화소 영역 및 투과 영역을 포함하는 제2 표시 영역,
    상기 제2 표시 영역과 중첩하는 광학 장치, 그리고
    상기 제2 표시 영역의 상기 제2 화소 영역에 위치하고, 상기 기판의 위에 위치하는 제1 차단층과 상기 기판의 아래에 위치하는 제2 차단층을 포함하는 표시 장치.
  15. 제14항에서,
    상기 제1 차단층과 상기 제2 차단층은 상기 투과 영역과 중첩하는 개구부를 가지고,
    상기 개구부는 십자 형태의 평면 형태를 가지는 표시 장치.
  16. 제15항에서,
    상기 개구부의 가장자리는 올록부와 볼록부가 반복되는 평면 형상을 가지는 십자 형태의 평면 형태를 가지는 표시 장치.
  17. 제14항에서,
    상기 제1 차단층과 상기 제2 차단층은 상기 투과 영역과 중첩하는 개구부를 가지고,
    상기 개구부는 원형 또는 타원형의 평면 형태를 가지는 표시 장치.
  18. 제14항에서,
    상기 제1 차단층은 상기 기판 위에 위치하는 제1 층과 상기 제1 층 위에 위치하는 제2 층을 포함하고,
    상기 제2 차단층은 상기 기판 아래에 위치하는 제3 층과 상기 제3 층 아래에 위치하는 제4 층을 포함하는 표시 장치.
  19. 제18항에서,
    상기 제1 차단층의 상기 제1 층은 비정질 실리콘을 포함하고,
    상기 제1 차단층의 상기 제2 층은 금속을 포함하고,
    상기 제2 차단층의 상기 제3 층은 금속 산화물을 포함하고,
    상기 제2 차단층의 상기 제4 층은 실리콘 산화물을 포함하는 표시 장치.
  20. 제19항에서,
    상기 제2 차단층의 상기 제3 층의 상기 금속 산화물은 몰리브덴 탄탈륨 산화물이고, 상기 금속 산화물 내의 탄탈륨 함량이 8wt%이상인 표시 장치.
KR1020210035334A 2021-03-18 2021-03-18 표시 장치 KR20220131428A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210035334A KR20220131428A (ko) 2021-03-18 2021-03-18 표시 장치
US17/572,779 US20220302420A1 (en) 2021-03-18 2022-01-11 Display device
CN202210264822.5A CN115117271A (zh) 2021-03-18 2022-03-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210035334A KR20220131428A (ko) 2021-03-18 2021-03-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20220131428A true KR20220131428A (ko) 2022-09-28

Family

ID=83285134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210035334A KR20220131428A (ko) 2021-03-18 2021-03-18 표시 장치

Country Status (3)

Country Link
US (1) US20220302420A1 (ko)
KR (1) KR20220131428A (ko)
CN (1) CN115117271A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220090859A (ko) * 2020-12-23 2022-06-30 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN115117271A (zh) 2022-09-27
US20220302420A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
KR102668184B1 (ko) 표시 장치
JP4263435B2 (ja) 有機電界発光素子
KR100527195B1 (ko) 유기전계 발광표시장치
US11730010B2 (en) Display device with island-shape spacers in non-display area
US11956997B2 (en) Display device
KR20120037738A (ko) 유기전계 발광소자
CN112447815A (zh) 显示设备
KR102117299B1 (ko) 디스플레이 장치
KR102023546B1 (ko) 디스플레이 장치
US11502147B2 (en) Display device
KR20220131428A (ko) 표시 장치
KR101680704B1 (ko) 유기전계 발광소자
CN113851507A (zh) 透明显示装置
KR102510566B1 (ko) 거울형 표시장치
KR20220037550A (ko) 디스플레이 장치 및 그 제조방법
KR102174961B1 (ko) 유기전계 발광소자
US20220165984A1 (en) Display device
US20220384547A1 (en) Display apparatus
WO2021024722A1 (ja) 表示装置
KR20220016400A (ko) 표시 장치
US11641767B2 (en) Display device
US11825708B2 (en) Display panel and display device including first and second wirings
KR20220061338A (ko) 디스플레이 장치 및 전자기기
KR20240029790A (ko) 표시 장치
KR20230052363A (ko) 곡면 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination