KR20220127076A - 컨트롤러 및 컨트롤러의 동작 방법 - Google Patents

컨트롤러 및 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR20220127076A
KR20220127076A KR1020210031640A KR20210031640A KR20220127076A KR 20220127076 A KR20220127076 A KR 20220127076A KR 1020210031640 A KR1020210031640 A KR 1020210031640A KR 20210031640 A KR20210031640 A KR 20210031640A KR 20220127076 A KR20220127076 A KR 20220127076A
Authority
KR
South Korea
Prior art keywords
host
write
controller
size
command
Prior art date
Application number
KR1020210031640A
Other languages
English (en)
Inventor
이세호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210031640A priority Critical patent/KR20220127076A/ko
Priority to US17/461,451 priority patent/US11922062B2/en
Priority to CN202111200418.3A priority patent/CN115080457A/zh
Publication of KR20220127076A publication Critical patent/KR20220127076A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

본 발명은 컨트롤러 및 컨트롤러의 동작 방법에 관한 것이다.
본 발명의 일측면에 따르면, 메모리 장치를 제어하는 컨트롤러에 있어서, 호스트로부터 수신된 라이트 커맨드를 페치(fetch)하는 호스트 인터페이스; 및 상기 페치된 라이트 커맨드에 응하여 상기 메모리 장치의 라이트 동작을 제어하는 프로세서를 포함하고, 상기 호스트 인터페이스는 상기 프로세서의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰 경우 상기 라이트 커맨드에 대한 완료 응답의 지연 시간을 결정하고, 완료 응답을 지연시킨 후 완료 신호를 상기 호스트로 제공할 수 있다.

Description

컨트롤러 및 컨트롤러의 동작 방법{CONTROLLER AND OPERATION METHOD THEREOF}
본 발명은 컨트롤러 및 컨트롤러의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 호스트 요청에 대한 메모리 시스템의 서비스 품질(quality of service)을 향상시킬 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공하고자 한다.
본 발명의 실시 예에 따르면, 메모리 장치를 제어하는 컨트롤러는 호스트로부터 수신된 라이트 커맨드를 페치(fetch)하는 호스트 인터페이스; 및 상기 페치된 라이트 커맨드에 응하여 상기 메모리 장치의 라이트 동작을 제어하는 프로세서를 포함하고, 상기 호스트 인터페이스는 상기 프로세서의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰 경우 상기 라이트 커맨드에 대한 완료 응답의 지연 시간을 결정하고, 완료 응답을 지연시킨 후 완료 신호를 상기 호스트로 제공할 수 있다.
또한, 상기 호스트 인터페이스는 상기 완료 응답의 지연 시간을 결정하고, 완료 신호를 출력하는 HIL코어; 및 상기 HIL코어로부터 획득한 완료 신호를 상기 지연 시간만큼 지연시킨 후 호스트로 제공하는 커맨드 상태 스케줄러를 포함할 수 있다.
또한, 상기 HIL코어는 상기 호스트로부터 상기 라이트 커맨드에 연관된 라이트 데이터를 수신한 후 완료 신호를 상기 커맨드 상태 스케줄러로 출력할 수 있다.
또한, 상기 호스트 인터페이스는 상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정할 수 있다.
또한, 상기 호스트 인터페이스는 호스트로부터 수신되었으나 페치되지 않은 커맨드의 수, 최근 페치된 커맨드들 중 라이트 커맨드의 비율 및 페치된 라이트 커맨드의 데이터 크기에 기초하여 상기 예상 요구 버퍼 크기를 결정할 수 있다.
또한, 상기 컨트롤러는 호스트 라이트 버퍼를 더 포함하고, 상기 호스트 인터페이스는 상기 호스트 라이트 버퍼의 크기, 할당된 버퍼 크기 및 상기 예상 요구 버퍼 크기에 기초하여 상기 프리 버퍼 크기를 결정할 수 있다.
또한, 상기 호스트 인터페이스는 상기 프리 버퍼 크기가 버퍼 임계값 이상이면 상기 지연 시간을 '0'으로 결정할 수 있다.
또한, 상기 컨트롤러는 호스트 라이트 버퍼를 더 포함하고, 상기 버퍼 임계값은 상기 호스트 라이트 버퍼의 크기, 메모리 장치에 동시에 프로그램될 수 있는 데이터 크기에 기초할 수 있다.
또한, 상기 프로세서는 내부 백그라운드 동작 작업량 및 호스트 라이트 동작 작업량을 비교하여 백그라운드 플래그를 설정하고 상기 호스트 인터페이스는 상기 백그라운드 플래그를 참조하여 상기 프로세서의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰지 여부를 판단할 수 있다.
또한, 상기 프로세서는 이전 희생 블록을 위한 가비지 콜렉션 동작을 완료한 후 다음 희생 블록을 선택할 때마다 상기 이전 희생 블록에서 타겟 블록으로 복사된 유효 페이지 수 및 상기 가비지 콜렉션 동작을 수행하는 동안 호스트의 라이트 커맨드에 응하여 메모리 장치에 저장된 페이지 수를 비교함으로써 상기 백그라운드 플래그를 설정할 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치를 제어하는 컨트롤러의 동작 방법은 호스트로부터 수신된 라이트 커맨드를 페치하는 단계; 상기 페치된 라이트 커맨드에 응하여 상기 메모리 장치의 라이트 동작을 제어하는 단계; 및 상기 컨트롤러의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰 경우 상기 라이트 커맨드에 대한 완료 응답의 지연시간을 결정하는 단계; 및 상기 완료 응답을 지연시킨 후 완료 신호를 호스트로 제공하는 단계를 포함할 수 있다.
또한, 상기 동작 방법은 상기 호스트로부터 상기 라이트 커맨드에 연관된 라이트 데이터를 수신하는 단계를 더 포함하고, 상기 라이트 커맨드에 대한 완료 응답을 지연시킨 후 완료 신호를 호스트로 제공하는 단계는 상기 라이트 데이터를 수신하는 단계 이후에 수행되는 동작 방법이 제공될 수 있다.
또한, 상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정하는 단계를 더 포함할 수 있다.
또한, 호스트로부터 수신되었으나 페치되지 않은 커맨드의 수, 최근 페치된 커맨드들 중 라이트 커맨드의 비율 및 페치된 라이트 커맨드의 데이터 크기에 기초하여 상기 예상 요구 버퍼 크기를 결정하는 단계를 더 포함할 수 있다.
또한, 상기 컨트롤러에 포함되는 호스트 라이트 버퍼의 크기, 할당된 버퍼 크기 및 상기 예상 요구 버퍼 크기에 기초하여 상기 프리 버퍼 크기를 결정하는 단계를 더 포함할 수 있다.
또한, 상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정하는 단계는 상기 프리 버퍼 크기가 버퍼 임계값 이상이면 상기 지연 시간을 '0'으로 결정하는 단계를 포함할 수 있다.
또한, 상기 버퍼 임계값은 컨트롤러에 포함되는 호스트 라이트 버퍼의 크기, 메모리 장치에 동시에 프로그램될 수 있는 데이터 크기에 기초할 수 있다.
또한, 상기 백그라운드 동작 작업량 및 호스트 라이트 동작 작업량을 비교하여 백그라운드 플래그를 설정하는 단계; 및 상기 백그라운드 플래그를 참조하여 내부 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰지 여부를 판단하는 단계를 더 포함할 수 있다.
또한, 상기 백그라운드 플래그를 설정하는 단계는 이전 희생 블록을 위한 가비지 콜렉션 동작을 완료한 후 다음 희생 블록을 선택하는 단계; 상기 이전 희생 블록에서 타겟 블록으로 복사된 유효 페이지 수 및 상기 가비지 콜렉션 동작을 수행하는 동안 호스트의 라이트 커맨드에 응하여 메모리 장치에 저장된 페이지 수를 비교하는 단계를 포함할 수 있다.
본 발명은 호스트 요청에 대한 메모리 시스템의 서비스 품질을 향상시킬 수 있는 컨트롤러 및 컨트롤러의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 개략적으로 도시한 도면이다.
도 2는 커맨드 큐 인터페이스 동작을 설명하기 위한 도면이다.
도 3은 도 1을 참조하여 설명된 컨트롤러(130)를 상세히 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 설명하기 위한 도면이다.
도 5 내지 도 9는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 상세히 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(110)을 포함하는 데이터 처리 시스템(100)의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예를 들어 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함할 수 있다.
호스트(102)는 적어도 하나의 운영 시스템(OS: operating system)을 포함할 수 있다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다.
예를 들어, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 메모리 시스템(110)에 대한 사용자의 요청에 상응하는 동작을 수행하기 위해 운영 시스템을 실행할 수 있다.
메모리 시스템(110)은 호스트(102)의 요청에 응하여 호스트(102)의 데이터를 저장하기 위해 동작할 수 있다. 예를 들어, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Serial Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
메모리 시스템(110)은 다양한 종류의 저장 장치에 의해 구현될 수 있다. 예를 들어, 상기 저장 장치는 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
메모리 시스템(110)은 NVMe와 같은 프로토콜을 지원하는 커맨드 큐 인터페이스를 사용하여 호스트(102)와 통신할 수 있다. 커맨드 큐 인터페이스는, 요청된 커맨드의 입력을 위한 서브미션 큐(submission queue) 및 해당 커맨드의 처리 결과를 기록하기 위한 컴플리션 큐(completion queue)를 포함하는 큐 페어(queue pair)에 기초하여 호스트(102)와 메모리 시스템(110) 간 인터페이싱을 지원할 수 있다. 호스트(102)와 메모리 시스템(110)의 인터페이싱은 도 2를 참조하여 상세히 설명된다.
메모리 시스템(110)은 메모리 장치(150) 및 컨트롤러(130)를 포함할 수 있다. 메모리 장치(150)는 호스트(102)를 위한 데이터를 저장할 수 있으며, 컨트롤러(130)는 메모리 장치(150)로의 데이터 저장을 제어할 수 있다.
컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 사용되면, 메모리 시스템(110)에 연결된 호스트(102)의 동작 속도는 향상될 수 있다. 게다가, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있다. 예를 들어, 컨트롤러(130) 및 메모리 장치(150)는 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 장치(150)는 비휘발성 메모리 장치일 수 있으며, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있다. 메모리 장치(150)는 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장할 수 있고, 리드 동작을 통해 호스트(102)로 메모리 장치(150)에 저장된 데이터를 제공할 수 있다. 메모리 장치(150)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 복수의 페이지들을 포함하며, 상기 페이지들 각각은 워드라인에 연결된 복수의 메모리 셀들을 포함할 수 있다. 일 실시예에서, 메모리 장치(150)는 플래시 메모리가 될 수 있다. 상기 플래시 메모리는 3차원 스택 구조를 가질 수 있다.
플래시 메모리 장치는 메모리 셀 트랜지스터들로 구성된 메모리 셀 어레이에 데이터를 저장할 수 있다. 플래시 메모리 장치는 메모리 다이, 플레인, 메모리 블록 및 페이지 계층 구조를 가질 수 있다. 하나의 메모리 다이는 한 번에 하나의 커맨드를 수신할 수 있다. 플래시 메모리는 복수의 메모리 다이를 포함할 수 있다. 하나의 메모리 다이는 복수의 플레인을 포함할 수 있으며, 상기 복수의 플레인은 상기 메모리 다이가 수신한 커맨드를 병렬로 처리할 수 있다. 각 플레인은 복수의 메모리 블록을 포함할 수 있다. 메모리 블록은 이레이즈 동작의 최소 단위일 수 있다. 하나의 메모리 블록은 복수의 페이지를 포함할 수 있다. 페이지는 라이트 동작의 최소 단위일 수 있다.
컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 동작을 위해, 컨트롤러(130)는 메모리 장치(150)의 리드(read), 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
호스트(102)가 컨트롤러(130)로 커맨드를 제공하면, 컨트롤러(130)는 상기 커맨드를 페치(fetch)하고 내부 커맨드 큐에 큐잉할 수 있다. 컨트롤러(130)는 페치된 커맨드의 처리를 완료하면 호스트(102)로 완료 응답(completion response)을 제공하고 상기 큐잉된 커맨드를 상기 커맨드 큐에서 제거할 수 있다. 예를 들어, 컨트롤러(130)는 호스트(102)로부터 수신한 라이트 커맨드를 페치할 수 있다. 컨트롤러(130)는 페치된 라이트 커맨드에 응하여 호스트(102)로부터 라이트 데이터를 획득하여 메모리 시스템(110) 내부의 버퍼에 버퍼링할 수 있다. 컨트롤러(130)는 라이트 데이터의 버퍼링이 완료되면 호스트(102)로 완료 응답을 제공할 수 있다.
컨트롤러(130)는 커맨드에 대한 완료 응답을 호스트(102)로 제공한 후에도 상기 커맨드에 대한 동작을 여전히 수행할 수 있다. 예를 들어, 컨트롤러(130)는 상기 버퍼링이 완료된 라이트 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 커맨드에 의한 포그라운드 동작(foreground operation)뿐만 아니라 메모리 시스템(110)의 관리를 위한 백그라운드 동작(background operation) 또한 수행할 수 있다.
호스트(102)는 컨트롤러(130)로부터 완료 응답을 수신하면 다음 동작을 위한 커맨드를 컨트롤러(130)로 제공할 수 있다. 예를 들어, 상기 커맨드 큐에 큐잉될 수 있는 커맨드의 개수는 설정된 큐 깊이(queue depth)에 의해 제한될 수 있다. 호스트(102)가 컨트롤러(130)로부터 완료 응답을 수신하면, 커맨드 큐가 꽉 차서 컨트롤러(130)로 제공할 수 없었던 다음 커맨드를 컨트롤러(130)로 제공할 수 있다.
호스트(102)가 커맨드를 컨트롤러(130)로 제공하면, 컨트롤러(130)는 호스트(102)가 요구하는 서비스 품질(quality of service)을 만족하기 위해 상기 커맨드에 대한 완료 응답을 제한 시간 내에 호스트(102)로 제공할 것이 요구된다. 컨트롤러(130)의 내부 작업량(workload)이 많은 상황에서 호스트(102)로부터 다음 커맨드를 수신하면 상기 커맨드의 처리가 지연되고, 정해진 처리 시간 내에 호스트(102)로 완료 응답을 제공하기 어려울 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 내부 작업량에 따라 호스트(102)로부터의 커맨드에 대한 완료 응답을 지연시키는 라이트 쓰로틀링(write throttling)을 수행할 수 있다. 구체적으로, 컨트롤러(130)는 백그라운드 동작의 작업량이 포그라운드 동작의 작업량보다 많은 경우 상기 완료 응답을 지연시킬 수 있다. 예를 들어, 상기 제한 시간이 1100us이고 컨트롤러(130)가 어떤 커맨드의 처리를 600us 내에 완료했다면 컨트롤러(130)는 완료 응답을 500us 이내의 범위에서 지연시켜도 해당 커맨드에 대한 서비스 품질을 만족시킬 수 있다.
상기 완료 응답이 지연되면, 호스트(102)가 컨트롤러(130)로 다음 커맨드를 제공하는 것도 지연될 수 있다. 컨트롤러(130)는 지연된 시간 동안 다음 커맨드를 수신하지 않고 포그라운드 동작 및 백그라운드 동작을 수행함으로써 내부 작업량을 감소시킬 수 있다. 컨트롤러(130)는 내부 작업량이 감소된 이후에 다음 커맨드를 수신하면 해당 커맨드 처리의 지연이 방지될 수 있다. 따라서, 컨트롤러(130)는 제한 시간 내에 다음 커맨드에 대한 완료 응답을 호스트(102)로 제공하고, 호스트(102)가 요구하는 서비스 품질을 만족시킬 수 있다.
본 발명의 실시 예에 따른 컨트롤러(130)는 도 2 내지 도 9를 참조하여 상세히 설명된다.
도 2는 커맨드 큐 인터페이스 동작을 설명하기 위한 도면이다.
호스트(102)는 서브미션 큐(1022)와 컴플리션 큐(1024)를 포함하는 큐 페어를 생성할 수 있다. 만약, 호스트(102)에 복수의 코어들이 존재하는 경우, 서브미션 큐(1022)와 컴플리션 큐(1024)는 복수의 코어들 중 하나의 코어에 대응하여 생성된 큐 페어일 수 있다. 실시 예에 따라, 큐 페어는 호스트(102)의 메모리에 저장될 수 있다.
메모리 시스템(110)은 커맨드 큐 인터페이스 동작을 수행하기 위해 도어벨 레지스터(202)를 포함할 수 있다. 메모리 시스템(110)은 호스트(102)가 메모리 시스템(110)에 대한 메모리 링(memory ring)에 디스크립터(descriptor)를 배치하고 메모리 시스템(110)에 포인터 업데이트 라이트 요청을 발행할 수 있도록 하는 도어벨 기반 호스트 인터페이스를 사용하여 호스트(102)와 통신할 수 있다. 포인터 업데이트 라이트 요청은 '도어벨'로 지칭될 수 있다.
도어벨 레지스터(202)는 호스트(102)에 의해 생성된 큐 페어를 제어하기 위한 레지스터일 수 있다. 도 2는 예로서 하나의 도어벨 레지스터(202)를 도시하나, 호스트(102)에 복수의 코어들이 존재하는 경우, 상기 코어들의 개수와 동일한 개수의 도어벨 레지스터(202)가 메모리 시스템(110)에 포함될 수 있다. 도어벨 레지스터(202)는 서브미션 큐(1022)의 테일을 가리키는 서브미션 큐 테일 포인터(2022)와 컴플리션 큐(1024)의 헤드를 가리키는 컴플리션 큐 헤드 포인터(2024)를 저장할 수 있다. 메모리 시스템(110)은 도어벨 레지스터(202)를 참조하여 서브미션 큐(1022)와 컴플리션 큐(1024)에 액세스함으로써 호스트(102)와의 커맨드 큐 인터페이스 동작을 수행할 수 있다.
단계 S1에서, 호스트(102)는 메모리 시스템(110)으로 커맨드를 제공하기 위해 서브미션 큐(1022)에 커맨드를 큐잉할 수 있다. 단계 S2에서, 호스트(102)는 서브미션 큐 테일 포인터(2022)를 업데이트하고, 업데이트된 서브미션 큐 테일 포인터(2022)를 메모리 시스템(110)으로 제공할 수 있다. 메모리 시스템(110)은 상기 업데이트된 서브미션 큐 테일 포인터(2022)를 도어벨 레지스터(202)에 저장할 수 있다.
단계 S3에서, 메모리 시스템(110)은 서브미션 큐(1022)에 저장된 커맨드를 페치할 수 있다. 단계 S4에서, 메모리 시스템(110)은 상기 페치된 커맨드를 처리할 수 있다.
단계 S5에서, 메모리 시스템(110)은 커맨드의 처리 후에 컴플리션 큐(1024)에 커맨드의 처리가 완료되었음을 기록함으로써 완료 응답을 제공할 수 있다. 예를 들어, 메모리 시스템(110)은 컴플리션 큐(1024)에 컴플리션 큐 엔트리를 기입할 수 있다. 이때 컴플리션 큐 헤드 포인터(2024)가 증가할 수 있다. 단계 S6에서, 메모리 시스템(110)은 인터럽트 신호를 생성할 수 있다.
단계 S7에서, 호스트(102)는 커맨드를 완료할 수 있다. 단계 S8에서, 호스트(102)는 업데이트된 컴플리션 큐 헤드 포인터(2024)를 메모리 시스템(110)으로 제공할 수 있다. 예를 들어, 메모리 시스템(110)은 업데이트된 컴플리션 큐 헤드 포인터(2024)를 도어벨 레지스터(202)에 저장할 수 있다.
도 3은 도 1을 참조하여 설명된 컨트롤러(130)를 상세히 나타내는 도면이다.
컨트롤러(130)는 서로 내부 버스를 통해 동작 가능하도록 연결된 호스트 인터페이스(132), 프로세서(134), ECC(error correction code, 138), 파워 관리 유닛(140), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
호스트 인터페이스(132)는 HIL코어(222) 및 커맨드 상태 스케줄러(224)를 포함할 수 있다. HIL코어(222)는 호스트 인터페이스 계층(HIL: Host Interface Layer)이라 불리는 펌웨어(firmware)를 구동하고, 도 2를 참조하여 설명된 커맨드 큐 인터페이싱을 지원할 수 있다. 커맨드 상태 스케줄러(224)는 HIL코어(222)의 제어에 따라 커맨드의 완료 응답을 선택적으로 지연시키고, 호스트(102)로 상기 완료 응답을 제공할 수 있다.
메모리 인터페이스(142)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하도록, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 위한 메모리/스토리지(storage) 인터페이스로서의 역할을 할 수 있다. 메모리 장치(150)가 플래시 메모리, 특히 NAND 플래시 메모리인 경우, 메모리 인터페이스(142)는 메모리 장치(150)를 위한 제어 신호를 생성하고, 프로세서(134)의 제어 하에 메모리 장치(150)로 제공되는 데이터를 처리할 수 있다. 메모리 인터페이스(142)는 컨트롤러(130)와 메모리 장치(150) 사이의 커맨드 및 데이터를 처리하기 위한 인터페이스, 예를 들어 NAND 플래시 인터페이스로서 동작할 수 있다.
메모리 인터페이스(142)는 플래시 인터페이스 계층(FIL: Flash Interface Layer)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
프로세서(134)는 메모리 시스템(110)의 전체적인 동작을 제어할 수 있다. 프로세서(134)는 메모리 시스템(110)의 전반적인 동작을 제어하기 위해 펌웨어를 구동할 수 있다. 상기 펌웨어는 플래시 변환 계층(FTL: Flash Translation Layer)으로 불릴 수 있다. 그리고, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 플래시 변환 계층을 구동하여 호스트로부터 수신된 요청에 대응하는 포그라운드 동작(foreground operation)을 수행할 수 있다. 예를 들어, 프로세서(134)는 호스트로부터의 라이트 요청에 응하여 메모리 장치(150)의 라이트 동작을 제어하고, 리드 요청에 응하여 메모리 장치(150)의 리드 동작을 제어할 수 있다.
또한, 컨트롤러(130)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해 메모리 장치(150)에 대한 백그라운드 동작(background operation)을 수행할 수도 있다. 예를 들어, 메모리 장치(150)에 대한 백그라운드 동작은 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
프로세서(134)는 하나 이상의 FTL코어(242)를 포함할 수 있다. 프로세서(134)가 복수의 FTL코어(242)들을 포함하는 경우, 각 FTL코어(242)는 FTL을 구동하여 할당된 메모리 다이들을 제어할 수 있다. 호스트 인터페이스(132)는 호스트(102)로부터의 커맨드들을 분배하여 FTL코어(242) 각각으로 제공함으로써 병렬처리 성능을 향상시킬 수 있다. 예를 들어, 호스트 인터페이스(132)는 커맨드들에 포함된 논리 주소, 예를 들어 논리 블록 주소(LBA)에 기초하여 커맨드들을 분배할 수 있다. 각 FTL코어(242)는 할당된 메모리 다이들로 제공될 커맨드들을 인터리브(interleave)함으로써 메모리 다이들의 병렬 동작을 제어할 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서의 역할을 수행할 수 있으며, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 컨트롤러(130)는 호스트(102)로부터의 요청에 응하여 메모리 장치(150)가 리드, 프로그램, 이레이즈 동작을 수행하도록 메모리 장치(150)를 제어할 수 있다. 컨트롤러(130)는 메모리 장치(150)로부터 독출되는 데이터를 호스트(102)로 제공할 수 있으며, 호스트(102)로부터 제공되는 데이터를 메모리 장치(150)에 저장할 수 있다. 메모리(144)는 컨트롤러(130)와 메모리 장치(150)가 이러한 동작을 수행하는 데 필요한 데이터를 저장할 수 있다.
메모리(144)는 휘발성 메모리로 구현될 수 있다. 예를 들어, 메모리(144)는 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 메모리(144)는 컨트롤러(130) 내부 또는 외부에 배치될 수 있다. 도 1은 컨트롤러(130) 내부에 배치된 메모리(144)를 예시한다. 일 실시예에서, 메모리(144)는 메모리(144)와 컨트롤러(130) 사이의 데이터를 입출력하는 메모리 인터페이스를 갖는 외부 휘발성 메모리 장치로 구현될 수 있다.
메모리(144)는 도어벨 레지스터(202), 커맨드 큐(204) 및 버퍼(206)를 포함할 수 있다.
도어벨 레지스터(202)는 도 2를 참조하여 설명된 것과 같이 호스트(102)와의 커맨드 큐 인터페이스 동작을 수행하기 위해 참조될 수 있다. 예를 들어, 호스트 인터페이스(132)는 도어벨 레지스터(202)를 참조하여 호스트(102)로부터 커맨드가 수신된 것을 감지하고, 수신된 커맨드를 페치할 수 있다.
커맨드 큐(204)는 호스트 인터페이스(132)가 페치한 커맨드를 큐잉할 수 있다. 프로세서(134)는 큐잉된 커맨드를 커맨드 큐(204)로부터 획득하고, 처리할 수 있다. 프로세서(134)가 큐잉된 커맨드를 획득하면, 호스트 인터페이스(132)는 커맨드에 대한 완료 응답을 호스트(102)로 제공할 수 있다.
버퍼(206)는 메모리 장치(150)에 프로그램하기 위한 데이터 또는 메모리 장치(150)로부터 리드된 데이터를 저장할 수 있다. 구현에 따라, 버퍼(206)는 호스트(102)로부터의 라이트 데이터를 저장하는 호스트 라이트 버퍼, 호스트(102)로부터 요청된 리드 데이터를 저장하는 호스트 리드 버퍼 및 백그라운드 동작을 위한 데이터를 저장하는 백그라운드 버퍼를 포함할 수 있다.
ECC(138)는 메모리 장치(150)로부터 독출되는 데이터에 포함된 에러를 검출 및 정정할 수 있다. 즉, ECC(138)는 ECC 인코딩 프로세스에서 사용된 ECC 코드를 통해 메모리 장치(150)로부터 독출된 데이터에 에러 정정 디코딩 프로세스를 수행할 수 있다. 에러 정정 디코딩 프로세스의 결과에 따라, ECC(138)는 예를 들어 에러 정정 성공/실패 신호와 같은 신호를 출력할 수 있다. 에러 비트의 수가 정정 가능한 에러 비트의 임계치를 초과하면, ECC(138)는 에러 비트를 정정하지 못하고, 에러 정정 실패 신호를 출력할 수 있다.
파워 관리 유닛(140)은 컨트롤러(130)의 전력을 제공하고, 관리할 수 있다. 파워 관리 유닛(140)은 서든 파워 오프 발생 시 메모리 시스템(110)을 정상적으로 종료할 수 있도록 비상 전력을 제공하는 커패시터를 포함할 수 있다. 예를 들어, 컨트롤러(130)는 서든 파워 오프 발생 시 상기 비상 전력을 사용하여 버퍼(206)의 라이트 데이터를 메모리 장치(150)에 저장하고 메모리 시스템(110)을 종료할 수 있다.
도 4는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 설명하기 위한 도면이다.
단계 S402에서, 호스트(102)는 호스트 인터페이스(132)로 라이트 커맨드를 제공할 수 있다. 호스트 인터페이스(132)는 호스트(102)로부터 제공된 커맨드를 페치할 수 있다.
단계 S404에서, 호스트 인터페이스(132)는 호스트(102)로부터 상기 라이트 커맨드에 대응하는 라이트 데이터를 수신하여 메모리(144)에 버퍼링할 수 있다.
단계 S406에서, 호스트 인터페이스(132)는 프로세서(134)로 상기 라이트 커맨드를 제공할 수 있다. 예를 들어, 호스트 인터페이스(132)는 상기 페치된 라이트 커맨드를 프로세서(134)가 획득할 수 있도록 커맨드 큐(204)에 큐잉할 수 있다.
단계 S408에서, 호스트 인터페이스(132)의 HIL코어(222)는 프로세서(134)의 포그라운드 동작 및 백그라운드 동작의 작업량에 기초하여 상기 라이트 커맨드의 완료 응답을 지연시킬지 여부를 결정할 수 있다. HIL코어(222)는 상기 완료 응답을 지연시키기로 결정한 경우, 버퍼(206)의 프리 버퍼 크기, 라이트 커맨드를 처리하기 위해 필요한 버퍼 크기 등에 기초하여 완료 응답의 지연 시간을 결정할 수 있다. HIL코어(222)가 완료 응답을 지연시킬지 여부를 결정하는 방법 및 지연 시간을 결정하는 방법은 도 5를 참조하여 자세히 설명된다.
HIL코어(222)가 상기 완료 응답을 지연시키기로 결정한 경우, 단계 S410에서 HIL코어(222)는 상기 완료 응답을 커맨드 상태 스케줄러(224)로 제공하고, 상기 결정된 지연 시간만큼 상기 완료 응답을 지연시키도록 커맨드 상태 스케줄러(224)를 제어할 수 있다.
상기 결정된 지연 시간이 경과하면, 단계 S412에서 커맨드 상태 스케줄러(224)는 호스트(102)로 완료 응답을 제공할 수 있다.
도 5 내지 도 9는 본 발명의 실시 예에 따른 컨트롤러(130)의 동작을 상세히 설명하기 위한 도면이다.
도 5는 완료 응답을 지연시킬지 여부 및 지연 시간을 결정하는 단계 S408에 포함되는 동작을 나타낸다. 단계 S408은 단계 S502 내지 단계 S512를 포함할 수 있다.
단계 S502에서, HIL코어(222)는 백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은지 여부를 판단할 수 있다.
예를 들어, FTL코어(242)는 백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은지 여부를 결정하고, 상기 결정에 따라 백그라운드 플래그를 설정할 수 있다. HIL코어(222)는 상기 백그라운드 플래그를 참조하여 백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은지 여부를 판단할 수 있다. 한편, 도 3을 참조하여 설명된 것과 같이 프로세서(134)는 복수의 FTL코어(242)들을 포함할 수 있다. 복수의 FTL코어(242)들은 서로 다른 논리 주소에 연관된 포그라운드 동작 및 백그라운드 동작을 독립적으로 수행할 수 있다. 복수의 FTL코어(242)들은 각각 백그라운드 플래그를 설정할 수 있다. HIL코어(222)는 라이트 커맨드의 논리 주소에 해당하는 FTL코어(242)의 백그라운드 플래그를 참조하여 해당 라이트 커맨드의 완료 응답을 지연시킬지 여부를 결정할 수 있다. FTL코어(242)가 상기 백그라운드 플래그를 설정하는 동작의 예는 도 6을 참조하여 상세히 설명된다.
백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량 이하인 경우(단계 S502에서, "NO"), 단계 S504에서 HIL코어(222)는 지연 시간을 '0'으로 결정할 수 있다.
백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은 경우(단계 S502에서, "YES"), 단계 S506에서, HIL코어(222)는 예상 요구 버퍼 크기를 결정할 수 있다. 예상 요구 버퍼 크기는, 호스트(102)로부터 컨트롤러(130)로 제공되었으나 아직 페치되지 않은 라이트 커맨드들을 처리하기 위해 요구될 것으로 예상되는 버퍼 크기를 지칭할 수 있다. HIL코어(222)는 예상 요구 버퍼 크기가 많을수록 현재 처리되는 라이트 커맨드의 지연 시간을 길게 결정할 수 있다. 예상 요구 버퍼 크기를 결정하는 방법의 일 예는 도 7을 참조하여 상세히 설명된다.
단계 S508에서, HIL코어(222)는 호스트(102)로부터 수신되는 라이트 데이터를 버퍼링할 수 있는 프리 버퍼 크기를 결정할 수 있다. 프리 버퍼 크기를 결정하는 방법의 일 예는 도 8을 참조하여 상세히 설명된다.
단계 S510에서, HIL코어(222)는 프리 버퍼 크기가 임계 버퍼 크기보다 작은지 여부를 판단할 수 있다.
임계 버퍼 크기는 사전에 결정될 수 있다. 제1 예로, 임계 버퍼 크기는 호스트 라이트 버퍼 크기의 65% 내지 75% 정도로 결정될 수 있다. 제2 예로, 임계 버퍼 크기는 호스트 라이트 버퍼 크기, 스트라이프(stripe) 크기 및 FTL코어(242)의 수에 기초하여 결정될 수 있다. 스트라이프 크기는 FTL 코어(242)가 동시에 프로그램되도록 제어할 수 있는 데이터의 크기로서, 병렬 동작 가능한 플레인들의 수 및 메모리 셀에 저장 가능한 비트 수에 기초하여 결정될 수 있다. 아래 수학식 1은 임계 버퍼 크기를 결정하기 위한 수학식의 일 예이다.
Figure pat00001
수학식 1에서 (Threshold buffer size)는 임계 버퍼 크기, (host write buffer size)는 호스트 라이트 버퍼 크기, (stripe size)는 스트라이프 크기, (# of FTL cores)는 FTL코어(242)의 수를 지칭할 수 있다.
프리 버퍼 크기가 임계 버퍼 크기 이상인 경우(단계 S510에서, "NO"), HIL코어(222)는 프리 버퍼 크기가 충분한 것으로 판단하고 단계 S504에서 지연 시간을 '0'으로 결정할 수 있다.
프리 버퍼 크기가 임계 버퍼 크기보다 작은 경우(단계 S510에서, "YES"), HIL코어(222)는 단계 S512에서 지연 시간을 계산하고, 커맨드 상태 스케줄러(224)의 지연 시간을 설정할 수 있다. 상기 지연 시간은 상기 예상 요구 버퍼 크기 및 프리 버퍼 크기에 기초하여 결정될 수 있다. 상기 지연 시간을 계산하는 방법의 일 예는 도 9를 참조하여 상세히 설명된다.
도 6은 FTL코어(242)가 백그라운드 플래그를 설정하는 동작의 일 예를 나타낸다.
FTL코어(242)는 데이터가 저장된 메모리 블록들 중 어느 하나를 희생 블록(victim block)으로 선택하고, 선택된 희생 블록의 유효 데이터를 버퍼(206)에 로드하고, 상기 로드된 유효 데이터를 타겟 블록에 저장함으로써 가비지 콜렉션 동작을 수행할 수 있다.
이전(previous) 희생 블록을 위한 가비지 콜렉션 동작을 완료한 후, 단계 S602에서 FTL코어(242)는 다음 희생 블록을 선택할 수 있다.
단계 S604에서, FTL코어(242)는 이전 희생 블록을 위한 가비지 콜렉션 동작을 수행하는 동안의 백그라운드 동작의 작업량과 호스트 라이트 동작의 작업량을 결정할 수 있다. 예를 들어, 가비지 콜렉션 동작의 작업량이 상기 백그라운드 동작의 작업량으로 결정될 수 있다. 가비지 콜렉션 동작의 작업량은 이전 희생 블록에서 타겟 블록으로 복사된 유효 페이지 수로 결정될 수 있다. 호스트 라이트 동작의 작업량은 상기 이전 희생 블록을 위한 가비지 콜렉션 동작을 수행하는 동안 호스트(102) 라이트 커맨드에 응하여 메모리 장치(150)에 저장된 페이지 수로 결정될 수 있다.
단계 S606에서, FTL코어(242)는 백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은지 여부를 판단할 수 있다.
백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량보다 많은 경우(단계 S606에서, "YES"), 단계 S608에서 FTL코어(242)는 백그라운드 플래그를 인에이블할 수 있다.
백그라운드 동작의 작업량이 호스트 라이트 동작의 작업량 이하인 경우(단계 S606에서, "NO"), 단계 S610에서 FTL코어(242)는 백그라운드 플래그를 디스에이블할 수 있다.
도 6은 FTL코어(242)가 하나의 희생 블록을 위한 가비지 콜렉션 동작을 완료하고 다음 희생 블록을 선택할 때마다 백그라운드 플래그를 업데이트하는 것을 예로 들어 백그라운드 플래그를 설정하는 방법을 설명한다. 그러나, 백그라운드 플래그를 업데이트하는 주기는 도 6을 참조하여 설명된 예로 제한되지 않는다.
도 7은 HIL코어(222)가 예상 요구 버퍼 크기를 결정하는 방법의 예를 상세히 나타내는 도면이다.
단계 S506은 단계 S702 내지 단계 S708을 포함할 수 있다.
단계 S702에서, HIL코어(222)는 페치되지 않은 커맨드의 수를 결정할 수 있다. 예를 들어, HIL코어(222)는 서브미션 큐(1022)의 테일과 헤드의 위치에 기초하여 페치되지 않은 커맨드의 수를 결정할 수 있다. 페치되지 않은 커맨드들의 버퍼 요구량은 상기 커맨드들이 라이트 커맨드인지 여부 및 상기 커맨드들에 연관된 데이터의 크기에 기초하여 결정될 수 있다. 그러나, HIL코어(222)는 커맨드가 페치되기 전까지는 해당 커맨드가 라이트 커맨드인지 여부 및 해당 커맨드에 연관된 데이터의 크기를 정확히 알기 어렵다. 따라서, HIL코어(222)는 페치된 라이트 커맨드 비율 및 페치된 라이트 커맨드의 데이터 크기에 기초하여 페치되지 않은 라이트 커맨드의 수 및 페치되지 않은 라이트 커맨드에 연관된 라이트 데이터의 크기를 추정할 수 있다.
단계 S704에서, HIL코어(222)는 페치된 라이트 커맨드 비율을 결정할 수 있다. 상기 페치된 라이트 커맨드 비율은 최근 페치된 정해진 수의 커맨드들 중 라이트 커맨드가 차지하는 비율을 지칭할 수 있다. 예를 들어, HIL코어(222)는 커맨드가 페치될 때마다 전체 커맨드의 수 및 라이트 커맨드의 수를 카운트하고, 정해진 수의 커맨드들이 페치될 때마다 카운트된 전체 커맨드의 수 및 라이트 커맨드의 수에 기초하여 페치된 라이트 커맨드 비율을 결정할 수 있다.
단계 S706에서, HIL코어(222)는 최근 페치된 라이트 커맨드의 데이터 크기를 결정할 수 있다. 구현에 따라, 상기 데이터 크기는 4KB 데이터 청크의 개수로 표현될 수 있다.
단계 S708에서, HIL코어(222)는 페치되지 않은 커맨드의 수, 페치된 라이트 커맨드의 비율 및 최근 페치된 커맨드의 데이터 크기에 기초하여 예상 요구 버퍼 크기를 결정할 수 있다. 아래 수학식 2는 예상 요구 버퍼 크기를 결정하는 수학식의 일 예이다.
Figure pat00002
수학식 2에서 (Estimated required buffer size)는 예상 요구 버퍼 크기, (# of unfetched CMD)는 페치되지 않은 커맨드의 수, (fetched write CMD ratio)는 페치된 라이트 커맨드의 비율, (data size of fetched write CMD)는 페치된 라이트 커맨드의 데이터 크기를 나타낸다.
도 8은 HIL코어(222)가 프리 버퍼 크기를 결정하는 방법의 예를 상세히 나타내는 도면이다.
단계 S802에서, HIL코어(222)는 호스트 라이트 버퍼 크기, 할당된 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 프리 버퍼 크기를 결정할 수 있다.
HIL코어(222)는 페치된 라이트 커맨드에 연관된 데이터를 버퍼링하기 위해 호스트 라이트 버퍼를 할당할 수 있다. 뿐만 아니라, HIL코어(222)는 아직 페치되지 않은 라이트 커맨드를 위해서도 예상 요구 버퍼 크기에 해당하는 호스트 라이트 버퍼를 미리 할당할 수 있다. 따라서, HIL코어(222)는 호스트 라이트 버퍼 크기, 할당된 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 프리 버퍼 크기를 결정할 수 있다. 수학식 3은 프리 버퍼 크기를 결정하기 위한 수학식의 일 예이다.
Figure pat00003
수학식 3에서 (Free buffer size)는 프리 버퍼 크기, (host write buffer size)는 호스트 라이트 버퍼 크기, (allocated buffer size)는 할당된 버퍼 크기, (estimated required buffer size)는 예상 요구 버퍼 크기를 나타낸다.
도 9는 HIL코어(222)가 지연 시간을 결정하는 방법의 예를 상세히 나타내는 도면이다.
단계 S902에서, HIL코어(222)는 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 지연 시간을 결정할 수 있다. 수학식 4는 지연 시간을 결정하는 수학식의 일 예를 나타낸다.
Figure pat00004
수학식 4에서 (Delay)는 지연 시간, (threshold buffer size)는 임계 버퍼 크기, (free buffer size)는 프리 버퍼 크기, (estimated required buffer size)는 예상 요구 버퍼 크기, C는 사전 결정된 상수를 나타낸다.
수학식 4를 참조하면 지연 시간을 조정하기 위해 사전 결정된 상수가 곱해질 수 있으며, 상기 상수는 호스트(102)가 커맨드 큐(204)의 큐 깊이(queue depth)를 1로 결정하여 라이트 커맨드를 제공하는 경우 메모리 시스템(110)이 상기 라이트 커맨드를 처리할 때 걸릴 수 있는 시간에 기초하여 결정될 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(130)는 호스트(102)로부터 수신될 커맨드들의 처리가 지연될 것으로 예상되는 경우, 처리 완료된 라이트 커맨드의 완료 응답을 지연시킬 수 있다. 수신될 커맨드들의 처리가 지연될 것으로 예상되는 경우는 백그라운드 동작으로 인해 호스트 라이트 커맨드를 처리하기 위한 프로세싱 자원이 부족해지는 경우, 버퍼(206)에서 호스트 라이트 데이터를 위한 프리 버퍼 크기가 부족해지는 경우 또는 앞으로 페치될 라이트 커맨드들로 인해 많은 양의 버퍼가 요구될 것으로 예상되는 경우를 포함할 수 있다. 컨트롤러(130)는 처리 완료된 라이트 커맨드의 완료 응답을 지연시키는 경우, 예상 요구 버퍼 크기 및 프리 버퍼 크기에 기초하여 지연 시간을 결정할 수 있다. 컨트롤러(130)는 현재 수행되는 라이트 커맨드의 완료 응답이 지연되는 동안 내부 동작을 수행함으로써 호스트 라이트 커맨드를 처리하기 위한 프로세싱 자원을 확보하고, 프리 버퍼를 확보한 뒤에 호스트(102)로부터 라이트 커맨드를 수신할 수 있다. 따라서, 컨트롤러(130)는 수신될 커맨드의 처리가 지연되는 것을 방지하고, 요구되는 서비스 품질을 호스트(102)에 제공할 수 있다.
이상 본 발명의 실시예에 따른 컨트롤러 및 컨트롤러의 동작 방법을 구체적인 실시 형태로서 설명하였으나, 이는 예시에 불과한 것으로서 본 발명은 이에 한정되지 않는 것이며, 본 명세서에 개시된 기초 사상에 따르는 최광의 범위를 갖는 것으로 해석되어야 한다. 당업자는 개시된 실시 형태들을 조합, 치환하여 적시되지 않은 실시 형태를 실시할 수 있으나, 이 역시 본 발명의 권리범위를 벗어나지 않는 것이다. 이외에도 당업자는 본 명세서에 기초하여 개시된 실시형태를 용이하게 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 권리범위에 속함은 명백하다.
100 : 데이터 처리 시스템
102 : 호스트
110 : 메모리 시스템
130 : 컨트롤러
150 : 메모리 장치

Claims (19)

  1. 메모리 장치를 제어하는 컨트롤러에 있어서,
    호스트로부터 수신된 라이트 커맨드를 페치(fetch)하는 호스트 인터페이스; 및
    상기 페치된 라이트 커맨드에 응하여 상기 메모리 장치의 라이트 동작을 제어하는 프로세서를 포함하고,
    상기 호스트 인터페이스는
    상기 프로세서의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰 경우 상기 라이트 커맨드에 대한 완료 응답의 지연 시간을 결정하고, 완료 응답을 지연시킨 후 완료 신호를 상기 호스트로 제공하는
    컨트롤러.
  2. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 완료 응답의 지연 시간을 결정하고, 완료 신호를 출력하는 HIL코어; 및
    상기 HIL코어로부터 획득한 완료 신호를 상기 지연 시간만큼 지연시킨 후 호스트로 제공하는 커맨드 상태 스케줄러를 포함하는
    컨트롤러.
  3. 제2항에 있어서,
    상기 HIL코어는
    상기 호스트로부터 상기 라이트 커맨드에 연관된 라이트 데이터를 수신한 후 완료 신호를 상기 커맨드 상태 스케줄러로 출력하는
    컨트롤러.
  4. 제1항에 있어서,
    상기 호스트 인터페이스는
    상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정하는
    컨트롤러.
  5. 제4항에 있어서,
    상기 호스트 인터페이스는
    호스트로부터 수신되었으나 페치되지 않은 커맨드의 수, 최근 페치된 커맨드들 중 라이트 커맨드의 비율 및 페치된 라이트 커맨드의 데이터 크기에 기초하여 상기 예상 요구 버퍼 크기를 결정하는
    컨트롤러.
  6. 제4항에 있어서,
    상기 컨트롤러는
    호스트 라이트 버퍼를 더 포함하고,
    상기 호스트 인터페이스는
    상기 호스트 라이트 버퍼의 크기, 할당된 버퍼 크기 및 상기 예상 요구 버퍼 크기에 기초하여 상기 프리 버퍼 크기를 결정하는
    컨트롤러.
  7. 제4항에 있어서,
    상기 호스트 인터페이스는
    상기 프리 버퍼 크기가 버퍼 임계값 이상이면 상기 지연 시간을 '0'으로 결정하는
    컨트롤러.
  8. 제7항에 있어서,
    상기 컨트롤러는
    호스트 라이트 버퍼를 더 포함하고,
    상기 버퍼 임계값은
    상기 호스트 라이트 버퍼의 크기, 메모리 장치에 동시에 프로그램될 수 있는 데이터 크기에 기초하는
    컨트롤러.
  9. 제4항에 있어서,
    상기 프로세서는 내부 백그라운드 동작 작업량 및 호스트 라이트 동작 작업량을 비교하여 백그라운드 플래그를 설정하고
    상기 호스트 인터페이스는
    상기 백그라운드 플래그를 참조하여 상기 프로세서의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰지 여부를 판단하는
    컨트롤러.
  10. 제9항에 있어서,
    상기 프로세서는
    이전 희생 블록을 위한 가비지 콜렉션 동작을 완료한 후 다음 희생 블록을 선택할 때마다 상기 이전 희생 블록에서 타겟 블록으로 복사된 유효 페이지 수 및 상기 가비지 콜렉션 동작을 수행하는 동안 호스트의 라이트 커맨드에 응하여 메모리 장치에 저장된 페이지 수를 비교함으로써 상기 백그라운드 플래그를 설정하는
    컨트롤러.
  11. 메모리 장치를 제어하는 컨트롤러의 동작 방법에 있어서,
    호스트로부터 수신된 라이트 커맨드를 페치(fetch)하는 단계;
    상기 페치된 라이트 커맨드에 응하여 상기 메모리 장치의 라이트 동작을 제어하는 단계; 및
    상기 컨트롤러의 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰 경우 상기 라이트 커맨드에 대한 완료 응답의 지연시간을 결정하는 단계; 및
    상기 완료 응답을 지연시킨 후 완료 신호를 호스트로 제공하는 단계
    를 포함하는 동작 방법.
  12. 제11항에 있어서,
    상기 동작 방법은
    상기 호스트로부터 상기 라이트 커맨드에 연관된 라이트 데이터를 수신하는 단계를 더 포함하고,
    상기 라이트 커맨드에 대한 완료 응답을 지연시킨 후 완료 신호를 호스트로 제공하는 단계는 상기 라이트 데이터를 수신하는 단계 이후에 수행되는
    동작 방법.
  13. 제11항에 있어서,
    상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정하는 단계
    를 더 포함하는 동작 방법.
  14. 제13항에 있어서,
    호스트로부터 수신되었으나 페치되지 않은 커맨드의 수, 최근 페치된 커맨드들 중 라이트 커맨드의 비율 및 페치된 라이트 커맨드의 데이터 크기에 기초하여 상기 예상 요구 버퍼 크기를 결정하는 단계
    를 더 포함하는 동작 방법.
  15. 제13항에 있어서,
    상기 컨트롤러에 포함되는 호스트 라이트 버퍼의 크기, 할당된 버퍼 크기 및 상기 예상 요구 버퍼 크기에 기초하여 상기 프리 버퍼 크기를 결정하는 단계
    를 더 포함하는 동작 방법.
  16. 제13항에 있어서,
    상기 완료 응답의 지연 시간을 프리 버퍼 크기 및 예상 요구 버퍼 크기에 기초하여 결정하는 단계는
    상기 프리 버퍼 크기가 버퍼 임계값 이상이면 상기 지연 시간을 '0'으로 결정하는 단계를 포함하는
    동작 방법.
  17. 제16항에 있어서,
    상기 버퍼 임계값은 컨트롤러에 포함되는 호스트 라이트 버퍼의 크기, 메모리 장치에 동시에 프로그램될 수 있는 데이터 크기에 기초하는
    동작 방법.
  18. 제13항에 있어서,
    상기 백그라운드 동작 작업량 및 호스트 라이트 동작 작업량을 비교하여 백그라운드 플래그를 설정하는 단계; 및
    상기 백그라운드 플래그를 참조하여 내부 백그라운드 동작 작업량이 호스트 라이트 동작 작업량보다 큰지 여부를 판단하는 단계
    를 더 포함하는 동작 방법.
  19. 제18항에 있어서,
    상기 백그라운드 플래그를 설정하는 단계는
    이전 희생 블록을 위한 가비지 콜렉션 동작을 완료한 후 다음 희생 블록을 선택하는 단계;
    상기 이전 희생 블록에서 타겟 블록으로 복사된 유효 페이지 수 및 상기 가비지 콜렉션 동작을 수행하는 동안 호스트의 라이트 커맨드에 응하여 메모리 장치에 저장된 페이지 수를 비교하는 단계를 포함하는
    동작 방법.
KR1020210031640A 2021-03-10 2021-03-10 컨트롤러 및 컨트롤러의 동작 방법 KR20220127076A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210031640A KR20220127076A (ko) 2021-03-10 2021-03-10 컨트롤러 및 컨트롤러의 동작 방법
US17/461,451 US11922062B2 (en) 2021-03-10 2021-08-30 Controller and operating method thereof
CN202111200418.3A CN115080457A (zh) 2021-03-10 2021-10-15 控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210031640A KR20220127076A (ko) 2021-03-10 2021-03-10 컨트롤러 및 컨트롤러의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220127076A true KR20220127076A (ko) 2022-09-19

Family

ID=83245551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210031640A KR20220127076A (ko) 2021-03-10 2021-03-10 컨트롤러 및 컨트롤러의 동작 방법

Country Status (3)

Country Link
US (1) US11922062B2 (ko)
KR (1) KR20220127076A (ko)
CN (1) CN115080457A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828391B (zh) * 2022-10-27 2024-01-01 慧榮科技股份有限公司 資料儲存裝置與資料儲存裝置之緩存器大小估計方法
US20240201847A1 (en) * 2022-12-19 2024-06-20 Western Digital Technologies, Inc. Write Completion Pacing For Unbalanced Command Length

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184949A1 (en) * 2005-02-15 2006-08-17 International Business Machines Corporation Methods, systems, and storage mediums for timing work requests and completion processing
US8862806B2 (en) * 2010-08-20 2014-10-14 Samsung Electronics Co., Ltd Semiconductor storage device and method of throttling performance of the same
KR102238652B1 (ko) 2014-11-12 2021-04-09 삼성전자주식회사 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법
US9965441B2 (en) * 2015-12-10 2018-05-08 Cisco Technology, Inc. Adaptive coalescing of remote direct memory access acknowledgements based on I/O characteristics
KR102450514B1 (ko) * 2017-09-19 2022-10-05 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법
KR102669517B1 (ko) 2018-12-14 2024-05-29 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11106601B2 (en) * 2018-12-31 2021-08-31 B. G. Negev Technologies And Applications Ltd., At Ben-Gurion University Method and system for performing adaptive cache management
US11163449B2 (en) * 2019-10-17 2021-11-02 EMC IP Holding Company LLC Adaptive ingest throttling in layered storage systems

Also Published As

Publication number Publication date
CN115080457A (zh) 2022-09-20
US11922062B2 (en) 2024-03-05
US20220300205A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US11030094B2 (en) Apparatus and method for performing garbage collection by predicting required time
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
US11449418B2 (en) Controller and method for selecting victim block for wear leveling operation
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
US11494318B2 (en) Controller and operation method thereof
KR20200059936A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11762590B2 (en) Memory system and data processing system including multi-core controller for classified commands
KR20210051873A (ko) 컨트롤러 및 메모리 시스템
KR20200137244A (ko) 메모리 시스템 및 그것의 동작방법
US11922062B2 (en) Controller and operating method thereof
KR20200030866A (ko) 컨트롤러 및 컨트롤러의 동작방법
US11675537B2 (en) Controller for performing data input/output operation and memory management operation at the same time and operation method thereof
US11775209B2 (en) Controller and operation method thereof
US20230004325A1 (en) Data processing system and operating method thereof
KR20200014175A (ko) 소요시간을 예측하여 가비지 컬렉션을 수행하는 방법 및 장치
US11460906B2 (en) Electronic device and operation method thereof
KR20220005852A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20220049842A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11656996B2 (en) Controller for managing order information of data, operation method thereof, and memory system including the same
US11662947B2 (en) Memory system and data processing system performing operation on commands before fetching of commands
US20230418521A1 (en) Memory system for optimizing parameter values according to workload class and data processing system including the same
US11941246B2 (en) Memory system, data processing system including the same, and operating method thereof
US20220156003A1 (en) Controller and operation method thereof
KR20220096013A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
KR20220072357A (ko) 컨트롤러, 및 이를 포함하는 메모리 시스템 및 데이터 처리 시스템