KR20220121464A - Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof - Google Patents
Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof Download PDFInfo
- Publication number
- KR20220121464A KR20220121464A KR1020210025568A KR20210025568A KR20220121464A KR 20220121464 A KR20220121464 A KR 20220121464A KR 1020210025568 A KR1020210025568 A KR 1020210025568A KR 20210025568 A KR20210025568 A KR 20210025568A KR 20220121464 A KR20220121464 A KR 20220121464A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- holes
- hole
- transparent
- transparent semiconductor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002834 transmittance Methods 0.000 title abstract description 13
- 230000001154 acute effect Effects 0.000 claims abstract description 7
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 22
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052752 metalloid Inorganic materials 0.000 claims description 3
- 150000002738 metalloids Chemical class 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- 150000003624 transition metals Chemical class 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000013084 building-integrated photovoltaic technology Methods 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 4
- 238000005286 illumination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 33
- 238000005530 etching Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000011324 bead Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Light Receiving Elements (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법에 관한 것으로, 양면 투과성을 향상시키기 위한 투명 반도체 기판 및 그 제조방법에 관한 것이다.The present invention relates to a transparent semiconductor substrate for improving double-sided light transmittance and a method for manufacturing the same, and to a transparent semiconductor substrate for improving double-sided transmittance and a method for manufacturing the same.
반도체 산업의 발전과 전자기기의 고집적화 및 고성능화의 요구에 따라 다양한 반도체 재료(예를 들어, 결정질 실리콘, 게르마늄, 갈륨비소(GaAs), 갈륨비소인(GaAsP))를 포함하는 반도체 기판이 사용되고 있다. Semiconductor substrates including various semiconductor materials (eg, crystalline silicon, germanium, gallium arsenide (GaAs), gallium arsenide (GaAsP)) are being used according to the development of the semiconductor industry and the demand for high integration and high performance of electronic devices.
하지만, 이러한 반도체 재료들로 이루어진 반도체 기판(예를 들어, 웨이퍼)은 가시광선 영역을 투과시키지 못하므로, 본질적으로 불투명하였다. 그 결과, 투명한 전자 기기를 제작하기에는 기판의 불투명성으로 인하여 한계점이 존재한다.However, semiconductor substrates (eg, wafers) made of these semiconductor materials do not transmit visible light, and therefore are essentially opaque. As a result, there is a limitation in manufacturing a transparent electronic device due to the opacity of the substrate.
결정질 실리콘은 원재료의 풍부함과 높은 안정성으로 인해 태양전지 및 다양한 전자소자 재료로서 사용되어 왔다. 최근에는, 투명 전자 장치 (e.g. 투명 반도체, 투명 디스플레이)와 같은 차세대 장치 개발에 관한 관심이 높아지고 있는 추세이다. Crystalline silicon has been used as a material for solar cells and various electronic devices due to the abundance of raw materials and high stability. Recently, interest in the development of next-generation devices such as transparent electronic devices (eg, transparent semiconductors, transparent displays) is increasing.
하지만, 기존 결정질 실리콘 기반의 반도체 소자는 결정질 실리콘의 불투명성에 의하여 투명 전자 장치를 구성하는 데에 한계점이 존재한다.However, the existing crystalline silicon-based semiconductor device has a limitation in constructing a transparent electronic device due to the opacity of the crystalline silicon.
이를 해결하기 위하여, 비정질 실리콘 또는 CdTe 등을 이용한 기판을 사용한 박막 태양전지, 유기물 기반의 기판을 이용한 염료감응형 태양전지 등이 투명 태양전지의 연구 결과물로 제시되어 왔으나, 여전히 일부 가시광선은 흡수되어 기판이 색을 나타내는 한계점이 여전히 존재하였다.To solve this problem, thin-film solar cells using a substrate using amorphous silicon or CdTe, dye-sensitized solar cells using organic substrates, etc. have been proposed as research results of transparent solar cells, but some visible light is still absorbed. There was still a limit at which the substrate exhibited color.
또한, 모든 면이 유리로 구성되는 건물 일체형 태양전지(BIPV)의 증가에 따라 태양의 위치에 크게 영향을 받지 않고 투광성을 최대한 유지할 수 있는 투명 태양전지의 기본 재료가 되는 투명 반도체 기판이 필요하게 되었다.In addition, as the number of building-integrated solar cells (BIPV), which is composed of glass on all sides, increases, there is a need for a transparent semiconductor substrate, which is a basic material for a transparent solar cell that can maintain maximum light transmittance without being greatly affected by the position of the sun. .
본 발명의 배경이 되는 기술은 대한민국 공개특허 제10-2020-0064868호(2020.06.08. 공개)에 개시되어 있다.The technology that is the background of the present invention is disclosed in Korean Patent Application Laid-Open No. 10-2020-0064868 (published on June 8, 2020).
본 발명이 이루고자 하는 기술적 과제는 태양광의 양면 투과성을 향상시키기 위한 투명 반도체 기판 및 그 제조방법을 제공하기 위한 것이다.An object of the present invention is to provide a transparent semiconductor substrate for improving both-side transmittance of sunlight and a method for manufacturing the same.
이러한 기술적 과제를 이루기 위한 본 발명의 실시 예에 따르면, 제1면 및 상기 제1면의 반대측의 제2면을 포함하는 반도체 기판, 그리고 상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면과 제2면에 대하여 경사진 경사부를 포함하는 복수의 관통홀을 포함하되, 상기 복수의 관통홀은, 상기 반도체 기판의 제1면에 대하여 예각으로 형성되어 관통하는 제1 관통홀, 상기 반도체 기판의 제1면에 대하여 둔각으로 형성되어 관통하는 제2 관통홀을 포함한다.According to an embodiment of the present invention for achieving this technical problem, a semiconductor substrate including a first surface and a second surface opposite to the first surface, and passing through the semiconductor substrate, the first surface of the semiconductor substrate and a plurality of through-holes including an inclined portion inclined with respect to a second surface, wherein the plurality of through-holes are formed at an acute angle with respect to the first surface of the semiconductor substrate and penetrate therethrough; and a second through hole formed at an obtuse angle with respect to the first surface and passing therethrough.
상기 제1면, 상기 제2면 및 상기 경사부의 상면에 부착되는 부동화층, 그리고 상기 부동화층의 상면에 코팅되는 광-반사방지층을 더 포함할 수 있다. It may further include a passivation layer attached to the first surface, the second surface, and an upper surface of the inclined portion, and a light-anti-reflection layer coated on the upper surface of the passivation layer.
상기 제1 관통홀은, 상기 제1면에 형성된 직경이 제2면에 형성된 직경보다 작고, 상기 제2 관통홀은, 상기 제1면에 형성된 직경이 제2면에 형성된 직경보다 클 수 있다.In the first through hole, a diameter formed on the first surface may be smaller than a diameter formed on the second surface, and the second through hole may have a diameter formed on the first surface greater than a diameter formed on the second surface.
상기 제1 관통홀과 제2 관통홀은 서로 하나씩 교차되어 형성될 수 있다.The first through-hole and the second through-hole may be formed to cross each other one by one.
상기 복수의 관통홀은 복수의 영역으로 구분되며, 상기 복수의 영역은 상기 제1 관통홀이 군집화하여 형성된 제1 영역과 상기 제2 관통홀이 군집화하여 형성된 제2 영역을 포함할 수 있다.The plurality of through-holes may be divided into a plurality of regions, and the plurality of regions may include a first region formed by clustering the first through-holes and a second region formed by clustering the second through-holes.
상기 복수의 관통홀은 복수의 영역으로 구분되며, 각각의 영역에는 상기 제1 관통홀과 제2 관통홀의 개수 또는 패턴이 다르게 형성될 수 있다.The plurality of through-holes may be divided into a plurality of regions, and different numbers or patterns of the first and second through-holes may be formed in each region.
상기 관통홀의 길이방향의 단면은 평행사변형 형상일 수 있다.A cross-section in the longitudinal direction of the through hole may have a parallelogram shape.
상기 부동화층은, 금속, 전이금속 및 준금속 중에서 선택된 1종 이상의 원소의 산화물, 탄화물 또는 질화물을 포함할 수 있다.The passivation layer may include an oxide, a carbide, or a nitride of one or more elements selected from a metal, a transition metal, and a metalloid.
상기 광-반사방지층은, 광-반사방지층 및 부동화층(Passivation Layer) 중에서 어느 하나로 형성될 수 있다.The light-anti-reflection layer may be formed of any one of a light-anti-reflection layer and a passivation layer.
상기 반도체 기판은, 결정질 실리콘(c-Si), 게르마늄(Ge), 갈륨비소(GaAs), 갈륨비소인(GaAsP), 비정질 실리콘(a-Si) 또는 이들의 조합으로 구성될 수 있다.The semiconductor substrate may be formed of crystalline silicon (c-Si), germanium (Ge), gallium arsenide (GaAs), gallium arsenide (GaAsP), amorphous silicon (a-Si), or a combination thereof.
투명 반도체 기판은 투명 태양 전지에 적용될 수 있다.The transparent semiconductor substrate may be applied to a transparent solar cell.
본 발명의 다른 실시예에 따르면, 제1면 및 상기 제1면의 반대측에 위치한 제2면을 포함하는 반도체 기판을 준비하는 단계, 그리고 상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면과 제2면에 대하여 경사진 경사부를 포함하는 관통홀을 형성하는 단계를 포함하되, 상기 복수의 관통홀은, 상기 반도체 기판의 제1면에 대하여 예각으로 형성되어 관통하는 제1 관통홀, 상기 반도체 기판의 제1면에 대하여 둔각으로 형성되어 관통하는 제2 관통홀을 포함한다.According to another embodiment of the present invention, preparing a semiconductor substrate including a first surface and a second surface located on the opposite side of the first surface, and penetrating the semiconductor substrate, the first surface of the semiconductor substrate and and forming a through-hole including an inclined portion inclined with respect to a second surface, wherein the plurality of through-holes are formed at an acute angle with respect to the first surface of the semiconductor substrate and penetrate through the first through-hole, the semiconductor and a second through hole formed at an obtuse angle with respect to the first surface of the substrate and passing therethrough.
이와 같이 본 발명에 따르면, 서로다른 크기를 가지는 두개의 관통홀과 해당 관통홀의 배치를 다양하게 할 수 있어 투명 반도체 기판의 투광성을 향상시킬 수 있다.As described above, according to the present invention, two through-holes having different sizes and the arrangement of the corresponding through-holes can be varied, so that the light transmittance of the transparent semiconductor substrate can be improved.
특히, 본 발명에 따르면 모든 면이 유리로 구성되는 건물 일체형 태양전지(BIPV)의 경우, 태양의 위치나 조도에 크게 영향을 받지 않고 투광성을 최대한 유지할 수 있다. In particular, according to the present invention, in the case of a building-integrated solar cell (BIPV) in which all surfaces are made of glass, the light transmittance can be maintained as much as possible without being greatly affected by the position or illuminance of the sun.
도 1은 본 발명의 실시예에 따른 투명 반도체 기판의 사시도이다.
도 2는 본 발명의 실시예에 따른 투명 반도체 기판을 I-I 선을 따라 절단한 단면도이다.
도 3a 내지 도 3c는 은 본 발명의 실시예에 따른 투명 반도체 기판의 패턴을 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 기판 상면에 부동화층 및 광-반사방지층이 형성된 투명 반도체 기판을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 도 4의 투명 반도체 기판을 I-I 선을 따라 절단한 단면도이다.
도 6은 본 발명의 실시예에 따른 투명 반도체 기판을 제조하기 위한 방법을 설명하기 위한 순서도이다.1 is a perspective view of a transparent semiconductor substrate according to an embodiment of the present invention.
2 is a cross-sectional view taken along line II of a transparent semiconductor substrate according to an embodiment of the present invention.
3A to 3C are diagrams for explaining a pattern of a transparent semiconductor substrate according to an embodiment of the present invention.
4 is a view showing a transparent semiconductor substrate in which a passivation layer and a light-reflection prevention layer are formed on the upper surface of the semiconductor substrate according to an embodiment of the present invention.
5 is a cross-sectional view taken along line II of the transparent semiconductor substrate of FIG. 4 according to an embodiment of the present invention.
6 is a flowchart illustrating a method for manufacturing a transparent semiconductor substrate according to an embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily carry out the present invention. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Then, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them.
도 1은 본 발명의 실시예에 따른 투명 반도체 기판의 사시도이고, 도 2는 본 발명의 실시예에 따른 투명 반도체 기판을 I-I 선을 따라 절단한 단면도이다.1 is a perspective view of a transparent semiconductor substrate according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the transparent semiconductor substrate according to an embodiment of the present invention taken along line I-I.
도 1에서 나타낸 것처럼, 본 발명의 실시예에 따른 투명 반도체 기판(100)는 반도체 기판(110)을 포함하고, 반도체 기판(110)은 상측면에 해당하는 제1면(120)과 하측면에 해당하는 제2면(130)을 포함한다. As shown in FIG. 1 , the
또한, 반도체 기판(110)에는 제1면(120)과 제2면(130)을 관통하는 복수의 제1 관통홀(140)과 제2 관통홀(150)을 포함한다.In addition, the
제1면(120)과 제2면(130)에서 제1 관통홀(140)과 제2 관통홀(150)이 차지하는 면적은 반도체 기판(110)의 전체 면적의 5% 내지 95%로 형성된다.An area occupied by the first through
이때, 반도체 기판(110)은 결정질 실리콘(c-Si), 게르마늄(Ge), 갈륨비소(GaAs), 갈륨비소인(GaAsP), 비정질 실리콘(a-Si) 또는 이들의 조합 중에서 어느 하나로 구성된다.In this case, the
또한, 반도체 기판(110)은 원칙적으로 불투명한 기판으로 구현되었으나, 본 발명의 실시예에 따르면 반도체 기판(110)을 통과하는 복수의 관통홀에 의해 투명성을 가지게 된다. In addition, although the
특히, 본 발명의 실시예에 따른 투명 반도체 기판(100)은 투명 태양전지에 적용될 수 있으며, 건물 일체형 태양전지(BIPV)등에 활용될 수 있다. In particular, the
도 2에서 나타낸 것처럼, 본 발명의 실시예에 따른 제1 관통홀(140)과 제2 관통홀(150)는 제1면(120)에서 반도체 기판(110)의 두께를 통과하여 제2면(130)으로 연장하는 측벽을 포함한다.As shown in FIG. 2 , the first through
또한, 도 2에서 나타낸 것처럼, 제1 관통홀(140)은 제1면(120)에 형성된 직경이 제2면(130)에 형성된 직경보다 작고, 제2 관통홀(150)는 제1면(120)에 형성된 직경이 제2면(130)에 형성된 직경보다 크게 형성된다.In addition, as shown in FIG. 2 , the diameter of the first through
여기서, 도 2에서 나타낸 것처럼, 제1 관통홀(140) 및 제2 관통홀(150)을 구성하기 위해 투명 반도체 기판(100)의 단면은 평행사변형 형태로 구성된다.Here, as shown in FIG. 2 , a cross section of the
그리고, 도 2에서 나타낸 것처럼, 제1 관통홀(140)은 제1면(120)에 대하여 예각(
이때, 예각(
또한, 제1 관통홀(140)과 제2 관통홀(150)은 반도체 기판(110)을 식각하는 방법 또는 반도체 증착 및 성장 방법을 이용하여 형성될 수 있다.In addition, the first through
여기서, 반도체 기판(110)을 식각하는 방법은 건식 식각 또는 습식 식각 방법을 포함할 수 있다.Here, the method of etching the
예를 들어, 제1 관통홀(140)과 제2 관통홀(150)은 반도체 기판(110)의 제1면(120)에 포토리소그래피 공정을 이용하여 식각할 부분을 패터닝하고, 금속 마스크 증착 공정을 통해 패터닝되지 않은 나머지 제1면(120) 상에 금속 마스크층을 형성하고, 포토레지스트를 제거한다. For example, the first through
이후에, SF6 및 C4F8 가스를 기판과 접촉시킴으로써 반도체 기판(110) 상에 복수의 제1 관통홀(140)과 제2 관통홀(150)이 형성된다. Thereafter, a plurality of first through-
이때, 제1 관통홀(140)과 제2 관통홀(150)의 측면 경사도는 SF6 및 C4F8 가스의 유량에 따라 조절된다.In this case, the side inclinations of the first through-
또 다른 예를 들면, 제1 관통홀(140)과 제2 관통홀(150)은 반도체 기판(110)의 제1면(120)에 포토리소그래피 공정을 이용하여 식각되지 않을 부분을 패터닝하고, 염기성 식각 용액 또는 산성 식각 용액에 반도체 기판을 침지시켜 제작한다.As another example, the first through-
이때, 염기성 식각 용액을 이용하여 제1 관통홀(140)과 제2 관통홀(150)을 제작하는 경우에는 포토리소그래피 공정 이후에, 기판을 염기성 식각 용액에 침지시킨다.In this case, when the first through-
그리고, 산성 식각 용액을 이용하여 제1 관통홀(140)과 제2 관통홀(150)을 제작하는 경우, 포토리소그래피 공정 이후에, 선택적으로 제1면(120) 중 식각될 부분에 금속 촉매층을 형성한 후, 산성 식각 용액에 기판을 침지시킨다.And, in the case of manufacturing the first through-
이때, 반도체 기판(110)의 결정 구조 및 식각 용액의 농도에 따라 관통홀 내측면의 경사도가 조절된다. At this time, the inclination of the inner surface of the through hole is adjusted according to the crystal structure of the
여기서, 제1 관통홀(140)과 제2 관통홀(150)의 직경은 식각용액 내에 기판의 침지시간에 따라 조절된다.Here, the diameters of the first through
또한, 반도체 증착 및 성장 방법은, 기재 상에 SiO2 비드(beads)를 배치하고, 반응성 이온 식각(Reactive ion etch; RIE)에 의해 SiO2 비드의 크기를 조절하여 SiO2 비드 사이의 간격을 조절한 후, 기재 상에 반도체 물질을 증착하는 것에 의하여 SiO2 비드 사이에 반도체를 증착하고, SiO2 비드 및 기판을 제거하여, 제1 관통홀(140)과 제2 관통홀(150)을 구비한 반도체 기판을 제작한다.In addition, in the semiconductor deposition and growth method, SiO 2 beads are disposed on a substrate, and the size of the SiO 2 beads is controlled by reactive ion etch (RIE) to control the spacing between the SiO 2 beads. After that, by depositing a semiconductor material on the substrate, the semiconductor is deposited between the SiO 2 beads, the SiO 2 beads and the substrate are removed, and the first through
도 3a 내지 도 3c는 본 발명의 실시예에 따른 투명 반도체 기판의 패턴을 설명하기 위한 도면이다.3A to 3C are diagrams for explaining a pattern of a transparent semiconductor substrate according to an embodiment of the present invention.
도 3a에서 나타낸 것처럼, 투명 반도체 기판(100)의 관통홀은 제1 관통홀(140)과 제2 관통홀(150)이 하나씩 교차되는 패턴으로 형성될 수 있다.As shown in FIG. 3A , the through-holes of the
또한, 도 3b에서 나타낸 것처럼, 투명 반도체 기판(100)의 관통홀은 제1 관통홀(140)과 제2 관통홀(150)의 배치 개수 또는 형성 위치를 랜덤으로 배치하여 형성될 수 있다.Also, as shown in FIG. 3B , the through-holes of the
그리고, 도 3c에서 나타낸 것처럼, 투명 반도체 기판(100)의 관통홀은 각각의 제1영역 내지 제4 영역에 제1 관통홀(140)과 제2 관통홀(150)을 각각 배치하여 형성된다.And, as shown in FIG. 3C , the through-holes of the
즉, 도 3c에서 나타낸 것처럼, 제1영역과 제3영역에는 제2 관통홀(150)으로 배치되며, 제2영역과 제4영역에는 제1 관통홀(140)으로 형성될 수 있다.That is, as shown in FIG. 3C , the second through-
이때, 투명 반도체 기판(100)의 관통홀은 도 3a 내지 도 3c에서 나타낸 패턴 이외의 복수의 다양한 패턴으로 형성될 수 있다.In this case, the through hole of the
이하에서는 도 4 및 도 5를 이용하여 본 발명의 실시예에 따른 투명 반도체 기판(100)에 부동화층 및 광-반사방지층을 증착하는 방법에 대하여 설명한다.Hereinafter, a method of depositing a passivation layer and an anti-reflection layer on the
도 4는 본 발명의 실시예에 따른 반도체 기판 상면에 부동화층 및 광-반사방지층이 형성된 투명 반도체 기판을 나타낸 도면이고, 도 5는 본 발명의 실시예에 따른 도 4의 투명 반도체 기판을 I-I 선을 따라 절단한 단면도이다.4 is a view showing a transparent semiconductor substrate having a passivation layer and a light-reflection prevention layer formed on the upper surface of the semiconductor substrate according to an embodiment of the present invention, and FIG. 5 is the transparent semiconductor substrate of FIG. It is a cross-sectional view cut along
즉, 도 4 및 도 5에서 나타낸 것처럼, 본 발명의 실시에에 따른 투명 반도체 기판(100)은 반도체 기판(110)의 양면에 부동화층(160) 및 광-반사방지층(170)을 포함한다.That is, as shown in FIGS. 4 and 5 , the
또한, 투명 반도체 기판(100)은 제1면(120)과 제2면(130)을 관통하는 복수의 제1 관통홀(140) 및 제2 관통홀(150)을 포함한다.In addition, the
여기서, 부동화층(160)은 기판 표면에 존재하는 결함을 부동화하고 입사되는 태양광의 반사율을 감소시키기 위해 금속, 전이금속 및 준금속 중에서 선택된 1종 이상의 원소의 산화물, 탄화물 또는 질화물을 이용하여 반도체 기판(110)의 제1면 및 제2면에 증착된다.Here, the
예를 들어, 동일한 반도체 기판(110) 표면에 대하여 부동화층(160)을 적용하지 않은 경우 암시적 개방전압이 528mV 였으나, 부동화층을 적용한 경우 암시적 개방전압이 628mV로 증가하였다.For example, when the
또한, 이러한 기판을 태양전지에 적용하는 경우, 태양광 반사율이 감소되어 P-N 접합까지 도달되는 광량이 증대되어 태양전지의 단락전류가 증가하고, 그 결과 태양전지의 광전변환효율이 향상될 수 있다.In addition, when such a substrate is applied to a solar cell, the amount of light reaching the P-N junction is increased due to a decrease in the solar reflectance, so that the short-circuit current of the solar cell is increased, and as a result, the photoelectric conversion efficiency of the solar cell can be improved.
이때, 본 발명의 실시예에 따른 부동화층(160)은 스퍼터링(sputtering), 전자빔 증착법(e-beam evaporation), 화학적 기상 증착법(CVD; chemical vapor deposition), 물리적 기상 증착법(PVD; physical vapor deposition), 금속 유기 화학적 기상 증착법(MOCVD; metal-organic chemical vapor deposition), 분자빔 에피택시(MBE; molecular beam epitaxy) 또는 원자층 증착법(Atomic Layer Deposition) 중에서 어느 하나의 방법을 이용하여 반도체 기판(110)에 증착된다. In this case, the
또한, 광-반사방지층(170)은 광-반사방지층 및 부동화층(Passivation Layer) 중에서 어느 하나로 형성된다.In addition, the light-
여기서, 광-반사방지층(170)은 입사되는 광 중 실리콘 기판 표면에 의해 반사되는 광의 반사율을 감소시키기 위해 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조로 형성된다.Here, the light-
또한, 광-반사방지층(170)은 표면에 피라미드, 정사각형, 삼각형 등 다양한 요철 형태의 표면 구조체를 포함할 수 있으며, 표면 구조체는 건식/습식 식각 등과 같은 다양한 방법에 의해 광-반사방지층의 표면 거칠기를 증가시키는 방법 등에 의해 형성된다.In addition, the light-
또한, 투명 반도체 기판(100)은 제1 관통홀(140)과 제2 관통홀(150)의 배치 패턴에 따라 서로 다른 형태로 생성될 수 있으며, 투명 반도체 기판(100)의 설치 위치 또는 규모에 따라 복수의 형태로 제작된다.In addition, the
도 6은 본 발명의 실시예에 따른 투명 반도체 기판을 제조하기 위한 방법을 설명하기 위한 순서도이다.6 is a flowchart illustrating a method for manufacturing a transparent semiconductor substrate according to an embodiment of the present invention.
먼저, 제1면 및 상기 제1면의 반대측에 위치한 제2면을 포함하는 반도체 기판(110)을 준비한다(S610).First, a
다음으로, 준비된 반도체 기판(110)을 관통하고, 반도체 기판(110)의 제1면(120)과 제2면(130)에 대하여 경사진 경사부를 포함하도록 관통홀을 형성한다(S620).Next, a through hole is formed to penetrate the
다음으로, 제1면(120), 제2면(130) 및 경사부의 상면에 부동화층(160)을 형성한다(S630).Next, the
다음으로, 부동화층(160)의 상면에 광-반사방지층(170)을 형성한다(S640).Next, the light-
이와 같이 본 발명의 실시예에 따르면, 서로 다른 크기를 가지는 두개의 관통홀과 해당 관통홀의 배치를 다양하게 할 수 있어 투명 반도체 기판의 투광성을 향상시킬 수 있다.As described above, according to the exemplary embodiment of the present invention, two through-holes having different sizes and the arrangement of the corresponding through-holes can be varied, so that the light transmittance of the transparent semiconductor substrate can be improved.
특히, 본 발명의 실시예에 따르면 모든 면이 유리로 구성되는 건물 일체형 태양전지(BIPV)의 경우, 태양의 위치나 조도에 크게 영향을 받지 않고 투광성을 최대한 유지할 수 있다. In particular, according to an embodiment of the present invention, in the case of a building-integrated solar cell (BIPV) in which all surfaces are made of glass, the light transmittance can be maintained as much as possible without being greatly affected by the position of the sun or the illuminance.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것이 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다. Although the present invention has been described with reference to the embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims.
100: 투명 반도체 기판,
110: 반도체 기판,
120: 제1면,
130: 제2면,
140: 제1 관통홀,
150: 제2 관통홀,
160: 부동화층,
170: 광-반사방지층100: transparent semiconductor substrate, 110: semiconductor substrate,
120: the first side, 130: the second side,
140: a first through hole, 150: a second through hole,
160: passivation layer, 170: light-anti-reflection layer
Claims (17)
상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면과 제2면에 대하여 경사진 경사부를 포함하는 복수의 관통홀을 포함하되,
상기 복수의 관통홀은,
상기 반도체 기판의 제1면에 대하여 예각으로 형성되어 관통하는 제1 관통홀,
상기 반도체 기판의 제1면에 대하여 둔각으로 형성되어 관통하는 제2 관통홀을 포함하는 투명 반도체 기판.A semiconductor substrate comprising a first surface and a second surface opposite to the first surface, and
a plurality of through holes passing through the semiconductor substrate and including inclined portions inclined with respect to the first and second surfaces of the semiconductor substrate;
The plurality of through-holes,
a first through hole formed at an acute angle with respect to the first surface of the semiconductor substrate and passing therethrough;
and a second through hole formed at an obtuse angle with respect to the first surface of the semiconductor substrate and passing therethrough.
상기 제1면, 상기 제2면 및 상기 경사부의 상면에 부착되는 부동화층, 그리고
상기 부동화층의 상면에 코팅되는 광-반사방지층을 더 포함하는 투명 반도체 기판.According to claim 1,
a passivation layer attached to the first surface, the second surface, and an upper surface of the inclined part; and
A transparent semiconductor substrate further comprising a light-anti-reflection layer coated on the upper surface of the passivation layer.
상기 제1 관통홀은,
상기 제1면에 형성된 직경이 제2면에 형성된 직경보다 작고,
상기 제2 관통홀은,
상기 제1면에 형성된 직경이 제2면에 형성된 직경보다 큰 투명 반도체 기판.According to claim 1,
The first through hole is
The diameter formed on the first surface is smaller than the diameter formed on the second surface,
The second through hole,
A transparent semiconductor substrate having a diameter formed on the first surface greater than a diameter formed on the second surface.
상기 제1 관통홀과 제2 관통홀은 서로 하나씩 교차되어 형성되는 투명 반도체 기판.According to claim 1,
The first through-hole and the second through-hole are formed to cross each other one by one.
상기 복수의 관통홀은 복수의 영역으로 구분되며,
상기 복수의 영역은
상기 제1 관통홀이 군집화하여 형성된 제1 영역과
상기 제2 관통홀이 군집화하여 형성된 제2 영역을 포함하는 투명 반도체 기판.According to claim 1,
The plurality of through-holes are divided into a plurality of regions,
The plurality of areas
a first region formed by clustering the first through-holes;
and a second region formed by clustering the second through-holes.
상기 복수의 관통홀은 복수의 영역으로 구분되며,
각각의 영역에는 상기 제1 관통홀과 제2 관통홀의 개수 또는 패턴이 다르게 형성되는 투명 반도체 기판.According to claim 1,
The plurality of through-holes are divided into a plurality of regions,
A transparent semiconductor substrate in which the number or pattern of the first through-holes and the second through-holes is different in each region.
상기 관통홀의 길이방향의 단면은 평행사변형 형상인 반도체 기판.According to claim 1,
A semiconductor substrate having a cross-section in the longitudinal direction of the through hole in a parallelogram shape.
상기 부동화층은,
금속, 전이금속 및 준금속 중에서 선택된 1종 이상의 원소의 산화물, 탄화물 또는 질화물을 포함하는 투명 반도체 기판.3. The method of claim 2,
The passivation layer is
A transparent semiconductor substrate comprising an oxide, carbide, or nitride of at least one element selected from among metals, transition metals and metalloids.
상기 광-반사방지층은,
광-반사방지층 및 부동화층(Passivation Layer) 중에서 어느 하나로 형성되는 투명 반도체 기판.3. The method of claim 2,
The light-reflection prevention layer,
A transparent semiconductor substrate formed of any one of a light-reflection prevention layer and a passivation layer.
상기 반도체 기판은,
결정질 실리콘(c-Si), 게르마늄(Ge), 갈륨비소(GaAs), 갈륨비소인(GaAsP), 비정질 실리콘(a-Si) 또는 이들의 조합으로 구성되는 투명 반도체 기판.According to claim 1,
The semiconductor substrate,
A transparent semiconductor substrate comprising crystalline silicon (c-Si), germanium (Ge), gallium arsenide (GaAs), gallium arsenide (GaAsP), amorphous silicon (a-Si), or a combination thereof.
투명 태양 전지에 적용되는 투명 반도체 기판. According to claim 1,
A transparent semiconductor substrate applied to a transparent solar cell.
상기 반도체 기판을 관통하고, 상기 반도체 기판의 제1면과 제2면에 대하여 경사진 경사부를 포함하는 관통홀을 형성하는 단계를 포함하되,
상기 복수의 관통홀은,
상기 반도체 기판의 제1면에 대하여 예각으로 형성되어 관통하는 제1 관통홀,
상기 반도체 기판의 제1면에 대하여 둔각으로 형성되어 관통하는 제2 관통홀을 포함하는 투명 반도체 기판의 제조방법.preparing a semiconductor substrate including a first surface and a second surface located opposite to the first surface; and
and penetrating the semiconductor substrate and forming a through hole including an inclined portion inclined with respect to the first and second surfaces of the semiconductor substrate,
The plurality of through-holes,
a first through hole formed at an acute angle with respect to the first surface of the semiconductor substrate and passing therethrough;
and a second through hole formed at an obtuse angle with respect to the first surface of the semiconductor substrate and passing therethrough.
상기 제1면, 상기 제2면 및 상기 경사부의 상면에 부동화층을 형성하는 단계 그리고
상기 부동화층의 상면에 광-반사방지층을 형성하는 단계를 더 포함하는 투명 반도체 기판의 제조방법.13. The method of claim 12,
forming a passivation layer on the first surface, the second surface, and an upper surface of the inclined portion; and
The method of manufacturing a transparent semiconductor substrate further comprising the step of forming a light-reflection layer on the upper surface of the passivation layer.
상기 제1 관통홀과 제2 관통홀은 서로 하나씩 교차되어 형성되는 투명 반도체 기판의 제조방법.13. The method of claim 12,
The method of manufacturing a transparent semiconductor substrate, wherein the first through-hole and the second through-hole cross each other one by one.
상기 복수의 관통홀은 복수의 영역으로 구분되며,
상기 복수의 영역은
상기 제1 관통홀이 군집화하여 형성된 제1 영역과
상기 제2 관통홀이 군집화하여 형성된 제2 영역을 포함하는 투명 반도체 기판의 제조방법.13. The method of claim 12,
The plurality of through-holes are divided into a plurality of regions,
The plurality of areas
a first region formed by clustering the first through-holes;
A method of manufacturing a transparent semiconductor substrate including a second region formed by clustering the second through-holes.
상기 복수의 관통홀은 복수의 영역으로 구분되며,
각각의 영역에는 상기 제1 관통홀과 제2 관통홀의 개수 또는 패턴이 다르게 형성되는 투명 반도체 기판의 제조방법.13. The method of claim 12,
The plurality of through-holes are divided into a plurality of regions,
A method of manufacturing a transparent semiconductor substrate, wherein the number or pattern of the first through-holes and the second through-holes are different in each region.
투명 태양 전지에 적용되는 투명 반도체 기판의 제조방법. 13. The method of claim 12,
A method of manufacturing a transparent semiconductor substrate applied to a transparent solar cell.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210025568A KR102509612B1 (en) | 2021-02-25 | 2021-02-25 | Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210025568A KR102509612B1 (en) | 2021-02-25 | 2021-02-25 | Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220121464A true KR20220121464A (en) | 2022-09-01 |
| KR102509612B1 KR102509612B1 (en) | 2023-03-14 |
Family
ID=83281839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210025568A KR102509612B1 (en) | 2021-02-25 | 2021-02-25 | Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102509612B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000813A (en) * | 2000-03-22 | 2002-01-05 | 마치오 나카지마 | Hole structure and production method for hole structure |
| US20120048342A1 (en) * | 2010-08-26 | 2012-03-01 | Koeng Su Lim | Integrated thin-film photovoltaic device and manufacturing method thereof |
| KR20180037901A (en) * | 2016-10-05 | 2018-04-13 | 울산과학기술원 | Solar cell with controlled transmittance and manufacturing method thereof |
| WO2018157495A1 (en) * | 2017-03-03 | 2018-09-07 | 广东爱康太阳能科技有限公司 | Drilling- and perc-based doubled-sided solar cell, and assembly, system, and manufacturing method thereof |
| KR20200064868A (en) * | 2018-11-29 | 2020-06-08 | 울산과학기술원 | A colorless transparent crystalline silicon substrate, and method of preparing the same |
-
2021
- 2021-02-25 KR KR1020210025568A patent/KR102509612B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000813A (en) * | 2000-03-22 | 2002-01-05 | 마치오 나카지마 | Hole structure and production method for hole structure |
| US20120048342A1 (en) * | 2010-08-26 | 2012-03-01 | Koeng Su Lim | Integrated thin-film photovoltaic device and manufacturing method thereof |
| KR20180037901A (en) * | 2016-10-05 | 2018-04-13 | 울산과학기술원 | Solar cell with controlled transmittance and manufacturing method thereof |
| WO2018157495A1 (en) * | 2017-03-03 | 2018-09-07 | 广东爱康太阳能科技有限公司 | Drilling- and perc-based doubled-sided solar cell, and assembly, system, and manufacturing method thereof |
| KR20200005534A (en) * | 2017-03-03 | 2020-01-15 | 광둥 아이코 솔라 에너지 테크놀로지 컴퍼니., 리미티드. | Perforated PERC double-sided solar cell and its assembly, system and manufacturing method |
| KR20200064868A (en) * | 2018-11-29 | 2020-06-08 | 울산과학기술원 | A colorless transparent crystalline silicon substrate, and method of preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102509612B1 (en) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI559565B (en) | Vertical pillar structured photovoltaic devices with mirrors and optical claddings | |
| US8822260B2 (en) | Asymmetric surface texturing for use in a photovoltaic cell and method of making | |
| CN104934486B (en) | Solar cell | |
| US20130133729A1 (en) | Solar cell and manufacturing method thereof | |
| US7547569B2 (en) | Method for patterning Mo layer in a photovoltaic device comprising CIGS material using an etch process | |
| KR101053790B1 (en) | Solar cell and manufacturing method thereof | |
| US20110108118A1 (en) | Thin-film solar cell and method of manufacturing the same | |
| US20130092219A1 (en) | Solar cell | |
| US20220344106A1 (en) | Perovskite/silicon tandem photovoltaic device | |
| KR101166456B1 (en) | Solar cell and method for fabricating the same | |
| KR102509612B1 (en) | Transparent semiconductor substrate for improving double-sided light transmittance and manufacturing method thereof | |
| KR20180036382A (en) | Solar cell and method for manufacturing thereof | |
| KR102253547B1 (en) | A colorless transparent crystalline silicon substrate, and method of preparing the same | |
| JP7146786B2 (en) | Solar cell manufacturing method, solar cell and solar cell module | |
| Abdo et al. | Integration of a 2-D periodic nanopattern into thin-film polycrystalline silicon solar cells by nanoimprint lithography | |
| JP2011096730A (en) | Thin-film solar cell and method of manufacturing the same | |
| Salles et al. | Pinhole formation in poly-Si/SiO x passivating contacts on Si (111)-oriented textures | |
| KR101484442B1 (en) | Method for manufacturing glass substrate of solar cell and glass substrate of solar cell thereof | |
| US20110284056A1 (en) | Solar cell having reduced leakage current and method of manufacturing the same | |
| KR101628957B1 (en) | Patterned grid electrode and thin film solar cell using the same, and a method of manufacturing them | |
| US20160225924A1 (en) | Solar cell with surface staged type antireflective layer | |
| KR20190045510A (en) | Solar cell including nanowire array and manufacturing method thereof | |
| KR101172190B1 (en) | Solar cell apparatus and method of fabricating the same | |
| WO2020111422A1 (en) | Colorless transparent semiconductor substrate and method for manufacturing same | |
| KR102060708B1 (en) | Solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |