KR20220112362A - 이미지 센서 - Google Patents
이미지 센서 Download PDFInfo
- Publication number
- KR20220112362A KR20220112362A KR1020210015798A KR20210015798A KR20220112362A KR 20220112362 A KR20220112362 A KR 20220112362A KR 1020210015798 A KR1020210015798 A KR 1020210015798A KR 20210015798 A KR20210015798 A KR 20210015798A KR 20220112362 A KR20220112362 A KR 20220112362A
- Authority
- KR
- South Korea
- Prior art keywords
- boosting
- pixel
- driver
- row
- output signal
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000006641 stabilisation Effects 0.000 abstract description 20
- 238000011105 stabilization Methods 0.000 abstract description 20
- 101100328883 Arabidopsis thaliana COL1 gene Proteins 0.000 description 31
- 238000010586 diagram Methods 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 18
- 101100004188 Arabidopsis thaliana BARD1 gene Proteins 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 101100478997 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWC3 gene Proteins 0.000 description 9
- 101000667209 Homo sapiens Vacuolar protein sorting-associated protein 72 homolog Proteins 0.000 description 8
- 102100039098 Vacuolar protein sorting-associated protein 72 homolog Human genes 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 238000012937 correction Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- PBGKNXWGYQPUJK-UHFFFAOYSA-N 4-chloro-2-nitroaniline Chemical compound NC1=CC=C(Cl)C=C1[N+]([O-])=O PBGKNXWGYQPUJK-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100328886 Caenorhabditis elegans col-2 gene Proteins 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 101100328890 Arabidopsis thaliana COL3 gene Proteins 0.000 description 1
- 101100328892 Arabidopsis thaliana COL4 gene Proteins 0.000 description 1
- 101100237842 Xenopus laevis mmp18 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H04N5/3741—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/37455—
-
- H04N5/378—
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
안정화 시간이 감소되는 이미지 센서가 제공된다. 이미지 센서는 제1 로우 드라이버, 제1 로우 드라이버에 연결되고, 제1 방향으로 연장되는 제1 로우 라인, 제1 로우 라인에 연결되고, 제1 방향으로 순차적으로 배열된 제1 픽셀, 제2 픽셀, 제3 픽셀 및 제4 픽셀, 제1 픽셀에 연결되고, 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인, 제2 픽셀에 연결되고, 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인, 제3 픽셀에 연결되고, 제3 픽셀로부터 제3 출력 신호를 수신하는 제3 컬럼 라인, 제4 픽셀에 연결되고, 제4 픽셀로부터 제4 출력 신호를 수신하는 제4 컬럼 라인, 제1 내지 제4 컬럼 라인에 연결된 부스팅 회로, 부스팅 회로에 연결되고, 제1 방향으로 연장되는 제2 로우 라인, 제2 로우 라인의 제1 방향과 반대되는 방향의 제1 단(terminal)에 연결된 제1 부스팅 드라이버, 및 제2 로우 라인의 제1 방향의 제2 단에 연결된 제2 부스팅 드라이버를 포함하고, 부스팅 회로는, 제1 부스팅 드라이버로부터 수신한 제1 부스팅 인에이블 신호에 기초하여 제1 및 제2 출력 신호의 전압을 조절하고, 제2 부스팅 드라이버로부터 수신한 제2 부스팅 인에이블 신호에 기초하여 제3 및 제4 출력 신호의 전압을 조절한다.
Description
본 발명은 이미지 센서에 대한 것이다.
이미지 센싱 장치(image sensing device)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센싱 장치는 전하 결합형(CCD; Charge Coupled Device) 이미지 센싱 장치와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센싱 장치를 포함할 수 있다.
CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭될 수 있다. CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비할 수 있다. 픽셀들 각각은 예를 들어, 포토 다이오드(photodiode, PD)를 포함할 수 있다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 할 수 있다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, 스마트폰, 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명이 해결하고자 하는 기술적 과제는, 안정화 시간이 감소되는 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 다크 셰이딩 또는 다크 오프셋이 감소되어, 화질이 개선되는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 제1 로우 드라이버, 제1 로우 드라이버에 연결되고, 제1 방향으로 연장되는 제1 로우 라인, 제1 로우 라인에 연결되고, 제1 방향으로 순차적으로 배열된 제1 픽셀, 제2 픽셀, 제3 픽셀 및 제4 픽셀, 제1 픽셀에 연결되고, 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인, 제2 픽셀에 연결되고, 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인, 제3 픽셀에 연결되고, 제3 픽셀로부터 제3 출력 신호를 수신하는 제3 컬럼 라인, 제4 픽셀에 연결되고, 제4 픽셀로부터 제4 출력 신호를 수신하는 제4 컬럼 라인, 제1 내지 제4 컬럼 라인에 연결된 부스팅 회로, 부스팅 회로에 연결되고, 제1 방향으로 연장되는 제2 로우 라인, 제2 로우 라인의 제1 방향과 반대되는 방향의 제1 단(terminal)에 연결된 제1 부스팅 드라이버, 및 제2 로우 라인의 제1 방향의 제2 단에 연결된 제2 부스팅 드라이버를 포함하고, 부스팅 회로는, 제1 부스팅 드라이버로부터 수신한 제1 부스팅 인에이블 신호에 기초하여 제1 및 제2 출력 신호의 전압을 조절하고, 제2 부스팅 드라이버로부터 수신한 제2 부스팅 인에이블 신호에 기초하여 제3 및 제4 출력 신호의 전압을 조절할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 로우 드라이버, 로우 드라이버에 연결된 로우 라인, 로우 라인에 연결된 제1 픽셀, 제2 픽셀 및 제3 픽셀, 제1 픽셀에 연결되고, 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인, 제2 픽셀에 연결되고, 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인, 제3 픽셀에 연결되고, 제3 픽셀로부터 제3 출력 신호를 수신하는 제3 컬럼 라인, 제1 컬럼 라인에 연결되고, 제1 출력 신호의 전압을 조절하는 제1 부스팅 회로, 제2 컬럼 라인에 연결되고, 제2 출력 신호의 전압을 조절하는 제2 부스팅 회로, 및 제3 컬럼 라인에 연결되고, 제3 출력 신호의 전압을 조절하는 제3 부스팅 회로를 포함하고, 제3 픽셀은 제1 및 제2 픽셀 사이에 배치되고, 제3 컬럼 라인은 제1 및 제2 컬럼 라인 사이에 배치되고, 제1 및 제2 부스팅 회로는 제3 부스팅 회로보다 먼저 동작할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 로우 드라이버, 로우 드라이버에 연결되고, 제1 방향으로 연장되는 제1 로우 라인, 제1 로우 라인에 연결되고, 제1 방향으로 순차적으로 배열된 제1 픽셀 및 제2 픽셀, 제1 픽셀에 연결되고, 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인, 2 픽셀에 연결되고, 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인, 제1 컬럼 라인에 연결된 제1 부스팅 회로, 제2 컬럼 라인에 연결된 제2 부스팅 회로, 제1 및 제2 부스팅 회로에 연결되는 제2 로우 라인, 및 제2 로우 라인의 양단에 각각 연결되는 제1 부스팅 드라이버 및 제2 부스팅 드라이버를 포함하고, 제2 부스팅 회로는, 제1 모드에서 제1 부스팅 드라이버로부터 수신한 제1 부스팅 인에이블 신호에 기초하여 제2 출력 신호의 전압을 조절하고, 제1 모드와 다른 제2 모드에서 제2 부스팅 드라이버로부터 수신한 제2 부스팅 인에이블 신호에 기초하여 제2 출력 신호의 전압을 조절할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다.
도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 도시한 도면이다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 도 3의 픽셀을 설명하기 위한 도면이다.
도 5는 도 3의 R1 영역에 대한 확대도이다.
도 6은 도 3의 R2 영역에 대한 확대도이다.
도 7은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 8은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 9는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 10은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 R2 영역의 도면이다.
도 12는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 13은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 15는 몇몇 실시예에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 설명하기 위한 블록도이다.
도 16은 도 15의 카메라 모듈의 상세 블록도이다.
도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 도시한 도면이다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 도 3의 픽셀을 설명하기 위한 도면이다.
도 5는 도 3의 R1 영역에 대한 확대도이다.
도 6은 도 3의 R2 영역에 대한 확대도이다.
도 7은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 8은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 9는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 10은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 R2 영역의 도면이다.
도 12는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 13은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 15는 몇몇 실시예에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 설명하기 위한 블록도이다.
도 16은 도 15의 카메라 모듈의 상세 블록도이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 이미지 센싱 장치의 블록도이다.
도 1을 참조하면, 이미지 센싱 장치(1)는 이미지 센서(100)와 이미지 신호 프로세서(900)를 포함할 수 있다.
이미지 센서(100)는 빛을 이용하여 센싱 대상의 이미지를 센싱하여, 이미지 신호(IMS)를 생성할 수 있다. 몇몇 실시예에서, 생성된 이미지 신호(IMS)는 예를 들어, 디지털 신호일 수 있으나, 본 발명의 기술적 사상에 따른 실시예가 이에 제한되는 것은 아니다.
이미지 신호(IMS)는 이미지 신호 프로세서(900)에 제공되어 처리될 수 있다. 이미지 신호 프로세서(900)는 이미지 센서(100)의 버퍼부(170)로부터 출력된 이미지 신호(IMS)를 수신하고 수신된 이미지 신호(IMS)를 디스플레이에 용이하도록 가공하거나 처리할 수 있다.
몇몇 실시예에서, 이미지 신호 프로세서(900)는 이미지 센서(100)에서 출력된 이미지 신호(IMS)에 대해 디지털 비닝을 수행할 수 있다. 이 때, 이미지 센서(100)로부터 출력된 이미지 신호(IMS)는 아날로그 비닝 없이 픽셀 어레이(140)로부터의 로우(raw) 이미지 신호일 수도 있고, 아날로그 비닝이 이미 수행된 이미지 신호(IMS)일 수도 있다.
몇몇 실시예에서, 이미지 센서(100)와 이미지 신호 프로세서(900)는 도시된 것과 같이 서로 분리되어 배치될 수 있다. 예를 들어, 이미지 센서(100)가 제1 칩에 탑재되고, 이미지 신호 프로세서(900)가 제2 칩에 탑재되어 소정의 인터페이스를 통해 서로 통신할 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 이미지 센서(100)와 이미지 신호 프로세서(900)는 하나의 패키지, 예컨대 MCP(multi-chip package)로 구현될 수 있다.
이미지 센서(100)는, 컨트롤 레지스터 블록(110), 타이밍 제네레이터(120), 로우(row) 드라이버(130), 픽셀 어레이(140), 리드 아웃 회로(150), 램프신호 생성기(160), 버퍼부(170)를 포함할 수 있다.
컨트롤 레지스터 블록(110)은 이미지 센서(100)의 동작을 전체적으로 제어할 수 있다. 특히, 컨트롤 레지스터 블록(110)은 타이밍 제네레이터(120), 램프신호 생성기(160) 및 버퍼부(170)에 직접적으로 동작 신호를 전송할 수 있다.
타이밍 제네레이터(120)는 이미지 센서(100)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(120)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(130), 리드 아웃 회로(150), 램프신호 생성기(160) 등에 전달될 수 있다.
램프신호 생성기(160)는 리드 아웃 회로(150)에 사용되는 램프 신호를 생성하고 전송할 수 있다. 예를 들어, 리드 아웃 회로(150)는 상관 이중 샘플러(CDS), 비교기 등을 포함할 수 있는데, 램프신호 생성기(160)는 상관 이중 샘플러, 비교기 등에 사용되는 램프 신호를 생성하고 전송할 수 있다.
버퍼부(170)는 예를 들어, 래치부를 포함할 수 있다. 버퍼부(170)는 외부로 제공할 이미지 신호(IMS)를 임시적으로 저장할 수 있으며, 이미지 신호(IMS)를 외부 메모리 또는 외부 장치로 전송할 수 있다.
픽셀 어레이(140)는 외부 이미지를 센싱할 수 있다. 픽셀 어레이(140)는 복수의 픽셀(또는 단위 픽셀)을 포함할 수 있다. 로우 드라이버(130)는 픽셀 어레이(140)의 로우(row)를 선택적으로 활성화시킬 수 있다.
리드 아웃 회로(150)는 픽셀 어레이(140)로부터 제공받은 픽셀 신호를 샘플링하고, 이를 램프 신호와 비교한 후, 비교 결과를 바탕으로 아날로그 이미지 신호(데이터)를 디지털 이미지 신호(데이터)로 변환할 수 있다.
도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 도시한 도면이다.
도 2를 참조하면, 이미지 센서(100)는 제3 방향(Z)으로 적층된 제1 및 제2 영역(S1, S2)을 포함할 수 있다. 제1 및 제2 영역(S1, S2)은 도시된 것과 같이 제1 방향(X)과 제2 방향(Y)으로 연장될 수 있으며, 제1 및 제2 영역(S1, S2)에는 도 1에 도시된 블록들이 배치될 수 있다.
도면에 도시하지는 않았으나, 제2 영역(S2) 하부에는 메모리가 배치된 제3 영역이 배치될 수도 있다. 이 때, 제3 영역에 배치된 메모리는 제1 및 제2 영역(S1, S2)으로부터 이미지 데이터를 전송받아, 이를 저장하거나 처리하고, 이미지 데이터를 제1 및 제2 영역(S1, S2)으로 재전송할 수 있다. 이 때, 메모리는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, STT-MRAM(spin transfer torque magnetic random access memory) 소자 및 플래시(flash) 메모리 소자와 같은 메모리 소자를 포함할 수 있다. 메모리가 예를 들어, DRAM 소자를 포함하는 경우, 이미지 데이터를 상대적으로 고속으로 전송받아 처리할 수 있다. 또한, 몇몇 실시예에서, 메모리는 제2 영역(S2)에 배치될 수도 있다.
제1 영역(S1)은 픽셀 어레이 영역(PA) 및 제1 주변 영역(PH1)을 포함할 수 있고, 제2 영역(S2)은 로직 회로 영역(LC) 및 제2 주변 영역(PH2)을 포함할 수 있다. 제1 및 제2 영역(S1, S2)은 순차적으로 상하로 적층되어 배치될 수 있다.
제1 영역(S1)에서, 픽셀 어레이 영역(PA)은 도 1을 참조하여 설명한 픽셀 어레이(도 1의 140)가 배치되는 영역일 수 있다. 픽셀 어레이 영역(PA)은 매트릭스(matrix) 형태로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 각 픽셀은 포토 다이오드 및 트랜지스터들을 포함할 수 있다. 이에 관한 보다 구체적인 설명은 후술한다.
제1 주변 영역(PH1)은 복수의 패드들을 포함할 수 있으며, 픽셀 어레이 영역(PA)의 주변에 배치될 수 있다. 복수의 패드들은 외부 장치 등과 전기적 신호를 송수신할 수 있다.
제2 영역(S2)에서, 로직 회로 영역(LC)은 복수의 트랜지스터들을 포함하는 전자 소자들을 포함할 수 있다. 로직 회로 영역(LC)에 포함된 전자 소자들은 픽셀 어레이 영역(PA)과 전기적으로 연결되어, 픽셀 어레이 영역(PA)의 각 단위 픽셀(PX)에 일정한 신호를 제공하거나 출력 신호를 제어할 수 있다.
로직 회로 영역(LC)에는 예를 들어, 도 1을 참조하여 설명한 컨트롤 레지스터 블록(110), 타이밍 제네레이터(120), 로우 드라이버(130), 리드 아웃 회로(150), 램프신호 생성기(160), 버퍼부(170) 등이 배치될 수 있다. 로직 회로 영역(LC)에는 예를 들어, 도 1의 블록들에서, 픽셀 어레이(140) 이외의 블록들이 배치될 수 있다.
제2 영역(S2)에도 제1 영역(S1)의 제1 주변 영역(PH1)에 대응되는 영역에 제2 주변 영역(PH2)이 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 4는 도 3의 픽셀을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 이미지 센서(100)는 로우 드라이버(130), 로우 라인(ROW1 내지 ROWn), 컬럼 라인(COL1 내지 COLn), 픽셀 어레이(140), 제1 부스팅 드라이버(200), 제2 부스팅 드라이버(210), 복수의 부스팅 회로(PB)들, 램프신호 생성기(160), 아날로그 디지털 변환기(151) 및 버퍼부(170)등을 포함할 수 있다.
로우 드라이버(130)는 픽셀 어레이(140)를 행(row) 단위로 구동시킬 수 있다. 로우 드라이버(130)는 전송 제어 신호(TS), 리셋 제어 신호(RS), 선택 제어 신호(SEL) 등을 생성하여 픽셀 어레이(140)의 픽셀(PX)에 제공할 수 있다.
픽셀 어레이(140)는 복수의 픽셀(PX)들을 포함할 수 있다. 여기서 픽셀(PX)들은 다수의 행과 열을 따라 격자 모양으로 배열될 수 있다. 픽셀 어레이(140)는 복수의 픽셀(PX)들을 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 이미지 신호를 생성할 수 있다.
복수의 로우 라인(ROW1 내지 ROWn)은 제1 방향(X)으로 연장될 수 있다. 복수의 로우 라인(ROW1 내지 ROWn)은 제3 방향(Z)으로 순차적으로 배열될 수 있다. 예를 들어, 제1 로우 라인(ROW1)은 제2 로우 라인(ROW2)으로부터 제3 방향(Z)으로 이격되어 배치될 수 있다. 복수의 컬럼 라인(COL1 내지 COLn)은 제3 방향(Z)으로 연장될 수 있다. 복수의 컬럼 라인(COL1 내지 COLn)은 제1 방향(X)으로 순차적으로 배열될 수 있다. 예를 들어, 제2 컬럼 라인(COL2)은 제1 컬럼 라인(COL1)으로부터 제1 방향(X)으로 이격되어 배치될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
복수의 픽셀(PX)들은 로우 라인(ROW1 내지 ROWn) 및 컬럼 라인(COL1 내지 COLn)에 연결될 수 있다. 예를 들어, 하나의 픽셀(PX)은 제1 로우 라인(ROW1)과 제1 컬럼 라인(COL1)에 모두 연결될 수 있다. 또한, 픽셀(PX)은 제1 로우 라인(ROW1)과 제1 컬럼 라인(COL1)이 교차하는 부분에 위치할 수 있다. 이에 따라서 복수의 픽셀(PX)들은 격자 형태로 배열될 수 있다.
도 4를 참조하면, 픽셀(PX)은 포토 다이오드(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(reset transistor, RX), 소스 팔로워(source follower, SF) 및 선택 트랜지스터(selection transistor, SX)를 포함할 수 있다. 여기서 픽셀(PX)은 픽셀 어레이(140) 또는 픽셀 어레이 영역(PA)를 구성하는 단위일 수 있다.
전송 트랜지스터(TX)의 일단은 포토 다이오드(PD)와 접속되고, 타단은 플로팅 디퓨전 영역(floating diffusion region, FD)에 접속될 수 있다. 전송 트랜지스터(TX)의 제어 전극은 전송 제어 신호(TS)를 수신할 수 있다. 여기서 이미지 센서(100)에 입사된 빛은 포토 다이오드(PD)를 통해 전기 신호로 변환될 수 있다. 변환된 전기 신호는 전송 트랜지스터(TX)를 통해 플로팅 디퓨전 영역(FD)에 전달될 수 있다.
리셋 트랜지스터(RX)의 일단은 전원 전압(VDD)을 수신하고, 타단은 플로팅 디퓨전 영역(FD)과 접속될 수 있다. 리셋 트랜지스터(RX)의 제어 전극은 리셋 제어 신호(RS)를 수신할 수 있다. 소스 팔로워(SF)의 일단은 전원 전압(VDD)을 수신하고, 타단은 선택 트랜지스터(SX)의 일단과 접속될 수 있다. 소스 팔로워(SF)의 제어 전극은 플로팅 디퓨전 영역(FD)과 접속될 수 있다. 선택 트랜지스터(SX)의 타단은 컬럼 라인(COL1 내지 COLn)과 연결되고, 제어 전극은 선택 제어 신호(SEL)를 수신할 수 있다.
각 트랜지스터(TX, RX, 및 SX)를 제어하는 각 제어 신호(TS, RS, 및 SEL)는 로우 드라이버(130)로부터 출력될 수 있다. 선택 트랜지스터(SX)의 출력 신호(Vout)는 컬럼 라인(COL1 내지 COLn)으로 공급될 수 있다. 출력 신호(Vout)는 아날로그 신호에 해당될 수 있다. 즉, 픽셀(PX)로부터 출력된 출력 신호(Vout)는 리드 아웃 회로(150)를 통해 디지털 신호로 전환될 수 있고, 이미지 신호(IMS)로서 이미지 신호 프로세서(900)에 전달될 수 있다.
여기서 도 3의 로우 라인(ROW1 내지 ROWn)은 로우 드라이버(130)로부터 픽셀(PX)에 전송 제어 신호(TS), 리셋 제어 신호(RS) 및 선택 제어 신호(SEL)를 전달하는 신호 라인일 수 있다. 또한, 도 3의 컬럼 라인(COL1 내지 COLn)은 선택 트랜지스터(SX)의 출력 신호(Vout)를 전달하는 신호라인일 수 있다.
다시 도 3을 참조하면, 복수의 컬럼 라인(COL1 내지 COLn)은 아날로그 디지털 변환기(151)에 연결될 수 있다. 여기서 아날로그 디지털 변환기(151)는 램프신호 생성기(160)에도 연결될 수 있다. 즉, 아날로그 디지털 변환기(151)는 램프신호 생성기(160)로부터 램프 신호를 수신할 수 있고, 복수의 컬럼 라인(COL1 내지 COLn)으로부터 출력 신호(Vout)를 수신할 수 있다. 아날로그 디지털 변환기(151)는 CDS(correlation double sampling) 동작, 카운팅 동작 등을 수행하여 아날로그 신호인 출력 신호(Vout)를 디지털 신호로 변환시킬 수 있다. 여기서, 아날로그 디지털 변환기(151)는 도 1의 리드 아웃 회로(150)에 포함될 수 있다. 아날로그 디지털 변환기(151)를 포함하는 리드 아웃 회로(150)는 픽셀 어레이(140)로부터 제3 방향(Z)과 반대되는 방향으로 이격되어 배치될 수 있다. 또한, 복수의 아날로그 디지털 변환기(151)는 제1 방향(X)을 따라 순차적으로 배열될 수 있다. 즉, 아날로그 디지털 변환기(151)는 각 픽셀(PX)에 대응되도록 배치될 수 있다.
버퍼부(170)는 복수의 아날로그 디지털 변환기(151)에 연결될 수 있고, 아날로그 디지털 변환기(151)로부터 변환된 디지털 신호를 제공받을 수 있다. 버퍼부(170)는 아날로그 디지털 변환기(151)로부터 제3 방향(Z)과 반대되는 방향으로 배치될 수 있다.
로우 라인(RL)은 픽셀 어레이(140)와 아날로그 디지털 변환기(151) 사이에 배치될 수 있다. 로우 라인(RL)은 제1 방향(X)으로 연장될 수 있다. 예를 들어, 로우 라인(RL)은 복수의 로우 라인들(ROW1 내지 ROWn)에 평행하도록 형성될 수 있다. 로우 라인(RL)은 제1 방향(X)과 반대되는 방향으로의 제1 단(terminal)과 제1 방향(X)으로의 제2 단을 포함할 수 있다. 즉, 로우 라인(RL)은 제1 단으로부터 제2 단까지 제1 방향(X)을 따라 연장될 수 있다.
복수의 부스팅 회로(PB)들은 복수의 컬럼 라인들(COL1 내지 COLn)에 연결될 수 있다. 즉, 부스팅 회로(PB)들은 제1 방향(X)으로 순차적으로 배열될 수 있다. 예를 들어, 부스팅 회로(PB)는 각 컬럼 라인(COL1 내지 COLn)에 대응되도록 하나씩 배치될 수 있다. 부스팅 회로(PB)들은 로우 라인(RL)에 연결될 수 있다. 즉, 부스팅 회로(PB)는 로우 라인(RL)과 컬럼 라인(COL1 내지 COLn)에 모두 연결될 수 있다. 또한, 부스팅 회로(PB)는 로우 라인(RL)과 컬럼 라인(COL1 내지 COLn)이 교차하는 부분에 위치할 수 있다.
제1 부스팅 드라이버(200)는 로우 라인(RL)에 연결될 수 있다. 상세히, 제1 부스팅 드라이버(200)는 로우 라인(RL)의 제1 방향(X)과 반대되는 방향으로의 제1 단에 연결될 수 있다. 또한, 제1 부스팅 드라이버(200)는 복수의 부스팅 회로(PB)들로부터 제1 방향(X)과 반대되는 방향으로 이격되어 배치될 수 있다. 또한, 제1 부스팅 드라이버(200)는 로우 라인(RL)을 통해 복수의 부스팅 회로(PB)들과 연결될 수 있다.
제2 부스팅 드라이버(210)는 로우 라인(RL)에 연결될 수 있다. 상세히, 제2 부스팅 드라이버(210)는 로우 라인(RL)의 제1 방향(X)으로의 제2 단에 연결될 수 있다. 또한, 제2 부스팅 드라이버(210)는 복수의 부스팅 회로(PB)들로부터 제1 방향(X)으로 이격되어 배치될 수 있다. 제2 부스팅 드라이버(210)는 로우 라인(RL)을 통해 복수의 부스팅 회로(PB)들과 연결될 수 있다.
로우 라인(RL)과 복수의 부스팅 회로(PB)들은 제1 부스팅 드라이버(200)와 제2 부스팅 드라이버(210) 사이에 배치될 수 있다. 즉, 로우 드라이버(130)가 픽셀 어레이(140)로부터 제1 방향(X)과 반대되는 방향으로 이격되어 배치되는 반면에, 제1 및 제2 부스팅 드라이버(200, 210)는 로우 라인(RL)과 복수의 부스팅 회로(PB)의 양쪽에 위치할 수 있다. 또한, 제1 및 제2 부스팅 드라이버(200, 210)는 대칭적으로 배치될 수 있다.
제1 스위치(SWC1)는 로우 라인(RL)과 제1 부스팅 드라이버(200)를 연결할 수 있다. 제1 스위치(SWC1)는 로우 라인(RL)과 제1 부스팅 드라이버(200) 사이에 배치될 수 있다. 본 실시예에서, 제1 스위치(SWC1)는 닫힌 상태일 수 있다. 즉, 닫힌 제1 스위치(SWC1)에 의해 제1 부스팅 드라이버(210)와 로우 라인(RL) 및 부스팅 회로(PB)는 연결될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
제2 스위치(SWC2)는 로우 라인(RL)과 제2 부스팅 드라이버(210)를 연결할 수 있다. 즉, 제2 스위치(SWC2)는 로우 라인(RL)과 제2 부스팅 드라이버(210) 사이에 배치될 수 있다. 본 실시예에서 제2 스위치(SWC2)는 닫힌 상태일 수 있다. 즉, 닫힌 제2 스위치(SWC2)에 의해 제2 부스팅 드라이버(210)와 로우 라인(RL) 및 부스팅 회로(PB)는 연결될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
제1 부스팅 드라이버(200)는 부스팅 회로(PB)가 턴온 또는 턴오프되도록 제어할 수 있고, 부스팅 회로(PB)는 제1 부스팅 드라이버(200)의 제어에 응답하여 컬럼 라인(COL1 내지 COLn)로부터 출력되는 출력 신호(Vout)의 전압을 조절할 수 있다. 또한, 제2 부스팅 드라이버(210)는 부스팅 회로(PB)가 턴온 또는 턴오프되도록 제어할 수 있고, 부스팅 회로(PB)는 제2 부스팅 드라이버(200)의 제어에 응답하여 컬럼 라인(COL1 내지 COLn)로부터 출력되는 출력 신호(Vout)의 전압을 조절할 수 있다.
도 5는 도 3의 R1 영역에 대한 확대도이다. 도 6은 도 3의 R2 영역에 대한 확대도이다.
도 5를 참조하면, R1 영역에서 제1 부스팅 드라이버(200)는 로우 라인(RL)을 통해 제1 부스팅 회로(PB1)와 제2 부스팅 회로(PB2)에 연결될 수 있다. 여기서 로우 라인(RL)은 기생 저항(R1, R2) 및 기생 커패시터(C1, C2)를 포함할 수 있다. 기생 저항(R1, R2) 및 기생 커패시터(C1, C2)는 로우 라인(RL)의 본연의 특성에 의한 것일 수 있다. 기생 저항(R1) 및 기생 커패시터(C1)는 제1 부스팅 회로(PB1)와 로우 라인(RL)이 연결되는 제1 노드(N1)와 제2 부스팅 회로(PB2)와 로우 라인(RL)이 연결되는 제3 노드(N3) 사이에 존재할 수 있다. 또한, 기생 저항(R2) 및 기생 커패시터(C2)는 제3 노드(N3)에 연결될 수 있다.
제1 부스팅 드라이버(200)로부터 출력되는 부스팅 인에이블 신호(VBST_ENa)는 기생 저항(R1, R2) 및 기생 커패시터(C1, C2)에 의해 지연되어 전달될 수 있다. 즉, RC 딜레이에 의하여 부스팅 인에이블 신호(VBST_ENa)는 지연될 수 있다. 예를 들어, 제1 부스팅 회로(PB1)에 전달되는 제1 부스팅 인에이블 신호(VBST_ENa1)는 제2 부스팅 회로(PB2)에 전달되는 제2 부스팅 인에이블 신호(VBST_ENa2)보다 먼저 도달할 수 있다. 즉, 제1 부스팅 회로(PB1)는 제2 부스팅 회로(PB2)보다 먼저 동작할 수 있다.
제1 부스팅 드라이버(200)는 복수의 부스팅 회로(PB)를 작동시키는 부스팅 인에이블 신호(VBST_ENa)를 로우 라인(RL)에 출력할 수 있다. 부스팅 인에이블 신호(VBST_ENa)는 로우 라인(RL)을 따라 전달되고, 지연될 수 있다. 부스팅 인에이블 신호(VBST_ENa)는 제1 방향(X)으로 전달될 수 있으나, 본 발명의 실시예는 이에 제한되지 않는다.
제1 부스팅 회로(PB1)는 제1 전류원(I1), 제2 전류원(I2) 및 제1 스위치(SW1)를 포함할 수 있다. 제1 전류원(I1)은 제1 컬럼 라인(COL1)의 제2 노드(N2)에 연결될 수 있고, 제1 스위치(SW1)은 제1 컬럼 라인(COL1)의 제2 노드(N2)에 연결될 수 있다. 또한, 제2 전류원(I2)은 제1 스위치(SW1)에 연결될 수 있다. 즉, 제1 스위치(SW1)는 제2 전류원(I2)과 제2 노드(N2)를 연결할 수 있다. 제1 스위치(SW1)는 로우 라인(RL)으로부터 전달된 제1 부스팅 인에이블 신호(VBST_ENa1)에 응답하여 동작할 수 있다. 즉, 제1 부스팅 인에이블 신호(VBST_ENa1)가 인가되는 경우 제1 스위치(SW1)는 닫힐 수 있다. 하지만, 제1 부스팅 인에이블 신호(VBST_ENa1)가 인가되지 않는 경우 제1 스위치(SW1)는 열릴 수 있다.
제1 전류원(I1)은 일정한 전류를 생성할 수 있고, 제2 전류원(I2) 또한 일정한 전류를 생성할 수 있다. 즉, 제1 부스팅 인에이블 신호(VBST_ENa1)가 인가되지 않는 경우 제2 노드(N2)에는 제1 전류원(I1)으로부터 생성된 전류만이 흐를 수 있다. 하지만, 제1 부스팅 인에이블 신호(VBST_ENa1)가 인가되는 경우, 제2 노드(N2)에는 제1 전류원(I1)과 제2 전류원(I2)으로부터 생성된 전류가 모두 흐를 수 있다. 제1 전류원(I1)과 제2 전류원(I2)으로부터 생성된 전류가 모두 흐름에 따라서, 제1 출력 신호(Vout1)의 전압은 조절될 수 있다. 즉, 제1 부스팅 드라이버(200)로부터 출력된 제1 부스팅 인에이블 신호(VBST_ENa1)에 의해 제1 부스팅 회로(PB1)는 동작할 수 있고, 제1 출력 신호(Vout1)의 전압은 조절될 수 있다. 이 때, 제1 컬럼 라인(COL1)은 커패시터(Ca)를 갖는다. 픽셀(PX)에 전송 제어 신호(TS) 또는 리셋 제어 신호(RS)가 인가되는 경우에 제1 출력 신호(Vout1)의 전압은 일시적으로 증가할 수 있다. 제1 부스팅 회로(PB1)는 전송 제어 신호(TS) 또는 리셋 제어 신호(RS)가 인가된 후에, 증가된 제1 출력 신호(Vout1)의 전압을 감소시킬 수 있다. 상세히, 제1 부스팅 회로(PB1)는 제1 출력 신호(Vout1)의 전압이 보다 빠르게 감소되도록 부스팅할 수 있다.
제2 부스팅 회로(PB2) 또한 제2 컬럼 라인(COL2)의 제4 노드(N4)에 연결된 제1 전류원(I1), 제2 스위치(SW2) 및 제2 전류원(I2)을 포함할 수 있다. 제2 스위치(SW2)는 제2 부스팅 인에이블 신호(VBST_ENa2)에 의해 턴온 또는 턴오프 될 수 있다. 즉, 제2 부스팅 회로(PB2)는 제2 출력 신호(Vout2)의 전압이 보다 빠르게 감소되도록 부스팅할 수 있다. 이 때, 제2 부스팅 인에이블 신호(VBST_ENa2)는 제1 부스팅 인에이블 신호(VBST_ENa1)보다 늦게 제2 부스팅 회로(PB2)에 도달할 수 있다. 이에 따라서, 제2 부스팅 회로(PB2)는 제1 부스팅 회로(PB1)보다 늦게 동작할 수 있다. 부스팅 인에이블 신호(VBST_ENa)는 이어서 로우 라인(RL)을 따라 제1 방향(X)으로 전달될 수 있다.
도 6을 참조하면, R2 영역에서 제2 부스팅 드라이버(210)는 로우 라인(RL)을 통해 제3 부스팅 회로(PB3)와 제4 부스팅 회로(PB4)에 연결될 수 있다. 여기서 로우 라인(RL)은 기생 저항(R3, R4) 및 기생 커패시터(C3, C4)를 포함할 수 있다. 기생 저항(R4) 및 기생 커패시터(C4)는 제3 부스팅 회로(PB3)와 로우 라인(RL)이 연결되는 제5 노드(N5)와 제4 부스팅 회로(PB4)와 로우 라인(RL)이 연결되는 제7 노드(N7) 사이에 존재할 수 있다. 또한, 기생 저항(R3) 및 기생 커패시터(C3)는 제5 노드(N5)에 연결될 수 있다.
제2 부스팅 드라이버(210)로부터 출력되는 부스팅 인에이블 신호(VBST_ENb)는 기생 저항(R3, R4) 및 기생 커패시터(C3, C4)에 의해 지연되어 전달될 수 있다. 즉, RC 딜레이에 의하여 부스팅 인에이블 신호(VBST_ENb)는 지연될 수 있다. 예를 들어, 제4 부스팅 회로(PB4)에 전달되는 제1 부스팅 인에이블 신호(VBST_ENb1)는 제3 부스팅 회로(PB3)에 전달되는 제2 부스팅 인에이블 신호(VBST_ENb2)보다 먼저 도달할 수 있다. 즉, 제3 부스팅 회로(PB3)는 제4 부스팅 회로(PB4)보다 먼저 동작할 수 있다. 여기서 제1 내지 제4 부스팅 회로(PB1 내지 PB4)는 제1 방향(X)을 따라 순차적으로 배열될 수 있다.
제1 부스팅 드라이버(210)는 복수의 부스팅 회로(PB)를 작동시키는 부스팅 인에이블 신호(VBST_ENb)를 로우 라인(RL)에 출력할 수 있다. 부스팅 인에이블 신호(VBST_ENb)는 로우 라인(RL)을 따라 전달되고, 지연될 수 있다. 부스팅 인에이블 신호(VBST_ENb)는 제1 방향(X)과 반대되는 방향으로 전달될 수 있으나, 본 발명의 실시예는 이에 제한되지 않는다.
제4 부스팅 회로(PB4)는 제4 컬럼 라인(COL4)의 제8 노드(N8)에 연결된 제1 전류원(I1), 제4 스위치(SW4) 및 제2 전류원(I2)을 포함할 수 있다. 제4 스위치(SW4)는 제1 부스팅 인에이블 신호(VBST_ENb1)에 의해 턴온 또는 턴오프 될 수 있다. 즉, 제4 부스팅 회로(PB4)는 제4 출력 신호(Vout4)의 전압이 보다 빠르게 감소되도록 부스팅할 수 있다.
제3 부스팅 회로(PB3) 또한 제3 컬럼 라인(COL3)의 제6 노드(N6)에 연결된 제1 전류원(I1), 제3 스위치(SW3) 및 제2 전류원(I2)을 포함할 수 있다. 제3 스위치(SW3)는 제2 부스팅 인에이블 신호(VBST_ENb2)에 의해 턴온 또는 턴오프 될 수 있다. 즉, 제3 부스팅 회로(PB3)는 제3 출력 신호(Vout3)의 전압이 보다 빠르게 감소되도록 부스팅할 수 있다. 이 때, 제2 부스팅 인에이블 신호(VBST_ENb2)는 제1 부스팅 인에이블 신호(VBST_ENb1)보다 늦게 제3 부스팅 회로(PB3)에 도달할 수 있다. 이에 따라서, 제3 부스팅 회로(PB3)는 제4 부스팅 회로(PB4)보다 늦게 동작할 수 있다. 부스팅 인에이블 신호(VBST_ENb)는 이어서 로우 라인(RL)을 따라 제1 방향(X)과 반대되는 방향으로 전달될 수 있다.
제1 부스팅 드라이버(200)로부터 출력되는 부스팅 인에이블 신호(VBST_ENa)와 제2 부스팅 드라이버(210)로부터 출력되는 부스팅 인에이블 신호(VBST_ENb)에 의해 복수의 컬럼 라인(COL1 내지 COLn)에 인가되는 제1 내지 제4 출력 신호(Vout1 내지 Vout4)의 전압의 감소가 부스팅될 수 있다. 여기서, 제1 부스팅 드라이버(200)로부터 부스팅 인에이블 신호(VBST_ENa)가 로우 라인(RL)을 따라 제1 방향(X)으로 전달되고, 제2 부스팅 드라이버(210)로부터 부스팅 인에이블 신호(VBST_ENb)가 로우 라인(RL)을 따라 제1 방향(X)과 반대되는 방향으로 전달됨에 따라서 부스팅 회로(PB)의 대칭성이 개선되고 안정화 시간(settling time)이 개선될 수 있다. 이에 대한 보다 상세한 설명은 후술하도록 한다.
도 7은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다. 도 8은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 3 내지 도 8을 참조하면, 로우 드라이버(130)는 전송 트랜지스터(TX)에 전송 제어 신호(TS)를 제공할 수 있다(S300). 예를 들어, 로우 드라이버(130)는 픽셀(PX)의 전송 트랜지스터(TX)에 전송 제어 신호(TS)를 제공할 수 있고, 플로팅 디퓨전 영역(FD)에 포토 다이오드(PD)로부터 생성된 전하가 전달될 수 있다. 즉, 플로팅 디퓨전 영역(FD)의 플로팅 디퓨전 전압(VFD)은 증가할 수 있다. 또한, 픽셀(PX)로부터 플로팅 디퓨전 전압(VFD)을 수신하는 컬럼 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압은 증가할 수 있다. 하지만, 출력 신호(Vout)의 전압은 점진적으로 증가할 수 있으며, 일정 시간 후에 일정한 전압을 유지할 수 있다.
로우 드라이버(130)는 전송 제어 신호(TS)를 제공하는 것을 중단할 수 있다(S301). 예를 들어, 제1 시간(t1)에서 전송 제어 신호(TS)는 전송 트랜지스터(TX)에 인가되지 않을 수 있다. 이에 따라서 플로팅 디퓨전 전압(VFD)은 감소할 수 있다. 또한, 출력 신호(Vout)의 전압은 감소할 수 있으나, 급격하게 감소하지 않고 점진적으로 감소할 수 있다.
제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)는 로우 라인(RL)에 부스팅 인에이블 신호(VBST_ENa, VBST_ENb)를 제공할 수 있다(S302).
예를 들어, 제1 부스팅 드라이버(200)는 부스팅 인에이블 신호(VBST_ENa)를 출력하고, 제1 부스팅 회로(PB1)에는 제1 부스팅 인에이블 신호(VBST_ENa1)가 전달될 수 있고, 제2 부스팅 회로(PB2)에는 제2 부스팅 인에이블 신호(VBST_ENa2)가 전달될 수 있다. 여기서, 제1 부스팅 인에이블 신호(VBST_ENa1)는 제1 시간(t1)으로부터 제3 시간(t3)까지 인가될 수 있고, 제2 부스팅 인에이블 신호(VBST_ENa2)는 제2 시간(t2)로부터 제4 시간(t4)까지 인가될 수 있다. 여기서 제1 부스팅 인에이블 신호(VBST_ENa1)는 제2 부스팅 인에이블 신호(VBST_ENa2)보다 먼저 전달될 수 있다. 즉, 제1 부스팅 회로(PB1)가 제2 부스팅 회로(PB2)보다 먼저 동작할 수 있다.
예를 들어, 제2 부스팅 드라이버(210)는 부스팅 인에이블 신호(VBST_ENb)를 출력하고, 제4 부스팅 회로(PB4)에는 제1 부스팅 인에이블 신호(VBST_ENb1)가 전달될 수 있고, 제3 부스팅 회로(PB3)에는 제2 부스팅 인에이블 신호(VBST_ENb2)가 전달될 수 있다. 여기서, 제1 부스팅 인에이블 신호(VBST_ENb1)는 제1 시간(t1)으로부터 제3 시간(t3)까지 인가될 수 있고, 제2 부스팅 인에이블 신호(VBST_ENb2)는 제2 시간(t2)로부터 제4 시간(t4)까지 인가될 수 있다. 여기서 제1 부스팅 인에이블 신호(VBST_ENb1)는 제2 부스팅 인에이블 신호(VBST_ENb2)보다 먼저 전달될 수 있다. 즉, 제4 부스팅 회로(PB4)가 제3 부스팅 회로(PB3)보다 먼저 동작할 수 있다.
제1 부스팅 인에이블 신호(VBST_ENa1)와 제1 부스팅 인에이블 신호(VBST_ENb1)는 같은 시간 동안 부스팅 회로(PB)에 전달될 수 잇고, 제2 부스팅 인에이블 신호(VBST_ENa2)와 제2 부스팅 인에이블 신호(VBST_ENb2)는 같은 시간 동안 부스팅 회로(PB)에 전달될 수 있다. 즉, 제2 부스팅 인에이블 신호(VBST_ENa2)와 제2 부스팅 인에이블 신호(VBST_ENb2)는 제1 부스팅 인에이블 신호(VBST_ENa1)와 제1 부스팅 인에이블 신호(VBST_ENb1)보다 늦게 전달될 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
부스팅 회로(PB)들은 부스팅 인에이블 신호(VBST_ENa) 및 부스팅 인에이블 신호(VBST_ENb)에 기초하여 동작할 수 있다(S303). 이에 따라서 컬럼 라인(COL1 내지 COLn)들에 인가되는 출력 신호(Vout)의 전압은 안정화(settling)될 수 있다.
도 8을 참조하면, 제1 출력 신호(Vout1)의 전압과 제4 출력 신호(Vout4)의 전압은 제1 부스팅 인에이블 신호(VBST_ENa1)와 제1 부스팅 인에이블 신호(VBST_ENb1)에 의해 감소될 수 있다. 즉, 제1 출력 신호(Vout1)의 전압과 제4 출력 신호(Vout4)의 전압은 보다 급격하게 감소될 수 있다. 이에 따라서, 제1 출력 신호(Vout1)의 전압과 제4 출력 신호(Vout4)의 전압은 제1 안정화 시간 구간(ST1) 후에 안정화될 수 있다.
제2 출력 신호(Vout2)의 전압과 제3 출력 신호(Vout3)의 전압은 제2 부스팅 인에이블 신호(VBST_ENa2)와 제2 부스팅 인에이블 신호(VBST_ENb2)에 의해 감소될 수 있다. 즉, 제2 출력 신호(Vout2)의 전압과 제3 출력 신호(Vout3)의 전압은 보다 급격하게 감소될 수 있다. 이에 따라서, 제2 출력 신호(Vout2)의 전압과 제3 출력 신호(Vout3)의 전압은 제2 안정화 시간 구간(ST2) 후에 안정화될 수 있다. 여기서 제2 안정화 시간 구간(ST2)은 제1 안정화 시간 구간(ST1)보다 클 수 있다. 즉, 부스팅 드라이버(200, 210)로부터 멀어질수록 컬럼 라인(COL1 내지 COLn)에 인가되는 출력 신호(Vout)의 전압의 안정화 시간 구간은 증가할 수 있다.
이 경우, 로우 라인(RL)의 양쪽에 위치하는 제1 부스팅 드라이버(200)와 제2 부스팅 드라이버(210)로부터 부스팅 인에이블 신호(VBST_ENa)와 부스팅 인에이블 신호(VBST_ENb)가 양방향으로 전달됨에 따라서, 컬럼 라인(COL1 내지 COLn)에 인가되는 출력 신호(Vout)의 전압의 안정화 시간 구간은 전체적으로 감소될 수 있다. 이에 따라서, 이미지 센서(100)의 비대칭성이 개선될 수 있고, 이미지 센서(100)의 화질이 개선될 수 있다.
또한, 출력 신호(Vout)의 전압의 부스팅은 포토 다이오드(PD)에 빛이 입사되지 않는 경우에 더욱 필요할 수 있다. 이 때, 출력 신호(Vout)의 전압의 안정화 시간 구간이 감소됨에 따라서 이미지 센서(100)의 다크 셰이딩(dark shading) 또는 다크 오프셋(dark offset)이 감소될 수 있다. 또한, 출력 신호(Vout)의 전압의 안정화 시간 구간이 감소됨에 따라서 이미지 센서(100)는 고속으로 동작할 수 있다.
이하, 도 9를 참조하여 이미지 센서(100)의 동작을 설명한다.
도 9는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 9를 참조하면, 로우 드라이버(130)는 리셋 트랜지스터(RX)에 리셋 제어 신호(RS)를 제공할 수 있다. 예를 들어, 로우 드라이버(130)는 픽셀(PX)의 리셋 트랜지스터(RX)에 리셋 제어 신호(RS)를 제공할 수 있다. 이에 따라, 플로팅 디퓨전 영역(FD)의 플로팅 디퓨전 전압(VFD)은 증가할 수 있다. 또한, 픽셀(PX)로부터 플로팅 디퓨전 전압(VFD)을 수신하는 컬럼 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압은 증가할 수 있다. 하지만, 출력 신호(Vout)의 전압은 점진적으로 증가할 수 있으며, 일정 시간 후에 일정한 전압을 유지할 수 있다.
로우 드라이버(130)는 리셋 제어 신호(RS)를 제공하는 것을 중단할 수 있다. 예를 들어, 제1 시간(t1)에서 리셋 제어 신호(RS)는 리셋 트랜지스터(RX)에 인가되지 않을 수 있다. 이에 따라서 플로팅 디퓨전 전압(VFD)은 감소할 수 있다. 또한, 출력 신호(Vout)의 전압은 감소할 수 있으나, 급격하게 감소하지 않고 점진적으로 감소할 수 있다.
제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)는 로우 라인(RL)에 부스팅 인에이블 신호(VBST_ENa, VBST_ENb)를 제공할 수 있다. 이에 따라서 제1 출력 신호(Vout1) 및 제4 출력 신호(Vout4)의 전압은 제1 안정화 시간 구간(ST1') 동안 안정화될 수 있고, 제2 출력 신호(Vout2) 및 제3 출력 신호(Vout3)의 전압은 제2 안정화 시간 구간(ST2') 동안 안정화될 수 있다. 즉, 리셋 제어 신호(RS)가 픽셀(PX)에 인가되는 경우에도 부스팅 회로(PB)는 컬럼 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압의 감소를 부스팅할 수 있다.
이하, 도 10 내지 도 12를 참조하여 이미지 센서(100)의 동작을 설명한다.
도 10은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다. 도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 R2 영역의 도면이다. 도 12는 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10을 참조하면, 로우 드라이버(130)는 리셋 트랜지스터(RX)에 리셋 제어 신호(RS)를 제공하거나 전송 트랜지스터(TX)에 전송 제어 신호(TS)를 제공할 수 있다(S310). 이후에 로우 드라이버(130)는 픽셀(PX)에 리셋 제어 신호(RS) 또는 전송 제어 신호(TS)를 제공하는 것을 중단할 수 있다. 여기서는 전송 제어 신호(TS)가 픽셀(PX)에 제공되는 것으로 설명하지만, 본 발명의 실시예는 이에 제한되지 않는다. 전송 제어 신호(TS)가 제공되는 동안에 컬러 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압은 증가하여 일정해질 수 있다.
이미지 센서(100)는 입사광이 임계값보다 큰지를 판단할 수 있다(S311). 예를 들어, 이미지 센서(100)는 별도의 조도 센서 등을 이용하여 입사광이 임계값보다 큰지를 판단할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않으며, 이미지 센서(100)는 다른 방법으로 이를 판단할 수 있다.
입사광이 임계값보다 크지 않은 경우(S311-N), 이미지 센서(100)는 제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)를 동작시킬 수 있다(S312). 즉, 제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)는 도 1 내지 도 9를 참조하여 설명한 것과 같이 모두 동작할 수 있다. 이 때, 제1 스위치(SWC1)와 제2 스위치(SWC2)는 닫힐 수 있다. 즉, 부스팅 회로(PB)는 제1 스위치(SWC1)를 통해 제1 부스팅 드라이버(200)와 연결될 수 있고, 부스팅 회로(PB)는 제2 스위치(SWC2)를 통해 제2 부스팅 드라이버(210)와 연결될 수 있다.
입사광이 임계값보다 큰 경우(S311-Y), 이미지 센서(100)는 제1 부스팅 드라이버(200)을 동작시킬 수 있다(S313). 즉, 제2 부스팅 드라이버(210)는 동작하지 않을 수 있고, 제1 부스팅 드라이버(200)만이 동작할 수 있다. 입사광이 임계값보다 큰 경우, 출력 신호(Vout)의 전압의 안정화는 덜 중요할 수 있다. 이에 따라서, 제1 부스팅 드라이버(200)만을 이용할 수 있고, 다크 셰이딩 및 다크 오프셋이 발생하지 않을 수 있다.
도 11을 참조하면, 제2 스위치(SWC2)는 열린 상태를 가질 수 있다. 즉, 제2 부스팅 드라이버(210)는 로우 라인(RL)과 연결되지 않을 수 있다. 도면에 도시되지 않았으나, 제1 스위치(SWC1)는 닫힌 상태를 가질 수 있다. 즉, 모든 부스팅 회로(PB)들이 제1 스위치(SWC1)와 로우 라인(RL)을 통해 제1 부스팅 드라이버(200)에 연결될 수 있다. 즉, 부스팅 회로(PB)들은 제1 부스팅 드라이버(200)로부터 출력된 부스팅 인에이블 신호(VBST_ENa)에 의하여 동작할 수 있다. 이 때, 부스팅 인에이블 신호(VBST_ENa)는 로우 라인(RL)을 따라 제1 방향(X)으로만 전달될 수 있다. 본 명세서에서, 제1 부스팅 드라이버(200)만이 로우 라인(RL)과 연결된 것으로 설명되었으나, 본 발명의 실시예는 이에 제한되지 않는다. 예를 들어, 제2 부스팅 드라이버(210)만이 로우 라인(RL)과 연결될 수 있다. 이 경우, 제2 스위치(SWC2)는 닫힌 상태를 가질 수 있고, 제1 스위치(SWC1)는 열린 상태를 가질 수 있다.
제3 부스팅 회로(PB3)와 제4 부스팅 회로(PB4)는 제2 부스팅 드라이버(210)에 인접하게 배치될 수 있다. 하지만, 제3 부스팅 회로(PB3)와 제4 부스팅 회로(PB4)는 제2 부스팅 드라이버(210)와 연결되지 않고 제1 부스팅 드라이버(200)와 연결될 수 있다.
도 11 및 도 12를 참조하면, 제3 부스팅 회로(PB3)는 부스팅 인에이블 신호(VBST_ENa)를 수신할 수 있다. 부스팅 인에이블 신호(VBST_ENa)는 기생 저항(R3) 및 기생 커패시터(C3)에 의해 지연될 수 있다. 이에 따라서, 제3 부스팅 회로(PB3)는 제3 부스팅 인에이블 신호(VBST_ENa3)를 수신할 수 있다. 이 때, 제3 부스팅 인에이블 신호(VBST_ENa3)는 제1 부스팅 인에이블 신호(VBST_ENa1) 및 제2 부스팅 인에이블 신호(VBST_ENa2)보다 늦게 전달될 수 있다. 이에 따라서 제3 출력 신호(Vout3)의 전압의 제3 안정화 시간 구간(ST3)는 제1 안정화 시간 구간(ST1) 및 제2 안정화 시간 구간(ST2)보다 클 수 있다.
제4 부스팅 회로(PB4)는 부스팅 인에이블 신호(VBST_ENa)를 수신할 수 있다. 부스팅 인에이블 신호(VBST_ENa)는 기생 저항(R4) 및 기생 커패시터(C4)에 의해 지연될 수 있다. 이에 따라서, 제4 부스팅 회로(PB4)는 제4 부스팅 인에이블 신호(VBST_ENa4)를 수신할 수 있다. 이 때, 제4 부스팅 인에이블 신호(VBST_ENa4)는 제1 부스팅 인에이블 신호(VBST_ENa1), 제2 부스팅 인에이블 신호(VBST_ENa2) 및 제3 부스팅 인에이블 신호(VBST_ENa3)보다 늦게 전달될 수 있다. 이에 따라서 제4 출력 신호(Vout4)의 전압의 제4 안정화 시간 구간(ST4)는 제1 안정화 시간 구간(ST1), 제2 안정화 시간 구간(ST2) 및 제3 안정화 시간 구간(ST3)보다 클 수 있다.
이하, 도 13을 참조하여 이미지 센서(100)의 동작을 설명한다.
도 13은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 순서도이다. 설명의 편의를 위해, 도 1 내지 도 12를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13을 참조하면, 로우 드라이버(130)는 리셋 트랜지스터(RX)에 리셋 제어 신호(RS)를 제공하거나 전송 트랜지스터(TX)에 전송 제어 신호(TS)를 제공할 수 있다(S320). 이후에 로우 드라이버(130)는 픽셀(PX)에 리셋 제어 신호(RS) 또는 전송 제어 신호(TS)를 제공하는 것을 중단할 수 있다. 전송 제어 신호(TS) 또는 리셋 제어 신호(RS)가 제공되는 동안에 컬러 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압은 증가하여 일정해질 수 있다.
이미지 센서(100)는 픽셀(PX)의 개수가 임계 값보다 큰지 판단할 수 있다(S321). 예를 들어, 이미지 센서(100)는 픽셀 어레이(140)가 임계 값 이상의 픽셀(PX)들을 포함하는지 여부를 판단할 수 있다.
픽셀(PX)의 개수가 임계 값보다 큰 경우(S321-Y), 이미지 센서(100)는 동작 속도가 임계 값보다 큰지 판단할 수 있다(S322). 예를 들어, 이미지 센서(100)는 로우 드라이버(130)로부터 출력되는 신호의 속도가 큰지 판단할 수 있다.
이미지 센서(100)의 동작 속도가 임계 값보다 큰 경우(S322-Y), 이미지 센서(100)는 제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)를 동작시킬 수 있다(S323). 즉, 제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)는 도 1 내지 도 9를 참조하여 설명한 것과 같이 모두 동작할 수 있다. 다시 말해, 이미지 센서(100)의 픽셀(PX)의 개수가 많고 동작 속도가 큰 경우에, 이미지 센서(100)는 1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)를 모두 이용하여 컬럼 라인(COL1 내지 COLn)의 출력 신호(Vout)의 전압의 감소를 부스팅할 수 있다.
픽셀(PX)의 개수가 임계 값보다 크지 않은 경우(S321-N) 또는 이미지 센서(100)의 동작 속도가 임계 값보다 크지 않은 경우(S322-N), 이미지 센서(100)는 제1 부스팅 드라이버(200)를 동작시킬 수 있다(S324). 즉, 제2 부스팅 드라이버(210)는 동작하지 않을 수 있고, 제1 부스팅 드라이버(200)만이 동작할 수 있다.
이하, 도 14를 참조하여 이미지 센서(100)를 설명한다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의를 위해, 도 1 내지 도 13을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 14를 참조하면, 이미지 센서(100)는 로우 드라이버(132)를 포함할 수 있다. 여기서 로우 드라이버(132)는 로우 드라이버(130)와 다를 수 있다. 로우 드라이버(132)는 픽셀 어레이(140)으로부터 제1 방향(X)으로 이격되어 배치될 수 있다. 로우 드라이버(132)는 복수의 로우 라인(ROW1 내지 ROWn)에 연결될 수 있다. 즉, 복수의 로우 라인(ROW1 내지 ROWn)의 일단은 로우 드라이버(130)에 연결되고, 복수의 로우 라인(ROW1 내지 ROWn)의 타단은 로우 드라이버(132)에 연결될 수 있다. 로우 드라이버(132)는 복수의 로우 라인(ROW1 내지 ROWn)에 제어 신호들을 출력할 수 있고, 이미지 센서(100)를 구동시킬 수 있다. 또한, 로우 드라이버(132)는 제2 부스팅 드라이버(210)와 같은 편에 위치할 수 있다.
이하, 도 15 및 도 16을 참조하여 다른 몇몇 실시예에 따른 전자 장치(2000)를 설명한다.
도 15는 몇몇 실시예에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 설명하기 위한 블록도이다. 도 16은 도 15의 카메라 모듈의 상세 블록도이다. 설명의 편의를 위해, 도 1 내지 도 14를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 15를 참조하면, 전자 장치(2000)는 카메라 모듈 그룹(2100), 어플리케이션 프로세서(2200), PMIC(2300), 외부 메모리(2400) 및 디스플레이(2500)를 포함할 수 있다.
카메라 모듈 그룹(2100)은 복수의 카메라 모듈(2100a, 2100b, 2100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(2100a, 2100b, 2100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(2100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(2100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
여기서 3개의 카메라 모듈(2100a, 2100b, 2100c) 중 하나는 도 1 내지 도 14를 이용하여 설명한 이미지 센서(100)를 포함할 수 있다. 즉, 카메라 모듈(2100a, 2100b, 2100c)의 이미지 센서(100)는 제1 부스팅 드라이버(200) 및 제2 부스팅 드라이버(210)를 모두 포함할 수 있다.
이하, 도 16을 참조하여, 카메라 모듈(2100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(2100a, 2100c)에 대해서도 동일하게 적용될 수 있다.
도 16을 참조하면, 카메라 모듈(2100b)은 프리즘(2105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ˝OPFE˝)(2110), 액츄에이터(2130), 이미지 센싱 장치(2140) 및 저장부(2150)를 포함할 수 있다.
프리즘(2105)은 광 반사 물질의 반사면(2107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(2105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(2105)은 광 반사 물질의 반사면(2107)을 중심축(2106)을 중심으로 A방향으로 회전시키거나, 중심축(2106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(2110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(2105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(2105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(2105)은 광 반사 물질의 반사면(2106)을 중심축(2106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(2110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(2100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(2100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(2110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(2100b)의 광학 줌 배율은 3Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(2130)는 OPFE(2110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(2130)는 정확한 센싱을 위해 이미지 센서(2142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(2140)는 이미지 센서(2142), 제어 로직(2144) 및 메모리(2146)를 포함할 수 있다. 이미지 센서(2142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 몇몇 실시예에서, 이미지 센서(2142)는 앞서 설명한 이미지 센서(100)를 포함할 수 있다.
제어 로직(2144)은 카메라 모듈(2100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(2144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(2100b)의 동작을 제어할 수 있다.
메모리(2146)는 보정 데이터(2147)와 같은 카메라 모듈(2100b)의 동작에 필요한 정보를 저장할 수 있다. 보정 데이터(2147)는 카메라 모듈(2100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 보정 데이터(2147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(2100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 보정 데이터(2147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(2150)는 이미지 센서(2142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(2150)는 이미지 센싱 장치(2140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(2140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(2150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.
도 15과 도 16를 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 액추에이터(2130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 그 내부에 포함된 액추에이터(2130)의 동작에 따른 서로 동일하거나 서로 다른 보정 데이터(2147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 2100b)은 앞서 설명한 프리즘(2105)과 OPFE(2110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 2100a, 2100c)은 프리즘(2105)과 OPFE(2110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 2100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 어플리케이션 프로세서(2200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 2100a 또는 2100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 2100a, 2100c)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 2100a, 2100c)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(2142)의 센싱 영역을 복수의 카메라 모듈(2100a, 2100b, 2100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 내부에 독립적인 이미지 센서(2142)가 배치될 수 있다.
다시 도 15를 참조하면, 어플리케이션 프로세서(2200)는 이미지 처리 장치(2210), 메모리 컨트롤러(2220), 내부 메모리(2230)를 포함할 수 있다. 어플리케이션 프로세서(2200)는 복수의 카메라 모듈(2100a, 2100b, 2100c)과 분리되어 구현될 수 있다. 예를 들어, 어플리케이션 프로세서(2200)와 복수의 카메라 모듈(2100a, 2100b, 2100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(2210)는 복수의 서브 이미지 프로세서(2212a, 2212b, 2212c), 이미지 생성기(2214) 및 카메라 모듈 컨트롤러(2216)를 포함할 수 있다.
이미지 처리 장치(2210)는 복수의 카메라 모듈(2100a, 2100b, 2100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(2212a, 2212b, 2212c)를 포함할 수 있다.
각각의 카메라 모듈(2100a, 2100b, 2100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(2212a, 2212b, 2212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(2100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(2212a)에 제공되고, 카메라 모듈(2100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(2212b)에 제공되고, 카메라 모듈(2100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(2212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(2212a)와 서브 이미지 프로세서(2212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(2100a)과 카메라 모듈(2100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서(2212a, 2212b 및 2212c)에 제공된 이미지 데이터는 이미지 생성기(2214)에 제공될 수 있다. 이미지 생성기(2214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(2212a, 2212b 및 2212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(2214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(2100a, 2100b 및 2100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(2214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(2100a, 2100b 및 2100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(2100a, 2100b 및 2100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(2214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(2100a)로부터 출력된 이미지 데이터와 카메라 모듈(2100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(2100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(2214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(2100a, 2100b 및 2100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 이미지 생성기(2214)는 복수의 서브 이미지 프로세서(2212a, 2212b 및 2212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(2216)는 각각의 카메라 모듈(2100a, 2100b 및 2100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(2216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb 및 CSLc)를 통해 대응되는 카메라 모듈(2100a, 2100b 및 2100c)에 제공될 수 있다.
복수의 카메라 모듈(2100a, 2100b 및 2100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 2100a)로 지정되고, 나머지 카메라 모듈들(예를 들어, 2100b 및 2100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb 및 CSLc)를 통해 대응되는 카메라 모듈(2100a, 2100b 및 2100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(2100a)의 시야각이 카메라 모듈(2100c)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(2100c)이 마스터로서 동작하고, 카메라 모듈(2100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(2100a)이 마스터로서 동작하고, 카메라 모듈(2100c)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(2216)로부터 각각의 카메라 모듈(2100a, 2100b 및 2100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(2100b)이 마스터 카메라이고, 카메라 모듈들(2100a, 2100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(2216)는 카메라 모듈(2100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(2100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(2100a 및 2100c)에 제공할 수 있다. 카메라 모듈(2100b)과 카메라 모듈들(2100a 및 2100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 어플리케이션 프로세서(2200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(2216)로부터 복수의 카메라 모듈(2100a, 2100b 및 2100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(2100a, 2100b 및 2100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(2100a, 2100b 및 2100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 어플리케이션 프로세서(2200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
어플리케이션 프로세서(2200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(2230) 또는 어플리케이션 프로세서(2200) 외부의 스토리지(2400)에 저장하고, 이후, 메모리(2230) 또는 스토리지(2400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(2210)의 복수의 서브 프로세서(2212a, 2212b, 2212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다. 예를 들어 디스플레이(2500)에 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터가 디스플레이될 수 있다.
복수의 카메라 모듈(2100a, 2100b 및 2100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 어플리케이션 프로세서(2200)에 전송할 수 있다. 어플리케이션 프로세서(2200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 어플리케이션 프로세서(2200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(2230) 또는 스토리지(2400)에 저장할 수 있다.
PMIC(2300)는 복수의 카메라 모듈(2100a, 2100b 및 2100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(2300)는 어플리케이션 프로세서(2200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(2100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(2100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(2100c)에 제3 전력을 공급할 수 있다.
PMIC(2300)는 어플리케이션 프로세서(2200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(2100a, 2100b 및 2100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(2100a, 2100b 및 2100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(2100a, 2100b 및 2100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 이미지 센싱 장치
100: 이미지 센서
130: 로우 드라이버 140: 픽셀 어레이
200: 제1 부스팅 드라이버 210: 제2 부스팅 드라이버
PB: 부스팅 회로
130: 로우 드라이버 140: 픽셀 어레이
200: 제1 부스팅 드라이버 210: 제2 부스팅 드라이버
PB: 부스팅 회로
Claims (10)
- 제1 로우 드라이버;
상기 제1 로우 드라이버에 연결되고, 제1 방향으로 연장되는 제1 로우 라인;
상기 제1 로우 라인에 연결되고, 상기 제1 방향으로 순차적으로 배열된 제1 픽셀, 제2 픽셀, 제3 픽셀 및 제4 픽셀;
상기 제1 픽셀에 연결되고, 상기 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인;
상기 제2 픽셀에 연결되고, 상기 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인;
상기 제3 픽셀에 연결되고, 상기 제3 픽셀로부터 제3 출력 신호를 수신하는 제3 컬럼 라인;
상기 제4 픽셀에 연결되고, 상기 제4 픽셀로부터 제4 출력 신호를 수신하는 제4 컬럼 라인;
상기 제1 내지 제4 컬럼 라인에 연결된 부스팅 회로;
상기 부스팅 회로에 연결되고, 상기 제1 방향으로 연장되는 제2 로우 라인;
상기 제2 로우 라인의 상기 제1 방향과 반대되는 방향의 제1 단(terminal)에 연결된 제1 부스팅 드라이버; 및
상기 제2 로우 라인의 상기 제1 방향의 제2 단에 연결된 제2 부스팅 드라이버를 포함하고,
상기 부스팅 회로는,
상기 제1 부스팅 드라이버로부터 수신한 제1 부스팅 인에이블 신호에 기초하여 상기 제1 및 제2 출력 신호의 전압을 조절하고,
상기 제2 부스팅 드라이버로부터 수신한 제2 부스팅 인에이블 신호에 기초하여 상기 제3 및 제4 출력 신호의 전압을 조절하는 이미지 센서. - 제 1항에 있어서,
상기 제1 내지 제4 컬럼 라인에 연결되고, 상기 제1 내지 제4 출력 신호를 수신하고, 상기 수신한 제1 내지 제4 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기를 더 포함하는 이미지 센서. - 제 2항에 있어서,
상기 부스팅 회로는 상기 제1 내지 제4 픽셀과 상기 아날로그 디지털 변환기 사이에 배치되는 이미지 센서. - 제 1항에 있어서,
상기 부스팅 회로는,
상기 제1 컬럼 라인과 상기 제2 로우 라인 사이에 연결되는 제1 서브 부스팅 회로;
상기 제2 컬럼 라인과 상기 제2 로우 라인 사이에 연결되는 제2 서브 부스팅 회로;
상기 제3 컬럼 라인과 상기 제2 로우 라인 사이에 연결되는 제3 서브 부스팅 회로; 및
상기 제4 컬럼 라인과 상기 제2 로우 라인 사이에 연결되는 제4 서브 부스팅 회로를 포함하는 이미지 센서. - 제 4항에 있어서,
상기 제2 부스팅 인에이블 신호가 상기 제3 서브 부스팅 회로에 인가되는 시간은, 상기 제1 부스팅 인에이블 신호가 상기 제1 서브 부스팅 회로에 인가되는 시간 및 상기 제2 부스팅 인에이블 신호가 상기 제4 서브 부스팅 회로에 인가되는 시간보다 빠른(earlier) 이미지 센서. - 제 1항에 있어서,
상기 제1 픽셀은 입사광을 수신하는 광전 변환 소자 및 상기 광전 변환 소자와 상기 제1 컬럼 라인을 연결하는 전송 트랜지스터를 포함하고,
상기 전송 트랜지스터는 상기 제1 로우 드라이버로부터 수신한 전송 제어 신호에 응답하여 동작하고,
상기 제1 부스팅 드라이버는 상기 전송 제어 신호가 인가된 후에 상기 제1 부스팅 인에이블 신호를 출력하는 이미지 센서. - 로우 드라이버;
상기 로우 드라이버에 연결된 로우 라인;
상기 로우 라인에 연결된 제1 픽셀, 제2 픽셀 및 제3 픽셀;
상기 제1 픽셀에 연결되고, 상기 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인;
상기 제2 픽셀에 연결되고, 상기 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인;
상기 제3 픽셀에 연결되고, 상기 제3 픽셀로부터 제3 출력 신호를 수신하는 제3 컬럼 라인;
상기 제1 컬럼 라인에 연결되고, 상기 제1 출력 신호의 전압을 조절하는 제1 부스팅 회로;
상기 제2 컬럼 라인에 연결되고, 상기 제2 출력 신호의 전압을 조절하는 제2 부스팅 회로; 및
상기 제3 컬럼 라인에 연결되고, 상기 제3 출력 신호의 전압을 조절하는 제3 부스팅 회로를 포함하고,
상기 제3 픽셀은 상기 제1 및 제2 픽셀 사이에 배치되고,
상기 제3 컬럼 라인은 상기 제1 및 제2 컬럼 라인 사이에 배치되고,
상기 제1 및 제2 부스팅 회로는 상기 제3 부스팅 회로보다 먼저 동작하는 이미지 센서. - 제 7항에 있어서,
상기 제3 부스팅 회로는 상기 제1 및 제2 부스팅 회로 사이에 배치되는 이미지 센서. - 로우 드라이버;
상기 로우 드라이버에 연결되고, 제1 방향으로 연장되는 제1 로우 라인;
상기 제1 로우 라인에 연결되고, 상기 제1 방향으로 순차적으로 배열된 제1 픽셀 및 제2 픽셀;
상기 제1 픽셀에 연결되고, 상기 제1 픽셀로부터 제1 출력 신호를 수신하는 제1 컬럼 라인;
상기 제2 픽셀에 연결되고, 상기 제2 픽셀로부터 제2 출력 신호를 수신하는 제2 컬럼 라인;
상기 제1 컬럼 라인에 연결된 제1 부스팅 회로;
상기 제2 컬럼 라인에 연결된 제2 부스팅 회로;
상기 제1 및 제2 부스팅 회로에 연결되는 제2 로우 라인; 및
상기 제2 로우 라인의 양단에 각각 연결되는 제1 부스팅 드라이버 및 제2 부스팅 드라이버를 포함하고,
상기 제2 부스팅 회로는,
제1 모드에서 상기 제1 부스팅 드라이버로부터 수신한 제1 부스팅 인에이블 신호에 기초하여 상기 제2 출력 신호의 전압을 조절하고,
상기 제1 모드와 다른 제2 모드에서 상기 제2 부스팅 드라이버로부터 수신한 제2 부스팅 인에이블 신호에 기초하여 상기 제2 출력 신호의 전압을 조절하는 이미지 센서. - 제 9항에 있어서,
상기 제1 부스팅 회로는 상기 제1 및 제2 모드에서 상기 제1 부스팅 드라이버로부터 수신한 상기 제1 부스팅 인에이블 신호에 기초하여 상기 제1 출력 신호의 전압을 조절하는 이미지 센서.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210015798A KR20220112362A (ko) | 2021-02-04 | 2021-02-04 | 이미지 센서 |
US17/500,468 US11711632B2 (en) | 2021-02-04 | 2021-10-13 | Image sensor including two boosting drivers |
CN202111644415.9A CN114866714A (zh) | 2021-02-04 | 2021-12-29 | 图像传感器 |
US18/329,353 US12003876B2 (en) | 2021-02-04 | 2023-06-05 | Image sensor including two boosting drivers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210015798A KR20220112362A (ko) | 2021-02-04 | 2021-02-04 | 이미지 센서 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220112362A true KR20220112362A (ko) | 2022-08-11 |
Family
ID=82611926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210015798A KR20220112362A (ko) | 2021-02-04 | 2021-02-04 | 이미지 센서 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11711632B2 (ko) |
KR (1) | KR20220112362A (ko) |
CN (1) | CN114866714A (ko) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4168668B2 (ja) | 2002-05-31 | 2008-10-22 | ソニー株式会社 | アナログバッファ回路、表示装置および携帯端末 |
US7436401B2 (en) | 2004-02-12 | 2008-10-14 | Leslie Louis Szepesi | Calibration of a voltage driven array |
US7659925B2 (en) * | 2005-10-04 | 2010-02-09 | Alexander Krymski | High speed CMOS image sensor circuits with memory readout |
US8174603B2 (en) | 2008-05-01 | 2012-05-08 | Alexander Krymski | Image sensors and methods with antiblooming channels and two side driving of control signals |
JP5958740B2 (ja) | 2012-03-06 | 2016-08-02 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに、電子機器 |
WO2014061235A1 (ja) | 2012-10-17 | 2014-04-24 | パナソニック株式会社 | El表示装置 |
KR102135677B1 (ko) | 2013-11-28 | 2020-07-20 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서를 구동하는 방법 |
JP6539149B2 (ja) | 2015-08-13 | 2019-07-03 | キヤノン株式会社 | 撮像装置及び撮像システム |
US10418405B2 (en) | 2017-09-05 | 2019-09-17 | Sony Semiconductor Solutions Corporation | Sensor chip and electronic apparatus |
US20200396406A1 (en) * | 2019-06-12 | 2020-12-17 | Semiconductor Components Industries, Llc | Image sensors having boost current control circuitry for column settling speedup |
-
2021
- 2021-02-04 KR KR1020210015798A patent/KR20220112362A/ko unknown
- 2021-10-13 US US17/500,468 patent/US11711632B2/en active Active
- 2021-12-29 CN CN202111644415.9A patent/CN114866714A/zh active Pending
-
2023
- 2023-06-05 US US18/329,353 patent/US12003876B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11711632B2 (en) | 2023-07-25 |
US20220247955A1 (en) | 2022-08-04 |
CN114866714A (zh) | 2022-08-05 |
US20230308783A1 (en) | 2023-09-28 |
US12003876B2 (en) | 2024-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11689827B2 (en) | Image sensing device and electronic device comprising the same | |
CN115225836A (zh) | 包括dram电容器的图像传感器及其操作方法 | |
US11750942B2 (en) | Image sensor, an imaging device and a method of operating the same | |
US20220285413A1 (en) | Image sensor | |
KR20220112362A (ko) | 이미지 센서 | |
KR20220033550A (ko) | 이미지 센서 | |
US20220408038A1 (en) | Image sensing device | |
US20240251185A1 (en) | Imaging apparatus and an imaging system including the imaging apparatus | |
US11528440B2 (en) | Digital pixel sensor and analog digital converter | |
US20220247949A1 (en) | Image sensor and electronic device including the same | |
US12028634B2 (en) | Image sensor | |
US20230199345A1 (en) | Image sensing device, method for sensing image, and electronic device | |
US20230154945A1 (en) | Image sensor | |
US20230269501A1 (en) | Image sensor, image sensing system, and image sensing method | |
US11706536B2 (en) | Image sensor including noise compensator and image sensing system including the same | |
US20230005980A1 (en) | Image sensor | |
US20230171491A1 (en) | Image sensor and autofocusing method of the same | |
KR20220161110A (ko) | 이미지 센서 및 이미지 신호 처리 방법 | |
KR20230073069A (ko) | 증폭기, 이를 포함하는 아날로그-디지털 변환기, 이미지 센싱 장치 및 이미지 센싱 장치의 신호 처리 방법 | |
KR20240116286A (ko) | 촬상 장치 및 상기 촬상 장치를 포함하는 촬상 시스템 |