KR20220107388A - 질화갈륨 웨이퍼의 분리 방법 - Google Patents

질화갈륨 웨이퍼의 분리 방법 Download PDF

Info

Publication number
KR20220107388A
KR20220107388A KR1020210009953A KR20210009953A KR20220107388A KR 20220107388 A KR20220107388 A KR 20220107388A KR 1020210009953 A KR1020210009953 A KR 1020210009953A KR 20210009953 A KR20210009953 A KR 20210009953A KR 20220107388 A KR20220107388 A KR 20220107388A
Authority
KR
South Korea
Prior art keywords
gan
thick film
single crystal
substrate
llo
Prior art date
Application number
KR1020210009953A
Other languages
English (en)
Inventor
한재용
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020210009953A priority Critical patent/KR20220107388A/ko
Publication of KR20220107388A publication Critical patent/KR20220107388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 일실시예에 따른 GaN 기판의 분리 방법은, 기판 위에 GaN 단결정 후막이 1차 성장된 GaN 템플릿을 이용하여 패턴화 LLO(Patterned Laser Life Off) GaN 템플릿을 형성하는 단계; 패턴화 LLO GaN 템플릿의 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막을 2차 성장시키는 단계; 2차 성장이 완료된 패턴화 LLO GaN 템플릿을 냉각시키면서 기판을 분리시키는 단계; 및 기판이 분리된 GaN 단결정 후막을 연마하여 GaN 기판을 획득하는 단계를 포함하고, 패턴화 LLO GaN 템플릿을 형성하는 단계는 패턴화 LLO 공정에 의하여 GaN 템플릿의 기판과 GaN 단결정 후막의 경계 면에 레이저 마킹 패턴이 형성되는 것을 특징으로 한다,

Description

질화갈륨 웨이퍼의 분리 방법{A method for Separating a GaN Wafer}
본 발명은 질화갈륨 웨이퍼의 분리 방법에 관한 것이고, 구체적으로 패턴화 LLO (Patterned Lift-Off) 공정에 의하여 GaN 단결정 후막을 기판으로부터 분리시키는 질화갈륨 웨이퍼의 분리 방법에 관한 것이다.
일반적으로 청색 LED 또는 백색 LED는 사파이어 기판 위에 GaN 박막을 성장시켜 제조되지만, 초고출력 LED(Ultra High Brightness LED), 청자색 LD(Laser Diode)와 같이 1000 A/cm2이상의 매우 높은 전류 밀도가 요구되는 GaN 소자의 제조를 위하여 결함 밀도가 낮은 GaN 웨이퍼가 필요하다. 사파이어 기판 위에 성장된 GaN 박막의 두께는 ㎛ 단위로 얇지만 결함 밀도는 약 108~109/cm2 범위가 되고, 이와 같이 높은 결함 밀도로 인하여 소자의 수명이 감소될 수 있다. 이에 비하여 GaN 웨이퍼의 결함 밀도는 107/cm2이하가 되고, 이와 같은 웨이퍼 위에 성장된 GaN 박막의 결함 밀도도 107/cm2이하가 되어 소자의 수명이 증가된다는 이점을 가진다.
GaN 기판의 제조를 위하여 HVPE(Hydride Vapor Phase Epitaxy)법, 용액(Solution)법 또는 승화(Sublimation)법과 같은 방법이 사용될 수 있다. HVPE 법은 기상 성장법의 하나로 성장속도가 빠르고 원료가 저렴하다 장점이 있어 후막 또는 벌크(bulk) 결정 성장에 주로 사용될 수 있다. HVPE 법을 위한 질화물반도체 성장장치는 HVPE 시스템 또는 HVPE 성장 장치가 되고 고온 벽(hot wall) 방식의 열(thermal) CVD(Chemical Vapor Deposition)로 분류될 수 있다. 도 5에 도시된 것처럼 HVPE 성장 장치는 컴퓨터(51)의 제어를 받는 반응기(reactor)(52)가 원료가 공급되는 소스 존(source zone: SZ)과 성장이 이루어지는 성장 존(growth zone: GZ)을 포함하고, 소스 존(SZ)에 Ga 메탈(metal)이 들어 있는 보트(boat)(B)가 배치된다. 그리고 가스 캐비닛(53)과 연결된 가스 공급장치(54)의 공급량 제어를 받아 NH3 공급 튜브(tube)(T1), Ga 메탈과 반응하여 GaCl을 발생시키기 위한 HCl 공급 튜브(T2) 및 도핑(doping)을 위한 도펀트(dopant) 공급 튜브를 통해 소스 존(SZ)으로 기체가 공급될 수 있다. 이와 같은 기체의 공급에 따라 소스 존(SZ)에서 가열로1(H1)에 의하여 정해진 온도 범위로 유지되면서 아래와 같은 반응이 진행된다.
Ga + HCl -> GaCl + 1/2H2
성장 존(GZ)에는 GaN을 성장시키기 위하여 기판 이송 장치(T)에 의하여 이송된 기판(S)이 배치되고, 기판은 사파이어, SiC, GaAs, Si 또는 GaN와 같은 기판이 될 수 있다. 가열로 2(H2)에 의해 GaN이 성장되기에 적합한 온도로 유지된 성장 존(GZ)에 GaCl과 NH3 기체를 공급하면 아래와 같은 반응이 진행되어 기판(S) 위에 GaN이 성장될 수 있다.
GaCl + NH3 -> GaN + HCl + H2
성장 완료 후 남은 기체는 스크러버(55)로 배출되어 처리될 수 있다. 이와 같은 GaN 기판 제조 공정은 사파이어 기판 위에 GaN 단결정 후막을 300㎛ ~ 400㎛로 성장시키고, 레이저(laser), 화학적 에칭 방법 또는 물리적 가공 방법을 이용하여 사파이어 기판과 GaN 단결정 후막을 분리하는 공정을 포함한다. 이후 분리된 GaN 단결정 후막에 경면 가공 공정이 진행될 수 있다. 이와 같은 공정 과정에서 GaN 단결정 후막을 400㎛이상 성장되면 성장이 완료되고 냉각 과정에서 크랙(crack)이 발생할 수 있다. 이와 같은 크랙은 사파이어 기판과 GaN 단결정 후막의 열팽창계수의 차이에 따라 냉각 중에 사파이어 기판과 GaN 단결정 후막의 내부의 강한 응력으로 인하여 발생될 수 있다. 구체적으로 400㎛이상으로 GaN 단결정 후막을 성장시킨 후 냉각시키면 응력이 사파이어 기판과 GaN 단결정 후막의 파단 강도에 비하여 커지고, 사파이어 기판 또는 GaN 단결정 후막 중 한쪽에서 먼저 크랙이 발생하면서 파괴 충격이 전파되어 사파이어 기판과 GaN 단결정 후막 모두에 크랙이 발생될 수 있다. 그러므로 공지의 LLO방법을 사용하는 GaN 기판 제조 방법의 경우 GaN 단결정 후막의 두께가 400㎛이하로 한정되어야 한다는 단점을 가진다.
GaN 단결정 후막의 두께가 400㎛이하인 경우 GaN 단결정 후막의 결함밀도는 약 5x106/㎠정도가 한계가 되므로 더 낮은 결함밀도의 GaN 단결정 기판을 제조하기 어렵다. 예를 들어 5x105/㎠ 급 GaN 단결정 기판을 제조하기 위하여 사파이어 기판 위에 1㎜이상의 GaN 단결정 후막을 성장시켜야 한다. GaN 단결정 후막 성장과 관련하여 미국특허등록번호 US 9,246,049는 질화물 기초 반도체 기판에 대하여 개시한다. 또한 특허등록번호 10-1335937은 질화갈륨 웨이퍼 제조 방법에 대하여 개시한다. 그러나 선행기술은 LLO 방법을 응용하여 GaN 단결정 후막의 두께를 1㎜이상 두껍게 성장시킬 수 있는 방법에 대하여 개시하지 않는다.
본 발명은 선행기술의 문제점을 해결하기 위한 것으로 아래와 같은 목적을 가진다.
선행기술 1: 미국특허등록번호 US 9,246,049(Yuichi Oshima, 2016.01.26. 공고) Nitride-based semiconductor substrate and semiconductor device 선행기술 2: 특허등록번호 10-1335937(주시회사 루미스탈, 2013.12.04. 공고) LLO 방식을 이용한 질화갈륨 웨이퍼 제조 방법
본 발명의 목적은 낮은 결함밀도와 원하는 수준의 후막 두께를 가지는 질화갈륨(GaN) 기판을 제조하기 위한 질화갈륨 웨이퍼의 분리 방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일실시예에 따른 GaN 기판의 분리 방법은, 기판 위에 GaN 단결정 후막이 1차 성장된 GaN 템플릿을 이용하여 패턴화 LLO(Patterned Laser Life Off) GaN 템플릿을 형성하는 단계; 패턴화 LLO GaN 템플릿의 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막을 2차 성장시키는 단계; 2차 성장이 완료된 패턴화 LLO GaN 템플릿을 냉각시키면서 기판을 분리시키는 단계; 및 기판이 분리된 GaN 단결정 후막을 연마하여 GaN 기판을 획득하는 단계를 포함하고, 패턴화 LLO GaN 템플릿을 형성하는 단계는 패턴화 LLO 공정에 의하여 GaN 템플릿의 기판과 GaN 단결정 후막의 경계 면에 레이저 마킹 패턴이 형성되는 것을 특징으로 한다,
여기서 패턴화 LLO GaN 템플릿에 2차 성장된 GaN 단결정 후막의 두께는 GaN 템플릿의 1차 성장된 GaN 단결정 후막의 두께보다 두꺼울 수 있다.
또한 기판은 사파이어, SiC, GaAs, Si 또는 GaN 재질일 수 있다.
또한 패턴화 LLO 공정에서 레이저 마킹 패턴은 균일하게 분포된 마킹이 되지 않은 다수 개의 비-마킹 형상(41_1 내지 41_N)을 포함할 수 있다.
또한 서로 인접하는 비-마킹 형상(41_1 내지 41_N)의 분리 간격은 10 내지 100 ㎛가 될 수 있다.
본 발명에 따른 질화갈륨 웨이퍼의 분리 방법은 패턴화 LLO(Patterned Laser Lift Off) 방법을 적용하여 낮은 결함밀도를 가지면서 필요한 두께를 가지는 GaN 기판의 제조가 가능하도록 한다. 예를 들어 본 발명에 따른 분리 방법에 의하여 5x105/㎠ 수준의 결함밀도를 가지면서 400㎛ 이상의 후막 두께를 가지는 GaN 기판의 제조가 가능하도록 하면서 필요에 따라 1㎜이상의 GaN 단결정 후막의 성장이 가능하도록 한다. 본 발명에 따른 분리 방법에 의하여 다양한 범위의 결함밀도 및 후막 두께를 가지는 기판이 제조될 수 있고 이에 의하여 본 발명은 제한되지 않는다.
도 1은 본 발명에 따른 질화갈륨 웨이퍼의 분리 방법의 실시 예를 도시한 것이다.
도 2는 본 발명에 따른 분리 방법에서 패턴화 LLO GaN 템플릿을 생성하기 하기 위한 패턴화 LLO 장치의 실시 예를 도시한 것이다.
도 3은 본 발명에 따른 패턴화 LLO 장치에 의하여 레이저 마킹 패턴이 형성되는 과정의 실시 예를 도시한 것이다.
도 4은 본 발명에 따른 분리 방법에 의하여 형성되는 사파이어 기판과 GaN 단결정 후막 사이의 계면에 형성된 레이저 마킹 패턴의 실시 예를 도시한 것이다.
도 5는 공지의 기판 제조 공정의 실시 예를 도시한 것이다.
아래에서 본 발명은 첨부된 도면에 제시된 실시 예를 참조하여 상세하게 설명이 되지만 실시 예는 본 발명의 명확한 이해를 위한 것으로 본 발명은 이에 제한되지 않는다. 아래의 설명에서 서로 다른 도면에서 동일한 도면 부호를 가지는 구성요소는 유사한 기능을 가지므로 발명의 이해를 위하여 필요하지 않는다면 반복하여 설명이 되지 않으며 공지의 구성요소는 간략하게 설명이 되거나 생략이 되지만 본 발명의 실시 예에서 제외되는 것으로 이해되지 않아야 한다.
도 1은 본 발명에 따른 질화갈륨 웨이퍼의 분리 방법의 실시 예를 도시한 것이다.
도 1을 참조하면, 질화갈륨 웨이퍼의 분리 방법은 기판 위에 GaN 단결정 후막이 1차 성장된 GaN 템플릿을 이용하여 패턴화 LLO(Patterned Laser Life Off) GaN 템플릿을 형성하는 단계(P11); 패턴화 LLO GaN 템플릿의 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막을 2차 성장시키는 단계(P12); 2차 성장이 완료된 패턴화 LLO GaN 템플릿을 냉각시키면서 기판을 분리시키는 단계 (P13); 및 기판이 분리된 GaN 단결정 후막을 연마하여 GaN 기판을 획득하는 단계(P14)를 포함한다.
GaN 템플릿(GaN template)은 사파이어 기판과 같은 기판 위에 GaN 단결정 후막을 성장시켜 형성될 수 있고, HVPE(Hydride Vapor Phase Epitaxy) 공정 또는 MOCVD(metal-organic chemical vapor deposition) 공정에 의하여 생성될 수 있다. GaN 템플릿은 예를 들어 1 내지 100 ㎛의 두께로 형성될 수 있다. 구체적으로 HVPE 공정에 의하여 2 인치 직경의 사파이어 기판에 5 ㎛ 두께의 GaN 단결정 후막이 성장될 수 있다(이하 이를 GaN/사파이어 템플릿이라고도 한다). GaN 템플릿은 다양한 방법을 이용하여 요구되는 두께로 형성될 수 있고 이에 의하여 본 발명은 제한되지 않는다. 예를 들어 GaN 템플릿에 포함된 사파이어 기판의 뒤쪽 면(back surface)은 경면(surface of mirror) 연마가 되어야 한다. GaN 템플릿에 포함되는 GaN 단결정 후막과 사파이어 기판 사이의 경계 면으로 레이저 빔이 입사되어 레이저 마킹 패턴이 형성되는 패턴화 LLO 공정이 진행될 수 있고, 이와 같은 과정에서 레이저 빔의 산란을 방지하기 위하여 사파이어 기판의 뒷면이 경면 연마가 될 수 있다.
이와 같이 GaN 단결정 후막이 미리 결정된 두께로 형성된 GaN 템플릿에 대하여 본 발명에 따른 패턴화 LLO 공정이 진행될 수 있고, 이에 의하여 사파이어 기판과 GaN 단결정 후막 사이의 경계 면에 레이저 마킹 패턴이 형성될 수 있다(P11). 패턴화 LLO 공정을 위하여 GaN 템플릿이 패턴화 LLO 장치에 투입될 수 있다. 일반적으로 상온에서 GaN 템플릿 또는 GaN/사파이어 템플릿은 GaN면이 위쪽이 되는 상태에서 열팽창계수 차이에 의하여 위쪽으로 볼록한 형상이 될 수 있다. 사파이어는 GaN에 비하여 큰 열팽창계수를 가지고, 이로 인하여 성장 온도에서 상온까지 냉각된 상태가 되면 사파이어가 GaN 에 비하여 수축 수준이 크고 이로 인하여 위쪽으로 볼록한 형태가 된다. 이로 인하여 GaN 템플릿 내부에 매우 큰 응력이 발생될 수 있다. 이와 같은 응력은 LLO 공정 진행 과정에서 크랙(crack)을 발생시킬 수 있으므로 온도를 가하여 GaN 템플릿 또는 GaN/사파이어 템플릿의 휨 상태를 개선하여 내부 응력을 감소시킬 필요가 있다. 이를 위하여 GaN 템플릿을 패턴화 LLO 장치에 투입하여 예를 들어 500 내지 1,000 ℃의 온도로 평형 상태가 되도록 한다. 이후 경면 연마된 사파이어 기판의 후면으로부터 매우 작은 직경으로 집속된 레이저 빔을 입사시켜 아래에서 보다 자세히 설명되는 것과 같은 형태의 마킹 패턴이 형성되도록 패턴화 LLO 공정이 진행될 수 있다. 이하에서는 편의상 패턴화 LLO 공정에 따라 형성된 레이저 마킹 패턴을 LLO 패턴이라 하고, LLO 패턴이 형성된 GaN 템플릿을 패턴화 LLO GaN 템플릿이라 한다. 레이저 마킹 장치는 내부에 장치된 광학 장치와 기계적 장치를 포함할 수 있고, GaN 템플릿(GaN/사파이어 템플릿의 다양한 위치로 레이저 빔을 이동시켜 자동으로 초점이 조절될 수 있다. 프로그램화 방식으로 미리 결정된 패턴이 형성되도록 레이저 마킹 장치가 이동될 수 있고, 이에 의하여 위에서 설명된 것과 같은 LLO 패턴이 형성될 수 있다. 레이저 장치에 의한 패턴은 다양한 방법으로 형성될 수 있고, 예를 들어 전체 경계 면에 균일하게 원형 또는 이와 유사한 형상이 균일하게 형성된 원형 분포 패턴이 될 수 있지만 이에 제한되지 않는다. 구체적으로 직경이 5 내지 50 ㎛가 되는 원형 패턴을 육각형 형태 또는 사각형 형태 등으로 배열하여 레이저 마킹이 될 수 있다. 이와 같은 LLO 패턴에서 원형 부분은 레이저 마킹이 되지 않고 나머지 부분이 레이저 마킹이 될 수 있다. 이와 같은 패턴 구조에서 레이저 마킹이 되지 않은 부분에 의하여 사파이어 기판과 GaN 단결정 후막이 서로 부착된 상태로 유지되고 레이저 마킹이 된 나머지 부분은 서로 분리된 부분 분리 상태가 될 수 있다.
이와 같은 패턴화 LLO GaN 템플릿은 이후 다시 HVPE 성장 장치에 투입되어 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막이 성장될 수 있다(P12). 성장 공정의 진행을 위하여 패턴화 LLO GaN 템플릿이 HVPE 장치에 투입되면, 반응기 내부의 온도가 1,000 내지 1,100 ℃로 조절될 수 있다. 이후 NH3와 GaCl 가스가 공급되어 패턴화 LLO GaN 탬플릿의 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막이 2차 성장될 수 있다. 2차 성장되는 GaN 단결정 후막은, 예를 들어 100~200㎛/hr의 성장 속도로 5~10시간 GaN 단결정을 성장시키는 경우 그 두께는 900 내지 1,200㎛가 될 수 있다.
이와 같은 방법으로 GaN 단결정 후막의 2차 성장 공정이 완료되면, 반응기의 온도가 200~300℃/hr로 서서히 냉각되면서 냉각 공정이 진행될 수 있다(P13). 공지의 방법에 의하면 이와 같은 냉각 과정에서 사파이어 기판과 GaN 단결정 후막의 내부에 응력이 증가하게 되고, 이로 인하여 서로 부착되어 있던 계면에서 미세한 크랙(crack)이 형성되고 기판 분리가 발생될 수 있다. 이에 비하여 본 발명에 따른 방법에 따르면, 반응기의 온도가 내려갈수록 사파이어 기판과 GaN 단결정 후막에서 열팽창계수 차이에 의한 응력이 증가하게 되고, 사파이어 기판과 GaN 단결정 후막 사이에 부착된 부분, 즉 레이저 마킹된 패턴 부분에서만 미세한 크랙이 발생하고, 이렇게 발생한 크랙은 사파이어 등의 기판 또는 GaN 단결정 후막을 크게 손상시키지 않고 단순히 부분적으로 붙어 있는 부분만 분리가 되고 결국에는 사파이어 기판과 GaN 단결정 후막이 완전히 떨어지게 된다. 즉, 냉각에 의한 기판의 자발분리가 일어난다. 이와 같은 과정에 의하여 최종적으로 형성된 GaN 단결정 후막은 1 내지 8x105/㎠ 수준 또는 5x105/㎠ 수준의 매우 낮은 결함 밀도를 가지게 된다. 필요에 따라 2차 성장된 GaN 단결정 후막의 두께가 수 ㎜가 되도록 성장될 수도 있고, LLO 패턴의 형상을 적절하게 선택하여 이와 같은 경우에도 결함 밀도는 1x105/㎠ 이하가 되도록 할 수 있다.
2차 성장까지 완료된 후 냉각 과정에 의하여 분리된 GaN 단결정 후막은 필요한 직경을 가지도록 원형 가공이 되고 이후 연마 등의 과정을 거치면 GaN 기판이 획득될 수 있다(P14). 구체적으로 분리된 GaN 단결정 후막의 양면이 경면 연마가 되고, CMP(chemical mechanical polishing), 건식/습식 식각 공정과 같은 공정을 통하여 가공 손상 층이 제거될 수 있다. 이에 의하여 낮은 결함 밀도를 가지면서 다양한 두께를 가지는 고품질의 GaN 기판이 만들어질 수 있다. 분리된 GaN 단결정 후막은 다양한 방법으로 처리될 수 있고 제시된 실시 예에 제한되지 않는다.
도 2는 본 발명에 따른 분리 방법에서 패턴화 LLO GaN 템플릿을 생성하기 위한 패턴와 LLO 장치의 실시 예를 도시한 것이다.
레이저를 이용한 일반적인 GaN 기판 분리 방법(LLO 방법)은 컴퓨터에 의해 온도 등의 제어를 받는 퍼니스에 소정의 두께로 GaN 단결정 후막이 형성되어 있는 사파이어 기판을 투입하고, 사파이어 기판 쪽으로 GaN 의 밴드갭보다 짧은 파장의 레이저빔을 입사시킨다. 이와 같이 사파이어의 밴드갭보다는 에너지가 낮고 GaN 반도체의 밴드갭보다는 에너지가 높은 레이저를 조사할 경우 레이저가 사파이어를 통과하고 계면에 레이저의 에너지가 인가되어, 계면에 있는 GaN를 Ga 메탈과 질소 가스로 열분해 시킴으로써 사파이어 기판과 GaN 후막을 분리시킬 수 있게 된다.
도 2를 참조하면, 본 발명에 따른 분리 방법에 따르면 패턴화 LLO 장치(20)의 내부로 HVPE 장치에서 후막 두께가 예를 들어 1 내지 10 ㎛의 수준으로 성장된 GaN 템플릿(GT)이 투입될 수 있다. 패턴화 LLO 장치(20)는 반응 공간(22)이 형성된 챔버(21); 반응 공간(22)을 둘레 벽과 밑면을 둘러싸는 단열 수단(23); 위쪽 면이 열린 반응 공간(22)의 위쪽 면을 밀폐시키는 투명 덮개(24); 반응 공간(22)의 바닥 면에 형성되어 GaN 템플릿(GT)을 정해진 위치에 고정시키는 고정 베이스(26); 고정 베이스(26)를 비롯하여 반응 공간(22)의 내부를 가열시키는 가열 수단(25); 및 투명 덮개(24)의 위쪽에 배치되어 투명 덮개(24)를 통하여 GaN 템플릿(GT)으로 레이저 광을 GaN 템플릿(GT)으로 입사시키는 레이저 장치(27)를 포함할 수 있다. GaN 템플릿(GT)은 고정 베이스(26)의 정해진 위치에 고정될 수 있고, 온도 조절 수단(28)에 의하여 가열 수단(25)이 작동되어 반응 공간(22)의 내부 온도가 500 내지 1,000 ℃로 유지될 수 있다. 레이저 장치(27)는 예를 들어 Nd: YAG 레이저(3rd Harmonic Laser, Nd: YAG 레이저: 파장 355nm)와 같은 고체 레이저가 될 수 있지만 이에 제한되지 않는다. 레이저 장치(27)의 초점은 GaN 후막과 사파이어 기판 사이의 경계 면에 형성될 수 있고, 레이저 광은 예를 들어 300 내지 400 nm, 바람직하게 355 nm의 파장을 가질 수 있다. 레이저 광을 예를 들어 수정(quartz)과 같은 소재로 만들어진 투명 덮개(24)를 투과하여 GaN 템플릿(GT)으로 입사하여 패턴을 형성시킬 수 있다. 아래에서 이와 같은 과정에 대하여 구체적으로 설명된다.
도 3은 본 발명에 따른 패턴화 LLO장치에 의하여 레이저 마킹 패턴이 형성되는 과정의 실시 예를 도시한 것이다.
도 3을 참조하면, GaN 템플릿(GT)은 전체적으로 위쪽으로 볼록한 형상이 될 수 있고, 레이저 장치(27)의 초점은 GaN 후막과 사파이어 기판 사이에 형성되어야 한다. GaN 템플릿(GT)의 이미지 데이터가 획득되어 이미지 데이터 모듈(34)에 저장되면서 온도/위치 제어 모듈(31)로 전송될 수 있다. 온도 위치 조절 모듈(31)은 GaN 템플릿(GT)의 온도를 조절하는 가열로(33)의 온도 및 XY 스테이지(32)의 위치를 조절하는 기능을 가질 수 있다. GT 템플릿(GT)에 형성되어야 하는 LLO 패턴에 대한 정보가 온도/위치 제어 모듈(31)에 저장되고, GT 이미지 데이터가 또한 온도/위치 제어 모듈(31)에 저장될 수 있다. XY 스테이지(32)는 XY축 또는 평면을 따라 이동 가능한 구조를 가질 수 있고, 온도/위치 제어 모듈(31)의 제어에 의하여 평면을 따라 이동될 수 있다. LLO 패턴의 형성을 위하여 레이저 장치(27)가 작동될 수 있고, 예를 들어 355 nm의 레이저 광이 GaN 템플릿(GT)으로 입사될 수 있다. 반사 거울(34)에 의하여 레이저 광의 입사 경로가 조절될 수 있고, 레이저 장치(27)는 이미지 데이터 모듈(34)로부터 전송된 이미지 데이터에 기초하여 초점 거리를 자동으로 조절할 수 있다. 또한 온도/위치 제어 모듈(31)에 의하여 XY 스테이지(32)의 평면 위치가 조절되어 GaN 템플릿(GT)의 정해진 위치에 LLO 패턴이 형성될 수 있다. 다양한 패턴이 형성될 수 있고, 예를 들어 아래에서 설명되는 형태의 LLO 패턴이 형성될 수 있다.
도 4은 본 발명에 따른 분리 방법에 의하여 형성되는 사파이어 기판과 GaN 단결정 후막 사이의 계면에 형성된 레이저 마킹 패턴의 실시 예를 도시한 것이다.
도 4를 참조하면, LLO 패턴은 레이저 마킹 부분과 레이저 마킹이 되지 않은 부분으로 이루어질 수 있고, 레이저 마킹이 되지 않은 부분은 서로 분리된 기하학적 형상을 가지면서 균일하게 분포될 수 있다. 예를 들어 LLO 패턴은 서로 분리되어 균일하게 분포하는 다수 개의 원형 비-마킹 형상(41_1 내지 41_N)을 포함할 수 있고, 원형 비-마킹 형상(41_1 내지 41_N)을 제외한 나머지 부분이 마킹 부분(42)이 될 수 있다. 경계 면(BS)은 전체적으로 원형이 될 수 있고, 직경(D)이 1 내지 50 ㎛가 되는 다수 개의 원형 비-마킹 형상(41_1 내지 41_N)이 경계 면(BS)에 균일하게 분포될 수 있다. 예를 들어 원형 비-마킹 형상(41_1 내지 41_N)을 중심으로 꼭지점에 원형 비-마킹 형상(41_1 내지 41_N)이 위치하는 육각형 형상이 되는 비-마킹 그룹을 형성할 수 있다. 비-마킹 그룹에서 인접하는 비-마킹 형상(41_1 내지 42_N) 사이의 수평 거리(W)는 1 내지 100 ㎛가 될 수 있고, 서로 인접하는 비-마킹 형상(41_1 내지 41_N) 사이의 경사 거리(T)가 또한 1 내지 100 ㎛가 될 수 있다. 이와 같은 방법으로 비-마킹 형상(41_1 내지 41_N)이 결정되면, 경계 면(BS)의 나머지 부분이 레이저 마킹이 되어 마킹 부분(42)을 형성하면서 LLO 패턴이 만들어질 수 있다. 이상 원형의 비마킹 형상에 대해서만 설명하였으나, 위에서 설명한 냉각 과정에서 기판과 GaN 단결정 후막의 내부에 발생된 응력에 의하여 미-마킹 형상(41_1 내지 41_N)에 의하여 서로 부착되어 있던 계면에서 미세한 크랙이 형성되어 종국에는 모든 계면 부분에서 자발 분리가 발생할 수 있는 사각형 등의 다양한 비마킹 형상, 육각형 배열 또는 사각형 배열과 같은 다양한 비마킹 형상의 배열 및 분리 거리를 가질 수 있고 제시된 실시 예에 제한되지 않는다.
위에서 본 발명은 제시된 실시 예를 참조하여 상세하게 설명이 되었지만 이 분야에서 통상의 지식을 가진 자는 제시된 실시 예를 참조하여 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양한 변형 및 수정 발명을 만들 수 있을 것이다. 본 발명은 이와 같은 변형 및 수정 발명에 의하여 제한되지 않으며 다만 아래에 첨부된 청구범위에 의하여 제한된다.
20: 패턴화 LLO 장치 GT: GaN 템플릿
21: 챔버 22: 반응 공간
23: 단열수단 24: 투명 덮개
25: 가열 수단 26: 고정 베이스
27: 레이저 장치 31: 온도/위치 제어 모듈
32: XY 스테이지 33: 가열로
34: 이미지 데이터 모듈 33: 가열로
41_1 내지 41_N: 원형 비-마킹 형상
42: 마킹 부분 BS: 경계 면

Claims (5)

  1. GaN 기판의 분리 방법에 있어서,
    기판 위에 GaN 단결정 후막이 1차 성장된 GaN 템플릿을 이용하여 패턴화 LLO(Patterned Laser Life Off) GaN 템플릿을 형성하는 단계;
    패턴화 LLO GaN 템플릿의 1차 성장된 GaN 단결정 후막 위에 GaN 단결정 후막을 2차 성장시키는 단계;
    2차 성장이 완료된 패턴화 LLO GaN 템플릿을 냉각시키면서 기판을 분리시키는 단계; 및
    기판이 분리된 GaN 단결정 후막을 연마하여 GaN 기판을 획득하는 단계를 포함하고,
    패턴화 LLO GaN 템플릿을 형성하는 단계는 패턴화 LLO 공정에 의하여 GaN 템플릿의 기판과 GaN 단결정 후막의 경계 면에 레이저 마킹 패턴이 형성되는 것을 특징으로 하는 질화갈륨 웨이퍼의 분리 방법.
  2. 청구항 1에 있어서, 패턴화 LLO GaN 템플릿에 2차 성장된 GaN 단결정 후막의 두께는 GaN 템플릿의 1차 성장된 GaN 단결정 후막의 두께보다 두꺼운 것을 특징으로 하는 질화갈륨 웨이퍼의 분리 방법.
  3. 청구항 1에 있어서, 기판은 사파이어, SiC, GaAs, Si 또는 GaN 재질인 것을 특징으로 하는 질화갈륨 웨이퍼의 분리 방법.
  4. 청구항 1에 있어서, 패턴화 LLO 공정에서 레이저 마킹 패턴은 균일하게 분포된 마킹이 되지 않은 다수 개의 비-마킹 형상(41_1 내지 41_N)을 포함하는 질화갈륨 웨이퍼의 분리 방법.
  5. 청구항 1에 있어서, 서로 인접하는 비-마킹 형상(41_1 내지 41_N)의 분리 간격은 10 내지 100 ㎛가 되는 것을 특징으로 하는 질화갈륨 웨이퍼의 분리 방법.

KR1020210009953A 2021-01-25 2021-01-25 질화갈륨 웨이퍼의 분리 방법 KR20220107388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210009953A KR20220107388A (ko) 2021-01-25 2021-01-25 질화갈륨 웨이퍼의 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210009953A KR20220107388A (ko) 2021-01-25 2021-01-25 질화갈륨 웨이퍼의 분리 방법

Publications (1)

Publication Number Publication Date
KR20220107388A true KR20220107388A (ko) 2022-08-02

Family

ID=82845653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210009953A KR20220107388A (ko) 2021-01-25 2021-01-25 질화갈륨 웨이퍼의 분리 방법

Country Status (1)

Country Link
KR (1) KR20220107388A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335937B1 (ko) 2012-06-04 2013-12-04 주식회사 루미스탈 Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335937B1 (ko) 2012-06-04 2013-12-04 주식회사 루미스탈 Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
선행기술 1: 미국특허등록번호 US 9,246,049(Yuichi Oshima, 2016.01.26. 공고) Nitride-based semiconductor substrate and semiconductor device

Similar Documents

Publication Publication Date Title
KR100682879B1 (ko) 결정 성장 방법
KR100969812B1 (ko) 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
KR100616656B1 (ko) 질화갈륨계 단결정 기판의 제조방법 및 제조장치
KR20010031819A (ko) 반도체 기판 및 그 제조 방법
JP2009102218A (ja) 化合物半導体基板の製造方法
US6750121B1 (en) Apparatus and method for forming single crystalline nitride substrate using hydride vapor phase epitaxy and laser beam
JP5238924B2 (ja) 単結晶基板及び窒化物半導体単結晶の製造方法
KR100239497B1 (ko) 질화갈륨 단결정 기판의 제조방법
KR100450781B1 (ko) Gan단결정제조방법
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JP2008091615A (ja) 被加工処理基板、その製造方法およびその加工処理方法
KR20220107388A (ko) 질화갈륨 웨이퍼의 분리 방법
KR101157426B1 (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
KR101335937B1 (ko) Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2009084136A (ja) 半導体デバイスの製造方法
KR101379290B1 (ko) 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
KR20130078984A (ko) 질화갈륨 기판 제조방법
KR20030067964A (ko) 질화갈륨 기판 제조 방법
KR102556549B1 (ko) GaN 시스템
KR101578717B1 (ko) 질화갈륨 웨이퍼를 제조하는 방법
KR100949212B1 (ko) 질화물 기판 제조 방법
KR101137905B1 (ko) 질화갈륨 웨이퍼의 제조 방법
KR20030084476A (ko) 질화물계 물질의 리프트 오프 방법
KR100949213B1 (ko) 질화갈륨 기판 제조 방법

Legal Events

Date Code Title Description
E601 Decision to refuse application