KR20220097581A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220097581A
KR20220097581A KR1020200187105A KR20200187105A KR20220097581A KR 20220097581 A KR20220097581 A KR 20220097581A KR 1020200187105 A KR1020200187105 A KR 1020200187105A KR 20200187105 A KR20200187105 A KR 20200187105A KR 20220097581 A KR20220097581 A KR 20220097581A
Authority
KR
South Korea
Prior art keywords
layer
disposed
pixel defining
hole
protrusion
Prior art date
Application number
KR1020200187105A
Other languages
English (en)
Inventor
권오준
성우용
문찬호
서정한
양성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200187105A priority Critical patent/KR20220097581A/ko
Priority to US17/448,362 priority patent/US20220208900A1/en
Priority to CN202111451436.9A priority patent/CN114695294A/zh
Publication of KR20220097581A publication Critical patent/KR20220097581A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3258—
    • H01L51/5221—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되며, 일면으로부터 타면으로 함몰된 형상을 포함하는 비아 홈을 포함하는 비아층, 상기 비아층의 상기 일면 상에 배치되는 제1 전극, 상기 제1 전극이 배치된 상기 비아층 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 제1 전극을 노출하는 제1 화소 정의막 관통홀, 및 상기 두께 방향으로 관통하며 상기 제1 화소 정의막 관통홀과 이격되어 배치되고 상기 비아 홈과 중첩하는 제2 화소 정의막 관통홀을 포함하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층, 및 상기 화소 정의막 상에 배치되며, 상기 두께 방향으로 관통하고 상기 제2 화소 정의막 관통홀과 중첩하는 돌출부 관통홀을 포함하는 돌출부를 포함한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of manufacturing the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 수광형 표시 장치와 유기 발광 소자를 포함하는 유기 발광 표시 장치, 무기 반도체와 같은 무기 발광 소자를 포함하는 무기 발광 표시 장치, 및 초소형 발광 소자를 포함하는 초소형 발광 표시 장치 등과 같은 발광 표시 장치를 포함한다.
본 발명이 해결하고자 하는 과제는 박막 봉지층의 접착력이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 일면으로부터 타면으로 함몰된 형상을 포함하는 비아 홈을 포함하는 비아층, 상기 비아층의 상기 일면 상에 배치되는 제1 전극, 상기 제1 전극이 배치된 상기 비아층 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 제1 전극을 노출하는 제1 화소 정의막 관통홀, 및 상기 두께 방향으로 관통하며 상기 제1 화소 정의막 관통홀과 이격되어 배치되고 상기 비아 홈과 중첩하는 제2 화소 정의막 관통홀을 포함하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층, 및 상기 화소 정의막 상에 배치되며, 상기 두께 방향으로 관통하고 상기 제2 화소 정의막 관통홀과 중첩하는 돌출부 관통홀을 포함하는 돌출부를 포함한다.
상기 발광층 상에 배치되는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 돌출부 관통홀의 내측벽, 상기 제2 화소 정의막 관통홀의 내측벽, 및 상기 비아 홈의 내측벽과 바닥면을 따라 배치될 수 있다.
상기 기판의 일면 또는 타면을 기준으로, 상기 비아 홈 내에 배치된 상기 제2 전극은 제1 높이에 위치하며, 상기 발광층은 상기 제1 높이보다 낮은 제2 높이에 위치할 수 있다.
상기 제2 전극은 상기 비아층과 직접 접촉할 수 있다.
상기 돌출부 관통홀의 상기 내측벽, 상기 제2 화소 정의막 관통홀의 상기 내측벽, 및 상기 비아 홈의 상기 내측벽과 상기 바닥면을 따라 배치된 상기 제2 전극 상에 배치되는 제1 봉지층을 더 포함할 수 있다.
상기 제1 봉지층 상에 배치되는 제2 봉지층을 더 포함하되, 상기 제2 봉지층은 상기 제2 전극 및 상기 제1 봉지층이 배치되고 남은 상기 돌출부 관통홀, 상기 제2 화소 정의막 관통홀 및 상기 비아 홈의 나머지 부분을 충진할 수 있다.
상기 제2 봉지층 상에 배치되는 제3 봉지층을 더 포함하되, 상기 제1 봉지층 및 상기 제3 봉지층은 무기 물질을 포함하고, 상기 제2 봉지층은 유기 물질을 포함할 수 있다.
상기 제1 봉지층은 언더컷 형상을 포함할 수 있다.
상기 비아 홈의 내측벽, 상기 제2 화소 정의막 관통홀의 내측벽 및 상기 돌출부 관통홀의 내측벽은 상호 정렬될 수 있다.
빛을 방출하는 발광 영역 및 상기 발광 영역 주변에 배치되는 비발광 영역을 더 포함하되, 상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 비발광 영역에 배치될 수 있다.
상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 상기 제1 전극과 비중첩할 수 있다.
상기 돌출부 관통홀을 정의하는 내측벽의 반대면인 상기 돌출부의 측면은 라운드(round) 형상을 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 일면으로부터 타면으로 함몰된 형상을 포함하는 비아 홈을 포함하는 비아층, 상기 비아층의 상기 일면 상에 배치되는 제1 전극, 상기 제1 전극이 배치된 상기 비아층 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 제1 전극을 노출하는 제1 화소 정의막 관통홀, 및 상기 두께 방향으로 관통하며 상기 제1 화소 정의막 관통홀과 이격되어 배치되고 상기 비아 홈과 중첩하는 제2 화소 정의막 관통홀을 포함하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층, 상기 화소 정의막 및 상기 발광층 상에 배치되는 제2 전극, 및 상기 제2 전극 상에 배치된 제1 봉지층을 포함하되, 상기 제2 전극과 상기 제1 봉지층은 상기 제2 화소 정의막 관통홀의 내측벽 및 상기 비아 홈의 내측벽과 바닥면을 따라 배치된다.
상기 제1 봉지층 상에 배치되는 제2 봉지층 및 상기 제2 봉지층 상에 배치되는 제3 봉지층을 더 포함하되, 상기 제2 봉지층은 상기 제2 전극 및 상기 제1 봉지층이 배치되고 남은 상기 제2 화소 정의막 관통홀 및 상기 비아 홈의 나머지 부분을 충진하고, 상기 제1 봉지층 및 상기 제3 봉지층은 무기 물질을 포함하며, 상기 제2 봉지층은 유기 물질을 포함할 수 있다.
상기 제1 봉지층은 언더컷 형상을 포함할 수 있다.
상기 화소 정의막 상에 배치되며, 상기 두께 방향으로 관통하고 상기 제2 화소 정의막 관통홀과 중첩하는 돌출부 관통홀을 포함하는 돌출부를 더 포함하되, 상기 제2 전극 및 상기 제1 봉지층은 상기 돌출부 관통홀의 내측벽을 따라 배치될 수 있다.
상기 기판의 일면 또는 타면을 기준으로, 상기 비아 홈 내에 배치된 상기 제2 전극은 제1 높이에 위치하며, 상기 발광층은 상기 제1 높이보다 낮은 제2 높이에 위치할 수 있다.
상기 제2 전극은 상기 비아층과 직접 접촉할 수 있다.
상기 비아 홈의 상기 내측벽, 상기 제2 화소 정의막 관통홀의 상기 내측벽 및 상기 돌출부 관통홀의 상기 내측벽은 상호 정렬될 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 배치된 비아층, 상기 비아층 상에 배치된 제1 전극, 상기 비아층 및 상기 제1 전극 상에 배치된 화소 정의막, 상기 화소 정의막 상에 배치된 돌출부를 준비하는 단계, 및 상기 돌출부를 노출하는 마스크 패턴을 통해 상기 돌출부, 상기 화소 정의막 및 상기 비아층을 식각하는 단계를 포함하되, 식각된 상기 비아층은 일면으로부터 타면으로 만곡된 형상을 포함하는 비아 홈을 포함하고, 상기 화소 정의막은 두께 방향으로 관통하는 제2 화소 정의막 관통홀을 포함하며, 상기 돌출부는 상기 두께 방향으로 관통하는 돌출부 관통홀을 포함하고, 상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 상호 중첩한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 박막 봉지층의 접착력이 개선되어 표시 장치의 신뢰성이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치가 펼쳐진 상태를 나타낸 사시도이다.
도 2는 일 실시예에 따른 표시 장치가 폴딩(Folding)된 상태를 보여주는 사시도이다.
도 3은 일 실시예에 따른 표시 장치가 비폴딩된 상태의 단면도이다.
도 4는 일 실시예에 따른 표시 장치가 인 폴딩된 상태의 단면도이다.
도 5는 일 실시예에 따른 표시 패널의 단면도이다.
도 6은 도 5의 A 영역을 확대한 확대도이다.
도 7은 일 실시예에 따른 리세스 패턴의 유무에 따른 봉지층의 인장력을 측정한 그래프이다.
도 8 내지 도 11은 일 실시예에 따른 표시 장치의 제조 방법의 공정별 단면도이다.
도 12는 다른 실시예에 따른 표시 패널의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 14는 또 다른 실시예에 따른 표시 패널의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치가 펼쳐진 상태를 나타낸 사시도이다. 도 2는 일 실시예에 따른 표시 장치가 폴딩(Folding)된 상태를 보여주는 사시도이다. 도 2에서는 일 실시예에 따른 표시 장치(1)가 인 폴딩(In-Folding)된 상태를 보여준다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(1)는 후술할 표시 영역(DA)을 통해 화면이나 영상을 표시하며, 표시 영역(DA)을 포함하는 다양한 장치가 그에 포함될 수 있다. 예를 들어 본 명세서의 실시예들에 따른 표시 장치(1)는 스마트폰 이외에 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 화면을 표시할 수 있다. 표시 영역(DA)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 비표시 영역(NDA)은 표시가 이루어지지 않을 수 있다. 표시 장치(1)가 터치 기능을 갖는 경우, 표시 장치(1)는 터치 입력의 감지가 이루어지는 터치 영역(미도시)을 포함할 수 있고, 터치 영역(미도시)은 표시 영역(DA)과 중첩할 수 있다. 이에 제한되는 것은 아니지만, 터치 영역(미도시)은 표시 영역(DA)과 실질적으로 동일할 수 있다.
표시 영역(DA)의 형상은 표시 영역(DA)이 적용되는 표시 장치(1)의 형상에 상응할 수 있다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 도면으로 예시된 직사각형 형상에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다.
도면에서는 표시 영역(DA)의 상기 직사각형의 단변이 제1 방향(DR1)을 따라 연장하고 장변이 제1 방향(DR1)에 수직한 제2 방향(DR2)을 따라 연장하는 경우가 예시되어 있다. 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)에 각각 수직하며, 표시 장치(1)의 두께 방향을 의미할 수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면”, "상측"은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, "하측"은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
비표시 영역(NDA)은 표시 영역(DA)의 주변을 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 모든 변을 둘러쌀 수 있으나, 이에 한정되는 것은 아니고, 표시 영역(DA)의 네 변들 중 적어도 일부 부근에는 비표시 영역(NDA)이 배치되지 않을 수도 있다. 표시 장치(1)의 베젤 영역은 비표시 영역(NDA)으로 구성될 수 있다.
표시 장치(1)는 폴더블(fordable) 표시 장치일 수 있다. 본 명세서에서 폴더블 표시 장치라 함은 폴딩이 가능한 표시 장치로서, 폴딩 상태와 비폴딩 상태를 모두 가질 수 있는 표시 장치를 지칭한다. 또한, 폴딩은 대표적으로 약 180°의 각도로 접히는 것을 포함하지만, 그에 제한되지 않고, 접히는 각도가 180°를 초과하거나 그에 미치지 못하는 경우, 예컨대 90° 이상 180° 미만 또는 120° 이상 180° 미만의 각도로 꺾이는 경우에도 폴딩된 것으로 이해될 수 있다. 아울러, 폴딩 상태는 완전한 폴딩이 이루어지지 않더라도, 비폴딩 상태를 벗어나 꺾여 있는 상태인 경우 폴딩 상태로 지칭될 수 있다. 예를 들어, 90° 이하의 각도로 꺽여 있다고 하더라도, 최대 폴딩 각도가 90° 이상이 되는 이상 비폴딩 상태와 구별하기 위해 폴딩 상태에 있는 것으로 표현될 수 있다.
표시 장치(1)는 폴딩 영역(FDA)(또는 폴딩 라인)을 포함할 수 있다. 표시 장치(1)는 폴딩 영역(FDA)을 기준으로 폴딩될 수 있다. 폴딩은 표시 장치(1)의 표시면이 내측을 향하도록 폴딩되는 인 폴딩(In-folding)과 외측을 향하도록 폴딩되는 아웃 폴딩(Out-folding)으로 구분될 수 있다. 도 2에서는 표시 장치(1)가 인 폴딩된 상태를 도시하고 있으나, 이에 한정되지 않고, 표시 장치(1)는 아웃 폴딩 방식으로 폴딩될 수도 있다.
또한, 표시 장치(1)는 인 폴딩 방식과 아웃 폴딩 방식 중 어느 하나의 방식만으로 폴딩될 수도 있고, 인 폴딩과 아웃 폴딩이 모두 이루어질 수도 있다. 인 폴딩과 아웃 폴딩이 모두 이루어지는 표시 장치의 경우, 인 폴딩과 아웃 폴딩이 동일한 폴딩 영역(FDA)을 기준으로 이루어질 수도 있고, 인 폴딩 전용 폴딩 영역과 아웃 폴딩 전용 폴딩 영역 등 서로 다른 방식의 폴딩을 수행하는 복수의 폴딩 영역을 포함할 수도 있다.
폴딩 영역(FDA)은 표시 장치(1)의 일변에 평행한 방향으로 연장될 수 있다. 예를 들어, 폴딩 영역(FDA)은 표시 장치(1)의 단변이 연장된 방향(제1 방향(DR1))으로 연장될 수 있다. 도면에 예시적으로 도시된 제2 방향(DR2)으로 연장된 변이 제1 방향(DR1)으로 연장된 변보다 긴 직사각형 형상의 표시 장치(1)에서, 제1 방향(DR1)으로 연장되는 폴딩 영역(FDA)을 가질 경우, 폴딩 전후로 표시 장치(1)의 장변(제2 방향(DR2)으로 연장된 변)은 절반 또는 그 이하로 줄어들지만, 단변(제1 방향(DR1)으로 연장된 변)은 그대로 유지될 수 있다. 다른 실시예에서, 폴딩 영역(FDA)은 장변(제2 방향(DR2)으로 연장된 변)의 연장 방향과 동일한 방향(제2 방향(DR2))으로 연장될 수도 있다.
폴딩 영역(FDA)은 제2 방향(DR2)으로도 소정의 폭을 가질 수 있다. 폴딩 영역(FDA)의 제2 방향(DR2)의 폭은 제1 방향(DR1)의 폭에 비해 훨씬 작을 수 있다.
표시 장치(1)는 폴딩 영역(FDA) 주변에 배치된 비폴딩 영역(NFA)을 포함할 수 있다. 비폴딩 영역(NFA)은 폴딩 영역(FDA)의 제2 방향(DR2) 일 측에 위치하는 제1 비폴딩 영역(NFA1), 및 폴딩 영역(FDA)의 제2 방향(DR2) 타 측에 위치하는 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)의 제2 방향(DR2) 폭은 서로 동일할 수 있으나, 이에 제한되지 않고, 폴딩 영역(FDA)의 위치에 따라 제1 비폴딩 영역(NFA1)의 제2 방향(DR2) 폭과 제2 비폴딩 영역(NFA2)의 제2 방향(DR2) 폭은 서로 상이할 수도 있다.
상술한 표시 장치(1)의 표시 영역(DA)/비표시 영역(NDA)과 폴딩 영역(FDA)/비폴딩 영역(NFA)은 서로 동일한 위치에 중복할 수 있다. 예를 들어, 특정 위치는 표시 영역(DA)이면서 동시에 제1 비폴딩 영역(NFA1)일 수 있다. 다른 특정 위치는 비표시 영역(NDA)이면서 동시에 제1 비폴딩 영역(NFA1)일 수 있다. 또 다른 특정 위치는 표시 영역(DA)이면서 동시에 폴딩 영역(FDA) 배치 영역일 수 있다.
표시 영역(DA)은 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 모두에 걸쳐 배치될 수 있다. 나아가, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)의 경계에 해당하는 폴딩 영역(FDA)에도 표시 영역(DA)이 위치할 수 있다. 즉, 표시 장치(1)의 표시 영역(DA)은 비폴딩 영역(NFA), 폴딩 영역(FDA) 등의 경계와 무관하게 연속적으로 배치될 수 있다. 그러나, 이에 제한되지 않고, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 중 어느 한 영역에만 표시 영역(DA)이 위치할 수 있고, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2)에는 표시 영역(DA)이 배치되지만 폴딩 영역(FDA)에는 표시 영역(DA)이 배치되지 않을 수도 있다.
도 3은 일 실시예에 따른 표시 장치가 비폴딩된 상태의 단면도이다. 도 4는 일 실시예에 따른 표시 장치가 인 폴딩된 상태의 단면도이다.
도 3 및 도 4를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10)의 두께 방향(제3 방향(DR3)) 일측으로 순차 적층된 반사 방지 부재(20), 충격 흡수층(30), 커버 윈도우(40)와 커버 윈도우 보호층(50), 및 표시 패널(10)의 두께 방향(제3 방향(DR3)) 타측으로 순차 적층된 고분자 필름층(FL), 쿠션층(CU) 및 방열 부재(HP)를 포함할 수 있다. 다만, 이에 한정되지 않고, 각 층 사이에는 다른 층이 더 배치될 수도 있고, 각 적층 부재들 중 일부는 생략될 수도 있다. 또한, 각 적층 부재들 사이에는 접착층이나 점착층과 같은 적어도 하나의 결합 부재가 배치되어 인접한 적층 부재들을 결합할 수 있다.
표시 패널(10)은 화면이나 영상을 표시하는 패널로서, 그 예로는 유기 발광 표시 패널, 무기 발광 표시 패널, 퀀텀닷 발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 플라즈마 표시 패널, 전계 방출 표시 패널, 음극선 표시 패널 등의 자발광 표시 패널 뿐만 아니라, 액정 표시 패널, 전기 영동 표시 패널 등의 수광 표시 패)을 포함할 수 있다. 이하에서는 표시 패널(10)로서 유기 발광 표시 패널을 예로 하여 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 유기 발광 표시 패널을 단순히 표시 패널로 약칭할 것이다. 그러나, 실시예가 유기 발광 표시 패널에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 패널이 적용될 수도 있다. 표시 패널(10)의 상세한 구조는 후술한다.
표시 패널(10) 상부에는 반사 방지 부재(20)가 배치될 수 있다. 반사 방지 부재(20)는 외광 반사를 감소시키는 역할을 할 수 있다. 반사 방지 부재(20)는 편광 필름의 형태로 제공될 수 있다. 이 경우, 반사 방지 부재(20)는 통과하는 빛을 편광시킨다. 이에 제한되는 것은 아니고, 반사 방지 부재(20)는 표시 패널(10) 내에서 컬러 필터층으로 제공될 수도 있다.
반사 방지 부재(20) 상부에는 충격 흡수층(30)이 배치될 수 있다. 충격 흡수층(30)은 커버 윈도우(40)의 내구성을 증가시키고, 광학 성능을 개선하는 역할을 할 수 있다. 충격 흡수층(30)은 광학적으로 투명할 수 있다. 충격 흡수층(30)은 생략될 수도 있다.
충격 흡수층(30) 상부에는 커버 윈도우(40)가 배치될 수 있다. 커버 윈도우(40)는 표시 패널(10)을 커버하여 보호하는 역할을 한다. 커버 윈도우(40)는 투명한 물질로 이루어질 수 있다. 커버 윈도우(40)는 예를 들어, 유리나 플라스틱을 포함하여 이루어질 수 있다.
커버 윈도우(40)가 유리를 포함하는 경우, 상기 유리는 초박막(Ultra Thin Glass; UTG) 내지 박막 유리일 수 있다. 커버 윈도우(40)가 플라스틱을 포함하는 경우, 상기 플라스틱은 투명한 폴리이미드(polyimide) 등일 수 있지만, 이에 제한되지 않는다. 커버 윈도우(40)는 플렉시블한 특성을 가져 휘어지거나, 벤딩, 폴딩, 롤링될 수 있는 특성을 가질 수 있다.
커버 윈도우(40) 상부에는 커버 윈도우 보호층(50)이 배치될 수 있다. 커버 윈도우 보호층(50)은 커버 윈도우(40)의 비산 방지, 충격 흡수, 찍힘 방지, 지문 방지, 눈부심 방지 중 적어도 하나의 기능을 수행할 수 있다. 커버 윈도우 보호층(50)은 투명 고분자 필름을 포함하여 이루어질 수 있다. 커버 윈도우 보호층(50)은 생략될 수도 있다.
표시 패널(10)의 하부에는 고분자 필름층(FL)이 배치될 수 있다. 고분자 필름층(FL)은 예를 들어, 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리술폰(PSF), 폴리메틸 메타크릴레이트(PMMA), 트리아세틸 셀룰로오스(TAC), 시클로올레핀 폴리머(COP) 등을 포함할 수 있다. 고분자 필름층(FL)은 적어도 일면에 기능층을 포함할 수 있다. 상기 기능층은 예를 들어, 광 흡수층을 포함할 수 있다. 광 흡수층은 블랙 안료나 염료 등과 같은 광 흡수 물질을 포함할 수 있다. 광 흡수층은 블랙 잉크로, 코팅이나 인쇄 방식으로 고분자 필름 상에 형성될 수 있다.
고분자 필름층(FL)의 하부에는 쿠션층(CU)이 배치될 수 있다. 쿠션층(CU)은 표시 장치(1)의 두께 방향(제3 방향(DR3))으로 가해질 수 있는 충격에 대한 내구성을 증가시키고, 표시 장치(1)가 낙하되었을 때, 이에 대한 낙하 충격을 개선하기 위한 역할을 할 수 있다. 쿠션층(CU)은 폴리우레탄 등을 포함할 수 있다.
고분자 필름층(FL) 하부에는 방열 부재(HP)가 배치될 수 있다. 방열 부재(HP)는 표시 패널(10)이나 표시 장치(1)의 다른 부품에서 발생되는 열을 확산시키는 역할을 한다. 방열 부재(HP)는 금속 플레이트를 포함할 수 있다. 상기 금속 플레이트는 예를 들어, 구리, 은 등과 같은 열 전도성이 우수한 금속을 포함할 수 있다. 방열 부재(HP)는 그라파이트나 탄소 나노 튜브 등을 포함하는 방열 시트를 포함할 수도 있다.
표시 장치(1)의 폴딩을 원활하게 하기 위해 표시 장치(1)의 일부 층은 폴딩 영역(FDA)을 기준으로 분리되어 있을 수 있다. 예를 들어, 표시 장치(1)의 최하부 층을 구성하며, 연성이 작은 방열 부재(HP)는 폴딩 영역(FDA)을 기준으로 분리되어 있을 수 있다.
쿠션층(CU)이나 고분자 필름층(FL)의 경우에도 폴딩 영역(FDA)을 기준으로 분리될 수도 있지만, 이들이 충분한 연성을 갖는 경우 폴딩 영역(FDA) 및 비폴딩 영역(NFA)과 무관하게 일체로 연결될 수도 있다.
표시 장치(1)가 폴딩 영역(FDA)을 기준으로 인 폴딩되면 도 4에 도시된 바와 같이, 제2 비폴딩 영역(NFA2)이 제1 비폴딩 영역(NFA1)과 두께 방향으로 중첩할 수 있다. 분리된 방열 부재(HP)와는 달리, 폴딩 영역(FDA)과 무관하게 연결되어 있는 표시 패널(10), 고분자 필름층(FL), 쿠션층(CU), 반사 방지 부재(20), 커버 윈도우(40) 및 커버 윈도우 보호층(50) 등은 폴딩 영역(FDA)의 폭 방향을 따라 단면상 곡선을 이루도록 휘어질 수 있다.
이하에서, 도 5 및 도 6을 참조하여, 일 실시예에 따른 표시 패널(10)의 구체적인 적층 구조에 대해 설명한다.
도 5는 일 실시예에 따른 표시 패널의 단면도이다. 도 6은 도 5의 A 영역을 확대한 확대도이다.
도 5 및 도 6을 참조하면, 일 실시예에 따른 표시 패널(10)은 복수의 화소를 포함하며, 각 화소는 적어도 하나의 박막 트랜지스터(TR)를 포함할 수 있다. 표시 패널(10)은 기판(SUB), 배리어층(110), 버퍼층(120), 반도체층(130), 제1 절연층(IL1), 제1 게이트 도전층(140), 제2 절연층(IL2), 제2 게이트 도전층(150), 제3 절연층(IL3), 데이터 도전층(160), 비아층(VIA), 애노드 전극(ANO), 애노드 전극(ANO)을 노출하는 제1 화소 정의막 관통홀(OP)을 포함하는 화소 정의막(PDL), 화소 정의막(PDL) 상에 배치된 돌출부(SC), 화소 정의막(PDL)의 제1 화소 정의막 관통홀(OP) 내에 배치된 발광층(EML), 발광층(EML)과 화소 정의막(PDL) 상에 배치된 캐소드 전극(CAT), 캐소드 전극(CAT) 상에 배치된 봉지층(ENL)을 포함할 수 있다. 상술한 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(SUB)은 그 위에 배치되는 각 층들을 지지한다. 기판(SUB)은 고분자 수지 등의 절연 물질로 이루어지거나, 유리, 석영 등과 같은 무기 물질로 이루어질 수도 있다. 다만, 이에 제한되는 것은 아니고, 기판(SUB)은 투명한 플레이트 또는 투명한 필름일 수 있다.
기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있으나, 이에 제한되는 것은 아니고, 기판(SUB)은 리지드(rigid) 기판일 수 있다.
기판(SUB) 상에는 배리어층(110)이 배치된다. 배리어층(110)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 배리어층(110)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산질화물(SiOxNy) 중 적어도 어느 하나를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 배리어층(110)은 기판(SUB)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
배리어층(110) 상에는 버퍼층(120)이 배치된다. 버퍼층(120)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(120)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다. 버퍼층(120)은 기판(SUB)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(120) 상에는 반도체층(130)이 배치된다. 반도체층(130)은 화소(도 3의 'PX')의 박막 트랜지스터(TR)의 채널을 이룬다. 반도체층(130)은 다결정 실리콘을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 반도체층(130)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 산화물 반도체 중 적어도 어느 하나를 포함할 수도 있다.
또는, 반도체층(130)은 산화물 반도체를 포함할 수도 있다. 예를 들어, 상기 산화물 반도체는 인듐-갈륨-아연　산화물(IGZO, Indium Gallium Zinc Oxide), 아연-주석　산화물(ZTO, Zinc Tin Oxide), 인듐-주석　산화물(IZO, Indium Tin Oxide) 등 중 적어도 하나를 포함할 수 있다.
반도체층(130) 상에는 제1 절연층(IL1)이 배치된다. 제1 절연층(IL1)은 게이트 절연 기능을 갖는 제1 게이트 절연막일 수 있다. 제1 절연층(IL1)은 실리콘 화합물 및 금속 산화물 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(IL1) 상에는 제1 게이트 도전층(140)이 배치된다. 제1 게이트 도전층(140)은 화소의 박막 트랜지스터(TR)의 게이트 전극(GAT)과 그에 연결된 스캔 라인, 및 유지 커패시터 제1 전극(CE1)을 포함할 수 있다.
제1 게이트 도전층(140)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1 게이트 도전층(140) 상에는 제2 절연층(IL2)이 배치될 수 있다. 제2 절연층(IL2)은 층간 절연막 또는 제2 게이트 절연막일 수 있다. 제2 절연층(IL2)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제2 절연층(IL2) 상에는 제2 게이트 도전층(150)이 배치된다. 제2 게이트 도전층(150)은 유지 커패시터 제2 전극(CE2)을 포함할 수 있다. 제2 게이트 도전층(150)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 게이트 도전층(150)은 제1 게이트 도전층(140)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 게이트 도전층(150) 상에는 제3 절연층(IL3)이 배치된다. 제3 절연층(IL3)은 층간 절연막일 수 있다. 제3 절연층(IL3)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질을 포함할 수 있다.
제3 절연층(IL3) 상에는 데이터 도전층(160)이 배치된다. 데이터 도전층(160)은 표시 패널의 일 화소의 박막 트랜지스터(TR)의 제1 전극(SD1)과 제2 전극(SD2), 및 제1 전원 라인(ELVDDE)을 포함할 수 있다. 박막 트랜지스터(TR)의 제1 전극(SD1)과 제2 전극(SD2)은 제3 절연층(IL3), 제2 절연층(IL2) 및 제1 절연층(IL1)을 관통하는 컨택홀을 통해 반도체층(130)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 제1 전원 전압 전극(ELVDDE)은 제3 절연층(IL3)을 관통하는 컨택홀을 통해 유지 커패시터 제2 전극(CE2)과 전기적으로 연결될 수 있다.
데이터 도전층(160)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 데이터 도전층(160)은 단일막 또는 다층막일 수 있다. 예를 들어, 데이터 도전층(160)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
데이터 도전층(160) 상에는 비아층(VIA, 또는 평탄화층)이 배치된다. 비아층(VIA)은 데이터 도전층(160)을 덮는다. 비아층(VIA)은 비아층일 수 있다. 비아층(VIA)은 유기 절연 물질을 포함할 수 있다. 비아층(VIA)이 유기 물질을 포함하는 경우, 하부의 단차에도 불구하고 상면은 대체로 평탄할 수 있다.
비아층(VIA)은 일면(VIAa) 및 상기 일면(VIAa)의 반대면인 타면(VIAb)을 포함할 수 있다. 비아층(VIA)의 일면(VIAa)은 화소 정의막(PDL)의 타면(하면)과 대향하며, 비아층(VIA)의 타면(VIAb)은 제3 절연층(IL3)의 일면(상면)과 대항할 수 있다.
비아층(VIA)은 비아 홈(groove)(GR, 또는 비아 리세스 패턴)을 더 포함할 수 있다. 비아 홈(GR)은 비아층(VIA)에 의해 정의될 수 있다. 비아 홈(GR)은 비아층(VIA)의 일면(VIAa)으로부터 하면(VIAb)을 향해 함몰된 형상을 포함할 수 있다. 비아 홈(GR)은 바닥면(GRa)과 상기 바닥면(GRa)로부터 두께 방향으로 연장되는 내측벽(GRb)을 포함할 수 있다. 비아 홈(GR)의 내측벽(GRb)은 비아층(VIA)의 일면(VIAa)과 연결될 수 있다. 비아 홈(GR)은 비아층(VIA)의 적어도 일부가 제거되어 정의될 수 있다. 비아 홈(GR)이 비아층(VIA)의 일부를 제거하여 정의되는 경우, 비아층(VIA)의 상층 일부를 제거하여 정의될 수 있다. 비아 홈(GR)은 리세스 패턴(RC)의 일부를 이룰 수 있다.
비아층(VIA) 상에는 애노드 전극(ANO)이 배치된다. 애노드 전극(ANO)은 비아층(VIA)의 일면(VIAa) 상에 배치될 수 있다. 애노드 전극(ANO)은 화소마다 마련된 화소 전극일 수 있다. 애노드 전극(ANO)은 비아층(VIA)을 관통하는 컨택홀(CNT)을 통해 박막 트랜지스터(TR)의 제2 전극(SD2)과 연결될 수 있다. 애노드 전극(ANO)은 화소의 발광 영역(EMA)과 적어도 부분적으로 중첩될 수 있다.
애노드 전극(ANO)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은 층이 반사성 물질층보다 위층에 배치되어 발광층(EML)에 가깝게 배치될 수 있다. 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
애노드 전극(ANO) 상에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 애노드 전극(ANO) 상에 배치되며, 애노드 전극(ANO)을 노출하는 제1 화소 정의막 관통홀(OP)을 포함할 수 있다. 제1 화소 정의막 관통홀(OP)은 화소 정의막(PDL)에 의해 정의되며, 화소 정의막(PDL)을 두께 방향으로 관통할 수 있다. 화소 정의막(PDL) 및 그 제1 화소 정의막 관통홀(OP)에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다. 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 화소 정의막(PDL)은 무기 물질을 포함할 수도 있다.
화소 정의막(PDL)은 제2 화소 정의막 관통홀(HLE1)을 더 포함할 수 있다. 제2 화소 정의막 관통홀(HLE1)은 화소 정의막(PDL)에 의해 정의될 수 있다. 제2 화소 정의막 관통홀(HLE1)은 화소 정의막(PDL)을 두께 방향으로 관통할 수 있다. 제2 화소 정의막 관통홀(HLE1)은 제1 화소 정의막 관통홀(OP)과 분리되어, 이격될 수 있다. 제2 화소 정의막 관통홀(HLE1)은 비발광 영역(NEM)에 배치되며, 제2 화소 정의막 관통홀(HLE1)은 애노드 전극(ANO)과 비중첩할 수 있다.
제2 화소 정의막 관통홀(HLE1)은 비아층(VIA)의 비아 홈(GR)과 중첩할 수 있다. 제2 화소 정의막 관통홀(HLE1)은 하부의 비아층(VIA)을 노출할 수 있다. 제2 화소 정의막 관통홀(HLE1)은 비아층(VIA)의 비아 홈(GR)의 바닥면(GRa) 및 내측벽(GRb)을 노출할 수 있다. 제2 화소 정의막 관통홀(HLE1)을 정의하는 화소 정의막(PDL)의 내측벽은 비아층(VIA)의 비아 홈(GR)의 내측벽(GRb)과 정렬될 수 있으나, 이에 제한되는 것은 아니다. 제2 화소 정의막 관통홀(HLE1)은 리세스 패턴(RC)의 일부를 이룰 수 있다.
화소 정의막(PDL) 상에는 돌출부(SC)가 배치될 수 있다. 돌출부(SC)는 화소 정의막(PDL)의 적어도 일부 영역으로부터 두께 방향 일측(상측) 방향으로 돌출될 수 있다. 돌출부(SC)는 상부에 배치되는 구조물과의 간격을 유지시키는 역할을 할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 돌출부(SC)는 FMM(fine metal mask) 마스크에 의해 표시 패널(10)에 찍힘 등의 불량이 발생하는 것을 방지할 수 있다. 돌출부(SC)는 화소 정의막(PDL)과 마찬가지로 유기 절연 물질을 포함하여 이루어질 수 있다. 이에 제한되는 것은 아니지만, 돌출부(SC)는 화소 정의막(PDL)과 동일한 공정에 의해 함께 형성될 수 있다.
돌출부(SC)는 돌출부 관통홀(HLE2)을 포함할 수 있다. 돌출부 관통홀(HLE2)은 돌출부(SC)에 의해 정의될 수 있다. 돌출부 관통홀(HLE2)은 돌출부(SC)를 두께 방향으로 관통할 수 있다. 돌출부 관통홀(HLE2)은 화소 정의막(PDL)의 제2 화소 정의막 관통홀(HLE1), 및 비아층(VIA)의 비아 홈(GR)과 중첩할 수 있다. 돌출부 관통홀(HLE2)은 제2 화소 정의막 관통홀(HLE1)과 함께 하부의 비아층(VIA)을 노출할 수 있다. 돌출부 관통홀(HLE2)을 정의하는 돌출부(SC)의 내측벽은 제2 화소 정의막 관통홀(HLE1)을 정의하는 화소 정의막(PDL)의 내측벽과 정렬될 수 있으나, 이에 제한되는 것은 아니다. 돌출부 관통홀(HLE2)은 리세스 패턴(RC)의 일부를 이룰 수 있다.
화소 정의막(PDL)이 노출하는 애노드 전극(ANO) 상에는 발광층(EML)이 배치된다. 발광층(EML)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
발광층(EML) 상에는 캐소드 전극(CAT)이 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(ANO), 발광층(EML) 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(CAT) 상부에는 제1 봉지막(EN1), 제2 봉지막(EN2) 및 제3 봉지막(EN3)을 포함하는 봉지층(ENL)이 배치된다. 봉지층(ENL)의 단부에서 제1 봉지막(EN1)과 제3 봉지막(EN3)은 서로 접할 수 있다. 제2 봉지막(EN2)은 제1 봉지막(EN1)과 제3 봉지막(EN3)에 의해 밀봉될 수 있다.
제1 봉지막(EN1) 및 제3 봉지막(EN3)은 각각 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 상기 무기 물질은 예를 들어, 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제2 봉지막(EN2)은 유기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 상기 유기 물질은 예를 들어, 유기 절연 물질을 포함할 수 있다.
표시 패널(10)은 리세스 패턴(RC)을 더 포함할 수 있다. 리세스 패턴(RC)은 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)에 의해 정의될 수 있다. 예를 들어, 리세스 패턴(RC)은 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)의 적어도 일부를 제거하여 정의될 수 있다. 이 경우, 리세스 패턴(RC)은 돌출부(SC) 및 화소 정의막(PDL)을 두께 방향으로 관통하며, 비아층(VIA)의 일면(VIAa)으로부터 비아층(VIA)의 타면(VIAb)을 향해 함몰된 형상을 포함할 수 있다.
다시 말해서, 리세스 패턴(RC)은 돌출부(SC)의 돌출부 관통홀(HLE2), 화소 정의막(PDL)의 제2 화소 정의막 관통홀(HLE1) 및 비아층(VIA)의 비아 홈(GR)으로 이루어질 수 있다. 리세스 패턴(RC)은 돌출부(SC)의 돌출부 관통홀(HLE2), 화소 정의막(PDL)의 제2 화소 정의막 관통홀(HLE1) 및 비아층(VIA)의 비아 홈(GR)에 의해 정의될 수 있다. 이 경우, 리세스 패턴(RC)의 측면은 돌출부 관통홀(HLE2)을 정의하는 돌출부(SC)의 내측벽, 제2 화소 정의막 관통홀(HLE1)을 정의하는 화소 정의막(PDL)의 내측벽, 및 비아층(VIA)의 비아 홈(GR)의 내측벽(GRb)을 포함하여 이루어질 수 있으며, 리세스 패턴(RC)의 바닥면은 비아층(VIA)의 비아 홈(GR)의 바닥면(GRa)을 포함하여 이루어질 수 있다.
도시하진 않았으나, 평면상 리세스 패턴(RC)은 데이터 라인 및 제1 전원 라인과 비중첩할 수 있다. 평면상, 리세스 패턴(RC)은 복수의 데이터 라인 사이, 또는 데이터 라인과 제1 전원 라인 사이에 배치될 수 있다. 다만, 이에 제한되는 것은 아니고, 평면상 데이터 라인과 제1 전원 라인은 리세스 패턴(RC)이 배치된 영역을 우회하여 연장될 수 있다.
리세스 패턴(RC) 내에는 캐소드 전극(CAT), 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 배치될 수 있다. 캐소드 전극(CAT)은 리세스 패턴(RC)의 표면을 따라 배치될 수 있다. 즉, 캐소드 전극(CAT)은 리세스 패턴(RC)의 측면 및 바닥면을 따라 배치될 수 있다. 이 경우, 캐소드 전극(CAT)은 비아층(VIA)의 비아 홈(GR)에서 비아층(VIA)과 직접 접촉할 수 있다. 다만, 이에 제한되는 것은 아니고, 발광층(EML)이 화소 정의막(PDL)의 제1 화소 정의막 관통홀(OP) 내부 및 화소 정의막(PDL)의 전 영역에 걸쳐 배치되는 경우, 리세스 패턴(RC) 내에는 발광층(EML)이 배치될 수 있고, 발광층(EML)이 비아층(VIA)과 직접 접촉할 수도 있다. 또는, 리세스 패턴(RC)의 적어도 일부 영역 내에는 캐소드 전극(CAT) 및 발광층(EML)이 배치되지 않을 수 있고, 이 경우, 제1 봉지층(EN1)이 비아층(VIA), 화소 정의막(PDL) 및 돌출부(SC) 중 적어도 어느 하나와 직접 접촉할 수도 있다.
리세스 패턴(RC) 내에서 제1 봉지막(EN1)은 캐소드 전극(CAT) 상에 배치되며, 제2 봉지막(EN2)은 제1 봉지막(EN1) 상에 배치될 수 있다. 제2 봉지막(EN2)은 캐소드 전극(CAT) 및 제1 봉지막(EN1)이 배치되고 남은 리세스 패턴(RC)의 내부 영역을 충진할 수 있다.
기판(SUB)의 일면 또는 타면을 기준으로, 리세스 패턴(RC)의 바닥면(또는, 비아 홈(GR)의 바닥면(GRa))은 비아층(VIA)의 상면보다 낮은 위치에 위치할 수 있다. 다시 말해서, 리세스 패턴(RC)의 바닥면(또는, 비아 홈(GR)의 바닥면(GRa))은 기판(SUB)의 일면 또는 타면을 기준으로 제1 높이(h1)에 위치하며, 비아층(VIA)의 상면은 기판(SUB)의 일면 또는 타면을 기준으로 제2 높이(h2)에 위치할 수 있다. 기판(SUB)의 일면 또는 타면을 기준으로 제2 높이(h2)는 제1 높이(h1)보다 높은 위치에 위치할 수 있다.
이 경우, 기판(SUB)의 일면 또는 타면을 기준으로 리세스 패턴(RC) 내에 배치되는 캐소드 전극(CAT)은 발광층(EML)보다 낮은 높이에 위치할 수 있다. 다시 말해서, 애노드 전극(ANO)은 제2 높이(h2)에 위치하는 비아층(VIA) 상면 상에 배치되며, 발광층(EML)은 애노드 전극(ANO) 상에 배치되며, 리세스 패턴(RC) 내에 배치되는 캐소드 전극(CAT)은 제1 높이(h1)에 위치하므로, 기판(SUB)의 일면 또는 타면을 기준으로 리세스 패턴(RC) 내에 배치되는 캐소드 전극(CAT)은 발광층(EML)보다 낮은 높이에 위치할 수 있다.
리세스 패턴(RC)이 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)의 적어도 일부를 제거하여 정의됨에 따라, 봉지층(ENL)의 접착력이 증가할 수 있다. 다시 말해서, 봉지층(ENL)의 제1 봉지막(EN1) 및 제2 봉지막(EN2)은 리세스 패턴(RC) 내에 배치되고, 리세스 패턴(RC)이 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)에 의해 정의되는 경우, 제1 봉지막(EN1)이 리세스 패턴(RC) 상에 배치되는 면적이 증가할 수 있다. 즉, 리세스 패턴(RC)에 의해, 리세스 패턴(RC) 내부에 캐소드 전극(CAT)이 배치되는 경우, 제1 봉지막(EN1)과 캐소드 전극(CAT)이 접촉하는 면적이 증가할 수 있다.
아울러, 표시 장치(1, 도 1 및 도 2 참조)가 폴딩되는 경우, 봉지층(ENL)에는 전단응력(shear stress) 등의 스트레스(stress)가 가해질 수 있다. 다만, 리세스 패턴(RC)이 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)에 의해 정의되고, 리세스 패턴(RC) 내부에 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 배치되는 경우, 리세스 패턴(RC)의 깊이(두께 방향의 깊이)에 의해, 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 리세스 패턴(RC)으로부터 박리되는 것을 억제 또는 방지할 수 있다. 나아가, 봉지층(ENL)의 접착력이 향상될 수 있다. 상기 봉지층(ENL)의 접착력은 제1 봉지막(EN1)과 캐소드 전극(CAT) 사이의 접착력, 및 제1 봉지막(EN1)과 제2 봉지막(EN2) 사이의 접착력을 의미할 수 있다.
도 7은 일 실시예에 따른 리세스 패턴의 유무에 따른 봉지층의 인장력을 측정한 그래프이다.
도 7을 더 참조하면, 도 7의 X축(가로 방향 축)은 리세스 패턴(RC)의 유무 및 개수를 나타내며, Y축(세로 방향 축)은 봉지층(ENL)의 인장력(Kgf)을 나타낸다. A는 표시 패널(10)이 리세스 패턴(RC)이 포함하지 않는 경우를 나타내고, B는 표시 패널(10)의 화소 중 절반의 화소에 리세스 패턴(RC)이 배치된 경우를 나타내며, C는 표시 패널(10)의 화소 전부에 리세스 패턴(RC)이 배치된 경우를 나타낸다.
봉지층(ENL)의 인장력은, 봉지층(ENL)을 캐소드 전극(CAT) 상에 형성한 뒤, 캐소드 전극(CAT)이 위치한 반대 방향으로 봉지층(ENL)을 당기며, 박리되는 순간의 힘을 측정하였다. 각 경우(A, B, C)에서, 봉지층(ENL)의 인장력은 각각 4회씩 측정되었다.
A의 그래프에서, 봉지층의 인장력의 최소 값은 약 7Kgf이며, 최대 값은 약 11Kgf이고, 평균 값은 약 8Kgf이다. B의 그래프에서, 봉지층의 인장력의 최소 값은 약 15.5Kgf이며, 최대 값은 약 18Kgf이고, 평균 값은 약 17Kgf이다. C의 그래프에서, 봉지층의 인장력의 최소 값은 약 26Kgf이며, 최대 값은 약 31Kgf이고, 평균 값은 약 29Kgf이다.
표시 패널(10)이 리세스 패턴(RC)을 포함하는 경우(B, C), 표시 패널(10)이 리세스 패턴(RC)을 포함하지 않는 경우(A)보다 봉지층(ENL)의 인장력은 클 수 있다. 아울러, 리세스 패턴(RC)의 개수가 증가할수록 봉지층(ENL)의 인장력은 커질 수 있다. 따라서, 표시 패널(10)이 리세스 패턴(RC)을 포함함에 따라, 봉지층(ENL)의 접착력이 향상될 수 있다. 나아가, 표시 패널(10) 및 표시 장치(1, 도 1 및 도 2 참조)의 기구적 안정성이 향상되며, 신뢰성이 향상될 수 있다.
이하, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 8 내지 도 11은 일 실시예에 따른 표시 장치의 제조 방법의 공정별 단면도이다.
우선, 도 8을 참조하면, 배리어층(110) 및 버퍼층(120)이 배치된 기판(SUB)을 준비한다. 이어, 버퍼층(120) 상에 반도체층(130), 제1 절연층(IL1), 제1 게이트 도전층(140), 제2 절연층(IL2), 제2 게이트 도전층(150), 제3 절연층(IL3), 데이터 도전층(160), 비아층(VIA), 애노드 전극(ANO), 화소 정의막(PDL), 및 돌출부(SC)를 순차적으로 형성한다.
반도체층(130), 제1 게이트 도전층(140), 제2 게이트 도전층(150), 데이터 도전층(160) 및 애노드 전극(ANO)은 각각의 물질층을 전면 증착한 후, 포토리소그래피 공정을 통해 패터닝하여, 도 8에 도시된 바와 같은 반도체층(130), 제1 게이트 도전층(140), 제2 게이트 도전층(150), 데이터 도전층(160) 및 애노드 전극(ANO)을 형성할 수 있다.
화소 정의막(PDL), 및 돌출부(SC)는 감광성 물질을 포함하느 유기 물질층을 전면 도포한 후, 노광 및 현상을 통해, 도 8에 도시된 바와 같은 화소 정의막(PDL) 및 돌출부(SC)를 형성할 수 있다. 화소 정의막(PDL) 및 돌출부(SC)는 하프톤(half-tone) 마스크를 이용하여 동시에 형성될 수 있으나, 이에 제한되는 것은 아니고, 각각 서로 다른 마스크 공정에 의해 형성될 수도 있다.
제1 절연층(IL1), 제2 절연층(IL2), 제3 절연층(IL3) 및 비아층(VIA)은 하부의 구성을 덮으며, 기판(SUB)의 전 영역에 걸쳐 형성될 수 있다.
이어, 도 9를 참조하면, 화소 정의막(PDL) 및 돌출부(SC) 상에 패턴화된 마스크 패턴(MS)을 형성한다.
구체적으로 설명하면, 마스크 패턴(MS)은 돌출부(SC)의 일면을 노출할 수 있다. 마스크 패턴(MS)은 화소 정의막(PDL) 및 돌출부(SC) 뿐만 아니라, 애노드 전극(ANO) 상에 배치될 수 있다. 다시 말해서, 마스크 패턴(MS)은 화소 정의막(PDL) 및 애노드 전극(ANO)을 커버하고, 돌출부(SC)의 일면을 노출할 수 있다.
마스크 패턴(MS)은 마스크 패턴용 물질층을 전면 증착한 후, 포토리소그래피 공정을 통해 패터닝하여, 도 9에 도시된 바와 같은 마스크 패턴(MS)을 형성할 수 있다. 마스크 패턴(MS)은 투명한 도전성 산화물 및 무기막 중 적어도 어느 하나를 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 상기 도전성 산화물은 ITO(Induim Tin Oxide) 및 IZO(Induim Zinc Oxide) 중 적어도 어느 하나를 포함할 수 있으며, 상기 무기막은 알루미늄(Al) 등을 포함할 수 있다. 마스크 패턴(MS)이 ITO(Induim Tin Oxide) 및 IZO(Induim Zinc Oxide) 중 적어도 어느 하나를 포함하는 경우, ITO(Induim Tin Oxide) 및/또는 IZO(Induim Zinc Oxide)는 비정질(amorphous)로 이루어질 수 있다.
이어, 도 10을 참조하면, 마스크 패턴(MS)을 식각 마스크로 하여, 리세스 패턴(RC)을 형성한다.
구체적으로 설명하면, 마스크 패턴(MS)을 식각 마스크로 하여, 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)의 적어도 일부를 식각한다. 이에 따라, 리세스 패턴(RC)이 형성될 수 있다. 돌출부(SC), 화소 정의막(PDL) 및 비아층(VIA)의 적어도 일부를 식각하는 공정은 건식 식각(dry etch)에 의해 진행될 수 있으나, 이에 제한되는 것은 아니며, 습식 식각(wet etch) 등에 의해 진행될 수도 있다.
리세스 패턴(RC)이 형성되는 과정에서, 돌출부(SC)의 돌출부 관통홀(HLE2, 도 6 참조), 화소 정의막(PDL)의 제2 화소 정의막 관통홀(HLE1, 도 6 참조) 및 비아층(VIA)의 비아 홈(GR, 도 6 참조)이 형성될 수 있다.
투명한 도전성 산화물을 포함하는 마스크 패턴(MS)을 식각 마스크로 이용하는 경우, 리세스 패턴(RC)의 폭이 상대적으로 좁고 두께 방향의 깊이가 크더라도, 보다 정교하고 원활하게 리세스 패턴(RC)을 형성할 수 있다. 따라서, 리세스 패턴(RC)이 배치되는 비발광 영역(NEM)을 감소시킬 수 있어, 동일한 면적의 기판(SUB) 상에 보다 많은 발광 영역(EMA)이 배치될 수 있어, 고 해상도를 구현할 수 있다.
이어, 도 11을 참조하면, 발광층(EML), 캐소드 전극(CAT), 봉지층(ENL)을 순차적으로 형성한다.
구체적으로 설명하면, 마스크 패턴(MS)을 제거한 뒤, 애노드 전극(ANO)을 노출하는 화소 정의막(PDL)의 제1 화소 정의막 관통홀(OP) 내에 발광층(EML)을 형성한다. 발광층(EML)의 일부는 화소 정의막(PDL)의 제1 화소 정의막 관통홀(OP) 외측에 형성될 수 있으나, 이에 제한되는 것은 아니다.
발광층(EML)을 형성한 후, 캐소드 전극(CAT)을 형성한다. 캐소드 전극(CAT)은 발광층(EML), 화소 정의막(PDL) 및 돌출부(SC) 상에 배치될 수 있다. 또한, 캐소드 전극(CAT)은 리세스 패턴(RC) 내에 배치될 수 있다.
캐소드 전극(CAT)을 형성한 후, 캐소드 전극(CAT) 상에 봉지층(ENL)을 형성한다. 제1 봉지막(EN1)은 캐소드 전극(CAT) 상에 배치되고, 제2 봉지막(EN2)은 제1 봉지막(EN1) 상에 배치되며, 제3 봉지막(EN3)은 제2 봉지막(EN2) 상에 배치될 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 12는 다른 실시예에 따른 표시 패널의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 패널(10_1)의 돌출부(SC_1)의 측면은 라운드(round) 형상을 포함한다는 점에서 도 5의 실시예와 차이가 있다. 리세스 패턴(RC)이 배치된 영역에서, 돌출부 관통홀(HLE2, 도 6 참조)을 포함하는 돌출부(SC_1)는 일면, 타면 및 상기 일면과 상기 타면에 연결된 측면을 포함할 수 있고, 돌출부(SC_1)의 측면은 적어도 일부가 라운드 형상을 포함할 수 있다. 상기 돌출부(SC_1)의 측면은 돌출부 관통홀(HLE2, 도 6 참조)을 정의하는 내측벽의 반대면일 수 있다. 다만, 이에 제한되는 것은 아니고, 돌출부(SC_1)의 측면 및 상면이 모두 라운드 형상을 포함할 수도 있다.
이 경우에도, 리세스 패턴(RC)에 의해 봉지층(ENL)의 접착력이 향상되며, 표시 패널(10_1)의 기구적 안정성 및 신뢰성이 향상될 수 있다. 또한, 돌출부(SC_1)의 측면이 라운드 형상을 포함함에 따라, 돌출부(SC_1)의 측면과 화소 정의막(PDL)의 일면 사이에서 발생할 수 있는 캐소드 전극(CAT)의 단선 등의 불량을 억제 또는 방지할 수 있다.
도 13은 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 13을 참조하면, 본 실시예에 따른 표시 패널(10_2)은 서브 리세스 패턴(RCS_2)을 더 포함한다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로 설명하면, 표시 패널(10_2)은 서브 리세스 패턴(RCS_2)을 더 포함할 수 있다. 서브 리세스 패턴(RCS_2)은 돌출부(SC)가 배치되지 않은 영역에 배치될 수 있다. 서브 리세스 패턴(RCS_2)은 화소 정의막(PDL) 및 비아층(VIA)에 의해 정의될 수 있다. 예를 들어, 서브 리세스 패턴(RCS_2)은 화소 정의막(PDL) 및 비아층(VIA)의 적어도 일부를 제거하여 정의될 수 있다. 이 경우, 서브 리세스 패턴(RCS_2)은 화소 정의막(PDL)을 두께 방향으로 관통하며, 비아층(VIA)의 일면(VIAa)으로부터 비아층(VIA)의 타면(VIAb)을 향해 함몰된 형상을 포함할 수 있다.
서브 리세스 패턴(RCS_2) 내에는 캐소드 전극(CAT), 제1 봉지막(EN1) 및 제2 봉지막(EN2)이 배치될 수 있다. 캐소드 전극(CAT)은 리세스 패턴(RC)의 측면 및 바닥면을 따라 배치될 수 있다.
서브 리세스 패턴(RCS_2)의 형상은 돌출부(SC)를 제외한 리세스 패턴(RC)의 형상과 실질적으로 동일할 수 있다. 아울러, 도면 상 서브 리세스 패턴(RCS_2)은 리세스 패턴(RC)과 함께 도시하였으나, 이에 제한되는 것은 아니고, 서브 리세스 패턴(RCS_2)은 각 화소에서 단독으로 배치될 수도 있다.
이 경우에도, 리세스 패턴(RC)에 의해 봉지층(ENL)의 접착력이 향상되며, 표시 패널(10_2)의 기구적 안정성 및 신뢰성이 향상될 수 있다. 아울러, 서브 리세스 패턴(RCS_2)을 더 배치함으로써, 표시 패널(10_2)의 기구적 안정성 및 신뢰성이 보다 향상될 수 있다.
도 14는 또 다른 실시예에 따른 표시 패널의 단면도이다. 도 14는 리세스 패턴(RC) 주변을 확대하여 도시한다.
도 14를 참조하면, 본 실시예에 따른 표시 패널(10_3)의 제1 봉지막(EN1_3)의 두께는 일정하지 않다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로 설명하면, 리세스 패턴(RC) 내에 배치된 제1 봉지막(EN1_3)의 두께는 리세스 패턴(RC)의 상측에서 하측을 향할수록 감소할 수 있다. 다시 말해서, 제1 봉지막(EN1_3)의 두께는 돌출부(SC)의 일면에서 비아층(VIA)의 비아 홈(GR)의 바닥면(GRa)을 향할수록 감소할 수 있다. 예를 들어, 돌출부 관통홀(HLE2)을 정의하는 돌출부(SC)의 내측벽 상에 배치된 제1 봉지막(EN1_3)의 두께는 비아 홈(GR)을 정의하는 비아층(VIA) 상에 배치된 제1 봉지막(EN1_3)의 두께보다 크고, 돌출부 관통홀(HLE2)을 정의하는 돌출부(SC)의 내측벽 상에 배치된 제1 봉지막(EN1_3)의 두께는 상측에서 하측을 향할수록 작아질 수 있다.
여기서, 제1 봉지막(EN1_3)의 두께는 제1 봉지막(EN1_3)의 연장 방향에 수직한 방향의 폭을 지칭할 수 있다. 예를 들어, 리세스 패턴(RC)의 측면을 따라 배치되는 제1 봉지막(EN1_3)에서, 제1 봉지막(EN1_3)의 두께는 두께 방향에 수직한 방향의 폭을 지칭할 수 있으며, 도면에서 좌우 방향의 폭을 지칭할 수 있다.
이 경우, 리세스 패턴(RC) 내에 배치되는 제1 봉지막(EN1_3)은 언더 컷(under-cut) 형상을 포함할 수 있다. 서로 대향하는 리세스 패턴(RC)의 일 측면과 타 측면 상에 배치된 제1 봉지막(EN1_3) 사이의 거리는 리세스 패턴(RC)의 상측에서 하측을 향할수록 증가할 수 있다.
이 경우에도, 리세스 패턴(RC)에 의해 봉지층(ENL)의 접착력이 향상되며, 표시 패널(10_3)의 기구적 안정성 및 신뢰성이 향상될 수 있다. 아울러, 제1 봉지막(EN1_3)이 언더컷 형상을 포함함에 따라, 제1 봉지막(EN1_3)과 제2 봉지막(EN2) 사이의 접착력이 향상될 수 있고, 표시 패널(10_3)의 기구적 안정성 및 신뢰성이 보다 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
SUB: 기판 130: 반도체층
140: 제1 게이트 도전층 150: 제2 게이트 도전층
160: 데이터 도전층 VIA: 비아층
ANO: 애노드 전극 PDL: 화소 정의막
OP: 제1 화소 정의막 관통홀 SC: 돌출부
EML: 발광층 CAT: 캐소드 전극
ENL: 봉지층 RC: 리세스 패턴
HLE1: 제2 화소 정의막 관통홀 HLE2: 돌출부 관통홀
GR: 비아 홈

Claims (20)

  1. 기판;
    상기 기판 상에 배치되며, 일면으로부터 타면으로 함몰된 형상을 포함하는 비아 홈을 포함하는 비아층;
    상기 비아층의 상기 일면 상에 배치되는 제1 전극;
    상기 제1 전극이 배치된 상기 비아층 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 제1 전극을 노출하는 제1 화소 정의막 관통홀, 및 상기 두께 방향으로 관통하며 상기 제1 화소 정의막 관통홀과 이격되어 배치되고 상기 비아 홈과 중첩하는 제2 화소 정의막 관통홀을 포함하는 화소 정의막;
    상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층; 및
    상기 화소 정의막 상에 배치되며, 상기 두께 방향으로 관통하고 상기 제2 화소 정의막 관통홀과 중첩하는 돌출부 관통홀을 포함하는 돌출부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 발광층 상에 배치되는 제2 전극을 더 포함하되,
    상기 제2 전극은 상기 돌출부 관통홀의 내측벽, 상기 제2 화소 정의막 관통홀의 내측벽, 및 상기 비아 홈의 내측벽과 바닥면을 따라 배치되는 표시 장치.
  3. 제2 항에 있어서,
    상기 기판의 일면 또는 타면을 기준으로, 상기 비아 홈 내에 배치된 상기 제2 전극은 제1 높이에 위치하며, 상기 발광층은 상기 제1 높이보다 낮은 제2 높이에 위치하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 전극은 상기 비아층과 직접 접촉하는 표시 장치.
  5. 제2 항에 있어서,
    상기 돌출부 관통홀의 상기 내측벽, 상기 제2 화소 정의막 관통홀의 상기 내측벽, 및 상기 비아 홈의 상기 내측벽과 상기 바닥면을 따라 배치된 상기 제2 전극 상에 배치되는 제1 봉지층을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 봉지층 상에 배치되는 제2 봉지층을 더 포함하되,
    상기 제2 봉지층은 상기 제2 전극 및 상기 제1 봉지층이 배치되고 남은 상기 돌출부 관통홀, 상기 제2 화소 정의막 관통홀 및 상기 비아 홈의 나머지 부분을 충진하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 봉지층 상에 배치되는 제3 봉지층을 더 포함하되,
    상기 제1 봉지층 및 상기 제3 봉지층은 무기 물질을 포함하고, 상기 제2 봉지층은 유기 물질을 포함하는 표시 장치.
  8. 제5 항에 있어서,
    상기 제1 봉지층은 언더컷 형상을 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 비아 홈의 내측벽, 상기 제2 화소 정의막 관통홀의 내측벽 및 상기 돌출부 관통홀의 내측벽은 상호 정렬된 표시 장치.
  10. 제9 항에 있어서,
    빛을 방출하는 발광 영역 및 상기 발광 영역 주변에 배치되는 비발광 영역을 더 포함하되,
    상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 비발광 영역에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 상기 제1 전극과 비중첩하는 표시 장치.
  12. 제1 항에 있어서,
    상기 돌출부 관통홀을 정의하는 내측벽의 반대면인 상기 돌출부의 측면은 라운드(round) 형상을 포함하는 표시 장치.
  13. 기판;
    상기 기판 상에 배치되며, 일면으로부터 타면으로 함몰된 형상을 포함하는 비아 홈을 포함하는 비아층;
    상기 비아층의 상기 일면 상에 배치되는 제1 전극;
    상기 제1 전극이 배치된 상기 비아층 상에 배치된 화소 정의막으로서, 두께 방향으로 관통하며 상기 제1 전극을 노출하는 제1 화소 정의막 관통홀, 및 상기 두께 방향으로 관통하며 상기 제1 화소 정의막 관통홀과 이격되어 배치되고 상기 비아 홈과 중첩하는 제2 화소 정의막 관통홀을 포함하는 화소 정의막;
    상기 화소 정의막에 의해 노출된 상기 제1 전극 상에 배치되는 발광층;
    상기 화소 정의막 및 상기 발광층 상에 배치되는 제2 전극; 및
    상기 제2 전극 상에 배치된 제1 봉지층을 포함하되,
    상기 제2 전극과 상기 제1 봉지층은 상기 제2 화소 정의막 관통홀의 내측벽 및 상기 비아 홈의 내측벽과 바닥면을 따라 배치되는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 봉지층 상에 배치되는 제2 봉지층 및 상기 제2 봉지층 상에 배치되는 제3 봉지층을 더 포함하되,
    상기 제2 봉지층은 상기 제2 전극 및 상기 제1 봉지층이 배치되고 남은 상기 제2 화소 정의막 관통홀 및 상기 비아 홈의 나머지 부분을 충진하고,
    상기 제1 봉지층 및 상기 제3 봉지층은 무기 물질을 포함하며, 상기 제2 봉지층은 유기 물질을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 봉지층은 언더컷 형상을 포함하는 표시 장치.
  16. 제13 항에 있어서,
    상기 화소 정의막 상에 배치되며, 상기 두께 방향으로 관통하고 상기 제2 화소 정의막 관통홀과 중첩하는 돌출부 관통홀을 포함하는 돌출부를 더 포함하되,
    상기 제2 전극 및 상기 제1 봉지층은 상기 돌출부 관통홀의 내측벽을 따라 배치되는 표시 장치.
  17. 제16 항에 있어서,
    상기 기판의 일면 또는 타면을 기준으로, 상기 비아 홈 내에 배치된 상기 제2 전극은 제1 높이에 위치하며, 상기 발광층은 상기 제1 높이보다 낮은 제2 높이에 위치하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 전극은 상기 비아층과 직접 접촉하는 표시 장치.
  19. 제16 항에 있어서,
    상기 비아 홈의 상기 내측벽, 상기 제2 화소 정의막 관통홀의 상기 내측벽 및 상기 돌출부 관통홀의 상기 내측벽은 상호 정렬된 표시 장치.
  20. 기판 상에 배치된 비아층, 상기 비아층 상에 배치된 제1 전극, 상기 비아층 및 상기 제1 전극 상에 배치된 화소 정의막, 상기 화소 정의막 상에 배치된 돌출부를 준비하는 단계; 및
    상기 돌출부를 노출하는 마스크 패턴을 통해 상기 돌출부, 상기 화소 정의막 및 상기 비아층을 식각하는 단계를 포함하되,
    식각된 상기 비아층은 일면으로부터 타면으로 만곡된 형상을 포함하는 비아 홈을 포함하고, 상기 화소 정의막은 두께 방향으로 관통하는 제2 화소 정의막 관통홀을 포함하며, 상기 돌출부는 상기 두께 방향으로 관통하는 돌출부 관통홀을 포함하고,
    상기 비아 홈, 상기 제2 화소 정의막 관통홀 및 상기 돌출부 관통홀은 상호 중첩하는 표시 장치의 제조 방법.
KR1020200187105A 2020-12-30 2020-12-30 표시 장치 및 표시 장치의 제조 방법 KR20220097581A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200187105A KR20220097581A (ko) 2020-12-30 2020-12-30 표시 장치 및 표시 장치의 제조 방법
US17/448,362 US20220208900A1 (en) 2020-12-30 2021-09-22 Display device and method of manufacturing the same
CN202111451436.9A CN114695294A (zh) 2020-12-30 2021-12-01 显示装置和制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200187105A KR20220097581A (ko) 2020-12-30 2020-12-30 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220097581A true KR20220097581A (ko) 2022-07-08

Family

ID=82119091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200187105A KR20220097581A (ko) 2020-12-30 2020-12-30 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220208900A1 (ko)
KR (1) KR20220097581A (ko)
CN (1) CN114695294A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612040B1 (ko) * 2016-08-31 2023-12-07 엘지디스플레이 주식회사 격벽을 포함하는 유기 발광 표시 장치
KR102370355B1 (ko) * 2017-03-09 2022-03-07 삼성디스플레이 주식회사 유기발광 표시장치
US11508792B2 (en) * 2018-03-28 2022-11-22 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
KR102607212B1 (ko) * 2018-11-22 2023-11-28 엘지디스플레이 주식회사 플렉서블 표시장치
KR102441330B1 (ko) * 2019-03-27 2022-09-13 삼성디스플레이 주식회사 가요성 표시 장치
CN110600511A (zh) * 2019-08-26 2019-12-20 武汉华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法

Also Published As

Publication number Publication date
CN114695294A (zh) 2022-07-01
US20220208900A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
KR20200120845A (ko) 표시 장치
EP3742512A1 (en) Display panel and display apparatus including the same
US11289684B2 (en) Display device and electronic apparatus
US11296167B2 (en) Display device
KR102423407B1 (ko) 폴더블 표시장치용 커버 윈도우 및 이를 포함하는 폴더블 표시장치
US11974481B2 (en) Display panel and display apparatus including the same
KR20200138557A (ko) 표시 장치
EP3754716A1 (en) Display apparatus
US20240008303A1 (en) Display device
US20230371312A1 (en) Display panel and method of manufacturing the same
CN112599565A (zh) 显示装置
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
US20230380244A1 (en) Display apparatus and method of manufacturing display apparatus
KR20220056929A (ko) 표시 장치
US10777618B2 (en) Transparent display panel, fabricating method for the same, and display device
US20230147646A1 (en) Display panel and display device
KR20220041803A (ko) 플렉서블 표시장치
KR20220097581A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230139955A (ko) 표시 패널 및 전자 기기, 표시 패널의 제조방법
CN113363293A (zh) 显示装置和电子设备
US20240179974A1 (en) Bending area structure of display apparatus and method of providing the same
US20220216276A1 (en) Display device and method of manufacturing the display device
KR20220016342A (ko) 표시 장치
KR20230164803A (ko) 표시 패널 및 표시 장치
KR20240014670A (ko) 표시장치 및 표시장치의 제조방법