KR20220094877A

KR20220094877A - 발광표시장치 및 이의 구동방법

Info

Publication number: KR20220094877A
Application number: KR1020200186539A
Authority: KR
Inventors: 노준환; 임현교
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-12-29
Filing date: 2020-12-29
Publication date: 2022-07-06

Abstract

본 발명은 영상을 표시하는 표시패널; 및 상기 표시패널을 구동하기 위한 구동부를 포함하고, 상기 표시패널은 데이터전압을 인가받고 빛을 발광하는 제1서브 픽셀과, 상기 데이터전압을 인가받지 않고 빛을 발광하지 않는 제2서브 픽셀을 포함하고, 상기 제2서브 픽셀에 포함된 구동 트랜지스터는 상기 제1서브 픽셀에 포함된 구동 트랜지스터 대비 낮은 바이어스 스트레스를 받는 발광표시장치를 제공할 수 있다.

Description

발광표시장치 및 이의 구동방법{Light Emitting Display Device and Driving Method of the same}

본 발명은 발광표시장치 및 이의 구동방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 발광표시장치(Light Emitting Display Device), 양자점표시장치(Quantum Dot Display Device), 액정표시장치(Liquid Crystal Display Device) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치들은 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다.

위와 같은 표시장치들은 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있다.

본 발명은 빛을 발광하지 않는 서브 픽셀에 포함된 구동 트랜지스터에 가해지는 스트레스로 인한 열화를 방지 또는 개선(회복)하고 이를 통해 표시패널의 광학적 특성을 개선(플리커(Flicker)나 잔상)함과 더불어 수명을 향상시키는 것이다. 또한, 본 발명은 VRR(Variable Refresh Rate) 구동 시 빛을 발광하지 않는 서브 픽셀에 포함된 구동 트랜지스터가 지속적으로 특정 방향의 히스테리시스(Hysteresis) 영향을 받는 문제를 방지할 수 있는 효과가 있다.

본 발명은 영상을 표시하는 표시패널; 및 표시패널을 구동하기 위한 구동부를 포함하고, 표시패널은 데이터전압을 인가받고 빛을 발광하는 제1서브 픽셀과, 데이터전압을 인가받지 않고 빛을 발광하지 않는 제2서브 픽셀을 포함하고, 제2서브 픽셀에 포함된 구동 트랜지스터는 제1서브 픽셀에 포함된 구동 트랜지스터 대비 낮은 바이어스 스트레스를 받는 발광표시장치를 제공할 수 있다.

제1서브 픽셀과 제2서브 픽셀은 서로 다른 수평라인에 위치할 수 있다.

제2서브 픽셀에 포함된 구동 트랜지스터는 적어도 두 번의 제1바이어스 스트레스와 적어도 한 번의 제2바이어스 스트레스를 받으며, 제2바이어스 스트레스는 제1바이어스 스트레스와 반대되는 스트레스 조건일 수 있다.

제2서브 픽셀에 포함된 구동 트랜지스터는 발광다이오드의 발광 기간을 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 제1바이어스 스트레스, 제2바이어스 스트레스 및 제1바이어스 스트레스의 순으로 스트레스를 받을 수 있다.

제1바이어스 스트레스를 받는 기간 동안 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극에는 고레벨의 초기화전압이 인가되고, 제2바이어스 스트레스를 받는 기간 동안 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극에는 저레벨의 초기화전압이 인가될 수 있다.

제1서브 픽셀과 제2서브 픽셀은 초기화전압을 전달하는 스위칭 트랜지스터를 각각 포함하고, 제1서브 픽셀의 스위칭 트랜지스터와 제2서브 픽셀의 스위칭 트랜지스터는 발광제어 트랜지스터의 턴오프 기간 동안 동일한 파형의 스캔신호를 인가받을 수 있다.

표시패널은 제1주파수에서 제2주파수로 구동 주파수가 변경되는 구동 환경에서 제1서브 픽셀과 제2서브 픽셀을 포함할 수 있다.

다른 측면에서 본 발명은 영상을 표시하는 표시패널; 및 표시패널을 구동하기 위한 구동부를 포함하고, 표시패널은 데이터전압을 인가 받고 빛을 발광하는 제1서브 픽셀과, 데이터전압을 인가 받지 않고 빛을 발광하지 않는 제2서브 픽셀을 포함하고, 제2서브 픽셀에 포함된 구동 트랜지스터는 초기화전압을 기반으로 제1서브 픽셀에 포함된 구동 트랜지스터 대비 낮은 바이어스 스트레스를 받는 발광표시장치를 제공할 수 있다.

제2서브 픽셀에 포함된 구동 트랜지스터는 초기화전압의 가변에 대응하여 적어도 두 번의 제1바이어스 스트레스와 적어도 한 번의 제2바이어스 스트레스를 받으며, 제2바이어스 스트레스는 제1바이어스 스트레스와 반대되는 스트레스 조건일 수 있다.

제1서브 픽셀과 제2서브 픽셀은 구동 트랜지스터의 소스전극에 초기화전압을 전달하는 스위칭 트랜지스터를 각각 포함하고, 제1서브 픽셀의 스위칭 트랜지스터와 제2서브 픽셀의 스위칭 트랜지스터는 발광다이오드의 발광 기간을 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 동일한 파형의 스캔신호를 인가받을 수 있다.

또 다른 측면에서 본 발명은 영상을 표시하는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 발광표시장치의 구동방법을 제공할 수 있다. 발광표시장치의 구동방법은 표시패널의 구동 주파수가 제1주파수보다 느린 제2주파수로 변경되면, 데이터전압을 인가받고 빛을 발광하는 제1서브 픽셀에 포함된 구동 트랜지스터보다 데이터전압을 인가받지 않고 빛을 발광하지 않는 제2서브 픽셀에 포함된 구동 트랜지스터가 더 낮은 바이어스 스트레스를 받도록 구동 환경을 제어하는 단계를 포함할 수 있다.

구동 환경을 제어하는 단계는 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극을 통해 인가되는 초기화전압을 가변할 수 있다.

구동 환경을 제어하는 단계는 제1서브 픽셀과 제2서브 픽셀에 포함된 발광다이오드의 발광 기간을 각각 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 이루어질 수 있다.

본 발명은 빛을 발광하지 않는 서브 픽셀에 포함된 구동 트랜지스터의 히스테리시스 특성을 개선할 수 있는 효과가 있다. 또한, 본 발명은 빛을 발광하지 않는 서브 픽셀에 포함된 구동 트랜지스터에 가해지는 스트레스로 인한 열화를 방지 또는 개선(회복)하고 이를 통해 표시패널의 광학적 특성을 개선(플리커(Flicker)나 잔상)함과 더불어 수명을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 고속 구동부터 저속 구동까지 다양한 구동 주파수로 동작하는 VRR 구동 시 빛을 발광하지 않는 서브 픽셀에 포함된 구동 트랜지스터가 지속적으로 특정 방향의 히스테리시스(Hysteresis) 영향을 받는 문제를 방지할 수 있는 효과가 있다.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 3은 게이트인패널 방식 스캔 구동부의 배치 예시도이다.
도 4는 본 발명의 제1실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 5는 도 4의 서브 픽셀을 간략히 나타낸 도면이고, 도 6 내지 도 10은 본 발명의 제1실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 제2실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 12는 도 11의 서브 픽셀을 간략히 나타낸 도면이고, 도 13 내지 도 15는 본 발명의 제2실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이고, 도 16은 보상 방법과 관련된 이해를 돕기 위한 파형 예시도이다.
도 17은 본 발명의 제3실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 18은 도 17의 서브 픽셀을 상세히 나타낸 도면이고, 도 19 내지 도 22는 본 발명의 제3실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이다.

본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Device), 양자점표시장치(Quantum Dot Display Device), 액정표시장치(Liquid Crystal Display Device) 등으로 구현될 수 있다. 그러나 이하에서는 설명의 편의를 위해 무기 발광다이오드 또는 유기 발광다이오드를 기반으로 빛을 직접 발광하는 발광표시장치를 일례로 한다.

아울러, 이하에서 설명되는 발광표시장치는 (1)n 타입 박막 트랜지스터, (2)p 타입 박막 트랜지스터 또는 (3) n 타입과 p 타입 박막 트랜지스터가 혼합된 구조를 기반으로 표시패널의 서브 픽셀들이 구현되는 것을 일례로 한다.

박막 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 박막 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 박막 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 박막 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.

p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 이와 달리, n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.

도 1은 발광표시장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 게이트인패널 방식 스캔 구동부와 관련된 장치의 구성 예시도이고, 도 3은 게이트인패널 방식 스캔 구동부의 배치 예시도이다.

도 1 내지 도 3에 도시된 바와 같이, 발광표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.

영상 공급부(110)(또는 호스트시스템)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급할 수 있다.

타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력할 수 있다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 제어부(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

전원 공급부(180)는타이밍 제어부(120)의 제어하에 외부로부터 공급되는 전원을 고전위의 제1전원과 저전위의 제2전원 등으로 변환하여 제1전원라인(VDDEL)과 제2전원라인(VSSEL)을 통해 출력할 수 있다. 전원 공급부(180)는 제1전원 및 제2전원뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다.

데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압을 기반으로 디지털 형태의 데이터신호를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 IC 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.

표시패널(150)은 적어도 하나의 스캔신호와 데이터전압을 포함하는 구동신호 그리고 제1전원과 제2전원에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다. 표시패널(150)은 유리, 실리콘, 폴리이미드 등 강성 또는 연성을 갖는 기판을 기반으로 제작될 수 있다. 그리고 빛을 발광하는 서브 픽셀들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.

스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 스캔전압)를 출력할 수 있다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들에 적어도 하나의 스캔신호를 공급할 수 있다. 스캔 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있다.

게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터(131)와 레벨 시프터(135)를 포함할 수 있다. 레벨 시프터(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 클록신호들(Clks)과 스타트신호(Vst) 등을 하나 이상 생성 및 출력할 수 있다. 클록신호들(Clks)은 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다.

시프트 레지스터(131)는 레벨 시프터(135)로부터 출력된 신호들(Clks, Vst) 등을 기반으로 동작하며 표시패널(150)에 형성된 박막 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1]~Scan[m])을 출력할 수 있다. 시프트 레지스터(131)는 게이트인패널 방식에 의해 표시패널(150)의 상에 박막 형태로 형성된다.

시프트 레지스터(131)는 일반적으로 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 이때, 시프트 레지스터(131)는 도 3(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치되거나 도 3(b)와 같이 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수 있다.

한편, 도 3에서는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 제1측 시프트 레지스터(131a)와 제2측 시프트 레지스터(131b)가 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수도 있다. 또한, 시프트 레지스터(131)는 비표시영역(NA)과 표시영역(AA)에 분할 배치되거나 표시영역(AA) 내에 분산 배치될 수도 있다.

이 밖에, 레벨 시프터(135)는 시프트 레지스터(131)와 달리 독립된 IC 형태로 형성되거나 전원 공급부(180)의 내부에 포함될 수 있다. 하지만, 이는 하나의 예시일 뿐, 발광표시장치의 구현 방식에 따라 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 중 하나 이상이 하나의 IC 내에 통합되는 등 다양한 형태로 구현될 수 있다. 그러나, 이하에서는 설명의 편의를 위해, 시프트 레지스터(131)가 일측 비표시영역(NA)에 배치된 것을 일례로 도시 및 설명한다.

도 4는 본 발명의 제1실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 5는 도 4의 서브 픽셀을 간략히 나타낸 도면이고, 도 6 내지 도 10은 본 발명의 제1실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이다.

도 4 및 도 5에 도시된 바와 같이, 시프트 레지스터(131)는 다수의 스테이지들(STG1 ~ STG6)로 구성되며 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 다수의 스테이지들(STG1~STG6)은 표시패널(150)의 표시영역(AA)에 배치된 서브 픽셀들(SP)을 구동하기 위한 스캔신호들을 출력할 수 있다.

예를 들어, 제1스테이지(STG1)는 제1수평라인(HL1)에 위치하는 서브 픽셀들(SP)에 포함된 트랜지스터를 턴온 또는 턴오프하기 위한 제1라인분의 스캔신호를 출력할 수 있다. 제2스테이지(STG2)는 제2수평라인(HL2)에 위치하는 서브 픽셀들(SP)에 포함된 트랜지스터를 턴온 또는 턴오프하기 위한 제2라인분의 스캔신호를 출력할 수 있다. 위와 같은 방식으로, 제1스테이지(STG1) 내지 제6스테이지(STG6)는 각 수평라인(HL1~HL6)에 위치하는 서브 픽셀들(SP)에 스캔신호를 공급할 수 있다.

하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1게이트라인(GL1), 제1전원라인(VDDEL) 및 제2전원라인(VSSEL)에 연결될 수 있다. 제1데이터라인(DL1)은 데이터전압을 전달하는 라인이고, 제1게이트라인(GL1)은 스캔신호를 전달하는 라인이고, 제1전원라인(VDDEL)은 제1전원을 전달하는 라인이고, 제2전원라인(VSSEL)은 제2전원을 전달하는 라인이다.

하나의 서브 픽셀(SP)은 스캔신호에 대응하여 데이터전압을 전달하는 스위칭 트랜지스터, 데이터전압을 저장하는 커패시터, 데이터전압에 대응하여 구동전류를 발생하는 구동 트랜지스터 그리고 구동전류에 대응하여 빛을 발광하는 유기 발광다이오드 등을 포함할 수 있다.

도 6의 예시와 같이, 표시패널(150)은 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 동작할 수 있다. 또는 이와 반대로 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 비동작할 수 있다. 또한, 표시패널(150)에서 둘 이상의 특정 수평라인을 제외한 다른 수평라인들만 동작할 수 있다. 그리고 이러한 구동 환경은 적어도 N(N은 2 이상 정수) 프레임 시간 이상 지속될 수 있다.

한편, 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 동작한다는 것은 이들에는 데이터전압(Vdata)이 인가되지만, 제2수평라인(HL2)에는 데이터전압(Vdata)이 인가되지 않는 것을 의미할 수 있다.

이처럼, 제2수평라인(HL2)에 데이터전압(Vdata)이 인가되지 않더라도 해당 라인에 위치하는 서브 픽셀에 포함된 구동 트랜지스터는 회로의 구성이나 구동 방식에 따라 바이어스 스트레스(Bias Stress)를 받을 수 있다. 그리고 이러한 구동 환경이 장시간(다수의 프레임 동안) 지속될 경우 구동 트랜지스터는 특정 방향의 히스테리시스(Hysteresis) 영향을 받게 되어 구동 특성(예: 문턱전압)이 변할 수 있다.

따라서, 본 발명은 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터와 같이 장시간 특정 방향의 히스테리시스 영향을 받을 경우 현재 받고 있는 바이어스 스트레스와 반대되는 바이어스 스트레스를 형성할 수 있는 구동 조건을 제공는 것이다.

바이어스 스트레스와 관련된 부분은 이하에서 더욱 자세히 다루기로 하고, 본 발명의 적용전과 적용후의 예시를 도시 및 설명하면 다음과 같다. 도 7의 예시는 본 발명의 적용전이고, 도 8의 예시는 본 발명의 적용후를 나타낸다.

도 7에서 볼 수 있는 바와 같이, 제1실시예를 적용하기 전, 제1수평라인(HL1)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제4기간(4) 동안 제1바이어스 스트레스를 받을 수 있다. 제1바이어스 스트레스는 온 바이어스 스트레스(OBS; On-Bias-Stress)일 수 있다. 그리고 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2) 내지 제4기간(4) 동안 온 바이어스 스트레스(OBS)를 받을 수 있다.

온 바이어스 스트레스란 구동을 위한 데이터전압이 인가되지 않더라도 구동 트랜지스터의 특정 전극에 특정 전압이 인가됨에 따라 구동 트랜지스터의 턴온 상태와 유사한 스트레스를 받는 상태로 정의될 수 있다. 일례로, 구동 트랜지스터의 소스전극에 특정 전압이 인가되면 데이터전압이 인가된 상태와 유사하게 게이트소스전압(Vgs)이 형성됨에 따라 구동 트랜지스터의 턴온 상태와 같은 스트레스를 유발할 수 있다.

앞서 도 6에서 도시 및 설명한 바와 같이, 제1수평라인(HL1)의 서브 픽셀은 데이터전압(Vdata)이 인가됨에 따른 구동으로 인하여 구동 트랜지스터의 온 바이어스 스트레스(OBS)를 받을 수 있다. 하지만, 제2수평라인(HL2)의 서브 픽셀은 데이터전압(Vdata)이 인가되지 않았음에도 구동 트랜지스터의 온 바이어스 스트레스(OBS)를 받을 수 있다.

도 8에서 볼 수 있는 바와 같이, 제1실시예를 적용한 후, 제1수평라인(HL1)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제4기간(4) 동안 온 바이어스 스트레스(OBS)를 받을 수 있다. 그리고 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제4기간(4) 동안 온 바이어스 스트레스(OBS)를 받지만, 제3기간(3) 동안 제2바이어스 스트레스를 받을 수 있다. 제2바이어스 스트레스는 리버스 바이어스 스트레스(RBS; Reverse-Bias-Stress)일 수 있다.

리버스 바이어스 스트레스란 온 바이어스 스트레스를 받고 있는 구동 트랜지스터의 히스테리시스 특성이 변하는 것을 방지하기 위해 반대 방향으로 전계를 인가하는 것으로 정의될 수 있다.

도 9의 예시와 같이, 구동 트랜지스터가 한쪽 방향의 전계(E-Filed)만 받으면 절연층(INS)의 쌍극자(+, -) 방향이 어느 한쪽으로 계속 유지될 수 있다. 그리고 구동 트랜지스터는 특정 방향의 히스테리시스 영향을 받게 되어 구동 특성(예: 문턱전압)이 변할 수 있다. 하지만, 도 10의 예시와 같이, 구동 트랜지스터가 현재 받고 있는 방향과 반대로 전계(E-Filed)를 인가하면 절연층(INS)의 쌍극자 방향을 (+, -)에서 (-, +)로 변화시킬 수 있다.

본 발명은 위의 이론에 근거하여, 빛을 발광하지 않는 서브 픽셀의 구동 트랜지스터가 받을 수 있는 스트레스로 인한 열화를 방지 또는 개선(회복)시키기 위해 다음과 같은 구동 조건을 구현할 수 있다.

(1) 구동 트랜지스터가 포지티브(Positive) 방향의 스트레스를 받고 있다면 이의 반대인 네거티브(Negative) 방향의 스트레스(또는 네거티브 전계)를 받도록 구동 조건을 변경한다. (2) 구동 트랜지스터가 네거티브(Negative) 방향의 스트레스를 받고 있다면 이의 반대인 포지티브(Positive) 방향의 스트레스(또는 포지티브 전계)를 받도록 구동 조건을 변경한다.

도 11은 본 발명의 제2실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 12는 도 11의 서브 픽셀을 간략히 나타낸 도면이고, 도 13 내지 도 15는 본 발명의 제2실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이고, 도 16은 보상 방법과 관련된 이해를 돕기 위한 파형 예시도이다.

도 11 및 도 12에 도시된 바와 같이, 시프트 레지스터(131)는 다수의 스테이지들(STG1 ~ STG6)로 구성되며 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 다수의 스테이지들(STG1~STG6)은 표시패널(150)의 표시영역(AA)에 배치된 서브 픽셀들(SP)을 구동하기 위한 스캔신호들을 출력할 수 있다.

하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1게이트라인(GL1), 제1전원라인(VDDEL), 제2전원라인(VSSEL) 및 초기화전압라인(VINI)에 연결될 수 있다. 제1데이터라인(DL1)은 데이터전압을 전달하는 라인이고, 제1게이트라인(GL1)은 스캔신호들을 전달하는 라인이고, 제1전원라인(VDDEL)은 제1전원을 전달하는 라인이고, 제2전원라인(VSSEL)은 제2전원을 전달하는 라인이다. 여기서, 제1게이트라인(GL1)은 제1스캔신호를 전달하는 제1스캔라인(SCAN1), 제2스캔신호를 전달하는 제2스캔라인(SCAN2) 및 발광제어신호(발광을 개시하라는 신호)를 전달하는 발광제어라인(EML)을 포함할 수 있다.

하나의 서브 픽셀(SP)은 제1스캔신호에 대응하여 데이터전압을 전달하는 제1스위칭 트랜지스터, 데이터전압을 저장하는 커패시터, 데이터전압에 대응하여 구동전류를 발생하는 구동 트랜지스터, 제2스캔신호에 대응하여 초기화전압을 전달하는 제2스위칭 트랜지스터, 발광제어신호에 대응하여 구동 트랜지스터가 구동전류를 발생할 수 있도록 제어하는 발광제어 트랜지스터, 그리고 구동전류에 대응하여 빛을 발광하는 유기 발광다이오드 등을 포함할 수 있다.

도 13의 예시와 같이, 표시패널(150)은 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 동작할 수 있다. 또는 이와 반대로 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 비동작할 수 있다. 또한, 표시패널(150)에서 둘 이상의 특정 수평라인을 제외한 다른 수평라인들만 동작할 수 있다. 그리고 이러한 구동 환경은 적어도 N(N은 2 이상 정수) 프레임 시간 이상 지속될 수 있다.

도 14에서 볼 수 있는 바와 같이, 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 발광을 개시하라는 발광제어신호(EM)가 로직로우(L)에서 로직하이(H)로 발생하는 기간 동안 스캔신호(SC)의 가변에 대응하여 제3기간(3) 동안 리버스 바이어스 스트레스(RBS)를 수 있다.

제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제4기간(4) 동안 온 바이어스 스트레스(OBS)를 받지만, 제3기간(3) 동안 리버스 바이어스 스트레스(RBS)를 받게 됨에 따라 히스테리시스 특성이 변하는 문제를 예방할 수 있다. 이때, 리버스 바이어스 스트레스(RBS)는 온 바이어스 스트레스(OBS)보다 적은 횟수 및 짧은 기간을 갖도록 구현될 수 있다.

도 15에서 볼 수 있는 바와 같이, 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 발광제어신호(EM)가 로직로우(L)에서 로직하이(H)로 발생하는 기간 동안 스캔신호(SC)의 가변에 대응하여 제3기간(3) 동안 리버스 바이어스 스트레스(RBS)를 수 있다.

제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제4기간(4) 동안 온 바이어스 스트레스(OBS)를 받지만, 제3기간(3) 동안 리버스 바이어스 스트레스(RBS)를 받게 됨에 따라 히스테리시스 특성이 변하는 문제를 예방할 수 있다. 이때, 리버스 바이어스 스트레스(RBS)는 온 바이어스 스트레스(OBS)보다 적은 횟수로 갖지만 긴 기간을 갖도록 구현될 수 있다.

한편, 도 14 및 도 15에서는 발광제어신호(EM)가 로직하이(H)로 발생할 때 서브 픽셀이 구동하지 않는 상태가 되는 것을 일례로 설명하였다. 즉, 발광제어신호(EM)를 기반으로 동작하는 트랜지스터가 p 타입으로 구현된 것을 일례로 하였다. 그러나 이는 하나의 예시일 뿐, 발광제어신호(EM)를 기반으로 동작하는 트랜지스터가 n 타입으로 구현된 경우, 도 14 및 도 15의 파형과 반대로 발생할 수 있다. 즉, 발광제어신호(EM)가 로직로우(L)로 발생할 때 히스테리시스 특성이 변하는 문제를 예방할 수 있는 바이어스 스트레스가 형성될 수 있다.

도 16에 도시된 바와 같이, 구동 트랜지스터는 스캔신호(SC)가 로직하이로 출력되는 기간 동안 온 바이어스 스트레스(OBS)를 받을 수 있고, 로직로우로 출력되는 기간 동안 리버스 바이어스 스트레스(RBS)를 받을 수 있는데, 이와 관련된 부분의 설명을 보충하면 다음과 같다.

도 16(a)와 같은 스캔신호(SC)가 인가될 경우, 구동 트랜지스터는 제3기간(3) 동안 리버스 바이어스 스트레스(RBS)와 온 바이어스 스트레스(OBS)를 함께 받을 수 있다. 또한, 도 16(b)와 같은 스캔신호(SC)가 인가될 경우, 구동 트랜지스터는 제4기간(4) 동안 리버스 바이어스 스트레스(RBS)와 온 바이어스 스트레스(OBS)를 함께 받을 수 있다.

이처럼, 구동 트랜지스터는 특정 전압이나 신호를 특정 노드나 소자에 인가하기 위한 하나의 기간 동안 한번의 리버스 바이어스 스트레스(RBS)를 받거나 한번의 온 바이어스 스트레스(OBS)와 한번의 리버스 바이어스 스트레스(RBS)를 함께 받을 수 있다.

한편, 온 바이어스 스트레스(OBS)와 리버스 바이어스 스트레스(RBS)는 도 16과 같이 동일한 시간 및 동일한 횟수로 분배되지 않고 어느 한쪽이 더 많은 시간 및 더 많은 횟수를 갖도록 분배될 수 있다. 그리고 온 바이어스 스트레스(OBS)가 먼저 발생한 다음 리버스 바이어스 스트레스(RBS)가 발생하고 이들이 적어도 두 번 교번 발생되는 것을 일례로 하였으나 이에 한정되지 않는다. 즉, 바이어스 스트레스 조건은 서브 픽셀의 구성, 구동 방법 및 스트레스 조건 등에 따라 다양한 형태로 설정될 수 있다.

도 17은 본 발명의 제3실시예에 따른 발광표시장치의 일부를 나타낸 도면이고, 도 18은 도 17의 서브 픽셀을 상세히 나타낸 도면이고, 도 19 내지 도 22는 본 발명의 제3실시예에 따른 발광표시장치의 보상 방법을 설명하기 위한 도면들이다.

도 17에 도시된 바와 같이, 시프트 레지스터(131)는 다수의 스테이지들(STG1 ~ STG6)로 구성되며 표시패널(150)의 비표시영역(NA)에 배치될 수 있다. 다수의 스테이지들(STG1~STG6)은 표시패널(150)의 표시영역(AA)에 배치된 서브 픽셀들(SP)을 구동하기 위한 스캔신호들을 출력할 수 있다.

하나의 서브 픽셀(SP)은 제1데이터라인(DL1), 제1게이트라인(GL1), 제1전원라인(VDDEL), 제2전원라인(VSSEL), 제1초기화전압라인(VINI) 및 제2초기화전압라인(VAR)에 연결될 수 있다. 제1데이터라인(DL1)은 데이터전압을 전달하는 라인이고, 제1게이트라인(GL1)은 스캔신호들을 전달하는 라인이다. 제1전원라인(VDDEL)은 제1전원을 전달하는 라인이고, 제2전원라인(VSSEL)은 제2전원을 전달하는 라인이다. 제1초기화전압라인(VINI)은 제1초기화전압을 전달하는 라인이고, 제2초기화전압라인(VAR)은 제2초기화전압을 전달하는 라인이다. 여기서, 제1게이트라인(GL1)은 제1스캔신호를 전달하는 제1스캔라인(SCAN1), 제2스캔신호를 전달하는 제2스캔라인(SCAN2), 제3스캔신호를 전달하는 제3스캔라인(SCAN3) 및 발광제어신호를 전달하는 발광제어라인(EML)을 포함할 수 있다.

하나의 서브 픽셀(SP)은 제1스위칭 트랜지스터(T1), 커패시터(CST), 구동 트랜지스터(DT), 제2스위칭 트랜지스터(T2), 제3스위칭 트랜지스터(T3), 제4스위칭 트랜지스터(T4), 제1발광제어 트랜지스터(ET1), 제2발광제어 트랜지스터(ET2) 및 유기 발광다이오드(OLED) 등을 포함할 수 있다. 제1트랜지스터(T1)는 n 타입으로 구현되고 제2트랜지스터(T2) 내지 제4트랜지스터(T4), 구동 트랜지스터(DT), 제1발광제어 트랜지스터(ET1) 및 제2발광제어 트랜지스터(ET2)는 p 타입으로 구현될 수 있으나 이에 한정되지 않는다.

제1스위칭 트랜지스터(T1)는 제1스캔라인(SCAN1)에 게이트전극이 연결되고 구동 트랜지스터(DT)의 게이트전극과 커패시터(CST)의 타단에 제1전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제2전극이 연결될 수 있다. 제1스위칭 트랜지스터(T1)는 제1스캔신호에 대응하여 구동 트랜지스터(DT)를 다이오드 상태로 만들면서 커패시터(CST)의 타단에 데이터전압을 전달하는 역할을 할 수 있다.

제2스위칭 트랜지스터(T2)는 제2스캔라인(SCAN2)에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 구동 트랜지스터(DT)의 제1전극에 제2전극이 연결될 수 있다. 제2스위칭 트랜지스터(T2)는 제2스캔신호에 대응하여 제1데이터라인(DL1)의 데이터전압을 구동 트랜지스터(DT)의 제1전극에 전달하는 역할을 할 수 있다.

제3스위칭 트랜지스터(T3)는 제3스캔라인(SCAN3)에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 초기화전압라인(VINI)에 제2전극이 연결될 수 있다. 제3스위칭 트랜지스터(T3)는 제3스캔신호에 대응하여 구동 트랜지스터(DT)의 제2전극에 제1초기화전압을 전달하는 역할을 할 수 있다.

제4스위칭 트랜지스터(T4)는 제3스캔라인(SCAN3)에 게이트전극이 연결되고 제2초기화전압라인(VAR)에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결될 수 있다. 제4스위칭 트랜지스터(T4)는 제3스캔신호에 대응하여 유기 발광다이오드(OLED)의 애노드전극에 제2초기화전압을 전달하는 역할을 할 수 있다.

커패시터(CST)는 제1전원라인(VDDEL)에 일단이 연결되고 구동 트랜지스터(DT)의 게이트전극 및 제1스위칭 트랜지스터(T1)의 제1전극에 타단이 연결될 수 있다. 커패시터(CST)는 구동 트랜지스터(DT)의 게이트전극에 제공할 데이터전압을 저장하는 역할을 할 수 있다.

구동 트랜지스터(DT)는 커패시터(CST)의 타단 및 제1스위칭 트랜지스터(T1)의 제1전극에 게이트전극이 연결되고 제2스위칭 트랜지스터(T2)의 제2전극 및 제1발광제어 트랜지스터(ET1)의 제2전극에 제1전극이 연결되고 제1스위칭 트랜지스터(T1)의 제2전극, 제3스위칭 트랜지스터(T3)의 제2전극 및 제2발광제어 트랜지스터(ET2)의 제1전극에 제2전극이 연결될 수 있다. 구동 트랜지스터(DT)는 데이터전압에 대응하여 구동전류를 발생하는 역할을 할 수 있다.

제1발광제어 트랜지스터(ET1)는 발광제어라인(EML)에 게이트전극이 연결되고 제1전원라인(VDDEL)에 제1전극이 연결되고 제2스위칭 트랜지스터(T2)의 제2전극 및 구동 트랜지스터(DT)의 제1전극에 제2전극이 연결될 수 있다. 제1발광제어 트랜지스터(ET1)는 발광제어신호에 대응하여 구동 트랜지스터(DT)의 제1전극에 제1전원을 전달하는 역할을 할 수 있다.

제2발광제어 트랜지스터(ET2)는 발광제어라인(EML)에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 제4스위칭 트랜지스터(T4)의 제2전극 및 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결될 수 있다. 제2발광제어 트랜지스터(ET2)는 발광제어신호에 대응하여 유기 발광다이오드(OLED)의 애노드전극에 구동전류를 전달하는 역할을 할 수 있다. 즉, 제2발광제어 트랜지스터(ET2)는 유기 발광다이오드(OLED)의 발광 기간을 제어하는 역할을 할 수 있다.

유기 발광다이오드(OLED)는 제4스위칭 트랜지스터(T4)의 제2전극 및 제2발광제어 트랜지스터(ET2)의 제2전극에 애노드전극이 연결되고 제2전원라인(VSSEL)에 캐소드전극이 연결될 수 있다. 유기 발광다이오드(OLED)는 구동전류에 대응하여 빛을 발광하는 역할을 할 수 있다.

도 19 및 도 20의 예시와 같이, 표시패널(150)은 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 동작할 수 있다. 또는 이와 반대로 제2수평라인(HL2)을 제외한 제1수평라인(HL1), 제3수평라인(HL3) 내지 제6수평라인(HL6)만 비동작할 수 있다. 또한, 표시패널(150)에서 둘 이상의 특정 수평라인을 제외한 다른 수평라인들만 동작할 수도 있다.

위의 설명에서 비동작하는 수평라인에 위치하는 서브 픽셀(빛을 발광하지 않는 서브 픽셀)이란 이전 프레임 대비 데이터전압의 변화가 없어 리프레쉬(refresh) 되지 않는 서브 픽셀일 수 있다. 리프레쉬 되지 않는 서브 픽셀은 일정 시간(또는 일정 프레임) 동안 이전과 같은 상태를 유지하기 위해 데이터 구동부로부터 데이터전압을 인가 받지 않을 수 있다.

위와 같은 구동 환경은 표시패널(150)의 구동 주파수가 제1주파수(제2주파수 대비 빠른 주파수)에서 제2주파수(제1주파수 대비 느린 주파수)로 전환된 상태에서 적어도 N(N은 2 이상 정수) 프레임 시간 이상 지속될 때를 일례로 들 수 있다. 표시패널(150)의 구동 주파수는 제2주파수에서 제3주파수(제1주파수 대비 빠른 주파수) 또는 제4주파수(제2주파수 대비 느린 주파수) 등으로 전환될 수도 있다.

이처럼, 표시패널(150)이 고속 구동부터 저속 구동까지 다양한 구동 주파수로 동작하도록 하는 기능을 VRR (Variable Refresh Rate)이라고 한다. 고속 구동은 일반 구동 대비 더 부드러운 화면을 구현할 수 있으며, 저속 구동은 일반 구동 대비 불필요한 소비전력을 저감할 수 있다.

그러나 저속 구동을 구현하기 위해서는 구동 트랜지스터의 소스전극에 특정 전압을 인가하는 구동 방식을 사용해야 할 수도 있다. 이 경우, 구동 트랜지스터는 데이터전압이 인가되지 않더라도 구동 트랜지스터의 턴온 상태와 유사한 온 바이어스 스트레스를 받을 수 있다.

도 18 및 도 21에서 볼 수 있는 바와 같이, 제1수평라인(HL1)의 서브 픽셀은 기입된 데이터전압(Vdata)을 기반으로 빛을 발광하는 동작을 수행(영상 표시 동작 수행)할 수 있다. 제1수평라인(HL1)의 서브 픽셀이 빛을 발광하는 동작을 수행할 때, 발광제어신호(EM), 제1스캔신호(SC1), 제2스캔신호(SC2), 제3스캔신호(SC3) 및 제1초기화전압(DVINI)의 변화를 기간별로 설명하면 다음과 같다. 참고로, 제1발광제어 트랜지스터(ET1)와 제2발광제어 트랜지스터(ET2)는 p 타입으로 구현되므로 발광제어신호(EM)가 로직로우(L)로 인가될 때 턴온될 수 있다. 즉, 제1발광제어 트랜지스터(ET1)와 제2발광제어 트랜지스터(ET2)는 제1기간(1) 및 제7기간(7) 동안만 턴온 상태일 수 있다.

발광제어신호(EM)는 제1기간(1)과 제7기간(7) 동안 로직로우(L)로 인가되고 제2기간(2) 내지 제6기간(6) 동안 로직하이(H)로 인가될 수 있다. 제1스캔신호(SC1)는 제1기간(1) 내지 제3기간(3), 제6기간(6) 및 제7기간(7) 동안 로직로우(L)로 인가되고 제4기간(4)과 제5기간(5) 동안 로직하이(H)로 인가될 수 있다. 제2스캔신호(SC2)는 제1기간(1) 내지 제4기간(4), 제6기간(6) 및 제7기간(7) 동안 로직로우(L)로 인가되고 제5기간(5) 동안 로직하이(H)로 인가될 수 있다. 제3스캔신호(SC3)는 제2기간(2), 제4기간(4) 및 제6기간(6) 동안 로직로우(L)로 인가되고 제1기간(1), 제3기간(3), 제5기간(5) 및 제7기간(7) 동안 로직하이(H)로 인가될 수 있다. 제1초기화전압(DVINI)은 제1기간(1), 제3기간(3) 내지 제5기간(5) 및 제7기간(7) 동안 저레벨(저전압)로 인가되고, 제2기간(2), 제4기간(4) 및 제6기간(6) 동안 고레벨(고전압)로 인가될 수 있다.

위와 같은 동작 조건에 의해, 제1수평라인(HL1)의 서브 픽셀에 포함된 구동 트랜지스터(DT)는 제2기간(2)과 제6기간(6) 동안 제3스위칭 트랜지스터(T3)를 통해 인가된 제1초기화전압(DVINI)의 고레벨(고전압) 영향으로 온 바이어스 스트레스(OBS)를 받을 수 있다.

제1수평라인(HL1)의 서브 픽셀과 달리 제2수평라인(HL2)의 서브 픽셀은 데이터전압(Vdata)이 미기입됨에 따라 빛을 발광하는 동작을 수행(영상 표시 동작 미수행)하지 않을 수 있다. 제2수평라인(HL2)의 서브 픽셀이 빛을 발광하는 동작을 수행하지 않을 때, 발광제어신호(EM), 제1스캔신호(SC1), 제2스캔신호(SC2), 제3스캔신호(SC3) 및 제1초기화전압(DVINI)의 변화를 기간별로 설명하면 다음과 같다.

발광제어신호(EM)는 제1기간(1)과 제7기간(7) 동안 로직로우(L)로 인가되고 제2기간(2) 내지 제6기간(6) 동안 로직하이(H)로 인가될 수 있다. 제1스캔신호(SC1)는 제1기간(1) 내지 제7기간(7) 동안 로직로우(L)로 인가될 수 있다. 제2스캔신호(SC2)는 제1기간(1) 내지 제7기간(7) 동안 로직하이(H)로 인가될 수 있다. 제3스캔신호(SC3)는 제2기간(2), 제4기간(4) 및 제6기간(6) 동안 로직로우(L)로 인가되고 제1기간(1), 제3기간(3), 제5기간(5) 및 제7기간(7) 동안 로직하이(H)로 인가될 수 있다. 제1초기화전압(DVINI)은 제1기간(1), 제3기간(3) 내지 제5기간(5) 및 제7기간(7) 동안 저레벨(저전압)로 인가되고, 제2기간(2), 제4기간(4) 및 제6기간(6) 동안 고레벨(고전압)로 인가될 수 있다.

위와 같은 동작 조건에 의해, 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터(DT) 또한 제2기간(2)과 제6기간(6) 동안 제3스위칭 트랜지스터(T3)를 통해 인가된 제1초기화전압(DVINI)의 영향으로 온 바이어스 스트레스(OBS)를 받을 수 있다.

그러나, 본 발명의 구동 방식에 대응하여 제4기간(4) 동안 온 바이어스 스트레스(OBS)와 반대되는 리버스 바이어스 스트레스(RBS)를 받게 되므로, 구동 트랜지스터(DT)의 스트레스로 인한 열화는 방지 또는 개선(회복)될 수 있다.

한편, 제1수평라인(HL1)의 서브 픽셀에 인가되는 신호와 전압 그리고 제2수평라인(HL2)의 서브 픽셀에 인가되는 신호의 파형과 전압의 레벨을 비교하면 알 수 있듯이, 제4기간(4)과 제5기간(5) 동안의 제1스캔신호(SC1)와 제2스캔신호(SC2)는 다를 수 있다. 그러나 발광제어신호(EM), 제3스캔신호(SC3) 및 제1초기화전압(DVINI)은 동일할 수 있다.

도 22를 참고하면, 제3실시예를 적용하기 전과 적용한 후의 제3스캔신호(SC3)와 제1초기화전압(DVINI)의 변화를 더욱 상세히 볼 수 있다. 도 22에서 볼 수 있는 바와 같이, 본 발명을 적용하기 전, 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2) 내지 제6기간(6) 동안 고레벨(고전압)의 제1초기화전압(DVINI)에 의해 장시간 온 바이어스 스트레스(OBS)를 받을 수 있다. 반면, 본 발명을 적용한 후, 제2수평라인(HL2)의 서브 픽셀에 포함된 구동 트랜지스터는 제2기간(2)과 제6기간(6) 사이의 제4기간(4) 동안 저레벨(저전압)의 제1초기화전압(DVINI)에 의해 리버스 바이어스 스트레스(RBS)를 받을 수 있다.

제3실시예를 적용하기 전과 적용한 후를 비교하면 알 수 있듯이, 제2수평라인(HL2)의 서브 픽셀은 빛을 발광하는 동작을 수행하지 않지만, 빛을 발광하는 동작을 수행하는 제1수평라인(HL1)의 서브 픽셀에 포함된 구동 트랜지스터(DT) 대비 낮은 바이어스 스트레스를 받을 수 있다. 그 이유는 제2수평라인(HL2)의 서브 픽셀의 경우, 리버스 바이어스 스트레스(RBS) 조건이 추가되어 제1수평라인(HL1)의 서브 픽셀 대비 온 바이어스 스트레스(OBS)를 덜 받기 때문이다.

이하, 구동 트랜지스터(DT)에 리버스 바이어스 스트레스(RBS)를 걸어주기 위해 제3스위칭 트랜지스터(T3)를 제어하는 제3스캔신호(SC3)와 제1초기화전압라인(VINI)을 통해 전달되는 제1초기화전압의 변화를 살펴보면 다음과 같다.

제3스캔신호(SC3)는 제2기간(2) 내지 제6기간(6) 동안 로직로우(L)로 유지되었으나 제3기간(3) 내지 제5기간(5) 동안 로직하이(H), 로직로우(L), 로직하이(H)의 순으로 가변된다. 이에 따라, 제3스위칭 트랜지스터(T3)는 제2기간(2) 내지 제6기간(6) 동안 턴온 상태를 유지하는 대신 턴오프, 턴온, 턴오프의 순으로 동작 조건이 변경될 수 있다.

또한, 제1초기화전압(DVINI)의 레벨은 제2기간(2) 내지 제6기간(6) 동안 고레벨(고전압)로 유지되었으나 제3스위칭 트랜지스터(T3)가 턴오프, 턴온, 턴오프의 순으로 변경된 제3기간(3) 내지 제5기간(5) 동안 제1초기화전압(DVINI)의 레벨이 고레벨(고전압)에서 저레벨(저전압)로 가변된다. 이에 따라, 저레벨로 가변된 제1초기화전압(DVINI)은 턴온된 제3스위칭 트랜지스터(T3)를 통해 구동 트랜지스터(DT)의 소스전극에 인가될 수 있다.

위와 같은 구동 조건의 변화에 의해, 구동 트랜지스터(DT)의 소스전극(소스노드)에서 보면, 제2기간(2)과 제6기간(6) 동안 고레벨(고전압)의 제1초기화전압(DVINI)에 의해 온 바이어스 스트레스(OBS)를 받지만, 제4기간(4) 동안 저레벨(저전압)의 제1초기화전압(DVINI)에 의해 리버스 바이어스 스트레스(RBS)를 받을 수 있다.

따라서, 제3실시예를 적용할 경우 구동 트랜지스터(DT)는 데이터전압을 인가받지 않는 비동작 상태(구동전류를 발생하지 않는 비동작 상태)에서 특정 방향의 바이어스 스트레스가 장시간 동안 지속적으로 걸리는 구동 환경으로부터 벗어날 수 있다.

130: 스캔 구동부 140: 데이터 구동부
150: 표시패널 HL1~HL6: 제1 내지 제6수평라인
DT: 구동 트랜지스터 OBS: 온 바이어스 스트레스
EM: 발광제어신호 T3: 제3스위칭 트랜지스터
ET1: 제1발광제어 트랜지스터 ET2: 제2발광제어 트랜지스터
RBS: 리버스 바이어스 스트레스

Claims

영상을 표시하는 표시패널; 및
상기 표시패널을 구동하기 위한 구동부를 포함하고,
상기 표시패널은 데이터전압을 인가받고 빛을 발광하는 제1서브 픽셀과, 상기 데이터전압을 인가받지 않고 빛을 발광하지 않는 제2서브 픽셀을 포함하고,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는 상기 제1서브 픽셀에 포함된 구동 트랜지스터 대비 낮은 바이어스 스트레스를 받는 발광표시장치.
제1항에 있어서,
상기 제1서브 픽셀과 상기 제2서브 픽셀은
서로 다른 수평라인에 위치하는 발광표시장치.
제1항에 있어서,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는
적어도 두 번의 제1바이어스 스트레스와 적어도 한 번의 제2바이어스 스트레스를 받으며, 상기 제2바이어스 스트레스는 상기 제1바이어스 스트레스와 반대되는 스트레스 조건인 발광표시장치.
제3항에 있어서,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는
발광다이오드의 발광 기간을 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 상기 제1바이어스 스트레스, 상기 제2바이어스 스트레스 및 상기 제1바이어스 스트레스의 순으로 스트레스를 받는 발광표시장치.
제4항에 있어서,
상기 제1바이어스 스트레스를 받는 기간 동안 상기 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극에는 고레벨의 초기화전압이 인가되고,
상기 제2바이어스 스트레스를 받는 기간 동안 상기 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극에는 저레벨의 초기화전압이 인가되는 발광표시장치.
제5항에 있어서,
상기 제1서브 픽셀과 상기 제2서브 픽셀은
상기 초기화전압을 전달하는 스위칭 트랜지스터를 각각 포함하고,
상기 제1서브 픽셀의 스위칭 트랜지스터와 상기 제2서브 픽셀의 스위칭 트랜지스터는 상기 발광제어 트랜지스터의 턴오프 기간 동안 동일한 파형의 스캔신호를 인가받는 발광표시장치.
제1항에 있어서,
상기 표시패널은
제1주파수에서 제2주파수로 구동 주파수가 변경되는 구동 환경에서 상기 제1서브 픽셀과 상기 제2서브 픽셀을 포함하는 발광표시장치.
영상을 표시하는 표시패널; 및
상기 표시패널을 구동하기 위한 구동부를 포함하고,
상기 표시패널은 데이터전압을 인가 받고 빛을 발광하는 제1서브 픽셀과, 상기 데이터전압을 인가 받지 않고 빛을 발광하지 않는 제2서브 픽셀을 포함하고,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는 초기화전압을 기반으로 상기 제1서브 픽셀에 포함된 구동 트랜지스터 대비 낮은 바이어스 스트레스를 받는 발광표시장치.
제8항에 있어서,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는
상기 초기화전압의 가변에 대응하여 적어도 두 번의 제1바이어스 스트레스와 적어도 한 번의 제2바이어스 스트레스를 받으며, 상기 제2바이어스 스트레스는 상기 제1바이어스 스트레스와 반대되는 스트레스 조건인 발광표시장치.
제9항에 있어서,
상기 제1서브 픽셀과 상기 제2서브 픽셀은
상기 구동 트랜지스터의 소스전극에 상기 초기화전압을 전달하는 스위칭 트랜지스터를 각각 포함하고,
상기 제1서브 픽셀의 스위칭 트랜지스터와 상기 제2서브 픽셀의 스위칭 트랜지스터는 발광다이오드의 발광 기간을 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 동일한 파형의 스캔신호를 인가받는 발광표시장치.
영상을 표시하는 표시패널과 상기 표시패널을 구동하기 위한 구동부를 포함하는 발광표시장치의 구동방법에 있어서,
상기 표시패널의 구동 주파수가 제1주파수보다 느린 제2주파수로 변경되면, 데이터전압을 인가받고 빛을 발광하는 제1서브 픽셀에 포함된 구동 트랜지스터보다 상기 데이터전압을 인가받지 않고 빛을 발광하지 않는 제2서브 픽셀에 포함된 구동 트랜지스터가 더 낮은 바이어스 스트레스를 받도록 구동 환경을 제어하는 단계를 포함하는 발광표시장치의 구동방법.
제11항에 있어서,
상기 구동 환경을 제어하는 단계는
상기 제2서브 픽셀에 포함된 구동 트랜지스터의 소스전극을 통해 인가되는 초기화전압을 가변하는 발광표시장치의 구동방법.
제12항에 있어서,
상기 제2서브 픽셀에 포함된 구동 트랜지스터는
상기 초기화전압의 가변에 대응하여 적어도 두 번의 제1바이어스 스트레스와 적어도 한 번의 제2바이어스 스트레스를 받으며, 상기 제2바이어스 스트레스는 상기 제1바이어스 스트레스와 반대되는 스트레스 조건인 발광표시장치의 구동방법.
제13항에 있어서,
상기 구동 환경을 제어하는 단계는
상기 제1서브 픽셀과 상기 제2서브 픽셀에 포함된 발광다이오드의 발광 기간을 각각 제어하는 발광제어 트랜지스터의 턴오프 기간 동안 이루어지는 발광표시장치의 구동방법.