KR20220093874A - 투명표시장치 - Google Patents

투명표시장치 Download PDF

Info

Publication number
KR20220093874A
KR20220093874A KR1020200184998A KR20200184998A KR20220093874A KR 20220093874 A KR20220093874 A KR 20220093874A KR 1020200184998 A KR1020200184998 A KR 1020200184998A KR 20200184998 A KR20200184998 A KR 20200184998A KR 20220093874 A KR20220093874 A KR 20220093874A
Authority
KR
South Korea
Prior art keywords
light emitting
transparent
electrode
layer
bank
Prior art date
Application number
KR1020200184998A
Other languages
English (en)
Inventor
윤준호
백흠일
유인선
이상빈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200184998A priority Critical patent/KR20220093874A/ko
Priority to US17/513,590 priority patent/US11839108B2/en
Priority to CN202111306254.2A priority patent/CN114695445A/zh
Priority to JP2021189189A priority patent/JP7410918B2/ja
Priority to DE102021134453.0A priority patent/DE102021134453A1/de
Publication of KR20220093874A publication Critical patent/KR20220093874A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3218—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3216—
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5228—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 투명표시장치는, 제1 방향을 따라 배치된 제1, 제2, 제3 발광부와 제1 및 제2 투명부를 포함하는 화소가 정의된 기판과; 상기 제1, 제2, 제3 발광부의 각각에 구비되고, 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드와; 상기 제1 방향에 수직한 제2 방향을 따라 연장되고 상기 제2 전극과 전기적으로 연결되는 보조 전극을 포함하며, 상기 제1 발광부와 상기 보조 전극은 상기 제1 투명부와 상기 제2 발광부 사이에 위치하고, 상기 제2 투명부는 상기 제1 발광부와 상기 제2 발광부 사이에 위치하는 제1 부분을 포함하며, 상기 제1 투명부는 상기 제2 투명부보다 높은 투과율을 가진다.
이에 따라, 인접한 서로 다른 색의 발광부 사이의 혼색을 방지할 수 있다.

Description

투명표시장치{Transparent Display Device}
본 발명은 표시장치에 관한 것으로, 특히, 발광부와 투명부를 포함하는 투명표시장치에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
최근, 전계발광 표시장치를 이용한 투명표시장치가 널리 개발되고 있다. 투명표시장치는 화면의 뒷배경이 보이는 디스플레이로서, 영상 정보와 주변 환경 정보를 같이 보여줄 수 있는 장점이 있다.
이러한 전계발광 표시장치를 이용한 투명표시장치의 각 화소는 다수의 발광부를 포함하며, 다수의 발광부를 선택적으로 발광시켜 다양한 컬러 영상을 표시한다.
다수의 발광부는 각각 발광층을 포함하며, 일반적으로 각 발광층은 미세 금속 마스크(fine metal mask)를 이용하여 발광물질을 선택적으로 증착하는 진공 열 증착(vacuum thermal evaporation) 공정을 통해 형성된다.
그러나, 전계발광 표시장치를 이용한 투명표시장치의 경우, 발광부의 면적이 상대적으로 작기 때문에, 증착 공정을 통해 발광층을 형성하기가 쉽지 않다.
또한, 이러한 증착 공정은 마스크 구비 등에 의해 제조 비용을 증가시키며, 마스크의 제작 편차와, 처짐, 쉐도우 효과(shadow effect) 등에 의해 대면적 및 고해상도 표시장치에 적용하기 어려운 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 대면적 및 고해상도를 갖는 투명표시장치를 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 투명표시장치는, 제1 방향을 따라 배치된 제1, 제2, 제3 발광부와 제1 및 제2 투명부를 포함하는 화소가 정의된 기판과; 상기 제1, 제2, 제3 발광부의 각각에 구비되고, 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드와; 상기 제1 방향에 수직한 제2 방향을 따라 연장되고 상기 제2 전극과 전기적으로 연결되는 보조 전극을 포함하며, 상기 제1 발광부와 상기 보조 전극은 상기 제1 투명부와 상기 제2 발광부 사이에 위치하고, 상기 제2 투명부는 상기 제1 발광부와 상기 제2 발광부 사이에 위치하는 제1 부분을 포함하며, 상기 제1 투명부는 상기 제2 투명부보다 높은 투과율을 가진다.
상기 제1 발광부의 발광층은 상기 제2 투명부까지 연장된다.
상기 보조 전극은 상기 제2 투명부와 상기 제2 발광부 사이에 위치한다.
상기 제2 발광부는 상기 제1 발광부보다 크고 상기 제3 발광부보다 작은 면적을 가진다.
상기 제2 투명부는 상기 제1 발광부와 상기 제1 투명부 사이에 위치하는 제2 부분을 더 포함한다.
상기 제2 방향을 따라 상기 제2 부분의 길이가 상기 제1 부분의 길이보다 길다.
본 발명의 투명표시장치는, 제1, 제2, 제3 개구부와 보조 컨택홀을 가지는 뱅크를 더 포함하며, 상기 제1 개구부는 상기 제1 발광부와 상기 제2 투명부에 대응하고, 상기 제2 개구부는 상기 제1 투명부에 대응하며, 상기 제3 개구부는 상기 제2 및 제3 발광부의 각각에 대응하고, 상기 보조 컨택홀은 상기 보조 전극에 대응한다.
상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함한다.
상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어진다.
상기 제2 방향을 따라 인접한 발광부의 발광층은 서로 연결되어 일체로 이루어진다.
본 발명의 투명표시장치는, 상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결된다.
본 발명의 투명표시장치는, 상기 제1 전극과 동일 물질로 동일층에 형성되는 연결 패턴을 더 포함하며, 상기 제2 전극은 상기 연결 패턴을 통해 상기 보조 전극과 전기적으로 연결된다.
상기 보조 전극은 상기 제1 발광부와 중첩한다.
본 발명의 투명표시장치는, 상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 발광부의 제1 전극과 연결되는 상기 적어도 하나의 박막트랜지스터는 상기 제2 발광부 또는 상기 제3 발광부에 위치한다.
본 발명에서는, 각 화소가 발광부와 투명부를 포함함으로써, 발광부를 통해 영상 정보를 표시하면서 투명부를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 적, 녹, 청색 부화소의 발광부 면적을 서로 다르게 함으로써, 각 부화소에 구비되는 발광다이오드의 수명을 최적화하여 투명표시장치의 수명을 향상시킬 수 있다.
또한, 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 이때, 연결 패턴을 통해 제2 전극을 보조 전극과 전기적으로 연결함으로써, 제2 전극의 저항을 낮출 수 있다.
또한, 발광층의 적어도 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 가장 작은 면적을 가지며 가장 두꺼운 두께의 발광층이 형성되는 제1 발광부의 양측에 제1 투명부보다 낮은 투과율을 가지는 제2 투명부를 구비하여, 발광층이 제2 투명부까지 연장되도록 함으로써, 인접한 제1 및 제2 발광부 사이의 혼색을 방지할 수 있다.
또한, 보조 전극을 인접한 제2 투명부와 제2 발광부 사이에 배치하여 인접한 제1 및 제2 발광부 사이의 혼색을 더욱 방지할 수 있다.
또한, 보조 전극을 제1 발광부 하부에 배치하여, 보조 전극의 폭을 증가시킴으로써, 제2 전극의 저항을 더욱 낮출 수 있다.
도 1은 본 발명의 실시예에 따른 투명표시장치의 하나의 화소를 나타내는 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 투명표시장치의 개략적인 평면도이다.
도 3은 본 발명의 제1 실시예에 따른 투명표시장치의 개략적인 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 투명표시장치의 뱅크 구조를 개략적으로 도시한 평면도이다.
도 5는 도 4의 II-II'선에 대응하는 단면도이다.
도 6은 도 4의 III-III'선에 대응하는 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 투명표시장치의 개략적인 평면도이다.
도 8은 본 발명의 제2 실시예에 따른 투명표시장치의 뱅크 구조를 개략적으로 도시한 평면도이다.
도 9는 도 8의 IV-IV'선에 대응하는 단면도이다.
도 10은 도 8의 V-V'선에 대응하는 단면도이다.
도 11은 도 8의 VI-VI'선에 대응하는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 투명표시장치에 대하여 상세히 설명한다.
본 발명의 실시예에 따른 투명표시장치는 전계발광 표시장치를 이용하여 영상을 표시한다. 이러한 전계발광 표시장치를 이용한 투명표시장치는 영상을 표시하기 위해 표시영역에 다수의 화소(pixel)를 포함하고, 각 화소는 제1, 제2, 제3 부화소(sub pixels)를 포함하며, 제1, 제2, 제3 부화소는 도 1과 같은 구성을 가질 수 있다.
도 1은 본 발명의 실시예에 따른 투명표시장치의 하나의 화소를 나타내는 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 투명표시장치는 서로 교차하여 제1, 제2, 제3 부화소(P1, P2, P3)를 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 제1, 제2, 제3 부화소(P1, P2, P3)의 각각은 발광부(EA)와 투명부(TA)를 포함한다. 이에 따라, 하나의 화소는 3개의 발광부(EA)와 3개의 투명부(TA)를 포함할 수 있다.
이와 달리, 제1, 제2, 제3 부화소(P1, P2, P3)의 투명부(TA)는 서로 연결되어 일체로 구비될 수 있다. 즉, 하나의 화소는 3개의 발광부(EA)와 1개의 투명부(TA)를 포함할 수 있으며, 이에 제한되지 않는다. 일례로, 제1, 제2, 제3 부화소(P1, P2, P3)는 각각 적, 녹, 청색 부화소일 수 있다.
이러한 본 발명의 실시예에 따른 투명표시장치는 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여준다.
각 부화소(P1, P2, P3)의 발광부(EA)에는 스위칭 박막트랜지스터(T1)와 구동 박막트랜지스터(T2), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다.
보다 상세하게, 게이트 배선(GL)은 가로 방향을 따라 연장되고, 데이터 배선(DL)은 세로 방향을 따라 연장되며, 제1, 제2, 제3 부화소(P1, P2, P3)는 가로 방향을 따라 순차적으로 배열된다. 각 부화소(P1, P2, P3)의 발광부(EA)와 투명부(TA)는 세로 방향을 따라 배열될 수 있다.
각 부화소(P1, P2, P3)의 발광부(EA)에서 스위칭 박막트랜지스터(T1)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(T2)의 게이트 전극은 스위칭 박막트랜지스터(T1)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(T2)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T2)의 게이트 전극과 드레인 전극에 연결된다.
이러한 전계발광 표시장치를 이용한 투명표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(T1)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(T1)를 통해 구동 박막트랜지스터(T2)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(T2)는 데이터 신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(T2)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 각 부화소(P1, P2, P3)는 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 투명표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 각 부화소(P1, P2, P3)에는 스위칭 및 구동 박막트랜지스터(T1, T2)와 스토리지 커패시터(Cst) 외에 다른 박막트랜지스터와 커패시터가 더 추가될 수도 있다.
즉, 투명표시장치에 사용되는 전계발광 표시장치에서는, 데이터 신호가 구동 박막트랜지스터(T2)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(T2)가 턴-온 된 상태를 유지하는데, 이러한 데이터 신호의 장시간 인가에 의하여 구동 박막트랜지스터(T2)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(T2)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 각 부화소(P1, P2, P3)는 동일한 데이터 신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 표시장치의 화질이 저하된다.
따라서, 이러한 구동 박막트랜지스터(T2)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 부화소(P1, P2, P3)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.
이러한 투명표시장치에 사용되는 전계발광 표시장치는 발광방향에 따라 하부발광방식(bottom emission type)과 상부발광방식(top emission type)으로 나뉜다. 하부발광방식에서는 발광다이오드(De)로부터의 빛이 애노드를 통해 박막트랜지스터(T1, T2)가 형성된 기판 쪽으로 출력되고, 상부발광방식에서는 발광다이오드(De)로부터의 빛이 캐소드를 통해 기판 반대 방향 쪽으로 출력된다. 일반적으로 전계발광 표시장치에서는 박막트랜지스터(T1, T2)가 발광다이오드(De) 하부에 형성되기 때문에, 하부발광방식에서는 박막트랜지스터(T1, T2)에 의해 유효 발광 면적이 제한되어, 상부발광방식은 하부발광방식보다 넓은 유효 발광 면적을 가진다. 따라서, 상부발광방식이 하부발광방식에 비해 개구율이 높으므로, 대면적 및 고해상도 표시장치에 널리 이용된다.
이때, 캐소드는 주로 금속 물질을 이용하여 형성되므로, 상부발광방식 표시장치에서 빛이 캐소드를 통해 출력되기 위해, 캐소드는 상대적으로 얇은 두께를 가져야 한다. 이에 따라, 캐소드의 저항(resistance)이 높아지게 되며, 대면적 고해상도 표시장치에서는 캐소드의 저항에 의해 저전위 전압 강하(VSS voltage drop)가 발생하게 되어, 휘도 불균일 문제가 발생할 수 있다. 따라서, 본 발명의 실시예에 따른 투명표시장치는 캐소드의 저항을 낮출 수 있는 구조를 가진다.
한편, 본 발명의 발광다이오드(De)의 발광층은 용액 공정을 통해 형성된다. 이에 따라, 공정을 단순화하고 대면적 및 고해상도의 표시장치를 제공할 수 있다.
그런데, 해상도가 높아짐에 따라, 화소의 면적이 줄어들게 되고, 이로 인해 용액 공정을 통해 형성되는 인접한 서로 다른 색의 부화소의 발광층이 연결되어 혼색이 발생하게 된다. 특히, 발광부와 투명부를 포함하는 투명표시장치는 발광부의 면적이 상대적으로 작기 때문에, 해상도가 높아짐에 따라 혼색이 발생할 가능성이 높다. 본 발명의 투명표시장치는 이러한 혼색을 방지할 수 있는 구조를 제시한다.
도 2는 본 발명의 제1 실시예에 따른 투명표시장치의 개략적인 평면도이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서, 하나의 화소(P)는 발광부(EA)와 투명부(TA)를 포함한다. 이때, 하나의 화소(P)는 3개의 발광부(EA1, EA2, EA3)와 2개의 투명부(TA1, TA2)를 포함할 수 있으며, 각 발광부(EA1, EA2, EA3)는 면적을 제외하고 실질적으로 동일한 구성을 가진다.
보다 상세하게, 하나의 화소(P)는 제1, 제2, 제3 부화소, 일례로, 적, 녹, 청색 부화소를 포함하고, 발광부(EA)는 적, 녹, 청색 부화소에 각각 대응하는 제1, 제2, 제3 발광부(EA1, EA2, EA3)를 포함할 수 있다. 또한, 투명부(TA)는 제1 및 제2 투명부(TA1, TA2)를 포함하며, 제1 및 제2 투명부(TA1, TA2)는 서로 다른 투과율을 가진다. 여기서, 동일 면적을 기준으로 제1 투명부(TA1)의 투과율이 제2 투명부(TA2)의 투과율보다 크다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)는 도면 상의 세로 방향인 Y 방향을 따라 배치된다. 여기서, Y 방향이 제1 방향으로 정의되고, 도면 상의 가로 방향인 X 방향이 제2 방향으로 정의될 수 있다. 이와 달리, X 방향이 제1 방향으로 정의되고, Y 방향이 제2 방향으로 정의될 수도 있다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 투명부(TA1)는 Y 방향을 따라 순차적으로 배치되고, 제2 투명부(TA2)는 제1 발광부(EA1)의 양측에 배치될 수 있다. 즉, 제2 투명부(TA2)는 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이에 위치하는 제1 부분과, 인접한 제1 발광부(EA1)와 제1 투명부(TA1) 사이에 위치하는 제2 부분을 포함할 수 있다. 여기서, 제1 발광부(EA1)와 제1 투명부(TA1) 사이에 위치하는 제2 투명부(TA2)의 제2 부분은 생략될 수도 있다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)는 서로 다른 면적을 가질 수 있다. 일례로, 녹색 부화소의 제2 발광부(EA2)의 면적은 적색 부화소의 제1 발광부(EA1) 면적보다 크고, 청색 부화소의 제3 발광부(EA3) 면적보다 작을 수 있으며, 이에 제한되지 않는다.
각 부화소에 구비되는 발광다이오드는 서로 다른 특성을 가지는 발광물질로 형성되므로, 발광다이오드간 수명 및 효율에 차이가 있으며, 이러한 발광다이오드 간 수명 차이로 인해 표시장치의 수명이 저하될 수 있다. 그러나, 본 발명에서는 적, 녹, 청색 부화소의 제1, 제2, 제3 발광부(EA1, EA2, EA3) 면적을 다르게 함으로써, 각 부화소에 구비되는 발광다이오드의 수명 및 효율을 최적화하며, 이에 따라, 표시장치의 수명 저하 문제를 해결하여, 표시장치의 수명을 향상시킬 수 있다.
이때, 제1, 제2, 제3 발광부(EA1, EA2, EA3)는 X 방향을 따라 동일한 길이를 가지며, Y 방향을 따라 서로 다른 폭을 가질 수 있다. 일례로, 녹색 부화소의 제2 발광부(EA2)의 폭은 적색 부화소의 제1 발광부(EA1) 폭보다 크고, 청색 부화소의 제3 발광부(EA3) 폭보다 작을 수 있다.
이러한 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)는 사각형 형태를 가지는 것으로 도시하였으나, 이에 제한되지 않으며, 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)는 모서리가 곡선형태의 사각형이나 타원형 등 다양한 모양을 가질 수 있다.
한편, 인접한 제1 및 제2 발광부(EA1, EA2) 사이, 보다 상세하게는, 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에는 신호 배선(114, 116)이 위치한다. 신호 배선(114, 116)은 저전위 전압(VSS)을 공급하는 저전위 배선(114)과 고전위 전압(VDD)을 공급하는 고전위 배선(116)을 포함한다. 저전위 배선(114)과 고전위 배선(116)은 X 방향으로 연장되고, Y 방향을 따라 번갈아 배치된다. 즉, Y 방향을 따라 인접한 화소(P) 중 하나에는 저전위 배선(114)이 위치하고, 다른 하나에는 거전위 배선(116)이 위치한다. 이러한 저전위 배선(114)과 고전위 배선(116)은 동일 층에 동일 물질로 형성된다. 그러나, 본 발명은 이에 제한되지 않는다. 이와 달리, 저전위 배선(114)과 고전위 배선(116)은 다른 층에 동일 물질로 형성되거나, 다른 층에 다른 물질로 형성될 수도 있다.
이러한 저전위 배선(114)에 대응하여 컨택홀(170d)이 형성되며, 저전위 배선(114)은 컨택홀(170d)을 통해 발광다이오드의 캐소드(도시하지 않음)와 전기적으로 연결된다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치(1000)의 단면 구조에 대해 도 3을 참조하여 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 투명표시장치의 개략적인 단면도로, 도 2의 I-I'선에 대응하며, 도 2를 함께 참조하여 설명한다.
앞서 언급한 바와 같이, 발광부(EA)는 제1, 제2, 제3 발광부(EA1, EA2, EA3)를 포함하고, 투명부(TA)는 제1 및 제2 투명부(TA1, TA2)를 포함하는데, 제1, 제2, 제3 발광부(EA1, EA2, EA3)의 각각은 실질적으로 동일한 구성을 가지므로, 도 3에서는 제1 발광부(EA1)의 구성만을 도시한다.
도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는, 발광부(EA1, EA2, EA3)와 투명부(TA1, TA2)를 포함하는 화소(P)가 정의된 기판(100) 상에 금속과 같은 제1 도전성 물질로 차광 패턴(112)과 저전위 배선인 제1 보조 전극(114)이 형성된다. 차광 패턴(112)은 각 발광부(EA1, EA2, EA3)에 위치하고, 제1 보조 전극(114)은 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이, 보다 상세하게는, 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에 위치한다.
기판(100)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
차광 패턴(112)과 제1 보조 전극(114)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 차광 패턴(112)과 제1 보조 전극(114)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
한편, 앞서 언급한 바와 같이, 기판(100) 상의 다른 화소(P)의 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에는 제1 보조 전극(114)과 동일 물질로 고전위 배선(116)이 형성된다.
다음, 차광 패턴(112) 및 제1 보조 전극(114) 상부에는 버퍼층(120)이 실질적으로 기판(100) 전면에 형성된다. 버퍼층(120)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
여기서, 버퍼층(120)은 차광 패턴(112) 상부의 제1 홀(120a)과 제1 보조 전극(114) 상부의 제2 홀(120b)을 가진다. 차광 패턴(112)의 상면은 제1 홀(120a)을 통해 부분적으로 노출되고, 제1 보조 전극(114)의 상면은 제2 홀(120b)을 통해 부분적으로 노출된다.
버퍼층(120) 상부에는 패터닝된 반도체층(122)과 커패시터 전극(124)이 형성된다. 반도체층(122)과 커패시터 전극(124)은 차광 패턴(112) 상부에 서로 이격되어 위치한다. 차광패턴(112)은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다.
반도체층(122)과 커패시터 전극(124)은 다결정 실리콘으로 이루어질 수 있으며, 반도체층(122)의 양 가장자리 및 커패시터 전극(124)에는 불순물이 도핑되어 있을 수 있다. 이와 달리, 반도체층(122)과 커패시터 전극(124)은 산화물 반도체 물질로 이루어질 수도 있다.
반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130) 및 금속과 같은 제2 도전성 물질로 이루어진 게이트 전극(132)이 순차적으로 형성된다. 게이트 절연막(130)과 게이트 전극(132)은 반도체층(122)의 중앙에 대응하여 위치한다.
게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 여기서, 반도체층(122)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성되는 것이 바람직하다.
또한, 게이트 전극(132)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 게이트 전극(132)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
도시한 바와 같이, 게이트 절연막(130)은 게이트 전극(132)과 실질적으로 동일한 모양으로 패턴될 수 있다. 이때, 게이트 절연막(130)의 폭이 게이트 전극(132)의 폭보다 넓을 수 있으며, 이에 따라, 게이트 절연막(130)의 상면 가장자리는 노출될 수 있다. 이와 달리, 게이트 절연막(130)의 폭은 게이트 전극(132)의 폭과 동일할 수도 있다. 또는, 게이트 절연막(130)은 패턴되지 않고, 실질적으로 기판(100) 전면에 형성될 수도 있다.
한편, 게이트 전극(132)과 동일 물질로 동일 층에 게이트 배선(도시하지 않음)이 더 형성될 수 있다.
게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 실질적으로 기판(100) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 층간 절연막(140)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수도 있다.
층간 절연막(140)은 제1, 제2, 제3, 제4 컨택홀(140a, 140b, 140c, 140d)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 반도체층(122)의 양 가장자리를 각각 노출한다. 제3 컨택홀(140c)은 차광 패턴(112)의 상면 일부를 노출하며, 제1 홀(120a) 내에 위치한다. 이와 달리, 제1 홀(120a)이 생략되고, 제3 컨택홀(140c)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 차광 패턴(112)의 상면 일부를 노출할 수도 있다. 제4 컨택홀(140d)은 제1 보조 전극(114)의 상면 일부를 노출하며, 제2 홀(120b) 내에 위치한다. 이와 달리, 제2 홀(120b)이 생략되고, 제4 컨택홀(140d)은 층간 절연막(140)뿐만 아니라 버퍼층(120) 내에도 형성되어 제1 보조 전극(114)의 상면 일부를 노출할 수도 있다.
층간 절연막(140) 상부에는 금속과 같은 제3 도전성 물질로 이루어진 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)이 형성된다. 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다. 이와 달리, 소스 및 드레인 전극(142, 144)과 제2 보조 전극(146)은 삼중층 구조를 가질 수도 있다.
소스 및 드레인 전극(142, 144)은 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양 가장자리와 접촉한다. 또한, 드레인 전극(144)은 제3 컨택홀(140c)을 통해 차광 패턴(112)과 접촉하며, 커패시터 전극(124)과 중첩한다. 커패시터 전극(124)은 차광 패턴(112) 및 드레인 전극(144)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다.
한편, 제2 보조 전극(146)은 제4 컨택홀(140d)을 통해 제1 보조 전극(114)과 접촉한다. 이러한 제2 보조 전극(146)은 생략될 수도 있다.
또한, 층간 절연막(140) 상부에는 제3 도전성 물질로 데이터 배선(도시하지 않음)이 더 형성될 수 있다.
반도체층(122)과 게이트 전극(132) 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(Tr)를 이룬다. 여기서, 박막트랜지스터(Tr)는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(142, 144)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터(Tr)는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 물질 또는 비정질 실리콘으로 이루어질 수 있다.
여기서, 박막트랜지스터(Tr)는 도 1의 구동 박막트랜지스터(T2)에 해당하며, 도시하지 않았지만, 이러한 박막트랜지스터(Tr)와 동일한 구성을 갖는 스위칭 박막트랜지스터(도 1의 T1)가 더 형성될 수 있다.
소스 및 드레인 전극(142, 144)과 제2 보조 전극(146) 상부에는 절연물질로 이루어진 보호층(passivation layer, 150)이 실질적으로 기판(100) 전면에 형성된다. 보호층(150)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다.
다음, 보호층(150) 상부에는 절연물질로 오버코트층(155)이 실질적으로 기판(100) 전면에 형성된다. 오버코트층(155)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다. 이러한 오버코트층(155)은 하부막에 의한 단차를 없애며, 실질적으로 평탄한 상면을 가진다.
여기서, 보호층(150)과 오버코트층(155) 중 하나는 생략될 수도 있는데, 일례로, 보호층(150)이 생략될 수 있으며, 이에 제한되지 않는다.
오버코트층(155)은 보호층(150)과 함께 드레인 전극(144)을 노출하는 드레인 컨택홀(155a)을 가진다. 또한, 오버코트층(155)은 보호층(150)과 함께 제2 보조 전극(146)을 노출하는 제5 컨택홀(155b)을 가진다.
오버코트층(155) 상부의 각 발광부(EA1, EA2, EA3)에는 비교적 높은 일함수를 가지는 제1 전극(160)이 형성된다. 제1 전극(160)은 드레인 컨택홀(155a)을 통해 드레인 전극(144)과 접촉한다.
일례로, 제1 전극(160)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
한편, 본 발명의 실시예에 따른 전계발광 표시장치는 발광다이오드의 빛이 기판(100)과 반대 방향으로 출력되는 상부 발광 방식일 수 있으며, 이에 따라, 제1 전극(160)은 투명 도전성 물질 하부에 반사율이 높은 금속 물질로 형성되는 반사전극 또는 반사층을 더 포함할 수 있다. 예를 들어, 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-palladium-copper: APC) 합금이나 은(Ag), 알루미늄(Al) 또는 몰리브덴(Mo)으로 이루어질 수 있다. 이때, 제1 전극(160)은 ITO/APC/ITO나 ITO/Ag/ITO, ITO/Al/ITO 또는 ITO/Mo/ITO의 3중층 구조를 가질 수 있으며, 이에 제한되지 않는다.
또한, 오버코트층(155) 상부의 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이, 보다 상세하게는, 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에는 제1 전극(160)과 동일 물질로 연결 패턴(162)이 형성된다. 연결 패턴(162)은 제5 컨택홀(155b)을 통해 제2 보조 전극(146)과 접촉한다.
제1 전극(160)과 연결 패턴(162) 상부에는 절연물질로 뱅크(170)가 형성된다. 뱅크(170)는 제1 전극(160)과 연결 패턴(162) 각각의 가장자리와 중첩하고 덮는다.
뱅크(170)는 제1 발광부(EA1) 및 제2 투명부(TA2)에 대응하는 제1 개구부(170a)와 제1 투명부(TA1)에 대응하는 제2 개구부(170b)를 가진다. 제1 발광부(EA1)에서 제1 개구부(170a)를 통해 제1 전극(160)이 노출되고, 제1 투명부(TA1)에서 제2 개구부(170b)를 통해 오버코트층(155)의 상면이 노출된다.
또한, 뱅크(170)는 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이, 보다 상세하게는, 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에 보조 컨택홀(170d)을 가진다. 이러한 보조 컨택홀(170d)을 통해 연결 패턴(162)의 일부가 노출된다.
도시하지 않았지만, 뱅크(170)는 제2 및 제3 발광부(EA2, EA3)의 각각에 대응하는 제3 개구부를 더 포함하며, 이에 대해 추후 상세히 설명한다.
이러한 뱅크(170)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함하며, 제2 뱅크(174)가 제1 뱅크(172) 상부에 위치한다. 제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지며, 제1 뱅크(172)의 가장자리를 노출한다. 또한, 제2 뱅크(174)의 두께는 제1 뱅크(172)의 두께보다 두꺼울 수 있다.
여기서, 제2 뱅크(174)가 실질적으로 제1 및 제2 개구부(170a, 170b)와 보조 컨택홀(170d)을 가진다.
이에 따라, 제1 발광부(EA1)에서 제1 뱅크(172)는 제1 전극(160)의 가장자리와 중첩하고 접촉하며, 제2 뱅크(174)는 제1 전극(160)과 이격되어 위치한다. 이때, 제2 뱅크(174)와 제1 전극(160) 사이 영역이 제2 투명부(TA2)가 된다.
제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
또한, 제2 뱅크(174)의 적어도 상면은 소수성이며, 제2 뱅크(174)의 측면은 소수성 또는 친수성일 수 있다. 이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다.
제1 뱅크(172)와 제2 뱅크(174)가 다른 물질로 분리되어 형성되어 있으나, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다. 일례로, 상면이 소수성인 유기물층을 기판(100) 전면에 형성한 다음, 투과부와 차단부 및 반투과부를 포함하는 하프톤 마스크를 이용하여 이를 패터닝함으로써, 서로 다른 폭과 두께를 갖는 제1 뱅크(172)와 제2 뱅크(174)를 형성할 수도 있다.
이와 달리, 제1 뱅크(172)는 생략될 수도 있다.
노출된 제1 전극(160) 상부에는 발광층(180)이 형성된다. 발광층(180)의 마주 대하는 측면은 제2 뱅크(174)로 둘러싸인다. 여기서, 제1 발광부(EA1)의 제1 전극(160) 상부의 발광층(180)은 제2 투명부(TA2)까지 연장된다. 즉, 발광층(180)은 제1 발광부(EA1) 및 제2 투명부(TA2) 모두에 위치한다.
이러한 발광층(180)은 제1 뱅크(172)의 측면 및 상면과 접촉하고 제2 뱅크(174)의 측면과 접촉한다.
도시하지 않았지만, 발광층(180)은 발광물질층(light-emitting material layer)을 포함한다. 발광물질층은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
또한, 발광층(180)은 발광물질층 하부의 제1 전하보조층과 발광물질층 상부의 제2 전하보조층을 더 포함할 수 있다.
제1 전하보조층은 정공보조층(hole auxiliary layer)일 수 있으며, 정공보조층은 정공주입층(hole injection layer: HIL)과 정공수송층(hole transport layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층은 전자보조층(electron auxiliary layer)일 수 있으며, 전자보조층은 전자주입층(electron injection layer: EIL)과 전자수송층(electron transport layer: ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 발광층(180)은 용액 공정(solution process)을 통해 형성된다. 이에 따라, 공정을 단순화하고 대면적 및 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다.
여기서, 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서는 용매의 증발 속도에 차이가 있다. 즉, 제2 뱅크(174) 근처에서 용매의 증발 속도가 다른 부분에서보다 빠르며, 이에 따라, 제2 뱅크(174) 근처에서 발광층(180)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
한편, 발광층(180) 중에서, 전자보조층은 열 증착 공정(thermal evaporation process)을 통해 형성될 수도 있다. 이때, 전자보조층은 실질적으로 기판(100) 전면에 형성될 수 있다.
발광층(180)과 제2 뱅크(174), 그리고 연결 패턴(162) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 실질적으로 기판(100) 전면, 보다 상세하게는, 다수의 화소(P)가 구비되는 표시영역 전면에 형성된다. 이에 따라, 제2 전극(190)은 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2) 모두에 형성된다.
제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag), 금(Au) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 일례로, 제2 전극(190)은 5~10 nm의 두께를 가질 수 있다.
이러한 제2 전극(190)은 뱅크(170)의 상면 및 측면과 접촉한다. 보다 구체적으로, 제2 전극(190)은 제2 뱅크(174)의 상면 및 측면과 접촉하며, 제1 뱅크(172)의 상면 및 측면과도 접촉할 수 있다.
한편, 제2 전극(190)은 보조 컨택홀(170d)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다. 이때, 제2 전극(190)은 연결 패턴(162)과 직접 접촉할 수 있다. 이와 달리, 발광층(180)의 전자보조층이 실질적으로 기판(100) 전면에 형성될 경우, 제2 전극(190)은 연결 패턴(162)과 간접적으로 접촉할 수도 있다.
또한, 제1 투명부(TA1)에서 제2 전극(190)은 오버코트층(155)의 상면과 접촉한다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서, 제2 투명부(TA2)에는 제1 투명부(TA1)에 비해 제1 뱅크(172)와 발광층(180)이 더 형성된다. 이에 따라, 제1 투명부(TA1)의 투과율은 제2 투명부(TA2)의 투과율보다 높다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드의 역할을 하고, 제2 전극(190)은 캐소드의 역할을 할 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)는 발광부(EA1, EA2, EA3)에 구비되는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
이때, 각 부화소의 발광다이오드(De)는 방출하는 빛의 파장에 따라 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다. 여기서, 소자 두께는 발광층(180)의 두께, 즉, 제1 전극(160)과 제2 전극(190) 사이의 거리로 정의될 수 있다. 예를 들어, 제2 발광부(EA2)의 소자 두께는 제1 발광부(EA1)의 소자 두께보다 작고 제3 발광부(EA3)의 소자 두께보다 클 수 있다.
한편, 제2 전극(180) 상부의 실질적으로 기판(100) 전면에는 보호막 및/또는 봉지층(도시하지 않음)이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.
또한, 제2 전극(180) 상부의 실질적으로 기판(100) 전면에는 캐핑층(capping layer)(도시하지 않음)이 형성될 수 있다. 이러한 캐핑층은 비교적 높은 굴절률을 가지는 절연물질로 형성될 수 있으며, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층은 유기막이나 무기막의 단일막 또는 유기/무기 적층막의 형태로 이루어질 수 있다.
본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는, 인접한 부화소 간의 발광층(180)이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있다. 이러한 발광부와 투명부 구성은 뱅크 구조를 통해 구현될 수 있으며, 이에 대해 도 4 내지 도 6을 참조하여 상세히 설명한다.
도 4는 본 발명의 제1 실시예에 따른 투명표시장치의 뱅크 구조를 개략적으로 도시한 평면도이다.
도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)의 하나의 화소(P)는 발광부와 투명부를 포함하고, 발광부는 제1, 제2, 제3 발광부(EA1, EA2, EA3)를 포함하며, 투명부는 제1 및 제2 투명부(TA1, TA2)를 포함한다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 투명부(TA1)는 Y 방향을 따라 순차적으로 배치되고, 제2 투명부(TA2)는 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이 및 인접한 제1 발광부(EA1)와 제1 투명부(TA1) 사이에 위치한다.
또한, 인접한 제1 투명부(TA1)와 제2 발광부(EA2) 사이에는 X 방향을 따라 연장된 저전위 배선인 제1 보조 전극(114) 또는 고전위 배선(116)이 위치하며, 제1 보조 전극(114)과 고전위 배선(116)은 Y 방향을 따라 인접한 화소(P)에 번갈아 배치된다.
이러한 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)는 뱅크(170)에 의해 정의된다.
뱅크(170)는 제1, 제2, 제3 개구부(170a, 170b, 170c)를 가진다. 제1 개구부(170a)는 제1 발광부(EA1)와 제2 투명부(TA2)에 대응하고, 제2 개구부(170b)는 제1 투명부(TA1)에 대응하며, 제3 개구부(170c)는 제2 및 제3 발광부(EA2, EA3)의 각각에 대응한다.
여기서, 제1, 제2, 제3 개구부(170a, 170b, 170c)는 X 방향을 따라 인접한 동일 색의 부화소 열의 발광부(EA1, EA2, EA3)에 대응하여 하나씩 구비될 수 있다.
또한, 뱅크(170)는 보조 컨택홀(170d)을 더 가진다. 보조 컨택홀(170d)은 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에 위치하며 제1 보조 전극(114)과 중첩한다. 한편, 보조 컨택홀(170d)은 고전위 배선(116) 상부에는 형성되지 않는다.
보조 컨택홀(170d)은 X 방향을 따라 인접한 화소(P)마다 형성될 수 있다. 이 경우, 캐소드인 제2 전극과 제1 보조 전극(114) 사이의 전기적 접촉 면적을 증가시켜 접촉 특성을 향상시킬 수 있다. 이와 달리, 보조 컨택홀(170d)은 X 방향을 따라 인접한 두 화소(P)마다 형성될 수도 있다. 이 경우, 보조 컨택홀(170d)의 패터닝 과정에서 발생하는 불량을 줄일 수 있다.
이러한 뱅크(170)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함하며, 제2 뱅크(174)가 실질적으로 제1, 제2, 제3 개구부(170a, 170b, 170c)와 보조 컨택홀(170d)을 가진다.
여기서, X 방향을 따라 인접한 동일 색의 부화소 사이에는 제1 뱅크(172)가 위치하고, Y 방향을 따라 인접한 서로 다른 색의 부화소 사이에는 제2 뱅크(174)가 위치한다. 즉, X 방향을 따라 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에는 제1 뱅크(172)가 위치하고, Y 방향을 따라 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에는 제2 뱅크(174)가 위치한다. 또한, 제2 뱅크(174)는 발광부와 투명부 사이, 구체적으로, 제3 발광부(EA3)와 제1 투명부(TA1) 사이 및 제2 발광부(EA2)와 제2 투명부(TA2) 사이에도 위치한다. 게다가, 제2 뱅크(174)는 제1 투명부(TA1)와 제2 투명부(TA2) 사이에도 위치한다.
한편, 제1 뱅크(172)는 제2 투명부(TA2)에도 위치한다. 이에 따라, 제1 발광부(EA1)의 발광층은 제2 투명부(TA2)까지 연장된다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는, 제1 및 제3 개구부(170a, 170c)에 의해 동일 색의 부화소 간의 발광층이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층의 두께를 균일하게 할 수 있다. 이에 따라, 얼룩(mura)을 방지하여 표시장치의 화질 저하를 막을 수 있다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치(1000)의 단면 구조를 도 5와 도 6에 도시한다.
도 5는 도 4의 II-II'선에 대응하는 단면도이고, 도 6은 도 4의 III-III'선에 대응하는 단면도로, 도 3과 도 4를 함께 참조하여 설명한다.
도 5와 도 6에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는, 기판(100) 상에 발광부(EA1, EA2, EA3)와 투명부(TA1, TA2)를 포함하는 화소(P)가 정의된다. 여기서, 제1, 제2, 제3 발광부(EA1, EA2, EA3)는 서로 다른 폭을 가진다. 일례로, 제2 발광부(EA2)의 폭은 제1 발광부(EA1)의 폭보다 크고 제3 발광부(EA3)의 폭보다 작다.
제1 발광부(EA1)와 제2 투명부(TA2)는 제1 투명부(TA1)와 제2 발광부(EA2) 사이에 위치하고, 제2 투명부(TA2)는 제1 발광부(EA1)의 양측에 위치한다.
이러한 기판(100) 상의 제2 발광부(EA2)와 제2 투명부(TA2)와 사이에는 제1 보조 전극(114)이 형성된다. 제1 보조 전극(114) 상부의 실질적으로 기판(100) 전면에 버퍼층(120)이 형성되며, 버퍼층(120) 상부의 각 부화소의 발광부(EA1, EA2, EA3)에 대응하여 박막트랜지스터(Tr)가 형성된다.
여기서, 박막트랜지스터(Tr)는 도 3에 도시된 것과 동일한 구성을 가질 수 있다.
이어, 박막트랜지스터(Tr) 상부의 실질적으로 기판(100) 전면에는 보호층(150)과 오버코트층(155)이 순차적으로 형성되고, 오버코트층(155) 상부의 각 부화소의 발광부(EA1, EA2, EA3)에는 제1 전극(160)이 형성된다.
도시하지 않았지만, 버퍼층(120)과 보호층(150) 사이에는 적어도 하나의 절연층이 더 형성될 수 있다.
오버코트층(155)은 보호층(150)과 함께 박막트랜지스터(Tr)의 일부, 즉, 드레인 전극을 노출하는 드레인 컨택홀(155a)을 가지며, 제1 전극(160)은 드레인 컨택홀(155a)을 통해 박막트랜지스터(Tr)의 드레인 전극과 접촉한다.
한편, 오버코트층(155) 상부의 제2 발광부(EA2)와 제2 투명부(TA2) 사이에는 제1 전극(160)과 동일 물질로 연결 패턴(162)이 형성된다. 이때, 오버코트층(155)은 제1 보조 전극(114)에 대응하여 컨택홀(155c)을 가지며, 연결 패턴(162)은 컨택홀(155c)을 통해 제1 보조 전극(114)과 전기적으로 연결된다. 여기서, 컨택홀(155c)이 보호층(150)과 버퍼층(120)에도 형성된 것으로 도시되었으나, 이에 제한되지 않는다. 이와 달리, 연결 패턴(162)과 제1 보조 전극(114) 사이에는 제2 보조 전극(도시하지 않음)이 더 형성될 수 있고, 이 경우, 컨택홀(155c)은 오버코트층(155)과 보호층(150)에만 형성될 수 있으며, 버퍼층(120)은 제2 보조 전극을 노출하는 다른 컨택홀을 가질 수 있다.
다음, 제1 전극(160)과 연결 패턴(162) 상부에는 뱅크(170)가 형성된다. 이러한 뱅크(170)는 제1 발광부(EA1)와 제2 투명부(TA2)에 대응하는 제1 개구부(170a)와, 제1 투명부(TA1)에 대응하는 제2 개구부(170b), 그리고 제2 및 제3 발광부(EA2, EA3)의 각각에 대응하는 제3 개구부(170c)를 가진다. 또한, 뱅크(170)는 제2 발광부(EA2)와 제2 투명부(TA2) 사이에, 제1 보조 전극(114)에 대응하는 보조 컨택홀(170d)을 가진다.
뱅크(170)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
이때, 제1 뱅크(172)는 인접한 동일 색의 부화소 사이 및 인접한 서로 다른 색의 부화소 사이에 형성된다. 반면, 제2 뱅크(174)는 인접한 서로 다른 색의 부화소 사이에만 형성되며, 인접한 동일 색의 부화소 사이에 위치하는 제1 뱅크(172)를 노출한다. 이에 따라, 제2 뱅크(174)는 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에 형성되고, 제1 뱅크(172)는 인접한 제3 발광부(EA3) 사이에 형성된다. 도시하지 않았지만, 제1 뱅크(172)는 인접한 제1 발광부(EA1) 사이 및 인접한 제2 발광부(EA2) 사이에도 형성된다.
또한, 제2 뱅크(174)는 인접한 제1 투명부(TA1)와 제2 투명부(TA2) 사이 및 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에도 형성된다.
한편, 제1 뱅크(172)는 제2 투명부(TA2)에도 형성된다. 또한, 제1 뱅크(172)는 제2 뱅크(174) 하부에도 형성될 수 있다. 이에 따라, 제1 뱅크(172)는 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에 형성되고, 인접한 제1 투명부(TA1)와 제2 투명부(TA2) 사이 및 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에도 형성된다.
제1 및 제3 개구부(170a, 170c)를 통해 노출된 제1 전극(160) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1, 제2, 제3 발광부(EA1, EA2, EA3)에 각각 대응하는 적, 녹, 청색 발광층(180r, 180g, 180b)를 포함한다. 적색 발광층(180r)은 제1 발광부(EA1) 뿐만 아니라, 제2 투명부(TA2)에도 형성된다.
적, 녹, 청색 발광층(180r, 180g, 180b)은 서로 다른 두께를 가진다. 일례로, 녹색 발광층(180g)의 두께가 적색 발광층(180r)의 두께보다 작고 청색 발광층(180b)의 두께보다 크다.
여기서, 발광층(180)은 인접한 동일 색의 부화소 사이에서 노출된 제1 뱅크(172) 상부에도 형성되며, 제1 뱅크(172) 상부의 발광층(180)은 인접한 제1 전극(160) 상부의 발광층(180)과 연결되어 일체로 형성된다. 즉, 도 6에 도시한 바와 같이, 제3 발광부(EA3) 사이의 제1 뱅크(172) 상부에 청색 발광층(180b)이 형성되며, 제1 뱅크(172) 상부에 청색 발광층(180b)은 인접한 제3 발광부(EA3)의 청색 발광층(180b)과 연결되어 일체로 형성된다.
이러한 발광층(180)은 용액 공정을 통해 형성된다. 여기서, 동일 색의 부화소 열에 대응하여 서로 다른 노즐을 통해 적하된 용액은 서로 연결되며, 이러한 용액을 건조하여 발광층(180)을 형성한다. 이에 따라, 노즐 간의 적하량 편차를 최소화하며, 각 부화소에 형성되는 박막 두께를 균일하게 할 수 있다.
이때, 가장 작은 폭을 가지는 제1 발광부(EA1)에 형성되며 가장 두꺼운 두께를 가지는 적색 발광층(180r)은 제1 발광부(EA1) 뿐만 아니라 제2 투명부(TA2)에도 형성됨으로써, 용액이 적하되는 영역을 충분히 확보할 수 있다. 또한, 제2 투명부(TA2)와 제2 발광부(EA2) 사이의 제1 보조 전극(114) 및 보조 컨택홀(170d)에 의해, 적색 발광층(180r)과 녹색 발광층(180g) 사이의 거리를 증가시킬 수 있다. 따라서, 적색 발광층(180r)과 녹색 발광층(180g) 사이의 혼색을 방지할 수 있다.
다음, 발광층(180) 상부에는 제2 전극(190)이 형성된다. 제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 구성한다.
여기서, 제2 전극(190)은 실질적으로 기판(100) 전면, 보다 상세하게는, 다수의 화소가 구비되는 표시영역 전면에 형성된다. 즉, 제2 전극(190)은 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2) 모두에 형성되고, 뱅크(170)의 상부에도 형성된다.
이러한 제2 전극(190)은 보조 컨택홀(170d)을 통해 제1 보조 전극(114)과 전기적으로 연결된다. 구체적으로, 제2 전극(190)은 보조 컨택홀(170d)을 통해 연결 패턴(162)과 전기적으로 연결되고, 연결 패턴(162)은 컨택홀(155c)을 통해 제1 보조 전극(114)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 보조 전극(114)과 전기적으로 연결된다. 여기서, 제2 전극(190)은 연결 패턴과 직접 접촉할 수 있다.
또한, 제2 전극(190)은 제1 투명부(TA1)에서 제2 개구부(170b)를 통해 노출된 오버코트층(155)과 접촉한다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서, 제2 투명부(TA2)에는 제1 투명부(TA1)에 비해 제1 뱅크(172)와 발광층(180)이 더 형성된다. 이에 따라, 제1 투명부(TA1)의 투과율은 제2 투명부(TA2)의 투과율보다 높다.
이와 같이, 본 발명의 제1 실시예에 따른 투명표시장치(1000)는 하나의 화소(P)가 발광부(EA)와 투명부(TA)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는 발광층(180)의 적어도 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제1 실시예에 따른 투명표시장치(1000)는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(190)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되어 저항이 높아지게 되는데, 연결 패턴(162)을 통해 제2 전극(190)을 제1 보조 전극(114)과 전기적으로 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
또한, 본 발명의 제1 실시예에 따른 투명표시장치(1000)에서는, 동일 색의 부화소 간의 발광층(180)이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층(180)의 두께를 균일하게 할 수 있다.
또한, 가장 작은 면적을 가지는 제1 발광부(EA1)의 양측에 제2 투명부(TA2)를 구비하여, 가장 두꺼운 두께를 가지는 제1 발광부(EA1)의 발광층(180r)이 제2 투명부(TA2)까지 연장되도록 함으로써, 제1 발광부(EA1)와 제2 발광부(EA2) 사이의 혼색을 방지할 수 있다.
또한, 제1 보조 전극(114)을 제1 발광부(EA1)와 제2 발광부(EA2) 사이, 보다 상세하게는, 제2 투명부(TA2)와 제2 발광부(EA2) 사이에 배치하여, 제1 발광부(EA1)와 제2 발광부(EA2) 사이의 혼색을 더욱 방지할 수 있으며, 보조 컨택홀(170d)의 면적을 증가시킬 수 있으므로, 제2 전극(190)과 연결 패턴(162)의 접촉 면적을 증가시켜 제2 전극(190)과 연결 패턴(162) 사이의 접촉 특성을 향상시킬 수 있다.
본 발명에서 제1 보조 전극은 제1 발광부(EA1)와 중첩하도록 구비될 수도 있다. 이러한 본 발명의 제2 실시예에 따른 투명표시장치에 대하여 도 7을 참조하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 투명표시장치의 개략적인 평면도이다.
도 7에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서, 하나의 화소(P)는 발광부(EA)와 투명부(TA)를 포함한다. 이때, 하나의 화소(P)는 제1, 제2, 제3 부화소, 일례로, 적, 녹, 청색 부화소에 각각 대응하는 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)를 포함할 수 있다.
제1 및 제2 투명부(TA1, TA2)는 서로 다른 투과율을 가진다. 여기서, 동일 면적을 기준으로 제1 투명부(TA1)의 투과율이 제2 투명부(TA2)의 투과율보다 크다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 투명부(TA1)는 제1 방향, 즉, Y 방향을 따라 순차적으로 배치되고, 제2 투명부(TA2)는 제1 발광부(EA1)의 양측에 배치될 수 있다. 즉, 제2 투명부(TA2)는 인접한 제1 발광부(EA1)와 제2 발광부(EA2) 사이에 위치하는 제1 부분과, 인접한 제1 발광부(EA1)와 제1 투명부(TA1) 사이에 위치하는 제2 부분을 포함할 수 있다. 여기서, 제1 발광부(EA1)와 제1 투명부(TA1) 사이에 위치하는 제2 투명부(TA2)의 제2 부분은 생략될 수도 있다.
제1, 제2, 제3 발광부(EA1, EA2, EA3)는 서로 다른 면적을 가질 수 있다. 일례로, 녹색 부화소의 제2 발광부(EA2)의 면적은 적색 부화소의 제1 발광부(EA1) 면적보다 크고, 청색 부화소의 제3 발광부(EA3) 면적보다 작을 수 있으며, 이에 제한되지 않는다.
이때, 제2 방향, 즉, X 방향을 따라 제2 및 제3 발광부(EA2, EA3)는 동일한 길이를 가지며, 제1 발광부(EA1)는 제2 및 제3 발광부(EA2, EA3)보다 작은 길이를 가질 수 있다. 또한, Y 방향을 따라 제1 및 제2 발광부(EA1, EA2)는 제3 발광부(EA3)보다 작은 폭을 가지며, 제1 및 제2 발광부(EA1, EA2)는 같거나 다른 폭을 가질 수 있다.
한편, 제1 발광부(EA1)와 중첩하여 신호 배선(214, 216)이 위치한다. 신호 배선(214, 216)은 저전위 전압(VSS)을 공급하는 저전위 배선인 제1 보조 전극(214)과 고전위 전압(VDD)을 공급하는 고전위 배선(216)을 포함한다.
여기서, 제1 발광부(EA1)의 폭은 제1 보조 전극(214) 또는 고전위 배선(216)의 폭보다 클 수 있다.
제1 보조 전극(214)과 고전위 배선(216)은 X 방향으로 연장되고, Y 방향을 따라 번갈아 배치된다. 즉, Y 방향을 따라 인접한 화소(P) 중 하나에는 제1 보조 전극(214) 이 위치하고, 다른 하나에는 고전위 배선(216)이 위치한다. 제1 보조 전극(214)과 고전위 배선(216)은 동일 층에 동일 물질로 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.이러한 제1 보조 전극(214)에 대응하여 컨택홀(270d)이 형성되며, 제1 보조 전극(214)은 컨택홀(270d)을 통해 발광다이오드의 캐소드(도시하지 않음)와 전기적으로 연결된다. 여기서, 컨택홀(270d)은 제2 투명부(TA2)의 제2 부분과 제2 부분 사이에 위치한다.
한편, 화소(P)마다 제2 투명부(TA2)의 제1 및 제2 부분의 길이는 다를 수 있다. 즉, 제1 보조 전극(214)이 위치하는 화소(P)에서 제2 투명부(TA2)의 제2 부분의 길이는 제1 부분의 길이보다 클 수 있다. 이와 달리, 고전위 배선(216)이 위치하는 화소(P)에서 제2 투명부(TA2)의 제1 및 제2 부분의 길이는 같을 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 고전위 배선(216)이 위치하는 화소(P)에서 제2 투명부(TA2)의 제2 부분의 길이는 제1 부분의 길이보다 클 수 있다.
이러한 발광부와 투명부 구성은 뱅크 구조를 통해 구현될 수 있으며, 이에 대해 도 8 내지 도 10을 참조하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 투명표시장치의 뱅크 구조를 개략적으로 도시한 평면도이다.
도 8에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치(2000)의 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2)는 뱅크(270)에 의해 정의된다.
뱅크(270)는 제1, 제2, 제3 개구부(270a, 270b, 270c)를 가진다. 제1 개구부(270a)는 제1 발광부(EA1)와 제2 투명부(TA2)에 대응하고, 제2 개구부(270b)는 제1 투명부(TA1)에 대응하며, 제3 개구부(270c)는 제2 및 제3 발광부(EA2, EA3)의 각각에 대응한다.
여기서, 제1, 제2, 제3 개구부(270a, 270b, 270c)는 X 방향을 따라 인접한 동일 색의 부화소 열의 발광부(EA1, EA2, EA3)에 대응하여 하나씩 구비될 수 있다.
또한, 뱅크(270)는 보조 컨택홀(270d)을 더 가진다. 보조 컨택홀(270d)은 제2 투명부(TA2)의 제1 및 제2 부분 사이에 위치하며 제1 보조 전극(214)과 중첩한다. 한편, 보조 컨택홀(270d)은 고전위 배선(216) 상부에는 형성되지 않는다.
보조 컨택홀(270d)은 X 방향을 따라 인접한 화소(P)마다 형성될 수 있다. 이 경우, 캐소드인 제2 전극과 제1 보조 전극(214) 사이의 전기적 접촉 면적을 증가시켜 접촉 특성을 향상시킬 수 있다. 이와 달리, 보조 컨택홀(270d)은 X 방향을 따라 인접한 두 화소(P)마다 형성될 수도 있다. 이 경우, 보조 컨택홀(270d)의 패터닝 과정에서 발생하는 불량을 줄일 수 있다.
이러한 뱅크(270)는 친수성의 제1 뱅크(272)와 소수성의 제2 뱅크(274)를 포함하며, 제2 뱅크(274)가 실질적으로 제1, 제2, 제3 개구부(270a, 270b, 270c)와 보조 컨택홀(270d)을 가진다.
X 방향을 따라 인접한 동일 색의 부화소 사이에는 제1 뱅크(272)가 위치하고, Y 방향을 따라 인접한 서로 다른 색의 부화소 사이에는 제2 뱅크(274)가 위치한다. 즉, X 방향을 따라 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에는 제1 뱅크(272)가 위치하고, Y 방향을 따라 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에는 제2 뱅크(274)가 위치한다. 또한, 제2 뱅크(274)는 발광부와 투명부 사이, 구체적으로, 제3 발광부(EA3)와 제1 투명부(TA1) 사이 및 제2 발광부(EA2)와 제2 투명부(TA2) 사이에도 위치한다. 게다가, 제2 뱅크(274)는 제1 투명부(TA1)와 제2 투명부(TA2) 사이에도 위치한다.
여기서, 제2 뱅크(274)는 보조 컨택홀(270d)에 대응하여 돌출부를 가진다. 이에 따라, 보조 컨택홀(270d)에 대응하는 대응하는 제1 개구부(270a)의 폭은 제1 발광부(EA1)에 대응하는 제1 개구부(270a)의 폭보다 작다.
한편, 제1 뱅크(272)는 제2 투명부(TA2)에도 위치한다. 이에 따라, 제1 발광부(EA1)의 발광층은 제2 투명부(TA2)까지 연장된다.
이러한 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서는, 제1 및 제3 개구부(270a, 270c)에 의해 동일 색의 부화소 간의 발광층이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층의 두께를 균일하게 할 수 있다. 이에 따라, 얼룩(mura)을 방지하여 표시장치의 화질 저하를 막을 수 있다.
이러한 본 발명의 제2 실시예에 따른 투명표시장치(2000)의 단면 구조를 도 9 내지 도 11에 도시한다.
도 9는 도 8의 IV-IV'선에 대응하는 단면도이고, 도 10은 도 8의 V-V'선에 대응하는 단면도이며, 도 11은 도 8의 VI-VI'선에 대응하는 단면도로, 도 8을 함께 참조하여 설명한다.
도 9와 도 10 및 도 11에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서는, 기판(200) 상에 발광부(EA1, EA2, EA3)와 투명부(TA1, TA2)를 포함하는 화소(P)가 정의된다. 여기서, 제1 및 제2 발광부(EA1, EA2)는 제3 발광부(EA3)보다 작은 폭을 가지며, 제1 및 제2 발광부(EA1, EA2)는 동일 폭을 가지거나 서로 다른 폭을 가진다.
제1 발광부(EA1)와 제2 투명부(TA2)는 제1 투명부(TA1)와 제2 발광부(EA2) 사이에 위치하고, 제2 투명부(TA2)는 제1 발광부(EA1)의 양측에 위치한다.
이러한 기판(200) 상의 제1 발광부(EA1)에는 제1 보조 전극(214)이 형성된다. 제1 보조 전극(214) 상부의 실질적으로 기판(200) 전면에 버퍼층(220)이 형성되며, 버퍼층(220) 상부의 제2 및 제3 발광부(EA2, EA3)에 대응하여 박막트랜지스터(Tr)가 형성된다. 구체적으로, 제1 및 제2 박막트랜지스터(Tr1, Tr2)는 제2 발광부(EA2)에 위치하고, 제3 박막트랜지스터(Tr3)는 제3 발광부(EA3)에 위치한다. 이와 달리, 제1 박막트랜지스터(Tr1)는 제3 발광부(EA3)에 위치할 수도 있다.
여기서, 제1, 제2, 제3 박막트랜지스터(Tr1, Tr2, Tr3)의 각각은 도 3에 도시된 박막트랜지스터(Tr)와 동일한 구성을 가질 수 있다.
이어, 박막트랜지스터(Tr) 상부의 실질적으로 기판(200) 전면에는 보호층(250)과 오버코트층(255)이 순차적으로 형성되고, 오버코트층(255) 상부의 각 부화소의 발광부(EA1, EA2, EA3)에는 제1 전극(260)이 형성된다.
도시하지 않았지만, 버퍼층(220)과 보호층(250) 사이에는 적어도 하나의 절연층이 더 형성될 수 있다.
오버코트층(255)은 보호층(250)과 함께 박막트랜지스터(Tr)의 일부, 즉, 드레인 전극을 노출하는 드레인 컨택홀(255a)을 가지며, 제1 전극(260)은 드레인 컨택홀(255a)을 통해 박막트랜지스터(Tr)의 드레인 전극과 접촉한다.
여기서, 제1 발광부(EA1)의 제1 전극(260)은 제2 발광부(EA2)의 제1 박막트랜지스터(Tr1)와 전기적으로 연결된다. 즉, 제1 보조 전극(214)이 형성되는 제1 발광부(EA1)에는 커플링을 방지하기 위해 박막트랜지스터가 형성되지 않으며, 제1 박막트랜지스터(Tr1)는 제2 또는 제3 발광부(EA2, EA3)에 형성된다. 이러한 제1 발광부(EA1)의 제1 전극(260)은 제2 투명부(TA2)와 제2 또는 제3 발광부(EA2, EA3) 사이에서 별도의 컨택홀 및/또는 패턴을 통해 제1 박막트랜지스터(Tr1)와 연결될 수 있다. 이와 달리, 제1 발광부(EA1)의 제1 전극(260)은 제2 또는 제3 발광부(EA2, EA3)에서 제1 박막트랜지스터(Tr1)와 연결될 수도 있다.
한편, 오버코트층(255) 상부의 제2 발광부(EA2)와 제2 투명부(TA2) 사이에는 제1 전극(260)과 동일 물질로 연결 패턴(262)이 형성된다. 구체적으로, 연결 패턴(262)은 제2 투명부(TA2)의 제2 부분과 제2 발광부(EA2) 사이에 위치한다. 이러한 연결 패턴(262)은 제1 보조 전극(214)과 중첩한다.
오버코트층(255)은 제1 보조 전극(214)에 대응하여 컨택홀(255c)을 가지며, 연결 패턴(262)은 컨택홀(255c)을 통해 제1 보조 전극(214)과 전기적으로 연결된다. 여기서, 컨택홀(255c)이 보호층(250)과 버퍼층(220)에도 형성된 것으로 도시되었으나, 이에 제한되지 않는다. 이와 달리, 연결 패턴(262)과 제1 보조 전극(214) 사이에는 제2 보조 전극(도시하지 않음)이 더 형성될 수 있고, 이 경우, 컨택홀(255c)은 오버코트층(255)과 보호층(250)에만 형성될 수 있으며, 버퍼층(220)은 제2 보조 전극을 노출하는 다른 컨택홀을 가질 수 있다.
다음, 제1 전극(260)과 연결 패턴(262) 상부에는 뱅크(270)가 형성된다. 이러한 뱅크(270)는 제1 발광부(EA1)와 제2 투명부(TA2)에 대응하는 제1 개구부(270a)와, 제1 투명부(TA1)에 대응하는 제2 개구부(270b), 그리고 제2 및 제3 발광부(EA2, EA3)의 각각에 대응하는 제3 개구부(270d)를 가진다. 또한, 뱅크(270)는 제2 발광부(EA2)와 제2 투명부(TA2) 사이, 보다 상세하게는, 제2 발광부(EA2)와 제2 투명부(TA2)의 제2 부분 사이에, 제1 보조 전극(214)에 대응하는 보조 컨택홀(270d)을 가진다.
제1 개구부(270a)를 통해 제1 발광부(EA1)의 제1 전극(260)이 노출되고, 제2 개구부(270b)를 통해 제1 투명부(TA1)의 오버코트층(255)의 상면이 노출되며, 제3 개구부(270c)를 통해 제2 및 제3 발광부(EA2, EA3) 각각의 제1 전극(260)이 노출된다. 또한, 보조 컨택홀(270d)을 통해 연결 패턴(262)이 노출된다.
뱅크(270)는 친수성의 제1 뱅크(272)와 소수성의 제2 뱅크(274)를 포함한다.
이때, 제1 뱅크(272)는 인접한 동일 색의 부화소 사이 및 인접한 서로 다른 색의 부화소 사이에 형성된다. 반면, 제2 뱅크(274)는 인접한 서로 다른 색의 부화소 사이에만 형성되며, 인접한 동일 색의 부화소 사이에 위치하는 제1 뱅크(272)를 노출한다. 이에 따라, 제2 뱅크(274)는 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에 형성되고, 제1 뱅크(272)는 인접한 제3 발광부(EA3) 사이에 형성된다. 도시하지 않았지만, 제1 뱅크(272)는 인접한 제1 발광부(EA1) 사이 및 인접한 제2 발광부(EA2) 사이에도 형성된다.
또한, 제2 뱅크(274)는 인접한 제1 투명부(TA1)와 제2 투명부(TA2) 사이 및 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에도 형성된다.
한편, 제1 뱅크(272)는 제2 투명부(TA2)에도 형성된다. 또한, 제1 뱅크(272)는 제2 뱅크(274) 하부에도 형성될 수 있다. 이에 따라, 제1 뱅크(272)는 인접한 제1, 제2, 제3 발광부(EA1, EA2, EA3) 사이에 형성되고, 인접한 제1 투명부(TA1)와 제2 투명부(TA2) 사이 및 인접한 제2 투명부(TA2)와 제2 발광부(EA2) 사이에도 형성된다.
제1 및 제3 개구부(270a, 270c)를 통해 노출된 제1 전극(260) 상부에는 발광층(280)이 형성된다. 발광층(280)은 제1, 제2, 제3 발광부(EA1, EA2, EA3)에 각각 대응하는 적, 녹, 청색 발광층(280r, 280g, 280b)를 포함한다. 적색 발광층(280r)은 제1 발광부(EA1) 뿐만 아니라, 제2 투명부(TA2)에도 형성된다.
적, 녹, 청색 발광층(280r, 280g, 280b)은 서로 다른 두께를 가진다. 일례로, 녹색 발광층(180g)의 두께가 적색 발광층(180r)의 두께보다 작고 청색 발광층(280b)의 두께보다 크다.
여기서, 발광층(280)은 인접한 동일 색의 부화소 사이에서 노출된 제1 뱅크(272) 상부에도 형성되며, 제1 뱅크(272) 상부의 발광층(280)은 인접한 제1 전극(260) 상부의 발광층(280)과 연결되어 일체로 형성된다. 즉, 도 11에 도시한 바와 같이, 제3 발광부(EA3) 사이의 제1 뱅크(272) 상부에 청색 발광층(280b)이 형성되어, 제1 뱅크(272) 상부에 청색 발광층(280b)은 인접한 제3 발광부(EA3)의 청색 발광층(280b)과 연결되어 일체로 형성된다.
이러한 발광층(280)은 용액 공정을 통해 형성된다. 여기서, 동일 색의 부화소 열에 대응하여 서로 다른 노즐을 통해 적하된 용액은 서로 연결되며, 이러한 용액을 건조하여 발광층(280)을 형성한다. 이에 따라, 노즐 간의 적하량 편차를 최소화하며, 각 부화소에 형성되는 박막 두께를 균일하게 할 수 있다.
이때, 가장 작은 폭을 가지는 제1 발광부(EA1)에 형성되며 가장 두꺼운 두께를 가지는 적색 발광층(280r)은 제1 발광부(EA1) 뿐만 아니라 제2 투명부(TA2)에도 형성됨으로써, 용액이 적하되는 영역을 충분히 확보할 수 있다. 따라서, 적색 발광층(280r)과 녹색 발광층(280g) 사이의 혼색을 방지할 수 있다.
다음, 발광층(280) 상부에는 제2 전극(290)이 형성된다. 제1 전극(260)과 발광층(280) 및 제2 전극(290)은 발광다이오드(De)를 구성한다.
여기서, 제2 전극(290)은 실질적으로 기판(200) 전면, 보다 상세하게는, 다수의 화소가 구비되는 표시영역 전면에 형성된다. 즉, 제2 전극(290)은 제1, 제2, 제3 발광부(EA1, EA2, EA3)와 제1 및 제2 투명부(TA1, TA2) 모두에 형성되고, 뱅크(270)의 상부에도 형성된다.
이러한 제2 전극(290)은 보조 컨택홀(270d)을 통해 제1 보조 전극(214)과 전기적으로 연결된다. 구체적으로, 제2 전극(290)은 보조 컨택홀(270d)을 통해 연결 패턴(262)과 전기적으로 연결되고, 연결 패턴(262)은 컨택홀(255c)을 통해 제1 보조 전극(214)과 전기적으로 연결된다. 이에 따라, 제2 전극(290)은 연결 패턴(262)을 통해 제1 보조 전극(214)과 전기적으로 연결된다. 여기서, 제2 전극(290)은 연결 패턴과 직접 접촉할 수 있다.
또한, 제2 전극(290)은 제1 투명부(TA1)에서 제2 개구부(270b)를 통해 노출된 오버코트층(255)과 접촉한다.
이러한 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서, 제2 투명부(TA2)에는 제1 투명부(TA1)에 비해 제1 뱅크(272)와 발광층(280)이 더 형성된다. 이에 따라, 제1 투명부(TA1)의 투과율은 제2 투명부(TA2)의 투과율보다 높다.
이와 같이, 본 발명의 제2 실시예에 따른 투명표시장치(2000)는 하나의 화소(P)가 발광부(EA)와 투명부(TA)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서는 발광층(280)의 적어도 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제2 실시예에 따른 투명표시장치(2000)는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(290)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되어 저항이 높아지게 되는데, 연결 패턴(262)을 통해 제2 전극(290)을 제1 보조 전극(214)과 전기적으로 연결함으로써 제2 전극(290)의 저항을 낮출 수 있다.
또한, 본 발명의 제2 실시예에 따른 투명표시장치(2000)에서는, 동일 색의 부화소 간의 발광층(280)이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층(280)의 두께를 균일하게 할 수 있다.
또한, 가장 작은 면적을 가지는 제1 발광부(EA1)의 양측에 제2 투명부(TA2)를 구비하여, 가장 두꺼운 두께를 가지는 제1 발광부(EA1)의 발광층(280r)이 제2 투명부(TA2)까지 연장되도록 함으로써, 제1 발광부(EA1)와 제2 발광부(EA2) 사이의 혼색을 방지할 수 있다.
또한, 제1 보조 전극(214)을 제1 발광부(EA1) 하부에 배치하여, 제1 보조 전극(214)의 폭을 증가시킬 수 있으므로, 제2 전극(290)의 저항을 더욱 낮출 수 있다. 게다가, 보조 컨택홀(270d)의 면적을 증가시킬 수 있으므로, 제2 전극(290)과 연결 패턴(262)의 접촉 면적을 증가시켜 접촉 특성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판 160: 제1 전극
162: 연결 패턴 170: 뱅크
170a, 170b, 170c : 제1, 제2, 제3 개구부
170d: 보조 컨택홀 180: 발광층
190: 제2 전극 De: 발광다이오드
EA1, EA2, EA3: 제1, 제2, 제3 발광부
TA1, TA2: 제1, 제2 투명부

Claims (14)

  1. 제1 방향을 따라 배치된 제1, 제2, 제3 발광부와 제1 및 제2 투명부를 포함하는 화소가 정의된 기판과;
    상기 제1, 제2, 제3 발광부의 각각에 구비되고, 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드와;
    상기 제1 방향에 수직한 제2 방향을 따라 연장되고 상기 제2 전극과 전기적으로 연결되는 보조 전극
    을 포함하며,
    상기 제1 발광부와 상기 보조 전극은 상기 제1 투명부와 상기 제2 발광부 사이에 위치하고, 상기 제2 투명부는 상기 제1 발광부와 상기 제2 발광부 사이에 위치하는 제1 부분을 포함하며,
    상기 제1 투명부는 상기 제2 투명부보다 높은 투과율을 가지는 투명표시장치.
  2. 제1항에 있어서,
    상기 제1 발광부의 발광층은 상기 제2 투명부까지 연장되는 투명표시장치.
  3. 제1항에 있어서,
    상기 보조 전극은 상기 제2 투명부와 상기 제2 발광부 사이에 위치하는 투명표시장치.
  4. 제1항에 있어서,
    상기 제2 발광부는 상기 제1 발광부보다 크고 상기 제3 발광부보다 작은 면적을 가지는 투명표시장치.
  5. 제1항에 있어서,
    상기 제2 투명부는 상기 제1 발광부와 상기 제1 투명부 사이에 위치하는 제2 부분을 더 포함하는 투명표시장치.
  6. 제5항에 있어서,
    상기 제2 방향을 따라 상기 제2 부분의 길이가 상기 제1 부분의 길이보다 긴 투명표시장치.
  7. 제1항에 있어서,
    제1, 제2, 제3 개구부와 보조 컨택홀을 가지는 뱅크를 더 포함하며,
    상기 제1 개구부는 상기 제1 발광부와 상기 제2 투명부에 대응하고, 상기 제2 개구부는 상기 제1 투명부에 대응하며, 상기 제3 개구부는 상기 제2 및 제3 발광부의 각각에 대응하고, 상기 보조 컨택홀은 상기 보조 전극에 대응하는 투명표시장치.
  8. 제7항에 있어서,
    상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 투명표시장치.
  9. 제7항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어지는 투명표시장치.
  10. 제7항에 있어서,
    상기 제2 방향을 따라 인접한 발광부의 발광층은 서로 연결되어 일체로 이루어지는 투명표시장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결되는 투명표시장치.
  12. 제1항에 있어서,
    상기 제1 전극과 동일 물질로 동일층에 형성되는 연결 패턴을 더 포함하며,
    상기 제2 전극은 상기 연결 패턴을 통해 상기 보조 전극과 전기적으로 연결되는 투명표시장치.
  13. 제1항에 있어서,
    상기 보조 전극은 상기 제1 발광부와 중첩하는 투명표시장치.
  14. 제13항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 발광부의 제1 전극과 연결되는 상기 적어도 하나의 박막트랜지스터는 상기 제2 발광부 또는 상기 제3 발광부에 위치하는 투명표시장치.
KR1020200184998A 2020-12-28 2020-12-28 투명표시장치 KR20220093874A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200184998A KR20220093874A (ko) 2020-12-28 2020-12-28 투명표시장치
US17/513,590 US11839108B2 (en) 2020-12-28 2021-10-28 Transparent display device
CN202111306254.2A CN114695445A (zh) 2020-12-28 2021-11-05 透明显示装置
JP2021189189A JP7410918B2 (ja) 2020-12-28 2021-11-22 透明表示装置
DE102021134453.0A DE102021134453A1 (de) 2020-12-28 2021-12-23 Transparente Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200184998A KR20220093874A (ko) 2020-12-28 2020-12-28 투명표시장치

Publications (1)

Publication Number Publication Date
KR20220093874A true KR20220093874A (ko) 2022-07-05

Family

ID=81972249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200184998A KR20220093874A (ko) 2020-12-28 2020-12-28 투명표시장치

Country Status (5)

Country Link
US (1) US11839108B2 (ko)
JP (1) JP7410918B2 (ko)
KR (1) KR20220093874A (ko)
CN (1) CN114695445A (ko)
DE (1) DE102021134453A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102613734B1 (ko) * 2018-12-24 2023-12-13 엘지디스플레이 주식회사 유기발광 표시장치
CN117580389A (zh) * 2022-08-03 2024-02-20 华为技术有限公司 显示面板、显示面板的制备方法及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097338B1 (ko) 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
CN103500752A (zh) 2013-09-27 2014-01-08 京东方科技集团股份有限公司 一种oled像素结构和oled显示装置
KR102290785B1 (ko) 2014-11-18 2021-08-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105633297B (zh) * 2014-11-25 2018-04-20 乐金显示有限公司 透视有机发光显示装置及其制造方法
KR102475504B1 (ko) * 2015-08-20 2022-12-09 엘지디스플레이 주식회사 투명표시패널 및 이를 포함하는 투명표시장치
KR102520708B1 (ko) 2016-03-29 2023-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치
EP4380340A2 (en) 2016-04-29 2024-06-05 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20180077855A (ko) 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조 방법
CN109937443A (zh) 2016-11-10 2019-06-25 株式会社半导体能源研究所 显示装置及显示装置的驱动方法
KR102448843B1 (ko) 2017-12-29 2022-09-28 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
JP7179517B2 (ja) 2018-03-01 2022-11-29 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
KR20200073599A (ko) 2018-12-14 2020-06-24 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
DE102021134453A1 (de) 2022-06-30
JP2022104551A (ja) 2022-07-08
US11839108B2 (en) 2023-12-05
US20220208865A1 (en) 2022-06-30
CN114695445A (zh) 2022-07-01
JP7410918B2 (ja) 2024-01-10

Similar Documents

Publication Publication Date Title
US11398535B2 (en) Electroluminescent display device with bank between same color sub-pixels
US11605681B2 (en) Electroluminescent display device
CN111326549B (zh) 电致发光显示装置及其制造方法
US11063097B2 (en) Transparent display device
CN111384111B (zh) 电致发光显示装置
US11903235B2 (en) Transparent display device
US11631724B2 (en) Electroluminescent display device with uneven pattern in non-display area
JP7410918B2 (ja) 透明表示装置
US11864440B2 (en) Electroluminescent display device
KR20210071368A (ko) 전계발광 표시장치
US11658205B2 (en) Electroluminescent display device
KR20210072451A (ko) 전계발광 표시장치
US20220173352A1 (en) Electroluminescent display device
CN113130565A (zh) 电致发光显示装置
KR20210083679A (ko) 전계발광 표시장치
US11825693B2 (en) Transparent display device
KR20220076081A (ko) 전계발광 표시장치
KR20230086182A (ko) 전계발광 표시장치 및 그 제조 방법
KR20230089304A (ko) 발광 표시장치