KR20220092296A - Display panel and display device - Google Patents

Display panel and display device Download PDF

Info

Publication number
KR20220092296A
KR20220092296A KR1020200183930A KR20200183930A KR20220092296A KR 20220092296 A KR20220092296 A KR 20220092296A KR 1020200183930 A KR1020200183930 A KR 1020200183930A KR 20200183930 A KR20200183930 A KR 20200183930A KR 20220092296 A KR20220092296 A KR 20220092296A
Authority
KR
South Korea
Prior art keywords
pad
node
gate
common
display area
Prior art date
Application number
KR1020200183930A
Other languages
Korean (ko)
Inventor
고경태
신승목
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200183930A priority Critical patent/KR20220092296A/en
Publication of KR20220092296A publication Critical patent/KR20220092296A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Embodiments of the present invention relate to a display panel and a display device and, more specifically, to a display panel and a display device that can integrally drive a plurality of common electrodes, so it is possible to share components with a touch display device.

Description

표시 패널 및 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE}DISPLAY PANEL AND DISPLAY DEVICE

본 발명의 실시예들은 표시 패널 및 표시 장치에 관한 것이다.Embodiments of the present invention relate to a display panel and a display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 다양한 종류의 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 유기발광표시장치 등과 같은 여러 가지 표시 장치가 활용되고 있다. As the information society develops, demands for various types of display devices for displaying images are increasing in various forms, and in recent years, various display devices such as liquid crystal displays and organic light emitting display devices have been utilized.

이러한 표시 장치는, 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자가 손쉽게 정보를 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공한다. Such a display device provides a touch-based input method that allows a user to easily input information by breaking away from a conventional input method such as a button, a keyboard, and a mouse.

이러한 터치 기반의 입력 방식을 제공할 수 있는 터치 표시 장치를 제공하기 위해서는, 터치 표시 장치에 적용될 수 있는 패널을 새롭게 디자인해야 한다. In order to provide a touch display device capable of providing such a touch-based input method, a panel applicable to the touch display device needs to be newly designed.

본 발명의 실시예들은 다수 개의 공통 전극들을 일체로서 구동할 수 있는 표시 패널 및 표시 장치를 제공할 수 있다.Embodiments of the present invention may provide a display panel and a display device capable of driving a plurality of common electrodes integrally.

또한, 본 발명의 실시예들은 표시 패널에 사용되는 기판(SUB)의 디자인 변경을 최소화하여 터치 표시 장치에 적용할 수 있는 표시 패널 및 표시 장치를 제공할 수 있다.In addition, embodiments of the present invention may provide a display panel and a display device applicable to a touch display device by minimizing a design change of a substrate SUB used for a display panel.

일 측면에서, 본 발명의 실시예들은 표시 영역에 배치된 다수의 공통 전극들, 표시 영역 이외의 비-표시 영역에 위치하고, 소스 노드 또는 드레인 노드가 다수의 공통 전극들과 전기적으로 연결되는 다수의 제어 트랜지스터들, 비-표시 영역에 위치하고, 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 게이트 전압 패드, 및 다수의 제어 트랜지스터들이 턴-온 되어 있는 동안 다수의 공통 전극들에 공통 전압을 인가하여 다수의 공통 전극들을 일체로서 구동하는 공통 전압 패드를 포함하는 표시 패널을 제공할 수 있다. In one aspect, embodiments of the present invention provide a plurality of common electrodes disposed in a display area, a plurality of common electrodes disposed in a non-display area other than the display area, and a source node or a drain node electrically connected to the plurality of common electrodes. Control transistors, a gate voltage pad positioned in the non-display region for applying a turn-on level gate voltage to the gate nodes of the plurality of control transistors, and a plurality of common electrodes while the plurality of control transistors are turned on A display panel including a common voltage pad for integrally driving a plurality of common electrodes by applying a common voltage to the display panel may be provided.

본 발명의 실시예들에 따른 상기 표시 패널은, 다수의 제어 트랜지스터들, 게이트 전압 패드 및 공통 전압 패드가 구비된 기판을 더 포함하고, 기판은, 다수의 제어 트랜지스터들의 드레인 노드 또는 소스 노드와 제1 노드에서 연결되고, 공통 전압 패드와 전기적으로 연결되는 제1 노드 연결 라인, 다수의 제어 트랜지스터들의 게이트 노드와 제2 노드에서 연결되고, 게이트 전압 패드와 전기적으로 연결되는 제2 노드 연결 라인이 구비된 표시 패널을 제공할 수 있다. The display panel according to embodiments of the present invention further includes a substrate including a plurality of control transistors, a gate voltage pad, and a common voltage pad, wherein the substrate includes a drain node or a source node of the plurality of control transistors. A first node connecting line connected at the first node and electrically connected to the common voltage pad, and a second node connecting line connected at the gate node and the second node of the plurality of control transistors and electrically connected to the gate voltage pad are provided. A displayed display panel may be provided.

본 발명의 실시예들에 따른 표시 패널은, 공통 전압 패드 및 게이트 전압 패드가 배치되는 패드부를 더 포함하고, 다수의 제어 트랜지스터들은 표시 패널의 일측인 제1 비-표시 영역에 위치하며, 패드부는 제1 비-표시 영역으로부터 표시 영역을 사이에 두고 제1 비-표시 영역의 맞은편인 제2 비-표시 영역에 위치하는 표시 패널을 제공할 수 있다. The display panel according to the embodiments of the present invention further includes a pad portion in which a common voltage pad and a gate voltage pad are disposed, the plurality of control transistors are located in a first non-display area that is one side of the display panel, and the pad portion The display panel may be located in a second non-display area opposite to the first non-display area with the display area interposed therebetween from the first non-display area.

본 발명의 실시예들에 따른 표시 패널은, 적어도 두 개의 패드부를 포함하고, 적어도 두 개의 패드부에는 각각 공통 전압 패드가 배치되며, 제1 노드 연결 라인의 일측은 적어도 두 개의 패드부 중 어느 하나의 공통 전압 패드와 연결되고, 제1 노드 연결 라인의 타측은 적어도 두 개의 패드부 중 다른 하나의 공통 전압 패드와 연결되는 표시 패널을 제공할 수 있다. A display panel according to embodiments of the present invention includes at least two pad parts, a common voltage pad is disposed on each of the at least two pad parts, and one side of the first node connection line is at least one of the two pad parts. The display panel may be connected to the common voltage pad of , and the other end of the first node connection line may be connected to the other common voltage pad of the at least two pad units.

본 발명의 실시예들에 따른 표시 패널은, 적어도 두 개의 패드부에는 각각 게이트 전압 패드가 배치되며, 제2 노드 연결 라인의 일측은 적어도 두 개의 패드부 중 어느 하나의 게이트 전압 패드와 연결되고, 제2 노드 연결 라인의 타측은 적어도 두 개의 패드부 중 다른 하나의 게이트 전압 패드와 연결되는 표시 패널을 제공할 수 있다. In the display panel according to embodiments of the present invention, a gate voltage pad is disposed on each of at least two pad parts, and one side of the second node connection line is connected to any one of the at least two pad parts, The other side of the second node connection line may provide a display panel connected to the other gate voltage pad among the at least two pad parts.

본 발명의 실시예들에 따른 표시 패널은, 적어도 두 개의 패드부는, 각각 제2 비-표시 영역에 위치하며, 제1 노드 연결 라인은 기판 상에서 라인 온 글래스 방식으로 구비되어, 어느 하나의 공통 전압 패드로부터 연장되어 다수의 제어 트랜지스터들과 제1 노드에서 연결되고 다른 하나의 공통 전압 패드까지 연결되어 표시 영역을 둘러싸는 형태로 구비되며, 제2 노드 연결 라인은 기판 상에서 라인 온 글래스 방식으로 구비되어, 어느 하나의 게이트 전압 패드로부터 연장되어 다수의 제어 트랜지스터들과 제2 노드에서 연결되고 다른 하나의 게이트 전압 패드까지 연결되어 표시 영역을 둘러싸는 형태로 구비된 표시 패널을 제공할 수 있다. In the display panel according to the exemplary embodiment of the present invention, at least two pad parts are positioned in the second non-display area, respectively, and the first node connection line is provided on a substrate in a line-on-glass manner, so that any one common voltage It extends from the pad and is connected to a plurality of control transistors at the first node and connected to another common voltage pad to surround the display area, and the second node connection line is provided on the substrate in a line-on-glass manner. , extending from one gate voltage pad and connected to a plurality of control transistors at the second node and connected to the other gate voltage pad to surround the display area may be provided.

본 발명의 실시예들에 따른 표시 패널은, 다수의 공통 전극들은 다수의 제어 트랜지스터들의 소스 노드 또는 드레인 노드와 제3 노드에서 연결되어 공통 전압을 인가받고, 기판은, 제3 노드로부터 연장되어 제2 비-표시 영역의 방향으로 연장되는 다수의 제3 노드 연결 라인들을 더 포함하는 표시 패널을 제공할 수 있다. In the display panel according to the exemplary embodiments of the present invention, a plurality of common electrodes are connected to a source node or a drain node of a plurality of control transistors at a third node to receive a common voltage, and the substrate may extend from the third node to receive a third node. 2 The display panel may further include a plurality of third node connection lines extending in the direction of the non-display area.

본 발명의 실시예들에 따른 표시 패널은, 어느 하나의 공통 전압 패드와 다른 하나의 다른 하나의 공통 전압 패드에는 동일한 전압이 인가되어 다수의 공통 전극들은 일체로서 구동되는 표시 패널을 제공할 수 있다. The display panel according to the embodiments of the present invention may provide a display panel in which the same voltage is applied to one common voltage pad and the other common voltage pad, so that a plurality of common electrodes are integrally driven. .

본 발명의 실시예들에 따른 표시 패널은, 어느 하나의 게이트 전압 패드와 다른 하나의 게이트 전압 패드는 제2 노드 연결 라인에 동일한 전압을 인가하여 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 표시 패널을 제공할 수 있다. In the display panel according to the exemplary embodiments of the present invention, one gate voltage pad and the other gate voltage pad apply the same voltage to the second node connection line to have a turn-on level of the gate node of the plurality of control transistors. A display panel to which a gate voltage is applied may be provided.

본 발명의 실시예들에 따른 표시 패널은, 제1 노드 연결 라인의 일측은 공통 전압 패드와 전기적으로 연결되고, 타측은 저전위 전원과 연결되며, 제2 노드 연결 라인의 일측은 게이트 전압 패드와 전기적으로 연결되고, 타측은 저전위 전원과 연결되는 표시 패널을 제공할 수 있다. In the display panel according to embodiments of the present invention, one side of the first node connection line is electrically connected to a common voltage pad, the other side is connected to a low potential power source, and one side of the second node connection line is connected to a gate voltage pad and a gate voltage pad. The display panel may be electrically connected and the other end may be connected to a low potential power source.

본 발명의 실시예들에 따른 표시 패널은, 표시 영역에 다수의 데이터 라인들, 다수의 게이트 라인들 및 다수의 서브 픽셀들을 더 포함하고, 다수의 공통 전극들은 다수의 서브 픽셀들 중 적어도 하나의 서브 픽셀과 중첩되는 영역에 위치하는 표시 패널을 제공할 수 있다. A display panel according to embodiments of the present invention may further include a plurality of data lines, a plurality of gate lines, and a plurality of sub-pixels in a display area, and the plurality of common electrodes may be selected from at least one of the plurality of sub-pixels. It is possible to provide a display panel positioned in an area overlapping with the sub-pixels.

본 발명의 실시예들에 따른 표시 패널은, 다수의 공통 전극들과 절연되어 기판에 구비되는 더미 패드를 더 포함하는 표시 패널을 제공할 수 있다. The display panel according to the embodiments of the present invention may provide a display panel that further includes a dummy pad provided on a substrate insulated from the plurality of common electrodes.

본 발명의 실시예들은 표시 영역에 배치된 다수의 공통 전극들, 표시 영역 이외의 비-표시 영역에 위치하고, 소스 노드 또는 드레인 노드가 다수의 공통 전극들과 전기적으로 연결되는 다수의 제어 트랜지스터들, 비-표시 영역에 위치하고, 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 게이트 전압 패드, 및 다수의 제어 트랜지스터들이 턴-온 되어 있는 동안 다수의 공통 전극들에 공통 전압을 인가하여 다수의 공통 전극들을 일체로서 구동하는 공통 전압 패드를 포함하는 표시 패널, 및 표시 패널에 배치된 다수의 데이터 라인들을 구동하기 위한 데이터 구동부, 표시 패널에 배치된 다수의 게이트 라인들을 구동하기 위한 게이트 구동부, 데이터 구동부 및 게이트 구동부의 구동 타이밍을 제어하는 디스플레이 컨트롤러, 및 공통 전압 패드에 인가되는 전압과 게이트 전압 패드에 인가되는 전압을 생성하는 파워 관리 집적 회로를 포함하는 표시 장치를 제공할 수 있다.Embodiments of the present invention include a plurality of common electrodes disposed in a display area, a plurality of control transistors positioned in a non-display area other than the display area, and a source node or a drain node electrically connected to the plurality of common electrodes; A gate voltage pad positioned in the non-display area for applying a turn-on level gate voltage to the gate nodes of the plurality of control transistors, and a common voltage applied to the plurality of common electrodes while the plurality of control transistors are turned on A display panel including a common voltage pad for driving a plurality of common electrodes integrally by applying the application, a data driver for driving a plurality of data lines disposed on the display panel, and a plurality of gate lines for driving a plurality of gate lines disposed on the display panel A display device including a gate driver, a data driver, and a display controller for controlling driving timing of the gate driver, and a power management integrated circuit for generating a voltage applied to a common voltage pad and a voltage applied to the gate voltage pad may be provided. .

본 발명의 실시예들에 따른 표시 장치는, 표시 패널은 패드부에 다수의 제어 트랜지스터들, 게이트 전압 패드 및 공통 전압 패드가 구비된 기판을 포함하고, 기판은, 다수의 제어 트랜지스터들의 드레인 노드 또는 소스 노드와 제1 노드에서 연결되고, 공통 전압 패드와 전기적으로 연결되는 제1 노드 연결 라인, 다수의 제어 트랜지스터들의 게이트 노드와 제2 노드에서 연결되고, 게이트 전압 패드와 전기적으로 연결되는 제2 노드 연결 라인이 구비된 표시 장치를 제공할 수 있다. In a display device according to embodiments of the present invention, a display panel includes a substrate including a plurality of control transistors, a gate voltage pad, and a common voltage pad in a pad portion, and the substrate includes a drain node or a drain node of the plurality of control transistors. A first node connection line connected to the source node and the first node and electrically connected to the common voltage pad, a second node connected to the gate node and the second node of the plurality of control transistors and electrically connected to the gate voltage pad A display device having a connection line may be provided.

본 발명의 실시예들에 따른 표시 장치는, 다수의 공통 전극들에 인가되는 공통 전압을 출력하는 공통 전압 출력부 및 다수의 제어 트랜지스터들의 게이트 노드에 인가되는 공통 전압을 축겨하는 공통 전압 출력부 및 다수의 제어 트랜지스터들의 게이트 노드에 인가되는 턴-온 레벨의 게이트 전압을 출력하는 게이트 전압 출력부가 구비된 인쇄회로기판, 및 일측은 패드부에 부착되고, 타측은 인쇄회로기판에 부착되어 패드부와 인쇄회로기판을 전기적으로 연결하는 회로를 더 포함하고, 공통 전압 출력부는 회로를 통해 공통 전압 패드와 전기적으로 연결되며, 게이트 전압 출력부는 회로를 통해 게이트 전압 패드와 전기적으로 연결되는 표시 장치를 제공할 수 있다.A display device according to example embodiments includes a common voltage output unit outputting a common voltage applied to a plurality of common electrodes and a common voltage output unit configured to receive a common voltage applied to gate nodes of a plurality of control transistors; A printed circuit board provided with a gate voltage output unit for outputting a turn-on level gate voltage applied to the gate node of the plurality of control transistors, and one side attached to the pad unit and the other side attached to the printed circuit board to form a pad unit A display device further comprising a circuit electrically connecting the printed circuit board, wherein the common voltage output unit is electrically connected to the common voltage pad through the circuit, and the gate voltage output unit is electrically connected to the gate voltage pad through the circuit. can

본 발명의 실시예들에 의하면, 다수 개의 공통 전극들을 일체로서 구동할 수 있는 표시 패널 및 표시 장치를 제공할 수 있다. According to embodiments of the present invention, it is possible to provide a display panel and a display device capable of driving a plurality of common electrodes integrally.

또한, 본 발명의 실시예들에 의하면, 표시 패널에 사용되는 기판(SUB)의 디자인 변경을 최소화하여 터치 표시 장치에 적용할 수 있는 표시 패널 및 표시 장치를 제공할 수 있다.Further, according to embodiments of the present invention, it is possible to provide a display panel and a display device applicable to a touch display device by minimizing a design change of the substrate SUB used in the display panel.

도 1은 본 발명의 실시예들에 따른 표시 장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치의 시스템 구현 예시도이다.
도 3은 본 발명에 따른 표시 패널의 실시예를 나타내는 도면이다.
도 4는 본 발명의 실시예들에 따른 표시 장치의 공통 전극에 공통 전압이 인가되는 실시예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들에 따른 표시 장치에서 표시 패널에 회로 필름이 결합되는 모습을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 표시 패널의 다른 실시예를 나타내는 도면이다. 1 is a system configuration diagram of a display device according to embodiments of the present invention.
2 is an exemplary diagram of a system implementation of a display device according to embodiments of the present invention.
3 is a diagram illustrating an embodiment of a display panel according to the present invention.
4 is a view for explaining an embodiment in which a common voltage is applied to a common electrode of a display device according to embodiments of the present invention.
5 is a view for explaining a state in which a circuit film is coupled to a display panel in a display device according to an exemplary embodiment of the present invention.
6 is a diagram illustrating another exemplary embodiment of a display panel according to the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted. When "includes", "having", "consisting of", etc. mentioned in this specification are used, other parts may be added unless "only" is used. When a component is expressed in the singular, it may include a case in which the plural is included unless otherwise explicitly stated.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다. In the description of the positional relationship of the components, when it is described that two or more components are "connected", "coupled" or "connected", two or more components are directly "connected", "coupled" or "connected" ", but it will be understood that two or more components and other components may be further "interposed" and "connected," "coupled," or "connected." Here, other components may be included in one or more of two or more components that are “connected”, “coupled” or “connected” to each other.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the description of the temporal flow relationship related to the components, the operation method or the production method, for example, the temporal precedence relationship such as "after", "after", "after", "before", etc. Alternatively, when a flow precedence relationship is described, it may include a case where it is not continuous unless "immediately" or "directly" is used.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.On the other hand, when numerical values or corresponding information (eg, level, etc.) for a component are mentioned, even if there is no separate explicit description, the numerical value or the corresponding information is based on various factors (eg, process factors, internal or external shock, Noise, etc.) may be interpreted as including an error range that may occur.

도 1은 본 발명의 실시예들에 따른 표시 장치(100)의 시스템 구성도이다. 1 is a system configuration diagram of a display device 100 according to embodiments of the present invention.

도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는 표시 패널(110)과, 표시 패널(110)을 구동하기 위한 구동 회로를 포함할 수 있다. Referring to FIG. 1 , a display device 100 according to example embodiments may include a display panel 110 and a driving circuit for driving the display panel 110 .

구동 회로는 데이터 구동부(120) 및 게이트 구동부(130) 등을 포함할 수 있으며, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하는 디스플레이 컨트롤러(140)를 더 포함할 수 있다. The driving circuit may include the data driver 120 and the gate driver 130 , and may further include a display controller 140 controlling the data driver 120 and the gate driver 130 .

표시 패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함할 수 있다. 표시 패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과 연결된 다수의 서브 픽셀(SP)을 포함할 수 있다.The display panel 110 may include a substrate SUB and signal lines such as a plurality of data lines DL and a plurality of gate lines GL disposed on the substrate SUB. The display panel 110 may include a plurality of sub-pixels SP connected to a plurality of data lines DL and a plurality of gate lines GL.

표시 패널(110)은 영상이 표시되는 표시 영역(DA)과, 영상이 표시되지 않는 비-표시 영역(NDA)을 포함할 수 있다. 표시 패널(110)에서, 표시 영역(DA)에는 이미지를 표시하기 위한 다수의 서브 픽셀(SP)이 배치될 수 있다. The display panel 110 may include a display area DA in which an image is displayed and a non-display area NDA in which an image is not displayed. In the display panel 110 , a plurality of sub-pixels SP for displaying an image may be disposed in the display area DA.

비-표시 영역(NDA)에는 집적 회로 또는 인쇄 회로 등이 연결되는 패드부(150)가 배치될 수 있다. 패드부(150)에는 구동 회로들(120, 130, 140)이 전기적으로 연결될 수 있다. 비-표시 영역(NDA)에는 구동 회로들(120, 130, 140)이 실장될 수 있다. A pad unit 150 to which an integrated circuit or a printed circuit is connected may be disposed in the non-display area NDA. The driving circuits 120 , 130 , and 140 may be electrically connected to the pad unit 150 . The driving circuits 120 , 130 , and 140 may be mounted in the non-display area NDA.

데이터 구동부(120)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 전압(Vdata)을 공급할 수 있다. 게이트 구동부(130)는 다수의 게이트 라인(GL)을 구동하기 위한 회로로서, 다수의 게이트 라인(GL)으로 게이트 신호(Vgate)들을 공급할 수 있다. 디스플레이 컨트롤러(140)는 데이터 구동부(120)의 동작 타이밍을 제어하기 위하여 데이터 구동 타이밍 제어 신호(DCS)를 데이터 구동부(120)에 공급할 수 있다. 디스플레이 컨트롤러(140)는 게이트 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 구동 타이밍 제어 신호(GCS)를 게이트 구동부(130)에 공급할 수 있다. The data driver 120 is a circuit for driving the plurality of data lines DL, and may supply the data voltage Vdata to the plurality of data lines DL. The gate driver 130 is a circuit for driving the plurality of gate lines GL, and may supply gate signals Vgate to the plurality of gate lines GL. The display controller 140 may supply the data driving timing control signal DCS to the data driving unit 120 to control the operation timing of the data driving unit 120 . The display controller 140 may supply a gate driving timing control signal GCS for controlling the operation timing of the gate driver 130 to the gate driver 130 .

디스플레이 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 데이터 구동부(120)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다. The display controller 140 starts scanning according to the timing implemented in each frame, and converts the input image data input from the outside according to the data signal format used by the data driver 120 to convert the converted image data (Data) may be supplied to the data driving unit 120, and data driving may be controlled at an appropriate time according to the scan.

디스플레이 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다. The display controller 140 includes various timings including a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, an input data enable signal DE, and a clock signal CLK, along with input image data. Receive signals from outside (eg host system).

디스플레이 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다. The display controller 140 controls the data driver 120 and the gate driver 130 , a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, an input data enable signal DE, and a clock signal CLK. ), etc., are input, and various control signals DCS and GCS are generated and output to the data driver 120 and the gate driver 130 .

예를 들어, 디스플레이 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 구동 타이밍 제어 신호(GCS: Gate Driving Timing Control Signal)를 출력한다. For example, the display controller 140 controls the gate driver 130 , a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Outputs various gate driving timing control signals (GCS) including Gate Output Enable and the like.

또한, 디스플레이 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock) 등을 포함하는 각종 데이터 구동 타이밍 제어 신호(DCS: Data Driving Timing Control Signal)를 출력한다. In addition, in order to control the data driver 120 , the display controller 140 includes various data driving timing control signals including a source start pulse (SSP), a source sampling clock (SSC), and the like. (DCS: Data Driving Timing Control Signal) is output.

디스플레이 컨트롤러(140)는, 데이터 구동부(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동부(120)와 함께 통합되어 집적회로로 구현될 수도 있다. The display controller 140 may be implemented as a separate component from the data driver 120 , or may be integrated with the data driver 120 and implemented as an integrated circuit.

데이터 구동부(120)는, 디스플레이 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)으로 데이터 신호를 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동부(120)는 소스 구동 회로라고도 한다. The data driver 120 receives image data from the display controller 140 and supplies data signals to the plurality of data lines DL, thereby driving the plurality of data lines DL. Here, the data driver 120 is also referred to as a source driving circuit.

이러한 데이터 구동부(120)는 하나 이상의 소스 드라이버 집적 회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다. The data driver 120 may include one or more source driver integrated circuits (SDICs).

각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스 드라이버 집적 회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다. Each source driver integrated circuit SDIC may include a shift register, a latch circuit, a digital to analog converter (DAC), an output buffer, and the like. Each source driver integrated circuit SDIC may further include an analog-to-digital converter (ADC) in some cases.

예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다. For example, each source driver integrated circuit (SDIC) is connected to the display panel 110 by a tape automated bonding (TAB) method, or is connected to a chip on glass (COG) or a chip on panel (COG). It may be connected to a bonding pad of the display panel 110 in a Chip On Panel (COP) method, or may be implemented in a Chip On Film (COF) method to be connected to the display panel 110 .

게이트 구동부(130)는 디스플레이 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나, 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동부(130)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다. The gate driver 130 may output a gate signal of a turn-on level voltage or a gate signal of a turn-off level voltage under the control of the display controller 140 . The gate driver 130 may sequentially drive the plurality of gate lines GL by sequentially supplying a gate signal having a turn-on level voltage to the plurality of gate lines GL.

게이트 구동부(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate driver Integrated Circuit)를 포함할 수 있다. The gate driver 130 may include at least one gate driver integrated circuit (GDIC).

게이트 구동부(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동부(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비-표시 영역(NDA)에 구비될 수 있다. 게이트 구동부(130)는 기판(SUB) 상에 배치되거나 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동부(130)는 GIP 타입인 경우 기판(SUB)의 비-표시 영역(NDA)에 배치될 수 있다. 게이트 구동부(130)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판(SUB)에 연결될 수 있다. The gate driver 130 is connected to the display panel 110 by a tape automatic bonding (TAB) method, or by a bonding pad of the display panel 110 by a chip-on-glass (COG) or chip-on-panel (COP) method. ) or may be connected to the display panel 110 according to a chip-on-film (COF) method. Alternatively, the gate driver 130 may be provided in the non-display area NDA of the display panel 110 as a gate in panel (GIP) type. The gate driver 130 may be disposed on the substrate SUB or may be connected to the substrate SUB. That is, in the case of the GIP type, the gate driver 130 may be disposed in the non-display area NDA of the substrate SUB. The gate driver 130 may be connected to the substrate SUB in the case of a chip-on-glass (COG) type, a chip-on-film (COF) type, or the like.

데이터 구동부(120)는, 게이트 구동부(130)에 의해 특정 게이트 라인(GL)이 열리면, 디스플레이 컨트롤러(140)로부터 수신한 영상 데이터 (Data)를 아날로그 형태의 데이터 신호로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다. When a specific gate line GL is opened by the gate driver 130 , the data driver 120 converts the image data (Data) received from the display controller 140 into an analog data signal to a plurality of data lines ( DL) can be supplied.

데이터 구동부(120)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동부(120)는 표시 패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다. The data driver 120 may be connected to one side (eg, an upper side or a lower side) of the display panel 110 . Depending on the driving method, the panel design method, etc., the data driver 120 may be connected to both sides (eg, upper and lower sides) of the display panel 110 , or may be connected to at least two of the four sides of the display panel 110 . have.

게이트 구동부(130)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동부(130)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다. The gate driver 130 may be connected to one side (eg, left or right) of the display panel 110 . Depending on the driving method, the panel design method, etc., the gate driver 130 may be connected to both sides (eg, left and right) of the display panel 110 , or may be connected to at least two of the four sides of the display panel 110 . have.

디스플레이 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨트롤러(Timing Controller)와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수 있다. 디스플레이 컨트롤러(140)는, IC(Integrate Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다. The display controller 140 may be a timing controller used in a conventional display technology or a control device capable of further performing other control functions including a timing controller, and may include a timing controller. ) may be a different control device, or it may be a circuit within the control device. The display controller 140 may be implemented with various circuits or electronic components, such as an integrated circuit (IC), a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or a processor.

디스플레이 컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동부(120) 및 게이트 구동부(130)와 전기적으로 연결될 수 있다. The display controller 140 may be mounted on a printed circuit board, a flexible printed circuit, or the like, and may be electrically connected to the data driver 120 and the gate driver 130 through the printed circuit board or the flexible printed circuit.

본 실시예들에 따른 표시 장치(100)는, 액정표시장치 등의 백라이트 유닛을 포함하는 디스플레이일 수도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED(Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다. The display device 100 according to the present exemplary embodiments may be a display including a backlight unit such as a liquid crystal display, and may include an organic light emitting diode (OLED) display, a quantum dot display, and a micro light (LED) display. It may be a self-luminous display such as an Emitting Diode) display.

본 실시예들에 따른 표시 장치(100)가 OLED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 유기발광 다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 표시 장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 표시 장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED(Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다. When the display device 100 according to the present exemplary embodiments is an OLED display, each sub-pixel SP may include an organic light emitting diode (OLED) emitting light as a light emitting device. When the display device 100 according to the present exemplary embodiment is a quantum dot display, each sub-pixel SP may include a light emitting device made of quantum dots, which are semiconductor crystals that emit light by themselves. When the display device 100 according to the present embodiments is a micro LED display, each sub-pixel SP emits light by itself and may include a micro LED (Micro Light Emitting Diode) made of an inorganic material as a light emitting device. .

도 2는 본 발명의 실시예들에 따른 표시 장치(100)의 시스템 구현 예시도이다. 2 is an exemplary diagram of a system implementation of the display device 100 according to embodiments of the present invention.

도 2를 참조하면, 표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않은 비-표시 영역(NDA)을 포함할 수 있다. Referring to FIG. 2 , the display panel 110 may include a display area DA in which an image is displayed and a non-display area NDA in which an image is not displayed.

도 2를 참조하면, 데이터 구동부(120)가 하나 이상의 데이터 구동 집적 회로(SDIC)를 포함하고, 칩 온 필름(COF) 방식으로 구현된 경우, 각 데이터 구동 집적 회로(SDIC)는 표시 패널(110)의 비-표시 영역(NDA)에 연결된 회로필름(SF) 상에 실장 될 수 있다. Referring to FIG. 2 , when the data driver 120 includes one or more data driving integrated circuits SDIC and is implemented in a chip-on-film (COF) method, each data driving integrated circuit SDIC includes the display panel 110 . ) may be mounted on the circuit film SF connected to the non-display area NDA.

도 2를 참조하면, 게이트 구동부(130)는 게이트 인 패널(GIP) 타입으로 구현될 수 있다. 이 경우, 게이트 구동부(130)는 표시 패널(110)의 비-표시 영역(NDA)에 구비될 수 있다. 게이트 구동부(130)는 도 2와 다르게, 칩 온 필름(COF) 방식으로 구현될 수도 있다. Referring to FIG. 2 , the gate driver 130 may be implemented as a gate-in-panel (GIP) type. In this case, the gate driver 130 may be provided in the non-display area NDA of the display panel 110 . Unlike FIG. 2 , the gate driver 130 may be implemented in a chip-on-film (COF) method.

표시 장치(100)는, 하나 이상의 데이터 구동 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다. The display device 100 includes at least one source printed circuit board (SPCB), control components, and various electric It may include a control printed circuit board (CPCB) for mounting the devices.

적어도 하나의 소스 인쇄회로기판(SPCB)에는 데이터 구동 집적회로(SDIC)가 실장 된 회로필름(SF)이 연결될 수 있다. 즉, 데이터 구동 집적회로(SDIC)가 실장 된 회로필름(SF)은 일 측이 표시 패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다. 회로필름(SF)은 패드부(150)의 일부와 중첩되어 표시 패널(110)에 부착될 수 있다. A circuit film SF having a data driving integrated circuit SDIC mounted thereon may be connected to at least one source printed circuit board SPCB. That is, one side of the circuit film SF on which the data driving integrated circuit SDIC is mounted may be electrically connected to the display panel 110 and the other side may be electrically connected to the source printed circuit board SPCB. The circuit film SF may overlap a portion of the pad part 150 and may be attached to the display panel 110 .

컨트롤 인쇄회로기판(CPCB)에는 디스플레이 컨트롤러(140) 및 파워 관리 집적 회로(PMIC: Power Management Integrated Circuit, 210) 등이 실장 될 수 있다. 디스플레이 컨트롤러(140)는 표시 패널(110)의 구동과 관련한 전반적인 제어 기능을 수행할 수 있으며, 데이터 구동부(120) 및 게이트 구동부(130)의 동작을 제어할 수 있다. 파워 관리 집적 회로(210)는 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어할 수 있다. A display controller 140 and a power management integrated circuit (PMIC) 210 may be mounted on the control printed circuit board (CPCB). The display controller 140 may perform overall control functions related to driving of the display panel 110 , and may control operations of the data driver 120 and the gate driver 130 . The power management integrated circuit 210 may supply various voltages or currents to the data driver 120 and the gate driver 130 , or may control various voltages or currents to be supplied.

적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 케이블(CBL)을 통해 회로적으로 연결될 수 있다. 여기서, 연결 케이블(CBL)은, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다. At least one source printed circuit board (SPCB) and the control printed circuit board (CPCB) may be circuitly connected through at least one connection cable (CBL). Here, the connecting cable CBL may be, for example, a flexible printed circuit (FPC), a flexible flat cable (FFC), or the like.

적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다. At least one source printed circuit board (SPCB) and control printed circuit board (CPCB) may be implemented by being integrated into one printed circuit board.

본 발명의 실시예들에 따른 표시 장치(100)는 전압 레벨을 조정하기 위한 레벨 쉬프터(Level Shifter)를 더 포함할 수 있다. 예를 들어, 레벨 쉬프터는 컨트롤 인쇄회로기판(CPCB) 또는 소스 인쇄회로기판(SPCB)에 배치될 수 있다. 본 발명의 실시예들에 다른 표시 장치(100)에서 레벨 쉬프터는 게이트 구동에 필요한 신호들을 게이트 구동부(130)로 공급할 수 있다. 예를 들어, 레벨 쉬프터는 복수의 클럭 신호를 게이트 구동부(130)로 공급할 수 있다. 이에 따라, 게이트 구동부(130)는 레벨 쉬프터로부터 입력된 복수의 클럭 신호에 근거하여 다수의 게이트 신호를 다수의 게이트 라인(GL)으로 출력할 수 있다. 여기서, 다수의 게이트 라인(GL)은 기판(SUB)의 표시 영역(DA)에 배치된 서브 픽셀(SP)들로 다수의 게이트 신호를 전달할 수 있다. The display device 100 according to embodiments of the present invention may further include a level shifter for adjusting a voltage level. For example, the level shifter may be disposed on a control printed circuit board (CPCB) or a source printed circuit board (SPCB). In the display device 100 according to the exemplary embodiment of the present invention, the level shifter may supply signals necessary for gate driving to the gate driver 130 . For example, the level shifter may supply a plurality of clock signals to the gate driver 130 . Accordingly, the gate driver 130 may output the plurality of gate signals to the plurality of gate lines GL based on the plurality of clock signals input from the level shifter. Here, the plurality of gate lines GL may transmit a plurality of gate signals to the sub-pixels SP disposed in the display area DA of the substrate SUB.

도 3은 본 발명에 따른 표시 패널(110)의 실시예를 나타내는 도면이다. 3 is a diagram illustrating an embodiment of the display panel 110 according to the present invention.

도 3을 참조하면, 본 발명의 실시예들에 따른 표시 패널(110)은 기판(SUB)과, 기판(SUB) 상에 위치하는 다수 개의 공통 전극이 구비될 수 있다. 그리고 표시 패널(110)은 다수 개의 공통 전극들이 적어도 하나의 서브 픽셀(SP)과 중첩하여 위치하여 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA) 이외의 비-표시 영역(NDA)으로 구분될 수 있다. Referring to FIG. 3 , the display panel 110 according to embodiments of the present invention may include a substrate SUB and a plurality of common electrodes positioned on the substrate SUB. In addition, in the display panel 110 , a plurality of common electrodes overlap with at least one sub-pixel SP to form a display area DA in which an image is displayed, and a non-display area NDA other than the display area DA. can be divided into

비-표시 영역(NDA)에 위치하는 패드부(150)에는 표시 패널(110)의 양품 검사 또는 영상 표시를 위해 전압을 공급하기 위한 각종 패드들이 위치할 수 있다. 위와 같은 각종 패드들은, 영상 표시 기능만을 제공하는 표시 장치(100)와 영상 표시 기능 및 터치 센싱 기능을 제공하는 터치 표시 장치에서 달라질 수 있다. Various pads for supplying voltages for quality inspection or image display of the display panel 110 may be located in the pad unit 150 located in the non-display area NDA. The above various pads may be different from the display device 100 providing only an image display function and the touch display device providing an image display function and a touch sensing function.

한편, 표시 장치(100)는 표시 영역(DA)에 다수 개의 공통 전극이 위치하지 않고, 하나의 공통 전극만이 위치할 수 있다. Meanwhile, in the display device 100 , a plurality of common electrodes may not be positioned in the display area DA, but only one common electrode may be positioned.

하지만, 터치 센싱 기능을 제공하는 터치 표시 장치의 경우, 예를 들면 터치 표시 패널에 배치된 다수의 공통 전극을 터치 기간 동안 다수의 터치 센서로 사용하는 경우, 상술한 바와 같은 하나의 공통 전극으로는 다수의 터치 센서를 구현하기 어려울 수 있다. However, in the case of a touch display device providing a touch sensing function, for example, when a plurality of common electrodes disposed on a touch display panel are used as a plurality of touch sensors during a touch period, as described above, one common electrode It may be difficult to implement multiple touch sensors.

일례로, 터치 센서가 패널과 함께 형성되는 터치 표시 패널의 경우에는 패널에는 공통 전극이 다수 개 형성되어, 터치 기간 동안 다수 개의 공통 전극 중 적어도 하나의 공통 전극을, 터치 센서로 사용할 수 있다. 이를 통해, 터치 표시 장치는 터치의 유무 및/또는 터치 좌표를 정확하게 센싱할 수 있다. 이와 같은 기능은 하나의 공통 전극만이 구비되는 경우에는 구현하기 어려울 수 있다. For example, in the case of a touch display panel in which a touch sensor is formed together with a panel, a plurality of common electrodes are formed on the panel, and at least one common electrode among the plurality of common electrodes may be used as the touch sensor during the touch period. Through this, the touch display device may accurately sense the presence or absence of a touch and/or touch coordinates. Such a function may be difficult to implement when only one common electrode is provided.

표시 패널(110)과 터치 표시 패널의 공통 전극 구동 방법의 차이점으로 인해, 터치 표시 패널의 설계는 표시 패널(110)의 설계와 다를 수 있다. 이에 따라, 표시 패널(110)과 터치 표시 패널은 부품을 공유하기 어려운 문제가 있다. 예를 들면, 다수 개의 공통 전극을 일체로서 구동하기 위한 기판(SUB)의 디자인이 표시 패널(110)과 터치 표시 패널 간에 차이점이 있어, 표시 패널(110)의 기판(SUB)과 터치 표시 패널의 기판(SUB)을 각각 새롭게 설계해야 하여, 비용과 시간이 소요되는 문제가 있다. Due to the difference between the display panel 110 and the common electrode driving method of the touch display panel, the design of the touch display panel may be different from the design of the display panel 110 . Accordingly, there is a problem in that it is difficult to share parts between the display panel 110 and the touch display panel. For example, there is a difference between the display panel 110 and the touch display panel in the design of the substrate SUB for driving a plurality of common electrodes integrally, so that the substrate SUB of the display panel 110 and the touch display panel Since each of the substrates SUB must be newly designed, there is a problem in that cost and time are required.

따라서, 표시 패널(110)과 터치 표시 패널 사이에 부품을 공유할 수 있도록, 표시 패널(110)의 디자인 변경이 필요한 실정이다. 따라서, 표시 패널(110)에서 사용되는 기판(SUB)을 최소한으로 변경하여 터치 표시 장치에서도 사용할 수 있도록, 표시 패널(110)의 새로운 기판(SUB) 디자인이 요구된다. Accordingly, it is necessary to change the design of the display panel 110 so that parts can be shared between the display panel 110 and the touch display panel. Accordingly, a new design of the substrate SUB of the display panel 110 is required so that the substrate SUB used in the display panel 110 can be changed to a minimum so that it can be used in the touch display device.

도 3을 참조하면, 표시 패널(110)의 표시 영역(DA)에는 적어도 두 개 이상의 공통 전극들이 위치할 수 있다. 공통 전극들은, 공통 전극의 구동을 제어하는 다수의 제어 트랜지스터(310)와 전기적으로 연결될 수 있다. Referring to FIG. 3 , at least two common electrodes may be positioned in the display area DA of the display panel 110 . The common electrodes may be electrically connected to a plurality of control transistors 310 that control driving of the common electrode.

표시 패널(110)의 비-표시 영역(NDA)은 표시 패널(110)에서 표시 영역(DA)을 제외한 나머지 영역을 의미하는 것일 수 있다. 비-표시 영역(NDA)은 제1 비-표시 영역(NDA1)과 제2 비-표시 영역(NDA2)을 포함할 수 있다. The non-display area NDA of the display panel 110 may mean an area other than the display area DA in the display panel 110 . The non-display area NDA may include a first non-display area NDA1 and a second non-display area NDA2 .

이 때, 제1 비-표시 영역(NDA1)은 제2 비-표시 영역(NDA2)과 이격되어 위치할 수 있다. 예를 들어, 제1 비-표시 영역(NDA1)은 표시 패널(110)의 일측에 위치하고, 제2 비-표시 영역(NDA2)은 제1 비-표시 영역(NDA1)으로부터 표시 영역(DA)을 사이에 두고 제1 비-표시 영역(NDA)의 맞은편에 위치할 수 있다.In this case, the first non-display area NDA1 may be spaced apart from the second non-display area NDA2. For example, the first non-display area NDA1 is located on one side of the display panel 110 , and the second non-display area NDA2 separates the display area DA from the first non-display area NDA1 . It may be positioned opposite to the first non-display area NDA with a gap therebetween.

제1 비-표시 영역(NDA1)에는 다수의 제어 트랜지스터(310)가 배치될 수 있다. 확대도 A를 참조하면, 각각의 제어 트랜지스터(310)는 제1 연결 라인(N1 Line)과 연결되는 제1 노드(N1) 및 제2 연결 라인(N2 Line)과 연결되는 제2 노드(N2)를 포함할 수 있다. 그리고, 제어 트랜지스터(310)는 다수의 공통 전극들과 연결되는 제3 노드(N3)를 통해 공통 전극에 전압을 인가하여 줄 수 있다. A plurality of control transistors 310 may be disposed in the first non-display area NDA1 . Referring to the enlarged view A, each control transistor 310 includes a first node N1 connected to a first connection line N1 Line and a second node N2 connected to a second connection line N2 Line. may include In addition, the control transistor 310 may apply a voltage to the common electrode through the third node N3 connected to the plurality of common electrodes.

제어 트랜지스터(310)의 제1 노드(N1)는 제어 트랜지스터(310)의 소스 노드 또는 드레인 노드가 제1 연결 라인(N1 Line)과 연결되는 노드일 수 있다. 제어 트랜지스터(310)의 제2 노드(N2)는 제어 트랜지스터(310)의 게이트 노드가 제2 연결 라인(N2 Line)과 연결되는 노드일 수 있다. 그리고, 제3 노드(N3)는 제어 트랜지스터의 소스 노드 또는 게이트 노드가 공통 전극과 연결되는 노드일 수 있다. 아래에서는, 설명의 편의를 위해 제1 노드(N1)는 제어 트랜지스터(310)의 소스 노드이고, 제2 노드(N2)는 제어 트랜지스터(310)의 게이트 노드이며, 제3 노드(N3)는 제어 트랜지스터(310)의 드레인 노드인 것으로 축약 및 가정하여 설명한다. The first node N1 of the control transistor 310 may be a node in which a source node or a drain node of the control transistor 310 is connected to the first connection line N1 Line. The second node N2 of the control transistor 310 may be a node in which the gate node of the control transistor 310 is connected to the second connection line N2 Line. In addition, the third node N3 may be a node in which a source node or a gate node of the control transistor is connected to the common electrode. Hereinafter, for convenience of description, the first node N1 is a source node of the control transistor 310 , the second node N2 is a gate node of the control transistor 310 , and the third node N3 is a control node The description will be abbreviated and assumed to be the drain node of the transistor 310 .

제어 트랜지스터(310)의 제1 노드(N1)는 패드부(150)의 공통 전압 패드(320)로부터 전압을 인가받을 수 있다. The first node N1 of the control transistor 310 may receive a voltage from the common voltage pad 320 of the pad unit 150 .

제어 트랜지스터(310)의 제2 노드(N2)는 패드부(150)의 게이트 전압 패드(330)로부터 턴-온 레벨의 게이트 전압(Vgate)을 인가받을 수 있다. 제2 노드(N2)에 턴-온 레벨의 게이트 전압(Vgate)이 인가되는 경우, 제어 트랜지스터(310)는 제3 노드(N3)에 공통 전압(Vcom)을 인가하여 줄 수 있다. 이에 따라, 해당 제어 트랜지스터(310)와 연결된 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. The second node N2 of the control transistor 310 may receive the gate voltage Vgate of the turn-on level from the gate voltage pad 330 of the pad unit 150 . When the gate voltage Vgate of the turn-on level is applied to the second node N2 , the control transistor 310 may apply the common voltage Vcom to the third node N3 . Accordingly, the common voltage Vcom may be applied to the common electrode connected to the corresponding control transistor 310 .

제2 비-표시 영역(NDA2)에는 패드부(150)가 위치할 수 있다. The pad unit 150 may be positioned in the second non-display area NDA2 .

패드부(150)에는 표시 영역(DA)에 배치된 다수의 공통 전극들에 공통 전압(Vcom)을 공급하기 위한 공통 전압 패드(320)가 위치할 수 있다. 공통 전압 패드(320)는, 제1 노드 연결 라인(N1 Line)을 통해 다수의 공통 전극의 구동을 제어하는 제어 트랜지스터(310)의 제1 노드(N1)에 전압을 인가해줄 수 있다. 제1 노드(N1)를 통해 제어 트랜지스터(310)에 인가되는 전압은, 공통 전압(Vcom)과 같을 수 있다. 이 때, 공통 전압 패드(320)는, 표시 패널(110)의 제조 과정에서 표시 패널(110)의 양품 여부를 검사 시, 제1 노드(N1)에 전압을 인가해주는 패드일 수 있다. A common voltage pad 320 for supplying a common voltage Vcom to the plurality of common electrodes disposed in the display area DA may be positioned in the pad unit 150 . The common voltage pad 320 may apply a voltage to the first node N1 of the control transistor 310 for controlling driving of the plurality of common electrodes through the first node connection line N1 Line. A voltage applied to the control transistor 310 through the first node N1 may be the same as the common voltage Vcom. In this case, the common voltage pad 320 may be a pad that applies a voltage to the first node N1 when inspecting whether the display panel 110 is defective during the manufacturing process of the display panel 110 .

한편, 표시 패널(110)의 제2 비-표시 영역(NDA2)에는 두 개 이상의 패드부(150)가 배치될 수 있다. 이 경우, 제1 노드 연결 라인(N1 Line)의 일단은 두 개 이상의 패드부(150) 중 어느 하나의 패드부에 위치한 공통 전압 패드(320)와 연결되고, 제1 노드 연결 라인(N1 Line)의 타단은 두 개 이상의 패드부(150) 중 다른 하나의 패드부에 위치한 공통 전압 패드(320)에 연결될 수 있다. 이 경우, 제1 노드 연결 라인(N1 Line) 양단의 공통 전압 패드(320)는 공통 전압(Vcom)을 제1 노드 연결 라인(N1 Line)에 인가해줄 수 있다. Meanwhile, two or more pad units 150 may be disposed in the second non-display area NDA2 of the display panel 110 . In this case, one end of the first node connecting line N1 Line is connected to the common voltage pad 320 located in any one of the two or more pad units 150 , and the first node connecting line N1 Line is connected to the first node connecting line N1 Line. The other end of may be connected to the common voltage pad 320 located in the other one of the two or more pad units 150 . In this case, the common voltage pad 320 at both ends of the first node connection line N1 Line may apply the common voltage Vcom to the first node connection line N1 Line.

제1 노드 연결 라인(N1 Line)의 양단에서 동일한 전압이 인가됨에 따라, 다수의 공통 전극에는 동일한 공통 전압(Vcom)이 안정적으로 인가될 수 있다. 제1 노드 연결 라인(N1 Line)은 비-표시 영역(NDA)에서 구비되어, 표시 영역(DA)을 둘러싸는 사각의 링 형태로 배치될 수 있다. 이 경우, 제1 노드 연결 라인(N1 Line)은 제1 비-표시 영역(NDA1)에서 모든 제어 트랜지스터(310)와 제1 노드(N1)에서 연결될 수 있다. As the same voltage is applied to both ends of the first node connection line N1 Line, the same common voltage Vcom may be stably applied to the plurality of common electrodes. The first node connection line N1 Line may be provided in the non-display area NDA and may be disposed in a rectangular ring shape surrounding the display area DA. In this case, the first node connection line N1 Line may be connected to all the control transistors 310 and the first node N1 in the first non-display area NDA1 .

패드부(150)에는 다수의 공통 전극의 구동을 제어하는 게이트 전압 패드(330)가 위치할 수 있다. 게이트 전압 패드(330)는 공통 전극의 구동 여부를 제어하는 제어 트랜지스터(310)의 제2 노드(N2)에 게이트 전압(Vgate)을 인가해줄 수 있다. A gate voltage pad 330 for controlling driving of a plurality of common electrodes may be positioned in the pad unit 150 . The gate voltage pad 330 may apply the gate voltage Vgate to the second node N2 of the control transistor 310 that controls whether the common electrode is driven.

즉, 제어 트랜지스터(310)는 제2 노드 연결 라인(N2 Line)에서 공급되는 게이트 전압(Vgate)에 의해 턴-온 또는 턴-오프 되어, 제어 트랜지스터(310)의 제1 노드(N1)와 공통 전극 간의 연결을 제어할 수 있다. That is, the control transistor 310 is turned on or turned off by the gate voltage Vgate supplied from the second node connection line N2 Line, and is common to the first node N1 of the control transistor 310 . The connection between the electrodes can be controlled.

여기서, 제어 트랜지스터(310)가 N 타입 트랜지스터인 경우, 게이트 전압(Vgate)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 제어 트랜지스터(310)가 P 타입 트랜지스터인 경우, 게이트 전압(Vgate)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다. Here, when the control transistor 310 is an N-type transistor, the turn-on level voltage of the gate voltage Vgate may be a high level voltage. When the control transistor 310 is a P-type transistor, the turn-on level voltage of the gate voltage Vgate may be a low level voltage.

아래에서는, 설명의 편의를 위해 다수의 제어 트랜지스터(310) 각각은 N 타입 트랜지스터인 것으로 가정하여 설명한다. Hereinafter, it is assumed that each of the plurality of control transistors 310 is an N-type transistor for convenience of description.

이 경우, 게이트 전압 패드(330)는 제2 노드 연결 라인(N2 Line)을 통해 제어 트랜지스터(310)에 턴-온 레벨 전압인 하이 레벨의 게이트 전압(VGH)을 인가해줄 수 있다. 그리고, 게이트 전압 패드(330)는, 표시 패널(110)의 제조 과정에서 양품 검사 시, 제2 노드(N2)에 전압을 인가하는 패드일 수 있다. In this case, the gate voltage pad 330 may apply the high-level gate voltage VGH, which is a turn-on level voltage, to the control transistor 310 through the second node connection line N2 Line. In addition, the gate voltage pad 330 may be a pad that applies a voltage to the second node N2 when a non-defective product is inspected during the manufacturing process of the display panel 110 .

표시 패널(110)의 제2 비-표시 영역(NDA2)에 두 개 이상의 패드부(150)가 위치하는 경우, 제2 노드 연결 라인(N2 Line)은 비-표시 영역(NDA)에서 표시 영역(DA)을 둘러싸며 위치할 수 있다. 예를 들어, 표시 영역(DA)이 사각형인 경우, 제2 노드 연결 라인(N2 Line)은 사각의 링 형태로 둘러싸며 위치하는 것일 수 있다. 이 경우, 제2 노드 연결 라인(N2 Line)의 일단은 두 개 이상의 패드부(150) 중 어느 하나의 패드부(150)에 위치하는 게이트 전압 패드(330)에 연결되고, 제2 노드 연결 라인(N2 Line)의 타단은 두 개 이상의 패드부(150) 중 다른 하나의 패드부(150)에 위치하는 게이트 전압 패드(330)에 연결될 수 있다. 제2 노드 연결 라인(N2 Line)은 제2 비-표시 영역(NDA2)에서 모든 제어 트랜지스터(310)와 제2 노드(N2)에서 연결될 수 있다. When two or more pad units 150 are positioned in the second non-display area NDA2 of the display panel 110 , the second node connection line N2 Line is connected to the display area ( NDA) in the non-display area NDA. DA) may be located surrounding it. For example, when the display area DA has a quadrangular shape, the second node connection line N2 Line may be positioned while being surrounded by a quadrangular ring shape. In this case, one end of the second node connection line N2 Line is connected to the gate voltage pad 330 positioned on any one of the two or more pad units 150 , and the second node connection line The other end of (N2 Line) may be connected to the gate voltage pad 330 positioned on the other one of the two or more pad units 150 . The second node connection line N2 Line may be connected to all the control transistors 310 and the second node N2 in the second non-display area NDA2 .

이에 따라, 제어 트랜지스터(310)의 제2 노드(N2)에는 안정적으로 턴-온 레벨의 게이트 전압(Vgate)이 인가될 수 있다. Accordingly, the gate voltage Vgate of the turn-on level may be stably applied to the second node N2 of the control transistor 310 .

패드부(150)에는 공통 전압 패드(320)나 게이트 전압 패드(330) 이외에, 다른 라인과 전기적으로 연결되지 않은 더미 패드(340)가 더 배치될 수 있다. 이 경우, 더미 패드(340)는 정전압이 인가되지 않는 플로팅(Floating) 상태일 수 있다. In addition to the common voltage pad 320 and the gate voltage pad 330 , a dummy pad 340 not electrically connected to another line may be further disposed in the pad unit 150 . In this case, the dummy pad 340 may be in a floating state to which a constant voltage is not applied.

더미 패드(340)는, 터치 표시 장치에서 사용되는 경우, 각각의 공통 전극과 제3 노드 연결 라인(N3 Line)을 통해 전기적으로 연결될 수 있다. 이에 따라, 터치 표시 장치에서는 더미 패드(340)를 통해 각각의 제3 노드 연결 라인(N3 Line)을 구동할 수 있다. When used in a touch display device, the dummy pad 340 may be electrically connected to each common electrode through a third node connection line N3 Line. Accordingly, in the touch display device, each third node connection line N3 Line may be driven through the dummy pad 340 .

도 4는 본 발명의 실시예들에 따른 표시 장치(100)의 공통 전극에 공통 전압(Vcom)이 인가되는 실시예를 설명하기 위한 도면이다. 4 is a diagram for explaining an embodiment in which a common voltage Vcom is applied to a common electrode of the display device 100 according to embodiments of the present invention.

도 4를 참조하면, 파워 관리 집적 회로(210)는 공통 전압 패드(320)를 통해 제어 트랜지스터(310)의 제1 노드(N1)에 공통 전압(Vcom)을 인가하여 줄 수 있다. Referring to FIG. 4 , the power management integrated circuit 210 may apply the common voltage Vcom to the first node N1 of the control transistor 310 through the common voltage pad 320 .

그리고, 파워 관리 집적 회로(210)는 게이트 전압 패드(330)를 통해, 제2 제어 트랜지스터(310)의 제2 노드(N2)에 턴-온 레벨의 게이트 전압을 인가하여 줄 수 있다. 제어 트랜지스터(310)가 N 타입의 트랜지스터인 경우, 턴-온 레벨의 게이트 전압은 하이 레벨의 게이트 전압(VGH)일 수 있다. In addition, the power management integrated circuit 210 may apply a turn-on level gate voltage to the second node N2 of the second control transistor 310 through the gate voltage pad 330 . When the control transistor 310 is an N-type transistor, the gate voltage of the turn-on level may be the gate voltage VGH of the high level.

제어 트랜지스터(310)의 제2 노드(N2)에 턴-온 레벨의 게이트 전압이 인가되고, 제1 노드(N1)에 공통 전압(Vcom)이 인가되는 경우, 제어 트랜지스터(310)는 턴-온 되어, 제3 노드(N3)에 공통 전압(Vcom)을 인가하여 줄 수 있다. When the gate voltage of the turn-on level is applied to the second node N2 of the control transistor 310 and the common voltage Vcom is applied to the first node N1 , the control transistor 310 is turned on Thus, the common voltage Vcom may be applied to the third node N3.

제어 트랜지스터(310)가 턴-온 되는 경우, 해당 제어 트랜지스터(310)와 연결된 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. 따라서, 게이트 전압 패드(330)가 다수의 제어 트랜지스터(310)들에 하이 레벨의 게이트 전압(VGH)을 인가하는 경우, 다수의 제어 트랜지스터(310)들은 모두 턴-온 상태가 될 수 있다. 이에 따라, 다수의 공통 전극들에는 공통 전압(Vcom)이 인가될 수 있다. 즉, 다수의 공통 전극들은 일체로서 구동될 수 있다. When the control transistor 310 is turned on, a common voltage Vcom may be applied to the common electrode connected to the control transistor 310 . Accordingly, when the gate voltage pad 330 applies the high-level gate voltage VGH to the plurality of control transistors 310 , all of the plurality of control transistors 310 may be turned on. Accordingly, a common voltage Vcom may be applied to the plurality of common electrodes. That is, the plurality of common electrodes may be driven integrally.

다시 말하면, 표시 패널(110)에 배치된 다수의 제어 트랜지스터(310)의 제1 노드(N1)에는 공통 전압(Vcom)이 인가되고, 제2 노드(N2)에는 하이 레벨의 게이트 전압(VGH)이 인가될 수 있다. 제2 노드(N2)에 하이 레벨의 게이트 전압(VGH)이 인가되는 동안, 각각의 제어 트랜지스터(310)와 연결된 각각의 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. 즉, 표시 패널(110)에 배치된 다수의 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. In other words, the common voltage Vcom is applied to the first node N1 of the plurality of control transistors 310 disposed on the display panel 110 , and the high-level gate voltage VGH is applied to the second node N2 . This may be authorized. While the high level gate voltage VGH is applied to the second node N2 , the common voltage Vcom may be applied to each common electrode connected to each control transistor 310 . That is, the common voltage Vcom may be applied to the plurality of common electrodes disposed on the display panel 110 .

도 5는 본 발명의 실시예들에 따른 표시 장치(100)에서 표시 패널(110)에 회로 필름(510)이 결합되는 모습을 설명하기 위한 도면이다. 5 is a view for explaining a state in which the circuit film 510 is coupled to the display panel 110 in the display device 100 according to embodiments of the present invention.

도 5를 참조하면, 게이트 구동부(130)는 기판(SUB) 상에서 게이트 인 패널(GIP) 방식으로 위치할 수 있다. 이 때, 게이트 구동부(130)는 표시 패널(110)의 비-표시 영역(NDA)에 위치할 수 있다. Referring to FIG. 5 , the gate driver 130 may be positioned on a substrate SUB in a gate-in-panel (GIP) manner. In this case, the gate driver 130 may be located in the non-display area NDA of the display panel 110 .

기판(SUB) 상에는 상술한 공통 전압 패드(320), 게이트 전압 패드(330) 및 더미 패드(340)와, 게이트 구동부(130)와 연결되는 게이트 구동부 연결 패드(540)가 위치할 수 있다. 이러한 각종 패드는 표시 패널(110)의 비-표시 영역(NDA)에 위치할 수 있으며, 비-표시 영역(NDA) 중에서도 회로 필름(510)이 표시 패널(110)에 결합되는 제2 비-표시 영역(NDA2)에 위치할 수 있다. The above-described common voltage pad 320 , the gate voltage pad 330 , and the dummy pad 340 , and the gate driver connection pad 540 connected to the gate driver 130 may be positioned on the substrate SUB. These various pads may be located in the non-display area NDA of the display panel 110 , and among the non-display area NDA, the second non-display area in which the circuit film 510 is coupled to the display panel 110 . It may be located in the area NDA2.

기판(SUB) 상의 게이트 구동부 연결 패드(540)는 게이트 구동부(130)에 턴-온 레벨의 게이트 전압(Vgate)을 공급해줄 수 있다. 이 경우, 표시 영역(DA)에서 게이트 라인(GL)과 연결되어 서브 픽셀(SP)을 구동하는 트랜지스터(미도시)가 N 형 트랜지스터인 경우, 턴-온 레벨의 게이트 전압(Vgate)은 하이 레벨의 게이트 전압(VGH)일 수 있다. 이와 달리, P 형 트랜지스터인 경우, 턴-온 레벨의 게이트 전압(Vgate)은 로우 레벨의 게이트 전압(VGL)일 수 있으나, 아래에서는 설명의 편의를 위해, 서브 픽셀(SP)을 구동하는 트랜지스터(미도시)는 N형 트랜지스터인 것으로 가정하여 설명한다. The gate driver connection pad 540 on the substrate SUB may supply the gate voltage Vgate of the turn-on level to the gate driver 130 . In this case, when the transistor (not shown) connected to the gate line GL and driving the sub-pixel SP in the display area DA is an N-type transistor, the turn-on gate voltage Vgate is at a high level. may be the gate voltage VGH of . On the other hand, in the case of a P-type transistor, the turn-on level gate voltage Vgate may be a low level gate voltage VGL. (not shown) is assumed to be an N-type transistor.

도 5를 참조하면, 기판(SUB) 상에는 공통 전압 패드(320)가 제어 트랜지스터(310)의 제1 노드(N1)와 연결되는 제1 노드 연결 라인(N1 Line)과, 게이트 전압 패드(330)가 제어 트랜지스터(310)의 제2 노드(N2)와 연결되는 제2 노드 연결 라인(N2 Line)과, 더미 패드(340)가 다수의 공통 전극과 연결되는 제3 노드 연결 라인(N3 Line)이 위치할 수 있다. 그리고, 게이트 구동부 연결 패드(540)가 게이트 구동부(130)와 연결되는 게이트 구동부 연결 라인(GDIC_in Line)이 위치할 수 있다. Referring to FIG. 5 , on a substrate SUB, a common voltage pad 320 is connected to a first node N1 of a control transistor 310 by a first node connection line N1 Line and a gate voltage pad 330 . A second node connection line (N2 Line) connected to the second node (N2) of the false control transistor 310 and a third node connection line (N3 Line) through which the dummy pad 340 is connected to the plurality of common electrodes can be located In addition, a gate driver connection line GDIC_in Line through which the gate driver connection pad 540 is connected to the gate driver 130 may be positioned.

제1 노드 연결 라인(N1 Line), 제2 노드 연결 라인(N2 Line), 제3 노드 연결 라인(N3 Line)과 게이트 구동부 연결 라인(GDIC_in Line)은 기판(SUB) 상에 실장되는 라인 온 글래스(LOG: Line On Glass) 방식으로 위치할 수 있다. 그러나, 이에 한정되는 것은 아니다. The first node connection line N1 Line, the second node connection line N2 Line, the third node connection line N3 Line, and the gate driver connection line GDIC_in Line are line-on-glass mounted on the substrate SUB. (LOG: Line On Glass) method. However, the present invention is not limited thereto.

도 5를 참조하면, 회로 필름(510)은 일측이 소스 인쇄회로기판(SPCB)에 부착되고, 타측이 표시 패널(110)의 제2 비-표시 영역(NDA2)에 부착될 수 있다. Referring to FIG. 5 , one side of the circuit film 510 may be attached to the source printed circuit board SPCB, and the other side may be attached to the second non-display area NDA2 of the display panel 110 .

이 때, 소스 인쇄회로기판(SPCB)은 표시 패널(110)에 배치된 공통 전극을 구동하기 위한 공통 전압 출력부(560)를 포함할 수 있다. 공통 전압 출력부(560)는 회로 필름(510) 배면의 제1 전극(520)을 통해 공통 전압 패드(320)와 전기적으로 연결될 수 있다. In this case, the source printed circuit board (SPCB) may include a common voltage output unit 560 for driving the common electrode disposed on the display panel 110 . The common voltage output unit 560 may be electrically connected to the common voltage pad 320 through the first electrode 520 on the rear surface of the circuit film 510 .

소스 인쇄회로기판(SPCB)은 표시 패널(110)에 배치된 다수의 제어 트랜지스터(310)와, 게이트 구동부(130)에 턴-온 레벨의 게이트 전압(Vgate)을 공급하기 위한 게이트 전압 출력부(570)를 포함할 수 있다. The source printed circuit board (SPCB) includes a plurality of control transistors 310 disposed on the display panel 110 and a gate voltage output unit ( 570) may be included.

소스 인쇄회로기판(SPCB)의 게이트 전압 출력부(570)는 회로 필름(510)의 배면에 위치한 제2 전극(530)을 통해 게이트 전압 패드(330)와 전기적으로 연결될 수 있다. 그리고, 게이트 전압 출력부(570)는 회로 필름(510)의 배면에 위치한 제3 전극(550)을 통해 표시 패널(110)의 게이트 구동부 연결 패드(540)와 전기적으로 연결될 수 있다. The gate voltage output unit 570 of the source printed circuit board (SPCB) may be electrically connected to the gate voltage pad 330 through the second electrode 530 located on the rear surface of the circuit film 510 . In addition, the gate voltage output unit 570 may be electrically connected to the gate driver connection pad 540 of the display panel 110 through the third electrode 550 located on the rear surface of the circuit film 510 .

이에 따라, 제어 트랜지스터(310)의 제1 노드(N1)에는 공통 전압(Vcom)이 인가될 수 있다. 그리고, 제어 트랜지스터(310)의 제2 노드(N2)에는 하이 레벨의 게이트 전압(VGH)이 인가될 수 있다. 그리고, 제어 트랜지스터(310)의 제2 노드(N2)에 하이 레벨의 게이트 전압(VGH)이 인가되는 동안, 표시 패널(110)에 배치된 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. Accordingly, the common voltage Vcom may be applied to the first node N1 of the control transistor 310 . In addition, a high-level gate voltage VGH may be applied to the second node N2 of the control transistor 310 . In addition, while the high-level gate voltage VGH is applied to the second node N2 of the control transistor 310 , the common voltage Vcom may be applied to the common electrode disposed on the display panel 110 .

본 발명의 실시예들에 따른 표시 장치(100)에서, 더미 패드(340)에는 정전압이 인가되지 않을 수 있다. In the display device 100 according to embodiments of the present invention, a constant voltage may not be applied to the dummy pad 340 .

도 3과 도 5를 참조하면, 제3 노드 연결 라인(N3 Line)은 제3 노드(N3)로부터 연결되어, 패드부(150)가 배치된 제2 비-표시 영역(NDA2) 방향으로 연장될 수 있으나, 더미 패드(340)에는 연결되지 않을 수 있다. 제3 노드 연결 라인(N3 Line)은 정전압이 인가되지 않는 플로팅 상태일 수 있다. 그리고, 더미 패드(340) 또한 플로팅 상태일 수 있다. 3 and 5 , the third node connection line N3 Line is connected from the third node N3 to extend in the direction of the second non-display area NDA2 in which the pad unit 150 is disposed. However, it may not be connected to the dummy pad 340 . The third node connection line N3 Line may be in a floating state to which a constant voltage is not applied. Also, the dummy pad 340 may be in a floating state.

반면, 터치 표시 장치에서 본 발명의 실시예들에 따른 기판(SUB)을 디자인 변경하여 사용하는 경우, 더미 패드(340)는 제3 노드 연결 라인(N3 Line)과 전기적으로 연결되며, 더미 패드(340)에는 정전압이 인가될 수 있다. On the other hand, when the design of the substrate SUB according to the embodiments of the present invention is changed and used in the touch display device, the dummy pad 340 is electrically connected to the third node connection line N3 Line, and the dummy pad 340 is connected to the dummy pad ( 340) may be applied with a constant voltage.

예를 들어, 터치 표시 장치에서는 기판(SUB) 상에 ROIC(Read-Out Integrated Circuit, 미도시) 또는 SRIC(Source Driver Read Out Integrated Circuit, 미도시) 등 터치 센싱을 위한 집적 회로가 구비될 수 있다. 제3 노드 연결 라인(N3 Line)은 제3 노드(N3)로부터 연장되어 기판(SUB) 상의 ROIC 또는 SRIC와 연결될 수 있다. 그리고, ROIC 또는 SRIC는 더미 패드(340)와 연결될 수 있다. For example, in the touch display device, an integrated circuit for touch sensing, such as a read-out integrated circuit (ROIC, not shown) or a source driver read out integrated circuit (SRIC, not shown), may be provided on the substrate SUB. . The third node connection line N3 Line may extend from the third node N3 to be connected to the ROIC or SRIC on the substrate SUB. In addition, the ROIC or SRIC may be connected to the dummy pad 340 .

한편, 터치 표시 장치에서는 상술한 회로 필름(510)의 디자인을 변경하여, 더미 패드(340), 공통 전압 패드(320) 및 게이트 전압 패드(330)에 상술한 바와 다른 전압을 인가할 수 있다. Meanwhile, in the touch display device, a voltage different from the above may be applied to the dummy pad 340 , the common voltage pad 320 , and the gate voltage pad 330 by changing the design of the circuit film 510 .

예를 들어, 터치 표시 장치에서는 더미 패드(340)가 소스 인쇄회로기판(SPCB)의 공통 전압 출력부(560)와 전기적으로 연결될 수 있다. 그리고, 공통 전압 패드(320)는 소스 인쇄회로기판(SPCB)에 위치하는 저전위 전압 출력부(미도시)와 연결될 수 있으며, 게이트 전압 패드(330)는 소스 인쇄회로기판(SPCB)에 위치하는 턴-오프 레벨 게이트 전압 출력부(미도시)와 연결될 수 있다. For example, in the touch display device, the dummy pad 340 may be electrically connected to the common voltage output unit 560 of the source printed circuit board (SPCB). In addition, the common voltage pad 320 may be connected to a low potential voltage output unit (not shown) located on the source printed circuit board (SPCB), and the gate voltage pad 330 is located on the source printed circuit board (SPCB). It may be connected to a turn-off level gate voltage output unit (not shown).

이 경우, 제어 트랜지스터(310)의 제1 노드(N1)에는 저전위 전압(GND)이 인가되고, 제2 노드(N2)에는 로우 레벨의 게이트 전압(VGL)이 인가될 수 있다. 또한, 제3 노드(N3)에는 터치 구동을 위한 터치 구동 신호(TDS: Touch Driving Signal)이 인가될 수 있다. 이에 따라, 각각의 공통 전극은 ROIC 또는 SRIC와 연결되어 터치 센싱을 위한 터치 센서로 사용될 수 있다. 또한, 제3 연결 라인(N3 Line)은 터치 센싱을 위한 터치 구동 신호가 인가되는 센싱 라인으로 활용될 수 있다. In this case, the low potential voltage GND may be applied to the first node N1 of the control transistor 310 and the low-level gate voltage VGL may be applied to the second node N2 . Also, a touch driving signal (TDS) for driving a touch may be applied to the third node N3 . Accordingly, each common electrode may be connected to the ROIC or SRIC to be used as a touch sensor for touch sensing. Also, the third connection line N3 Line may be used as a sensing line to which a touch driving signal for touch sensing is applied.

즉, 본 발명에 따른 표시 장치(100)에 사용되는 기판(SUB)의 디자인 변경은 최소화하되, 변경된 디자인의 회로 필름(510)을 적용함으로써, 변경된 디자인의 기판(SUB)은 터치 표시 장치에 사용될 수 있다. That is, the design change of the substrate SUB used in the display device 100 according to the present invention is minimized, but by applying the circuit film 510 of the changed design, the substrate SUB of the changed design is used for the touch display device. can

따라서, 본 발명의 실시예들에 따른 기판(SUB)을 터치 표시 장치에 사용하는 경우, 터치 센싱을 위한 센싱 라인을 기판(SUB) 상에 더 패터닝 하지 않을 수 있다. Accordingly, when the substrate SUB according to the embodiments of the present invention is used in a touch display device, a sensing line for touch sensing may not be further patterned on the substrate SUB.

한편, 상술한 바와 달리, 터치 표시 장치에서 영상 표시 기간 동안은 본 발명에 따른 표시 장치(100)와 같이 공통 전압 패드(320)를 통해 공통 전극에 공통 전압(Vcom)을 인가하고, 게이트 전압 패드(330)를 통해 제어 트랜지스터(310)의 제2 노드(N2)에 턴-온 레벨의 게이트 전압(Vgate)을 인가하며, 더미 패드(340)에는 정전압을 인가하지 않을 수 있다. 이에 따라, 터치 표시 장치에서는 영상 표시 구동이 수행될 수 있다. Meanwhile, unlike the above, during the image display period in the touch display device, as in the display device 100 according to the present invention, a common voltage Vcom is applied to the common electrode through the common voltage pad 320, and the gate voltage pad A gate voltage Vgate of a turn-on level may be applied to the second node N2 of the control transistor 310 through 330 , and a constant voltage may not be applied to the dummy pad 340 . Accordingly, image display driving may be performed in the touch display device.

그리고, 터치 표시 장치에서 터치 기간 동안은 공통 전압 패드(320)에 저전위 전압을 인가하고, 게이트 전압 패드(330)를 통해 제어 트랜지스터(310)의 제2 노드(N2)에 턴-오프 레벨의 게이트 전압(Vgate)을 인가하며, 더미 패드(340)에는 터치 구동 신호(TDS)를 인가할 수 있다. 이에 따라, 터치 표시 장치에서는 터치 센싱 구동이 가능할 수 있다. In the touch display device, a low potential voltage is applied to the common voltage pad 320 during the touch period, and a turn-off level is applied to the second node N2 of the control transistor 310 through the gate voltage pad 330 . A gate voltage Vgate may be applied, and a touch driving signal TDS may be applied to the dummy pad 340 . Accordingly, touch sensing driving may be possible in the touch display device.

이에 따라, 터치 표시 장치에서는 본 발명의 실시예들에 따른 기판(SUB)의 디자인 변경을 최소화 하여 사용할 수 있다. Accordingly, in the touch display device, the design change of the substrate SUB according to the embodiments of the present invention can be minimized and used.

도 6은 본 발명의 실시예들에 따른 표시 장치(100)의 다른 실시예를 나타낸 도면이다. 6 is a diagram illustrating another exemplary embodiment of the display device 100 according to exemplary embodiments.

도 6을 참조하면, 본 발명의 실시예들에 따른 터치 표시 장치(100)는 제1 노드 연결 라인(N1 Line)의 일단이 공통 전압 패드(320)에 연결되고, 타단은 접지되거나, 저전위 전원에 연결될 수 있다. 그리고, 제2 노드 연결 라인(N2 Line)의 일단은 게이트 전압 패드(330)에 연결되고, 타단은 접지되거나, 저전위 전원에 연결될 수 있다. Referring to FIG. 6 , in the touch display device 100 according to embodiments of the present invention, one end of the first node connection line N1 Line is connected to the common voltage pad 320 , and the other end is grounded or low potential. It can be connected to a power source. In addition, one end of the second node connection line N2 Line may be connected to the gate voltage pad 330 , and the other end may be grounded or connected to a low potential power source.

공통 전압 패드(320)는 제1 노드 연결 라인(N1 Line)을 통해 제어 트랜지스터(310)의 제1 노드(N1)에 공통 전압(Vcom)을 인가하여 줄 수 있다. 게이트 전압 패드(330)는 제2 노드 연결 라인(N2 Line)을 통해 제어 트랜지스터(310)의 제2 노드(N2)에 턴-온 레벨의 게이트 전압(Vgate)을 인가해줄 수 있다. 이러한 턴-온 레벨의 게이트 전압(Vgate)은 하이 레벨의 게이트 전압(VGH)일 수 있다. The common voltage pad 320 may apply the common voltage Vcom to the first node N1 of the control transistor 310 through the first node connection line N1 Line. The gate voltage pad 330 may apply the gate voltage Vgate of the turn-on level to the second node N2 of the control transistor 310 through the second node connection line N2 Line. The turn-on level gate voltage Vgate may be a high level gate voltage VGH.

제어 트랜지스터(310)의 제2 노드(N2)에 하이 레벨의 게이트 전압(VGH)이 인가되면, 제어 트랜지스터(310)는 턴-온 되어 제어 트랜지스터(310)와 연결된 공통 전극에는 공통 전압(Vcom)이 인가될 수 있다. When a high-level gate voltage VGH is applied to the second node N2 of the control transistor 310 , the control transistor 310 is turned on and a common voltage Vcom is applied to the common electrode connected to the control transistor 310 . This may be authorized.

도 6을 참조하면, 본 발명의 실시예들에 따른 표시 장치(100)는 제1 노드 연결 라인(N1 Line)의 일단만이 공통 전압 패드(320)와 연결되고, 제2 노드 연결 라인(N2 Line)의 일단만이 게이트 전압 패드(320)에 연결되더라도, 영상 표시에 품질 저하를 일으키지 않는 경우에 적용이 가능할 수 있다. Referring to FIG. 6 , in the display device 100 according to embodiments of the present disclosure, only one end of the first node connection line N1 Line is connected to the common voltage pad 320 , and the second node connection line N2 Line) may be applied when only one end of the gate voltage pad 320 is connected to the gate voltage pad 320 without causing deterioration in image display quality.

본 발명의 실시예들에 따른 표시 장치(100)는, 표시 패널(110)에 영상 표시를 위한 다수의 공통 전극이 배치된 경우에, 다수의 공통 전극을 일체로서 구동할 수 있는 표시 장치를 제공할 수 있다. The display device 100 according to embodiments of the present invention provides a display device capable of driving a plurality of common electrodes integrally when a plurality of common electrodes for displaying an image are disposed on the display panel 110 . can do.

동시에, 본 발명의 표시 장치(100)에 사용되는 기판(SUB)을 공유하여, 최소한의 변경을 거쳐 터치 표시 장치에서 사용할 수 있다. 이에 따라, 터치 표시 장치에서 사용하는 기판(SUB)을 새롭게 디자인하는데 들어가는 시간과 비용이 절감될 수 있다. At the same time, the substrate SUB used in the display device 100 of the present invention is shared and can be used in the touch display device through minimal changes. Accordingly, the time and cost required to newly design the substrate SUB used in the touch display device may be reduced.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. In addition, since the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 표시 장치 110: 표시 패널
120: 데이터 구동부 130: 게이트 구동부
140: 디스플레이 컨트롤러 150: 패드부
210: 파워 컨트롤러 310: 제어 트랜지스터
320: 공통 전압 패드 330: 게이트 전압 패드
340: 더미 패드 510: 회로 필름
520: 제1 전극 530: 제2 전극
540: 게이트 구동부 연결 패드 550: 제3 전극100: display device 110: display panel
120: data driver 130: gate driver
140: display controller 150: pad unit
210: power controller 310: control transistor
320: common voltage pad 330: gate voltage pad
340: dummy pad 510: circuit film
520: first electrode 530: second electrode
540: gate driver connection pad 550: third electrode

Claims (15)

표시 영역에 배치된 다수의 공통 전극들;
상기 표시 영역 이외의 비-표시 영역에 위치하고, 소스 노드 또는 드레인 노드가 상기 다수의 공통 전극들과 전기적으로 연결되는 다수의 제어 트랜지스터들;
상기 비-표시 영역에 위치하고, 상기 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 게이트 전압 패드; 및
상기 다수의 제어 트랜지스터들이 턴-온 되어 있는 동안 상기 다수의 공통 전극들에 공통 전압을 인가하여 상기 다수의 공통 전극들을 일체로서 구동하는 공통 전압 패드를 포함하는 표시 패널.
a plurality of common electrodes disposed in the display area;
a plurality of control transistors located in a non-display area other than the display area and having a source node or a drain node electrically connected to the plurality of common electrodes;
a gate voltage pad positioned in the non-display area and configured to apply a turn-on level gate voltage to gate nodes of the plurality of control transistors; and
and a common voltage pad for driving the plurality of common electrodes integrally by applying a common voltage to the plurality of common electrodes while the plurality of control transistors are turned on.
 제1항에 있어서,
상기 다수의 제어 트랜지스터들, 상기 게이트 전압 패드 및 상기 공통 전압 패드가 구비된 기판을 더 포함하고,
상기 기판은,
상기 다수의 제어 트랜지스터들의 상기 드레인 노드 또는 소스 노드와 제1 노드에서 연결되고, 상기 공통 전압 패드와 전기적으로 연결되는 제1 노드 연결 라인;
상기 다수의 제어 트랜지스터들의 상기 게이트 노드와 제2 노드에서 연결되고, 상기 게이트 전압 패드와 전기적으로 연결되는 제2 노드 연결 라인이 구비된 표시 패널.
According to claim 1,
Further comprising a substrate provided with the plurality of control transistors, the gate voltage pad, and the common voltage pad,
The substrate is
a first node connection line connected to the drain node or the source node of the plurality of control transistors at a first node and electrically connected to the common voltage pad;
and a second node connection line connected at the gate node and a second node of the plurality of control transistors and electrically connected to the gate voltage pad.
 제2항에 있어서,
상기 공통 전압 패드 및 상기 게이트 전압 패드가 배치되는 패드부를 더 포함하고,
상기 다수의 제어 트랜지스터들은 상기 표시 패널의 일측인 제1 비-표시 영역에 위치하며,
상기 패드부는 상기 제1 비-표시 영역으로부터 상기 표시 영역을 사이에 두고 상기 제1 비-표시 영역의 맞은편인 제2 비-표시 영역에 위치하는 표시 패널.
3. The method of claim 2,
Further comprising a pad portion on which the common voltage pad and the gate voltage pad are disposed,
the plurality of control transistors are located in a first non-display area that is one side of the display panel;
The pad part is positioned in a second non-display area opposite to the first non-display area with the display area interposed therebetween from the first non-display area.
 제3항에 있어서,
상기 표시 패널은 적어도 두 개의 상기 패드부를 포함하고,
상기 적어도 두 개의 패드부에는 각각 상기 공통 전압 패드가 배치되며,
상기 제1 노드 연결 라인의 일측은 상기 적어도 두 개의 패드부 중 어느 하나의 상기 공통 전압 패드와 연결되고,
상기 제1 노드 연결 라인의 타측은 상기 적어도 두 개의 패드부 중 다른 하나의 상기 공통 전압 패드와 연결되는 표시 패널.
4. The method of claim 3,
the display panel includes at least two of the pad parts;
The common voltage pad is disposed on each of the at least two pad parts,
One side of the first node connection line is connected to the common voltage pad of any one of the at least two pad parts,
The other end of the first node connection line is connected to the common voltage pad of the other one of the at least two pad parts.
 제4항에 있어서,
상기 적어도 두 개의 패드부에는 각각 상기 게이트 전압 패드가 배치되며,
상기 제2 노드 연결 라인의 일측은 상기 적어도 두 개의 패드부 중 어느 하나의 상기 게이트 전압 패드와 연결되고,
상기 제2 노드 연결 라인의 타측은 상기 적어도 두 개의 패드부 중 다른 하나의 상기 게이트 전압 패드와 연결되는 표시 패널.
5. The method of claim 4,
The gate voltage pad is disposed on each of the at least two pad parts,
One side of the second node connection line is connected to the gate voltage pad of any one of the at least two pad parts,
The other end of the second node connection line is connected to the gate voltage pad of the other one of the at least two pad parts.
 제5항에 있어서,
상기 적어도 두 개의 패드부는 각각 상기 제2 비-표시 영역에 위치하며,
상기 제1 노드 연결 라인은 상기 기판 상에서 라인 온 글래스 방식으로 구비되어, 상기 어느 하나의 공통 전압 패드로부터 연장되어 상기 다수의 제어 트랜지스터들과 제1 노드에서 연결되고 상기 다른 하나의 공통 전압 패드까지 연결되어 상기 표시 영역을 둘러싸는 형태로 구비되며,
상기 제2 노드 연결 라인은 상기 기판 상에서 상기 라인 온 글래스 방식으로 구비되어, 상기 어느 하나의 게이트 전압 패드로부터 연장되어 상기 다수의 제어 트랜지스터들과 제2 노드에서 연결되고 상기 다른 하나의 게이트 전압 패드까지 연결되어 상기 표시 영역을 둘러싸는 형태로 구비된 표시 패널.
6. The method of claim 5,
The at least two pad parts are respectively located in the second non-display area,
The first node connection line is provided on the substrate in a line-on-glass manner, extends from the one common voltage pad, is connected to the plurality of control transistors at a first node, and is connected to the other common voltage pad. and is provided in a form surrounding the display area,
The second node connection line is provided on the substrate in the line-on-glass method, extends from the one gate voltage pad, is connected to the plurality of control transistors at a second node, and extends to the other gate voltage pad. A display panel provided in a shape connected to and surrounding the display area.
 제3항에 있어서,
상기 다수의 공통 전극들은 상기 다수의 제어 트랜지스터들의 소스 노드 또는 드레인 노드와 제3 노드에서 연결되어 상기 공통 전압을 인가받고,
상기 기판은, 상기 제3 노드로부터 연장되어 상기 제2 비-표시 영역의 방향으로 연장되는 다수의 제3 노드 연결 라인들을 더 포함하는 표시 패널.
4. The method of claim 3,
The plurality of common electrodes are connected to a source node or a drain node of the plurality of control transistors at a third node to receive the common voltage;
The substrate may further include a plurality of third node connection lines extending from the third node and extending in a direction of the second non-display area.
 제4항에 있어서,
상기 어느 하나의 공통 전압 패드와 상기 다른 하나의 공통 전압 패드에는 동일한 전압이 인가되어 상기 다수의 공통 전극들은 일체로서 구동되는 표시 패널.
5. The method of claim 4,
The same voltage is applied to the one common voltage pad and the other common voltage pad to drive the plurality of common electrodes as one unit.
 제5항에 있어서,
상기 어느 하나의 게이트 전압 패드와 상기 다른 하나의 게이트 전압 패드는 상기 제2 노드 연결 라인에 동일한 전압을 인가하여 상기 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 표시 패널.
6. The method of claim 5,
The one gate voltage pad and the other gate voltage pad apply the same voltage to the second node connection line to apply a turn-on level gate voltage to the gate nodes of the plurality of control transistors.
 제2항에 있어서,
상기 제1 노드 연결 라인의 일측은 상기 공통 전압 패드와 전기적으로 연결되고, 타측은 저전위 전원과 연결되며,
상기 제2 노드 연결 라인의 일측은 상기 게이트 전압 패드와 전기적으로 연결되고, 타측은 저전위 전원과 연결되는 표시 패널.
3. The method of claim 2,
One end of the first node connection line is electrically connected to the common voltage pad, and the other end is connected to a low potential power source,
One end of the second node connection line is electrically connected to the gate voltage pad, and the other end of the second node connection line is connected to a low potential power source.
 제1항에 있어서,
상기 표시 영역에 다수의 데이터 라인들, 다수의 게이트 라인들 및 다수의 서브 픽셀들을 더 포함하고,
상기 다수의 공통 전극들은 상기 다수의 서브 픽셀들 중 적어도 하나의 서브 픽셀과 중첩되는 영역에 위치하는 표시 패널.
According to claim 1,
The display area further includes a plurality of data lines, a plurality of gate lines, and a plurality of sub-pixels;
The plurality of common electrodes are positioned in a region overlapping with at least one sub-pixel among the plurality of sub-pixels.
 제2항에 있어서,
상기 다수의 공통 전극들과 절연되어 상기 기판에 구비되는 더미 패드를 더 포함하는 표시 패널.
3. The method of claim 2,
and a dummy pad insulated from the plurality of common electrodes and provided on the substrate.
 표시 영역에 배치된 다수의 공통 전극들;
상기 표시 영역 이외의 비-표시 영역에 위치하고, 소스 노드 또는 드레인 노드가 상기 다수의 공통 전극들과 전기적으로 연결되는 다수의 제어 트랜지스터들;
상기 비-표시 영역에 위치하고, 상기 다수의 제어 트랜지스터들의 게이트 노드에 턴-온 레벨의 게이트 전압을 인가하는 게이트 전압 패드; 및
상기 다수의 제어 트랜지스터들이 턴-온 되어 있는 동안 상기 다수의 공통 전극들에 공통 전압을 인가하여 상기 다수의 공통 전극들을 일체로서 구동하는 공통 전압 패드를 포함하는 표시 패널; 및
상기 표시 패널에 배치된 다수의 데이터 라인들을 구동하기 위한 데이터 구동부;
상기 표시 패널에 배치된 다수의 게이트 라인들을 구동하기 위한 게이트 구동부;
상기 데이터 구동부 및 상기 게이트 구동부의 구동 타이밍을 제어하는 디스플레이 컨트롤러; 및
상기 공통 전압 패드에 인가되는 전압과 상기 게이트 전압 패드에 인가되는 전압을 생성하는 파워 관리 집적 회로를 포함하는 표시 장치.
a plurality of common electrodes disposed in the display area;
a plurality of control transistors located in a non-display area other than the display area and having a source node or a drain node electrically connected to the plurality of common electrodes;
a gate voltage pad positioned in the non-display area and configured to apply a turn-on level gate voltage to gate nodes of the plurality of control transistors; and
a display panel including a common voltage pad for driving the plurality of common electrodes integrally by applying a common voltage to the plurality of common electrodes while the plurality of control transistors are turned on; and
a data driver for driving a plurality of data lines disposed on the display panel;
a gate driver for driving a plurality of gate lines disposed on the display panel;
a display controller controlling driving timings of the data driver and the gate driver; and
and a power management integrated circuit configured to generate a voltage applied to the common voltage pad and a voltage applied to the gate voltage pad.
 제13항에 있어서,
상기 표시 패널은 패드부에 상기 다수의 제어 트랜지스터들, 상기 게이트 전압 패드 및 상기 공통 전압 패드가 구비된 기판을 포함하고,
상기 기판은,
상기 다수의 제어 트랜지스터들의 상기 드레인 노드 또는 소스 노드와 제1 노드에서 연결되고, 상기 공통 전압 패드와 전기적으로 연결되는 제1 노드 연결 라인;
상기 다수의 제어 트랜지스터들의 상기 게이트 노드와 제2 노드에서 연결되고, 상기 게이트 전압 패드와 전기적으로 연결되는 제2 노드 연결 라인이 구비된 표시 장치.
14. The method of claim 13,
the display panel includes a substrate including the plurality of control transistors, the gate voltage pad, and the common voltage pad in a pad portion;
The substrate is
a first node connection line connected to the drain node or the source node of the plurality of control transistors at a first node and electrically connected to the common voltage pad;
and a second node connection line connected at the gate node and a second node of the plurality of control transistors and electrically connected to the gate voltage pad.
 제14항에 있어서,
상기 다수의 공통 전극들에 인가되는 공통 전압을 출력하는 공통 전압 출력부 및 상기 다수의 제어 트랜지스터들의 상기 게이트 노드에 인가되는 상기 턴-온 레벨의 게이트 전압을 출력하는 게이트 전압 출력부가 구비된 인쇄회로기판; 및
일측은 상기 패드부에 부착되고, 타측은 상기 인쇄회로기판에 부착되어 상기 패드부와 상기 인쇄회로기판을 전기적으로 연결하는 회로를 더 포함하고,
상기 공통 전압 출력부는 상기 회로를 통해 상기 공통 전압 패드와 전기적으로 연결되며,
상기 게이트 전압 출력부는 상기 회로를 통해 상기 게이트 전압 패드와 전기적으로 연결되는 표시 장치.

15. The method of claim 14,
A printed circuit having a common voltage output unit outputting a common voltage applied to the plurality of common electrodes and a gate voltage output unit outputting a gate voltage of the turn-on level applied to the gate nodes of the plurality of control transistors Board; and
One side is attached to the pad unit, the other side is attached to the printed circuit board further comprising a circuit for electrically connecting the pad unit and the printed circuit board,
The common voltage output unit is electrically connected to the common voltage pad through the circuit,
The gate voltage output unit is electrically connected to the gate voltage pad through the circuit.
KR1020200183930A 2020-12-24 2020-12-24 Display panel and display device KR20220092296A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200183930A KR20220092296A (en) 2020-12-24 2020-12-24 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183930A KR20220092296A (en) 2020-12-24 2020-12-24 Display panel and display device

Publications (1)

Publication Number Publication Date
KR20220092296A true KR20220092296A (en) 2022-07-01

Family

ID=82396750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183930A KR20220092296A (en) 2020-12-24 2020-12-24 Display panel and display device

Country Status (1)

Country Link
KR (1) KR20220092296A (en)

Similar Documents

Publication Publication Date Title
KR102460556B1 (en) Organic light-emitting display panel, organic light-emitting display device, and the method for driving the organic light-emitting display device
CN108231831B (en) Organic light emitting display panel and organic light emitting display device
US20210200354A1 (en) Touch display device, data driving circuit, and touch sensing method
KR102354076B1 (en) Touch display device, gate driving circuit and method for driving thereof
CN112908262B (en) Organic light emitting display device and driving method thereof
KR102117341B1 (en) Organic light emitting display device and driving method thereof
US11749205B2 (en) Gate driving circuit having a dummy pull-down transistor to sense current and driving method thereof
US11630528B2 (en) Display panel, display device and touch display panel
US9711538B2 (en) Display device
KR20200068286A (en) Feedback controll circuit, touch display panel and touch display device
CN116110341A (en) Pixel and display device comprising same
EP3843151A2 (en) Display device
KR20220092296A (en) Display panel and display device
KR20230067973A (en) Display device and data driving circuit
KR20220087316A (en) Display device and gate driving circuit
KR20220092180A (en) Gate driving circuit and display device
KR102420492B1 (en) Level shifter device using serial interface and display device having the same
KR20200034479A (en) Display device
KR20190078780A (en) Organic light emitting display device and method for driving the organic light emitting display device
KR102581297B1 (en) Display device
US11768563B2 (en) Touch display device
US20240219463A1 (en) Display device, panel defect detection circuit and panel defect detection method
KR20240092311A (en) Display panel
CN116229903A (en) Display device
KR20210001168A (en) Display device, driving circuit, and driving method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal