KR20220091170A - Test apparatus for package - Google Patents
Test apparatus for package Download PDFInfo
- Publication number
- KR20220091170A KR20220091170A KR1020200182438A KR20200182438A KR20220091170A KR 20220091170 A KR20220091170 A KR 20220091170A KR 1020200182438 A KR1020200182438 A KR 1020200182438A KR 20200182438 A KR20200182438 A KR 20200182438A KR 20220091170 A KR20220091170 A KR 20220091170A
- Authority
- KR
- South Korea
- Prior art keywords
- latch
- socket
- hook
- board
- semiconductor chip
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 230000008878 coupling Effects 0.000 claims abstract description 9
- 238000010168 coupling process Methods 0.000 claims abstract description 9
- 238000005859 coupling reaction Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 칩 패키지 테스트 장치로서, 더욱 상세하게는 간단한 구조만으로 소켓 장치를 보드에 견고하게 결합시킬 수 있으면서, 간단하게 소켓 장치를 탑재, 탈착시킬 수 있도록 하는 반도체 칩 패키지 테스트 장치에 관한 것이다.The present invention relates to a semiconductor chip package test apparatus, and more particularly, to a semiconductor chip package test apparatus capable of securely coupling a socket device to a board with only a simple structure and enabling simple mounting and detachment of the socket device.
Description
본 발명은 반도체 칩 패키지 테스트 장치로서, 더욱 상세하게는 간단한 구조만으로 소켓 장치를 보드에 견고하게 결합시킬 수 있으면서, 간단하게 소켓 장치를 탑재, 탈착시킬 수 있도록 하는 반도체 칩 패키지 테스트 장치에 관한 것이다.The present invention relates to a semiconductor chip package test apparatus, and more particularly, to a semiconductor chip package test apparatus capable of securely coupling a socket device to a board with only a simple structure and enabling simple mounting and detachment of the socket device.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.After the semiconductor device undergoes a manufacturing process, an inspection is performed to determine its electrical performance. The performance test of the semiconductor device is performed while a semiconductor chip test socket formed to be in electrical contact with the terminal of the semiconductor device is inserted between the semiconductor device and the test circuit board. In addition, the semiconductor chip test socket is used in a burn-in test process in the manufacturing process of the semiconductor device in addition to the inspection of the semiconductor device.
반도체의 테스트 과정에서, 반도체는 테스트 소켓 내에 탑재되는 바, 이러한 소켓에 대한 반도체의 탑재를 신뢰성있게 달성하는 것은 매우 중요하다. 또한, 반도체 칩 패키지 테스트용 소켓 장치를 보드 상에 신뢰성있으면서 간편하게 설치하는 것 또한 매우 중요한 사항이다.In a semiconductor test process, a semiconductor is mounted in a test socket, and it is very important to reliably mount the semiconductor to the socket. In addition, it is also very important to reliably and easily install the socket device for semiconductor chip package test on the board.
종래의 반도체 칩 패키지 테스트용 소켓 장치와 보드 사이의 결합의 경우, 보드 상에 반도체 칩 패키지 테스트용 소켓 장치가 고정적으로 결합되거나, 또는 탈착 가능하게 결합되되 결합 안정성 및 신뢰성이 낮음으로서, 테스트 과정에서 문제가 발생하고 제품 불량을 발생시키는 경우가 있었다.In the case of bonding between the conventional socket device for testing a semiconductor chip package and a board, the socket device for testing a semiconductor chip package is fixedly coupled or detachably coupled on the board, but the coupling stability and reliability are low, so that in the test process There were cases where problems occurred and product defects occurred.
따라서, 이러한 문제를 해결할 수 있는 반도체 칩 패키지 테스트 장치를 개발할 필요가 있다.Therefore, there is a need to develop a semiconductor chip package test apparatus capable of solving such a problem.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 과제는, 간단한 구조만으로 소켓 장치를 보드에 견고하게 결합시킬 수 있으면서, 간단하게 소켓 장치를 탑재, 탈착시킬 수 있도록 하는 반도체 칩 패키지 테스트 장치를 제공하는 데 그 목적이 있다.The present invention has been devised to solve the above-described problems, and an object of the present invention is to provide a semiconductor chip package that allows the socket device to be mounted and detached easily while being able to firmly couple the socket device to the board only with a simple structure. The purpose is to provide a test device.
본 발명의 일 실시예에 따른 반도체 칩 패키지 테스트 장치는, 반도체 칩 패키지가 탑재되는 소켓 장치; 상기 소켓 장치가 탑재되는 보드; 및 상기 보드 상에 결합되며 오픈/클로징되는 소켓 고정 래치;를 포함하며, 상기 소켓 장치는, 상기 소켓 장치의 적어도 일 측에 구비되며 상기 소켓 고정 래치에 걸림 체결되는 래치 체결부를 포함하고, 상기 소켓 고정 래치는 적어도 일 부분이 상기 래치 체결부에 체결되어 상기 보드 상에 안착된 소켓을 고정시킨다.A semiconductor chip package testing apparatus according to an embodiment of the present invention includes: a socket device on which a semiconductor chip package is mounted; a board on which the socket device is mounted; and a socket fixing latch coupled to the board and open/closed, wherein the socket device includes a latch coupling part provided on at least one side of the socket device and engaged with the socket fixing latch, the socket At least a portion of the fixing latch is fastened to the latch fastening portion to fix the socket seated on the board.
일 실시예에 의하면, 상기 소켓 고정 래치는, 상기 보드 상에 결합되는 래치 바디, 및 상기 래치 바디에 결합되며 상기 래치 바디를 중심으로 회동 가능한 래치 후크를 포함한다.According to an embodiment, the socket fixing latch includes a latch body coupled to the board, and a latch hook coupled to the latch body and rotatable about the latch body.
일 실시예에 의하면, 상기 래치 후크는, 상기 래치 바디에 회동 가능하게 연결되는 후크 바디, 및 상기 후크 바디의 상부분에 구비되며 상기 래치 체결부에 걸림 체결되는 후크 헤드를 구비한다.According to an embodiment, the latch hook includes a hook body rotatably connected to the latch body, and a hook head provided on an upper portion of the hook body and engaged with the latch coupling part.
일 실시예에 의하면, 상기 래치 후크는 상기 베이스의 측면에 체결되되, 상기 래치 체결부는, 상기 베이스의 적어도 일 측면의 전방, 및 후방에 각각 위치하는 전방 체결부, 및 후방 체결부를 포함하며, 상기 후크 헤드는, 상기 후크 바디의 전방 및 후방에 각각 위치하는 전방 후크 헤드 및 후방 후크 헤드를 포함한다.According to an embodiment, the latch hook is fastened to a side surface of the base, and the latch fastening part includes a front fastening part and a rear fastening part respectively located in front and rear of at least one side of the base, and the The hook head includes a front hook head and a rear hook head respectively positioned at the front and rear of the hook body.
일 실시예에 의하면, 상기 후크 헤드의 상면에는, 빗면으로 구성되는 슬로프면이 구비된다.According to one embodiment, a slope surface composed of an inclined surface is provided on the upper surface of the hook head.
일 실시예에 의하면, 상기 베이스는, 상기 래치 체결부의 하부분에 구비되는 체결 블록을 가지며, 상기 체결 블록의 하부분에는 빗면으로 구성되는 푸싱 슬로프가 구비된다.According to one embodiment, the base has a fastening block provided at a lower portion of the latch fastening portion, and a lower portion of the fastening block is provided with a pushing slope composed of an inclined surface.
일 실시예에 의하면, 상기 보드는 상기 소켓 장치가 탑재되는 소켓 장치 탑재 공간을 가지며, 상기 소켓 고정 래치는 제1 소켓 고정 래치와 제2 소켓 고정 래치를 포함하며, 상기 제1 소켓 고정 래치와 제2 소켓 고정 래치는 상기 소켓 탑재 공간의 양 측에 각각 배치된다.According to an embodiment, the board has a socket device mounting space in which the socket device is mounted, and the socket fixing latch includes a first socket fixing latch and a second socket fixing latch, the first socket fixing latch and the second socket fixing latch. Two socket locking latches are respectively disposed on both sides of the socket mounting space.
본 발명의 반도체 칩 패키지 테스트 장치에 의하면, 소켓 장치가 보드에 단단히 고정되어 결합될 수 있다. 따라서, 테스트 과정에서 소켓 장치가 위치를 이탈하는 것이 방지될 수 있다. 또한, 소켓 장치와 보드 사이의 연결 불량이 발생하는 것이 방지될 수 있다. According to the semiconductor chip package test apparatus of the present invention, the socket device may be firmly fixed to the board and coupled thereto. Accordingly, it is possible to prevent the socket device from being displaced during the test. In addition, it is possible to prevent a connection failure between the socket device and the board from occurring.
아울러, 간단한 조작만으로 소켓 장치를 보드에 결합시킬 수 있으며, 간단한 조작만으로 소켓 장치를 보드로부터 탈착시킬 수 있다. In addition, the socket device can be coupled to the board with a simple operation, and the socket device can be detached from the board with only a simple operation.
또한, 기존의 소켓 장치의 구조를 크게 변화시키지 않고, 단지 소켓 장치의 베이스의 측면에 간단한 구조(래치 체결부)를 형성시키며, 소켓 고정 래치를 보드에 추가적으로 구비하는 것 만으로 본 발명의 효과를 달성시킬 수 있다. 따라서, 설비 운영 비용이 절감될 수 있다.In addition, the effect of the present invention is achieved only by forming a simple structure (latch fastening part) on the side of the base of the socket device without significantly changing the structure of the existing socket device, and additionally providing the socket fixing latch on the board can do it Accordingly, facility operating costs can be reduced.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 구조를 나타낸 도면이다.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치의 베이스에 구비된 래치 체결부의 구조를 확대하여 나타낸 도면이다.
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 고정 래치 구조를 나타낸 도면이다.
도 4 및 5 는 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치와 보드, 및 소켓 고정 래치의 탈착을 나타낸 도면이다.
도 6 은 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치에 소켓 고정 래치가 체결된 상태를 확대하여 나타낸 도면이다.1 is a diagram showing the structure of a semiconductor chip test apparatus according to an embodiment of the present invention.
FIG. 2 is an enlarged view showing a structure of a latch fastening part provided in a base of a socket device of a semiconductor chip test apparatus according to an embodiment of the present invention.
3 is a diagram illustrating a structure of a socket fixing latch of a semiconductor chip test apparatus according to an embodiment of the present invention.
4 and 5 are views illustrating detachment of a socket device, a board, and a socket fixing latch of a semiconductor chip test apparatus according to an embodiment of the present invention.
6 is an enlarged view illustrating a state in which a socket fixing latch is fastened to a socket device of a semiconductor chip testing apparatus according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다. Hereinafter, with reference to the accompanying drawings, a preferred embodiment according to the present invention will be described.
도 1 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치(1)의 구조를 나타낸 도면이다. 도 2 는 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치(100)의 베이스(102)에 구비된 래치 체결부(120)의 구조를 확대하여 나타낸 도면이다. 도 3 은 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 고정 래치(300) 구조를 나타낸 도면이다.1 is a view showing the structure of a semiconductor chip package test apparatus 1 according to an embodiment of the present invention. 2 is an enlarged view showing the structure of the latch fastening
본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 장치(1)는, 소켓 장치(100), 보드(200), 및 소켓 고정 래치(300)를 포함한다.The semiconductor chip package test apparatus 1 according to an embodiment of the present invention includes a
소켓 장치(100)는, 반도체 칩 패키지가 탑재될 수 있는 소켓 장치(100)로 구성된다. 일 실시예에 의하면, 소켓 장치(100)는, 베이스(102), 커버(104)(또는 액츄에이터), 및 개폐 래치(106)를 포함할 수 있다.The
베이스(102)는, 내부에 컨택트(미도시)가 내장되어 있다. 베이스(102)에는 반도체 칩 패키지가 탑재될 수 있다.The
커버(104)는 베이스(102) 상에 구비되며 베이스(102)에 대해서 변위 가능한 부재이다.The
개폐 래치(106)는, 커버(104)의 변위에 따라서 개폐될 수 있다. 반도체 칩 패키지를 베이스(102)에 탑재시키거나, 또는 반도체 칩 패키지를 이탈시킬 때 개폐 래치(106)는 오픈될 수 있다. 또한, 반도체 칩 패키지가 베이스(102)에 탑재되었을 때, 개폐 래치(106)는 클로징될 수 있다.The opening/
베이스(102)에는 후술하는 소켓 고정 래치(300)가 체결될 수 있는 래치 체결부(120)가 구비될 수 있다. The
일 예로, 래치 체결부(120)는 베이스(102)의 측면에 형성되는 소정의 홈일 수 있다. For example, the latch fastening
실시예에 의하면, 래치 체결부(120)를 구성하는 홈의 하부분에는 소정의 돌출 구조물로 기능하는 체결 블록(110)이 구비될 수 있다. 상기 체결 블록(110)의 상부에 상기 래치 체결부(120)가 형성될 수 있다.According to the embodiment, a
실시예에 의하면, 상기 체결 블록(110)의 하부분에는 푸싱 슬로프(112)가 형성될 수 있다. 푸싱 슬로프(112)는 기울기를 갖는 빗면으로 구성된다. According to the embodiment, a pushing
실시예에 의하면, 래치 체결부(120)는 베이스(102)의 양 측면에 각각 형성될 수 있다. 아울러, 실시예에 의하면, 도 1 에 도시된 바와 같이, 래치 체결부(120)는 베이스(102)의 양 측면의 전방부, 및 후방부 모서리 위치에 각각 형성될 수 있다. 이에 따라서, 래치 체결부(120)는 전방 체결부, 및 후방 체결부를 포함할 수 있다.According to the embodiment, the latch fastening
보드(200)는 소정의 면적을 갖는 PCB 일 수 있다. The
보드(200) 상에 상기 소켓 장치(100)가 탑재될 수 있다. 이에 따라서, 보드(200) 상에는 소켓 장치(100) 탑재 공간(210)이 마련될 수 있다. 또한, 상기 소켓 장치(100) 탑재 공간(210)의 양 측에는 소켓 고정 래치(300)를 고정하는 고정 영역이 구비될 수 있다.The
소켓 고정 래치(300)는 보드(200)에 탑재된 소켓 장치(100)를 보드(200)에 고정시키는 부재이다. 소켓 고정 래치(300)는 보드(200) 상에 결합된다. 소켓 고정 래치(300)는 보드(200)에 마련된 고정 영역에 결합될 수 있다.The
소켓 고정 래치(300)는 복수 개 구비될 수 있다. 일 예로, 소켓 고정 래치(300)는 서로 소정의 거리를 갖고 이격되게 배치되는 제1 소켓 고정 래치(300A)와 제2 소켓 고정 래치(300B)를 포함할 수 있다. 제1 소켓 고정 래치(300A)와 제2 소켓 고정 래치(300B) 사이에는 소켓 장치(100)가 탑재되는 소켓 탑재 공간(210)이 마련된다. 즉, 제1 소켓 고정 래치(300A)와 제2 소켓 고정 래치(300B)는 소켓 탑재 공간(210)을 사이에 두고, 소켓 탑재 공간(210)의 양 측에 각각 배치될 수 있다. A plurality of socket fixing
따라서, 앞서 설명한 바와 같이, 베이스(102)의 양 측면에 각각 형성된 래치 체결부(120)에 제1 소켓 고정 래치(300)와 제2 소켓 고정 래치(300)가 각각 체결될 수 있다.Accordingly, as described above, the first
소켓 고정 래치(300)는 래치 바디(310), 및 래치 후크(320)를 포함할 수 있다. The
아울러, 도시되지는 아니하였으나, 래치 후크(320)에 탄성 바이어스를 가하여 래치 후크(320)를 클로징 상태로 유지하는 래치 스프링(미도시)이 더 구비될 수 있다.In addition, although not shown, a latch spring (not shown) for applying an elastic bias to the
래치 바디(310)는 보드(200) 상에 결합되는 소정의 구조물이다. 래치 바디(310)는 보드(200) 상에 고정적으로 결합될 수 있다.The
래치 후크(320)는 소정의 후크 부재이다. 래치 후크(320)는, 래치 바디(310)에 대해서 회동 가능하게 연결된다. The
래치 후크(320)는 오픈 상태와 클로징 상태를 가질 수 있다. 오픈 상태는, 래치 후크(320)가 외측으로 기울어진 상태이다. 클로징 상태는, 래치 후크(320)가 내측으로 기울어진 상태이다. 오픈 상태에서는 소켓 장치(100)를 보드(200)에서 분리할 수 있다. 아울러, 소켓 장치(100)가 보드(200)에 결합된 상태에서 래치 후크(320)가 클로징 상태가 되면 래치 후크(320)가 소켓 장치(100)에 외력을 가해서 소켓 장치(100)를 고정할 수 있다.The
래치 후크(320)는 후크 바디(322)와 후크 헤드(324)를 포함할 수 있다. The
후크 바디(322)는 래치 바디(310)에 대해서 회동 가능하게 연결되는 소정의 구조물이다. 실시예에 의하면, 후크 바디(322)는 전후 방향으로 소정 길이만큼 길게 연장되며,The
후크 헤드(324)는 후크 바디(322)의 상부분에 구비되는 소정의 돌출부일 수 있다.The
도 3 을 참조하여 후크 헤드(324)의 구성을 설명하면, 래치 후크(320)가 직립한 상태일 때, 후크 헤드(324)는 측 방향으로 돌출된 구성을 가질 수 있다. 여기서, 측 방향이라 함은, 제1 소켓 고정 래치(300)와 제2 소켓 고정 래치(300)가 서로 마주보는 방향으로 이해될 수 있다. 즉, 제1 소켓 고정 래치(300)의 후크 헤드(324)는 제2 소켓 고정 래치(300)가 위치하는 방향으로 돌출되고, 제2 소켓 고정 래치(300)의 후크 헤드(324)는 제1 소켓 고정 래치(300)가 위치하는 방향으로 돌출될 수 있다.When the configuration of the
후크 헤드(324)는 후크 바디(322)의 전단과 후단에 각각 위치할 수 있다. 이에 따라서, 상기 후크 헤드(324)는, 상기 후크 바디(322)의 전방 및 후방에 각각 위치하는 전방 후크 헤드(324) 및 후방 후크 헤드(324)를 포함할 수 있다.The
따라서, 앞서 설명한 바와 같이, 베이스(102)의 측면의 전방과 후방에 각각 형성된 래치 체결부(120)에 상기 전방 후크 헤드(324)와 후방 후크 헤드(324)가 각각 체결될 수 있다.Accordingly, as described above, the
실시예에 의하면, 후크 헤드(324)의 상부면에는 슬로프면(326)이 형성될 수 있다. 따라서, 래치 후크(320)가 직립한 상태에서 후크 헤드(324)를 하방향으로 가압하면 래치 후크(320)는 외측 방향으로 자연스럽게 기울어질 수 있다. 즉, 래치 후크(320)가 오픈되는 방향으로 기울어질 수 있다.According to the embodiment, a
한편, 실시예에 의하면, 후크 헤드(324)의 외측에는 프레싱 헤드(328)가 구비될 수 있다. 프레싱 헤드(328)는 후크 바디(322)의 상단에 구비되며 후크 헤드(324)가 돌출되는 방향의 반대방향으로 돌출될 수 있다. 따라서, 프레싱 헤드(328)를 누르면 래치 후크(320)가 오픈되는 방향으로 래치 후크(320)가 회동할 수 있다.Meanwhile, according to the embodiment, a
래치 스프링은 래치 후크(320)를 클로징하는 방향으로 래치 후크(320)에 대해서 탄성 바이어스를 가할 수 있다.The latch spring may apply an elastic bias to the
도 4 및 5 는 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치(100)와 보드(200), 및 소켓 고정 래치(300)의 탈착을 나타낸 도면이다. 아울러, 도 6 은 본 발명의 일 실시예에 의한 반도체 칩 테스트 장치의 소켓 장치(100)에 소켓 고정 래치(300)가 체결된 상태를 확대하여 나타낸 도면이다.4 and 5 are views illustrating detachment of the
이하에서는, 도면을 참조하여 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 장치(1)의 작동 및 효과를 설명한다.Hereinafter, the operation and effect of the semiconductor chip package test apparatus 1 according to the embodiment of the present invention will be described with reference to the drawings.
도 4 에 도시된 바와 같이, 소켓을 보드(200)에 탑재하거나, 소켓 장치(100)를 보드(200)로부터 탈착시킬 때에는, 소켓 고정 래치(300)를 오픈시킨다. As shown in FIG. 4 , when the socket is mounted on the
이때, 실시예에 의하여, 래치 후크(320)에 프레싱 헤드(328)가 구비되면, 프레싱 헤드(328)를 눌러 가압하는 형태로 소켓 고정 래치(300)의 오픈이 이루어질 수 있다. 물론, 이에 한정하는 것은 아니다.At this time, according to the embodiment, when the
한편, 실시예에 의하면, 소켓 장치(100)의 베이스(102)에는 푸싱 슬로프(112)가 구비되며, 후크 헤드(324)의 상부면에는 슬로프면(326)이 구비되어 있다. 따라서, 소켓을 보드(200)에 탑재할 때, 푸싱 슬로프(112)와 슬로프면(326)이 맞닿으면, 푸싱 슬로프(112)가 후크 헤드(324)를 밀어서 래치 후크(320)를 오픈시킬 수 있다. 따라서, 소켓을 보드(200)에 탑재할 때, 후크 헤드(324)와 베이스(102)가 서로 맞닿아도, 마찰이나 충돌이 발생하는 것이 방지되며, 베이스(102)가 후크 헤드(324)를 자연스럽게 밀어 오픈시키는 것이 가능해질 수 있다.On the other hand, according to the embodiment, the
도 5 및 6 에 도시된 바와 같이, 소켓 장치(100)가 보드(200)에 결합되면, 소켓 고정 래치(300)가 소켓 장치(100)를 고정시킨다. 구체적으로는, 소켓 고정 래치(300)의 래치 후크(320)의 후크 헤드(324)가 소켓 장치(100)의 베이스(102)의 래치 체결부(120)에 걸려진다.5 and 6 , when the
본 발명의 반도체 칩 패키지 테스트 장치(1)에 의하면, 소켓 장치(100)가 보드(200)에 단단히 고정되어 결합될 수 있다. 따라서, 테스트 과정에서 소켓 장치(100)가 위치를 이탈하는 것이 방지될 수 있다. 또한, 소켓 장치(100)와 보드(200) 사이의 연결 불량이 발생하는 것이 방지될 수 있다. According to the semiconductor chip package test apparatus 1 of the present invention, the
아울러, 간단한 조작만으로 소켓 장치(100)를 보드(200)에 결합시킬 수 있으며, 간단한 조작만으로 소켓 장치(100)를 보드(200)로부터 탈착시킬 수 있다. In addition, the
또한, 실시예에 따라서, 상기 래치 체결부(120)는, 상기 베이스(102)의 적어도 일 측면의 전방, 및 후방에 각각 위치하는 전방 체결부, 및 후방 체결부를 포함하며, 상기 후크 헤드(324)는, 상기 후크 바디(322)의 전방 및 후방에 각각 위치하는 전방 후크 헤드(324A) 및 후방 후크 헤드(324B)를 포함한다. 따라서, 베이스(102)의 측면의 전방과 후방에 각각 형성된 전방 체결부, 및 후방 체결부에 상기 전방 후크 헤드(324A)와 후방 후크 헤드(324B)가 각각 체결될 수 있다. In addition, according to an embodiment, the
또한, 기존의 소켓 장치(100)의 구조를 크게 변화시키지 않고, 단지 소켓 장치(100)의 베이스(102)의 측면에 간단한 구조(래치 체결부(120))를 형성시키며, 소켓 고정 래치(300)를 보드(200)에 추가적으로 구비하는 것 만으로 본 발명의 효과를 달성시킬 수 있다. 따라서, 설비 운영 비용이 절감될 수 있다.In addition, without significantly changing the structure of the existing
또한, 소켓 장치(100)의 모서리 위치에 후크 체결이 이루어지므로, 소켓 장치(100)의 견고한 결합이 달성될 수 있다.In addition, since the hook fastening is made at the edge position of the
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In the above, preferred embodiments have been illustrated and described, but the present invention is not limited to the specific embodiments described above, and common knowledge in the technical field to which the invention pertains without departing from the gist of the invention as claimed in the claims is not limited thereto. Various modifications are possible by the possessor, of course, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.
1: 반도체 칩 패키지 테스트 장치
100: 소켓 장치
102: 베이스
104: 커버
106: 래치
110: 체결 블록
112: 푸싱 슬로프
120: 래치 체결부
200: 보드
210: 탑재 공간
300: 소켓 고정 래치
310: 래치 바디
320: 래치 후크
322: 후크 바디
324: 후크 헤드
326: 슬로프면
328: 프레싱 헤드1: Semiconductor chip package test device
100: socket device
102: base
104: cover
106: latch
110: fastening block
112: pushing slope
120: latch fastening part
200: board
210: mount space
300: socket retaining latch
310: latch body
320: latch hook
322: hook body
324: hook head
326: slope surface
328: pressing head
Claims (7)
상기 소켓 장치가 탑재되는 보드; 및
상기 보드 상에 결합되며 오픈/클로징되는 소켓 고정 래치;를 포함하며,
상기 소켓 장치는, 상기 소켓 장치의 적어도 일 측에 구비되며 상기 소켓 고정 래치에 걸림 체결되는 래치 체결부를 포함하고,
상기 소켓 고정 래치는 적어도 일 부분이 상기 래치 체결부에 체결되어 상기 보드 상에 안착된 소켓을 고정시키는 반도체 칩 패키지 테스트 장치.a socket device on which a semiconductor chip package is mounted;
a board on which the socket device is mounted; and
and a socket fixing latch coupled to the board and open/closed;
The socket device includes a latch coupling part provided on at least one side of the socket device and engaged with the socket fixing latch,
At least a portion of the socket fixing latch is fastened to the latch coupling part to fix the socket seated on the board.
상기 소켓 고정 래치는,
상기 보드 상에 결합되는 래치 바디, 및
상기 래치 바디에 결합되며 상기 래치 바디를 중심으로 회동 가능한 래치 후크를 포함하는 반도체 칩 패키지 테스트 장치.According to claim 1,
The socket fixing latch,
a latch body coupled to the board; and
and a latch hook coupled to the latch body and rotatable about the latch body.
상기 래치 후크는,
상기 래치 바디에 회동 가능하게 연결되는 후크 바디, 및
상기 후크 바디의 상부분에 구비되며 상기 래치 체결부에 걸림 체결되는 후크 헤드를 구비하는 반도체 칩 패키지 테스트 장치.3. The method of claim 2,
The latch hook is
a hook body rotatably connected to the latch body; and
and a hook head provided on an upper portion of the hook body and engaged with the latch coupling part.
상기 래치 후크는 상기 베이스의 측면에 체결되되,
상기 래치 체결부는,
상기 베이스의 적어도 일 측면의 전방, 및 후방에 각각 위치하는 전방 체결부, 및 후방 체결부를 포함하며,
상기 후크 헤드는,
상기 후크 바디의 전방 및 후방에 각각 위치하는 전방 후크 헤드 및 후방 후크 헤드를 포함하는 반도체 칩 패키지 테스트 장치.4. The method of claim 3,
The latch hook is fastened to the side of the base,
The latch fastening part,
It includes a front fastening part, and a rear fastening part respectively located in the front and rear of at least one side of the base,
The hook head is
A semiconductor chip package testing apparatus including a front hook head and a rear hook head respectively positioned in front and rear of the hook body.
상기 후크 헤드의 상면에는,
빗면으로 구성되는 슬로프면이 구비되는 반도체 칩 패키지 테스트 장치.According to the third
On the upper surface of the hook head,
A semiconductor chip package test apparatus having a sloped surface composed of an inclined surface.
상기 베이스는,
상기 래치 체결부의 하부분에 구비되는 체결 블록을 가지며,
상기 체결 블록의 하부분에는 빗면으로 구성되는 푸싱 슬로프가 구비되는 반도체 칩 패키지 테스트 장치.According to the third
The base is
and a fastening block provided at a lower portion of the latch fastening part;
A semiconductor chip package testing apparatus provided with a pushing slope formed of an inclined plane at a lower portion of the fastening block.
상기 보드는 상기 소켓 장치가 탑재되는 소켓 장치 탑재 공간을 가지며,
상기 소켓 고정 래치는 제1 소켓 고정 래치와 제2 소켓 고정 래치를 포함하며,
상기 제1 소켓 고정 래치와 제2 소켓 고정 래치는 상기 소켓 탑재 공간의 양 측에 각각 배치되는 반도체 칩 패키지 테스트 장치.
The method of claim 1,
The board has a socket device mounting space in which the socket device is mounted,
The socket holding latch includes a first socket holding latch and a second socket holding latch,
The first socket fixing latch and the second socket fixing latch are respectively disposed on both sides of the socket mounting space.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200182438A KR102659685B1 (en) | 2020-12-23 | 2020-12-23 | Test apparatus for package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200182438A KR102659685B1 (en) | 2020-12-23 | 2020-12-23 | Test apparatus for package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220091170A true KR20220091170A (en) | 2022-06-30 |
KR102659685B1 KR102659685B1 (en) | 2024-04-23 |
Family
ID=82215100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200182438A KR102659685B1 (en) | 2020-12-23 | 2020-12-23 | Test apparatus for package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102659685B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110048446A (en) | 2009-11-02 | 2011-05-11 | 에스에무케이 가부시키가이샤 | Pogo Pin Press-fit Connector |
KR20110008905U (en) * | 2010-03-12 | 2011-09-20 | (주)마이크로컨텍솔루션 | Test board connection structure of memory module test socket |
KR20180076526A (en) * | 2016-12-28 | 2018-07-06 | 주식회사 티에프이 | One touch coupling type socket assembly for testing semiconductor package |
KR102081807B1 (en) * | 2019-11-06 | 2020-02-26 | 주식회사 에이디엔티 | Test socket for semiconductor chip |
KR102133398B1 (en) * | 2020-02-27 | 2020-07-13 | 주식회사 비티솔루션 | Test socket module |
-
2020
- 2020-12-23 KR KR1020200182438A patent/KR102659685B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110048446A (en) | 2009-11-02 | 2011-05-11 | 에스에무케이 가부시키가이샤 | Pogo Pin Press-fit Connector |
KR20110008905U (en) * | 2010-03-12 | 2011-09-20 | (주)마이크로컨텍솔루션 | Test board connection structure of memory module test socket |
KR20180076526A (en) * | 2016-12-28 | 2018-07-06 | 주식회사 티에프이 | One touch coupling type socket assembly for testing semiconductor package |
KR102081807B1 (en) * | 2019-11-06 | 2020-02-26 | 주식회사 에이디엔티 | Test socket for semiconductor chip |
KR102133398B1 (en) * | 2020-02-27 | 2020-07-13 | 주식회사 비티솔루션 | Test socket module |
Also Published As
Publication number | Publication date |
---|---|
KR102659685B1 (en) | 2024-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108885227B (en) | Test socket unit | |
JP2003007412A (en) | Socket for electric component | |
KR101437092B1 (en) | Semiconductor chip testing device | |
JP4237485B2 (en) | Socket for electrical parts | |
KR101886205B1 (en) | One touch coupling type socket assembly for testing semiconductor package | |
KR20070062082A (en) | Combine structure of semiconductor package and test socket | |
KR20220091170A (en) | Test apparatus for package | |
KR20090056754A (en) | Structure of aligning electronic parts | |
KR101016019B1 (en) | Burn-In Socket for WELP Type Package | |
KR100898409B1 (en) | Burn-in socket for lead-frame type chip package | |
KR101345816B1 (en) | The socket for test of semiconductor package | |
KR20070080893A (en) | Insert for semiconductor comprising guide latch | |
KR100316807B1 (en) | Carrier Module of Test Handler | |
TW202132781A (en) | Socket for inspection including a first contact terminal, a second contact terminal, a cam portion, a sliding portion, and a latch | |
KR100503683B1 (en) | A kgd carrier and an ic mounting socket mounting it | |
KR100502052B1 (en) | Carrier Module | |
KR102666185B1 (en) | Burn-in socket | |
KR101171363B1 (en) | Carrier for semiconductor chip | |
KR102680645B1 (en) | Socket for test | |
KR0119741Y1 (en) | Test socket of semiconductor device | |
KR102650194B1 (en) | Test socket | |
KR102650190B1 (en) | Gender | |
JP5269303B2 (en) | Socket for electrical parts | |
KR100952735B1 (en) | Test socket | |
KR20090083535A (en) | Insert for semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |