KR101171363B1 - Carrier for semiconductor chip - Google Patents
Carrier for semiconductor chip Download PDFInfo
- Publication number
- KR101171363B1 KR101171363B1 KR1020080121384A KR20080121384A KR101171363B1 KR 101171363 B1 KR101171363 B1 KR 101171363B1 KR 1020080121384 A KR1020080121384 A KR 1020080121384A KR 20080121384 A KR20080121384 A KR 20080121384A KR 101171363 B1 KR101171363 B1 KR 101171363B1
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- semiconductor chip
- base
- chip package
- latch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체칩캐리어에 관한 것으로, 특히 상부는 상향 개구부를 가지고, 하부로는 안착되는 반도체칩 패키지의 형상에 대응하는 안착 개구부를 가져 상기 상향 개구부와 안착 개구부가 연결되는 개구부를 내부에 가지는 베이스, 상기 개구부에 위치하는 래치, 상기 베이스에 결합하고 상기 래치를 작동하는 조작부를 포함하는 반도체칩 캐리어에 있어서, 상기 반도체칩 패키지는 볼 단자를 가지는 비지에이(BGA) 타입이고, 상기 베이스 안착 개구부는 내주면 아래쪽에 상기 반도체칩 패키지의 본체와 접촉하는 걸림턱을 가지고, 상기 베이스에 설치되어, 상기 래치가 벌어져 개방 시에는 상기 안착 개구부의 걸림턱으로부터 개구부 쪽으로 돌출하고, 상기 래치가 폐쇄 시에는 상기 안착 개구부의 걸림턱으로부터 개구부 바깥으로 벗어나는 이동 시트를 포함하는 것을 특징으로 하는 반도체칩 캐리어에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip carrier, and in particular, a base having an upward opening, a lower opening having a seating opening corresponding to a shape of a semiconductor chip package to be seated therein, and having an opening therein connected to the upward opening and the seating opening. And a latch positioned in the opening, and an operation unit coupled to the base and operating the latch, wherein the semiconductor chip package is a BGA type having a ball terminal, and the base seating opening is It has a latching jaw in contact with the main body of the semiconductor chip package below the inner circumferential surface, is installed in the base, and when the latch is opened to open, protrudes toward the opening from the locking jaw of the seating opening, when the latch is closed Moving sheet out of the opening from the latching jaw of the opening It relates to a semiconductor chip carrier comprising a.
이를 통하여 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 반도체칩 패키지와 캐리어와의 간섭으로 인하여 발생하는 테스트 수율 하락을 줄일 수 있으며, 볼 전극과 테스트 소켓과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄이는 효과를 얻을 수 있다.As a result, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, it is possible to obtain an effect of preventing the electrode of the semiconductor chip package from being caught in the semiconductor chip carrier, and is generated due to interference between the semiconductor chip package and the carrier. The test yield can be reduced, and the ball electrode and the test socket can be accurately aligned, thereby increasing test productivity and reducing defects.
캐리어, 반도체칩, 볼 Carrier, Semiconductor Chip, Ball
Description
본 발명은 반도체칩캐리어에 관한 것으로, 더욱 상세하게는 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 반도체칩 패키지와 캐리어와의 간섭으로 인하여 발생하는 테스트 수율 하락을 줄일 수 있으며, 볼 전극과 테스트 소켓과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄이는 효과를 얻을 수 있는 반도체칩캐리어에 관한 것이다.The present invention relates to a semiconductor chip carrier, and more particularly, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, it is possible to obtain an effect of preventing a problem of pinching the electrode of the semiconductor chip package into the semiconductor chip carrier. As a result, it is possible to reduce the test yield drop caused by the interference between the semiconductor chip package and the carrier, and to accurately align the ball electrode with the test socket, thereby increasing test productivity and reducing defects. A semiconductor chip carrier can be obtained.
본 발명에서 의미하는 반도체칩 캐리어는 인서트를 의미하는 것으로 반도체칩 패키지의 이동 또는 테스트를 위하여 사용되는 캐리어를 의미한다.In the present invention, the semiconductor chip carrier means an insert and means a carrier used for moving or testing a semiconductor chip package.
반도체칩은 다양한 형태로 제조되며, 이러한 반도체칩을 패키징하면 외부회로와의 전기적 연결을 위한 외부연결단자(전극)를 외부에 가지게 되며, 이러한 반도체 칩을 패키징하는 방식에 따라 리드형 또는 볼형으로 나누어진다.The semiconductor chip is manufactured in various forms, and packaging such a semiconductor chip has an external connection terminal (electrode) for electrical connection with an external circuit, and is divided into a lead type or a ball type according to the packaging method of the semiconductor chip. Lose.
그런데 이와 같은 반도체칩 패키지는 직접도가 높아지고, 로직 설계가 다양해짐에 따라 하나의 칩이 가지는 외부연결단자의 수가 꾸준히 증가하고 있는 추세 이고, 이와 같은 추세에 따라 리드형보다는 볼형인 BGA타입을 선호하게 되고, 특히도 1에 도시한 바와 같이 (a)의 경우보다 (b)의 경우처럼 가장자리 부분에 볼 단자를 구비하는 POP 패키지가 보다 많은 단자를 형성할 수 있으므로 이러한 타입을 보다 많이 사용하고 있다.However, as the semiconductor chip package has higher directness and various logic designs, the number of external connection terminals of one chip is steadily increasing, and according to such a trend, the ball type BGA type is preferred to the lead type. In particular, as shown in FIG. 1, the POP package having a ball terminal at the edge portion as in the case of (b) can form more terminals than in the case of (a). .
이와 같은 타입의 볼 단자를 가지는 BGA타입 반도체칩 패키지의 경우에 볼을 테스트 보드나 소켓과 올바르게 정렬하기 위해서는 우선적으로 인서트 내의 반도체칩 패키지가 정확히 정렬하는 것이 필요하고 이를 위하여 도 2에 도시한 바와 같이 다양한 가이드 방법이 인서트에 적용되었다.In the case of a BGA type semiconductor chip package having a ball terminal of this type, in order to correctly align the ball with a test board or a socket, it is necessary to first align the semiconductor chip package in the insert correctly. Various guide methods were applied to the insert.
그러나 이와 같은 반도체칩 패키지가 안착되는 개구부 내부로의 돌출이 이루어지는 가이드의 도입은 안착되는 반도체칩 패키지의 볼 단자와 상기 가이드 사이의 간섭을 일으켜 테스트 수율을 떨어뜨리거나, 개구부 내에 설치한 와어어 타입 가이드가 늘어지는 등의 문제점이 발생하고, 특히 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하여 수율을 떨어뜨리거나, 끼임에 따른 오동작이나 가이드 파손 등이 발생하는 문제점이 있고, 끼임이 발생함에 따른 가이드 또는 볼 단자 파손은 바로 패키지 불량의 문제를 일으키거나, 파손된 부분이 다른 장비에 다시 끼어 2차적인 문제를 일으키는 등의 문제점이 있다.However, the introduction of the guide which protrudes into the opening in which the semiconductor chip package is seated may cause interference between the ball terminal of the semiconductor chip package and the guide in which the semiconductor chip package is seated, thereby lowering the test yield or installing a wire type in the opening. There is a problem that the guide is stretched, and in particular, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, the electrode of the semiconductor chip package is caught in the semiconductor chip carrier. Malfunctions or guide breakage may occur, and damage to the guide or ball terminals due to pinching may cause problems such as package failure immediately, or secondary parts such as broken parts may be reinserted into other equipment. There is this.
따라서 이와 같은 문제점을 근본적으로 해결하여, 인서트 내의 반도체칩 패키지의 정확한 정렬을 얻어 볼 전극과 테스트 소켓과의 정렬이 정확히 이루어지도록 함은 물론이고, BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 볼 전극이 반도체칩 캐리어와 간섭이 발생하지 않아 반도체칩 패키지와 캐리어와의 간섭으로 인하여 발생하는 테스트 수율 하락을 막을 수 있고, 테스트 생산성을 높일 수 있는 반도체칩 캐리어의 개발이 절실한 실정이다.Therefore, this problem is fundamentally solved, so that the alignment between the ball electrode and the test socket can be precisely obtained by obtaining the accurate alignment of the semiconductor chip package in the insert. Since the ball electrode of the semiconductor chip package does not interfere with the semiconductor chip carrier, it is possible to prevent a decrease in test yield caused by the interference between the semiconductor chip package and the carrier and to develop a semiconductor chip carrier that can increase test productivity. to be.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 전극이 반도체칩 캐리어에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 반도체칩 패키지와 캐리어와의 간섭으로 인하여 발생하는 테스트 수율 하락을 줄일 수 있으며, 볼 전극과 테스트 소켓과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄이는 효과를 얻을 수 있는 반도체칩캐리어를 제공하는 것을 목적으로 한다.In order to solve the problems of the prior art as described above, the present invention can obtain the effect that the problem that the electrode of the semiconductor chip package is caught in the semiconductor chip carrier when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier. As a result, it is possible to reduce the test yield drop caused by the interference between the semiconductor chip package and the carrier, and to accurately align the ball electrode with the test socket, thereby increasing test productivity and reducing defects. An object of the present invention is to provide a semiconductor chip carrier obtainable.
상기와 같은 목적을 달성하기 위하여, 본 발명은 To achieve these and other advantages and in accordance with the purpose of the present invention,
상부는 상향 개구부를 가지고, 하부로는 안착되는 반도체칩 패키지의 형상에 대응하는 안착 개구부를 가져 상기 상향 개구부와 안착 개구부가 연결되는 개구부를 내부에 가지는 베이스, 상기 개구부에 위치하는 래치, 상기 베이스에 결합하고 상기 래치를 작동하는 조작부를 포함하는 반도체칩 캐리어에 있어서, A base having an upward opening, a lower opening having a mounting opening corresponding to a shape of a semiconductor chip package to be mounted therein, and having an opening therein to which the upward opening and the mounting opening are connected, a latch positioned in the opening, and a base In the semiconductor chip carrier including an operation unit for coupling and operating the latch,
상기 반도체칩 패키지는 볼 단자를 가지는 비지에이(BGA) 타입이고, The semiconductor chip package is a BGA type having a ball terminal,
상기 베이스 안착 개구부는 내주면 아래쪽에 상기 반도체칩 패키지의 본체와 접촉하는 걸림턱을 가지고, The base seating opening has a locking step in contact with the main body of the semiconductor chip package below the inner circumferential surface,
상기 베이스에 설치되어, 상기 래치가 벌어져 개방 시에는 상기 안착 개구부의 걸림턱으로부터 개구부 쪽으로 돌출하고, 상기 래치가 폐쇄 시에는 상기 안착 개구부의 걸림턱으로부터 개구부 바깥으로 벗어나는 이동 시트를 포함하는 것을 특징으로 하는 반도체칩 캐리어를 제공한다.It is installed on the base, when the latch is open, the opening protrudes toward the opening from the locking jaw of the seating opening, and when the latch is closed comprises a moving sheet to move out of the opening from the locking jaw of the seating opening. A semiconductor chip carrier is provided.
본 발명의 반도체칩캐리어에 따르면, BGA 타입의 반도체칩이 반도체칩 캐리어로 착탈시에 반도체칩 패키지의 볼 전극이 반도체칩 캐리어와 전혀 간섭이 발생하지 않으므로 여기에 끼이는 문제가 발생하지 않도록 하는 효과를 얻을 수 있으며, 반도체칩 패키지와 캐리어와의 간섭으로 인하여 발생하는 테스트 수율 하락을 줄일 수 있으며, 볼 전극과 테스트 보드의 전극과의 정렬이 정확히 이루어지도록 하는 효과가 있으며, 이에 따라 테스트 생산성을 높이고, 불량을 줄일 수 있는 효과를 얻을 수 있다.According to the semiconductor chip carrier of the present invention, when the BGA type semiconductor chip is attached to or detached from the semiconductor chip carrier, the ball electrode of the semiconductor chip package does not cause any interference with the semiconductor chip carrier. It is possible to reduce the test yield drop caused by the interference between the semiconductor chip package and the carrier, and to align the ball electrode with the electrode of the test board accurately, thereby increasing test productivity. Therefore, the effect of reducing defects can be obtained.
이하 본 발명에 대하여 도면을 참고하여 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 반도체칩 캐리어에 관한 것으로, 상부는 상향 개구부를 가지고, 하부로는 안착되는 반도체칩 패키지(2)의 형상에 대응하는 안착 개구부(4)를 가져 상기 상향 개구부와 안착 개구부(4)가 연결되는 개구부를 내부에 가지는 베이스(10), 상기 개구부에 위치하는 래치(20), 상기 베이스에 결합하고 상기 래치(20)를 작동하는 조작부(22)를 포함하는 반도체칩 캐리어에 있어서, 상기 반도체칩 패키지(2)는 볼 단자를 가지는 비지에이(BGA) 타입이고, 상기 베이스 안착 개구부(4)는 내주면 아래쪽에 상기 반도체칩 패키지의 본체와 접촉하는 걸림턱(6)을 가지고, 상기 베이스(10)에 설치되어, 상기 래치(20)가 조작부(22)의 하강으로 벌어져 개방 시에는 상기 안착 개구부(4)의 걸림턱(6)으로부터 개구부 쪽으로 돌출하고, 상기 래치(20)가 조작부의 상승으로 폐쇄 시에는 상기 안착 개구부(4)의 걸림턱(6)으로부터 개구부 바깥으로 벗어나는 이동 시트(100)를 포함하여 구성된다.The present invention relates to a semiconductor chip carrier, the upper portion having an upward opening, the lower portion has a mounting opening (4) corresponding to the shape of the semiconductor chip package (2) to be seated so that the upward opening and the mounting opening (4) A semiconductor chip carrier comprising a base (10) having an opening connected therein, a latch (20) positioned in the opening, and an operation unit (22) coupled to the base and operating the latch (20). The
즉, 볼 단자와 인서트와의 간섭을 줄이기 위해서는 도 2에 도시한 바와 같은 개구부 내에 부설되는 가이드를 모두 제거하는 것이 좋으나, 이러한 가이드를 모두 제거하는 경우에는 반도체 칩 패키지의 안착을 안전하게 확보할 수 없다. 따라서 반도체 칩 패키지가 안착하는 경우에만 낙하하는 반도체칩 패키지를 받아주고, 낙하가 완료되어 반도체칩 패키지의 고정이 래치를 통하여 이루어지는 경우에는 개구부에서 빗겨나는 이동 시트를 도입한 것이다.That is, in order to reduce the interference between the ball terminal and the insert, it is preferable to remove all the guides placed in the opening as shown in FIG. 2, but when all the guides are removed, the seating of the semiconductor chip package cannot be securely secured. . Therefore, the semiconductor chip package is received only when the semiconductor chip package is seated, and when the drop is completed and the fixing of the semiconductor chip package is made through the latch, a moving sheet that is deviated from the opening is introduced.
따라서 볼 단자와 인서트와의 간섭을 줄이기 위해서 베이스의 안착 개구부(4)는 도시한 바와 같이 반도체칩 패키지의 본체(봉지재로 처리된 부분)에만 접촉하도록 걸림턱(6)을 가진다. 이는 도 1(a) 타입의 경우에는 넓은 걸림턱을 가질 수 있으므로, 반도체칩 패키지의 안착에 무리가 없으나, 도 1(b) 타입의 경우에는 걸림턱이 아주 미소하게 밖에 형성될 수 없으므로, 이 경우에는 반도체칩 패키지의 안전한 안착을 보장할 수 없다. 따라서 이를 보장하기 위하여 개구부에 반도체칩 패키지의 안착을 위한 시트를 도입한 것으로, 이는 상기 베이스(10)에 설치되어, 상기 래치(20)가 벌어져 개방 시(반도체 칩 패키지의 인출이나 인입의 과정이 수행 되는 순간)에는 상기 안착 개구부(4)의 걸림턱(6)으로부터 개구부 쪽으로 돌출하고(이를 통하여 반도체칩 패키지의 안착 개구부내 걸림턱으로의 안착을 이룬다.), 상기 래치(20)가 폐쇄 시(반도체 칩 패키지가 인입되어 래치에 의하여 고정되는 경우)에는 상기 안착 개구부(4)의 걸림턱(6)으로부터 개구부 바깥으로 벗어나는(이를 통하여 볼 단자와 소켓/테스트보드와의 연결에 이동 시트가 간섭을 일으키지 않도록 한다.) 동작을 수행하는 이동 시트(100)를 구비한다. 상기 이동 시크는 상기 기술한 동작을 수행하는 공지의 다양한 구성이 이에 적용될 수 있다.Therefore, in order to reduce the interference between the ball terminal and the insert, the mounting opening 4 of the base has a latching jaw 6 so as to contact only the main body (part treated with the encapsulant) of the semiconductor chip package as shown. 1 (a) type can have a wide locking step, there is no problem in the mounting of the semiconductor chip package, but in the case of Figure 1 (b) type because the locking step can be formed only very small, In this case, the secure mounting of the semiconductor chip package cannot be guaranteed. Therefore, in order to ensure this, a sheet for mounting the semiconductor chip package is introduced into the opening, which is installed in the
바람직하게는 상기 이동 시트(100)는 상기 베이스(10)에 상기 이동 시트(100)를 회전 또는 직선 이동가능하게 고정하는 고정부(110), 상기 고정부(110)로부터 상기 안착 개구부(4) 측으로 연장하고 끝단이 평면을 이루도록 하는 시트부(120), 및 상기 고정부(110)를 기준으로 상기 시트부(120)의 반대편에 위치하여 상기 고정부(110)에 대하여 상기 이동 시트(100)가 회전 또는 직선 이동 하도록 하는 구동부(130)를 포함하도록 구성될 수 있다. 즉, 이동 시트(100)는 회전이나 직선 이동을 통하여 상기 기술한 2가지 위치 사이를 이동하도록 이를 구성할 수 있으며, 이에 대한 구체적인 예는 도 3 내지 도 9c에 도시한 바와 같다. 여기서 상기 시트부는 그 끝단이 반도체칩 패키지의 안착을 위하여 평면을 이루는 것으로, 이를 평판으로 형성할 수도 있고, 2개의 막대로 이를 형성할 수도 있고, 3개의 돌출간으로 이를 형성할 수도 있으며, 기타 다양한 평면을 정의할 수 있는 방법으로 이를 형성할 수 있다.Preferably, the
이에 대하여 구체적으로 살펴보면, 먼저, 회전운동을 통하여 이동 시트의 이 동을 구성하는 경우는, 상기 이동 시트(100)의 상기 고정부(110)는 상기 이동 시트(100)를 회전 이동가능하게 고정하는 피벗고정부이고, 상기 시트부(120)는 상기 고정부(110)로부터 상기 안착 개구부(4) 측으로 연장하는 연장부(122)와 끝단에 형성되는 평판부(124)를 포함하고, 상기 구동부(130)는 상기 고정부(110)를 기준으로 상기 시트부(120)의 반대편에 위치하는 구동레버(131), 상기 구동레버(131) 상부에 위치하는 푸쉬 버튼(132), 및 상기 시트부(120)와 베이스(10) 사이에 결합하는 탄성부재(133)를 포함하여 이를 구성할 수 있다. 이에 대한 구체적인 예는 도 3에 도시한 바와 같으며, 도 4는 이러한 이동 시트 부분을 확대 도시한 도면이며, 도 3 내지 도 4에는 상기 탄성부재가 미도시 되어 있으므로, 이를 명확히 하기 위하여 탄성부재에 대해서는 도 5에 도시한 바와 같다. 즉, 회전이동을 위하여 상기 고정부는 pivot으로 이를 구성하고, 래치가 개방된 경우에 반도체칩 패키지의 안착을 위하여 상기 시트부는, 래치가 개방된 경우에, 상기 안착 개구부로의 돌출이 가능하도록 충분히 길어야 하므로 연장부와 반도체칩 패키지의 안착이 이루어지도록 평판을 구성한다. 바람직하게는 상기 평판의 상면에는 볼 단자의 적절한 수용을 위하여 접촉하는 볼 단자에 대응하는 홈 또는 무늬를 추가로 더 형성할 수 있다.In detail, first, when constituting the movement of the movement sheet through the rotational movement, the
다음으로, 직선운동을 통하여 이동 시트의 이동을 구성하는 경우는, 상기 고정부(110)는 상기 이동 시트(100)를 직선 이동가능하게 고정하는 가이드 슬롯(112) 및 상기 가이드 슬롯(112)에 끼워지는 베이스(10) 측의 연결핀(114)을 포함하고, 상기 시트부(120)는 상기 고정부(110)로부터 상기 안착 개구부(4) 측으로 연장하는 연장부(126)와 끝단에 형성되는 평판부(128)를 포함하고, 상기 구동부(130)는 상기 고정부(110)를 기준으로 상기 시트부(120)의 반대편에 위치하고 상면에 경사면을 가지는 경사레버(135), 상기 경사레버(135) 상부에 위치하여 상기 경사면을 측면으로 미는 푸쉬 버튼(136), 및 상기 경사레버(135)와 베이스(10) 사이에 결합하는 탄성부재(137)를 포함하여 구성할 수 있다. 이에 대한 구체적인 예는 도 6에 도시한 바와 같으며, 도 7은 이러한 이동 시트 부분을 확대 도시한 도면이다. 즉, 직선이동을 위하여 상기 고정부는 가이드 슬롯과 연결핀으로 구성되고, 이는 반드시 이에 한정되는 것이 아니라 베이스에 가이드 슬롯이 형성되고, 이동 시트에 연결핀이 구성되는 대칭적 구조도 포함하는 의미이며, 래치가 개방된 경우에 반도체칩 패키지의 안착을 위하여 상기 시트부는, 래치가 개방된 경우에, 상기 안착 개구부로의 돌출이 가능하도록 충분히 길어야 하므로 연장부와 반도체칩 패키지의 안착이 이루어지도록 평판을 구성한다. 바람직하게는 상기 평판의 상면에는 볼 단자의 적절한 수용을 위하여 접촉하는 볼 단자에 대응하는 홈 또는 무늬를 추가로 더 형성할 수 있다.Next, in the case of constituting the movement of the moving sheet through the linear movement, the
이들 회전운동의 경우와 직선운동의 경우 각각에 대하여, 반도체칩 패키지의 인입, 안착 및 테스트의 과정을 순서대로 도 8a 내지 8c(회전운동)와 도 9a 내지 도 9c(직선운동)에 나타낸다.For each of these rotary motions and linear motions, the procedure of drawing, mounting and testing of the semiconductor chip package is shown in Figs. 8A to 8C (rotational motion) and 9A to 9C (linear motion) in order.
또한 이에 추가하여 바람직하게는 상기 본 발명의 반도체칩 캐리어는 상기 베이스(10) 내측면 중 상기 반도체칩 패키지(2)의 측면 모서리와 대응되는 부분에 설치되며, 상기 반도체칩 패키지의 측면 모서리의 이웃하는 2면을 가압하는 밀대를 포함하여 상기 반도체칩 패키지를 측면 가압하는 하나 이상의 푸셔(200)를 더 포함 할 수 있다. 이와 같은 푸셔의 구성에 대해서는 대한민국 등록특허 제613168호, "반도체소자 테스트용 인서트 블럭"에 상세하게 설명되어 있으므로 이에 대한 설명은 생략하도록 한다.In addition, the semiconductor chip carrier of the present invention is preferably installed in a portion of the inner surface of the
다만, 상기 대한민국 등록특허 제613168호에서의 푸셔는 반도체칩 패키지의 센터링이 견고하게 유지되어지도록 하기 위해 사용되어지는 반면에 본 발명의 경우, 상기 푸셔는 인서트에 삽입되는 반도체칩 패키지의 좁은 걸림턱으로의 안착을 확보하기 위하여 사용되어진다. 즉, 도 11a에 도시한 바와 같이 준비된 인서트에 반도체칩 패키지가 낙하하는 경우에 걸림턱이 pop타입의 경우에 매우 좁으므로, 반도체 칩 패키지의 걸림턱으로의 안착이 확실하지 않을 수 있고, 이 경우에 도 11b에 도시한 바와 같이 상기 이동 시트가 빠져 나가면 반도체 칩 패키지가 탈락할 수 있는 가능성이 있으므로, 이러한 반도체 칩 패키지의 상기 걸림턱으로의 안착을 유도하기 위한 목적으로 이를 활용하는 것이다. 이를 통하여 도 11a단계에서 반도체칩 패키지가 안착하면, 중간 단계로 도 11c 또는 11d단계(바람직하게는 푸셔, 래치, 이동시트의 순차적 작동을 이루어 도 11d단계를 거치는 것이 좋다.)를 거쳐 도 11b단계를 이루어 반도체칩 패키지의 걸림턱으로의 안착이 이루어진다.(통상적으로는 상기 기술한 단계가 반드시 순차적으로 이루어지는 것은 아니며, 상기 단계가 순간적으로 이루어지고, 매 구동시마다 각 부품의 상대적 위치가 약간씩 변할 수 있으므로 이들 중간단계가 혼재되거나 이들 중간단계의 중간 형식으로 구동이 이루어질 수도 있음은 물론이다.) 또한 이에 추가하여 상기 푸셔를 통하여 걸림턱에 걸린 반도체칩 패키지의 고정 및 정렬을 한쪽 방향으로 균일하게 할 수 있는 효과 도 함께 얻을 수 있다. However, while the pusher in the Republic of Korea Patent No. 613168 is used to maintain the centering of the semiconductor chip package is firmly maintained, in the present invention, the pusher is a narrow locking step of the semiconductor chip package is inserted into the insert It is used to secure the seating. That is, when the semiconductor chip package falls to the prepared insert as shown in FIG. 11A, since the locking step is very narrow in the case of the pop type, the mounting of the semiconductor chip package to the locking step may not be assured. In this case, As shown in FIG. 11B, since the semiconductor chip package may fall off when the moving sheet is pulled out, the semiconductor chip package may be used for the purpose of inducing the mounting of the semiconductor chip package onto the latching jaw. As a result, when the semiconductor chip package is seated in step 11a, the step 11c or 11d (preferably through the step of FIG. 11d by performing the sequential operation of the pusher, the latch, and the moving sheet) as shown in step 11b. (The steps described above are not necessarily sequentially performed, but the steps are instantaneously, and the relative position of each component may change slightly every driving. In addition, the intermediate steps may be mixed or driven in the intermediate type of the intermediate steps.) In addition, the fixing and alignment of the semiconductor chip package caught on the latching step may be uniformly performed in one direction through the pusher. You can also achieve the effect.
상기 기술한 푸셔를 포함하는 인서트에 대한 구체적인 예는 도 10의 분해사시도에 상세하게 나타나 있으며, 이와 같은 인서트의 반도체칩 패키지 인출 및 인입이 일어나는 경우의 모습은 도 11a에, 반도체칩 패키지를 안착한 경우의 모습은 도 11b에 나타내며, 상기 2상태의 중간단계는 도 11c 또는 11d중의 어느 하나 또는 이의 중간형태가 될 수 있고, 바람직하게는 상기 래치, 푸셔, 이동시트의 구동 타이밍을 조절하여 도 11a -> 도 11d -> 도 11b의 상태(래치개방/이동시트인입/푸셔개방 -> 반도체칩 패키지 인입 -> 푸셔잠김/래치잠김(이들 순서는 서로 바뀔 수 있으며, 함께 진행될 수도 있으며, 바람직하게는 푸셔잠김이 먼저 진행) -> 이동시트인출)로 이루어지는 것이 반도체칩 패키지의 확실한 안착 및 정렬을 위하여 좋다.A specific example of the insert including the pusher described above is shown in detail in the exploded perspective view of FIG. 10, and the drawing and extraction of the semiconductor chip package of the insert occurs in FIG. 11A when the semiconductor chip package is seated. 11B, the intermediate stage of the two states may be any one of FIG. 11C or 11D, or an intermediate form thereof. Preferably, the driving timing of the latch, the pusher, and the moving seat is adjusted. > Fig. 11d-> state of Fig. 11b (latch opening / moving sheet insertion / pusher opening-> semiconductor chip package insertion-> pusher locking / latch locking (these orders can be interchanged, they can be carried out together, preferably pusher) Locking first)-> withdrawal of the transfer sheet) is good for reliable mounting and alignment of the semiconductor chip package.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various modifications and changes made by those skilled in the art without departing from the spirit and scope of the present invention described in the claims below. Changes are also included within the scope of the invention.
도 1은 본 발명에 적용되는 반도체칩 패키지의 실시예들에 대한 저면도를 나타낸 도면이다.1 illustrates a bottom view of embodiments of a semiconductor chip package according to the present invention.
도 2는 종래의 반도체칩 캐리어의 다양한 실시예를 도시한 사시도이다.2 is a perspective view illustrating various embodiments of a conventional semiconductor chip carrier.
도 3은 본 발명의 반도체칩 캐리어에 대한 일 실시예의 분해사시도이다.3 is an exploded perspective view of an embodiment of a semiconductor chip carrier of the present invention.
도 4는 도 3에 도시한 본 발명의 반도체칩 캐리어에 대한 일 실시예의 이동 시트 부분에 대한 확대도 및 해당 이동 시트의 사시도이다.(푸셔를 포함한 도면이나, 이를 제외한 경우도 이동 시트 부분은 동일하다.)FIG. 4 is an enlarged view of a moving sheet portion and a perspective view of the moving sheet of the embodiment of the semiconductor chip carrier of the present invention shown in FIG. 3. Do.)
도 5는 도 4에 도시한 이동 시트의 결합을 개략적으로 나타낸 측면도이다.5 is a side view schematically showing the engagement of the moving sheet shown in FIG.
도 6은 본 발명의 반도체칩 캐리어에 대한 다른 실시예의 이동시트 부분에 대한 확대도 및 해당 이동 시트의 사시도이다.(푸셔를 포함한 도면이나, 이를 제외한 경우도 이동 시트 부분은 동일하다.)Fig. 6 is an enlarged view of a moving sheet portion and a perspective view of the moving sheet of another embodiment of the semiconductor chip carrier of the present invention. (The drawing including the pusher is the same, except for the moving sheet portion.)
도 7은 도 6에 도시한 이동 시트의 결합을 개략적으로 나타낸 측면도이다.7 is a side view schematically showing the engagement of the moving sheet shown in FIG.
도 8a 내지 8c는 도 3에 도시한 본 발명의 반도체칩 캐리어에 대한 일 실시 예의 각 작동구간별 모습을 나타낸 도면이다.(좌측 부분은 푸셔가 포함되지 않은 경우를 도시하고, 우측 부분은 푸셔가 포함된 경우를 도시한 것이다.)8A to 8C are diagrams illustrating the respective operation sections of the embodiment of the semiconductor chip carrier of the present invention shown in FIG. 3. (The left part shows a case where the pusher is not included, and the right part shows the pusher). It shows the included case.)
도 9a 내지 9c는 도 6에 도시한 본 발명의 반도체칩 캐리어에 대한 다른 실시예의 각 작동구간별 모습을 나타낸 도면이다.(좌측 부분은 푸셔가 포함되지 않은 경우를 도시하고, 우측 부분은 푸셔가 포함된 경우를 도시한 것이다.)9A to 9C are views showing the respective operation sections of another embodiment of the semiconductor chip carrier of the present invention shown in FIG. 6. (The left part shows the case where the pusher is not included, and the right part shows the pusher). It shows the included case.)
도 10은 본 발명의 반도체칩 캐리어에 대한 또 다른 실시예의 분해 사시도이다.10 is an exploded perspective view of yet another embodiment of a semiconductor chip carrier of the present invention.
도 11a 내지 도 11b는 도 10에 도시한 본 발명의 반도체칩 캐리어에 대한 또 다른 실시예의 각 작동구간별 최종 모습을 나타낸 도면이다.11A to 11B are diagrams showing final appearances of respective operating sections of the embodiment of the semiconductor chip carrier of the present invention shown in FIG.
도 11c 내지 도 11d는 도 11a와 11b사이에서 발생할 수 있는 서로 다른 중간 단계 모습을 나타낸 도면이다.11C-11D illustrate different intermediate stages that may occur between FIGS. 11A and 11B.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080121384A KR101171363B1 (en) | 2008-12-02 | 2008-12-02 | Carrier for semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080121384A KR101171363B1 (en) | 2008-12-02 | 2008-12-02 | Carrier for semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100062658A KR20100062658A (en) | 2010-06-10 |
KR101171363B1 true KR101171363B1 (en) | 2012-08-13 |
Family
ID=42362881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080121384A KR101171363B1 (en) | 2008-12-02 | 2008-12-02 | Carrier for semiconductor chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101171363B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101007286B1 (en) * | 2010-11-03 | 2011-01-13 | (주)엘텍솔루션 | Device guide pressure button pocket assembly for semiconductor test |
-
2008
- 2008-12-02 KR KR1020080121384A patent/KR101171363B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20100062658A (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100654262B1 (en) | Electrical socket apparatus | |
KR100642094B1 (en) | Socket for removably mounting electronic parts having a plurality of conductive terminals such as bga packages | |
KR100380669B1 (en) | Socket apparatus for femovably loading electric parts | |
US7097488B2 (en) | Socket for electrical parts | |
US6899558B2 (en) | Socket for electrical parts | |
JP3789789B2 (en) | Socket for electrical parts | |
JP2000182739A (en) | Socket for electric parts | |
US11415624B2 (en) | Socket for inspection | |
KR100792730B1 (en) | Carrier Module for Semiconductor Test Handler | |
KR20010013206A (en) | Burn-in test socket | |
KR101171363B1 (en) | Carrier for semiconductor chip | |
KR100968940B1 (en) | Structure of aligning electronic parts | |
US8801450B2 (en) | Socket having a rotatable latch with a pressing portion and a depressing portion | |
JP2000195631A (en) | Socket for electrical component | |
KR101016019B1 (en) | Burn-In Socket for WELP Type Package | |
KR100898409B1 (en) | Burn-in socket for lead-frame type chip package | |
KR100610778B1 (en) | Carrier Module for Semiconductor Test Handler | |
KR100577756B1 (en) | Carrier module for semiconductor test handler | |
US6767236B2 (en) | Socket for electrical parts | |
JP4022066B2 (en) | Member mounting structure | |
KR100502052B1 (en) | Carrier Module | |
JP2004228042A (en) | Socket for electric component | |
JP3942936B2 (en) | Socket for electrical parts | |
KR100551993B1 (en) | Carrier module for semiconductor test handler | |
KR100913602B1 (en) | Carrier module for handler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110826 Effective date: 20120619 |
|
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160729 Year of fee payment: 5 |