KR20220085687A - Display transferring structure and display device including the same - Google Patents
Display transferring structure and display device including the same Download PDFInfo
- Publication number
- KR20220085687A KR20220085687A KR1020210038971A KR20210038971A KR20220085687A KR 20220085687 A KR20220085687 A KR 20220085687A KR 1020210038971 A KR1020210038971 A KR 1020210038971A KR 20210038971 A KR20210038971 A KR 20210038971A KR 20220085687 A KR20220085687 A KR 20220085687A
- Authority
- KR
- South Korea
- Prior art keywords
- trap
- micro
- display
- semiconductor chip
- transfer substrate
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims abstract description 125
- 239000004065 semiconductor Substances 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000011247 coating layer Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 description 35
- 239000000463 material Substances 0.000 description 13
- 239000007788 liquid Substances 0.000 description 10
- 239000002096 quantum dot Substances 0.000 description 9
- 230000002745 absorbent Effects 0.000 description 8
- 239000002250 absorbent Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000006096 absorbing agent Substances 0.000 description 5
- 239000000725 suspension Substances 0.000 description 5
- 239000012530 fluid Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011258 core-shell material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- -1 flux Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 150000008282 halocarbons Chemical class 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 230000003155 kinesthetic effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005862 polyol Polymers 0.000 description 1
- 150000003077 polyols Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
실시예에 따른 디스플레이 전사 구조물은 복수의 홈을 구비하며, 상기 복수의 홈 각각의 영역은 소정 대상체가 움직일 수 있는 공간을 가지는 제1트랩과, 상기 대상체가 안착될 수 있는 형상과 크기를 가지며 상기 제1트랩과 연결되는 제2트랩을 포함하는, 전사 기판; 및 상기 제2트랩에 배치된 마이크로 반도체 칩;을 포함한다. 이러한 디스플레이 전사 구조물에 의해, 마이트로 반도체 칩이 정위치에 자기 정렬될 수 있다.
The display transfer structure according to the embodiment includes a plurality of grooves, and each region of the plurality of grooves has a first trap having a space in which a predetermined object can move, and a shape and size in which the object can be seated. a transfer substrate comprising a second trap connected to the first trap; and a micro semiconductor chip disposed in the second trap. By such a display transfer structure, the micro-semiconductor chip can be self-aligned in position.
Description
개시된 실시예들은 디스플레이 전사 구조물 및 이를 포함하는 디스플레이 장치에 대한 것이다.The disclosed embodiments relate to a display transfer structure and a display device including the same.
발광 다이오드(Light emitting diode; LED)는 저전력 사용과 친환경적이라는 장점 때문에 산업적인 수요가 증대되고 있으며, 조명 장치나 LCD 백라이트용으로 사용될 뿐 아니라, 디스플레이 장치의 화소로도 적용되고 있다. 마이크로 단위의 LED 칩을 사용하는 디스플레이 장치를 제작하는데 있어서, 마이크로 LED를 전사하는 방법으로 픽 앤 플레이스(pick and place) 방법이 사용되고 있다. 하지만, 이러한 방법은 마이크로 LED의 크기가 작아지고 디스플레이의 사이즈가 커짐에 따라 생산성이 저하된다.BACKGROUND ART Light emitting diodes (LEDs) have increased industrial demand due to advantages of low power consumption and eco-friendliness, and are used not only for lighting devices or LCD backlights, but also as pixels of display devices. In manufacturing a display device using a micro LED chip, a pick and place method is used as a method for transferring micro LEDs. However, in this method, as the size of the micro LED becomes smaller and the size of the display increases, the productivity is lowered.
다수의 마이크로 반도체 칩이 대면적 기판에 효율적으로 배치될 수 있는 디스플레이 전사 구조물 및 이를 활용한 디스플레이 장치를 제공한다. A display transfer structure in which a plurality of micro-semiconductor chips can be efficiently disposed on a large-area substrate and a display device using the same are provided.
실시예에 따르면, 복수의 홈을 구비하며, 상기 복수의 홈 각각의 영역은 소정 대상체가 움직일 수 있는 공간을 가지는 제1트랩과, 상기 대상체가 안착될 수 있는 형상과 크기를 가지며 상기 제1트랩과 연결되는 제2트랩을 포함하는, 전사 기판; 및 상기 제2트랩에 배치된 마이크로 반도체 칩;을 포함하는, 디스플레이 전사 구조물이 제공된다.According to an embodiment, it has a plurality of grooves, and each region of the plurality of grooves has a first trap having a space in which a predetermined object can move, and a shape and size in which the object can be seated, and the first trap A transfer substrate comprising a second trap connected to the; and a micro semiconductor chip disposed in the second trap.
상기 제1트랩의 크기는 상기 홈 내에 상기 마이크로 반도체 칩 두 개 이상이 들어갈 수 없도록 설정될 수 있다. The size of the first trap may be set such that two or more micro-semiconductor chips cannot fit into the groove.
상기 제2트랩의 폭은 상기 마이크로 반도체 칩의 폭의 105%이하일 수 있다. A width of the second trap may be less than or equal to 105% of a width of the micro-semiconductor chip.
상기 제2트랩은 상기 제1트랩과 소정 길이만큼 중첩될 수 있다. The second trap may overlap the first trap by a predetermined length.
상기 제2트랩은 원형이며, 상기 제1트랩과 상기 제2트랩이 중첩되는 길이는 상기 제2트랩의 반경보다 클 수 있다. The second trap may have a circular shape, and an overlapping length of the first trap and the second trap may be greater than a radius of the second trap.
상기 홈은 상기 제1트랩 또는 상기 제2트랩과 연결되며 상기 제2트랩보다 작은 크기를 가지는 제3트랩을 더 포함할 수 있다. The groove may further include a third trap connected to the first trap or the second trap and having a smaller size than the second trap.
상기 제1트랩, 제2트랩, 제3트랩은 대칭성을 가지는 형상이며, 각각의 대칭 중심들이 직선 상에 놓이도록 상기 제1트랩, 제2트랩, 제3트랩이 배치될 수 있다. The first trap, the second trap, and the third trap have a symmetrical shape, and the first trap, the second trap, and the third trap may be disposed so that the respective centers of symmetry lie on a straight line.
상기 제3트랩은 복수개로 구비될 수 있다. The third trap may be provided in plurality.
상기 전사 기판의 외면과 상기 홈의 내면은 서로 다른 성질로 표면 처리될 수 있다. The outer surface of the transfer substrate and the inner surface of the groove may be surface-treated with different properties.
상기 전사 기판의 외면에 금속층이 형성될 수 있다. A metal layer may be formed on an outer surface of the transfer substrate.
상기 디스플레이 전사 구조물은 상기 마이크로 반도체 칩을 구동하는 구동 회로를 더 포함할 수 있다. The display transfer structure may further include a driving circuit for driving the micro semiconductor chip.
상기 구동 회로는 상기 전사 기판 내에 배치될 수 있다. The driving circuit may be disposed in the transfer substrate.
상기 디스플레이 전사 구조물은 상기 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함할 수 있다. The display transfer structure may further include a circuit board disposed under the transfer substrate and including the driving circuit.
실시예에 따르면, 복수의 홈을 구비하며, 상기 복수의 홈 각각의 영역은 소정 대상체가 움직일 수 있는 공간을 가지는 제1트랩과, 상기 대상체가 안착될 수 있는 형상과 크기를 가지며 상기 제1트랩과 연결되는 제2트랩을 포함하는, 전사 기판; According to an embodiment, it has a plurality of grooves, and each region of the plurality of grooves has a first trap having a space in which a predetermined object can move, and a shape and size in which the object can be seated, and the first trap A transfer substrate comprising a second trap connected to the;
상기 제2트랩에 배치된 마이크로 반도체 칩; 상기 마이크로 반도체 칩을 구동하는 구동 회로; 및 상기 전사 기판 상에 배치된 컬러 변환층;을 포함하는 디스플레이 장치가 제공된다. a micro semiconductor chip disposed in the second trap; a driving circuit for driving the micro semiconductor chip; and a color conversion layer disposed on the transfer substrate.
상기 구동 회로는 상기 전사 기판 내에 배치될 수 있다. The driving circuit may be disposed in the transfer substrate.
상기 디스플레이 장치는 상기 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함할 수 있다. The display device may further include a circuit board disposed under the transfer substrate and including the driving circuit.
상기 제1트랩의 크기는 상기 홈 내에 상기 마이크로 반도체 칩 두 개 이상이 들어갈 수 없도록 설정될 수 있다. The size of the first trap may be set such that two or more micro-semiconductor chips cannot fit into the groove.
상기 제2트랩의 폭은 상기 마이크로 반도체 칩의 폭의 105%이하일 수 있다. A width of the second trap may be less than or equal to 105% of a width of the micro-semiconductor chip.
상기 제2트랩은 상기 제1트랩과 소정 길이만큼 중첩될 수 있다. The second trap may overlap the first trap by a predetermined length.
상기 제1트랩과 상기 제2트랩은 원형이며, 상기 제1트랩과 상기 제2트랩이 중첩된 길이는 상기 제2트랩의 반경보다 클 수 있다. The first trap and the second trap may have a circular shape, and the overlapping length of the first trap and the second trap may be greater than a radius of the second trap.
상기 홈은 상기 제1트랩 또는 상기 제2트랩과 연결되며 상기 제2트랩보다 작은 크기를 가지는 제3트랩을 더 포함할 수 있다. The groove may further include a third trap connected to the first trap or the second trap and having a smaller size than the second trap.
상기 제1트랩, 제2트랩, 제3트랩은 대칭성을 가지는 형상이며, 각각의 대칭 중심들이 직선 상에 놓이도록 상기 제1트랩, 제2트랩, 제3트랩이 배치될 수 있다. The first trap, the second trap, and the third trap have a symmetrical shape, and the first trap, the second trap, and the third trap may be disposed so that the respective centers of symmetry lie on a straight line.
실시예에 따르면, 상술한 어느 하나의 디스플레이 장치;를 포함하는 전자 장치가 제공된다. According to an embodiment, an electronic device including any one of the display devices described above is provided.
상술한 디스플레이 전사 구조물은 마이크로 반도체 칩들의 자기 정렬(self-alignment)을 용이하게 하는 형상의 복수의 홈을 구비하고 있어 다수의 마이크로 반도체 칩들이 대면적 내의 정위치에 잘 정렬될 수 있다. The above-described display transfer structure has a plurality of grooves having a shape that facilitates self-alignment of the micro-semiconductor chips, so that a plurality of micro-semiconductor chips can be well aligned in a position within a large area.
상술한 디스플레이 전사 구조물을 활용하여 대형 디스플레이 장치 등 다양한 종류의 디스플레이 장치가 용이하게 구현될 수 있다. Various types of display devices, such as a large-sized display device, can be easily implemented by utilizing the above-described display transfer structure.
도 1은 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 사시도이다.
도 2는 도 1의 일부 영역을 확대한 평면도이다.
도 3은 도 1의 디스플레이 전사 구조물의 전사 기판에 구비된 홈 형상을 상세히 보인 평면도이다.
도 4는 도 1의 일부 영역에 대한 단면도이다.
도 5는 도 1의 디스플레이 전사 구조물을 형성하는 과정을 설명하는 도면이다.
도 6a 내지 도 6c는 도 5에 도시된 전사 기판의 홈 내의 정해진 위치에 마이크로 반도체 칩이 자기 정렬되는 과정을 보인다.
도 7a 내지 도 7e는 도 1의 디스플레이 전사 구조물에 채용될 수 있는 다양한 형상의 홈 및 홈 내의 정위치에 마이크로 반도체 칩이 배치된 예들을 보인다.
도 8은 비교예에 따른 디스플레이 전사 구조물에서의 마이크로 반도체 칩의 배열 형태를 예시적으로 보이는 단면도이다.
도 9는 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 10은 실시예에 따른 디스플레이 전사 구조물에 구비된 마이크로 반도체 칩이 TFT 기판에 전사되는 것을 보인다.
도 11은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 12는 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 13은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 14는 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
도 15는 실시예에 따른 전자 장치에 대한 개략적인 블록도이다. 1 is a perspective view showing a schematic structure of a display transfer structure according to an embodiment.
FIG. 2 is an enlarged plan view of a partial area of FIG. 1 .
3 is a plan view illustrating in detail a shape of a groove provided on a transfer substrate of the display transfer structure of FIG. 1 .
FIG. 4 is a cross-sectional view of a partial region of FIG. 1 .
FIG. 5 is a view for explaining a process of forming the display transfer structure of FIG. 1 .
6A to 6C show a process in which the micro-semiconductor chip is self-aligned at a predetermined position in the groove of the transfer substrate shown in FIG. 5 .
7A to 7E show various shapes of grooves that may be employed in the display transfer structure of FIG. 1 and examples in which micro-semiconductor chips are disposed in the grooves.
8 is a cross-sectional view illustrating an arrangement of micro semiconductor chips in a display transfer structure according to a comparative example.
9 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
10 shows that the micro semiconductor chip provided in the display transfer structure according to the embodiment is transferred to the TFT substrate.
11 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
12 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
13 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
14 is a cross-sectional view illustrating a schematic structure of a display device according to an embodiment.
15 is a schematic block diagram of an electronic device according to an embodiment.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. Hereinafter, an embodiment will be described in detail with reference to the accompanying drawings. The described embodiments are merely exemplary, and various modifications are possible from these embodiments. In the following drawings, the same reference numerals refer to the same components, and the size of each component in the drawings may be exaggerated for clarity and convenience of description.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.Hereinafter, what is described as "upper" or "upper" may include not only directly on in contact but also on non-contacting.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.Terms such as first, second, etc. may be used to describe various elements, but are used only for the purpose of distinguishing one element from other elements. These terms do not limit the difference in the material or structure of the components.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.The singular expression includes the plural expression unless the context clearly dictates otherwise. Also, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as “…unit” and “module” described in the specification mean a unit that processes at least one function or operation, which may be implemented as hardware or software, or a combination of hardware and software. .
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. The use of the term “above” and similar referential terms may be used in both the singular and the plural.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.The steps constituting the method may be performed in any suitable order, unless expressly stated that they must be performed in the order described. In addition, the use of all exemplary terms (eg, etc.) is merely for describing the technical idea in detail, and unless limited by the claims, the scope of rights is not limited by these terms.
도 1은 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 사시도이고, 도 2는 도 1의 일부 영역을 확대한 평면도이며, 도 3은 도 1의 디스플레이 전사 구조물의 전사 기판에 구비된 홈 형상을 상세히 보인 평면도이다. 1 is a perspective view showing a schematic structure of a display transfer structure according to an embodiment, FIG. 2 is an enlarged plan view of a partial region of FIG. 1, and FIG. 3 is a groove shape provided in the transfer substrate of the display transfer structure of FIG. 1 is a detailed plan view.
디스플레이 전사 구조물(100)은 복수의 홈(150)을 구비하는 전사 기판(120), 복수의 홈(150) 각각의 내부에 배치된 마이크로 반도체 칩(140)을 포함한다. 복수의 마이크로 반도체 칩(140)은 도 1, 도 2에 상세히 도시된 바와 같이, 복수의 홈(150) 내의 특정 위치에, 위치 오차가 거의 없이, 배치되어 있다. The
마이크로 반도체 칩(140)은 마이크로 사이즈를 가지는 다양한 종류의 반도체 칩을 포함할 수 있으며, 마이크로 사이즈는 1000㎛ 이하일 수 있고, 또는 200㎛ 이하일 수 있고, 또는 100㎛ 이하, 또는 50㎛ 이하일 수 있다. 마이크로 반도체 칩(140)은 예를 들어, LED(light emitting diode), CMOS(complementary metal-oxide semiconductor), CIS(CMOS image sensor), VCSEL(vertical-cavity surface-emitting laser), PD(photo diode), 메모리 소자, 2D 물질 소자(2 dimensional material device) 등을 포함할 수 있다. 2D 물질은 그래핀 또는 CNT(carbon nano tube) 등일 수 있다. 이하의 설명에서 마이크로 반도체 칩(140)은 LED 칩으로 기술될 수 있으나, 이에 한정되는 것은 아니다.The
전사 기판(120)은 FSA(fluid self-alignment) 방식으로 마이크로 반도체 칩(140)들을 배열하기 위한 것으로, 복수의 마이크로 반도체 칩(140)들의 정렬을 위한 복수의 홈(150)이 구비되어 있다. The
복수의 홈(150)의 각각의 영역은 도 2 및 도 3에 상세히 도시된 바와 같이, 소정 대상체가 움직일 수 있는 공간을 가지는 제1트랩(151)과, 상기 대상체가 안착될 수 있는 형상과 크기를 가지며 제1트랩(151)과 연결되는 제2트랩(152)을 포함한다. 또한, 제2트랩(152)과 연결되며 제2트랩(152)보다 작은 크기의 제3트랩(153)이 더 포함될 수 있다. 제3트랩(153)은 불순물 공간의 역할을 할 수 있다. 유체 방식으로 마이크로 반도체 칩(140)이 제2트랩(152)에 정렬될 때, 마이크로 반도체 칩(140)을 포함하는 현탁액(suspension)에 있을 수 있는 불순물이 제3트랩(153)으로 유도될 수 있어 제2트랩(152)에 마이크로 반도체 칩(140)이 잘 정렬될 수 있다. 제3트랩(153)은 제2트랩(152)보다 작은 크기로서 형상은 특별히 한정되지 않는다. 제3트랩(153)은 복수개로 구비될 수도 있고, 또는 생략될 수도 있다. 이하의 실시예들에서 홈(150)은 제1트랩(151), 제2트랩(152) 제3트랩(153)을 구비하는 형태로 도시되지만, 이에 한정되지 않고, 홈(150)은 제1트랩(151)과 제2트랩(152)만을 구비하는 형태일 수도 있다.As shown in detail in FIGS. 2 and 3 , each region of the plurality of
제1트랩(151)은 마이크로 반도체 칩(140)이 움직일 수 있는 공간을 가질 수 있는 크기로 설정된다. 또한, 하나의 홈(150) 내에는 하나의 마이크로 반도체 칩(140)이 배치되도록, 제1트랩(151)의 크기가 설정될 수 있다. 다시 말하면, 제1트랩(151)의 크기는 홈(150) 내에 마이크로 반도체 칩(140) 두 개 이상이 들어갈 수 없도록 설정될 수 있다. 제1트랩(151)은 도 3에 도시된 바와 같이, 반경 R2의 원형인 제2트랩(152)과 일부 중첩되며, 반경 R1인 원의 일부가 잘린 형태를 가질 수 있다. 제1트랩(151)의 영역에서 제2트랩(152)과 중첩된 부분을 제외한 나머지 영역의 임의의 한 폭은 마이크로 반도체 칩(140)의 폭보다 작도록, R2가 설정될 수 있다.The
제2트랩(152)은 마이크로 반도체 칩(140)에 상응하는 모양과 크기를 갖는다. 다시 말하면, 제2트랩(152)은 마이크로 반도체 칩(140)이 안착될 수 있는 모양과 크기를 갖는다. 마이크로 반도체 칩(140)이 원형인 경우, 제2트랩(152)도 원형일 수 있고, 또는 원형의 마이크로 반도체 칩(140)이 들어갈 수 있는 타원 또는 다각형 등의 형상일 수도 있다. 마이크로 반도체 칩(140)이 사각형 형상인 경우 제2트랩(152)도 사각형 형상일 수 있고, 또는 사각형 형상의 마이크로 반도체 칩(140)이 들어갈 수 있는 원, 타원 또는 다른 다각형 형상일 수도 있다. The
도 3에 도시된 바와 같이, 제1트랩(151)은 제2트랩(152)은 소정 길이만큼 중첩될 수 있다. 중첩 길이(OV)는 제1트랩(151)과 제2트랩(152)이 배열된 방향(Y방향)으로의 중첩 영역의 길이이다. 제2트랩(152)이 원형인 경우, 제2트랩(152)이 제1트랩(151)과 중첩되는 길이(OV)는 제2트랩(152)의 반경(R2)보다 크다. 이에 따라, 제1트랩(151)의 출구가 되는, 제1트랩(151) 일단의 폭(W)이 소정 범위로 확보될 수 있고, 마이크로 반도체 칩(140)이 제1트랩(151)에서 제2트랩(152)을 향해 이동한 후 제2트랩(152)에 안착될 수 있다. 3 , the
제2트랩(152)은 마이크로 반도체 칩(140)이 안착될 수 있는 정도의 크기로서, 마이크로 반도체 칩(140)과 거의 동일한 크기를 가질 수 있다. 예를 들어, 제2트랩(152)의 폭은 마이크로 반도체 칩(140)의 폭의 100% 이상이며, 105%이하, 103%이하, 또는 101% 이하일 수 있다. The
제1트랩(151), 제2트랩(152), 제3트랩(153)은 소정의 대칭성을 가지는 형상일 수 있고, 각각의 대칭 중심들이 직선 상에 놓이도록 제1트랩(151), 제2트랩(152), 제3트랩(153)이 배치될 수 있다. The
복수의 마이크로 반도체 칩(140)들은 유체 방식으로 홈(150) 내부에 자기 정렬(self-alignment) 되기 위해서, 전사 기판(120)의 외면(120a)과 홈(150)의 내부 바닥면(120b)은 서로 성질로 표면 처리될 수 있다. 전사 기판(120)의 외면(120a)은 소수성, 홈(150) 내부 바닥면(120b)은 친수성 표면 처리될 수 있다. The plurality of
도 4는 도 1의 일부 영역에 대한 단면도이다. FIG. 4 is a cross-sectional view of a partial region of FIG. 1 .
마이크로 반도체 칩(140)은 전사 기판(120)에 형성된 복수의 홈(150) 각각의 내부의 제2트랩(152)에 배치된다.The
마이크로 반도체 칩(140)의 예시적인 세부 구조를 살펴보면, 마이크로 반도체 칩(140)은 n형 반도체층(145), 활성층(146), p형 반도체층(147)을 포함할 수 있다. n형 반도체층(145)은 n형 GaN을 포함할 수 있고, p형 반도체층(147)은 p형 GaN을 포함할 수 있으며, 다만, 이에 한정되는 것은 아니다. 활성층(146)은 예를 들어, 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있다. 마이크로 반도체 칩(140)의 상부에는 제1전극(148), 제2전극(149)이 배치된다. 제1전극(148)은 n형 반도체층(145)과 전기적으로 연결되고, 제2전극(149)은 p형 반도체층(147)과 전기적으로 연결된다. 마이크로 반도체 칩(140)의 세부 형상은 예시적이며, 이에 한정되지 않는다. Looking at an exemplary detailed structure of the
도 5는 도 1의 디스플레이 전사 구조물을 형성하는 과정을 개략적으로 설명하는 도면이고, 도 6a 내지 도 6c는 도 5의 일부 영역을 확대하여, 전사 기판의 홈 내의 정해진 위치에 마이크로 반도체 칩이 자기 정렬되는 과정을 보인다.FIG. 5 is a view schematically explaining a process of forming the display transfer structure of FIG. 1 , and FIGS. 6A to 6C are enlarged views of a partial region of FIG. 5 so that the micro-semiconductor chip is self-aligned in a predetermined position in the groove of the transfer substrate. show the process
도 5는 전술한 형상의 홈(150)을 구비하는 전사 기판(120) 상에 복수의 마이크로 반도체 칩(140)이 공급된 상태를 보이고 있다. 복수의 마이크로 반도체 칩(140)은 전사 기판(120) 의 홈(150)에 소정의 액체를 공급한 후 전사 기판(120) 상에 직접 뿌려지거나, 또는 소정의 현탁액(suspension)에 포함된 상태로 전사 기판(120) 상에 공급될 수 있다. 5 shows a state in which a plurality of
홈(150)에 공급되는 액체는 마이크로 반도체 칩(140)을 부식시키거나 손상을 입히지 않는 한 어떠한 종류의 액체라도 가능하며, 스프레이 방법, 디스펜싱 방법, 잉크젯 도트 방법, 액체를 전사 기판(120)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다. 액체는 예를 들어, 물, 에탄올, 알코올, 폴리올, 케톤, 할로카본, 아세톤, 플럭스(flux), 및 유기 솔벤트(solvent)를 포함하는 그룹 중 하나 또는 복수의 조합을 포함할 수 있다. 유기 솔벤트는 예를 들어 이소프로필알콜(IPA, Isopropyl Alcohol)을 포함할 수 있다. The liquid supplied to the
복수의 마이크로 반도체 칩(140)은 전사 기판(120)에 다른 액체 없이 직접 뿌려지거나, 현탁액(suspension)에 포함된 상태로 전사 기판(120) 상에 공급될 수 있다. 현탁액에 포함된 마이크로 반도체 칩(140) 공급 방법으로 스프레이 방법, 액체를 방울방울 떨어뜨리는 디스펜싱 방법, 프린팅 방식처럼 액체를 토출하는 잉크젯 도트 방법, 현탁액을 전사 기판(120)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다. The plurality of
흡수재(80)는 전사 기판(120)을 스캐닝할 수 있다. 스캐닝에 따라 흡수재(80)가 전사 기판(120)과 접촉하며 복수 개의 홈(150)을 지나가면서 마이크로 반도체 칩(140)을 홈(150) 내부로 이동시킬 수 있고, 또한 홈(150)에 있는 액체를 흡수할 수 있다. 흡수재(80)는 액체를 흡수할 수 있는 재질이면 족하고, 그 형태나 구조는 한정되지 않는다. 흡수재(80)는 예를 들어, 직물, 티슈, 폴리에스테르 섬유, 종이 또는 와이퍼 등을 포함할 수 있다. 흡수재(80)는 다른 보조 기구 없이 단독으로 사용될 수 있지만, 이에 한정되지 않고, 전사 기판(120)을 스캐닝하기 편리하도록 지지대(70)에 결합될 수 있다. 지지대(70)는 전사 기판(120)을 스캐닝하기 적합한 다양한 형태와 구조를 가질 수 있다. 지지대(70)는 예를 들어, 봉(load), 블레이드(blade), 플레이트(plate), 또는 와이퍼(wiper) 등의 형태를 가질 수 있다. 흡수재(80)는 지지대(70)의 어느 한 면에 구비되거나, 지지대(70)의 둘레를 감쌀 수 있다. 지지대(70) 흡수재(80)의 형상은 도시된 사각형 단면 형상에 한정되지 않고, 원형 단면 형상을 가질 수도 있다. The
흡수재(80)는 전사 기판(120)을 적절한 압력으로 가압하면서 스캐닝할 수 있다. 스캐닝은 예를 들어, 흡수재(80)의 슬라이딩(sliding) 방식, 회전(rotating) 방식, 병진(translating) 운동 방식, 왕복(reciprocating) 운동 방식, 롤링(rolling) 방식, 스피닝(spinning) 방식 및/또는 러빙(rubbing) 방식 등 다양한 방식으로 수행될 수 있으며, 규칙적인 방식 또는 불규칙적인 방식 모두 포함할 수 있다. 스캐닝은 흡수재(80)를 이동시키는 대신에, 전사 기판(120)을 이동시켜 수행될 수도 있으며, 전사 기판(120)의 스캐닝 또한 슬라이딩, 회전, 병진 왕복, 롤링, 스피닝, 및 또는 러빙 등의 방식으로 수행될 수 있다. 물론, 흡수재(80)와 전사 기판(120)의 협동에 의해 스캐닝이 수행되는 것도 가능하다.The
도 6a와 같이, 홈(150)에 인접한 두 마이크로 반도체 칩(140)은 도 6b와 같이 A1 방향의 스캐닝에 따라 마이크로 반도체 칩(140) 하나가 홈(150)의 제1트랩(151)내에 들어가게 된다. 제1트랩(151)은 하나의 마이크로 반도체 칩(140)이 유체 흐름에 따라 움직일 수 있는 공간을 가지며 제1트랩(151)내에서 마이크로 반도체 칩(140)의 위치는 고정되지 않는다. 다음, 도 6c와 같이 A2 방향의 스캐닝에 따라 제1트랩(151)보다 좁은 폭을 가지며 마이크로 반도체 칩(140)이 정렬되는 공간인 제2트랩(152)으로 마이크로 반도체 칩(140)이 이동한다. As shown in FIG. 6A , the two
흡수제(80)가 전사 기판(120)을 스캐닝한 후, 홈(150)에 들어가지 않고 전사 기판(120) 상에 남아 있는 더미 마이크로 반도체 칩은 제거된다. 마이크로 반도체 칩(140)이 제2트랩(152)에 안착된 후, 안착된 마이크로 반도체 칩(140)은 예를 들어, 예비 본딩기(pre-bonder)를 사용하여 전사 기판(120)에 예비 본딩될 수 있다.After the absorbent 80 scans the
전술한 설명에서, 마이크로 반도체 칩(140)은 원형의 단면을 가지는 형상이고, 제1트랩(151), 제2트랩(152), 제3트랩(153)이 원형 기반의 형상인 것을 예시하였으나, 이들 형상은 다르게 변경될 수 있다.In the above description, the
도 7a 내지 도 7e는 도 1의 디스플레이 전사 구조물에 채용될 수 있는 다양한 형상의 홈 및 홈 내의 정위치에 마이크로 반도체 칩이 배치된 예들을 보인다.7A to 7E show various types of grooves that may be employed in the display transfer structure of FIG. 1 and examples in which micro-semiconductor chips are disposed in the grooves.
도 7a에 도시된 바와 같이, 홈(250)은 제1트랩(251), 제2트랩(252), 제3트랩(253)을 구비할 수 있다. 제2트랩(252)은 원형이고, 제1트랩(251)은 도 3에 도시된 제1트랩(151)의 일단이 사각 형상으로 변형된 형상을 갖는다. 7A , the
도 7b에 도시된 바와 같이, 홈(350)의 제1트랩(351), 제2트랩(352), 제3트랩(353)은 사각형 형상을 가질 수 있고, 제2트랩(352)에 원형의 마이크로 반도체 칩(140)이 배치될 수 있다.As shown in FIG. 7B , the
도 7c에 도시된 바와 같이, 홈(450)의 제1트랩(451), 제2트랩(452), 제3트랩(453)은 사각형 형상을 가질 수 있고, 제2트랩(452)에 사각형의 마이크로 반도체 칩(141)이 배치될 수 있다.7c , the
도 7d에 도시된 바와 같이, 홈(550)의 제1트랩(551), 제2트랩(552), 제3트랩(553)은 사각형 형상을 가질 수 있고, 제3트랩(553)은 복수개 구비될 수 있다. 복수의 제3트랩(553)중 일부는 서로 다른 크기를 가질 수도 있다. As shown in FIG. 7D , the
도 7e에 도시된 바와 같이, 홈(650)의 제1트랩(651), 제2트랩(652), 제3트랩(653)은 사각형 형상을 가질 수 있고, 제3트랩(653)은 복수개 구비될 수 있다. 복수의 제3트랩(653)은 모두 같은 크기로 도시되었으나, 이에 한정되지 않으며, 일부는 다른 크기를 가질 수도 있다. As shown in FIG. 7E , the
도 8은 비교예에 따른 디스플레이 전사 구조물에서의 마이크로 반도체 칩의 배열 형태를 예시적으로 보이는 단면도이다. 8 is a cross-sectional view illustrating an arrangement of micro semiconductor chips in a display transfer structure according to a comparative example.
전사 기판(12)에 구비된 홈(15)들은 마이크로 반도체 칩(14)이 안착되는 공간을 제공하는 형태이며 마이크로 반도체 칩(14)이 홈(150) 내에 잘 들어가도록 마이크로 반도체 칩(140)보다 큰 크기를 갖는다. 이러한 전사 기판(120)을 활용하여 습식 방법으로 마이크로 반도체 칩(140)을 정렬할 때, 마이크로 반도체 칩(140)들은 홈(150) 내의 공간에서 어느 정도 오차를 가지고 배열되게 된다.The
이와 달리, 실시예에 따른 디스플레이 전사 구조물(100)은 홈(150) 내의 영역 중 마이크로 반도체 칩(140)과 거의 동일한 크기의 제2트랩(152)에 안착되므로, 도 1, 도 2에 도시된 바와 같이, 정렬 오차가 최소화될 수 있다.On the other hand, since the
도 9는 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.9 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
본 실시예의 디스플레이 전사 구조물(101)은 전사 기판(120)의 외면에 금속층(160)이 구비된 점에서, 도 1의 디스플레이 전사 구조물(100)과 차이가 있고, 나머지 구성은 실질적으로 동일하다.The
금속층(160)은 Ag, Au, Pt, Ni, Cr 및/또는 Al을 포함할 수 있으며, 전사 기판(120)과 다른 표면 에너지를 가질 수 있다. 금속층(160)에 폴리머가 더 결합되는 것도 가능하다. 이와 같은 표면 에너지 차이는 마이크로 반도체 칩이 홈(150)에 잘 전사되게 할 뿐만 아니라, 홈(150)에 전사되지 않고 남아 있는 마이크로 반도체 칩이 클리닝 단계에서 전사 기판(120)으로부터 잘 떨어지게 하는 역할을 할 수 있다. 큰 표면 에너지 차이를 가지도록 금속층(160)은 소수성, 홈(150)은 친수성을 가지도록, 금속층(160), 전사 기판(120)의 물질이 선택될 수 있다. The
상술한 디스플레이 전사 구조물(100)(101)은 마이크로 반도체 칩(140)을 활용하는 디스플레이 장치로 적용될 수 있다. 상술한 디스플레이 전사 구조물(100)(101)에 구비된 복수의 마이크로 반도체 칩(140)은 적색 광(R), 녹색 광(G), 청색 광(B)을 발광하는 복수의 LED 칩을 포함할 수 있고, 또는 청색 광(B)을 발광하는 복수의 LED 칩들만으로 이루어질 수도 있다. 이러한 디스플레이 전사 구조물(100)(101)은 복수의 마이크로 반도체 칩(140)들이 개별 화소로 동작하는 디스플레이 장치, 예를 들어, RGB 자발광 마이크로 엘이디 TV로 적용될 수 있다. 이 경우, 디스플레이 전사 구조물(100)(101)이 디스플레이 장치로 전체적으로 활용될 수 있고, 또는 디스플레이 전사 구조물(100)(101)에 구비된 마이크로 반도체 칩(140)이 TFT 기판에 본딩(Eutectic Bonding) 전사될 수도 있다.The above-described
도 10은 실시예에 따른 디스플레이 전사 구조물에 구비된 마이크로 반도체 칩이 TFT 기판에 전사되는 것을 보인다. 10 shows that the micro semiconductor chip provided in the display transfer structure according to the embodiment is transferred to the TFT substrate.
도시된 바와 같이, 디스플레이 전사 구조물(100)은 마이크로 반도체 칩(140)을 다른 위치로 전사하는 전사 몰드의 역할을 할 수 있다. 마이크로 반도체 칩(140)을 구동하는 TFT 등의 구동 회로가 구비된 TFT 기판(TS) 상에 마이크로 반도체 칩(140)이 본딩 전사될 수 있다. 마이크로 반도체 칩(140)은 전사 기판(120)의 홈(150) 내의 정해진 위치의 제2트랩(152) 상에 정렬되어 있으므로, TFT 기판(TS) 상의 정해진 위치에 잘 전사될 수 있다. TFT 기판(TS) 상에 마이크로 반도체 칩(140)이 본딩 전사된 후, 추가 공정을 통해 디스플레이 장치가 완성될 수 있다. 실시예에 따른 디스플레이 전사 구조물(100)을 활용함으로써 디스플레이 장치의 제조 수율이 향상될 수 있다. As shown, the
디스플레이 전사 구조물(100)이 직접, 디스플레이 장치로 적용될 수도 있다. 도 11 내지 도 13의 실시예는 디스플레이 장치에 직접 적용될 수 있도록 추가 구조가 더 구비된 디스플레이 전사 구조물을 예시하고 있다.The
도 11은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.11 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
본 실시예의 디스플레이 전사 구조물(102)는 도 1의 디스플레이 전사 구조물(100)에 추가 물질층이 더 구비된 형태를 갖는다.The
디스플레이 전사 구조물(102)은 홈(150)의 내부에 형성된 절연층(170)과, 마이크로 반도체 칩(140)의 제1전극(148), 제2전극(149)에 연결되는 회로 요소(181)(182)를 더 포함할 수 있다. 회로 요소(181)(182)는 마이크로 반도체 칩(140)을 구동하는 구동 회로의 일부를 이룰 수 있다.The
도 12는 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.12 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
본 실시예의 디스플레이 전사 구조물(103)은 마이크로 반도체 칩(140)을 구동하는 구동 회로를 구비하는 회로 기판(123)을 전사 기판으로 활용하는 구조인 점에서, 전술한 디스플레이 전사 구조물(102)과 차이가 있다. 회로 기판(123)에는 구동 트랜지스터, 스위치 트랜지스터, 커패시터 등을 포함하는 회로 요소들이 구비될 수 있다. 마이크로 반도체 칩(140)을 정위치에 정렬하기 위한, 제1트랩(151), 제2트랩(152), 제3트랩(153)을 구비하는 홈(150)을 회로 기판(123) 상에 직접 형성한 후, 습식 정렬 방식으로 제2트랩(152)에 마이크로 반도체 칩(140)이 정렬된다. 따라서, 추가 공정이 최소화되며 디스플레이 전사 구조물(103)이 디스플레이 장치로 활용될 수 있다. The
도 13은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.13 is a cross-sectional view showing a schematic structure of a display transfer structure according to another embodiment.
본 실시예의 디스플레이 전사 구조물(104)은 전사 기판(124)의 하부에 배치된 회로 기판(125)을 포함한다. 회로 기판(125)에는 구동, 트랜지스터, 스위치 트랜지스터, 커패시터 등을 포함하는 회로 요소들이 구비될 수 있고, 회로 기판(125)의 회로 요소들은 전사 기판(120)을 관통하는 전도성 비어(190)를 통해 마이크로 반도체 칩(140)과 전기적으로 연결될 수 있다.The
도 14는 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.14 is a cross-sectional view showing a schematic structure of a display device according to an embodiment.
디스플레이 장치(1000)는 복수의 마이크로 반도체 칩(140)이 복수의 홈(150) 각각의 제2트랩(152)에 배치된 디스플레이 전사 구조물(104), 디스플레이 전사 구조물(104) 상에 배치된 컬러 변환층(1100)을 포함한다.The
디스플레이 전사 구조물(104)은 도 13에 예시된 형태로 도시되었으나 이에 한정되지 않고, 도 11의 디스플레이 전사 구조물(102), 도 12의 디스플레이 전사 구조물(103), 또는 이들로부터 변형된 형태로 변경될 수 있다. The
디스플레이 전사 구조물(104) 상에는 절연 물질로 된 패시베이션 층(1005)이 배치될 수 있고, 패시베이션 층(1005) 상에 컬러 변환층(1100)이 배치될 수 있다.A passivation layer 1005 made of an insulating material may be disposed on the
컬러 변환층(1100)은 마이크로 반도체 칩(140)으로부터의 광을 제1 컬러 광으로 변환하는 제1 컬러 변환층(1100B)과, 광을 제2 컬러 광으로 변환하는 제2 컬러 변환층(2152), 광을 제3 컬러 광으로 변환하는 제3 컬러 변환층(1100R)을 포함할 수 있다. 제1 컬러 광은 예를 들어 청색 광일 수 있고, 제2 컬러 광은 예를 들어, 녹색 광일 수 있고, 제3 컬러 광은 예를 들어, 적색 광일 수 있다. 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)은 격벽(1110)을 사이에 두고 이격 배치되며, 각각 마이크로 반도체 칩(140)을 마주하게 배치된다.The
마이크로 반도체 칩(140)이 청색 광을 발광하는 경우 제1 컬러 변환층(1100B)은 청색 광을 투과시키는 레진을 포함할 수 있다. 제2 컬러 변환층(1100G)은 마이크로 반도체 칩(140)으로부터 방출되는 청색 광을 변환해 녹색 광을 방출할 수 있다. 제2 컬러 변환층(1100G)은 마이크로 반도체 칩(2130)로부터 청색 광에 의해 여기되어 녹색 광을 방출하는 양자점들(QD: Quantum Dots) 또는 형광체(phosphor)을 포함할 수 있다. 제3 컬러 변환층(1100R)은 마이크로 반도체 칩(140)으로부터 방출되는 청색 광을 적색 광으로 변화시켜 방출할 수 있다. 제3 컬러 변환층(1100R)은 마이크로 반도체 칩(140)로부터 방출되는 청색 광에 의해 여기되어 적색 광을 방출하는 양자점들(QD: Quantum Dots) 또는 형광체(phosphor)을 포함할 수 있다.When the
제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)에 포함되는 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가지거나, 쉘(shell)이 없는 입자 구조를 가질 수 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell), 예컨대, 더블-쉘(double-shell) 구조일 수 있다. 양자 점은 Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및/또는 그래핀 양자점을 포함할 수 있다. 양자 점은 예를 들어, Cd, Se, Zn, S 및/또는 InP 을 포함할 수 있으며, 각 양자 점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)에 포함되는 양자점은 서로 다른 크기를 가질 수 있다.The quantum dots included in the second
컬러 변환층(1100) 상에 캡핑층(1200)이 배치될 수 있고, 캡핑층(1200) 상에 컬러 필터층(1300)가 배치될 수 있다. 컬러 필터층(1300)는 블랙 매트릭스(1310)를 사이에 두고 이격된 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)을 포함한다. 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)는 각각 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)을 마주하게 배치된다. 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)는 각각 청색 광, 녹색 광, 적색 광을 투과시키고 다른 컬러의 광은 흡수한다. 컬러 필터층(1300)은 생략될 수도 있다. 컬러 필터층(1300)이 구비되는 경우, 제2 컬러 변환층(1100G)에서 컬러 변환되지 않고 출사되는 광, 즉, 녹색 광 이외의 광, 또는 제3 컬러 변환층(1100R)에서 컬러 변환되지 않고 출사되는 광, 즉, 적색 광 이외의 광이 각각 제2필터(1300G), 제3필터(1300R)에서 필터링될 수 있어 색 순도가 높아질 수 있다.A
컬러 변환층(1100) 상에는 투명 물질로 된 보호 기판(1400)이 배치될 수 있다.A
도 15는 실시예에 따른 전자 장치에 대한 개략적인 블록도이다. 15 is a schematic block diagram of an electronic device according to an embodiment.
도 15를 참조하면, 네트워크 환경(8200) 내에 전자 장치(8201)가 구비될 수 있다. 네트워크 환경(8200)에서 전자 장치(8201)는 제1 네트워크(8298)(근거리 무선 통신 네트워크 등)를 통하여 다른 전자 장치(8202)와 통신하거나, 또는 제2 네트워크(8299)(원거리 무선 통신 네트워크 등)를 통하여 또 다른 전자 장치(8204) 및/또는 서버(8208)와 통신할 수 있다. 전자 장치(8201)는 서버(8208)를 통하여 전자 장치(8204)와 통신할 수 있다. 전자 장치(8201)는 프로세서(8220), 메모리(8230), 입력 장치(8250), 음향 출력 장치(8255), 디스플레이 장치(8260), 오디오 모듈(8270), 센서 모듈(8276), 인터페이스(8277), 햅틱 모듈(8279), 카메라 모듈(8280), 전력 관리 모듈(8288), 배터리(8289), 통신 모듈(8290), 가입자 식별 모듈(8296), 및/또는 안테나 모듈(8297)을 포함할 수 있다. 전자 장치(8201)에는, 이 구성요소들 중 일부가 생략되거나, 다른 구성요소가 추가될 수 있다. 이 구성요소들 중 일부는 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(8276)(지문 센서, 홍채 센서, 조도 센서 등)은 디스플레이 장치(8260)(디스플레이 등)에 임베디드되어 구현될 수 있다.Referring to FIG. 15 , an
프로세서(8220)는, 소프트웨어(프로그램(8240) 등)를 실행하여 프로세서(8220)에 연결된 전자 장치(8201) 중 하나 또는 복수개의 다른 구성요소들(하드웨어, 소프트웨어 구성요소 등)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 데이터 처리 또는 연산의 일부로, 프로세서(8220)는 다른 구성요소(센서 모듈(8276), 통신 모듈(8290) 등)로부터 수신된 명령 및/또는 데이터를 휘발성 메모리(8232)에 로드하고, 휘발성 메모리(8232)에 저장된 명령 및/또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(8234)에 저장할 수 있다. 프로세서(8220)는 메인 프로세서(8221)(중앙 처리 장치, 어플리케이션 프로세서 등) 및 이와 독립적으로 또는 함께 운영 가능한 보조 프로세서(8223)(그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 커뮤니케이션 프로세서 등)를 포함할 수 있다. 보조 프로세서(8223)는 메인 프로세서(8221)보다 전력을 작게 사용하고, 특화된 기능을 수행할 수 있다. The
보조 프로세서(8223)는, 메인 프로세서(8221)가 인액티브 상태(슬립 상태)에 있는 동안 메인 프로세서(8221)를 대신하여, 또는 메인 프로세서(8221)가 액티브 상태(어플리케이션 실행 상태)에 있는 동안 메인 프로세서(8221)와 함께, 전자 장치(8201)의 구성요소들 중 일부 구성요소(디스플레이 장치(8260), 센서 모듈(8276), 통신 모듈(8290) 등)와 관련된 기능 및/또는 상태를 제어할 수 있다. 보조 프로세서(8223)(이미지 시그널 프로세서, 커뮤니케이션 프로세서 등)는 기능적으로 관련 있는 다른 구성 요소(카메라 모듈(8280), 통신 모듈(8290) 등)의 일부로서 구현될 수도 있다. The
메모리(2230)는, 전자 장치(8201)의 구성요소(프로세서(8220), 센서모듈(8276) 등)가 필요로 하는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(프로그램(8240) 등) 및, 이와 관련된 명령에 대한 입력 데이터 및/또는 출력 데이터를 포함할 수 있다. 메모리(8230)는, 휘발성 메모리(8232) 및/또는 비휘발성 메모리(8234)를 포함할 수 있다.The memory 2230 may store various data required by components of the electronic device 8201 (the
프로그램(8240)은 메모리(8230)에 소프트웨어로 저장될 수 있으며, 운영 체제(8242), 미들 웨어(8244) 및/또는 어플리케이션(8246)을 포함할 수 있다. The
입력 장치(8250)는, 전자 장치(8201)의 구성요소(프로세서(8220) 등)에 사용될 명령 및/또는 데이터를 전자 장치(8201)의 외부(사용자 등)로부터 수신할 수 있다. 입력 장치(8250)는, 리모트 컨트롤러, 마이크, 마우스, 키보드, 및/또는 디지털 펜(스타일러스 펜 등)을 포함할 수 있다. The
음향 출력 장치(8255)는 음향 신호를 전자 장치(8201)의 외부로 출력할 수 있다. 음향 출력 장치(8255)는, 스피커 및/또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 리시버는 스피커의 일부로 결합되어 있거나 또는 독립된 별도의 장치로 구현될 수 있다.The
디스플레이 장치(8260)는 전자 장치(8201)의 외부로 정보를 시각적으로 제공할 수 있다. 디스플레이 장치(8260)는, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 디스플레이 장치(8260)는 도 14를 참조하여 설명한 디스플레이 장치(1000)일 수 있고, 또는 도 1, 도 9, 도 11 내지 도 13에서 예시한 디스플레이 전사 구조물을 포함하는 디스플레이 장치일 수 있다. 디스플레이 장치(8260)는 터치를 감지하도록 설정된 터치 회로(Touch Circuitry), 및/또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(압력 센서 등)를 포함할 수 있다.The
오디오 모듈(8270)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 오디오 모듈(8270)은, 입력 장치(8250)를 통해 소리를 획득하거나, 음향 출력 장치(8255), 및/또는 전자 장치(8201)와 직접 또는 무선으로 연결된 다른 전자 장치(전자 장치(8102) 등)의 스피커 및/또는 헤드폰을 통해 소리를 출력할 수 있다.The
센서 모듈(8276)은 전자 장치(8201)의 작동 상태(전력, 온도 등), 또는 외부의 환경 상태(사용자 상태 등)를 감지하고, 감지된 상태에 대응하는 전기 신호 및/또는 데이터 값을 생성할 수 있다. 센서 모듈(8276)은, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(Infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 및/또는 조도 센서를 포함할 수 있다. The
인터페이스(8277)는 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 인터페이스(8277)는, HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다.The
연결 단자(8278)는, 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 연결 단자(8278)는, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 및/또는 오디오 커넥터(헤드폰 커넥터 등)를 포함할 수 있다.The
햅틱 모듈(8279)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(진동, 움직임 등) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(8279)은, 모터, 압전 소자, 및/또는 전기 자극 장치를 포함할 수 있다.The
카메라 모듈(8280)은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈(8280)은 하나 이상의 렌즈를 포함하는 렌즈 어셈블리, 이미지 센서들, 이미지 시그널 프로세서들, 및/또는 플래시들을 포함할 수 있다. 카메라 모듈(8280)에 포함된 렌즈 어셈블리는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다.The
전력 관리 모듈(8288)은 전자 장치(8201)에 공급되는 전력을 관리할 수 있다. 전력 관리 모듈(8388)은, PMIC(Power Management Integrated Circuit)의 일부로서 구현될 수 있다.The
배터리(8289)는 전자 장치(8201)의 구성 요소에 전력을 공급할 수 있다. 배터리(8289)는, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 및/또는 연료 전지를 포함할 수 있다.The
통신 모듈(8290)은 전자 장치(8201)와 다른 전자 장치(전자 장치(8102), 전자 장치(8104), 서버(8108) 등)간의 직접(유선) 통신 채널 및/또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(8290)은 프로세서(8220)(어플리케이션 프로세서 등)와 독립적으로 운영되고, 직접 통신 및/또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 통신 모듈(8290)은 무선 통신 모듈(8292)(셀룰러 통신 모듈, 근거리 무선 통신 모듈, GNSS(Global Navigation Satellite System 등) 통신 모듈) 및/또는 유선 통신 모듈(8294)(LAN(Local Area Network) 통신 모듈, 전력선 통신 모듈 등)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(8298)(블루투스, WiFi Direct 또는 IrDA(Infrared Data Association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(8299)(셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(LAN, WAN 등)와 같은 원거리 통신 네트워크)를 통하여 다른 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(단일 칩 등)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(복수 칩들)로 구현될 수 있다. 무선 통신 모듈(8292)은 가입자 식별 모듈(8296)에 저장된 가입자 정보(국제 모바일 가입자 식별자(IMSI) 등)를 이용하여 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크 내에서 전자 장치(8201)를 확인 및 인증할 수 있다.
안테나 모듈(8297)은 신호 및/또는 전력을 외부(다른 전자 장치 등)로 송신하거나 외부로부터 수신할 수 있다. 안테나는 기판(PCB 등) 위에 형성된 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나 모듈(8297)은 하나 또는 복수의 안테나들을 포함할 수 있다. 복수의 안테나가 포함된 경우, 통신 모듈(8290)에 의해 복수의 안테나들 중에서 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 안테나가 선택될 수 있다. 선택된 안테나를 통하여 통신 모듈(8290)과 다른 전자 장치 간에 신호 및/또는 전력이 송신되거나 수신될 수 있다. 안테나 외에 다른 부품(RFIC 등)이 안테나 모듈(8297)의 일부로 포함될 수 있다.The
구성요소들 중 일부는 주변 기기들간 통신 방식(버스, GPIO(General Purpose Input and Output), SPI(Serial Peripheral Interface), MIPI(Mobile Industry Processor Interface) 등)을 통해 서로 연결되고 신호(명령, 데이터 등)를 상호 교환할 수 있다.Some of the components are connected to each other through communication methods between peripheral devices (bus, GPIO (General Purpose Input and Output), SPI (Serial Peripheral Interface), MIPI (Mobile Industry Processor Interface), etc.) and signals (commands, data, etc.) ) are interchangeable.
명령 또는 데이터는 제2 네트워크(8299)에 연결된 서버(8108)를 통해서 전자 장치(8201)와 외부의 전자 장치(8204)간에 송신 또는 수신될 수 있다. 다른 전자 장치들(8202, 8204)은 전자 장치(8201)와 동일한 또는 다른 종류의 장치일 수 있다. 전자 장치(8201)에서 실행되는 동작들의 전부 또는 일부는 다른 전자 장치들(8202, 8204, 8208) 중 하나 이상의 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(8201)가 어떤 기능이나 서비스를 수행해야 할 때, 기능 또는 서비스를 자체적으로 실행시키는 대신에 하나 이상의 다른 전자 장치들에게 그 기능 또는 그 서비스의 일부 또는 전체를 수행하라고 요청할 수 있다. 요청을 수신한 하나 이상의 다른 전자 장치들은 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(8201)로 전달할 수 있다. 이를 위하여, 클라우드 컴퓨팅, 분산 컴퓨팅, 및/또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.The command or data may be transmitted or received between the
실시예에 따른 디스플레이 장치는 이외에도, 모바일 장치, 자동차, 헤드업 디스플레이, 증강/가상 현실 장치, 대형 사이니지 (signage), 웨어러블 디스플레이, 롤러블(rollable) TV, 스트레처블(stretchable) 디스플레이 등 다양한 제품에 적용될 수 있다.In addition to the display device according to the embodiment, a mobile device, a car, a heads-up display, an augmented/virtual reality device, a large signage, a wearable display, a rollable TV, a stretchable display, etc. can be applied to products.
상술한 디스플레이 전사 구조물, 디스플레이 장치 및 전자 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 명세서의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 포함된 것으로 해석되어야 할 것이다.Although the above-described display transfer structure, display device, and electronic device have been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those of ordinary skill in the art may make various modifications and equivalent other embodiments therefrom. You will understand that it is possible. Therefore, the disclosed embodiments are to be considered in an illustrative rather than a restrictive sense. The scope of the present specification is indicated in the claims rather than the foregoing description, and all differences within the scope equivalent thereto should be construed as included.
100, 101, 102, 103, 104: 디스플레이 전사 구조물
120, 123: 전사 기판
140, 141: 마이크로 반도체 칩
150, 250, 350, 450, 550, 650: 홈
151, 251, 351, 451, 551, 651: 제1트랩
152, 252, 352, 452, 552, 652: 제2트랩
153, 253, 353, 453, 553, 653: 제3트랩
1000: 디스플레이 장치
1100: 컬러 변환층
1300: 컬러 필터층
8200: 전자 장치100, 101, 102, 103, 104: display transfer structure
120, 123: transfer substrate
140, 141: micro semiconductor chip
150, 250, 350, 450, 550, 650: Home
151, 251, 351, 451, 551, 651: 1st trap
152, 252, 352, 452, 552, 652: second trap
153, 253, 353, 453, 553, 653: Trap 3
1000: display device
1100: color conversion layer
1300: color filter layer
8200: electronic device
Claims (23)
상기 제2트랩에 배치된 마이크로 반도체 칩;을 포함하는, 디스플레이 전사 구조물.It has a plurality of grooves, and each region of the plurality of grooves has a first trap having a space in which a predetermined object can move, and a second trap having a shape and size in which the object can be seated and connected to the first trap. a transfer substrate comprising a trap; and
A display transfer structure comprising a; micro-semiconductor chip disposed in the second trap.
상기 제1트랩의 크기는 상기 홈 내에 상기 마이크로 반도체 칩 두 개 이상이 들어갈 수 없도록 설정되는, 디스플레이 전사 구조물.According to claim 1,
The size of the first trap is set such that two or more micro-semiconductor chips cannot fit into the groove.
상기 제2트랩의 폭은 상기 마이크로 반도체 칩의 폭의 105%이하인, 디스플레이 전사 구조물.According to claim 1,
The width of the second trap is less than 105% of the width of the micro-semiconductor chip, the display transfer structure.
상기 제2트랩은 상기 제1트랩과 소정 길이만큼 중첩되는, 디스플레이 전사 구조물.According to claim 1,
and the second trap overlaps the first trap by a predetermined length.
상기 제2트랩은 원형이며,
상기 제1트랩과 상기 제2트랩이 중첩되는 길이는 상기 제2트랩의 반경보다 큰, 디스플레이 전사 구조물.5. The method of claim 4,
The second trap is circular,
An overlapping length of the first trap and the second trap is greater than a radius of the second trap.
상기 홈은
상기 제1트랩 또는 상기 제2트랩과 연결되며 상기 제2트랩보다 작은 크기를 가지는 제3트랩을 더 포함하는, 디스플레이 전사 구조물.5. The method of claim 4,
the groove is
The display transfer structure further comprising a third trap connected to the first trap or the second trap and having a size smaller than that of the second trap.
상기 제1트랩, 제2트랩, 제3트랩은 대칭성을 가지는 형상이며, 각각의 대칭 중심들이 직선 상에 놓이도록 상기 제1트랩, 제2트랩, 제3트랩이 배치되는, 디스플레이 전사 구조물.7. The method of claim 6,
The first trap, the second trap, and the third trap have a symmetrical shape, and the first trap, the second trap, and the third trap are disposed so that the respective centers of symmetry lie on a straight line.
상기 제3트랩은 복수개로 구비되는, 디스플레이 전사 구조물. 7. The method of claim 6,
The third trap is provided in plurality, the display transfer structure.
상기 전사 기판의 외면과 상기 홈의 내면은 서로 다른 성질로 표면 처리된, 디스플레이 전사 구조물.According to claim 1,
An outer surface of the transfer substrate and an inner surface of the groove are surface-treated with different properties.
상기 전사 기판의 외면에 금속 코팅층이 형성된, 디스플레이 전사 구조물. According to claim 1,
A display transfer structure in which a metal coating layer is formed on an outer surface of the transfer substrate.
상기 마이크로 반도체 칩을 구동하는 구동 회로를 더 포함하는, 디스플레이 전사 구조물.According to claim 1,
The display transfer structure further comprising a driving circuit for driving the micro semiconductor chip.
상기 구동 회로는 상기 전사 기판 내에 배치되는, 디스플레이 전사 구조물.12. The method of claim 11,
and the driving circuit is disposed in the transfer substrate.
상기 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함하는, 디스플레이 전사 구조물.12. The method of claim 11,
The display transfer structure further comprising a; a circuit board disposed under the transfer substrate and including the driving circuit.
상기 제2트랩에 배치된 마이크로 반도체 칩;
상기 마이크로 반도체 칩을 구동하는 구동 회로; 및
상기 전사 기판 상에 배치된 컬러 변환층;을 포함하는 디스플레이 장치. It has a plurality of grooves, and each region of the plurality of grooves has a first trap having a space in which a predetermined object can move, and a second trap having a shape and size in which the object can be seated and connected to the first trap. a transfer substrate comprising a trap;
a micro semiconductor chip disposed in the second trap;
a driving circuit for driving the micro semiconductor chip; and
and a color conversion layer disposed on the transfer substrate.
상기 구동 회로는 상기 전사 기판 내에 배치되는, 디스플레이 장치.15. The method of claim 14,
and the driving circuit is disposed in the transfer substrate.
상기 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함하는, 디스플레이 장치. 15. The method of claim 14,
and a circuit board disposed under the transfer substrate and including the driving circuit.
상기 제1트랩의 크기는 상기 홈 내에 상기 마이크로 반도체 칩 두 개 이상이 들어갈 수 없도록 설정되는, 디스플레이 장치.15. The method of claim 14,
The size of the first trap is set such that two or more micro-semiconductor chips cannot fit into the groove.
상기 제2트랩의 폭은 상기 마이크로 반도체 칩의 폭의 105%이하인, 디스플레이 장치.15. The method of claim 14,
The width of the second trap is less than 105% of the width of the micro-semiconductor chip, the display device.
상기 제2트랩은 상기 제1트랩과 소정 길이만큼 중첩되는, 디스플레이 장치..15. The method of claim 14,
The second trap overlaps the first trap by a predetermined length.
상기 제1트랩과 상기 제2트랩은 원형이며,
상기 제1트랩과 상기 제2트랩이 중첩된 길이는 상기 제2트랩의 반경보다 큰, 디스플레이 장치. 20. The method of claim 19,
The first trap and the second trap are circular,
An overlapping length of the first trap and the second trap is greater than a radius of the second trap.
상기 홈은
상기 제1트랩 또는 상기 제2트랩과 연결되며 상기 제2트랩보다 작은 크기를 가지는 제3트랩을 더 포함하는, 디스플레이 장치.15. The method of claim 14,
the groove is
The display device further comprising a third trap connected to the first trap or the second trap and having a smaller size than the second trap.
상기 제1트랩, 제2트랩, 제3트랩은 소정의 대칭성을 가지는 형상이며, 각각의 대칭 중심들이 직선 상에 놓이도록 상기 제1트랩, 제2트랩, 제3트랩이 배치되는, 디스플레이 장치.22. The method of claim 21,
The first trap, the second trap, and the third trap have a shape having a predetermined symmetry, and the first trap, the second trap, and the third trap are disposed so that the respective centers of symmetry lie on a straight line.
The electronic device comprising; the display device of any one of claims 14 to 22.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/483,103 US20220189931A1 (en) | 2020-12-15 | 2021-09-23 | Display transferring structure and display device including the same |
EP21199669.9A EP4016622A1 (en) | 2020-12-15 | 2021-09-29 | Display transferring structure and display device including the same |
CN202111515697.2A CN114695235A (en) | 2020-12-15 | 2021-12-13 | Display transfer structure, display device and electronic equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063125597P | 2020-12-15 | 2020-12-15 | |
US63/125,597 | 2020-12-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220085687A true KR20220085687A (en) | 2022-06-22 |
Family
ID=82216210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210038971A KR20220085687A (en) | 2020-12-15 | 2021-03-25 | Display transferring structure and display device including the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220085687A (en) |
-
2021
- 2021-03-25 KR KR1020210038971A patent/KR20220085687A/en active Search and Examination
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP4040485A1 (en) | Display transferring structure and display device including the same | |
US11764095B2 (en) | Wet alignment method for micro-semiconductor chip and display transfer structure | |
EP4053896A1 (en) | Display device including reflective structure | |
EP4016622A1 (en) | Display transferring structure and display device including the same | |
EP4163984A1 (en) | Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same | |
US11764194B2 (en) | Micro-light-emitting diode display apparatus and method of manufacturing the same | |
KR20220085687A (en) | Display transferring structure and display device including the same | |
CN115249756A (en) | Multi-use transfer mold and method of manufacturing display device | |
US20240178195A1 (en) | Micro semiconductor chip transfer substrate, display transferring structure, display device, and method of manufacturing the display device | |
EP4372815A1 (en) | Multifold micro emitting device, display apparatus having the same, method of manufacturing the multifold micro emitting device, and method of manufacturing the display apparatus | |
EP4170703A1 (en) | Micro semiconductor chip transfer substrate and method of manufacturing display apparatus | |
US20230133466A1 (en) | Micro light emitting device and display apparatus including the same | |
KR20240071916A (en) | Multifold micro emitting device, display apparatus having the same, and manufacturing method of multifold micro emitting device, manufacturing method of display apparatus | |
US20240079395A1 (en) | Mass-transfer method and mass-transfer device for micro semiconductor chips | |
KR20220125137A (en) | Display device including reflective structure | |
US20230402439A1 (en) | Micro chip and display apparatus including the same | |
KR20220085692A (en) | Display apparatus and method of manufacturing the same | |
KR20230082436A (en) | Micro emitting semiconductor device, display apparatus having the same, manufacturing the same | |
KR20220117104A (en) | Hybrid transfer structure and manufacturing method thereof | |
KR20220007500A (en) | Wet alignment method for micro semiconductor chip and display transferring structure | |
KR20220117114A (en) | Hybrid element and manufacturing method thereof | |
KR20220139242A (en) | Color conversion structure, display apparatus and method of manufacturing the same | |
KR20220147477A (en) | Multi-usable transfer mold and method of manufacturing display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |