KR20220082132A - 증착장치 및 이를 포함하는 표시패널의 제조장치 - Google Patents

증착장치 및 이를 포함하는 표시패널의 제조장치 Download PDF

Info

Publication number
KR20220082132A
KR20220082132A KR1020200171107A KR20200171107A KR20220082132A KR 20220082132 A KR20220082132 A KR 20220082132A KR 1020200171107 A KR1020200171107 A KR 1020200171107A KR 20200171107 A KR20200171107 A KR 20200171107A KR 20220082132 A KR20220082132 A KR 20220082132A
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
susceptor
disposed
cooler
insulating layer
Prior art date
Application number
KR1020200171107A
Other languages
English (en)
Inventor
백경민
성현아
신현억
강남욱
유두선
이유종
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200171107A priority Critical patent/KR20220082132A/ko
Priority to US17/402,923 priority patent/US20220181196A1/en
Priority to TW110143007A priority patent/TW202237893A/zh
Priority to JP2021199572A priority patent/JP2022091737A/ja
Priority to CN202111491875.2A priority patent/CN114622176A/zh
Publication of KR20220082132A publication Critical patent/KR20220082132A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H01L51/0011—
    • H01L51/0021—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 일 실시예에 따른 증착 장치는 복수의 서셉터 홀이 정의된 서셉터, 상기 서셉터 상에 배치되고, 복수의 정전척 홀이 정의된 정전척, 및 상기 서셉터 및 상기 정전척을 관통하여 연결하는 복수의 핀을 포함하고, 상기 복수의 핀 각각은 상기 복수의 정전척 홀 내부에 배치된 제1 부분, 및 상기 복수의 서셉터 홀 내부에 배치된 제2 부분을 포함하고, 상기 제1 부분은 제1 베이스부, 및 상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함하여, 증착 장치 상부의 온도가 균일하게 유지될 수 있어, 증착 장치를 통해 제조된 박막에 얼룩 등의 불량이 발생하는 것을 방지할 수 있다.

Description

증착장치 및 이를 포함하는 표시패널의 제조장치{DEPOSITION APPARATUS AND DISPLAY PANEL MANUFACTURING APPARATUS INCLUDING THE SAME}
본 발명은 증착장치 및 이를 포함하는 표시패널의 제조장치에 관한 것으로, 보다 자세하게는 얼룩 등의 불량이 방지된 박막을 제조할 수 있는 증착장치 및 이를 포함하는 표시패널의 제조장치에 관한 것이다.
스마트 폰, 태블릿, 노트북 컴퓨터, 및 스마트 텔레비전 등과 같은 전자 장치들이 개발되고 있다. 이러한 전자 장치들은 정보제공을 위해 표시 장치를 구비한다. 표시 장치는 기판 표면에 소정물질의 박막을 형성하는 박막증착(deposition)공정, 박막의 선택된 일부를 노출시키는 포토리소그라피(photo-lithography)공정, 박막의 노출 부분을 제거해서 목적하는 형태로 패터닝(patterning) 하는 건식 또는 습식식각(etching) 공정이 수 차례 반복 포함되는데, 이중 박막증착공정을 비롯한 건식식각공정 등은 통상 밀폐된 공정 챔버(process chamber) 내에서 진행되고, 각각의 공정 챔버 내에는 기판을 고정시키기 위한 정전척(Electrostatic chuck)과, 공정 온도를 조절하기 위한 쿨러 등이 마련될 수 있다.
본 발명은 기판이 척킹되는 면의 온도 불균일이 해소될 수 있는 증착장치 및 이를 포함하는 표시패널의 제조장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 증착장치는 복수의 서셉터 홀이 정의된 서셉터, 상기 서셉터 상에 배치되고, 복수의 정전척 홀이 정의된 정전척, 및 상기 서셉터 및 상기 정전척을 관통하여 연결하는 복수의 핀을 포함하고, 상기 복수의 핀 각각은 상기 복수의 정전척 홀 내부에 배치된 제1 부분, 및 상기 복수의 서셉터 홀 내부에 배치된 제2 부분을 포함하고, 상기 제1 부분은 제1 베이스부, 및 상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함한다.
상기 제2 부분은 제2 베이스부, 및 상기 제2 베이스부 내부에 배치되는 제2 쿨러를 포함할 수 있다.
상기 정전척은 척바디, 상기 척바디 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 복수의 전극, 및 상기 복수의 전극 상에 배치된 제2 절연층을 포함할 수 있다.
상기 제1 부분은 복수의 핀 절연층 및 상기 복수의 핀 절연층 사이에 배치되는 복수의 핀 전극을 포함할 수 있다.
상기 복수의 핀 전극 및 상기 복수의 전극은 개별 구동할 수 있다.
상기 제2 부분은 세라믹 또는 금속을 포함할 수 있다.
본 발명의 일 실시예에 따른 증착장치는 상기 서셉터의 하부에 배치되어 상기 서셉터를 사이에 두고 상기 정전척과 이격되는 플레이트를 더 포함하고, 상기 복수의 핀은 상기 플레이트의 상면으로부터 돌출될 수 있다.
상기 플레이트는 내부에 배치된 플레이트 쿨러를 포함할 수 있다.
본 발명의 일 실시예에 따른 증착장치는 상기 플레이트 하부에 배치되고, 상기 플레이트, 상기 서셉터 및 상기 정전척의 각도를 변경시키는 구동부를 더 포함할 수 있다.
상기 서셉터는 서셉터 본체, 및 상기 서셉터 본체 내부에 배치된 히터를 포함할 수 있다.
상기 정전척은 정전척 베이스부, 및 상기 정전척 베이스부의 내부에 배치된 정전척 쿨러를 포함할 수 있다.
상기 제1 쿨러 및 상기 정전척 쿨러는 개별 구동할 수 있다.
상기 제1 쿨러는 쿨링 라인, 및 상기 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함할 수 있다.
본 발명의 일 실시예에 따른 증착장치는 상부 방향으로 돌출된 복수의 핀을 포함하는 플레이트, 상기 플레이트 상에 배치되고, 상기 복수의 핀에 의해 관통된 서셉터, 및 상기 서셉터 상에 배치되고, 상기 복수의 핀에 의해 관통된 정전척을 포함하고, 상기 복수의 핀 각각은 제1 베이스부, 및 상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함하고, 상기 제1 베이스부는 복수의 핀 절연층, 및 상기 복수의 핀 절연층 사이에 배치되는 복수의 핀 전극을 포함한다.
상기 제1 베이스부 및 상기 제1 쿨러는 상기 상부 방향과 교차하는 일 방향에서 상기 정전척과 중첩할 수 있다.
상기 정전척에 상기 복수의 핀이 배치되는 정전척 홀이 정의되고, 상기 정전척 홀 내에 상기 제1 베이스부 및 상기 제1 쿨러가 배치될 수 있다.
본 발명의 일 실시예에 따른 표시패널 제조장치는 챔버, 상기 챔버 내부에 배치되고, 증착 물질을 분사하는 증착헤드, 상기 증착헤드 하부에 배치되고, 대상 기판을 지지하는 지지부재를 포함하고, 상기 지지부재는 복수의 서셉터 홀이 정의된 서셉터, 상기 서셉터 상에 배치되고, 복수의 정전척 홀이 정의된 정전척, 및 상기 서셉터 및 상기 정전척을 관통하여 연결하는 복수의 핀을 포함하고, 상기 복수의 핀 각각은 상기 복수의 정전척 홀 내부에 배치된 제1 부분, 및 상기 복수의 서셉터 홀 내부에 배치된 제2 부분을 포함하고, 상기 제1 부분은 제1 베이스부, 및 상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함한다.
본 발명의 일 실시예에 따른 표시패널 제조장치는 상기 지지부재 및 상기 증착헤드 사이에 배치되는 마스크를 더 포함할 수 있다.
상기 대상 기판은 상기 정전척 상에 배치되어 지지되고, 상기 지지부재는 상기 대상 기판을 소정의 각도로 기울여 척킹하는 구동부를 더 포함할 수 있다.
상기 지지부재는 상기 서셉터의 하부에 배치되어 상기 서셉터를 사이에 두고 상기 정전척과 이격되는 플레이트를 더 포함하고, 상기 복수의 핀은 상기 플레이트의 상면으로부터 돌출될 수 있다.
본 발명의 일 실시예에 따른 증착장치에서는, 기판이 척킹되는 정전척에 쿨러를 포함할 뿐만 아니라, 정전척에 정의된 홀에 삽입되는 리프트 핀의 상부에도 쿨러를 포함하여, 기판이 척킹되는 면의 온도 불균일이 해소될 수 있고, 이를 통해 형성되는 박막에 온도 불균일로 인한 얼룩 등이 발생하는 것이 방지되어, 표시패널의 신뢰성이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 증착장치를 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 증착장치를 도시한 분해 사시도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 기판 및 증착 장치를 도시한 사시도들이다.
도 4는 본 발명의 일 실시예에 따른 정전척의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 증착 장치의 단면도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 증착 장치의 일부분의 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 증착 장치의 단면도이다.
도 9는 일 실시예에 따른 증착 장치 중 일부 구성의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시패널의 제조장치의 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시패널의 제조장치에 의해 처리되는 대상 기판의 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 증착 장치를 통해 제조된 박막의 촬상 이미지이다.
도 12b는 비교예의 증착 장치를 통해 제조된 박막의 촬상 이미지이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 증착장치 및 이를 통한 표시 패널의 제조 방법에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 증착장치를 도시한 사시도이다. 도 2는 본 발명의 일 실시예에 따른 증착장치를 도시한 분해 사시도이다.
도 1 및 도 2를 참조하면, 증착장치(EA)는 플레이트(PT), 플레이트(PT) 상에 배치된 서셉터(SC), 및 서셉터(SC) 상에 배치된 정전척(ESC)을 포함한다. 정전척(ESC)은 서셉터(SC)에 정의된 소정의 공간(SC)에 매립된 형상을 가질 수 있다. 정전척(ESC)은 서셉터(SC)의 상부에 정의된 소정의 공간(SC)에 매립되어, 서셉터(SC)를 사이에 두고 플레이트(PT)와 이격될 수 있다.
정전척(ESC)은 정전기 유도 현상을 이용하여 정전기력을 형성하여 증착 공정의 기판(SUB)을 척킹(chucking) 또는 디척킹(dechucking)할 수 있다.
정전척(ESC)은 기판(SUB)을 처리하는 공정을 진행하기 위해 기판(SUB)을 척킹시킬 수 있고, 기판(SUB)이 가공된 후, 다음 단계의 가공을 위해 디척킹되는 과정을 반복할 수 있다.
정전척(ESC)은 정전척(ESC)의 상부에 배치된 기판(SUB)을 척킹할 수 있다. 다만 이에 한정되지 않고, 기판(SUB)을 중력의 반대 방향, 또는 수직 방향 등 다양한 방향으로 척킹할 수 있다. 기판(SUB)은 화소 정의막(PDL)이 위를 향하도록 배치되어 가공될 수 있다. 예를 들어, 정전척(ESC) 상부에 증착 물질을 포함하는 증착원이 배치될 수 있다.
증착 물질은 예를 들어, 발광층을 구성하는 발광 물질일 수 있다. 다만, 증착 물질은 스퍼터(Sputter) 등의 증착 공정을 통해 증착이 가능한 물질이라면 제한되지 않고 선택될 수 있다. 예를 들어, 증착 물질은 전극을 형성하는 금속 물질이거나, 절연층을 형성하는 유기물질 또는 무기물질일 수 있다.
서셉터(SC)는 내부에 배치된 정전척(ESC)의 온도를 제어하고, 정전척(ESC) 및 이에 척킹된 기판(SUB)을 여러 각도로 배치시키는 구성일 수 있다. 정전척(ESC)은 서셉터(SC) 상에 설치된다. 보다 구체적으로, 서셉터(SC) 상부에 정의된 소정의 공간(SC-H) 내에 정전척(ESC)이 설치될 수 있다.
서셉터(SC)의 내부에는 증착 공정 실행 중의 기판(SUB) 온도를 제어하기 위한 히터가 설치될 수 있다. 또는, 서셉터(SC)의 내부에는 기판(SUB) 온도를 제어하기 위하여 냉매용의 유로가 설치되거나, 서셉터(SC)의 온도를 기판에 효율적으로 전달하기 위해 백사이드 가스, 예를 들어 헬륨 가스를 공급하기 위한 유로가 설치될 수 있다. 서셉터(SC)에 설치된 유로를 통해 헬륨 가스가 정전척(ESC)과 기판(SUB)의 계면 측으로 전달될 수 있다.
서셉터(SC)는 금속을 포함할 수 있다. 예를 들어, 서셉터(SC)는 알루미늄을 포함할 수 있다.
플레이트(PT)는 서셉터(SC)의 하부에 배치되며, 플레이트(PT) 본체의 상면으로부터 돌출된 복수의 핀(PN)을 포함할 수 있다. 플레이트(PT)의 본체는 서셉터(SC) 및 정전척(ESC)을 지지하는 것일 수 있다. 플레이트(PT)는 예를 들어, 세라믹 또는 금속을 포함할 수 있다.
서셉터(SC) 및 정전척(ESC) 각각에는 관통 홀이 정의되고, 플레이트(PT)로부터 돌출된 복수의 핀(PN)이 서셉터(SC) 및 정전척(ESC) 각각에 정의된 관통 홀을 통과하도록 배치될 수 있다. 관통 홀은 복수의 핀(PN)에 대응하여 정의될 수 있다. 도 2에서는 11개의 핀(PN)이 서셉터(SC) 및 정전척(ESC)을 관통하도록 배열된 것을 예시적으로 도시하였으나, 이에 제한되지 않고 복수의 핀(PN)의 개수 및 배열은 증착 대상인 기판(SUB)의 크기 및 형태 등에 따라 달라질 수 있다.
서셉터(SC)에는 복수의 서셉터 홀(SC-OP)이 정의되고, 정전척(ESC)에는 복수의 정전척 홀(ESC-OP)이 정의될 수 있다. 플레이트(PT)로부터 돌출된 복수의 핀(PN)은 서셉터(SC)에 정의된 복수의 서셉터 홀(SC-OP) 및 정전척(ESC)에 정의된 복수의 정전척 홀(ESC-OP)을 통과하여 적어도 일부가 정전척(ESC)의 상면 위로 돌출될 수 있다. 이에 따라, 복수의 핀(PN) 상에 증착 공정 처리 전의 기판(SUB)이 지지될 수 있고, 복수의 핀(PN)이 하강함으로써 기판(SUB)이 정전척(ESC) 상에 배치될 수 있다. 이후, 증착 공정이 종료된 기판(SUB)에 대하여는 복수의 핀(PN)이 상승함으로써 정전척(ESC)으로부터 떨어져 공정 챔버 외부로 이송될 수 있다. 즉, 복수의 핀(PN)은, 기판(SUB)의 로딩 및 언로딩을 위해 이용될 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 기판 및 증착 장치를 도시한 사시도들이다.
도 1 및 도 3a 내지 도 3d를 참조하면, 본 발명의 일 실시예에 따른 증착 장치(EA)는 정전척(ESC)의 상면에 기판(SUB)을 배치한 후, 구동부(DRP)의 구동에 의해 기판(SUB)을 여러 방향으로 척킹할 수 있다. 구동부(DRP)는 플레이트(PT)의 하부에 연결되어, 플레이트(PT), 서셉터(SC) 및 정전척(ESC)의 각도를 변경시킬 수 있다. 구동부(DRP)의 동작에 의해 정전척(ESC)의 상면의 방향과 정전척(ESC)에 척킹된 기판(SUB)의 방향이 변경될 수 있다.
도 1 및 도 3a를 참조하면, 증착 장치(EA)는 기판(SUB)의 상면이 제1 방향(DR1)을 향하도록 척킹할 수 있다. 기판(SUB)은 상면이 제1 방향(DR1)을 향하도록 배치되어 증착 공정에 의해 가공될 수 있다.
도 1, 도 3b 및 도 3c를 참조하면, 증착 장치(EA)는 기판(SUB)이 소정의 각도(AG1, AG2)로 기울어지도록 척킹할 수 있다. 예를 들어, 도 3b에 도시된 바와 같이, 증착 장치(EA)는 기판(SUB)을 제1 각도(AG1)로 기울여 척킹할 수 있다. 제1 각도(AG1)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 대하여, 기판(SUB)이 접촉하는 정전척(ESC)의 일면의 각도일 수 있다. 제1 각도(AG1)는 둔각일 수 있다. 기판(SUB)은 정전척(ESC)에 의해 척킹되고, 제1 각도(AG1)로 기울어진 상태에서 가공될 수 있다.
또는, 도 3c에 도시된 바와 같이, 증착 장치(EA)는 기판(SUB)을 제2 각도(AG2)로 기울어져 척킹할 수 있다. 제2 각도(AG2)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 대한 기판(SUB)이 접촉하는 정전척(ESC)의 일면의 각도일 수 있다. 제2 각도(AG2)는 예각일 수 있다. 기판(SUB)은 정전척(ESC)에 의해 척킹되고, 제2 각도(AG2)로 기울어진 상태에서 가공될 수 있다.
또는, 도 3d에 도시된 바와 같이, 증착 장치(EA)는 기판(SUB)을 중력의 반대 방향으로 척킹할 수 있다. 증착 장치(EA)는 기판(SUB)의 상면이 아래를 향하도록 척킹할 수 있다. 기판(SUB)은 정전척(ESC)에 의해 척킹되어, 상면이 제1 방향(DR1)의 반대 방향을 향하도록 배치된 후 증착 공정에 의해 가공될 수 있다.
도 4는 본 발명의 일 실시예에 따른 정전척의 단면도이다.
도 4를 참조하면, 정전척(ESC)은 척바디(BS), 제1 절연층(IL1), 제2 절연층(IL2), 복수의 양극들(PE), 및 복수의 음극들(NE)을 포함할 수 있다.
척바디(BS)는 소정의 강성을 가지는 물질을 포함하여 정전척(ESC)의 베이스 골격을 제공하는 구성일 수 있다. 척바디(BS)는 세라믹을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 척바디(BS)의 재료는 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 척바디(BS)는 알루미늄(Aluminium, Al), 타이타늄(Titanium, Ti), 스테인리스 스틸(Stainless Steel), 알루미나(Al2O3), 산화 이트륨(Y2O3), 또는 알루미늄 나이드라이드(Aluminum Nitride)를 포함할 수 있다. 한편, 도 4에서는 척바디(BS)가 제1 절연층(IL1)의 하부에 배치된 것을 예시적으로 도시하였으나, 이에 제한되지 않고 척바디(BS)는 제2 절연층(IL2)의 상부에 배치될 수도 있다. 척바디(BS)는 기판(SUB, 도 1)이 배치되는 베이스면을 제공하는 구성일 수 있다.
제1 절연층(IL1)은 척바디(BS) 상에 배치될 수 있다. 제1 절연층(IL1)은 제2 절연층(IL2)보다 내열성 및 화학적 안정성이 높은 물질을 포함할 수 있다. 예를 들어, 제1 절연층(IL1)은 산화 이트륨(Y2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 절연층(IL1)의 재료는 이에 제한되지 않고, 내열성 및 화학적 안정성을 갖는 다양한 물질을 포함할 수 있다.
제1 절연층(IL1)의 두께는 척바디(BS)의 두께보다 작을 수 있다. 제1 절연층(IL1)의 두께는 80μm(micrometer) 내지 100μm일 수 있다. 척바디(BS)의 두께는 10mm내지 20mm일 수 있다.
제2 절연층(IL2)은 제1 절연층(IL1) 상에 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)보다 열전도성 및 유전특성이 높은 물질을 포함할 수 있다. 예를 들어, 제2 절연층(IL2)은 알루미나(Al2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제2 절연층(IL2)의 재료는 이에 제한되지 않고, 열전도성을 갖는 다양한 물질을 포함할 수 있다.
제2 절연층(IL2)의 두께는 제1 절연층(IL1)의 두께보다 클 수 있다. 제2 절연층(IL2)의 두께는 척바디(BS)의 두께보다 작을 수 있다. 제2 절연층(IL2)의 두께는 110μm 내지 150μm일 수 있다.
제1 절연층(IL1) 및 제2 절연층(IL2) 사이에는 복수의 전극들(PE, NE)이 배치될 수 있다. 복수의 전극들(PE, NE)은 복수의 양극들(PE) 및 복수의 음극들(NE)을 포함할 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE)은 제1 절연층(IL1) 및 제2 절연층(IL2) 사이에 배치될 수 있다. 제2 절연층(IL2)은 복수의 양극들(PE) 및 복수의 음극들(NE)을 커버할 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE)은 서로 다른 극성을 가질 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE)은 교대로 번갈아 가면서 배치될 수 있다.
복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 텅스텐(W)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 재료는 이에 제한되지 않는다. 예를 들어, 복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 은(Ag) 또는 구리(Cu)를 포함할 수 있다.
복수의 양극들(PE) 및 복수의 음극들(NE) 각각은 동일한 두께를 가질 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 두께는 제1 절연층(IL1) 및 제2 절연층(IL2)보다 작을 수 있다. 복수의 양극들(PE) 및 복수의 음극들(NE) 각각의 두께는 25μm 내지 35μm일 수 있다.
복수의 양극들(PE)에는 양의 직류 전압이 인가될 수 있다. 복수의 양극들(PE) 및 기판(SUB) 사이에는 제1 정전력이 발생될 수 있다. 복수의 음극들(NE)에는 음의 직류 전압이 인가될 수 있다. 복수의 음극들(NE) 및 기판(SUB) 사이에는 제2 정전력이 발생될 수 있다. 상기 제1 정전력 및 상기 제2 정전력은 정전기력일 수 있다. 본 발명의 일 실시예에 따른 정전척(ESC)은 바이폴라 정전척(Bipolar Electrostatic Chuck)일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 정전척(ESC)의 종류는 이에 제한되지 않는다. 예를 들어, 정전척(ESC)은 모노폴라 정전척(Monopolar Electrostatic Chuck)일 수 있다. 이 경우, 정전척(ESC)의 복수의 양극들(PE) 및 복수의 음극들(NE)에는 동일한 극성을 가지는 직류 전압이 인가될 수 있다.
복수의 양극들(PE) 각각에 상기 양극의 직류 전압이 인가되는 경우, 평면상에서 보았을 때 복수의 양극들(PE) 각각과 중첩하는 기판(SUB)의 제1 영역의 상부 부분은 음의 전위로 대전될 수 있다. 복수의 양극들(PE) 및 상기 제1 영역 사이에는 전하에 의한 정전력(Electrostatic Force)이 발생할 수 있다.
복수의 음극들(NE) 각각에 상기 음극의 직류 전압이 인가되는 경우, 평면 상에서 보았을 때 복수의 음극들(NE) 각각과 중첩하는 기판(SUB)의 제2 영역의 상부 부분은 양의 전위로 대전될 수 있다. 복수의 음극들(NE) 및 상기 제2 영역 사이에는 전하에 의한 정전력이 발생할 수 있다.
도 5는 본 발명의 일 실시예에 따른 증착 장치의 단면도이다. 도 6 및 도 7은 본 발명의 일 실시예에 따른 증착 장치의 일부분의 단면도들이다. 도 8은 본 발명의 다른 실시예에 따른 증착 장치의 단면도이다. 도 5에서는 도 2의 I-I' 선에 대응하는 단면을 도시하였다. 도 6 및 도 7에서는 도 5의 A 영역을 확대하여 도시하였다. 도 8에서는 도 2의 I-I' 선에 대응하는 단면을 도시하였다.
도 2, 도 5 및 도 6을 참조하면, 일 실시예의 증착장치에서 플레이트(PT)로부터 복수의 핀(PN)이 돌출되고, 서셉터(SC) 및 정전척(ESC)은 복수의 핀(PN)에 의해 결합될 수 있다. 복수의 핀(PN) 중 적어도 일부분의 내부에는 핀 쿨러(CL-PN)가 배치될 수 있다. 예를 들어, 핀 쿨러(CL-PN)는 제1 부분(PN1)의 내부에 배치될 수 있다. 또는, 핀 쿨러(CL-PN)는 제1 부분(PN1) 및 제2 부분(PN2) 각각의 내부에 배치될 수 있다.
복수의 핀(PN) 각각은 제1 부분(PN1) 및 제2 부분(PN2)을 포함한다. 제1 부분(PN1)은 단면상에서 정전척(ESC)과 중첩하는 부분이고, 제2 부분(PN2)은 단면상에서 서셉터(SC)와 중첩하는 부분일 수 있다. 제1 부분(PN1)은 제1 방향(DR1, 도 2)에서 정전척(ESC)과 중첩하는 부분이고, 제2 부분(PN2)은 제1 방향(DR1)에서 서셉터(SC)와 중첩하는 부분일 수 있다. 즉, 제1 부분(PN1)은 정전척(ESC)에 정의된 정전척 홀(ESC-OP) 내에 배치되는 부분이고, 제2 부분(PN2)은 서셉터(SC)에 정의된 서셉터 홀(SC-OP) 내에 배치되는 부분일 수 있다.
정전척(ESC) 내부에는 정전척 쿨러(CL-ESC)가 배치될 수 있다. 정전척 쿨러(CL-ESC)는 정전척 베이스부(BS-ESC)의 내부에 배치될 수 있다. 정전척 쿨러(CL-ESC)는 냉각 물질이 순환하는 경로를 제공하는 쿨링 라인일 수 있다. 정전척 쿨러(CL-ESC) 내에는 예를 들어, 쿨링 라인과, 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함할 수 있다. 정전척 쿨러(CL-ESC)는 Galden 용액 등의 용매나, 아르곤 가스, 또는 수소 가스 등의 냉각 가스가 순환하는 쿨링 라인일 수 있다. 정전척 쿨러(CL-ESC)는 예를 들어, 정전척(ESC)의 척바디(BS, 도 4) 내부에 배치될 수 있다.
복수의 핀(PN) 중 제1 부분(PN1) 내부에는 제1 쿨러(CL-PN1)가 배치된다. 제1 부분(PN1)은 제1 베이스부(BS-PN1)를 포함하고, 제1 베이스부(BS-PN1) 내부에 제1 쿨러(CL-PN1)가 배치될 수 있다.
제1 쿨러(CL-PN1)는 냉각 물질이 순환하는 경로를 제공하는 쿨링 라인일 수 있다. 제1 쿨러(CL-PN1) 내에는 예를 들어, 쿨링 라인과, 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함할 수 있다. 제1 쿨러(CL-PN1)는 Galden 용액 등의 용매나, 아르곤 가스, 또는 수소 가스 등의 냉각 가스가 순환하는 쿨링 라인일 수 있다.
제1 쿨러(CL-PN1) 및 정전척 쿨러(CL-ESC)는 개별적으로 구동할 수 있다. 즉, 제1 쿨러(CL-PN1)를 구동하는 구동부와, 정전척 쿨러(CL-ESC)를 구동하는 구동부가 별도로 구비될 수 있다. 제1 쿨러(CL-PN1) 및 정전척 쿨러(CL-ESC)는 독립적으로 구동되어, 복수의 핀(PN) 부분과 정전척(ESC) 부분의 온도가 독립적으로 제어될 수 있다. 다만 이에 제한되지 않고, 제1 쿨러(CL-PN1) 및 정전척 쿨러(CL-ESC)가 하나의 구동부를 통해 함께 구동될 수도 있다.
복수의 핀(PN) 중 제2 부분(PN2)은 플레이트(PT)와 동일한 물질을 포함할 수 있다. 예를 들어, 제2 부분(PN2)은 세라믹 또는 금속을 포함할 수 있다. 제2 부분(PN2)은 플레이트(PT)와 일체의 형상을 가지는 것일 수 있다. 즉, 제2 부분(PN2)은 플레이트(PT)의 상면으로부터 상부 방향으로 연장되도록 형성된 것일 수 있다.
일 실시예의 증착 장치는 서셉터(SC)와 정전척(ESC)을 고정하며, 기판(SUB)의 로딩 및 언로딩을 위해 이용되는 복수의 핀(PN)을 포함하고, 복수의 핀(PN) 각각은 내부에 배치된 제1 쿨러(CL-PN1)를 포함하는 제1 부분(PN1)과, 플레이트(PT)와 동일한 재료를 포함하는 제2 부분(PN2)을 포함할 수 있다. 이를 통해, 정전척(ESC)이 배치된 영역과 복수의 핀(PN)이 배치된 영역의 온도차이가 발생하는 것을 방지하여, 증착 공정을 통해 형성된 층에 얼룩이 발생하는 것을 방지할 수 있다.
기존 증착 장치에서는 증착 공정의 온도 조절을 위해, 정전척 내부에 쿨러를 구비하여 대상 기판에 가해지는 온도를 낮추었으나, 복수의 핀이 배치되는 정전척 홀 부분에는 쿨러가 구비되지 않아, 정전척 홀 부분의 온도가 다른 부분에 비해 높아지는 문제가 발생하였고, 온도 차이에 의해 대상 기판에 얼룩이 발생하는 문제가 발생하였다. 본 발명의 일 실시예에 따른 증착 장치는 복수의 핀(PN)의 제1 부분(PN1) 내부에 배치된 제1 쿨러(CL-PN1)를 통해 복수의 핀(PN)이 배치되는 정전척 홀(ESC-OP) 부분 또한 온도가 함께 조절될 수 있고, 대상 기판에 얼룩이 발생하는 문제가 방지될 수 있다. 이에 따라, 증착 장치를 통해 제조되는 표시 패널의 제품 신뢰성이 향상될 수 있다.
도 2, 도 5 및 도 7을 함께 참조하면, 복수의 핀(PN) 중 제2 부분(PN2) 내부에도 쿨러가 배치될 수 있다. 제2 부분(PN2)은 제2 베이스부(BS-PN2)를 포함하고, 제2 베이스부(BS-PN2)의 내부에는 제2 쿨러(CL-PN2)가 배치될 수 있다. 제2 쿨러(CL-PN2)는 냉각 물질이 순환하는 경로를 제공하는 쿨링 라인일 수 있다. 제2 쿨러(CL-PN2) 내에는 예를 들어, 쿨링 라인과, 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함할 수 있다. 제2 쿨러(CL-PN2)는 Galden 용액 등의 용매나, 아르곤 가스, 또는 수소 가스 등의 냉각 가스가 순환하는 쿨링 라인일 수 있다. 도 7에서와 같이, 제1 쿨러(CL-PN1)와 제2 쿨러(CL-PN2)가 일체의 형상을 가질 수 있다. 제1 쿨러(CL-PN1)와 제2 쿨러(CL-PN2)는 연결되고, 제2 쿨러(CL-PN2)로부터 제1 쿨러(CL-PN1)가 연장된 형상을 가질 수 있다. 다만, 이에 제한되지 않고 제1 쿨러(CL-PN1) 및 제2 쿨러(CL-PN2)는 연결되지 않고, 제1 베이스부(BS-PN1) 및 제2 베이스부(BS-PN2) 각각에 이격되어 배치될 수 있다.
도 8을 참조하면, 일 실시예의 증착 장치는 플레이트(PT) 내부에 배치된 플레이트 쿨러(CL-PT)를 더 포함할 수 있다. 플레이트 쿨러(CL-PT)는 냉각 물질이 순환하는 경로를 제공하는 쿨링 라인일 수 있다. 플레이트 쿨러(CL-PT)는 플레이트(PT)의 온도를 낮춰, 증착 공정에서 증착 장치의 온도가 지나치게 상승하는 것을 제어하는 것일 수 있다. 플레이트 쿨러(CL-PT) 내에는 예를 들어, 쿨링 라인과, 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함할 수 있다. 플레이트 쿨러(CL-PT)는 Galden 용액 등의 용매나, 아르곤 가스, 또는 수소 가스 등의 냉각 가스가 순환하는 쿨링 라인일 수 있다. 플레이트 쿨러(CL-PT)는 핀 쿨러(CL-PN) 및 정전척 쿨러(CL-ESC) 등과 개별적으로 구동될 수 있다. 또는 플레이트 쿨러(CL-PT)가 핀 쿨러(CL-PN) 및 정전척 쿨러(CL-ESC) 중 적어도 하나와 동일한 구동부를 통해 함께 구동될 수도 있다.
도 9는 일 실시예에 따른 증착 장치 중 일부 구성의 단면도이다. 도 9에서는 플레이트(PT)의 일부분과, 플레이트(PT)의 본체 상부로부터 돌출된 복수의 핀(PN) 중 어느 하나의 단면을 도시하였다.
도 9를 참조하면, 일 실시예에 따른 증착 장치에서 플레이트(PT)로부터 돌출된 핀(PN)은 제1 부분(PN1)과 제2 부분(PN2)을 포함하고, 제1 부분(PN1)은 핀 바디부(BS-P), 복수의 핀 절연층(IL1-P, IL2-P), 및 복수의 핀 전극(PE-P, NE-P)을 포함할 수 있다.
핀 바디부(BS-P)는 소정의 강성을 가지는 물질을 포함할 수 있다. 핀 바디부(BS-P)는 세라믹을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 핀 바디부(BS-P)의 재료는 이에 제한되지 않는다. 예를 들어, 본 발명의 일 실시예에 따른 핀 바디부(BS-P)는 알루미늄(Aluminium, Al), 타이타늄(Titanium, Ti), 스테인리스 스틸(Stainless Steel), 알루미나(Al2O3), 산화 이트륨(Y2O3), 또는 알루미늄 나이드라이드(Aluminum Nitride)를 포함할 수 있다. 한편, 도 9에서는 핀 바디부(BS-P)가 제1 핀 절연층(IL1-P)의 하부에 배치된 것을 예시적으로 도시하였으나, 이에 제한되지 않고 핀 바디부(BS-P)는 제2 핀 절연층(IL2-P)의 상부에 배치될 수도 있다. 핀 바디부(BS-P)는 정전척(ESC, 도 4)의 척바디(BS, 도 4)에 대응하는 부분일 수 있다. 일 실시예에서, 제1 부분(PN1)의 내부에 배치되는 제1 쿨러(CL-PN1, 도 6)는 핀 바디부(BS-P)의 내부에 배치되는 것일 수 있다.
제1 핀 절연층(IL1-P)은 핀 바디부(BS-P) 상에 배치될 수 있다. 제1 핀 절연층(IL1-P)은 제2 핀 절연층(IL2-P)보다 내열성 및 화학적 안정성이 높은 물질을 포함할 수 있다. 예를 들어, 제1 핀 절연층(IL1-P)은 산화 이트륨(Y2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제1 핀 절연층(IL1-P)의 재료는 이에 제한되지 않고, 내열성 및 화학적 안정성을 갖는 다양한 물질을 포함할 수 있다. 제1 핀 절연층(IL1-P)은 정전척(ESC, 도 4)의 제1 절연층(IL1, 도 4)에 대응하는 부분일 수 있다.
제2 핀 절연층(IL2-P)은 제1 핀 절연층(IL1-P) 상에 배치될 수 있다. 제2 핀 절연층(IL2-P)은 제1 핀 절연층(IL1-P)보다 열전도성 및 유전특성이 높은 물질을 포함할 수 있다. 예를 들어, 제2 핀 절연층(IL2-P)은 알루미나(Al2O3)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제2 핀 절연층(IL2-P)의 재료는 이에 제한되지 않고, 열전도성을 갖는 다양한 물질을 포함할 수 있다. 제2 핀 절연층(IL2-P)은 정전척(ESC, 도 4)의 제2 절연층(IL2, 도 4)에 대응하는 부분일 수 있다.
제1 핀 절연층(IL1-P) 및 제2 핀 절연층(IL2-P) 사이에는 복수의 핀 전극들(PE-P, NE-P)이 배치될 수 있다. 복수의 핀 전극들(PE-P, NE-P)은 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)을 포함할 수 있다. 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)은 제1 핀 절연층(IL1-P) 및 제2 핀 절연층(IL2-P) 사이에 배치될 수 있다. 제2 핀 절연층(IL2-P)은 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)을 커버할 수 있다. 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)은 서로 다른 극성을 가질 수 있다. 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)은 교대로 번갈아 가면서 배치될 수 있다.
복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P) 각각은 텅스텐(W)을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P) 각각의 재료는 이에 제한되지 않는다. 예를 들어, 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P) 각각은 은(Ag) 또는 구리(Cu)를 포함할 수 있다.
복수의 핀 양극들(PE-P)에는 양의 직류 전압이 인가될 수 있다. 복수의 핀 양극들(PE-P) 및 기판(SUB) 사이에는 제1 정전력이 발생될 수 있다. 복수의 핀 음극들(NE-P)에는 음의 직류 전압이 인가될 수 있다. 복수의 핀 음극들(NE-P) 및 기판(SUB) 사이에는 제2 정전력이 발생될 수 있다. 상기 제1 정전력 및 상기 제2 정전력은 정전기력일 수 있다. 제1 부분(PN1)은 바이폴라 정전척(Bipolar Electrostatic Chuck)일 수 있다. 다만, 이는 예시적인 것으로 제1 부분(PN1)은 모노폴라 정전척(Monopolar Electrostatic Chuck)일 수 있다. 이 경우, 제1 부분(PN1)의 복수의 핀 양극들(PE-P) 및 복수의 핀 음극들(NE-P)에는 동일한 극성을 가지는 직류 전압이 인가될 수 있다.
복수의 핀 양극들(PE-P) 각각에 상기 양극의 직류 전압이 인가되는 경우, 평면상에서 보았을 때 복수의 핀 양극들(PE-P) 각각과 중첩하는 기판(SUB)의 제1 핀 영역의 상부 부분은 음의 전위로 대전될 수 있다. 복수의 핀 양극들(PE-P) 및 상기 제1 핀 영역 사이에는 전하에 의한 정전력(Electrostatic Force)이 발생할 수 있다.
복수의 핀 음극들(NE-P) 각각에 상기 음극의 직류 전압이 인가되는 경우, 평면 상에서 보았을 때 복수의 핀 음극들(NE-P) 각각과 중첩하는 기판(SUB)의 제2 핀 영역의 상부 부분은 양의 전위로 대전될 수 있다. 복수의 핀 음극들(NE-P) 및 상기 제2 핀 영역 사이에는 전하에 의한 정전력이 발생할 수 있다.
복수의 핀(PN) 내부에 배치된 복수의 핀 전극들(PE-P, NE-P)은 정전척(ESC, 도 4) 내부에 배치된 복수의 전극(PE, NE, 도 4)과 개별적으로 구동할 수 있다. 즉, 복수의 핀 전극들(PE-P, NE-P)을 구동하는 구동부와, 복수의 전극(PE, NE)을 구동하는 구동부가 별도로 구비될 수 있다. 복수의 핀 전극들(PE-P, NE-P) 및 복수의 전극(PE, NE)은 독립적으로 구동되어, 복수의 핀(PN) 부분과 정전척(ESC) 부분의 정전력이 독립적으로 제어될 수 있다. 다만 이에 제한되지 않고, 복수의 핀 전극들(PE-P, NE-P) 및 복수의 전극(PE, NE)이 하나의 구동부를 통해 함께 구동될 수도 있다.
도 10은 본 발명의 일 실시예에 따른 표시패널의 제조장치의 평면도이다. 도 11은 본 발명의 일 실시예에 따른 표시패널의 제조장치에 의해 처리되는 대상 기판의 단면도이다.
도 10을 참조하면, 표시 패널 제조장치(DPD)는 챔버(CHB), 증착헤드(SH), 스테이지(STG), 마스크 어셈블리(MA), 및 지지 부재를 포함할 수 있다. 지지 부재는 플레이트(PT), 서셉터(SC), 및 정전척(ESC)을 포함할 수 있다. 지지 부재는 플레이트(PT)에 연결된 구동부(DRP)를 더 포함할 수 있다.
챔버(CHB)는 밀폐된 공간을 제공한다. 증착헤드(SH), 스테이지(STG), 마스크 어셈블리(MA), 정전척(ESC), 온도 조절 모듈(COO) 및 구동부(DRP)는 챔버(CHB) 내에 배치될 수 있다. 챔버(CHB)는 적어도 하나의 게이트(GT)를 구비할 수 있다. 게이트(GT)에 의해 챔버(CHB)가 개폐될 수 있다. 기판(SUB)은 챔버(CHB)에 구비된 게이트(GT)를 통하여 출입될 수 있다.
증착헤드(SH)는 증착 물질(OR)을 외부로 분사할 수 있다. 일 실시예에서, 증착헤드(SH)는 샤워 헤드일 수 있다. 증착 물질(OR)은 승화 또는 기화가 가능한 물질로 무기물, 금속 또는 유기물 중 하나 이상을 포함할 수 있다. 본 실시 예에 따른 증착 물질(OR)은 유기 발광층을 제작하기 위한 유기물을 포함하는 경우를 예시적으로 설명한다.
스테이지(STG)는 마스크 어셈블리(MA)를 상하로 이동시키는 것일 수 있다. 스테이지(STG)는 증착헤드(SH)의 상부로 연장되어, 챔버(CHB)의 내면에 배치된 승하강 장치와 연결될 수 있다. 스테이지(STG)가 기판(SUB)의 아래로 배치되지 않고 증착헤드(SH)의 상부에 연장됨에 따라, 기판(SUB) 아래에 장치 등이 배치되는 공간이 확보될 수 있다.
스테이지(STG) 위에 마스크 어셈블리(MA)가 안착될 수 있다. 마스크 어셈블리(MA)는 증착헤드(SH)와 대향할 수 있다. 스테이지(STG)는 마스크 어셈블리(MA)의 프레임(FR)과 중첩하여 마스크 어셈블리(MA)를 지지할 수 있다.
스테이지(STG)는 프레임(FR)의 개구부(HO)와 비중첩할 수 있다. 즉, 스테이지(STG)는 증착헤드(SH)로부터 기판(SUB)으로 공급되는 증착 물질의 이동 경로 밖에 배치될 수 있다.
마스크 어셈블리(MA) 아래에는 기판(SUB)이 배치된다. 증착 물질(OR)은 복수의 관통부들(OPP)을 관통하여 기판(SUB)에 증착될 수 있다.
기판(SUB)은 지지 부재의 최상부에 위치한 정전척(ESC)에 의해 척킹되어 처리될 수 있다. 일 실시예에서, 기판(SUB)의 상면이 지면으로부터 90도 방향으로 척킹된 후 기판(SUB)에 증착 공정이 처리될 수 있다. 다만 이에 한정되지 않고, 구동부(DRP)의 동작에 의해 정전척(ESC)의 상면의 방향과 정전척(ESC)에 척킹된 기판(SUB)의 방향이 변경될 수 있다. 기판(SUB)은 구동부(DRP)에 의해 마스크 어셈블리(MA)의 하부로 정렬될 수 있다.
기판(SUB)은 전도성 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 회로 소자층을 포함할 수 있다. 회로 소자층은 전도성을 가지는 도전층을 포함할 수 있다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 기판(SUB)은 유기 발광 소자들을 포함하는 유기 발광 패널의 일부일 수 있다.
기판(SUB)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한 면을 가질 수 있다. 기판(SUB)의 두께 방향은 제3 방향(DR3)이 지시할 수 있다. 기판(SUB)의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분될 수 있다. 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 방향일 수 있다. 예를 들어, 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)은 서로 직교할 수 있다. 또한, 본 명세서에서 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면을 평면이라 정의하고, "평면 상에서 보았다"는 것은 제3 방향(DR3)에서 바라본 것으로 정의될 수 있다.
기판(SUB)은 베이스층(BL), 회로층(DP-CL), 전극(AE), 및 화소 정의막(PDL)을 포함할 수 있다.
베이스층(BL)은 합성 수지 필름을 포함할 수 있다. 베이스층(BL)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(BL)은 합성 수지층, 접착층, 및 합성 수지층의 3층 구조를 가질 수 있다. 상기 합성 수지층은 폴리이미드계 수지층일 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 성 수지층의 종류는 이에 제한되지 않는다. 예를 들어, 상기 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성할 수 있다. 상기 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 상기 무기층은 다층으로 형성될 수 있다. 상기 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 기판(SUB)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
회로층(DP-CL)은 버퍼층(BFL), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 제5 절연층(50), 및 제6 절연층(60)을 포함할 수 있다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 위에 반도체 패턴이 배치될 수 있다. 상기 반도체 패턴은 폴리실리콘을 포함할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상기 반도체 패턴의 종류는 이에 제한되지 않는다. 예를 들어, 상기 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함할 수 있다.
상기 반도체 패턴은 도핑 여부에 따라 전기적 성질이 상이할 수 있다. 상기 반도체 패턴은 도핑 영역과 비도핑 영역을 포함할 수 있다. 상기 도핑 영역은 N형 도펀트 또는 P형 도펀트로 도핑될 수 있다. N타입의 트랜지스터는 상기 N형 도펀트로 도핑된 도핑 영역을 포함할 수 있다. P타입의 트랜지스터는 상기 P형 도펀트로 도핑된 도핑 영역을 포함할 수 있다.
상기 도핑 영역은 전도성이 비도핑 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 가질 수 있다. 비도핑 영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 즉, 상기 반도체 패턴의 일부분은 상기 트랜지스터의 상기 액티브일 수 있고, 다른 일부분은 상기 트랜지스터의 소스 또는 드레인일 수 있으며, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다.
상기 트랜지스터는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 및 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 및 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 액티브(A1, A2)로부터 서로 반대 방향으로 연장될 수 있다.
도 11에서는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시되지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 보았을 때 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치될 수 있다. 제1 절연층(10)은 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다.
게이트(G1, G2)는 제1 절연층(10) 상에 배치될 수 있다. 게이트(G1, G2)는 금속 패턴의 일부일 수 있다. 평면 상에서 보았을 때 게이트(G1, G2)는 액티브(A1, A2)와 중첩할 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치될 수 있다. 제2 절연층(20)은 게이트(G1, G2)를 커버할 수 있다.
상부 전극(UE)은 제2 절연층(20) 상에 배치될 수 있다. 평면 상에서 보았을 때 상부 전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 상부 전극(UE)은 생략될 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치될 수 있다. 제3 절연층(30)은 상부 전극(UE)을 커버할 수 있다. 제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있다. 제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60)은 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
전극(AE)은 제6 절연층(60) 상에 배치될 수 있다. 전극(AE)은 제6 절연층(60)이 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(PDL)은 전극(AE) 및 제6 절연층(60) 위에 배치될 수 있다. 화소 정의막(PDL)에는 개구부(OP)가 정의될 수 있다. 화소 정의막(PDL)의 개구부(OP)는 전극(AE)의 적어도 일부분을 노출시킬 수 있다.
증착 물질은 기판(SUB)의 전극(AE) 위에 증착되어 발광층을 구성할 수 있다. 다만, 이에 제한되지 않고, 증착 물질을 통해 형성되는 층은 스퍼터(Sputter) 등의 증착 공정을 통해 증착 가능한 층이라면 제한되지 않는다. 예를 들어, 증착 물질은 전극(AE) 상에 증착되어 정공 수송층 또는 전자 수송층 등의 전하 수송층을 구성할 수도 있고, 또는, 증착 물질이 금속을 포함하여, 발광층 등의 유기층 상에 상부 전극을 형성할 수도 있다. 또는, 증착 물질이 유기 물질 또는 무기 물질을 포함하고, 상부 전극 상에 캡핑층이나 박막 봉지층 등을 형성할 수도 있다.
도 12a는 본 발명의 일 실시예에 따른 증착 장치를 통해 제조된 박막의 촬상 이미지이다. 도 12b는 비교예의 증착 장치를 통해 제조된 박막의 촬상 이미지이다. 도 12a는 본 발명의 일 실시예와 같이, 복수의 핀 중 상부에 배치되어 단면상에서 정전척과 중첩하는 제1 부분 내부에 제1 쿨러가 배치된 증착 장치를 통해 제조된 박막의 촬상 이미지이다. 도 12b는 본 발명과 달리 복수의 핀 내부에 쿨러가 배치되지 않은 증착 장치를 통해 제조된 박막의 촬상 이미지이다. 도 12a 및 도 12b에서는 실시예와 비교예의 증착 장치를 통해 제조된 Ti 박막의 상부면의 촬상 이미지를 나타내었다.
도 12a 및 도 12b를 참조하면, 본 발명의 일 실시예에 따른 증착 장치를 통해 제조된 금속 박막의 경우 상면에 얼룩 없이 균일한 박막이 형성됨을 확인할 수 있다. 이와 달리, 비교예의 증착 장치를 통해 제조된 금속 박막의 경우 온도 불균일로 인해 금속 박막 상면에 얼룩이 발생함을 확인할 수 있다. 일 실시예에 따른 증착 장치는 정전척에 쿨러를 포함하는 한편, 정전척 홀에 배치되는 복수의 핀의 상부에도 쿨러를 포함하여, 증착 장치 상부의 온도가 균일하게 유지될 수 있어, 증착 장치를 통해 제조된 박막에 얼룩 등의 불량이 발생하는 것을 방지할 수 있다. 이를 통해, 증착 장치를 통해 제조된 표시패널의 신뢰성이 개선될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
EA: 증착 장치 SC: 서셉터
ESC: 정전척 PN: 복수의 핀
PT: 플레이트 CL-PN: 핀 쿨러

Claims (20)

  1. 복수의 서셉터 홀이 정의된 서셉터;
    상기 서셉터 상에 배치되고, 복수의 정전척 홀이 정의된 정전척; 및
    상기 서셉터 및 상기 정전척을 관통하여 연결하는 복수의 핀을 포함하고,
    상기 복수의 핀 각각은
    상기 복수의 정전척 홀 내부에 배치된 제1 부분; 및
    상기 복수의 서셉터 홀 내부에 배치된 제2 부분을 포함하고,
    상기 제1 부분은
    제1 베이스부; 및
    상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함하는 증착장치.
  2. 제1항에 있어서,
    상기 제2 부분은 제2 베이스부; 및
    상기 제2 베이스부 내부에 배치되는 제2 쿨러를 포함하는 증착 장치.
  3. 제1항에 있어서,
    상기 정전척은
    척바디;
    상기 척바디 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치된 복수의 전극; 및
    상기 복수의 전극 상에 배치된 제2 절연층을 포함하는 증착 장치.
  4. 제3항에 있어서,
    상기 제1 부분은
    복수의 핀 절연층 및 상기 복수의 핀 절연층 사이에 배치되는 복수의 핀 전극을 포함하는 증착 장치.
  5. 제4항에 있어서,
    상기 복수의 핀 전극 및 상기 복수의 전극은 개별 구동하는 증착 장치.
  6. 제1항에 있어서,
    상기 제2 부분은 세라믹 또는 금속을 포함하는 증착 장치.
  7. 제1항에 있어서,
    상기 서셉터의 하부에 배치되어 상기 서셉터를 사이에 두고 상기 정전척과 이격되는 플레이트를 더 포함하고,
    상기 복수의 핀은 상기 플레이트의 상면으로부터 돌출되는 증착 장치.
  8. 제7항에 있어서,
    상기 플레이트는 내부에 배치된 플레이트 쿨러를 포함하는 증착 장치.
  9. 제7항에 있어서,
    상기 플레이트 하부에 배치되고, 상기 플레이트, 상기 서셉터 및 상기 정전척의 각도를 변경시키는 구동부를 더 포함하는 증착 장치.
  10. 제1항에 있어서,
    상기 서셉터는
    서셉터 본체; 및
    상기 서셉터 본체 내부에 배치된 히터를 포함하는 증착 장치.
  11. 제1항에 있어서,
    상기 정전척은 정전척 베이스부, 및
    상기 정전척 베이스부의 내부에 배치된 정전척 쿨러를 포함하는 증착 장치.
  12. 제11항에 있어서,
    상기 제1 쿨러 및 상기 정전척 쿨러는 개별 구동하는 증착 장치.
  13. 제1항에 있어서,
    상기 제1 쿨러는 쿨링 라인; 및
    상기 쿨링 라인 내부를 순환하는 냉매 또는 냉각 가스를 포함하는 증착 장치.
  14. 상부 방향으로 돌출된 복수의 핀을 포함하는 플레이트;
    상기 플레이트 상에 배치되고, 상기 복수의 핀에 의해 관통된 서셉터; 및
    상기 서셉터 상에 배치되고, 상기 복수의 핀에 의해 관통된 정전척을 포함하고,
    상기 복수의 핀 각각은
    제1 베이스부; 및
    상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함하고,
    상기 제1 베이스부는
    복수의 핀 절연층; 및
    상기 복수의 핀 절연층 사이에 배치되는 복수의 핀 전극을 포함하는 증착장치.
  15. 제14항에 있어서,
    상기 제1 베이스부 및 상기 제1 쿨러는 상기 상부 방향과 교차하는 일 방향에서 상기 정전척과 중첩하는 증착장치.
  16. 제14항에 있어서,
    상기 정전척에 상기 복수의 핀이 배치되는 정전척 홀이 정의되고,
    상기 정전척 홀 내에 상기 제1 베이스부 및 상기 제1 쿨러가 배치되는 증착장치.
  17. 챔버;
    상기 챔버 내부에 배치되고, 증착 물질을 분사하는 증착헤드;
    상기 증착헤드 하부에 배치되고, 대상 기판을 지지하는 지지부재를 포함하고,
    상기 지지부재는
    복수의 서셉터 홀이 정의된 서셉터;
    상기 서셉터 상에 배치되고, 복수의 정전척 홀이 정의된 정전척; 및
    상기 서셉터 및 상기 정전척을 관통하여 연결하는 복수의 핀을 포함하고,
    상기 복수의 핀 각각은
    상기 복수의 정전척 홀 내부에 배치된 제1 부분; 및
    상기 복수의 서셉터 홀 내부에 배치된 제2 부분을 포함하고,
    상기 제1 부분은
    제1 베이스부; 및
    상기 제1 베이스부 내부에 배치되는 제1 쿨러를 포함하는 표시패널의 제조장치.
  18. 제17항에 있어서,
    상기 지지부재 및 상기 증착헤드 사이에 배치되는 마스크를 더 포함하는 표시패널의 제조장치.
  19. 제17항에 있어서,
    상기 대상 기판은 상기 정전척 상에 배치되어 지지되고,
    상기 지지부재는 상기 대상 기판을 소정의 각도로 기울여 척킹하는 구동부를 더 포함하는 표시패널의 제조장치.
  20. 제17항에 있어서,
    상기 지지부재는 상기 서셉터의 하부에 배치되어 상기 서셉터를 사이에 두고 상기 정전척과 이격되는 플레이트를 더 포함하고,
    상기 복수의 핀은 상기 플레이트의 상면으로부터 돌출되는 표시패널의 제조장치.
KR1020200171107A 2020-12-09 2020-12-09 증착장치 및 이를 포함하는 표시패널의 제조장치 KR20220082132A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200171107A KR20220082132A (ko) 2020-12-09 2020-12-09 증착장치 및 이를 포함하는 표시패널의 제조장치
US17/402,923 US20220181196A1 (en) 2020-12-09 2021-08-16 Deposition apparatus and display panel manufacturing apparatus including the same
TW110143007A TW202237893A (zh) 2020-12-09 2021-11-18 沉積設備
JP2021199572A JP2022091737A (ja) 2020-12-09 2021-12-08 蒸着装置及びそれを含む表示パネルの製造装置
CN202111491875.2A CN114622176A (zh) 2020-12-09 2021-12-08 沉积装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200171107A KR20220082132A (ko) 2020-12-09 2020-12-09 증착장치 및 이를 포함하는 표시패널의 제조장치

Publications (1)

Publication Number Publication Date
KR20220082132A true KR20220082132A (ko) 2022-06-17

Family

ID=81848153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200171107A KR20220082132A (ko) 2020-12-09 2020-12-09 증착장치 및 이를 포함하는 표시패널의 제조장치

Country Status (5)

Country Link
US (1) US20220181196A1 (ko)
JP (1) JP2022091737A (ko)
KR (1) KR20220082132A (ko)
CN (1) CN114622176A (ko)
TW (1) TW202237893A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898064B1 (en) * 2001-08-29 2005-05-24 Lsi Logic Corporation System and method for optimizing the electrostatic removal of a workpiece from a chuck
US6646233B2 (en) * 2002-03-05 2003-11-11 Hitachi High-Technologies Corporation Wafer stage for wafer processing apparatus and wafer processing method
US6794664B1 (en) * 2003-12-04 2004-09-21 Axcelis Technologies, Inc. Umbilical cord facilities connection for an ion beam implanter
KR101060652B1 (ko) * 2008-04-14 2011-08-31 엘아이지에이디피 주식회사 유기물 증착장치 및 이를 이용한 증착 방법
JP2010182763A (ja) * 2009-02-04 2010-08-19 Hitachi High-Technologies Corp プラズマ処理装置
WO2018016384A1 (ja) * 2016-07-19 2018-01-25 日本碍子株式会社 静電チャックヒータ
US11456161B2 (en) * 2018-06-04 2022-09-27 Applied Materials, Inc. Substrate support pedestal

Also Published As

Publication number Publication date
US20220181196A1 (en) 2022-06-09
JP2022091737A (ja) 2022-06-21
CN114622176A (zh) 2022-06-14
TW202237893A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US8848334B2 (en) Electrostatic chuck
CN110400828B (zh) 显示装置和制造显示装置的方法
JP4291203B2 (ja) 平板表示装置及びその製造方法
US9478770B2 (en) Organic light emitting display device and method of manufacturing the same
EP1536471B1 (en) Flat panel display
US9806137B2 (en) Display substrates, methods of manufacturing the same and display devices including the same
US9287806B2 (en) Electrostatic chuck
JP4723551B2 (ja) 有機電界発光表示装置及びその製造方法
EP2830095A2 (en) Organic light-emitting display apparatus and manufacturing method thereof
US10002918B2 (en) Display substrates, methods of manufacturing the same and display devices including the same
TWI631701B (zh) 用於有機發光顯示裝置的封裝結構、有機發光顯示裝置及有機發光顯示裝置之製造方法
KR20220150866A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN101989613A (zh) 有机el显示装置
WO2021012456A1 (zh) 有机发光二极管显示面板及其制造方法
KR20220082132A (ko) 증착장치 및 이를 포함하는 표시패널의 제조장치
CN114075646A (zh) 沉积掩模以及设置沉积掩模的方法
JP2009158227A (ja) マスク蒸着方法、有機エレクトロルミネッセンス装置の製造方法、およびマスク蒸着装置
EP3133662A1 (en) Display apparatus and method of manufacturing the same
CN113725082A (zh) 掩模组件以及显示装置的制造装置
KR20240056881A (ko) 증착 장치
US20240096679A1 (en) Substrate loading device and substrate loading method using the same
US20230197899A1 (en) Display apparatus having a light-emitting device
CN114079028A (zh) 制造显示装置的设备
WO2023053451A1 (ja) 発光素子、表示装置、および発光素子の製造方法
KR20210142804A (ko) 정전척