CN114075646A - 沉积掩模以及设置沉积掩模的方法 - Google Patents

沉积掩模以及设置沉积掩模的方法 Download PDF

Info

Publication number
CN114075646A
CN114075646A CN202110922916.2A CN202110922916A CN114075646A CN 114075646 A CN114075646 A CN 114075646A CN 202110922916 A CN202110922916 A CN 202110922916A CN 114075646 A CN114075646 A CN 114075646A
Authority
CN
China
Prior art keywords
mask
deposition
conductive
mask film
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110922916.2A
Other languages
English (en)
Inventor
李德重
孙智熙
任星淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114075646A publication Critical patent/CN114075646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种沉积掩模以及设置该沉积掩模的方法。该沉积掩模包括：掩模膜，包括聚合物；多个第一沉积开口，限定在掩模膜中；以及导电层，在掩模膜上并且接收电力。导电层包括沿着掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案。导电层在第一导电图案和第二导电图案处接收电力，并且在第一导电图案和第二导电图案处电力的接收提供沉积掩模的静电吸盘功能。

Description

沉积掩模以及设置沉积掩模的方法
本申请要求于2020年8月14日提交的第10-2020-0102505号韩国专利申请的优先权以及由该韩国专利申请获得的所有权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种掩模、设置掩模的方法以及设置显示面板的方法，具体地，涉及一种具有改善的工艺良率和可靠性的设置或制造掩模的方法、由此设置的掩模以及使用该掩模设置显示面板的方法。
背景技术
显示面板包括多个像素。像素中的每个包括驱动器件(例如，晶体管)和显示器件(例如，有机发光二极管)。显示器件通过在基底上堆叠电极和发光图案来设置或形成。
设置或形成具有穿透区域的掩模以限定将设置或形成有发光图案的沉积区域。发光图案设置或形成为与基底的通过穿透区域暴露到掩模外部的区域对应。发光图案的形状由掩模的穿透区域的形状控制。
发明内容
实施例提供了相对于沉积工艺具有改善的可靠性的掩模、设置该掩模的方法以及使用该掩模设置显示面板的方法。
实施例提供了掩模、具有减少的工艺时间和成本的设置该掩模的方法以及使用该掩模设置显示面板的方法，所述掩模减少或有效地防止在使用该掩模执行的沉积工艺中发生的失败(例如，阴影问题)。
实施例提供了掩模、设置该掩模的方法以及使用该掩模设置显示面板的方法，所述掩模相对于具有电路器件层的目标基底具有改善的固定强度，并且在对目标基底的沉积工艺中减少或有效地防止失败(例如，阴影问题)。
根据实施例，沉积掩模包括：掩模膜，包括聚合物；多个第一沉积开口(例如，穿透区域)，限定在掩模膜中；以及导电层，导电层在掩模膜上并且接收电力。导电层包括沿着掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案。导电层在第一导电图案和第二导电图案处接收电力，并且电力在第一导电图案和第二导电图案处的接收提供沉积掩模的静电吸盘功能。
在实施例中，掩模膜可以包括聚酰亚胺(“PI”)。
在实施例中，导电层可以包括导电金属或导电金属氧化物，导电金属可以包括镍(Ni)、金(Au)、钛(Ti)和钼(Mo)中的至少一种，并且导电金属氧化物可以包括氧化铟锡(“ITO”)和氧化铟锌(“IZO”)中的至少一种。
在实施例中，第一导电图案可以包括沿着第一方向延伸的第一共部和其中的每个从第一共部沿着与第一方向相交的第二方向延伸的多个第一电极部，第二导电图案可以包括沿着第一方向延伸的第二共部和其中的每个从第二共部沿着第二方向延伸的多个第二电极部。
在实施例中，第一电极部和第二电极部可以沿着第一方向交替地布置。
在实施例中，导电层可以不与多个穿透区域叠置。
在实施例中，掩模还可以包括在掩模膜上并且包括聚合物的附加掩模膜。导电层可以在掩模膜与附加掩模膜之间。
在实施例中，第一导电图案可以包括不被附加掩模膜覆盖并且暴露到附加掩模膜外部的第一垫部，第二导电图案可以包括不被附加掩模膜覆盖并且暴露到附加掩模膜外部的第二垫部。
在实施例中，具有静电吸盘功能的沉积掩模可以在沉积工艺中可拆卸地附着到目标基底，并且可拆卸地附着到目标基底的沉积掩模可以将掩模膜设置在导电层与目标基底之间。
在实施例中，导电层可以包括分别与多个穿透区域叠置的多个第二沉积开口(例如，多个开口)。
在实施例中，多个第一电极部和多个第二电极部可以包括分别与多个穿透区域叠置的多个开口。
根据实施例，设置掩模的方法包括下述步骤：设置包括聚合物树脂的初始掩模膜；设置延伸穿过初始掩模膜的多个第一沉积开口以限定沉积掩模的掩模膜；以及设置在掩模膜上并且接收电力的导电层。导电层包括沿着掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案，导电层在第一导电图案和第二导电图案处接收电力，并且在第一导电图案和第二导电图案处电力的接收提供沉积掩模的静电吸盘功能。
在实施例中，聚合物树脂可以包括聚酰亚胺(“PI”)。
在实施例中，导电层可以包括导电金属或导电金属氧化物，导电金属可以包括镍(Ni)、金(Au)、钛(Ti)和钼(Mo)中的至少一种，并且导电金属氧化物可以包括氧化铟锡(“ITO”)和氧化铟锌(“IZO”)中的至少一种。
在实施例中，在初始掩模膜中设置多个第一沉积开口的步骤可以包括设置位于导电层的第一导电图案和第二导电图案中并且分别与多个第一沉积开口对准的多个第二沉积开口。
在实施例中，在初始掩模膜中设置多个第一沉积开口的步骤可以包括将激光照射穿过初始掩模膜和导电层以分别限定多个第一沉积开口和多个第二沉积开口。
在实施例中，所述方法还可以包括设置面对掩模膜以覆盖导电层的附加掩模膜。
根据实施例，设置显示面板的方法包括下述步骤：设置目标基底；设置面对目标基底的静电吸盘；设置包括掩模膜(包括聚合物并且其中限定有沉积掩模的多个第一沉积开口)和导电层(在掩模膜上并且接收电力)的沉积掩模；将沉积掩模设置为面对静电吸盘并且使目标基底在静电吸盘与沉积掩模之间，以从静电吸盘起依次设置目标基底、掩模膜和导电层；以及设置显示面板的多个沉积图案，所述多个沉积图案在目标基底上并且与沉积掩模的多个第一沉积开口对应。
在实施例中，将沉积掩模设置为面对静电吸盘的步骤可以包括下述步骤：将第一电源的电力提供到静电吸盘以提供静电吸盘的第一静电力；以及将第二电源的电力提供到导电层以提供沉积掩模的第二静电力。
在实施例中，导电层可以包括彼此间隔开的第一导电图案和第二导电图案。将第二电源的电力提供到导电层的步骤可以包括：设置第一导电图案和第二导电图案之中的一个与第二电源的正极端子的连接；以及设置第一导电图案和第二导电图案之中的另一个与第二电源的负极端子的连接。
在实施例中，掩模膜可以包括聚酰亚胺(“PI”)，导电层可以包括导电金属或导电金属氧化物，导电金属可以包括镍(Ni)、金(Au)、钛(Ti)和钼(Mo)中的至少一种，并且导电金属氧化物可以包括氧化铟锡(“ITO”)和氧化铟锌(“IZO”)中的至少一种。
在实施例中，将沉积掩模设置为面对静电吸盘的步骤可以包括：静电吸盘提供其第一静电力；沉积掩模的接收电力的导电层提供沉积掩模的第二静电力；以及第一静电力和第二静电力一起将沉积掩模的掩模膜设置为与目标基底直接接触。
在实施例中，设置沉积掩模的步骤可以包括：在掩模膜上设置初始导电层；设置导电层的沿着掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案；以及在掩模膜中设置第一沉积开口。
在实施例中，设置沉积掩模的步骤还可以包括设置多个第二沉积开口，所述多个第二沉积开口在第一导电图案和第二导电图案中并且与在掩模膜中的第一沉积开口对准。
附图说明
将从下面的结合附图进行的简要描述中更清楚地理解实施例。附图描绘了如这里描述的非限制性实施例。
图1是示出掩模组件的实施例的分解透视图。
图2A和图2B是示出掩模的实施例的平面图。
图3A至图3C是示出掩模的实施例的剖视图。
图4是示出制造掩模的方法的实施例的流程图。
图5A至图5H是示出在制造掩模的方法中的工艺的实施例的图。
图6是示出使用掩模制造显示面板的方法的实施例的流程图。
图7A至图7F是示出在使用掩模制造显示面板的方法中的工艺的实施例的图。
图8A至图8C是示意性示出在使用掩模制造显示面板的方法中的工艺的实施例的透视图。
图9是示出显示面板的实施例的剖视图。
图10A和图10B是示出在使用掩模制造显示面板的方法中的工艺的实施例的剖视图。
图11A和图11B是示出掩模的实施例的平面图。
图12A和图12B是示出掩模的实施例的剖视图。
图13是示出掩模的实施例的剖视图。
图14是示出掩模的实施例的平面图。
图15是示出比较沉积图案和沉积图案的实施例的图像。
应该注意的是，这些图意图示出在实施例中使用的方法、结构和/或材料的一般特性，并且意图对下面提供的书面描述进行增补。然而，这些图不是按比例绘制的且可以不精准地反映任何给出的实施例的精准结构或性能特性，并且不应该被解释为受实施例包含的值或性能的范围所限定或限制。例如，为了清楚起见，可以减小或夸大分子、层、区域和/或结构元件的相对厚度和定位。在各种附图中，相似或相同的附图标记的使用意图表示存在相似或相同的元件或特征。
具体实施方式
现在，将参考附图更充分地描述实施例，在附图中示出了实施例。然而，实施例可以以许多不同的形式呈现，并且不应该被解释为限于这里阐述的实施例，相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达实施例的构思。在附图中，为了清楚起见，夸大了层和区域的厚度。同样的附图标记在附图中表示同样的元件，因此，将省略它们的重复描述。
将理解的是，当元件被称为与另一元件相关(诸如“连接”或“结合”到另一元件)时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为与另一元件相关(诸如“直接连接”或“直接结合”到另一元件)时，不存在中间元件。
将理解的是，虽然这里可以使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离实施例的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分也可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，这里可以使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如图中示出的一个元件或特征与另一(另外的)元件或特征的关系。将理解的是，空间相对术语意图包括装置在使用或操作中除了图中描绘的方位之外的不同方位。例如，如果图中的装置被翻转，那么被描述为在其他元件或特征“下方”或“之下”的元件将随后被定向为在所述其他元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。装置可以被另外定向(旋转90度或在其他方位处)，并且相应地解释这里使用的空间相对描述语。
这里使用的术语仅是为了描述具体实施例的目的，而不意图成为实施例的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。例如，除非上下文另外清楚地指出，否则“元件”具有与“至少一个元件”相同的含义。“至少一个(种/者)”不被解释为限制成“一”或“一个(种/者)”。“或”意为“和/或”。如这里使用的术语“和/或”包括相关所列项中的一个或更多个的任意组合和所有组合。还将理解的是，如果这里使用术语“包括”、“包含”和/或其变型时，说明存在陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
这里参照实施例的理想化实施例(和中间结构)的示意性示图的剖面示图来描述实施例。如此，将预料到例如由制造技术和/或公差引起的示图的形状的变化。因此，实施例不应被解释为限于这里示出的区域的具体形状，而是将包括例如由制造引起的形状的偏差。
考虑到谈及的测量以及与具体量的测量相关的误差(即，测量***的局限性)，如这里使用的“约(大约)”或“近似”包括所陈述的值，并且意味着在如由本领域普通技术人员确定的具体值的可接受的偏差范围之内。例如，“约(大约)”可以意味着在一个或更多个标准偏差之内，或在所陈述的值的±30％、±20％、±10％或±5％之内。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与发明的实施例所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如在常用字典中定义的术语)应该被解释为具有与它们在相关领域的背景下的含义一致的含义，并且将不以理想化或过于形式化的含义来解释，除非这里明确地如此定义。
图1是示出掩模组件MA的实施例的分解的透视图。
参照图1，掩模组件MA可以用于将沉积材料DM(例如，见图10A)设置到目标上的工艺。在实施例中，掩模组件MA可以包括框架FR和掩模MK。
每个元件的前表面可以与由彼此相交的第一方向DR1和第二方向DR2限定的平面平行。每个元件的厚度方向可以被称为沿着与第一方向DR1和第二方向DR2中的每个相交的第三方向DR3。可以基于第三方向DR3来区分每个构件的上部或顶部和下部或底部。然而，由第一方向至第三方向DR1、DR2和DR3指示的方向可以是相对概念，并且可以各种改变以指示其他方向。
在平面图(例如，沿着第三方向DR3)中，框架FR可以具有诸如环形形状的闭合形状。换句话说，开口区域OP可以设置在框架FR的内部区域处。框架FR的中心位于内部区域中。开口区域OP可以是穿透框架FR的厚度(诸如从框架FR的前表面穿透到框架FR的后表面)的孔。开口区域OP可以沿着第三方向DR3和与其相反的方向两者开口到框架FR外部。
图1示出了设置为具有矩环形形状的框架FR，但是框架FR的形状并不限于本示例。在实施例中，例如，框架FR可以具有各种闭合形状(例如，圆环形或多边环形)。图1示出了其中框架FR设置在掩模MK下方且用来支撑掩模MK的示例，但是不限于本示例。在实施例中，例如，框架FR可以设置在掩模MK的边缘区域上或下方以支撑掩模MK，并且可以沿着第一方向DR1和第二方向DR2固定掩模MK的位置。
在实施例中，掩模MK可以包括设置为多个的单元区域CA，单元区域CA包括沿着第一方向DR1和第二方向DR2布置的多个单元区域CA。在实施例中，示出了沿着第一方向DR1和第二方向DR2中的每个彼此分离的三个单元区域，但是掩模MK还可以包括附加的单元区域。在实施例中，单元区域CA可以仅沿着第一方向DR1和第二方向DR2中的一个布置，但不限于此。
在实施例中，掩模MK可以具有沿着第一方向DR1和第二方向DR2延伸的板形状。掩模MK可以包括沿着第一方向DR1和第二方向DR2布置的单元区域CA，并且可以具有其中设置有所有的单元区域CA的板形状。掩模MK可以包括单元区域CA和与单元区域CA邻近的(诸如围绕单元区域CA的)延伸区域EA。单元区域CA可以通过延伸区域EA彼此连接。掩模MK可以是以板的形式设置的单个的一体的物体。在实施例中，因为用作掩模MK的主体的掩模膜MF(例如，见图3A)包括聚合物材料(例如，聚酰亚胺(“PI”))或由聚合物材料(例如，聚酰亚胺(“PI”))形成，所以掩模MK可以设置为或形成为具有沿着第一方向DR1和第二方向DR2两者延伸(与仅在第一方向DR1或第二方向DR2上延伸的棒形状不同)的板形状。然而，发明不限于本示例，并且在实施例中，掩模MK可以包括棒形状的图案，棒形状的图案沿着第一方向DR1和第二方向DR2之中的一个延伸且沿着第一方向DR1和第二方向DR2之中的另一个彼此间隔开。
穿透区域OPP1可以包括限定在单元区域CA中的每个中的多个穿透区域OPP1(例如，第一开口或第一沉积开口)。在单元区域CA内，穿透区域OPP1可以布置为沿着第一方向DR1和第二方向DR2两者彼此间隔开。穿透区域OPP1中的每个可以限定为沿着掩模MK的第三方向DR3(在下文中，第三方向DR3)穿透掩模MK。在单元区域CA内，穿透区域OPP1可以限定为矩阵形状以形成均沿着第一方向DR1延伸的多个列和均沿着第二方向DR2延伸的多个行。
图2A和图2B是示出掩模MK的实施例的平面图。图3A至图3C是示出掩模MK的实施例的剖视图。
图2A和图2B是示出掩模MK的后表面的视图的平面图。在实施例中，目标基底SUB(例如，见图7A)可以设置在掩模MK的前表面上。图3A是沿着图2A的线I-I'截取的剖视图，图3B是沿着图2A的线II-II'截取的剖视图。
图3C是沿着图2B的线Z-Z'截取的剖视图。这里，后表面是掩模MK的面对框架FR(例如，见图1)的表面，前表面是掩模MK的与其后表面相对的表面。
参照图2A至图3C，掩模MK可以包括掩模膜MF和导电层CL。在图2A和图2B中示出的实施例中，导电层CL可以设置在掩模膜MF的表面上。一个穿透区域OPP1可以限定在掩模MK中。多个穿透区域OPP1可以限定在掩模MK中。穿透区域OPP1可以沿着第一方向DR1和/或第二方向DR2彼此间隔开一定距离，由此设置或形成穿透区域OPP1的图案。穿透区域OPP1中的每个可以限定为沿着第三方向DR3穿透掩模MK。
掩模膜MF可以由聚合物树脂形成或包括聚合物树脂。在实施例中，掩模膜MF可以包括聚酰亚胺(“PI”)。掩模膜MF可以包括聚酰亚胺(“PI”)或由聚酰亚胺(“PI”)形成。掩模膜MF可以是沿着第一方向DR1和第二方向DR2延伸的板状结构。
在实施例中，掩模膜MF的厚度可以在从约3微米(μm)至约50μm的范围。小于约3μm的掩模膜MF的厚度会使掩模MK的耐久性低，如此利用掩模MK执行沉积工艺是困难的。在沉积工艺中，大于约50μm的掩模膜MF的厚度会使沉积精度低。
掩模MK可以包括设置在掩模膜MF上的导电层CL。导电层CL可以由导电金属和导电金属氧化物中的至少一种形成或者包括导电金属和导电金属氧化物中的至少一种。在实施例中，导电层CL可以包括导电金属(例如，镍(Ni)、金(Au)、钛(Ti)和钼(Mo))和导电金属氧化物(例如，氧化铟锡(“ITO”)和氧化铟锌(“IZO”))中的至少一种。导电层CL可以设置在掩模膜MF的底表面MF-L上。
掩模膜MF的内表面MF-S(例如，侧壁)可以在掩模MK中限定穿透区域OPP1，并且内表面MF-S可以不用导电层CL覆盖且可以暴露到导电层CL外部。穿透区域OPP1的最小尺寸OPP可以限定在掩模膜MF与导电层CL之间的界面处。导电层CL可以设置或形成在掩模膜MF的底表面MF-L上。因为多个穿透区域OPP1在导电层CL的形成之后设置或形成，所以导电层CL可以不覆盖掩模膜MF的内表面MF-S或可以不沿着掩模膜MF的内表面MF-S延伸。目标基底SUB可以放置在掩模膜MF的顶表面MF-U上。
导电层CL的厚度可以在从约3纳米(nm)至约5μm的范围。小于约3nm的导电层CL的厚度会难以在沉积工艺期间在静电感应元件(例如，静电吸盘)中感应足够强的静电力，如此掩模MK和目标基底SUB不会强有力地彼此固定。大于约5μm的导电层CL的厚度会在使用掩模MK的沉积工艺中使沉积精度劣化。
在实施例中，导电层CL可以包括在沿着掩模膜MF的方向上彼此间隔开的第一导电图案CP1和第二导电图案CP2。换句话说，第一导电图案CP1和第二导电图案CP2可以不彼此电连接(例如，彼此电断开)。第一导电图案CP1和第二导电图案CP2彼此位于同一层中。
第一导电图案CP1可以包括沿着第一方向DR1延伸的第一共部CMP1和设置为多个的第一电极部EP1，第一电极部EP1包括其中的每个从第一共部CMP1在第二方向DR2上延伸的多个第一电极部EP1。在实施例中，第一共部CMP1延伸以限定第一电极部EP1中的每个。第二导电图案CP2可以包括沿着第一方向DR1延伸的第二共部CMP2和设置为多个的第二电极部EP2，第二电极部EP2包括其中的每个从第二共部CMP2在第二方向DR2上延伸的多个第二电极部EP2。在实施例中，第二共部CMP2延伸以限定第二电极部EP2中的每个。第一电极部EP1可以电连接到第一共部CMP1，第二电极部EP2可以电连接到第二共部CMP2。第一导电图案CP1和第二导电图案CP2的形状和布置不限于图2A和图2B的示例，并且只要它们不与穿透区域OPP1叠置且彼此间隔开就可以进行各种改变。
在图2A和图3B中示出的实施例中，在平面图中，第一导电图案CP1和第二导电图案CP2可以设置为使得它们不与穿透区域OPP1叠置。在不与穿透区域OPP1叠置时，第一导电图案CP1和第二导电图案CP2的边缘可以在穿透区域OPP1处与掩模膜MF的边缘对准(图3B)。在不与穿透区域OPP1叠置时，第一导电图案CP1和第二导电图案CP2可以沿着第一方向DR1和/或第二方向DR2与穿透区域OPP1间隔开诸如掩模膜MF的部分(沿着图2A的线II-II')。在实施例中，导电层CL的第一导电图案CP1和第二导电图案CP2沿着掩模膜MF彼此间隔开一定间隙，并且所述间隙与多个第一沉积开口(例如，穿透区域OPP1)对准。
第一电极部EP1和第二电极部EP2可以沿着第一方向DR1彼此交替。穿透区域OPP1可以分别设置在第一电极部EP1与第二电极部EP2之间。在实施例中，第一电极部EP1和第二电极部EP2可以沿着第一方向DR1彼此邻近，并且穿透区域OPP1可以设置在邻近的电极部之间。
第一导电图案CP1和第二导电图案CP2中的每个的部分可以具有长度(例如，较大尺寸)和宽度(例如，较小尺寸)。在实施例中，导电图案的各个部分的宽度可以在与其长度正交或垂直的方向上截取。第一导电图案CP1和第二导电图案CP2中的每个的宽度可以与穿透区域OPP1之间的距离基本相等或比穿透区域OPP1之间的距离小。图2A示出了其中第一导电图案CP1和第二导电图案CP2中的每个的宽度比穿透区域OPP1之间的距离小的示例。图3A和图3B示出了其中第一导电图案CP1和第二导电图案CP2中的每个的宽度与穿透区域OPP1之间的距离基本相同的示例。
在图2B和图3C中示出的实施例中，在平面图中，第一导电图案CP1和第二导电图案CP2可以设置为具有与穿透区域OPP1叠置或对应的多个开口。在实施例中，第一导电图案CP1和第二导电图案CP2可以包括或限定分别与掩模MK的穿透区域OPP1叠置的多个开口OPP2(例如，第二开口或第二沉积开口)。开口OPP2限定在导电图案的各个部分中。开口OPP2可以是限定在导电图案的各个部分的实体部分中的闭合开口。开口OPP2可以限定在作为各个部分的第一电极部EP1和第二电极部EP2中。开口OPP2和穿透区域OPP1可以沿着第三方向DR3彼此对准以形成沉积开口或沉积孔。第一导电图案CP1和第二导电图案CP2中的每个的第二宽度LTH2可以比穿透区域OPP1中的每个的第一宽度LTH1大。
在实施例中，因为包括聚合物树脂或由聚合物树脂形成的掩模膜MF用作掩模MK的主体，所以与包括合金或由合金(例如，因瓦合金)形成的比较掩模不同，能够在设置或形成穿透区域OPP1的工艺中减小掩模MK的整体厚度以及工艺时间和成本。另外，因为掩模MK包括设置在掩模膜MF上的导电层CL，所以磁性元件可以在沉积工艺中用于将掩模MK固定到目标基底SUB。
导电层CL可以包括其中的每个可连接到电源的第一导电图案CP1和第二导电图案CP2。被施加有反向电压的第一导电图案CP1和第二导电图案CP2提供作为能够将掩模MK更有效地固定到目标基底SUB的静电吸盘的导电层CL的功能。换句话说，充当双极型静电吸盘的导电层CL可以与设置在目标基底SUB上的另一个双极型静电吸盘相互作用，使得位于它们之间的目标基底SUB可以更紧密地附着到掩模MK。
结果，能够减少沉积工艺中的阴影问题并由此实现更精准的沉积工艺。
图4是示出设置或制造掩模MK的方法的实施例的流程图。图5A至图5H是示出设置掩模MK的方法的实施例的剖视图。
参照图4，设置或制造掩模MK的方法可以包括在初始掩模膜MF-P上设置其中设置有彼此间隔开的第一导电图案CP1和第二导电图案CP2的导电层CL(在S41中)。
该方法还可以包括在其上具有导电层CL的初始掩模膜MF-P中设置穿透区域OPP1以设置掩模膜MF(在S42中)。
在实施例中，可以在初始掩模膜MF-P上设置导电层CL之后(在S41中)设置掩模膜MF(在S42中)。
导电层CL的设置(在S41中)可以包括在载体基底CS上沉积导电材料CM1以形成初始导电层CL-P。导电层CL的设置(在S41中)可以包括将初始导电层CL-P图案化以设置第一导电图案CP1和第二导电图案CP2。
在实施例中，可以在设置第一导电图案CP1和第二导电图案CP2之后设置穿透区域OPP1。这里，穿透区域OPP1的设置可以包括在第一导电图案CP1和第二导电图案CP2的实体部分中诸如通过图案化工艺设置开口OPP2。
参照图5A，初始导电层CL-P的设置可以包括在载体基底CS上沉积导电材料CM1。导电材料CM1可以包括导电金属(例如，镍(Ni)、金(Au)、钛(Ti)和钼(Mo))和导电金属氧化物(例如，氧化铟锡(“ITO”)和氧化铟锌(“IZO”))中的至少一种。可以通过沉积导电材料CM1设置初始导电层CL-P。可以通过诸如使用物理沉积法(例如，溅射)、化学气相沉积法(“CVD”)、等离子体增强化学气相沉积法(“PECVD”)沉积导电材料CM1设置初始导电层CL-P。在实施例中，可以通过镀覆导电材料CM1设置初始导电层CL-P。
参照图5B和图5C，可以通过在初始导电层CL-P上供应聚合物树脂OR设置初始掩模膜MF-P。可以通过涂覆聚合物树脂OR(例如，聚酰亚胺(“PI”))设置初始掩模膜MF-P。因为通过涂覆聚合物树脂OR设置初始掩模膜MF-P，所以初始掩模膜MF-P可以具有与第一方向DR1和第二方向DR2平行的固体板形状。
图5A至图5C示出了其中在载体基底CS上设置初始导电层CL-P然后设置初始掩模膜MF-P的示例，但是发明不限于本示例。在实施例中，例如，可以省略初始导电层CL-P，并且可以在载体基底CS上直接设置或形成初始掩模膜MF-P。
参照图5D至图5F，第一导电图案CP1和第二导电图案CP2的设置可以包括将激光LS照射到初始导电层CL-P上以使初始导电层CL-P图案化为导电层CL(包括第一导电图案CP1和第二导电图案CP2)。第一导电图案CP1和第二导电图案CP2作为同一层(例如，初始导电层CL-P)的各个图案而彼此在同一层中。第一导电图案CP1和第二导电图案CP2可以彼此间隔开。其后，可以将激光LS照射到初始掩模膜MF-P的不与第一导电图案CP1和第二导电图案CP2叠置的区域上，以在掩模膜MF中设置穿透区域OPP1。
换句话说，可以在具有延伸穿过导电层CL和掩模膜MF两者的穿透区域OPP1的掩模膜MF的底表面上设置包括第一导电图案CP1和第二导电图案CP2的导电层CL。
在设置掩模MK的方法中，激光LS可以用于形成穿透区域OPP1，并且通过激光LS图案化的初始掩模膜MF-P可以包括聚合物树脂OR(例如，聚酰亚胺(“PI”))或由聚合物树脂OR(例如，聚酰亚胺(“PI”))形成。因此，与由合金(例如，因瓦合金)制成的比较掩模不同，可以能够减少使用激光LS的工艺时间(这减少灰尘的量)并且抑制当在穿透区域OPP1的处理表面上吸附灰尘时会发生的失败。因此，可以减少在掩模设置工艺中的时间和成本，并且可以设置高度可靠的沉积掩模(例如，掩模MK)。另外，因为聚合物树脂(例如，聚酰亚胺(“PI”))对用于清洗沉积材料DM的清洗液(例如，甲基吡咯烷酮(“NMP”))具有高耐化学性，所以对于后续工艺，掩模MK可以用作沉积掩模而没有失败问题。在形成穿透区域OPP1之后，可以通过去除载体基底CS制备掩模MK的最终结构。
图5G和图5H示出了在掩模设置工艺的实施例中的第一导电图案CP1和第二导电图案CP2的实施例。
参照图5G和图5H，第一导电图案CP1和第二导电图案CP2的设置可以包括设置第一初始导电图案CP1-P和第二初始导电图案CP2-P。第一初始导电图案CP1-P和第二初始导电图案CP2-P的设置可以包括将激光LS照射到初始导电层CL-P(图5D)上以将初始导电层CL-P图案化成第一初始导电图案CP1-P和第二初始导电图案CP2-P(图5G)。
可以通过设置穿透区域OPP1来设置第一导电图案CP1和第二导电图案CP2，诸如通过将激光LS照射到初始掩模膜MF-P上来设置穿透区域OPP1。
在初始掩模膜MF-P上设置第一初始导电图案CP1-P和第二初始导电图案CP2-P之后，可以将激光LS照射到初始掩模膜MF-P的与第一初始导电图案CP1-P和第二初始导电图案CP2-P对应的位置处的部分上以在初始掩模膜MF-P中设置穿透区域OPP1且在第一初始导电图案CP1-P和第二初始导电图案CP2-P中设置开口OPP2。换句话说，照射到初始掩模膜MF-P上的激光LS在与穿透区域OPP1和开口OPP2对应的位置处不仅可以穿过初始掩模膜MF-P而且可以穿过第一初始导电图案CP1-P和第二初始导电图案CP2-P。
可以在掩模膜MF中限定穿透区域OPP1，并且可以在第一导电图案CP1和第二导电图案CP2中限定开口OPP2。穿透区域OPP1和开口OPP2可以沿着第三方向DR3彼此对准。
在图5G和图5H中示出的实施例中，可以在具有穿透区域OPP1的掩模膜MF的底表面上设置包括具有开口OPP2的第一导电图案CP1和第二导电图案CP2的导电层CL。
图6是示出使用掩模MK设置沉积图案的方法的实施例的流程图。图7A至图7F是示出设置沉积图案的方法的实施例的剖视图。在下文中，将参照图6至图7F更详细地描述该方法。
在图6中示出的实施例中，使用掩膜MK设置沉积图案的方法可以包括在目标基底SUB的顶表面上设置第一静电吸盘ESC(在S61中)。
在实施例中，该方法可以包括将第一静电吸盘ESC与第一电源PS1连接，并且向第一静电吸盘ESC施加电压(在S62中)。
该方法可以包括在目标基底SUB的底表面上设置包括掩模膜MF和导电层CL的掩模MK(在S63中)。
该方法可以包括向导电层CL施加第二电源PS2的电力(在S64中)。其后，可以在目标基底SUB上设置或形成与掩模MK的穿透区域OPP1对应的沉积图案(在S65中)。
图7A是沉积装置DPD的实施例的剖视图。
参照图7A，沉积装置DPD可以包括腔室CHB、沉积源S(例如，沉积材料源)、台STG、移动板PP和掩模组件MA。
腔室CHB可以提供密闭空间(例如，沉积空间)。沉积源S、台STG、移动板PP和掩模组件MA可以设置在腔室CHB中。腔室CHB可以具有至少一个阀门GT。腔室CHB可以由阀门GT开启或闭合。目标基底SUB可以通过阀门GT装载到腔室CHB或从腔室CHB卸载。
沉积源S可以包括沉积材料DM。这里，沉积材料DM可以包括可以升华或蒸发的无机材料、金属材料和有机材料中的至少一种。以下描述将参照其中沉积源S包括用于制造具有沉积图案的有机发光器件(例如，见图9)的有机材料的示例。
台STG可以设置在沉积源S之上。掩模组件MA可以安装在台STG上。掩模组件MA可以被放置为面对沉积源S。台STG可以与掩模组件MA的框架FR叠置以支撑掩模组件MA。台STG可以不与框架FR的开口区域OP叠置。台STG可以包括与框架FR的开口区域OP对应的开口区域。换句话说，台STG可以设置在沉积材料DM的供应路径外部，沉积材料将从沉积源S供应到目标基底SUB。
目标基底SUB可以设置在掩模组件MA上。沉积材料DM可以通过将目标基底SUB的沉积区域暴露到掩模MK外部的穿透区域OPP1沉积在目标基底SUB上。
移动板PP可以将目标基底SUB对准到掩模组件MA。移动板PP可以在竖直方向和/或水平方向上可移动。在实施例中，诸如第一静电吸盘ESC的静电感应元件可以设置在移动板PP上。第一静电吸盘ESC可以包括：主体，包括陶瓷或由陶瓷形成；以及电极，掩埋在主体中并且电力施加于其。施加于第一静电吸盘ESC的电极的电压对导电层CL施加吸引静电力。
在沉积装置DPD中，静电力可以用于移动目标基底SUB和/或将掩模MK与目标基底SUB的底表面接触。
在图7B中示出的实施例中，第一静电吸盘ESC可以设置在目标基底SUB的顶表面上。第一静电吸盘ESC可以被施加有第一电源PS1的电力。在实施例中，第一静电吸盘ESC可以设置在移动板PP上以与移动板PP可移动并且将目标基底SUB紧固到掩模组件MA。与目标基底SUB紧密接触的掩模MK提供更精准的沉积工艺。
在图7C中示出的实施例中，包括掩模膜MF和位于其下的导电层CL的掩模MK可以放置在目标基底SUB的底表面上。掩模MK可以面对第一静电吸盘ESC，并且目标基底SUB位于其间。
在实施例中，掩模MK的导电层CL可以包括第一导电图案CP1和第二导电图案CP2(例如，见图2A和图2B)。第一导电图案CP1和第二导电图案CP2可以彼此间隔开，并且可以彼此电断开。
在图7D中示出的实施例中，第二电源PS2的正极电压/负极电压可以施加于第一导电图案CP1，并且第二电源PS2的负极电压/正极电压可以施加于第二导电图案CP2。换句话说，包括第一导电图案CP1和第二导电图案CP2的导电层CL可以设置在掩模膜MF的底表面上，并且可以充当第二静电吸盘。在实施例中，向导电层CL提供第二电源PS2的电力可以包括设置第一导电图案CP1和第二导电图案CP2之中的一个与第二电源PS2的正极端子的连接，以及设置第一导电图案CP1和第二导电图案CP2之中的另一个与第二电源PS2的负极端子的连接。
在实施例中，从第一静电吸盘ESC对目标基底SUB的顶表面施加的静电力和当第二电源PS2的电力施加于导电层CL时从第二静电吸盘施加的静电力可以以更有效的方式施加用于将目标基底SUB与掩模MK接触的力。在实施例中，面对静电吸盘ESC的沉积掩模(例如，掩模MK)的设置可以包括静电吸盘ESC提供其第一静电力，沉积掩模的接收电力的导电层CL提供沉积掩模的第二静电力，并且第一静电力和第二静电力一起将沉积掩模的掩模膜MF设置为直接接触目标基底SUB。
在实施例中，目标基底SUB可以由导电材料层形成或包括导电材料层。在实施例中，例如，目标基底SUB可以包括电路器件层ML(例如，见图9)。电路器件层ML可以包括具有导电性能的导电材料层。由设置在目标基底SUB上的第一静电吸盘ESC吸引地对掩模MK的导电层CL施加的静电力可能被包括在目标基底SUB中的导电材料层阻挡。静电力的阻挡会将目标基底SUB设置为不与包括聚合物的掩模膜MF紧密接触，从而会发生阴影问题。
在实施例中，当第二电源PS2的电力施加于作为导电层CL的各个图案的第一导电图案CP1和第二导电图案CP2时，掩模MK可以用作第二静电吸盘。也就是说，导电层CL在第一导电图案CP1和第二导电图案CP2处接收电力，并且在第一导电图案CP1和第二导电图案CP2处电力的接收提供沉积掩模(例如，掩模MK)的静电吸盘功能。可以通过来自第二静电吸盘的静电力迫使掩模MK朝向目标基底SUB以与目标基底SUB紧密接触。换句话说，目标基底SUB可以通过第一静电力和第二静电力(例如，静电力)与掩模MK紧密接触，第二静电力和第一静电力分别由具有施加于其的电力的导电层CL和具有施加于其的电力的第一静电吸盘ESC产生。
在图7E和图7F中示出的实施例中，从沉积源S供应的沉积材料DM可以沉积在目标基底SUB上。沉积材料DM可以通过掩模MK的穿透区域OPP1沉积在目标基底SUB的区域(例如，沉积区域)上。在实施例中，例如，沉积在目标基底SUB上的沉积材料可以包括诸如设置为多个的发光图案EP(例如，见图8C)的沉积图案。
图8A至图8C是示意性示出在设置显示面板DP的方法中的工艺的实施例的透视图。
参照图7A和图8A，可以在使用沉积装置DPD在目标基底SUB上以沉积图案沉积沉积材料DM之后去除掩模组件MA。从其去除了掩模组件MA的初始基底DP-I(例如，初始显示面板基底或母基底)可以在目标基底SUB上具有作为沉积图案的发光图案层EPP。可以在目标基底SUB的与掩模MK的单元区域CA对应的沉积区域中设置或形成发光图案层EPP。发光图案层EPP可以包括分别作为显示面板DP的沉积图案的发光图案EP。
参照图8A和图8B，通过沿着针对初始基底DP-I而限定的切割线CTL将初始基底DP-I的部分分离可以将从其去除了掩模组件MA的初始基底DP-I分成多个初始面板DP-P。切割线CTL可以与初始面板DP-P的边缘对应。初始面板DP-P中的每个可以用作在多个显示面板DP之中的显示面板DP。
根据实施例，可以通过将其上具有沉积图案的目标基底SUB进行划分来设置或形成显示面板DP。另外，因为用于形成显示面板DP的掩模MK包括掩模主体，掩模主体包括聚合物材料(例如，聚酰亚胺(“PI”))或由聚合物材料(例如，聚酰亚胺(“PI”))形成，所以可以通过大尺寸掩模工艺设置或形成显示面板DP，如此减少了用于工艺的时间和成本。然而，发明不限于本示例，并且在实施例中，根据显示面板DP的尺寸，目标基底SUB可以用于仅设置显示面板DP中的一个。
参照图8C，显示面板DP可以包括有效区域AA。有效区域AA可以包括多个像素。有效区域AA可以与包括发光图案层EPP的区域对应，并且发光图案EP可以分别与像素对应。发光图案EP可以分别设置或形成在与掩模MK的穿透区域OPP1对应的区域中。
图9是示出显示面板DP的实施例的剖视图。图9是示出沿着图8C的线X-X'截取的显示面板DP的放大部分的剖视图。
参照图9，显示面板DP可以是发光显示面板。图9示出了一个像素的一部分的剖面，在所述一个像素中设置有两个晶体管T1和T2以及诸如有机发光器件的发光器件OLED。
如图9中所示，显示面板DP可以包括基体层BL、设置在基体层BL上的电路器件层ML、设置在电路器件层ML上的显示器件层EL以及设置在显示器件层EL上的上绝缘层ECP。
基体层BL可以包括合成树脂层。可以通过在用于制造显示面板DP的支撑基底上形成合成树脂层，在合成树脂层上设置或形成导电材料层、绝缘层等，然后去除支撑基底来形成基体层BL。
电路器件层ML可以包括至少一个绝缘层和电路器件。电路器件可以包括信号线、像素驱动电路等。电路器件层ML的设置可以包括：诸如使用涂覆工艺或沉积工艺设置或形成绝缘层、半导体层和导电材料层，并且诸如通过使用光刻工艺和蚀刻工艺将绝缘层、半导体层和导电材料层图案化。
在实施例中，电路器件层ML可以包括缓冲层BFL、阻挡层BRL以及第一绝缘层至第七绝缘层10、20、30、40、50、60和70。缓冲层BFL、阻挡层BRL以及第一绝缘层至第七绝缘层10、20、30、40、50、60和70可以包括无机层和有机层中的至少一种。缓冲层BFL和阻挡层BRL中的每个可以包括无机层。第五绝缘层至第七绝缘层50、60和70中的至少一个可以包括有机层。
图9示出了构成第一晶体管T1和第二晶体管T2的第一有源区A1、第二有源区A2、第一栅极G1、第二栅极G2、第一源极S1、第二源极S2、第一漏极D1和第二漏极D2的布置结构的示例。电容器电极图案UE可以与第一栅极G1叠置或对应。在实施例中，第一有源区A1和第二有源区A2可以包括彼此不同的材料。第一有源区A1可以包括多晶硅半导体材料，第二有源区A2可以包括金属氧化物半导体材料。第一源极S1和第一漏极D1可以是具有比第一有源区A1高的掺杂浓度的区域且充当晶体管的电极。第二源极S2和第二漏极D2可以是具有降低的金属氧化物半导体材料浓度的区域且用作晶体管的电极。
在实施例中，第一有源区A1和第二有源区A2可以包括相同的半导体材料，这简化了电路器件层ML的堆叠结构。
显示器件层EL可以包括像素限定层PDL和发光器件OLED。发光器件OLED可以包括有机发光二极管或量子点发光二极管。阳极AE可以设置在第七绝缘层70之上。像素限定层PDL的像素开口PDL-OP可以将阳极AE的至少一部分暴露到像素限定层PDL外部。像素限定层PDL的像素开口PDL-OP可以限定像素的发光区域PXA。像素的非发光区域NPXA可以与发光区域PXA邻近。在实施例中，非发光区域NPXA可以设置为在平面图中围绕发光区域PXA。
空穴控制层HCL和电子控制层ECL可以共同设置在发光区域PXA和非发光区域NPXA中。发光层EML可以以与像素开口PDL-OP对应的分立的图案的形式设置。发光层EML可以以与空穴控制层HCL和电子控制层ECL不同的方式设置，空穴控制层HCL和电子控制层ECL均具有非图案化的形状(例如，非分立的形状)。空穴控制层HCL和电子控制层ECL可以使用开口掩模来设置或形成，因此，空穴控制层HCL和电子控制层ECL可以共同地设置或形成为横跨多个像素延伸。使用一个或更多个掩模MK的实施例，发光层EML可以被图案化为具有与像素开口PDL-OP对应的分立的形状。然而，发明不限于本示例，并且与发光层EML相似，使用一个或更多个掩模MK的实施例，空穴控制层HCL和电子控制层ECL也可以被图案化为具有与像素开口PDL-OP对应的分立的形状。
阴极CE可以设置在电子控制层ECL上。上绝缘层ECP可以设置在阴极CE上。上绝缘层ECP可以是用于封装显示器件层EL的薄封装层。上绝缘层ECP可以包括多个薄膜。多个薄膜可以包括无机层和有机层。上绝缘层ECP可以包括用于封装显示器件层EL的绝缘子层和用于改善光发射效率的多个绝缘子层。
图10A和图10B是示出在设置或制造显示面板DP的方法中的工艺的实施例的剖视图。详细地，图10A和图10B示出了设置显示面板DP的显示器件层EL的工艺。
参照图7A、图9、图10A和图10B，在设置显示面板DP的方法的实施例中，可以使用掩模MK将发光层EML图案化为具有与像素开口PDL-OP的形状对应的形状。目标基底SUB(图7A)可以包括基体层BL和电路器件层ML以及基体层BL和电路器件层ML上的各种其他层。
更详细地，可以通过使用掩模MK将沉积材料DM图案化来在与像素开口PDL-OP对应的区域中设置或形成发光层EML，其中，在从沉积装置DPD中的沉积源S朝向目标基底SUB的方向上提供沉积材料DM。在发光层EML的图案化中，可以将掩模MK定位为面对沉积装置DPD的第一静电吸盘ESC且使目标基底SUB在第一静电吸盘ESC与掩模MK之间，并且目标基底SUB接触掩模MK(例如，图7C)。在实施例中，设置在掩模MK的掩模膜MF的表面上的导电层CL(例如，第一导电图案CP1和第二导电图案CP2)可以连接到电源并且可以用于产生静电吸引力。结果，可以在导电层CL与第一静电吸盘ESC之间产生强静电吸引力。因此，将发光层EML图案化的工艺可以包括迫使掩模MK朝向目标基底SUB以使掩模MK与目标基底SUB的元件(例如，在图10A和图10B中的像素限定层PDL上的空穴控制层HCL)紧密接触。掩模MK接触到其的目标基底SUB的元件可以是暴露在初始堆叠结构外部的层(例如，在图10A中的目标基底SUB上的最下层)。
传统的聚合物掩模可以具有比金属掩模低的硬度，因此，传统的聚合物掩模会遭受下垂的问题。下垂的传统的聚合物掩模会在传统的聚合物掩模与目标基底SUB之间产生间隙并且大的阴影会在形成沉积图案的工艺中形成。然而，在使用掩模MK设置显示面板DP的方法的一个或更多个实施例中，导电层CL可以设置在掩模MK的掩模膜MF的表面上，并且可以用作第二静电吸盘。因此，沉积工艺可以在掩模MK与目标基底SUB完全地接触的情况下执行。因此，可以减少或有效地防止在发光图案EP的沉积工艺中产生的阴影以实现更精准的沉积工艺。
图11A和图11B是示出掩模MK的实施例的平面图。
参照图11A和图11B，掩模MK可以包括穿透区域OPP1。在实施例中，穿透区域OPP1可以具有诸如矩形形状或菱形形状的平面形状。第一导电图案CP1和第二导电图案CP2中的每个可以包括沿着不同于与具有圆形平面形状的穿透区域OPP1(参照图2A和图2B)相关的方向的方向延伸的部分。换句话说，第一导电图案CP1的第一电极部EP1和第二导电图案CP2的第二电极部EP2的长度可以在相对于第一方向DR1和第二方向DR2倾斜的对角线方向上延伸。
在图11A中示出的实施例中，第一电极部EP1和第二电极部EP2的长度可以沿着对角线方向延伸为使得第一电极部EP1和第二电极部EP2不与具有菱形形状的穿透区域OPP1叠置。
在图11B中示出的实施例中，第一电极部EP1和第二电极部EP2的长度可以沿着对角线方向延伸为使得第一电极部EP1和第二电极部EP2与具有菱形形状的穿透区域OPP1叠置。开口OPP2可以限定在第一电极部EP1和第二电极部EP2中，并且可以分别与穿透区域OPP1对准。
在图2A和图2B以及图11A和图11B中示出的实施例中，第一导电图案CP1和第二导电图案CP2可以具有不同的形状。然而，第一导电图案CP1和第二导电图案CP2的形状不限于这些示例，并且可以进行各种改变。
图12A和图12B分别是示出沿着图2A的线I-I'和线II-II'截取的掩模MK的实施例的剖视图。图13是示出沿着图11A的线III-III'截取的掩模MK的实施例的剖视图。
参照图12A和图12B，初始附加掩模膜AMF-P可以设置为面对初始掩模膜MF-P以在初始掩模膜MF-P上覆盖图案化的导电层CL，并且导电层CL置于初始附加掩模膜AMF-P与初始掩模膜MF-P之间。可以通过形成延伸穿过初始掩模膜MF-P和初始附加掩模膜AMF-P中的每个的穿透区域OPP1设置或形成掩模膜MF和附加掩模膜AMF。
换句话说，最终形式的掩模MK还可以包括另外覆盖导电层CL的附加掩模膜AMF。附加掩模膜AMF可以由与掩模膜MF相同的材料形成或包括与掩模膜MF相同的材料。在实施例中，例如，附加掩模膜AMF可以包括聚合物材料(例如，聚酰亚胺(“PI”))。换句话说，掩模MK还可以包括附加掩模膜AMF，附加掩模膜AMF与掩模膜MF间隔开并且导电层CL置于其间。
参照图12B和图13，导电层CL可以设置在掩模膜MF与附加掩模膜AMF之间。因此，除了第一垫部PD1和第二垫部PD2之外的导电层CL可以不暴露到附加掩模膜AMF外部。附加掩模膜AMF可以设置在掩模膜MF上以暴露导电层CL的第一导电图案CP1和第二导电图案CP2中的每个的一部分。第一导电图案CP1的暴露部分可以是第一垫部PD1，第二导电图案CP2的暴露部分可以是第二垫部PD2。也就是说，导电层CL的第一垫部PD1和第二垫部PD2暴露到附加掩模膜AMF外部。第一垫部PD1和第二垫部PD2可以可连接到第二电源PS2以在掩模MK中产生静电力。
因为掩模MK包括附加掩模膜AMF，所以可以遮盖导电层CL的上部分和下部分。因此，可以减少或有效地防止在随后的清洗工艺中在导电层CL中的破裂或分层问题。
图14是示出掩模MK的实施例的平面图。参照图2B和图14，穿透区域OPP1可以以多个行和多个列布置以形成矩阵形状。在实施例中，可以设置多个第一电极部EP1和多个第二电极部EP2。在图2B中示出的实施例中，第一电极部EP1中的每个可以与一行穿透区域OPP1叠置。第二电极部EP2中的每个也可以与一行穿透区域OPP1叠置。
在图14中示出的实施例中，第一电极部EP1中的每个可以与两行或更多行穿透区域OPP1叠置。第二电极部EP2中的每个也可以与两行或更多行穿透区域OPP1叠置。在附图中，每个第一电极部EP1被示出为与两行叠置，但是发明不限于本示例。在实施例中，例如，每个第一电极部EP1可以与三行或更多行叠置。这里，穿透区域OPP1的行可以沿着第二方向DR2延伸，并且穿透区域OPP1的列可以沿着第一方向DR1延伸。
图15是示出发明的一个或更多个实施例的技术效果的放大图像。
图15示出了根据比较示例的使用比较掩模形成的比较发光图案的显微镜图像(图15中的左边的图像)和使用掩模MK的实施例设置的发光图案EP的显微镜图像(图15中的右边的图像)。
在通过掩模MK(例如，见图1)形成的发光图案EP的图像IE中，减少了阴影，改善了像素的精度并且图像是清晰的。
相反，当不通过静电吸盘ESC感应静电吸引力时形成的传统发光图案的图像IE-1具有大的阴影和低像素精度，如此，会由阴影导致短路或破裂问题。然而，掩模MK的一个或更多个实施例减少或有效地防止了发生在发光图案EP的沉积工艺中的阴影问题，如此能够改善沉积精度并且以更精准的方式设置像素。
根据发明的一个或更多个实施例，可以减少在设置用于形成诸如发光图案EP等的沉积图案的沉积掩膜中的工艺时间和成本。此外，可以能够减少或有效地防止当设置发光图案EP时形成的阴影，如此可以减少或有效地防止在使用掩模MK设置显示面板DP中发生的失败。
虽然已经示出和描述了发明的实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的改变。

Claims (17)

1.一种沉积掩模，所述沉积掩模包括：
掩模膜，包括聚合物；
多个第一沉积开口，限定在所述掩模膜中；以及
导电层，所述导电层位于所述掩模膜上并且接收电力，
其中，
所述导电层包括沿着所述掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案，
所述导电层在所述第一导电图案和所述第二导电图案处接收所述电力，并且
在所述第一导电图案和所述第二导电图案处所述电力的接收提供所述沉积掩模的静电吸盘功能。
2.如权利要求1所述的沉积掩模，其中，所述掩模膜包括聚酰亚胺。
3.如权利要求1所述的沉积掩模，其中，
所述导电层包括导电金属或导电金属氧化物，
所述导电金属包括镍、金、钛和钼中的至少一种，并且
所述导电金属氧化物包括氧化铟锡和氧化铟锌中的至少一种。
4.如权利要求1所述的沉积掩模，其中，
所述第一导电图案包括沿着第一方向延伸的第一共部和均从所述第一共部沿着与所述第一方向相交的第二方向延伸的多个第一电极部，并且
所述第二导电图案包括沿着所述第一方向延伸的第二共部和均从所述第二共部沿着所述第二方向延伸的多个第二电极部。
5.如权利要求4所述的沉积掩模，其中，所述第一电极部和所述第二电极部沿着所述第一方向彼此交替。
6.如权利要求1所述的沉积掩模，其中，
所述导电层的所述第一导电图案和所述第二导电图案沿着所述掩模膜彼此间隔开一定间隙，并且
所述间隙与所述多个第一沉积开口对准。
7.如权利要求1所述的沉积掩模，所述沉积掩模还包括附加掩模膜，所述附加掩模膜面对所述掩模膜，并且所述导电层位于所述附加掩模膜与所述掩模膜之间，
其中，所述附加掩模膜包括与所述掩模膜的所述聚合物相同的聚合物。
8.如权利要求7所述的沉积掩模，其中，
所述第一导电图案的一部分暴露在所述附加掩模膜外部以限定所述第一导电图案的第一垫部，所述第一导电图案在所述第一垫部处接收所述电力，并且
所述第二导电图案的一部分暴露在所述附加掩模膜外部以限定所述第二导电图案的第二垫部，所述第二导电图案在所述第二垫部处接收所述电力。
9.如权利要求1所述的沉积掩模，其中，
具有所述静电吸盘功能的所述沉积掩模在沉积工艺中可拆卸地附着到目标基底，并且
可拆卸地附着到所述目标基底的所述沉积掩模将所述掩模膜设置在所述导电层与所述目标基底之间。
10.如权利要求1所述的沉积掩模，其中，所述导电层包括分别与所述多个第一沉积开口对准的多个第二沉积开口。
11.如权利要求4所述的沉积掩模，其中，所述多个第一电极部和所述多个第二电极部还包括分别与所述多个第一沉积开口对准的多个第二沉积开口。
12.一种设置沉积掩模的方法，所述方法包括下述步骤：
设置包括聚合物树脂的初始掩模膜；
设置延伸穿过所述初始掩模膜的多个第一沉积开口以限定所述沉积掩模的掩模膜；以及
设置位于所述掩模膜上并且接收电力的导电层，
其中，
所述导电层包括沿着所述掩模膜彼此间隔开并且彼此电断开的第一导电图案和第二导电图案，
所述导电层在所述第一导电图案和所述第二导电图案处接收所述电力，并且
在所述第一导电图案和所述第二导电图案处所述电力的接收提供所述沉积掩模的静电吸盘功能。
13.如权利要求12所述的方法，其中，所述聚合物树脂包括聚酰亚胺。
14.如权利要求12所述的方法，其中，
所述导电层包括导电金属或导电金属氧化物，
所述导电金属包括镍、金、钛和钼中的至少一种，并且
所述导电金属氧化物包括氧化烟锡和氧化铟锌中的至少一种。
15.如权利要求12所述的方法，其中，所述在所述初始掩模膜中设置所述多个第一沉积开口的步骤包括设置位于所述导电层的所述第一导电图案和所述第二导电图案中并且分别与所述多个第一沉积开口对准的多个第二沉积开口。
16.如权利要求15所述的方法，其中，所述在所述初始掩模膜中设置所述多个第一沉积开口的步骤包括将激光照射穿过所述初始掩模膜和所述导电层以分别限定所述多个第一沉积开口和所述多个第二沉积开口。
17.如权利要求12所述的方法，所述方法还包括设置附加掩模膜，所述附加掩模膜面对所述掩模膜以覆盖位于所述附加掩模膜与所述掩模膜之间的导电层。
CN202110922916.2A 2020-08-14 2021-08-12 沉积掩模以及设置沉积掩模的方法 Pending CN114075646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200102505A KR20220021994A (ko) 2020-08-14 2020-08-14 마스크, 마스크의 제조방법, 및 표시 패널의 제조방법
KR10-2020-0102505 2020-08-14

Publications (1)

Publication Number Publication Date
CN114075646A true CN114075646A (zh) 2022-02-22

Family

ID=77316943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110922916.2A Pending CN114075646A (zh) 2020-08-14 2021-08-12 沉积掩模以及设置沉积掩模的方法

Country Status (4)

Country Link
US (1) US11773478B2 (zh)
EP (1) EP3954803A1 (zh)
KR (1) KR20220021994A (zh)
CN (1) CN114075646A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117970549A (zh) * 2024-03-28 2024-05-03 中国工程物理研究院激光聚变研究中心 一种光栅掩模制备***及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020035A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 증착용 마스크

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163376U (zh) * 1984-10-02 1986-04-30
JP2002305138A (ja) * 2001-04-05 2002-10-18 Nikon Corp 露光装置および露光方法
KR20040042160A (ko) 2002-11-13 2004-05-20 주식회사 엘리아테크 유기 전계 발광 디스플레이용 증착장비에서 섀도우 마스크패턴 유지방법
JP2004183044A (ja) 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP6142388B2 (ja) 2013-04-09 2017-06-07 株式会社ブイ・テクノロジー 蒸着マスク及び蒸着マスクの製造方法
KR20140140868A (ko) * 2013-05-30 2014-12-10 삼성디스플레이 주식회사 유기발광 표시장치의 제조 방법
JP2015014024A (ja) 2013-07-04 2015-01-22 株式会社ブイ・テクノロジー スパッタリング装置及びスパッタリング成膜方法
JP6163376B2 (ja) * 2013-07-30 2017-07-12 株式会社ブイ・テクノロジー 成膜マスクの製造方法及び成膜マスク
JP6168944B2 (ja) 2013-09-20 2017-07-26 株式会社ブイ・テクノロジー 成膜マスク
KR102288349B1 (ko) 2014-12-09 2021-08-11 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR102308906B1 (ko) 2015-03-26 2021-10-06 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
CN113463018A (zh) 2016-09-30 2021-10-01 大日本印刷株式会社 框架一体式的蒸镀掩模及其制备体和制造方法、蒸镀图案形成方法
US20180340252A1 (en) 2017-05-24 2018-11-29 Emagin Corporation System and method for reducing attractive forces between a deposition mask and substrate and a deposition system and method utilizing the same
KR20210091382A (ko) 2020-01-13 2021-07-22 삼성디스플레이 주식회사 마스크, 이의 제조 방법, 및 표시 패널 제조 방법
KR20220006152A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 마스크 어셈블리, 이를 통해 제조되는 마스크, 및 표시 패널 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117970549A (zh) * 2024-03-28 2024-05-03 中国工程物理研究院激光聚变研究中心 一种光栅掩模制备***及方法

Also Published As

Publication number Publication date
KR20220021994A (ko) 2022-02-23
US11773478B2 (en) 2023-10-03
US20220049343A1 (en) 2022-02-17
EP3954803A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
US11545626B2 (en) Deposition mask assembly for display devices
EP2998997B1 (en) Organic light emitting display device and method of manufacturing the same
US8461058B2 (en) Organic layer deposition apparatus, and method of manufacturing organic light-emitting display apparatus using the same
EP2996151B1 (en) Organic light emitting display device and method of manufacturing the same
EP3954803A1 (en) Mask, method of providing mask, and method of providing display panel using the same
JP5222806B2 (ja) 静電チャック及びこれを備えた有機電界発光素子の製造装置
US9165989B2 (en) High-yield fabrication of large-format substrates with distributed, independent control elements
US9932662B2 (en) Mask frame assembly, method of manufacturing the same and method of manufacturing display device by using the same
US10396282B2 (en) Mask frame assembly for thin layer deposition, method of manufacturing the same, and method of manufacturing display apparatus by using the mask frame assembly
US20060022583A1 (en) Flat panel display device and fabrication method thereof
EP3848482A1 (en) Mask, method for manufacturing the same, and method for manufacturing display panel
US20050001546A1 (en) Deposition mask, method for manufacturing display unit using it, and display unit
KR20000058036A (ko) 유기 ｅｌ소자와 그 제조방법
US20210217956A1 (en) Mask, method of manufacturing the same, and method of manufacturing display panel
CN110911580B (zh) 有机发光二极管显示面板及其制备方法
WO2007114536A1 (en) Organic electroluminescence device and method for manufacturing same
US20230107331A1 (en) Display device using semiconductor light-emitting devices
US20030214232A1 (en) Uniform deposition of organic layer
US9293727B2 (en) Organic electroluminescence display device
KR100753569B1 (ko) 유기전계발광표시소자의 제조방법
CN114545728A (zh) 掩模、制造掩模的方法以及制造显示面板的方法
CN112753060A (zh) 显示装置及其制造方法
US20240096679A1 (en) Substrate loading device and substrate loading method using the same
CN110911579B (zh) 有机发光二极管显示面板及其制备方法
KR20220060084A (ko) 마스크, 이의 제조 방법 및 마스크 어셈블리

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination