KR20220079672A - 고온 인쇄 회로판 기판 - Google Patents

고온 인쇄 회로판 기판 Download PDF

Info

Publication number
KR20220079672A
KR20220079672A KR1020227016113A KR20227016113A KR20220079672A KR 20220079672 A KR20220079672 A KR 20220079672A KR 1020227016113 A KR1020227016113 A KR 1020227016113A KR 20227016113 A KR20227016113 A KR 20227016113A KR 20220079672 A KR20220079672 A KR 20220079672A
Authority
KR
South Korea
Prior art keywords
weight
glass substrate
substrate
electrically conductive
photosensitive glass
Prior art date
Application number
KR1020227016113A
Other languages
English (en)
Inventor
젭 에이치. 플레밍
Original Assignee
3디 글래스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3디 글래스 솔루션즈 인코포레이티드 filed Critical 3디 글래스 솔루션즈 인코포레이티드
Publication of KR20220079672A publication Critical patent/KR20220079672A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0551—Exposure mask directly printed on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Abstract

본 발명은 기계적으로 및 열적으로 안정화된 고온 PCB를 광-정의형 유리 기판 또는 감광성 유리 기판 상에 생성시키는 방법을 포함한다.

Description

고온 인쇄 회로판 기판
관련 특허원들에 대한 상호 참조
해당없음.
연방 지원 연구에 대한 진술
해당없음.
기술분야
본 발명은 인쇄 회로판(printed circuit board) (PCB) 용도를 위한 고온 기판의 생성에 관한 것이다.
본 발명의 범주를 제한하지 않으면서, 인쇄 회로판(PCB) 용도를 위한 고온 기판과 관련하여 그 배경이 설명된다. 자동차 엔진 및 가스 터빈 전력 생산과 같은 다수의 용도에서는 효율성을 개선하기 위해 능동형 제어를 수행할 수 있는 고온 반도체 디바이스 및 PCB를 필요로 한다. 기존의 인쇄 회로판은 80℃ 이상에서 정상적인 작동을 방해하는 열적 특성을 갖는 중합체를 사용한다. 고온 회로판은 통상적으로 Tg(유리 전이 온도)가 170℃를 초과하는 것으로 정의된다.
설계자 및 시스템은 인쇄 회로판 기술에서 더 우수한 성능을 지속적으로 도출해내고 있다. 계속 증가하는 전력 밀도와 높은 온도는 도체, 유전체, 능동형 부품 및 기판에 큰 피해를 준다. 승온하에 I2R 손실이 증가한다. 환경적 요인은 열 및 전기 임피던스에 영향을 끼쳐, 완전한 고장(outright failure)이 아닌 한 일정하지 않은 시스템 성능을 유발한다. 넓은 온도 범위에 걸쳐 작동하는 것이 요구되는 기판의 경우 열팽창율의 차이가 악화된다. 큰 온도 변화는 도체와 유전체에 영향을 끼쳐 기계적 응력을 생성하며, 이는, 특히 회로판이 주기적으로 가열 및 냉각되는 경우 균열 및 연결 고장을 일으킨다. 높은 온도로 인해 유전체(용량성 재료(capacitive material))가 이의 구조적 무결성을 완전히 상실하여 결국 시스템 수준의 종속형 고장(cascade failure)이 발생할 수도 있다. 전력 밀도 회로 또는 고온 환경 조건 중 하나 또는 둘 다에서 발생하는 열은 항상 PCB 성능의 한 요인이었지만 종종 기존의 PCB 열 관리 또는 냉각 시스템을 압도한다.
고온 PCB는 작동 온도가 Tg보다 ~25℃ 낮은 지속적인 열 부하에 대한 간단한 경험 법칙(rule of thumb)을 따라야 한다.
일양태에서, 본 발명은 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서, 감광성 유리 기판(photosensitive glass substrate) 상에 하나 이상의 구조를 형성하는 하나 이상의 구조를 포함하는 설계 레이아웃(design layout)을 차폐(masking)하는 단계; 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원(activating energy source)에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계; 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계; 상기 유리-결정질 기판을 에칭액으로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체(mechanical support), 및 전기 전도 소자(electrical conduction element)를 갖는 하나 이상의 전송 선로(transmission line) 구조를 형성하는 단계; 상기 감광성 유리 기판을 전부 활성화 에너지원에 플러드 노출(flood exposing)하는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계; 하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아(filled via), 접지면(ground plane), 및 하나 이상의 입출력 채널을 형성하는 단계; 및 상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군(circuitry)에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계를 포함하는, 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법을 포함한다. 하나의 측면에서, 설계 레이아웃 아래의 기계적 지지체, 및 상기 하나 이상의 전기 전도성 소자는 저손실 탄젠트(low loss tangent) 기계적 및 열적 안정화 구조이다. 또 다른 측면에서, 세라믹 기판은 완전한 세라믹화 기판(ceramitized substrate)으로 추가로 정의된다. 또 다른 측면에서, 상기 세라믹 기판의 열팽창 계수는 7.2를 초과하거나, 7.4, 7.5, 8.0, 8.5, 9.0, 9.5, 10, 10.4이거나, 10.5 미만이거나, 7.5 내지 10이다. 또 다른 측면에서, 하나 이상의 전기 전도 소자는 수동형 또는 능동형 디바이스를 연결하여 전기 회로를 형성한다. 또 다른 측면에서, 에칭 단계는, 금속 또는 산화물로 충전될 때 도체가 하나 이상의 전기 전도성 선로 또는 채널을 형성하는 하나 이상의 기능(feature)을 형성하고, 여기서, 상기 구조는 하나 이상의 DC, RF, 밀리미터 파 (mm 파) 및 테라헤르츠 주파수 전기 디바이스에 연결된다. 또 다른 측면에서, 상기 기판을 이의 유리 전이 온도 (Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기(process cycle) 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 증가시킨다. 또 다른 측면에서, 금속은 표면, 매립된 접촉, 블라인드 비아, 유리 비아, 직선 접촉, 직사각형 접촉, 다각형 접촉, 또는 원형 접촉을 통해 회로군에 연결된다. 또 다른 측면에서, 감광성 유리 기판은, 실리카 60 내지 76중량%; K2O과 Na2O의 조합 6중량% 내지 16중량%와 함께 K2O 적어도 3중량%; Ag2O과 Au2O로 이루어진 군으로부터 선택된 적어도 하나의 산화물 0.003 내지 1중량%; Cu2O 0.003 내지 2중량%; B2O3 0.75중량% 내지 7중량%, 및 Al2O3 6 내지 7중량%; B2O3와의 조합으로; 및 13중량%를 초과하지 않는 Al2O3; Li2O 8 내지 15중량%; 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, 실리카 35 내지 76중량%, K2O 3 내지 16중량%, Ag2O 0.003 내지 1중량%, Li2O 8 내지 15중량%, 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, Sb2O3 또는 As2O3 적어도 0.1중량%를 포함하는 광-정의형 유리 기판(photo-definable glass substrate); Au2O 0.003 내지 1중량%를 포함하는 광-정의형 유리 기판; CaO, ZnO, PbO, MgO, SrO 및 BaO로 이루어진 군으로부터 선택된 산화물 1 내지 18중량%를 포함하는 광-정의형 유리 기판 중 적어도 하나이며; 임의로, 노출 부분 대 비노출 부분의 이방성-에칭 비율은 10-20:1; 21-29:1; 30-45:1; 20-40:1; 41-45:1; 및 30-50:1 중 적어도 하나이다. 또 다른 측면에서, 감광성 유리 기판은, 실리카, 산화리튬, 산화알루미늄, 또는 산화세륨 중 적어도 하나를 포함하는 감광성 유리 세라믹 복합체(photosensitive glass ceramic composite) 기판이다. 또 다른 측면에서, RF 전송 선로 디바이스는 30Ghz에서 0.7dB/cm 미만의 손실을 갖는다. 또 다른 측면에서, 상기 방법은 하나 이상의 RF 기계적으로 및 열적으로 안정화된 PCB를 형성하는 단계를 추가로 포함한다. 상기 세라믹은 Tg가 200℃ 이하에서 650℃로 이동한다.
또 다른 양태에서, 본 발명은 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서, 설계 레이아웃으로 사전에 차폐된 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계; 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계; 상기 유리-결정질 기판을 에칭제로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 하나 이상의 전기 전도 소자를 형성하는 단계; 상기 감광성 유리 기판을 전부 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계; 하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계; 및 상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계를 포함하는, 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법을 포함한다. 또 다른 측면에서, 상기 기판을 이의 유리 전이 온도 (Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 증가시킨다. 하나의 측면에서, 설계 레이아웃 아래의 기계적 지지체, 및 상기 하나 이상의 전기 전도성 소자는 저손실 탄젠트 기계적 및 열적 안정화 구조이다. 또 다른 측면에서, 세라믹 기판은 완전한 세라믹화 기판으로 추가로 정의된다. 또 다른 측면에서, 상기 세라믹 기판의 열팽창 계수는 7.2를 초과하거나, 7.4, 7.5, 8.0, 8.5, 9.0, 9.5, 10, 10.4이거나, 10.5 미만이거나, 7.5 내지 10이다. 또 다른 측면에서, 하나 이상의 전기 전도 소자는 수동형 또는 능동형 디바이스를 연결하여 전기 회로를 형성한다. 또 다른 측면에서, 에칭 단계는, 금속 또는 산화물로 충전될 때 도체가 하나 이상의 전기 전도성 선로 또는 채널을 형성하는 하나 이상의 기능을 형성하고, 여기서, 상기 구조는 하나 이상의 DC, RF, 밀리미터 파 (mm 파) 및 테라헤르츠 주파수 전기 디바이스에 연결된다. 또 다른 측면에서, 금속은 표면, 매립된 접촉, 블라인드 비아, 유리 비아, 직선 접촉, 직사각형 접촉, 다각형 접촉, 또는 원형 접촉을 통해 회로군에 연결된다. 또 다른 측면에서, 감광성 유리 기판은, 실리카 60 내지 76중량%; K2O과 Na2O의 조합 6중량% 내지 16중량%와 함께 K2O 적어도 3중량%; Ag2O과 Au2O로 이루어진 군으로부터 선택된 적어도 하나의 산화물 0.003 내지 1중량%; Cu2O 0.003 내지 2중량%; B2O3 0.75중량% 내지 7중량%, 및 Al2O3 6 내지 7중량%; B2O3와의 조합으로; 및 13중량%를 초과하지 않는 Al2O3; Li2O 8 내지 15중량%; 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, 실리카 35 내지 76중량%, K2O 3 내지 16중량%, Ag2O 0.003 내지 1중량%, Li2O 8 내지 15중량%, 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, Sb2O3 또는 As2O3 적어도 0.1중량%를 포함하는 광-정의형 유리 기판; Au2O 0.003 내지 1중량%를 포함하는 광-정의형 유리 기판; CaO, ZnO, PbO, MgO, SrO 및 BaO로 이루어진 군으로부터 선택된 산화물 1 내지 18중량%를 포함하는 광-정의형 유리 기판 중 적어도 하나이며; 임의로, 노출 부분 대 비노출 부분의 이방성-에칭 비율은 10-20:1; 21-29:1; 30-45:1; 20-40:1; 41-45:1; 및 30-50:1 중 적어도 하나이다. 또 다른 측면에서, 감광성 유리 기판은 실리카, 산화리튬, 산화알루미늄, 또는 산화세륨 중 적어도 하나를 포함하는 감광성 유리 세라믹 복합체 기판이다. 또 다른 측면에서, RF 전송 선로 디바이스는 30Ghz에서 0.7dB/cm 미만의 손실을 갖는다. 또 다른 측면에서, 상기 방법은 하나 이상의 RF 기계적으로 및 열적으로 안정화된 PCB를 형성하는 단계를 추가로 포함한다.
본 발명의 특징과 이점을 보다 완전하게 이해하기 위해 이하 본 발명의 상세한 설명을 첨부된 도면과 함께 참조한다.
도 1은 본 발명의 하나의 방법의 흐름도이다.
본 발명의 다양한 양태의 생성과 사용이 아래에 상세하게 논의되지만, 본 발명은 다양한 특정 상황에서 구현될 수 있는 다수의 적용 가능한 독창적 개념을 제공함을 이해해야 한다. 본원에서 논의된 특정 양태는 본 발명을 생성하고 사용하기 위한 특정 방법을 예시할 뿐이며 본 발명의 범주를 한정시키지는 않는다.
본 발명을 쉽게 이해하기 위해, 다수의 용어들을 아래에 정의한다. 본원에 정의되는 용어들은 본 발명과 관련된 분야의 숙련가들이 통상적으로 이해하고 있는 의미를 지닌다. 단수형 용어("a", "an" 및 "the"를 사용하는 용어)는 단수의 실체만을 지칭하는 것은 아니고, 예시를 위해 구체예를 사용할 수 있는 일반적인 부류도 포함한다. 본원에서의 용어는 본 발명의 구체적인 실시양태들을 설명하는데 사용되지만, 청구범위에 기재된 것을 제외하고는 이들의 사용이 본 발명을 한정하지는 않는다. 상기 세라믹은 Tg가 200℃ 이하에서 650℃로 이동한다.
일양태에서, 본 발명은 기계적으로 및 열적으로 안정화된 PCB 기판의 제조 방법을 포함한다. 인쇄 회로판 (PCB) 디바이스는 기계적 및 열적으로 안정화될 것이다. PCB 기판이 본원에 기재된 바와 같이 감광성 유리 기판 상에 제조되는 경우, 이는, 일반적으로, 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계; 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 결정질 재료로 변형시켜, 유리-결정질 기판을 형성하는 단계; 상기 유리-결정질 기판을 에칭제로 에칭하는 단계; 나머지 감광성 유리 기판을 전부 활성화 에너지원으로 플러드 노출하는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계; 상기 감광성 유리/세라믹 기판을 냉각시켜 상기 노출된 유리를 결정질 재료로 변형시켜, 유리-결정질 기판을 형성하는 단계; 상기 하나 이상의 전기 전도성 소자, 접지면 및 입출력 채널을 하나 이상의 금속 (여기서, 상기 금속은 회로군에 연결된다)으로 코팅하는 단계에 의해 형성된다. 기계적으로 및 열적으로 안정화된 PCB는 DC, RF, 밀리미터 파 (mm 파), 및 테라헤르츠 주파수를 포함하는 회로군에 사용될 수 있다. 세라믹 기판의 열팽창 계수는, 선형으로 측정할 때, 7.5 내지 10 α이고, 몇몇 경우에는 7.2를 초과하거나, 7.4, 7.5, 8.0, 8.5, 9.0, 9.5, 10, 10.4이거나, 10.5 미만이다. 특정 일례에서, 상기 기판을 이의 유리 전이 온도 (Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 증가시킨다.
일양태에서, 하나 이상의 금속이 금속화(metallization)를 위해 Fe, Cu, Au, Ni, In, Ag, Pt, 또는 Pd로부터 선택된다. 더 높은 온도 용도를 위해, Pt 및/또는 Pd가 금속화를 위해 사용될 수 있다. 또 다른 측면에서, 금속화는, 표면, 매립된 접촉, 블라인드 비아, 유리 비아, 직선 접촉, 직사각형 접촉, 다각형 접촉, 또는 원형 접촉을 통해 회로군에 연결된다.
또 다른 측면에서, 감광성 유리 기판은, 실리카 60 내지 76중량%; K2O과 Na2O의 조합 6중량% 내지 16중량%와 함께 K2O 적어도 3중량%; Ag2O과 Au2O로 이루어진 군으로부터 선택된 적어도 하나의 산화물 0.003 내지 1중량%; Cu2O 0.003 내지 2중량%; B2O3 0.75중량% 내지 7중량%, 및 Al2O3 6 내지 7중량%; 및 B2O3의 조합; 및 13중량%를 초과하지 않는 Al2O3; Li2O 8 내지 15중량%; 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, 실리카 35 내지 76중량%, K2O 3 내지 16중량%, Ag2O 0.003 내지 1중량%, Li2O 8 내지 15중량%, 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판이다. 또 다른 측면에서, 감광성 유리 기판은, Sb2O3 또는 As2O3 적어도 0.1중량%를 포함하는 광-정의형 유리 기판; Au2O 0.003 내지 1중량%를 포함하는 광-정의형 유리 기판; CaO, ZnO, PbO, MgO, SrO 및 BaO로 이루어진 군으로부터 선택된 산화물 1 내지 18중량%를 포함하는 광-정의형 유리 기판 중 적어도 하나이며; 임의로, 노출 부분 대 상기 비노출 부분의 이방성-에칭 비율이 10-20:1; 21-29:1; 30- 45:1; 20-40:1; 41-45:1; 및 30-50:1 중 적어도 하나이다. 또 다른 측면에서, 감광성 유리 기판은, 실리카, 산화리튬, 산화알루미늄, 또는 산화세륨 중 적어도 하나를 포함하는 감광성 유리 세라믹 복합체 기판이다. 또 다른 측면에서, 전자 회로. 또 다른 측면에서, 상기 방법은, 기계적 및 열적으로 안정화된 전송 선로 구조를 적어도 하나 이상의 수동형 및 능동형 부품의 기능으로 형성하여, 대역통과, 저역 통과, 고역 통과, 단락 또는 노치 필터 및 기타 회로를 형성하는 단계를 추가로 포함한다.
본 발명은 반도체, 절연성 또는 전도성 기판에 대한 박막 부가 공정(additive process)을 사용하여 사파이어 기판을 사용하여 고온 교체(high temperature replacement) 인쇄 회로판(PCB) 기판을 생성하는 것에 관한 것으로, 낮은 수율 및 성능의 높은 변동성으로 인해 고가이다. 고가의 자본 설비에 의존하는 부가 미세전송(additive micro-transmission)의 예는 문서(Tian et al., Semiconductor Microfabrication Processes)에서 볼 수 있으며; 포토리소그래피 및 반응성 이온 에칭 또는 이온 빔 밀링 도구는 일반적으로 100만 달러가 넘는 비용이 각각 소요되며 이는 수 백만에서 수 십억 달러 이상의 비용이 드는 초청정 대량 생산(high-production) 실리콘 제조 시설을 필요로 한다. 본 발명은, DC, RF, 밀리미터 파 (mm 파) 및 테라헤르츠 주파수에 대한 균일한 응답을 위해, 비용 효율적인 세라믹 전자 개별 디바이스, 또는 수동형 디바이스의 어레이를 제공한다.
미세구조는 종래의 반도체 가공 설비를 사용하여 이들 유리를 사용하여 비교적 저렴하게 제조되었다. 일반적으로, 유리는 고온 안정성, 우수한 기계적 및 전기적 특성을 가지며, 플라스틱 및 다수의 금속들보다 내화학성이 우수하다. 포토에칭 가능한 유리는 미량의 은 이온을 함유하는 리튬-알루미늄-규산염 유리로 구성된다. 산화세륨의 흡광 대역 내에서 UV 광에 노출되면 산화세륨은 감광제(sensitizer)로서 작용하여 광자(photon)를 흡수하여 전자를 잃어, 이는 이웃하는 산화은을 환원시켜 은 원자를 형성하며, 예를 들면 다음과 같다.
Ce3+ + Ag+ = Ce4+ + Ag0
은 원자는 베이킹(baking) 공정 동안 은 나노클러스터로 합쳐져(coalesce), 주변 유리의 결정화를 위한 핵형성 부위(nucleation site)를 유도한다. 마스크를 통해 UV-광에 노출되면, 유리의 노광 영역만이 후속 열처리 동안 결정화될 것이다.
이러한 열처리는 유리 전이 온도 부근의 온도 (예를 들면, 공기 중에서 465℃가 넘는 온도)에서 수행되어야 한다. 결정질 상(phase)은 노광되지 않은 유리질의 비결정질 영역보다 불화수소산(HF)과 같은 에칭제에 더 잘 용해된다. 상기 결정질 영역은 10% HF 중의 비결정질 영역보다 20배 이상 더 빠르게 에칭되어, 노광된 영역이 제거될 때 약 20:1의 벽 경사 비(wall slopes ratio)를 갖는 미세구조를 가능하게 한다. 본원에 인용되어 포함된 문헌 [T.R. Dietrich, et al., "Fabrication Technologies for Microsystems utilizing Photoetchable Glass", Microelectronic Engineering 30,497 (1996)]을 참조한다.
상기 유리 기판을 유리 전이 온도에 가까운 온도로 가열함으로써, 상기 노출된 부분은 결정질 재료로 변형될 수 있다. 유리 기판을 불화수소산(HF)과 같은 에칭제로 에칭하면, 노출 부분 대 비노출 부분의 이방성-에칭 비율은 적어도 30:1이고, 유리가 넓은 스펙트럼의 중자외선 (약 308 내지 312nm) 투광등(flood lamp)에 노출되면 적어도 30:1의 종횡비를 갖는 성형된 유리 구조가 제공되어, 렌즈 형상의 유리 구조가 제공된다. 이어서 상기 노출된 유리를 통상적으로2단계 공정으로 베이킹한다. 420℃ 내지 520℃의 온도 범위에서 10분 내지 2시간 동안 가열한다. 은 이온을 은 나노입자로 합치기(coalescing) 위해, 가열 온도 범위를 10분 내지 2시간 동안 520℃ 내지 620℃로 하여, 산화리튬이 은 나노입자 주위에 형성되도록 한다. 이어서 유리 판을 에칭한다. 유리 기판은 통상 5 내지 10체적%인 HF 용액의 에칭제에서 에칭되며, 여기서, 노출된 부분 대 비노출 부분의 에칭 비율은 적어도 30:1이다. 생성된 에칭된 기능은, 금속, 유전체, 및/또는 저항 소자로 채워지고 능동형 디바이스와 결합되거나 이에 연결되어 회로를 형성할 수 있다. 포토에칭 가능한 유리 구조에서 전기 회로 및 구조를 생성하기 전의 최종 가공 단계는, 나머지 유리 기판을 세라믹 상으로 완전히 전환시키는 것이다. 유리의 세라믹화는, 나머지 광-정의형 유리 기판을 모두 대략 20J/㎠의 310nm 광에 노출시켜 달성된다. 이어서, 상기 기판을 420℃ 내지 520℃의 온도로 2시간 이하 동안 가열한다. 특정 일례에서, 상기 기판을 이의 유리 전이 온도(Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 상승시킨다. 은 이온을 은 나노입자로 합치기 위해, 가열 온도 범위를 10분 내지 2시간 동안 520℃ 내지 620℃로 하여, 산화리튬이 은 나노입자 주위에 형성되도록 한다. 이어서 기판을 냉각시키고 가공하여, 금속화된 구조(상호연결부, 비아 등)를 추가한다. 마지막으로, 능동형 및 수동형 디바이스를 세라믹화 기판 상에 배치한다. 광-정의형 유리의 Tg는 노출 및 200℃에서부터 650℃까지의 열적 주기를 통해 상승할 수 있다. 200℃는 비노출 나노결정질 광-정의형 유리 세라믹 재료의 Tg이다. 전체 주기에서 Tg가 600℃까지 상승한다. 후속 열 및 광 노출로 Tg가 650℃까지 상승할 수 있다. 이러한 증가에는 최소 2회의 노출이 요구된다.
본 발명은 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서, 감광성 유리 기판 상에 하나 이상의 구조를 형성하는 하나 이상의 구조를 포함하는 설계 레이아웃을 차폐하는 단계; 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계; 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계; 상기 유리-결정질 기판을 에칭액으로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 전기 전도 소자를 갖는 하나 이상의 전송 선로 구조를 형성하는 단계; 상기 감광성 유리 기판을 전부 활성화 에너지원에 플러드 노출하는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계; 하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계; 및 상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계를 포함하거나, 이들 단계로 필수적으로 이루어지거나, 이들 단계로 이루어진, 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법을 포함한다.
또한 본 발명은 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서, 설계 레이아웃으로 사전에 차폐된 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계; 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계; 상기 유리-결정질 기판을 에칭제로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 하나 이상의 전기 전도 소자를 형성하는 단계; 상기 감광성 유리 기판을 전부 활성화 에너지원에 노출시키는 단계; 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계; 하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계; 및 상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계를 포함하거나, 이들 단계로 필수적으로 이루어지거나, 이들 단계로 이루어진, 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법을 포함한다.
도 1은 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조를 위한 한 가지 방법을 보여주는 흐름도(10)이다. 단계 12는 감광성 유리 기판 상에 하나 이상의 구조를 형성하는 하나 이상의 구조를 포함하는 설계 레이아웃을 차폐하는 단계이다. 단계 14는 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계이다. 단계 16은 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계 및 이어서 상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계이다. 단계 18은 상기 유리-결정질 기판을 에칭액으로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 전기 전도 소자를 갖는 하나 이상의 전송 선로 구조를 형성하는 단계이다. 단계 20은 상기 감광성 유리 기판을 전부 활성화 에너지원에 노출시키고, 예를 들면, 상기 기판을 플러드 노출하고 상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계이다. 단계 22는 하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계이다. 마지막으로, 단계 24는 상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계이다.
본원에 기술한 구체적인 양태는 예시로서 나타낸 것이며 본 발명을 한정시키지 않는다. 본 발명의 주요 특징들은 본 발명의 범위를 벗어나지 않으면서 다양한 양태로 사용될 수 있다. 당업자는 단지 일상적인 실험만을 이용하여 본원에 기술된 특정 절차들에 대한 다양한 균등물을 인식할 수 있거나 또는 확인할 수 있을 것이다. 이러한 균등물은 본 발명의 범위 내에 속하는 것으로 간주되며 청구범위에 포함된다.
본 명세서에 언급된 모든 간행물 및 특허 출원들은 본 발명이 속한 분야에서 숙련자들의 기술 수준을 나타낸다. 모든 간행물 및 특허 출원은 각각의 개별 간행물 또는 특허 출원이 구체적으로 그리고 개별적으로 참고로 포함되었던 것과 동일한 정도로 본원에 참고로 포함된다.
본원 청구범위 및/또는 명세서에서 "포함하는"이라는 용어와 함께 사용되는 단수형 명사("a" 또는 "an")는 "하나"를 의미할 수 있으나, "하나 이상", "적어도 하나", 및 "하나 또는 그 이상"이라는 의미와 같을 수도 있다. 청구항에서 "또는" 이라는 용어의 사용은, 그것이 명시적으로 대안만을 언급하지 않는 한 또는 명세서가 대안 및 "및/또는"만을 언급하는 정의를 뒷받침하고 있더라도 그 대안이 상호 배타적이지 않는 한 "및/또는"을 의미하는 것으로 사용된다. 본 출원 전반에 걸쳐, "약" 이라는 용어는 어떠한 값이 해당 장치, 그 값을 측정하는데 사용되는 방법에 대한 고유한 오차 변화, 또는 해당 연구 대상들 간에 존재하는 변화를 포함함을 나타내는데 사용된다.
본원 명세서 및 청구범위에서, "포함하는(comprising)" (및 "포함하고" 및 "포함하며"와 같은 "포함하는"의 임의의 형태), "갖는(having)" (및 "갖고" 및 "가지며"와 같은 "갖는"의 임의의 형태), "비롯한(including)" (및 "비롯하여" 및 "비롯해"와 같은 "비롯한"의 임의의 형태) 또는 "함유하는(containing)" (및 "함유하고" 및 "함유하며"와 같은 "함유하는"의 임의의 형태)은 포괄적 또는 개방형 의미로서, 언급하지 않은 추가의 구성요소 또는 방법 단계를 배제하지 않는다. 본원에 제공된 임의의 조성물 및 방법의 양태에서, "포함하는"은 "로 필수적으로 이루어진" 또는 "로 이루어진"으로 대체될 수 있다. 본원에서 사용된 "로 필수적으로 이루어진"이라는 표현은, 특정된 정수 또는 단계뿐만 아니라 청구된 발명의 특징 또는 기능에 실질적으로 영향을 미치지 않는 것도 필요로 한다. 본원에서 사용된 "~로 이루어진"이라는 용어는 언급된 정수 (예컨대, 특징, 구성요소, 특성, 속성, 방법/공정 단계 또는 한계) 또는 정수들의 그룹 (예를 들어, 특징(들), 구성요소(들), 특성(들), 속성(들), 방법/공정 단계들 또는 한계(들)만 존재하는 것을 나타내는데 사용된다.
본원에서 사용된 "또는 이들의 조합"이라는 용어는 해당 용어에 선행하여 열거된 항목들의 모든 순열과 조합을 지칭한다. 예를 들어, "A, B, C, 또는 이들의 조합"은 A, B, C, AB, AC, BC 또는 ABC 중 적어도 하나, 특정 맥락에서 순서가 중요한 경우에는, BA, CA, CB, CBA, BCA, ACB, BAC 또는 CAB도 포함한다. 상기 예를 계속하여, BB, AAA, AB, BBC, AAABCCCC, CBBAAA, CABABB 등과 같은 하나 이상의 항목 또는 용어의 반복을 포함하는 조합도 명백히 포함된다. 당업자는, 문맥상 명백하게 달리 언급하지 않은 한, 일반적으로 임의의 조합으로 해당 항목 또는 용어들의 수에는 제한이 없음을 인지할 수 있을 것이다.
본원에서 사용된 "약", "실질적인" 또는 "실질적으로" (반드시 이 용어들에만 한정되지 않음)와 같은 근사치를 나타내는 단어는, 이에 의해 수식되는 경우, 반드시 절대적이거나 완벽할 필요는 없지만 당업자에게는 충분히 근접한 것으로 간주되어 존재하는 것으로 명시될 수 있는 조건을 지칭한다. 상세한 설명이 변화될 수 있는 정도는, 얼마나 큰 변화가 도입될 것인가의 여부에 따를 것이지만, 당업자는 상기 변화된 특성이 이전의 변화되지 않은 특징의 필요 특성과 역량을 여전히 지니고 있는 것으로 인식할 것이다. 일반적으로, 그러나 전술한 논의에 따라, "약"과 같은 근사치를 나타내는 단어에 수식되는 본원의 수치는 언급된 값과 적어도 ±1%, ±2%, ±3%, ±4%, ±5%, ±6%, ±7%, ±10%, ±12% 또는 ±15%만큼 달라질 수 있다.
본원에 개시되고 청구된 모든 조성물 및/또는 방법들은 본 명세서의 내용을 고려하여 과도한 실험 없이도 고안하여 실시할 수 있다. 본 발명의 조성물 및 방법은 바람직한 양태의 관점에서 기술되었지만, 본 발명의 개념, 사상 및 범주를 벗어나지 않으면서 본원에 개시된 조성물 및/또는 방법과 상기 방법의 단계 또는 상기 방법 단계의 순서에 적용할 수 있음이 당업자에게 명백할 것이다. 당업자에게 자명한 이러한 모든 유사한 대체물과 변형물은 첨부된 특허 청구범위에 정의된 본 발명의 개념, 범주 및 사상에 속하는 것으로 간주한다.
본원에 첨부된 청구범위를 해석하는데 있어서 특허청 및 본 출원에 부여된 특허에 대한 임의의 독자들에 도움을 주기 위해, 출원인은, "~를 위한 수단" 또는 "~를 위한 단계"라는 문구가 특정 청구항에 명시적으로 사용되지 않는 한, 첨부된 임의의 청구항들이 본 출원의 출원일에 시행되고 있는 35 U.S.C. §112의 여섯 번째 문단인 U.S.C. §112 (f) 단락, 또는 이와 균등한 내용을 환기시키려고 하는 것은 아님을 주지시키고자 한다.
각 청구항에 있어서, 각각의 종속항은, 선행 청구항이 해당 청구항 용어 또는 구성요소에 대해 적절한 선행 사건을 제공하는 한, 독립항과 각각의 모든 청구항에 대한 선행 종속항 모두에 종속될 수 있다.

Claims (28)

  1. 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서,
    감광성 유리 기판 상에 하나 이상의 구조를 형성하는 하나 이상의 구조를 포함하는 설계 레이아웃을 차폐하는 단계;
    상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계;
    상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계;
    상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계;
    상기 유리-결정질 기판을 에칭액으로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 전기 전도 소자를 갖는 하나 이상의 전송 선로 구조를 형성하는 단계;
    상기 감광성 유리 기판을 전부 활성화 에너지원에 플러드 노출하는 단계;
    상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계;
    하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계; 및
    상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서, 상기 설계 레이아웃 아래의 상기 기계적 지지체, 및 상기 하나 이상의 전기 전도성 소자는 저손실 탄젠트 기계적 및 열적 안정화 구조인, 방법.
  3. 제1항에 있어서, 상기 세라믹 기판은 세라믹화 기판으로 추가로 정의되는, 방법.
  4. 제1항에 있어서, 상기 세라믹 기판의 열팽창 계수는 7.2를 초과하거나, 7.4, 7.5, 8.0, 8.5, 9.0, 9.5, 10, 10.4이거나, 10.5 미만이거나, 7.5 내지 10인, 방법.
  5. 제1항에 있어서, 상기 하나 이상의 전기 전도 소자는 수동형 또는 능동형 디바이스를 연결하여 전기 회로를 형성하는, 방법.
  6. 제1항에 있어서, 상기 기판을 이의 유리 전이 온도 (Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 증가시키는, 방법.
  7. 제1항에 있어서, 상기 에칭 단계는, 금속 또는 산화물로 충전될 때 도체가 하나 이상의 전기 전도성 선로 또는 채널을 형성하는 하나 이상의 기능(features)을 형성하고, 여기서, 상기 구조는 하나 이상의 DC, RF, 밀리미터 파 (mm 파) 및 테라헤르츠 주파수 전기 디바이스에 연결되는, 방법.
  8. 제1항에 있어서, 상기 금속은 표면, 매립된 접촉, 블라인드 비아, 유리 비아, 직선 접촉, 직사각형 접촉, 다각형 접촉, 또는 원형 접촉을 통해 상기 회로군에 연결되는, 방법.
  9. 제1항에 있어서, 상기 감광성 유리 기판은, 실리카 60 내지 76중량%; K2O과 Na2O의 조합 6중량% 내지 16중량%와 함께 K2O 적어도 3중량%; Ag2O과 Au2O로 이루어진 군으로부터 선택된 적어도 하나의 산화물 0.003 내지 1중량%; Cu2O 0.003 내지 2중량%; B2O3 0.75중량% 내지 7중량%, 및 Al2O3 6 내지 7중량%; B2O3와의 조합으로; 및 13중량%를 초과하지 않는 Al2O3; Li2O 8 내지 15중량%; 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판인, 방법.
  10. 제1항에 있어서, 상기 감광성 유리 기판은, 실리카 35 내지 76중량%, K2O 3 내지 16중량%, Ag2O 0.003 내지 1중량%, Li2O 8 내지 15중량%, 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판인, 방법.
  11. 제1항에 있어서, 상기 감광성 유리 기판은, Sb2O3 또는 As2O3 적어도 0.1중량%를 포함하는 광-정의형 유리 기판; Au2O 0.003 내지 1중량%를 포함하는 광-정의형 유리 기판; CaO, ZnO, PbO, MgO, SrO 및 BaO로 이루어진 군으로부터 선택된 산화물 1 내지 18중량%를 포함하는 광-정의형 유리 기판 중 적어도 하나이며; 임의로, 노출 부분 대 비노출 부분의 이방성-에칭 비율은 10-20:1; 21-29:1; 30-45:1; 20-40:1; 41-45:1; 및 30-50:1 중 적어도 하나인, 방법.
  12. 제1항에 있어서, 상기 감광성 유리 기판은, 실리카, 산화리튬, 산화알루미늄, 또는 산화세륨 중 적어도 하나를 포함하는 감광성 유리 세라믹 복합체 기판인, 방법.
  13. 제1항에 있어서, 상기 RF 전송 선로 디바이스는 30Ghz에서 0.7dB/cm 미만의 손실을 갖는, 방법.
  14. 제1항에 있어서, 하나 이상의 RF 기계적으로 및 열적으로 안정화된 PCB를 형성하는 단계를 추가로 포함하는, 방법.
  15. 기계적으로 및 열적으로 안정화된 고온 인쇄 회로판 (PCB)의 제조 방법으로서,
    설계 레이아웃으로 사전에 차폐된 상기 감광성 유리 기판의 적어도 한 부분을 활성화 에너지원에 노출시키는 단계;
    상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하는 단계;
    상기 감광성 유리 기판을 냉각시켜 상기 노출된 유리의 적어도 일부를 유리-결정질 기판으로 변형시키는 단계;
    상기 유리-결정질 기판을 에칭제로 에칭하여, 하나 이상의 트랜치, 및 상기 설계 레이아웃 아래의 기계적 지지체, 및 하나 이상의 전기 전도 소자를 형성하는 단계;
    상기 감광성 유리 기판을 전부 활성화 에너지원에 노출시키는 단계;
    상기 감광성 유리 기판을 이의 유리 전이 온도 이상으로 적어도 10분 동안 가열하여 세라믹 기판을 형성하는 단계;
    하나 이상의 금속 또는 금속성 매체를 인쇄 또는 증착하여, 상기 하나 이상의 전기 전도 소자, 하나 이상의 충전된 비아, 접지면, 및 하나 이상의 입출력 채널을 형성하는 단계; 및
    상기 하나 이상의 전기 전도성 소자, 충전된 비아, 또는 접지면 (여기서, 상기 금속은 회로군에 연결된다), 및 상기 전기 전도성 소자들 중 적어도 하나 상에, 능동형 소자와 수동형 소자의 조합을 배치하는 단계
    를 포함하는, 방법.
  16. 제15항에 있어서, 상기 설계 레이아웃 아래의 상기 기계적 지지체, 및 상기 하나 이상의 전기 전도성 소자는 저손실 탄젠트 기계적 및 열적 안정화 구조인, 방법.
  17. 제15항에 있어서, 상기 세라믹 기판은 완전한 세라믹화 기판으로 추가로 정의되는, 방법.
  18. 제15항에 있어서, 상기 기판을 이의 유리 전이 온도 (Tg) 이상으로 가열하는 단계는 상기 기판의 Tg를 증가시키기 위해 하나 이상의 공정 주기 동안 적용되며, 여기서, 각각의 공정 주기는 상기 Tg를 최소 50℃에서 최대 650℃까지 증가시키는, 방법.
  19. 제15항에 있어서, 상기 세라믹 기판의 열팽창 계수는 7.2를 초과하거나, 7.4, 7.5, 8.0, 8.5, 9.0, 9.5, 10, 10.4이거나, 10.5 미만이거나, 7.5 내지 10인, 방법.
  20. 제15항에 있어서, 상기 하나 이상의 전기 전도성 소자는 수동형 또는 능동형 디바이스를 연결하여 전기 회로를 형성하는, 방법.
  21. 제15항에 있어서, 상기 에칭 단계는, 금속 또는 산화물로 충전될 때 도체가 하나 이상의 전기 전도성 선로 또는 채널을 형성하는 하나 이상의 기능을 형성하고, 여기서, 상기 구조는 하나 이상의 DC, RF, 밀리미터 파 (mm 파) 및 테라헤르츠 주파수 전기 디바이스에 연결되는, 방법.
  22. 제15항에 있어서, 상기 금속은 표면, 매립된 접촉, 블라인드 비아, 유리 비아, 직선 접촉, 직사각형 접촉, 다각형 접촉, 또는 원형 접촉을 통해 상기 회로군에 연결되는, 방법.
  23. 제15항에 있어서, 상기 감광성 유리 기판은, 실리카 60 내지 76중량%; K2O과 Na2O의 조합 6중량% 내지 16중량%와 함께 K2O 적어도 3중량%; Ag2O과 Au2O로 이루어진 군으로부터 선택된 적어도 하나의 산화물 0.003 내지 1중량%; Cu2O 0.003 내지 2중량%; B2O3 0.75중량% 내지 7중량%, 및 Al2O3 6 내지 7중량%; B2O3와의 조합으로; 및 13중량%를 초과하지 않는 Al2O3; Li2O 8 내지 15중량%; 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판인, 방법.
  24. 제15항에 있어서, 상기 감광성 유리 기판은, 실리카 35 내지 76중량%, K2O 3 내지 16중량%, Ag2O 0.003 내지 1중량%, Li2O 8 내지 15중량%, 및 CeO2 0.001 내지 0.1중량%로 이루어진 조성물을 포함하는 유리 기판인, 방법.
  25. 제15항에 있어서, 상기 감광성 유리 기판은, Sb2O3 또는 As2O3 적어도 0.1중량%를 포함하는 광-정의형 유리 기판; Au2O 0.003 내지 1중량%를 포함하는 광-정의형 유리 기판; CaO, ZnO, PbO, MgO, SrO 및 BaO로 이루어진 군으로부터 선택된 산화물 1 내지 18중량%를 포함하는 광-정의형 유리 기판 중 적어도 하나이며; 임의로, 노출 부분 대 비노출 부분의 이방성-에칭 비율은 10-20:1; 21-29:1; 30-45:1; 20-40:1; 41-45:1; 및 30-50:1 중 적어도 하나인, 방법.
  26. 제15항에 있어서, 상기 감광성 유리 기판은, 실리카, 산화리튬, 산화알루미늄, 또는 산화세륨 중 적어도 하나를 포함하는 감광성 유리 세라믹 복합체 기판인, 방법.
  27. 제15항에 있어서, 상기 RF 전송 선로 디바이스는 30Ghz에서 0.7dB/cm 미만의 손실을 갖는, 방법.
  28. 제15항에 있어서, 하나 이상의 RF 기계적으로 및 열적으로 안정화된 PCB를 형성하는 단계를 추가로 포함하는, 방법.
KR1020227016113A 2019-10-14 2020-10-06 고온 인쇄 회로판 기판 KR20220079672A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962914668P 2019-10-14 2019-10-14
US62/914,668 2019-10-14
PCT/US2020/054394 WO2021076355A1 (en) 2019-10-14 2020-10-06 High temperature printed circuit board substrate

Publications (1)

Publication Number Publication Date
KR20220079672A true KR20220079672A (ko) 2022-06-13

Family

ID=75538397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227016113A KR20220079672A (ko) 2019-10-14 2020-10-06 고온 인쇄 회로판 기판

Country Status (6)

Country Link
US (1) US20220377904A1 (ko)
EP (1) EP4046187A4 (ko)
JP (1) JP2022553186A (ko)
KR (1) KR20220079672A (ko)
CA (1) CA3156811A1 (ko)
WO (1) WO2021076355A1 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL69675C (ko) * 1943-12-08
BE493137A (ko) * 1949-01-07
JPH1038920A (ja) * 1996-07-29 1998-02-13 Sankyo Seiki Mfg Co Ltd プローブユニット
JP4109737B2 (ja) * 1997-12-05 2008-07-02 株式会社東芝 回路基板の製造方法及び回路基板の製造装置
EP1667510B1 (en) * 2003-09-09 2013-11-06 Hoya Corporation Method for manufacturing double-sided printed glass board
US8709702B2 (en) * 2010-02-10 2014-04-29 3D Glass Solutions Methods to fabricate a photoactive substrate suitable for microfabrication
US20150277047A1 (en) * 2012-09-12 2015-10-01 Life Bioscience, Inc. Methods of fabricating photoactive substrates suitable for electromagnetic transmission and filtering applications
KR101940981B1 (ko) * 2014-05-05 2019-01-23 3디 글래스 솔루션즈 인코포레이티드 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판
US9635757B1 (en) * 2016-08-11 2017-04-25 Unimicron Technology Corp. Circuit board and manufacturing method thereof
EP3616254B1 (en) * 2017-04-28 2023-06-14 3D Glass Solutions, Inc. Rf circulator
CA3067812C (en) * 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
US10854946B2 (en) * 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
CA3082624C (en) * 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits

Also Published As

Publication number Publication date
US20220377904A1 (en) 2022-11-24
JP2022553186A (ja) 2022-12-22
EP4046187A1 (en) 2022-08-24
CA3156811A1 (en) 2021-04-22
WO2021076355A1 (en) 2021-04-22
EP4046187A4 (en) 2022-12-07

Similar Documents

Publication Publication Date Title
CA3084818C (en) Coupled transmission line resonate rf filter
CA3082624C (en) Impedance matching conductive structure for high efficiency rf circuits
CA3071138C (en) Low insertion loss rf transmission line
KR20220079672A (ko) 고온 인쇄 회로판 기판
KR20210147040A (ko) 유리 기반의 빈 기판 집적 도파관 디바이스
WO2021211855A1 (en) Broadband inductor
JPWO2021076355A5 (ko)