KR20220079454A - 표시 패널, 정보 처리 장치, 표시 패널의 제조 방법 - Google Patents

표시 패널, 정보 처리 장치, 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR20220079454A
KR20220079454A KR1020210168904A KR20210168904A KR20220079454A KR 20220079454 A KR20220079454 A KR 20220079454A KR 1020210168904 A KR1020210168904 A KR 1020210168904A KR 20210168904 A KR20210168904 A KR 20210168904A KR 20220079454 A KR20220079454 A KR 20220079454A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
emitting device
unit
Prior art date
Application number
KR1020210168904A
Other languages
English (en)
Inventor
노부하루 오사와
사토시 세오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220079454A publication Critical patent/KR20220079454A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/865Intermediate layers comprising a mixture of materials of the adjoining active layers
    • H01L51/5012
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H01L27/3206
    • H01L51/5004
    • H01L51/5008
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers
    • H10K50/165Electron transporting layers comprising dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers
    • H10K50/166Electron transporting layers comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/20Delayed fluorescence emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00Properties of the organic materials covered by group H10K85/00
    • H10K2101/40Interrelation of parameters between multiple constituent active layers or sublayers, e.g. HOMO values in adjacent layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • H10K50/155Hole transporting layers comprising dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/32Stacked devices having two or more layers, each emitting at different wavelengths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널, 정보 처리 장치, 표시 패널의 제조 방법을 제공한다.
제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽을 가지는 표시 패널이고, 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 가지고, 제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지고, 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 1 유기 화합물을 비공유 전자쌍을 가지고, 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족이다. 또한, 제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 가지고, 제 2 층은 제 4 전극과 제 3 전극 사이에 끼워지고, 제 2 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 2 층은 제 1 층과의 사이에 제 1 간극(間隙)을 가진다. 격벽은 제 1 개구부 및 제 2 개구부를 가지고, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극과 중첩된다.

Description

표시 패널, 정보 처리 장치, 표시 패널의 제조 방법{DISPLAY PANEL, DATA PROCESSING DEVICE, AND METHOD FOR MANUFACTURING DISPLAY PANEL}
본 발명의 일 형태는 표시 패널, 표시 패널의 제조 방법, 정보 처리 장치, 또는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태가 속하는 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서 본 명세서에서 개시하는 본 발명의 일 형태가 속하는 기술분야의 더 구체적인 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
파인 메탈 마스크를 사용하지 않고 발광층을 형성할 수 있는 유기 EL 디스플레이의 제조 방법이 알려져 있다. 일례로서는, 절연 기판의 위쪽에 형성된 제 1 화소 전극 및 제 2 화소 전극을 포함한 전극 어레이의 위쪽에 호스트 재료와 도펀트 재료의 혼합물을 포함한 제 1 루미네선스성 유기 재료를 퇴적시킴으로써, 전극 어레이를 포함하는 표시 영역에 걸쳐 형성된 연속적인 막으로서 제 1 발광층을 형성하는 공정과, 제 1 발광층 중 제 1 화소 전극의 위쪽에 위치하는 부분에 자외광을 조사하지 않고 제 1 발광층 중 제 2 화소 전극의 위쪽에 위치하는 부분에 자외광을 조사하는 공정과, 제 1 발광층 위에 호스트 재료와 도펀트 재료의 혼합물을 포함하며 제 1 루미네선스성 유기 재료와 상이한 제 2 루미네선스성 유기 재료를 퇴적시킴으로써, 표시 영역에 걸쳐 형성된 연속적인 막으로서 제 2 발광층을 형성하는 공정과, 제 2 발광층의 위쪽에 대향 전극을 형성하는 공정을 포함하는 유기 EL 디스플레이의 제조 방법이 있다(특허문헌 1).
또한, 음극과 발광층 사이에 전자 주입층을 가지고, 상기 전자 주입층은 전이 금속과 비공유 전자쌍을 가지는 유기 화합물의 혼합막이고, 전이 금속 원자와 상기 유기 화합물은 반점유 궤도(SOMO: Singly Occupied Molecular Orbital)를 형성하는 발광 디바이스가 알려져 있다(특허문헌 2).
또한, 음극과 발광층 사이에 전자 주입층을 가지고, 상기 전자 주입층은 금속과, 3 자리 또는 4 자리에서 상기 금속과 상보적으로 작용하는 기능을 가지는 유기 화합물의 혼합막이고, 금속 원자와 상기 유기 화합물은 SOMO를 형성하는 발광 디바이스이고, 구동 전압이 낮고, 신뢰성이 양호한 발광 디바이스가 알려져 있다(특허문헌 3).
일본 공개특허공보 특개2012-160473호 일본 공개특허공보 특개2018-201012호 국제 공개 공보 WO2019/123190호 팜플렛
본 발명의 일 형태는 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공하는 것을 과제의 하나로 한다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널의 제조 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공하는 것을 과제의 하나로 한다. 또는, 신규 표시 패널, 신규 표시 패널의 제조 방법, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽(절연성을 가지는 스페이서)을 가지는 표시 패널이다.
제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 가진다. 제 2 전극은 제 1 전극과 중첩되고, 제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지는 영역을 가진다.
제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 1 유기 화합물은 비공유 전자쌍을 가지고, 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족이다.
제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 가진다. 제 4 전극은 제 3 전극과 중첩되고, 제 2 층은 제 4 전극과 제 3 전극 사이에 끼워지는 영역을 가진다.
제 2 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 2 층은 제 1 층과의 사이에 제 1 간극(間隙)을 가진다.
격벽은 제 1 개구부 및 제 2 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 제 2 개구부는 제 3 전극과 중첩된다. 또한, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극과 중첩된다.
(2) 또한, 본 발명의 일 형태는 제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽을 가지는 표시 패널이다.
제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 가진다. 제 2 전극은 제 1 전극과 중첩되고, 제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지는 영역을 가진다.
제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 1 유기 화합물과 제 1 금속은 SOMO를 형성한다. 또한, 제 1 유기 화합물은 비공유 전자쌍을 가지고, 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족이다.
제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 가진다. 제 4 전극은 제 3 전극과 중첩되고, 제 2 층은 제 4 전극과 제 3 전극 사이에 끼워지는 영역을 가진다.
제 2 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 2 층은 제 1 층과의 사이에 제 1 간극을 가진다.
격벽은 제 1 개구부 및 제 2 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 제 2 개구부는 제 3 전극과 중첩된다. 또한, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극과 중첩된다.
(3) 또한, 본 발명의 일 형태는 제 1 발광 디바이스가 제 1 유닛 및 제 3 층을 가지는 상기 표시 패널이다.
제 1 유닛은 제 1 층과 제 1 전극 사이에 끼워지는 영역을 가지고, 제 3 층은 제 1 유닛과 제 1 전극 사이에 끼워지는 영역을 가진다.
제 3 층은 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함하고, 제 3 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
또한 제 2 발광 디바이스는 제 2 유닛 및 제 4 층을 가지고, 제 2 유닛은 제 2 층과 제 3 전극 사이에 끼워지는 영역을 가진다.
제 4 층은 제 2 유닛과 제 3 전극 사이에 끼워지는 영역을 가지고, 제 4 층은 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함한다. 또한, 제 4 층과 제 3 층 사이에 제 2 간극이 있고, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 2 간극과 중첩된다.
(4) 또한, 본 발명의 일 형태는 제 1 발광 디바이스가 제 3 유닛 및 제 1 중간층을 가지는 상기 표시 패널이다.
제 3 유닛은 제 2 전극과 제 1 유닛 사이에 끼워지는 영역을 가지고, 제 1 중간층은 제 3 유닛과 제 1 유닛 사이에 끼워지는 영역을 가진다.
제 1 중간층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고, 제 1 중간층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
제 2 발광 디바이스는 제 4 유닛 및 제 2 중간층을 가진다. 제 4 유닛은 제 4 전극과 제 2 유닛 사이에 끼워지는 영역을 가지고, 제 2 중간층은 제 4 유닛과 제 2 유닛 사이에 끼워지는 영역을 가진다.
제 2 중간층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고, 제 2 중간층은 제 1 중간층과의 사이에 제 3 간극을 가진다. 또한, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 3 간극과 중첩된다.
(5) 또한 본 발명의 일 형태는 제 1 발광 디바이스가 제 5 층을 가지는 상기 표시 패널이다.
제 5 층은 제 1 중간층과 제 1 유닛 사이에 끼워지는 영역을 가지고, 제 5 층은 제 2 유기 화합물 및 제 2 금속을 포함한다. 또한, 제 2 유기 화합물은 비공유 전자쌍을 가지고, 제 2 금속은 5족, 7족, 9족, 11족, 또는 13족이다.
제 2 발광 디바이스는 제 6 층을 가지고, 제 6 층은 제 2 중간층과 제 2 유닛 사이에 끼워지는 영역을 가지고, 제 6 층은 제 2 유기 화합물 및 제 2 금속을 포함한다. 또한, 제 6 층은 제 5 층과의 사이에 제 4 간극을 가지고, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 4 간극과 중첩된다.
이에 의하여, 예를 들어 발광 디바이스에 알칼리 금속을 사용하지 않고 표시 패널의 구동 전압을 억제할 수 있다. 또한, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 제 1 중간층 및 제 2 중간층을 통하여 제 1 전극과 제 4 전극 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 제 1 중간층 및 제 2 중간층을 통하여 제 3 전극과 제 2 전극 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 제 1 발광 디바이스와 제 2 발광 디바이스 사이에 생기는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(6) 또한, 본 발명의 일 형태는 제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽을 가지는 표시 패널이다.
제 1 발광 디바이스는 제 1 전극, 제 2 전극, 제 1 층, 및 제 2 층을 가진다. 또한, 제 2 전극은 제 1 전극과 중첩된다.
제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지는 영역을 가지고, 제 1 층은 제 1 유기 화합물과 제 1 금속을 포함한다. 또한, 제 1 유기 화합물은 비공유 전자쌍을 가지고, 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족이다.
제 2 층은 제 2 전극과 제 1 층 사이에 끼워지는 영역을 가지고, 제 2 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함한다. 또한, 제 2 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
제 2 발광 디바이스는 제 3 전극, 제 3 층, 및 제 4 층을 가진다. 또한, 제 4 층은 제 2 전극과 제 3 전극 사이에 끼워지는 영역을 가진다.
제 3 층은 제 4 층과 제 3 전극 사이에 끼워지는 영역을 가지고, 제 3 층은 제 1 유기 화합물 및 제 1 금속을 포함한다. 또한, 제 3 층은 제 1 층과의 사이에 제 1 간극을 가진다.
제 4 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고, 제 4 층은 제 2 층과의 사이에 제 2 간극을 가진다.
격벽은 제 1 개구부 및 제 2 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 제 2 개구부는 제 3 전극과 중첩된다. 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극 및 제 2 간극과 중첩된다.
(7) 또한, 본 발명의 일 형태는 제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽을 가지는 표시 패널이다.
제 1 발광 디바이스는 제 1 전극, 제 2 전극, 제 1 층, 및 제 2 층을 가진다. 또한, 제 2 전극은 제 1 전극과 중첩된다.
제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지는 영역을 가지고, 제 1 층은 제 1 유기 화합물과 제 1 금속을 포함한다. 또한, 제 1 유기 화합물과 제 1 금속은 SOMO를 형성한다.
제 2 층은 제 2 전극과 제 1 층 사이에 끼워지는 영역을 가지고, 제 2 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함한다. 또한, 제 2 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
제 2 발광 디바이스는 제 3 전극, 제 3 층, 및 제 4 층을 가진다. 또한, 제 4 층은 제 2 전극과 제 3 전극 사이에 끼워지는 영역을 가진다.
제 3 층은 제 4 층과 제 3 전극 사이에 끼워지는 영역을 가지고, 제 3 층은 제 1 유기 화합물 및 제 1 금속을 포함한다. 또한, 제 3 층은 제 1 층과의 사이에 제 1 간극을 가진다.
제 4 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고, 제 4 층은 제 2 층과의 사이에 제 2 간극을 가진다.
격벽은 제 1 개구부 및 제 2 개구부를 가지고, 제 1 개구부는 제 1 전극과 중첩되고, 제 2 개구부는 제 3 전극과 중첩된다. 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극 및 제 2 간극과 중첩된다.
(8) 또한, 본 발명의 일 형태는 제 1 발광 디바이스가 제 5 층을 가지는 상기 표시 패널이다.
제 5 층은 제 1 영역 및 제 2 영역을 가지고, 제 1 영역은 제 2 전극과 제 2 층 사이에 끼워지고, 제 2 영역은 제 2 전극과 제 4 층 사이에 끼워진다. 또한, 제 5 층은 제 3 정공 수송성을 가지는 재료를 포함한다.
(9) 또한, 본 발명의 일 형태는 SOMO의 에너지 준위가 제 1 유기 화합물의 최저 비점유 궤도(LUMO: Lowest Unoccupied Molecular Orbital)의 에너지 준위와 비교하여 -1.5eV 이상 0eV 미만의 범위에 있는 상기 표시 패널이다.
(10) 또한, 본 발명의 일 형태는 상기 제 1 층에 포함되는 알칼리 금속의 농도가 제 1 층에 포함되는 제 1 금속의 농도보다 낮은 상기 표시 패널이다.
(11) 또한, 본 발명의 일 형태는 상기 제 1 유기 화합물이 전자 부족형 헤테로 방향족 고리를 가지고, 제 1 금속이 은인 상기 표시 패널이다.
이에 의하여, 예를 들어 발광 디바이스에 알칼리 금속을 사용하지 않고 표시 패널의 구동 전압을 억제할 수 있다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(12) 또한, 본 발명의 일 형태는 상기 제 2 정공 수송성을 가지는 재료가 방향족 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리를 가지는 유기 화합물이고, 제 2 억셉터성을 가지는 물질이 전이 금속 산화물, 혹은 플루오린 또는 사이아노기를 포함하는 유기 화합물인, 상기 표시 패널이다.
이에 의하여, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 또한, 에칭 공정에 의하여 발광 디바이스의 특성이 변화되는 것을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
(13) 또한 본 발명의 일 형태는 절연막을 가지는 상기 표시 패널이다.
절연막은 제 1 간극을 채우고, 절연막은 제 1 유닛과 제 2 유닛 사이를 채운다.
(14) 또한, 본 발명의 일 형태는 제 1 착색층과 제 2 착색층을 가지는 상기 표시 패널이다.
제 1 발광 디바이스는 백색광을 사출하고, 제 2 발광 디바이스는 백색광을 사출한다.
제 1 착색층은 제 1 발광 디바이스와 중첩되고, 제 2 착색층은 제 2 발광 디바이스와 중첩되고, 제 2 착색층은 제 1 착색층과 상이한 색의 광을 투과시킨다.
(15) 또한, 본 발명의 일 형태는 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 중 하나 이상과, 상기 표시 패널을 포함하는 정보 처리 장치이다.
(16) 또한, 본 발명의 일 형태는 다음의 제 1 단계 내지 제 12 단계를 가지는 표시 패널의 제조 방법이다.
제 1 단계에 있어서 제 1 전극 및 제 2 전극을 형성한다.
제 2 단계에 있어서 제 1 전극과 제 2 전극 사이에 격벽을 형성한다.
제 3 단계에 있어서, 제 1 전극 및 제 2 전극 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 제 1 층을 형성한다.
제 4 단계에 있어서, 제 1 층 위에 제 1 유닛을 형성한다.
제 5 단계에 있어서, 제 1 유닛 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 제 2 층을 형성한다.
제 6 단계에 있어서, 제 2 층 위에 제 1 도전막을 형성한다.
제 7 단계에 있어서, 포토에칭법을 사용하여 제 2 전극 위의 제 1 층, 제 1 유닛, 제 2 층, 및 제 1 도전막을 제거하여 제 1 발광 디바이스를 형성한다.
제 8 단계에 있어서, 제 1 발광 디바이스 및 제 2 전극 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 제 3 층을 형성한다.
제 9 단계에 있어서, 제 3 층 위에 제 2 유닛을 형성한다.
제 10 단계에 있어서, 제 2 유닛 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 제 4 층을 형성한다.
제 11 단계에 있어서, 제 4 층 위에 제 2 도전막을 형성한다.
제 12 단계에 있어서, 포토에칭법을 사용하여 제 1 발광 디바이스 위의 제 3 층, 제 2 유닛, 제 4 층, 및 제 2 도전막을 제거하여 제 1 발광 디바이스 및 제 2 발광 디바이스를 형성한다.
(17) 또한, 본 발명의 일 형태는 다음의 제 1 단계 내지 제 10 단계를 가지는 표시 패널의 제조 방법이다.
제 1 단계에 있어서 제 1 전극 및 제 2 전극을 형성한다.
제 2 단계에 있어서 제 1 전극 및 제 2 전극 사이에 격벽을 형성한다.
제 3 단계에 있어서, 제 1 전극 및 제 2 전극 위에 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함하는 제 1 층을 형성한다.
제 4 단계에 있어서, 제 1 층 위에 제 1 유닛을 형성한다.
제 5 단계에 있어서, 제 1 유닛 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 제 2 층을 형성한다.
제 6 단계에 있어서, 제 2 층 위에 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하는 제 3 층을 형성한다.
제 7 단계에 있어서, 제 3 층 위에 제 2 유닛을 형성한다.
제 8 단계에 있어서, 제 2 유닛 위에 제 2 유기 화합물 및 제 2 금속을 포함하는 제 4 층을 형성한다.
제 9 단계에 있어서, 제 4 층 위에 도전막을 형성한다.
제 10 단계에 있어서, 포토에칭법을 사용하여 격벽 위의 제 1 층, 제 1 유닛, 제 2 층, 제 3 층, 제 2 유닛, 제 4 층, 및 도전막을 제거하여 제 1 발광 디바이스 및 제 2 발광 디바이스를 형성한다.
이에 의하여, 메탈 마스크를 사용하지 않고 복수의 발광 디바이스를 가지는 표시 패널을 제조할 수 있다. 또한, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널의 제조 방법을 제공할 수 있다.
본 명세서에 첨부한 도면에서는 구성 요소를 기능별로 분류하고 각각 독립된 블록으로 하여 블록도를 나타내었지만, 실제의 구성 요소를 기능별로 완전히 나누기는 어렵고, 하나의 구성 요소가 복수의 기능에 관련될 수도 있다.
본 명세서에서 트랜지스터가 가지는 소스와 드레인은 트랜지스터의 극성 및 각 단자에 공급되는 전위 레벨에 따라 그 호칭이 서로 바뀐다. 일반적으로, n채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 소스라고 불리고, 높은 전위가 공급되는 단자가 드레인이라고 불린다. 또한 p채널형 트랜지스터에서는 낮은 전위가 공급되는 단자가 드레인이라고 불리고, 높은 전위가 공급되는 단자가 소스라고 불린다. 본 명세서에서는 편의상 소스와 드레인이 고정되어 있는 것으로 가정하여 트랜지스터의 접속 관계를 설명하는 경우가 있지만, 실제로는 상술한 전위의 관계에 따라 소스와 드레인의 호칭이 서로 바뀐다.
본 명세서에서 트랜지스터의 소스란, 활성층으로서 기능하는 반도체막의 일부인 소스 영역, 또는 상기 반도체막에 접속된 소스 전극을 의미한다. 마찬가지로, 트랜지스터의 드레인이란, 상기 반도체막의 일부인 드레인 영역, 또는 상기 반도체막에 접속된 드레인 전극을 의미한다. 또한 게이트는 게이트 전극을 의미한다.
본 명세서에서 트랜지스터가 직렬로 접속되어 있는 상태란, 예를 들어 제 1 트랜지스터의 소스 및 드레인 중 한쪽만이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에만 접속되어 있는 상태를 의미한다. 또한 트랜지스터가 병렬로 접속되어 있는 상태란, 제 1 트랜지스터의 소스 및 드레인 중 한쪽이 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 접속되어 있는 상태를 의미한다.
본 명세서에서 접속이란, 전기적인 접속을 의미하며, 전류, 전압, 또는 전위를 공급할 수 있는 상태 또는 전송(傳送)할 수 있는 상태에 상당한다. 따라서, 접속되어 있는 상태란, 반드시 직접 접속되어 있는 상태를 의미하는 것은 아니며, 전류, 전압, 또는 전위를 공급할 수 있도록 또는 전송할 수 있도록 배선, 저항, 다이오드, 트랜지스터 등의 회로 소자를 통하여 간접적으로 접속되어 있는 상태도 그 범주에 포함한다.
본 명세서에서 회로도상 독립되어 있는 구성 요소들이 서로 접속되어 있는 경우이어도 실제로는 예를 들어 배선의 일부가 전극으로서 기능하는 경우 등, 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 본 명세서에서 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 중에서 트랜지스터의 제 1 전극 및 제 2 전극 중 한쪽이 소스 전극을 가리키고, 다른 쪽이 드레인 전극을 가리킨다.
본 발명의 일 형태에 따르면, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다. 또는, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널의 제조 방법을 제공할 수 있다. 또는, 편의성, 유용성, 또는 신뢰성이 우수한 신규 정보 처리 장치를 제공할 수 있다. 또는, 신규 표시 패널, 신규 표시 패널의 제조 방법, 신규 정보 처리 장치, 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 2는 실시형태에 따른 표시 패널의 화소를 설명하는 회로도이다.
도 3의 (A) 내지 (D)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 4의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 5의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 6의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 7은 도 6의 (A)의 일부를 설명하는 도면이다.
도 8은 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 9의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 10의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 11은 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 12의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 13의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 14는 도 13의 (A)의 일부를 설명하는 도면이다.
도 15는 실시형태에 따른 표시 패널의 화소를 설명하는 회로도이다.
도 16의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 17의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 18은 도 17의 (A)의 일부를 설명하는 도면이다.
도 19의 (A) 및 (B)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 20의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 21의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 22의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 23의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 24의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 25의 (A) 및 (B)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 26의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 27의 (A) 및 (B)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 28의 (A) 및 (B)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 29의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 30의 (A) 및 (B)는 실시형태에 따른 표시 패널의 제조 방법을 설명하는 도면이다.
도 31은 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 32의 (A) 및 (B)는 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 33의 (A) 내지 (E)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 34의 (A) 내지 (E)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 35의 (A) 및 (B)는 실시형태에 따른 정보 처리 장치의 구성을 설명하는 도면이다.
도 36은 실시예에 따른 발광 디바이스의 구성을 설명하는 단면도이다.
도 37은 실시예에 따른 발광 디바이스의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 38은 실시예에 따른 발광 디바이스의 휘도-전류 효율 특성을 설명하는 도면이다.
도 39는 실시예에 따른 발광 디바이스의 전압-휘도 특성을 설명하는 도면이다.
도 40은 실시예에 따른 발광 디바이스의 전압-전류 특성을 설명하는 도면이다.
도 41은 실시예에 따른 발광 디바이스의 휘도-외부 양자 효율 특성을 설명하는 도면이다. 또한 발광 디바이스의 배광 특성이 램버시안형인 것으로 가정하여, 정면에서 관측한 휘도 및 발광 스펙트럼으로부터 외부 양자 효율을 산출하였다.
도 42는 실시예에 따른 발광 디바이스의 발광 스펙트럼을 설명하는 도면이다.
도 43은 65℃, 습도 95%의 환경에서 48시간 저장한 전후의, 실시예에 따른 발광 디바이스의 발광 상태를 설명하는 광학 사진이다.
본 발명의 일 형태의 표시 패널은 제 1 발광 디바이스와, 제 2 발광 디바이스와, 격벽을 가진다. 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 가지고, 제 2 전극은 제 1 전극과 중첩되고, 제 1 층은 제 2 전극과 제 1 전극 사이에 끼워지는 영역을 가지고, 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 1 유기 화합물은 비공유 전자쌍을 가지고, 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족이다. 또한, 제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 가지고, 제 4 전극은 제 3 전극과 중첩되고, 제 2 층은 제 4 전극과 제 3 전극 사이에 끼워지는 영역을 가지고, 제 2 층은 제 1 유기 화합물 및 제 1 금속을 포함하고, 제 2 층은 제 1 층과의 사이에 제 1 간극을 가진다. 격벽은 제 1 개구부 및 제 2 개구부를 가지고, 격벽은 제 1 개구부와 제 2 개구부 사이에서 제 1 간극과 중첩된다.
이에 의하여, 예를 들어 발광 디바이스에 알칼리 금속을 사용하지 않고 표시 패널의 구동 전압을 억제할 수 있다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 쉽게 이해할 수 있다. 따라서 본 발명은 이하에 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한 이하에서 설명하는 발명의 구성에서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 패널의 구성에 대하여 도 1 내지 도 14를 참조하면서 설명한다.
도 1은 본 발명의 일 형태의 표시 패널의 구성을 설명하기 위한 상면도이다. 도 1의 (A)는 본 발명의 일 형태의 표시 패널을 설명하는 상면도이고, 도 1의 (B)는 표시 패널의 일부를 설명하는 상면도이다.
도 2는 본 발명의 일 형태의 표시 패널의 화소를 설명하는 도면이다.
도 3은 본 발명의 일 형태의 표시 패널의 구성을 설명하는 단면도이다. 도 3의 (A)는 도 1의 (A)에 나타낸 절단선 X1-X2, 절단선 X3-X4, 및 한 쌍의 화소(703(i, j))에 있어서의 단면을 설명하는 도면이다. 도 3의 (B)는 본 발명의 일 형태의 표시 패널에 사용할 수 있는 트랜지스터를 설명하는 도면이다. 도 3의 (C)는 도 1의 (B)에 나타낸 절단선 a-b에 있어서의 단면 및 본 발명의 일 형태의 표시 패널이 사출하는 광의 방향을 설명하는 단면도이고, 도 3의 (D)는 도 3의 (C)를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널이 사출하는 광의 방향을 설명하는 단면도이다.
도 4는 본 발명의 일 형태의 표시 패널의 구성을 설명하는 도면이다. 도 4의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 4의 (B)는 도 4의 (A)에 나타낸 화소의 사시도이고, 도 4의 (C)는 도 4의 (A)에 나타낸 화소의 상면도이다. 또한, 도 4의 (B) 및 (C)는 도면이 복잡해지는 것을 피하기 위하여 절연막을 생략한 도면이다.
도 5는 도 4를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 단면도이다. 도 5의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 5의 (B)는 도 5의 (A)에 나타낸 발광 디바이스(발광 소자라고도 함)의 구성을 설명하는 단면도이다.
도 6은 도 4 또는 도 5를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 도면이다. 도 6의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 6의 (B)는 도 6의 (A)에 나타낸 화소의 사시도이고, 도 6의 (C)는 도 6의 (A)에 나타낸 화소의 상면도이다. 또한, 도 6의 (B) 및 (C)는 도면이 복잡해지는 것을 피하기 위하여 절연막을 생략한 도면이다.
도 7은 도 6을 사용하여 설명하는 본 발명의 일 형태의 표시 패널의 일부를 설명하는 도면이다.
도 8은 도 4 내지 도 7을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 단면도이다.
도 9는 도 4 내지 도 8을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 단면도이다. 도 9의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 9의 (B)는 도 9의 (A)의 일부를 설명하는 도면이다.
도 10은 도 4 내지 도 9를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 단면도이다. 도 10의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 10의 (B)는 도 10의 (A)의 일부를 설명하는 도면이다.
도 11은 도 4 내지 도 10을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 단면도이다.
도 12는 도 4 내지 도 11을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 도면이다. 도 12의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 12의 (B)는 도 12의 (A)에 나타낸 화소의 상면도이다.
도 13은 도 4 내지 도 12를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 도면이다. 도 13의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 13의 (B)는 도 13의 (A)에 나타낸 화소의 상면도이다.
도 14는 도 13의 (A)를 사용하여 설명하는 본 발명의 일 형태의 표시 패널의 일부를 설명하는 도면이다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세(高精細) 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한, 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스(Metal Maskless)) 구조의 디바이스라고 부르는 경우가 있다.
또한, 본 명세서 등에서 각색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))로 발광층을 구분 형성하는 구조, 또는 발광층을 구분 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한, 본 명세서 등에서 백색광을 발할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한, 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써, 풀 컬러 표시의 발광 디바이스로 할 수 있다.
또한, 발광 디바이스는 싱글 구조와 탠덤 구조로 대별할 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 가지고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 2개 이상의 발광층 각각의 발광이 보색의 관계가 되도록 발광층을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색이 보색의 관계가 되도록 함으로써, 발광 디바이스 전체로서 백색 발광하는 구성을 얻을 수 있다. 또한, 발광층을 3개 이상 가지는 발광 디바이스의 경우도 마찬가지이다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 가지고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 복수의 발광 유닛의 발광층으로부터의 광을 합쳐서 백색 발광을 얻을 수 있는 구성으로 하면 좋다. 또한 백색 발광을 얻을 수 있는 구성은 싱글 구조의 구성과 마찬가지이다. 또한, 탠덤 구조의 디바이스에 있어서 복수의 발광 유닛 사이에는 전하 발생층 등의 중간층을 제공하는 것이 적합하다.
또한, 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교하면, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 억제하고자 하는 디바이스의 경우에는, SBS 구조의 발광 디바이스를 사용하는 것이 적합하다. 한편, 백색 발광 디바이스는 제조 공정이 SBS 구조의 발광 디바이스보다 간단하기 때문에, 제조 비용을 절감할 수 있거나, 또는 제조 수율을 높일 수 있어 바람직하다.
또한, 본 명세서에서 값이 1 이상의 정수(整數)인 변수를 부호에 사용하는 경우가 있다. 예를 들어, 값이 1 이상의 정수인 변수 p를 포함하는 (p)를 최대 p개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다. 또한, 예를 들어 값이 1 이상의 정수인 변수 m 및 변수 n을 포함하는 (m, n)을 최대 mХn개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다.
<표시 패널(700)의 구성예 1>
표시 패널(700)은 표시 영역(231)을 가지고, 표시 영역(231)은 한 쌍의 화소(703(i, j))를 가진다(도 1의 (A) 참조). 또한, 한 쌍의 화소(703(i, j))에 인접한 한 쌍의 화소(703(i+1, j))를 가진다(도 1의 (B) 참조).
<<화소(703(i, j))의 구성예>>
복수의 화소를 화소(703(i, j))에 사용할 수 있다(도 1의 (B) 참조). 예를 들어, 색상이 서로 상이한 색을 표시하는 복수의 화소를 사용할 수 있다. 또한, 복수의 화소의 각각을 부화소로 바꿔 말할 수 있다. 또는, 복수의 부화소를 통틀어 화소로 바꿔 말할 수 있다.
이로써, 상기 복수의 화소가 표시하는 색을 가법 혼색 또는 감법 혼색할 수 있다. 또는, 각각의 화소에서는 표시할 수 없는 색상의 색을 표시할 수 있다.
구체적으로는, 청색을 표시하는 화소(702B(i, j)), 녹색을 표시하는 화소(702G(i, j)), 및 적색을 표시하는 화소(702R(i, j))를 화소(703(i, j))에 사용할 수 있다.
또한, 상기 조합에 더하여 예를 들어 백색 등을 표시하는 화소를 화소(703(i, j))에 사용할 수 있다. 또한, 시안을 표시하는 화소, 마젠타를 표시하는 화소, 및 황색을 표시하는 화소를 화소(703(i, j))에 사용할 수 있다.
또한, 상기 조합에 더하여 예를 들어 적외선을 사출하는 화소를 화소(703(i, j))에 사용할 수 있다. 구체적으로는, 650nm 이상 1000nm 이하의 파장을 가지는 광을 포함하는 광을 사출하는 화소를 화소(703(i, j))에 사용할 수 있다.
<표시 패널(700)의 구성예 2>
본 실시형태에서 설명하는 표시 패널은 구동 회로(GD)와, 구동 회로(SD)를 가진다(도 1의 (A) 및 도 3의 (A) 참조). 또한, 단자(519B)를 가진다. 단자(519B)는 예를 들어 플렉시블 프린트 회로(FPC1)와 전기적으로 접속될 수 있다.
<<구동 회로(GD)의 구성예>>
구동 회로(GD)는 제 1 선택 신호 및 제 2 선택 신호를 공급하는 기능을 가진다. 예를 들어, 구동 회로(GD)는 도전막(G1(i))과 전기적으로 접속되고 제 1 선택 신호를 공급하고, 도전막(G2(i))과 전기적으로 접속되고 제 2 선택 신호를 공급한다(도 2 참조).
<<구동 회로(SD)의 구성예>>
구동 회로(SD)는 화상 신호 및 제어 신호를 공급하는 기능을 가지고, 제어 신호는 제 1 레벨 및 제 2 레벨을 포함한다. 예를 들어, 구동 회로(SD)는 도전막(S1g(j))과 전기적으로 접속되고 화상 신호를 공급하고, 도전막(S2g(j))과 전기적으로 접속되고 제어 신호를 공급한다.
<표시 패널(700)의 구성예 3>
표시 패널(700)은 기재(510), 기재(770), 및 기능층(520)을 가진다(도 3의 (A) 참조). 기능층(520)은 기재(770)와 기재(510) 사이에 끼워진다. 또한, 표시 패널(700)은 절연막(705)을 가지고, 절연막(705)은 기재(770) 및 기능층(520)을 접합하는 기능을 가진다.
기능층(520)은 화소 회로(530B(i, j)) 및 화소 회로(530G(i, j)), 그리고 구동 회로(GD)를 포함한다. 화소 회로(530B(i, j))는 개구부(591B)를 통하여 발광 디바이스(550B(i, j))와 전기적으로 접속되고, 화소 회로(530G(i, j))는 개구부(591G)를 통하여 발광 디바이스(550G(i, j))와 전기적으로 접속된다.
또한, 표시 패널은 기재(770)를 통하여 정보를 표시한다(도 3의 (C) 참조). 바꿔 말하면, 발광 디바이스(550B(i, j))는 기능층(520)이 배치되어 있지 않은 방향으로 광을 사출한다. 또한, 발광 디바이스(550B(i, j))를 톱 이미션형 발광 디바이스라고 할 수 있다.
또한, 매트릭스상으로 터치 센서를 가지는 기재를 기재(770)로서 사용할 수 있다. 예를 들어, 정전 용량 방식의 터치 센서 또는 광학식 터치 센서를 기재(770)에 사용할 수 있다. 이에 의하여, 본 발명의 일 형태의 표시 패널을 터치 패널로서 사용할 수 있다.
<표시 패널(700)의 구성예 4>
표시 패널(700)은 기재(510), 기재(770), 및 기능층(520)을 가진다(도 3의 (D) 참조). 또한, 도 3의 (D)를 사용하여 설명하는 표시 패널은 기재(510)를 통하여 표시하는 점이, 도 3의 (C)를 사용하여 설명하는 표시 패널과 상이하다. 바꿔 말하면, 발광 디바이스(550B(i, j))는 기능층(520)을 향하여 광을 사출한다. 또한, 기능층(520)은 화소 회로(530B(i, j)) 및 투광성을 가지는 영역(520T)을 가지고, 발광 디바이스(550B(i, j))는 화소 회로(530B(i, j))에 전기적으로 접속되고, 발광 디바이스(550B(i, j))는 투광성을 가지는 영역(520T)을 향하여 광을 사출한다. 또한, 발광 디바이스(550B(i, j))를 보텀 이미션형 발광 디바이스라고 할 수 있다.
<표시 패널(700)의 구성예 5>
표시 패널(700)은 화소(702G(i, j))와, 도전막(G1(i))과, 도전막(G2(i))과, 도전막(S1g(j))과, 도전막(S2g(j))과, 도전막(ANO)과, 도전막(VCOM2)을 가진다(도 1의 (A), (B), 및 도 2 참조).
예를 들어, 도전막(G1(i))은 제 1 선택 신호를 공급받고, 도전막(G2(i))은 제 2 선택 신호를 공급받고, 도전막(S1g(j))은 화상 신호를 공급받고, 도전막(S2g(j))은 제어 신호를 공급받는다.
화소(702G(i, j))는 화소 회로(530G(i, j)) 및 발광 디바이스(550G(i, j))를 가진다.
<<화소(702G(i, j))의 구성예>>
화소(702G(i, j))는 화소 회로(530G(i, j)) 및 발광 디바이스(550G(i, j))를 가진다(도 2 참조).
<<화소 회로(530G(i, j))의 구성예 1>>
화소 회로(530G(i, j))는 제 1 선택 신호를 공급받고, 화소 회로(530G(i, j))는 제 1 선택 신호에 의거하여 화상 신호를 취득한다. 예를 들어, 도전막(G1(i))을 사용하여 제 1 선택 신호를 공급할 수 있다(도 2 참조). 또는, 도전막(S1g(j))을 사용하여 화상 신호를 공급할 수 있다. 또한, 제 1 선택 신호를 공급하고, 화상 신호를 화소 회로(530G(i, j))에 취득시키는 동작을 "기록"이라고 할 수 있다.
<<화소 회로(530G(i, j))의 구성예 2>>
화소 회로(530G(i, j))는 스위치(SW21), 스위치(SW22), 트랜지스터(M21), 용량 소자(C21), 및 노드(N21)를 가진다(도 2 참조). 또한, 화소 회로(530G(i, j))는 노드(N22), 용량 소자(C22), 및 스위치(SW23)를 가진다.
트랜지스터(M21)는 노드(N21)와 전기적으로 접속되는 게이트 전극과, 발광 디바이스(550G(i, j))와 전기적으로 접속되는 제 1 전극과, 도전막(ANO)과 전기적으로 접속되는 제 2 전극을 가진다.
스위치(SW21)는 노드(N21)와 전기적으로 접속되는 제 1 단자와, 도전막(S1g(j))과 전기적으로 접속되는 제 2 단자와, 도전막(G1(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
스위치(SW22)는 도전막(S2g(j))과 전기적으로 접속되는 제 1 단자와, 도전막(G2(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
용량 소자(C21)는 노드(N21)와 전기적으로 접속되는 도전막과, 스위치(SW22)의 제 2 전극과 전기적으로 접속되는 도전막을 가진다.
이로써, 화상 신호를 노드(N21)에 저장할 수 있다. 또는, 노드(N21)의 전위를 스위치(SW22)를 사용하여 변경할 수 있다. 또는, 발광 디바이스(550G(i, j))가 사출하는 광의 강도를 노드(N21)의 전위를 사용하여 제어할 수 있다.
<<트랜지스터(M21)의 구성예>>
보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등을 기능층(520)에 사용할 수 있다. 구체적으로는, 트랜지스터를 스위치에 사용할 수 있다.
트랜지스터는 반도체막(508), 도전막(504), 도전막(512A), 및 도전막(512B)을 가진다(도 3의 (B) 참조). 트랜지스터는 예를 들어 절연막(501C) 위에 형성된다.
반도체막(508)은 도전막(512A)과 전기적으로 접속되는 영역(508A), 도전막(512B)과 전기적으로 접속되는 영역(508B)을 가진다. 반도체막(508)은 영역(508A)과 영역(508B) 사이에 영역(508C)을 가진다.
도전막(504)은 영역(508C)과 중첩되는 영역을 가지고, 도전막(504)은 게이트 전극의 기능을 가진다.
절연막(506)은 반도체막(508)과 도전막(504) 사이에 끼워지는 영역을 가진다. 절연막(506)은 게이트 절연막의 기능을 가진다.
도전막(512A)은 소스 전극의 기능 및 드레인 전극의 기능 중 한쪽을 가지고, 도전막(512B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 쪽을 가진다.
또한 도전막(524)을 트랜지스터에 사용할 수 있다. 도전막(524)은 도전막(504)과의 사이에 반도체막(508)을 끼우는 영역을 가진다. 도전막(524)은 제 2 게이트 전극의 기능을 가진다. 절연막(501D)은 반도체막(508)과 도전막(524) 사이에 끼워지고, 제 2 게이트 절연막의 기능을 가진다. 또한, 도전막(524)을 사용하는 트랜지스터를 듀얼 게이트형 트랜지스터라고 하는 경우가 있고, 도전막(524)을 사용하지 않는 트랜지스터를 싱글 게이트형 트랜지스터라고 하는 경우가 있다. 어느 트랜지스터도 기능층(520)에 사용할 수 있다.
또한, 화소 회로의 트랜지스터에 사용하는 반도체막을 형성하는 공정에서, 구동 회로의 트랜지스터에 사용하는 반도체막을 형성할 수 있다. 예를 들어, 화소 회로의 트랜지스터에 사용하는 반도체막과 같은 조성의 반도체막을 구동 회로에 사용할 수 있다.
<<반도체막(508)의 구성예 1>>
예를 들어 14족 원소를 포함하는 반도체를 반도체막(508)에 사용할 수 있다. 구체적으로는, 실리콘을 포함하는 반도체를 반도체막(508)에 사용할 수 있다.
[수소화 비정질 실리콘]
예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용할 수 있다. 또는 미결정 실리콘 등을 반도체막(508)에 사용할 수 있다. 이로써, 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는, 기능 패널의 대형화가 용이하다.
[폴리실리콘]
예를 들어 폴리실리콘을 반도체막(508)에 사용할 수 있다. 이에 의하여, 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 전계 효과 이동도를 높일 수 있다. 또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 구동 능력을 높일 수 있다. 또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 화소의 개구율을 향상시킬 수 있다.
또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 신뢰성을 높일 수 있다.
또는 트랜지스터의 제작에 필요한 온도를, 예를 들어 단결정 실리콘을 사용하는 트랜지스터의 제작에 필요한 온도보다 낮게 할 수 있다.
또는 구동 회로의 트랜지스터에 사용하는 반도체막을, 화소 회로의 트랜지스터에 사용하는 반도체막과 동일 공정으로 형성할 수 있다. 또는 화소 회로를 형성하는 기판과 동일 기판 위에 구동 회로를 형성할 수 있다. 또는 전자 기기를 구성하는 부품 개수를 저감할 수 있다.
[단결정 실리콘]
예를 들어 단결정 실리콘을 반도체막(508)에 사용할 수 있다. 이로써, 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 기능 패널보다 정세도를 높일 수 있다. 또는, 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는 예를 들어 스마트 글라스 또는 헤드 마운트 디스플레이를 제공할 수 있다.
<<반도체막(508)의 구성예 2>>
예를 들어 금속 산화물을 반도체막(508)에 사용할 수 있다. 이에 의하여, 비정질 실리콘을 반도체막에 사용한 트랜지스터를 이용하는 화소 회로와 비교하여, 화소 회로가 화상 신호를 유지할 수 있는 시간을 길게 할 수 있다. 구체적으로는 플리커(flicker)의 발생을 억제하면서, 선택 신호를 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분마다 1회 미만의 빈도로 공급할 수 있다. 따라서, 정보 처리 장치의 사용자에게 쌓이는 피로를 저감시킬 수 있다. 또한, 구동에 따른 소비 전력을 저감시킬 수 있다.
예를 들어, 산화물 반도체를 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는, 인듐을 포함하는 산화물 반도체, 인듐과 갈륨과 아연을 포함하는 산화물 반도체, 또는 인듐과 갈륨과 아연과 주석을 포함하는 산화물 반도체를 반도체막에 사용할 수 있다.
일례를 들면, 비정질 실리콘을 반도체막에 사용한 트랜지스터와 비교하여, 오프 상태에서의 누설 전류가 작은 트랜지스터를 사용할 수 있다. 구체적으로는, 산화물 반도체를 반도체막에 사용한 트랜지스터를 스위치 등에 이용할 수 있다. 이로써, 비정질 실리콘을 사용한 트랜지스터를 스위치에 이용하는 회로보다 긴 시간 동안 플로팅 노드의 전위를 유지할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 1>>
발광 디바이스(550G(i, j))는 화소 회로(530G(i, j))와 전기적으로 접속된다(도 2 참조). 또한, 발광 디바이스(550G(i, j))는 전극(551G(i, j)) 및 전극(552(j))을 가진다. 전극(551G(i, j))은 화소 회로(530G(i, j))와 전기적으로 접속되고, 전극(552(j))은 도전막(VCOM2)과 전기적으로 접속된다(도 2 및 도 4의 (A) 참조). 또한, 발광 디바이스(550G(i, j))는 노드(N21)의 전위에 의거하여 동작한다.
예를 들어, 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자, 발광 다이오드, 또는 QDLED(Quantum Dot LED) 등을 발광 디바이스(550G(i, j))에 사용할 수 있다.
<표시 패널(700)의 구성예 6>
본 실시형태에서 설명하는 표시 패널(700)은 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 격벽(528)을 가진다(도 4의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 가진다.
<<발광 디바이스(550B(i, j))의 구성예 1>>
발광 디바이스(550B(i, j))는 전극(551B(i, j)), 전극(552B(j)), 및 층(105B(j))을 가진다. 또한 전극(552B(j))은 전극(551B(i, j))과 중첩된다.
또한 발광 디바이스(550B(i, j))는 유닛(103B(j)) 및 층(104B(j))을 가진다.
유닛(103B(j))은 층(105B(j))과 전극(551B(i, j)) 사이에 끼워지는 영역을 가진다. 유닛(103B(j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다. 예를 들어, 청색광을 사출할 수 있다.
또한, 예를 들어 정공 수송층, 전자 수송층, 캐리어 블록층 등에서 선택한 층을 유닛(103B(j))에 사용할 수 있다. 또한, 예를 들어 고분자 화합물(올리고머, 덴드리머, 폴리머 등), 중분자 화합물(저분자와 고분자의 중간 영역의 화합물: 분자량 400 이상 4000 이하), 저분자 화합물 등을 유닛(103B(j))에 사용할 수 있다. 또한, 진공 증착 장치, 잉크젯 장치, 스핀 코터 등의 코팅 장치, 그라비어 인쇄 장치, 오프셋 인쇄 장치, 스크린 인쇄 장치 등을 사용하여 유닛(103B(j))을 형성할 수 있다.
<<층(105B(j))의 구성예>>
층(105B(j))은 전극(552B(j))과 전극(551B(i, j)) 사이에 끼워지는 영역을 가진다. 예를 들어, 층(105B(j))은 전극(552B(j))과 유닛(103B(j)) 사이에 끼워지고, 층(105B(j))은 전극(552B(j))과 접한다. 또한, 층(105B(j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105B(j))은 제 1 유기 화합물 및 제 1 금속을 포함한다. 또한, 제 1 유기 화합물과 제 1 금속은 SOMO를 형성한다. 예를 들어, SOMO의 에너지 준위는 제 1 유기 화합물의 LUMO의 에너지 준위와 비교하여 -1.5eV 이상 0eV 미만의 범위에 있다.
예를 들어, 비공유 전자쌍을 가지는 제 1 유기 화합물 및 제 1 금속을 포함하는 복합 재료를 층(105B(j))에 사용할 수 있다. 또한, 제 1 유기 화합물의 전자수와 제 1 금속의 전자수의 합계가 홀수인 것이 바람직하다. 또한, 제 1 유기 화합물 1mol에 대한 제 1 금속의 몰 비율은 바람직하게는 0.1 이상 10 이하, 더 바람직하게는 0.2 이상 2 이하, 더욱 바람직하게는 0.2 이상 0.8 이하이다.
이에 의하여, 비공유 전자쌍을 가지는 제 1 유기 화합물은 제 1 금속과 서로 작용하고, SOMO를 형성할 수 있다. 또한, 전극(552B(j))으로부터 층(105B(j))에 전자를 주입하는 경우에 양자 사이에 있는 장벽을 저감할 수 있다. 또한, 제 1 금속은 물 또는 산소와의 반응성이 낮기 때문에, 발광 디바이스(550B(i, j))의 내습성을 향상시킬 수 있다.
또한, 전자 스핀 공명법(ESR: Electron Spin Resonance)을 사용하여 측정한 층(105B(j))의 스핀 밀도가 바람직하게는 1Х1016spins/cm3 이상, 더 바람직하게는 5Х1016spins/cm3 이상, 더욱 바람직하게는 1Х1017spins/cm3 이상인 복합 재료를 층(105B(j))에 사용할 수 있다.
또한, 층(105B(j))에 포함되는 알칼리 금속의 농도는 층(105B(j))에 포함되는 제 1 금속의 농도보다 낮은 것이 바람직하다. 예를 들어 리튬, 소듐, 포타슘, 루비듐, 세슘 등은 알칼리 금속이다. 또한, 층(105B(j))에 포함되는 알칼리 금속의 농도 및 제 1 금속의 농도는 이차 이온 질량 분석법 등에 의하여 검출할 수 있다.
[제 1 유기 화합물]
예를 들어, 전자 수송성을 가지는 재료를 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 예를 들어, 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 사용할 수 있다. 구체적으로는, 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다. 이로써, 발광 디바이스(550B(i, j))의 구동 전압을 저감할 수 있다.
또한, 비공유 전자쌍을 가지는 유기 화합물의 최저 비점유 궤도(LUMO: Lowest Unoccupied Molecular Orbital)가 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한, 일반적으로 CV(사이클릭 볼타메트리), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등에 의하여 유기 화합물의 최고 피점유 궤도(HOMO: Highest Occupied Molecular Orbital) 준위 및 LUMO 준위를 추산할 수 있다.
예를 들어, 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-비스(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을, 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한, NBPhen은 BPhen과 비교하여 높은 유리 전이점 온도(Tg)를 가지고, 내열성이 우수하다.
[화학식 1]
Figure pat00001
또한, 예를 들어 구리 프탈로사이아닌을 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한, 구리 프탈로사이아닌의 전자수는 홀수이다.
[제 1 금속]
예를 들어, 비공유 전자쌍을 가지는 유기 화합물의 전자수가 짝수인 경우, 주기율표에 있어서 홀수 족인 제 1 금속 및 제 1 유기 화합물의 복합 재료를 층(105B(j))에 사용할 수 있다.
예를 들어, 7족 금속인 망가니즈(Mn), 9족 금속인 코발트(Co), 11족 금속인 구리(Cu), 은(Ag), 금(Au), 13족 금속인 알루미늄(Al), 인듐(In)은 주기율표에 있어서 홀수 족이다. 또한, 11족 원소는 7족 또는 9족 원소보다 융점이 낮고, 진공 증착에 적합하다. 특히 Ag는 융점이 낮아 바람직하다.
또한, 전극(552B(j)) 및 층(105B(j))에 Ag를 사용함으로써, 층(105B(j)) 및 전극(552B(j))의 밀착성을 높일 수 있다.
또한, 비공유 전자쌍을 가지는 제 1 유기 화합물의 전자수가 홀수인 경우, 주기율표에 있어서 짝수 족인 제 1 금속 및 제 1 유기 화합물의 복합 재료를 층(105B(j))에 사용할 수 있다. 예를 들어, 8족 금속인 철(Fe)은 주기율표에 있어서 짝수 족이다.
이에 의하여, 예를 들어 발광 디바이스에 알칼리 금속을 사용하지 않고 표시 패널의 구동 전압을 억제할 수 있다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<<층(104B(j))의 구성예 1>>
층(104B(j))은 유닛(103B(j))과 전극(551B(i, j)) 사이에 끼워지는 영역을 가진다(도 4의 (A) 참조). 또한, 층(104B(j))은 예를 들어 정공 주입층에 사용할 수 있다.
층(104B(j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 층(104B(j))은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
이에 의하여, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는, 산화에 강한 층을 제조 공정 중에 표면에 배치할 수 있다. 또는, 화학적으로 안정된 층을 표면에 배치한 상태에서 에칭 공정을 수행할 수 있다. 또한, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 또한, 에칭 공정에 의하여 발광 디바이스의 특성이 변화되는 것을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
[정공 수송성을 가지는 재료]
예를 들어, 방향족 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리를 가지는 유기 화합물을, 정공 수송성을 가지는 재료로서 사용할 수 있다.
방향족 아민 골격을 가지는 화합물, 카바졸 유도체, 방향족 탄화수소, 바이닐기를 가지는 방향족 탄화수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등을, 복합 재료에 사용되는 정공 수송성을 가지는 재료로서 사용할 수 있다. 또한, 정공 이동도가 1Х10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료로서 적합하게 사용할 수 있다.
방향족 아민 골격을 가지는 화합물로서는, 예를 들어 N,N'-다이(p-톨릴)-N,N'-다이페닐-p-페닐렌다이아민(약칭: DTDPPA), 4,4'-비스[N-(4-다이페닐아미노페닐)-N-페닐아미노]바이페닐(약칭: DPAB), N,N'-비스{4-[비스(3-메틸페닐)아미노]페닐}-N,N'-다이페닐-(1,1'-바이페닐)-4,4'-다이아민(약칭: DNTPD), 1,3,5-트리스[N-(4-다이페닐아미노페닐)-N-페닐아미노]벤젠(약칭: DPA3B) 등을 사용할 수 있다.
카바졸 유도체로서는, 예를 들어 3-[N-(9-페닐카바졸-3-일)-N-페닐아미노]-9-페닐카바졸(약칭: PCzPCA1), 3,6-비스[N-(9-페닐카바졸-3-일)-N-페닐아미노]-9-페닐카바졸(약칭: PCzPCA2), 3-[N-(1-나프틸)-N-(9-페닐카바졸-3-일)아미노]-9-페닐카바졸(약칭: PCzPCN1), 4,4'-다이(N-카바졸릴)바이페닐(약칭: CBP), 1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭: TCPB), 9-[4-(10-페닐-9-안트라센일)페닐]-9H-카바졸(약칭: CzPA), 1,4-비스[4-(N-카바졸릴)페닐]-2,3,5,6-테트라페닐벤젠 등을 사용할 수 있다.
방향족 탄화수소로서는 예를 들어, 2-tert-뷰틸-9,10-다이(2-나프틸)안트라센(약칭: t-BuDNA), 2-tert-뷰틸-9,10-다이(1-나프틸)안트라센, 9,10-비스(3,5-다이페닐페닐)안트라센(약칭: DPPA), 2-tert-뷰틸-9,10-비스(4-페닐페닐)안트라센(약칭: t-BuDBA), 9,10-다이(2-나프틸)안트라센(약칭: DNA), 9,10-다이페닐안트라센(약칭: DPAnth), 2-tert-뷰틸안트라센(약칭: t-BuAnth), 9,10-비스(4-메틸-1-나프틸)안트라센(약칭: DMNA), 2-tert-뷰틸-9,10-비스[2-(1-나프틸)페닐]안트라센, 9,10-비스[2-(1-나프틸)페닐]안트라센, 2,3,6,7-테트라메틸-9,10-다이(1-나프틸)안트라센, 2,3,6,7-테트라메틸-9,10-다이(2-나프틸)안트라센, 9,9'-바이안트릴, 10,10'-다이페닐-9,9'-바이안트릴, 10,10'-비스(2-페닐페닐)-9,9'-바이안트릴, 10,10'-비스[(2,3,4,5,6-펜타페닐)페닐]-9,9'-바이안트릴, 안트라센, 테트라센, 루브렌, 페릴렌, 2,5,8,11-테트라(tert-뷰틸)페릴렌, 펜타센, 코로넨 등을 사용할 수 있다.
바이닐기를 가지는 방향족 탄화수소로서는 예를 들어 4,4'-비스(2,2-다이페닐바이닐)바이페닐(약칭: DPVBi), 9,10-비스[4-(2,2-다이페닐바이닐)페닐]안트라센(약칭: DPVPA) 등을 사용할 수 있다.
고분자 화합물로서는, 예를 들어 폴리(N-바이닐카바졸)(약칭: PVK), 폴리(4-바이닐트라이페닐아민)(약칭: PVTPA), 폴리[N-(4-{N'-[4-(4-다이페닐아미노)페닐]페닐-N'-페닐아미노}페닐)메타크릴아마이드](약칭: PTPDMA), 폴리[N,N'-비스(4-뷰틸페닐)-N,N'-비스(페닐)벤지딘](약칭: Poly-TPD) 등을 사용할 수 있다.
또한 예를 들어, 카바졸 골격, 다이벤조퓨란 골격, 다이벤조싸이오펜 골격, 및 안트라센 골격 중 어느 것을 가지는 물질을, 복합 재료에 사용되는 정공 수송성을 가지는 재료로서 적합하게 사용할 수 있다. 또한 다이벤조퓨란 고리 또는 다이벤조싸이오펜 고리를 포함하는 치환기를 가지는 방향족 아민, 나프탈렌 고리를 가지는 방향족 모노아민, 또는 9-플루오렌일기가 아릴렌기를 통하여 아민의 질소에 결합되는 방향족 모노아민을 가지는 물질을 복합 재료에 사용되는 정공 수송성을 가지는 재료로서 사용할 수 있다. 또한 N,N-비스(4-바이페닐)아미노기를 가지는 물질을 사용하면, 발광 디바이스의 신뢰성을 향상시킬 수 있다.
이들 재료로서는, 예를 들어 N-(4-바이페닐)-6,N-다이페닐벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BnfABP), N,N-비스(4-바이페닐)-6-페닐벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BBABnf), 4,4'-비스(6-페닐벤조[b]나프토[1,2-d]퓨란-8-일)-4''-페닐트라이페닐아민(약칭: BnfBB1BP), N,N-비스(4-바이페닐)벤조[b]나프토[1,2-d]퓨란-6-아민(약칭: BBABnf(6)), N,N-비스(4-바이페닐)벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BBABnf(8)), N,N-비스(4-바이페닐)벤조[b]나프토[2,3-d]퓨란-4-아민(약칭: BBABnf(II)(4)), N,N-비스[4-(다이벤조퓨란-4-일)페닐]-4-아미노-p-터페닐(약칭: DBfBB1TP), N-[4-(다이벤조싸이오펜-4-일)페닐]-N-페닐-4-바이페닐아민(약칭: ThBA1BP), 4-(2-나프틸)-4',4''-다이페닐트라이페닐아민(약칭: BBAβNB), 4-[4-(2-나프틸)페닐]-4',4''-다이페닐트라이페닐아민(약칭: BBAβNBi), 4,4'-다이페닐-4''-(6;1'-바이나프틸-2-일)트라이페닐아민(약칭: BBAαNβNB), 4,4'-다이페닐-4''-(7;1'-바이나프틸-2-일)트라이페닐아민(약칭: BBAαNβNB-03), 4,4'-다이페닐-4''-(7-페닐)나프틸-2-일트라이페닐아민(약칭: BBAPβNB-03), 4,4'-다이페닐-4''-(6;2'-바이나프틸-2-일)트라이페닐아민(약칭: BBA(βN2)B), 4,4'-다이페닐-4''-(7;2'-바이나프틸-2-일)트라이페닐아민(약칭: BBA(βN2)B-03), 4,4'-다이페닐-4''-(4;2'-바이나프틸-1-일)트라이페닐아민(약칭: BBAβNαNB), 4,4'-다이페닐-4''-(5;2'-바이나프틸-1-일)트라이페닐아민(약칭: BBAβNαNB-02), 4-(4-바이페닐릴)-4'-(2-나프틸)-4''-페닐트라이페닐아민(약칭: TPBiAβNB), 4-(3-바이페닐릴)-4'-[4-(2-나프틸)페닐]-4''-페닐트라이페닐아민(약칭: mTPBiAβNBi), 4-(4-바이페닐릴)-4'-[4-(2-나프틸)페닐]-4''-페닐트라이페닐아민(약칭: TPBiAβNBi), 4-페닐-4'-(1-나프틸)트라이페닐아민(약칭: αNBA1BP), 4,4'-비스(1-나프틸)트라이페닐아민(약칭: αNBB1BP), 4,4'-다이페닐-4''-[4'-(카바졸-9-일)바이페닐-4-일]트라이페닐아민(약칭: YGTBi1BP), 4'-[4-(3-페닐-9H-카바졸-9-일)페닐]트리스(1,1'-바이페닐-4-일)아민(약칭: YGTBi1BP-02), 4-[4'-(카바졸-9-일)바이페닐-4-일]-4'-(2-나프틸)-4''-페닐트라이페닐아민(약칭: YGTBiβNB), N-[4-(9-페닐-9H-카바졸-3-일)페닐]-N-[4-(1-나프틸)페닐]-9,9'-스파이로바이[9H-플루오렌]-2-아민(약칭: PCBNBSF), N,N-비스([1,1'-바이페닐]-4-일)-9,9'-스파이로바이[9H-플루오렌]-2-아민(약칭: BBASF), N,N-비스([1,1'-바이페닐]-4-일)-9,9'-스파이로바이[9H-플루오렌]-4-아민(약칭: BBASF(4)), N-(1,1'-바이페닐-2-일)-N-(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이(9H-플루오렌)-4-아민(약칭: oFBiSF), N-(4-바이페닐)-N-(9,9-다이메틸-9H-플루오렌-2-일)다이벤조퓨란-4-아민(약칭: FrBiF), N-[4-(1-나프틸)페닐]-N-[3-(6-페닐다이벤조퓨란-4-일)페닐]-1-나프틸아민(약칭: mPDBfBNBN), 4-페닐-4'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: BPAFLP), 4-페닐-3'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: mBPAFLP), 4-페닐-4'-[4-(9-페닐플루오렌-9-일)페닐]트라이페닐아민(약칭: BPAFLBi), 4-페닐-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBA1BP), 4,4'-다이페닐-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBBi1BP), 4-(1-나프틸)-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBANB), 4,4'-다이(1-나프틸)-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBNBB), N-페닐-N-[4-(9-페닐-9H-카바졸-3-일)페닐]스파이로-9,9'-바이플루오렌-2-아민(약칭: PCBASF), N-(1,1'-바이페닐-4-일)-N-[4-(9-페닐-9H-카바졸-3-일)페닐]-9,9-다이메틸-9H-플루오렌-2-아민(약칭: PCBBiF), N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-4-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-3-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-2-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-1-아민 등을 사용할 수 있다.
[억셉터성을 가지는 물질]
예를 들어, 전이 금속 산화물, 혹은 플루오린 또는 사이아노기를 포함하는 유기 화합물을 억셉터성을 가지는 물질로서 사용할 수 있다. 억셉터성을 가지는 물질은, 전계를 인가함으로써 인접한 정공 수송층, 또는 정공 수송성을 가지는 재료로부터 전자를 추출할 수 있다. 또한 억셉터성을 가지는 유기 화합물은 증착이 용이하여 성막하기 쉽다. 이에 의하여, 발광 디바이스의 생산성을 높일 수 있다.
구체적으로는, 7,7,8,8-테트라사이아노-2,3,5,6-테트라플루오로퀴노다이메테인(약칭: F4-TCNQ), 클로라닐, 2,3,6,7,10,11-헥사사이아노-1,4,5,8,9,12-헥사아자트라이페닐렌(약칭: HAT-CN), 1,3,4,5,7,8-헥사플루오로테트라사이아노-나프토퀴노다이메테인(약칭: F6-TCNNQ), 2-(7-다이사이아노메틸렌-1,3,4,5,6,8,9,10-옥타플루오로-7H-피렌-2-일리덴)말로노나이트릴 등을 사용할 수 있다.
특히 HAT-CN과 같이 복수의 헤테로 원자를 가지는 축합 방향족 고리에 전자 흡인기가 결합된 화합물은 열적으로 안정적이므로 바람직하다.
또한 전자 흡인기(특히 플루오로기와 같은 할로젠기 또는 사이아노기)를 가지는 [3]라디알렌 유도체는 전자 수용성이 매우 높기 때문에 바람직하다.
구체적으로는 α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[4-사이아노-2,3,5,6-테트라플루오로벤젠아세토나이트릴], α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[2,6-다이클로로-3,5-다이플루오로-4-(트라이플루오로메틸)벤젠아세토나이트릴], α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[2,3,4,5,6-펜타플루오로벤젠아세토나이트릴] 등을 사용할 수 있다.
또한 몰리브데넘 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망가니즈 산화물 등을, 억셉터성을 가지는 물질에 사용할 수 있다. 몰리브데넘 산화물과 같은 금속 산화물은 대기 중에서 안정적이고 흡습성이 낮기 때문에, 공정 중의 유닛(103B(j)) 및 층(105B(j))의 산화로 인한 열화 또는 물로 인한 열화를 억제할 수 있다.
또한 프탈로사이아닌(약칭: H2Pc), 구리 프탈로사이아닌(CuPc) 등의 프탈로사이아닌계 착체 화합물, 4,4'-비스[N-(4-다이페닐아미노페닐)-N-페닐아미노]바이페닐(약칭: DPAB), N,N'-비스{4-[비스(3-메틸페닐)아미노]페닐}-N,N'-다이페닐-(1,1'-바이페닐)-4,4'-다이아민(약칭: DNTPD) 등의 방향족 아민 골격을 가지는 화합물을 사용할 수 있다.
또한 폴리(3,4-에틸렌다이옥시싸이오펜)/폴리(스타이렌설폰산)(PEDOT/PSS) 등의 고분자 등을 사용할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 2>>
발광 디바이스(550G(i, j))는 전극(551G(i, j)), 전극(552G(j)), 및 층(105G(j))을 가진다(도 4의 (A) 참조). 또한 전극(552G(j))은 전극(551G(i, j))과 중첩된다.
또한 발광 디바이스(550G(i, j))는 유닛(103G(j)) 및 층(104G(j))을 가진다.
유닛(103G(j))은 층(105G(j))과 전극(551G(i, j)) 사이에 끼워지는 영역을 가진다. 유닛(103G(j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다. 예를 들어, 녹색광을 사출할 수 있다.
또한, 예를 들어 정공 수송층, 전자 수송층, 캐리어 블록층 등에서 선택한 층을 유닛(103G(j))에 사용할 수 있다.
<<층(105G(j))의 구성예>>
층(105G(j))은 전극(552G(j))과 전극(551G(i, j)) 사이에 끼워지는 영역을 가진다. 예를 들어, 층(105G(j))은 전극(552G(j))과 유닛(103G(j)) 사이에 끼워지고, 층(105G(j))은 전극(552G(j))과 접한다. 또한, 층(105G(j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105G(j))은 제 1 유기 화합물 및 제 1 금속을 포함하고, 층(105G(j))과 층(105B(j)) 사이에 간극(105S(j))을 가진다.
<<층(104G(j))의 구성예 1>>
층(104G(j))은 유닛(103G(j))과 전극(551G(i, j)) 사이에 끼워지는 영역을 가진다. 또한, 층(104G(j))은 예를 들어 정공 주입층에 사용할 수 있다.
층(104G(j))은 층(104B(j))과 같은 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함한다.
층(104G(j))은 층(104B(j))과의 사이에 간극(104S(j))을 가진다. 또한, 층(104B(j)) 및 층(104G(j))은 도전성을 가지기 때문에, 간극(104S(j))은 층(104B(j))과 층(104G(j)) 사이의 전기적인 도통을 방지하는 기능을 가진다.
1000ppi를 넘는 고정세한 표시 패널에 있어서, 층(104B(j))과 층(104G(j)) 사이에 전기적인 도통이 있으면 크로스토크 현상이 발생하고, 표시 패널에서 표시할 수 있는 색역이 좁아진다. 1000ppi를 넘는 고정세한 표시 패널, 바람직하게는 2000ppi를 넘는 고정세한 표시 패널, 더 바람직하게는 5000ppi를 넘는 초고정세한 표시 패널에 간극(104S(j))을 제공함으로써, 선명한 색채를 표시할 수 있는 표시 패널을 제공할 수 있다.
이에 의하여, 양극 측으로부터 음극 측으로 정공을 공급할 수 있다. 또한, 발광 디바이스(550G(i, j))의 층(104G(j))은 발광 디바이스(550B(i, j))의 층(104B(j))에서 분리되어 있기 때문에, 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
또한, 층(104G(j))은 층(104B(j))과 연속하는 영역을 가질 수 있다. 바꿔 말하면, 층(104G(j))은 간극(104S(j))에 의하여 층(104B(j))으로부터 전기적으로 분리되어 있으면 좋다.
층(104G(j))이 층(104B(j))과 연속하는 영역을 가지는 경우, 층(104B(j))은 간극(104S(j))이 제공된 층의 전극(551B(i, j))과 중첩되는 영역이고, 층(104G(j))은 상기 층의 전극(551G(i, j))과 중첩되는 영역이다. 또한, 층(104G(j))은 층(104B(j))과의 사이에 간극(554S(j))을 가지고, 상면도에 있어서 전극(551G(i, j))으로부터 전극(551B(i, j))으로 그은 직선은 연속하는 영역을 가로지를 확률 이상의 확률로 간극(104S(j))을 가로지른다.
<<격벽(528)의 구성예 1>>
격벽(528)은 개구부(528B(i, j)) 및 개구부(528G(i, j))를 가진다(도 4의 (C) 참조). 개구부(528B(i, j))는 전극(551B(i, j))과 중첩되고, 개구부(528G(i, j))는 전극(551G(i, j))과 중첩된다.
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(105S(j))과 중첩된다(도 4의 (A) 참조).
또한, 격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(104S(j))과 중첩된다.
무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 격벽(528)에 사용할 수 있다. 구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 격벽(528)에 사용할 수 있다. 예를 들어, 산화 실리콘막, 아크릴 수지를 포함하는 막, 또는 폴리이미드를 포함하는 막 등을 격벽(528)에 사용할 수 있다.
<<발광 디바이스(550R(i, j))의 구성예 1>>
발광 디바이스(550R(i, j))는 전극(551R(i, j)), 전극(552R(j)), 및 층(105R(j))을 가진다(도 4의 (A) 참조). 또한, 층(105R(j))은 예를 들어 전자 주입층에 사용할 수 있다.
또한, 발광 디바이스(550R(i, j))는 유닛(103R(j)) 및 층(104R(j))을 가진다. 또한, 전극(552R(j))은 전극(551R(i, j))과 중첩된다. 또한, 층(104R(j))은 예를 들어 정공 주입층에 사용할 수 있다.
유닛(103R(j))은 층(105R(j))과 전극(551R(i, j)) 사이에 끼워지는 영역을 가진다. 유닛(103R(j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다. 예를 들어, 적색광을 사출할 수 있다.
또한, 예를 들어 정공 수송층, 전자 수송층, 캐리어 블록층 등에서 선택한 층을 유닛(103R(j))에 사용할 수 있다.
예를 들어, 청색의 발광 재료를 유닛(103B(j))에, 녹색의 발광 재료를 유닛(103G(j))에, 적색의 발광 재료를 유닛(103R(j))에 사용하는 구성으로 할 수 있다. 이에 의하여, 각각의 발광 디바이스의 발광 효율을 높일 수 있다. 또한, 발광 디바이스가 사출한 광을 효율적으로 이용할 수 있다.
이에 의하여, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 층(104B(j))과 층(104G(j)) 사이의 전기적인 도통을 방지할 수 있다. 또한, 층(104B(j)) 및 층(104G(j))을 통하여 전극(551B(i, j))과 전극(552G(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 층(104B(j)) 및 층(104G(j))을 통하여 전극(551G(i, j))과 전극(552B(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<<절연막(573)의 구성예 1>>
절연막(573)은 전극(551B(i, j))과의 사이에 전극(552B(j))을 끼우고, 전극(551G(i, j))과의 사이에 전극(552G(j))을 끼운다(도 4의 (A) 참조).
예를 들어, 절연막(573A) 및 절연막(573B)을 적층한 막을 절연막(573)에 사용할 수 있다.
예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 절연막(573)에 사용할 수 있다.
또한, 발광 디바이스(550B(i, j))의 주위에 존재하는 불순물이 발광 디바이스(550B(i, j)) 내로 확산되는 것을 억제할 수 있다. 또한, 발광 디바이스(550G(i, j))의 주위에 존재하는 불순물이 발광 디바이스(550G(i, j)) 내로 확산되는 것을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 7>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 5의 (A) 및 (B)를 참조하면서 설명한다.
또한, 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 및 발광 디바이스(550R(i, j))가 모두 백색광을 사출하는 점이, 도 4의 (A)를 참조하면서 설명한 표시 패널과 상이하다.
또한, 착색층(CFB(j))과, 착색층(CFG(j))과, 착색층(CFR(j))을 가지는 점이, 도 4의 (A)를 참조하면서 설명한 표시 패널과 상이하다(도 5의 (A) 참조). 여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
<<유닛(103B(j))의 구성예 1>>
예를 들어, 청색광(EL(1))을 사출하는 층(111(B)), 녹색광(EL(2))을 사출하는 층(111(G)), 및 적색광(EL(3))을 사출하는 층(111(R))을 하나의 유닛(103B(j))에 사용할 수 있다(도 5의 (B) 참조). 이에 의하여, 백색광을 사출할 수 있다.
구체적으로는, 청색의 발광성을 가지는 재료를 포함하는 층(111(B))과, 녹색의 발광성을 가지는 재료를 포함하는 층(111(G))과, 적색의 발광성을 가지는 재료를 포함하는 층(111(R))이 적층된 구성을 유닛(103B(j))에 사용할 수 있다.
또한, 정공 수송성을 가지는 재료를 포함하는 층, 전자 수송성을 가지는 재료를 포함하는 층, 바이폴러성 재료를 포함하는 층을 유닛(103B(j))에 사용할 수 있다. 예를 들어 정공 수송성을 가지는 재료를 층(112(1))에 사용할 수 있다. 또한, 전자 수송성을 가지는 재료를 층(113)에 사용할 수 있다. 또한, 바이폴러성 재료를 층(112(2))에 사용할 수 있다.
또한, 유닛(103B(j))에 사용하는 구성을 유닛(103G(j)) 및 유닛(103R(j))에 사용할 수 있다.
<<착색층의 구성예 1>>
착색층(CFB(j))은 발광 디바이스(550B(i, j))와 중첩된다. 착색층(CFG(j))은 발광 디바이스(550G(i, j))와 중첩되고, 착색층(CFG(j))은 착색층(CFB(j))과 상이한 색의 광을 투과시킨다. 또한, 착색층(CFR(j))은 발광 디바이스(550R(i, j))와 중첩되고, 착색층(CFR(j))은 착색층(CFB(j)) 및 착색층(CFG(j))과 상이한 색의 광을 투과시킨다.
예를 들어, 청색광을 우선적으로 투과시키는 재료를 착색층(CFB(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 청색광을 추출할 수 있다.
예를 들어, 녹색광을 우선적으로 투과시키는 재료를 착색층(CFG(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 녹색광을 추출할 수 있다.
예를 들어, 적색광을 우선적으로 투과시키는 재료를 착색층(CFR(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 적색광을 추출할 수 있다.
<<유닛(103B(j))의 구성예 2>>
예를 들어, 청색의 발광성을 가지는 재료를 유닛(103B(j)), 유닛(103G(j)), 및 유닛(103R(j))에 사용할 수 있다. 이에 의하여, 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 및 발광 디바이스(550R(i, j))는 청색광을 사출할 수 있다.
또한, 착색층 대신에 색 변환층을 사용할 수 있다. 예를 들어 나노 입자, 퀀텀닷(quantum dot) 등을 색 변환층에 사용할 수 있다.
예를 들어, 착색층(CFG(j)) 대신에 청색광을 녹색광으로 변환하는 색 변환층을 사용할 수 있다. 또한, 착색층(CFR(j)) 대신에 청색광을 적색광으로 변환하는 색 변환층을 사용할 수 있다. 이에 의하여, 발광 디바이스(550G(i, j))가 사출하는 청색광을 녹색광으로 변환할 수 있다. 또한, 발광 디바이스(550R(i, j))가 사출하는 청색광을 적색광으로 변환할 수 있다.
이에 의하여, 예를 들어 발광 디바이스(550B(i, j))를 형성하는 공정에서 발광 디바이스(550G(i, j))도 형성할 수 있다. 또한, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 사용하여 색상을 변화시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 8>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 6의 (A) 내지 (C) 및 도 7을 참조하면서 설명한다.
또한, 발광 디바이스(550B(i, j))가 유닛(103B2(j)), 층(106B(j)), 및 층(105B2(j))을 가지는 점, 발광 디바이스(550G(i, j))가 유닛(103G2(j)), 층(106G(j)), 및 층(105G2(j))을 가지는 점이, 도 4의 (A)를 참조하면서 설명한 표시 패널과 상이하다. 또한, 발광 디바이스(550R(i, j))는 유닛(103R2(j)), 층(106R(j)), 및 층(105R2(j))을 가진다. 또한, 층(106R(j))을 중간층이라고 하는 경우가 있다.
여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
<<발광 디바이스(550B(i, j))의 구성예 2>>
발광 디바이스(550B(i, j))는 유닛(103B2(j)), 층(106B(j)), 및 층(105B2(j))을 가진다(도 6의 (A) 참조).
<<유닛(103B2(j))의 구성예 1>>
유닛(103B2(j))은 층(105B(j))과 유닛(103B(j)) 사이에 끼워지는 영역을 가진다.
예를 들어, 유닛(103B(j))과 발광색이 다른 구성을 유닛(103B2(j))에 사용할 수 있다. 구체적으로는, 적색광 및 녹색광을 사출하는 유닛(103B(j))과, 청색광을 사출하는 유닛(103B2(j))을 사용할 수 있다. 이에 의하여, 원하는 색의 광을 사출하는 발광 디바이스를 제공할 수 있다. 예를 들어, 백색광을 사출하는 발광 디바이스를 제공할 수 있다.
또한, 예를 들어 유닛(103B(j))과 유닛(103B2(j))의 발광색을 같게 할 수 있다. 구체적으로는, 청색광을 사출하는 유닛(103B(j))과 청색광을 사출하는 유닛(103B2(j))을 사용할 수 있다. 이에 의하여, 소비 전력을 억제하면서 휘도가 높은 발광을 얻을 수 있다.
<<층(106B(j))의 구성예 1>>
층(106B(j))은 유닛(103B2(j))과 유닛(103B(j)) 사이에 끼워지는 영역을 가진다. 또한, 층(106B(j))은 예를 들어 전하 발생층에 사용할 수 있다. 층(106B(j))은 전압을 가함으로써 양극 측으로 전자를 공급하고, 음극 측으로 정공을 공급하는 기능을 가진다. 또한, 층(106B(j))을 중간층이라고 하는 경우가 있다.
층(106B(j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다. 또한, 층(104B(j))에 사용할 수 있는 복합 재료를 층(106B(j))에 사용할 수 있다.
<<층(105B2(j))의 구성예>>
층(105B2(j))은 층(106B(j))과 유닛(103B(j)) 사이에 끼워지는 영역을 가진다. 또한, 층(105B2(j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105B2(j))은 제 2 유기 화합물 및 제 2 금속을 포함한다. 예를 들어, 층(105B(j))에 사용할 수 있는 제 1 유기 화합물을 제 2 유기 화합물에 사용할 수 있다. 또한, 층(105B(j))에 사용할 수 있는 제 1 금속을 제 2 금속에 사용할 수 있다. 또한, 제 2 유기 화합물과 제 2 금속은 SOMO를 형성한다.
<<발광 디바이스(550G(i, j))의 구성예 3>>
발광 디바이스(550G(i, j))는 유닛(103G2(j)), 층(106G(j)), 및 층(105G2(j))을 가진다.
<<유닛(103G2(j))의 구성예>>
유닛(103G2(j))은 층(105G(j))과 유닛(103G(j)) 사이에 끼워지는 영역을 가진다.
<<층(106G(j))의 구성예>>
층(106G(j))은 유닛(103G2(j))과 유닛(103G(j)) 사이에 끼워지는 영역을 가진다.
층(106G(j))은 층(106B(j))과 같은 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함한다. 또한, 층(106G(j))은 층(106B(j))과의 사이에 간극(106S(j))을 가진다(도 6의 (A) 및 도 7 참조). 또한, 층(106B(j)) 및 층(106G(j))은 도전성을 가지기 때문에, 간극(106S(j))은 층(106B(j))과 층(106G(j)) 사이의 전기적인 도통을 방지하는 기능을 가진다. 또한, 층(106G(j))을 중간층이라고 하는 경우가 있다.
<<격벽(528)의 구성예 2>>
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(106S(j))과 중첩된다.
이에 의하여, 층(104B(j)) 및 층(104G(j)), 또는 층(106B(j)) 및 층(106G(j))을 통하여 전극(551B(i, j))과 전극(552G(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 층(104B(j)) 및 층(104G(j))을 통하여 전극(551G(i, j)) 및 전극(552B(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<<층(104B(j)) 및 층(104G(j))의 구성예>>
층(104B(j))은 제 1 측벽(WL1)을 가지고, 층(104G(j))은 제 2 측벽(WL2)을 가진다(도 7 참조).
제 2 측벽(WL2)은 제 1 측벽(WL1)과 대향하고, 제 2 측벽(WL2)은 제 1 측벽(WL1)과의 사이에 간극(104S(j))을 끼운다.
<<층(105G2(j))의 구성예>>
층(105G2(j))은 층(106G(j))과 유닛(103G(j)) 사이에 끼워지는 영역을 가진다(도 6의 (A) 참조). 또한, 층(105G2(j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105G2(j))은 제 2 유기 화합물 및 제 2 금속을 포함한다.
층(105G2(j))은 층(105B2(j))과의 사이에 간극을 가진다(도 6의 (A) 및 도 7 참조).
이에 의하여, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 층(106B(j)) 및 층(106G(j))을 통하여 전극(551B(i, j))과 전극(552G(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 층(106B(j)) 및 층(106G(j))을 통하여 전극(551G(i, j))과 전극(552B(j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<<절연막(573)의 구성예 2>>
절연막(573)은 제 1 측벽(WL1) 및 제 2 측벽(WL2)과 접한다. 또한, 절연막(573)은 간극(104S(j))을 채운다.
<<절연막(573)의 구성예 3>>
또한, 절연막(573)은 격벽(528)과 접한다(도 7 참조).
<<절연막(573)의 구성예 4>>
절연막(573)은 절연막(573A) 및 절연막(573B)을 가진다.
절연막(573A)은 절연막(573B)과 전극(552B(j)) 사이에 끼워지고, 절연막(573A)은 절연막(573B)과 전극(552G(i, j)) 사이에 끼워진다.
<<격벽(528)의 구성예 3>>
격벽(528)은 절연막(573A)과 접하고, 격벽(528)은 예를 들어 질화 실리콘을 포함한다.
물 등의 불순물의 확산을 억제하는 능력이 높은 절연막을 격벽(528)에 사용할 수 있다. 예를 들어, 절연막(573B)과 같은 구성을 적합하게 사용할 수 있다. 이에 의하여, 발광 디바이스(550G(i, j))와 중첩되지 않는 영역에서 격벽(528)이 절연막(573A)과 접한다. 바꿔 말하면, 절연막(573A), 절연막(573B), 및 격벽(528)에 의하여 발광 디바이스(550G(i, j))를 밀봉할 수 있다.
이에 의하여, 절연막(573B) 및 격벽(528) 외부로부터 발광 디바이스(550G(i, j))로 물이 확산되는 현상을 억제할 수 있다. 또한, 절연막(573B) 및 격벽(528)의 내부의 물을 포획 또는 고착할 수 있다. 또한, 발광 디바이스(550G(i, j))의 물의 농도를 저감할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 9>
본 실시형태에서 설명하는 표시 패널은 절연막(705)을 가진다(도 6의 (A) 참조).
<<절연막(705)의 구성예>>
절연막(705)은 유닛(103B(j))과 유닛(103G(j)) 사이를 채운다. 또한, 절연막(573) 대신에 절연막(705)이 간극(104S(j))을 채우는 경우도 있다.
절연막(705)은 기능층(520)과 기재(770) 사이에 끼워지는 영역을 가지고, 기능층(520)과 기재(770)를 접합시키는 기능을 가진다.
무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 절연막(705)에 사용할 수 있다.
구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 절연막(705)에 사용할 수 있다.
예를 들어 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 포함하는 막을 절연막(705)에 사용할 수 있다. 또한 질화 실리콘막은 치밀한 막이고, 불순물의 확산을 억제하는 기능이 우수하다.
예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록산, 또는 아크릴 수지 등, 혹은 이들 중에서 선택된 복수의 수지의 적층 재료 또는 복합 재료 등을 절연막(705)에 사용할 수 있다.
예를 들어 반응 경화형 접착제, 광 경화형 접착제, 열 경화형 접착제, 또는/및 혐기형(嫌氣型) 접착제 등의 유기 재료를 절연막(705)에 사용할 수 있다.
이에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))로 불순물이 확산되는 현상을 억제할 수 있다. 또한, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))의 신뢰성을 향상시킬 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 10>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 8을 참조하면서 설명한다.
또한, 절연막(573)이 간극(104S(j))을 채우는 점, 착색층(CFB(j)), 착색층(CFG(j)), 및 착색층(CFR(j))이 절연막(573)에 접하여 형성되어 있는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
<<착색층의 구성예 2>>
예를 들어, 컬러 레지스트를 사용하여 절연막(573)에 접하여 형성된 착색막을 착색층(CFB(j)), 착색층(CFG(j)), 및 착색층(CFR(j))에 사용할 수 있다(도 8 참조).
<<절연막(573)의 구성예 5>>
절연막(573)은 착색층(CFB(j))과 발광 디바이스(550B(i, j)) 사이에 끼워지는 영역을 가지고, 절연막(573)은 착색층(CFG(j))과 발광 디바이스(550G(i, j)) 사이에 끼워지는 영역을 가지고, 절연막(573)은 착색층(CFR(j))과 발광 디바이스(550R(i, j)) 사이에 끼워지는 영역을 가진다.
또한, 절연막(573)은 전극(551B(i, j))과의 사이에 전극(552B(j))을 끼우고, 전극(551G(i, j))과의 사이에 전극(552G(j))을 끼우고, 전극(551R(i, j))과의 사이에 전극(552R(j))을 끼운다.
예를 들어, 유기 재료와 무기 재료가 적층된 적층막을 절연막(573)에 사용할 수 있다. 이에 의하여, 결함이 적고 질이 좋은 절연막(573)을 형성할 수 있다. 또한, 착색층(CFB(j)), 착색층(CFG(j)), 및 착색층(CFR(j))을 형성하는 공정에 있어서, 예를 들어 절연막(573)은 절연막(573)과 전극(551B(i, j)) 사이에 끼워지는 구성을 보호할 수 있다. 또한, 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 및 발광 디바이스(550R(i, j))로 불순물이 확산되는 현상을 억제할 수 있다.
<표시 패널(700)의 구성예 11>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 9의 (A) 및 (B)를 참조하면서 설명한다.
또한, 표시 패널이 보호층(554B(j)), 보호층(554G(j)), 및 보호층(554R(j))을 가지는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
보호층(554B(j))은 발광 디바이스(550B(i, j))와 중첩되고, 전극(552B(j))은 보호층(554B(j))과 층(105B(j)) 사이에 끼워지는 영역을 가진다(도 9의 (A) 및 (B) 참조).
보호층(554G(j))은 발광 디바이스(550G(i, j))와 중첩되고, 전극(552G(j))은 보호층(554G(j))과 층(105G(j)) 사이에 끼워지는 영역을 가진다. 또한, 보호층(554G(j))은 보호층(554B(j))과의 사이에 간극(554S(j))을 가진다. 간극(554S(j))은 간극(106S(j)), 간극(104S(j)), 및 격벽(528)과 중첩된다.
예를 들어 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 포함하는 막을 보호층(554B(j)), 보호층(554G(j)), 및 보호층(554R(j))에 사용할 수 있다. 또한 질화 실리콘막은 치밀한 막이고, 불순물의 확산을 억제하는 기능이 우수하다. 또한, 산화 알루미늄막은 예를 들어 원자층 퇴적(ALD: Atomic Layer Deposition)법을 사용하여 형성할 수 있다.
<표시 패널(700)의 구성예 12>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 10의 (A) 및 (B)를 참조하면서 설명한다.
또한, 표시 패널이 격벽(528)을 가지지 않는 점, 보호층(554B(j)), 보호층(554G(j)), 및 보호층(554R(j))을 가지는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
전극(551G(i, j))은 전극(551B(i, j))과의 사이에 간극(551S(j))을 가진다(도 10의 (B) 참조). 간극(551S(j))은 간극(104S(j)), 간극(106S(j)), 및 간극(554S(j))과 중첩된다.
예를 들어, 도 9의 (A)를 참조하면서 설명한 표시 패널과 마찬가지로, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등, 혹은 이들 중에서 선택된 복수의 막을 적층한 적층 재료를 포함하는 막을 보호층(554B(j)), 보호층(554G(j)), 및 보호층(554R(j))에 사용할 수 있다.
<표시 패널(700)의 구성예 13>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 11을 참조하면서 설명한다.
또한, 표시 패널(700)이 전극(552B(j)), 전극(552G(j)), 및 전극(552R(j)) 대신에 전극(552)을 가지는 점, 및 전극(552)이 발광 디바이스(550G(i, j))와, 발광 디바이스(550B(i, j))와, 발광 디바이스(550R(i, j))의 공통 전극으로서 기능하는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 표시 패널(700)이 층(105B(j)), 층(105G(j)), 및 층(105R(j)) 대신에 층(105)을 가지는 점 및 층(105)이 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 발광 디바이스(550R(i, j))의 공통 전자 주입층으로서 기능하는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 표시 패널(700)이 유닛(103B2(j)), 유닛(103G2(j)), 및 유닛(103R2(j)) 대신에 유닛(1032)을 가지는 점, 및 유닛(1032)이 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 발광 디바이스(550R(i, j))의 공통 유닛으로서 기능하는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
<표시 패널(700)의 구성예 14>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 12를 참조하면서 설명한다.
또한, 표시 패널(700)이 전극(552B(j)), 전극(552G(j)), 및 전극(552R(j)) 대신에 전극(552)을 가지는 점, 및 전극(552)이 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 발광 디바이스(550R(i, j))의 공통 전극으로서 기능하는 점이, 도 4를 참조하면서 설명한 표시 패널과 상이하다.
또한, 표시 패널(700)이 층(107)을 가지는 점이, 도 4를 참조하면서 설명한 표시 패널과 상이하다.
또한, 발광 디바이스(550B(i, j))가 층(106B2(i, j))을 가지고, 발광 디바이스(550G(i, j))가 층(106G2(i, j))을 가지고, 발광 디바이스(550R(i, j))가 층(106R2(i, j))을 가지는 점이 도 4를 참조하면서 설명한 표시 패널과 상이하다.
또한, 발광 디바이스(550B(i, j))가 층(104B(j)) 대신에 층(104B(i, j))을 가지는 점, 유닛(103B(j)) 대신에 유닛(103B(i, j))을 가지는 점, 및 층(105B(j)) 대신에 층(105B(i, j))을 가지는 점이, 도 4를 참조하면서 설명한 표시 패널과 상이하다.
또한, 도 4의 (A)에 나타낸 층(104B(j)), 유닛(103B(j)), 및 층(105B(j))은 도 4의 (C)에 파선으로 나타낸 바와 같이, 모두 X 방향으로 연장되는 띠 형상을 가진다. 또한, 도 12의 (A)에 나타낸 층(104B(i, j)), 유닛(103B(i, j)), 층(105B(i, j)), 및 층(106B2(i, j))은 도 12의 (B)에 파선으로 나타낸 바와 같이, 모두 섬 형상을 가지고, 인접된 발광 디바이스는 어느 층도 공유하지 않는다.
또한, 발광 디바이스(550G(i, j)) 및 발광 디바이스(550R(i, j))에 대해서도, 상기 상이점을 참작하여 마찬가지로 바꿔 읽기 바란다.
여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
본 발명의 일 형태의 표시 패널은 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 격벽(528)을 가진다(도 12의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 가진다.
<<발광 디바이스(550B(i, j))의 구성예 3>>
발광 디바이스(550B(i, j))는 전극(551B(i, j)), 전극(552), 층(105B(i, j)), 및 층(106B2(i, j))을 가진다. 또한, 전극(552)은 전극(551B(i, j))과 중첩된다.
<<층(105B(i, j))의 구성예 1>>
층(105B(i, j))은 전극(552)과 전극(551B(i, j)) 사이에 끼워지는 영역을 가진다.
층(105B(i, j))은 제 1 유기 화합물 및 제 1 금속을 포함한다.
예를 들어, 비공유 전자쌍을 가지는 유기 화합물을 제 1 유기 화합물에 사용할 수 있다. 또한, 5족, 7족, 9족, 11족, 또는 13족의 금속을 제 1 금속에 사용할 수 있다.
또한, 제 1 유기 화합물과 제 1 금속은 SOMO를 형성한다.
예를 들어, 도 4의 (A)를 참조하면서 설명한, 표시 패널의 층(105B(j))에 사용할 수 있는 구성을 층(105B(i, j))에 사용할 수 있다.
<<층(106B2(i, j))의 구성예 1>>
층(106B2(i, j))은 전극(552)과 층(105B(i, j)) 사이에 끼워지는 영역을 가진다.
층(106B2(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 층(106B2(i, j))은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
예를 들어, 도 4의 (A)를 참조하면서 설명한, 표시 패널의 층(104B(j))에 사용할 수 있는 구성을 층(106B2(i, j))에 사용할 수 있다.
층(106B2(i, j))은 전압을 인가함으로써 양극 측에 전자를 공급하고, 음극 측에 정공을 공급할 수 있다. 구체적으로는, 양극 측에 배치되는 유닛(103B(i, j))에 전자를 공급할 수 있다. 또한, 음극 측에 배치되는 층(107)에 정공을 공급할 수 있다. 또한, 층(106B2(i, j))을 전하 발생층이라고 할 수 있다. 또한, 층(106B3(i, j))을 중간층이라고 하는 경우가 있다.
<<발광 디바이스(550G(i, j))의 구성예 4>>
발광 디바이스(550G(i, j))는 전극(551G(i, j)), 층(105G(i, j)), 및 층(106G2(i, j))을 가진다(도 12의 (A) 참조). 또한, 층(106G2(i, j))은 전극(551G(i, j))과 중첩된다.
<<층(105G(i, j))의 구성예>>
층(105G(i, j))은 층(106G2(i, j))과 전극(551G(i, j)) 사이에 끼워지는 영역을 가진다.
층(105G(i, j))은 제 1 유기 화합물 및 제 1 금속을 포함한다.
또한, 층(105G(i, j))은 층(105B(i, j))과의 사이에 간극(105S(j))을 가진다.
<<층(106G2(i, j))의 구성예>>
층(106G2(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 층(106G2(i, j))은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다. 또한, 층(106G2(i, j))은 층(106B2(i, j))과의 사이에 간극(106S2(j))을 가진다. 또한, 층(106G3(i, j))을 중간층이라고 하는 경우가 있다.
<<격벽(528)의 구성예 4>>
격벽(528)은 개구부(528B(i, j)) 및 개구부(528G(i, j))를 가진다. 개구부(528B(i, j))는 전극(551B(i, j))과 중첩되고, 개구부(528G(i, j))는 전극(551G(i, j))과 중첩된다.
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(105S(j))과 중첩된다.
<표시 패널(700)의 구성예 15>
또한, 본 발명의 일 형태의 표시 패널은 층(107)을 가진다(도 12의 (A) 참조). 층(107)은 전극(552)과 층(106B2(i, j)) 사이에 끼워지는 영역과, 전극(552)과 층(106G2(i, j)) 사이에 끼워지는 영역과, 전극(552)과 층(106R2(i, j)) 사이에 끼워지는 영역을 가진다.
<<층(107)의 구성예 1>>
예를 들어 정공 수송성을 가지는 재료를 층(107)에 사용할 수 있다. 이에 의하여, 층(106B2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다. 또한, 층(106G2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다. 또한, 층(106R2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다.
<표시 패널(700)의 구성예 16>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 13 및 도 14를 참조하면서 설명한다.
또한, 표시 패널(700)이 전극(552B(j)), 전극(552G(j)), 및 전극(552R(j)) 대신에 전극(552)을 가지는 점, 및 전극(552)이 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 발광 디바이스(550R(i, j))의 공통 전극으로서 기능하는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 표시 패널(700)이 층(107)을 가지는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 발광 디바이스(550B(i, j))가 층(106B2(i, j))을 가지고, 발광 디바이스(550G(i, j))가 층(106G2(i, j))을 가지고, 발광 디바이스(550R(i, j))가 층(106R2(i, j))을 가지는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 발광 디바이스(550B(i, j))가 층(104B(j)) 대신에 층(104B(i, j))을 가지는 점, 유닛(103B(j)) 대신에 유닛(103B(i, j))을 가지는 점, 층(105B(j)) 대신에 층(105B(i, j))을 가지는 점, 층(106B(j)) 대신에 층(106B(i, j))을 가지는 점, 유닛(103B2(j)) 대신에 유닛(103B2(i, j))을 가지는 점, 및 층(105B2(j)) 대신에 층(105B2(i, j))을 가지는 점이, 도 6을 참조하면서 설명한 표시 패널과 상이하다.
또한, 도 6의 (A)에 나타낸 층(104B(j)), 유닛(103B(j)), 층(105B(j)), 층(106B(j)), 유닛(103B2(j)), 및 층(105B2(j))은 도 6의 (C)에 파선으로 나타낸 바와 같이, 모두 X 방향으로 연장되는 띠 형상을 가진다. 또한, 도 13의 (A)에 나타낸 층(104B(i, j)), 유닛(103B(i, j)), 층(105B(i, j)), 층(106B(i, j)), 유닛(103B2(i, j)), 및 층(105B2(i, j))은 도 13의 (B)에 파선으로 나타낸 바와 같이, 모두 섬 형상을 가지고, 인접된 발광 디바이스는 어느 층도 공유하지 않는다.
또한, 발광 디바이스(550G(i, j)) 및 발광 디바이스(550R(i, j))에 대해서도, 상기 상이점을 참작하여 마찬가지로 바꿔 읽기 바란다.
여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
본 발명의 일 형태의 표시 패널은 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 격벽(528)을 가진다(도 13의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 가진다.
<<발광 디바이스(550B(i, j))의 구성예 4>>
발광 디바이스(550B(i, j))는 전극(551B(i, j))과, 전극(552)과, 층(105B2(i, j))과, 층(106B2(i, j))을 가진다. 또한, 전극(552)은 전극(551B(i, j))과 중첩된다.
<<층(105B2(i, j))의 구성예 1>>
층(105B2(i, j))은 층(106B(i, j))과 유닛(103B(i, j)) 사이에 끼워지는 영역을 가진다.
층(105B2(i, j))은 제 2 유기 화합물 및 제 2 금속을 포함한다.
예를 들어, 비공유 전자쌍을 가지는 유기 화합물을 제 2 유기 화합물에 사용할 수 있다. 또한, 5족, 7족, 9족, 11족, 또는 13족의 금속을 제 2 금속에 사용할 수 있다.
또한, 제 2 유기 화합물과 제 2 금속은 SOMO를 형성한다.
예를 들어, 도 4의 (A)를 참조하면서 설명한, 표시 패널의 층(105B(j))에 사용할 수 있는 구성을 층(105B2(i, j))에 사용할 수 있다.
<<층(106B2(i, j))의 구성예 2>>
층(106B2(i, j))은 전극(552)과 층(105B(i, j)) 사이에 끼워지는 영역을 가진다.
층(106B2(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 층(106B2(i, j))은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
예를 들어, 도 4의 (A)를 참조하면서 설명한, 표시 패널의 층(104B(j))에 사용할 수 있는 구성을 층(106B2(i, j))에 사용할 수 있다.
층(106B2(i, j))은 전압을 인가함으로써 양극 측에 전자를 공급하고, 음극 측에 정공을 공급할 수 있다. 구체적으로는, 양극 측에 배치되는 유닛(103B2(i, j))에 전자를 공급할 수 있다. 또한, 음극 측에 배치되는 층(107)에 정공을 공급할 수 있다. 또한, 층(106B2(i, j))을 전하 발생층이라고 할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 5>>
발광 디바이스(550G(i, j))는 전극(551G(i, j)), 층(105G2(i, j)), 및 층(106G2(i, j))을 가진다. 또한, 층(106G2(i, j))은 전극(551G(i, j))과 중첩된다.
<<층(105G2(i, j))의 구성예>>
층(105G2(i, j))은 층(106G(i, j))과 유닛(103G(i, j)) 사이에 끼워지는 영역을 가진다.
층(105G2(i, j))은 제 2 유기 화합물 및 제 2 금속을 포함한다.
또한, 층(105G2(i, j))은 층(105B2(i, j))과의 사이에 간극을 가진다(도 13 및 도 14 참조).
<<층(106G2(i, j))의 구성예 2>>
층(106G2(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다. 또한, 층(106G2(i, j))은 층(106B2(i, j))과의 사이에 간극(106S2(j))을 가진다.
<<격벽(528)의 구성예 5>>
격벽(528)은 개구부(528B(i, j)) 및 개구부(528G(i, j))를 가진다. 개구부(528B(i, j))는 전극(551B(i, j))과 중첩되고, 개구부(528G(i, j))는 전극(551G(i, j))과 중첩된다.
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(105S(j))과 중첩된다.
<표시 패널(700)의 구성예 17>
또한, 본 발명의 일 형태의 표시 패널은 층(107)을 가진다(도 13의 (A) 참조). 층(107)은 전극(552)과 층(106B2(i, j)) 사이에 끼워지는 영역과, 전극(552)과 층(106G2(i, j)) 사이에 끼워지는 영역과, 전극(552)과 층(106R2(i, j)) 사이에 끼워지는 영역을 가진다.
<<층(107)의 구성예 2>>
예를 들어 정공 수송성을 가지는 재료를 층(107)에 사용할 수 있다. 이에 의하여, 층(106B2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다. 또한, 층(106G2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다. 또한, 층(106R2(i, j))으로부터 공급된 정공을 전극(552)에 수송할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 표시 패널의 구성에 대하여 도 15 내지 도 18을 참조하면서 설명한다.
도 15는 본 발명의 일 형태의 표시 패널의 화소를 설명하는 도면이다.
도 16은 본 발명의 일 형태의 표시 패널의 구성을 설명하는 도면이다. 도 16의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 16의 (B)는 도 16의 (A)에 나타낸 화소의 상면도이다.
도 17은 도 16을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 다른, 본 발명의 일 형태의 표시 패널을 설명하는 도면이다. 도 17의 (A)는 본 발명의 일 형태의 표시 패널의 화소의 단면도이고, 도 17의 (B)는 도 17의 (A)에 나타낸 화소의 상면도이다.
도 18은 도 17을 사용하여 설명하는 본 발명의 일 형태의 표시 패널의 일부를 설명하는 도면이다.
<표시 패널(700)의 구성예 1>
표시 패널(700)은 화소(702G(i, j))와, 도전막(G1(i))과, 도전막(G2(i))과, 도전막(S1g(j))과, 도전막(S2g(j))과, 도전막(ANO)과, 도전막(VCOM2)을 가진다(도 1의 (A), (B), 및 도 15 참조).
예를 들어, 도전막(G1(i))은 제 1 선택 신호를 공급받고, 도전막(G2(i))은 제 2 선택 신호를 공급받고, 도전막(S1g(j))은 화상 신호를 공급받고, 도전막(S2g(j))은 제어 신호를 공급받는다.
화소(702G(i, j))는 화소 회로(530G(i, j)) 및 발광 디바이스(550G(i, j))를 가진다.
또한, 실시형태 2에서 설명하는 표시 패널은, 화소 회로(530G(i, j))가 도전막(VCOM2)과 전기적으로 접속되어 있는 점, 화소 회로(530G(i, j))가 발광 디바이스(550G(i, j))의 전극(552G(i, j))과 전기적으로 접속되어 있는 점, 발광 디바이스(550G(i, j))의 전극(551)이 도전막(ANO)과 전기적으로 접속되어 있는 점, 예를 들어 전류가 발광 디바이스(550G(i, j))로부터 화소 회로(530G(i, j))로 흐르는 점이, 실시형태 1에서 설명한 표시 패널과 상이하다.
여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
<<화소(702G(i, j))의 구성예>>
화소(702G(i, j))는 화소 회로(530G(i, j)) 및 발광 디바이스(550G(i, j))를 가진다(도 15 참조).
<<화소 회로(530G(i, j))의 구성예 1>>
화소 회로(530G(i, j))는 제 1 선택 신호를 공급받고, 화소 회로(530G(i, j))는 제 1 선택 신호에 의거하여 화상 신호를 취득한다. 예를 들어, 도전막(G1(i))을 사용하여 제 1 선택 신호를 공급할 수 있다(도 15 참조). 또는, 도전막(S1g(j))을 사용하여 화상 신호를 공급할 수 있다. 또한, 제 1 선택 신호를 공급하고, 화상 신호를 화소 회로(530G(i, j))에 취득시키는 동작을 "기록"이라고 할 수 있다.
<<화소 회로(530G(i, j))의 구성예 2>>
화소 회로(530G(i, j))는 스위치(SW21), 스위치(SW22), 트랜지스터(M21), 용량 소자(C21), 및 노드(N21)를 가진다(도 15 참조). 또한, 화소 회로(530G(i, j))는 노드(N22), 용량 소자(C22), 및 스위치(SW23)를 가진다.
트랜지스터(M21)는 노드(N21)와 전기적으로 접속되는 게이트 전극과, 발광 디바이스(550G(i, j))와 전기적으로 접속되는 제 1 전극과, 도전막(VCOM2)과 전기적으로 접속되는 제 2 전극을 가진다.
스위치(SW21)는 노드(N21)와 전기적으로 접속되는 제 1 단자와, 도전막(S1g(j))과 전기적으로 접속되는 제 2 단자와, 도전막(G1(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
스위치(SW22)는 도전막(S2g(j))과 전기적으로 접속되는 제 1 단자와, 도전막(G2(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가진다.
용량 소자(C21)는 노드(N21)와 전기적으로 접속되는 도전막과, 스위치(SW22)의 제 2 전극과 전기적으로 접속되는 도전막을 가진다.
이로써, 화상 신호를 노드(N21)에 저장할 수 있다. 또는, 노드(N21)의 전위를 스위치(SW22)를 사용하여 변경할 수 있다. 또는, 발광 디바이스(550G(i, j))가 사출하는 광의 강도를 노드(N21)의 전위를 사용하여 제어할 수 있다.
<표시 패널(700)의 구성예 2>
본 실시형태에서 설명하는 표시 패널(700)은 발광 디바이스(550B(i, j))와, 발광 디바이스(550G(i, j))와, 격벽(528)을 가진다(도 16의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 가진다.
<<발광 디바이스(550B(i, j))의 구성예 1>>
발광 디바이스(550B(i, j))는 전극(552B(i, j)), 전극(551), 및 층(105B(i, j))을 가진다. 또한 전극(551)은 전극(552B(i, j))과 중첩된다.
<<층(105B(i, j))의 구성예>>
층(105B(i, j))은 전극(552B(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 예를 들어, 층(105B(i, j))은 전극(552B(i, j))과 유닛(103B(i, j)) 사이에 끼워지고, 층(105B(i, j))은 전극(552B(i, j))과 접한다. 또한, 층(105B(i, j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105B(i, j))은 제 1 유기 화합물 및 제 1 금속을 포함한다. 또한, 제 1 유기 화합물과 제 1 금속은 SOMO를 형성한다. 예를 들어, SOMO의 에너지 준위는 제 1 유기 화합물의 LUMO의 에너지 준위와 비교하여 -1.5eV 이상 0eV 미만의 범위에 있다.
예를 들어, 비공유 전자쌍을 가지는 제 1 유기 화합물 및 제 1 금속을 포함하는 복합 재료를 층(105B(i, j))에 사용할 수 있다. 또한, 제 1 유기 화합물의 전자수와 제 1 금속의 전자수의 합계가 홀수인 것이 바람직하다. 또한, 제 1 유기 화합물 1mol에 대한 제 1 금속의 몰 비율은 바람직하게는 0.1 이상 10 이하, 더 바람직하게는 0.2 이상 2 이하, 더욱 바람직하게는 0.2 이상 0.8 이하이다.
이에 의하여, 비공유 전자쌍을 가지는 제 1 유기 화합물은 제 1 금속과 서로 작용하고, SOMO를 형성할 수 있다. 또한, 전극(552B(j))으로부터 층(105B(j))에 전자를 주입하는 경우에 양자 사이에 있는 장벽을 저감할 수 있다. 또한, 제 1 금속은 물 또는 산소와의 반응성이 낮기 때문에, 발광 디바이스(550B(i, j))의 내습성을 향상시킬 수 있다.
또한, 전자 스핀 공명법(ESR: Electron Spin Resonance)을 사용하여 측정한 층(105B(j))의 스핀 밀도가 바람직하게는 1Х1016spins/cm3 이상, 더 바람직하게는 5Х1016spins/cm3 이상, 더욱 바람직하게는 1Х1017spins/cm3 이상인 복합 재료를 층(105)에 사용할 수 있다.
또한, 층(105B(i, j))에 포함되는 알칼리 금속의 농도는 층(105B(i, j))에 포함되는 제 1 금속의 농도보다 낮은 것이 바람직하다. 예를 들어 리튬, 소듐, 포타슘, 루비듐, 세슘, 프랑슘 등은 알칼리 금속이다. 또한, 층(105B(i, j))에 포함되는 알칼리 금속의 농도 및 제 1 금속의 농도는 이차 이온 질량 분석법 등에 의하여 검출할 수 있다.
[제 1 유기 화합물]
예를 들어, 비공유 전자쌍을 가지는 유기 화합물을 제 1 유기 화합물에 사용할 수 있다. 구체적으로는, 실시형태 1에서 설명한 층(105B(j))에 사용할 수 있는 유기 화합물을 적용할 수 있다. 예를 들어, 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 사용할 수 있다.
[제 1 금속]
예를 들어, 5족, 7족, 9족, 11족, 또는 13족의 금속을 제 1 금속에 사용할 수 있다. 구체적으로는, 실시형태 1에서 설명한 층(105B(j))에 사용할 수 있는 금속을 적용할 수 있다. 예를 들어, 은(Ag)을 사용할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 1>>
발광 디바이스(550G(i, j))는 전극(552G(i, j)), 전극(551), 및 층(105G(i, j))을 가진다(도 16의 (A) 참조). 또한 전극(551)은 전극(552G(i, j))과 중첩된다.
<<층(105G(i, j))의 구성예>>
층(105G(i, j))은 전극(552G(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 예를 들어, 층(105G(i, j))은 전극(552G(i, j))과 유닛(103G(i, j)) 사이에 끼워지고, 층(105G(i, j))은 전극(552G(i, j))과 접한다. 또한, 층(105G(i, j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105G(i, j))은 제 1 유기 화합물 및 제 1 금속을 포함한다. 또한, 층(105G(i, j))은 층(105B(i, j))과의 사이에 간극(105S(j))을 가진다.
<<격벽(528)의 구성예 1>>
격벽(528)은 개구부(528B(i, j)) 및 개구부(528G(i, j))를 가진다(도 16의 (B) 참조). 개구부(528B(i, j))는 전극(552B(i, j))과 중첩되고, 개구부(528G(i, j))는 전극(552G(i, j))과 중첩된다.
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(105S(j))과 중첩된다(도 16의 (A) 참조).
또한, 격벽(528)은 층(105B(j)) 및 층(105G(j))과 접한다.
예를 들어, 실시형태 1에서 설명한 격벽(528)에 사용할 수 있는 구성을 적용할 수 있다.
이에 의하여, 예를 들어 발광 디바이스에 알칼리 금속을 사용하지 않고 표시 패널의 구동 전압을 억제할 수 있다. 또한, 인접된 발광 디바이스를 에칭법을 사용하여 분리할 수 있다. 또한, 에칭법을 사용하여도 알칼리 금속에 의하여 제조 설비가 오염되는 것이 없다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<<발광 디바이스(550B(i, j))의 구성예 2>>
발광 디바이스(550B(i, j))는 유닛(103B(i, j)) 및 층(104B(i, j))을 가진다(도 16의 (A) 참조).
<<유닛(103B(i, j))의 구성예 1>>
유닛(103B(i, j))은 층(105B(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 유닛(103B(i, j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다. 예를 들어, 청색광을 사출할 수 있다.
또한, 예를 들어 정공 수송층, 전자 수송층, 캐리어 블록층 등의 기능층에서 선택한 층을 유닛(103B(i, j))에 사용할 수 있다.
<<층(104B(i, j))의 구성예 1>>
층(104B(i, j))은 유닛(103B(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 또한, 층(104B(i, j))은 예를 들어 정공 주입층에 사용할 수 있다.
층(104B(i, j))은 복합 재료를 포함한다. 복합 재료는 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함한다. 또한, 층(104B(i, j))은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다.
[제 1 정공 수송성을 가지는 재료]
예를 들어, 방향족 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리를 가지는 유기 화합물을, 정공 수송성을 가지는 재료에 사용할 수 있다. 구체적으로는, 실시형태 1에서 설명한 층(104B(j))에 사용할 수 있는 정공 수송성을 가지는 재료를 적용할 수 있다.
[억셉터성을 가지는 물질]
예를 들어, 전이 금속 산화물, 혹은 플루오린 또는 사이아노기를 포함하는 유기 화합물 또는 전이 금속 산화물을 억셉터성을 가지는 물질로서 사용할 수 있다. 구체적으로는, 실시형태 1에서 설명한 층(104B(j))에 사용할 수 있는 억셉터성을 가지는 물질을 적용할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 2>>
발광 디바이스(550G(i, j))는 유닛(103G(i, j)) 및 층(104G(i, j))을 가진다(도 16의 (A) 참조).
<<유닛(103G(i, j))의 구성예 1>>
유닛(103G(i, j))은 층(105G(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 유닛(103G(i, j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다. 예를 들어, 녹색광을 사출할 수 있다.
또한, 예를 들어 정공 수송층, 전자 수송층, 캐리어 블록층 등의 기능층에서 선택한 층을 유닛(103G(i, j))에 사용할 수 있다.
<<층(104G(i, j))의 구성예 1>>
층(104G(i, j))은 유닛(103G(i, j))과 전극(551) 사이에 끼워지는 영역을 가진다. 또한, 층(104G(i, j))은 예를 들어 정공 주입층에 사용할 수 있다.
또한, 층(104G(i, j))은 층(104B(i, j))과 같은 정공 수송성을 가지는 재료 및 층(104B(i, j))과 같은 억셉터성을 가지는 물질을 포함한다.
또한, 층(104G(i, j))은 층(104B(i, j))과의 사이에 간극(104S(j))을 가진다. 또한, 층(104B(i, j)) 및 층(104G(i, j))은 도전성을 가지기 때문에, 간극(104S(j))은 층(104B(i, j))과 층(104G(i, j)) 사이의 전기적인 도통을 방지하는 기능을 가진다.
<<격벽(528)의 구성예 1>>
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(104S(j))과 중첩된다.
이에 의하여, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 또한, 에칭 공정에 의하여 발광 디바이스의 특성이 변화되는 것을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 3>
또한, 본 발명의 일 형태의 표시 패널은 층(107)을 가진다(도 16의 (A) 참조). 층(107)은 전극(551)과 층(104B(i, j)) 사이에 끼워지는 영역과, 전극(551)과 층(104G(i, j)) 사이에 끼워지는 영역과, 전극(551)과 층(104R(i, j)) 사이에 끼워지는 영역을 가진다.
<<층(107)의 구성예 1>>
예를 들어 정공 수송성을 가지는 재료를 층(107)에 사용할 수 있다. 이에 의하여, 전극(551)으로부터 층(104B(i, j))에 정공을 수송할 수 있다. 또한, 전극(551)으로부터 층(104G(i, j))에 정공을 수송할 수 있다. 또한, 전극(551)으로부터 층(104R(i, j))에 정공을 수송할 수 있다.
<표시 패널(700)의 구성예 4>
본 발명의 일 형태의 표시 패널의 구성에 대하여 도 17 및 도 18을 참조하면서 설명한다.
또한, 착색층(CFB(j))과, 착색층(CFG(j))과, 착색층(CFR(j))을 가지는 점이, 도 16을 참조하면서 설명한 표시 패널과 상이하다(도 17의 (A) 참조).
또한, 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 및 발광 디바이스(550R(i, j))가 모두 백색광을 사출하는 점이, 도 16을 참조하면서 설명한 표시 패널과 상이하다.
또한, 발광 디바이스(550B(i, j))가 유닛(103B2(i, j)), 층(106B(i, j)), 및 층(105B2(i, j))을 가지는 점, 발광 디바이스(550G(i, j))가 유닛(103G2(i, j)), 층(106G(i, j)), 및 층(105G2(i, j))을 가지는 점이, 도 16을 참조하면서 설명한 표시 패널과 상이하다. 또한, 발광 디바이스(550R(i, j))는 유닛(103R2(i, j)), 층(106R(i, j)), 및 층(105R2(i, j))을 가진다. 또한, 층(106R(i, j))을 중간층이라고 하는 경우가 있다.
여기서는, 다른 부분에 대하여 상세하게 설명하고, 같은 구성을 사용할 수 있는 부분에 대해서는 상기 설명을 원용한다.
<<착색층의 구성예 1>>
착색층(CFB(j))은 발광 디바이스(550B(i, j))와 중첩된다(도 17의 (A) 참조). 예를 들어, 청색광을 우선적으로 투과시키는 재료를 착색층(CFB(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 청색광을 추출할 수 있다.
착색층(CFG(j))은 발광 디바이스(550G(i, j))와 중첩되고, 착색층(CFG(j))은 착색층(CFB(j))과 상이한 색의 광을 투과시킨다. 예를 들어, 녹색광을 우선적으로 투과시키는 재료를 착색층(CFG(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 녹색광을 추출할 수 있다.
또한, 착색층(CFR(j))은 발광 디바이스(550R(i, j))와 중첩되고, 착색층(CFR(j))은 착색층(CFB(j)) 및 착색층(CFG(j))과 상이한 색의 광을 투과시킨다. 예를 들어, 적색광을 우선적으로 투과시키는 재료를 착색층(CFR(j))에 사용할 수 있다. 이에 의하여, 백색광으로부터 적색광을 추출할 수 있다.
<<발광 디바이스(550B(i, j))의 구성예 3>>
발광 디바이스(550B(i, j))는 유닛(103B2(i, j)), 층(106B(i, j)), 및 층(105B2(i, j))을 가진다(도 17의 (A) 참조).
<<유닛(103B2(i, j))의 구성예 1>>
유닛(103B2(i, j))은 층(104B(i, j))과 유닛(103B(i, j)) 사이에 끼워지는 영역을 가진다.
예를 들어, 유닛(103B(i, j))과 발광색이 다른 구성을 유닛(103B2(i, j))에 사용할 수 있다. 이에 의하여, 원하는 색의 광을 사출하는 발광 디바이스를 제공할 수 있다. 구체적으로는, 적색광 및 녹색광을 사출하는 구성을 유닛(103B(i, j))에 사용하고, 청색광을 사출하는 구성을 유닛(103B2(i, j))에 사용할 수 있다. 이에 의하여, 예를 들어 백색광을 사출하는 발광 디바이스를 제공할 수 있다.
<<층(106B(i, j))의 구성예 1>>
층(106B(i, j))은 유닛(103B2(i, j))과 유닛(103B(i, j)) 사이에 끼워지는 영역을 가진다. 또한, 층(106B(i, j))은 예를 들어 전하 발생층에 사용할 수 있다. 층(106B(i, j))은 전압을 가함으로써 양극 측으로 전자를 공급하고, 음극 측으로 정공을 공급하는 기능을 가진다.
층(106B(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다. 또한, 층(104B(i, j))에 사용할 수 있는 복합 재료를 층(106B(i, j))에 사용할 수 있다.
<<층(105B2(i, j))의 구성예>>
층(105B2(i, j))은 유닛(103B2(i, j))과 층(106B) 사이에 끼워지는 영역을 가진다. 또한, 층(105B2(i, j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105B2(i, j))은 제 2 유기 화합물 및 제 2 금속을 포함한다. 예를 들어, 층(105B(i, j))에 사용할 수 있는 제 1 유기 화합물을 제 2 유기 화합물에 사용할 수 있다. 또한, 층(105B(i, j))에 사용할 수 있는 제 1 금속을 제 2 금속에 사용할 수 있다. 또한, 제 2 유기 화합물과 제 2 금속은 SOMO를 형성한다.
<<발광 디바이스(550G(i, j))의 구성예 3>>
발광 디바이스(550G(i, j))는 유닛(103G2(i, j)), 층(106G(i, j)), 및 층(105G2(i, j))을 가진다(도 17의 (A) 참조).
<<유닛(103G2(i, j))의 구성예 1>>
유닛(103G2(i, j))은 층(104G(i, j))과 유닛(103G(i, j)) 사이에 끼워지는 영역을 가진다. 유닛(103G2(i, j))은 발광층을 포함하고, 광을 사출하는 기능을 가진다.
<<층(106G(i, j))의 구성예 1>>
층(106G(i, j))은 유닛(103G2(i, j))과 유닛(103G(i, j)) 사이에 끼워지는 영역을 가진다. 또한, 층(106G(i, j))은 예를 들어 전하 발생층에 사용할 수 있다. 층(106G(i, j))은 전압을 가함으로써 양극 측으로 전자를 공급하고, 음극 측으로 정공을 공급하는 기능을 가진다.
층(106G(i, j))은 복합 재료를 포함한다. 복합 재료는 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하고, 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이다. 또한, 층(104G(i, j))에 사용할 수 있는 복합 재료를 층(106G(i, j))에 사용할 수 있다.
또한, 층(106G(i, j))은 층(106B(i, j))과의 사이에 간극(106S(j))을 가진다(도 17의 (A) 및 도 18 참조). 또한, 층(106B(i, j)) 및 층(106G(i, j))은 도전성을 가지기 때문에, 간극(106S(j))은 층(106B(i, j))과 층(106G(i, j)) 사이의 전기적인 도통을 방지하는 기능을 가진다.
<<층(105G2(i, j))의 구성예>>
층(105G2(i, j))은 유닛(103G2(i, j))과 층(106G) 사이에 끼워지는 영역을 가진다. 또한, 층(105G2(i, j))은 예를 들어 전자 주입층에 사용할 수 있다.
층(105G2(i, j))은 제 2 유기 화합물 및 제 2 금속을 포함한다. 예를 들어, 층(105G(i, j))에 사용할 수 있는 제 1 유기 화합물을 제 2 유기 화합물에 사용할 수 있다. 또한, 층(105G(i, j))에 사용할 수 있는 제 1 금속을 제 2 금속에 사용할 수 있다. 또한, 제 2 유기 화합물과 제 2 금속은 SOMO를 형성한다.
<<격벽(528)의 구성예 2>>
격벽(528)은 개구부(528B(i, j))와 개구부(528G(i, j)) 사이에서 간극(106S(j))과 중첩된다.
이에 의하여, 층(106B(i, j))과 층(106G(i, j)) 사이에 전류가 흐르는 현상을 억제할 수 있다. 또한, 발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널을 제공할 수 있다.
<표시 패널(700)의 구성예 5>
또한, 본 발명의 일 형태의 표시 패널은 층(107)을 가진다(도 17의 (A) 참조). 층(107)은 전극(551)과 층(104B(i, j)) 사이에 끼워지는 영역과, 전극(551)과 층(104G(i, j)) 사이에 끼워지는 영역과, 전극(551)과 층(104R(i, j)) 사이에 끼워지는 영역을 가진다.
<<층(107)의 구성예 2>>
예를 들어 정공 수송성을 가지는 재료를 층(107)에 사용할 수 있다. 이에 의하여, 전극(551)으로부터 층(104B(i, j))에 정공을 수송할 수 있다. 또한, 전극(551)으로부터 층(104G(i, j))에 정공을 수송할 수 있다. 또한, 전극(551)으로부터 층(104R(i, j))에 정공을 수송할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 표시 패널의 제조 방법에 대하여 도 19 내지 도 30을 참조하면서 설명한다.
도 19는 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하기 위한 도면이다.
도 20 내지 도 22는 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하기 위한 도면이다.
도 23은 도 20 내지 도 22를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 상이한, 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하는 도면이다.
도 24 및 도 25는 도 20 내지 도 23을 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 상이한, 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하는 도면이다.
도 26 및 도 27은 도 20 내지 도 24를 사용하여 설명하는 본 발명의 일 형태의 표시 패널과 상이한, 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하는 도면이다.
도 28 내지 도 30은 본 발명의 일 형태의 표시 패널의 제조 방법을 설명하는 도면이다.
<표시 패널의 제조 방법의 예 1>
본 발명의 일 형태의 표시 패널의 제조 방법은 이하의 제 1 단계 내지 제 15 단계를 가진다. 예를 들어, 도 4를 사용하여 설명한 본 발명의 일 형태의 표시 패널(700)을 제조할 수 있다.
<<제 1 단계>>
제 1 단계에 있어서, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 형성한다(도 19의 (A) 참조). 예를 들어, 기재(510) 위에 형성된 기능층(520) 위에 도전막을 형성하고, 포토리소그래피법을 사용하여 소정의 형상으로 가공한다. 예를 들어, 섬 형상으로 가공한다.
<<제 2 단계>>
제 2 단계에 있어서, 전극(551B(i, j))과 전극(551G(i, j)) 사이에 격벽(528)을 형성한다(도 19의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 덮는 절연막을 형성하고, 포토리소그래피법을 사용하여 개구부를 형성하고, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 노출시킨다.
<<제 3 단계>>
제 3 단계에 있어서, 전극(551B(i, j)) 및 전극(551G(i, j)) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104B)을 형성한다(도 20의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에 이들을 덮도록 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 4 단계>>
제 4 단계에 있어서, 층(104B) 위에 유닛(103B)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 5 단계>>
제 5 단계에 있어서, 유닛(103B) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(105B)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 6 단계>>
제 6 단계에 있어서, 층(105B) 위에 전극(552B)을 형성한다(도 20의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 형성한다.
또한, 전극(552B) 위에 레지스트(RES)를 형성한다(도 20의 (B) 참조). 예를 들어, 전극(551B(i, j))과 중첩되는 위치에 형성한다.
<<제 7 단계>>
제 7 단계에 있어서, 층(104B), 유닛(103B), 층(105B), 및 전극(552B)을 소정의 형상으로 가공한다(도 20의 (C) 참조). 예를 들어, 포토에칭법을 사용하여 전극(551G(i, j)) 위의 층(104B), 유닛(103B), 층(105B), 및 전극(552B)을 제거하여, 지면(紙面)과 교차하는 방향으로 연장되는 띠 형상으로 가공한다. 이에 의하여, 발광 디바이스(550B(i, j))를 형성한다.
구체적으로는, 레지스트(RES) 및 에칭법을 사용하여, 격벽(528)과 중첩되는 부분 등을 제거한다. 또한, 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
<<제 8 단계>>
제 8 단계에 있어서, 발광 디바이스(550B(i, j)) 및 전극(551G(i, j)) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104G)을 형성한다(도 21의 (A) 참조). 예를 들어, 진공 증착법을 사용하여, 전극(551G(i, j)) 및 전극(551R(i, j)) 위에 이들을 덮도록 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 9 단계>>
제 9 단계에 있어서, 층(104G) 위에 유닛(103G)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 10 단계>>
제 10 단계에 있어서, 유닛(103G) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(105G)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 11 단계>>
제 11 단계에 있어서, 층(105G) 위에 전극(552G)을 형성한다(도 21의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 형성한다.
또한, 전극(552G) 위에 레지스트(RES)를 형성한다(도 21의 (B) 참조). 예를 들어, 전극(551G(i, j))과 중첩되는 위치에 형성한다.
<<제 12 단계>>
제 12 단계에 있어서, 층(104G), 유닛(103G), 층(105G), 및 전극(552G)을 소정의 형상으로 가공한다(도 21의 (C) 참조). 예를 들어, 포토에칭법을 사용하여 발광 디바이스(550B(i, j)) 위의 층(104G), 유닛(103G), 층(105G), 및 전극(552G)을 제거하여 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공하고, 발광 디바이스(550B(i, j))로부터 분리한다. 이에 의하여 발광 디바이스(550G(i, j))를 형성한다.
구체적으로는, 레지스트(RES) 및 에칭법을 사용하여, 격벽(528)과 중첩되는 부분 등을 제거한다. 또한, 전극(552B(j)) 및 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
<<제 13 단계>>
제 13 단계에 있어서, 전극(552G(j)) 및 전극(551R(i, j)) 위에 층(104R), 유닛(103R), 층(105R), 및 전극(552R)을 이 순서대로 형성한다. 예를 들어, 진공 증착법을 사용하여, 전극(551R(i, j))을 덮도록 형성한다(도 22의 (A) 참조).
또한, 전극(552R) 위에 레지스트(RES)를 형성한다(도 22의 (B) 참조). 예를 들어, 전극(551R(i, j))과 중첩되는 위치에 형성한다.
<<제 14 단계>>
제 14 단계에 있어서, 층(104R), 유닛(103R), 층(105R), 및 전극(552R)을 소정의 형상으로 가공한다(도 22의 (C) 참조). 예를 들어, 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공한다.
구체적으로는, 레지스트(RES) 및 에칭법을 사용하여, 격벽(528)과 중첩되는 부분 등을 제거한다. 또한, 전극(552B(j)), 전극(552G(j)), 및 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
이상의 공정에 의하여, 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 및 발광 디바이스(550R(i, j))를 형성할 수 있다.
<<제 15 단계>>
또한, 제 15 단계에 있어서, 격벽(528)에 접하는 절연막(573)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 덮는다(도 22의 (C) 참조). 이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 절연막(573)을 사용하여 보호할 수 있다.
<표시 패널의 제조 방법의 예 2>
본 발명의 일 형태의 표시 패널의 제조 방법은 이하의 제 1 단계 내지 제 11 단계를 가진다. 예를 들어, 도 6을 사용하여 설명한 본 발명의 일 형태의 표시 패널(700)을 제조할 수 있다.
<<제 1 단계>>
제 1 단계에 있어서, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 형성한다(도 19의 (A) 참조). 예를 들어, 기재(510) 위에 형성된 기능층(520) 위에 도전막을 형성하고, 포토리소그래피법을 사용하여 소정의 형상으로 가공한다. 예를 들어, 섬 형상으로 가공한다.
<<제 2 단계>>
제 2 단계에 있어서, 전극(551B(i, j))과 전극(551G(i, j)) 사이에 격벽(528)을 형성한다(도 19의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 덮는 절연막을 형성하고, 포토리소그래피법을 사용하여 개구부를 형성하고, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 노출시킨다.
<<제 3 단계>>
제 3 단계에 있어서, 전극(551B(i, j)) 및 전극(551G(i, j)) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)을 형성한다(도 23의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에, 이들을 덮도록 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 4 단계>>
제 4 단계에 있어서, 층(104) 위에 유닛(103)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 5 단계>>
제 5 단계에 있어서, 유닛(103) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(1052)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 6 단계>>
제 6 단계에 있어서, 층(1052) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(106)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 7 단계>>
제 7 단계에 있어서, 층(106) 위에 유닛(1032)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 8 단계>>
제 8 단계에 있어서, 유닛(1032) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(105)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 9 단계>>
제 9 단계에 있어서, 층(105) 위에 전극(552)을 형성한다(도 23의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 형성한다.
또한, 전극(552) 위에 레지스트(RES)를 형성한다(도 23의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))과 중첩되는 위치에 형성한다.
<<제 10 단계>>
제 10 단계에 있어서, 층(104), 유닛(103), 층(1052), 층(106), 유닛(1032), 층(105), 및 전극(552)을 소정의 형상으로 가공한다(도 23의 (C) 참조). 예를 들어, 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공한다.
구체적으로는, 레지스트(RES) 및 에칭법을 사용하여, 격벽(528)과 중첩되는 부분을 제거한다. 또한, 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
층(104)은, 층(104B(j)), 층(104G(j)), 및 층(104R(j))으로 가공된다. 유닛(103)은 유닛(103B(j)), 유닛(103G(j)), 및 유닛(103R(j))으로 가공된다. 층(1052)은 층(105B2(j)), 층(105G2(j)), 및 층(105R2(j))으로 가공된다. 층(106)은 층(106B(j)), 층(106G(j)), 및 층(106R(j))으로 가공된다. 유닛(1032)은 유닛(103B2(j)), 유닛(103G2(j)), 및 유닛(103R2(j))으로 가공된다. 층(105)은 층(105B(j)), 층(105G(j)), 및 층(105R(j))으로 가공된다. 전극(552)은 전극(552B(j)), 전극(552G(j)), 및 전극(552R(j))으로 가공된다.
예를 들어, 간극(104S(j))이 형성되고, 간극(104S(j))은 층(104B(i, j))과 층(104G(i, j)) 사이의 전기적인 도통을 방지한다. 또한, 간극(106S(j))이 형성되고, 간극(106S(j))은 층(106B(i, j))과 층(106G(i, j)) 사이의 전기적인 도통을 방지한다.
이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 분리하여 형성할 수 있다. 또한, 발광 디바이스(550R(i, j))를 형성할 수 있다.
<<제 11 단계>>
제 11 단계에 있어서, 전극(552B(j)), 전극(552G(j)), 및 전극(552R(j)) 위에 격벽(528)에 접하는 절연막(573)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 덮는다. 예를 들어, 평탄한 절연막(573A)과 치밀한 절연막(573B)을 적층하여 절연막(573)을 형성한다. 구체적으로는, 도포법을 사용하여 평탄한 막을 형성하고, 화학 기상 성장법 또는 원자층 퇴적법 등을 사용하여 치밀한 막을 평탄한 막 위에 적층한다. 이에 의하여, 결함이 적고 질이 좋은 절연막(573)을 형성할 수 있다. 이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 절연막(573)을 사용하여 보호할 수 있다.
<표시 패널의 제조 방법의 예 3>
본 발명의 일 형태의 표시 패널의 제조 방법은 이하의 제 1 단계 내지 제 6 단계를 가진다. 예를 들어, 도 11을 사용하여 설명한 본 발명의 일 형태의 표시 패널(700)을 제조할 수 있다.
<<제 1 단계>>
제 1 단계에 있어서, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 형성한다(도 19의 (A) 참조). 예를 들어, 기재(510) 위에 형성된 기능층(520) 위에 도전막을 형성하고, 포토리소그래피법을 사용하여 소정의 형상으로 가공한다. 예를 들어, 섬 형상으로 가공한다.
<<제 2 단계>>
제 2 단계에 있어서 격벽(528)을 형성한다. 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 덮는 절연막을 형성하고, 포토리소그래피법을 사용하여 개구부를 형성하고, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 노출시킨다(도 19의 (B) 참조).
<<제 3 단계>>
제 3 단계에 있어서, 층(104), 유닛(103), 층(105), 및 층(106)을 이 순서대로 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에 형성한다(도 24의 (A) 참조). 예를 들어, 진공 증착법을 사용하여, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에 이들을 덮도록 형성한다.
또한, 층(106) 위에 레지스트(RES)를 형성한다(도 24의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))과 중첩되는 위치에 형성한다.
<<제 4 단계>>
제 4 단계에 있어서, 층(104), 유닛(103), 층(105), 및 층(106)을 소정의 형상으로 가공한다(도 24의 (C) 참조). 예를 들어, 전극(551B(i, j))과 중첩되는 섬 형상과, 전극(551G(i, j))과 중첩되는 섬 형상과, 전극(551R(i, j))과 중첩되는 섬 형상으로 가공한다. 또는, 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공하여도 좋다.
구체적으로는, 레지스트(RES) 및 에칭법을 사용하여, 격벽(528)과 중첩되는 부분을 제거한다. 또한, 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
층(104)은 층(104B(i, j)), 층(104G(i, j)), 및 층(104R(i, j))으로 가공된다. 유닛(103)은 유닛(103B(i, j)), 유닛(103G(i, j)), 및 유닛(103R(i, j))으로 가공된다. 층(105)은 층(105B(i, j)), 층(105G(i, j)), 및 층(105R(i, j))으로 가공된다. 층(106)은 층(106B(i, j)), 층(106G(i, j)), 및 층(106R(i, j))으로 가공된다.
예를 들어, 간극(104S(j))은 층(104B(i, j))과 층(104G(i, j)) 사이의 전기적인 도통을 방지한다. 또한, 간극(106S(j))은 층(106B(i, j))과 층(106G(i, j)) 사이의 전기적인 도통을 방지한다.
<<제 5 단계>>
제 5 단계에 있어서, 유닛(1032), 층(105), 및 전극(552)을 이 순서대로 형성한다(도 25의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 층(106B(i, j)), 층(106G(i, j)), 및 층(106R(i, j))을 덮도록 형성한다.
이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 형성할 수 있다. 또한, 발광 디바이스(550R(i, j))를 형성할 수 있다.
<<제 6 단계>>
제 6 단계에 있어서 절연막(573)을 형성한다(도 25의 (B) 참조). 또한, 절연막(573) 위에 착색층(CFB(j)), 착색층(CFG(j)), 및 착색층(CFR(j))을 형성한다.
예를 들어, 평탄한 막과 치밀한 막을 적층하여 절연막(573)을 형성한다. 구체적으로는, 도포법을 사용하여 평탄한 막을 형성하고, 화학 기상 성장법 또는 원자층 퇴적법 등을 사용하여 치밀한 막을 평탄한 막 위에 적층한다. 이에 의하여, 결함이 적고 질이 좋은 절연막(573)을 형성할 수 있다.
예를 들어, 컬러 레지스트를 사용하여 착색층(CFB(j)), 착색층(CFG(j)), 및 착색층(CFR(j))을 소정의 형상으로 가공한다. 또한, 착색층(CFR(j)) 및 착색층(CFB(j))이 격벽(528) 위에서 중첩되도록 가공한다. 이에 의하여, 인접된 발광 디바이스가 사출하는 광이 착색층으로 들어가는 현상을 억제할 수 있다.
<표시 패널의 제조 방법의 예 4>
본 발명의 일 형태의 표시 패널의 제조 방법은 이하의 제 1 단계 내지 제 13 단계를 가진다. 예를 들어, 도 13을 사용하여 설명한 본 발명의 일 형태의 표시 패널(700)을 제조할 수 있다.
<<제 1 단계>>
제 1 단계에 있어서, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 형성한다(도 19의 (A) 참조). 예를 들어, 기재(510) 위에 형성된 기능층(520) 위에 도전막을 형성하고, 포토리소그래피법을 사용하여 소정의 형상으로 가공한다. 예를 들어, 섬 형상으로 가공한다.
<<제 2 단계>>
제 2 단계에 있어서, 전극(551B(i, j))과 전극(551G(i, j)) 사이에 격벽(528)을 형성한다(도 19의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 덮는 절연막을 형성하고, 포토리소그래피법을 사용하여 개구부를 형성하고, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))을 노출시킨다.
<<제 3 단계>>
제 3 단계에 있어서, 전극(551B(i, j)) 및 전극(551G(i, j)) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)을 형성한다(도 26의 (A) 참조). 예를 들어, 진공 증착법을 사용하여, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에 이들을 덮도록 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 4 단계>>
제 4 단계에 있어서, 층(104) 위에 유닛(103)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 5 단계>>
제 5 단계에 있어서, 유닛(103) 위에 제 2 유기 화합물 및 제 2 금속을 포함하는 층(1052)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 6 단계>>
제 6 단계에 있어서, 층(1052) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(106)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 7 단계>>
제 7 단계에 있어서, 층(106) 위에 유닛(1032)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 8 단계>>
제 8 단계에 있어서, 유닛(1032) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(105)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 9 단계>>
제 9 단계에 있어서, 층(105) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(1062)을 형성한다(도 26의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
또한, 층(1062) 위에 레지스트(RES)를 형성한다(도 26의 (B) 참조). 예를 들어, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j))과 중첩되는 위치에 형성한다.
<<제 10 단계>>
제 10 단계에 있어서, 층(104), 유닛(103), 층(1052), 층(106), 유닛(1032), 층(105), 및 층(1062)을 소정의 형상으로 가공한다(도 26의 (C) 참조). 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(1062)은 산화에 강하고, 층(1062)이 표면에 있는 상태는 화학적으로 안정된다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(1062)이 표면에 있는 상태에서 제 10 단계의 에칭 공정이 적용되기 때문에, 에칭 공정이 발광 디바이스에 미치는 특성의 변화를 억제할 수 있다.
예를 들어, 포토에칭법을 사용하여 격벽(528) 위의 층(104), 유닛(103), 층(1052), 층(106), 유닛(1032), 층(105), 및 층(1062)을 제거하여 소정의 형상으로 가공한다. 또한, 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
구체적으로는, 전극(551B(i, j))과 중첩되는 섬 형상과, 전극(551G(i, j))과 중첩되는 섬 형상과, 전극(551R(i, j))과 중첩되는 섬 형상으로 가공한다. 또는, 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공하여도 좋다.
<<제 11 단계>>
제 11 단계에 있어서, 층(106B2(i, j)), 층(106G2(i, j)), 및 층(106R2(i, j)) 위에 층(107)을 형성한다(도 27의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 층(106B2(i, j)), 층(106G2(i, j)), 및 층(106R2(i, j))을 덮도록 형성한다.
<<제 12 단계>>
제 12 단계에 있어서, 층(107) 위에 전극(552)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 형성한다(도 27의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 형성한다.
<<제 13 단계>>
제 13 단계에 있어서, 전극(552) 위에 절연막(573)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 덮는다(도 27의 (B) 참조). 예를 들어, 평탄한 절연막(573A)과 치밀한 절연막(573B)을 적층하여 절연막(573)을 형성한다. 구체적으로는, 도포법을 사용하여 평탄한 막을 형성하고, 화학 기상 성장법 또는 원자층 퇴적법 등을 사용하여 치밀한 막을 평탄한 막 위에 적층한다. 이에 의하여, 결함이 적고 질이 좋은 절연막(573)을 형성할 수 있다. 이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 절연막(573)을 사용하여 보호할 수 있다.
이에 의하여, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는, 산화에 강한 층(1062)을 제조 공정 중에 표면에 배치할 수 있다. 또한, 화학적으로 안정된 층을 표면에 배치한 상태에서 에칭 공정을 수행할 수 있다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(1062)이 표면에 있는 상태에서 제 10 단계의 에칭 공정이 적용되기 때문에, 에칭 공정이 발광 디바이스에 미치는 특성의 변화를 억제할 수 있다. 또한, 메탈 마스크를 사용하지 않고 복수의 발광 디바이스를 가지는 표시 패널을 제조할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널의 제조 방법을 제공할 수 있다.
<표시 패널의 제조 방법의 예 5>
본 발명의 일 형태의 표시 패널의 제조 방법은 이하의 제 1 단계 내지 제 12 단계를 가진다. 예를 들어, 도 17을 사용하여 설명한 본 발명의 일 형태의 표시 패널(700)을 제조할 수 있다.
<<제 1 단계>>
제 1 단계에 있어서, 전극(552B(i, j)), 전극(552G(i, j)), 및 전극(552R(i, j))을 형성한다(도 28의 (A) 참조). 예를 들어, 기재(510) 위에 형성된 기능층(520) 위에 도전막을 형성하고, 포토리소그래피법을 사용하여 소정의 형상으로 가공한다. 예를 들어, 섬 형상으로 가공한다.
<<제 2 단계>>
제 2 단계에 있어서, 전극(552B(i, j))과 전극(552G(i, j)) 사이에 격벽(528)을 형성한다(도 28의 (B) 참조). 예를 들어, 전극(552B(i, j)), 전극(552G(i, j)), 및 전극(552R(i, j))을 덮는 절연막을 형성하고, 포토리소그래피법을 사용하여 개구부를 형성하고, 전극(552B(i, j)), 전극(552G(i, j)), 및 전극(552R(i, j))을 노출시킨다.
<<제 3 단계>>
제 3 단계에 있어서, 전극(552B(i, j)) 및 전극(552G(i, j)) 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 층(105)을 형성한다(도 29의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 4 단계>>
제 4 단계에 있어서, 층(105) 위에 유닛(103)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 5 단계>>
제 5 단계에 있어서, 유닛(103) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(106)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 6 단계>>
제 6 단계에 있어서, 층(106) 위에 제 2 유기 화합물 및 제 2 금속을 포함하는 층(1052)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
<<제 7 단계>>
제 7 단계에 있어서, 층(1052) 위에 유닛(1032)을 형성한다. 예를 들어, 진공 증착법을 사용하여 형성한다.
<<제 8 단계>>
제 8 단계에 있어서, 유닛(1032) 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)을 형성한다(도 29의 (A) 참조). 예를 들어, 진공 증착법을 사용하여, 전극(551B(i, j)), 전극(551G(i, j)), 및 전극(551R(i, j)) 위에 이들을 덮도록 형성한다. 구체적으로는, 공증착법을 사용하여 형성한다.
또한, 층(104) 위에 레지스트(RES)를 형성한다(도 29의 (B) 참조). 예를 들어, 전극(552B(i, j)), 전극(552G(i, j)), 및 전극(552R(i, j))과 중첩되는 위치에 형성한다.
<<제 9 단계>>
제 9 단계에 있어서, 층(105), 유닛(103), 층(106), 층(1052), 유닛(1032), 및 층(104)을 소정의 형상으로 가공한다(도 29의 (C) 참조). 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)은 산화에 강하고, 층(104)이 표면에 있는 상태는 화학적으로 안정된다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)이 표면에 있는 상태에서 제 9 단계의 에칭 공정이 적용되기 때문에, 에칭 공정이 발광 디바이스에 미치는 특성의 변화를 억제할 수 있다.
예를 들어, 포토에칭법을 사용하여 격벽(528) 위의 층(105), 유닛(103), 층(106), 층(1052), 유닛(1032), 및 층(104)을 제거하여 소정의 형상으로 가공한다. 또한, 격벽(528)을 에칭 스토퍼로서 사용할 수 있다.
구체적으로는, 전극(552B(i, j))과 중첩되는 섬 형상과, 전극(552G(i, j))과 중첩되는 섬 형상과, 전극(552R(i, j))과 중첩되는 섬 형상으로 가공한다. 또는, 지면과 교차하는 방향으로 연장되는 띠 형상으로 가공하여도 좋다.
<<제 10 단계>>
제 10 단계에 있어서, 층(104B(i, j)), 층(104G(i, j)), 및 층(104R(i, j)) 위에 층(107)을 형성한다(도 30의 (A) 참조). 예를 들어, 진공 증착법을 사용하여 층(104B(i, j)), 층(104G(i, j)), 및 층(104R(i, j))을 덮도록 형성한다.
<<제 11 단계>>
제 11 단계에 있어서, 층(107) 위에 전극(551)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 형성한다(도 30의 (A) 참조). 또한, 발광 디바이스(550R(i, j))를 형성한다.
<<제 12 단계>>
제 12 단계에 있어서, 전극(551) 위에 절연막(573)을 형성하여 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 덮는다(도 30의 (B) 참조). 예를 들어, 평탄한 절연막(573A)과 치밀한 절연막(573B)을 적층하여 절연막(573)을 형성한다. 구체적으로는, 도포법을 사용하여 평탄한 막을 형성하고, 화학 기상 성장법 또는 원자층 퇴적법 등을 사용하여 치밀한 막을 평탄한 막 위에 적층한다. 이에 의하여, 결함이 적고 질이 좋은 절연막(573)을 형성할 수 있다. 이상의 공정에 의하여, 발광 디바이스(550B(i, j)) 및 발광 디바이스(550G(i, j))를 절연막(573)을 사용하여 보호할 수 있다.
이에 의하여, 인접된 발광 디바이스를 예를 들어 에칭법을 사용하여 분리할 수 있다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는, 산화에 강한 층(104)을 제조 공정 중에 표면에 배치할 수 있다. 또한, 화학적으로 안정된 층을 표면에 배치한 상태에서 에칭 공정을 수행할 수 있다. 또한, 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 층(104)이 표면에 있는 상태에서 제 9 단계의 에칭 공정이 적용되기 때문에, 에칭 공정이 발광 디바이스에 미치는 특성의 변화를 억제할 수 있다. 또한, 메탈 마스크를 사용하지 않고 복수의 발광 디바이스를 가지는 표시 패널을 제조할 수 있다. 그 결과, 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 패널의 제조 방법을 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 표시 패널에 적용할 수 있는 발광 디바이스(150)의 구성에 대하여 도 31을 참조하면서 설명한다. 또한, 발광 디바이스(150)에 사용할 수 있는 구성을, 예를 들어 실시형태 1에서 설명한 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 또는 발광 디바이스(550R(i, j))에 사용할 수 있다.
<발광 디바이스(150)의 구성예>
본 실시형태에서 설명하는 발광 디바이스(150)는 전극(101)과, 전극(102)과, 유닛(103)을 가진다. 전극(102)은 전극(101)과 중첩되는 영역을 가지고, 유닛(103)은 전극(101)과 전극(102) 사이에 끼워지는 영역을 가진다. 또한, 유닛(103)에 사용할 수 있는 구성을, 예를 들어 실시형태 1 또는 실시형태 2에서 설명한 유닛(103B(j)), 유닛(103G(j)), 또는 유닛(103R(j))에 사용할 수 있다.
<유닛(103)의 구성예>
유닛(103)은 단층 구조 또는 적층 구조를 가진다. 예를 들어 유닛(103)은 층(111), 층(112), 및 층(113)을 가진다(도 31 참조). 유닛(103)은 광(EL1)을 사출하는 기능을 가진다.
층(111)은 층(112)과 층(113) 사이에 끼워지는 영역을 가지고, 층(112)은 전극(101)과 층(111) 사이에 끼워지는 영역을 가지고, 층(113)은 전극(102)과 층(111) 사이에 끼워지는 영역을 가진다.
예를 들어 발광층, 정공 수송층, 전자 수송층, 캐리어 블록층 등에서 선택한 층을 유닛(103)에 사용할 수 있다. 또한 정공 주입층, 전자 주입층, 여기자 블록층, 및 전하 발생층 등에서 선택한 층을 유닛(103)에 사용할 수 있다.
<<층(112)의 구성예>>
예를 들어 정공 수송성을 가지는 재료를 층(112)에 사용할 수 있다. 또한 층(112)을 정공 수송층이라고 할 수 있다. 또한 층(111)에 포함되는 발광성 재료보다 큰 밴드 갭을 가지는 재료를 층(112)에 사용하는 구성이 바람직하다. 이에 의하여 층(111)에서 생성되는 여기자로부터 층(112)으로의 에너지 이동을 억제할 수 있다.
[정공 수송성을 가지는 재료]
정공 이동도가 1Х10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료로서 적합하게 사용할 수 있다.
예를 들어 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 정공 수송성을 가지는 재료로서 사용할 수 있다. 구체적으로는 방향족 아민 골격을 가지는 화합물, 카바졸 골격을 가지는 화합물, 싸이오펜 골격을 가지는 화합물, 퓨란 골격을 가지는 화합물 등을 사용할 수 있다. 특히 방향족 아민 골격을 가지는 화합물 또는 카바졸 골격을 가지는 화합물은, 신뢰성이 양호하고 정공 수송성이 높아 구동 전압의 저감에도 기여하기 때문에 바람직하다.
<<층(113)의 구성예>>
예를 들어 전자 수송성을 가지는 재료, 안트라센 골격을 가지는 재료, 및 혼합 재료 등을 층(113)에 사용할 수 있다. 또한 층(113)을 전자 수송층이라고 할 수 있다. 또한 층(111)에 포함되는 발광성 재료보다 큰 밴드 갭을 가지는 재료를, 층(113)에 사용하는 구성이 바람직하다. 이에 의하여 층(111)에서 생성되는 여기자로부터 층(113)으로의 에너지 이동을 억제할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어 금속 착체 또는 π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 전자 수송성을 가지는 재료로서 사용할 수 있다.
전계 강도[V/cm]의 제곱근이 600인 조건에 있어서, 전자 이동도가 1Х10-7cm2/Vs 이상 5Х10-5cm2/Vs 이하인 재료를 전자 수송성을 가지는 재료로서 적합하게 사용할 수 있다. 이에 의하여, 전자 수송층에 있어서의 전자 수송성을 억제할 수 있다. 또는, 발광층으로의 전자의 주입량을 제어할 수 있다. 또는 발광층이 전자 과다 상태가 되는 것을 방지할 수 있다.
π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물로서는 예를 들어 폴리아졸 골격을 가지는 헤테로 고리 화합물, 다이아진 골격을 가지는 헤테로 고리 화합물, 피리딘 골격을 가지는 헤테로 고리 화합물, 트라이아진 골격을 가지는 헤테로 고리 화합물 등을 사용할 수 있다. 특히 다이아진 골격을 가지는 헤테로 고리 화합물 및 피리딘 골격을 가지는 헤테로 고리 화합물은, 신뢰성이 양호하기 때문에 바람직하다. 또한 다이아진(피리미딘 또는 피라진) 골격을 가지는 헤테로 고리 화합물은 전자 수송성이 높아 구동 전압을 저감시킬 수 있다.
[안트라센 골격을 가지는 재료]
안트라센 골격을 가지는 유기 화합물을 층(113)에 사용할 수 있다. 특히 안트라센 골격 및 헤테로 고리 골격의 양쪽을 포함하는 유기 화합물을 적합하게 사용할 수 있다.
예를 들어, 안트라센 골격 및 질소 함유 5원 고리 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 또는 2개의 헤테로 원자를 고리에 포함하는 질소 함유 5원 고리 골격 및 안트라센 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 구체적으로는 피라졸 고리, 이미다졸 고리, 옥사졸 고리, 싸이아졸 고리 등을 상기 헤테로 고리 골격에 적합하게 사용할 수 있다.
예를 들어, 안트라센 골격과 질소 함유 6원 고리 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 또는 2개의 헤테로 원자를 고리에 포함하는 질소 함유 6원 고리 골격과 안트라센 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 구체적으로는 피라진 고리, 피리미딘 고리, 피리다진 고리 등을 상기 헤테로 고리 골격에 적합하게 사용할 수 있다.
<<층(111)의 구성예 1>>
예를 들어 발광성 재료, 또는 발광성 재료 및 호스트 재료를 층(111)에 사용할 수 있다. 또한 층(111)을 발광층이라고 할 수 있다. 또한 정공과 전자가 재결합되는 영역에 층(111)을 배치하는 구성이 바람직하다. 이로써 캐리어의 재결합에 의하여 발생한 에너지를 효율적으로 광으로 변환하여 사출할 수 있다.
또한 층(111)이, 전극 등에 사용되는 금속에서 멀어지도록 배치되는 구성이 바람직하다. 이에 의하여 전극 등에 사용되는 금속으로 인한 소광 현상을 억제할 수 있다.
또한, 반사성을 가지는 전극 등으로부터 층(111)까지의 거리를 조절하여 발광 파장에 따른 적절한 위치에 층(111)을 배치하는 구성이 바람직하다. 이에 의하여, 전극 등이 반사하는 광과, 층(111)이 사출하는 광의 간섭 현상을 이용하여 서로 진폭을 크게 할 수 있다. 또한, 소정의 파장의 광을 강하게 하여 광의 스펙트럼을 좁게 할 수 있다. 또한, 선명한 발광색을 높은 강도로 얻을 수 있다. 바꿔 말하면, 전극 등의 사이의 적절한 위치에 층(111)을 배치하여 미소 공진기 구조(마이크로캐비티)를 구성할 수 있다.
예를 들어 형광 발광 물질, 인광 발광 물질, 또는 열 활성화 지연 형광 TADF(Thermally Activated Delayed Fluorescence)를 나타내는 물질(TADF 재료라고도 함)을, 발광성 재료에 사용할 수 있다. 이로써 캐리어의 재결합에 의하여 발생한 에너지를 발광성 재료로부터 광(EL1)으로서 방출할 수 있다(도 31 참조).
[형광 발광 물질]
형광 발광 물질을 층(111)에 사용할 수 있다. 예를 들어 이하에서 예시하는 형광 발광 물질을 층(111)에 사용할 수 있다. 또한 이에 한정되지 않고, 다양한 공지의 형광 발광 물질을 층(111)에 사용할 수 있다.
특히 1,6FLPAPrn, 1,6mMemFLPAPrn, 또는 1,6BnfAPrn-03과 같은 피렌다이아민 화합물로 대표되는 축합 방향족 다이아민 화합물은 정공 트랩성이 높고, 발광 효율 또는 신뢰성이 우수하므로 바람직하다.
[인광 발광 물질]
인광 발광 물질을 층(111)에 사용할 수 있다. 예를 들어, 이하에서 예시하는 인광 발광 물질을 층(111)에 사용할 수 있다. 또한 이들에 한정되지 않고, 다양한 공지의 인광 발광 물질을 층(111)에 사용할 수 있다.
예를 들어 4H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 1H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 이미다졸 골격을 가지는 유기 금속 이리듐 착체, 전자 흡인기를 가지는 페닐피리딘 유도체를 배위자로서 가지는 유기 금속 이리듐 착체, 피리미딘 골격을 가지는 유기 금속 이리듐 착체, 피라진 골격을 가지는 유기 금속 이리듐 착체, 피리딘 골격을 가지는 유기 금속 이리듐 착체, 희토류 금속 착체, 백금 착체 등을 층(111)에 사용할 수 있다.
[열 활성화 지연 형광(TADF)을 나타내는 물질]
TADF 재료를 층(111)에 사용할 수 있다. 예를 들어 이하에 예시되는 TADF 재료를 발광성 재료로서 사용할 수 있다. 또한 이에 한정되지 않고, 다양한 공지의 TADF 재료를 발광성 재료로서 사용할 수 있다.
TADF 재료는 S1 준위와 T1 준위의 차이가 작고, 약간의 열 에너지에 의하여 삼중항 여기 상태에서 단일항 여기 상태로 역항간 교차(업컨버트)할 수 있다. 이에 의하여 삼중항 여기 상태에서 단일항 여기 상태를 효율적으로 생성할 수 있다. 또한 삼중항 여기 에너지를 발광으로 변환할 수 있다.
또한 2종류의 물질로 여기 상태를 형성하는 들뜬 복합체(엑사이플렉스, 엑시플렉스, 또는 Exciplex라고도 함)는 S1 준위와 T1 준위의 차이가 매우 작고, 삼중항 여기 에너지를 단일항 여기 에너지로 변환할 수 있는 TADF 재료로서의 기능을 가진다.
또한 T1 준위의 지표로서는 저온(예를 들어 10K 내지 77K)에서 관측되는 인광 스펙트럼을 사용하면 좋다. TADF 재료로서는, 그 형광 스펙트럼의 단파장 측의 꼬리(tail)에서 접선을 긋고, 그 외삽선의 파장의 에너지를 S1 준위로 하고, 인광 스펙트럼의 단파장 측의 꼬리에서 접선을 긋고, 그 외삽선의 파장의 에너지를 T1 준위로 한 경우에 그 S1과 T1의 차이가 0.3eV 이하인 것이 바람직하고, 0.2eV 이하인 것이 더 바람직하다.
또한 TADF 재료를 발광 물질로서 사용하는 경우, 호스트 재료의 S1 준위는 TADF 재료의 S1 준위보다 높은 것이 바람직하다. 또한 호스트 재료의 T1 준위는 TADF 재료의 T1 준위보다 높은 것이 바람직하다.
예를 들어 풀러렌 및 그 유도체, 아크리딘 및 그 유도체, 에오신 유도체 등을 TADF 재료에 사용할 수 있다. 또한 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 주석(Sn), 백금(Pt), 인듐(In), 또는 팔라듐(Pd) 등을 포함하는 금속 함유 포르피린을 TADF 재료에 사용할 수 있다.
또한 예를 들어 π전자 과잉형 헤테로 방향족 고리 및 π전자 부족형 헤테로 방향족 고리 중 한쪽 또는 양쪽을 가지는 헤테로 고리 화합물을 TADF 재료에 사용할 수 있다.
상기 헤테로 고리 화합물은 π전자 과잉형 헤테로 방향족 고리 및 π전자 부족형 헤테로 방향족 고리를 가지기 때문에, 전자 수송성 및 정공 수송성이 모두 높아 바람직하다. 특히, π전자 부족형 헤테로 방향족 고리를 가지는 골격 중 피리딘 골격, 다이아진 골격(피리미딘 골격, 피라진 골격, 피리다진 골격), 및 트라이아진 골격은 안정적이고 신뢰성이 양호하므로 바람직하다. 특히, 벤조퓨로피리미딘 골격, 벤조티에노피리미딘 골격, 벤조퓨로피라진 골격, 벤조티에노피라진 골격은 억셉터성이 높고 신뢰성이 양호하므로 바람직하다.
또한 π전자 과잉형 헤테로 방향족 고리를 가지는 골격 중에서도 아크리딘 골격, 페녹사진 골격, 페노싸이아진 골격, 퓨란 골격, 싸이오펜 골격, 및 피롤 골격은 안정적이고 신뢰성이 양호하므로, 상기 골격 중 적어도 하나를 가지는 것이 바람직하다. 또한 퓨란 골격으로서는 다이벤조퓨란 골격이 바람직하고, 싸이오펜 골격으로서는 다이벤조싸이오펜 골격이 바람직하다. 또한 피롤 골격으로서는 인돌 골격, 카바졸 골격, 인돌로 카바졸 골격, 바이카바졸 골격, 3-(9-페닐-9H-카바졸-3-일)-9H-카바졸 골격이 특히 바람직하다.
또한 π전자 과잉형 헤테로 방향족 고리와 π전자 부족형 헤테로 방향족 고리가 직접 결합된 물질은, π전자 과잉형 헤테로 방향족 고리의 전자 공여성과 π전자 부족형 헤테로 방향족 고리의 전자 수용성이 모두 강해지고, S1 준위와 T1 준위의 에너지 차이가 작아지기 때문에, 열 활성화 지연 형광을 효율적으로 얻을 수 있어 특히 바람직하다. 또한 π전자 부족형 헤테로 방향족 고리 대신에, 사이아노기와 같은 전자 흡인기가 결합된 방향족 고리를 사용하여도 좋다. 또한 π전자 과잉형 골격으로서 방향족 아민 골격, 페나진 골격 등을 사용할 수 있다.
또한 π전자 부족형 골격으로서 크산텐 골격, 싸이오크산텐다이옥사이드 골격, 옥사다이아졸 골격, 트라이아졸 골격, 이미다졸 골격, 안트라퀴논 골격, 페닐보레인 또는 보레인트렌 등의 붕소 함유 골격, 벤조나이트릴 또는 사이아노벤젠 등의 나이트릴기 또는 사이아노기를 가지는 방향족 고리 또는 헤테로 방향족 고리, 벤조페논 등의 카보닐 골격, 포스핀옥사이드 골격, 설폰 골격 등을 사용할 수 있다.
이와 같이, π전자 부족형 헤테로 방향족 고리 및 π전자 과잉형 헤테로 방향족 고리 중 적어도 한쪽 대신에 π전자 부족형 골격 및 π전자 과잉형 골격을 사용할 수 있다.
<<층(111)의 구성예 2>>
캐리어 수송성을 가지는 재료를 호스트 재료로서 사용할 수 있다. 예를 들어 정공 수송성을 가지는 재료, 전자 수송성을 가지는 재료, 열 활성화 지연 형광을 나타내는 물질, 안트라센 골격을 가지는 재료, 및 혼합 재료 등을 호스트 재료로서 사용할 수 있다. 또한 층(111)에 포함되는 발광성 재료보다 큰 밴드 갭을 가지는 재료를 호스트 재료로서 사용하는 구성이 바람직하다. 이에 의하여 층(111)에서 생성되는 여기자로부터 호스트 재료로의 에너지 이동을 억제할 수 있다.
[정공 수송성을 가지는 재료]
정공 이동도가 1Х10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료로서 적합하게 사용할 수 있다.
예를 들어, 층(112)에 사용할 수 있는 정공 수송성을 가지는 재료를 층(111)에 사용할 수 있다. 구체적으로는 정공 수송층에 사용할 수 있는 정공 수송성을 가지는 재료를 층(111)에 사용할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어, 층(113)에 사용할 수 있는 전자 수송성을 가지는 재료를 층(111)에 사용할 수 있다. 구체적으로는 전자 수송층에 사용할 수 있는 전자 수송성을 가지는 재료를 층(111)에 사용할 수 있다.
[안트라센 골격을 가지는 재료]
안트라센 골격을 가지는 유기 화합물을 호스트 재료로서 사용할 수 있다. 특히 발광 물질로서 형광 발광 물질을 사용하는 경우에 있어서 안트라센 골격을 가지는 유기 화합물은 적합하다. 이에 의하여, 발광 효율 및 내구성이 양호한 발광 디바이스를 실현할 수 있다.
안트라센 골격을 가지는 유기 화합물로서는 다이페닐안트라센 골격, 특히 9,10-다이페닐안트라센 골격을 가지는 유기 화합물이 화학적으로 안정적이기 때문에 바람직하다. 또한 호스트 재료가 카바졸 골격을 가지는 경우, 정공 주입·수송성이 높아지므로 바람직하다. 특히 호스트 재료가 다이벤조카바졸 골격을 포함하는 경우, 카바졸보다 HOMO 준위가 0.1eV 정도 얕아져 정공이 들어가기 쉬워질 뿐만 아니라, 정공 수송성도 우수하고 내열성도 높아지므로 바람직하다. 또한 정공 주입성·수송성의 관점에서, 카바졸 골격 대신에 벤조플루오렌 골격 또는 다이벤조플루오렌 골격을 사용하여도 좋다.
따라서 9,10-다이페닐안트라센 골격 및 카바졸 골격을 모두 가지는 물질, 9,10-다이페닐안트라센 골격 및 벤조카바졸 골격을 모두 가지는 물질, 9,10-다이페닐안트라센 골격 및 다이벤조카바졸 골격을 모두 가지는 물질은, 호스트 재료로서 바람직하다.
[열 활성화 지연 형광(TADF)을 나타내는 물질]
TADF 재료를 호스트 재료로서 사용할 수 있다. TADF 재료를 호스트 재료로서 사용하면, TADF 재료에서 생성된 삼중항 여기 에너지를, 역항간 교차에 의하여 단일항 여기 에너지로 변환할 수 있다. 또한 여기 에너지를 발광 물질로 이동할 수 있다. 바꿔 말하면, TADF 재료는 에너지 도너로서 기능하고, 발광 물질은 에너지 억셉터로서 기능한다. 이에 의하여, 발광 디바이스의 발광 효율을 높일 수 있다.
이것은 상기 발광 물질이 형광 발광 물질인 경우에 매우 유효하다. 또한 이때 높은 발광 효율을 얻기 위해서는, TADF 재료의 S1 준위가 형광 발광 물질의 S1 준위보다 높은 것이 바람직하다. 또한 TADF 재료의 T1 준위가 형광 발광 물질의 S1 준위보다 높은 것이 바람직하다. 따라서 TADF 재료의 T1 준위는 형광 발광 물질의 T1 준위보다 높은 것이 바람직하다.
또한 형광 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 TADF 재료를 사용하는 것이 바람직하다. 이로써, TADF 재료로부터 형광 발광 물질로의 여기 에너지의 이동이 원활하게 되어, 발광을 효율적으로 얻을 수 있기 때문에 바람직하다.
또한 역 항간 교차에 의하여 삼중항 여기 에너지로부터 단일항 여기 에너지가 효율적으로 생성되기 위해서는, TADF 재료에서 캐리어 재결합이 일어나는 것이 바람직하다. 또한 TADF 재료에서 생성된 삼중항 여기 에너지가 형광 발광 물질의 삼중항 여기 에너지로 이동하지 않는 것이 바람직하다. 이러한 이유로, 형광 발광 물질은 형광 발광 물질에 포함되는 발광단(발광을 일으키는 골격)의 주위에 보호기를 가지는 것이 바람직하다. 상기 보호기로서는, π결합을 가지지 않는 치환기 및 포화 탄화수소가 바람직하고, 구체적으로는 탄소수 3 내지 10의 알킬기, 치환 또는 비치환된 탄소수 3 내지 10의 사이클로알킬기, 탄소수 3 내지 10의 트라이알킬실릴기를 들 수 있고, 복수의 보호기를 가지는 것이 더 바람직하다. π결합을 가지지 않는 치환기는 캐리어를 수송하는 기능이 부족하기 때문에, 캐리어 수송 또는 캐리어 재결합에 영향을 거의 미치지 않고 TADF 재료와 형광 발광 물질의 발광단의 거리를 멀어지게 할 수 있다.
여기서, 발광단이란 형광 발광 물질에서 발광을 일으키는 원자단(골격)을 말한다. 발광단은 π결합을 가지는 골격인 것이 바람직하고, 방향족 고리를 포함하는 것이 바람직하고, 축합 방향족 고리 또는 축합 헤테로 방향족 고리를 가지는 것이 바람직하다.
축합 방향족 고리 또는 축합 헤테로 방향족 고리로서는 페난트렌 골격, 스틸벤 골격, 아크리돈 골격, 페녹사진 골격, 페노싸이아진 골격 등을 들 수 있다. 특히 나프탈렌 골격, 안트라센 골격, 플루오렌 골격, 크리센 골격, 트라이페닐렌 골격, 테트라센 골격, 피렌 골격, 페릴렌 골격, 쿠마린 골격, 퀴나크리돈 골격, 나프토비스벤조퓨란 골격을 가지는 형광 발광 물질은 형광 양자 수율이 높기 때문에 바람직하다.
예를 들어 발광성 재료에 사용할 수 있는 TADF 재료를, 호스트 재료로서 사용할 수 있다.
[혼합 재료의 구성예 1]
또한 복수 종류의 물질을 혼합한 재료를 호스트 재료로서 사용할 수 있다. 예를 들어 전자 수송성을 가지는 재료와 정공 수송성을 가지는 재료를, 혼합 재료에 사용할 수 있다. 혼합 재료에 포함되는 정공 수송성을 가지는 재료와 전자 수송성을 가지는 재료의 중량비는, (정공 수송성을 가지는 재료/전자 수송성을 가지는 재료)=(1/19) 이상 (19/1) 이하로 하면 좋다. 이로써 층(111)의 캐리어 수송성을 용이하게 조정할 수 있다. 또한 재결합 영역의 제어도 간편하게 수행할 수 있다.
[혼합 재료의 구성예 2]
인광 발광 물질을 혼합한 재료를 호스트 재료에 사용할 수 있다. 인광 발광 물질은, 발광 물질로서 형광 발광 물질을 사용하는 경우에 형광 발광 물질에 여기 에너지를 공여하는 에너지 도너로서 사용할 수 있다.
들뜬 복합체를 형성하는 재료를 포함하는 혼합 재료를 호스트 재료에 사용할 수 있다. 예를 들어, 형성되는 들뜬 복합체의 발광 스펙트럼이 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 재료를 호스트 재료에 사용할 수 있다. 이에 의하여, 에너지가 원활하게 이동되어, 발광 효율을 향상시킬 수 있다. 또는 구동 전압을 억제할 수 있다.
들뜬 복합체를 형성하는 재료 중 적어도 한쪽에 인광 발광 물질을 사용할 수 있다. 이에 의하여 역항간 교차를 이용할 수 있다. 또는 삼중항 여기 에너지를 단일항 여기 에너지로 효율적으로 변환할 수 있다.
들뜬 복합체를 형성하는 재료의 조합으로서는 정공 수송성을 가지는 재료의 HOMO 준위가 전자 수송성을 가지는 재료의 HOMO 준위 이상인 것이 바람직하다. 또는 정공 수송성을 가지는 재료의 LUMO 준위가 전자 수송성을 가지는 재료의 LUMO 준위 이상인 것이 바람직하다. 이에 의하여 들뜬 복합체를 효율적으로 형성할 수 있다. 또한 재료의 LUMO 준위 및 HOMO 준위는, 전기 화학 특성(환원 전위 및 산화 전위)으로부터 도출할 수 있다. 구체적으로는 사이클릭 볼타메트리(CV) 측정법을 사용하여 환원 전위 및 산화 전위를 측정할 수 있다.
또한 들뜬 복합체의 형성은, 예를 들어 정공 수송성을 가지는 재료의 발광 스펙트럼, 전자 수송성을 가지는 재료의 발광 스펙트럼, 및 이들 재료를 혼합한 혼합막의 발광 스펙트럼을 비교하여, 혼합막의 발광 스펙트럼이 각 재료의 발광 스펙트럼보다 장파장 측으로 시프트하는(또는 장파장 측에 새로운 피크를 가지는) 현상을 관측함으로써 확인할 수 있다. 또는 정공 수송성을 가지는 재료의 과도 포토루미네선스(PL), 전자 수송성을 가지는 재료의 과도 PL, 및 이들 재료를 혼합한 혼합막의 과도 PL을 비교하여, 혼합막의 과도 PL 수명이 각 재료의 과도 PL 수명보다 장수명 성분을 가지거나 지연 성분의 비율이 커지는 등의 과도 응답의 차이를 관측함으로써 확인할 수 있다. 또한 상술한 과도 PL을 과도 일렉트로루미네선스(EL)로 바꿔 읽어도 된다. 즉, 정공 수송성을 가지는 재료의 과도 EL, 전자 수송성을 가지는 재료의 과도 EL, 및 이들의 혼합막의 과도 EL을 비교하여 과도 응답의 차이를 관측하는 것에 의해서도 들뜬 복합체의 형성을 확인할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 표시 패널에 적용할 수 있는 발광 디바이스(150)의 구성에 대하여 도 31을 참조하면서 설명한다. 또한, 발광 디바이스(150)에 사용할 수 있는 구성을, 예를 들어 실시형태 1에서 설명한 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 또는 발광 디바이스(550R(i, j))에 사용할 수 있다.
<발광 디바이스(150)의 구성예>
본 실시형태에서 설명하는 발광 디바이스(150)는 전극(101)과, 전극(102)과, 유닛(103)과, 층(104)을 가진다. 전극(102)은 전극(101)과 중첩되는 영역을 가지고, 유닛(103)은 전극(101)과 전극(102) 사이에 끼워지는 영역을 가진다. 또한 층(104)은 전극(101)과 유닛(103) 사이에 끼워지는 영역을 가진다. 또한, 예를 들어 실시형태 4에서 설명한 구성을 유닛(103)에 사용할 수 있다. 또한, 전극(101)에 사용할 수 있는 구성을, 예를 들어 실시형태 1에서 설명한 전극(551B(i, j)), 전극(551G(i, j)), 또는 전극(551R(i, j))에 사용할 수 있다. 또한, 전극(101)에 사용할 수 있는 구성을, 예를 들어 실시형태 2에서 설명한 전극(551B(j)), 전극(551G(j)), 또는 전극(551R(j))에 사용할 수 있다. 또한, 층(104)에 사용할 수 있는 구성을, 예를 들어 실시형태 1 또는 실시형태 2에서 설명한 층(104B(j)), 층(104G(j)), 또는 층(104R(j))에 사용할 수 있다.
<전극(101)의 구성예>
예를 들어 도전성 재료를 전극(101)에 사용할 수 있다. 구체적으로는, 금속, 합금, 또는 도전성 화합물을 포함하는 막을 단층 또는 적층으로 전극(101)에 사용할 수 있다.
예를 들어 효율적으로 광을 반사하는 막을 전극(101)에 사용할 수 있다. 구체적으로는, 은 및 구리 등을 포함하는 합금, 은 및 팔라듐 등을 포함하는 합금, 또는 알루미늄 등의 금속막을 전극(101)에 사용할 수 있다.
또한, 예를 들어 광의 일부를 투과시키고 광의 다른 일부를 반사하는 금속막을 전극(101)에 사용할 수 있다. 이에 의하여, 미소 공진기 구조(마이크로캐비티)를 발광 디바이스(150)에 제공할 수 있다. 또는 소정의 파장의 광을 다른 광보다 효율적으로 추출할 수 있다. 또는 스펙트럼의 반치 폭이 좁은 광을 추출할 수 있다. 또는 선명한 색의 광을 추출할 수 있다.
또한, 예를 들어 가시광에 대한 투과성을 가지는 막을 전극(101)에 사용할 수 있다. 구체적으로는, 광이 투과할 정도로 얇은 금속의 막, 합금의 막, 또는 도전성 산화물의 막 등을 단층 또는 적층으로 전극(101)에 사용할 수 있다.
특히 4.0eV 이상의 일함수를 가지는 재료를 전극(101)에 적합하게 사용할 수 있다.
예를 들어, 인듐을 포함하는 도전성 산화물을 사용할 수 있다. 구체적으로는, 산화 인듐, 산화 인듐-산화 주석(약칭: ITO), 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(약칭: ITSO), 산화 인듐-산화 아연, 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(약칭: IWZO) 등을 사용할 수 있다.
또한, 예를 들어 아연을 포함하는 도전성 산화물을 사용할 수 있다. 구체적으로는, 산화 아연, 갈륨을 첨가한 산화 아연, 알루미늄을 첨가한 산화 아연 등을 사용할 수 있다.
또한 예를 들어 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크로뮴(Cr), 몰리브데넘(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd), 또는 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용할 수 있다. 또는 그래핀을 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태에 따른 표시 패널에 적용할 수 있는 발광 디바이스(150)의 구성에 대하여 도 31을 참조하면서 설명한다. 또한, 발광 디바이스(150)에 사용할 수 있는 구성을, 예를 들어 실시형태 1에서 설명한 발광 디바이스(550B(i, j)), 발광 디바이스(550G(i, j)), 또는 발광 디바이스(550R(i, j))에 사용할 수 있다.
<발광 디바이스(150)의 구성예>
본 실시형태에서 설명하는 발광 디바이스(150)는 전극(101)과, 전극(102)과, 유닛(103)과, 층(105)을 가진다. 전극(102)은 전극(101)과 중첩되는 영역을 가지고, 유닛(103)은 전극(101)과 전극(102) 사이에 끼워지는 영역을 가진다. 또한 층(105)은 유닛(103)과 전극(102) 사이에 끼워지는 영역을 가진다. 또한, 예를 들어 실시형태 4에서 설명한 구성을 유닛(103)에 사용할 수 있다. 또한, 전극(102)에 사용할 수 있는 구성을, 예를 들어 실시형태 1에서 설명한 전극(552B(j)), 전극(552G(j)), 또는 전극(552R(j))에 사용할 수 있다. 또한, 전극(102)에 사용할 수 있는 구성을, 예를 들어 실시형태 2에서 설명한 전극(552B(i, j)), 전극(552G(i, j)), 또는 전극(552R(i, j))에 사용할 수 있다. 또한, 층(105)에 사용할 수 있는 재료를, 예를 들어 실시형태 1 또는 실시형태 2에서 설명한 층(105B(j)), 층(105G(j)), 또는 층(105R(j))에 사용할 수 있다.
<전극(102)의 구성예>
예를 들어, 도전성 재료를 전극(102)에 사용할 수 있다. 구체적으로는 금속, 합금, 또는 도전성 화합물을 포함하는 재료를 단층 또는 적층으로 전극(102)에 사용할 수 있다.
예를 들어, 실시형태 5에서 설명하는 전극(101)에 사용할 수 있는 재료를 전극(102)에 사용할 수 있다. 특히 전극(101)보다 일함수가 작은 재료를 전극(102)에 적합하게 사용할 수 있다. 구체적으로는 일함수가 3.8eV 이하인 재료가 바람직하다.
예를 들어 원소 주기율표의 2족에 속하는 원소, 희토류 금속, 및 이들을 포함하는 합금을 전극(102)에 사용할 수 있다.
구체적으로는, 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 유로퓸(Eu), 이터븀(Yb) 등, 및 이들을 포함하는 합금(MgAg, AlLi)을 전극(102)에 사용할 수 있다. 그런데, 이들을 포함하는 합금과 도전성 산화물의 적층 재료를 전극(102)에 사용할 수 있다. 구체적으로는, MgAg와 ITO의 적층 재료를 전극(102)에 사용할 수 있다.
<<층(105)의 구성예>>
예를 들어 전자 주입성을 가지는 재료를 층(105)에 사용할 수 있다. 또한 층(105)을 전자 주입층이라고 할 수 있다.
구체적으로는, 도너성을 가지는 물질을 층(105)에 사용할 수 있다. 또는 도너성을 가지는 물질과 전자 수송성을 가지는 재료를 복합한 재료를 층(105)에 사용할 수 있다. 또는, 비공유 전자쌍을 가지는 제 1 유기 화합물 및 제 1 금속을 포함하는 복합 재료를 층(105)에 사용할 수 있다. 또는 전자화물(electride)을 층(105)에 사용할 수 있다. 이에 의하여, 예를 들어 전자를 전극(102)으로부터 주입하기 쉽게 할 수 있다. 또는 일함수가 작은 재료뿐만 아니라, 일함수가 큰 재료를 전극(102)에 사용할 수 있다. 또는 일함수에 의존하지 않고, 넓은 범위의 재료에서 전극(102)에 사용되는 재료를 선택할 수 있다. 구체적으로는, Al, Ag, ITO, 실리콘, 또는 산화 실리콘을 함유한 산화 인듐-산화 주석 등을 전극(102)에 사용할 수 있다. 또는 발광 디바이스의 구동 전압을 저감할 수 있다.
[도너성을 가지는 물질]
예를 들어 알칼리 토금속, 희토류 금속, 또는 이들의 화합물(산화물, 할로젠화물, 탄산염 등)을, 도너성을 가지는 물질에 사용할 수 있다. 또는 테트라싸이아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 도너성을 가지는 물질에 사용할 수도 있다.
[복합 재료의 구성예]
또한 복수 종류의 물질을 복합한 재료를, 전자 주입성을 가지는 재료에 사용할 수 있다. 예를 들어, 도너성을 가지는 물질과 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어 금속 착체 또는 π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 전자 수송성을 가지는 재료로서 사용할 수 있다.
예를 들어 유닛(103)에 사용할 수 있는 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다.
[전자화물]
예를 들어 칼슘과 알루미늄의 혼합 산화물에 전자를 고농도로 첨가한 물질 등을 전자 주입성을 가지는 재료에 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 본 발명의 일 형태의 발광 디바이스(150)의 구성에 대하여 도 32의 (A)를 참조하면서 설명한다.
도 32의 (A)는 본 발명의 일 형태의 발광 디바이스의 구성을 설명하는 단면도이다.
<발광 디바이스(150)의 구성예>
또한 본 실시형태에서 설명하는 발광 디바이스(150)는 전극(101)과, 전극(102)과, 유닛(103)과, 층(106)을 가진다(도 32의 (A) 참조). 전극(102)은 전극(101)과 중첩되는 영역을 가지고, 유닛(103)은 전극(101)과 전극(102) 사이에 끼워지는 영역을 가진다. 층(106)은 유닛(103)과 전극(102) 사이에 끼워지는 영역을 가진다.
<<층(106)의 구성예>>
층(106)은 층(106(1)) 및 층(106(2))을 가진다. 층(106(2))은 층(106(1))과 전극(102) 사이에 끼워지는 영역을 가진다.
<<층(106(1))의 구성예>>
예를 들어 전자 수송성을 가지는 재료를 층(106(1))에 사용할 수 있다. 또한 층(106(1))을 전자 릴레이층이라고 할 수 있다. 층(106(1))을 사용하면 층(106(1))에서 양극 측과 접하는 층을 층(106(1))에서 음극 측과 접하는 층으로부터 멀어지게 할 수 있다. 층(106(1))에서 양극 측과 접하는 층과, 층(106(1))에서 음극 측과 접하는 층 사이의 상호 작용을 경감시킬 수 있다. 층(106(1))에서 양극 측과 접하는 층에 전자를 원활하게 공급할 수 있다.
층(106(1))에서 양극 측과 접하는 층에 포함되는 억셉터성을 가지는 물질의 LUMO 준위와, 층(106(1))에서 음극 측과 접하는 층에 포함되는 물질의 LUMO 준위 사이에 LUMO 준위를 가지는 물질을 층(106(1))에 적합하게 사용할 수 있다.
예를 들어, -5.0eV 이상, 바람직하게는 -5.0eV 이상 -3.0eV 이하의 범위에 LUMO 준위를 가지는 물질을 층(106(1))에 사용할 수 있다.
구체적으로는, 프탈로사이아닌계 재료를 층(106(1))에 사용할 수 있다. 또는 금속-산소 결합 및 방향족 배위자를 가지는 금속 착체를 층(106(1))에 사용할 수 있다.
<<층(106(2))의 구성예>>
예를 들어, 전압을 가함으로써 양극 측에 전자를 공급하고, 음극 측에 정공을 공급하는 재료를 층(106(2))에 사용할 수 있다. 구체적으로는, 양극 측에 배치되는 유닛(103)에 전자를 공급할 수 있다. 또한, 층(106(2))을 전하 발생층이라고 할 수 있다.
구체적으로는, 층(104)에 사용할 수 있는 정공 주입성을 가지는 재료를 층(106(2))에 사용할 수 있다. 예를 들어, 복합 재료를 층(106(2))에 사용할 수 있다. 또는, 예를 들어 상기 복합 재료를 포함하는 막과, 정공 수송성을 가지는 재료를 포함하는 막을 적층한 적층막을 층(106(2)에 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 일 형태의 발광 디바이스(150)의 구성에 대하여 도 32의 (B)를 참조하면서 설명한다.
도 32의 (B)는, 도 32의 (A)에 도시한 구성과 상이한 구성을 가지는 본 발명의 일 형태의 발광 디바이스의 구성에 대하여 설명하기 위한 단면도이다.
<발광 디바이스(150)의 구성예>
본 실시형태에서 설명하는 발광 디바이스(150)는 전극(101)과, 전극(102)과, 유닛(103)과, 층(106)과, 유닛(103(12))을 가진다(도 32의 (B) 참조). 전극(102)은 전극(101)과 중첩되는 영역을 가지고, 유닛(103)은 전극(101)과 전극(102) 사이에 끼워지는 영역을 가지고, 층(106)은 유닛(103)과 전극(102) 사이에 끼워지는 영역을 가진다. 또한 유닛(103(12))은 층(106)과 전극(102) 사이에 끼워지는 영역을 가지고, 유닛(103(12))은 광(EL1(2))을 사출하는 기능을 가진다.
또한, 층(106) 및 복수의 유닛을 가지는 구성을 적층형 발광 디바이스 또는 탠덤형 발광 디바이스라고 하는 경우가 있다. 이에 의하여, 전류 밀도를 낮게 유지하면서 휘도가 높은 발광을 얻을 수 있다. 또는 신뢰성을 향상시킬 수 있다. 또는 동일한 휘도로 비교하였을 때 구동 전압을 저감시킬 수 있다. 또는 소비 전력을 억제할 수 있다.
<<유닛(103(12))의 구성예>>
유닛(103)에 사용할 수 있는 구성을 유닛(103(12))에 사용할 수 있다. 바꿔 말하면, 발광 디바이스(150)는 적층된 복수의 유닛을 가진다. 또한 적층된 복수의 유닛의 수는 2개에 한정되지 않고, 3개 이상의 유닛을 적층할 수 있다.
유닛(103)과 동일한 구성을 유닛(103(12))에 사용할 수 있다. 또는 유닛(103)과 상이한 구성을 유닛(103(12))에 사용할 수 있다.
예를 들어, 유닛(103)과 발광색이 상이한 구성을 유닛(103(12))에 사용할 수 있다. 구체적으로는, 적색광 및 녹색광을 사출하는 유닛(103)과, 청색광을 사출하는 유닛(103(12))을 사용할 수 있다. 이에 의하여, 원하는 색의 광을 사출하는 발광 디바이스를 제공할 수 있다. 예를 들어, 백색광을 사출하는 발광 디바이스를 제공할 수 있다.
<<층(106)의 구성예>>
층(106)은 유닛(103) 및 유닛(103(12)) 중 한쪽에 전자를 공급하고, 다른 쪽에 정공을 공급하는 기능을 가진다. 예를 들어, 실시형태 7에서 설명한 층(106)을 사용할 수 있다.
<발광 디바이스(150)의 제조 방법>
예를 들어, 건식법, 습식법, 증착법, 액적 토출법, 도포법, 또는 인쇄법 등을 사용하여, 전극(101), 전극(102), 유닛(103), 층(106), 및 유닛(103(12))의 각 층을 형성할 수 있다. 또한 각 구성을 상이한 방법으로 형성할 수 있다.
구체적으로는, 진공 증착 장치, 잉크젯 장치, 스핀 코터 등의 코팅 장치, 그라비어 인쇄 장치, 오프셋 인쇄 장치, 스크린 인쇄 장치 등을 사용하여 발광 디바이스(150)를 제작할 수 있다.
예를 들어, 금속 재료의 페이스트를 사용하는 습식법 또는 졸 겔법을 사용하여, 전극을 형성할 수 있다. 또한, 산화 인듐에 대하여 1wt% 이상 20wt% 이하의 산화 아연을 첨가한 타깃을 사용하여, 스퍼터링법에 의하여 산화 인듐-산화 아연막을 형성할 수 있다. 또한 산화 인듐에 대하여, 산화 텅스텐을 0.5wt% 이상 5wt% 이하, 산화 아연을 0.1wt% 이상 1wt% 이하 함유한 타깃을 사용하여, 스퍼터링법에 의하여 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(IWZO)막을 형성할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 9)
본 실시형태에서는 본 발명의 일 형태의 정보 처리 장치의 구성에 대하여 도면을 참조하면서 설명한다.
도 33 내지 도 35는 본 발명의 일 형태의 정보 처리 장치의 구성을 설명하기 위한 도면이다. 도 33의 (A)는 정보 처리 장치의 블록도이고, 도 33의 (B) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다. 또한, 도 34의 (A) 내지 (E)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다. 또한, 도 35의 (A) 및 (B)는 정보 처리 장치의 구성을 설명하기 위한 사시도이다.
<정보 처리 장치>
본 실시형태에서 설명하는 정보 처리 장치(5200B)는 연산 장치(5210)와 입출력 장치(5220)를 가진다(도 33의 (A) 참조).
연산 장치(5210)는 조작 정보를 공급받는 기능을 가지고, 조작 정보에 의거하여 화상 정보를 공급하는 기능을 가진다.
입출력 장치(5220)는 표시부(5230), 입력부(5240), 검지부(5250), 통신부(5290)를 가지고, 조작 정보를 공급하는 기능 및 화상 정보를 공급받는 기능을 가진다. 또한, 입출력 장치(5220)는 검지 정보를 공급하는 기능, 통신 정보를 공급하는 기능, 및 통신 정보를 공급받는 기능을 가진다.
입력부(5240)는 조작 정보를 공급하는 기능을 가진다. 예를 들어, 입력부(5240)는 정보 처리 장치(5200B)의 사용자의 조작에 의거하여 조작 정보를 공급한다.
구체적으로는, 키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 자세 검출 장치 등을 입력부(5240)에 사용할 수 있다.
표시부(5230)는 표시 패널을 가지고, 화상 정보를 표시하는 기능을 가진다. 예를 들어, 실시형태 1에서 설명한 표시 패널을 표시부(5230)에 사용할 수 있다.
검지부(5250)는 검지 정보를 공급하는 기능을 가진다. 예를 들어, 정보 처리 장치가 사용되는 주변의 환경을 검지하여, 검지 정보로서 공급하는 기능을 가진다.
구체적으로는, 조도 센서, 촬상 장치, 자세 검출 장치, 압력 센서, 인체 감지 센서 등을 검지부(5250)에 사용할 수 있다.
통신부(5290)는 통신 정보를 공급받는 기능 및 공급하는 기능을 가진다. 예를 들어, 무선 통신 또는 유선 통신에 의하여, 다른 전자 기기 또는 통신망과 접속되는 기능을 가진다. 구체적으로는, 무선 구내 통신, 전화 통신, 근거리 무선 통신 등의 기능을 가진다.
<<정보 처리 장치의 구성예 1>>
예를 들어, 표시부(5230)는 원통상의 기둥 등을 따르는 외형으로 할 수 있다(도 33의 (B) 참조). 또한, 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 또한, 사람의 존재를 검지하여 표시 내용을 변경하는 기능을 가진다. 이로써, 예를 들어 건물의 기둥에 설치할 수 있다. 또는, 광고 또는 안내 등을 표시할 수 있다. 또는, 디지털 사이니지 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 2>>
예를 들어, 사용자가 사용하는 포인터의 궤적에 따라 화상 정보를 생성하는 기능을 가진다(도 33의 (C) 참조). 구체적으로는, 대각선의 길이가 20인치 이상, 바람직하게는 40인치 이상, 더 바람직하게는 55인치 이상인 표시 패널을 사용할 수 있다. 또는, 복수의 표시 패널을 나란히 배치하여 하나의 표시 영역으로서 사용할 수 있다. 또는, 복수의 표시 패널을 나란히 배치하여 멀티 스크린으로서 사용할 수 있다. 이에 의하여, 예를 들어 전자 칠판, 전자 게시판, 전자 간판 등에 사용할 수 있다.
<<정보 처리 장치의 구성예 3>>
다른 장치로부터 정보를 수신하고, 표시부(5230)에 표시할 수 있다(도 33의 (D) 참조). 또는, 몇 가지 선택지를 표시할 수 있다. 또는, 사용자는 선택지로부터 몇 가지를 선택하고, 상기 정보의 송신자에게 답장을 할 수 있다. 또는, 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이로써, 예를 들어 스마트워치의 소비 전력을 저감할 수 있다. 또는, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 스마트워치에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 4>>
표시부(5230)는 예를 들어, 하우징의 측면을 따라 완만하게 휘어진 곡면을 가진다(도 33의 (E) 참조). 또는, 표시부(5230)는 표시 패널을 가지고, 표시 패널은, 예를 들어 앞면, 측면, 상면, 및 뒷면에 표시하는 기능을 가진다. 이로써, 예를 들어 휴대 전화의 앞면뿐만 아니라, 측면, 상면, 및 뒷면에 정보를 표시할 수 있다.
<<정보 처리 장치의 구성예 5>>
예를 들어, 인터넷으로부터 정보를 수신하고, 표시부(5230)에 표시할 수 있다(도 34의 (A) 참조). 또는, 작성한 메시지를 표시부(5230)로 확인할 수 있다. 또는, 작성한 메시지를 다른 장치로 송신할 수 있다. 또는, 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이에 의하여, 스마트폰의 소비 전력을 저감할 수 있다. 또는, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 스마트폰에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 6>>
리모트 컨트롤러를 입력부(5240)에 사용할 수 있다(도 34의 (B) 참조). 또는, 예를 들어 방송국 또는 인터넷으로부터 정보를 수신하고, 표시부(5230)에 표시할 수 있다. 또는, 검지부(5250)를 사용하여 사용자를 촬영할 수 있다. 또는, 사용자의 영상을 송신할 수 있다. 또는, 사용자의 시청 이력을 취득하고, 클라우드 서비스에 제공할 수 있다. 또는, 클라우드 서비스로부터 추천 정보를 취득하고 표시부(5230)에 표시할 수 있다. 또는, 추천 정보에 의거하여 프로그램 또는 동영상을 표시할 수 있다. 또는, 예를 들어 사용 환경의 조도에 따라 표시 방법을 변경하는 기능을 가진다. 이에 의하여, 날씨가 맑은 날에 옥내에 비치는, 강한 외광이 조사되어도 적합하게 사용할 수 있도록, 텔레비전 시스템에 영상을 표시할 수 있다.
<<정보 처리 장치의 구성예 7>>
예를 들어, 인터넷으로부터 교재를 수신하고, 표시부(5230)에 표시할 수 있다(도 34의 (C) 참조). 또는, 입력부(5240)를 사용하여 리포트를 입력하고, 인터넷으로 송신할 수 있다. 또는, 클라우드 서비스로부터 리포트의 첨삭 결과 또는 평가를 취득하고, 표시부(5230)에 표시할 수 있다. 또는, 평가에 의거하여 적합한 교재를 선택하고 표시할 수 있다.
예를 들어, 다른 정보 처리 장치로부터 화상 신호를 수신하고, 표시부(5230)에 표시할 수 있다. 또는, 스탠드 등으로 세워 표시부(5230)를 서브 디스플레이로 사용할 수 있다. 이에 의하여, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 사용할 수 있도록, 태블릿 컴퓨터에 화상을 표시할 수 있다.
<<정보 처리 장치의 구성예 8>>
정보 처리 장치는, 예를 들어 복수의 표시부(5230)를 가진다(도 34의 (D) 참조). 예를 들어, 검지부(5250)로 촬영하면서 표시부(5230)에 표시할 수 있다. 또는, 촬영한 영상을 검지부에 표시할 수 있다. 또는, 입력부(5240)를 사용하여 촬영한 영상을 꾸밀 수 있다. 또는, 촬영한 영상에 메시지를 첨부할 수 있다. 또는, 인터넷으로 송신할 수 있다. 또는, 사용 환경의 조도에 따라 촬영 조건을 변경하는 기능을 가진다. 이에 의하여, 예를 들어 맑은 날씨의 옥외 등 외광이 강한 환경에서도 적합하게 열람할 수 있도록, 디지털 카메라에 피사체를 표시할 수 있다.
<<정보 처리 장치의 구성예 9>>
예를 들어, 다른 정보 처리 장치를 슬레이브로 사용하고, 본 실시형태의 정보 처리 장치를 마스터로 사용하여, 다른 정보 처리 장치를 제어할 수 있다(도 34의 (E) 참조). 또는, 예를 들어 화상 정보의 일부를 표시부(5230)에 표시하고, 화상 정보의 다른 일부를 다른 정보 처리 장치의 표시부에 표시할 수 있다. 화상 신호를 공급할 수 있다. 또는, 통신부(5290)를 사용하여, 다른 정보 처리 장치의 입력부로부터 기록하는 정보를 취득할 수 있다. 이로써, 예를 들어 휴대할 수 있는 퍼스널 컴퓨터를 사용하여, 넓은 표시 영역을 이용할 수 있다.
<<정보 처리 장치의 구성예 10>>
정보 처리 장치는 예를 들어 가속도 또는 방위를 검지하는 검지부(5250)를 가진다(도 35의 (A) 참조). 또는, 검지부(5250)는 사용자의 위치 또는 사용자가 향하는 방향에 관한 정보를 공급할 수 있다. 또는, 정보 처리 장치는, 사용자의 위치 또는 사용자가 향하는 방향에 의거하여 오른쪽 눈을 위한 화상 정보 및 왼쪽 눈을 위한 화상 정보를 생성할 수 있다. 또는, 표시부(5230)는 오른쪽 눈을 위한 표시 영역 및 왼쪽 눈을 위한 표시 영역을 가진다. 이로써, 예를 들어 몰입감을 얻을 수 있는 가상 현실 공간의 영상을 고글형 정보 처리 장치에 표시할 수 있다.
<<정보 처리 장치의 구성예 11>>
정보 처리 장치는 예를 들어 촬상 장치, 가속도 또는 방위를 검지하는 검지부(5250)를 가진다(도 35의 (B) 참조). 또는, 검지부(5250)는 사용자의 위치 또는 사용자가 향하는 방향에 관한 정보를 공급할 수 있다. 또는, 정보 처리 장치는 사용자의 위치 또는 사용자가 향하는 방향에 의거하여 화상 정보를 생성할 수 있다. 이로써, 예를 들어 현실의 풍경에 정보를 첨부하여 표시할 수 있다. 또는, 증강 현실 공간의 영상을 안경형 정보 처리 장치에 표시할 수 있다.
또한 본 실시형태는 본 명세서에서 기재하는 다른 실시형태와 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는, 발광 디바이스 1의 구조, 제작 방법, 및 특성에 대하여, 도 36 내지 도 43을 참조하면서 설명한다.
도 36은 제작한 발광 디바이스의 구성을 설명하는 단면도이다.
도 37은 발광 디바이스 1의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 38은 발광 디바이스 1의 휘도-전류 효율 특성을 설명하는 도면이다.
도 39는 발광 디바이스 1의 전압-휘도 특성을 설명하는 도면이다.
도 40은 발광 디바이스 1의 전압-전류 특성을 설명하는 도면이다.
도 41은 발광 디바이스 1의 휘도-외부 양자 효율 특성을 설명하는 도면이다. 또한 발광 디바이스의 배광 특성이 램버시안형인 것으로 가정하여, 정면에서 관측한 휘도 및 발광 스펙트럼으로부터 외부 양자 효율을 산출하였다.
도 42는 발광 디바이스 1을 1000cd/m2의 휘도로 발광시킨 경우의 발광 스펙트럼을 설명하는 도면이다.
도 43은 65℃, 습도 95%의 환경하에 있어서 48시간 저장한 전후의 발광 디바이스 1의 발광 상태를 설명하는 광학 사진이다.
<<발광 디바이스 1의 구성>>
발광 디바이스 1의 구성을 표 1에 나타낸다. 또한 본 실시예에서 설명하는 발광 디바이스에 사용한 재료의 구조식을 이하에 나타낸다.
[표 1]
Figure pat00002
[화학식 2]
Figure pat00003
<<발광 디바이스 1의 제작 방법>>
하기 단계를 가지는 방법을 사용하여, 본 실시예에서 설명하는 발광 디바이스 1을 제작하였다.
[제 1 단계]
제 1 단계에서 전극(101)을 형성하였다. 구체적으로는, 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(약칭: ITSO)을 타깃으로서 사용하여, 스퍼터링법으로 형성하였다.
또한 전극(101)은 ITSO를 포함하고, 두께가 70nm이고, 면적이 4mm2(2mmХ2mm)이다.
다음으로, 전극(101)이 형성된 기재를 물로 세정하고, 200℃에서 1시간 동안 소성한 후, UV 오존 처리를 370초 동안 수행하였다. 그 후, 약 10-4Pa까지 내부가 감압된 진공 증착 장치에 기판을 도입하고, 진공 증착 장치 내의 가열실에 있어서 170℃에서 30분 동안 진공 소성을 수행하였다. 그 후, 기판을 30분 정도 방랭하였다.
[제 2 단계]
제 2 단계에서, 층(104)을 전극(101) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 공증착하였다.
또한, 층(104)은 9-[4-(9-페닐-9H-카바졸-3-일)-페닐]페난트렌(약칭: PCPPn) 및 삼산화 몰리브데넘(약칭: MoOx)을 PCPPn:MoOx=1:0.5(중량비)로 포함하고, 70nm의 두께를 가진다.
[제 3 단계]
제 3 단계에서, 층(112)을 층(104) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 증착하였다.
또한, 층(112)은 4-페닐-4'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: BPAFLP)을 포함하고, 20nm의 두께를 가진다.
[제 4 단계]
제 4 단계에서, 층(111)을 층(112) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 공증착하였다.
또한, 층(111)은 2-[3-(3'-다이벤조싸이오펜-4-일)바이페닐]다이벤조[f,h]퀴녹살린(약칭: 2mDBTBPDBqII), N-(1,1'-바이페닐-4-일)-N-[4-(9-페닐-9H-카바졸-3-일)페닐]-9,9-다이메틸-9H-플루오렌-2-아민(약칭: PCBBiF), 및 비스[2-(5-(2,6-다이메틸페닐)-3-(3,5-다이메틸페닐)-2-피라진일-κN)-4,6-다이메틸페닐-κC](2,2',6,6'-테트라메틸-3,5-헵테인다이오네이토-κ2O,O')이리듐(III)(약칭: Ir(dmdppr-dmp)2dpm)을 2mDBTBPDBqII:PCBBiF:Ir(dmdppr-dmp)2dpm=0.75:0.25:0.06(중량비)으로 포함하고, 40nm의 두께를 가진다.
[제 5 단계]
제 5 단계에서, 층(113A)을 층(111) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 증착하였다.
또한, 층(113A)은 2mDBTBPDBqII를 포함하고, 20nm의 두께를 가진다.
[제 6 단계]
제 6 단계에서, 층(113B)을 층(113A) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 증착하였다.
또한, 층(113B)은 4,7-다이페닐-1,10-페난트롤린(약칭: Bphen)을 포함하고, 10nm의 두께를 가진다.
[제 7 단계]
제 7 단계에서, 층(105)을 층(113B) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 공증착하였다.
또한, 층(105)은 Bphen 및 Ag를 Bphen:Ag=1:0.66(중량비)으로 포함하고, 10nm의 두께를 가진다.
[제 8 단계]
제 8 단계에서, 전극(102)을 층(105) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 증착하였다.
또한 전극(102)은 Al을 포함하고, 200nm의 두께를 가진다.
<<발광 디바이스 1의 동작 특성>>
전력을 공급하였을 때, 발광 디바이스 1은 광(EL1)을 사출하였다(도 36 참조). 발광 디바이스 1의 동작 특성을 측정하였다(도 37 내지 도 42 참조). 또한, 휘도 및 CIE 색도의 측정에는 색채 휘도계(Topcon Technohouse Corporation제, BM-5A)를 사용하고, 전계 발광 스펙트럼의 측정에는 멀티채널 분광기(Hamamatsu Photonics K.K.제조, PMA-11)를 사용하고, 실온에서 수행하였다.
발광 디바이스 1을 1000cd/m2 정도의 휘도로 발광시킨 경우의 주된 초기 특성을 표 2에 나타낸다(또한, 다른 발광 디바이스의 초기 특성에 대해서도 표 2에 기재하고, 그 구성에 대해서는 후술한다).
[표 2]
Figure pat00004
또한, 65℃, 습도 95%의 환경하에서 발광 디바이스 1을 48시간 저장하였다. 저장 기간에 발광 디바이스 1의 전극(102)은 환경 분위기에 노출된다. 저장 전후의 발광 상태를 광학 사진에 기록하고, 저장 전후에 생긴 발광 면적의 변화를 면적률에 의하여 수치화하였다(도 43 참조).
초기 상태에서, 발광 디바이스 1은 양호한 특성을 나타내는 것을 알 수 있었다. 또한, 발광 디바이스 1은 비교 발광 디바이스 1에 뒤지지 않는 특성을 나타내는 것을 알 수 있었다. 또한, 65℃, 습도 95%의 환경하에서 발광 디바이스 1은 비교 발광 디바이스보다 양호한 저장 안정성을 가진다.
(참고예 1)
본 실시예에서 설명하는 제작된 비교 발광 디바이스 1은 층(105)의 구성이 발광 디바이스 1과 상이하다. 구체적으로는, Bphen 및 Ag를 포함하는 층 대신에 Bphen을 포함하는 층 및 LiF을 포함하는 층의 적층 구조를 층(105)에 사용하였다. 구체적으로는, 두께 10nm의 Bphen을 포함하는 층과, 두께 1nm의 LiF을 포함하는 층을 적층하고, Bphen을 포함하는 층 및 전극(102) 사이에 LiF을 포함하는 층을 배치하였다.
<<비교 발광 디바이스 1의 제작 방법>>
하기 단계를 가지는 방법을 사용하여, 비교 발광 디바이스 1을 제작하였다.
또한, 비교 발광 디바이스 1의 제작 방법은 층(105)을 형성하는 단계에서 Bphen 및 Ag를 포함하는 층 대신에 Bphen을 포함하는 층 및 플루오린화 리튬(약칭: LiF)을 포함하는 층을 적층한 점이, 발광 디바이스 1의 제작 방법과 상이하다. 여기서는 상이한 부분에 대하여 자세히 설명하고, 같은 방법을 사용한 부분에 대해서는 앞의 설명을 원용한다.
[제 7 단계]
제 7 단계에서, 층(105)을 층(113B) 위에 형성하였다. 구체적으로는, 저항 가열법을 사용하여 재료를 공증착하였다.
또한, 층(105)은 Bphen을 포함하는 두께 10nm의 층과, LiF을 포함하는 두께 1nm의 층의 적층 구조를 가진다.
비교 발광 디바이스 1의 주된 초기 특성을 표 2에 나타내었다.
ANO: 도전막
CFB: 착색층
CFG: 착색층
CFR: 착색층
C21: 용량
C22: 용량
G1: 도전막
G2: 도전막
M21: 트랜지스터
N21: 노드
N22: 노드
S1g: 도전막
S2g: 도전막
SW21: 스위치
SW22: 스위치
SW23: 스위치
VCOM2: 도전막
WL1: 측벽
WL2: 측벽
101: 전극
102: 전극
103: 유닛
103B: 유닛
103B2: 유닛
103G: 유닛
103G2: 유닛
103R: 유닛
103R2: 유닛
104: 층
104B: 층
104G: 층
104R: 층
104S: 간극
105: 층
105B: 층
105B2: 층
105G: 층
105G2: 층
105R: 층
105R2: 층
105S: 간극
106: 층
106(1): 층
106(2): 층
106B: 층
106B2: 층
106G: 층
106G2: 층
106R: 층
106R2: 층
106S: 간극
106S2: 간극
107: 층
111: 층
112: 층
113: 층
113A: 층
113B: 층
150: 발광 디바이스
231: 표시 영역
501C: 절연막
501D: 절연막
504: 도전막
506: 절연막
508: 반도체막
508A: 영역
508B: 영역
508C: 영역
510: 기재
512A: 도전막
512B: 도전막
519B: 단자
520: 기능층
520T: 영역
524: 도전막
528: 격벽
528B: 개구부
528G: 개구부
530B: 화소 회로
530G: 화소 회로
550B: 발광 디바이스
550G: 발광 디바이스
550R: 발광 디바이스
551: 전극
551B: 전극
551G: 전극
551R: 전극
551S: 간극
552: 전극
552B: 전극
552G: 전극
552R: 전극
554B: 보호층
554G: 보호층
554R: 보호층
554S: 간극
573: 절연막
573A: 절연막
573B: 절연막
591B: 개구부
591G: 개구부
700: 표시 패널
702B: 화소
702G: 화소
702R: 화소
703: 화소
705: 절연막
770: 기재
1032: 유닛
1052: 층
1062: 층
5200B: 정보 처리 장치
5210: 연산 장치
5220: 입출력 장치
5230: 표시부
5240: 입력부
5250: 검지부
5290: 통신부

Claims (22)

  1. 표시 패널로서,
    제 1 발광 디바이스와,
    제 2 발광 디바이스와,
    격벽을 포함하고,
    상기 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 포함하고,
    상기 제 2 전극은 상기 제 1 전극과 중첩되고,
    상기 제 1 층은 상기 제 2 전극과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고,
    상기 제 1 유기 화합물은 비공유 전자쌍을 포함하고,
    상기 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족에 속하고,
    상기 제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 포함하고,
    상기 제 4 전극은 상기 제 3 전극과 중첩되고,
    상기 제 2 층은 상기 제 4 전극과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 2 층은 상기 제 1 유기 화합물 및 상기 제 1 금속을 포함하고,
    상기 제 2 층과 상기 제 1 층 사이에 제 1 간극(間隙)이 제공되고,
    상기 격벽은 제 1 개구부 및 제 2 개구부를 포함하고,
    상기 제 1 개구부는 상기 제 1 전극과 중첩되고,
    상기 제 2 개구부는 상기 제 3 전극과 중첩되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 1 간극과 중첩되는, 표시 패널.
  2. 표시 패널로서,
    제 1 발광 디바이스와,
    제 2 발광 디바이스와,
    격벽을 포함하고,
    상기 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 및 제 1 층을 포함하고,
    상기 제 2 전극은 상기 제 1 전극과 중첩되고,
    상기 제 1 층은 상기 제 2 전극과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고,
    상기 제 1 유기 화합물과 상기 제 1 금속은 반점유 궤도(SOMO: singly occupied molecular orbital)를 형성하고,
    상기 제 1 유기 화합물은 비공유 전자쌍을 포함하고,
    상기 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족에 속하고,
    상기 제 2 발광 디바이스는 제 3 전극, 제 4 전극, 및 제 2 층을 포함하고,
    상기 제 4 전극은 상기 제 3 전극과 중첩되고,
    상기 제 2 층은 상기 제 4 전극과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 2 층은 상기 제 1 유기 화합물 및 상기 제 1 금속을 포함하고,
    상기 제 2 층과 상기 제 1 층 사이에 제 1 간극이 제공되고,
    상기 격벽은 제 1 개구부 및 제 2 개구부를 포함하고,
    상기 제 1 개구부는 상기 제 1 전극과 중첩되고,
    상기 제 2 개구부는 상기 제 3 전극과 중첩되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 1 간극과 중첩되는, 표시 패널.
  3. 제 1 항에 있어서,
    상기 제 1 발광 디바이스는 제 1 유닛 및 제 3 층을 포함하고,
    상기 제 1 유닛은 상기 제 1 층과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 1 유닛과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함하고,
    상기 제 3 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 2 유닛 및 제 4 층을 포함하고,
    상기 제 2 유닛은 상기 제 2 층과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 4 층은 상기 제 2 유닛과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 4 층은 상기 제 1 정공 수송성을 가지는 재료 및 상기 제 1 억셉터성을 가지는 물질을 포함하고,
    상기 제 4 층과 상기 제 3 층 사이에 제 2 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 2 간극과 중첩되는, 표시 패널.
  4. 제 2 항에 있어서,
    상기 제 1 발광 디바이스가 제 1 유닛 및 제 3 층을 포함하고,
    상기 제 1 유닛은 상기 제 1 층과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 1 유닛과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함하고,
    상기 제 3 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 2 유닛과 제 4 층을 포함하고,
    상기 제 2 유닛은 상기 제 2 층과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 4 층은 상기 제 2 유닛과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 4 층은 상기 제 1 정공 수송성을 가지는 재료 및 상기 제 1 억셉터성을 가지는 물질을 포함하고,
    상기 제 4 층과 상기 제 3 층 사이에 제 2 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 2 간극과 중첩되는, 표시 패널.
  5. 제 3 항에 있어서,
    상기 제 1 발광 디바이스는 제 3 유닛 및 제 1 중간층을 포함하고,
    상기 제 3 유닛은 상기 제 2 전극과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 1 중간층은 상기 제 3 유닛과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 1 중간층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 1 중간층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 4 유닛 및 제 2 중간층을 포함하고,
    상기 제 4 유닛은 상기 제 4 전극과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 중간층은 상기 제 4 유닛과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 중간층은 상기 제 2 정공 수송성을 가지는 재료 및 상기 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 2 중간층과 상기 제 1 중간층 사이에 제 3 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 3 간극과 중첩되는, 표시 패널.
  6. 제 4 항에 있어서,
    상기 제 1 발광 디바이스는 제 3 유닛 및 제 1 중간층을 포함하고,
    상기 제 3 유닛은 상기 제 2 전극과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 1 중간층은 상기 제 3 유닛과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 1 중간층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 1 중간층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 4 유닛 및 제 2 중간층을 포함하고,
    상기 제 4 유닛은 상기 제 4 전극과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 중간층은 상기 제 4 유닛과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 중간층은 상기 제 2 정공 수송성을 가지는 재료와 상기 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 2 중간층과 상기 제 1 중간층 사이에 제 3 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 3 간극과 중첩되는, 표시 패널.
  7. 제 5 항에 있어서,
    상기 제 1 발광 디바이스는 제 5 층은 포함하고,
    상기 제 5 층은 상기 제 1 중간층과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 5 층은 제 2 유기 화합물 및 제 2 금속을 포함하고,
    상기 제 2 유기 화합물은 비공유 전자쌍을 포함하고,
    상기 제 2 금속은 5족, 7족, 9족, 11족, 또는 13족에 속하고,
    상기 제 2 발광 디바이스는 제 6 층을 포함하고,
    상기 제 6 층은 상기 제 2 중간층과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 6 층은 상기 제 2 유기 화합물 및 상기 제 2 금속을 포함하고,
    상기 제 6 층과 상기 제 5 층 사이에 제 4 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 4 간극과 중첩되는, 표시 패널.
  8. 제 6 항에 있어서,
    상기 제 1 발광 디바이스는 제 5 층을 포함하고,
    상기 제 5 층은 상기 제 1 중간층과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 5 층은 제 2 유기 화합물 및 제 2 금속을 포함하고,
    상기 제 2 유기 화합물은 비공유 전자쌍을 포함하고,
    상기 제 2 금속은 5족, 7족, 9족, 11족, 또는 13족에 속하고,
    상기 제 2 발광 디바이스는 제 6 층을 포함하고,
    상기 제 6 층은 상기 제 2 중간층과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 6 층은 상기 제 2 유기 화합물 및 상기 제 2 금속을 포함하고,
    상기 제 6 층과 상기 제 5 층 사이에 제 4 간극이 제공되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 4 간극과 중첩되는, 표시 패널.
  9. 표시 패널로서,
    제 1 발광 디바이스와,
    제 2 발광 디바이스와,
    격벽을 포함하고,
    상기 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 제 1 층, 및 제 2 층을 포함하고,
    상기 제 2 전극은 상기 제 1 전극과 중첩되고,
    상기 제 1 층은 상기 제 2 전극과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고,
    상기 제 1 유기 화합물은 비공유 전자쌍을 포함하고,
    상기 제 1 금속은 5족, 7족, 9족, 11족, 또는 13족에 속하고,
    상기 제 2 층은 상기 제 2 전극과 상기 제 1 층 사이에 끼워지는 영역을 포함하고,
    상기 제 2 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 2 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 3 전극, 제 3 층, 및 제 4 층을 포함하고,
    상기 제 4 층은 상기 제 2 전극과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 4 층과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 1 유기 화합물 및 상기 제 1 금속을 포함하고,
    상기 제 3 층과 상기 제 1 층 사이에 제 1 간극이 제공되고,
    상기 제 4 층은 상기 제 2 정공 수송성을 가지는 재료 및 상기 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 4 층과 상기 제 2 층 사이에 제 2 간극이 제공되고,
    상기 격벽은 제 1 개구부 및 제 2 개구부를 포함하고,
    상기 제 1 개구부는 상기 제 1 전극과 중첩되고,
    상기 제 2 개구부는 상기 제 3 전극과 중첩되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 1 간극 및 상기 제 2 간극과 중첩되는, 표시 패널.
  10. 표시 패널로서,
    제 1 발광 디바이스와,
    제 2 발광 디바이스와,
    격벽을 포함하고,
    상기 제 1 발광 디바이스는 제 1 전극, 제 2 전극, 제 1 층, 및 제 2 층을 포함하고,
    상기 제 2 전극은 상기 제 1 전극과 중첩되고,
    상기 제 1 층은 상기 제 2 전극과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 1 층은 제 1 유기 화합물 및 제 1 금속을 포함하고,
    상기 제 1 유기 화합물과 상기 제 1 금속은 SOMO를 형성하고,
    상기 제 2 층은 상기 제 2 전극과 상기 제 1 층 사이에 끼워지는 영역을 포함하고,
    상기 제 2 층은 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 2 층은 전기 저항률이 1Х102[Ω·cm] 이상 1Х108[Ω·cm] 이하이고,
    상기 제 2 발광 디바이스는 제 3 전극, 제 3 층, 및 제 4 층을 포함하고,
    상기 제 4 층은 상기 제 2 전극과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 4 층과 상기 제 3 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 3 층은 상기 제 1 유기 화합물 및 상기 제 1 금속을 포함하고,
    상기 제 3 층과 상기 제 1 층 사이에 제 1 간극이 제공되고,
    상기 제 4 층은 상기 제 2 정공 수송성을 가지는 재료 및 상기 제 2 억셉터성을 가지는 물질을 포함하고,
    상기 제 4 층과 상기 제 2 층 사이에 제 2 간극이 제공되고,
    상기 격벽은 제 1 개구부 및 제 2 개구부를 포함하고,
    상기 제 1 개구부는 상기 제 1 전극과 중첩되고,
    상기 제 2 개구부는 상기 제 3 전극과 중첩되고,
    상기 격벽은 상기 제 1 개구부와 상기 제 2 개구부 사이에서 상기 제 1 간극 및 상기 제 2 간극과 중첩되는, 표시 패널.
  11. 제 9 항에 있어서,
    상기 제 1 발광 디바이스는 제 5 층을 포함하고,
    상기 제 5 층은 제 1 영역 및 제 2 영역을 포함하고,
    상기 제 1 영역은 상기 제 2 전극과 상기 제 2 층 사이에 끼워지고,
    상기 제 2 영역은 상기 제 2 전극과 상기 제 4 층 사이에 끼워지고,
    상기 제 5 층은 제 3 정공 수송성을 가지는 재료를 포함하는, 표시 패널.
  12. 제 10 항에 있어서,
    상기 제 1 발광 디바이스는 제 5 층은 포함하고,
    상기 제 5 층은 제 1 영역과 제 2 영역을 포함하고,
    상기 제 1 영역은 상기 제 2 전극과 상기 제 2 층 사이에 끼워지고,
    상기 제 2 영역은 상기 제 2 전극과 상기 제 4 층 사이에 끼워지고,
    상기 제 5 층은 제 3 정공 수송성을 가지는 재료를 포함하는, 표시 패널.
  13. 제 2 항에 있어서,
    상기 SOMO의 에너지 준위가 상기 제 1 유기 화합물의 최저 비점유 궤도(LUMO: Lowest Unoccupied Molecular Orbital)의 에너지 준위와 비교하여 -1.5eV 이상 0eV 미만의 범위에 있는, 표시 패널.
  14. 제 10 항에 있어서,
    상기 SOMO의 에너지 준위는 상기 제 1 유기 화합물의 LUMO의 에너지 준위와 비교하여 -1.5eV 이상 0eV 미만의 범위에 있는, 표시 패널.
  15. 제 1 항에 있어서,
    상기 제 1 층에서의 알칼리 금속의 농도가 상기 제 1 층에서의 상기 제 1 금속의 농도보다 낮은, 표시 패널.
  16. 제 1 항에 있어서,
    상기 제 1 유기 화합물은 전자 부족형 헤테로 방향족 고리를 포함하고,
    상기 제 1 금속이 은인, 표시 패널.
  17. 제 9 항에 있어서,
    상기 제 2 정공 수송성을 가지는 재료는 방향족 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리를 가지는 유기 화합물이고,
    상기 제 2 억셉터성을 가지는 물질이 전이 금속 산화물, 혹은 플루오린 또는 사이아노기를 포함하는 유기 화합물인, 표시 패널.
  18. 제 3 항에 있어서,
    절연막을 더 포함하고,
    상기 절연막은 상기 제 1 간극을 채우고,
    상기 절연막은 상기 제 1 유닛과 상기 제 2 유닛 사이의 간극을 채우는, 표시 패널.
  19. 제 1 항에 있어서,
    제 1 착색층, 및
    제 2 착색층을 더 포함하고,
    상기 제 1 발광 디바이스는 백색광을 사출하고,
    상기 제 2 발광 디바이스는 백색광을 사출하고,
    상기 제 1 착색층은 상기 제 1 발광 디바이스와 중첩되고,
    상기 제 2 착색층은 상기 제 2 발광 디바이스와 중첩되고,
    상기 제 2 착색층은 상기 제 1 착색층이 투과시키는 광과 상이한 색의 광을 투과시키는, 표시 패널.
  20. 정보 처리 장치로서,
    키보드, 하드웨어 버튼, 포인팅 디바이스, 터치 센서, 조도 센서, 촬상 장치, 음성 입력 장치, 시선 입력 장치, 및 자세 검출 장치 중 적어도 하나와,
    제 1 항에 따른 표시 패널을 포함하는, 정보 처리 장치.
  21. 표시 패널의 제조 방법으로서,
    제 1 전극 및 제 2 전극을 형성하는 제 1 단계,
    상기 제 1 전극과 상기 제 2 전극 사이에 격벽을 형성하는 제 2 단계,
    상기 제 1 전극 및 상기 제 2 전극 위에 정공 수송성을 가지는 재료 및 억셉터성을 가지는 물질을 포함하는 제 1 층을 형성하는 제 3 단계,
    상기 제 1 층 위에 제 1 유닛을 형성하는 제 4 단계,
    상기 제 1 유닛 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 제 2 층을 형성하는 제 5 단계,
    상기 제 2 층 위에 제 1 도전막을 형성하는 제 6 단계,
    포토에칭법을 사용하여 상기 제 2 전극 위의 상기 제 1 층, 상기 제 1 유닛, 상기 제 2 층, 및 상기 제 1 도전막을 제거하여 제 1 발광 디바이스를 형성하는 제 7 단계,
    상기 제 1 발광 디바이스 및 상기 제 2 전극 위에 상기 정공 수송성을 가지는 재료 및 상기 억셉터성을 가지는 물질을 포함하는 제 3 층을 형성하는 제 8 단계,
    상기 제 3 층 위에 제 2 유닛을 형성하는 제 9 단계,
    상기 제 2 유닛 위에 상기 제 1 유기 화합물 및 상기 제 1 금속을 포함하는 제 4 층을 형성하는 제 10 단계,
    상기 제 4 층 위에 제 2 도전막을 형성하는 제 11 단계, 및
    포토에칭법을 사용하여 상기 제 1 발광 디바이스 위의 상기 제 3 층, 상기 제 2 유닛, 상기 제 4 층, 및 상기 제 2 도전막을 제거하여 상기 제 1 발광 디바이스 및 제 2 발광 디바이스를 형성하는 제 12 단계를 포함하는, 표시 패널의 제조 방법.
  22. 표시 패널의 제조 방법으로서,
    제 1 전극 및 제 2 전극을 형성하는 제 1 단계,
    상기 제 1 전극과 상기 제 2 전극 사이에 격벽을 형성하는 제 2 단계,
    상기 제 1 전극 및 상기 제 2 전극 위에 제 1 정공 수송성을 가지는 재료 및 제 1 억셉터성을 가지는 물질을 포함하는 제 1 층을 형성하는 제 3 단계,
    상기 제 1 층 위에 제 1 유닛을 형성하는 제 4 단계,
    상기 제 1 유닛 위에 제 1 유기 화합물 및 제 1 금속을 포함하는 제 2 층을 형성하는 제 5 단계,
    상기 제 2 층 위에 제 2 정공 수송성을 가지는 재료 및 제 2 억셉터성을 가지는 물질을 포함하는 제 3 층을 형성하는 제 6 단계,
    상기 제 3 층 위에 제 2 유닛을 형성하는 제 7 단계,
    상기 제 2 유닛 위에 제 2 유기 화합물 및 제 2 금속을 포함하는 제 4 층을 형성하는 제 8 단계,
    상기 제 4 층 위에 도전막을 형성하는 제 9 단계, 및
    포토에칭법을 사용하여 상기 격벽 위의 상기 제 1 층, 상기 제 1 유닛, 상기 제 2 층, 상기 제 3 층, 상기 제 2 유닛, 상기 제 4 층, 및 상기 도전막을 제거하여 제 1 발광 디바이스 및 제 2 발광 디바이스를 형성하는 제 10 단계를 포함하는, 표시 패널의 제조 방법.
KR1020210168904A 2020-12-04 2021-11-30 표시 패널, 정보 처리 장치, 표시 패널의 제조 방법 KR20220079454A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2020-202050 2020-12-04
JP2020202050 2020-12-04
JP2020216796 2020-12-25
JPJP-P-2020-216796 2020-12-25
JPJP-P-2020-219814 2020-12-29
JP2020219814 2020-12-29

Publications (1)

Publication Number Publication Date
KR20220079454A true KR20220079454A (ko) 2022-06-13

Family

ID=81848279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210168904A KR20220079454A (ko) 2020-12-04 2021-11-30 표시 패널, 정보 처리 장치, 표시 패널의 제조 방법

Country Status (5)

Country Link
US (1) US20220181572A1 (ko)
JP (1) JP2022089790A (ko)
KR (1) KR20220079454A (ko)
CN (1) CN114613915A (ko)
TW (1) TW202240886A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160473A (ja) 2007-03-29 2012-08-23 Japan Display Central Co Ltd 有機elディスプレイの製造方法
JP2018201012A (ja) 2017-04-07 2018-12-20 株式会社半導体エネルギー研究所 発光素子、表示装置、電子機器、及び照明装置
WO2019123190A1 (ja) 2017-12-22 2019-06-27 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160473A (ja) 2007-03-29 2012-08-23 Japan Display Central Co Ltd 有機elディスプレイの製造方法
JP2018201012A (ja) 2017-04-07 2018-12-20 株式会社半導体エネルギー研究所 発光素子、表示装置、電子機器、及び照明装置
WO2019123190A1 (ja) 2017-12-22 2019-06-27 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置

Also Published As

Publication number Publication date
TW202240886A (zh) 2022-10-16
CN114613915A (zh) 2022-06-10
US20220181572A1 (en) 2022-06-09
JP2022089790A (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
KR102124983B1 (ko) 발광 소자, 발광 장치 및 전자 기기
JP6770806B2 (ja) 発光素子、表示装置、電子機器、及び照明装置
JP2018092887A (ja) 発光装置および電子機器
TW202211510A (zh) 發光元件,發光裝置,電子裝置以及照明裝置
KR20080086825A (ko) 발광장치 및 전자기기
CN110317186A (zh) 新的有机化合物和包含其的有机电致发光器件
JP6823372B2 (ja) 発光装置
CN115347118A (zh) 受光器件、受发光装置以及电子设备
CN115148919A (zh) 发光器件用混合材料
US20220181572A1 (en) Display Panel, Data Processing Device, and Method For Manufacturing Display Panel
JP7498875B2 (ja) 表示パネルの製造方法
WO2022144661A1 (ja) 表示パネル、情報処理装置、表示パネルの製造方法
CN116569240A (zh) 显示面板、数据处理装置、显示面板的制造方法
WO2023156886A1 (ja) 有機金属錯体、発光デバイス、発光装置、電子機器および照明装置
WO2022137023A1 (ja) 発光デバイス、発光装置、電子機器、および照明装置
KR20240113708A (ko) 발광 디바이스, 발광 장치, 전자 기기, 및 조명 장치
CN116830803A (zh) 发光器件、发光装置、电子设备以及照明装置
CN118354623A (zh) 发光器件、发光装置、电子设备及照明装置
CN115548239A (zh) 发光器件及发光装置
CN114695787A (zh) 发光器件、发光装置、电子设备以及照明装置
CN116830804A (zh) 发光器件、发光装置、电子设备以及照明装置
CN116981268A (zh) 光电转换器件及受发光装置
KR20240002705A (ko) 발광 디바이스
CN117016047A (zh) 发光器件、发光装置、电子设备以及照明装置
CN117337120A (zh) 发光器件、发光装置、电子设备以及照明装置