KR20220060607A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220060607A
KR20220060607A KR1020200146155A KR20200146155A KR20220060607A KR 20220060607 A KR20220060607 A KR 20220060607A KR 1020200146155 A KR1020200146155 A KR 1020200146155A KR 20200146155 A KR20200146155 A KR 20200146155A KR 20220060607 A KR20220060607 A KR 20220060607A
Authority
KR
South Korea
Prior art keywords
refractive index
opening
low refractive
layer
index layer
Prior art date
Application number
KR1020200146155A
Other languages
English (en)
Inventor
이현범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200146155A priority Critical patent/KR20220060607A/ko
Priority to US17/321,180 priority patent/US11502142B2/en
Priority to CN202110971776.8A priority patent/CN114447034A/zh
Publication of KR20220060607A publication Critical patent/KR20220060607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L51/5275—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/3211—
    • H01L27/323—
    • H01L51/5246—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 위치하는 트랜지스터, 상기 트랜지스터와 전기적으로 연결된 제1 전극, 상기 제1 전극 위에 위치하며, 상기 제1 전극과 중첩하는 화소 개구부를 포함하는 화소 정의막, 상기 제1 전극과 중첩하는 발광층 및 제2 전극, 상기 제2 전극 상에 위치하는 터치 전극, 상기 터치 전극과 중첩하는 제1 저굴절층 및 제2 저굴절층, 그리고 상기 제2 저굴절층 위에 위치하는 고굴절층을 포함하고, 상기 제1 저굴절층은 제1 개구부를 포함하고, 상기 제2 저굴절층은 제2 개구부를 포함하며, 제1 대각 방향을 따라 상기 제1 개구부, 상기 제2 개구부 및 상기 화소 개구부는 서로 다른 너비를 가진다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
표시 장치는 다층 구조로 이루어진다. 예를 들면, 표시 장치는 기판 위에 발광 소자, 터치 센서 등이 적층되어 있는 다층 구조로 이루어질 수 있다. 발광 소자에서 발생한 광이 이러한 여러 층을 통과하여 표시 장치의 외부로 방출됨으로써 화면이 표시될 수 있다. 그러나, 발광 소자에서 발생한 광의 일부는 층간 계면에서 반사되는 등 외부로 방출되지 못하고 소멸될 수 있다. 이로 인해 표시 장치의 출광 효율 및 표시 품질이 저하되는 문제점이 있다.
실시예들은 출광 효율 및 표시 품질을 향상시킬 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 위치하는 트랜지스터, 상기 트랜지스터와 전기적으로 연결된 제1 전극, 상기 제1 전극 위에 위치하며, 상기 제1 전극과 중첩하는 화소 개구부를 포함하는 화소 정의막, 상기 제1 전극과 중첩하는 발광층 및 제2 전극, 상기 제2 전극 상에 위치하는 터치 전극, 상기 터치 전극과 중첩하는 제1 저굴절층 및 제2 저굴절층, 그리고 상기 제2 저굴절층 위에 위치하는 고굴절층을 포함하고, 상기 제1 저굴절층은 제1 개구부를 포함하고, 상기 제2 저굴절층은 제2 개구부를 포함하며, 제1 대각 방향을 따라 상기 제1 개구부, 상기 제2 개구부 및 상기 화소 개구부는 서로 다른 너비를 가진다.
상기 제1 저굴절층 및 상기 제2 저굴절층은 서로 다른 굴절률을 가질 수 있다.
상기 제1 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커질 수 있다.
제2 대각 방향을 따라 상기 제1 개구부, 상기 제2 개구부 및 상기 화소 개구부는 서로 다른 너비를 가질 수 있다.
상기 제2 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커질 수 있다.
상기 제1 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 끝단을 덮을 수 있다.
상기 제2 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 상부면 위에 위치할 수 있다.
상기 제1 대각 방향과 상기 제2 대각 방향은 서로 수직할 수 있다.
상기 제1 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커질 수 있다.
상기 제2 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커질 수 있다.
상기 표시 장치는 상기 기판 위에 위치하는 복수의 화소를 포함하고, 상기 복수의 화소는 제1색 화소, 제2색 화소 및 제3색 화소를 포함하고, 상기 제1 전극, 상기 화소 개구부, 상기 제1 개구부 및 상기 제2 개구부는 상기 복수의 화소 각각에 위치할 수 있다.
상기 제2 저굴절층의 굴절률은 상기 제1 저굴절층의 굴절률보다 크고, 상기 고굴절층의 굴절률은 상기 제2 저굴절층의 굴절률보다 클 수 있다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 위치하는 트랜지스터, 상기 트랜지스터와 전기적으로 연결된 제1 전극, 상기 제1 전극 위에 위치하며, 상기 제1 전극과 중첩하는 화소 개구부를 포함하는 화소 정의막, 상기 제1 전극과 중첩하는 발광층 및 제2 전극, 상기 제2 전극 상에 위치하는 터치 전극, 상기 터치 전극과 중첩하는 제1 저굴절층 및 제2 저굴절층, 그리고 상기 제2 저굴절층 위에 위치하는 고굴절층을 포함하고, 상기 터치 전극의 일부는 상기 제1 저굴절층 및 상기 제2 저굴절층 사이에 위치하며, 상기 제2 저굴절층은 제2 개구부를 포함하며, 상기 제1 개구부 및 상기 제2 개구부 각각은 평면상 원형 또는 타원형 형태를 가진다.
상기 제2 저굴절층의 굴절률은 상기 제1 저굴절층의 굴절률 보다 클 수 있다.
상기 제1 저굴절층 및 상기 제2 저굴절층은 유기 물질을 포함할 수 있다.
상기 표시 장치는, 상기 제2 전극 위에 위치하는 봉지층, 그리고 상기 봉지층 위에 위치하는 제1 무기 절연층을 더 포함할 수 있다.
제1 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커지고, 제2 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커질 수 있다.
상기 제1 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 끝단을 덮고, 상기 제2 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 상부면 위에 위치할 수 있다.
제1 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커지고, 제2 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커질 수 있다.
상기 표시 장치는 상기 제1 터치 절연층과 상기 고굴절층 사이에 위치하는 차광층을 더 포함할 수 있다.
실시예들에 따르면, 표시 장치의 출광 효율 및 표시 품질을 향상시킬 수 있다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3a는 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이고, 도 3b는 일 실시예에 의한 표시 장치의 회로도이다.
도 4a는 터치 감지 유닛의 평면도이고, 도 4b는 터치 감지 유닛 및 표시 패널의 화소 사이의 개략적인 도면이다.
도 5a 및 도 5b는 제1색 화소에 대한 개략적인 평면도이고, 도 5c는 도 5a의 A-A'을 따라 자른 단면도이고, 도 5d는 도 5a의 B-B'을 따라 자른 단면도이다.
도 6a 내지 도 6d 각각은 일 화소 개구부, 제1 개구부 및 제2 개구부를 나타낸 평면도이다.
도 7 내지 도 10 각각은 복수의 화소 배치를 나타낸 평면도이다.
도 11, 도 12, 도 13 각각은 일 실시예에 따른 표시 패널 및 터치 감지 유닛의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 내지 도 3b를 참조하여 일 실시예에 따른 표시 장치에 대해 개략적으로 살펴본다. 도 1은 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 3a는 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이고, 도 3b는 일 실시예에 의한 표시 장치의 회로도이다.
우선 도 1 및 도 2를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 제3 방향(DR3)을 향해 영상을 표시한다. 각 부재들의 전면 (또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
표시 장치(1000)는 커버 윈도우(WU), 표시 패널(DP), 및 하우징 부재(HM)를 포함한다. 본 실시예에서, 커버 윈도우(WU), 표시 패널(DP), 및 하우징 부재(HM)가 결합되어 표시 장치(1000)를 구성할 수 있다.
커버 윈도우(WU)는 표시 패널(DP) 상에 배치되어 표시 패널(DP)을 보호한다. 커버 윈도우(WU)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시키는 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의한다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩하여 비표시 영역(PA)이 외부에서 시인되는 것을 차단할 수 있다.
표시 패널(DP)은 플랫한 리지드 표시 패널이거나, 이에 제한되지 않고 플렉서블 표시 패널일 수 있다. 본 발명의 일 실시예에 따른 표시 패널은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 전면에 영상을 표시한다. 표시 패널(DP)의 전면은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 영상은 표시 영역(DA)에 표시된다. 비표시 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 위치하는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)들은 전기적 신호에 응답하여 광을 표시할 수 있다. 화소(PX)들이 표시하는 광들은 영상을 구현할 수 있다. 일 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
표시 패널(DP)은 표시 영역(DA)으로부터 연장되어 복수의 신호선 및 패드부가 위치하는 비표시 영역(PA)을 포함한다. 비표시 영역(PA)에는 데이터 구동부(50)가 위치할 수 있다. 일 실시예에 따르면 비표시 영역(PA)의 패드부는 구동칩(80)을 포함하는 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있으며, 이하 도 3에서 보다 구체적으로 설명한다. 도 2에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에는 표시 패널(DP)과 커버 윈도우(WU)를 결합시키는 접착층(AD)이 위치할 수 있다. 실시예에 따라 생략될 수도 있다.
도 1에는 도시하지 않았으나 도 2에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에 터치 감지 유닛(TU)이 위치할 수 있다. 터치 감지 유닛(TU)은 표시 장치(1000)의 터치스크린 기능을 위해 표시 패널(DP) 상에 배치될 수 있다. 터치 감지 유닛(TU)은 표시 패널(DP) 상에 일체로 형성될 수 있다.
터치 감지 유닛(TU)은 다양한 패턴의 터치 전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다. 터치 감지 유닛(TU)은 터치를 감지하는 터치 감지 영역 및 터치 감지 영역을 둘러싸는 터치 주변 영역을 포함할 수 있다.
하우징 부재(HM)는 표시 패널(DP)의 하측에 배치된다. 하우징 부재(HM)는 커버 윈도우(WU)와 결합되어 표시 장치(1000)의 외관을 구성한다. 하우징 부재(HM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징 부재(HM)는 소정의 수용 공간을 제공한다. 표시 패널(DP)은 수용 공간 내에 수용되어 외부 충격으로부터 보호될 수 있다.
다음 도 3a를 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 기판(SUB)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(SUB) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 구동 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 기판(SUB)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 기판(SUB)의 일측에만 배치될 수도 있다.
패드부(PAD)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(P1, P2, P3, P4)를 포함한다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 패드부(PAD)는 인쇄 회로 기판(PCB)의 패드부(PCB_P)와 전기적으로 연결될 수 있다. 인쇄 회로 기판(PCB)은 IC 구동칩(80)의 신호 또는 전원을 패드부(PAD)로 전달 할 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(P1)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(P3, P1)를 통해 각각에 전달할 수 있다. 제어부는 단자(P2)를 통해 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달한다. 또한 제어부는 단자(P4)를 통해 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달한다.
데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(PAD)와 표시 영역(DA) 사이에 배치될 수 있다.
구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(SUB)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 제2 전극)에 공통 전압(ELVSS)을 전달한다.
이하에서는 도 3b를 참조하여 일 화소(PX)에 포함되어 있는 복수의 트랜지스터의 예시에 대해 설명한다.
도 3b에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 게이트 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)의 신호와 동일한 타이밍에 제1 스캔 신호선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔 신호선(151)에 부극성의 전압이 인가될 때, 제2 스캔 신호선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔 신호선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 실리콘 반도체를 포함하는 실리콘 트랜지스터를 포함할 수 있다. 예를 들면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 실리콘 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 실리콘 트랜지스터로 이루어질 수도 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
다음 도 4a 및 도 4b를 참조하여 터치 감지 유닛에 대해 살펴본다. 도 4a는 터치 감지 유닛의 평면도이고, 도 4b는 터치 감지 유닛 및 표시 패널의 화소 사이의 개략적인 도면이다.
도 4a를 참조하면 터치 감지 유닛(TU)은 사용자의 터치를 감지하기 위한 터치 감지 영역(TSA)과 터치 감지 영역(TSA) 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 감지 영역(TSA)은 표시 패널(DP)의 표시 영역(DA)에 중첩하고, 터치 주변 영역(TPA)은 표시 패널(DP)의 비표시 영역(PA)에 중첩할 수 있다.
터치 전극(SE)들은 터치 감지 영역(TSA)에 배치될 수 있다. 터치 전극(SE)들은 제1 방향(DR1)을 따라 전기적으로 연결되는 감지 전극(TSE)들과, 제2 방향(DR2)을 따라 전기적으로 연결되는 구동 전극(TRE)들을 포함할 수 있다. 본 명세서는 감지 전극(TSE) 및 구동 전극(TRE)을 포함하는 터치 전극(SE)이 평면상 다이아몬드 형태를 가지는 실시예를 도시하였으나 이에 한정되는 것은 아니다. 터치 전극(SE)은 도 4a에 도시된 바와 같이 메쉬 형태를 가질 수 있다.
감지 전극(TSE)들과 구동 전극(TRE)들이 그들의 교차 영역들에서 서로 단락(short circuit)되는 것을 방지하기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TRE)들은 브릿지 전극(BE)을 통해 전기적으로 연결될 수 있다. 이 경우, 구동 전극(TRE)들과 감지 전극(TSE)들은 하나의 층에 배치되고, 브릿지 전극(BE)은 구동 전극(TRE)들과 감지 전극(TSE)들과 다른 층에 배치될 수 있다.
터치 라인(TSL, TRL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 라인(TSL, TRL)은 감지 전극(TSE)에 연결되는 감지 라인(TSL)과 구동 전극(TRE)에 연결되는 구동 라인(TRL)을 포함할 수 있다. 감지 라인(TSL)은 제1 터치 패드(TP1)에 연결되고, 구동 라인(TRL)은 제2 터치 패드(TP2)에 연결될 수 있다.
터치 전극(SE)들은 상호 정전 용량 방식 또는 자기 정전 용량 방식으로 구동될 수 있다.
도 4b는 도 3의 화소들과 도 4a의 터치 전극의 배치 관계를 보여주는 평면도이다. 도 4b를 참조하면, 복수의 화소는 제1색 화소(R), 제2색 화소(G) 및 제3색 화소(B)를 포함할 수 있다. 일 예에 따르면 제1색은 적색이고, 제2색은 녹색이고, 제3색은 청색일 수 있으나 이에 제한되지 않는다.
일 실시예에 따르면 인접한 하나의 제1색 화소(R), 2개의 제2색 화소(G) 및 제3색 화소(B)를 하나의 반복 단위(RU1)로 하여 백색 계조 표현을 할 수 있다.
표시 패널(DP)에서 제1색 화소(R)들의 개수와 제3색 화소(B)들의 개수는 동일할 수 있다. 표시 패널(DP)에서 제2색 화소(G)들의 개수는 제1색 화소(R)들의 개수의 두 배이고, 제3색 화소(B)들의 개수의 두 배일 수 있다. 또한, 표시 패널(DP)에서 제2색 화소(G)들의 개수는 제1색 화소(R)들의 개수와 제3 화소(B)들의 개수의 합과 동일할 수 있다.
후술할 도 5a 내지 도 5b는 제1색 화소가 마름모 형태인 실시예를 도시하였으나, 이에 제한되는 것이 아니라 도 4b에 도시된 바와 같이 제1색 화소(R), 제2색 화소(G), 및 제3색 화소(B)가 평면 상에서 바라볼 때 다각형 (일 예로 마름모꼴에 가까운 팔각형) 형태로 형성될 수 있다. 본 발명의 실시예는 이에 한정되지 않으며, 제1색 화소(R), 제2색 화소(G), 및 제3색 화소(B)는 평면 상에서 바라볼 때 직사각형 또는 정사각형 형태로 형성될 수도 있으며, 사각형 이외에 다른 다각형, 원형 또는 타원형으로 형성될 수도 있다. 또한, 제1색 화소(R)의 형태, 제2색 화소(G)의 형태, 및 제3색 화소(B)의 형태는 서로 상이할 수 있다.
도 4b에서는 평면 상에서 바라볼 때 제1색 화소(R)의 크기와 제3색 화소(B)의 크기가 서로 동일한 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 평면 상에서 바라볼 때 제1색 화소(R)의 크기, 제2색 화소(G)의 크기, 및 제3색 화소(B)의 크기는 서로 상이할 수 있다. 예를 들어, 평면 상에서 바라볼 때 제1색 화소(R)의 크기는 제2색 화소(G)의 크기보다 클 수 있으며, 제3색 화소(B)의 크기는 제2색 화소(G)의 크기보다 클 수 있다. 또한, 평면 상에서 바라볼 때 제1색 화소(R)의 크기는 제3색 화소(B)의 크기와 실질적으로 동일하거나 제3색 화소(B)의 크기보다 작을 수 있다.
터치 전극(SE)은 메쉬 형태를 가지며, 제1색 내지 제3색 화소(R, G, B)은 메쉬 형태 사이에 배치될 수 있다. 이로 인해 터치 전극(SE)에 위해 제1색 내지 제3색 화소(R, G, B)의 개구 영역이 줄어드는 것을 방지할 수 있다.
이하에서는 도 5a 내지 도 5d를 참조하여 일 실시예에 따른 일 화소와 터치 감지 유닛 사이의 관계에 대해 살펴본다. 도 5a 및 도 5b는 제1색 화소에 대한 개략적인 평면도이고, 도 5c는 도 5a의 A-A'을 따라 자른 단면도이고, 도 5d는 도 5a의 B-B'을 따라 자른 단면도이다. 구체적으로 도 5a에서 제1 대각 방향을 따라 자른 A-A' 단면을 도 5c에 도시하고, 제2 대각 방향을 따라 자른 B-B' 단면을 도 5d에 도시하였다. 제1 대각 방향(DDR1)은 제1 방향(DR1) 및 제2 방향(DR2)에 기울어지면서 제1 사분면 및 제3 사분면을 가로지르는 방향을 의미한다. 제2 대각 방향(DDR2)은 제1 방향(DR1) 및 제2 방향(DR2)에 기울어지면서 제2 사분면 및 제4 사분면을 가로지르는 방향을 의미한다. 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)은 서로 수직할 수 있다.
우선 도 5a 및 도 5c를 참조하여 제1 대각 방향(DDR1)을 따라 자른 표시 패널(DP) 및 터치 감지 유닛(TU)의 단면에 대해 살펴본다.
일 실시예에 따른 기판(SUB)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있다. 기판(SUB)은 단층 또는 다층일 수 있다. 기판(SUB)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층된 구조를 가질 수 있다.
기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 기판(SUB)으로부터 버퍼층(BF)의 상부층, 특히 반도체층(ACT)으로 불순물이 전달되는 것을 차단하여 반도체층(ACT)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(BF)은 질화규소 또는 산화규소 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(BF)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(BF) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(ACT)은 채널 영역(C), 제1 영역(P) 및 제2 영역(Q)을 포함한다. 제1 영역(P) 및 제2 영역(Q)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 소량의 불순물이 도핑된 반도체를 포함하거나 불순물이 도핑되지 않은 반도체를 포함하고, 제1 영역(P) 및 제2 영역(Q)은 채널 영역(C) 대비 다량의 불순물이 도핑되어 있는 반도체를 포함할 수 있다. 반도체층(ACT)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(ACT) 위에는 제1 게이트 절연층(GI)이 위치한다. 제1 게이트 절연층(GI)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 게이트 절연층(GI) 위에는 게이트 전극(GE)이 위치한다. 게이트 전극(GE)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 반도체층(ACT)의 채널 영역(C)과 중첩할 수 있다.
게이트 전극(GE) 위에는 제1 절연층(IL1)이 위치한다. 제1 절연층(IL1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 절연층(IL1) 위에 소스 전극(SE)과 드레인 전극(DE)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 접촉 구멍을 통해 반도체층(ACT)의 제1 영역(P) 및 제2 영역(Q)과 각각 연결된다.
소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 위에는 제2 절연층(IL2)이 위치한다. 제2 절연층(IL2)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제2 절연층(IL2) 위에는 제1 전극(E1)이 위치한다. 제1 전극(E1)은 제2 절연층(IL2)의 접촉 구멍을 통해 드레인 전극(DE)과 연결된다. 제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 전극(E1)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
게이트 전극(GE), 반도체층(ACT), 소스 전극(SE) 및 드레인 전극(DE)으로 이루어진 트랜지스터는 제1 전극(E1)에 연결되어 발광 소자(ED)에 전류를 공급한다.
제1 전극(E1) 위에는 화소 정의막(IL3)이 위치한다. 화소 정의막(IL3)은 제1 전극(E1)의 적어도 일부와 중첩하고 발광 영역을 정의하는 화소 개구부(OP-PDL)를 가진다.
화소 개구부(OP-PDL)는 제1 전극(E1)과 거의 유사한 평면 형태를 가질 수 있다. 화소 개구부(OP-PDL)는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형 등 어떠한 모양도 가질 수 있다.
화소 정의막(IL3)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 개구부(OP-PDL)와 중첩하는 제1 전극(E1) 위에는 발광층(EL)이 위치한다. 발광층(EL)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 또한, 본 명세서는 도시하지 않았으나 발광층(EL)과 제1 전극(E1) 사이 또는 발광층(EL)과 제2 전극(E2) 사이에 위치하는 기능층을 더 포함할 수 있다. 기능층은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함할 수 있다.
발광층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 발광층(EL)과 제2 전극(E2)은 발광 소자(ED)를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 발광층(EL) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
제2 전극(E2) 위에 봉지층(ENC)이 위치한다. 봉지층(ENC)은 발광 소자(ED)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 소자(ED)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있다. 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
제1 봉지 무기층(EIL1)은 제2 전극(E2)을 커버할 수 있다. 제1 봉지 무기층(EIL1)은 외부 수분이나 산소가 발광 소자(ED)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 봉지 무기층(EIL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 봉지 무기층(EIL1)은 증착 공정을 통해 형성될 수 있다.
봉지 유기층(EOL)은 제1 봉지 무기층(EIL1) 상에 배치되어 제1 봉지 무기층(EIL1)에 접촉할 수 있다. 제1 봉지 무기층(EIL1) 상면에 형성된 굴곡이나 제1 봉지 무기층(EIL1) 상에 존재하는 파티클(particle) 등은 봉지 유기층(EOL)에 의해 커버되어, 제1 봉지 무기층(EIL1)의 상면의 표면 상태가 봉지 유기층(EOL)상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 봉지 유기층(EOL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 봉지 유기층(EOL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 봉지 무기층(EIL2)은 봉지 유기층(EOL) 상에 배치되어 봉지 유기층(EOL)을 커버한다. 제2 봉지 무기층(EIL2)은 제1 봉지 무기층(EIL1)상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 봉지 무기층(EIL2)은 봉지 유기층(EOL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 봉지 무기층(EIL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 봉지 무기층(EIL2)은 증착 공정을 통해 형성될 수 있다.
본 명세서는 도시하지 않았으나 제2 전극(E2)과 봉지층(ENC) 사이에 위치하는 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 유기물질을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 소자(ED)의 출광 효율을 향상시킨다. 캡핑층은 제1 봉지 무기층(EIL1)보다 큰 굴절률을 가질 수 있다.
봉지층(ENC) 위에는 터치 감지 유닛(TU)이 포함하는 제1 터치 절연층(TIL1)이 위치할 수 있다. 제1 터치 절연층(TIL1)은 기판(SUB) 전면과 중첩하는 형태를 가질 수 있다.
제1 터치 절연층(TIL1)은 무기막 및 유기막 중 적어도 하나 이상을 포함할 수 있다. 무기막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 유기막은 고분자(polymer) 계열의 소재를 포함할 수 있다. 제1 봉지 무기층(EIL1), 제2 봉지 무기층(EIL2) 및 제1 터치 절연층(TIL1)은 동일한 물질로 형성될 수 있으며 일 예로 동일한 무기 물질을 포함할 수 있다.
제1 터치 절연층(TIL1) 위에는 터치 전극(SE)의 일부가 위치할 수 있다. 일 예로 터치 전극(SE)의 일부인 브릿지 전극(BE)이 위치할 수 있다. 일 실시예는 제1 터치 절연층(TIL1) 위에 위치하는 터치 전극(SE)의 일부가 브릿지 전극(BE)인 실시예를 설명하였으나 이에 제한되지 않고 감지 전극(TSE) 또는 구동 전극(TRE)일 수 있다.
제1 터치 절연층(TIL1) 및 브릿지 전극(BE) 상에는 제1 저굴절층(TIL2)이 위치할 수 있다. 제1 저굴절층(TIL2)은 터치 전극(SE)을 완전히 덮을 수 있다.
제1 저굴절층(TIL2)은 저굴절률을 갖는 광투과성 유기물을 포함할 수 있다. 예를 들어, 제1 저굴절층(TIL2)은 아크릴(acrylic) 수지, 폴리이미드(polyimide) 수지, 폴리아미드(polyamide) 수지 및 Alq3[Tris(8-hydroxyquinolinato)aluminium] 중 적어도 하나를 포함할 수 있다. 제1 저굴절층(TIL2)은 후술할 제2 저굴절층(TIL3) 및 고굴절층(TIL4)보다 상대적으로 작은 굴절률을 가질 수 있다. 예를 들면, 제1 저굴절층(TIL2)은 1.51 내지 1.53의 굴절률을 가질 수 있다.
제1 저굴절층(TIL2)은 제1 개구부(OL-TIL2)를 가질 수 있다. 제1 개구부(OL-TIL2)는 제1 저굴절층(TIL2)에 의해 덮여 있지 않은 부분을 의미한다. 제1 개구부(OL-TIL2)는 화소 개구부(OP-PDL)와 중첩할 수 있다.
제1 저굴절층(TIL2) 위에는 터치 전극(SE)의 일부가 위치할 수 있다. 일 예로 제1 저굴절층(TIL2)과 제2 저굴절층(TIL3) 사이에는 감지 전극(TSE) 및 구동 전극(TRE)이 위치할 수 있다. 본 명세서는 제1 저굴절층(TIL2) 아래에 브릿지 전극(BE)이 위치하고, 제1 저굴절층(TIL2) 위에 감지 전극(TSE) 및 구동 전극(TRE)이 위치하는 실시예를 설명한다. 그러나 이에 제한되지 않고 제1 저굴절층(TIL2) 아래에 감지 전극(TSE) 및 구동 전극(TRE)이 위치하고, 제1 저굴절층(TIL2) 위에 브릿지 전극(BE)이 위치하는 실시예도 가능하다.
제1 저굴절층(TIL2) 및 터치 전극(SE)의 일부 위에는 제2 저굴절층(TIL3)이 위치할 수 있다.
제2 저굴절층(TIL3)은 저굴절률을 갖는 광투과성 유기물을 포함할 수 있다. 예를 들어, 제2 저굴절층(TIL3)은 아크릴(acrylic) 수지, 폴리이미드(polyimide) 수지, 폴리아미드(polyamide) 수지 및 Alq3[Tris(8-hydroxyquinolinato)aluminium] 중 적어도 하나를 포함할 수 있다. 제2 저굴절층(TIL3)은 후술할 고굴절층(TIL4)보다 작은 굴절률을 가질 수 있으며, 제1 저굴절층(TIL2)보다 큰 굴절률을 가질 수 있다. 일 예로 제2 저굴절층(TIL3)은 1.53 내지 1.55의 굴절률을 가질 수 있다.
제2 저굴절층(TIL3)은 제2 개구부(OP-TIL3)를 가질 수 있다. 제2 개구부(OP-TIL3)는 제2 저굴절층(TIL3)에 의해 덮여 있지 않은 부분을 의미한다. 제2 개구부(OP-TIL3)는 화소 개구부(OP-PDL) 및 제1 개구부(OP-TIL2)와 중첩할 수 있다.
제2 저굴절층(TIL3) 위에는 고굴절층(TIL4)이 위치할 수 있다. 고굴절층(TIL4)은 기판(SUB) 전면과 중첩하는 형태를 가질 수 있다.
고굴절층(TIL4)은 고굴절률을 갖는 광투과성 유기물을 포함할 수 있다. 고굴절층(TIL4)은 제1 저굴절층(TIL2) 및 제2 저굴절층(TIL3)보다 상대적으로 큰 굴절률을 가질 수 있다. 예를 들면, 고굴절층(TIL4)의 굴절률은 1.61 이상일 수 있으며, 일 예로 1.61 내지 1.80의 굴절률을 가질 수 있다.
고굴절층(TIL4)은 제1 저굴절층(TIL2)의 제1 개구부(OP-TIL2) 및 제2 저굴절층(TIL3)의 제2 개구부(OP-TIL3) 내에 위치할 수 있다. 이때 고굴절층(TIL4)은 제1 저굴절층(TIL2) 및 제2 저굴절층(TIL3) 중 적어도 하나의 측면과 접할 수 있다. 또한 고굴절층(TIL4)은 제2 저굴절층(TIL3)의 상부면을 덮는 형태로 위치할 수 있다.
도시는 생략하였으나, 터치 감지 유닛(TU) 위에는 선편광판, 위상차판 등을 포함하는 편광층이 더 위치할 수 있다.
터치 감지 유닛(TU)은 제1 개구부(OP-TIL2)를 포함하는 제1 저굴절층(TIL2), 제2 개구부(OP-TIL3)를 포함하는 제2 저굴절층(TIL3) 및 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3) 내에 위치하는 고굴절층(TIL4)을 포함함으로써, 표시 장치의 정면 시인성 및 출광 효율을 향상시킬 수 있다. 발광 소자(ED)에서 발생한 빛의 적어도 일부가 제1 저굴절층(TIL2)과 제2 저굴절층(TIL3)의 계면, 그리고 제2 저굴절층(TIL3)과 고굴절층(TIL4)의 계면에서 전반사됨으로써, 정면으로 빛이 집광될 수 있다.
구체적으로 발광층(EL)에서 발생된 빛은 다양한 방향으로 발광할 수 있으며, 터치 감지 유닛(TU)에 다양한 입사각을 가지고 입사하게 된다. 이때, 터치 감지 유닛(TU)의 고굴절층(TIL4)으로 입사된 빛의 적어도 일부가 제2 저굴절층(TIL3)과 고굴절층(TIL4)의 계면에서 반사된다. 특히, 고굴절층(TIL4)으로 입사된 빛의 입사각이 임계각보다 큰 경우, 입사된 빛은 제2 저굴절층(TIL3)과 고굴절층(TIL4)의 계면에서 전반사될 수 있다. 즉, 상대적으로 큰 굴절률을 갖는 고굴절층(TIL4)으로 입사된 빛이 상대적으로 작은 굴절률을 갖는 제2 저굴절층(TIL3)으로 진행하면서 제2 저굴절층(TIL3)과 고굴절층(TIL4) 사이의 계면에서 전반사가 일어날 수 있다. 이와 유사한 원리에 따라 제1 저굴절층(TIL2)과 제2 저굴절층(TIL3) 사이의 계면에서 전반사가 일어날 수 있다.
이하 제1 대각 방향(DDR1)에 따른 화소 개구부, 제1 개구부 및 제2 개구부에 대해 보다 구체적으로 살펴본다.
도 5a 및 도 5c를 살펴보면, 제1 대각 방향(DDR1)을 따라 제2 개구부(OP-TIL3), 화소 개구부(OP-PDL) 및 제1 개구부(OP-TIL2)는 서로 다른 너비를 가질 수 있다. 일 예로 제1 대각 방향(DDR1)을 따라 제2 개구부(OP-TIL3), 화소 개구부(OP-PDL) 및 제1 개구부(OP-TIL2) 순으로 너비가 커질 수 있다. 다만 이에 제한되지 않고 실시예에 따라 화소 개구부(OP-PDL)은 제2 개구부(OP-TIL3) 보다 작을 수 있다.
제1 대각 방향(DDR1)을 따라 자른 단면을 살펴보면, 제2 저굴절층(TIL3)은 제1 저굴절층(TIL2)의 끝단을 덮는 형태를 가질 수 있다. 제2 저굴절층(TIL3)은 화소 개구부(OP-PDL)와 중첩할 수 있다. 즉, 제2 저굴절층(TIL3)의 끝단은 발광층(EL)의 적어도 일부와 중첩할 수 있다. 제1 저굴절층(TIL2)의 끝단은 화소 정의막(IL3)과 중첩할 수 있다. 제1 저굴절층(TIL2)은 화소 개구부(OP-PDL) 및 제2 개구부(OP-TIL3)와 중첩하지 않을 수 있다.
도 5a 및 도 5d를 살펴보면, 제2 대각 방향(DDR2)을 따라 제1 개구부(OP-TIL2), 화소 개구부(OP-PDL) 및 제2 개구부(OP-TIL3)는 서로 다른 너비를 가질 수 있다. 일 예로 제2 대각 방향(DDR2)을 따라 제1 개구부(OP-TIL2), 화소 개구부(OP-PDL) 및 제2 개구부(OP-TIL3) 순으로 너비가 커질 수 있다. 다만 이에 제한되지 않고 실시예에 따라 화소 개구부(OP-PDL)은 제1 개구부(OP-TIL2) 보다 작을 수 있다.
제2 대각 방향(DDR2)을 따라 자른 단면을 살펴보면, 제2 저굴절층(TIL3)은 제1 저굴절층(TIL2)의 끝단과 중첩하지 않을 수 있다. 제2 저굴절층(TIL3)의 끝단은 제1 저굴절층(TIL2)의 상부면 상에 위치할 수 있다.
제1 저굴절층(TIL2)은 화소 개구부(OP-PDL)와 중첩할 수 있다. 제1 저굴절층(TIL2)의 끝단은 발광층(EL)의 적어도 일부와 중첩할 수 있다. 제2 저굴절층(TIL3)의 끝단은 화소 정의막(IL3)과 중첩할 수 있다. 제2 저굴절층(TIL3)은 화소 개구부(OP-PDL) 및 제1 개구부(OP-TIL2)와 중첩하지 않을 수 있다.
일 실시예에 따른 터치 감지 유닛(TU)은 제1 저굴절층(TIL2) 및 제2 저굴절층(TIL3)을 가질 수 있다. 이때 제1 저굴절층(TIL2)의 제1 개구부(OP-TIL2)와 제2 저굴절층(TIL3)의 제2 개구부(OP-TIL3)는 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)에 대해 서로 다른 너비를 가질 수 있다.
일 실시예에 따라 제1 대각 방향(DDR1)을 기준으로 살펴보면, 발광 소자(ED)에서 방출된 광이 제2 저굴절층(TIL3)과 고굴절층(TIL4) 사이의 계면에서 전반사 될 수 있다. 또한 제1 저굴절층(TIL2)과 제2 저굴절층(TIL3) 사이의 계면에서 전반사 될 수 있다.
또한 제2 대각 방향(DDR2)을 기준으로 살펴보면, 발광 소자(ED)에서 방출된 광이 제2 저굴절층(TIL3)과 고굴절층(TIL4) 사이의 계면에서 전반사 될 수 있다. 또한 제1 저굴절층(TIL2)과 고굴절층(TIL4) 사이의 계면에서 전반사 될 수 있다.
일 실시예에 따른 표시 장치는 발광 소자로부터 방출된 광이 다양한 계면에서 전반사되어 표시 장치의 정면으로 집광되므로, 표시 장치의 전면 출광 효율이 향상될 수 있다. 평면상 제1 대각 방향 및 제2 대각 방향 모두에서 전면 출광 효율이 향상될 수 있다.
일 실시예에 따른 제1색 화소는 도 5a에 도시된 바와 같은 제1-1색 화소(Ra) 및 도 5b에 도시된 바와 같은 제1-2색 화소(Ra)를 포함할 수 있다.
제1-1색 화소(Ra)는 도 5a에 도시된 바와 같이 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3)와 중첩할 수 있다. 일 실시예에 따른 제1 개구부(OP-TIL2)는 제1 대각 방향(DDR1)을 따라 연장된 장변과 제2 대각 방향(DDR2)을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으며, 제2 개구부(OP-TIL3)는 제2 대각 방향(DDR2)을 따라 연장된 장변과 제1 대각 방향(DDR1)을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으나 이에 제한되는 것은 아니다.
제1-2색 화소(Rb)는 도 5b에 도시된 바와 같이 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3)와 중첩할 수 있다. 일 실시예에 따른 제1 개구부(OP-TIL2)는 제2 대각 방향(DDR2)을 따라 연장된 장변과 제1 대각 방향(DDR1)을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으며, 제2 개구부(OP-TIL3)는 제1 대각 방향(DDR1)을 따라 연장된 장변과 제2 대각 방향(DDR2)을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으나 이에 제한되는 것은 아니다.
도 5b에 도시된 제1-2색 화소(Rb)의 경우, 제1 대각 방향(DDR1)을 따라 자른 단면은 도 5d와 같고, 제2 대각 방향(DDR2)을 따라 자른 단면은 도 5c와 같을 수 있다. 구체적인 설명은 생략하기로 한다.
이하에서는 도 6a 내지 도 6d를 참조하여 일 화소 개구부, 제1 개구부 및 제2 개구부의 형태에 대해 살펴본다. 도 6a 내지 도 6d 각각은 일 화소 개구부, 제1 개구부 및 제2 개구부를 나타낸 평면도이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
도 6a에 도시된 바와 같이 화소 개구부(OP-PDL)는 실질적으로 정사각 형태를 가질 수 있다. 제1 개구부(OP-TIL2)는 제1 방향(DR1)을 따라 연장된 장변과 제2 방향(DR2)을 따라 연장된 단변을 가지는 직사각 형태를 가질 수 있다. 제2 개구부(OP-TIL3)는 제2 방향(DR2)을 따라 연장된 장변과 제1 방향(DR1)을 따라 연장된 단변을 가지는 직사각 형태를 가질 수 있다. 제1 개구부(OP-TIL2)와 제2 개구부(OP-TIL3)가 서로 바뀔 수 있다.
한편 일 실시예에 따른 화소 개구부(OP-PDL)는 제1 방향(DR1) 및 제2 방향(DR2) 모두에 대해 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3) 보다 작을 수 있다. 이에 제한되지 않고 도 5a 및 도 5b에서 설명한 바와 같이 화소 개구부(OP-PDL)과 같이 크기가 변경될 수 있음은 물론이다.
도 6b에 도시된 바와 같이 화소 개구부(OP-PDL)는 실질적으로 원형 형태를 가질 수 있다. 또한 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3) 역시 평면상 원형 형태를 가질 수 있다. 평면상 제2 개구부(OP-TIL3)의 크기는 제1 개구부(OP-TIL2)의 크기보다 작을 수 있다. 이에 제한되지 않고 제1 개구부(OP-TIL2)의 크기는 제2 개구부(OP-TIL3)의 크기보다 작을 수 있다. 또한 평면상 화소 개구부(OP-PDL)의 크기는 제2 개구부(OP-TIL3)의 크기보다 작을 수 있으나 이에 제한되는 것은 아니다.
도 6c에 도시된 바와 같이 화소 개구부(OP-PDL)는 실질적으로 원형 형태를 가질 수 있다. 평면상 제1 개구부(OP-TIL2)는 제1 대각 방향(DDR1)을 따라 연장된 긴 반지름을 가지는 타원 형태일 수 있다. 제2 개구부(OP-TIL3)는 제2 대각 방향(DDR2)을 따라 연장된 긴 반지름을 가지는 타원 형태일 수 있다. 이에 제한되지 않고 제1 개구부(OP-TIL2)와 제2 개구부(OP-TIL3)의 형태는 서로 바뀔 수도 있다.
또한 도 6d에 도시된 바와 같이 화소 개구부(OP-PDL)는 실질적으로 타원형 형태를 가질 수 있다. 평면상 제1 개구부(OP-TIL2)는 제1 대각 방향(DDR1)을 따라 연장된 긴 반지름을 가지는 타원 형태일 수 있다. 평면상 제2 개구부(OP-TIL3)는 제1 대각 방향(DDR1)을 따라 연장된 긴 반지름을 가지는 타원 형태일 수 있다. 본 명세서는 화소 개구부(OP-PDL), 제1 개구부(OP-TIL2), 제2 개구부(OP-TIL3)가 제1 대각 방향(DDR1)을 따라 연장된 긴 반지름을 가지는 타원 형태를 도시하였으나, 이에 제한되지 않고 화소 개구부(OP-PDL), 제1 개구부(OP-TIL2), 제2 개구부(OP-TIL3)가 제2 대각 방향(DDR2)을 따라 연장된 긴 반지름을 가지는 타원 형태일 수도 있다.
다음 도 7을 참조하여 도 5a에서 설명한 제1-1색 화소(Ra) 및 제1-2색 화소(Rb)를 포함하는 복수의 화소 배치와 제1 개구부 및 제2 개구부의 크기 변화에 대해 살펴본다. 도 7 내지 도 10 각각은 복수의 화소 배치를 나타낸 평면도이다.
제1색 화소(R)는 제1-1색 화소(Ra) 및 제1-2색 화소(Rb)를 포함한다. 제2색 화소(G)는 제2-1색 화소(Ga) 및 제2-2색 화소(Gb)를 포함한다. 제3색 화소(B)는 제3-1색 화소(Ba) 및 제3-2색 화소(Bb)를 포함한다.
제1-1색 화소(Ra), 제2-1색 화소(Ga) 및 제3-1색 화소(Ba)는 도 5a에서 설명한 제1-1색 화소(Ra)와 동일한 화소 개구부(OP-PDL), 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3) 관계를 가질 수 있다.
일 예로 화소 개구부(OP-PDL)가 평면상 마름모꼴 형태일 수 있으며, 제1 개구부(OP-TIL2)는 제1 대각 방향을 따라 연장된 장변과 제2 대각 방향을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으며, 제2 개구부(OP-TIL3)는 제2 대각 방향을 따라 연장된 장변과 제1 대각 방향을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으나, 이에 제한되는 것은 아니다.
제1-2색 화소(Rb), 제2-2색 화소(Gb) 및 제3-2색 화소(Bb)는 도 5b에서 설명한 제1-2색 화소(Rb)와 동일한 화소 개구부(OP-PDL), 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3) 관계를 가질 수 있다.
일 예도 도 5b에 도시된 바와 같이 화소 개구부(OP-PDL)가 평면상 마름모꼴 형태일 수 있으며, 제1 개구부(OP-TIL2)는 제2 대각 방향을 따라 연장된 장변과 제1 대각 방향을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으며, 제2 개구부(OP-TIL3)는 제1 대각 방향을 따라 연장된 장변과 제2 대각 방향을 따라 연장된 단변을 포함하는 직사각 형태일 수 있으나 이에 제한되는 것은 아니다.
일 실시예에 따르면 표시 패널은 복수의 화소(R, G, B)를 포함할 수 있다. 하나의 제1색 화소(R)와 하나의 제2색 화소(G), 또는 하나의 제2색 화소(G)와 하나의 제3색 화소(B)가 하나의 반복 단위(RU2)를 이룰 수 있다.
하나의 반복 단위(RU2)를 기준으로 제1 방향(DR1)을 따라 4개의 반복 단위(RU2)가 위치하고, 제2 방향(DR2)을 따라 4개의 반복 단위(RU2)가 위치할 수 있다. 16개의 반복 단위(RU2)를 기준으로 표시 패널 전체에 반복 배치될 수 있다.
n 번째 행에 제1-1색 화소(Ra), 제3-1색 화소(Ba), 제1-2색 화소(Rb), 제3-2색 화소(Bb)가 배치될 수 있다. n+1번째 행에 제3-2색 화소(Bb), 제1-2색 화소(Rb), 제3-1색 화소(Ba), 제1-1색 화소(Ra)가 배치될 수 있다. n+2번째 행에 제1-2색 화소(Rb), 제3-2색 화소(Bb), 제1-1색 화소(Ra), 제3-1색 화소(Ba)가 배치될 수 있다. n+4번째 행에 제3-1색 화소(Ba), 제1-1색 화소(Ra), 제3-2색 화소(Bb), 제1-2색 화소(Rb)가 배치될 수 있다. n번째 행 및 n+2번째 행에는 두 개의 제2-1색 화소(Ga) 및 두 개의 제2-2색 화소(Gb)가 순서대로 배치될 수 있다. n+1번째 행 및 n+3번째 행에는 두 개의 제2-2색 화소(Gb), 및 두 개의 제2-1색 화소(Ga)가 순서대로 배치될 수 있다. 여기서 n은 1 이상의 자연수이다.
일 실시예에 따라 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3)의 크기는 다양하게 변할 수 있다. 일 예로 도 8에 도시된 바와 같이 제2 개구부(OP-TIL3)는 도 7에 도시된 실시예를 기준으로 상대적으로 연장된 장변을 가질 수 있다. 또한 도 9에 도시된 바와 같이 제2 개구부(OP-TIL3)는 도 7에 도시된 실시예를 기준으로 상대적으로 연장된 장변을 가지고, 제1 개구부(OP-TIL2)는 도 7에 도시된 실시예를 기준으로 상대적으로 연장된 장변을 가질 수 있다. 또한 도 10에 도시된 바와 같이 제1 개구부(OP-TIL2)는 도 7에 도시된 실시예를 기준으로 상대적으로 연장된 장변을 가질 수 있다. 즉, 도 7 내지 도 10에 도시된 바와 같이 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3)의 크기가 다양하게 변할 수 있다. 다만 이때 제1 개구부(OP-TIL2) 및 제2 개구부(OP-TIL3)는 터치 전극(SE)을 커버하는 범위 내에서 다양하게 크기 변화가 가능할 수 있다.
이하에서는 도 11 내지 도 13을 참조하여 일 실시예에 따른 표시 장치에 대해 살펴본다. 도 11, 도 12, 도 13 각각은 일 실시예에 따른 표시 패널 및 터치 감지 유닛의 단면도이다. 전술한 구성요소와 동일한 구성요소에 대한 설명은 생략하기로 한다.
우선 도 11을 참조하면, 일 실시예에 따른 터치 감지 유닛(TU)은 제1 터치 절연층(TIL1), 제1 터치 절연층(TIL1) 위에 위치하는 차광층(BM), 차광층(BM) 위에 위치하는 터치 전극(SE), 터치 전극(SE) 위에 위치하는 제1 저굴절층(TIL2), 제1 저굴절층(TIL2) 위에 위치하는 터치 전극(SE), 터치 전극(SE) 위에 위치하는 제2 저굴절층(TIL3), 제2 저굴절층(TIL3) 위에 위치하는 고굴절층(TIL4)을 포함할 수 있다.
차광층(BM)은 표시 패널(DP)의 비발광 영역과 중첩하도록 위치할 수 있다. 표시 패널(DP)의 화소 정의막(IL3)과 중첩하도록 위치할 수 있다. 차광층(BM)은 광 흡수 물질 또는 광 반사 물질을 포함할 수 있다. 예를 들어 차광층(BM)은 흑색으로 착색된 수지나 반사성 금속 등을 포함할 수 있다.
차광층(BM)은 차광 개구부(OP-BM)를 포함할 수 있다. 차광 개구부(OP-BM)는 평면상 사각형, 원형, 타원형 등 다양한 형태를 가질 수 있다. 차광층(BM) 위에는 터치 전극(SE)의 일부가 위치할 수 있다.
차광층(BM) 및 터치 전극(SE)의 일부 상에 제1 저굴절층(TIL2)이 위치할 수 있다. 제1 저굴절층(TIL2)이 가지는 제1 개구부(OP-TIL2)는 차광 개구부(OP-BM) 보다 작을 수 있다. 제1 저굴절층(TIL2)은 차광층(BM)의 끝단을 덮는 형태를 가질 수 있다.
제1 저굴절층(TIL2) 상에 터치 전극(SE)의 일부가 위치할 수 있다. 제1 저굴절층(TIL2) 및 터치 전극(SE) 상에 제2 저굴절층(TIL3)이 위치할 수 있다. 제2 저굴절층(TIL3)이 가지는 제2 개구부(OP-TIL3)는 제1 개구부(OP-TIL2)보다 작을 수 있다. 제2 저굴절층(TIL3)은 제1 저굴절층(TIL2)의 끝단을 덮는 형태를 가질 수 있다. 제2 저굴절층(TIL3)은 제1 저굴절층(TIL2) 뿐만 아니라 차광층(BM)의 끝단과도 중첩하는 형태를 가질 수 있다. 일 실시예에 따른 제2 개구부(OP-TIL3)는 화소 개구부(OP-PDL) 보다 클 수 있으나 이에 제한되지 않고 화소 개구부(OP-PDL)와 같거나 작은 실시예도 가능할 수 있다.
제2 저굴절층(TIL3) 상에 제2 개구부(OP-TIL3)를 채우는 고굴절층(TIL4)이 위치할 수 있다.
도 12를 참조하면 제1 터치 절연층(TIL1) 상에 터치 전극(SE), 제1 저굴절층(TIL2), 터치 전극(SE), 차광층(BM), 제2 저굴절층(TIL3) 및 고굴절층(TIL4)이 순차적으로 적층될 수 있다.
차광층(BM)은 제1 저굴절층(TIL2)과 제2 저굴절층(TIL3) 사이에 위치할 수 있다. 차광층(BM)의 적층 위치를 제외하고는 도 11의 실시예와 동일할 수 있다. 차광층(BM)은 제1 저굴절층(TIL2)의 상부면과 접촉할 수 있다. 또한 차광층(BM)의 측면 및 상부면은 제2 저굴절층(TIL3)과 접촉할 수 있다. 제2 저굴절층(TIL3)은 차광층(BM)의 끝단 및 제1 저굴절층(TIL2)의 끝단을 덮는 형태를 가지면서, 접촉할 수 있다.
도 13을 참조하면, 제1 터치 절연층(TIL1) 상에 터치 전극(SE)의 일부, 제1 저굴절층(TIL2), 터치 전극(SE)의 나머지 일부, 제2 저굴절층(TIL3), 차광층(BM) 및 고굴절층(TIL4)이 순차적으로 적층될 수 있다. 차광층(BM)이 제2 저굴절층(TIL3)의 상부면에 위치하는 적층 구조의 변형을 제외하고, 도 13의 실시예는 도 11 및 도 12의 실시예와 유사할 수 있다.
도 11 내지 도 13과 같이 터치 감지 유닛(TU)은 차광층(BM)을 포함하여 외광을 흡수할 수 있으며, 외광 반사 저감을 통해 반사 색감을 향상시킬 수 있다.
또한 일 실시예에 따른 표시 장치는 발광 소자로부터 방출된 광이 다양한 계면에서 전반사되어 표시 장치의 정면으로 집광되므로, 표시 장치의 전면 출광 효율이 향상될 수 있다. 평면상 제1 대각 방향 및 제2 대각 방향 모두에서 전면 출광 효율이 향상될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
SUB: 기판 E1: 제1 전극
EL: 발광층 E2: 제2 전극
OP-PDL: 화소 개구부 OP-TIL2: 제1 개구부
OP-TIL3: 제2 개구부 TIL2: 제1 저굴절층
TIL3: 제2 저굴절층 SE: 터치 전극
TIL4: 고굴절층 ENC: 봉지층

Claims (20)

  1. 기판,
    상기 기판 상에 위치하는 트랜지스터,
    상기 트랜지스터와 전기적으로 연결된 제1 전극,
    상기 제1 전극 위에 위치하며, 상기 제1 전극과 중첩하는 화소 개구부를 포함하는 화소 정의막,
    상기 제1 전극과 중첩하는 발광층 및 제2 전극,
    상기 제2 전극 상에 위치하는 터치 전극,
    상기 터치 전극과 중첩하는 제1 저굴절층 및 제2 저굴절층, 그리고
    상기 제2 저굴절층 위에 위치하는 고굴절층을 포함하고,
    상기 제1 저굴절층은 제1 개구부를 포함하고,
    상기 제2 저굴절층은 제2 개구부를 포함하며,
    제1 대각 방향을 따라 상기 제1 개구부, 상기 제2 개구부 및 상기 화소 개구부는 서로 다른 너비를 가지는 표시 장치.
  2. 제1항에서,
    상기 제1 저굴절층 및 상기 제2 저굴절층은 서로 다른 굴절률을 가지는 표시 장치.
  3. 제1항에서,
    상기 제1 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커지는 표시 장치.
  4. 제1항에서,
    제2 대각 방향을 따라 상기 제1 개구부, 상기 제2 개구부 및 상기 화소 개구부는 서로 다른 너비를 가지는 표시 장치.
  5. 제4항에서,
    상기 제2 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커지는 표시 장치.
  6. 제1항에서,
    상기 제1 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 끝단을 덮는 표시 장치.
  7. 제4항에서,
    상기 제2 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 상부면 위에 위치하는 표시 장치.
  8. 제4항에서,
    상기 제1 대각 방향과 상기 제2 대각 방향은 서로 수직한 표시 장치.
  9. 제1항에서,
    상기 제1 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커지는 표시 장치.
  10. 제4항에서,
    상기 제2 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커지는 표시 장치.
  11. 제1항에서,
    상기 표시 장치는 상기 기판 위에 위치하는 복수의 화소를 포함하고,
    상기 복수의 화소는 제1색 화소, 제2색 화소 및 제3색 화소를 포함하고,
    상기 제1 전극, 상기 화소 개구부, 상기 제1 개구부 및 상기 제2 개구부는 상기 복수의 화소 각각에 위치하는 표시 장치.
  12. 제1항에서,
    상기 제2 저굴절층의 굴절률은 상기 제1 저굴절층의 굴절률보다 크고,
    상기 고굴절층의 굴절률은 상기 제2 저굴절층의 굴절률보다 큰 표시 장치.
  13. 기판,
    상기 기판 상에 위치하는 트랜지스터,
    상기 트랜지스터와 전기적으로 연결된 제1 전극,
    상기 제1 전극 위에 위치하며, 상기 제1 전극과 중첩하는 화소 개구부를 포함하는 화소 정의막,
    상기 제1 전극과 중첩하는 발광층 및 제2 전극,
    상기 제2 전극 상에 위치하는 터치 전극,
    상기 터치 전극과 중첩하는 제1 저굴절층 및 제2 저굴절층, 그리고
    상기 제2 저굴절층 위에 위치하는 고굴절층을 포함하고,
    상기 터치 전극의 일부는 상기 제1 저굴절층 및 상기 제2 저굴절층 사이에 위치하며,
    상기 제1 저굴절층은 제1 개구부를 포함하고,
    상기 제2 저굴절층은 제2 개구부를 포함하며,
    상기 제1 개구부 및 상기 제2 개구부 각각은 평면상 원형 또는 타원형 형태를 가지는 표시 장치.
  14. 제13항에서,
    상기 제2 저굴절층의 굴절률은 상기 제1 저굴절층의 굴절률 보다 큰 표시 장치.
  15. 제13항에서,
    상기 제1 저굴절층 및 상기 제2 저굴절층은 유기 물질을 포함하는 표시 장치.
  16. 제13항에서,
    상기 표시 장치는,
    상기 제2 전극 위에 위치하는 봉지층, 그리고
    상기 봉지층 위에 위치하는 제1 무기 절연층을 더 포함하는 표시 장치.
  17. 제13항에서,
    제1 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커지고,
    제2 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커지는 표시 장치.
  18. 제17항에서,
    상기 제1 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 끝단을 덮고,
    상기 제2 대각 방향을 따라 상기 제2 저굴절층의 끝단은 상기 제1 저굴절층의 상부면 위에 위치하는 표시 장치.
  19. 제13항에서,
    제1 대각 방향을 따라 상기 제1 개구부 및 상기 제2 개구부 순으로 너비가 커지고,
    제2 대각 방향을 따라 상기 제2 개구부 및 상기 제1 개구부 순으로 너비가 커지는 표시 장치.
  20. 제16항에서,
    상기 표시 장치는 상기 제1 터치 절연층과 상기 고굴절층 사이에 위치하는 차광층을 더 포함하는 표시 장치.
KR1020200146155A 2020-11-04 2020-11-04 표시 장치 KR20220060607A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200146155A KR20220060607A (ko) 2020-11-04 2020-11-04 표시 장치
US17/321,180 US11502142B2 (en) 2020-11-04 2021-05-14 Display device
CN202110971776.8A CN114447034A (zh) 2020-11-04 2021-08-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200146155A KR20220060607A (ko) 2020-11-04 2020-11-04 표시 장치

Publications (1)

Publication Number Publication Date
KR20220060607A true KR20220060607A (ko) 2022-05-12

Family

ID=81362799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200146155A KR20220060607A (ko) 2020-11-04 2020-11-04 표시 장치

Country Status (3)

Country Link
US (1) US11502142B2 (ko)
KR (1) KR20220060607A (ko)
CN (1) CN114447034A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230102685A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 터치표시장치 및 터치표시장치용 필름
KR20230164266A (ko) * 2022-05-24 2023-12-04 삼성디스플레이 주식회사 표시 장치
KR20240001797A (ko) * 2022-06-27 2024-01-04 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128513A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
KR102374168B1 (ko) 2017-08-08 2022-03-17 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
KR102489711B1 (ko) 2017-10-12 2023-01-19 삼성디스플레이 주식회사 표시 장치
KR102433274B1 (ko) 2017-11-28 2022-08-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102508750B1 (ko) * 2017-11-30 2023-03-13 삼성디스플레이 주식회사 발광 표시 장치
KR20200089379A (ko) 2019-01-16 2020-07-27 삼성디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
CN114447034A (zh) 2022-05-06
US20220140010A1 (en) 2022-05-05
US11502142B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
KR102478474B1 (ko) 표시 장치
US9710090B2 (en) Organic light emitting display device and method for manufacturing the same
US11251235B2 (en) Display panel
US11069302B2 (en) Display apparatus having extended connecting lines
US9209420B2 (en) Display device
KR102670355B1 (ko) 터치 스크린 일체형 표시장치
KR20210008240A (ko) 표시 장치
US11004914B2 (en) Display apparatus
KR20220060607A (ko) 표시 장치
US11502157B2 (en) Display panel
US20160211487A1 (en) Organic light emitting diode display
KR20210070461A (ko) 표시 장치
US11605802B2 (en) Display apparatus having a refractive layer
KR20210077862A (ko) 표시 장치
KR20210073685A (ko) 디스플레이 장치
KR20210086898A (ko) 표시 장치 및 그 제조방법
KR20200131396A (ko) 표시 장치
KR20220089777A (ko) 표시 장치
KR102466918B1 (ko) 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
US11825708B2 (en) Display panel and display device including first and second wirings
US20220367585A1 (en) Display device
US20230006174A1 (en) Display panel and display apparatus
US20220285475A1 (en) Display panel and display apparatus including the same
KR20220102194A (ko) 표시 장치
KR20230016146A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination