KR20220060457A - Display apparatus - Google Patents

Abstract

Provided is a display apparatus capable of improving color reproduction with respect to an input image signal. The display device comprises: a display panel including a pixel array in which a pixel composed of a plurality of inorganic light emitting elements is arranged in a plurality of row lines and a sub-pixel circuit provided for each of the inorganic light emitting elements and providing a driving current to the inorganic light emitting elements; and a driving unit for setting an image data voltage to the sub-pixel circuits of the display panel in order of the row line during a data setting period and driving the sub-pixel circuits to provide the driving current to the inorganic light emitting elements in order of the row line based on a sweep signal and the image data voltage during the light emitting period. The sub-pixel circuits comprise: a capacitor having one end to which the sweep signal is applied; and a first driving transistor connected to the other end of the capacitor, receiving the sweep signal through the capacitor in a light emitting section, and controlling a time during which the driving current is provided to the inorganic light emitting elements on the basis of the sweep signal. The drive unit applies a first voltage to the one end of the capacitor separately from the sweep signal in the data setting period.

Description

디스플레이 장치{DISPLAY APPARATUS}display device {DISPLAY APPARATUS}

본 개시는 디스플레이 장치에 관한 것으로, 보다 상세하게는, 자발광 소자로 이루어진 픽셀 어레이를 포함하는 디스플레이 장치에 관한 것이다. The present disclosure relates to a display device, and more particularly, to a display device including a pixel array formed of a self-luminous element.

종래, 적색 LED(Light Emitting Diode), 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하에서, LED는 무기 발광 소자를 말한다.)를 서브 픽셀로 구동하는 디스플레이 패널에서는, PAM(Pulse Amplitude Modulation) 구동 방식을 통해 서브 픽셀의 계조를 표현하였다. Conventionally, in a display panel in which an inorganic light emitting device such as a red LED (Light Emitting Diode), a green LED, or a blue LED (hereinafter, LED refers to an inorganic light emitting device) is driven as a sub-pixel, PAM (Pulse Amplitude Modulation) driving The gradation of sub-pixels was expressed through the method.

이 경우, 구동 전류의 크기(magnitude)에 따라, 발광하는 빛의 계조뿐 아니라 파장도 함께 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장의 변화를 도시하고 있다. In this case, depending on the magnitude of the driving current, not only the gray level of the emitted light but also the wavelength changes, so that the color reproducibility of the image is reduced. 1 shows a change in wavelength according to the magnitude of a driving current flowing through a blue LED, a green LED, and a red LED.

따라서, 색 재현성을 향상시킬 수 있는 자발광 디스플레이 패널의 구동 방식에 대한 개발이 요구된다. 이때, 소비 전력, 휘도 균일성, 수평 크로스토크 문제 등도 함께 고려될 필요가 있다. Accordingly, development of a driving method of a self-luminous display panel capable of improving color reproducibility is required. In this case, power consumption, luminance uniformity, horizontal crosstalk, etc. need to be considered together.

본 개시의 목적은, 입력되는 영상 신호에 대해 향상된 색 재현성을 제공하는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. An object of the present disclosure is to provide a display device that provides improved color reproducibility with respect to an input image signal, and a method of driving the same.

본 개시의 다른 목적은, 보다 효율적이고 안정적으로 무기 발광 소자를 구동할 수 있는 서브 픽셀 회로를 포함하여 이루어진 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device including a sub-pixel circuit capable of driving an inorganic light emitting device more efficiently and stably, and a method of driving the same.

본 개시의 또 다른 목적은, 무기 발광 소자를 구동하는 각종 회로의 설계를 최적화하여, 고밀도 집적에 적합한 구동 회로를 포함하는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device including a driving circuit suitable for high-density integration by optimizing the design of various circuits for driving an inorganic light emitting device, and a driving method thereof.

본 개시의 또 다른 목적은, 구동 트랜지스터의 문턱 전압이나 이동도 편차로 인한 휘도 균일성 저하 문제를 해결할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of solving a problem of a decrease in luminance uniformity due to a threshold voltage or mobility deviation of a driving transistor, and a driving method thereof.

본 개시의 또 다른 목적은, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of reducing power consumption when driving a display panel and a driving method thereof.

본 개시의 또 다른 목적은, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of compensating for an effect of a driving voltage drop that is different for each position of a display panel on a data voltage setting process, and a driving method thereof.

본 개시의 또 다른 목적은, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제가 개선된 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device having improved luminance non-uniformity and horizontal crosstalk caused by a sweep rod, and a method of driving the same.

이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 복수의 무기 발광 소자 별로 마련되며, 구동 전류를 무기 발광 소자로 제공하는 서브 픽셀 회로를 포함하는 디스플레이 패널, 및 로우 라인별 데이터 설정 구간 동안, 상기 디스플레이 패널의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 로우 라인 별 발광 구간 동안, 제 1 전압에서 제 2 전압으로 스윕하는 스윕 신호 및 상기 설정된 영상 데이터 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 구동부를 포함하고, 상기 서브 픽셀 회로는, 일 단이 상기 스윕 신호를 인가받는 커패시터, 및 상기 커패시터의 타 단에 연결되고, 상기 발광 구간에서 상기 커패시터를 통해 상기 스윕 신호를 인가받고, 상기 스윕 신호에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하기 위한 제 1 구동 트랜지스터를 포함하고, 상기 구동부는, 상기 데이터 설정 구간에서, 상기 스윕 신호와는 별도로 상기 제 1 전압을 상기 커패시터의 일 단에 인가한다. A display device according to an embodiment of the present disclosure for achieving the above object is provided with a pixel array in which pixels composed of a plurality of inorganic light emitting devices are arranged in a plurality of row lines, and each of the plurality of inorganic light emitting devices, A display panel including a sub-pixel circuit providing a driving current to the inorganic light emitting device, and during a data setting period for each row line, image data voltages are set in the sub-pixel circuits of the display panel in a row line order, During the light emitting period, the sub-pixel circuits are driven so that the driving current is sequentially provided to the inorganic light emitting devices of the pixel array based on a sweep signal sweeping from a first voltage to a second voltage and the set image data voltage in a row line order. wherein one end of the sub-pixel circuit is connected to a capacitor to which the sweep signal is applied, and the other end of the capacitor, and receives the sweep signal through the capacitor in the light emitting section, and the sweep and a first driving transistor for controlling a time period during which the driving current is supplied to the inorganic light emitting device based on a signal, wherein the driving unit applies the first voltage separately from the sweep signal in the data setting period. It is applied to one end of the capacitor.

또한, 상기 구동부는, 로우 라인마다 마련되며, 상기 커패시터의 일단에 상기 스윕 신호를 인가하기 위한 스윕 드라이버 회로, 및 상기 스윕 신호와 별도로 인가되는 상기 제 1 전압을 상기 디스플레이 패널에 제공하기 위한 파워 IC를 포함할 수 있다. In addition, the driving unit is provided for each row line, a sweep driver circuit for applying the sweep signal to one end of the capacitor, and a power IC for providing the first voltage applied separately from the sweep signal to the display panel may include

또한, 상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고, 상기 서브 픽셀 회로는, 제 2 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초한 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로, 및 상기 제 1 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로를 포함할 수 있다. In addition, the image data voltage includes a constant current source data voltage and a pulse width modulation (PWM) data voltage, the sub-pixel circuit includes a second driving transistor, and a magnitude is based on the constant current source data voltage. A PWM circuit including a constant current source circuit providing a driving current of may include

또한, 상기 정전류원 회로는, 상기 데이터 설정 구간에서, 상기 정전류원 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압에 기초한 제 3 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고, 상기 PWM 회로는, 상기 데이터 설정 구간에서, 상기 제1 전압이 상기 커패시터의 일 단에 인가되는 동안, 상기 PWM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 제 4 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정할 수 있다. In addition, the constant current source circuit, in the data setting period, sets a third voltage based on the constant current source data voltage and a threshold voltage of the second driving transistor to the gate terminal of the second driving transistor, the PWM circuit , in the data setting period, while the first voltage is applied to one end of the capacitor, a fourth voltage based on the PWM data voltage and a threshold voltage of the first driving transistor is applied to the gate terminal of the first driving transistor. can be set.

또한, 상기 정전류원 회로는, 상기 발광 구간에서, 상기 제 3 전압에 기초한 크기의 구동 전류를 상기 무기 발광 소자로 제공하고, 상기 PWM 회로는, 상기 발광 구간에서, 상기 스윕 신호에 따라 상기 제 4 전압으로부터 변화하는 상기 제 1 구동 트랜지스터의 게이트 단자의 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어할 수 있다. In addition, the constant current source circuit provides a driving current of a magnitude based on the third voltage to the inorganic light emitting device in the light emitting section, and the PWM circuit provides the fourth voltage in the light emitting section according to the sweep signal. A time period during which the driving current is provided to the inorganic light emitting device may be controlled based on a voltage of the gate terminal of the first driving transistor that is changed from the voltage.

또한, 상기 서브 픽셀 회로들은, 로우 라인마다 상기 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고, 상기 구동부는, 상기 복수의 발광 구간 각각에서, 상기 설정된 영상 데이터 전압에 대응되는 구동 전류가 로우 라인의 무기 발광 소자들에 제공되도록 상기 로우 라인의 서브 픽셀 회로들을 구동할 수 있다. In addition, the sub-pixel circuits are driven in the order of the data setting period and the plurality of light emitting periods for each row line, and the driving unit may generate a driving current corresponding to the set image data voltage in each of the plurality of light emitting periods in the row line. The sub-pixel circuits of the row line may be driven to be provided to the inorganic light emitting devices of the .

또한, 상기 서브 픽셀 회로에 인가되는 특정 전압에 기초하여 상기 서브 픽셀 회로에 포함된 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터를 흐르는 전류를 각각 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부, 및 상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 보정부를 포함할 수 있다. In addition, currents flowing through the first driving transistor and the second driving transistor included in the sub-pixel circuit are sensed, respectively, based on a specific voltage applied to the sub-pixel circuit, and sensing data corresponding to the sensed current is obtained. It may include a sensing unit that outputs, and a correction unit correcting the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data.

또한, 상기 구동부는, 상기 데이터 설정 구간에서, 제 1 구동 전압에 기초하여 상기 서브 픽셀 회로들에 로우 라인 순으로 상기 영상 데이터 전압을 설정하고, 상기 발광 구간에서 제 2 구동 전압 및 상기 제 1 구동 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동할 수 있다. In the data setting period, the driver sets the image data voltage in the row line order in the sub-pixel circuits based on a first driving voltage, and in the light emission period, a second driving voltage and the first driving voltage The sub-pixel circuits may be driven so that the driving current is provided to the inorganic light emitting devices of the pixel array in the order of a row line based on a voltage.

또한, 상기 구동 전류에 따른 상기 디스플레이 패널의 위치별 구동 전압의 강하를 보상하기 위한 데이터를 저장하는 저장부;를 포함하고, 상기 보정부는, 상기 센싱 데이터 및 상기 저장된 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정할 수 있다. The display device may further include a storage unit configured to store data for compensating for a drop of the driving voltage for each position of the display panel according to the driving current, wherein the compensating unit comprises: the sub-pixel circuit based on the sensing data and the stored data The constant current source data voltage and the PWM data voltage applied to may be corrected.

한편, 본 개시의 다른 일 실시 예에 따른 디스플레이 장치는, 복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 복수의 무기 발광 소자 별로 마련되며, 구동 전류를 무기 발광 소자로 제공하는 서브 픽셀 회로를 포함하는 디스플레이 패널, 및 데이터 설정 구간 동안, 상기 디스플레이 패널의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 발광 구간 동안, 제 1 전압에서 제 2 전압으로 스윕하는 스윕 신호 및 상기 설정된 영상 데이터 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 구동부를 포함하고, 상기 서브 픽셀 회로는, 커패시터, 및 상기 커패시터의 일 단에 연결되고, 상기 발광 구간에 인가되는 상기 스윕 신호에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하기 위한 제 1 구동 트랜지스터를 포함하고, 상기 구동부는, 상기 스윕 신호와는 별도로 상기 제1 전압을 상기 커패시터의 타 단에 인가할 수 있다. Meanwhile, in a display device according to another exemplary embodiment of the present disclosure, a pixel array in which pixels including a plurality of inorganic light emitting devices are disposed on a plurality of row lines, and each of the plurality of inorganic light emitting devices are provided, and a driving current is applied to the inorganic light emitting device. A display panel including a sub-pixel circuit provided as a device, and during a data setting period, image data voltages are set in the sub-pixel circuits of the display panel in a row line order, and during a light-emitting period, a first voltage to a second voltage and a driver for driving the sub-pixel circuits such that the driving current is sequentially provided to the inorganic light emitting devices of the pixel array based on a sweep signal sweeping to . , a capacitor, and a first driving transistor connected to one end of the capacitor and configured to control a time during which the driving current is provided to the inorganic light emitting device based on the sweep signal applied to the light emitting section, the first driving transistor comprising: The driver may apply the first voltage to the other terminal of the capacitor separately from the sweep signal.

또한, 상기 구동부는, 로우 라인마다 마련되며, 상기 제 1 구동 트랜지스터에 상기 스윕 신호를 인가하기 위한 스윕 드라이버 회로, 및 상기 스윕 신호와 별도로 인가되는 상기 제 1 전압을 상기 디스플레이 패널에 제공하기 위한 파워 IC를 포함할 수 있다. In addition, the driving unit is provided for each row line, a sweep driver circuit for applying the sweep signal to the first driving transistor, and a power for providing the first voltage applied separately from the sweep signal to the display panel IC may be included.

또한, 상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고, 상기 서브 픽셀 회로는, 제 2 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초한 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로, 및 상기 제 1 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로를 포함할 수 있다. In addition, the image data voltage includes a constant current source data voltage and a pulse width modulation (PWM) data voltage, the sub-pixel circuit includes a second driving transistor, and a magnitude is based on the constant current source data voltage. A PWM circuit including a constant current source circuit providing a driving current of may include

또한, 상기 정전류원 회로는, 상기 데이터 설정 구간에서, 상기 정전류원 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압에 기초한 제 3 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고, 상기 PWM 회로는, 상기 데이터 설정 구간에서, 상기 제 1 전압이 상기 커패시터의 일 단에 인가되는 동안, 상기 PWM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 제 4 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정할 수 있다. In addition, the constant current source circuit, in the data setting period, sets a third voltage based on the constant current source data voltage and a threshold voltage of the second driving transistor to the gate terminal of the second driving transistor, the PWM circuit , in the data setting period, while the first voltage is applied to one end of the capacitor, a fourth voltage based on the PWM data voltage and a threshold voltage of the first driving transistor is applied to the gate terminal of the first driving transistor. can be set.

또한, 상기 정전류원 회로는, 상기 발광 구간에서, 상기 제 3 전압에 기초한 크기의 구동 전류를 상기 무기 발광 소자로 제공하고, 상기 PWM 회로는, 상기 발광 구간에서, 상기 스윕 신호에 따라 변화하는 상기 제 1 구동 트랜지스터의 소스 단자 및 게이트 단자 사이의 전압 차이에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어할 수 있다. In addition, the constant current source circuit provides a driving current of a magnitude based on the third voltage to the inorganic light emitting device in the light emission period, and the PWM circuit changes according to the sweep signal in the light emission period A time period during which the driving current is provided to the inorganic light emitting device may be controlled based on a voltage difference between the source terminal and the gate terminal of the first driving transistor.

또한, 상기 서브 픽셀 회로들은, 로우 라인마다 상기 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고, 상기 구동부는, 상기 복수의 발광 구간 각각에서, 상기 설정된 영상 데이터 전압에 대응되는 구동 전류가 로우 라인의 무기 발광 소자들에 제공되도록 상기 로우 라인의 서브 픽셀 회로들을 구동할 수 있다. In addition, the sub-pixel circuits are driven in the order of the data setting period and the plurality of light emitting periods for each row line, and the driving unit may generate a driving current corresponding to the set image data voltage in each of the plurality of light emitting periods in the row line. The sub-pixel circuits of the row line may be driven to be provided to the inorganic light emitting devices of the .

또한, 상기 서브 픽셀 회로에 인가되는 특정 전압에 기초하여 상기 서브 픽셀 회로에 포함된 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터를 흐르는 전류를 각각 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부, 및 상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 보정부를 포함할 수 있다. In addition, currents flowing through the first driving transistor and the second driving transistor included in the sub-pixel circuit are sensed, respectively, based on a specific voltage applied to the sub-pixel circuit, and sensing data corresponding to the sensed current is obtained. It may include a sensing unit that outputs, and a correction unit correcting the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data.

또한, 상기 구동부는, 상기 데이터 설정 구간에서, 제 1 구동 전압에 기초하여 상기 서브 픽셀 회로들에 로우 라인 순으로 상기 영상 데이터 전압을 설정하고, 상기 발광 구간에서 제 2 구동 전압 및 상기 제 1 구동 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동할 수 있다. In the data setting period, the driver sets the image data voltage in the row line order in the sub-pixel circuits based on a first driving voltage, and in the light emission period, a second driving voltage and the first driving voltage The sub-pixel circuits may be driven so that the driving current is provided to the inorganic light emitting devices of the pixel array in the order of a row line based on a voltage.

또한, 상기 구동 전류에 따른 상기 디스플레이 패널의 위치별 구동 전압의 강하를 보상하기 위한 데이터를 저장하는 저장부를 포함하고, 상기 보정부는, 상기 센싱 데이터 및 상기 저장된 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정할 수 있다. The display device may further include a storage unit configured to store data for compensating for a drop of the driving voltage for each position of the display panel according to the driving current, wherein the compensating unit is applied to the sub-pixel circuit based on the sensed data and the stored data It is possible to correct the constant current source data voltage and the PWM data voltage.

이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다. According to various embodiments of the present disclosure as described above, it is possible to prevent the wavelength of the light emitted by the inorganic light emitting device from being changed according to the gray level.

또한, 구동 트랜지스터들 간의 문턱 전압 및 이동도 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다.In addition, it is possible to easily compensate for unevenness that may appear in an image due to a difference in threshold voltage and mobility between driving transistors. In addition, color correction becomes easy.

또한, 모듈 형태의 디스플레이 패널들을 조합하여 대면적 디스플레이 패널을 구성하는 경우나, 하나의 대형 디스플레이 패널을 구성하는 경우에도, 보다 용이하게 얼룩 보상 및 색상 보정이 가능하다. In addition, even when a large-area display panel is configured by combining module-type display panels or when a single large-sized display panel is configured, it is possible to more easily compensate for spots and color correction.

또한, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있다. In addition, power consumption when driving the display panel can be reduced.

또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. In addition, it is possible to compensate for the influence of a drop of the driving voltage that is different for each position of the display panel on the data voltage setting process.

또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다.In addition, it is possible to design a more optimized driving circuit, and it is possible to stably and efficiently drive the inorganic light emitting device.

또한, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제를 개선할 수 있다. In addition, it is possible to improve luminance non-uniformity and horizontal crosstalk caused by the sweep rod.

도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치의 픽셀 구조를 설명하기 위한 도면,
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도,
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 장치의 구성을 도시한 상세 블럭도,
도 7a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 구성도,
도 7b는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 7c는 도 7b에서 전술한 게이트 신호들에 대한 타이밍도,
도 7d는 도 7b의 서브 픽셀 회로를 포함하는 디스플레이 패널을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 8a는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 8b는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 8c는 본 개시의 일 실시 예에 따른 스윕 신호의 하이 전압(SW_VGH)을 도시한 도면,
도 9a는 스윕 신호의 로우 전압(SW_VGL)을 X 노드에 인가하는 본 개시의 일 실시 예를 설명하기 위한 도면,
도 9b는 본 개시의 일 실시 예에 따른 스윕 신호의 로우 전압(SW_VGL)을 도시한 도면,
도 10a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 상세 회로도,
도 10b는 도 10a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 11은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도,
도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도,
도 13a는 본 개시의 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 13b는 본 개시의 다른 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 14a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 14b는 도 14a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 15a는 외부 보상 방식이 적용된 서브 픽셀 회로에서 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 15b는 외부 보상 방식이 적용된 서브 픽셀 회로에서 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면,
도 15c는 본 개시의 일 실시 예에 따른 스윕 신호의 하이 전압(SW_VGH)을 도시한 도면,
도 16a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 16b는 도 16a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 17a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 17b는 도 17a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 18a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 18b는 도 18a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 19ab는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 실시 예를 설명하기 위한 도면,
도 19b는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 실시 예를 설명하기 위한 도면,
도 20a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 20b는 도 20a의 서브 픽셀 회로를 포함하는 디스플레이 패널을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도,
도 21a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 21b는 도 21a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 22a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 22b는 도 22a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 23a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 23b는 도 23a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 24a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 24b는 도 24a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 25a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 25b는 도 25a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 26a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 26b는 도 26a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 27a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 27b는 도 27a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 28a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 28b는 도 28a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 29a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 29b는 도 29a의 서브 픽셀 회로를 구동하기 위한 각종 신호들의 타이밍도,
도 30a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 30b는 도 30a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 31a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 31b는 도 31a에 도시된 서브 픽셀 회로의 구동 타이밍도,
도 32a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 32b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널의 단면도, 및
도 32c는 본 개시의 일 실시 예에 따른 TFT 층의 평면도이다. 1 is a graph showing the wavelength change according to the magnitude of the driving current flowing through a blue LED, a green LED, and a red LED;
2 is a view for explaining a pixel structure of a display device according to an embodiment of the present disclosure;
3A is a conceptual diagram illustrating a driving method of a conventional display panel;
3B is a conceptual diagram illustrating a driving method of a display panel according to an embodiment of the present disclosure;
4 is a block diagram illustrating a configuration of a display device according to an embodiment of the present disclosure;
5 is a view for explaining a progressive driving method of a display panel according to an embodiment of the present disclosure;
6 is a detailed block diagram showing the configuration of an apparatus according to an embodiment of the present disclosure;
7A is a block diagram of a sub-pixel circuit according to an embodiment of the present disclosure;
7B is a detailed circuit diagram of a sub-pixel circuit according to an embodiment of the present disclosure;
7C is a timing diagram for the gate signals described above in FIG. 7B;
7D is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 7B during one image frame period;
8A is a view for explaining luminance non-uniformity and horizontal crosstalk that may occur due to a sweep rod;
8B is a view for explaining the luminance non-uniformity and horizontal crosstalk phenomenon that may occur due to the sweep rod;
8C is a diagram illustrating a high voltage (SW_VGH) of a sweep signal according to an embodiment of the present disclosure;
9A is a view for explaining an embodiment of the present disclosure in which a low voltage SW_VGL of a sweep signal is applied to an X node;
9B is a diagram illustrating a low voltage SW_VGL of a sweep signal according to an embodiment of the present disclosure;
10A is a detailed circuit diagram of a sub-pixel circuit according to an embodiment of the present disclosure;
10B is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 10A during one image frame period;
11 is a block diagram illustrating a configuration of a display device according to an embodiment of the present disclosure;
12 is a detailed block diagram of a display device according to an embodiment of the present disclosure;
13A is a diagram illustrating an implementation example of a sensing unit according to an embodiment of the present disclosure;
13B is a diagram illustrating an implementation example of a sensing unit according to another embodiment of the present disclosure;
14A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to an embodiment of the present disclosure;
14B is a driving timing diagram of the sub-pixel circuit shown in FIG. 14A;
15A is a diagram for explaining luminance non-uniformity and horizontal crosstalk that may occur due to a sweep load in a sub-pixel circuit to which an external compensation method is applied;
15B is a diagram for explaining luminance non-uniformity and horizontal crosstalk that may occur due to a sweep load in a sub-pixel circuit to which an external compensation method is applied;
15C is a diagram illustrating a high voltage SW_VGH of a sweep signal according to an embodiment of the present disclosure;
16A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
16B is a driving timing diagram of the sub-pixel circuit shown in FIG. 16A;
17A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
17B is a driving timing diagram of the sub-pixel circuit shown in FIG. 17A;
18A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
18B is a driving timing diagram of the sub-pixel circuit shown in FIG. 18A;
19A is a view for explaining an embodiment of connecting a low voltage (SW_VGL) input of a sweep signal to an X node;
19B is a view for explaining an embodiment of connecting a low voltage (SW_VGL) input of a sweep signal to an X node;
20A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to an embodiment of the present disclosure;
20B is a timing diagram of various signals for driving a display panel including the sub-pixel circuit of FIG. 20A during one image frame period;
21A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
Fig. 21B is a timing diagram of various signals for driving the sub-pixel circuit of Fig. 21A;
22A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
22B is a driving timing diagram of the sub-pixel circuit shown in FIG. 22A;
23A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
23B is a driving timing diagram of the sub-pixel circuit shown in FIG. 23A;
24A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to an embodiment of the present disclosure;
24B is a driving timing diagram of the sub-pixel circuit shown in FIG. 24A;
25A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
25B is a driving timing diagram of the sub-pixel circuit shown in FIG. 25A;
26A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
26B is a driving timing diagram of the sub-pixel circuit shown in FIG. 26A;
27A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
27B is a driving timing diagram of the sub-pixel circuit shown in FIG. 27A;
28A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to an embodiment of the present disclosure;
28B is a driving timing diagram of the sub-pixel circuit shown in FIG. 28A;
29A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
29B is a timing diagram of various signals for driving the sub-pixel circuit of FIG. 29A;
30A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
30B is a driving timing diagram of the sub-pixel circuit shown in FIG. 30A;
31A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to another embodiment of the present disclosure;
31B is a driving timing diagram of the sub-pixel circuit shown in FIG. 31A;
32A is a cross-sectional view of a display panel according to an embodiment of the present disclosure;
32B is a cross-sectional view of a display panel according to another embodiment of the present disclosure, and
32C is a plan view of a TFT layer according to an embodiment of the present disclosure.

본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다. In describing the present disclosure, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present disclosure, the detailed description thereof will be omitted. In addition, redundant description of the same configuration will be omitted as much as possible.

이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. The suffix "part" for the components used in the following description is given or mixed in consideration of only the ease of writing the specification, and does not have a meaning or role distinct from each other by itself.

본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Terms used in the present disclosure are used to describe embodiments, and are not intended to limit and/or limit the present disclosure. The singular expression includes the plural expression unless the context clearly dictates otherwise.

본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present disclosure, terms such as 'comprise' or 'have' are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. As used in the present disclosure, expressions such as “first,” “second,” “first,” or “second,” may modify various elements, regardless of order and/or importance, and refer to one element. It is used only to distinguish it from other components, and does not limit the components.

어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. A component (eg, a first component) is "coupled with/to (operatively or communicatively)" to another component (eg, a second component); When referring to "connected to", it will be understood that the certain element may be directly connected to the other element or may be connected through another element (eg, a third element).

반면에, 어떤 구성요소(예: 제 1 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.On the other hand, when it is referred to as being “directly connected” or “directly connected” to a component (eg, a first component (eg, a second component)), between the component and the other component It may be understood that other components (eg, a third component) do not exist in the .

본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. Unless otherwise defined, terms used in the embodiments of the present disclosure may be interpreted as meanings commonly known to those of ordinary skill in the art.

이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다. Hereinafter, various embodiments of the present disclosure will be described in detail with reference to the accompanying drawings.

도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면이다. 2 is a view for explaining a pixel structure of a display panel according to an embodiment of the present disclosure.

도 2를 참조하면, 디스플레이 패널(100)은 매트릭스 형태로 배치(disposed)(또는 배열(arranged))된 복수의 픽셀(10) 즉, 픽셀 어레이를 포함한다.Referring to FIG. 2 , the display panel 100 includes a plurality of pixels 10 disposed (or arranged) in a matrix form, that is, a pixel array.

픽셀 어레이는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함한다. 경우에 따라, 로우 라인은 가로(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수도 있고, 컬럼 라인은 세로(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다. The pixel array includes a plurality of row lines or a plurality of column lines. In some cases, the row line may be called a horizontal line, a scan line, or a gate line, and the column line may be called a vertical line or a data line.

또는 경우에 따라, 로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상의 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다. Alternatively, in some cases, the terms row line, column line, horizontal line, and vertical line are used as terms to refer to a line on a pixel array, and the terms scan line, gate line, and data line are a display panel through which data or signals are transmitted. It may be used as a term to refer to an actual wiring on (100).

한편, 픽셀 어레이의 각 픽셀(10)은 적색(R) 서브 픽셀(20-1), 녹색(G) 서브 픽셀(20-2) 및 청색(B) 서브 픽셀(20-3)과 같은 3 종류의 서브 픽셀을 포함할 수 있다. Meanwhile, each pixel 10 of the pixel array has three types: a red (R) sub-pixel 20-1, a green (G) sub-pixel 20-2, and a blue (B) sub-pixel 20-3. may include sub-pixels of

이때, 각 픽셀(10)은, 서브 픽셀들(20-1, 20-2, 20-3)을 구성하는 복수의 무기 발광 소자를 포함할 수 있다. In this case, each pixel 10 may include a plurality of inorganic light emitting devices constituting the sub-pixels 20 - 1 , 20 - 2 , and 20 - 3 .

예를 들어, 각 픽셀(10)은, R 서브 픽셀(20-1)을 구성하는 R 무기 발광 소자, G 서브 픽셀(20-2)을 구성하는 G 무기 발광 소자, 및 B 서브 픽셀(20-3)을 구성하는 B 무기 발광 소자와 같은 3 종류의 무기 발광 소자를 포함할 수 있다. For example, each pixel 10 has an R inorganic light emitting element constituting the R subpixel 20-1, a G inorganic light emitting element constituting the G subpixel 20-2, and a B subpixel 20- 3) may include three types of inorganic light emitting devices such as B inorganic light emitting devices.

또는, 각 픽셀(10)은, 3 개의 청색 무기 발광 소자를 포함할 수 있다. 이 경우, 각 무기 발광 소자 상에는 R, G, B 색상 구현을 위한 컬러 필터가 구비될 수 있다. 이때, 컬러 필터는 퀀텀닷(QD) 컬러 필터일 수 있으나, 이에 한정되는 것은 아니다. Alternatively, each pixel 10 may include three blue inorganic light emitting devices. In this case, color filters for implementing R, G, and B colors may be provided on each inorganic light emitting device. In this case, the color filter may be a quantum dot (QD) color filter, but is not limited thereto.

한편, 도시되지는 않았으나, 디스플레이 패널(100)에는 무기 발광 소자를 구동하기 위한 서브 픽셀 회로가 무기 발광 소자 별로 마련될 수 있다. Meanwhile, although not shown, a sub-pixel circuit for driving the inorganic light emitting device may be provided for each inorganic light emitting device in the display panel 100 .

이때, 각 서브 픽셀 회로는, 인가되는 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공할 수 있다. In this case, each sub-pixel circuit may provide a driving current to the inorganic light emitting device based on the applied image data voltage.

구체적으로, 영상 데이터 전압은, 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Moludlation) 데이터 전압을 포함한다. 각 서브 픽셀 회로는, 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 무기 발광 소자로 제공함으로써, 영상의 계조를 표현할 수 있다. 이에 관한 자세한 내용은 후술하기로 한다. Specifically, the image data voltage includes a constant current generator data voltage and a pulse width modulation (PWM) data voltage. Each sub-pixel circuit may express a grayscale of an image by providing a driving current having a magnitude corresponding to the constant current source data voltage to the inorganic light emitting device for a time corresponding to the PWM data voltage. Details on this will be described later.

한편, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, "영상 데이터 전압의 설정(또는 프로그래밍)" 및 "설정된 PWM 데이터 전압에 기초한 구동 전류의 제공" 순으로 구동될 수 있다. Meanwhile, the sub-pixel circuits included in each row line of the display panel 100 may be driven in the order of “setting (or programming) an image data voltage” and “providing a driving current based on the set PWM data voltage”.

이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 순차적으로 구동될 수 있다. In this case, according to an embodiment of the present disclosure, the sub-pixel circuits included in each row line of the display panel 100 may be sequentially driven in the row line order.

예를 들어, 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작과, 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작은 로우 라인 순으로 순차적으로 진행될 수 있다. 또한, 상기 하나의 로우 라인에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작과, 상기 다음 로우 라인에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작 역시 로우 라인 순으로 순차적으로 진행될 수 있다. For example, an operation of setting image data voltages of sub-pixel circuits included in one row line (eg, a first row line) and a sub-pixel included in a next row line (eg, a second row line) The operation of setting the image data voltage of the circuits may be sequentially performed in the row line order. In addition, an operation of providing a driving current to the sub-pixel circuits included in the one row line and an operation of providing a driving current to the sub-pixel circuits included in the next row line may also be sequentially performed in the order of the row line.

한편, 도 2에서는, 하나의 픽셀 영역 내에서 서브 픽셀들(20-1 내지 20-3)이 좌우가 뒤바뀐 L자 모양으로 배열된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니며, R, G, B 서브 픽셀(20-1 내지 20-3)은 픽셀 영역 내부에서 일렬로 배치될 수도 있고, 실시 예에 따라 다양한 형태로 배치될 수 있다.Meanwhile, in FIG. 2 , it is exemplified that the sub-pixels 20 - 1 to 20 - 3 are arranged in an inverted L-shape in one pixel area. However, the embodiment is not limited thereto, and the R, G, and B sub-pixels 20 - 1 to 20 - 3 may be arranged in a line in the pixel area or may be arranged in various forms according to the embodiment.

또한, 도 2에서는, 3 종류의 서브 픽셀이 하나의 픽셀을 구성하는 것을 예로 들어 설명하였다. 그러나, 실시 예에 따라, R, G, B, W(white)와 같은 4종류의 서브 픽셀이 하나의 픽셀을 구성할 수도 있고, 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다. In addition, in FIG. 2 , a case in which three types of sub-pixels constitute one pixel has been described as an example. However, according to an embodiment, four types of sub-pixels such as R, G, B, and W (white) may constitute one pixel, or any number of different sub-pixels may constitute one pixel. .

도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도, 도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도이다. 3A is a conceptual diagram illustrating a conventional driving method of a display panel, and FIG. 3B is a conceptual diagram illustrating a driving method of a display panel according to an embodiment of the present disclosure.

도 3a 및 도 3b는 한 영상 프레임 시간 동안 디스플레이 패널을 구동하는 방식을 도시하고 있다. 또한, 도 3a 및 도 3b에서, 세로 축은 로우 라인을, 가로 축은 시간을 나타낸다. 또한, 데이터 설정 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들에 영상 데이터 전압이 설정되는 디스플레이 패널(100)의 구동 구간을 나타내고, 발광 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들이, 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하게 되는 디스플레이 패널(100)의 구동 구간을 나타낸다. 무기 발광 소자들은 발광 구간 내에서 구동 전류에 따라 발광하게 된다. 3A and 3B show a method of driving a display panel for one image frame time. Also, in FIGS. 3A and 3B , a vertical axis indicates a row line, and a horizontal axis indicates time. In addition, the data setting period indicates a driving period of the display panel 100 in which image data voltages are set to sub-pixel circuits included in each row line, and the light emission period includes sub-pixel circuits included in each row line; A driving section of the display panel 100 in which a driving current is provided to the inorganic light emitting device based on the set image data voltage is shown. The inorganic light emitting devices emit light according to the driving current within the light emitting section.

도 3a에 따르면 종래에는, 먼저 디스플레이 패널의 전체 로우 라인에 대해 영상 데이터 전압의 설정이 완료된 후에, 일괄적으로 발광 구간이 진행되는 것을 볼 수 있다. Referring to FIG. 3A , in the related art, it can be seen that, after the image data voltage is set for all the row lines of the display panel, the light emitting period is collectively progressed.

이 경우, 발광 구간 동안 디스플레이 패널의 전체 로우 라인이 동시에 발광하게 되므로, 높은 피크 전류가 요구되며, 이에 따라, 제품에 요구되는 피크 소비 전력이 높아지는 문제가 있다. 피크 소비 전력이 높아지면, 제품에 장착되는 SMPS(Switched Mode Power Supply)와 같은 전원 공급 장치의 용량이 커지므로, 비용이 증가하고 부피가 커져 디자인적 제약 사항이 발생하게 된다. In this case, since the entire row line of the display panel simultaneously emits light during the light emission period, a high peak current is required, and accordingly, there is a problem in that the peak power consumption required for the product is increased. When the peak power consumption increases, the capacity of a power supply device, such as a switched mode power supply (SMPS) mounted on a product, increases, so that the cost increases and the volume increases, which causes design restrictions.

이에 반해, 본 개시의 일 실시 예에 따르면, 도 3b에 도시된 바와 같이, 각 로우 라인의 데이터 설정 구간과 발광 구간(구체적으로는, 복수의 발광 구간)이, 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다. 이하에서는, 도 3b와 같은 구동 방식을, 도 3a의 일괄 구동 방식과 구별하여 "프로그레시브 구동 방식"이라 부르기로 한다.On the other hand, according to an embodiment of the present disclosure, as shown in FIG. 3B , the data setting section and the light-emitting section (specifically, a plurality of light-emitting sections) of each row line sequentially proceed in the row line order. you can see Hereinafter, the driving method as shown in FIG. 3B will be referred to as a “progressive driving method” to distinguish it from the batch driving method of FIG. 3A .

프로그레시브 구동 방식의 경우, 동시 발광하는 로우 라인의 개수가 줄어들게 되므로, 종래 기술에 비해 필요한 피크 전류량이 낮아지며, 이에 따라, 피크 소비 전력이 저감될 수 있다. In the case of the progressive driving method, since the number of row lines simultaneously emitting light is reduced, the amount of peak current required is lower than that of the prior art, and thus, peak power consumption can be reduced.

이상과 같이, 본 개시의 다양한 실시 예들에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. 또한, 서브 픽셀들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널(100)을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다. As described above, according to various embodiments of the present disclosure, it is possible to prevent a phenomenon in which the wavelength of light emitted from the inorganic light emitting device changes according to the gray level by PWM driving the inorganic light emitting device in an active matrix (AM) method. In addition, instantaneous peak power consumption may be reduced by driving the display panel 100 so that the sub-pixels sequentially emit light in row line order.

한편, 무기 발광 소자로 구동 전류를 제공하는 서브 픽셀 회로는 구동 트랜지스터를 포함한다. 구동 트랜지스터는 서브 픽셀 회로의 동작을 결정하는 핵심적인 구성으로, 이론적으로는 구동 트랜지스터의 문턱 전압(Vth)이나 이동도(μ)와 같은 전기적 특성이 디스플레이 패널(100)의 서브 픽셀 회로들 간에 서로 동일해야 한다. Meanwhile, a sub-pixel circuit that provides a driving current to the inorganic light emitting device includes a driving transistor. The driving transistor is a key component that determines the operation of the sub-pixel circuit. Theoretically, electrical characteristics such as the threshold voltage (Vth) or mobility (μ) of the driving transistor are mutually exclusive between the sub-pixel circuits of the display panel 100 . should be the same

그러나, 실제 구동 트랜지스터의 문턱 전압(Vth) 및 이동도(μ)는 공정 편차나 경시 변화와 같은 다양한 요인에 의해 서브 픽셀 회로들마다 편차가 있을 수 있으며, 이러한 편차는 영상의 화질 저하를 초래하므로 보상될 필요가 있다. However, the threshold voltage (Vth) and mobility (μ) of the actual driving transistor may vary for each sub-pixel circuit due to various factors such as process deviations or changes over time, and these deviations cause image quality deterioration. need to be compensated.

이하에서는, 서브 픽셀 회로의 구성에 기초하여 구동 트랜지스터의 전기적 특성 편차를 보상하는 내부 보상 방식과, 구동 트랜지스터를 흐르는 전류에 기초하여 영상 데이터 전압을 보정함으로써 구동 트랜지스터의 전기적 특성 편차를 보상하는 외부 보상 방식으로 대별하여, 본 개시의 다양한 실시 예들을 설명하기로 한다. Hereinafter, an internal compensation method for compensating for the electrical characteristic deviation of the driving transistor based on the configuration of the sub-pixel circuit, and an external compensation for compensating for the electrical characteristic deviation of the driving transistor by correcting the image data voltage based on the current flowing through the driving transistor By dividing by the method, various embodiments of the present disclosure will be described.

먼저, 도 4 내지 도 10b를 통해 구동 트랜지스터의 전기적 특성 편차에 대해 내부 보상 방식을 적용한 디스플레이 장치에 관한 다양한 실시 예들을 설명한다. First, various embodiments of a display device to which an internal compensation method is applied to a deviation in electrical characteristics of a driving transistor will be described with reference to FIGS. 4 to 10B .

도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도이다. 도 4에 따르면, 디스플레이 장치(1000)은 디스플레이 패널(100) 및 구동부(500)를 포함한다. 4 is a block diagram illustrating a configuration of a display apparatus according to an embodiment of the present disclosure. According to FIG. 4 , the display apparatus 1000 includes a display panel 100 and a driving unit 500 .

구동부(500)는 디스플레이 패널(100)을 구동한다. 구체적으로, 구동부(500)는 각종 제어 신호, 데이터 신호, 구동 전압 등을 디스플레이 패널(100)로 제공하여 디스플레이 패널(100)을 구동할 수 있다. The driving unit 500 drives the display panel 100 . Specifically, the driver 500 may drive the display panel 100 by providing various control signals, data signals, driving voltages, and the like to the display panel 100 .

전술한 바와 같이, 본 개시의 일 실시 예에 따르면 디스플레이 패널(100)은 로우 라인 순으로 구동될 수 있다. 이를 위해 구동부(500)는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위한 게이트 드라이버를 포함할 수 있다. As described above, according to an embodiment of the present disclosure, the display panel 100 may be driven in the order of row lines. To this end, the driver 500 may include a gate driver for driving the pixels on the pixel array in a row line unit.

또한, 구동부(500)는 디스플레이 패널(100)의 각 픽셀(또는 각 서브 픽셀)에 PWM 데이터 전압을 제공하기 위한, 소스 드라이버(또는 데이터 드라이버)를 포함할 수 있다. Also, the driver 500 may include a source driver (or data driver) for providing a PWM data voltage to each pixel (or each sub-pixel) of the display panel 100 .

또한, 구동부(500)는 하나의 픽셀(10)에 포함된 복수의 서브 픽셀(20-1 내지 20-3)을 각각 선택하기 위한 디먹스(DeMUX) 회로를 포함할 수 있다. Also, the driver 500 may include a DeMUX circuit for selecting each of the plurality of sub-pixels 20 - 1 to 20 - 3 included in one pixel 10 .

또한, 구동부(500)는, 각종 DC 전압(예를 들어, 후술할 제 1 구동 전압(VDD_PAM), 제 2 구동 전압(VDD_PWM), 그라운드 전압(VSS), 테스트 전압, Vset 전압 등)이나, 정전류원 데이터 전압, 스윕 신호의 하이 전압(SW_VGH), 스윕 신호의 로우 전압(SW_VGL) 등을, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로로 제공하기 위한 파워 IC(또는 구동 전압 제공 회로)를 포함할 수 있다. In addition, the driving unit 500 includes various DC voltages (eg, a first driving voltage (VDD_PAM), a second driving voltage (VDD_PWM) to be described later), a ground voltage (VSS), a test voltage, a Vset voltage, etc.) or a constant current A power IC (or a driving voltage providing circuit) for providing the raw data voltage, the high voltage (SW_VGH) of the sweep signal, and the low voltage (SW_VGL) of the sweep signal to each sub-pixel circuit included in the display panel 100 is provided. may include

또한, 구동부(500)는 게이트 드라이버나 데이터 드라이버로 각종 클럭 신호를 제공하기 위한 클럭 신호 제공 회로를 포함할 수 있으며, 서브 픽셀 회로로 후술할 스윕 신호(또는 스윕 전압)를 제공하기 위한 스윕 신호 제공 회로(또는 스윕 드라이버)를 포함할 수 있다. In addition, the driving unit 500 may include a clock signal providing circuit for providing various clock signals to the gate driver or data driver, and providing a sweep signal for providing a sweep signal (or sweep voltage), which will be described later, to the sub-pixel circuit. circuit (or sweep driver).

한편, 상술한 구동부(500)의 각종 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 TCON(Timing Controller)과 함께 외부의 PCB(Printed Circuit Board)에 실장되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다. Meanwhile, at least some of the various circuits of the above-described driving unit 500 are implemented in a separate chip form and mounted on an external printed circuit board (PCB) together with a timing controller (TCON), and film on glass (FOG) wiring. may be connected to sub-pixel circuits formed in the TFT layer of the display panel 100 through

또는, 상술한 구동부(500)의 각종 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COF(Chip On Film) 형태로 필름 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수도 있다. Alternatively, at least some of the various circuits of the above-described driving unit 500 are implemented in a separate chip form and disposed on a film in the form of a COF (Chip On Film), and the display panel ( 100) may be connected to the sub-pixel circuits formed in the TFT layer.

또는, 상술한 구동부(500)의 각종 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 COG(Chip On Glass) 형태로 배치(즉, 디스플레이 패널(100)의 글래스 기판(후술됨)의 후면(글래스 기판을 기준으로 TFT 층이 형성되는 면의 반대쪽 면)에 배치)되고, 연결 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다. Alternatively, at least some of the various circuits of the above-described driving unit 500 are implemented in a separate chip form and arranged in a COG (Chip On Glass) form (that is, the rear surface of the glass substrate (to be described later) of the display panel 100 ). (arranged on the surface opposite to the surface on which the TFT layer is formed with respect to the glass substrate) and may be connected to the sub-pixel circuits formed on the TFT layer of the display panel 100 through a connection line.

또는, 상술한 구동부(500)의 각종 회로들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다. Alternatively, at least some of the various circuits of the above-described driver 500 may be formed in the TFT layer together with the sub-pixel circuits formed in the TFT layer in the display panel 100 to be connected to the sub-pixel circuits.

예를 들어, 상술한 구동부(500)의 각종 회로들 중 게이트 드라이버, 스윕 신호 제공 회로, 디먹스 회로는 디스플레이 패널(100)의 TFT 층 내에 형성되고, 데이터 드라이버는 디스플레이 패널(100)의 글래스 기판의 후면에 배치되며, 파워 IC, 클럭 신호 제공 회로, TCON(Timing Controller)은 외부의 PCB(Printed Circuit Board)에 배치될 수 있으나, 이에 한정되는 것은 아니다. For example, among the various circuits of the above-described driver 500 , a gate driver, a sweep signal providing circuit, and a demux circuit are formed in the TFT layer of the display panel 100 , and the data driver is a glass substrate of the display panel 100 . The power IC, the clock signal providing circuit, and the timing controller (TCON) may be disposed on an external printed circuit board (PCB), but are not limited thereto.

특히, 구동부(500)는 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동할 수 있다. 이를 위해, 구동부(500)는, 데이터 설정 구간 동안, 디스플레이 패널(100)의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 발광 구간 동안, 스윕 신호 및 설정된 영상 데이터 전압에 기초하여 픽셀 어레이의 픽셀들이 로우 라인 순으로 발광하도록 서브 픽셀 회로들을 구동할 수 있다. In particular, the driving unit 500 may drive the display panel 100 in a progressive driving manner. To this end, the driver 500 sets the image data voltages in the row line order in the sub-pixel circuits of the display panel 100 during the data setting period, and during the light emission period, based on the sweep signal and the set image data voltage. The sub-pixel circuits may be driven so that the pixels of the pixel array emit light in a row-line order.

디스플레이 패널(100)은 도 2에서 전술한 바와 같은 픽셀 어레이를 포함하며, 인가되는 영상 데이터 전압에 대응되는 영상을 디스플레이할 수 있다. The display panel 100 includes the pixel array as described above with reference to FIG. 2 , and may display an image corresponding to an applied image data voltage.

디스플레이 패널(100)에 포함된 각 서브 픽셀 회로는, 인가되는 영상 데이터 전압에 기초하여, 크기(magnitude)와 구동 시간(또는 펄스 폭)이 제어된 구동 전류를, 대응되는 무기 발광 소자로 제공할 수 있다. Each sub-pixel circuit included in the display panel 100 provides a driving current whose magnitude and driving time (or pulse width) are controlled based on the applied image data voltage to the corresponding inorganic light emitting device. can

픽셀 어레이를 구성하는 무기 발광 소자들은, 대응되는 서브 픽셀 회로로부터 제공되는 구동 전류에 따라 발광하며, 이에 따라 디스플레이 패널(100)에 영상이 디스플레이될 수 있다. The inorganic light emitting devices constituting the pixel array emit light according to a driving current provided from a corresponding sub-pixel circuit, and thus an image may be displayed on the display panel 100 .

도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 프로그레시브 구동 방식을 설명하기 위한 도면이다. 5 is a view for explaining a progressive driving method of the display panel 100 according to an embodiment of the present disclosure.

도 5는 연속된 2개의 영상 프레임에 대한 디스플레이 패널(100)의 구동 방식을 개념적으로 도시하고 있다. 도 5에서 세로 축은 로우 라인을, 가로 축은 시간을 나타내고, 참조 번호 60은 영상 프레임 기간을, 참조 번호 65는 블랭킹 기간을 나타낸다. 5 conceptually illustrates a driving method of the display panel 100 for two consecutive image frames. In FIG. 5 , the vertical axis indicates a row line, the horizontal axis indicates time, reference number 60 indicates an image frame period, and reference number 65 indicates a blanking period.

한편, 도 5에서는, 디스플레이 패널(100)이 270개의 로우 라인으로 구성되고, 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 7회의 발광 구간(62-1 내지 62-7)이 진행되는 것을 예로 들었다. 그러나, 로우 라인의 개수나 발광 구간의 진행 횟수가 이에 한정되는 것이 아님은 물론이다. Meanwhile, in FIG. 5 , the display panel 100 is composed of 270 row lines, and 7 light emitting sections 62-1 to 62-7 are performed based on the image data voltage set in the data setting section 61 . cite as an example However, it goes without saying that the number of row lines or the number of times of the light emitting period are not limited thereto.

구체적으로, 도 5를 참조하면, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간(61)과 복수의 발광 구간(62-1 내지 62-7)이 진행되는 것을 볼 수 있다. Specifically, referring to FIG. 5 , it can be seen that for one image frame, one data setting section 61 and a plurality of light-emitting sections 62-1 to 62-7 are performed for each row line.

데이터 설정 구간(61) 동안, 각 로우 라인에 포함된 서브 픽셀 회로들에는 영상 데이터 전압이 설정될 수 있다. 또한, 복수의 발광 구간(62-1 내지 62-7) 각각에서, 각 로우 라인에 포함된 서브 픽셀 회로들은 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공할 수 있다. During the data setting period 61 , an image data voltage may be set in the sub-pixel circuits included in each row line. Also, in each of the plurality of light emitting sections 62-1 to 62-7, the sub-pixel circuits included in each row line may provide a driving current to the inorganic light emitting device based on the set image data voltage.

이를 위해, 구동부(500)는, 데이터 설정 구간(61) 동안, 영상 데이터 전압을 설정하기 위한 제어 신호(이하, 스캔 신호라 한다. 예를 들어, 후술할 VST(n), SP(n)을 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다. To this end, the driving unit 500 generates a control signal (hereinafter, referred to as a scan signal) for setting the image data voltage during the data setting period 61. For example, VST(n) and SP(n), which will be described later included) may be applied to the sub-pixel circuits of each row line.

또한, 구동부(500)는, 복수의 발광 구간(62-1 내지 62-7) 동안, 구동 전류 제공 동작을 제어하기 위한 제어 신호(이하, 에미션 신호라 한다. 후술할 SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n)를 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다. In addition, the driving unit 500 includes a control signal (hereinafter, referred to as an emission signal) for controlling the driving current providing operation during the plurality of light emission periods 62-1 to 62-7. SET(n) and Emi_PWM to be described later (n), Emi_PAM(n), and Sweep(n)) may be applied to the sub-pixel circuits of each row line.

한편, 도 5를 참조하면, 데이터 설정 구간(61) 및 각 발광 구간(62-1 내지 62-7)은, 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다. On the other hand, referring to FIG. 5 , it can be seen that the data setting section 61 and each light emitting section 62-1 to 62-7 sequentially proceed in the order of row lines for all row lines of the display panel 100 . can

이를 위해, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 스캔 신호를 인가할 수 있다. 또한, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 에미션 신호를 인가할 수 있다. To this end, the driver 500 may apply the scan signal to the sub-pixel circuits in the order of row lines from the first row line to the last row line of the display panel 100 . Also, the driver 500 may apply the emission signal to the sub-pixel circuits in the order of row lines from the first row line to the last row line of the display panel 100 .

한편, 도 5에 도시된 바에 따르면, 각 로우 라인의 첫 번째 발광 구간(62-1)은 데이터 설정 구간(61)과 시간적으로 연속되고, 복수의 발광 구간 각각(62-1 내지 62-7)은 기설정된 시간 간격을 갖는 것을 볼 수 있다. Meanwhile, as shown in FIG. 5 , the first light emission section 62-1 of each row line is temporally continuous with the data setting section 61, and each of the plurality of light emission sections 62-1 to 62-7 It can be seen that has a preset time interval.

이때, 한 영상 프레임에 대해 각 로우 라인에서 진행되는 발광 구간의 개수 및 발광 구간들 사이의 기설정된 시간 간격은, 디스플레이 패널(100)의 사이즈 및/또는 카메라의 셔터 스피드 등에 기초하여 설정될 수 있다. 그러나, 이에 한정되는 것은 아니다. In this case, the number of light emitting sections performed in each row line for one image frame and a preset time interval between light emitting sections may be set based on the size of the display panel 100 and/or the shutter speed of the camera. . However, the present invention is not limited thereto.

일반적으로 카메라의 셔터 스피드는 한 영상 프레임 시간 보다 수 배 빠르므로, 한 영상 프레임 시간 동안 첫번째 로우 라인부터 마지막 로우 라인까지 한 번의 발광 구간이 로우 라인 순으로 진행되도록 디스플레이 패널(100)을 구동하는 경우, 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡될 수 있다. In general, since the shutter speed of the camera is several times faster than one image frame time, when the display panel 100 is driven so that one light emission section from the first row line to the last row line proceeds in the row line order during one image frame time , the image displayed on the display panel 100 taken by the camera may be distorted.

따라서, 본 개시의 일 실시 예에 따르면, 한 영상 프레임 시간 동안 복수의 발광 구간이 기설정된 시간 간격을 두고 진행되도록 디스플레이 패널(100)을 구동하되, 기설정된 시간 간격을 카메라의 스피드에 기초하여 설정함으로써, 어떤 순간에 디스플레이 패널(100)을 촬영하더라도 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡되지 않도록 할 수 있다. Therefore, according to an embodiment of the present disclosure, the display panel 100 is driven so that a plurality of light emitting sections proceed with a preset time interval during one image frame time, but the preset time interval is set based on the speed of the camera By doing so, even if the display panel 100 is photographed at any moment, the image displayed on the display panel 100 taken by the camera may not be distorted.

한편, 도 5에서 블랭킹 기간(Blanking interval)(65)은, 유효한 영상 데이터가 인가되지 않는, 연속된 영상 프레임 기간들(60) 사이의 시간 구간을 나타낸다. 도 5를 참조하면, 블랭킹 기간(65)에는 데이터 설정 구간(61)이 포함되지 않는 것을 볼 수 있다. 따라서, 블랭킨 기간(65) 동안에는 디스플레이 패널(100)에 영상 데이터 전압이 인가되지 않는다. Meanwhile, in FIG. 5 , a blanking interval 65 indicates a time interval between consecutive image frame periods 60 to which valid image data is not applied. Referring to FIG. 5 , it can be seen that the data setting period 61 is not included in the blanking period 65 . Accordingly, the image data voltage is not applied to the display panel 100 during the blankin period 65 .

이와 같이 블랭킹 기간(65)에 영상 데이터 전압이 인가되지 않음은 별론, 실시 예에 따라 블랭킹 기간(65) 중 일부 구간에도 무기 발광 소자들이 발광할 수는 있다. 도 5에서 참조번호 66으로 나타낸 시간 구간에 포함되는 화살표들을 참조하면, 일부 로우 라인들의 발광 구간이 블랭킹 기간(65) 내에서도 진행되는 것을 볼 수 있다. Apart from the fact that the image data voltage is not applied during the blanking period 65 as described above, the inorganic light emitting devices may emit light even in a portion of the blanking period 65 according to an embodiment. Referring to arrows included in the time period indicated by reference numeral 66 in FIG. 5 , it can be seen that the light emission period of some row lines proceeds even within the blanking period 65 .

또한, 블랭킨 구간(65)에는 디스플레이 패널(100)의 모든 무기 발광 소자들이 발광하지 않는 비발광 구간(67)이 존재할 수 있다. 비발광 구간(67)에서는 디스플레이 패널(100)에 아무런 전류가 흐르지 않게 되므로, 디스플레이 패널(100)의 고장 감지와 같은 동작이 수행될 수 있다.Also, in the blankine section 65 , a non-emission section 67 in which all inorganic light emitting devices of the display panel 100 do not emit light may exist. Since no current flows in the display panel 100 in the non-light-emitting section 67 , an operation such as detecting a failure of the display panel 100 may be performed.

도 6은 본 개시의 일 실시 예에 따른 장치(1000)의 구성을 도시한 상세 블럭도이다. 도 6을 설명함에 있어 도 4에서 전술한 것과 중복되는 내용은 설명을은 생략한다. 6 is a detailed block diagram illustrating the configuration of the apparatus 1000 according to an embodiment of the present disclosure. In the description of FIG. 6 , a description of the content overlapping with the above in FIG. 4 will be omitted.

도 6에 따르면, 디스플레이 장치(1000)는 서브 픽셀 회로(110) 및 무기 발광 소자(120)를 포함하는 디스플레이 패널(100), 및 구동부(500)를 포함한다. Referring to FIG. 6 , a display apparatus 1000 includes a display panel 100 including a sub-pixel circuit 110 and an inorganic light emitting device 120 , and a driver 500 .

디스플레이 패널(100)은 후술할 바와 같이, 글래스 기판 상에 서브 픽셀 회로(110)가 형성되고, 서브 픽셀 회로(110) 상에 무기 발광 소자(120)가 배치되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 한편, 도 6에서는 설명의 편의를 위해 디스플레이 패널(100)에 포함된 하나의 서브 픽셀 관련 구성만을 도시하였으나, 디스플레이 패널(100)의 서브 픽셀 마다 서브 픽셀 회로(110) 및 무기 발광 소자(120)가 마련됨은 물론이다. As will be described later, the display panel 100 may have a structure in which the sub-pixel circuit 110 is formed on a glass substrate and the inorganic light emitting device 120 is disposed on the sub-pixel circuit 110, but is limited thereto. it is not going to be Meanwhile, in FIG. 6 , only one sub-pixel related configuration included in the display panel 100 is illustrated for convenience of explanation, but the sub-pixel circuit 110 and the inorganic light emitting device 120 for each sub-pixel of the display panel 100 are illustrated. is of course provided.

무기 발광 소자(120)는 서브 픽셀 회로(110)와 전기적으로 연결되도록 서브 픽셀 회로(110) 상에 실장되고, 서브 픽셀 회로(110)에서 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다. The inorganic light emitting device 120 may be mounted on the sub-pixel circuit 110 to be electrically connected to the sub-pixel circuit 110 , and may emit light based on a driving current provided from the sub-pixel circuit 110 .

무기 발광 소자(120)는 디스플레이 패널(100)의 서브 픽셀(20-1 내지 20-3)을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 무기 발광 소자(120)는 적색 색상의 빛을 발광하는 적색(R) 무기 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 무기 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 무기 발광 소자가 있을 수 있다. The inorganic light emitting device 120 constitutes the sub-pixels 20 - 1 to 20 - 3 of the display panel 100 , and there may be a plurality of types according to the color of the emitted light. For example, the inorganic light emitting device 120 includes a red (R) inorganic light emitting device that emits red light, a green (G) inorganic light emitting device that emits green light, and a blue (R) inorganic light emitting device that emits blue light. B) There may be inorganic light emitting devices.

따라서, 전술한 서브 픽셀의 종류는 무기 발광 소자(120)의 종류에 따라 결정될 수 있다. 즉, R 무기 발광 소자는 R 서브 픽셀(20-1)을, G 무기 발광 소자는 G 서브 픽셀(20-2)을, 그리고, B 무기 발광 소자는 B 서브 픽셀(20-3)을 구성할 수 있다. Accordingly, the type of the aforementioned sub-pixel may be determined according to the type of the inorganic light emitting device 120 . That is, the R inorganic light emitting device constitutes the R sub-pixel 20-1, the G inorganic light emitting device constitutes the G sub-pixel 20-2, and the B inorganic light emitting device constitutes the B sub-pixel 20-3. can

여기서, 무기 발광 소자(120)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 발광 소자를 의미한다. Here, the inorganic light emitting device 120 means a light emitting device manufactured using an inorganic material, which is different from an organic light emitting diode (OLED) manufactured using an organic material.

특히, 본 개시의 일 실시 예에 따르면, 무기 발광 소자(120)는, 100 마이크로미터(μm) 이하 크기를 갖는 마이크로 발광 다이오드(마이크로 LED 또는 μLED)일 수 있다. In particular, according to an embodiment of the present disclosure, the inorganic light emitting device 120 may be a micro light emitting diode (micro LED or μLED) having a size of 100 micrometers (μm) or less.

각 서브 픽셀이 마이크로 LED로 구현된 디스플레이 패널을 마이크로 LED 디스플레이 패널이라 한다. 마이크로 LED 디스플레이 패널은 평판 디스플레이 패널 중 하나로서, 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성된다. 마이크로 LED 디스플레이 패널은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은, 대비, 응답 시간 및 에너지 효율을 제공한다. 한편, 유기 발광 다이오드(organic LED, OLED)와 마이크로 LED는 모두 에너지 효율이 좋지만, 마이크로 LED가 밝기, 발광 효율, 수명 측면에서 OLED보다 더 나은 성능을 제공한다. A display panel in which each sub-pixel is implemented as a micro LED is called a micro LED display panel. The micro LED display panel is one of the flat panel display panels, and is composed of a plurality of inorganic light emitting diodes (inorganic LEDs), each of which is 100 micrometers or less. Micro LED display panels offer better contrast, response time and energy efficiency compared to liquid crystal display (LCD) panels that require a backlight. On the other hand, both organic light emitting diodes (OLEDs) and micro LEDs have good energy efficiency, but micro LEDs provide better performance than OLEDs in terms of brightness, luminous efficiency, and lifespan.

무기 발광 소자(120)는, 서브 픽셀 회로(110)로부터 제공되는 구동 전류의 크기(magnitude) 또는 구동 전류의 펄스 폭(Pulse Width)에 따라 상이한 밝기의 계조 값을 표현할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)이라 불리울 수도 있다. The inorganic light emitting device 120 may express grayscale values of different brightness according to the magnitude of the driving current provided from the sub-pixel circuit 110 or the pulse width of the driving current. Here, the pulse width of the driving current may be referred to as a duty ratio of the driving current or a driving time of the driving current.

예를 들어, 무기 발광 소자(120)는 구동 전류의 크기가 클수록 더 밝은 계조 값을 표현할 수 있다. 또한, 무기 발광 소자(120)는 구동 전류의 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 더 밝은 계조 값을 표현할 수 있다. For example, the inorganic light emitting device 120 may express a brighter gray value as the driving current increases. In addition, the inorganic light emitting device 120 may express a brighter grayscale value as the pulse width of the driving current is longer (ie, the duty ratio is higher or the driving time is longer).

서브 픽셀 회로(110)는 무기 발광 소자(120)로 구동 전류를 제공한다. The sub-pixel circuit 110 provides a driving current to the inorganic light emitting device 120 .

구체적으로, 서브 픽셀 회로(110)는 구동부(500)에서 인가되는 영상 데이터 전압(예를 들어, 정전류원 데이터 전압, PWM 데이터 전압), 구동 전압(예를 들어, 제 1 구동 전압, 제 2 구동 전압, 그라운드 전압) 및 각종 제어 신호(예를 들어, 스캔 신호, 에미션 신호) 등에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(120)로 제공할 수 있다. Specifically, the sub-pixel circuit 110 includes an image data voltage (eg, a constant current source data voltage, a PWM data voltage) and a driving voltage (eg, a first driving voltage and a second driving voltage) applied from the driving unit 500 . Voltage and ground voltage) and various control signals (eg, scan signals, emission signals), and the like, may provide a driving current whose magnitude and driving time are controlled to the inorganic light emitting device 120 .

즉, 서브 픽셀 회로(110)는 무기 발광 소자(120)를 PAM(Pulse Amplitued Modulation) 및/또는 PWM(Pulse Width Modulation) 구동할 수 있다. That is, the sub-pixel circuit 110 may drive the inorganic light emitting device 120 by PAM (Pulse Amplified Modulation) and/or PWM (Pulse Width Modulation).

이를 위해, 서브 픽셀 회로(110)는, 정전류원 데이터 전압에 기초한 크기의 정전류를 무기 발광 소자(120)로 제공하기 위한 정전류원(Constant Current Generator) 회로(111), 및 PWM 데이터 전압에 기초하여 상기 정전류가 무기 발광 소자(120)로 제공되는 시간을 제어하기 위한 PWM 회로(112)를 포함할 수 있다. 여기서는, 무기 발광 소자(120)로 제공되는 정전류가 전술한 구동 전류가 된다. To this end, the sub-pixel circuit 110 includes a constant current generator circuit 111 for providing a constant current having a size based on the constant current source data voltage to the inorganic light emitting device 120, and a PWM data voltage based on the A PWM circuit 112 for controlling the time when the constant current is provided to the inorganic light emitting device 120 may be included. Here, the constant current provided to the inorganic light emitting device 120 becomes the aforementioned driving current.

한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 모든 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있다. 따라서, 디스플레이 패널(100)의 모든 무기 발광 소자(120)에는 동일한 크기의 구동 전류(즉, 정전류)가 제공되게 되므로, 구동 전류의 크기 변화에 따른 LED의 파장 변화 문제가 해결될 수 있다. Meanwhile, according to an embodiment of the present disclosure, the same constant current source data voltage may be applied to all constant current source circuits 111 of the display panel 100 . Accordingly, since a driving current (ie, a constant current) of the same size is provided to all the inorganic light emitting devices 120 of the display panel 100 , the problem of a change in the wavelength of the LED due to a change in the size of the driving current can be solved.

실시 예에 따라, 디스플레이 패널(100)의 정전류원 회로(111)들에는 서브 픽셀의 종류별로 동일한 정전류원 데이터 전압이 인가될 수 있다. 즉, 무기 발광 소자(120)의 종류에 따라 특성이 상이할 수 있으므로, 다른 종류의 서브 픽셀 회로들에는 다른 크기의 정전류원 데이터 전압이 인가될 수 있다. 이 경우에도, 동일한 종류의 서브 픽셀 회로들에는 동일한 정전류원 데이터 전압이 인가된다. According to an embodiment, the same constant current source data voltage may be applied to the constant current source circuits 111 of the display panel 100 for each type of sub-pixel. That is, since characteristics may be different depending on the type of the inorganic light emitting device 120 , constant current source data voltages of different sizes may be applied to different types of sub-pixel circuits. Also in this case, the same constant current source data voltage is applied to the same type of sub-pixel circuits.

디스플레이 패널(100)의 각 PWM 회로(112)에는, 각 서브 픽셀의 계조값에 대응되는 PWM 데이터 전압이 인가될 수 있다. 따라서, PWM 회로(112)을 통해 각 서브 픽셀의 무기 발광 소자(120)로 제공되는 구동 전류(즉, 정전류)의 구동 시간이 제어될 수 있다. 이에 따라, 영상의 계조가 표현될 수 있다. A PWM data voltage corresponding to a gray level value of each sub-pixel may be applied to each PWM circuit 112 of the display panel 100 . Accordingly, the driving time of the driving current (ie, constant current) provided to the inorganic light emitting device 120 of each sub-pixel through the PWM circuit 112 may be controlled. Accordingly, the gradation of the image may be expressed.

한편, 본 개시의 일 실시 예에 따르면 디스플레이 장치(1000)는, 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 디스플레이가 필요한 각종 전자 제품이나 전장 제품에 적용될 수 있다. Meanwhile, according to an embodiment of the present disclosure, the display apparatus 1000 includes a wearable device, a portable device, a handheld device, and various electronic products or electric devices requiring a display as a single unit. can be applied to products.

또한, 본 개시의 일 실시 예에 따르면 디스플레이 장치(1000)는, 하나의 디스플레이 모듈일 수 있다. 이 경우, 복수의 디스플레이 모듈이 결합 내지 조립되어 퍼스널 컴퓨터(personal computer)용 모니터, TV 등과 같은 하나의 소형 디스플레이 제품이나, 디지털 사이니지(digital signage), 전광판(electronic display) 등과 같은 하나의 대형 디스플레이 제품을 구성할 수 있다. Also, according to an embodiment of the present disclosure, the display apparatus 1000 may be one display module. In this case, a plurality of display modules are combined or assembled to form one small display product such as a monitor for a personal computer or a TV, or one large display such as a digital signage or an electronic display. You can configure products.

한편, 복수의 디스플레이 모듈이 결합되어 하나의 디스플레이 장치가 구성되는 경우, 전술한 바와 같이 하나의 디스플레이 패널(100)에 포함된 서브 픽셀 회로들에는 동일한 정전류원 데이터 전압이 인가되지만, 다른 디스플레이 패널(100)에 포함된 서브 픽셀 회로들에 다른 크기의 정전류원 데이터 전압이 인가될 수 있음은 물론이다. 따라서, 복수의 디스플레이 모듈을 결합하여 하나의 디스플레이 장치를 구성하는 경우 발생될 수 있는 디스플레이 모듈 간의 밝기 편차나 색상 편차가 정전류원 데이터 전압 조정을 통해 보상될 수 있다. On the other hand, when a plurality of display modules are combined to form one display device, the same constant current source data voltage is applied to the sub-pixel circuits included in one display panel 100 as described above, but the other display panel ( Of course, constant current source data voltages of different sizes may be applied to the sub-pixel circuits included in FIG. 100 . Accordingly, when a plurality of display modules are combined to form one display device, a brightness deviation or a color deviation between display modules that may occur may be compensated for by adjusting the constant current source data voltage.

도 7a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 구성도이다. 도 7a에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112), 제 1 스위칭 트랜지스터(T17) 및 제 2 스위칭 트랜지스터(T18)를 포함한다. 7A is a block diagram of a sub-pixel circuit 110 according to an embodiment of the present disclosure. Referring to FIG. 7A , the sub-pixel circuit 110 includes a constant current source circuit 111 , a PWM circuit 112 , a first switching transistor T17 and a second switching transistor T18 .

정전류원 회로(111)는, 제 1 구동 트랜지스터(T16)을 포함하고, 제 1 구동 트랜지스터(T16)의 소스 단자 및 게이트 단자 사이에 인가된 전압에 기초하여 일정한 크기를 갖는 정전류를 무기 발광 소자(120)로 제공한다. The constant current source circuit 111 includes a first driving transistor T16, and generates a constant current having a constant magnitude based on a voltage applied between the source terminal and the gate terminal of the first driving transistor T16 to the inorganic light emitting device ( 120) is provided.

구체적으로, 데이터 설정 구간에서 구동부(500)(구체적으로는, 데이터 드라이버)로부터 정전류원 데이터 전압이 인가되면, 정전류원 회로(111)는 제 1 구동 트랜지스터(T16)의 문턱 전압이 보상된 정전류원 데이터 전압을 제 1 구동 트랜지스터(T16)의 게이트 단자(B)에 인가할 수 있다. Specifically, when the constant current source data voltage is applied from the driver 500 (specifically, the data driver) in the data setting period, the constant current source circuit 111 is a constant current source in which the threshold voltage of the first driving transistor T16 is compensated. A data voltage may be applied to the gate terminal B of the first driving transistor T16 .

디스플레이 패널(100)의 서브 픽셀 회로들에 포함된 제 1 구동 트랜지스터(T16)들 간에는 문턱 전압(Vth)의 편차가 존재할 수 있다. 이 경우, 각 서브 픽셀의 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가되더라도 제 1 구동 트랜지스터(T16)의 문턱 전압의 차이만큼 상이한 크기의 구동 전류를 무기 발광 소자(120)로 제공하게 되며, 이는 영상의 얼룩 등으로 나타나게 된다. 따라서, 디스플레이 패널(100)에 포함된 제 1 구동 트랜지스터들(T16)의 문턱 전압 편차가 보상될 필요가 있다. A deviation of the threshold voltage Vth may exist between the first driving transistors T16 included in the sub-pixel circuits of the display panel 100 . In this case, even when the same constant current source data voltage is applied to the constant current source circuit 111 of each sub-pixel, a driving current having a different magnitude by the difference in the threshold voltage of the first driving transistor T16 is provided to the inorganic light emitting device 120 . and it appears as a stain on the image. Accordingly, the threshold voltage deviation of the first driving transistors T16 included in the display panel 100 needs to be compensated for.

이를 위해, 정전류원 회로(111)는 내부 보상부(11)를 포함한다. 구체적으로, 정전류원 회로(111)는, 정전류원 데이터 전압이 인가되면, 내부 보상부(11)를 통해, 정전류원 데이터 전압 및 제 1 구동 트랜지스터(T16)의 문턱 전압에 기초한, 제 1 전압을 제 1 구동 트랜지스터(T16)의 게이트 단자(B)에 인가할 수 있다. To this end, the constant current source circuit 111 includes an internal compensation unit 11 . Specifically, when the constant current source data voltage is applied, the constant current source circuit 111 generates a first voltage based on the constant current source data voltage and the threshold voltage of the first driving transistor T16 through the internal compensation unit 11 . It may be applied to the gate terminal B of the first driving transistor T16.

이후, 발광 구간에서 정전류원 회로(111)는, 제 1 구동 트랜지스터(T16)의 소스 단자에 인가된 제 1 구동 전압과 제 1 구동 트랜지스터(T16)의 게이트 단자에 인가된 상기 제 1 전압에 기초한 크기의 정전류를, 온된 제 1 구동 트랜지스터(T16)를 통해 무기 발광 소자(120)로 제공할 수 있다. Thereafter, in the light emission period, the constant current source circuit 111 operates based on the first driving voltage applied to the source terminal of the first driving transistor T16 and the first voltage applied to the gate terminal of the first driving transistor T16. A constant current of a magnitude may be provided to the inorganic light emitting device 120 through the first driving transistor T16 turned on.

이에 따라, 정전류원 회로(111)는, 제 1 구동 트랜지스터들(T16)의 문턱 전압 편차와 무관하게, 인가된 정전류원 데이터 전압에 대응되는 크기의 구동 전류를 무기 발광 소자(120)로 제공할 수 있게 된다. Accordingly, the constant current source circuit 111 may provide a driving current having a magnitude corresponding to the applied constant current source data voltage to the inorganic light emitting device 120 irrespective of the threshold voltage deviation of the first driving transistors T16 . be able to

한편, 도 7a에 도시된 바와 같이, 제 1 스위칭 트랜지스터(T17)는, 소스 단자가 제 1 구동 트랜지스터(T16) 드레인 단자에 연결되고, 드레인 단자가 제 2 스위칭 트랜지스터(T18)의 소스 단자에 연결된다. 또한, 제 2 스위칭 트랜지스터(T18)는, 소스 단자가 제 1 스위칭 트랜지스터(T17)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 따라서, 도 7a에 도시된 바에 따르면, 제 1 스위칭 트랜지스터(T17) 및 제 2 스위칭 트랜지스터(T18)가 온된 상태에서 정전류가 무기 발광 소자(120)로 제공되게 된다. Meanwhile, as shown in FIG. 7A , the first switching transistor T17 has a source terminal connected to the drain terminal of the first driving transistor T16 and a drain terminal connected to the source terminal of the second switching transistor T18 . do. In addition, the second switching transistor T18 has a source terminal connected to a drain terminal of the first switching transistor T17 and a drain terminal connected to an anode terminal of the inorganic light emitting device 120 . Accordingly, as shown in FIG. 7A , a constant current is provided to the inorganic light emitting device 120 in a state in which the first switching transistor T17 and the second switching transistor T18 are turned on.

PWM 회로(112)는 제 2 구동 트랜지스터(T6)를 포함하며, 제 1 스위칭 트랜지스터(T17)의 온/오프 동작을 제어하여 정전류가 무기 발광 소자(120)를 흐르는 시간을 제어한다. The PWM circuit 112 includes the second driving transistor T6 , and controls the on/off operation of the first switching transistor T17 to control the time for which a constant current flows through the inorganic light emitting device 120 .

구체적으로, 데이터 설정 구간 동안 구동부(500)(구체적으로는, 데이터 드라이버)로부터 PWM 데이터 전압이 인가되면, PWM 회로(112)는 제 2 구동 트랜지스터(T6)의 문턱 전압이 보상된 PWM 데이터 전압을 제 2 구동 트랜지스터(T6)의 게이트 단자(A)에 설정할 수 있다. Specifically, when the PWM data voltage is applied from the driver 500 (specifically, the data driver) during the data setting period, the PWM circuit 112 generates the PWM data voltage for which the threshold voltage of the second driving transistor T6 is compensated. It can be set to the gate terminal A of the second driving transistor T6.

전술한 제 1 구동 트랜지스터들(T16) 간의 문턱 전압 편차로 인한 문제는, 제 2 구동 트랜지스터들(T6)에 관하여서도 동일하게 발생할 수 있으므로, PWM 회로(112) 역시 내부 보상부(12)를 포함하는 것을 볼 수 있다. Since the above-described problem due to the threshold voltage deviation between the first driving transistors T16 may also occur with respect to the second driving transistors T6 , the PWM circuit 112 also includes the internal compensation unit 12 . can be seen doing

PWM 회로(112)는 PWM 데이터 전압이 인가되면, 내부 보상부(12)를 통해, PWM 데이터 전압 및 제 2 구동 트랜지스터(T6)의 문턱 전압에 기초한, 제 2 전압을 제 2 구동 트랜지스터(T6)의 게이트 단자(A)에 설정할 수 있다. When the PWM data voltage is applied, the PWM circuit 112 generates a second voltage based on the PWM data voltage and the threshold voltage of the second driving transistor T6 through the internal compensation unit 12 to the second driving transistor T6 . It can be set to the gate terminal (A) of

이후, 발광 구간 동안 인가되는 스윕 신호에 기초하여 제 2 구동 트랜지스터(T6)가 온되면, PWM 회로(112)는 제 2 구동 전압을 제 1 스위칭 트랜지스터(T17)의 게이트 단자에 인가하여 제 1 스위칭 트랜지스터(T17)를 오프시킴으로써 정전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다. Thereafter, when the second driving transistor T6 is turned on based on the sweep signal applied during the emission period, the PWM circuit 112 applies a second driving voltage to the gate terminal of the first switching transistor T17 to perform the first switching. By turning off the transistor T17 , the time for which the constant current flows through the inorganic light emitting device 120 may be controlled.

이때, 제 2 구동 트랜지스터(T6)는, PWM 회로(112)에 인가된 스윕 신호에 따라 게이트 단자에 설정된 제 2 전압이 변화하여, 제 2 구동 트랜지스터(T6)의 게이트 단자 및 소스 단자 사이의 전압이 제 2 구동 트랜지스터(T6)의 문턱 전압이 되면, 온되게 된다. At this time, in the second driving transistor T6 , the second voltage set at the gate terminal is changed according to the sweep signal applied to the PWM circuit 112 , and the voltage between the gate terminal and the source terminal of the second driving transistor T6 is changed. When the threshold voltage of the second driving transistor T6 is reached, it is turned on.

여기서, 스윕 신호는, 발광 구간 동안 제 2 구동 트랜지스터(T6)의 게이트 단자의 전압을 변화시키기 위해 구동부(500)(구체적으로는, 스윕 전압 제공 회로 또는 스윕 드라이버)에서 서브 픽셀 회로(110)로 인가되는 신호로써, 서로 다른 두 전압 사이를 스윕하는 전압 신호일 수 있다. 예를 들어, 스윕 신호는, 삼각파 등과 같이 두 전압 사이를 선형적으로 변화하는 신호일 수 있으나, 이에 한정되는 것은 아니다.Here, the sweep signal is transmitted from the driver 500 (specifically, the sweep voltage providing circuit or the sweep driver) to the sub-pixel circuit 110 to change the voltage of the gate terminal of the second driving transistor T6 during the light emission period. As an applied signal, it may be a voltage signal sweeping between two different voltages. For example, the sweep signal may be a signal that linearly changes between two voltages, such as a triangular wave, but is not limited thereto.

이에 따라, PWM 회로(112)는, 제 2 구동 트랜지스터들(T6)의 문턱 전압 편차와 무관하게, 인가된 PWM 데이터 전압에 대응되는 시간 동안 상기 정전류가 무기 발광 소자(120)를 흐르도록 할 수 있다. Accordingly, the PWM circuit 112 may allow the constant current to flow through the inorganic light emitting device 120 for a time corresponding to the applied PWM data voltage, regardless of the threshold voltage deviation of the second driving transistors T6 . there is.

한편, PWM 회로(112)는 리셋부(13)를 포함한다. 리셋부(13)는 제 1 스위칭 트랜지스터(T17)를 강제로 온 시키기 위한 위한 구성이다. 전술한 바와 같이, 정전류가 무기 발광 소자(120)를 흘러 무기 발광 소자(120)가 발광하기 위해서는 제 1 스위칭 트랜지스터(T17)가 온된 상태이어야 한다. 이를 위해, 리셋부(13)의 동작을 통해, 복수의 발광 구간 각각의 시작 시점에서 제 1 스위칭 트랜지스터(T17)는 온된 상태가 될 수 있다. Meanwhile, the PWM circuit 112 includes a reset unit 13 . The reset unit 13 is configured to forcibly turn on the first switching transistor T17 . As described above, in order for a constant current to flow through the inorganic light emitting device 120 and the inorganic light emitting device 120 to emit light, the first switching transistor T17 must be turned on. To this end, through the operation of the reset unit 13 , the first switching transistor T17 may be turned on at the start time of each of the plurality of light emitting periods.

제 2 스위칭 트랜지스터(T18)는, 후술할 바와 같이, 에미션 신호 Emi_PAM(n)에 따라 온/오프된다. 제 2 스위칭 트랜지스터(T18)의 온/오프 타이밍은 블랙 계조의 구현과 관계가 있으며, 이에 관한 자세한 내용은 후술한다. The second switching transistor T18 is turned on/off according to the emission signal Emi_PAM(n), as will be described later. The on/off timing of the second switching transistor T18 is related to the implementation of the black gradation, which will be described in detail later.

한편, 디스플레이 패널(100)에는 저항 성분이 존재한다. 따라서, 발광 구간에서 구동 전류가 흐를 때 IR 드랍이 발생하며, 이는 구동 전압의 강하를 야기한다. 후술할 바와 같이, 구동 전압은 정전류원 데이터 전압 설정 시에도 기준이 되므로, 구동 전압의 강하는 정확한 정전류원 데이터 전압의 설정에 방해가 된다. On the other hand, a resistance component is present in the display panel 100 . Accordingly, an IR drop occurs when a driving current flows in the light emitting section, which causes a drop in the driving voltage. As will be described later, since the driving voltage also serves as a reference when setting the constant current source data voltage, a drop in the driving voltage interferes with the accurate setting of the constant current source data voltage.

구체적으로, 본 개시의 다양한 실시 예들에서는 전술한 바와 같이, 로우 라인 순으로 데이터 설정 구간 및 발광 구간이 진행되므로, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다. Specifically, in various embodiments of the present disclosure, as described above, the data setting section and the light emitting section proceed in the row line order, so that while the sub-pixel circuits of some row lines of the display panel 100 operate in the light emitting section, Sub-pixel circuits of other row lines operate in the data setting period.

따라서, 디스플레이 패널(100)의 구동 구간과 무관하게 하나의 배선을 통해 인가되는 동일한 구동 전압을 정전류원 회로(111)에 인가하는 경우, 발광 구간에서 동작하는 서브 픽셀 회로들로 인한 구동 전압의 강하가 데이터 설정 구간에서 동작하는 서브 픽셀 회로들의 정전류원 데이터 전압 설정 동작에 영향을 미치게 된다. Accordingly, when the same driving voltage applied through one wire is applied to the constant current source circuit 111 irrespective of the driving period of the display panel 100 , the driving voltage drops due to the sub-pixel circuits operating in the light emitting period. affects the constant current source data voltage setting operation of the sub-pixel circuits operating in the data setting period.

이와 같은 문제를 극복하기 위해, 본 개시의 다양한 실시 예들에서는, 별도의 배선을 통해 인가되는 별도의 구동 전압을, 데이터 설정 구간과 발광 구간에 정전류원 회로(111)에 각각 인가하게 된다. In order to overcome such a problem, in various embodiments of the present disclosure, a separate driving voltage applied through a separate wire is applied to the constant current source circuit 111 in the data setting section and the light emission section, respectively.

도 7a의 예에서, 데이터 설정 구간에는 정전류원 회로(111)에 제 2 구동 전압(VDD_PWM)이 인가되며, 발광 구간에는 정전류원 회로(111)에 제 1 구동 전압(VDD_PAM)이 인가된다. 따라서, 발광 구간에서 동작하는 서브 픽셀 회로들로 인해 제 1 구동 전압에 전압 강하가 발생하더라도, 데이터 설정 구간에서 동작하는 서브 픽셀 회로들에는 구동 전류와 무관한 별도의 제 2 구동 전압이 인가되게 되므로 안정적인 정전류원 데이터 전압의 설정이 가능해 진다. In the example of FIG. 7A , the second driving voltage VDD_PWM is applied to the constant current source circuit 111 in the data setting period, and the first driving voltage VDD_PAM is applied to the constant current source circuit 111 in the light emission period. Accordingly, even if a voltage drop occurs in the first driving voltage due to the sub-pixel circuits operating in the light-emitting period, a separate second driving voltage independent of the driving current is applied to the sub-pixel circuits operating in the data setting period. It becomes possible to set a stable constant current source data voltage.

한편, 도 7a에 도시된 바에 따르면, 제 2 구동 전압은, 발광 구간 동안 PWM 회로(112)에 인가되어 제 1 스위칭 트랜지스터(T17)를 오프시키기 위한 전압으로도 이용된다. Meanwhile, as shown in FIG. 7A , the second driving voltage is applied to the PWM circuit 112 during the emission period and is also used as a voltage to turn off the first switching transistor T17 .

도 7b는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이다. 도 7b를 참조하면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112), 제 1 스위칭 트랜지스터(T17), 제 2 스위칭 트랜지스터(T18), 트랜지스터(T9), 트랜지스터(T10), 트랜지스터(T19)를 포함한다. 7B is a detailed circuit diagram of the sub-pixel circuit 110 according to an embodiment of the present disclosure. Referring to FIG. 7B , the sub-pixel circuit 110 includes a constant current source circuit 111 , a PWM circuit 112 , a first switching transistor T17 , a second switching transistor T18 , a transistor T9 , and a transistor ( T10) and a transistor T19.

이때, PWM 회로(112)는 내부 보상부(12) 및 리셋부(13)를 포함하고, 정전류원 회로(111)는 내부 보상부(11)를 포함한다. In this case, the PWM circuit 112 includes an internal compensation unit 12 and a reset unit 13 , and the constant current source circuit 111 includes an internal compensation unit 11 .

한편, 트랜지스터(T9) 및 트랜지스터(T10)는 데이터 설정 구간에서 정전류원 회로(112)에 제 2 구동 전압(VDD_PWM)을 인가하기 위한 회로 구성이다. Meanwhile, the transistor T9 and the transistor T10 are circuit configurations for applying the second driving voltage VDD_PWM to the constant current source circuit 112 in the data setting period.

트랜지스터(T19)는 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T19)는, 무기 발광 소자(120)가 후술할 TFT층 위에 실장되어 서브 픽셀 회로(110)와 전기적으로 연결되기 전과 후에 각각 다른 용도로 이용될 수 있다. The transistor T19 is connected between the anode terminal and the cathode terminal of the inorganic light emitting device 120 . The transistor T19 may be used for different purposes before and after the inorganic light emitting device 120 is mounted on a TFT layer to be described later and electrically connected to the sub-pixel circuit 110 .

예를 들어, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 서로 연결되기 전에, 트랜지스터(T19)는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 제어 신호(TEST)에 따라 온될 수 있다. 또한, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 서로 연결된 후에, 트랜지스터(T19)는 도 7b에 도시된 바와 같이 무기 발광 소자(120)의 접합 캐패시턴스에 잔류하는 전하를 방전시키기 위해 제어 신호(Test)에 따라 온될 수 있다. For example, before the inorganic light emitting device 120 and the sub-pixel circuit 110 are connected to each other, the transistor T19 may be turned on according to the control signal TEST to check whether the sub-pixel circuit 110 is abnormal. there is. In addition, after the inorganic light emitting device 120 and the sub-pixel circuit 110 are connected to each other, the transistor T19 is controlled to discharge the charge remaining in the junction capacitance of the inorganic light emitting device 120 as shown in FIG. 7B . It may be turned on according to a signal (Test).

도 7b에서, VDD_PAM은 제 1 구동 전압(예를 들어, + 10[V])을, VDD_PWM은 제 2 구동 전압(예를 들어, + 10[V])을, VSS는 그라운드 전압(예를 들어, 0[V])을, Vset은 제 1 스위칭 트랜지스터(T17)를 온 시키기 위한 로우 전압(예를 들어, - 3[V])을 나타낸다. VDD_PAM, VDD_PWM, VSS, Vset 및 Test 전압들은 전술한 파워 IC로부터 제공될 수 있으나, 이에 한정되는 것은 아니다. In FIG. 7B , VDD_PAM is a first driving voltage (eg, + 10 [V]), VDD_PWM is a second driving voltage (eg, + 10 [V]), and VSS is a ground voltage (eg, + 10 [V]). , 0 [V]), and Vset represents a low voltage (eg, -3 [V]) for turning on the first switching transistor T17. The VDD_PAM, VDD_PWM, VSS, Vset, and Test voltages may be provided from the aforementioned power IC, but are not limited thereto.

VST(n)은 A 노드(제 2 구동 트랜지스터(T6)의 게이트 단자) 및 B 노드(제 1 구동 트랜지스터(T16)의 게이트 단자)의 전압을 초기화하기 위해 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. VST(n) is a scan applied to the sub-pixel circuit 110 to initialize the voltages of node A (gate terminal of second driving transistor T6) and node B (gate terminal of first driving transistor T16) indicates a signal.

SP(n)은 영상 데이터 전압(즉, PWM 데이터 전압, 정전류원 데이터 전압)을 설정(또는 프로그래밍)하기 위해 서브 픽셀 회로(110)에 인가되는 스캔 신호를 나타낸다. SP(n) represents a scan signal applied to the sub-pixel circuit 110 to set (or program) an image data voltage (ie, a PWM data voltage, a constant current source data voltage).

SET(n)은 제 1 스위칭 트랜지스터(T17)을 온시키기 위해 PWM 회로(112)의 리셋부(13)에 인가되는 에미션 신호를 나타낸다. SET(n) represents an emission signal applied to the reset unit 13 of the PWM circuit 112 to turn on the first switching transistor T17.

Emi_PWM(n)은 트랜지스터(T5)를 온시켜 제 2 구동 전압(VDD_PWM)을 PWM 회로(112)에 인가하고, 트랜지스터(T15) 및 트랜지스터(T12)을 온시켜 제 1 구동 전압(VDD_PAM)을 정전류원 회로(111)에 인가하기 위한 에미션 신호를 나타낸다. Emi_PWM(n) turns on the transistor T5 to apply the second driving voltage VDD_PWM to the PWM circuit 112 , and turns on the transistor T15 and T12 to apply the first driving voltage VDD_PAM as a constant current An emission signal to be applied to the original circuit 111 is shown.

Sweep(n)은 스윕 신호를 나타낸다. 본 개시의 일 실시 예에 따르면, 스윕 신호는, 서로 다른 두 전압 사이를 선형적으로 변화하는 전압 신호일 수 있으나, 이에 한정되는 것은 아니다. 한편, 스윕 신호는 발광 구간마다 동일한 형태로 반복하여 인가될 수 있다. Sweep(n) represents a sweep signal. According to an embodiment of the present disclosure, the sweep signal may be a voltage signal that linearly changes between two different voltages, but is not limited thereto. Meanwhile, the sweep signal may be repeatedly applied in the same form for each emission section.

Emi_PAM(n)은 제 2 스위칭 트랜지스터(T18)를 온시키기 위한 에미션 신호를 나타낸다. Emi_PAM(n) represents an emission signal for turning on the second switching transistor T18.

이상의 신호들에서, n은 n번째 로우 라인을 나타낸다. 전술한 바와 같이, 구동부(500)는 로우 라인(또는 스캔 라인 또는 게이트 라인) 별로 디스플레이 패널(110)을 구동하게 되는 바, 전술한 제어 신호들(VST(n), SP(n), SET(n), Emi_PWM(n), Sweep(n) 및 Emi_PAM(n))은, n번째 로우 라인에 포함된 모든 서브 픽셀 회로(110)들에, 후술할 도 7c에 도시된 바와 같은 순서로 동일하게 인가될 수 있다. In the above signals, n represents the nth row line. As described above, the driver 500 drives the display panel 110 for each row line (or scan line or gate line), and thus the above-described control signals VST(n), SP(n), SET( n), Emi_PWM(n), Sweep(n), and Emi_PAM(n)) are identical to all sub-pixel circuits 110 included in the n-th row line in the same order as shown in FIG. 7C , which will be described later. can be authorized

한편, 상술한 제어 신호들(스캔 신호들, 에미션 신호들)은 게이트 드라이버로부터 인가될 수 있으며, 게이트 신호들이라고 불리울 수 있다. Meanwhile, the aforementioned control signals (scan signals and emission signals) may be applied from the gate driver and may be referred to as gate signals.

Vsig(m)_R/G/B는 m번째 컬럼 라인에 포함된 픽셀의 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압을 나타낸다. 상술한 게이트 신호들이 n번째 로우 라인에 대한 신호이므로, 도 7b에 도시된 Vsig(m)_R/G/B는, n번째 로우 라인과 m번째 컬럼 라인이 교차하는 곳에 배치된 픽셀로 인가되는 PWM 데이터 전압들(구체적으로는, 시분할 멀티플렉싱된 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압들)을 나타낸다. Vsig(m)_R/G/B represents a PWM data voltage for each of R, G, and B sub-pixels of a pixel included in the m-th column line. Since the above-described gate signals are signals for the n-th row line, Vsig(m)_R/G/B shown in FIG. 7B is PWM applied to the pixel disposed at the intersection of the n-th row line and the m-th column line. Data voltages (specifically, PWM data voltages for each of the time division multiplexed R, G, and B sub-pixels) are indicated.

이때, Vsig(m)_R/G/B는 데이터 드라이버로부터 인가될 수 있다. 또한, Vsig(m)_R/G/B는 예를 들어 +10[V](블랙) 내지 +15[V](풀화이트) 사이의 전압이 이용될 수 있으나, 이에 한정되는 것은 아니다. In this case, Vsig(m)_R/G/B may be applied from the data driver. In addition, as for Vsig(m)_R/G/B, a voltage between, for example, +10 [V] (black) to +15 [V] (full white) may be used, but is not limited thereto.

한편, 도 7b에 도시된 서브 픽셀 회로(110)는 R, G, B 서브 픽셀 중 어느 하나의 서브 픽셀(예를 들어, R 서브 픽셀)에 대응되는 서브 픽셀 회로(110)를 도시한 것이므로, 서브 픽셀 회로(110)에는 시분할 멀티플렉싱된 PWM 데이터 전압들 중 R 서브 픽셀에 대한 PWM 데이터 전압만이 디먹스 회로(미도시)를 통해 선택되어 인가되게 된다. Meanwhile, since the sub-pixel circuit 110 shown in FIG. 7B shows the sub-pixel circuit 110 corresponding to any one of the R, G, and B sub-pixels (eg, the R sub-pixel), From among the time division multiplexed PWM data voltages, only the PWM data voltage for the R sub-pixel is selected and applied to the sub-pixel circuit 110 through a demux circuit (not shown).

VPAM_R/G/B는 디스플레이 패널(100)에 포함된 R, G, B 서브 픽셀 각각에 대한 정전류원 데이터 전압을 나타낸다. 전술한 바와 같이, 디스플레이 패널(100)에는 동일한 정전류원 데이터 전압이 인가될 수 있다. VPAM_R/G/B represents a constant current source data voltage for each of R, G, and B sub-pixels included in the display panel 100 . As described above, the same constant current source data voltage may be applied to the display panel 100 .

그러나, 여기서 정전류원 데이터 전압이 동일하다고 함은, 디스플레이 패널(100)에 포함된 동일한 종류의 서브 픽셀들에 대해 같은 정전류원 데이터 전압이 인가된다는 것이지, R, G, B와 같이 서로 다른 종류의 서브 픽셀에 대해서까지 모두 동일한 정전류원 데이터 전압이 인가되어야 한다는 것을 의미하는 것은 아니다. R, G, B 서브 픽셀은 서브 픽셀의 종류에 따라 특성이 상이할 수 있으므로, 서브 픽셀의 종류 별로 정전류원 데이터 전압이 달라질 수 있다. 이 경우에도 같은 종류의 서브 픽셀에는, 컬럼 라인이나 로우 라인과 무관하게, 동일한 정전류원 데이터 전압이 인가될 수 있다. However, the same constant current source data voltage means that the same constant current source data voltage is applied to the same type of sub-pixels included in the display panel 100, and This does not mean that the same constant current source data voltage must be applied to all sub-pixels. Since the R, G, and B sub-pixels may have different characteristics depending on the type of the sub-pixel, the constant current source data voltage may vary according to the type of the sub-pixel. Even in this case, the same constant current source data voltage may be applied to the same type of sub-pixel regardless of a column line or a row line.

한편, 본 개시의 일 실시 예에 따르면, 정전류원 데이터 전압은, PWM 데이터 전압처럼 데이터 드라이버로부터 인가되는 것이 아니라, 파워 IC로부터 서브 픽셀의 종류별로 직접 인가될 수 있다.Meanwhile, according to an embodiment of the present disclosure, the constant current source data voltage may not be applied from the data driver like the PWM data voltage, but may be directly applied from the power IC for each sub-pixel type.

즉, 동일한 종류의 서브 픽셀에는 컬럼 라인이나 로우 라인과 무관하게 동일한 정전류원 데이터 전압이 인가되면 되므로, 정전류원 데이터 전압으로 DC 전압이 이용될 수 있다. 따라서, 예를 들어, R, G, B 서브 픽셀 각각에 대응되는 3 종류의 DC 전압들(예를 들어, +5.1[V], +4.8[V], +5.0[V])이, 구동 전압 회로부터 디스플레이 패널(100)의 R, G, B 서브 픽셀 회로들 각각에 개별적으로 직접 인가될 수 있다. 이 경우, 정전류원 데이터 전압을 서브 픽셀 회로(110)에 인가하기 위해, 데이터 드라이버 뿐만 아니라 디먹스 회로도 필요 없게 된다. That is, since the same constant current source data voltage may be applied to the same type of sub-pixel regardless of the column line or the row line, a DC voltage may be used as the constant current source data voltage. Accordingly, for example, three types of DC voltages (eg, +5.1 [V], +4.8 [V], +5.0 [V]) corresponding to each of the R, G, and B sub-pixels are the driving voltages. The circuit may be individually and directly applied to each of the R, G, and B sub-pixel circuits of the display panel 100 . In this case, in order to apply the constant current source data voltage to the sub-pixel circuit 110 , a demux circuit as well as a data driver is not required.

한편, 실시 예에 따라, 서로 다른 종류의 서브 픽셀에 동일한 정전류원 데이터 전압을 사용하는 것이 더 좋은 특성을 나타내는 경우에는, 서로 다른 종류의 서브 픽셀들에 동일한 정전류원 데이터 전압이 인가될 수도 있음은 물론이다.Meanwhile, according to an embodiment, when using the same constant current source data voltage for different types of sub-pixels exhibits a better characteristic, the same constant current source data voltage may be applied to different types of sub-pixels. Of course.

도 7c는 도 7b에서 전술한 게이트 신호들에 대한 타이밍도이다. FIG. 7C is a timing diagram for the gate signals described above with reference to FIG. 7B .

도 7c에 도시된 게이트 신호들 중 VST(n) 및 SP(n)(①)은, 서브 픽셀 회로(110)의 데이터 설정 동작과 관련되며, 에미션 신호와 구별하여 스캔 신호라 불리울 수 있다. 또한, 도 7c에 도시된 게이트 신호들 중 Emi_PWM(n), SET(n), Emi_PAM(n) 및 Sweep(n)(②)은 서브 픽셀 회로(110)의 발광 동작과 관련되므로, 에미션 신호라 불리울 수 있다. Among the gate signals shown in FIG. 7C , VST(n) and SP(n)(①) are related to the data setting operation of the sub-pixel circuit 110 and may be called a scan signal to be distinguished from the emission signal. . Also, among the gate signals shown in FIG. 7C , Emi_PWM(n), SET(n), Emi_PAM(n), and Sweep(n)(②) are related to the light emitting operation of the sub-pixel circuit 110, and thus the emission signal can be called

전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 하나의 영상 프레임에 대해, 데이터 설정 구간은 한번 진행되고, 발광 구간은 복수 회 진행된다. 따라서, 구동부(500)는 하나의 영상 프레임에 대해, 스캔 신호들(①)을 디스플레이 패널(100)의 각 로우 라인에 로우 라인 순으로 1회 인가되며, 에미션 신호들(②)을 디스플레이 패널(100)의 각 로우 라인에 로우 라인 순으로 복수 회 인가되게 된다. As described above, according to an embodiment of the present disclosure, for one image frame, the data setting section is performed once, and the light emission section is performed a plurality of times. Accordingly, the driving unit 500 applies the scan signals (①) to each row line of the display panel 100 once in a row line order for one image frame, and applies the emission signals (②) to the display panel It is applied to each row line of (100) a plurality of times in the order of the row line.

도 7d는 도 7b의 서브 픽셀 회로를 포함하는 디스플레이 패널(100)을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 도 7d에서는 디스플레이 패널(100)이 270개의 로우 라인을 포함하는 경우를 예로 들었다. 7D is a timing diagram of various signals for driving the display panel 100 including the sub-pixel circuit of FIG. 7B during one image frame period. In FIG. 7D , a case in which the display panel 100 includes 270 row lines is exemplified.

참조 번호 n-①, n+1-① 내지 270-①에서 보는 바와 같이, 데이터 설정 동작을 위한 스캔 신호들(VST(n), SP(n))은 1 프레임 시간 동안 로우 라인 순으로 각 로우 라인에 대해 1회 인가될 수 있다. As shown in reference numbers n-①, n+1-① to 270-①, the scan signals (VST(n), SP(n)) for the data setting operation are each row sequentially for one frame time. It can be applied once per line.

또한, 참조 번호 n-②, n+1-② 내지 270-②에서 보는 바와 같이, 발광 동작을 위한 에미션 신호들(Emi_PWM(n), SET(n), Emi_PAM(n) 및 Sweep(n))은 각 로우 라인에 복수 회 인가될 수 있다. In addition, as shown in reference numbers n-②, n+1-② to 270-②, emission signals Emi_PWM(n), SET(n), Emi_PAM(n) and Sweep(n) for light-emitting operation ) may be applied to each row line a plurality of times.

이하에서는, 도 7b와 도 7d를 함께 참조하여, 서브 픽셀 회로(110)의 구체적인 동작을 설명한다. Hereinafter, a detailed operation of the sub-pixel circuit 110 will be described with reference to FIGS. 7B and 7D together.

각 로우 라인에서 데이터 설정 구간이 시작되면, 구동부(500)는 먼저, 정전류원 회로(111)에 포함된 제 1 구동 트랜지스터(T16) 및 PWM 회로(112)에 포함된 제 2 구동 트랜지스터(T6)를 온 시킨다. 이를 위해, 구동부(500)는 VST(n) 신호를 통해 로우 전압(예를 들어, -3[V])을 서브 픽셀 회로(110)에 인가한다. When the data setting period starts in each row line, the driver 500 first drives the first driving transistor T16 included in the constant current source circuit 111 and the second driving transistor T6 included in the PWM circuit 112 . turns on To this end, the driver 500 applies a low voltage (eg, -3 [V]) to the sub-pixel circuit 110 through the VST(n) signal.

도 7b를 참조하면, VST(n) 신호에 따라 온된 트랜지스터(T2)를 통해, 제 2 구동 트랜지스터(T6)의 게이트 단자(이하, A 노드라 한다.)에 로우 전압이 인가되면, 제 2 구동 트랜지스터(T6)가 온된다. 또한, VST(n) 신호에 따라 온된 트랜지스터(T11)을 통해, 제 1 구동 트랜지스터(T16)의 게이트 단자(이하, B 노드라 한다.)에 로우 전압이 인가되면, 제 1 구동 트랜지스터(T16)가 온된다. Referring to FIG. 7B , when a low voltage is applied to the gate terminal (hereinafter referred to as node A) of the second driving transistor T6 through the transistor T2 turned on according to the VST(n) signal, the second driving Transistor T6 is turned on. In addition, when a low voltage is applied to the gate terminal (hereinafter, referred to as a B node) of the first driving transistor T16 through the transistor T11 turned on according to the VST(n) signal, the first driving transistor T16 is coming

한편, VST(n) 신호를 통해 로우 전압(예를 들어, -3[V])이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T10)도 함께 온되는데, 온된 트랜지스터(T10)을 통해 VDD_PWM(이하, 제 2 구동 전압(예를 들어, +10[V])이라 한다.) 전압이, 일단이 B 노드에 연결된 캐패시터(C2)의 타단에 인가된다. 이때, 제 2 구동 전압은, 이후 SP(n) 신호에 따라 진행될 정전류원 데이터 전압 설정을 위한 기준 전위가 된다. Meanwhile, when a low voltage (eg, -3 [V]) is applied to the sub-pixel circuit 110 through the VST(n) signal, the transistor T10 is also turned on. (hereinafter referred to as a second driving voltage (eg, +10 [V]). A voltage is applied to the other end of the capacitor C2 having one end connected to the B node. In this case, the second driving voltage becomes a reference potential for setting the constant current source data voltage to be performed according to the SP(n) signal.

데이터 설정 구간에서, VST(n) 신호를 통해 제 1 구동 트랜지스터(T16) 및 제 2 구동 트랜지스터(T6)가 온되면, 구동부(500)는 A 노드 및 B 노드에 데이터 전압을 각각 입력한다. 이를 위해, 구동부(500)는 SP(n) 신호를 통해 로우 전압을 서브 픽셀 회로(110)에 인가한다. In the data setting period, when the first driving transistor T16 and the second driving transistor T6 are turned on through the VST(n) signal, the driving unit 500 inputs the data voltage to the A node and the B node, respectively. To this end, the driver 500 applies a low voltage to the sub-pixel circuit 110 through the SP(n) signal.

SP(n) 신호를 통해 로우 전압이 서브 픽셀 회로(110)에 인가되면, PWM 회로(112)의 트랜지스터(T3) 및 트랜지스터(T4)가 온된다. 이에 따라, 온된 트랜지스터(T3), 온된 상태의 제 2 구동 트랜지스터(T6) 및 온된 트랜지스터(T4)를 통해, 데이터 신호 라인(Vsig(m)_R/G/B)으로부터 PWM 데이터 전압이 A 노드에 인가될 수 있다. When a low voltage is applied to the sub-pixel circuit 110 through the SP(n) signal, the transistors T3 and T4 of the PWM circuit 112 are turned on. Accordingly, the PWM data voltage from the data signal line Vsig(m)_R/G/B is applied to the node A through the on transistor T3, the on-state second driving transistor T6, and the on transistor T4. can be authorized

이때, A 노드에는, 구동부(500)(구체적으로는, 데이터 드라이버)에서 인가되는 PWM 데이터 전압이 그대로 설정되는 것이 아니라, 제 2 구동 트랜지스터(T6)의 문턱 전압이 보상된 PWM 데이터 전압(즉, PWM 데이터 전압과 제 2 구동 트랜지스터(T6)의 문턱 전압을 합한 전압)이 설정되게 된다. At this time, at node A, the PWM data voltage applied from the driver 500 (specifically, the data driver) is not set as it is, but the PWM data voltage for which the threshold voltage of the second driving transistor T6 is compensated (that is, A voltage obtained by adding the PWM data voltage and the threshold voltage of the second driving transistor T6) is set.

구체적으로, SP(n) 신호에 따라 트랜지스터(T3) 및 트랜지스터(T4)가 온되면, 트랜지스터(T3)의 소스 단자에 인가된 PWM 데이터 전압이 내부 보상부(12)로 입력된다. 이때, 제 2 구동 트랜지스터(T6)는 VST(n) 신호를 통해 완전히 턴-온(fully turn-on)된 상태이므로, 입력된 PWM 데이터 전압은, 트랜지스터(T3), 제 2 구동 트랜지스터(T6) 및 트랜지스터(T4)를 차례로 지나면서 A 노드에 입력되기 시작한다. 즉, A 노드의 전압이 로우 전압으로부터 상승하기 시작한다. Specifically, when the transistor T3 and the transistor T4 are turned on according to the SP(n) signal, the PWM data voltage applied to the source terminal of the transistor T3 is input to the internal compensation unit 12 . At this time, since the second driving transistor T6 is fully turned on through the VST(n) signal, the input PWM data voltage is applied to the transistor T3 and the second driving transistor T6. and the transistor T4 are sequentially passed through, and the input is started to the node A. That is, the voltage at node A starts to rise from the low voltage.

그러나, A 노드의 전압은 입력된 PWM 데이터 전압까지 상승하지 못하고, PWM 데이터 전압과 제 2 구동 트랜지스터(T6)의 문턱 전압의 합에 해당하는 전압까지만 상승하게 된다. 이는, PWM 데이터 전압이 내부 보상 회로(12)로 입력되기 시작하는 시점에는 A 노드의 전압이 충분히 낮은 상태(예를 들어, -3[V])여서 제 2 구동 트랜지스터(T6)가 완전히 턴-온(fully turn-on)되므로, 전류가 충분히 흘러 A 노드의 전압이 원활히 상승하지만, A 노드의 전압이 상승할수록 제 2 구동 트랜지스터(T6)의 게이트 단자(A 노드) 및 소스 단자 사이의 전압 차이가 줄어들면서 전류의 흐름이 감소하게 되며, 결국 제 2 구동 트랜지스터(T6)의 게이트 단자 및 소스 단자 간의 전압 차이가 제 2 구동 트랜지스터(T6)의 문턱 전압에 도달하면, 제 2 구동 트랜지스터(T6)가 오프되어 전류의 흐름이 멈추게 되기 때문이다. However, the voltage of node A does not rise to the input PWM data voltage, but rises only to a voltage corresponding to the sum of the PWM data voltage and the threshold voltage of the second driving transistor T6. This is because the voltage of node A is sufficiently low (eg, -3 [V]) at the time when the PWM data voltage starts to be input to the internal compensation circuit 12 so that the second driving transistor T6 is completely turned- Since it is fully turned on, sufficient current flows and the voltage at node A smoothly rises. However, as the voltage at node A increases, the voltage difference between the gate terminal (node A) and the source terminal of the second driving transistor T6 is reduced, the flow of current is reduced, and eventually, when the voltage difference between the gate terminal and the source terminal of the second driving transistor T6 reaches the threshold voltage of the second driving transistor T6, the second driving transistor T6 is off and the flow of current stops.

즉, 제 2 구동 트랜지스터(T6)의 소스 단자에는 온된 트랜지스터(T3)를 통해 PWM 데이터 전압이 인가되고 있으므로, PWM 데이터 전압과 제 2 구동 트랜지스터(T6)의 문턱 전압을 합한 전압까지만 A 노드의 전압이 상승하게 되는 것이다.That is, since the PWM data voltage is applied to the source terminal of the second driving transistor T6 through the turned-on transistor T3 , the voltage of the node A is limited to the sum of the PWM data voltage and the threshold voltage of the second driving transistor T6 . this will rise

한편, SP(n) 신호 라인을 통해 로우 전압이 서브 픽셀 회로(110)에 인가되면, 정전류원 회로(111)의 트랜지스터(T13) 및 트랜지스터(T14)도 온된다. 이에 따라, 온된 트랜지스터(T13), 온된 상태의 제 1 구동 트랜지스터(T16) 및 온된 트랜지스터(T14)를 통해, 데이터 신호 라인(VPAM_R/G/B)으로부터 정전류원 데이터 전압이 B 노드에 인가될 수 있다. Meanwhile, when a low voltage is applied to the sub-pixel circuit 110 through the SP(n) signal line, the transistors T13 and T14 of the constant current source circuit 111 are also turned on. Accordingly, the constant current source data voltage may be applied to the node B from the data signal line VPAM_R/G/B through the on transistor T13 , the first driving transistor T16 in the on state, and the on transistor T14 . there is.

이때, B 노드에는, 구동부(500)(구체적으로는, 파워 IC)에서 인가되는 정전류원 데이터 전압이 그대로 설정되는 것이 아니라, A 노드에 관한 설명에서 전술한 것과 같은 이유로, 제 1 구동 트랜지스터(T16)의 문턱 전압이 보상된 정전류원 데이터 전압(즉, 정전류원 데이터 전압과 제 1 구동 트랜지스터(T16)의 문턱 전압을 합한 전압)이 설정되게 된다. At this time, the constant current source data voltage applied from the driver 500 (specifically, the power IC) is not set at the node B as it is, but for the same reason as described above in the description of the node A, the first driving transistor T16 ), the constant current source data voltage (ie, the sum of the constant current source data voltage and the threshold voltage of the first driving transistor T16) is set.

한편, SP(n) 신호 라인을 통해 로우 전압이 서브 픽셀 회로(110)에 인가되면, 트랜지스터(T9)도 함께 온되는데, 온된 트랜지스터(T9)을 통해 제 2 구동 전압(VDD_PWM)이 캐패시터(C2)의 상기 타단에 인가되므로, B 노드에 설정된 정전류원 데이터 전압(구체적으로는, 정전류원 데이터 전압과 제 1 구동 트랜지스터(T16)의 문턱 전압을 합한 전압)에 대한 기준 전위가 그대로 유지되게 된다. Meanwhile, when a low voltage is applied to the sub-pixel circuit 110 through the SP(n) signal line, the transistor T9 is also turned on, and the second driving voltage VDD_PWM is transferred to the capacitor C2 through the turned-on transistor T9. ), the reference potential with respect to the constant current source data voltage (specifically, the sum of the constant current source data voltage and the threshold voltage of the first driving transistor T16) set at the node B is maintained as it is.

한편, 이상에서 PWM 데이터 전압은 제 2 구동 전압(VDD_PWM)보다 높은 전압일 수 있다. 따라서, A 노드에 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T6)은 오프된 상태를 유지한다. 또한, 정전류원 데이터 전압은 제 2 구동 전압(VDD_PWM)보다 낮은 전압일 수 있다. 따라서, B 노드에 정전류원 데이터 전압이 설정된 상태에서 제 1 구동 트랜지스터(T16)는 온된 상태를 유지한다. Meanwhile, in the above description, the PWM data voltage may be higher than the second driving voltage VDD_PWM. Accordingly, in a state in which the PWM data voltage is set at node A, the second driving transistor T6 maintains an off state. Also, the constant current source data voltage may be lower than the second driving voltage VDD_PWM. Accordingly, in a state in which the constant current source data voltage is set at node B, the first driving transistor T16 maintains an on state.

정전류원 회로(111) 및 PWM 회로(112)에 각 데이터 전압의 설정이 완료되면, 구동부(500)는, 무기 발광 소자(120)를 발광시키기 위해, 먼저 제 1 스위칭 트랜지스터(T17)를 온시킨다. 이를 위해, 구동부(500)는, SET(n) 신호를 통해 로우 전압을 리셋부(13)(구체적으로는, 리셋부(13)의 트랜지스터(T8))에 인가한다. When the setting of each data voltage in the constant current source circuit 111 and the PWM circuit 112 is completed, the driving unit 500 first turns on the first switching transistor T17 in order to make the inorganic light emitting device 120 emit light. . To this end, the driving unit 500 applies a low voltage to the reset unit 13 (specifically, the transistor T8 of the reset unit 13 ) through the SET(n) signal.

SET(n) 신호 라인을 따라 로우 전압이 트랜지스터(T8)에 인가되면, 온된 트랜지스터(T8)를 통해 Vset 전압이 캐패시터(C3)에 충전된다. 전술한 바와 같이, Vset은 로우 전압(예를 들어, - 3[V])이므로, Vset 전압이 캐패시터(C3)에 충전되면, 제 1 스위칭 트랜지스터(T17)의 게이트 단자(이하, C 노드라 한다.)에는 로우 전압이 인가되어 제 1 스위칭 트랜지스터(T17)는 온되게 된다. When a low voltage is applied to the transistor T8 along the SET(n) signal line, the Vset voltage is charged to the capacitor C3 through the turned-on transistor T8. As described above, since Vset is a low voltage (for example, -3 [V]), when the Vset voltage is charged in the capacitor C3, the gate terminal of the first switching transistor T17 (hereinafter referred to as a C node) .), a low voltage is applied to turn on the first switching transistor T17.

한편, Emi_PWM(n) 신호 라인을 통해 로우 전압이 인가되기 전까지 리셋부(13)는 나머지 회로 구성들과 독립적으로 동작하므로, SET(n) 신호 라인을 통해 인가되는 로우 전압은, 실시 예에 따라 도 7c나, 도 7d에 도시된 시점보다 먼저 인가되어도 무방하다. Meanwhile, since the reset unit 13 operates independently of the remaining circuit components until the low voltage is applied through the Emi_PWM(n) signal line, the low voltage applied through the SET(n) signal line may It may be applied earlier than the time point shown in FIG. 7C or FIG. 7D.

제 1 스위칭 트랜지스터(T17)가 온되면, 구동부(500)는 A 노드 및 B 노드에 설정된 전압에 기초하여 무기 발광 소자(120)를 발광시킨다. 이를 위해, 구동부(500)는 Emi_PWM(n) 및 Emi_PAM(n) 신호 라인을 통해 로우 전압을 서브 픽셀 회로(110)에 인가하고, Sweep(n) 신호 라인을 통해 스윕 전압을 서브 픽셀 회로(110)에 인가한다. When the first switching transistor T17 is turned on, the driver 500 emits light from the inorganic light emitting device 120 based on the voltages set at the A node and the B node. To this end, the driver 500 applies a low voltage to the sub-pixel circuit 110 through the Emi_PWM(n) and Emi_PAM(n) signal lines, and applies a sweep voltage to the sub-pixel circuit 110 through the Sweep(n) signal line. ) is approved.

먼저, 발광 구간 동안 구동부(500)에서 인가되는 신호들에 따른 정전류원 회로(111)의 동작을 설명하면 아래와 같다. First, the operation of the constant current source circuit 111 according to signals applied from the driver 500 during the light emission period will be described as follows.

정전류원 회로(111)는 B 노드에 설정된 전압에 기초하여 무기 발광 소자(120)로 정전류를 제공한다. The constant current source circuit 111 provides a constant current to the inorganic light emitting device 120 based on the voltage set at the B node.

구체적으로, 발광 구간 동안 Emi_PWM(n) 및 Emi_PAM(n) 신호 라인을 통해 게이트 단자에 로우 전압이 인가되므로, 트랜지스터(T15) 및 제 2 스위칭 트랜지스터(T18)는 온된다. Specifically, since a low voltage is applied to the gate terminal through the Emi_PWM(n) and Emi_PAM(n) signal lines during the emission period, the transistor T15 and the second switching transistor T18 are turned on.

한편, 제 1 스위칭 트랜지스터(T17)는 전술한 바와 같이 SET(n) 신호에 따라 온된 상태이다. Meanwhile, as described above, the first switching transistor T17 is in an on state according to the SET(n) signal.

또한, 전술한 바와 같이 B 노드에 정전류원 데이터 전압(예를 들어, +5[V]) 및 제 1 구동 트랜지스터(T16)의 문턱 전압을 합한 전압이 인가된 상태에서, Emi_PWM(n) 신호에 따라 온된 트랜지스터(T15)를 통해 제 1 구동 트랜지스터(T16)의 소스 단자에 VDD_PAM(이하, 제 1 구동 전압(예를 들어, +10[V])이라 한다.)이 인가되므로, 제 1 구동 트랜지스터(T16)의 게이트 단자 및 소스 단자 사이에는 제 1 구동 트랜지스터(T16)의 문턱 전압 미만의 전압이 전압이 인가되게 되어, 제 1 구동 트랜지스터(T16) 역시 온된다.(참고로, PMOSFET의 경우 문턱 전압은 음의 값을 가지며, 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 인가되면 오프된다.) In addition, as described above, in a state in which the sum of the constant current source data voltage (eg, +5 [V]) and the threshold voltage of the first driving transistor T16 is applied to the B node, the Emi_PWM(n) signal is Since VDD_PAM (hereinafter, referred to as a first driving voltage (eg, +10 [V])) is applied to the source terminal of the first driving transistor T16 through the turned-on transistor T15, the first driving transistor A voltage less than the threshold voltage of the first driving transistor T16 is applied between the gate terminal and the source terminal of T16, so that the first driving transistor T16 is also turned on. (For reference, in the case of a PMOSFET, a threshold voltage is applied. The voltage has a negative value, and is turned on when a voltage less than the threshold voltage is applied between the gate terminal and the source terminal, and turned off when a voltage exceeding the threshold voltage is applied.)

따라서, 온된, 트랜지스터(T15), 제 1 구동 트랜지스터(T16), 제 1 스위칭 트랜지스터(T17) 및 제 2 스위칭 트랜지스터(T18)를 통해 제 1 구동 전압이 무기 발광 소자(120)의 애노드 단자에 인가되며, 무기 발광 소자(120)의 양 단에는 순방향 전압(Vf)을 초과하는 전위차가 발생하게 된다. 이에 따라, 구동 전류(즉, 정전류)가 무기 발광 소자(120)를 흐르게 되며 무기 발광 소자(120)는 발광을 시작한다. 이때, 무기 발광 소자(120)를 발광시키는 구동 전류(즉, 정전류)의 크기는 정전류원 데이터 전압에 대응되는 크기를 갖는다. Accordingly, the first driving voltage is applied to the anode terminal of the inorganic light emitting device 120 through the turned-on transistor T15 , the first driving transistor T16 , the first switching transistor T17 , and the second switching transistor T18 . A potential difference exceeding the forward voltage Vf is generated at both ends of the inorganic light emitting device 120 . Accordingly, a driving current (ie, a constant current) flows through the inorganic light emitting device 120 and the inorganic light emitting device 120 starts to emit light. In this case, the magnitude of the driving current (ie, the constant current) for emitting the inorganic light emitting device 120 has a magnitude corresponding to the constant current source data voltage.

한편, 발광 구간에서는 무기 발광 소자(120)로 구동 전류가 제공되어야 하므로, 정전류원 회로(111)에 인가되는 구동 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되게 된다. 도 7b를 참조하면, Emi_PWM(n) 신호에 따라 로우 전압이 트랜지스터(T12) 및 트랜지스터(T15)에 인가되면, 온된 트랜지스터(T12) 및 트랜지스터(T15)를 통해 제 1 구동 전압(VDD_PAM)이 커패시터(C2)의 상기 타단에 인가되게 됨을 알 수 있다. Meanwhile, since a driving current must be provided to the inorganic light emitting device 120 in the emission period, the driving voltage applied to the constant current source circuit 111 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM. . Referring to FIG. 7B , when a low voltage is applied to the transistors T12 and T15 according to the Emi_PWM(n) signal, the first driving voltage VDD_PAM is applied to the capacitor through the turned-on transistors T12 and T15. It can be seen that the application is applied to the other end of (C2).

이때, 전술한 바와 같이, 무기 발광 소자(120)로 구동 전류가 흐르면서 발생하는 IR 드랍으로 인해 제 1 구동 전압에는 전압 강하가 발생할 수 있다. 그러나, 제 1 구동 전압에 전압 강하가 일어나더라도, 제 1 구동 전압의 전압 강하량(즉, IR 드랍량)과 무관하게 제 1 구동 트랜지스터(T16)의 게이트 단자 및 소스 단자 사이의 전압은 데이터 설정 구간에 설정된 전압과 동일하게 유지된다. 이는, 커패시터(C2)의 상기 타단에 인가되는 전압이 어떤 전압으로 변경되더라도, 그 변화량만큼 커패시터(C2)를 통해 커플링되어 B 노드의 전압도 함께 변화되기 때문이다. In this case, as described above, a voltage drop may occur in the first driving voltage due to an IR drop generated while a driving current flows to the inorganic light emitting device 120 . However, even when a voltage drop occurs in the first driving voltage, the voltage between the gate terminal and the source terminal of the first driving transistor T16 remains constant regardless of the voltage drop amount (ie, IR drop amount) of the first driving voltage. It remains the same as the set voltage. This is because even if the voltage applied to the other end of the capacitor C2 is changed to any voltage, the voltage of the B node is also changed by being coupled through the capacitor C2 by the amount of change.

따라서, 본 개시의 실시 예들에 따르면, 데이터 설정 구간에서는 전압 강하가 없는 제 2 구동 전압이 정전류원 회로(111)에 인가되므로, 제 1 구동 전압의 전압 강하와 무관하게 정확한 정전류원 데이터 전압이 정전류원 회로(111)에 설정될 수 있다. Accordingly, according to embodiments of the present disclosure, since the second driving voltage without a voltage drop is applied to the constant current source circuit 111 in the data setting period, the correct constant current source data voltage is constant regardless of the voltage drop of the first driving voltage. It may be set in the original circuit 111 .

또한, 발광 구간에서는 전압 강하가 있는 제 1 구동 전압이 정전류원 회로(111)에 인가되지만, 정전류원 회로(111)는 위에서 설명한 바와 같은 이유로 제 1 구동 전압의 전압 강하와 무관하게 발광 구간에서 정상적으로 동작하게 됨을 알 수 있다. In addition, although the first driving voltage having a voltage drop is applied to the constant current source circuit 111 in the light emitting period, the constant current source circuit 111 normally operates in the light emitting period regardless of the voltage drop of the first driving voltage for the same reason as described above. You can see that it works.

다음으로, 발광 구간 동안 구동부(500)에서 인가되는 신호들에 따른 PWM 회로(112)의 동작을 설명하면 아래와 같다. Next, the operation of the PWM circuit 112 according to the signals applied from the driving unit 500 during the light emission period will be described as follows.

PWM 회로(112)는 A 노드에 설정된 전압에 기초하여 무기 발광 소자(120)의 발광 시간을 제어한다. 구체적으로, PWM 회로(112)는 A 노드에 설정된 전압에 기초하여 제 1 스위칭 트랜지스터(T17)의 오프 동작을 제어함으로써, 정전류원 회로(111)가 무기 발광 소자(120)로 제공하는 정전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다. The PWM circuit 112 controls the light emission time of the inorganic light emitting device 120 based on the voltage set at the node A. Specifically, the PWM circuit 112 controls the off operation of the first switching transistor T17 based on the voltage set at the node A, so that the constant current provided by the constant current source circuit 111 to the inorganic light emitting device 120 is converted into an inorganic Time flowing through the light emitting device 120 may be controlled.

전술한 바와 같이, 정전류원 회로(111)가 무기 발광 소자(120)로 정전류를 제공하면, 무기 발광 소자(120)는 발광을 시작한다. As described above, when the constant current source circuit 111 provides a constant current to the inorganic light emitting device 120 , the inorganic light emitting device 120 starts to emit light.

이때, 도 7b를 참조하면, Emi_PWM(n) 신호에 따라 트랜지스터(T5) 및 트랜지스터(T7)가 온되더라도, 전술한 바와 같이 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T6)는 오프된 상태이므로 제 2 구동 전압(VDD_PWM)이 C 노드에 인가되지 않는다. 따라서, 제 1 스위칭 트랜지스터(T17)는 전술한 바와 같이 SET(n) 신호에 따라 온된 상태를 계속 유지하며, 정전류원 회로(111)가 제공하는 정전류는 무기 발광 소자(120)를 흐를 수 있다. At this time, referring to FIG. 7B , even when the transistors T5 and T7 are turned on according to the Emi_PWM(n) signal, the second driving transistor T6 is turned off while the PWM data voltage is set as described above. Therefore, the second driving voltage VDD_PWM is not applied to the C node. Accordingly, the first switching transistor T17 continuously maintains an on state according to the SET(n) signal as described above, and the constant current provided by the constant current source circuit 111 may flow through the inorganic light emitting device 120 .

구체적으로, Emi_PWM(n) 신호에 따라 트랜지스터(T5)가 온되면, 온된 트랜지스터(T5)를 통해 제 2 구동 트랜지스터(T6)의 소스 단자에 제 2 구동 전압(VDD_PWM)이 인가된다. Specifically, when the transistor T5 is turned on according to the Emi_PWM(n) signal, the second driving voltage VDD_PWM is applied to the source terminal of the second driving transistor T6 through the turned-on transistor T5.

예를 들어, 전술한 바와 같이 +10[V](블랙) 내지 +15[V](풀화이트) 사이의 전압을 PWM 데이터 전압으로 사용할 때, 제 2 구동 트랜지스터(T6)의 문턱 전압을 -1[V]라고 가정하면, 데이터 설정 구간 동안 A 노드에는 +9[V](블랙) 내지 +14[V](풀화이트) 사이의 전압이 설정되게 된다. For example, as described above, when a voltage between +10 [V] (black) and +15 [V] (full white) is used as the PWM data voltage, the threshold voltage of the second driving transistor T6 is -1 Assuming [V], a voltage between +9 [V] (black) and +14 [V] (full white) is set at node A during the data setting period.

이후, Emi_PWM(n) 신호에 따라 제 2 구동 전압(예를 들어, +10[V])이 제 2 구동 트랜지스터(T6)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T3)의 게이트 단자 및 소스 단자 사이의 전압은, 제 2 구동 트랜지스터(T3)의 문턱 전압(-1[V]) 이상(-1[V] 내지 +4[V])이 된다. Thereafter, when a second driving voltage (eg, +10 [V]) is applied to the source terminal of the second driving transistor T6 according to the Emi_PWM(n) signal, the gate terminal of the second driving transistor T3 and The voltage between the source terminals is equal to or greater than the threshold voltage (-1 [V]) of the second driving transistor T3 (-1 [V] to +4 [V]).

따라서, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정된 경우가 아닌 한, 제 2 구동 트랜지스터(T6)의 소스 단자에 제 2 구동 전압이 인가될 때(즉, Emi_PWM(n) 신호에 따라 로우 전압이 서브 픽셀 회로(110)에 인가될 때) 제 2 구동 트랜지스터(T6)는 오프 상태를 유지하게 되며, 제 2 구동 트랜지스터(T6)가 오프 상태를 유지하는 한 제 1 스위칭 트랜지스터(T17)는 온된 상태를 유지하므로, 무기 발광 소자(120)는 발광을 유지하게 된다. (한편, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정된 경우에는, 제 2 구동 트랜지스터(T6)의 소스 단자에 제 2 구동 전압이 인가될 때, 제 2 구동 트랜지스터(T6)는 즉시 온된다.)Accordingly, when the second driving voltage is applied to the source terminal of the second driving transistor T6 (ie, low according to the Emi_PWM(n) signal), unless the PWM data voltage corresponding to the black grayscale is set in the A node. When a voltage is applied to the sub-pixel circuit 110), the second driving transistor T6 maintains an off state, and as long as the second driving transistor T6 maintains an off state, the first switching transistor T17 Since the on state is maintained, the inorganic light emitting device 120 maintains light emission. (On the other hand, when the PWM data voltage corresponding to the black gray level is set at the node A, when the second driving voltage is applied to the source terminal of the second driving transistor T6, the second driving transistor T6 is immediately turned on. .)

그러나, A 노드의 전압이 스윕 신호 Sweep(n)에 따라 변화하여 제 2 구동 트랜지스터(T6)의 게이트 단자 및 소스 단자 사이의 전압이 제 2 구동 트랜지스터(T6)의 문턱 전압(-1[V]) 이하가 되면, 제 2 구동 트랜지스터(T6)는 온되고, 제 2 구동 전압(VDD_PWM, 예를 들어, + 10[V])이 C노드에 인가되어 제 1 스위칭 트랜지스터(T17)는 오프되게 된다. 이에 따라, 더 이상 정전류가 무기 발광 소자(120)를 흐르지 못하고, 무기 발광 소자(120)는 발광을 멈추게 된다. However, the voltage at the node A is changed according to the sweep signal Sweep(n) so that the voltage between the gate terminal and the source terminal of the second driving transistor T6 is reduced to the threshold voltage of the second driving transistor T6 (−1 [V]). ) or less, the second driving transistor T6 is turned on, and the second driving voltage VDD_PWM, for example, +10 [V]) is applied to the C node, so that the first switching transistor T17 is turned off. . Accordingly, the constant current no longer flows through the inorganic light emitting device 120 , and the inorganic light emitting device 120 stops emitting light.

구체적으로, 도 7c 또는 도 7d를 참조하면, Emi_PWM(n) 신호에 따라 로우 전압이 서브 픽셀 회로(110)에 인가되는 동안, 선형 변화하는 스윕 신호 Sweep(n) 즉, 하이 전압(예를 들어, +15[V])에서 로우 전압(예를 들어, +10[V])까지 선형적으로 감소하는 스윕 전압이 서브 픽셀 회로(110)에 인가되는 것을 볼 수 있다. Specifically, referring to FIG. 7C or 7D , while a low voltage is applied to the sub-pixel circuit 110 according to the Emi_PWM(n) signal, a sweep signal Sweep(n) that changes linearly, that is, a high voltage (for example, , +15 [V]) to a low voltage (eg, +10 [V]), it can be seen that the sweep voltage linearly decreasing is applied to the sub-pixel circuit 110 .

스윕 신호의 전압 변화는 캐피시터(C1)을 통해 A 노드로 커플링되므로, A 노드의 전압 역시 스윕 신호에 따라 변화하게 된다. Since the voltage change of the sweep signal is coupled to the A node through the capacitor C1, the voltage of the A node also changes according to the sweep signal.

A 노드의 전압이, 스윕 신호에 따라 감소하여 제 2 구동 전압 및 제 2 구동 트랜지스터(T6)의 문턱 전압의 합에 해당하는 전압이 되면(즉, 제 2 구동 트랜지스터(T6)의 게이트 단자 및 소스 단자 사이의 전압이 제 2 구동 트랜지스터(T6)의 문턱 전압 이하가 되면), 제 2 구동 트랜지스터(T3)는 온된다. When the voltage at node A decreases according to the sweep signal and becomes a voltage corresponding to the sum of the second driving voltage and the threshold voltage of the second driving transistor T6 (ie, the gate terminal and the source of the second driving transistor T6 ) When the voltage between the terminals becomes less than or equal to the threshold voltage of the second driving transistor T6), the second driving transistor T3 is turned on.

이에 따라, 온된 트랜지스터(T5), 제 2 구동 트랜지스터(T6) 및 트랜지스터(T7)를 통해, 하이 전압인 제 2 구동 전압이 C노드 즉, 제 1 스위칭 트랜지스터(T17)의 게이트 단자에 인가되어 제 1 스위칭 트랜지스터(T17)는 오프되게 된다. Accordingly, a second driving voltage, which is a high voltage, is applied to the C node, that is, the gate terminal of the first switching transistor T17 through the on transistor T5, the second driving transistor T6, and the transistor T7, 1 The switching transistor T17 is turned off.

이와 같이, PWM 회로(112)는 A 노드에 설정된 전압에 기초하여 무기 발광 소자(120)의 발광 시간을 제어할 수 있다. In this way, the PWM circuit 112 may control the light emission time of the inorganic light emitting device 120 based on the voltage set at the node A.

한편, 서브 픽셀 회로(110)에 Emi_PWM(n) 및 Emi_PAM(n) 신호를 통한 로우 전압 인가가 완료되고, Sweep(n) 신호에 따른 스윕 전압의 인가가 완료되면, 해당 발광 구간은 종료된다. Meanwhile, when the application of the low voltage through the Emi_PWM(n) and Emi_PAM(n) signals to the sub-pixel circuit 110 is completed and the application of the sweep voltage according to the Sweep(n) signal is completed, the corresponding emission period is ended.

이때, 도 7c의 참조 번호 6에 도시된 바와 같이, 스윕 신호의 전압은, 발광 구간이 종료될 때(구체적으로는, Emi_PWM(n) 신호를 통한 로우 전압의 인가가 완료될 때) 선형 변화하기 전의 전압으로 복원되는 것을 볼 수 있다. At this time, as shown in reference number 6 of FIG. 7C , the voltage of the sweep signal changes linearly when the light emission period ends (specifically, when the application of the low voltage through the Emi_PWM(n) signal is completed) It can be seen that the previous voltage is restored.

전술한 바와 같이, 스윕 신호의 전압 변화는 캐피시터(C1)을 통해 A 노드로 커플링되므로, 위와 같이 스윕 신호의 전압이 복원되면, A 노드의 전압도 함께 복원된다. As described above, since the voltage change of the sweep signal is coupled to the node A through the capacitor C1, when the voltage of the sweep signal is restored as described above, the voltage of the node A is also restored.

따라서, 본 개시의 일 실시 예에 따르면, 복수의 발광 구간 중 제 1 발광 구간 동안 스윕 신호에 따라 선형적으로 변화된 A 노드의 전압은, 다음 발광 구간인 제 2 발광 구간이 시작되기 전에 스윕 신호의 전압 복원에 따라 복원된다. Accordingly, according to an embodiment of the present disclosure, the voltage of node A, which is linearly changed according to the sweep signal during the first emission period among the plurality of emission periods, is the value of the sweep signal before the second emission period, which is the next emission period, starts. It is restored according to voltage restoration.

구체적으로는, A 노드의 전압은, 데이터 설정 구간 동안 PWM 데이터 전압과 제 2 구동 트랜지스터(T6)의 문턱 전압을 합한 전압이 되고, 발광 구간 동안 스윕 신호의 전압의 변화에 따라 선형 변화하며, 발광 구간이 종료될 때 스윕 신호의 전압 복원에 따라 다시 PWM 데이터 전압과 제 2 구동 트랜지스터(T6)의 문턱 전압을 합한 전압으로 복원된다. 이에 따라, 다음 발광 구간에서 동일한 발광 동작이 가능해 진다. Specifically, the voltage of node A becomes the voltage obtained by adding the PWM data voltage and the threshold voltage of the second driving transistor T6 during the data setting period, and changes linearly according to the change in the voltage of the sweep signal during the light emission period, When the period ends, the voltage is restored to the sum of the PWM data voltage and the threshold voltage of the second driving transistor T6 according to the voltage restoration of the sweep signal. Accordingly, the same light emission operation is possible in the next light emission section.

또한, 전술한 바와 같이, 발광 구간 동안 무기 발광 소자(120)가 발광하기 위해서는, 먼저 제 1 스위칭 트랜지스터(T17)가 온된 상태가 되어야 한다. 그러나, 전술한 바와 같이, 복수의 발광 구간 중 하나의 발광 구간이 진행되면서 C 노드에는 제 2 구동 전압이 인가되어 제 1 스위칭 트랜지스터(T17)는 오프 상태가 된다. 따라서, 다음 발광 구간이 진행되기 위해서는, 제 1 스위칭 트랜지스터(T17)를 온 상태로 만들기 위해 C 노드의 전압이 로우 전압으로 리셋될 필요가 있다. In addition, as described above, in order for the inorganic light emitting device 120 to emit light during the light emission period, the first switching transistor T17 must first be turned on. However, as described above, the second driving voltage is applied to the node C while one emission period of the plurality of emission periods is in progress, so that the first switching transistor T17 is turned off. Therefore, in order to proceed with the next light emission period, the voltage of the C node needs to be reset to a low voltage in order to turn on the first switching transistor T17 .

이를 위해, 구동부(500)는, 다음 발광 구간이 시작되면, SET(n) 신호를 통해 트랜지스터(T8)의 게이트 단자에 다시 로우 전압을 인가하며, 이에 따라, 로우 전압인 Vset 전압이 C 노드에 인가되어 제 1 스위칭 트랜지스터(T17)는 다시 온된 ㅅ상태가 된다. To this end, when the next light emission period starts, the driver 500 applies a low voltage again to the gate terminal of the transistor T8 through the SET(n) signal, and accordingly, the low voltage Vset voltage is applied to the C node. is applied so that the first switching transistor T17 is turned on again.

SET(n) 신호를 통해 제 1 스위칭 트랜지스터(T17)가 온된 후 구동부(500)는, Emi_PWM(n) 및 Emi_PAM(n) 신호를 통해 로우 전압을 서브 픽셀 회로(110)에 인가하고, Sweep(n) 신호를 통해 스윕 전압을 서브 픽셀 회로(110)에 인가하여, 전술한 바와 동일하게 다음 발광 구간에서 무기 발광 소자(120)의 발광 동작을 제어할 수 있다. After the first switching transistor T17 is turned on through the SET(n) signal, the driver 500 applies a low voltage to the sub-pixel circuit 110 through the Emi_PWM(n) and Emi_PAM(n) signals, and Sweep( n) By applying a sweep voltage to the sub-pixel circuit 110 through a signal, the light-emitting operation of the inorganic light-emitting device 120 may be controlled in the next light-emitting period in the same manner as described above.

한편, 도 7c 및 도 7d의 타이밍도를 참조하면, Emi_PWM(n) 신호에 로우 전압이 인가되기 시작하는 시점과 Emi_PAM(n) 신호에 로우 전압이 인가되는 시점에 차이가 있는 것을 볼 수 있다. 이는, 블랙 계조를 구현하기 위함이다. Meanwhile, referring to the timing diagrams of FIGS. 7C and 7D , it can be seen that there is a difference between the time when the low voltage is applied to the Emi_PWM(n) signal and the time when the low voltage is applied to the Emi_PAM(n) signal. This is to implement a black gradation.

구체적으로, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정된 경우에는 발광 구간이 시작하자마자 제 1 스위칭 트랜지스터(T17)가 오프되어야 한다. 즉, 이론적으로는, Emi_PWM(n) 신호를 통해 로우 전압이 인가되는 시점에, 온된 트랜지스터(T5), 제 2 구동 트랜지스터(T6) 및 트랜지스터(T7)를 통해 제 2 구동 전압(VDD_PWM)이 C 노드에 인가되어, 제 1 스위칭 트랜지스터(T17)는 즉시 오프되어야 한다.(제 1 스위칭 트랜지스터(T17)가 즉시 오프되면, 구동 전류는 무기 발광 소자(120)를 전혀 흐르지 못하고 블랙 계조가 표현되게 된다.) Specifically, when the PWM data voltage corresponding to the black gray level is set at the node A, the first switching transistor T17 should be turned off as soon as the light emission period starts. That is, theoretically, when the low voltage is applied through the Emi_PWM(n) signal, the second driving voltage VDD_PWM is C through the on transistor T5, the second driving transistor T6, and the transistor T7. When applied to the node, the first switching transistor T17 must be immediately turned off. (When the first switching transistor T17 is immediately turned off, the driving current does not flow through the inorganic light emitting device 120 at all, and a black gradation is expressed. .)

그러나, 실제로는, C 노드에 제 2 구동 전압(VDD_PWM)이 충전되기까지 시간이 소요되어 제 1 스위칭 트랜지스터(T17)는 즉시 오프되지 않는다. 구체적으로, C 노드에 제 2 구동 전압(VDD_PWM)이 인가되어 커패시터(C3)에 충전이 시작된 후 제 1 스위칭 트랜지스터(T17)를 오프시킬 수 있는 전압이 C 노드에 충전될 때까지, 제 1 스위칭 트랜지스터(T17)는 온된 상태를 유지하며, 이에 따라, 제 1 스위칭 트랜지스터(T17)에서 무기 발광 소자(120)로 구동 전류의 누설이 발생한다. However, in reality, it takes time for the second driving voltage VDD_PWM to be charged in the C node, so that the first switching transistor T17 is not immediately turned off. Specifically, after the second driving voltage VDD_PWM is applied to the C node to start charging the capacitor C3, the first switching is performed until a voltage capable of turning off the first switching transistor T17 is charged to the C node. The transistor T17 maintains an on state, and accordingly, a driving current is leaked from the first switching transistor T17 to the inorganic light emitting device 120 .

결국, 제 2 스위칭 트랜지스터(T18) 없이 제 1 스위칭 트랜지스터(T17)와 무기 발광 소자(120)가 직접 연결되는 경우에는, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되더라도, 제 1 스위칭 트랜지스터(T17)에서 누설된 구동 전류가 일정 시간 무기 발광 소자(120)를 흐르게 되어 정확한 블랙 계조를 구현할 수 없게 된다. As a result, when the first switching transistor T17 and the inorganic light emitting device 120 are directly connected without the second switching transistor T18 , even if the PWM data voltage corresponding to the black gradation is set at the node A, the first switching transistor At T17, the leaked driving current flows through the inorganic light emitting device 120 for a predetermined period of time, so that an accurate black gradation cannot be realized.

이러한 문제점을 해결하기 위해, 본 개시의 일 실시 예에 따르면, 제 1 스위칭 트랜지스터(T17)와 무기 발광 소자(120) 사이에 제 2 스위칭 트랜지스터(T18)를 배치할 수 있다. 또한, 구동부(500)는 Emi_PWM(n) 신호에 로우 전압이 인가되는 시점부터 일정 시간이 경과한 후에 제 2 스위칭 트랜지스터(T18)가 온되도록 Emi_PAM(n) 신호를 인가할 수 있다. 여기서, 일정 시간은, C 노드의 전압이 Vset 전압으로부터 제 1 스위칭 트랜지스터(T17)를 오프시킬 수 있는 전압까지 충전되는 시간 이상의 시간일 수 있다. To solve this problem, according to an embodiment of the present disclosure, the second switching transistor T18 may be disposed between the first switching transistor T17 and the inorganic light emitting device 120 . Also, the driving unit 500 may apply the Emi_PAM(n) signal so that the second switching transistor T18 is turned on after a predetermined time has elapsed from the time when the low voltage is applied to the Emi_PWM(n) signal. Here, the predetermined time may be a time equal to or longer than the time during which the voltage of the C node is charged from the Vset voltage to a voltage capable of turning off the first switching transistor T17.

이 경우, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되었음에도 제 1 스위칭 트랜지스터(T17)가 즉시 오프되지 않아 발생하는 누설 전류가, 제 2 스위칭 트랜지스터(T18)에 의해 차단할 수 있다. 이에 따라, 정확한 블랙 계조가 구현될 수 있다. In this case, even though the PWM data voltage corresponding to the black gray level is set at the node A, the leakage current generated because the first switching transistor T17 is not immediately turned off may be blocked by the second switching transistor T18 . Accordingly, an accurate black gradation may be realized.

한편, 도 7b를 참조하면, SP(n) 신호 라인을 통해 로우 전압이 인가될 때, 트랜지스터(T1)이 온되어 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 인가되는 것을 볼 수 있다. 이와 같은 동작을 통해 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 최소화될 수 있다. Meanwhile, referring to FIG. 7B , it can be seen that when a low voltage is applied through the SP(n) signal line, the transistor T1 is turned on and the high voltage SW_VGH of the sweep signal is applied to the X node. Through such an operation, luminance non-uniformity and horizontal crosstalk that may be caused by the sweep rod may be minimized.

구체적으로, 도 8a 및 도 8b는 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면이다. Specifically, FIGS. 8A and 8B are diagrams for explaining luminance non-uniformity and horizontal crosstalk that may occur due to a sweep rod.

전술한 바와 같이, 본 개시의 다양한 실시 예들에서는, 디스플레이 패널(100)의 로우 라인 순으로 발광 구간이 순차적으로 진행된다. 따라서, 글로벌 신호를 통해 에미션 신호를 인가할 수 없으며, 각 로우 라인에 대응되는 에미션 신호를 제공하기 위한 에미션 드라이버 회로가 로우 라인 마다 필요하게 된다. As described above, in various embodiments of the present disclosure, the light emitting sections sequentially proceed in the order of the row lines of the display panel 100 . Accordingly, the emission signal cannot be applied through the global signal, and an emission driver circuit for providing an emission signal corresponding to each row line is required for each row line.

특히, 디스플레이 패널(100)의 PWM 구동을 위한 스윕 신호 Sweep(n) 역시, 로우 라인들에 각각 대응되는 에미션 드라이버 회로들을 통해 로우 라인 순으로 디스플레이 패널(100)에 순차적으로 제공되게 된다.(이하, 스윕 신호 Sweep(n)을 제공하기 위한 에미션 드라이버 회로를 스윕 드라이버 회로라 한다.) In particular, the sweep signal Sweep(n) for PWM driving of the display panel 100 is also sequentially provided to the display panel 100 in the order of the row lines through the emission driver circuits respectively corresponding to the row lines. ( Hereinafter, the emission driver circuit for providing the sweep signal Sweep(n) is referred to as a sweep driver circuit.)

이 경우, 제 2 구동 트랜지스터(T6)의 게이트 단자, 즉 A 노드에 PWM 데이터 전압이 설정되는 과정에서 A 노드의 전압의 변화가 커패시터(C1)를 통해 커플링되어 Sweep(n) 신호 라인의 전압에 변화가 생기게 된다. In this case, a change in the voltage of the A node is coupled through the capacitor C1 while the PWM data voltage is set at the gate terminal of the second driving transistor T6, ie, the A node, and the voltage of the sweep(n) signal line changes will occur in

이후, Sweep(n) 신호 라인에 생긴 전압의 변화는 복원되게 되는데, 이에 따라 역으로 A 노드에 설정된 전압이 변화하게 된다. 이때, A 노드 전압의 변화량은 후술할 바와 같이 스윕 로드에 따라 달라지게 되는 바, 이는 휘도 불균일과 수평 크로스토크 발생의 원인이 된다. Thereafter, the change in the voltage generated in the sweep(n) signal line is restored, and accordingly, the voltage set at the node A changes conversely. In this case, the amount of change of the node A voltage varies depending on the sweep load as will be described later, which causes luminance non-uniformity and horizontal crosstalk.

구체적으로, 도 8a는 하나의 로우 라인에 대응되는 스윕 드라이버 회로(505)가 배선을 통해 하나의 서브 픽셀 회로(110)와 연결된 구성을 도시하고 있다. 이때, 도 8a는 도 7b의 서브 픽셀 회로(110)에서 트랜지스터(T1)이 없는 경우를 도시하고 있다. Specifically, FIG. 8A illustrates a configuration in which a sweep driver circuit 505 corresponding to one row line is connected to one sub-pixel circuit 110 through a wiring. In this case, FIG. 8A illustrates a case in which the transistor T1 is not present in the sub-pixel circuit 110 of FIG. 7B .

도 8a에 도시된 바와 같이, 스윕 신호 Sweep(n)는 스윕 드라이버 회로(505)를 통해 서브 픽셀 회로(110)에 전달된다. 이때, 스윕 드라이버 회로(505)와 서브 픽셀 회로(110) 사이에는 스윕 배선 저항 즉, RC 로드가 존재하며, 그 크기는 스윕 드라이버 회로(505)에 가까울수록 작아지며, 스윕 드라이버 회로(505)로부터 멀어질수록 커지게 된다. As shown in FIG. 8A , the sweep signal Sweep(n) is transmitted to the sub-pixel circuit 110 through the sweep driver circuit 505 . At this time, a sweep wiring resistance, that is, an RC load, exists between the sweep driver circuit 505 and the sub-pixel circuit 110 , and the size of the RC load decreases as it approaches the sweep driver circuit 505 , and is The farther away it is, the bigger it gets.

도 8b는 도 8a에 도시된 각종 신호들의 파형을 도시하고 있다. 또한, 도 8b에 도시된 far는 스윕 드라이버 회로(505)로부터 상대적으로 먼 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를, near는 스윕 드라이버 회로(505)로부터 상대적으로 가까운 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를 각각 나타낸다. FIG. 8B shows waveforms of various signals shown in FIG. 8A. Also, in FIG. 8B , far denotes a voltage change at the A node and the X node of the sub-pixel circuit 110 disposed relatively far from the sweep driver circuit 505 , and near denotes a change in voltage of the sweep driver circuit 505 relatively far away. The voltage changes of the A node and the X node of the sub-pixel circuit 110 disposed close to each other are shown.

데이터 설정 구간에서 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, 데이터 드라이버로부터 인가되는 PWM 데이터 전압이, Vsig 배선, 트랜지스터(T3), 제 2 구동 트랜지스터(T6) 및 트랜지스터(T4)를 통해 A 노드에 인가되게 된다. 이때, PWM 데이터 전압은 디먹스 회로에 의해 선택된 R, G, B 중 어느 하나의 서브 픽셀에 대응되는 PWM 데이터 전압이다. When the low-level scan signal SP(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage applied from the data driver is the Vsig wiring, the transistor T3, the second driving transistor T6 and It is applied to the node A through the transistor T4. In this case, the PWM data voltage is a PWM data voltage corresponding to any one of R, G, and B sub-pixels selected by the demux circuit.

이 과정에서, 도 8b에 도시된 바와 같이, A 노드의 전압이 변화함에 따라 그 변화가 커패시터(C1)을 통해 X 노드에 커플링되어 X 노드의 전압 즉, Sweep(n) 신호 라인의 전압에 변화가 생기게 된다. In this process, as shown in FIG. 8B, as the voltage of the A node changes, the change is coupled to the X node through the capacitor C1 to the X node voltage, that is, the voltage of the Sweep(n) signal line. change will occur

이후, 스윕 드라이버 회로(505)의 동작에 의해 Sweep(n) 신호 라인의 전압(X 노드의 전압)은 다시 원래의 전압 레벨로 복원되는데, 이 과정에서 발생하는 X 노드의 전압 변화는 커패시터(C1)을 통해 커플링되어 역으로 A 노드의 전압 변화를 가져오게 된다. Thereafter, the voltage of the Sweep(n) signal line (the voltage of the X node) is restored to the original voltage level by the operation of the sweep driver circuit 505, and the voltage change at the X node that occurs in this process is the capacitor C1 ), and inversely brings about a change in the voltage of node A.

특히, 스윕 로드에 의한 영향으로, X 노드가 스윕 드라이버 회로(505)로부터 먼 곳에 존재하는 서브 픽셀 회로(110)일수록 A 노드의 전압에 변화가 커짐을 알 수 있다.(far vs. near 참고)In particular, it can be seen that the change in the voltage of the A node increases as the X node is further away from the sweep driver circuit 505 due to the sweep load.

따라서, 동일한 PWM 데이터 전압이 인가되더라도, 스윕 로드에 따라 상이하 전압이 서브 픽셀 회로(110)에 설정되게 되며, 이는 휘도 불균일의 원인이 된다. 또한, 이러한 스윕 로드에 따른 휘도 불균일 문제는, 디스플레이 패널(100) 전체 관점에서 보면 수평 크로스토크의 발생 원인이 된다. Therefore, even when the same PWM data voltage is applied, different voltages are set in the sub-pixel circuit 110 according to the sweep load, which causes luminance non-uniformity. In addition, the luminance non-uniformity problem according to the sweep load causes horizontal crosstalk when viewed from the overall viewpoint of the display panel 100 .

위와 같은 휘도 불균일 및 수평 크로스토크 문제는, PWM 데이터 전압이 A 노드에 인가될 때 X 노드의 전압이 함께 변화하기 때문에 초래되므로, 데이터 설정 구간 동안 PWM 데이터 전압이 A 노드에 인가되더라도 X 노드의 전압이 변화하지 않도록 함으로써 해결될 수 있다. The above luminance non-uniformity and horizontal crosstalk problems are caused because the voltage of the X node changes together when the PWM data voltage is applied to the A node. This can be solved by not changing it.

본 개시의 일 실시 예에 따르면, PWM 데이터 전압이 A 노드에 설정되는 동안, X 노드에는 도 8c에 도시된 바와 같은 스윕 신호의 하이 전압(SW_VGH)이 인가될 수 있다. 이때, 스윕 신호의 하이 전압(SW_VGH)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다. According to an embodiment of the present disclosure, while the PWM data voltage is set to the A node, the high voltage SW_VGH of the sweep signal as shown in FIG. 8C may be applied to the X node. In this case, the high voltage SW_VGH of the sweep signal may be a global signal that is equally applied from the power IC to all sub-pixel circuits 110 of the display panel 100 .

보다 구체적으로, 도 7b를 참조하면, PWM 회로(112)는 소스 단자가 SW_VGH 신호 라인과 연결되고, 게이트 단자가 SP(n) 신호 라인과 연결되며, 드레인 단자가 X 노드에 연결되는 트랜지스터(T1)을 포함한다. 이때, 트랜지스터(T1)의 소스 단자는 파워 IC로부터 스윕 신호의 하이 전압(SW_VGH)이 인가되는 배선과 직접 연결될 수 있다. More specifically, referring to FIG. 7B , the PWM circuit 112 has a transistor T1 having a source terminal connected to the SW_VGH signal line, a gate terminal connected to the SP(n) signal line, and a drain terminal connected to the X node. ) is included. In this case, the source terminal of the transistor T1 may be directly connected to a wiring to which the high voltage SW_VGH of the sweep signal from the power IC is applied.

따라서, SP(n) 신호 라인을 통해 로우 전압이 인가되어 PWM 데이터 전압이 A 노드에 설정되는 동안, 온된 트랜지스터(T1)를 통해 인가되는 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 강제적으로 인가되게 되며, X 노드의 전압은 A 노드의 전압 변화와 무관하게 스윕 신호의 하이 전압(SW_VGH)으로 유지될 수 있다. Accordingly, while the low voltage is applied through the SP(n) signal line and the PWM data voltage is set to the A node, the high voltage SW_VGH of the sweep signal applied through the turned-on transistor T1 is forcibly applied to the X node. In this case, the voltage of the X node may be maintained as the high voltage SW_VGH of the sweep signal regardless of the voltage change of the A node.

이에 따라, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 방지 내지 최소화될 수 있다. Accordingly, luminance non-uniformity and horizontal crosstalk that may be caused by the sweep rod may be prevented or minimized.

한편, 전술한 휘도 불균일 및 수평 크로스토크 문제를 해결하기 위한 다른 실시 예로, 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 방법을 생각해 볼 수 있다. 도 9a 및 도 9b는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 실시 예를 설명하기 위한 도면이다. Meanwhile, as another embodiment for solving the aforementioned problems of luminance non-uniformity and horizontal crosstalk, a method of connecting the low voltage (SW_VGL) input of the sweep signal to the X node may be considered. 9A and 9B are diagrams for explaining an embodiment of connecting a low voltage (SW_VGL) input of a sweep signal to an X node.

도 9a에 도시된 바와 같이, X 노드에는 스윕 신호의 로우 전압(SW_VGL)이 인가될 수 있다. 이때, 스윕 신호의 로우 전압(SW_VGL)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다. As shown in FIG. 9A , the low voltage SW_VGL of the sweep signal may be applied to the X node. In this case, the low voltage SW_VGL of the sweep signal may be a global signal that is equally applied from the power IC to all sub-pixel circuits 110 of the display panel 100 .

구체적으로, X 노드는, 스윕 신호의 로우 전압(SW_VGL)이 인가되는 배선을 통해 파워 IC와 직접 연결될 수 있다. 따라서, PWM 데이터 전압의 인가에 의해 A 노드의 전압이 변화하더라도, X 노드의 전압은 커패시터(C1)을 통한 커플링에 영향을 받지 않고 스윕 신호의 로우 전압(SW_VGL)으로 유지될 수 있다. Specifically, the X node may be directly connected to the power IC through a wire to which the low voltage SW_VGL of the sweep signal is applied. Accordingly, even if the voltage of the A node is changed by the application of the PWM data voltage, the voltage of the X node may be maintained as the low voltage SW_VGL of the sweep signal without being affected by the coupling through the capacitor C1.

한편, 도 9a에 도시된 바에 따르면, PWM 구동을 위한 스윕 신호 Sweep(n)는 제 2 구동 트랜지스터의 소스 단자에 인가될 수 있다. 이때, 스윕 신호 Sweep(n)는, 도 9b에 도시된 바와 같이 로우 전압에서 하이 전압으로 선형적으로 증가하는 형태의 전압 신호일 수 있다. Meanwhile, as shown in FIG. 9A , the sweep signal Sweep(n) for PWM driving may be applied to the source terminal of the second driving transistor. In this case, the sweep signal Sweep(n) may be a voltage signal in the form of linearly increasing from a low voltage to a high voltage as shown in FIG. 9B .

전술한 바와 같이, PWM 회로는 제 2 구동 트랜지스터의 온/오프 동작을 통해 제 1 스위칭 트랜지스터의 온/오프 동작을 제어함으로써, 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어하며, 이는 도 9a의 실시 예에서도 마찬가지이다. As described above, the PWM circuit controls the on/off operation of the first switching transistor through the on/off operation of the second driving transistor, thereby controlling the time during which the driving current flows through the inorganic light emitting device 120, which is shown in FIG. The same applies to the embodiment of 9a.

구체적으로, A 노드에 PWM 데이터 전압이 설정된 상태에서, 스윕 신호 Sweep(n)에 따라 제 2 구동 트랜지스터의 소스 단자의 전압이 증가하면, 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이는 감소하게 된다. Specifically, when the voltage at the source terminal of the second driving transistor increases according to the sweep signal Sweep(n) in a state where the PWM data voltage is set at node A, the voltage difference between the gate terminal and the source terminal of the second driving transistor is will decrease

감소하던 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이가, 제 2 구동 트랜지스터의 문턱 전압에 도달하면, 제 2 구동 트랜지스터는 온되게 되며, 제 1 스위칭 트랜지스터는 오프되게 된다. When the reduced voltage difference between the gate terminal and the source terminal of the second driving transistor reaches the threshold voltage of the second driving transistor, the second driving transistor is turned on and the first switching transistor is turned off.

이러한 PWM 구동 메커니즘은 전술한 실시 예(스윕 신호가 X 노드로 인가되는 실시 예)와 동일한 것을 알 수 있다. It can be seen that such a PWM driving mechanism is the same as the above-described embodiment (an embodiment in which a sweep signal is applied to the X node).

이상에서 설명한 실시 예에 따르면, 전술한 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제가 해결될 수 있음을 알 수 있다. 이때, 스윕 신호가 제 2 구동 트랜지스터의 소스 단자에 인가되더라도 디스플레이 패널(100)의 PWM 구동에 아무런 문제가 없음을 알 수 있다. According to the embodiment described above, it can be seen that the above-described problems of luminance non-uniformity and horizontal crosstalk caused by the sweep rod can be solved. At this time, even if the sweep signal is applied to the source terminal of the second driving transistor, it can be seen that there is no problem in PWM driving of the display panel 100 .

도 10a는 도 9a 및 9b를 통해 전술한 실시 예가 적용된 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 상세 회로도이고, 도 10b는 도 10a의 서브 픽셀 회로를 포함하는 디스플레이 패널(100)을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 10A is a detailed circuit diagram of the sub-pixel circuit 110 according to an embodiment of the present disclosure to which the embodiment described above with reference to FIGS. 9A and 9B is applied, and FIG. 10B is a display panel 100 including the sub-pixel circuit of FIG. 10A . It is a timing diagram of various signals for driving in one image frame period.

도 10a 및 10b에 도시된 실시 예는, 도 7a 내지 7d를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략하고, 차이점을 위주로 설명한다. The embodiment shown in FIGS. 10A and 10B has a configuration and an operating principle similar to those described above with reference to FIGS. 7A to 7D , and thus overlapping descriptions will be omitted, and differences will be mainly described.

도 10a의 서브 픽셀 회로(110)에서는, X 노드에 SW_VGL 신호 라인이 직접 연결된다. 따라서, 도 7b의 서브 픽셀 회로와 달리, 데이터 설정 구간 동안 SW_VGH 신호를 X 노드에 인가하기 위한 트랜지스터(T1)이 필요없다. 도 10a를 참조하면, 도 7b의 트랜지스터(T1)에 대응되는 위치에 트랜지스터가 존재하지 않는 것을 확인할 수 있다. 이에 따라, 도 10a 및 도 7b의 트랜지스터들의 참조 번호를 비교해 보면, 같은 위치의 트랜지스터에 대한 참조 번호가 도 10a가 도 7b보다 하나씩 앞서도록 표기된 것을 확인할 수 있다. In the sub-pixel circuit 110 of FIG. 10A , the SW_VGL signal line is directly connected to the X node. Accordingly, unlike the sub-pixel circuit of FIG. 7B , the transistor T1 for applying the SW_VGH signal to the X node during the data setting period is not required. Referring to FIG. 10A , it can be seen that the transistor does not exist at a position corresponding to the transistor T1 of FIG. 7B . Accordingly, when the reference numbers of the transistors of FIGS. 10A and 7B are compared, it can be seen that the reference numbers for the transistors in the same position are indicated so that FIG. 10A precedes FIG. 7B by one.

한편, 도 7b의 서브 픽셀 회로(110)에서는 발광 구간에 로우 레벨의 Emi_PWM(n) 신호가 인가되면 온된 트랜지스터(T5)를 통해 제 2 구동 전압(VDD_PWM)이 제 2 구동 트랜지스터(T6)의 소스 단자에 인가되며 스윕 신호 Sweep(n)가 X 노드로 인가되지만, 도 10a의 서브 픽셀 회로(110)에서는 발광 구간에 로우 레벨의 Emi_PWM(n) 신호가 인가되면 온된 트랜지스터(T4)를 통해 스윕 신호 Sweep(n)(구체적으로는, 로우 전압에서 하이 전압까지 선형 변화하는 스윕 전압)이 제 2 구동 트랜지스터(T5)의 소스 단자로 인가되는 것을 볼 수 있다. Meanwhile, in the sub-pixel circuit 110 of FIG. 7B , when the low-level Emi_PWM(n) signal is applied during the emission period, the second driving voltage VDD_PWM is applied to the source of the second driving transistor T6 through the turned-on transistor T5. Although applied to the terminal and the sweep signal Sweep(n) is applied to the X node, in the sub-pixel circuit 110 of FIG. 10A , when the low-level Emi_PWM(n) signal is applied during the emission period, the sweep signal is transmitted through the turned-on transistor T4. It can be seen that Sweep(n) (specifically, a sweep voltage that linearly changes from a low voltage to a high voltage) is applied to the source terminal of the second driving transistor T5 .

이때, 도 7b의 서브 픽셀 회로(110)에 인가되는 스윕 신호 Sweep(n)는 도 7d에 도시된 바와 같이 선형 감소하는 형태이고, 도 10a의 서브 픽셀 회로(110)에 인가되는 스윕 신호 Sweep(n)는 도 10b에 도시된 바와 같이 선형 증가하는 형태로서 서로 차이가 있는 것을 확인할 수 있다. At this time, the sweep signal Sweep(n) applied to the sub-pixel circuit 110 of FIG. 7B is linearly decreasing as shown in FIG. 7D, and the sweep signal Sweep(n) applied to the sub-pixel circuit 110 of FIG. 10A is n) is a linearly increasing form as shown in FIG. 10B , and it can be seen that there is a difference from each other.

도 10a의 실시 예에서 스윕 신호에 따른 PWM 회로(112)의 동작을 예를 들어 자세히 설명하면 다음과 같다. The operation of the PWM circuit 112 according to the sweep signal in the embodiment of FIG. 10A will be described in detail as an example.

예를 들어, +13[V]의 전압(구체적으로, PWM 데이터 전압(+14[V]) + 제 2 구동 트랜지스터(T5)의 문턱 전압(-1[V]))이 데이터 설정 구간 동안 A 노드에 설정된 상태에서, 스윕 신호(예를 들어, +10[V]에서 +15[V]까지 선형적으로 증가하는 전압)가 제 2 구동 트랜지스터(T5)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T5)의 게이트 단자 및 소스 단자 사이의 전압 차이는 +3[V]에서 -2[V]까지 감소하게 된다. For example, the voltage of +13 [V] (specifically, the PWM data voltage (+14 [V]) + the threshold voltage (-1 [V]) of the second driving transistor T5) is A during the data setting period. In the state set in the node, when a sweep signal (eg, a voltage that increases linearly from +10 [V] to +15 [V]) is applied to the source terminal of the second driving transistor T5, the second driving The voltage difference between the gate terminal and the source terminal of the transistor T5 decreases from +3 [V] to -2 [V].

이때, +3[V]에서부터 감소하던 제 2 구동 트랜지스터(T5)의 게이트 단자 및 소스 단자 사이의 전압 차이가 제 2 구동 트랜지스터(T5)의 문턱 전압(-1[V])에 도달하면 제 2 구동 트랜지스터(T5)는 온되며, 제 2 구동 트랜지스터(T5)가 온된 때의 스윕 전압인 +14[V]가 제 1 스위칭 트랜지스터(T16)로 인가되어 제 1 스위칭 트랜지스터(T16)는 오프되게 된다. At this time, when the voltage difference between the gate terminal and the source terminal of the second driving transistor T5, which has decreased from +3 [V], reaches the threshold voltage of the second driving transistor T5 (-1 [V]), the second The driving transistor T5 is turned on, and +14 [V], which is the sweep voltage when the second driving transistor T5 is turned on, is applied to the first switching transistor T16 so that the first switching transistor T16 is turned off. .

이러한 도 10a의 PWM 회로(112)의 동작 메카니즘은, 스윕 신호가 입력되는 단자에만 차이가 있을 뿐 도 7a 내지 도 7d에서 설명한 PWM 회로(112)의 동작 메커니즘과 동일한 것을 알 수 있다. It can be seen that the operation mechanism of the PWM circuit 112 of FIG. 10A is the same as the operation mechanism of the PWM circuit 112 described with reference to FIGS. 7A to 7D except that there is a difference only in the terminal to which the sweep signal is input.

한편, 도 10a 및 10b의 서브 픽셀 회로(110) 및 그 구동에 관한 나머지 내용들은, 도 7a 내지 도 7d에서 전술한 내용과 중복되므로, 이하 설명을 생략한다. Meanwhile, since the sub-pixel circuit 110 of FIGS. 10A and 10B and the remaining contents related to its driving overlap with those described in FIGS. 7A to 7D , a description thereof will be omitted.

이하에서는, 도 11 내지 도 31b를 참조하여 구동 트랜지스터의 전기적 특성 편차에 대해 외부 보상 방식을 적용한 디스플레이 장치에 관한 다양한 실시 예들을 설명한다. 전술한 내부 보상 방식과 관련된 실시 예들에 대한 설명들 중 외부 보상 방식에 관한 실시 예들과 모순되지 않는 내용은, 후술할 외부 보상 방식과 관련된 실시 예들에 그대로 적용될 수 있다. Hereinafter, various embodiments of a display device to which an external compensation method is applied to a deviation in electrical characteristics of a driving transistor will be described with reference to FIGS. 11 to 31B . Contents that do not contradict the embodiments related to the external compensation scheme among the descriptions of the embodiments related to the internal compensation scheme described above may be directly applied to embodiments related to the external compensation scheme to be described later.

도 11은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도이다. 도 11에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300) 및 구동부(500)를 포함한다. 11 is a block diagram illustrating a configuration of a display device according to an embodiment of the present disclosure. 11 , the display apparatus 1000 includes a display panel 100 , a sensing unit 200 , a correction unit 300 , and a driving unit 500 .

구동부(500)는 디스플레이 패널(100)을 구동한다. 구체적으로, 구동부(500)는 각종 제어 신호, 데이터 신호, 구동 전압 신호 등을 디스플레이 패널(100)로 제공하여 디스플레이 패널(100)을 구동할 수 있다. The driving unit 500 drives the display panel 100 . Specifically, the driver 500 may drive the display panel 100 by providing various control signals, data signals, driving voltage signals, and the like to the display panel 100 .

전술한 바와 같이, 본 개시의 일 실시 예에 따르면 디스플레이 패널(100)은 로우 라인 순으로 구동될 수 있다. 이를 위해 구동부(500)는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위한 게이트 드라이버를 포함할 수 있다. As described above, according to an embodiment of the present disclosure, the display panel 100 may be driven in the order of row lines. To this end, the driver 500 may include a gate driver for driving the pixels on the pixel array in a row line unit.

또한, 구동부(500)는 픽셀 어레이상의 각 픽셀(또는 각 서브 픽셀)에 영상 데이터 전압(구체적으로, 정전류원 데이터 전압 및 PWM 데이터 전압) 및 후술할 특정 전압을 제공하기 위한 데이터 드라이버를 포함할 수 있다. In addition, the driver 500 may include a data driver for providing an image data voltage (specifically, a constant current source data voltage and a PWM data voltage) and a specific voltage to be described later to each pixel (or each sub-pixel) on the pixel array. there is.

이때, 외부 보상 방식에서는 정전류원 데이터 전압이 파워 IC로부터 제공되는 것이 아니라 데이터 드라이버로부터 제공된다는 점에서 전술한 내부 보상 방식과 차이가 있다. In this case, the external compensation method is different from the above-described internal compensation method in that the constant current source data voltage is provided from the data driver rather than the power IC.

한편, 구동부(500)는 픽셀(10)을 구성하는 복수의 서브 픽셀(20-1 내지 20-3)을 각각 선택하기 위한 디먹스(DeMUX) 회로를 포함할 수 있다. Meanwhile, the driver 500 may include a DeMUX circuit for selecting each of the plurality of sub-pixels 20 - 1 to 20 - 3 constituting the pixel 10 .

또한, 구동부(500)는, 각종 DC 전압(예를 들어, 제 1 구동 전압(VDD_PAM), 제 2 구동 전압(VDD_PWM), 그라운드 전압(VSS), Vset 전압 등)을, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로로 제공하기 위한 파워 IC(또는 구동 전압 제공 회로)를 포함할 수 있다. In addition, the driving unit 500 applies various DC voltages (eg, the first driving voltage VDD_PAM, the second driving voltage VDD_PWM, the ground voltage VSS, the Vset voltage, etc.) to the display panel 100 . A power IC (or a driving voltage providing circuit) for providing to each included sub-pixel circuit may be included.

또한, 구동부(500)는 게이트 드라이버나 데이터 드라이버를 구동하기 위한 각종 클럭 신호를 제공하는 클럭 신호 제공 회로를 포함할 수 있으며, 스윕 신호(또는 스윕 전압)을 제공하기 위한 스윕 신호 제공 회로(또는 스윕 드라이버)를 포함할 수 있다. Also, the driving unit 500 may include a clock signal providing circuit that provides various clock signals for driving the gate driver or data driver, and a sweep signal providing circuit (or sweeping voltage) for providing a sweep signal (or sweep voltage). driver) may be included.

한편, 상술한 구동부(500)의 각종 드라이버나 회로들의, 배치 및 TFT 층에 형성된 서브 픽셀 회로와의 연결과 관련된 다양한 실시 예들은, 도 4의 구동부(500)에 관한 설명에서 전술한 바와 같으므로, 중복 설명은 생략한다. Meanwhile, various embodiments related to the arrangement and connection of the various drivers or circuits of the driving unit 500 and the connection to the sub-pixel circuit formed in the TFT layer are the same as described above in the description of the driving unit 500 of FIG. 4 . , duplicate descriptions are omitted.

특히, 구동부(500)는 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동할 수 있다. 프로그레시브 구동 방식에 관한 구체적인 설명은 도 5에서 전술한 바와 같으므로, 중복 설명은 생략한다. In particular, the driving unit 500 may drive the display panel 100 in a progressive driving manner. Since a detailed description of the progressive driving method is the same as that described above with reference to FIG. 5 , a redundant description thereof will be omitted.

이때, 외부 보상 방식의 실시 예들에서, 구동부(500)는, 데이터 설정 구간(61) 동안, 디스플레이 패널(100)의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정할 수 있다. In this case, in embodiments of the external compensation method, during the data setting period 61 , the driver 500 may set the image data voltages in the sub-pixel circuits of the display panel 100 in a row-line order.

이를 위해, 구동부(500)는, 데이터 설정 구간(61) 동안, 영상 데이터 전압(정전류원 데이터 전압 및 PWM 데이터 전압)을 인가하고, 인가되는 영상 데이터 전압을 설정하기 위한 제어 신호(이하, 스캔 신호라 한다. 예를 들어, 후술할 SP(n), SPWM(n), SCCG(n)를 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 로우 라인 순으로 인가할 수 있다. To this end, the driving unit 500 applies an image data voltage (a constant current source data voltage and a PWM data voltage) during the data setting period 61 , and a control signal (hereinafter, a scan signal) for setting the applied image data voltage. For example, SP(n), SPWM(n), and SCCG(n), which will be described later) may be applied to the sub-pixel circuits of each row line in order of the row line.

또한, 구동부(500)는, 발광 구간(62-1 내지 62-7) 동안, 스윕 신호 및 설정된 영상 데이터 전압에 기초하여 픽셀 어레이의 픽셀들이 로우 라인 순으로 발광하도록 서브 픽셀 회로들을 구동할 수 있다. Also, the driver 500 may drive the sub-pixel circuits so that the pixels of the pixel array emit light in a row-line order based on the sweep signal and the set image data voltage during the light-emitting periods 62-1 to 62-7. .

이를 위해, 구동부(500)는, 복수의 발광 구간(62-1 내지 62-7) 동안, 구동 전류 제공 동작을 제어하기 위한 제어 신호(이하, 에미션 신호라 한다. 후술할 SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n)를 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 로우 라인 순으로 인가할 수 있다. To this end, the driving unit 500 includes a control signal (hereinafter, referred to as an emission signal) for controlling the driving current providing operation during the plurality of light emitting sections 62-1 to 62-7. SET(n), which will be described later, Emi_PWM(n), Emi_PAM(n), and Sweep(n)) may be applied to the sub-pixel circuits of each row line in order of the row line.

한편, 후술할 바와 같이, 외부 보상 방식의 실시 예들에서는, 특정 전압에 기초하여 구동 트랜지스터를 흐르는 전류가 센싱부(200)에 의해 감지되어야 한다. 이를 위해, 구동부(500)는, 구동 트랜지스터를 흐르는 전류를 센싱하기 위한 제어 신호(이하, 센스 신호라 한다. 후술할 PWM_Sen(n), CCG_Sen(n))를 영상 프레임 당 적어도 하나의 로우 라인의 서브 픽셀 회로들에 인가할 수 있다. 이에 관한 보다 자세한 내용은 후술한다. Meanwhile, as will be described later, in embodiments of the external compensation method, the current flowing through the driving transistor should be sensed by the sensing unit 200 based on a specific voltage. To this end, the driver 500 transmits a control signal (hereinafter, referred to as a sense signal) for sensing the current flowing through the driving transistor. PWM_Sen(n), CCG_Sen(n), which will be described later, of at least one row line per image frame. It can be applied to sub-pixel circuits. More details on this will be described later.

디스플레이 패널(100)은 도 2에서 전술한 바와 같은 픽셀 어레이를 포함하며, 인가되는 영상 데이터 전압에 대응되는 영상을 디스플레이할 수 있다. The display panel 100 includes the pixel array as described above with reference to FIG. 2 , and may display an image corresponding to an applied image data voltage.

디스플레이 패널(100)에 포함된 각 서브 픽셀 회로는, 인가되는 영상 데이터 전압에 기초하여, 크기(magnitude)와 구동 시간(또는 펄스 폭)이 제어된 구동 전류를, 대응되는 무기 발광 소자로 제공할 수 있다. Each sub-pixel circuit included in the display panel 100 provides a driving current whose magnitude and driving time (or pulse width) are controlled based on the image data voltage applied to the corresponding inorganic light emitting device. can

픽셀 어레이를 구성하는 무기 발광 소자들은, 대응되는 서브 픽셀 회로로부터 제공되는 구동 전류에 따라 발광하며, 이에 따라 디스플레이 패널(100)에 영상이 디스플레이될 수 있다. The inorganic light emitting devices constituting the pixel array emit light according to a driving current provided from a corresponding sub-pixel circuit, and thus an image may be displayed on the display panel 100 .

한편, 외부 보상 방식은, 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱 결과를 바탕으로 영상 데이터 전압을 보정함으로써, 서브 픽셀 회로들 간에 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하는 방식이다. Meanwhile, the external compensation method compensates for deviations in threshold voltage (Vth) and mobility (μ) of driving transistors between sub-pixel circuits by sensing a current flowing through the driving transistor and correcting the image data voltage based on the sensing result. way to do it

이러한 외부 보상 동작을 위해, 도 11의 디스플레이 장치(1000)는, 도 4의 디스플레이 장치(1000)와 비교할 때, 센싱부(200) 및 보정부(300)를 더 포함한다. For this external compensation operation, the display apparatus 1000 of FIG. 11 further includes a sensing unit 200 and a correction unit 300 when compared to the display apparatus 1000 of FIG. 4 .

센싱부(200)는 서브 픽셀 회로에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력하기 위한 구성이다. The sensing unit 200 is configured to sense a current flowing through a driving transistor included in the sub-pixel circuit and output sensing data corresponding to the sensed current.

센싱부(200)는, 특정 전압에 기초한 전류가 구동 트랜지스터를 흐르면, 구동 트랜지스터를 흐르는 전류를 감지하여 센싱 데이터로 변환하고, 변환된 센싱 데이터를 보정부(300)로 출력할 수 있다. When a current based on a specific voltage flows through the driving transistor, the sensing unit 200 may sense the current flowing through the driving transistor, convert it into sensing data, and output the converted sensing data to the correction unit 300 .

여기서, 특정 전압은, 구동 트랜지스터를 흐르는 전류를 감지하기 위해 영상 데이터 전압과는 별도로 서브 픽셀 회로에 인가되는 전압으로, 후술할 바와 같이, 정전류원 회로의 구동 트랜지스터를 흐르는 전류를 감지하기 위한 제 1 특정 전압, 및 PWM 회로의 구동 트랜지스터를 흐르는 전류를 감지하기 위한 제 2 특정 전압을 포함할 수 있다. Here, the specific voltage is a voltage applied to the sub-pixel circuit separately from the image data voltage in order to sense the current flowing through the driving transistor, and as will be described later, a first for sensing the current flowing through the driving transistor of the constant current source circuit. The specific voltage and the second specific voltage for sensing the current flowing through the driving transistor of the PWM circuit may be included.

보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 서브 픽셀 회로로 인가될 영상 데이터 전압을 보정하기 위한 구성이다. The correction unit 300 is configured to correct the image data voltage to be applied to the sub-pixel circuit based on the sensed data output from the sensing unit 200 .

보정부(300)는 전압별 기준 데이터 및 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 영상 데이터를 보정하기 위한 보상값을 획득하고, 획득된 보상값에 기초하여 영상 데이터를 보정함으로써, 영상 데이터 전압을 보정할 수 있다. The compensating unit 300 obtains a compensation value for correcting the image data based on the voltage-specific reference data and the sensing data output from the sensing unit 200, and corrects the image data based on the obtained compensation value. The data voltage can be corrected.

여기서, 전압별 기준 데이터는, 특정 전압이 구동 트랜지스터에 인가될 경우 구동 트랜지스터를 흐르는 기준 전류값에 관한 데이터로, 이론적 또는 실험적으로 미리 산출되어 룩업 테이블 형태로 기저장된 것일 수 있으나, 이에 한정되는 것은 아니다. Here, the reference data for each voltage is data regarding a reference current value flowing through the driving transistor when a specific voltage is applied to the driving transistor, and may be theoretically or experimentally calculated in advance and stored in the form of a lookup table, but is limited thereto. not.

전압별 기준 데이터는, 후술할 바와 같이 제 1 특정 전압에 대응되는 제 1 기준 데이터, 및 제 2 특정 전압에 대응되는 제 2 기준 데이터를 포함할 수 있다. The reference data for each voltage may include first reference data corresponding to a first specific voltage and second reference data corresponding to a second specific voltage, as will be described later.

전압별 기준 데이터는, 보정부(300)의 내부 또는 외부의 각종 메모리(미도시)에 기저장될 수 있으며, 보정부(300)는 필요한 경우 메모리(미도시)로부터 전압별 기준 데이터를 로딩하여 이용할 수 있다. The reference data for each voltage may be pre-stored in various memories (not shown) inside or outside the correction unit 300, and the correction unit 300 loads reference data for each voltage from the memory (not shown) if necessary. Available.

보정부(300)가 전압별 기준 데이터 및 센싱 데이터를 이용하여 보상값을 획득하고, 영상 데이터 전압을 보정하는 구체적인 예는 도 12에 관한 설명에서 후술하기로 한다. A specific example in which the compensator 300 obtains a compensation value by using the reference data and sensed data for each voltage and corrects the image data voltage will be described later with reference to FIG. 12 .

구동부(500)(구체적으로는, 데이터 드라이버)는, 이와 같이 보정된 영상 데이터 전압을 디스플레이 패널(100)에 인가함으로써, 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차가 보상될 수 있다. The driver 500 (specifically, the data driver) applies the corrected image data voltage to the display panel 100 so that deviations in threshold voltage Vth and mobility μ of the driving transistors can be compensated. there is.

한편, 내부 보상 방식에 관한 설명에서 전술한 바와 같이, 디스플레이 패널(100)에는 저항 성분이 존재하며, 이로 인한 구동 전압 강하 문제가 외부 보상 방식이 적용된 디스플레이 패널(100) 역시 존재한다. On the other hand, as described above in the description of the internal compensation scheme, a resistance component exists in the display panel 100 , and the driving voltage drop due to this is also present in the display panel 100 to which the external compensation scheme is applied.

이러한 구동 전압 강하 문제를 해결하기 위해, 구동 트랜지스터의 전기적 특성 편차에 대해 외부 보상 방식이 적용된 실시 예들에서는, 데이터 설정 구간과 발광 구간에 이용되는 구동 전압을 달리 하거나(즉, IR 드랍의 내부 보상), 영상 데이터 전압을 보정(즉, IR 드랍의 외부 보상)하게 된다. 이에 관한 자세한 내용은 후술한다. In order to solve the driving voltage drop problem, in embodiments in which an external compensation method is applied to the electrical characteristic deviation of the driving transistor, the driving voltage used in the data setting period and the light emission period is different (ie, internal compensation of IR drop) , the image data voltage is corrected (ie, external compensation of IR drop). Details on this will be described later.

이하에서는, 도 12를 통해 본 개시의 일 실시 예에 따른 디스플레이 장치(1000)의 구성 및 (구동 트랜지스터의 전기적 특성 편차에 대한) 외부 보상 방식에 관해 보다 자세히 설명한다. Hereinafter, the configuration of the display apparatus 1000 according to an embodiment of the present disclosure and an external compensation method (for a deviation in electrical characteristics of a driving transistor) will be described in detail with reference to FIG. 12 .

도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도이다. 도 12를 설명함에 있어 전술한 것과 중복되는 내용은 설명은 생략한다. 12 is a detailed block diagram of a display device according to an embodiment of the present disclosure. In the description of FIG. 12 , descriptions of contents overlapping those described above will be omitted.

도 12에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300), 타이밍 컨트롤러(400, 이하, TCON이라 한다.) 및 구동부(500)를 포함한다. 12 , the display apparatus 1000 includes a display panel 100 , a sensing unit 200 , a correction unit 300 , a timing controller 400 (hereinafter, referred to as TCON), and a driving unit 500 .

TCON(400)은 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 특히, TCON(400)은 디스플레이 장치(1000)를 센싱 구동(sensing driving)할 수 있다. 또한, TCON(400)은 디스플레이 장치(1000)을 디스플레이 구동(display driving)할 수 있다. The TCON 400 controls the overall operation of the display apparatus 1000 . In particular, the TCON 400 may sense driving the display device 1000 . Also, the TCON 400 may display driving the display device 1000 .

여기서, 센싱 구동은 디스플레이 패널(100)에 포함된 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하기 위해 보상값을 업데이트하는 구동이고, 디스플레이 구동은 보상값이 반영된 영상 데이터 전압에 기초하여 디스플레이 패널(100)에 영상을 디스플레이하는 구동이다. Here, sensing driving is driving updating a compensation value to compensate for deviations in threshold voltage (Vth) and mobility (μ) of driving transistors included in the display panel 100 , and driving display is an image data voltage to which the compensation value is reflected. Based on the driving, the image is displayed on the display panel 100 .

디스플레이 구동이 수행될 때, TCON(400)은 입력 영상에 대한 영상 데이터를 구동부(500)로 제공한다. 이때, 구동부(500)로 제공되는 영상 데이터는 보정부(300)에 의해 보정이 이루어진 영상 데이터일 수 있다. When display driving is performed, the TCON 400 provides image data for an input image to the driving unit 500 . In this case, the image data provided to the driving unit 500 may be image data corrected by the correction unit 300 .

보정부(300)는 입력 영상에 대한 영상 데이터를 보상값에 기초하여 보정할 수 있다. 이때, 보상값은 후술할 센싱 구동을 통해 보정부(300)에 의해 획득될 수 있다.The compensator 300 may correct the image data of the input image based on the compensation value. In this case, the compensation value may be acquired by the compensator 300 through sensing driving, which will be described later.

보정부(300)는 도 12에 도시된 바와 같이 TCON(400)에 탑재된 TCON(400)의 일 기능 모듈로 구현될 수 있다. 그러나, 이에 한정되는 것은 아니며, TCON(400)과는 다른 별도의 프로세서에 탑재될 수도 있으며, ASIC(Application Specific Integrated Circuit)이나 FPGA(Field-Programmable Gate Array) 방식으로 별도의 칩으로 구현될 수도 있다. The compensator 300 may be implemented as a function module of the TCON 400 mounted on the TCON 400 as shown in FIG. 12 . However, the present invention is not limited thereto, and may be mounted on a separate processor different from the TCON 400, and may be implemented as a separate chip in an ASIC (Application Specific Integrated Circuit) or FPGA (Field-Programmable Gate Array) method. .

구동부(500)는 TCON(400)에서 제공되는 영상 데이터에 기초하여 영상 데이터 전압을 생성하고, 생성된 영상 데이터 전압을 디스플레이 패널(100)에 제공 또는 인가할 수 있다. 이에 따라, 디스플레이 패널(100)은 구동부(500)에서 제공되는 영상 데이터 전압에 기초하여 영상을 디스플레이할 수 있다. The driver 500 may generate an image data voltage based on image data provided from the TCON 400 , and may provide or apply the generated image data voltage to the display panel 100 . Accordingly, the display panel 100 may display an image based on the image data voltage provided from the driver 500 .

한편, 센싱 구동이 수행될 때, TCON(400)은 서브 픽셀 회로(110)에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하기 위한 특정 전압 데이터를 구동부(500)로 제공할 수 있다. Meanwhile, when sensing driving is performed, the TCON 400 may provide specific voltage data for sensing a current flowing through a driving transistor included in the sub-pixel circuit 110 to the driving unit 500 .

구동부(500)는 특정 전압 데이터에 대응되는 특정 전압을 생성하여 디스플레이 패널(100)로 제공하며, 이에 따라, 디스플레이 패널(100)의 서브 픽셀 회로(110)에 포함된 구동 트랜지스터에는 특정 전압에 기초한 전류가 흐를 수 있다. The driving unit 500 generates a specific voltage corresponding to specific voltage data and provides it to the display panel 100 . Accordingly, the driving transistor included in the sub-pixel circuit 110 of the display panel 100 has a Current can flow.

센싱부(200)는 구동 트랜지스터를 흐르는 전류를 센싱하여 보정부(300)로 센싱 데이터를 출력하고, 보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 영상 데이터를 보정하기 위한 보상값을 획득 내지 업데이트할 수 있다. The sensing unit 200 senses the current flowing through the driving transistor and outputs the sensed data to the correcting unit 300 , and the correcting unit 300 corrects the image data based on the sensed data output from the sensing unit 200 . It is possible to obtain or update a reward value for

이하에서는 도 12에 도시된 각 구성들을 보다 자세히 설명한다. Hereinafter, each configuration shown in FIG. 12 will be described in more detail.

디스플레이 패널(100)은 서브 픽셀을 구성하는 무기 발광 소자(120) 및 무기 발광 소자(120)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)를 포함한다. 도 12에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 서브 픽셀 관련 구성만을 도시하였으나, 서브 픽셀 마다 서브 픽셀 회로(110) 및 무기 발광 소자(120)가 마련될 수 있다.The display panel 100 includes an inorganic light-emitting device 120 constituting a sub-pixel and a sub-pixel circuit 110 for providing a driving current to the inorganic light-emitting device 120 . 12 illustrates only one sub-pixel-related configuration included in the display panel 100 for convenience of explanation, the sub-pixel circuit 110 and the inorganic light emitting device 120 may be provided for each sub-pixel.

무기 발광 소자(120)에 관한 설명은, 도 6에서 전술한 바와 같으므로, 중복 설명은 생략한다. Since the description of the inorganic light emitting device 120 is the same as that described above with reference to FIG. 6 , a redundant description thereof will be omitted.

서브 픽셀 회로(110)는, 디스플레이 구동시, 무기 발광 소자(120)로 구동 전류를 제공한다. 구체적으로, 서브 픽셀 회로(110)는 구동부(500)에서 인가되는 영상 데이터 전압(즉, 정전류원 데이터 전압 및 PWM 데이터 전압)에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(20)로 제공할 수 있다. The sub-pixel circuit 110 provides a driving current to the inorganic light emitting device 120 when the display is driven. Specifically, the sub-pixel circuit 110 generates a driving current whose size and driving time are controlled based on the image data voltage (ie, the constant current source data voltage and the PWM data voltage) applied from the driving unit 500 to the inorganic light emitting device ( 20) can be provided.

즉, 서브 픽셀 회로(110)는 무기 발광 소자(20)를 PAM(Pulse Amplitued Modulation) 및/또는 PWM(Pulse Width Modulation) 구동하여 무기 발광 소자(120)가 발광하는 빛의 휘도를 제어할 수 있다. That is, the sub-pixel circuit 110 may control the luminance of the light emitted from the inorganic light emitting device 120 by driving the inorganic light emitting device 20 by PAM (Pulse Amplified Modulation) and/or PWM (Pulse Width Modulation). .

이를 위해, 서브 픽셀 회로(110)는, 정전류원 데이터 전압에 기초하여 일정한 크기를 갖는 정전류를 무기 발광 소자(120)로 제공하기 위한 정전류원(Constant Current Generator) 회로(111), 및 PWM 데이터 전압에 기초하여 상기 정전류가 무기 발광 소자(20)를 흐르는 시간을 제어하기 위한 PWM 회로(112)를 포함할 수 있다. 여기서, 무기 발광 소자(120)로 제공되는 정전류가 구동 전류가 된다. To this end, the sub-pixel circuit 110 includes a constant current generator circuit 111 for providing a constant current having a constant magnitude to the inorganic light emitting device 120 based on the constant current source data voltage, and a PWM data voltage. A PWM circuit 112 for controlling the time when the constant current flows through the inorganic light emitting device 20 may be included based on the . Here, the constant current provided to the inorganic light emitting device 120 becomes the driving current.

한편, 도면에는 도시하지 않았지만, 정전류원 회로(111) 및 PWM 회로(112)는 각각 구동 트랜지스터를 포함한다. 이하에서는 설명의 편의를 위해, 정전류원 회로(111)에 포함된 구동 트랜지스터를 제 1 구동 트랜지스터라 하고, PWM 회로(112)에 포함된 구동 트랜지스터를 제 2 구동 트랜지스터라고 한다. Meanwhile, although not shown in the drawings, the constant current source circuit 111 and the PWM circuit 112 each include a driving transistor. Hereinafter, for convenience of description, a driving transistor included in the constant current source circuit 111 is referred to as a first driving transistor, and a driving transistor included in the PWM circuit 112 is referred to as a second driving transistor.

센싱 구동이 수행될 때, 정전류원 회로(111)에 제 1 특정 전압이 인가되면, 제 1 구동 트랜지스터에는 제 1 특정 전압에 대응되는 제 1 전류가 흐르고, PWM 회로(112)에 제 2 특정 전압이 인가되면, 제 2 구동 트랜지스터에는 제 2 특정 전압에 대응되는 제 2 전류가 흐르게 된다. When sensing driving is performed, when a first specific voltage is applied to the constant current source circuit 111 , a first current corresponding to the first specific voltage flows in the first driving transistor, and a second specific voltage is applied to the PWM circuit 112 . When this is applied, a second current corresponding to the second specific voltage flows through the second driving transistor.

이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. 이를 위해, 센싱부(200)는 전류 검출기 및 ADC(Analog to Digital Converter)를 포함할 수 있다. 이때, 전류 검출기는, OP-AMP(Operational Amplifier) 및 커패시터를 포함하는 전류 적분기를 이용하여 구현될 수 있으나, 이에 한정되는 것은 아니다. Accordingly, the sensing unit 200 senses the first and second currents, respectively, and outputs the first sensing data corresponding to the first current and the second sensing data corresponding to the second current to the correction unit 300 , respectively. can do. To this end, the sensing unit 200 may include a current detector and an analog to digital converter (ADC). In this case, the current detector may be implemented using an operational amplifier (OP-AMP) and a current integrator including a capacitor, but is not limited thereto.

보정부(300)는 센싱 데이터에 기초하여 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. The corrector 300 may correct the image data voltage applied to the sub-pixel circuit 110 based on the sensed data.

구체적으로, 보정부(300)는 전압별 기준 데이터에서 제 1 특정 전압에 대응되는 제 1 기준 데이터 값을 확인하고(identify), 확인된 제 1 기준 데이터 값과 센싱부(200)에서 출력되는 제 1 센싱 데이터 값을 비교하여 정전류원 데이터 전압을 보정하기 위한 제 1 보상값을 산출 내지 획득할 수 있다. Specifically, the correction unit 300 identifies a first reference data value corresponding to a first specific voltage in the reference data for each voltage, and identifies the first reference data value and the first reference data value output from the sensing unit 200 . A first compensation value for correcting the constant current source data voltage may be calculated or obtained by comparing one sensed data value.

또한, 보정부(300)는 전압별 센싱 데이터에서 제 2 특정 전압에 대응되는 제 2 기준 데이터 값을 확인하고, 확인된 기준 데이터 값과 센싱부(200)에서 출력되는 제 2 센싱 데이터 값을 비교하여 PWM 데이터 전압을 보정하기 위한 제 2 보상값을 산출 내지 획득할 수 있다. In addition, the compensator 300 checks the second reference data value corresponding to the second specific voltage in the sensing data for each voltage, and compares the checked reference data value with the second sensed data value output from the sensing unit 200 . Thus, a second compensation value for correcting the PWM data voltage may be calculated or obtained.

이와 같이 획득된 제 1 및 제 2 보상값은, 전술한 바와 같이 보정부(300)의 내부 또는 외부의 메모리(미도시)에 저장 또는 업데이트될 수 있으며, 이후 디스플레이 구동이 수행될 때, 영상 데이터 전압의 보정에 이용될 수 있다. The first and second compensation values obtained in this way may be stored or updated in a memory (not shown) inside or outside the compensator 300 as described above, and then when the display is driven, image data It can be used for voltage correction.

구체적으로, 보정부(300)는, 보상값을 이용하여 구동부(500)(특히, 데이터 드라이버(미도시))로 제공될 영상 데이터를 보정함으로써, 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. 데이터 드라이버(미도시)는 입력된 영상 데이터에 기초하여 서브 픽셀 회로(110)로 영상 데이터 전압을 제공하게 되므로, 보정부(300)는 영상 데이터 값을 보정함으로써 서브 픽셀 회로(110)로 인가되는 영상 데이터 전압을 보정할 수 있다. Specifically, the compensator 300 corrects image data to be provided to the driver 500 (particularly, a data driver (not shown)) using the compensation value, thereby applying the image data voltage to the sub-pixel circuit 110 . can be corrected. Since the data driver (not shown) provides the image data voltage to the sub-pixel circuit 110 based on the input image data, the compensator 300 corrects the image data value to be applied to the sub-pixel circuit 110 . The image data voltage can be corrected.

즉, 디스플레이 구동이 수행될 때, 보정부(300)는, 영상 데이터 중 정전류원 데이터 값을 제 1 보상값에 기초하여 보정할 수 있다. 또한, 보정부(300)는 영상 데이터 중 PWM 데이터 값을 제 2 보상값에 기초하여 보정할 수 있다. 이에 따라, 보정부(300)는, 보정된 정전류원 데이터 및 PWM 데이터를 구동부(500)에 제공함으로써 서브 픽셀 회로(110)로 인가되는 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다. That is, when the display driving is performed, the compensator 300 may correct the constant current source data value among the image data based on the first compensation value. Also, the compensator 300 may correct the PWM data value among the image data based on the second compensation value. Accordingly, the correction unit 300 may correct the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit 110 by providing the corrected constant current source data and the PWM data to the driver 500 , respectively.

한편, 구동부(500)는 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위해, 스캔 신호 및 에미션 신호를 제공하는 게이트 드라이버를 포함할 수 있다. 이때, 경우에 따라, 스캔 신호를 제공하는 게이트 드라이버를 스캔 드라이버로, 에미션 신호를 제공하는 게이트 드라이버를 에미션 드라이버로 구분하여 지칭할 수도 있다. Meanwhile, the driver 500 may include a gate driver that provides a scan signal and an emission signal to drive the pixels on the pixel array in a row line unit. In this case, in some cases, a gate driver providing a scan signal may be referred to as a scan driver, and a gate driver providing an emission signal may be referred to as an emission driver.

또한, 구동부(500)는 서브 픽셀 회로들에 영상 데이터 전압(즉, 정전류원 데이터 전압, PWM 데이터 전압) 및 특정 전압(즉, 제 1 특정 전압, 제 2 특정 전압)을 제공하기 위한 데이터 드라이버를 포함할 수 있다. 이때, 데이터 드라이버(미도시)는 TCON(400)에서 제공되는 영상 데이터 및 특정 전압 데이터를, 영상 데이터 전압 및 특정 전압으로 각각 변환하기 위한 DAC(Digital to Analog Converter)를 포함할 수 있다. Also, the driver 500 includes a data driver for providing an image data voltage (ie, a constant current source data voltage, a PWM data voltage) and a specific voltage (ie, a first specific voltage and a second specific voltage) to the sub-pixel circuits. may include In this case, the data driver (not shown) may include a digital to analog converter (DAC) for converting image data and specific voltage data provided from the TCON 400 into an image data voltage and a specific voltage, respectively.

도 13a 및 도 13b는 센싱부(200)의 구현 예들을 도시한 도면이다. 도 13a 및 도 13b를 참조하면, 디스플레이 패널(100)은 복수의 데이터 라인(DL) 및 복수의 스캔 라인(SCL)이 매트릭스 형태로 교차하는 각 영역에 배치된 복수의 픽셀을 포함한다. 13A and 13B are diagrams illustrating implementation examples of the sensing unit 200 . 13A and 13B , the display panel 100 includes a plurality of pixels disposed in each area where a plurality of data lines DL and a plurality of scan lines SCL intersect in a matrix form.

이때, 각 픽셀은 R, G, B와 같은 3개의 서브 픽셀을 포함할 수 있다. 또한, 디스플레이 패널(100)은 전술한 바와 같이 서브 픽셀에 대응되는 색상의 무기 발광 소자(120) 및 무기 발광 소자별로 마련된 서브 픽셀 회로(110)를 포함할 수 있다. In this case, each pixel may include three sub-pixels such as R, G, and B. Also, as described above, the display panel 100 may include the inorganic light emitting device 120 having a color corresponding to the sub-pixel and the sub-pixel circuit 110 provided for each inorganic light emitting device.

여기서, 데이터 라인(DL)은, 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압(구체적으로는, 정전류원 데이터 전압 및 PWM 데이터 전압) 또는 특정 전압(구체적으로는, 제 1 특정 전압 및 제 2 특정 전압)을, 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하기 위한 배선 라인이며, 스캔 라인(SCL)은 게이트 드라이버(520)로부터 인가되는 스캔 신호 또는 에미션 신호를, 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하여 픽셀(또는 서브 픽셀)을 로우 라인 단위로 구동하기 위한 배선 라인이다. Here, the data line DL is a video data voltage (specifically, a constant current source data voltage and a PWM data voltage) or a specific voltage (specifically, a first specific voltage and a second specific voltage) applied from the data driver 510 . voltage) to each sub-pixel circuit 110 of the display panel 100 , and the scan line SCL is a scan signal or emission signal applied from the gate driver 520 , the display panel ( This is a wiring line for driving a pixel (or sub-pixel) in a row line unit by being applied to each sub-pixel circuit 110 of 100 .

따라서, 데이터 라인(DL)을 통해 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압이나 특정 전압은, 게이트 드라이버(520)로부터 인가되는 스캔 신호(예를 들어, SPWM(n), SCCG(n), SP(n))를 통해 선택된 로우 라인의 서브 픽셀 회로들에 인가될 수 있다. Accordingly, the image data voltage or a specific voltage applied from the data driver 510 through the data line DL is the scan signal (eg, SPWM(n), SCCG(n), It may be applied to the sub-pixel circuits of the selected row line through SP(n)).

이때, R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 시분할 멀티플렉싱되어 디스플레이 패널(100)의 각 픽셀에 인가될 수 있다. 한편, 시분할 멀티플렉싱된 전압들은, 디먹스 회로(미도시)를 통해 해당 서브 픽셀 회로에 각각 인가될 수 있다. In this case, voltages (image data voltage and specific voltage) to be applied to each of the R, G, and B sub-pixels may be time division multiplexed and applied to each pixel of the display panel 100 . Meanwhile, the time division multiplexed voltages may be respectively applied to a corresponding sub-pixel circuit through a demux circuit (not shown).

실시 예에 따라 도 13a 및 도 13b와 달리, R, G, B 서브 픽셀마다 별도의 데이터 라인이 마련될 수도 있는데, 이 경우에는, R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 대응되는 데이터 라인을 통해 대응되는 서브 픽셀에 동시에 인가될 수 있다. 이 경우에는, 디먹스 회로(미도시)가 필요없을 것이다. According to an embodiment, unlike FIGS. 13A and 13B , separate data lines may be provided for each R, G, and B sub-pixel. In this case, voltages to be applied to each of the R, G, and B sub-pixels (image data) voltage and a specific voltage) may be simultaneously applied to a corresponding sub-pixel through a corresponding data line. In this case, a demux circuit (not shown) will not be needed.

이는, 센싱 라인(SSL)도 마찬가지이다. 즉, 본 개시의 일 실시 예에 따르면, 센싱 라인(SSL)은, 도 13a 및 도 13b에 도시된 바와 같이, 픽셀의 컬럼 라인 마다 마련될 수 있다. 이 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 디먹스 회로(미도시)가 필요하다. This is the same for the sensing line SSL. That is, according to an embodiment of the present disclosure, the sensing line SSL may be provided for each column line of the pixel as shown in FIGS. 13A and 13B . In this case, a demux circuit (not shown) is required for the operation of the sensing unit 200 for each of the R, G, and B sub-pixels.

또한, 도 13a 및 도 13b에 도시된 예와 달리, 센싱 라인(SSL)이 서브 픽셀의 컬럼 라인 단위로 마련된 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 별도의 디먹스 회로(미도시)가 필요하지 않게 된다. 다만, 도 13a 및 도 13b에 도시된 실시 예에 비해, 후술할 센싱부(200)의 단위 구성이 3배 더 필요하게 될 것이다. Also, unlike the example shown in FIGS. 13A and 13B , when the sensing line SSL is provided in units of column lines of sub-pixels, for the operation of the sensing unit 200 for each of the R, G, and B sub-pixels, A separate demux circuit (not shown) is not required. However, compared to the embodiment shown in FIGS. 13A and 13B , the unit configuration of the sensing unit 200 to be described later will be required three times more.

한편, 도 13a 및 도 13b에서는, 도시의 편의를 위해, 하나의 로우 라인에 대해 하나의 스캔 라인(SCL)만을 도시하였다. 그러나, 실제 스캔 라인의 개수는 디스플레이 패널(100)에 포함된 픽셀 회로(110)의 구동 방식이나 구현 예에 따라 얼마든지 달라질 수 있다. 예를 들어, 로우 라인마다, 전술한 스캔 신호(SPWM(n), SCCG(n), SP(n))나 에미션 신호(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))를 제공하기 위한 스캔 라인들이 각각 마련될 수 있다. Meanwhile, in FIGS. 13A and 13B , only one scan line SCL is illustrated for one row line for convenience of illustration. However, the actual number of scan lines may vary according to a driving method or implementation example of the pixel circuit 110 included in the display panel 100 . For example, for each row line, the aforementioned scan signals SPWM(n), SCCG(n), SP(n) or emission signals SET(n), Emi_PWM(n), Emi_PAM(n), Sweep( Scan lines for providing n)) may each be provided.

한편, 전술한 바와 같이 특정 전압에 기초하여 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 및 제 2 전류는, 센싱 라인(SSL)을 통해 센싱부(200)로 전달될 수 있다. 이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. Meanwhile, as described above, the first and second currents flowing through the first and second driving transistors based on a specific voltage may be transferred to the sensing unit 200 through the sensing line SSL. Accordingly, the sensing unit 200 senses the first and second currents, respectively, and outputs the first sensing data corresponding to the first current and the second sensing data corresponding to the second current to the correction unit 300 , respectively. can do.

이때, 본 개시의 일 실시 예에 따르면, 센싱부(200)는, 도 13a에 도시된 바와 같이 데이터 드라이버(510)와 별도의 IC(Integrated Circuit)로 구현될 수도 있고, 도 13b에 도시된 바와 같이 데이터 드라이버(520)와 함께 하나의 IC로 구현될 수도 있다. At this time, according to an embodiment of the present disclosure, the sensing unit 200 may be implemented as an integrated circuit (IC) separate from the data driver 510 as shown in FIG. 13A , and as shown in FIG. 13B , Likewise, it may be implemented as a single IC together with the data driver 520 .

보정부(300)는, 전술한 바와 같이, 센싱부(200)에서 출력되는 제 1 센싱 데이터에 기초하여 정전류원 데이터 전압을 보정하고, 제 2 센싱 데이터에 기초하여 PWM 데이터 전압을 보정할 수 있다. As described above, the correction unit 300 may correct the constant current source data voltage based on the first sensed data output from the sensing unit 200 and correct the PWM data voltage based on the second sensed data. .

한편, 도 13a 및 도 13b에서는, 제 1 및 제 2 전류가 데이터 라인(DL)과는 별도의 센싱 라인(SSL)을 통해 센싱부(200)로 전달되는 `것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 예를 들어, 도 13b와 같이 데이터 드라이버(520)와 센싱부(200)가 하나의 IC로 구현된 예에서, 센싱 라인(SSL) 없이, 데이터 라인(DL)을 통해 제 1 및 제 2 전류가 센싱부(200)로 전달되는 예도 가능할 수 있을 것이다. Meanwhile, in FIGS. 13A and 13B , the example in which the first and second currents are transmitted to the sensing unit 200 through a sensing line SSL separate from the data line DL is exemplified. However, the embodiment is not limited thereto. For example, in an example in which the data driver 520 and the sensing unit 200 are implemented as one IC as shown in FIG. 13B , the first and second currents flow through the data line DL without the sensing line SSL. An example of being transmitted to the sensing unit 200 may also be possible.

이하에서는, 도 14a 내지 도 31b를 참조하여, 구동 트랜지스터의 전기적 특성 편차의 외부 보상 방식과 관련된 본 개시의 다양한 실시 예들을 구체적으로 설명한다. Hereinafter, various embodiments of the present disclosure related to an external compensation method for a deviation in electrical characteristics of a driving transistor will be described in detail with reference to FIGS. 14A to 31B .

이때, 도 14a 내지 도 23b를 통해서는 전술한 IR 드랍 문제와 관련하여 데이터 설정 구간과 발광 구간에 이용되는 구동 전압을 달리 하는 실시 예들(즉, IR 드랍의 내부 보상 방식)을 설명하고, 도 24a내지 도 31b를 통해서는 전술한 IR 드랍 문제와 관련하여 영상 데이터 전압을 보정하는 실시 예들(즉, IR 드랍의 외부 보상 방식)을 설명하기로 한다. In this case, embodiments in which the driving voltages used in the data setting period and the light emission period are different (ie, the internal compensation method of the IR drop) will be described in relation to the IR drop problem described above with reference to FIGS. 14A to 23B , and FIG. 24A . Examples of correcting the image data voltage in relation to the aforementioned IR drop problem (ie, an external compensation method for IR drop) will be described with reference to FIGS. 31B .

도 14a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이다. 도 14a는 하나의 서브 픽셀과 관련된 회로 즉, 하나의 무기 발광 소자(120), 그 무기 발광 소자(120)를 구동하기 위한 서브 픽셀 회로(110) 및 서브 픽셀 회로(110)에 포함된 구동 트랜지스터(T3, T9)를 흐르는 전류를 센싱하기 위한 센싱부(200)의 단위 구성을 구체적으로 도시하고 있다. 14A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to an embodiment of the present disclosure. 14A shows a circuit related to one sub-pixel, that is, one inorganic light-emitting device 120 , a sub-pixel circuit 110 for driving the inorganic light-emitting device 120 , and a driving transistor included in the sub-pixel circuit 110 . The unit configuration of the sensing unit 200 for sensing the current flowing through T3 and T9 is specifically illustrated.

도 14a에 따르면, 서브 픽셀 회로(110)는 정전류원 회로(111), PWM 회로(112), 구동 전압 변경부(113), 제 1 스위칭 트랜지스터(T10), 제 2 스위칭 트랜지스터(T11), 트랜지스터(T12), 트랜지스터(T13) 및 트랜지스터(T14)를 포함할 수 있다. Referring to FIG. 14A , the sub-pixel circuit 110 includes a constant current source circuit 111 , a PWM circuit 112 , a driving voltage changer 113 , a first switching transistor T10 , a second switching transistor T11 , and a transistor. T12 , a transistor T13 , and a transistor T14 may be included.

정전류원 회로(111)는, 제 1 구동 트랜지스터(T9), 제 1 구동 트랜지스터(T9)의 소스 단자 및 게이트 단자 사이에 연결된 커패시터(C2), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 정전류원 데이터 전압을 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가하기 위한 트랜지스터(T7)를 포함한다. The constant current source circuit 111 controls on/off according to the first driving transistor T9, the capacitor C2 connected between the source terminal and the gate terminal of the first driving transistor T9, and the scan signal SP(n). and a transistor T7 for applying the constant current source data voltage applied through the data signal line Vdata_ccg to the gate terminal of the first driving transistor T9 while it is turned on.

구동 전압 변경부(113)는 제 1 구동 트랜지스터(T9)에 인가되는 구동 전압을 변경할 수 있다. 구체적으로, 구동 전압 변경부(113)는 구동부(500)의 제어에 따라 데이터 설정 구간 동안에는 제 2 구동 전압(VDD_PWM)을 제 1 구동 트랜지스터(T9)의 소스 단자에 인가하고, 발광 구간 동안에는 제 1 구동 전압(VDD_PAM)을 제 1 구동 트랜지스터(T9)의 소스 단자에 인가할 수 있다. The driving voltage changing unit 113 may change the driving voltage applied to the first driving transistor T9 . Specifically, the driving voltage changing unit 113 applies the second driving voltage VDD_PWM to the source terminal of the first driving transistor T9 during the data setting period under the control of the driving unit 500 , and during the light emission period, the first driving voltage VDD_PWM is applied. The driving voltage VDD_PAM may be applied to the source terminal of the first driving transistor T9 .

이를 위해, 구동 전압 변경부(113)는, 소스 단자가 제 2 구동 전압(VDD_PWM)이 인가되는 단자에 연결되고, 드레인 단자가 제 1 구동 트랜지스터(T9)의 소스 단자에 연결되며, 게이트 단자가 스캔 신호 SP(n)을 인가받는 트랜지스터(T6)를 포함할 수 있다. 또한, 구동 전압 변경부(113)는, 소스 단자가 제 1 구동 전압(VDD_PAM)이 인가되는 단자에 연결되고, 드레인 단자가 제 1 구동 트랜지스터(T9)의 소스 단자에 연결되며, 게이트 단자가 에미션 신호 Emi_PWM(n)을 인가받는 트랜지스터(T8)을 포함할 수 있다. To this end, the driving voltage changing unit 113 has a source terminal connected to a terminal to which the second driving voltage VDD_PWM is applied, a drain terminal connected to a source terminal of the first driving transistor T9, and a gate terminal connected to the first driving transistor T9. The transistor T6 to which the scan signal SP(n) is applied may be included. In addition, the driving voltage changing unit 113 has a source terminal connected to a terminal to which the first driving voltage VDD_PAM is applied, a drain terminal connected to a source terminal of the first driving transistor T9, and a gate terminal connected to the EMI. It may include a transistor T8 to which the signal Emi_PWM(n) is applied.

한편, 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은, 별도의 배선을 통해 파워 IC(미도시)로부터 서브 픽셀 회로(110)에 인가될 수 있다. 따라서, 서로 영향을 미치지 않는다. 또한, 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은 같은 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다. Meanwhile, the first driving voltage VDD_PAM and the second driving voltage VDD_PWM may be applied to the sub-pixel circuit 110 from a power IC (not shown) through separate wires. Therefore, they do not affect each other. In addition, the first driving voltage VDD_PAM and the second driving voltage VDD_PWM may have the same voltage, but are not limited thereto.

PWM 회로(112)는, 소스 단자가 제 2 구동 전압(VDD_PWM) 단자와 연결된 제 2 구동 트랜지스터(T3), 서로 다른 두 전압(SW_VGH 및 SW_VGL) 사이를 스윕하는 전압 신호인 스윕 신호을 제 2 구동 트랜지스터(T3)의 게이트 단자에 커플링시키기 위한 커패시터(C1), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 PWM 데이터 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가하기 위한 트랜지스터(T2)를 포함한다. The PWM circuit 112 transmits a sweep signal that is a voltage signal sweeping between the second driving transistor T3 having a source terminal connected to the second driving voltage VDD_PWM terminal and two different voltages SW_VGH and SW_VGL to the second driving transistor A capacitor C1 for coupling to the gate terminal of T3, and a PWM data voltage controlled on/off according to the scan signal SP(n) and applied through the data signal line Vdata_pwm while turned on, the second driving transistor and a transistor T2 for application to the gate terminal of T3.

한편, PWM 회로(112)는 리셋부(13)를 포함한다. 리셋부(13)는 각 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T10)를 강제로 온 시키기 위한 구성이다. Meanwhile, the PWM circuit 112 includes a reset unit 13 . The reset unit 13 is configured to forcibly turn on the first switching transistor T10 before each light emission period starts.

구동 전류가 무기 발광 소자(120)로 흐르기 위해서는 제 1 스위칭 트랜지스터(T10)가 온된 상태이어야 한다. 그러나, 후술할 바와 같이 각 발광 구간 내에서 무기 발광 소자(120)의 발광이 종료되면 제 1 스위칭 트랜지스터(T10)는 오프되므로, 다음 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T10)를 강제로 온시킬 필요가 있다. In order for the driving current to flow to the inorganic light emitting device 120 , the first switching transistor T10 must be in an on state. However, as will be described later, when the light emission of the inorganic light emitting device 120 is finished within each light emitting period, the first switching transistor T10 is turned off, so the first switching transistor T10 is forcibly turned off before the next light emitting period starts need to turn on

따라서, 본 개시의 일 실시 예에 따르면, 후술할 바와 같은 리셋부(13)의 동작을 통해 복수의 발광 구간 각각의 시작 시점에 제 1 스위칭 트랜지스터(T10)가 온된 상태가 되도록 함으로써, 각 발광 구간이 정상적으로 동작할 수 있게 된다. Accordingly, according to an embodiment of the present disclosure, the first switching transistor T10 is turned on at the start time of each of the plurality of light emitting sections through the operation of the reset unit 13 to be described later, so that each light emitting section This will allow it to work normally.

한편, 도 14a를 참조하면, 제 2 구동 트랜지스터(T3)의 드레인 단자는, 에미션 신호 Emi_PWM(n)에 따라 온되는 트랜지스터(T4)을 통해 제 1 스위칭 트랜지스터(T10)의 게이트 단자와 연결되는 것을 볼 수 있다. Meanwhile, referring to FIG. 14A , the drain terminal of the second driving transistor T3 is connected to the gate terminal of the first switching transistor T10 through the transistor T4 turned on according to the emission signal Emi_PWM(n). you can see

따라서, PWM 회로(112)는, 리셋부(13)의 동작 및 제 2 구동 트랜지스터(T3)의 온/오프 동작을 통해, 제 1 스위칭 트랜지스터(T10)의 온/오프 동작을 제어함으로써, 발광 구간 내에서 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다. Accordingly, the PWM circuit 112 controls the on/off operation of the first switching transistor T10 through the operation of the reset unit 13 and the on/off operation of the second driving transistor T3 , so that the light emission period It is possible to control the time during which the driving current flows through the inorganic light emitting device 120 in the inner body.

또한, PWM 회로(112)는 트랜지스터(T1)을 포함한다. SP(n) 신호에 따라 트랜지스터(T1)가 온되면, 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 인가되는 것을 볼 수 있다. 이와 같은 동작을 통해 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 최소화될 수 있다. 이에 관한 자세한 내용은 후술한다. In addition, the PWM circuit 112 includes a transistor T1. When the transistor T1 is turned on according to the SP(n) signal, it can be seen that the high voltage SW_VGH of the sweep signal is applied to the X node. Through such an operation, luminance non-uniformity and horizontal crosstalk that may be caused by the sweep rod may be minimized. Details on this will be described later.

제 2 스위칭 트랜지스터(T11)는, 소스 단자가 제 1 스위칭 트랜지스터(T10)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 제 2 스위칭 트랜지스터(T11)는 제어 신호 Emi_PAM(n)에 따라 온/오프되어 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120)를 전기적으로 연결/분리할 수 있다. 제 2 스위칭 트랜지스터(T11)의 온/오프 타이밍은 블랙 계조의 구현과 관계가 있으며, 이에 관한 자세한 내용은 후술한다. The second switching transistor T11 has a source terminal connected to a drain terminal of the first switching transistor T10 and a drain terminal connected to an anode terminal of the inorganic light emitting device 120 . The second switching transistor T11 may be turned on/off according to the control signal Emi_PAM(n) to electrically connect/disconnect the first switching transistor T10 and the inorganic light emitting device 120 . The on/off timing of the second switching transistor T11 is related to the implementation of the black gray level, and details thereof will be described later.

트랜지스터(T12)은, 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T12)는, 무기 발광 소자(120)가 후술할 TFT층 위에 실장되어 서브 픽셀 회로(110)와 전기적으로 연결되기 전과 후에 각각 다른 용도로 이용될 수 있다. The transistor T12 is connected between the anode terminal and the cathode terminal of the inorganic light emitting device 120 . The transistor T12 may be used for different purposes before and after the inorganic light emitting device 120 is mounted on a TFT layer to be described later and electrically connected to the sub-pixel circuit 110 .

예를 들어, 무기 발광 소자(120)가 서브 픽셀 회로(110)와 연결되기 전에, 트랜지스터(T12)는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 제어 신호(TEST)에 따라 온될 수 있다. For example, before the inorganic light emitting device 120 is connected to the sub-pixel circuit 110 , the transistor T12 may be turned on according to the control signal TEST to check whether the sub-pixel circuit 110 is abnormal. .

또한, 무기 발광 소자(120)가 서브 픽셀 회로(110)와 연결된 이후에, 트랜지스터(T12)는 무기 발광 소자(110)에 잔류하는 전하를 방전시키기 위해 도 14b에 도시된 바와 같은 제어 신호(TEST)에 따라 온될 수 있다. In addition, after the inorganic light emitting device 120 is connected to the sub-pixel circuit 110 , the transistor T12 is configured to discharge the charge remaining in the inorganic light emitting device 110 as shown in FIG. 14B , the control signal TEST ) can be turned on.

트랜지스터(T14)은 소스 단자가 제 1 구동 트랜지스터(T9)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T14)는 센싱 구동이 수행되는 동안 제어 신호 CCG_Sen(n)에 따라 온되어, 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류를 센싱 라인(SSL)을 통해 센싱부(200)로 전달한다. The transistor T14 has a source terminal connected to a drain terminal of the first driving transistor T9 and a drain terminal connected to the sensing unit 200 . The transistor T14 is turned on according to the control signal CCG_Sen(n) while sensing driving is performed, and transmits the first current flowing through the first driving transistor T9 to the sensing unit 200 through the sensing line SSL. .

트랜지스터(T13)는 소스 단자가 제 2 구동 트랜지스터(T3)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T13)는 센싱 구동이 수행되는 동안 제어 신호 PWM_Sen(n)에 따라 온되어, 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류를 센싱 라인(SSL)을 통해 센싱부(200)로 전달한다. The transistor T13 has a source terminal connected to a drain terminal of the second driving transistor T3 and a drain terminal connected to the sensing unit 200 . The transistor T13 is turned on according to the control signal PWM_Sen(n) while sensing driving is performed, and transmits the second current flowing through the second driving transistor T3 to the sensing unit 200 through the sensing line SSL. .

무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다. A cathode terminal of the inorganic light emitting device 120 is connected to a ground voltage (VSS) terminal.

한편, 도 14a에 따르면, 센싱부(200)의 단위 구성은 전류 적분기(210) 및 ADC(Analog to Digital Converter)(220)를 포함한다. 전류 적분기(210)는 앰프(211), 적분 커패시터(212), 제 1 스위치(213) 및 제 2 스위치(214)를 포함할 수 있다. Meanwhile, according to FIG. 14A , the unit configuration of the sensing unit 200 includes a current integrator 210 and an analog to digital converter (ADC) 220 . The current integrator 210 may include an amplifier 211 , an integrating capacitor 212 , a first switch 213 , and a second switch 214 .

앰프(211)는 센싱 라인(SSL)에 연결되어 서브 픽셀 회로(110)의 제 1 및 제 2 구동 트랜지스터(T9, T3)를 흐르는 제 1 및 제 2 전류를 입력받는 반전 입력 단자(-), 기준 전압(Vpre)을 입력받는 비 반전 입력 단자(+) 및 출력 단자(Vout)를 포함할 수 있다. The amplifier 211 is connected to the sensing line SSL and receives the first and second currents flowing through the first and second driving transistors T9 and T3 of the sub-pixel circuit 110 inverted input terminal (-); It may include a non-inverting input terminal (+) and an output terminal (Vout) to which the reference voltage Vpre is input.

적분 커패시터(212)는 앰프(211)의 반전 입력 단자(-)와 출력 단자(Vout) 사이에 연결되고, 제 1 스위치(213)는 적분 커패시터(212)의 양 단에 연결될 수 있다. 한편, 제 2 스위치(214)는 앰프(211)의 출력 단자(Vout)와 ADC(220)의 입력단에 양 단이 각각 연결되며, 제어 신호 Sam에 따라 스위칭될 수 있다. The integrating capacitor 212 may be connected between the inverting input terminal (−) and the output terminal Vout of the amplifier 211 , and the first switch 213 may be connected to both ends of the integrating capacitor 212 . Meanwhile, both ends of the second switch 214 are respectively connected to the output terminal Vout of the amplifier 211 and the input terminal of the ADC 220 , and may be switched according to the control signal Sam.

한편, 도 14a에 도시된 센싱부(200)의 단위 구성은, 센싱 라인(SSL)마다 마련될 수 있다. 따라서, 예를 들어, 480개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 480개의 상기 단위 구성을 포함할 수 있다. 다른 예로, 480개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 R, G, B 서브 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 1440(=480*3)개의 상기 단위 구성을 포함할 수 있다. Meanwhile, the unit configuration of the sensing unit 200 illustrated in FIG. 14A may be provided for each sensing line SSL. Accordingly, for example, when a sensing line is provided for each column line of a pixel in the display panel 100 including 480 pixel column lines, the sensing unit 200 may include 480 unit components. As another example, when the sensing line is provided for each column line of the R, G, and B sub-pixels in the display panel 100 including 480 pixel column lines, the sensing unit 200 includes 1440 (=480*3) It may include a unit configuration.

도 14b는 도 14a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다. 구체적으로, 도 14b는 하나의 영상 프레임 기간 및 블랭킹 기간 동안 서브 픽셀 회로들(110)에 인가되는 각종 제어 신호, 구동 전압 신호, 데이터 신호를 도시하고 있다. 14B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 14A. Specifically, FIG. 14B shows various control signals, driving voltage signals, and data signals applied to the sub-pixel circuits 110 during one image frame period and blanking period.

도 14b를 참조하면, 디스플레이 패널(100)은 디스플레이 구동 및 센싱 구동 순으로 구동될 수 있다. Referring to FIG. 14B , the display panel 100 may be driven in the order of display driving and sensing driving.

디스플레이 구동 구간 동안, 디스플레이 패널(100)에는 제어 신호 SP, SET, Emi_PWM, Emi_PAM 및 Sweep이 도 14b에 도시된 바와 같이 인가된다. 예를 들어, 디스플레이 구동 구간 동안, 디스플레이 패널(100)의 n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에는 도 14b에 도시된 바와 같이 제어 신호 SP(n), SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n)이 인가될 수 있다. During the display driving period, control signals SP, SET, Emi_PWM, Emi_PAM, and Sweep are applied to the display panel 100 as shown in FIG. 14B . For example, during the display driving period, the sub-pixel circuits 110 included in the n-th row line of the display panel 100 have control signals SP(n), SET(n), and Emi_PWM as shown in FIG. 14B . (n), Emi_PAM(n), and Sweep(n) may be applied.

전술한 바와 같이, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 데이터 설정 구간 및 복수의 발광 구간 순으로 될 수 있다. 또한, 디스플레이 패널(100)의 전체 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 구동될 수 있다. As described above, the sub-pixel circuits included in each row line of the display panel 100 may be in the order of a data setting period and a plurality of light emission periods. In addition, sub-pixel circuits included in all row lines of the display panel 100 may be driven in the row line order.

도 14b를 참조하면, 하나의 로우 라인(예를 들어, n번째 로우 라인)을 기준으로 볼 때, 영상 데이터 전압 설정 동작과 관련된 스캔 신호(SP(n))가 인가된 후, 구동 전류 제공 동작과 관련된 에미션 신호들(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))이 복수 회 인가되는 것을 확인할 수 있다. Referring to FIG. 14B , when a single row line (eg, an n-th row line) is viewed as a reference, a scan signal SP(n) related to an image data voltage setting operation is applied, and then a driving current providing operation is performed. It can be seen that the related emission signals SET(n), Emi_PWM(n), Emi_PAM(n), and Sweep(n) are applied a plurality of times.

또한, 로우 라인들 사이의 관계를 보면, n번째 로우 라인에 대한 스캔 신호 SP(n)와 n+1번째 로우 라인에 대한 스캔 신호 SP(n+1)가 로우 라인 순으로 순차적으로 인가되는 것을 확인할 수 있다. 이에 따라, n번째 로우 라인에 대한 에미션 신호들(SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n))과 n+1번째 로우 라인에 대한 에미션 신호들(SET(n+1), Emi_PWM(n+1), Emi_PAM(n+1), Sweep(n+1)) 역시 로우 라인 순으로 순차적으로 인가됨을 확인할 수 있다. In addition, looking at the relationship between the row lines, it can be seen that the scan signal SP(n) for the n-th row line and the scan signal SP(n+1) for the n+1-th row line are sequentially applied in the row line order. can be checked Accordingly, the emission signals SET(n), Emi_PWM(n), Emi_PAM(n), Sweep(n)) for the n-th row line and the emission signals SET( It can be seen that n+1), Emi_PWM(n+1), Emi_PAM(n+1), and Sweep(n+1)) are also sequentially applied in the order of the row lines.

이하에서는, 도 14b의 n번째 로우 라인과 관련된 제어 신호들(SP(n), SET(n), Emi_PWM(n), EMi_PAM(n) 및 Sweep(n))과 도 14a의 회로를 참조하여, 서브 픽셀 회로(110)의 구체적인 동작을 설명한다. Hereinafter, with reference to the control signals SP(n), SET(n), Emi_PWM(n), EMi_PAM(n) and Sweep(n)) related to the n-th row line of FIG. 14B and the circuit of FIG. 14A, A detailed operation of the sub-pixel circuit 110 will be described.

먼저, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, PWM 회로(112)의 트랜지스터(T2), 정전류원 회로(111)의 트랜지스터(T7), 구동 전압 변경부(113)의 트랜지스터(T6)가 온된다. First, in the data setting section, when the low-level scan signal SP(n) is applied to the sub-pixel circuit 110 , the transistor T2 of the PWM circuit 112 , the transistor T7 of the constant current source circuit 111 , The transistor T6 of the driving voltage changing unit 113 is turned on.

트랜지스터(T2)이 온되면, 제 2 데이터 드라이버(미도시)로부터 인가된 PWM 데이터 전압(PWM data)이 데이터 신호 라인(Vdata_pwm)를 통해 제 2 구동 트랜지스터(T3)의 게이트 단자(이하, A 노드라 한다.)에 인가된다. When the transistor T2 is turned on, the PWM data voltage PWM data applied from the second data driver (not shown) is transmitted through the data signal line Vdata_pwm to the gate terminal (hereinafter referred to as the A node) of the second driving transistor T3 . ) is approved.

제 2 구동 트랜지스터(T3)의 소스 단자에는 제 2 구동 전압(VDD_PWM)이 인가되므로, 제 2 구동 트랜지스터(T3)의 게이트 단자와 소스 단자 사이에는 PWM 데이터 전압과 제 2 구동 전압(VDD_PWM)의 차이에 해당하는 전압이 설정되게 된다. Since the second driving voltage VDD_PWM is applied to the source terminal of the second driving transistor T3 , the difference between the PWM data voltage and the second driving voltage VDD_PWM is between the gate terminal and the source terminal of the second driving transistor T3 . The corresponding voltage is set.

이때, PWM 데이터 전압은, 제 2 구동 트랜지스터(T3)의 문턱 전압을 0[V]라고 가정했을 때, 제 2 구동 전압(VDD_PWM)보다 높은 전압일 수 있다. 따라서, A 노드에 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T3)은 오프된 상태를 유지한다.(PMOSFET은 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 인가되면 오프되기 때문이다.) In this case, the PWM data voltage may be higher than the second driving voltage VDD_PWM, assuming that the threshold voltage of the second driving transistor T3 is 0 [V]. Accordingly, in a state in which the PWM data voltage is set at the node A, the second driving transistor T3 maintains an off state. This is because it is turned off when a voltage exceeding the

한편, 트랜지스터(T7)가 온되면, 제 1 데이터 드라이버(미도시)로부터 인가된 정전류원 데이터 전압(CCG data)이 데이터 신호 라인(Vdata_ccg)를 통해 제 1 구동 트랜지스터(T9)의 게이트 단자(이하, B 노드라 한다.)에 인가된다. Meanwhile, when the transistor T7 is turned on, the constant current source data voltage CCG data applied from the first data driver (not shown) passes through the data signal line Vdata_ccg to the gate terminal of the first driving transistor T9 (hereinafter referred to as hereinafter). , referred to as B node).

스캔 신호 SP(n)에 따라 구동 전압 변경부(113)의 트랜지스터(T6) 역시 온되므로, 데이터 설정 구간 동안에는 제 1 구동 트랜지스터(T9)의 소스 단자에 제 2 구동 전압(VDD_PWM)이 인가된다. 따라서, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이에는 정전류원 데이터 전압과 제 2 구동 전압(VDD_PWM)의 차이에 해당하는 전압이 설정되게 된다. Since the transistor T6 of the driving voltage changing unit 113 is also turned on according to the scan signal SP(n), the second driving voltage VDD_PWM is applied to the source terminal of the first driving transistor T9 during the data setting period. Accordingly, a voltage corresponding to the difference between the constant current source data voltage and the second driving voltage VDD_PWM is set between the gate terminal and the source terminal of the first driving transistor T9 .

이때, 정전류원 데이터 전압은, 제 1 구동 트랜지스터(T9)의 문턱 전압을 0[V]라고 가정했을 때, 제 2 구동 전압(VDD_PWM)보다 낮은 전압일 수 있다. 따라서, B 노드에 정전류원 데이터 전압이 설정된 상태에서 제 1 구동 트랜지스터(T8)는 온된 상태를 유지한다.(PMOSFET은 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가되면 온되고, 문턱 전압을 초과하는 전압이 인가되면 오프되기 때문이다.) In this case, the constant current source data voltage may be lower than the second driving voltage VDD_PWM when it is assumed that the threshold voltage of the first driving transistor T9 is 0 [V]. Accordingly, while the constant current source data voltage is set at the node B, the first driving transistor T8 maintains an on state. (The PMOSFET is turned on when a voltage less than a threshold voltage is applied between the gate terminal and the source terminal, and the threshold voltage This is because it is turned off when a voltage exceeding the

한편, n 번째 로우 라인에 대한 첫 번째 발광 구간이 시작되면, 로우 레벨의 에미션 신호 SET(n)이 트랜지스터(T5)에 인가된다. 이에 따라, 온된 트랜지스터(T5)를 통해 로우 전압인 Vset이 커패시터(C3)에 충전되며, 제 1 스위칭 트랜지스터(T10)의 게이트 단자(이하, C 노드라 한다.)에는 로우 전압이 인가되어 제 1 스위칭 트랜지스터(T10)는 온되게 된다. Meanwhile, when the first emission period for the n-th row line starts, a low-level emission signal SET(n) is applied to the transistor T5 . Accordingly, the low voltage Vset is charged in the capacitor C3 through the turned-on transistor T5, and the low voltage is applied to the gate terminal (hereinafter, referred to as the C node) of the first switching transistor T10 to apply the first The switching transistor T10 is turned on.

이후, 첫 번째 발광 구간 동안, 에미션 신호 Emi_PWM(n), Emi_PAM(n) 및 Sweep(n)이 서브 픽셀 회로(110)에 도 14b에 도시된 바와 같이 인가된다. Thereafter, during the first emission period, the emission signals Emi_PWM(n), Emi_PAM(n) and Sweep(n) are applied to the sub-pixel circuit 110 as shown in FIG. 14B .

구체적으로, 로우 레벨의 에미션 신호 Emi_PWM(n)이 구동 전압 변경부(113)의 트랜지스터(T8)에 인가되면, 트랜지스터(T8)은 온되고, 제 1 구동 트랜지스터(T9)의 소스 단자에는 제 1 구동 전압(VDD_PAM)이 인가된다. Specifically, when the low-level emission signal Emi_PWM(n) is applied to the transistor T8 of the driving voltage changing unit 113 , the transistor T8 is turned on, and the One driving voltage VDD_PAM is applied.

이때, 제 1 구동 트랜지스터(T9)의 소스 단자에 인가되는 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되더라도, 제 1 구동 트랜지스터(T9)의 소스 단자 및 게이트 단자 사이의 전압은, 커패시터(C2)에 의해, 데이터 설정 구간에서 설정된 전압 그대로 유지됨을 알 수 있다. 따라서, 제 1 구동 트랜지스터(T9)은 여전히 온된 상태를 유지한다. At this time, even when the voltage applied to the source terminal of the first driving transistor T9 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM, between the source terminal and the gate terminal of the first driving transistor T9 It can be seen that the voltage of is maintained as it is in the data setting period by the capacitor C2. Accordingly, the first driving transistor T9 still maintains an on state.

한편, 로우 레벨의 에미션 신호 Emi_PAM(n)이 제 2 스위칭 트랜지스터(T11)에 인가되면, 제 2 스위칭 트랜지스터(T11)은 온된다. Meanwhile, when the low-level emission signal Emi_PAM(n) is applied to the second switching transistor T11 , the second switching transistor T11 is turned on.

결국, Emi_PWM(n) 신호에 따라 온된 트랜지스터(T8), 온된 상태를 유지하고 있는 제 1 구동 트랜지스터(T9), SET(n) 신호에 따라 온된 제 1 스위칭 트랜지스터(T10) 및 Emi_PAM(n) 신호에 따라 온된 제 2 스위칭 트랜지스터(T11)를 통해, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가되게 되며, 무기 발광 소자(120)에는 구동 전류가 흐르게 된다. As a result, the transistor T8 turned on according to the Emi_PWM(n) signal, the first driving transistor T9 maintaining the on state, the first switching transistor T10 turned on according to the SET(n) signal, and the Emi_PAM(n) signal The first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting device 120 through the second switching transistor T11 that is turned on according to , and a driving current flows through the inorganic light emitting device 120 .

이때, 구동 전류의 크기는, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이의 전압 차이, 특히, 제 1 구동 트랜지스터(T9)의 게이트 단자에 설정되는 정전류원 데이터 전압의 크기에 의해 결정된다. At this time, the magnitude of the driving current is determined by the voltage difference between the gate terminal and the source terminal of the first driving transistor T9 , in particular, the magnitude of the constant current source data voltage set at the gate terminal of the first driving transistor T9 . do.

한편, 에미션 신호 Sweep(n)(예를 들어, 도 14b에 도시된 바와 같이 선형적으로 감소하는 스윕 전압)이 커패시터(C1)에 인가되면, 인가된 스윕 전압은 A 노드에 커플링되며, 따라서, A 노드의 전압도 선형 감소하게 된다. On the other hand, when the emission signal Sweep(n) (for example, a sweep voltage that decreases linearly as shown in FIG. 14B) is applied to the capacitor C1, the applied sweep voltage is coupled to the A node, Accordingly, the voltage at node A also decreases linearly.

이에 따라, A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하면, 제 2 구동 트랜지스터(T3)는 온되며, 온된 제 2 구동 트랜지스터(T3)를 통해 하이 레벨의 제 2 구동 전압(VDD_PWM)이 제 1 스위칭 트랜지스터(T10)의 게이트 단자에 인가되게 된다. (이때, 트랜지스터(T4) 역시 로우 레벨의 에미션 신호 Emi_PWM(n)에 따라 온된 상태임은 물론이다.)Accordingly, when the difference between the voltage of node A and the second driving voltage VDD_PWM reaches the threshold voltage value of the second driving transistor T3 , the second driving transistor T3 is turned on, and the second driving transistor is turned on. The high level second driving voltage VDD_PWM is applied to the gate terminal of the first switching transistor T10 through T3. (At this time, of course, the transistor T4 is also turned on according to the low-level emission signal Emi_PWM(n).)

이에 따라, 제 1 스위칭 트랜지스터(T10)는 오프되며, 구동 전류는 더 이상 무기 발광 소자(120)로 흐르지 못하고, 무기 발광 소자(120)는 발광을 멈추게 된다. 이때, 구동 전류가 무기 발광 소자(120)를 흐르는 시간은, 제 2 구동 트랜지스터(T3)의 게이트 단자와 소스 단자 사이의 전압 차이, 특히, 제 2 구동 트랜지스터(T3)의 게이트 단자에 설정되는 PWM 데이터 전압의 크기에 의해 결정된다. Accordingly, the first switching transistor T10 is turned off, the driving current no longer flows to the inorganic light emitting device 120 , and the inorganic light emitting device 120 stops emitting light. In this case, the time during which the driving current flows through the inorganic light emitting device 120 is determined by the voltage difference between the gate terminal and the source terminal of the second driving transistor T3 , in particular, the PWM set at the gate terminal of the second driving transistor T3 . It is determined by the size of the data voltage.

한편, n 번째 로우 라인에 대한 2 번째 이후 발광 구간들에서도, 에미션 신호 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))가 동일하게 각각 인가된다. 따라서, n 번째 로우 라인의 무기 발광 소자들(120)은 2 번째 이후 발광 구간들에서도 데이터 설정 구간에서 설정된 영상 데이터 전압에 기초하여 동일하게 각각 발광하게 된다.Meanwhile, the emission signals SET(n), Emi_PWM(n), Emi_PAM(n), and Sweep(n) are equally applied in the second and subsequent emission periods for the n-th row line, respectively. Accordingly, the inorganic light emitting devices 120 of the n-th row line also emit light in the second and subsequent light-emitting sections based on the image data voltage set in the data setting section, respectively.

한편, 무기 발광 소자(120)의 발광이 종료되었음에도 무기 발광 소자(120)에는(구체적으로는, 무기 발광 소자(120)의 접합(juction) 캐패시턴스에는) 전하가 잔류할 수 있다. 이로 인해, 발광 구간이 종료되었음에도 무기 발광 소자(20)가 미세하게 발광하는 문제점이 유발될 수 있으며, 이는, 낮은 계조(예를 들어, 블랙)를 표현할 때 특히 문제가 될 수 있다. On the other hand, even after the light emission of the inorganic light emitting device 120 is terminated, charges may remain in the inorganic light emitting device 120 (specifically, in the junction capacitance of the inorganic light emitting device 120 ). Due to this, a problem may be caused in that the inorganic light emitting device 20 emits light even after the light emitting period has ended, which may be particularly problematic when expressing a low gray level (eg, black).

따라서, 본 개시의 일 실시 예에 따르면, 도 14b에 도시된 바와 같이 서브 픽셀 회로(110)에는 디스플레이 구동 및 센싱 구동이 완료된 후 로우 레벨의 TEST 신호가 인가될 수 있다. 이때, TEST 신호는 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동시에 인가되는 글로벌 신호일 수 있다. 이에 따라, 온된 트랜지스터(T12)를 통해 무기 발광 소자(120)에 잔류하던 전하가 그라운드 전압(VSS) 단자로 완전히 방전되며, 상술한 문제점이 해결될 수 있다. Accordingly, according to an embodiment of the present disclosure, as shown in FIG. 14B , a low-level TEST signal may be applied to the sub-pixel circuit 110 after display driving and sensing driving are completed. In this case, the TEST signal may be a global signal that is simultaneously applied to all sub-pixel circuits 110 of the display panel 100 . Accordingly, the charge remaining in the inorganic light emitting device 120 through the turned-on transistor T12 is completely discharged to the ground voltage (VSS) terminal, and the above-described problem can be solved.

한편, 실시 예에 따라 도 14b에 도시된 바와 달리, 로우 레벨의 에미션 신호 TEST(n)을 각 발광 구간이 종료된 후(즉, 로우 레벨의 에미션 신호 Emi_PWM(n)의 인가가 완료된 후) 이어서 바로 인가함으로서, 무기 발광 소자(120)에 잔류하던 전하를 그라운드 전압(VSS) 단자로 방전시키는 예도 가능할 수 있다.On the other hand, according to an embodiment, different from that shown in FIG. 14B , the low-level emission signal TEST(n) is applied after each emission period ends (that is, after the low-level emission signal Emi_PWM(n) is applied. ), an example of discharging the charge remaining in the inorganic light emitting device 120 to the ground voltage (VSS) terminal may be possible by immediately applying the same.

이상에서는, n 번째 로우 라인과 관련된 동작만을 설명하였으나, 나머지 로우 라인에 대한 동작 역시 상술한 설명을 통해 충분히 이해될 수 있을 것이다. In the above, only the operation related to the n-th row line has been described, but the operation for the remaining row lines may also be fully understood through the above description.

한편, 도 14b의 타이밍도를 자세히 보면, 에미션 신호 Emi_PWM(n)과 에미션 신호 Emi_PAM(n)이 로우 레벨이 되는 시점에 서로 차이가 있는 것을 볼 수 있다. 이는, 전술한 바와 같이 블랙 계조를 구현하기 위함이다. Meanwhile, looking closely at the timing diagram of FIG. 14B , it can be seen that there is a difference between the emission signal Emi_PWM(n) and the emission signal Emi_PAM(n) at the low level. This is to implement a black gradation as described above.

구체적으로, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정된 경우에는 발광 구간이 시작하자마자 제 1 스위칭 트랜지스터(T10)가 오프되어야 한다. 즉, 이론적으로는, 에미션 신호 Emi_PWM(n)가 로우가 되는 시점에, 온된 제 2 구동 트랜지스터(T3) 및 온된 트랜지스터(T4)를 통해 제 2 구동 전압(VDD_PWM)이 C 노드에 인가되어, 제 1 스위칭 트랜지스터(T10)는 즉시 오프되어야 한다.(제 1 스위칭 트랜지스터(T10)가 즉시 오프되면, 구동 전류는 무기 발광 소자(120)를 전혀 흐르지 못하고 블랙 계조가 표현되게 된다.) Specifically, when the PWM data voltage corresponding to the black gray level is set at the node A, the first switching transistor T10 must be turned off as soon as the light emission period starts. That is, theoretically, when the emission signal Emi_PWM(n) becomes low, the second driving voltage VDD_PWM is applied to the node C through the on second driving transistor T3 and the on transistor T4, The first switching transistor T10 must be turned off immediately. (When the first switching transistor T10 is immediately turned off, the driving current does not flow through the inorganic light emitting device 120 at all, and a black gradation is expressed.)

그러나, 실제로는, C 노드에 제 2 구동 전압(VDD_PWM)이 충전되기까지 시간이 소요되어 제 1 스위칭 트랜지스터(T10)는 즉시 오프되지 않게 된다. 구체적으로, C 노드에 제 2 구동 전압(VDD_PWM)이 인가되어 커패시터(C3)에 충전이 시작된 후 제 1 스위칭 트랜지스터(T10)를 오프시킬 수 있는 전압이 C 노드에 충전될 때까지, 트랜지스터(T10)는 온된 상태를 유지하게 되며, 이에 따라, 제 1 스위칭 트랜지스터(T10)에서 구동 전류의 누설이 발생하게 된다. However, in reality, it takes time until the second driving voltage VDD_PWM is charged in the C node, so that the first switching transistor T10 is not immediately turned off. Specifically, after the second driving voltage VDD_PWM is applied to the C node to start charging the capacitor C3, the transistor T10 is charged with a voltage capable of turning off the first switching transistor T10 until the C node is charged. ) maintains an on state, and accordingly, leakage of driving current occurs in the first switching transistor T10.

결국, 제 2 스위칭 트랜지스터(T11) 없이 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120)가 직접 연결되는 경우에는, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되더라도, 제 1 스위칭 트랜지스터(T10)에서 누설된 구동 전류가 일정 시간 무기 발광 소자(120)를 흐르게 되어 정확한 블랙 계조를 구현할 수 없게 된다. As a result, when the first switching transistor T10 and the inorganic light emitting device 120 are directly connected without the second switching transistor T11 , even if the PWM data voltage corresponding to the black gray level is set at the node A, the first switching transistor At T10 , the leaked driving current flows through the inorganic light emitting device 120 for a predetermined period of time, so that an accurate black gradation cannot be realized.

이러한 문제점을 해결하기 위해, 본 개시의 일 실시 예에 따르면, 제 1 스위칭 트랜지스터(T10)와 무기 발광 소자(120) 사이에 제 2 스위칭 트랜지스터(T11)를 배치시킬 수 있다. 또한, 구동부(500)는 에미션 신호 Emi_PWM(n)이 로우 레벨이 되는 시점부터 일정 시간이 경과한 후에 제 2 스위칭 트랜지스터(T11)가 온되도록 에미션 신호 Emi_PAM(n)을 인가할 수 있다. 여기서, 일정 시간은, C 노드의 전압이 Vset 전압으로부터 제 1 스위칭 트랜지스터(T10)를 오프시킬 수 있는 전압까지 충전되는 시간 이상의 시간일 수 있다. To solve this problem, according to an embodiment of the present disclosure, the second switching transistor T11 may be disposed between the first switching transistor T10 and the inorganic light emitting device 120 . Also, the driver 500 may apply the emission signal Emi_PAM(n) so that the second switching transistor T11 is turned on after a predetermined time has elapsed from the time when the emission signal Emi_PWM(n) becomes the low level. Here, the predetermined time may be a time equal to or longer than a time during which the voltage of node C is charged from the voltage Vset to a voltage capable of turning off the first switching transistor T10.

이 경우, 블랙 계조에 대응되는 PWM 데이터 전압이 A 노드에 설정되었음에도 제 1 스위칭 트랜지스터(T10)가 즉시 오프되지 않아 발생하는 누설 전류가, 제 2 스위칭 트랜지스터(T11)에 의해 차단할 수 있다. 이에 따라, 정확한 블랙 계조가 구현될 수 있다. In this case, even though the PWM data voltage corresponding to the black gray level is set at the node A, the leakage current generated because the first switching transistor T10 is not immediately turned off may be blocked by the second switching transistor T11 . Accordingly, an accurate black gradation may be realized.

한편, 도 14a 및 도 14b을 참조하면, 정전류원 회로(111)의 제 1 구동 트랜지스터(T9)의 소스 단자에는, 구동 전압 변경부(113)를 통해, 데이터 설정 구간과 발광 구간에 서로 다른 구동 전압이 인가되는 것을 볼 수 있다. Meanwhile, referring to FIGS. 14A and 14B , the source terminal of the first driving transistor T9 of the constant current source circuit 111 is driven differently in the data setting period and the light emission period through the driving voltage changing unit 113 . You can see the voltage applied.

이는, 구동 전류에 의해 전압 강하가 발생하지 않는 제 2 구동 전압(VDD_PWM)을, 데이터 설정 구간 동안 정전류원 회로(111)에 인가함으로써, 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이에 정확한 전압이 설정되도록 하기 위함이다. This is achieved between the gate terminal and the source terminal of the first driving transistor T9 by applying the second driving voltage VDD_PWM in which a voltage drop does not occur due to the driving current to the constant current source circuit 111 during the data setting period. This is to ensure that the correct voltage is set.

구체적으로, 전술한 바와 같이 디스플레이 패널(100)에는 저항 성분이 존재하므로, 구동 전류가 흐를 때 IR 드랍이 발생하며, 이로 인해 제 1 구동 전압(VDD_PAM)의 강하가 발생한다. 또한, 본 개시의 다양한 실시 예들에서 디스플레이 패널(100)은 프로그레시브 구동 방식으로 구동되므로, 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다. Specifically, as described above, since the resistance component is present in the display panel 100 , an IR drop occurs when a driving current flows, thereby causing a drop in the first driving voltage VDD_PAM. In addition, in various embodiments of the present disclosure, since the display panel 100 is driven in a progressive driving method, some row-line sub-pixel circuits operate in the light-emitting period while other row-line sub-pixel circuits operate in the data setting period will do

따라서, 데이터 설정 구간과 발광 구간에서 정전류원 회로(111)에 동일하게 제 1 구동 전압(VDD_PAM)을 인가하는 경우, 데이터 설정 구간에서 동작하는 로우 라인의 정전류원 회로들(111)에 인가되는 제 1 구동 전압(VDD_PAM)은, 발광 구간에서 동작하는 로우 라인의 정전류원 회로들(111)로 인한 제 1 구동 전압(VDD_PAM)의 강하에 영향을 받게 된다. 이는, 데이터 설정 구간에서 동작하는 로우 라인의 정전류원 회로들(111)에 정확한 정전류원 데이터 전압이 설정되는데 방해가 된다.Accordingly, when the first driving voltage VDD_PAM is equally applied to the constant current source circuit 111 in the data setting period and the light emission period, the first driving voltage VDD_PAM applied to the constant current source circuits 111 of the low line operating in the data setting period The first driving voltage VDD_PAM is affected by a drop of the first driving voltage VDD_PAM due to the constant current source circuits 111 of the low line operating in the emission period. This prevents the correct constant current source data voltage from being set in the constant current source circuits 111 of the row line operating in the data setting period.

또한, 실제 디스플레이 패널(100)에 존재하는 저항 성분은, 디스플레이 패널(100)의 영역별로 상이한 값을 갖는다. 따라서, 구동 전류가 흐를 때 디스플레이 패널(100)의 영역별로 IR 드랍값 즉, 제 1 구동 전압(VDD_PAM)의 강하 정도에도 차이가 발생하며, 이 역시 보상될 필요가 있다. In addition, the resistance component actually present in the display panel 100 has a different value for each area of the display panel 100 . Accordingly, when the driving current flows, a difference occurs in the IR drop value for each region of the display panel 100 , that is, the drop level of the first driving voltage VDD_PAM, which also needs to be compensated for.

이와 같은 IR 드랍 문제를 해결하기 위해, 본 개시의 일 실시 예에 따르면, 구동부(500)는 데이터 설정 구간에는 구동 전류에 따른 전압 강하가 없는 제 2 구동 전압(VDD_PWM)이 정전류원 회로(111)에 인가되도록 구동 전압 변경부(113)를 제어할 수 있다. In order to solve the IR drop problem, according to an embodiment of the present disclosure, the driving unit 500 sets the second driving voltage VDD_PWM without a voltage drop according to the driving current during the data setting period to the constant current source circuit 111 . The driving voltage changing unit 113 may be controlled to be applied to the .

이에 따라, 데이터 설정 구간 동안 정전류원 회로(111)에는 제 2 구동 전압(VDD_PWM)에 기초하여 정전류원 데이터 전압이 설정되게 된다. Accordingly, the constant current source data voltage is set in the constant current source circuit 111 based on the second driving voltage VDD_PWM during the data setting period.

이후 발광 구간에서 정전류원 회로(111)에 인가되는 구동 전압이 제 1 구동 전압(VDD_PAM)으로 변경되지만, 데이터 설정 구간에서 설정된 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이의 전압이 커패시터(C2)에 의해 그대로 유지되므로, 제 1 구동 전압(VDD_PAM)의 강하 유무나 강하 정도와 무관하게, 정확한 정전류원 데이터 전압이 정전류원 회로(111)에 설정될 수 있게 된다. Thereafter, the driving voltage applied to the constant current source circuit 111 is changed to the first driving voltage VDD_PAM in the light emission period, but the voltage between the gate terminal and the source terminal of the first driving transistor T9 set in the data setting period is changed to a capacitor Since it is maintained by (C2), an accurate constant current source data voltage can be set in the constant current source circuit 111 irrespective of whether or not the first driving voltage VDD_PAM has dropped or the degree of the drop.

한편, PWM 회로(112)의 제 2 구동 트랜지스터(T2)에는 구동 전류가 흐르지 않는다. 따라서, 데이터 설정 구간과 발광 구간 동안 제 2 구동 전압(VDD_PWM)에는 전압 강하가 발생하지 않거나 발생하더라도 무시할 정도의 수준이므로, PWM 회로(112)에는 데이터 설정 구간과 발광 구간에서 동일하게 제 2 구동 전압(VDD_PWM)을 인가되더라도, 문제가 되지 않는다. Meanwhile, no driving current flows through the second driving transistor T2 of the PWM circuit 112 . Accordingly, the second driving voltage VDD_PWM during the data setting period and the light emission period does not have a voltage drop or is negligible even if it occurs, so the PWM circuit 112 has the same second driving voltage in the data setting period and the light emission period. Even if (VDD_PWM) is applied, there is no problem.

이와 같이, 서브 픽셀 회로(110) 내에 구동 전압 변경부(113)를 포함하며, 구동 전압 변경부(113)의 동작을 통해 상술한 IR 드랍 문제를 해결하는 방식을, IR 드랍의 내부 보상 방식이라 하기로 한다. 이에 반해, 도 24a 내지 도 31b를 통해 후술할 바와 같이, 영상 데이터 전압을 보정하여 상술한 IR 드랍 문제를 해결하는 방식을 IR 드랍의 외부 보상 방식이라 하기로 한다. As described above, the method of including the driving voltage changing unit 113 in the sub-pixel circuit 110 and solving the above-described IR drop problem through the operation of the driving voltage changing unit 113 is called the IR drop internal compensation method. decide to do On the other hand, as will be described later with reference to FIGS. 24A to 31B , a method of solving the above-mentioned IR drop problem by correcting the image data voltage will be referred to as an external IR drop compensation method.

한편, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 모든 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있다. 따라서, 정전류원 회로(111)를 통해 동일한 크기의 구동 전류(즉, 정전류)가 무기 발광 소자(120)로 제공되게 되며, 이에 따라, 구동 전류의 크기 변화에 따른 LED의 파장 변화 문제가 해결될 수 있다. Meanwhile, according to an embodiment of the present disclosure, the same constant current source data voltage may be applied to all constant current source circuits 111 of the display panel 100 . Accordingly, the driving current (ie, constant current) of the same size is provided to the inorganic light emitting device 120 through the constant current source circuit 111, and accordingly, the problem of the wavelength change of the LED due to the change in the size of the driving current can be solved. can

또한, 디스플레이 패널(100)의 각 PWM 회로(112)에는 각 서브 픽셀의 계조값에 대응되는 PWM 데이터 전압이 인가될 수 있다. 따라서, PWM 회로(112)을 통해 구동 전류의 구동 시간을 제어함으로써 각 서브 픽셀의 계조가 표현될 수 있다. Also, a PWM data voltage corresponding to a gray level value of each sub-pixel may be applied to each PWM circuit 112 of the display panel 100 . Accordingly, the gray level of each sub-pixel may be expressed by controlling the driving time of the driving current through the PWM circuit 112 .

한편, 하나의 디스플레이 패널(100)에는 동일한 정전류원 전압이 인가되지만, 다른 디스플레이 패널에는 다른 정전류원 전압이 인가될 수 있음은 물론이다. 따라서, 복수의 디스플레이 패널이 연결되어 하나의 대형 디스플레이 장치가 구성되는 경우 발생할 수 있는 디스플레이 패널 간의 밝기 편차나 색상 편차가 정전류원 전압 조정을 통해 보상될 수 있다. Meanwhile, the same constant current source voltage may be applied to one display panel 100 , but different constant current source voltages may be applied to another display panel. Accordingly, when a plurality of display panels are connected to form one large display device, a brightness deviation or a color deviation between display panels that may occur may be compensated for by adjusting the constant current source voltage.

이상에서는, LED의 파장 변화 문제 해결 및 영상의 계조 표현 관점에서, 설명의 편의를 위해 정전류원 회로(111)에 동일한 정전류원 데이터 전압이 인가된다고 설명하였다. 그러나, 전술한 바와 같이 본 개시의 다양한 실시 예에서는, 제 1 구동 트랜지스터들(T9) 간의 문턱 전압 및 이동도 편차를 보상하기 위해 정전류원 데이터 전압이 보정되므로, 실제로 정전류원 회로(111)에는 센싱 구동을 통해 값이 보정된 정전류원 데이터 전압이 인가되게 된다. 따라서, 파워 IC로부터 정전류원 데이터 전압을 인가받는 내부 보상 방식과는 달리, 외부 보상 방식에서는 데이터 드라이버로부터 정전류원 데이터 전압을 인가받게 된다. In the above, it has been described that the same constant current source data voltage is applied to the constant current source circuit 111 for convenience of explanation in terms of solving the problem of the wavelength change of the LED and expressing the grayscale of the image. However, as described above, in various embodiments of the present disclosure, since the constant current source data voltage is corrected to compensate for the threshold voltage and mobility deviation between the first driving transistors T9 , the constant current source circuit 111 is actually sensing The constant current source data voltage whose value is corrected through driving is applied. Accordingly, unlike the internal compensation method in which the constant current source data voltage is applied from the power IC, the external compensation method receives the constant current source data voltage from the data driver.

다시 도 14b를 참조하면, 센싱 구동 구간은, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②)을 포함할 수 있다. Referring back to FIG. 14B , the sensing driving section may include a sensing section (①) of the PWM circuit 112 and a sensing section (②) of the constant current source circuit 111 .

PWM 회로(112) 센싱 구간(①) 동안에는, 제 2 특정 전압에 기초하여 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. During the sensing period (①) of the PWM circuit 112 , the second current flowing through the second driving transistor T3 is transferred to the sensing unit 200 based on the second specific voltage.

정전류원 회로(111) 센싱 구간(②) 동안에는, 제 1 특정 전압에 기초하여 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. During the sensing period (②) of the constant current source circuit 111 , the first current flowing through the first driving transistor T9 is transferred to the sensing unit 200 based on the first specific voltage.

이에 따라, 센싱부(200)는 제 1 및 제 2 전류에 기초하여 제 1 센싱 데이터 및 제 2 센싱 데이터를 각각 출력할 수 있다.Accordingly, the sensing unit 200 may output the first sensing data and the second sensing data, respectively, based on the first and second currents.

이때, 본 개시의 일 실시 예에 따르면, 상기 센싱 구동은, 도 14b에 도시된 바와 같이, 블랭킹 기간(65) 내에서 수행될 수 있다. 블랭킹 기간(65)은 디스플레이 패널(100)에 유효한 영상 데이터가 입력되지 않는 시간 구간을 말한다. 120 Hz 영상을 예로 들면, 한 영상 프레임 시간 내에서 디스플레이 구동 구간은 7.3ms, 블랭킹 구간은 1ms 정도의 시간을 차지할 수 있으나, 이에 한정되는 것은 아니다.In this case, according to an embodiment of the present disclosure, the sensing driving may be performed within the blanking period 65 as shown in FIG. 14B . The blanking period 65 refers to a time period in which valid image data is not input to the display panel 100 . Taking a 120 Hz image as an example, the display driving period may occupy about 7.3 ms and the blanking period about 1 ms within one image frame time, but is not limited thereto.

따라서, 센싱부(200)는 한 영상 프레임의 블랭킹 기간(65) 내에서 인가되는 특정 전압에 기초하여 구동 트랜지스터(T9, T3)를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력할 수 있다. Accordingly, the sensing unit 200 senses the current flowing through the driving transistors T9 and T3 based on a specific voltage applied within the blanking period 65 of one image frame, and outputs sensing data corresponding to the sensed current. can do.

그러나, 실시 예가 이에 한정되는 것은 아니다. 가령, 상기 센싱 구동은, 디스플레이 장치(1000)의 부팅 기간, 파워 오프 기간 또는 스크린 오프 기간 등에 수행될 수도 있다. 여기서, 부팅 기간은 시스템 전원이 인가된 후부터 화면이 온되기 전까지의 기간을 의미하고, 파워 오프 기간은 화면이 오프된 후부터 시스템 전원이 해제될 때까지의 기간을 의미하며, 스크린 오프 기간은 시스템 전원은 인가되고 있으나 화면이 오프되어 있는 기간을 의미할 수 있다. However, the embodiment is not limited thereto. For example, the sensing driving may be performed during a boot-up period, a power-off period, or a screen-off period of the display apparatus 1000 . Here, the booting period refers to a period from when the system power is applied to before the screen is turned on, the power-off period refers to the period from when the screen is turned off to when the system power is released, and the screen-off period refers to the period from when the system power is released. may mean a period in which the screen is off although being authorized.

이하에서, 도 14a 및 도 14b를 참조하여 센싱 구동 구간에서 디스플레이 장치(1000)의 동작에 대해 보다 자세히 설명한다. Hereinafter, an operation of the display apparatus 1000 in the sensing driving period will be described in more detail with reference to FIGS. 14A and 14B .

구체적으로, PWM 회로(112) 센싱 구간(①) 동안, 데이터 신호 라인(Vdata_pwm)에는 제 2 데이터 드라이버(미도시)로부터 제 2 특정 전압이 인가된다. 제 2 특정 전압은 제 2 구동 트랜지스터(T3)를 온시키기 위한 기설정된 임의의 전압일 수 있다. 이때, 스캔 신호 SP(n)에 따라 트랜지스터(T2)가 온되며, 온된 트랜지스터(T2)를 통해 제 2 특정 전압이 A 노드에 입력된다. Specifically, a second specific voltage is applied from a second data driver (not shown) to the data signal line Vdata_pwm during the sensing period (①) of the PWM circuit 112 . The second specific voltage may be any predetermined voltage for turning on the second driving transistor T3 . At this time, the transistor T2 is turned on according to the scan signal SP(n), and a second specific voltage is input to the node A through the turned-on transistor T2.

PWM 회로(112) 센싱 구간(①)에는, 제어 신호 PWM_Sen(n)에 따라 트랜지스터(T13)가 온되며, 온된 트랜지스터(T13)를 통해 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. In the sensing section (①) of the PWM circuit 112, the transistor T13 is turned on according to the control signal PWM_Sen(n), and a second current flowing through the second driving transistor T3 through the turned-on transistor T13 is transmitted to the sensing unit (200).

한편, PWM 회로(112) 센싱 구간(①) 동안, 센싱부(200)의 제 1 스위치(213)는 제어 신호 Spre에 따라 온 및 오프된다. 이하에서는, PWM 회로(112) 센싱 구간(①) 내에서 제 1 스위치(213)가 온된 기간을 제 1 초기화 기간으로, 오프된 기간을 제 1 센싱 기간으로 지칭하여 설명한다. Meanwhile, during the PWM circuit 112 sensing period (①), the first switch 213 of the sensing unit 200 is turned on and off according to the control signal Spre. Hereinafter, a period in which the first switch 213 is turned on is referred to as a first initialization period and a period in which the first switch 213 is turned off in the sensing period (①) of the PWM circuit 112 is referred to as a first sensing period.

제 1 초기화 기간에는 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.In the first initialization period, since the first switch 213 is in an on state, the reference voltage Vpre input to the non-inverting input terminal (+) of the amplifier 211 is maintained at the output terminal Vout of the amplifier 211 . .

제 1 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 2 전류를 적분한다. 이때, 제 1 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 2 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다. Since the first switch 213 is turned off during the first sensing period, the amplifier 211 operates as a current integrator to integrate the second current. In this case, the voltage difference across the integrating capacitor 212 due to the second current flowing into the inverting input terminal (-) of the amplifier 211 in the first sensing period increases as the sensing time elapses, that is, as the amount of accumulated charge increases.

그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상, 제 1 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다. However, due to the characteristics of the virtual ground of the amplifier 211, the voltage of the inverting input terminal (-) in the first sensing period is maintained as the reference voltage Vpre regardless of the increase in the voltage difference of the integrating capacitor 212, The voltage of the output terminal Vout of the amplifier 211 is lowered in response to the voltage difference between both ends of the integrating capacitor 212 .

이러한 원리로, 제 1 센싱 기간에서 센싱부(200)로 유입되는 제 2 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vpsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 2 전류가 클수록 증가하므로 적분값 Vpsen의 크기는 제 2 전류가 클수록 작아진다. According to this principle, the second current flowing into the sensing unit 200 in the first sensing period is accumulated as an integral value Vpsen, which is a voltage value, through the integrating capacitor 212 . Since the falling slope of the voltage of the output terminal Vout of the amplifier 211 increases as the second current increases, the magnitude of the integral value Vpsen decreases as the second current increases.

적분값 Vpsen은 제 1 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(200)에서 제 2 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다. The integral value Vpsen is input to the ADC 220 while the second switch 214 is maintained in the on state in the first sensing period, is converted into the second sensed data in the ADC 200, and then output to the compensator 300 will become

한편, 정전류원 회로(111) 센싱 구간(②) 동안, 데이터 신호 라인(Vdata_ccg)에는 제 1 데이터 드라이버(미도시)로부터 제 1 특정 전압이 인가된다. 제 1 특정 전압은 제 1 구동 트랜지스터(T9)를 온시키기 위한 기설정된 임의의 전압이다. 이때, 스캔 신호 SP(n)에 따라 트랜지스터(T7)가 온되며, 온된 트랜지스터(T7)를 통해 제 1 특정 전압이 B 노드에 입력된다. Meanwhile, during the sensing period (②) of the constant current source circuit 111 , a first specific voltage is applied from a first data driver (not shown) to the data signal line Vdata_ccg. The first specific voltage is a predetermined voltage for turning on the first driving transistor T9. At this time, the transistor T7 is turned on according to the scan signal SP(n), and a first specific voltage is input to the node B through the turned-on transistor T7.

정전류원 회로(111) 센싱 구간(②)에는, 제어 신호 CCG_Sen(n)에 따라 트랜지스터(T14)가 온되며, 온된 트랜지스터(T14)를 통해 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. In the constant current source circuit 111 sensing section (②), the transistor T14 is turned on according to the control signal CCG_Sen(n), and a first current flowing through the first driving transistor T9 through the turned-on transistor T14 is sensed. is transferred to the unit 200 .

한편, 정전류원 회로(111) 센싱 구간(②) 동안에도, 센싱부(200)의 제 1 스위치(213)는 제어 신호 Spre에 따라 온 및 오프된다. 이하에서는, 정전류원 회로(111) 센싱 구간(②) 내에서 제 1 스위치(213)가 온된 기간을 제 2 초기화 기간으로, 오프된 기간을 제 2 센싱 기간으로 지칭하여 설명한다. Meanwhile, even during the constant current source circuit 111 sensing period (②), the first switch 213 of the sensing unit 200 is turned on and off according to the control signal Spre. Hereinafter, a period in which the first switch 213 is turned on in the sensing period (②) of the constant current source circuit 111 is referred to as a second initialization period, and a period in which the first switch 213 is turned off is referred to as a second sensing period.

제 2 초기화 기간에는 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.In the second initialization period, since the first switch 213 is in an on state, the reference voltage Vpre input to the non-inverting input terminal (+) of the amplifier 211 is maintained at the output terminal Vout of the amplifier 211 . .

제 2 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 1 전류를 적분한다. 이때, 제 2 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 1 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다. Since the first switch 213 is turned off in the second sensing period, the amplifier 211 operates as a current integrator to integrate the first current. At this time, in the second sensing period, the voltage difference between both ends of the integrating capacitor 212 due to the first current flowing into the inverting input terminal (-) of the amplifier 211 increases as the sensing time elapses, that is, as the amount of accumulated charge increases.

그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상, 제 2 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다. However, due to the characteristics of the virtual ground of the amplifier 211, the voltage of the inverting input terminal (-) in the second sensing period is maintained as the reference voltage Vpre regardless of the increase in the voltage difference of the integrating capacitor 212, The voltage of the output terminal Vout of the amplifier 211 is lowered in response to the voltage difference between both ends of the integrating capacitor 212 .

이러한 원리로, 제 2 센싱 기간에서 센싱부(200)로 유입되는 제 1 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vcsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 1 전류가 클수록 증가하므로 적분값 Vcsen의 크기는 제 1 전류가 클수록 작아진다. According to this principle, the first current flowing into the sensing unit 200 in the second sensing period is accumulated as an integral value Vcsen, which is a voltage value, through the integrating capacitor 212 . Since the falling slope of the voltage of the output terminal Vout of the amplifier 211 increases as the first current increases, the magnitude of the integral value Vcsen decreases as the first current increases.

적분값 Vcsen은 제 2 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(220)에서 제 1 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다.The integral value Vcsen is input to the ADC 220 while the second switch 214 is maintained in the on state in the second sensing period, is converted into the first sensed data in the ADC 220, and then output to the compensator 300 will become

이에 따라, 보정부(300)는 전술한 바와 같이, 메모리(미도시)에 저장된 전압별 기준 데이터 및 센싱부(200)에서 출력되는 제 1 및 제 2 센싱 데이터에 기초하여, 제 1 및 제 2 보상값을 각각 획득하고, 획득된 제 1 및 제 2 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 1 및 제 2 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다. Accordingly, as described above, the compensator 300 performs first and second steps based on the reference data for each voltage stored in a memory (not shown) and the first and second sensing data output from the sensing unit 200 . Each of the compensation values may be obtained, and the obtained first and second compensation values may be stored or updated in a memory (not shown). Thereafter, when the display driving is performed, the compensator 300 may respectively correct the constant current source data voltage and the PWM data voltage to be applied to the sub-pixel circuit 110 based on the first and second compensation values.

한편, 본 개시의 일 실시 예에 따르면, 상기 제 1 특정 전압 및 제 2 특정 전압은, 한 영상 프레임 당 하나의 로우 라인의 서브 픽셀 회로들에 인가될 수 있다. 즉, 본 개시의 일 실시 예에 따르면, 상술한 센싱 구동은, 한 영상 프레임 당 하나의 로우 라인에 대해 수행될 수 있다. Meanwhile, according to an embodiment of the present disclosure, the first specific voltage and the second specific voltage may be applied to sub-pixel circuits of one row line per one image frame. That is, according to an embodiment of the present disclosure, the above-described sensing driving may be performed for one row line per one image frame.

이때, 상술한 센싱 구동은, 디스플레이 패널(100)의 로우 라인 순으로 순차적으로 진행될 수 있다. 따라서, 예를 들어, 디스플레이 패널(100)이 270개의 로우 라인으로 이루어진 경우, 첫번째 영상 프레임이 표시된 후 1번 로우 라인의 서브 픽셀 회로들이 센싱 구동되고, 두번째 영상 프레임이 표시된 후 2번 로우 라인에 포함된 서브 픽셀 회로들이 센싱 구동될 수 있다. 이와 같은 방식으로, 270번째 영상 프레임이 표시된 후 270번 로우 라인의 서브 픽셀 회로들이 센싱 구동됨으로써, 디스플레이 패널(100)에 포함된 전체 로우 라인에 포함된 서브 픽셀 회로들의 센싱 구동이 1회 완료될 수 있다. In this case, the above-described sensing driving may be sequentially performed in the order of the row lines of the display panel 100 . Accordingly, for example, when the display panel 100 is composed of 270 row lines, the sub-pixel circuits of the first row line are sensed after the first image frame is displayed, and the second image frame is displayed on the second row line. The included sub-pixel circuits may be sensing-driven. In this way, after the 270th image frame is displayed, the subpixel circuits of the 270th row are sensed and driven, so that the sensing driving of the subpixel circuits included in all the rowlines included in the display panel 100 is completed once. can

또는, 상술한 센싱 구동은, 로우 라인의 랜덤한 순서로 진행될 수도 있다. 이 경우 위 예에서, 연속된 270개의 영상 프레임이 표시되는 동안 디스플레이 패널(100)의 전체 로우 라인이 랜덤한 순서로 센싱 구동될 수 있다. Alternatively, the above-described sensing driving may be performed in a random order of row lines. In this case, in the above example, all row lines of the display panel 100 may be sensed and driven in a random order while consecutive 270 image frames are displayed.

한편, 본 개시의 다른 일 실시 예에 따르면, 상기 제 1 특정 전압 및 제 2 특정 전압은, 한 영상 프레임 당 복수의 로우 라인의 서브 픽셀 회로들에 인가될 수도 있다. 즉, 한 영상 프레임 당 복수의 로우 라인에 대해 상술한 센싱 구동이 수행될 수 있다. 이 경우에도, 상술한 센싱 구동은, 복수 개의 로우 라인 단위로, 순차적으로 진행되거나 또는 랜덤한 순서로 진행될 수 있다. Meanwhile, according to another embodiment of the present disclosure, the first specific voltage and the second specific voltage may be applied to sub-pixel circuits of a plurality of row lines per one image frame. That is, the above-described sensing driving may be performed for a plurality of row lines per one image frame. Even in this case, the above-described sensing driving may be performed sequentially or in a random order in units of a plurality of row lines.

이상에서는, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②) 순으로 센싱 구동이 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 정전류원 회로(111) 센싱 구간(②)이 먼저 진행되고, PWM 회로(112) 센싱 구간(①)이 그 이후에 진행되는 것도 가능함은 물론이다. In the above, the sensing driving is carried out in the order of the PWM circuit 112 sensing section (①) and the constant current source circuit 111 sensing section (②) as an example, but it is not limited thereto, and according to the embodiment, the constant current source circuit Of course, it is also possible that the (111) sensing section (②) proceeds first, and the PWM circuit 112 sensing section (①) proceeds thereafter.

또한, 이상에서는, 센싱 구동이 디스플레이 구동 이후에 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 센싱 구동이 먼저 진행되고, 디스플레이 구동이 그 이후에 진행되는 것도 가능하다. In addition, in the above description, the sensing driving is performed after the display driving as an example, but the present invention is not limited thereto. In some embodiments, the sensing driving may be performed first and the display driving may be performed thereafter.

이하에서는, 도 14a의 트랜지스터(T1)과 관련하여, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 문제를 설명하고, 데이터 설정 구간 동안 트랜지스터(T1)을 통해 스윕 신호의 하이 전압(SW_VGH)가 X 노드에 인가됨으로써 이러한 문제가 해결될 수 있음을 설명한다. Hereinafter, with respect to the transistor T1 of FIG. 14A , problems of luminance non-uniformity and horizontal crosstalk that may occur due to the sweep load will be described, and the high voltage SW_VGH of the sweep signal through the transistor T1 during the data setting period. It explains that this problem can be solved by applying to the X node.

도 15a 및 도 15b는 구동 트랜지스터의 전기적 특성 편차에 대한 외부 보상 방식이 적용된 서브 픽셀 회로에서 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상을 설명하기 위한 도면이다. 15A and 15B are diagrams for explaining luminance non-uniformity and horizontal crosstalk that may occur due to a sweep load in a sub-pixel circuit to which an external compensation method for a deviation in electrical characteristics of a driving transistor is applied.

전술한 바와 같이, 본 개시의 다양한 실시 예들에서는, 디스플레이 패널(100)의 로우 라인 순으로 발광 구간이 순차적으로 진행된다. 따라서, 글로벌 신호를 통해 디스플레이 패널(110)에 에미션 신호를 일괄적으로 인가할 수는 없으며, 각 로우 라인에 대응되는 에미션 신호를 제공하기 위한 에미션 드라이버 회로가 로우 라인 마다 각각 필요하게 된다. As described above, in various embodiments of the present disclosure, the light emitting sections sequentially proceed in the order of the row lines of the display panel 100 . Therefore, it is impossible to apply the emission signal to the display panel 110 at once through the global signal, and an emission driver circuit for providing the emission signal corresponding to each row line is required for each row line. .

특히, 디스플레이 패널(100)의 PWM 구동을 위한 스윕 신호 Sweep(n) 역시, 로우 라인들에 각각 대응되는 에미션 드라이버 회로들을 통해 로우 라인 순으로 디스플레이 패널(100)에 순차적으로 제공되게 된다.(이하, 스윕 신호 Sweep(n)을 제공하기 위한 에미션 드라이버 회로를 스윕 드라이버 회로라 한다.) In particular, the sweep signal Sweep(n) for PWM driving of the display panel 100 is also sequentially provided to the display panel 100 in the order of the row lines through the emission driver circuits respectively corresponding to the row lines. ( Hereinafter, the emission driver circuit for providing the sweep signal Sweep(n) is referred to as a sweep driver circuit.)

이 경우, 제 2 구동 트랜지스터(T3)의 게이트 단자, 즉 A 노드에 PWM 데이터 전압이 설정되는 과정에서 A 노드의 전압의 변화가 커패시터(C1)를 통해 커플링되어 Sweep(n) 신호 라인의 전압에 변화가 생기게 된다. In this case, a change in the voltage of the A node is coupled through the capacitor C1 while the PWM data voltage is set at the gate terminal of the second driving transistor T3, ie, the A node, and the voltage of the sweep(n) signal line changes will occur in

이후, Sweep(n) 신호 라인에 생긴 전압의 변화는 복원되게 되는데, 이에 따라 역으로 A 노드에 설정된 전압이 변화하게 된다. 이때, A 노드 전압의 변화량은 후술할 바와 같이 스윕 로드에 따라 달라지게 되는 바, 이는 휘도 불균일과 수평 크로스토크 발생의 원인이 된다. Thereafter, the change in the voltage generated in the sweep(n) signal line is restored, and accordingly, the voltage set at the node A changes conversely. In this case, the amount of change of the node A voltage varies depending on the sweep load as will be described later, which causes luminance non-uniformity and horizontal crosstalk.

구체적으로, 도 15a는 하나의 로우 라인에 대응되는 스윕 드라이버 회로(505)가 배선을 통해 하나의 서브 픽셀 회로(110)와 연결된 구성을 도시하고 있다. 이때, 도 15a는 도 14a의 서브 픽셀 회로(110)에서 트랜지스터(T1)이 없는 경우를 도시하고 있다. Specifically, FIG. 15A illustrates a configuration in which a sweep driver circuit 505 corresponding to one row line is connected to one sub-pixel circuit 110 through a wiring. In this case, FIG. 15A illustrates a case in which the transistor T1 is not present in the sub-pixel circuit 110 of FIG. 14A .

도 15a에 도시된 바와 같이, 스윕 신호 Sweep(n)는 스윕 드라이버 회로(505)를 통해 서브 픽셀 회로(110)에 전달된다. 이때, 스윕 드라이버 회로(505)와 서브 픽셀 회로(110) 사이에는 스윕 배선 저항 즉, RC 로드가 존재하며, 그 크기는 스윕 드라이버 회로(505)에 가까울수록 작아지며, 스윕 드라이버 회로(505)로부터 멀어질수록 커지게 된다. As shown in FIG. 15A , the sweep signal Sweep(n) is transmitted to the sub-pixel circuit 110 through the sweep driver circuit 505 . At this time, a sweep wiring resistance, that is, an RC load, exists between the sweep driver circuit 505 and the sub-pixel circuit 110 , and the size of the RC load decreases as it approaches the sweep driver circuit 505 , and is The farther away, the bigger it gets.

도 15b는 도 15a에 도시된 각종 신호들의 파형을 도시하고 있다. 또한, 도 15b에 도시된 far는 스윕 드라이버 회로(505)로부터 상대적으로 먼 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를, near는 스윕 드라이버 회로(505)로부터 상대적으로 가까운 곳에 배치된 서브 픽셀 회로(110)의 A 노드 및 X 노드의 전압 변화를 각각 나타낸다. 15B shows waveforms of various signals shown in FIG. 15A. In addition, in FIG. 15B , far denotes a voltage change at node A and node X of the sub-pixel circuit 110 disposed relatively far from the sweep driver circuit 505 , and near denotes a change in voltage at a node relatively far from the sweep driver circuit 505 . The voltage changes of the A node and the X node of the sub-pixel circuit 110 disposed close to each other are shown.

데이터 설정 구간에서 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, 데이터 드라이버로부터 인가되는 PWM 데이터 전압이, Vsig 배선, 트랜지스터(T2)를 통해 A 노드에 인가되게 된다. 이때, PWM 데이터 전압은 디먹스 회로에 의해 선택된 R, G, B 중 어느 하나의 서브 픽셀에 대응되는 PWM 데이터 전압이다. When the low-level scan signal SP(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage applied from the data driver is applied to the node A through the Vsig wiring and the transistor T2. In this case, the PWM data voltage is a PWM data voltage corresponding to any one of R, G, and B sub-pixels selected by the demux circuit.

이 과정에서, 도 15b에 도시된 바와 같이, A 노드의 전압이 변화함에 따라 그 변화가 커패시터(C1)을 통해 X 노드에 커플링되어 X 노드의 전압 즉, Sweep(n) 신호 라인의 전압에 변화가 생기게 된다. In this process, as the voltage of the A node changes, as shown in FIG. 15B, the change is coupled to the X node through the capacitor C1 to the X node voltage, that is, the voltage of the Sweep(n) signal line. change will occur

이후, 스윕 드라이버 회로(505)의 동작에 의해 Sweep(n) 신호 라인의 전압(X 노드의 전압)은 다시 원래의 전압 레벨로 복원되는데, 이 과정에서 발생하는 X 노드의 전압 변화는 커패시터(C1)을 통해 커플링되어 역으로 A 노드의 전압 변화를 가져오게 된다. Thereafter, the voltage of the Sweep(n) signal line (the voltage of the X node) is restored to the original voltage level by the operation of the sweep driver circuit 505, and the voltage change at the X node that occurs in this process is the capacitor C1 ), and inversely brings about a change in the voltage of node A.

특히, 스윕 로드에 의한 영향으로, X 노드가 스윕 드라이버 회로(505)로부터 먼 곳에 존재하는 서브 픽셀 회로(110)일수록 A 노드의 전압에 변화가 커짐을 알 수 있다.(far vs. near 참고)In particular, it can be seen that the change in the voltage of the A node increases as the X node is further away from the sweep driver circuit 505 due to the sweep load.

따라서, 동일한 PWM 데이터 전압이 인가되더라도, 스윕 로드에 따라 상이하 전압이 서브 픽셀 회로(110)에 설정되게 되며, 이는 휘도 불균일의 원인이 된다. 또한, 이러한 스윕 로드에 따른 휘도 불균일 문제는, 디스플레이 패널(100) 전체 관점에서 보면 수평 크로스토크의 발생 원인이 된다. Therefore, even when the same PWM data voltage is applied, different voltages are set in the sub-pixel circuit 110 according to the sweep load, which causes luminance non-uniformity. In addition, the luminance non-uniformity problem according to the sweep load causes horizontal crosstalk when viewed from the overall viewpoint of the display panel 100 .

위와 같은 휘도 불균일 및 수평 크로스토크 문제는, PWM 데이터 전압이 A 노드에 인가될 때 X 노드의 전압이 함께 변화하기 때문에 초래되므로, 데이터 설정 구간 동안 PWM 데이터 전압이 A 노드에 인가되더라도 X 노드의 전압이 변화하지 않도록 함으로써 해결될 수 있다. The above luminance non-uniformity and horizontal crosstalk problems are caused because the voltage of the X node changes together when the PWM data voltage is applied to the A node. This can be solved by not changing it.

본 개시의 일 실시 예에 따르면, PWM 데이터 전압이 A 노드에 설정되는 동안, X 노드에는 도 15c에 도시된 바와 같은 스윕 신호의 하이 전압(SW_VGH)이 인가될 수 있다. 이때, 스윕 신호의 하이 전압(SW_VGH)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다. According to an embodiment of the present disclosure, while the PWM data voltage is set in the A node, the high voltage SW_VGH of the sweep signal as shown in FIG. 15C may be applied to the X node. In this case, the high voltage SW_VGH of the sweep signal may be a global signal that is equally applied to all sub-pixel circuits 110 of the display panel 100 from the power IC.

보다 구체적으로, 도 14a를 참조하면, PWM 회로(112)는 소스 단자가 SW_VGH 신호 라인과 연결되고, 게이트 단자가 SP(n) 신호 라인과 연결되며, 드레인 단자가 X 노드에 연결되는 트랜지스터(T1)을 포함한다. 이때, 트랜지스터(T1)의 소스 단자는 파워 IC로부터 스윕 신호의 하이 전압(SW_VGH)이 인가되는 배선과 직접 연결될 수 있다. More specifically, referring to FIG. 14A , the PWM circuit 112 has a transistor T1 having a source terminal connected to the SW_VGH signal line, a gate terminal connected to the SP(n) signal line, and a drain terminal connected to the X node. ) is included. In this case, the source terminal of the transistor T1 may be directly connected to a wiring to which the high voltage SW_VGH of the sweep signal from the power IC is applied.

따라서, SP(n) 신호 라인을 통해 로우 전압이 인가되어 PWM 데이터 전압이 A 노드에 설정되는 동안, 온된 트랜지스터(T1)를 통해 인가되는 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 강제적으로 인가되게 되며, X 노드의 전압은 A 노드의 전압 변화와 무관하게 스윕 신호의 하이 전압(SW_VGH)으로 유지될 수 있다. Accordingly, while the low voltage is applied through the SP(n) signal line and the PWM data voltage is set to the A node, the high voltage SW_VGH of the sweep signal applied through the turned-on transistor T1 is forcibly applied to the X node. In this case, the voltage of the X node may be maintained as the high voltage SW_VGH of the sweep signal regardless of the voltage change of the A node.

이에 따라, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 방지 내지 최소화될 수 있다. Accordingly, luminance non-uniformity and horizontal crosstalk that may be caused by the sweep rod may be prevented or minimized.

이하에서는, 도 16a 내지 도 18b를 참조하여 본 개시의 다양한 실시 예들을 설명한다. 이때, 도 16a 내지 도 18b에 도시된 실시 예들은 도 14a 내지 도 15b를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략하고, 차이점을 위주로 설명한다. Hereinafter, various embodiments of the present disclosure will be described with reference to FIGS. 16A to 18B . At this time, since the embodiments shown in FIGS. 16A to 18B have similar configurations and operating principles to those described above with reference to FIGS. 14A to 15B , overlapping descriptions will be omitted and differences will be mainly described.

도 16a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 16b는 도 16a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.16A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 16B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 16A.

도 16a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T13) 및 트랜지스터(T14)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 14a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 14a와 다르고, 나머지는 도 14a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 14b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 14b의 구동 타이밍도와 동일하다. The sub-pixel circuit 110 shown in FIG. 16A receives separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 14A) to control on/off of the transistors T13 and T14. It is different from FIG. 14A only in that the scan signal SP(n) is not used and the rest is the same as the sub-pixel circuit 110 shown in FIG. 14A. The driving timing diagram shown in FIG. 14B is also the same as the driving timing diagram of FIG. 14B except that there are no control signals PWM_Sen(n) and CCG_Sen(n).

도 16a 및 도 16b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T2, T6, T7)뿐만 아니라, 트랜지스터(T13, T14)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다. 16A and 16B , as the low-level scan signal SP(n) is applied during the data setting period, not only the transistors T1, T2, T6, and T7 but also the transistors T13 and T14 are turned on. However, in this case, by turning off a switch (not shown) inside the amplifier 211 , it is possible to prevent current from flowing to the sensing unit 200 . Accordingly, the sensing driving operation is not performed during the data setting period, and only the data setting operation is performed.

한편, 센싱 구동 구간에는 전술한 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다. Meanwhile, in the sensing driving period, a switch (not shown) inside the above-described amplifier 211 may be turned on. Accordingly, in the sensing driving period, the above-described first and second currents flow to the sensing unit 200 , and accordingly, the above-described sensing driving may be performed.

이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 도 14a 및 14b를 통해 설명한 센싱 구동 동작이 동일하게 수행될 수 있음을 알 수 있다. At this time, the second specific voltage is applied to the gate terminal of the second driving transistor T3 during the PWM circuit 112 sensing section (①), and the first specific voltage is applied to the second specific voltage during the constant current source circuit 111 sensing section (②). It is applied to the gate terminal of the first driving transistor T9, and a time for which the second specific voltage is applied and a time for which the first specific voltage is applied do not overlap with each other. Accordingly, it can be seen that the sensing driving operation described with reference to FIGS. 14A and 14B can be performed in the same manner even if the separate control signals PWM_Sen(n) and CCG_Sen(n) are not used.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 14a 내지 15c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to display driving, sensing driving, and prevention of luminance non-uniformity and horizontal crosstalk caused by a sweep load of the sub-pixel circuit 110 can be fully understood through the foregoing in FIGS. 14A to 15C , A duplicate description will be omitted.

도 17a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 17b는 도 17a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.17A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 17B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 17A.

도 17a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 14a에 도시된 서브 픽셀 회로(110)와 동일하다. The sub-pixel circuit 110 illustrated in FIG. 17A is the same as the sub-pixel circuit 110 illustrated in FIG. 14A except that an image data voltage and a specific voltage are applied through one data signal line Vdata. Do.

이 경우, 데이터 설정 구간 동안 데이터 신호 라인(Vdata)을 통해, 하나의 데이터 드라이버로부터 PWM 데이터 전압과 정전류원 데이터 전압이 시분할되어 서브 픽셀 회로(110)에 인가되고, 또한, 센싱 구동 구간 동안 데이터 신호 라인(Vdata)을 통해, 상기 하나의 데이터 드라이버로부터 제 2 특정 전압과 제 1 특정 전압이 시분할되어 서브 픽셀 회로(110)에 인가되게 된다. In this case, the PWM data voltage and the constant current source data voltage from one data driver are time-divided and applied to the sub-pixel circuit 110 through the data signal line Vdata during the data setting period, and also the data signal during the sensing driving period. Through the line Vdata, the second specific voltage and the first specific voltage are time-divided from the one data driver to be applied to the sub-pixel circuit 110 .

따라서, 데이터 설정 구간 동안 시분할되어 인가되는 PWM 데이터 전압과 정전류원 데이터 전압을 A 노드 및 B 노드에 각각 인가하고, 센싱 구동 구간 동안 시분할되어 인가되는 제 2 특정 전압과 제 1 특정 전압을 A 노드 및 B 노드에 각각 인가하기 위해, 2개의 스캔 신호가 필요하며, 도 17a 및 17b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다. Therefore, the PWM data voltage and the constant current source data voltage applied in time division during the data setting period are respectively applied to the A node and the B node, and the second specific voltage and the first specific voltage applied in time division during the sensing driving period are applied to the A node and the In order to respectively apply to the B node, two scan signals are required, and the scan signal SPWM(n) and the scan signal SCCG(n) in FIGS. 17A and 17B show these two scan signals.

도 17a 및 도 17b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T7)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다. 17A and 17B , when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage PWM data A applied to the node. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the constant current source data voltage CCG data is applied to the node B through the turned-on transistor T7 .

한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T7)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다. On the other hand, when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 during the sensing period (①) of the PWM circuit 112 during the sensing driving period, the second specific voltage is generated through the turned-on transistor T2. It is input to node A. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the first specific voltage is input to the node B through the turned-on transistor T7 .

한편, 도 17b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다. Meanwhile, in FIG. 17B , the scan signal is applied in the order of SPWM(n) and SCCG(n) as an example, but the present invention is not limited thereto. Of course, the signal may be applied thereafter.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 14a 내지 15c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to display driving, sensing driving, and prevention of luminance non-uniformity and horizontal crosstalk caused by a sweep load of the sub-pixel circuit 110 can be fully understood through the foregoing in FIGS. 14A to 15C , A duplicate description will be omitted.

도 18a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 18b는 도 18a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.18A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 18B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 18A.

도 18a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 17a의 서브 픽셀 회로(110)와 유사하다. The sub-pixel circuit 110 shown in FIG. 18A includes an image data voltage (PWM data voltage, constant current source data voltage) and a specific voltage (a second specific voltage, a first specific voltage) through one data signal line Vdata. It is similar to the sub-pixel circuit 110 of FIG. 17A in that it is applied.

따라서, 도 18a 및 18b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다. Therefore, referring to FIGS. 18A and 18B , using two scan signals (or scan signal lines) such as SPWM(n) and SCCG(n), the image data voltage and the specific voltage are applied in the data setting period and the sensing driving period. It can be seen that each is applied to the sub-pixel circuit 110 .

한편, 도 18a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T13) 및 트랜지스터(T14)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 14a 또는 도 17a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 16a의 실시 예와 유사하다. On the other hand, the sub-pixel circuit 110 shown in FIG. 18A controls the on/off of the transistor T13 and the transistor T14 with separate control signals (PWM_Sen(n) and CCG_Sen of FIG. 14A or 17A ). (n)) is not used and a scan signal is used, which is similar to the embodiment of FIG. 16A .

도 18a의 실시 예의 경우 SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T13)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T14)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다. In the case of the embodiment of FIG. 18A , since two scan signals such as SPWM(n) and SCCG(n) are used, the gate terminal of the transistor T13 is connected to the scan signal SPWM(n) and the transistor T14 as shown. ) is connected to the scan signal SCCG(n).

한편, 18a 및 18b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 16a 및 16b에서 전술한 바와 같다. On the other hand, even in the examples of 18a and 18b, by turning off a switch (not shown) inside the amplifier 211 during the data setting section and turning on a switch (not shown) inside the amplifier 211 during the sensing driving section, sensing The fact that the current can flow to the sensing unit 200 only in the driving period is as described above with reference to FIGS. 16A and 16B .

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 14a 내지 15c에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to display driving, sensing driving, and prevention of luminance non-uniformity and horizontal crosstalk caused by a sweep load of the sub-pixel circuit 110 can be fully understood through the foregoing in FIGS. 14A to 15C , A duplicate description will be omitted.

한편, 도 15a 및 도 15b를 통해 전술한 휘도 불균일 및 수평 크로스토크 문제를 해결하기 위한 다른 실시 예로, 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 방법을 생각해 볼 수 있다. Meanwhile, as another embodiment for solving the problems of luminance non-uniformity and horizontal crosstalk described above with reference to FIGS. 15A and 15B , a method of connecting the low voltage (SW_VGL) input of the sweep signal to the X node may be considered.

도 19a 및 도 19b는 스윕 신호의 로우 전압(SW_VGL) 입력을 X 노드에 연결하는 실시 예를 설명하기 위한 도면이다. 19A and 19B are diagrams for explaining an embodiment of connecting a low voltage (SW_VGL) input of a sweep signal to an X node.

본 개시의 일 실시 예에 따르면, 도 19a에 도시된 바와 같이 X 노드에는 스윕 신호의 로우 전압(SW_VGL)이 인가될 수 있다. 이때, 스윕 신호의 로우 전압(SW_VGL)은, 파워 IC로부터 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가되는 글로벌 신호일 수 있다. According to an embodiment of the present disclosure, as shown in FIG. 19A , the low voltage SW_VGL of the sweep signal may be applied to the X node. In this case, the low voltage SW_VGL of the sweep signal may be a global signal equally applied from the power IC to all sub-pixel circuits 110 of the display panel 100 .

구체적으로, X 노드는, 스윕 신호의 로우 전압(SW_VGL)이 인가되는 배선을 통해 파워 IC와 직접 연결될 수 있다. 따라서, PWM 데이터 전압의 인가에 의해 A 노드의 전압이 변화하더라도, X 노드의 전압은 커패시터(C1)을 통한 커플링에 영향을 받지 않고 스윕 신호의 로우 전압(SW_VGL)으로 유지될 수 있다. Specifically, the X node may be directly connected to the power IC through a wire to which the low voltage SW_VGL of the sweep signal is applied. Accordingly, even if the voltage of the A node is changed by the application of the PWM data voltage, the voltage of the X node may be maintained as the low voltage SW_VGL of the sweep signal without being affected by the coupling through the capacitor C1.

한편, 도 19a에 도시된 바에 따르면, PWM 구동을 위한 스윕 신호 Sweep(n)는 제 2 구동 트랜지스터의 소스 단자에 인가될 수 있다. 이때, 스윕 신호 Sweep(n)는, 도 19b에 도시된 바와 같이 로우 전압에서 하이 전압으로 선형적으로 증가하는 형태의 전압 신호일 수 있다. Meanwhile, as shown in FIG. 19A , a sweep signal Sweep(n) for PWM driving may be applied to the source terminal of the second driving transistor. In this case, the sweep signal Sweep(n) may be a voltage signal in the form of linearly increasing from a low voltage to a high voltage as shown in FIG. 19B .

전술한 바와 같이, PWM 회로는 제 2 구동 트랜지스터의 온/오프 동작을 통해 제 1 스위칭 트랜지스터의 온/오프 동작을 제어함으로써, 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어하며, 이는 도 19a의 실시 예에서도 마찬가지이다. As described above, the PWM circuit controls the on/off operation of the first switching transistor through the on/off operation of the second driving transistor, thereby controlling the time during which the driving current flows through the inorganic light emitting device 120, which is shown in FIG. The same applies to the embodiment of 19a.

구체적으로, A 노드에 PWM 데이터 전압이 설정된 상태에서, 스윕 신호 Sweep(n)에 따라 제 2 구동 트랜지스터의 소스 단자의 전압이 증가하면, 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이는 감소하게 된다. Specifically, when the voltage at the source terminal of the second driving transistor increases according to the sweep signal Sweep(n) in a state where the PWM data voltage is set at node A, the voltage difference between the gate terminal and the source terminal of the second driving transistor is will decrease

감소하던 제 2 구동 트랜지스터의 게이트 단자 및 소스 단자 사이의 전압 차이가, 제 2 구동 트랜지스터의 문턱 전압에 도달하면, 제 2 구동 트랜지스터는 온되게 되며, 제 1 스위칭 트랜지스터는 오프되게 된다. When the reduced voltage difference between the gate terminal and the source terminal of the second driving transistor reaches the threshold voltage of the second driving transistor, the second driving transistor is turned on and the first switching transistor is turned off.

이러한 PWM 구동 메커니즘은 전술한 실시 예(스윕 신호 Sweep(n)가 X 노드로 인가되는 실시 예)와 동일한 것을 알 수 있다. It can be seen that this PWM driving mechanism is the same as the above-described embodiment (an embodiment in which the sweep signal Sweep(n) is applied to the X node).

이상에서 설명한 실시 예에 따르면, 전술한 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제가 해결될 수 있음을 알 수 있다. 또한, 스윕 신호가 제 2 구동 트랜지스터의 소스 단자에 인가되더라도 디스플레이 패널(100)의 PWM 구동에 아무런 문제가 없음을 알 수 있다. According to the embodiment described above, it can be seen that the above-described problems of luminance non-uniformity and horizontal crosstalk caused by the sweep rod can be solved. Also, it can be seen that there is no problem in PWM driving of the display panel 100 even when the sweep signal is applied to the source terminal of the second driving transistor.

도 20a는 도 19a 및 19b를 통해 설명한 실시 예가 적용된 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 20b는 도 20a의 서브 픽셀 회로(110)를 포함하는 디스플레이 패널(100)을 하나의 영상 프레임 기간 동안 구동하기 위한 각종 신호들의 타이밍도이다. 20A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to an embodiment of the present disclosure to which the embodiment described with reference to FIGS. 19A and 19B is applied, and FIG. 20B is the sub-pixel circuit 110 of FIG. 20A . It is a timing diagram of various signals for driving the display panel 100 including

도 20a 및 20b에 도시된 실시 예는, 도 14a 및 14b를 통해 전술한 실시 예와 구성 및 동작 원리가 유사하므로, 중복 설명은 생략하고, 차이점을 위주로 설명한다. The embodiment shown in FIGS. 20A and 20B is similar in configuration and operation principle to the embodiment described with reference to FIGS. 14A and 14B , and thus a redundant description will be omitted and differences will be mainly described.

도 20a의 서브 픽셀 회로(110)에서는, X 노드에 SW_VGL 신호 라인이 직접 연결된다. 따라서, 도 14a의 서브 픽셀 회로(110)와 달리, 데이터 설정 구간 동안 SW_VGH 신호를 X 노드에 인가하기 위한 트랜지스터(T1)가 필요없다. In the sub-pixel circuit 110 of FIG. 20A , the SW_VGL signal line is directly connected to the X node. Accordingly, unlike the sub-pixel circuit 110 of FIG. 14A , the transistor T1 for applying the SW_VGH signal to the X node during the data setting period is not required.

도 20a를 참조하면, 도 14a의 트랜지스터(T1)에 대응되는 위치에 트랜지스터가 존재하지 않는 것을 확인할 수 있다. 이에 따라, 도 20a 및 도 14a의 트랜지스터들의 참조 번호를 비교해 보면, 같은 위치의 트랜지스터에 대한 참조 번호가 도 20a가 도 14a보다 하나씩 앞서도록 표기된 것을 확인할 수 있다. Referring to FIG. 20A , it can be seen that the transistor does not exist at a position corresponding to the transistor T1 of FIG. 14A . Accordingly, when the reference numbers of the transistors of FIGS. 20A and 14A are compared, it can be seen that the reference numbers for the transistors in the same position are marked so that FIG. 20A precedes FIG. 14A by one.

한편, 도 14a의 서브 픽셀 회로(110)에서는, 도 14b에 도시된 바와 같이 스윕 신호의 하이 전압(SW_VGH)부터 스윕 신호의 로우 전압까지 선형적으로 감소하는 스윕 전압이, 발광 구간에 X 노드로 인가된다.On the other hand, in the sub-pixel circuit 110 of FIG. 14A , as shown in FIG. 14B , the sweep voltage that linearly decreases from the high voltage SW_VGH of the sweep signal to the low voltage of the sweep signal is applied to the X node in the emission period. is authorized

그러나, 도 20a의 서브 픽셀 회로(110)에서는, 도 20b에 도시된 바와 같이 스윕 신호의 로우 전압(SW_VGL)부터 스윕 신호의 하이 전압까지 선형적으로 증가하는 스윕 전압이, 발광 구간에 제 2 구동 트랜지스터(T2)의 소스 단자로 인가되는 것을 볼 수 있다. However, in the sub-pixel circuit 110 of FIG. 20A , as shown in FIG. 20B , the sweep voltage that linearly increases from the low voltage SW_VGL of the sweep signal to the high voltage of the sweep signal is the second driving in the light emission period. It can be seen that the voltage is applied to the source terminal of the transistor T2.

도 20a의 실시 예에서 스윕 신호 Sweep(n)에 따른 PWM 회로(112)의 동작을 예를 들어 자세히 설명하면 다음과 같다. The operation of the PWM circuit 112 according to the sweep signal Sweep(n) in the embodiment of FIG. 20A will be described in detail as an example as follows.

예를 들어, +13[V]의 전압(구체적으로, PWM 데이터 전압(+14[V]) + 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V]))이 데이터 설정 구간 동안 A 노드에 설정된 상태에서, 스윕 신호(예를 들어, +10[V]에서 +15[V]까지 선형적으로 증가하는 전압)가 제 2 구동 트랜지스터(T2)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이는 +3[V]에서 -2[V]까지 감소하게 된다. For example, the voltage of +13 [V] (specifically, the PWM data voltage (+14 [V]) + the threshold voltage (-1 [V]) of the second driving transistor T2) is A during the data setting period. In the state set in the node, when a sweep signal (eg, a voltage that increases linearly from +10 [V] to +15 [V]) is applied to the source terminal of the second driving transistor T2, the second driving The voltage difference between the gate terminal and the source terminal of the transistor T2 decreases from +3 [V] to -2 [V].

이때, +3[V]에서부터 감소하던 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이가 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V])에 도달하면 제 2 구동 트랜지스터(T2)는 온되며, 제 2 구동 트랜지스터(T2)가 온된 때의 스윕 전압인 +14[V]가 제 1 스위칭 트랜지스터(T9)로 인가되어 제 1 스위칭 트랜지스터(T9)는 오프되게 된다. At this time, when the voltage difference between the gate terminal and the source terminal of the second driving transistor T2, which has decreased from +3 [V], reaches the threshold voltage of the second driving transistor T2 (-1 [V]), the second The driving transistor T2 is turned on, and +14 [V], which is the sweep voltage when the second driving transistor T2 is turned on, is applied to the first switching transistor T9 so that the first switching transistor T9 is turned off. .

이러한 도 20a의 PWM 회로(112)의 동작 메카니즘은, 스윕 신호의 형태 및 스윕 신호가 입력되는 단자에서만 차이가 있을 뿐, 도 14a 및 도 14b에서 설명한 PWM 회로(112)의 동작 메커니즘과 동일한 것을 알 수 있다. It can be seen that the operation mechanism of the PWM circuit 112 of FIG. 20A is the same as the operation mechanism of the PWM circuit 112 described in FIGS. 14A and 14B except that there is a difference only in the shape of the sweep signal and the terminal to which the sweep signal is input. can

도 20a 및 20b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도 14a 및 도 14b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. The remaining details regarding the configuration and driving of the sub-pixel circuit 110 shown in FIGS. 20A and 20B can be fully understood through the descriptions described above with reference to FIGS. 14A and 14B , and thus a redundant description thereof will be omitted.

도 21a 내지 도 23b는, 도 19a 및 19b를 통해 설명한 실시 예가 적용된 본 개시의 다른 실시 예들을 도시하고 있다. 도 21a 내지 도 23b에 도시된 실시 예들은 도 20a 및 도 20b를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략한다. 21A to 23B illustrate other embodiments of the present disclosure to which the embodiment described with reference to FIGS. 19A and 19B is applied. The embodiments shown in FIGS. 21A to 23B are similar in configuration and operation principle to those described with reference to FIGS. 20A and 20B , and thus a redundant description will be omitted.

도 21a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 21b는 도 21a의 서브 픽셀 회로(110)를 구동하기 위한 각종 신호들의 타이밍도이다. 21A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 21B is a timing diagram of various signals for driving the sub-pixel circuit 110 of FIG. 21A am.

도 21a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T12) 및 트랜지스터(T13)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 20a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 20a와 다르고, 나머지는 도 20a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 20b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 20b의 구동 타이밍도와 동일하다. The sub-pixel circuit 110 shown in FIG. 21A receives separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 20A) to control on/off of the transistor T12 and the transistor T13. It is different from FIG. 20A only in that the scan signal SP(n) is not used and the rest is the same as the sub-pixel circuit 110 shown in FIG. 20A. The driving timing diagram shown in FIG. 20B is also the same as the driving timing diagram of FIG. 20B except that there are no control signals PWM_Sen(n) and CCG_Sen(n).

도 21a 및 도 21b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T5, T6)뿐만 아니라, 트랜지스터(T12, T13)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다. 21A and 21B , as the low-level scan signal SP(n) is applied during the data setting period, not only the transistors T1, T5, and T6 but also the transistors T12 and T13 are turned on. However, in this case, by turning off a switch (not shown) inside the amplifier 211 , it is possible to prevent current from flowing to the sensing unit 200 . Accordingly, the sensing driving operation is not performed during the data setting period, and only the data setting operation is performed.

한편, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다. Meanwhile, a switch (not shown) inside the amplifier 211 may be turned on during the sensing driving period. Accordingly, in the sensing driving period, the above-described first and second currents flow to the sensing unit 200 , and accordingly, the above-described sensing driving may be performed.

이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T2)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T8)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 문제없이 센싱 구동이 수행될 수 있다. At this time, the second specific voltage is applied to the gate terminal of the second driving transistor T2 during the PWM circuit 112 sensing period (①), and the first specific voltage is applied to the second specific voltage during the constant current source circuit 111 sensing period (②). It is applied to the gate terminal of the first driving transistor T8, and a time for which the second specific voltage is applied and a time for which the first specific voltage is applied do not overlap each other. Accordingly, the sensing driving may be performed without a problem even if the separate control signals PWM_Sen(n) and CCG_Sen(n) are not used.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 14a 및 도 14b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 19a 내지 도 20b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다. In addition, the remaining contents related to the display driving and the sensing driving of the sub-pixel circuit 110 can be fully understood through the contents described above with reference to FIGS. 14A and 14B , and the luminance non-uniformity and horizontal crosstalk caused by the sweep load are prevented. Since the contents can be fully understood through the contents described above with reference to FIGS. 19A to 20B , a redundant description will be omitted below.

도 22a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 22b는 도 22a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.22A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 22B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 22A.

도 22a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 20a에 도시된 서브 픽셀 회로(110)와 동일하다. 이 경우, 도 17a 및 도 17b에 관한 설명에서 전술한 바와 같이 2개의 스캔 신호가 필요하며, 도 22a 및 22b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다. The sub-pixel circuit 110 illustrated in FIG. 22A is the same as the sub-pixel circuit 110 illustrated in FIG. 20A except that an image data voltage and a specific voltage are applied through one data signal line Vdata. Do. In this case, two scan signals are required as described above in the description of FIGS. 17A and 17B, and the scan signals SPWM(n) and SCCG(n) of FIGS. 22A and 22B represent these two scan signals, there is.

도 22a 및 도 22b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다. 22A and 22B , when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage PWM data is A through the turned-on transistor T1. applied to the node. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the constant current source data voltage CCG data is applied to the node B through the turned-on transistor T6 .

한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다. On the other hand, when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 during the sensing period (①) of the PWM circuit 112 during the sensing driving period, the second specific voltage is generated through the turned-on transistor T1. It is input to node A. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the first specific voltage is input to the node B through the turned-on transistor T6 .

한편, 도 22b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다. Meanwhile, in FIG. 22B , the scan signal is applied in the order of SPWM(n) and SCCG(n) as an example, but the present invention is not limited thereto. Of course, the signal may be applied thereafter.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 14a 및 도 14b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 19a 내지 도 20b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다. In addition, the remaining contents related to the display driving and the sensing driving of the sub-pixel circuit 110 can be fully understood through the contents described above with reference to FIGS. 14A and 14B , and the luminance non-uniformity and horizontal crosstalk caused by the sweep load are prevented. Since the contents can be fully understood through the contents described above with reference to FIGS. 19A to 20B , a redundant description will be omitted below.

도 23a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 23b는 도 23a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.23A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 23B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 23A.

도 23a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 22a의 서브 픽셀 회로(110)와 유사하다. The sub-pixel circuit 110 shown in FIG. 23A includes an image data voltage (PWM data voltage, constant current source data voltage) and a specific voltage (a second specific voltage, a first specific voltage) through one data signal line Vdata. It is similar to the sub-pixel circuit 110 of FIG. 22A in that it is applied.

따라서, 도 23a 및 23b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다. Therefore, referring to FIGS. 23A and 23B , using two scan signals (or scan signal lines) such as SPWM(n) and SCCG(n), an image data voltage and a specific voltage are applied in a data setting period and a sensing driving period. It can be seen that each is applied to the sub-pixel circuit 110 .

한편, 도 23a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T12) 및 트랜지스터(T13)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 22a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 21a의 실시 예와 유사하다. On the other hand, the sub-pixel circuit 110 shown in FIG. 23A controls the on/off of the transistor T12 and the transistor T13 with separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 22A ). ) is not used and a scan signal is used, which is similar to the embodiment of FIG. 21A .

도 23a의 실시 예의 경우, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T12)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T13)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다. 23A, since two scan signals such as SPWM(n) and SCCG(n) are used, the gate terminal of the transistor T12 is connected to the scan signal SPWM(n) as shown in the figure, and the transistor ( The gate terminal of T13) is connected to the scan signal SCCG(n).

한편, 도 23a 및 23b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 21a 및 21b에서 전술한 바와 같다. On the other hand, even in the case of the embodiments of FIGS. 23A and 23B, by turning off a switch (not shown) inside the amplifier 211 during the data setting section, and turning on a switch (not shown) inside the amplifier 211 during the sensing driving section, It is as described above with reference to FIGS. 21A and 21B that a current can flow through the sensing unit 200 only in the sensing driving period.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동 및 센싱 구동에 관한 나머지 내용들은 도 14a 및 도 14b에서 전술한 내용을 통해 통해 충분히 이해될 수 있으며, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 내용은 도 19a 내지 도 20b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 이하 중복 설명은 생략한다. In addition, the remaining contents related to the display driving and the sensing driving of the sub-pixel circuit 110 can be fully understood through the contents described above with reference to FIGS. 14A and 14B , and the luminance non-uniformity and horizontal crosstalk caused by the sweep load are prevented. Since the contents can be fully understood through the contents described above with reference to FIGS. 19A to 20B , a redundant description will be omitted below.

이하에서는, 도 24a 내지 도 31b를 통해, IR 드랍의 외부 보상 방식이 적용된 본 개시의 다양한 실시 예들을 설명하기로 한다. Hereinafter, various embodiments of the present disclosure to which the IR drop external compensation method is applied will be described with reference to FIGS. 24A to 31B .

이때, 도 24a 내지 도 27b는, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제와 관련하여, 스윕 신호가 인가되는 X 노드에 데이터 설정 구간 동안 스윕 신호의 하이 전압(SW_VGH)이 인가되는 방식이 적용된 실시 예들을 도시하고 있다. At this time, in relation to the luminance non-uniformity and horizontal crosstalk problem caused by the sweep load, FIGS. 24A to 27B show that the high voltage SW_VGH of the sweep signal during the data setting period is applied to the X node to which the sweep signal is applied. Examples are shown.

한편, 도 28a 내지 도 31b는, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제와 관련하여, X 노드에 스윕 신호의 로우 전압(SW_VGL)이 인가되고, 제 2 구동 트랜지스터의 소스 단자에 스윕 신호가 인가되는 방식이 적용된 실시 예들을 도시하고 있다. Meanwhile, in FIGS. 28A to 31B , in relation to the luminance non-uniformity and horizontal crosstalk problem caused by the sweep load, the low voltage SW_VGL of the sweep signal is applied to the X node, and the sweep signal is applied to the source terminal of the second driving transistor. Examples to which the applied method is applied are shown.

한편, 전술한 내용들 중 도 24a 내지 도 31b의 설명에 동일하게 적용될 수 있는 내용들은, 사소한 차이(예를 들어, 트랜지스터의 참조 번호에만 차이가 있는 경우 등)가 있더라도, 중복 설명을 생략하거나, 간단히 설명한다. On the other hand, among the above-mentioned contents, the contents that can be equally applied to the description of FIGS. 24A to 31B , even if there is a minor difference (for example, there is a difference only in reference numbers of transistors, etc.), the redundant description is omitted or, Briefly explain.

도 24a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이다. 24A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to an embodiment of the present disclosure.

도 24a에 따르면, 서브 픽셀 회로(110)는 정전류원 회로(111), PWM 회로(112), 제 1 스위칭 트랜지스터(T8), 제 2 스위칭 트랜지스터(T9), 트랜지스터(T10), 트랜지스터(T11), 트랜지스터(T12)를 포함한다. 24A , the sub-pixel circuit 110 includes a constant current source circuit 111 , a PWM circuit 112 , a first switching transistor T8 , a second switching transistor T9 , a transistor T10 , and a transistor T11 . , including a transistor T12.

정전류원 회로(111)는, 제 1 구동 트랜지스터(T7), 제 1 구동 트랜지스터(T7)의 소스 단자 및 게이트 단자 사이에 연결된 커패시터(C2), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 정전류원 데이터 전압을 제 1 구동 트랜지스터(T7)의 게이트 단자에 인가하기 위한 트랜지스터(T6)를 포함한다. The constant current source circuit 111 controls on/off according to the first driving transistor T7, the capacitor C2 connected between the source terminal and the gate terminal of the first driving transistor T7, and the scan signal SP(n). and a transistor T6 for applying the constant current source data voltage applied through the data signal line Vdata_ccg to the gate terminal of the first driving transistor T7 while it is turned on.

PWM 회로(112)는, 소스 단자가 제 2 구동 전압(VDD_PWM) 단자와 연결된 제 2 구동 트랜지스터(T3), 서로 다른 두 전압 사이를 스윕하는 스윕 신호를 제 2 구동 트랜지스터(T3)의 게이트 단자에 커플링시키기 위한 커패시터(C1), 및 스캔 신호 SP(n)에 따라 온/오프 제어되며 온된 동안 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 PWM 데이터 전압을 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가하기 위한 트랜지스터(T2)를 포함한다. The PWM circuit 112 transmits a sweep signal sweeping between two different voltages to the gate terminal of the second driving transistor T3, the source terminal of which is connected to the second driving voltage VDD_PWM, to the gate terminal of the second driving transistor T3. The capacitor C1 for coupling, and the PWM data voltage applied through the data signal line Vdata_pwm while on/off controlled according to the scan signal SP(n) are turned on to the gate terminal of the second driving transistor T3. A transistor T2 for applying is included.

또한, PWM 회로(112)는 리셋부(13)를 포함한다. 리셋부(13)는 각 발광 구간이 시작되기 전에 제 1 스위칭 트랜지스터(T8)를 강제로 온 시키기 위한 구성이다. 리셋부(13)에 관한 내용은 도 14a에 관한 설명에서 전술한 바와 같으므로, 중복 설명은 생략한다. In addition, the PWM circuit 112 includes a reset unit 13 . The reset unit 13 is configured to forcibly turn on the first switching transistor T8 before each light emission period starts. Since the contents of the reset unit 13 are the same as those described above with reference to FIG. 14A , a redundant description will be omitted.

또한, PWM 회로(112)는 소스 단자가 SW_VGH 신호 라인과 연결되고, 게이트 단자가 SP(n) 신호 라인과 연결되며, 드레인 단자가 X 노드에 연결되는 트랜지스터(T1)을 포함한다. 이때, 트랜지스터(T1)의 소스 단자는 파워 IC로부터 스윕 신호의 하이 전압(SW_VGH)이 인가되는 배선과 직접 연결될 수 있다. Further, the PWM circuit 112 includes a transistor T1 having a source terminal connected to the SW_VGH signal line, a gate terminal connected to the SP(n) signal line, and a drain terminal connected to the X node. In this case, the source terminal of the transistor T1 may be directly connected to a wiring to which the high voltage SW_VGH of the sweep signal from the power IC is applied.

따라서, SP(n) 신호 라인을 통해 로우 전압이 인가되어 PWM 데이터 전압이 A 노드에 설정되는 동안, 온된 트랜지스터(T1)를 통해 인가되는 스윕 신호의 하이 전압(SW_VGH)이 X 노드에 강제적으로 인가되게 되며, X 노드의 전압은 A 노드의 전압 변화와 무관하게 스윕 신호의 하이 전압(SW_VGH)으로 유지될 수 있다. Accordingly, while the low voltage is applied through the SP(n) signal line and the PWM data voltage is set to the A node, the high voltage SW_VGH of the sweep signal applied through the turned-on transistor T1 is forcibly applied to the X node. In this case, the voltage of the X node may be maintained as the high voltage SW_VGH of the sweep signal regardless of the voltage change of the A node.

이에 따라, 스윕 로드에 의해 발생할 수 있는 휘도 불균일 및 수평 크로스토크 현상이 방지 내지 최소화될 수 있음은 전술한 바와 같다. Accordingly, as described above, luminance non-uniformity and horizontal crosstalk that may occur due to the sweep rod can be prevented or minimized.

한편, 도 24a를 참조하면, 제 2 구동 트랜지스터(T3)의 드레인 단자는, 에미션 신호 Emi_PWM(n)에 따라 온되는 트랜지스터(T4)을 통해 제 1 스위칭 트랜지스터(T8)의 게이트 단자와 연결되는 것을 볼 수 있다. Meanwhile, referring to FIG. 24A , the drain terminal of the second driving transistor T3 is connected to the gate terminal of the first switching transistor T8 through the transistor T4 turned on according to the emission signal Emi_PWM(n). you can see

따라서, PWM 회로(112)는, 리셋부(13)의 동작 및 제 2 구동 트랜지스터(T3)의 온/오프 동작을 통해, 제 1 스위칭 트랜지스터(T8)의 온/오프 동작을 제어함으로써, 발광 구간 내에서 구동 전류가 무기 발광 소자(120)를 흐르는 시간을 제어할 수 있다. Accordingly, the PWM circuit 112 controls the on/off operation of the first switching transistor T8 through the operation of the reset unit 13 and the on/off operation of the second driving transistor T3 , so that the light emission period It is possible to control the time during which the driving current flows through the inorganic light emitting device 120 in the inner body.

제 2 스위칭 트랜지스터(T9)는, 소스 단자가 제 1 스위칭 트랜지스터(T8)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 제 2 스위칭 트랜지스터(T9)는 제어 신호 Emi_PAM(n)에 따라 온/오프되어 제 1 스위칭 트랜지스터(T8)와 무기 발광 소자(120)를 전기적으로 연결/분리할 수 있다. 제 2 스위칭 트랜지스터(T9)의 온/오프 타이밍은 블랙 계조의 구현과 관련된다. The second switching transistor T9 has a source terminal connected to a drain terminal of the first switching transistor T8 and a drain terminal connected to an anode terminal of the inorganic light emitting device 120 . The second switching transistor T9 may be turned on/off according to the control signal Emi_PAM(n) to electrically connect/disconnect the first switching transistor T8 and the inorganic light emitting device 120 . The on/off timing of the second switching transistor T9 is related to the implementation of the black gradation.

트랜지스터(T10)은, 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T10)은 도 14a의 트랜지스터(T12)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다. The transistor T10 is connected between the anode terminal and the cathode terminal of the inorganic light emitting device 120 . The transistor T10 operates in the same manner as the transistor T12 of FIG. 14A , and since it performs the same function, a redundant description thereof will be omitted.

트랜지스터(T12)은 소스 단자가 제 1 구동 트랜지스터(T7)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T12)은 도 14a의 트랜지스터(T14)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다. The transistor T12 has a source terminal connected to a drain terminal of the first driving transistor T7 and a drain terminal connected to the sensing unit 200 . The transistor T12 operates in the same manner as the transistor T14 of FIG. 14A , and since it performs the same function, a redundant description thereof will be omitted.

트랜지스터(T11)는 소스 단자가 제 2 구동 트랜지스터(T3)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T11)은 도 14a의 트랜지스터(T13)과 동일하게 동작하며, 동일한 기능을 수행하는 바 중복 설명은 생략한다. The transistor T11 has a source terminal connected to a drain terminal of the second driving transistor T3 and a drain terminal connected to the sensing unit 200 . The transistor T11 operates in the same manner as the transistor T13 of FIG. 14A , and since it performs the same function, a redundant description thereof will be omitted.

무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다. A cathode terminal of the inorganic light emitting device 120 is connected to a ground voltage (VSS) terminal.

센싱부(200)의 단위 구성은, 도 14a의 센싱부(200)의 단위 구성과 동일하므로, 중복 설명은 생략한다. Since the unit configuration of the sensing unit 200 is the same as that of the sensing unit 200 of FIG. 14A , a redundant description will be omitted.

도 24b는 도 24a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다. 구체적으로, 도 24b는 하나의 영상 프레임 기간 및 블랭킹 기간 동안 서브 픽셀 회로들(110)에 인가되는 각종 제어 신호, 구동 전압 신호, 데이터 신호를 도시하고 있다. 24B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 24A. Specifically, FIG. 24B shows various control signals, driving voltage signals, and data signals applied to the sub-pixel circuits 110 during one image frame period and blanking period.

도 24b를 참조하면, 디스플레이 패널(100)은 디스플레이 구동 및 센싱 구동 순으로 구동될 수 있다. Referring to FIG. 24B , the display panel 100 may be driven in the order of display driving and sensing driving.

디스플레이 구동 구간 동안, 디스플레이 패널(100)에는 제어 신호 SP, SET, Emi_PWM, Emi_PAM 및 Sweep가 도 24b에 도시된 바와 같이 인가된다. 예를 들어, 디스플레이 구동 구간 동안, 디스플레이 패널(100)의 n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에는 도 24b에 도시된 바와 같이 제어 신호 SP(n), SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n)이 인가될 수 있다. During the display driving period, control signals SP, SET, Emi_PWM, Emi_PAM, and Sweep are applied to the display panel 100 as shown in FIG. 24B . For example, during the display driving period, the sub-pixel circuits 110 included in the n-th row line of the display panel 100 have control signals SP(n), SET(n), and Emi_PWM as shown in FIG. 24B . (n), Emi_PAM(n), and Sweep(n) may be applied.

디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 데이터 설정 구간 및 복수의 발광 구간 순으로 될 수 있다. 또한, 디스플레이 패널(100)의 전체 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 구동될 수 있다. The sub-pixel circuits included in each row line of the display panel 100 may be in the order of a data setting period and a plurality of light emission periods. In addition, sub-pixel circuits included in all row lines of the display panel 100 may be driven in the row line order.

이하에서, 도 24b의 n번째 로우 라인과 관련된 제어 신호들(SP(n), SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))과 도 24a의 회로를 참조하여, 서브 픽셀 회로(110)의 구체적인 동작을 설명한다. Hereinafter, with reference to the control signals SP(n), SET(n), Emi_PWM(n), Emi_PAM(n) and Sweep(n)) related to the n-th row line of FIG. 24B and the circuit of FIG. 24A, A detailed operation of the sub-pixel circuit 110 will be described.

먼저, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SP(n)이 서브 픽셀 회로(110)에 인가되면, PWM 회로(112)의 트랜지스터(T2), 정전류원 회로(111)의 트랜지스터(T6)가 온된다. First, in the data setting period, when the low-level scan signal SP(n) is applied to the sub-pixel circuit 110 , the transistor T2 of the PWM circuit 112 and the transistor T6 of the constant current source circuit 111 are comes on

트랜지스터(T2)이 온되면, 제 2 데이터 드라이버(미도시)로부터 인가된 PWM 데이터 전압(PWM data)이 데이터 신호 라인(Vdata_pwm)를 통해 제 2 구동 트랜지스터(T3)의 게이트 단자(이하, A 노드라 한다.)에 인가된다. When the transistor T2 is turned on, the PWM data voltage PWM data applied from the second data driver (not shown) is transmitted through the data signal line Vdata_pwm to the gate terminal (hereinafter referred to as the A node) of the second driving transistor T3 . ) is approved.

이때, PWM 데이터 전압은, 제 2 구동 전압(VDD_PWM)보다 높은 전압일 수 있다. 따라서, A 노드에 PWM 데이터 전압이 설정된 상태에서 제 2 구동 트랜지스터(T3)은 오프된 상태를 유지한다. In this case, the PWM data voltage may be higher than the second driving voltage VDD_PWM. Accordingly, in a state in which the PWM data voltage is set at node A, the second driving transistor T3 maintains an off state.

한편, 트랜지스터(T6)가 온되면, 제 1 데이터 드라이버(미도시)로부터 인가된 정전류원 데이터 전압(CCG data)이 데이터 신호 라인(Vdata_ccg)를 통해 제 1 구동 트랜지스터(T7)의 게이트 단자(이하, B 노드라 한다.)에 인가된다. Meanwhile, when the transistor T6 is turned on, the constant current source data voltage CCG data applied from the first data driver (not shown) passes through the data signal line Vdata_ccg to the gate terminal of the first driving transistor T7 (hereinafter referred to as hereinafter). , referred to as B node).

도 24a의 서브 픽셀 회로(110)는, 도 14a 내지 도 23b에서 전술한 실시 예들과 달리 구동 전압 변경부(113)를 포함하지 않는다. 대신, 제 1 구동 트랜지스터(T7)의 소스 단자가 제 1 구동 전압(VDD_PAM) 단자(또는 라인)에 직접 연결되는 것을 볼 수 있다. 따라서, 제 1 구동 트랜지스터(T7)의 소스 단자 및 게이트 단자 사이에는 제 1 구동 전압(VDD_PAM)과 정전류원 데이터 전압의 차이에 해당하는 전압이 설정되게 된다. The sub-pixel circuit 110 of FIG. 24A does not include the driving voltage changing unit 113 unlike the embodiments described above with reference to FIGS. 14A to 23B . Instead, it can be seen that the source terminal of the first driving transistor T7 is directly connected to the first driving voltage VDD_PAM terminal (or line). Accordingly, a voltage corresponding to the difference between the first driving voltage VDD_PAM and the constant current source data voltage is set between the source terminal and the gate terminal of the first driving transistor T7 .

이때, 정전류원 데이터 전압은, 제 1 구동 전압(VDD_PAM)보다 낮은 전압일 수 있다. 따라서, B 노드에 정전류원 데이터 전압이 설정된 상태에서 제 1 구동 트랜지스터(T7)는 온된 상태를 유지한다. In this case, the constant current source data voltage may be lower than the first driving voltage VDD_PAM. Accordingly, in a state in which the constant current source data voltage is set at node B, the first driving transistor T7 maintains an on state.

한편, n 번째 로우 라인에 대한 첫 번째 발광 구간이 시작되면, 로우 레벨의 에미션 신호 SET(n)이 트랜지스터(T5)에 인가된다. 이에 따라, 온된 트랜지스터(T5)를 통해 로우 전압인 Vset이 커패시터(C3)에 충전되며, 제 1 스위칭 트랜지스터(T8)의 게이트 단자(이하, C 노드라 한다.)에는 로우 전압이 인가되어 제 1 스위칭 트랜지스터(T8)는 온되게 된다. Meanwhile, when the first emission period for the n-th row line starts, a low-level emission signal SET(n) is applied to the transistor T5 . Accordingly, the low voltage Vset is charged in the capacitor C3 through the turned-on transistor T5, and the low voltage is applied to the gate terminal (hereinafter, referred to as the C node) of the first switching transistor T8, so that the first The switching transistor T8 is turned on.

이후, 첫 번째 발광 구간 동안, 에미션 신호 Emi(n) 및 Sweep(n)이 서브 픽셀 회로(110)에 도 24b에 도시된 바와 같이 인가된다. Thereafter, during the first emission period, the emission signals Emi(n) and Sweep(n) are applied to the sub-pixel circuit 110 as shown in FIG. 24B .

구체적으로, 로우 레벨의 에미션 신호 Emi_PAM(n)이 제 2 스위칭 트랜지스터(T9)에 인가되면, 제 2 스위칭 트랜지스터(T9)은 온된다. Specifically, when the low-level emission signal Emi_PAM(n) is applied to the second switching transistor T9, the second switching transistor T9 is turned on.

따라서, 온된 상태를 유지하고 있는 제 1 구동 트랜지스터(T7), SET(n) 신호에 따라 온된 제 1 스위칭 트랜지스터(T8) 및 Emi_PAM(n) 신호에 따라 온된 제 2 스위칭 트랜지스터(T9)를 통해, 무기 발광 소자(120)로 구동 전류가 흐르게 된다. Accordingly, through the first driving transistor T7 maintaining the on state, the first switching transistor T8 turned on according to the SET(n) signal, and the second switching transistor T9 turned on according to the Emi_PAM(n) signal, A driving current flows through the inorganic light emitting device 120 .

이때, 구동 전류의 크기는, 제 1 구동 트랜지스터(T7)의 소스 단자와 게이트 단자 사이의 전압 차이, 특히, 제 1 구동 트랜지스터(T7)의 게이트 단자에 설정된 정전류원 데이터 전압의 크기에 의해 결정되게 된다. In this case, the magnitude of the driving current is determined by the voltage difference between the source terminal and the gate terminal of the first driving transistor T7 , in particular, the magnitude of the constant current source data voltage set at the gate terminal of the first driving transistor T7 . do.

한편, 에미션 신호 Sweep(n)(예를 들어, 도 24b에 도시된 바와 같이 선형적으로 감소하는 스윕 전압)이 커패시터(C1)에 인가되면, 인가된 스윕 전압은 A 노드에 커플링되며, 따라서, A 노드의 전압도 선형 감소하게 된다. On the other hand, when the emission signal Sweep(n) (for example, a sweep voltage that decreases linearly as shown in FIG. 24B) is applied to the capacitor C1, the applied sweep voltage is coupled to the A node, Accordingly, the voltage at node A also decreases linearly.

이에 따라, A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하면, 제 2 구동 트랜지스터(T3)는 온되며, 온된 제 2 구동 트랜지스터(T3)를 통해 하이 레벨의 제 2 구동 전압(VDD_PWM)이 제 1 스위칭 트랜지스터(T8)의 게이트 단자에 인가되게 된다. (이때, 트랜지스터(T4) 역시 로우 레벨의 에미션 신호 Emi_PWM(n)에 따라 온된 상태임은 물론이다.)Accordingly, when the difference between the voltage of node A and the second driving voltage VDD_PWM reaches the threshold voltage value of the second driving transistor T3 , the second driving transistor T3 is turned on, and the second driving transistor is turned on. The high level second driving voltage VDD_PWM is applied to the gate terminal of the first switching transistor T8 through T3. (At this time, of course, the transistor T4 is also turned on according to the low-level emission signal Emi_PWM(n).)

따라서, 제 1 스위칭 트랜지스터(T8)는 오프되며, 구동 전류는 더 이상 무기 발광 소자(120)로 흐르지 못하고, 무기 발광 소자(120)는 발광을 멈추게 된다. Accordingly, the first switching transistor T8 is turned off, the driving current no longer flows to the inorganic light emitting device 120 , and the inorganic light emitting device 120 stops emitting light.

이때, 구동 전류가 무기 발광 소자(120)로 제공되는 시간은, 제 2 구동 트랜지스터(T3)의 소스 단자와 게이트 단자 사이의 전압 차이, 특히, 제 2 구동 트랜지스터(T3)의 게이트 단자에 설정되는 PWM 데이터 전압의 크기에 의해 결정된다. (예를 들어, PWM 데이터 전압이 높을수록 A 노드의 전압과 제 2 구동 전압(VDD_PWM)의 차이 값이 제 2 구동 트랜지스터(T3)의 문턱 전압 값에 도달하는 시간이 길어진다.)In this case, the time during which the driving current is provided to the inorganic light emitting device 120 is determined by the voltage difference between the source terminal and the gate terminal of the second driving transistor T3 , in particular, at the gate terminal of the second driving transistor T3 . It is determined by the magnitude of the PWM data voltage. (For example, the higher the PWM data voltage, the longer it takes for the difference between the voltage of node A and the second driving voltage VDD_PWM to reach the threshold voltage value of the second driving transistor T3 ).

한편, n 번째 로우 라인에 대한 2 번째 이후 발광 구간들에서도, 에미션 신호 (SET(n), Emi_PWM(n), Emi_PAM(n) 및 Sweep(n))가 동일하게 각각 인가된다. 따라서, n 번째 로우 라인의 무기 발광 소자들(120)은 2 번째 이후 발광 구간들에서도 데이터 설정 구간에서 설정된 영상 데이터 전압에 기초하여 동일하게 각각 발광하게 된다.Meanwhile, the emission signals SET(n), Emi_PWM(n), Emi_PAM(n), and Sweep(n) are equally applied in the second and subsequent emission periods for the n-th row line, respectively. Accordingly, the inorganic light emitting devices 120 of the n-th row line also emit light in the second and subsequent light-emitting sections based on the image data voltage set in the data setting section, respectively.

한편, 도 24b에 따르면, 디스플레이 구동 및 센싱 구동이 완료된 후 로우 레벨의 TEST 신호가 이어서 서브 픽셀 회로(110)에 인가되는 것을 볼 수 있다. 이에 따라, 온된 트랜지스터(T10)를 통해 무기 발광 소자(120)에 잔류하던 전하가 그라운드 전압(VSS) 단자로 완전히 방전될 수 있음은 전술한 바와 같다. Meanwhile, according to FIG. 24B , it can be seen that the low-level TEST signal is subsequently applied to the sub-pixel circuit 110 after display driving and sensing driving are completed. Accordingly, as described above, the charge remaining in the inorganic light emitting device 120 can be completely discharged to the ground voltage VSS terminal through the turned-on transistor T10.

이상에서는, n 번째 로우 라인과 관련된 동작만을 설명하였으나, 나머지 로우 라인에 대한 동작 역시 상술한 설명을 통해 충분히 이해될 수 있을 것이다. In the above, only the operation related to the n-th row line has been described, but the operation for the remaining row lines may also be fully understood through the above description.

한편, 도 24b의 타이밍도를 자세히 보면, 에미션 신호 Emi_PWM(n)가 로우 레벨이 되는 시점과 에미션 신호 Emi_PAM(n)이 로우 레벨이 되는 시점에 차이가 있는 것을 볼 수 있다. 이는, 도 14b에서 전술한 바와 같이 블랙 계조를 구현하기 위함이다. 이와 관련된 내용은, 트랜지스터의 참조 번호에만 차이가 있을 뿐 도 14b에서 전술한 내용이 그대로 적용될 수 있는 바, 추가적인 중복 설명은 생략한다. Meanwhile, if you look closely at the timing diagram of FIG. 24B , it can be seen that there is a difference between the time when the emission signal Emi_PWM(n) becomes low level and the time when the emission signal Emi_PAM(n) becomes the low level. This is to implement a black gradation as described above with reference to FIG. 14B. In relation to this, there is a difference only in the reference numbers of the transistors, and the above-described contents of FIG. 14B may be applied as they are, and thus additional redundant descriptions will be omitted.

한편, 도 24b를 참조하면, 센싱 구동 구간은, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②)을 포함할 수 있다. Meanwhile, referring to FIG. 24B , the sensing driving section may include a sensing section (①) of the PWM circuit 112 and a sensing section (②) of the constant current source circuit 111 .

이때, 본 개시의 일 실시 예에 따르면, 상기 센싱 구동은, 도 24b에 도시된 바와 같이, 블랭킹 기간(65) 내에서 수행될 수 있다. At this time, according to an embodiment of the present disclosure, the sensing driving may be performed within the blanking period 65 as shown in FIG. 24B .

따라서, 센싱부(200)는 한 영상 프레임의 블랭킹 기간(65) 내에서 인가되는 특정 전압에 기초하여 구동 트랜지스터(T7, T3)를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력할 수 있다. Accordingly, the sensing unit 200 senses a current flowing through the driving transistors T7 and T3 based on a specific voltage applied within the blanking period 65 of one image frame, and outputs sensing data corresponding to the sensed current. can do.

그러나, 실시 예에 따라 상기 센싱 구동은, 디스플레이 장치(1000)의 부팅 기간, 파워 오프 기간 또는 스크린 오프 기간 등에 수행될 수도 있다. However, according to an embodiment, the sensing driving may be performed during a boot-up period, a power-off period, or a screen-off period of the display apparatus 1000 .

구체적으로, PWM 회로(112) 센싱 구간(①) 동안에는, 데이터 신호 라인(Vdata_pwm)을 통해 인가되는 제 2 특정 전압이 A 노드에 입력된다. 또한, PWM 회로(112) 센싱 구간(①)에는, 제어 신호 PWM_Sen(n)에 따라 트랜지스터(T11)가 온되며, 온된 트랜지스터(T11)를 통해 제 2 구동 트랜지스터(T3)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. 이에 따라, 센싱부(200)는 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 출력할 수 있다. Specifically, during the sensing period (①) of the PWM circuit 112, the second specific voltage applied through the data signal line Vdata_pwm is input to the node A. In addition, in the sensing section (①) of the PWM circuit 112, the transistor T11 is turned on according to the control signal PWM_Sen(n), and a second current flowing through the second driving transistor T3 through the turned-on transistor T11 is It is transmitted to the sensing unit 200 . Accordingly, the sensing unit 200 may output the second sensing data corresponding to the second current to the correction unit 300 .

한편, 정전류원 회로(111) 센싱 구간(②) 동안에는, 데이터 신호 라인(Vdata_ccg)을 통해 인가되는 제 1 특정 전압이 B 노드에 입력된다. 또한, 정전류원 회로(111) 센싱 구간(②)에는, 제어 신호 CCG_Sen(n)에 따라 트랜지스터(T12)가 온되며, 온된 트랜지스터(T12)를 통해 제 1 구동 트랜지스터(T7)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. 이에 따라, 센싱부(200)는 제 1 전류에 대응되는 제 1 센싱 데이터를 보정부(300)로 출력할 수 있다. Meanwhile, during the sensing period (②) of the constant current source circuit 111 , the first specific voltage applied through the data signal line Vdata_ccg is input to the B node. In addition, in the sensing section (②) of the constant current source circuit 111 , the transistor T12 is turned on according to the control signal CCG_Sen(n), and a first current flowing through the first driving transistor T7 through the turned on transistor T12 is transmitted to the sensing unit 200 . Accordingly, the sensing unit 200 may output the first sensing data corresponding to the first current to the correction unit 300 .

PWM 회로(112) 센싱 구간(①)의 제 1 초기화 기간 및 제 1 센싱 기간에서 센싱부(200)의 동작과, 정전류원 회로(111) 센싱 구간(②)의 제 2 초기화 기간 및 제 2 센싱 기간에서 센싱부(200)의 구체적인 동작은 도 14b에서 전술한 바와 같으므로, 중복 설명은 생략한다. The operation of the sensing unit 200 in the first initialization period and the first sensing period of the sensing period (①) of the PWM circuit 112, and the second initialization period and the second sensing of the sensing period (②) of the constant current source circuit 111 Since the detailed operation of the sensing unit 200 in the period is the same as described above with reference to FIG. 14B , a redundant description thereof will be omitted.

보정부(300)는 센싱부(200)에서 출력되는 제 1 및 제 2 센싱 데이터에 기초하여 제 1 및 제 2 보상값을 각각 획득하고, 획득된 제 1 및 제 2 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 1 및 제 2 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 정전류원 데이터 전압 및 PWM 데이터 전압을 각각 보정할 수 있다. The compensator 300 obtains first and second compensation values, respectively, based on the first and second sensing data output from the sensing unit 200, and stores the obtained first and second compensation values in a memory (not shown). ) can be saved or updated. Thereafter, when the display driving is performed, the compensator 300 may respectively correct the constant current source data voltage and the PWM data voltage to be applied to the sub-pixel circuit 110 based on the first and second compensation values.

한편, 상술한 센싱 구동은 한 영상 프레임 당 하나의 로우 라인에 대해 또는 한 영상 프레임 당 복수의 로우 라인에 대해 수행될 수 있다. 이때, 상술한 센싱 구동은 로우 라인 순으로 순차적으로 진행되거나 랜덤한 순서로 진행될 수 있으며, 이는 전술한 바와 같다. Meanwhile, the above-described sensing driving may be performed for one row line per one image frame or for a plurality of row lines per one image frame. In this case, the above-described sensing driving may be performed sequentially in the row line order or may proceed in a random order, as described above.

또한, 상술한 센싱 구동은, 도시된 바와 같이, PWM 회로(112) 센싱 구간(①) 및 정전류원 회로(111) 센싱 구간(②) 순으로 진행될 수 있으나, 이에 한정되는 것은 아니며, 실시 예에 따라 정전류원 회로(111) 센싱 구간(②)이 먼저 진행되고, PWM 회로(112) 센싱 구간(①)이 그 이후에 진행될 수도 있다. In addition, the above-described sensing driving, as shown, may proceed in the order of the PWM circuit 112 sensing section (①) and the constant current source circuit 111 sensing section (②), but is not limited thereto, and in the embodiment Accordingly, the constant current source circuit 111 sensing section (②) proceeds first, and the PWM circuit 112 sensing section (①) may proceed thereafter.

또한, 이상에서는, 센싱 구동이 디스플레이 구동 이후에 진행되는 것을 예로 들었으나, 실시 예에 따라 센싱 구동이 먼저 진행되고, 디스플레이 구동이 그 이후에 진행될 수도 있다. In addition, in the above description, it is exemplified that the sensing driving is performed after the display is driven, but according to an embodiment, the sensing driving may be performed first and the display driving may be performed thereafter.

한편, 도 24a의 서브 픽셀 회로(110)는 구동 전압 변경부(113)를 따로 포함하지 않으며, 제 1 구동 트랜지스터(T7)의 소스 단자에는, 데이터 설정 구간과 각 발광 구간에서 모두 제 1 구동 전압(VDD_PAM)이 인가되는 것을 볼 수 있다. Meanwhile, the sub-pixel circuit 110 of FIG. 24A does not separately include the driving voltage changing unit 113 , and the first driving voltage is applied to the source terminal of the first driving transistor T7 in both the data setting period and each light emission period. You can see that (VDD_PAM) is applied.

따라서, 도 24a의 서브 픽셀 회로(110)에서는, 데이터 설정 구간에서 동작하는 서브 픽셀 회로들에 인가되는 제 1 구동 전압(VDD_PAM)이, 발광 구간에서 동작하는 서브 픽셀 회로들에 의한 제 1 구동 전압(VDD_PAM) 강하로부터 영향을 받게 된다. Accordingly, in the sub-pixel circuit 110 of FIG. 24A , the first driving voltage VDD_PAM applied to the sub-pixel circuits operating in the data setting period is the first driving voltage by the sub-pixel circuits operating in the light-emitting period. (VDD_PAM) is affected by the drop.

이는 전술한 바와 같이, 데이터 설정 구간에서 동작하는 로우 라인에 속하는 정전류원 회로들(111)에 정확한 정전류원 데이터 전압이 설정되는데 방해가 된다.As described above, this interferes with setting an accurate constant current source data voltage in the constant current source circuits 111 belonging to the row line operating in the data setting period.

이와 같은 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결하기 위해, 도 24a 내지 도 31b의 실시 예들에서는, IR 드랍의 외부 보상 방식(즉, 정전류원 데이터 전압을 보정하는 방식)이 이용될 수 있다. In order to solve the IR drop problem of the first driving voltage VDD_PAM, in the embodiments of FIGS. 24A to 31B , an external compensation method for IR drop (ie, a method for correcting the constant current source data voltage) may be used. there is.

즉, 도 14a 내지 도 23b의 실시 예에서는, 구동 전압 변경부(113)를 통해 제 1 구동 트랜지스터(T9 또는 T8)의 소스 단자에 인가되는 구동 전압을 제어함으로써 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결했다면, 도 23a 내지 도 31b의 실시 예에서는, 제 1 구동 트랜지스터(T7 또는 T6)의 게이트 단자에 인가되는 정전류원 데이터 전압을 보정함으로써, 제 1 구동 전압(VDD_PAM)의 IR 드랍 문제를 해결하게 된다. That is, in the embodiment of FIGS. 14A to 23B , by controlling the driving voltage applied to the source terminal of the first driving transistor T9 or T8 through the driving voltage changing unit 113 , the IR of the first driving voltage VDD_PAM is If the drop problem is solved, in the embodiment of FIGS. 23A to 31B , the IR drop problem of the first driving voltage VDD_PAM is corrected by correcting the constant current source data voltage applied to the gate terminal of the first driving transistor T7 or T6. will solve

구체적으로, 본 개시의 일 실시 예에 따르면, 구동 전류의 크기에 따른 디스플레이 패널(100)의 영역별 IR 드랍값들에 관한 데이터(또는 정보)가 저장부(예를 들어, 메모리 등)에 저장될 수 있다. Specifically, according to an embodiment of the present disclosure, data (or information) regarding IR drop values for each region of the display panel 100 according to the magnitude of the driving current is stored in a storage unit (eg, a memory, etc.) can be

여기서, 구동 전류의 크기는 영상 프레임을 디스플레이 패널(100)에 표시하기 위해 구동 전압 제공부(예를 들어, 파워 IC)가 디스플레이 패널(100)로 제공하는 평균 전류값를 말하며, 영상 프레임이 나타내는 영상에 따라 값이 달라질 수 있다. Here, the magnitude of the driving current refers to an average current value provided by the driving voltage providing unit (eg, a power IC) to the display panel 100 to display the image frame on the display panel 100 , and the image represented by the image frame The value may vary depending on

또한, 구동 전류 및 그에 따른 영역별 IR 드랍값들은, 디스플레이 장치(1000)의 제조 단계에서 미리 센싱 및 계산되어 저장부(미도시)에 저장될 수 있다. 또한, 구동 전류 및 그에 따른 영역별 IR 드랍값들은, 디스플레이 장치(1000)의 사용 단계에서 영상이 표시되기 전에 미리 센싱 및 계산되어 업데이트 될 수 있다. In addition, the driving current and IR drop values for each region may be sensed and calculated in advance in the manufacturing stage of the display apparatus 1000 and stored in a storage unit (not shown). Also, the driving current and IR drop values for each region may be sensed, calculated, and updated in advance before an image is displayed in the use stage of the display apparatus 1000 .

따라서, 보정부(300)는, 현재의 영상 프레임을 표시하기 위해 필요한 구동 전류의 크기에 대응되는 디스플레이 패널(100)의 영역별 IR 드랍값들에 기초하여 디스플레이 패널(100)에 인가될 정전류원 데이터를 보정할 수 있다. Accordingly, the compensator 300 is a constant current source to be applied to the display panel 100 based on the IR drop values for each region of the display panel 100 corresponding to the amount of driving current required to display the current image frame. data can be corrected.

이에 따라, 데이터 드라이버(미도시)는, 상기 보정된 정전류원 데이터에 기초하여 정전류원 데이터 전압을 생성하고, 디스플레이 패널(100)에 인가함으로써, 해당 영상 프레임의 표시에 필요한 구동 전류에 의한 제 1 구동 전압(VDD_PAM)의 IR 드랍을 보상할 수 있다. Accordingly, the data driver (not shown) generates a constant current source data voltage based on the corrected constant current source data and applies it to the display panel 100 , so that the first An IR drop of the driving voltage VDD_PAM may be compensated.

이상에서, 디스플레이 패널(100)의 영역별 IR 드랍값들은, 디스플레이 패널(100)의 로우 라인별 IR 드랍값들일 수 있으나 이에 한정되는 것은 아니다. In the above, the IR drop values for each region of the display panel 100 may be IR drop values for each row line of the display panel 100 , but are not limited thereto.

이하에서는, 도 25a 내지 도 27b를 참조하여 본 개시의 다양한 실시 예들을 설명한다. 이때, 도 25a 내지 도 27b에 도시된 실시 예들은 도 24a 및 도 24b를 통해 전술한 것과 구성 및 동작 원리가 유사하므로, 중복되는 설명은 생략하고, 차이점을 위주로 설명한다. Hereinafter, various embodiments of the present disclosure will be described with reference to FIGS. 25A to 27B . At this time, since the embodiments shown in FIGS. 25A to 27B have similar configurations and operating principles to those described with reference to FIGS. 24A and 24B , overlapping descriptions will be omitted and differences will be mainly described.

도 25a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 25b는 도 25a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.25A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 25B is a driving timing diagram of the sub-pixel circuit 110 illustrated in FIG. 25A .

도 25a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T11) 및 트랜지스터(T12)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 24a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 24a와 다르고, 나머지는 도 24a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 25b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 24b의 구동 타이밍도와 동일하다. The sub-pixel circuit 110 shown in FIG. 25A receives separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 24A) to control the on/off of the transistor T11 and the transistor T12. It is different from FIG. 24A only in that the scan signal SP(n) is not used and the rest is the same as the sub-pixel circuit 110 shown in FIG. 24A. The driving timing diagram shown in FIG. 25B is also the same as the driving timing diagram of FIG. 24B except that there are no control signals PWM_Sen(n) and CCG_Sen(n).

도 25a 및 도 25b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T2, T6)뿐만 아니라, 트랜지스터(T11, T12)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다. 25A and 25B , as the low-level scan signal SP(n) is applied during the data setting period, not only the transistors T1, T2, and T6 but also the transistors T11 and T12 are turned on. However, in this case, by turning off a switch (not shown) inside the amplifier 211 , it is possible to prevent current from flowing to the sensing unit 200 . Accordingly, the sensing driving operation is not performed during the data setting period, and only the data setting operation is performed.

한편, 센싱 구동 구간에는 전술한 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다. Meanwhile, in the sensing driving period, a switch (not shown) inside the above-described amplifier 211 may be turned on. Accordingly, in the sensing driving period, the above-described first and second currents flow to the sensing unit 200 , and accordingly, the above-described sensing driving may be performed.

이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T3)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T7)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 도 24a 및 24b를 통해 설명한 센싱 구동 동작이 동일하게 수행될 수 있음을 알 수 있다. At this time, the second specific voltage is applied to the gate terminal of the second driving transistor T3 during the PWM circuit 112 sensing section (①), and the first specific voltage is applied to the second specific voltage during the constant current source circuit 111 sensing section (②). It is applied to the gate terminal of the first driving transistor T7, and a time for which the second specific voltage is applied and a time for which the first specific voltage is applied do not overlap each other. Accordingly, it can be seen that the sensing driving operation described with reference to FIGS. 24A and 24B can be performed in the same manner even if the separate control signals PWM_Sen(n) and CCG_Sen(n) are not used.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 24a 및 24b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to the display driving of the sub-pixel circuit 110, the sensing driving, and the prevention of luminance non-uniformity and horizontal crosstalk caused by the sweep load can be fully understood through the foregoing in FIGS. 24A and 24B, A duplicate description will be omitted.

도 26a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 26b는 도 26a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.26A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 26B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 26A.

도 26a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 24a에 도시된 서브 픽셀 회로(110)와 동일하다. The sub-pixel circuit 110 illustrated in FIG. 26A is the same as the sub-pixel circuit 110 illustrated in FIG. 24A except that an image data voltage and a specific voltage are applied through one data signal line Vdata. Do.

이 경우, 데이터 설정 구간 동안 데이터 신호 라인(Vdata)을 통해, 하나의 데이터 드라이버로부터 PWM 데이터 전압과 정전류원 데이터 전압이 시분할되어 서브 픽셀 회로(110)에 인가되고, 또한, 센싱 구동 구간 동안 데이터 신호 라인(Vdata)을 통해, 상기 하나의 데이터 드라이버로부터 제 2 특정 전압과 제 1 특정 전압이 시분할되어 서브 픽셀 회로(110)에 인가되게 된다. In this case, the PWM data voltage and the constant current source data voltage from one data driver are time-divided and applied to the sub-pixel circuit 110 through the data signal line Vdata during the data setting period, and also the data signal during the sensing driving period. Through the line Vdata, the second specific voltage and the first specific voltage are time-divided from the one data driver to be applied to the sub-pixel circuit 110 .

따라서, 데이터 설정 구간 동안 시분할되어 인가되는 PWM 데이터 전압과 정전류원 데이터 전압을 A 노드 및 B 노드에 각각 인가하고, 센싱 구동 구간 동안 시분할되어 인가되는 제 2 특정 전압과 제 1 특정 전압을 A 노드 및 B 노드에 각각 인가하기 위해, 2개의 스캔 신호가 필요하며, 도 26a 및 26b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다. Therefore, the PWM data voltage and the constant current source data voltage applied in time division during the data setting period are respectively applied to the A node and the B node, and the second specific voltage and the first specific voltage applied in time division during the sensing driving period are applied to the A node and the In order to respectively apply to the B node, two scan signals are required, and the scan signal SPWM(n) and the scan signal SCCG(n) in FIGS. 26A and 26B show these two scan signals.

도 26a 및 도 26b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다. 26A and 26B , when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage PWM data is set to A through the turned-on transistor T2. applied to the node. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the constant current source data voltage CCG data is applied to the node B through the turned-on transistor T6 .

한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T2)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T6)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다. On the other hand, when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 during the sensing period (①) of the PWM circuit 112 during the sensing driving period, the second specific voltage is generated through the turned-on transistor T2. It is input to node A. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the first specific voltage is input to the node B through the turned-on transistor T6 .

한편, 도 26b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다. Meanwhile, in FIG. 26B , the scan signal is applied in the order of SPWM(n) and SCCG(n) as an example, but the present invention is not limited thereto. Of course, the signal may be applied thereafter.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 24a 및 24b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to the display driving of the sub-pixel circuit 110, the sensing driving, and the prevention of luminance non-uniformity and horizontal crosstalk caused by the sweep load can be fully understood through the foregoing in FIGS. 24A and 24B, A duplicate description will be omitted.

도 27a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 27b는 도 27a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.27A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 27B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 27A.

도 27a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 26a의 서브 픽셀 회로(110)와 유사하다. The sub-pixel circuit 110 illustrated in FIG. 27A includes an image data voltage (PWM data voltage, constant current source data voltage) and a specific voltage (a second specific voltage, a first specific voltage) through one data signal line Vdata. It is similar to the sub-pixel circuit 110 of FIG. 26A in that it is applied.

따라서, 도 27a 및 27b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다. Therefore, referring to FIGS. 27A and 27B , using two scan signals (or scan signal lines) such as SPWM(n) and SCCG(n), an image data voltage and a specific voltage are applied in a data setting period and a sensing driving period. It can be seen that each is applied to the sub-pixel circuit 110 .

한편, 도 27a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T11) 및 트랜지스터(T12)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 26a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 25a의 실시 예와 유사하다. On the other hand, the sub-pixel circuit 110 shown in FIG. 27A controls the on/off of the transistor T11 and the transistor T12 with separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 26A ). ) is not used and a scan signal is used, which is similar to the embodiment of FIG. 25A .

도 27a의 실시 예의 경우 SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T11)의 게이트 단자는 스캔 신호 SPWM(n) 라인에 연결되고, 트랜지스터(T12)의 게이트 단자는 스캔 신호 SCCG(n) 라인에 연결되게 된다. In the embodiment of FIG. 27A , since two scan signals such as SPWM(n) and SCCG(n) are used, the gate terminal of the transistor T11 is connected to the scan signal SPWM(n) line as shown, and the transistor ( The gate terminal of T12) is connected to the scan signal SCCG(n) line.

한편, 27a 및 27b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 도 25a 및 25b에서 전술한 바와 같다. On the other hand, even in the case of the embodiments 27a and 27b, by turning off a switch (not shown) inside the amplifier 211 during the data setting section and turning on a switch (not shown) inside the amplifier 211 during the sensing driving section, sensing It is as described above with reference to FIGS. 25A and 25B that a current can flow through the sensing unit 200 only in the driving period.

그 밖에, 서브 픽셀 회로(110)의 디스플레이 구동, 센싱 구동, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 현상 방지 등에 관한 나머지 내용들은, 도 24a 및 24b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, the remaining contents related to the display driving of the sub-pixel circuit 110, the sensing driving, and the prevention of luminance non-uniformity and horizontal crosstalk caused by the sweep load can be fully understood through the foregoing in FIGS. 24A and 24B, A duplicate description will be omitted.

이하에서는, 도 28a 내지 도 31b를 참조하여, X 노드에 스윕 신호의 로우 전압(SW_VGL)이 인가되고, 제 2 구동 트랜지스터의 소스 단자에 스윕 신호가 인가되는 방식이 적용된 실시 예들을 설명한다. Hereinafter, embodiments in which the low voltage SW_VGL of the sweep signal is applied to the X node and the sweep signal is applied to the source terminal of the second driving transistor will be described with reference to FIGS. 28A to 31B .

도 28a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 28b는 도 28a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다. 28A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to an embodiment of the present disclosure, and FIG. 28B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 28A.

도 28a 및 28b에 도시된 실시 예는, 도 24a 및 24b를 통해 전술한 실시 예와 구성 및 동작 원리가 유사하므로, 중복 설명은 생략하고, 차이점을 위주로 설명한다. The embodiment shown in FIGS. 28A and 28B is similar in configuration and operation principle to the embodiment described with reference to FIGS. 24A and 24B , and thus redundant description will be omitted and differences will be mainly described.

도 28a의 서브 픽셀 회로(110)에서는, X 노드에 SW_VGL 신호 라인이 직접 연결된다. 따라서, 도 24a의 서브 픽셀 회로(110)와 달리, 데이터 설정 구간 동안 SW_VGH 신호를 X 노드에 인가하기 위한 트랜지스터(T1)가 필요없다. In the sub-pixel circuit 110 of FIG. 28A , the SW_VGL signal line is directly connected to the X node. Accordingly, unlike the sub-pixel circuit 110 of FIG. 24A , the transistor T1 for applying the SW_VGH signal to the X node during the data setting period is not required.

도 28a를 참조하면, 도 24a의 트랜지스터(T1)에 대응되는 위치에 트랜지스터가 존재하지 않는 것을 확인할 수 있다. 이에 따라, 도 28a 및 도 24a의 트랜지스터들의 참조 번호를 비교해 보면, 같은 위치의 트랜지스터에 대한 참조 번호가 도 28a가 도 24a보다 하나씩 앞서도록 표기된 것을 확인할 수 있다. Referring to FIG. 28A , it can be seen that the transistor does not exist at a position corresponding to the transistor T1 of FIG. 24A . Accordingly, when the reference numbers of the transistors of FIGS. 28A and 24A are compared, it can be seen that the reference numbers for the transistors in the same position are indicated such that FIG. 28A precedes FIG. 24A by one.

한편, 도 24a의 서브 픽셀 회로(110)에서는, 도 24b에 도시된 바와 같이 스윕 신호의 하이 전압(SW_VGH)부터 스윕 신호의 로우 전압까지 선형적으로 감소하는 스윕 전압이, 발광 구간에 X 노드로 인가된다.On the other hand, in the sub-pixel circuit 110 of FIG. 24A , as shown in FIG. 24B , the sweep voltage that linearly decreases from the high voltage SW_VGH of the sweep signal to the low voltage of the sweep signal is applied to the X node in the emission period. is authorized

그러나, 도 28a의 서브 픽셀 회로(110)에서는, 도 28b에 도시된 바와 같이 스윕 신호의 로우 전압(SW_VGL)부터 스윕 신호의 하이 전압까지 선형적으로 증가하는 스윕 전압이, 발광 구간에 제 2 구동 트랜지스터(T2)의 소스 단자로 인가되는 것을 볼 수 있다. However, in the sub-pixel circuit 110 of FIG. 28A , as shown in FIG. 28B , the sweep voltage that linearly increases from the low voltage SW_VGL of the sweep signal to the high voltage of the sweep signal is the second driving period in the emission period. It can be seen that the voltage is applied to the source terminal of the transistor T2.

도 28a의 실시 예에서 스윕 신호 Sweep(n)에 따른 PWM 회로(112)의 동작을 예를 들어 자세히 설명하면 다음과 같다. The operation of the PWM circuit 112 according to the sweep signal Sweep(n) in the embodiment of FIG. 28A will be described in detail as an example.

예를 들어, +13[V]의 전압(구체적으로, PWM 데이터 전압(+14[V]) + 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V]))이 데이터 설정 구간 동안 A 노드에 설정된 상태에서, 스윕 신호(예를 들어, +10[V]에서 +15[V]까지 선형적으로 증가하는 전압)가 제 2 구동 트랜지스터(T2)의 소스 단자에 인가되면, 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이는 +3[V]에서 -2[V]까지 감소하게 된다. For example, the voltage of +13 [V] (specifically, the PWM data voltage (+14 [V]) + the threshold voltage (-1 [V]) of the second driving transistor T2) is A during the data setting period. In the state set in the node, when a sweep signal (eg, a voltage that increases linearly from +10 [V] to +15 [V]) is applied to the source terminal of the second driving transistor T2, the second driving The voltage difference between the gate terminal and the source terminal of the transistor T2 decreases from +3 [V] to -2 [V].

이때, +3[V]에서부터 감소하던 제 2 구동 트랜지스터(T2)의 게이트 단자 및 소스 단자 사이의 전압 차이가 제 2 구동 트랜지스터(T2)의 문턱 전압(-1[V])에 도달하면 제 2 구동 트랜지스터(T2)는 온되며, 제 2 구동 트랜지스터(T2)가 온된 때의 스윕 전압인 +14[V]가 제 1 스위칭 트랜지스터(T7)로 인가되어 제 1 트랜지스터(T7)는 오프되게 된다. At this time, when the voltage difference between the gate terminal and the source terminal of the second driving transistor T2, which has decreased from +3 [V], reaches the threshold voltage of the second driving transistor T2 (-1 [V]), the second The driving transistor T2 is turned on, and +14 [V], which is the sweep voltage when the second driving transistor T2 is turned on, is applied to the first switching transistor T7 so that the first transistor T7 is turned off.

이러한 도 28a의 PWM 회로(112)의 동작 메카니즘은, 스윕 신호의 형태 및 스윕 신호가 입력되는 단자에서만 차이가 있을 뿐, 도 24a 및 도 24b에서 설명한 PWM 회로(112)의 동작 메커니즘과 동일한 것을 알 수 있다. It can be seen that the operation mechanism of the PWM circuit 112 of FIG. 28A is the same as the operation mechanism of the PWM circuit 112 described with reference to FIGS. 24A and 24B except that there is a difference only in the shape of the sweep signal and the terminal to which the sweep signal is input. can

도 28a 및 28b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 도 24a 및 도 24b에서 전술한 내용을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. The remaining contents regarding the configuration and driving of the sub-pixel circuit 110 shown in FIGS. 28A and 28B can be fully understood through the illustrated contents and the contents described above with reference to FIGS. 24A and 24B , and thus a redundant description thereof will be omitted.

도 29a는 본 개시의 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 29b는 도 29a의 서브 픽셀 회로(110)를 구동하기 위한 각종 신호들의 타이밍도이다. 29A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 29B is a timing diagram of various signals for driving the sub-pixel circuit 110 of FIG. 29A am.

도 29a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T10) 및 트랜지스터(T11)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 28a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고 스캔 신호 SP(n)을 이용한다는 점에서만 도 28a와 다르고, 나머지는 도 28a에 도시된 서브 픽셀 회로(110)와 동일하다. 도 29b에 도시된 구동 타이밍도 역시, 제어 신호 PWM_Sen(n), CCG_Sen(n)가 없다는 점을 제외하고, 도 28b의 구동 타이밍도와 동일하다. The sub-pixel circuit 110 shown in FIG. 29A receives separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 28A) to control on/off of the transistor T10 and the transistor T11. It is different from FIG. 28A only in that the scan signal SP(n) is not used and the rest is the same as the sub-pixel circuit 110 shown in FIG. 28A. The driving timing diagram shown in FIG. 29B is also the same as the driving timing diagram of FIG. 28B except that there are no control signals PWM_Sen(n) and CCG_Sen(n).

도 29a 및 도 29b를 참조하면, 데이터 설정 구간에 로우 레벨의 스캔 신호 SP(n)이 인가됨에 따라 트랜지스터(T1, T5)뿐만 아니라, 트랜지스터(T10, T11)도 함께 온된다. 그러나 이 경우, 앰프(211) 내부의 스위치(미도시)를 오프시킴으로써, 센싱부(200)로 전류가 흐르는 것을 막을 수 있다. 따라서, 데이터 설정 구간에는 센싱 구동 동작이 수행되지 않고, 데이터 설정 동작만 수행되게 된다. 29A and 29B , as the low-level scan signal SP(n) is applied during the data setting period, not only the transistors T1 and T5 but also the transistors T10 and T11 are turned on. However, in this case, by turning off a switch (not shown) inside the amplifier 211 , it is possible to prevent current from flowing to the sensing unit 200 . Accordingly, the sensing driving operation is not performed during the data setting period, and only the data setting operation is performed.

한편, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)가 온될 수 있다. 따라서, 센싱 구동 구간에서는 전술한 제 1 전류 및 제 2 전류가 센싱부(200)로 흐르게 되며, 이에 따라, 전술한 센싱 구동이 수행될 수 있다. Meanwhile, a switch (not shown) inside the amplifier 211 may be turned on during the sensing driving period. Accordingly, in the sensing driving period, the above-described first and second currents flow to the sensing unit 200 , and accordingly, the above-described sensing driving may be performed.

이때, 제 2 특정 전압은 PWM 회로(112) 센싱 구간(①) 동안 제 2 구동 트랜지스터(T2)의 게이트 단자에 인가되고, 제 1 특정 전압은 정전류원 회로(111) 센싱 구간(②) 동안 제 1 구동 트랜지스터(T6)의 게이트 단자에 인가되며, 제 2 특정 전압이 인가되는 시간과 제 1 특정 전압이 인가되는 시간은 서로 중첩되지 않는다. 따라서, 별도의 제어 신호(PWM_Sen(n), CCG_Sen(n))를 이용하지 않더라도, 문제없이 센싱 구동이 수행될 수 있다. At this time, the second specific voltage is applied to the gate terminal of the second driving transistor T2 during the PWM circuit 112 sensing period (①), and the first specific voltage is applied to the second specific voltage during the constant current source circuit 111 sensing period (②). It is applied to the gate terminal of the first driving transistor T6, and a time for which the second specific voltage is applied and a time for which the first specific voltage is applied do not overlap each other. Accordingly, the sensing driving may be performed without a problem even if the separate control signals PWM_Sen(n) and CCG_Sen(n) are not used.

도 29a 및 29b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. The remaining contents related to the configuration and driving of the sub-pixel circuit 110 shown in FIGS. 29A and 29B can be fully understood through the illustrated contents and the above-described contents, and thus a redundant description thereof will be omitted.

도 30a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 30b는 도 30a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.30A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 30B is a driving timing diagram of the sub-pixel circuit 110 shown in FIG. 30A.

도 30a에 도시된 서브 픽셀 회로(110)는, 영상 데이터 전압과 특정 전압이, 하나의 데이터 신호 라인(Vdata)를 통해 인가되는 것을 제외하고, 도 28a에 도시된 서브 픽셀 회로(110)와 동일하다. 이 경우, 전술한 바와 같이 2개의 스캔 신호가 필요하며, 도 30a 및 30b의 스캔 신호 SPWM(n) 및 스캔 신호 SCCG(n)은 이러한 2개의 스캔 신호를 나타내고 있다. The sub-pixel circuit 110 shown in FIG. 30A is the same as the sub-pixel circuit 110 shown in FIG. 28A except that an image data voltage and a specific voltage are applied through one data signal line Vdata. Do. In this case, two scan signals are required as described above, and the scan signal SPWM(n) and the scan signal SCCG(n) in FIGS. 30A and 30B indicate these two scan signals.

도 30a 및 도 30b를 참조하면, 데이터 설정 구간에서, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 PWM 데이터 전압(PWM data)이 A 노드에 인가된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T5)를 통해 정전류원 데이터 전압(CCG data)가 B 노드에 인가된다. 30A and 30B , when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 in the data setting period, the PWM data voltage PWM data is A through the turned-on transistor T1. applied to the node. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the constant current source data voltage CCG data is applied to the node B through the turned-on transistor T5 .

한편, 센싱 구동 구간 중 PWM 회로(112) 센싱 구간(①) 동안, 로우 레벨의 스캔 신호 SPWM(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T1)을 통해 제 2 특정 전압이 A 노드에 입력된다. 또한, 로우 레벨의 스캔 신호 SCCG(n)이 서브 픽셀 회로(110)에 인가되면, 온된 트랜지스터(T5)를 통해 제 1 특정 전압이 B 노드에 입력되게 된다. On the other hand, when the low-level scan signal SPWM(n) is applied to the sub-pixel circuit 110 during the sensing period (①) of the PWM circuit 112 during the sensing driving period, the second specific voltage is generated through the turned-on transistor T1. It is input to node A. Also, when the low-level scan signal SCCG(n) is applied to the sub-pixel circuit 110 , the first specific voltage is input to the node B through the turned-on transistor T5 .

한편, 도 30b에서는 SPWM(n) 및 SCCG(n) 순으로 스캔 신호가 인가되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 SCCG(n) 신호가 먼저 인가되고, SPWM(n) 신호가 그 이후에 인가될 수도 있음은 물론이다. Meanwhile, in FIG. 30B , the scan signal is applied in the order of SPWM(n) and SCCG(n) as an example, but the present invention is not limited thereto. Of course, the signal may be applied thereafter.

도 30a 및 30b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. The remaining contents related to the configuration and driving of the sub-pixel circuit 110 shown in FIGS. 30A and 30B can be fully understood through the illustrated contents and the above-described contents, and thus a redundant description thereof will be omitted.

도 31a는 본 개시의 또 다른 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이고, 도 31b는 도 31a에 도시된 서브 픽셀 회로(110)의 구동 타이밍도이다.31A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to another embodiment of the present disclosure, and FIG. 31B is a driving timing diagram of the sub-pixel circuit 110 illustrated in FIG. 31A .

도 31a에 도시된 서브 픽셀 회로(110)는, 하나의 데이터 신호 라인(Vdata)을 통해 영상 데이터 전압(PWM 데이터 전압, 정전류원 데이터 전압)과 특정 전압(제 2 특정 전압, 제 1 특정 전압)을 인가받는다는 점에서, 도 30a의 서브 픽셀 회로(110)와 유사하다. The sub-pixel circuit 110 shown in FIG. 31A includes an image data voltage (PWM data voltage, constant current source data voltage) and a specific voltage (a second specific voltage, a first specific voltage) through one data signal line Vdata. It is similar to the sub-pixel circuit 110 of FIG. 30A in that it is applied.

따라서, 도 31a 및 31b를 참조하면, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호(또는 스캔 신호 라인)를 이용하여, 영상 데이터 전압과 특정 전압이 데이터 설정 구간과 센싱 구동 구간에 서브 픽셀 회로(110)에 각각 인가되는 것을 확인할 수 있다. Therefore, referring to FIGS. 31A and 31B , using two scan signals (or scan signal lines) such as SPWM(n) and SCCG(n), an image data voltage and a specific voltage are applied in a data setting period and a sensing driving period. It can be seen that each is applied to the sub-pixel circuit 110 .

한편, 도 31a에 도시된 서브 픽셀 회로(110)는, 트랜지스터(T10) 및 트랜지스터(T11)의 온/오프를 제어하기 위해, 별도의 제어 신호(도 30a의 PWM_Sen(n), CCG_Sen(n))를 사용하지 않고, 스캔 신호를 이용한다는 점에서, 도 29a의 실시 예와 유사하다. On the other hand, the sub-pixel circuit 110 shown in FIG. 31A controls the on/off of the transistor T10 and the transistor T11 with separate control signals (PWM_Sen(n) and CCG_Sen(n) in FIG. 30A ). ) is not used and a scan signal is used, which is similar to the embodiment of FIG. 29A .

도 31a의 실시 예의 경우, SPWM(n) 및 SCCG(n)와 같은 2개의 스캔 신호가 이용되므로, 도시된 바와 같이 트랜지스터(T10)의 게이트 단자는 스캔 신호 SPWM(n)에 연결되고, 트랜지스터(T11)의 게이트 단자는 스캔 신호 SCCG(n)에 연결되게 된다. 31A, since two scan signals such as SPWM(n) and SCCG(n) are used, the gate terminal of the transistor T10 is connected to the scan signal SPWM(n) as shown, and the transistor ( The gate terminal of T11) is connected to the scan signal SCCG(n).

한편, 도 31a 및 31b의 실시 예의 경우에도, 데이터 설정 구간에는 앰프(211) 내부의 스위치(미도시)를 오프시키고, 센싱 구동 구간에는 앰프(211) 내부의 스위치(미도시)를 온 시킴으로써, 센싱 구동 구간에만 센싱부(200)로 전류가 흐르게 할 수 있음은 전술한 바와 같다. On the other hand, even in the case of the embodiment of FIGS. 31A and 31B, by turning off a switch (not shown) inside the amplifier 211 in the data setting section, and turning on a switch (not shown) inside the amplifier 211 in the sensing driving section, As described above, the current may flow to the sensing unit 200 only in the sensing driving period.

그 밖에, 도 30a 및 30b에 도시된 서브 픽셀 회로(110)의 구성 및 구동에 관한 나머지 내용들은, 도시된 내용 및 전술한 내용들을 통해 충분히 이해될 수 있으므로, 중복 설명은 생략한다. In addition, since the remaining contents related to the configuration and driving of the sub-pixel circuit 110 shown in FIGS. 30A and 30B can be fully understood through the illustrated contents and the above-described contents, a redundant description thereof will be omitted.

이상에서, IR 드랍의 내부 보상 방식이 적용된 실시 예들은 서브 픽셀 회로의 동작 과정에서 심플하게 구동 전압의 IR 드랍이 보상된다는 점에서, 그리고, IR 드랍의 외부 보상 방식이 적용된 실시 예들은 상대적으로 적은 개수의 트랜지스터가 이용되며, 정확한 IR 드랍의 보상이 가능하다는 점에서 각각 장점이 있다. As described above, the embodiments to which the IR drop internal compensation method is applied simply compensate for the IR drop of the driving voltage during the operation of the sub-pixel circuit, and the embodiments to which the IR drop external compensation method is applied are relatively small. The number of transistors is used, and each has an advantage in that accurate IR drop compensation is possible.

또한, 이상에서, Vdata_pwm 및 Vdata_ccg와 같은 별도의 배선을 통해 PWM 데이터 전압과 정전류원 데이터 전압이 각각 인가되는 실시 예들은, 정전류원 데이터 전압과 PWM 데이터 전압을 제공하기 위해 2 종의 데이터 드라이버가 사용되므로, 상대적으로 데이터 드라이버의 발열 위험이 없다. 또한, 1 종의 스캔 드라이버를 이용하여 스캔 신호 SP(n)을 제공할 수 있다는 점에서 상대적으로 구성이 심플해질 수 있다. 다만, 2 종의 데이터 드라이버가 이용되므로 상대적으로 비용이 증가하고, 2 종의 데이터 신호 라인이 필요하다는 점에서 상대적으로 디스플레이 패널의 설계가 복잡해 질 수 있다. In addition, in the above embodiments in which the PWM data voltage and the constant current source data voltage are respectively applied through separate wirings such as Vdata_pwm and Vdata_ccg, two types of data drivers are used to provide the constant current source data voltage and the PWM data voltage. Therefore, there is relatively no risk of overheating of the data driver. In addition, the configuration can be relatively simple in that the scan signal SP(n) can be provided using one type of scan driver. However, since two types of data drivers are used, the cost is relatively increased, and the design of the display panel may be relatively complicated in that two types of data signal lines are required.

한편, 이상에서, Vdata와 같은 하나의 배선을 통해 PWM 데이터 전압과 정전류원 데이터 전압이 각각 인가되는 실시 예들은, 1 종의 데이터 드라이버가 사용되므로 상대적으로 비용이 감소되며, 1 종의 데이터 신호 라인(Vdata)로 충분하다는 점에서 상대적으로 설계가 심플해질 수 있다. Meanwhile, as described above, in the embodiments in which the PWM data voltage and the constant current source data voltage are respectively applied through one wiring such as Vdata, the cost is relatively reduced because one type of data driver is used, and one type of data signal line In that (Vdata) is sufficient, the design can be relatively simple.

다만, 1 종의 데이터 드라이버를 통해 상대적으로 높은 PWM 데이터 전압과 상대적으로 낮은 정전류원 데이터 전압을 디스플레이 패널(100)에 교번적으로 인가하게 되므로 데이터 드라이버의 발열 위험이 있으며, 스캔 신호 SPWM(n)과 스캔 신호 SCCG(n)을 제공하기 위해 2 종의 스캔 드라이버가 필요하다는 점에서 상대적으로 구성이 복잡해 질 수 있다. However, since a relatively high PWM data voltage and a relatively low constant current source data voltage are alternately applied to the display panel 100 through one type of data driver, there is a risk of heat generation in the data driver, and the scan signal SPWM(n) The configuration may be relatively complicated in that two types of scan drivers are required to provide the scan signal SCCG(n).

도 32a는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 32a에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 픽셀만을 도시하였다. 32A is a cross-sectional view of the display panel 100 according to an embodiment of the present disclosure. In FIG. 32A , only one pixel included in the display panel 100 is illustrated for convenience of explanation.

도 32a에 따르면, 디스플레이 패널(100)은 글래스 기판(80), TFT 층(70) 및 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)를 포함할 수 있다. 이때, 전술한 서브 픽셀 회로(110)는 TFT(Thin Film Transistor)로 구현되어, 글래스 기판(80)상의 TFT 층(70)에 포함될 수 있다. Referring to FIG. 32A , the display panel 100 may include a glass substrate 80 , a TFT layer 70 , and inorganic light emitting devices R, G, and B 120 - 1 , 120 - 2 , and 120 - 3 . In this case, the aforementioned sub-pixel circuit 110 may be implemented as a TFT (Thin Film Transistor), and may be included in the TFT layer 70 on the glass substrate 80 .

무기 발광 소자 R, G, B(120-1, 120-2, 120-3) 각각은, 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 실장되어 전술한 서브 픽셀을 구성할 수 있다. Each of the inorganic light emitting devices R, G, and B 120-1, 120-2, and 120-3 is mounted on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110 to form the aforementioned sub-pixels. configurable.

도면에 도시하지는 않았지만, TFT 층(70)에는 무기 발광 소자(120-1, 120-2, 120-3)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)가 무기 발광 소자(120-1, 120-2, 120-3)별로 존재하며, 무기 발광 소자(120-1, 120-2, 120-3) 각각은 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 각각 실장 내지 배치될 수 있다. Although not shown in the drawings, the TFT layer 70 includes a sub-pixel circuit 110 for providing driving current to the inorganic light emitting devices 120-1, 120-2, and 120-3. 120-2 and 120-3), and each of the inorganic light emitting devices 120-1, 120-2, and 120-3 is on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110, respectively. It may be mounted or disposed.

한편, 도 32a에서는 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다. Meanwhile, in FIG. 32A , the inorganic light emitting devices R, G, and B 120-1, 120-2, and 120-3 are flip-chip type micro LEDs as an example. However, the present invention is not limited thereto, and the inorganic light emitting devices R, G, and B (120-1, 120-2, 120-3) may be a horizontal type or a vertical type micro LED according to an embodiment. may be

도 32b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다.32B is a cross-sectional view of the display panel 100 according to another embodiment of the present disclosure.

도 32b에 따르면, 디스플레이 패널(100)은, 글래스 기판(80)의 일면에 형성된 TFT 층(70), TFT 층(70) 위에 실장된 무기 발광 소자 R, G, B(120-1, 120-2, 120-3), 구동부(500), 센싱부(200), 그리고, TFT 층(70)에 형성된 서브 픽셀 회로(110)와 구동부 및/또는 센싱부(500, 200)를 전기적으로 연결하기 위한 연결 배선(90)을 포함할 수 있다. Referring to FIG. 32B , the display panel 100 includes a TFT layer 70 formed on one surface of the glass substrate 80 and inorganic light emitting devices R, G, B (120-1, 120-) mounted on the TFT layer 70. 2, 120-3), the driving unit 500, the sensing unit 200, and the sub-pixel circuit 110 formed in the TFT layer 70 and the driving unit and/or the sensing unit 500, 200 are electrically connected It may include a connection wire 90 for

전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 구동부(500)의 각종 드라이버나 회로들 중 적어도 일부는, 별도의 칩 형태로 구현되어 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다. 또한, 본 개시의 일 실시 예에 따르면, 센싱부(200) 역시 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수도 있다. As described above, according to an embodiment of the present disclosure, at least some of the various drivers or circuits of the driving unit 500 are implemented in a separate chip form and disposed on the rear surface of the glass substrate 80 , and the connection wiring ( 90 may be connected to the sub-pixel circuits 110 formed in the TFT layer 70 . In addition, according to an embodiment of the present disclosure, the sensing unit 200 is also disposed on the rear surface of the glass substrate 80 , and includes sub-pixel circuits 110 and may be connected.

이와 관련하여, 도 32b를 참조하면, TFT 층(70)에 포함된 서브 픽셀 회로들(110)은 TFT 패널(이하, TFT 층(70)과 글래스 기판(80)을 합하여 TFT 패널이라 한다.)의 에지(또는 측면)에 형성된 연결 배선(90)을 통해 구동부(500) 및/또는 센싱부(200)와 전기적으로 연결되는 것을 볼 수 있다. 이때, 연결 배선(90)은 전술한 스캔 라인(SCL), 데이터 라인(DL), 센싱 라인(SSL) 중 적어도 일부를 포함할 수 있다. In this regard, referring to FIG. 32B , the sub-pixel circuits 110 included in the TFT layer 70 are a TFT panel (hereinafter, the TFT layer 70 and the glass substrate 80 are collectively referred to as a TFT panel). It can be seen that the driving unit 500 and/or the sensing unit 200 are electrically connected through the connecting wiring 90 formed on the edge (or side) of the . In this case, the connection line 90 may include at least a portion of the aforementioned scan line SCL, data line DL, and sensing line SSL.

이와 같이, 디스플레이 패널(100)의 에지 영역에 연결 배선(90)을 형성하여 TFT 층(70)에 포함된 서브 픽셀 회로들(110)과 구동부(500) 및/또는 센싱부(200)를 연결하는 이유는, 글래스 기판(80)를 관통하는 홀(Hole)을 형성하여 서브 픽셀 회로들(110)과 구동부(500) 및/또는 센싱부(200)를 연결하는 경우, TFT 패널(70, 80)의 제조 공정과 홀에 전도성 물질을 채우는 공정 사이의 온도 차이로 인해 글래스 기판(80)에 크랙이 생기는 등의 문제가 발생할 수 있기 때문이다. In this way, the connection wiring 90 is formed in the edge region of the display panel 100 to connect the sub-pixel circuits 110 included in the TFT layer 70 and the driver 500 and/or the sensing unit 200 . The reason for this is that when a hole passing through the glass substrate 80 is formed to connect the sub-pixel circuits 110 and the driver 500 and/or the sensing unit 200, the TFT panels 70 and 80 This is because problems such as cracks in the glass substrate 80 may occur due to a temperature difference between the manufacturing process of ) and the process of filling the hole with a conductive material.

한편, 전술한 바와 같이, 본 개시의 다른 일 실시 예에 따르면, 구동부(500)의 각종 드라이버 및 회로들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다. 도 32c는 이러한 실시 예를 도시하고 있다. Meanwhile, as described above, according to another embodiment of the present disclosure, at least some of the various drivers and circuits of the driving unit 500 may include sub-pixel circuits formed in the TFT layer in the display panel 100 together with the TFT layer. may be formed and connected to sub-pixel circuits. Figure 32c shows such an embodiment.

도 32c는 본 개시의 일 실시 예에 따른 TFT 층(70)의 평면도이다. 도 32c를 참조하면, TFT 층(70)에는 하나의 픽셀(10)이 차지하는 영역(이 영역에는 픽셀(10)에 포함된 R, G, B 서브 픽셀 각각에 대응되는 서브 픽셀 회로들(110)이 존재한다.) 외에 나머지 영역(11)이 존재하는 것을 볼 수 있다. 32C is a plan view of the TFT layer 70 according to an embodiment of the present disclosure. Referring to FIG. 32C , the TFT layer 70 has a region occupied by one pixel 10 (in this region, sub-pixel circuits 110 corresponding to each of the R, G, and B sub-pixels included in the pixel 10) exists.), it can be seen that the remaining regions 11 exist.

이와 같이, TFT 층(70)에는 나머지 영역(11)들이 존재하므로, 이러한 나머지 영역(11)들에 전술한 구동부(500)의 각종 드라이버나 회로들 중 일부가 형성될 수 있다. As such, since the remaining regions 11 are present in the TFT layer 70 , some of the various drivers or circuits of the above-described driver 500 may be formed in the remaining regions 11 .

도 32c는 전술한 게이트 드라이버들이 TFT 층(70)의 상기 나머지 영역(11)에 구현된 예를 도시하고 있다. 이와 같이, TFT 층(70) 내부에 게이트 드라이버가 형성된 구조를 GIP(Gate In Panel) 구조라고 부를 수 있으나, 명칭에 이에 한정되는 것은 아니다. 32C shows an example in which the aforementioned gate drivers are implemented in the remaining region 11 of the TFT layer 70 . As described above, the structure in which the gate driver is formed in the TFT layer 70 may be referred to as a GIP (Gate In Panel) structure, but the name is not limited thereto.

한편, 도 32c는 하나의 예시일 뿐, TFT 층(70)의 나머지 영역(11)에 포함될 수 있는 회로가 게이트 드라이버에 한정되는 것은 아니다. 실시 예에 따라, TFT 층(70)에는 R, G, B 서브 픽셀을 각각 선택하기 위한 디먹스(DeMUX) 회로, 정전기로부터 서브 픽셀 회로(110)를 보호하기 위한 ESD(Electro Static Discharge) 보호 회로, 스윕 전압 제공 회로 등이 더 포함될 수도 있을 것이다. Meanwhile, FIG. 32C is only an example, and a circuit that may be included in the remaining region 11 of the TFT layer 70 is not limited to the gate driver. According to an embodiment, in the TFT layer 70 , a DeMUX circuit for selecting the R, G, and B sub-pixels, respectively, and an Electro Static Discharge (ESD) protection circuit for protecting the sub-pixel circuit 110 from static electricity , a sweep voltage providing circuit, etc. may be further included.

이상에서는, TFT 층(70)이 형성되는 기판이 글래스 기판(80)인 경우를 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 가령, 합성 수지 기판 상에 TFT 층(70)이 형성될 수도 있다. 이 경우에는 합성 수지 기판을 관통하는 홀을 통해 TFT 층(70)의 서브 픽셀 회로들(100)과 구동부(500) 및/또는 센싱부(200)가 연결될 수도 있을 것이다. In the above, the case where the substrate on which the TFT layer 70 is formed is the glass substrate 80 has been exemplified, but the embodiment is not limited thereto. For example, the TFT layer 70 may be formed on a synthetic resin substrate. In this case, the sub-pixel circuits 100 of the TFT layer 70 and the driver 500 and/or the sensing unit 200 may be connected through a hole passing through the synthetic resin substrate.

한편, 이상에서는, TFT 층(70)에 서브 픽셀 회로(110)가 구현되는 예를 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 서브 픽셀 회로(110) 구현 시, TFT 층(70)을 이용하지 않고, 서브 픽셀 단위 또는 픽셀 단위로, 초소형 마이크로 칩 형태의 픽셀 회로칩을 구현하고, 이를 기판 위에 실장하는 것도 가능하다. 이때, 서브 픽셀 칩이 실장되는 위치는, 예를 들어, 대응되는 무기 발광 소자(120) 주변일 수 있으나, 이에 한정되는 것은 아니다. Meanwhile, an example in which the sub-pixel circuit 110 is implemented in the TFT layer 70 has been described above. However, the embodiment is not limited thereto. That is, according to another embodiment of the present disclosure, when the sub-pixel circuit 110 is implemented, the TFT layer 70 is not used, and a sub-pixel or pixel-by-pixel pixel circuit chip is implemented in the form of a microchip. , it is also possible to mount it on a substrate. In this case, the position where the sub-pixel chip is mounted may be, for example, around the corresponding inorganic light emitting device 120 , but is not limited thereto.

또한, 상술한 본 개시의 다양한 실시 예들에서, TFT 층(또는 TFT 패널)을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 즉, 본 개시의 다양한 예들에서 인용된 TFT는, LTPS(Low Temperature Poly Silicon) TFT, 산화물(oxide) TFT, 실리콘(poly silicon or a-silicon) TFT, 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si wafer CMOS공정에서 P type(or N-type) MOSFET만 만들어 적용할 수도 있다.In addition, in the various embodiments of the present disclosure described above, the TFT constituting the TFT layer (or TFT panel) is not limited to a specific structure or type, that is, the TFT cited in various examples of the present disclosure, LTPS (Low Temperature Poly Silicon) TFT, oxide TFT, silicon (poly silicon or a-silicon) TFT, organic TFT, graphene TFT, etc. can also be implemented, and P type (or N-type) MOSFET in Si wafer CMOS process You can just create and apply it.

이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화되는 것을 방지할 수 있다. 또한, 구동 트랜지스터들 간의 문턱 전압 및 이동도 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다. 또한, 모듈 형태의 디스플레이 패널들을 조합하여 대면적 디스플레이 패널을 구성하는 경우나, 하나의 대형 디스플레이 패널을 구성하는 경우에도, 보다 용이하게 얼룩 보상 및 색상 보정이 가능하다. 또한, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있다. 또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. 또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다. 또한, 스윕 로드에 의한 휘도 불균일 및 수평 크로스토크 문제를 개선할 수 있다. According to various embodiments of the present disclosure as described above, it is possible to prevent the wavelength of the light emitted by the inorganic light emitting device from being changed according to the gray level. In addition, it is possible to easily compensate for unevenness that may appear in an image due to a difference in threshold voltage and mobility between driving transistors. In addition, color correction is facilitated. In addition, even when a large-area display panel is configured by combining module-type display panels or a single large-sized display panel is configured, it is possible to more easily compensate for spots and color correction. In addition, power consumption when driving the display panel can be reduced. In addition, it is possible to compensate for the influence of a drop of the driving voltage that is different for each position of the display panel on the data voltage setting process. In addition, it is possible to design a more optimized driving circuit, and it is possible to stably and efficiently drive the inorganic light emitting device. In addition, it is possible to improve the luminance non-uniformity and horizontal crosstalk problems caused by the sweep rod.

이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 따른 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 한 것이고, 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리범위에 포함되는 것으로 해석되어야 할 것이다. The above description is merely illustrative of the technical spirit of the present disclosure, and various modifications and variations will be possible without departing from the essential characteristics of the present disclosure by those of ordinary skill in the art to which the present disclosure pertains. In addition, the embodiments according to the present disclosure are for explanation rather than limiting the technical spirit of the present disclosure, and the scope of the technical spirit of the present disclosure is not limited by these embodiments. Accordingly, the protection scope of the present disclosure should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present disclosure.

1000 : 디스플레이 장치 500 : 구동부
100 : 디스플레이 패널 110 : 서브 픽셀 회로
120 : 무기 발광 소자 111 : 정전류원 회로
112 : PWM 회로 1000: display device 500: driving unit
100: display panel 110: sub-pixel circuit
120: inorganic light emitting element 111: constant current source circuit
112: PWM circuit

Claims (18)

디스플레이 장치에 있어서,
복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 복수의 무기 발광 소자 별로 마련되며, 구동 전류를 무기 발광 소자로 제공하는 서브 픽셀 회로를 포함하는 디스플레이 패널; 및
로우 라인별 데이터 설정 구간 동안, 상기 디스플레이 패널의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 로우 라인 별 발광 구간 동안, 제 1 전압에서 제 2 전압으로 스윕하는 스윕 신호 및 상기 설정된 영상 데이터 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 구동부;를 포함하고,
상기 서브 픽셀 회로는,
일 단이 상기 스윕 신호를 인가받는 커패시터; 및
상기 커패시터의 타 단에 연결되고, 상기 발광 구간에서 상기 커패시터를 통해 상기 스윕 신호를 인가받고, 상기 스윕 신호에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하기 위한 제 1 구동 트랜지스터;를 포함하고,
상기 구동부는,
상기 데이터 설정 구간에서, 상기 스윕 신호와는 별도로 상기 제 1 전압을 상기 커패시터의 일 단에 인가하는 디스플레이 장치. In the display device,
a display panel comprising: a display panel including a pixel array in which pixels composed of a plurality of inorganic light emitting devices are disposed on a plurality of row lines, and a sub-pixel circuit provided for each of the plurality of inorganic light emitting devices and providing a driving current to the inorganic light emitting device; and
During the data setting period for each row line, an image data voltage is set in the sub-pixel circuits of the display panel in the row line order, and during the light emission period for each row line, a sweep signal that sweeps from the first voltage to the second voltage and the set a driving unit configured to drive the sub-pixel circuits such that the driving current is sequentially provided to the inorganic light emitting devices of the pixel array based on the image data voltage;
The sub-pixel circuit comprises:
a capacitor having one end to which the sweep signal is applied; and
A first driving transistor connected to the other end of the capacitor, receiving the sweep signal through the capacitor in the light emitting period, and controlling a time during which the driving current is provided to the inorganic light emitting device based on the sweep signal including;
The driving unit,
In the data setting period, the display device applies the first voltage to one end of the capacitor separately from the sweep signal. 제 1 항에 있어서,
상기 구동부는,
로우 라인마다 마련되며, 상기 커패시터의 일단에 상기 스윕 신호를 인가하기 위한 스윕 드라이버 회로; 및
상기 스윕 신호와 별도로 인가되는 상기 제 1 전압을 상기 디스플레이 패널에 제공하기 위한 파워 IC;를 포함하는 디스플레이 장치. The method of claim 1,
The driving unit,
a sweep driver circuit provided for each row line and configured to apply the sweep signal to one end of the capacitor; and
and a power IC for providing the first voltage applied separately from the sweep signal to the display panel. 제 2 항에 있어서,
상기 영상 데이터 전압은,
정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고,
상기 서브 픽셀 회로는,
제 2 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초한 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로; 및
상기 제 1 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로;를 포함하는 디스플레이 장치.3. The method of claim 2,
The image data voltage is
including a constant current source data voltage and a pulse width modulation (PWM) data voltage,
The sub-pixel circuit comprises:
a constant current source circuit including a second driving transistor and providing a driving current having a magnitude based on the constant current source data voltage to the inorganic light emitting device; and
and a PWM circuit including the first driving transistor and controlling a time period during which the driving current is provided to the inorganic light emitting device based on the PWM data voltage. 제 3 항에 있어서,
상기 정전류원 회로는,
상기 데이터 설정 구간에서, 상기 정전류원 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압에 기초한 제 3 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고,
상기 PWM 회로는,
상기 데이터 설정 구간에서, 상기 제1 전압이 상기 커패시터의 일 단에 인가되는 동안, 상기 PWM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 제 4 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하는 디스플레이 장치.4. The method of claim 3,
The constant current source circuit is
In the data setting period, a third voltage based on the constant current source data voltage and a threshold voltage of the second driving transistor is set at the gate terminal of the second driving transistor;
The PWM circuit is
In the data setting period, while the first voltage is applied to one end of the capacitor, a fourth voltage based on the PWM data voltage and a threshold voltage of the first driving transistor is set to the gate terminal of the first driving transistor display device. 제 4 항에 있어서,
상기 정전류원 회로는,
상기 발광 구간에서, 상기 제 3 전압에 기초한 크기의 구동 전류를 상기 무기 발광 소자로 제공하고,
상기 PWM 회로는,
상기 발광 구간에서, 상기 스윕 신호에 따라 상기 제 4 전압으로부터 변화하는 상기 제 1 구동 트랜지스터의 게이트 단자의 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 디스플레이 장치. 5. The method of claim 4,
The constant current source circuit is
In the light emitting period, a driving current having a magnitude based on the third voltage is provided to the inorganic light emitting device,
The PWM circuit is
In the light emission period, the display device controls a time period during which the driving current is provided to the inorganic light emitting device based on a voltage of the gate terminal of the first driving transistor that is changed from the fourth voltage according to the sweep signal. 제 1 항에 있어서,
상기 서브 픽셀 회로들은,
로우 라인마다 상기 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고,
상기 구동부는,
상기 복수의 발광 구간 각각에서, 상기 설정된 영상 데이터 전압에 대응되는 구동 전류가 로우 라인의 무기 발광 소자들에 제공되도록 상기 로우 라인의 서브 픽셀 회로들을 구동하는 디스플레이 장치.The method of claim 1,
The sub-pixel circuits are
Each row line is driven in the order of the data setting section and the plurality of light emitting sections,
The driving unit,
In each of the plurality of light emitting sections, the display device drives the sub-pixel circuits of the row line so that a driving current corresponding to the set image data voltage is provided to the inorganic light emitting devices of the row line. 제 3 항에 있어서,
상기 서브 픽셀 회로에 인가되는 특정 전압에 기초하여 상기 서브 픽셀 회로에 포함된 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터를 흐르는 전류를 각각 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부; 및
상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 보정부;를 포함하는 디스플레이 장치.4. The method of claim 3,
Sensing the current flowing through the first driving transistor and the second driving transistor included in the sub-pixel circuit based on a specific voltage applied to the sub-pixel circuit, respectively, and outputting sensed data corresponding to the sensed current sensing unit; and
and a correction unit correcting the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data. 제 7 항에 있어서,
상기 구동부는,
상기 데이터 설정 구간에서, 제 1 구동 전압에 기초하여 상기 서브 픽셀 회로들에 로우 라인 순으로 상기 영상 데이터 전압을 설정하고, 상기 발광 구간에서 제 2 구동 전압 및 상기 제 1 구동 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 디스플레이 장치.8. The method of claim 7,
The driving unit,
In the data setting period, the image data voltage is set in the row line order of the sub-pixel circuits based on a first driving voltage, and in the light emission period, the driving is performed based on a second driving voltage and the first driving voltage A display device for driving the sub-pixel circuits such that a current is provided to the inorganic light emitting devices of the pixel array in a row-line order. 제 7 항에 있어서,
상기 구동 전류에 따른 상기 디스플레이 패널의 위치별 구동 전압의 강하를 보상하기 위한 데이터를 저장하는 저장부;를 포함하고,
상기 보정부는,
상기 센싱 데이터 및 상기 저장된 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 디스플레이 장치. 8. The method of claim 7,
a storage unit for storing data for compensating for a drop in driving voltage for each position of the display panel according to the driving current;
The correction unit,
The display device corrects the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data and the stored data. 디스플레이 장치에 있어서,
복수의 무기 발광 소자로 구성된 픽셀이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 복수의 무기 발광 소자 별로 마련되며, 구동 전류를 무기 발광 소자로 제공하는 서브 픽셀 회로를 포함하는 디스플레이 패널; 및
데이터 설정 구간 동안, 상기 디스플레이 패널의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 발광 구간 동안, 제 1 전압에서 제 2 전압으로 스윕하는 스윕 신호 및 상기 설정된 영상 데이터 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 구동부;를 포함하고,
상기 서브 픽셀 회로는,
커패시터; 및
상기 커패시터의 일 단에 연결되고, 상기 발광 구간에 인가되는 상기 스윕 신호에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하기 위한 제 1 구동 트랜지스터;를 포함하고,
상기 구동부는,
상기 스윕 신호와는 별도로 상기 제1 전압을 상기 커패시터의 타 단에 인가하는 디스플레이 장치. In the display device,
a display panel comprising: a display panel including a pixel array in which pixels composed of a plurality of inorganic light emitting devices are disposed on a plurality of row lines, and a sub-pixel circuit provided for each of the plurality of inorganic light emitting devices and providing a driving current to the inorganic light emitting device; and
During the data setting period, image data voltages are set in the order of the row lines in the sub-pixel circuits of the display panel, and during the light emitting period, the sweep signal sweeps from the first voltage to the second voltage and based on the set image data voltage. a driving unit configured to drive the sub-pixel circuits such that the driving current is provided to the inorganic light emitting devices of the pixel array in a row-line order;
The sub-pixel circuit comprises:
capacitor; and
a first driving transistor connected to one end of the capacitor and configured to control a time for which the driving current is provided to the inorganic light emitting device based on the sweep signal applied to the light emitting section;
The driving unit,
A display device configured to apply the first voltage to the other terminal of the capacitor separately from the sweep signal. 제 10 항에 있어서,
상기 구동부는,
로우 라인마다 마련되며, 상기 제 1 구동 트랜지스터에 상기 스윕 신호를 인가하기 위한 스윕 드라이버 회로; 및
상기 스윕 신호와 별도로 인가되는 상기 제 1 전압을 상기 디스플레이 패널에 제공하기 위한 파워 IC;를 포함하는 디스플레이 장치. 11. The method of claim 10,
The driving unit,
a sweep driver circuit provided for each row line and configured to apply the sweep signal to the first driving transistor; and
and a power IC for providing the first voltage applied separately from the sweep signal to the display panel. 제 11 항에 있어서,
상기 영상 데이터 전압은,
정전류원 데이터 전압 및 PWM(pulse width modulation) 데이터 전압을 포함하고,
상기 서브 픽셀 회로는,
제 2 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초한 크기(magnitude)의 구동 전류를 상기 무기 발광 소자로 제공하는 정전류원 회로; 및
상기 제 1 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 PWM 회로;를 포함하는 디스플레이 장치.12. The method of claim 11,
The image data voltage is
including a constant current source data voltage and a pulse width modulation (PWM) data voltage,
The sub-pixel circuit comprises:
a constant current source circuit including a second driving transistor and providing a driving current having a magnitude based on the constant current source data voltage to the inorganic light emitting device; and
and a PWM circuit including the first driving transistor and controlling a time period during which the driving current is provided to the inorganic light emitting device based on the PWM data voltage. 제 12 항에 있어서,
상기 정전류원 회로는,
상기 데이터 설정 구간에서, 상기 정전류원 데이터 전압 및 상기 제 2 구동 트랜지스터의 문턱 전압에 기초한 제 3 전압을 상기 제 2 구동 트랜지스터의 게이트 단자에 설정하고,
상기 PWM 회로는,
상기 데이터 설정 구간에서, 상기 제 1 전압이 상기 커패시터의 일 단에 인가되는 동안, 상기 PWM 데이터 전압 및 상기 제 1 구동 트랜지스터의 문턱 전압에 기초한 제 4 전압을 상기 제 1 구동 트랜지스터의 게이트 단자에 설정하는 디스플레이 장치.13. The method of claim 12,
The constant current source circuit is
In the data setting period, a third voltage based on the constant current source data voltage and a threshold voltage of the second driving transistor is set at the gate terminal of the second driving transistor;
The PWM circuit is
In the data setting period, while the first voltage is applied to one end of the capacitor, a fourth voltage based on the PWM data voltage and a threshold voltage of the first driving transistor is set to the gate terminal of the first driving transistor display device. 제 13 항에 있어서,
상기 정전류원 회로는,
상기 발광 구간에서, 상기 제 3 전압에 기초한 크기의 구동 전류를 상기 무기 발광 소자로 제공하고,
상기 PWM 회로는,
상기 발광 구간에서, 상기 스윕 신호에 따라 변화하는 상기 제 1 구동 트랜지스터의 소스 단자 및 게이트 단자 사이의 전압 차이에 기초하여 상기 구동 전류가 상기 무기 발광 소자로 제공되는 시간을 제어하는 디스플레이 장치.14. The method of claim 13,
The constant current source circuit is
In the light emitting period, a driving current having a magnitude based on the third voltage is provided to the inorganic light emitting device,
The PWM circuit is
In the light emitting period, the display device controls a time during which the driving current is provided to the inorganic light emitting device based on a voltage difference between a source terminal and a gate terminal of the first driving transistor that is changed according to the sweep signal. 제 10 항에 있어서,
상기 서브 픽셀 회로들은,
로우 라인마다 상기 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고,
상기 구동부는,
상기 복수의 발광 구간 각각에서, 상기 설정된 영상 데이터 전압에 대응되는 구동 전류가 로우 라인의 무기 발광 소자들에 제공되도록 상기 로우 라인의 서브 픽셀 회로들을 구동하는 디스플레이 장치.11. The method of claim 10,
The sub-pixel circuits are
Each row line is driven in the order of the data setting section and the plurality of light emitting sections,
The driving unit,
In each of the plurality of light emitting sections, the display device drives the sub-pixel circuits of the row line so that a driving current corresponding to the set image data voltage is provided to the inorganic light emitting devices of the row line. 제 12 항에 있어서,
상기 서브 픽셀 회로에 인가되는 특정 전압에 기초하여 상기 서브 픽셀 회로에 포함된 상기 제 1 구동 트랜지스터 및 상기 제 2 구동 트랜지스터를 흐르는 전류를 각각 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하는 센싱부; 및
상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 보정부;를 포함하는 디스플레이 장치. 13. The method of claim 12,
Sensing the current flowing through the first driving transistor and the second driving transistor included in the sub-pixel circuit based on a specific voltage applied to the sub-pixel circuit, respectively, and outputting sensed data corresponding to the sensed current sensing unit; and
and a correction unit correcting the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data. 제 16 항에 있어서,
상기 구동부는,
상기 데이터 설정 구간에서, 제 1 구동 전압에 기초하여 상기 서브 픽셀 회로들에 로우 라인 순으로 상기 영상 데이터 전압을 설정하고, 상기 발광 구간에서 제 2 구동 전압 및 상기 제 1 구동 전압에 기초하여 상기 구동 전류가 상기 픽셀 어레이의 무기 발광 소자들에 로우 라인 순으로 제공되도록 상기 서브 픽셀 회로들을 구동하는 디스플레이 장치.17. The method of claim 16,
The driving unit,
In the data setting period, the image data voltage is set in the row line order of the sub-pixel circuits based on a first driving voltage, and in the light emission period, the driving is performed based on a second driving voltage and the first driving voltage A display device for driving the sub-pixel circuits such that a current is provided to the inorganic light emitting devices of the pixel array in a row-line order. 제 10 항에 있어서,
상기 구동 전류에 따른 상기 디스플레이 패널의 위치별 구동 전압의 강하를 보상하기 위한 데이터를 저장하는 저장부;를 포함하고,
상기 보정부는,
상기 센싱 데이터 및 상기 저장된 데이터에 기초하여 상기 서브 픽셀 회로에 인가되는 상기 정전류원 데이터 전압 및 상기 PWM 데이터 전압을 보정하는 디스플레이 장치.
11. The method of claim 10,
a storage unit for storing data for compensating for a drop in driving voltage for each position of the display panel according to the driving current;
The correction unit,
The display device corrects the constant current source data voltage and the PWM data voltage applied to the sub-pixel circuit based on the sensed data and the stored data.

Images