KR20230011854A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
KR20230011854A
KR20230011854A KR1020220031709A KR20220031709A KR20230011854A KR 20230011854 A KR20230011854 A KR 20230011854A KR 1020220031709 A KR1020220031709 A KR 1020220031709A KR 20220031709 A KR20220031709 A KR 20220031709A KR 20230011854 A KR20230011854 A KR 20230011854A
Authority
KR
South Korea
Prior art keywords
voltage
driving
sub
data
sensing
Prior art date
Application number
KR1020220031709A
Other languages
Korean (ko)
Inventor
김진호
김용상
오동건
오종수
김은호
박승란
홍사라
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to PCT/KR2022/009292 priority Critical patent/WO2023287069A1/en
Priority to CN202280047351.0A priority patent/CN117678005A/en
Priority to EP22842331.5A priority patent/EP4325473A1/en
Priority to US17/897,768 priority patent/US11942026B2/en
Publication of KR20230011854A publication Critical patent/KR20230011854A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A display apparatus is disclosed. The present display apparatus comprises: a modular display panel comprising a plurality of display modules arranged in the form of a matrix; a sensing unit; a correction unit; and a timing controller. Each of the plurality of display modules comprises: a display panel comprising a pixel array and sub-pixel circuits respectively corresponding to inorganic light-emitting elements of the pixel array; and a driving unit which drives the sub-pixel circuits in an order of row lines on the basis of a start signal provided from the timing controller so that the inorganic light-emitting elements of the pixel array emit light in the order of the row lines on the basis of an image data voltage. The sensing unit senses a current flowing in a driving transistor included in the sub-pixel circuits on the basis of a specific voltage, and outputs sensing data corresponding to the sensed current. The correction unit corrects the image data voltage applied to the sub-pixel circuits on the basis of the sensing data. The timing controller provides a first start signal to a driver of a first display module among the plurality of display modules so that inorganic light-emitting elements of the first display module sequentially emit light from the first row line to the last row line, and provides a second start signal to a driver of a second display module so that inorganic light-emitting elements of the second display module disposed adjacent to the bottom of the first display module emit light in the order of the row lines after the inorganic light-emitting elements included in the last row line of the first display module emit light. According to the present invention, it is possible to drive inorganic light-emitting elements stably and efficiently.

Description

디스플레이 장치{DISPLAY APPARATUS}Display device {DISPLAY APPARATUS}

본 개시는 디스플레이 장치에 관한 것으로, 보다 상세하게는, 자발광 소자로 이루어진 픽셀 어레이를 포함하는 디스플레이 장치에 관한 것이다. The present disclosure relates to a display device, and more particularly, to a display device including a pixel array made of self-light emitting devices.

종래, 적색 LED(Light Emitting Diode), 녹색 LED, 청색 LED와 같은 무기 발광 소자(이하에서, LED는 무기 발광 소자를 말한다.)를 서브 픽셀로 구동하는 디스플레이 패널에서는, PAM(Pulse Amplitude Modulation) 구동 방식을 통해 서브 픽셀의 계조를 표현하였다. Conventionally, in a display panel that drives inorganic light emitting elements such as red LEDs (Light Emitting Diodes), green LEDs, and blue LEDs (hereinafter, LED refers to inorganic light emitting elements) as sub-pixels, PAM (Pulse Amplitude Modulation) driving Through this method, the gradation of sub-pixels is expressed.

이 경우, 구동 전류의 크기(magnitude)에 따라, 발광하는 빛의 계조뿐 아니라 파장도 함께 변화하게 되어 영상의 색 재현성이 감소된다. 도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장의 변화를 도시하고 있다. In this case, the wavelength as well as the gradation of emitted light changes according to the magnitude of the driving current, and thus the color reproducibility of the image is reduced. 1 illustrates a change in wavelength according to the magnitude of driving current flowing through a blue LED, a green LED, and a red LED.

따라서, 색 재현성을 향상시킬 수 있는 자발광 디스플레이 패널의 구동 방식에 대한 개발이 요구된다. 이때, 소비 전력 문제, 휘도 균일성 문제 등이 고려될 필요가 있다. Therefore, it is required to develop a method for driving a self-luminous display panel capable of improving color reproducibility. At this time, it is necessary to consider a power consumption problem, a luminance uniformity problem, and the like.

또한, 복수의 디스플레이 모듈을 결합하여 하나의 모듈라 디스플레이 패널을 구성할 경우에는, 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡에 대한 고려가 필요하다. In addition, when configuring a single modular display panel by combining a plurality of display modules, it is necessary to consider image distortion that may occur at the boundary between the upper and lower display modules.

본 개시의 목적은, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. An object of the present disclosure is to provide a display device capable of preventing a phenomenon in which a wavelength of light emitted from an inorganic light emitting device is changed according to a gray level, and a method for driving the same.

본 개시의 다른 목적은, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상하고, 색상을 용이하게 보정할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of easily compensating for stains that may appear on an image due to a difference in threshold voltage between driving transistors and easily correcting color, and a method for driving the same.

본 개시의 또 다른 목적은, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서, 디스플레이 패널의 얼룩 보상이나 색상 보정을 용이하게 할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is a display device that can easily compensate for staining or color of a display panel in a display device including one display module or a modular display panel composed of a plurality of display modules. It is to provide a device and a driving method thereof.

본 개시의 또 다른 목적은, 디스플레이 패널 구동시 소비되는 소비 전력을 줄일 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device and a driving method thereof capable of reducing power consumption when driving a display panel.

본 개시의 또 다른 목적은, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device and a driving method capable of compensating for an effect of a drop in a driving voltage that occurs differently for each position of a display panel on a process of setting a data voltage.

본 개시의 또 다른 목적은, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of designing a more optimized driving circuit and stably and efficiently driving an inorganic light emitting device and a driving method thereof.

본 개시의 또 다른 목적은, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있는 디스플레이 장치 및 이의 구동 방법을 제공함에 있다. Another object of the present disclosure is to provide a display device capable of removing image distortion that may occur at the boundary between upper and lower display modules when a modular display panel is configured by combining a plurality of display modules, and a method for driving the same. there is.

이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 매트릭스 형태로 배치된 복수의 디스플레이 모듈을 포함하는 모듈라 디스플레이 패널, 센싱부, 보정부, 및 타이밍 컨트롤러를 포함하고, 상기 복수의 디스플레이 모듈 각각은, 복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들 각각에 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널; 및 상기 픽셀 어레이의 무기 발광 소자들이 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록, 상기 타이밍 컨트롤러로부터 제공되는 스타트 신호에 기초하여 로우 라인 순으로 상기 서브 픽셀 회로들을 구동하는 구동부를 포함하고, 상기 센싱부는, 특정 전압에 기초하여 상기 서브 픽셀 회로들에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하고, 상기 보정부는, 상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로들에 인가되는 영상 데이터 전압을 보정하고, 상기 타이밍 컨트롤러는, 상기 복수의 디스플레이 모듈 중 제 1 디스플레이 모듈의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 상기 제 1 디스플레이 모듈의 구동부에 상기 제 1 스타트 신호를 제공하고, 상기 제 1 디스플레이 모듈의 아래에 인접하여 배치된 제 2 디스플레이 모듈의 무기 발광 소자들이 상기 제 1 디스플레이 모듈의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록 상기 제 2 디스플레이 모듈의 구동부에 제 2 스타트 신호를 제공한다. A display device according to an embodiment of the present disclosure for achieving the above object includes a modular display panel including a plurality of display modules arranged in a matrix form, a sensing unit, a correcting unit, and a timing controller, Each of the plurality of display modules includes: a display panel including a pixel array in which pixels composed of a plurality of inorganic light emitting elements are arranged in a plurality of row lines, and subpixel circuits corresponding to each of the inorganic light emitting elements of the pixel array; and a driving unit for driving the sub-pixel circuits in row line order based on a start signal provided from the timing controller so that the inorganic light emitting devices of the pixel array emit light in row line order based on image data voltages. The sensing unit senses a current flowing through a driving transistor included in the sub-pixel circuits based on a specific voltage, outputs sensing data corresponding to the sensed current, and the correcting unit performs the sub-pixel processing based on the sensing data. The image data voltage applied to the pixel circuits is corrected, and the timing controller controls the first display module so that the inorganic light emitting elements of the first display module among the plurality of display modules sequentially emit light from the first row line to the last row line. The first start signal is provided to the driving unit of the first display module, and the inorganic light emitting elements of the second display module disposed adjacent to the bottom of the first display module emit light of the inorganic light emitting elements included in the last row line of the first display module. A second start signal is provided to the driving unit of the second display module to emit light sequentially in the order of row lines.

또한, 상기 구동부는, 상기 스타트 신호가 제공되면 상기 서브 픽셀 회로들에 로우 라인 순으로 게이트 신호를 제공하여 상기 서브 픽셀 회로들을 로우 라인 순으로 구동하고, 상기 게이트 신호는, 상기 서브 픽셀 회로들에 영상 데이터 전압을 인가하기 위한 스캔 신호, 및 상기 인가된 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 포함할 수 있다. In addition, when the start signal is provided, the driver provides gate signals to the sub-pixel circuits in row line order to drive the sub-pixel circuits in row line order, and the gate signal is applied to the sub-pixel circuits It may include a scan signal for applying an image data voltage, and an emission signal for emitting light from the inorganic light emitting devices of the pixel array based on the applied image data voltage.

또한, 상기 서브 픽셀 회로들은, 하나의 영상 프레임에 대해 로우 라인 별로 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고, 상기 구동부는, 각 로우 라인의 데이터 설정 구간 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 인가하고, 상기 각 로우 라인의 복수의 발광 구간 각각 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 인가할 수 있다. In addition, the sub-pixel circuits are driven in the order of a data setting period and a plurality of emission periods for each row line for one image frame, and the driving unit controls the sub-pixel circuits of the corresponding row line during the data setting period of each row line. The scan signal may be applied to and the emission signal may be applied to sub-pixel circuits of a corresponding row line during each of a plurality of emission periods of each row line.

또한, 상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 연속되고, 상기 복수의 발광 구간 각각은, 기설정된 시간 간격을 가질 수 있다. In addition, a first emission section among the plurality of emission sections may be temporally continuous with the data setting section, and each of the plurality of emission sections may have a preset time interval.

또한, 상기 영상 데이터 전압은, 정전류원 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 포함하고, 상기 서브 픽셀 회로들 각각은, 제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초하여 대응되는 무기 발광 소자로 정전류를 제공하기 위한 정전류원(Constant Current Generator) 회로; 및 제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하기 위한 PWM 회로를 포함할 수 있다. The image data voltage includes a constant current source data voltage and a PWM (Pulse Width Modulation) data voltage, and each of the sub-pixel circuits includes a first driving transistor and corresponds to the constant current source data voltage. a constant current generator circuit for providing a constant current to an inorganic light emitting device; and a second driving transistor, and a PWM circuit for controlling a time during which the constant current is provided to the corresponding inorganic light emitting device based on the PWM data voltage.

또한, 상기 정전류원 회로는, 상기 스캔 신호에 기초하여, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압을 설정하고, 상기 PWM 회로는, 상기 스캔 신호에 기초하여, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 PWM 데이터 전압을 설정할 수 있다. In addition, the constant current source circuit sets the constant current source data voltage to the gate terminal of the first driving transistor based on the scan signal, and the PWM circuit sets the second driving transistor based on the scan signal. It is possible to set the PWM data voltage to the gate terminal of .

또한, 상기 정전류원 회로는, 상기 에미션 신호에 기초하여, 상기 설정된 정전류원 데이터 전압에 대응되는 크기의 정전류를 상기 대응되는 무기 발광 소자로 제공하고, 상기 PWM 회로는, 상기 에미션 신호 및 두 전압 사이를 스윕하는 스윕 전압에 기초하여, 상기 정전류가 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 대응되는 무기 발광 소자를 흐르도록 상기 정전류원 회로를 제어할 수 있다. In addition, the constant current source circuit provides a constant current having a magnitude corresponding to the set constant current source data voltage to the corresponding inorganic light emitting device based on the emission signal, and the PWM circuit comprises the emission signal and two Based on the sweep voltage that sweeps between voltages, the constant current source circuit may be controlled so that the constant current flows through the corresponding inorganic light emitting device for a time corresponding to the set PWM data voltage.

또한, 상기 정전류원 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 소스 단자에 구동 전압이 인가된 동안 상기 대응되는 무기 발광 소자로 상기 정전류를 제공하고, 상기 PWM 회로는, 상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자의 전압이 상기 스윕 전압의 변화에 따라 변화하는 동안, 상기 제 2 구동 트랜지스터가 온되는 시간 구간에서, 상기 구동 전압을 상기 제 1 구동 트랜지스터의 소스 단자에 인가하고, 상기 제 2 구동 트랜지스터가 온되는 시간 구간은, 상기 PWM 데이터 전압의 크기에 따라 달라질 수 있다. In addition, the constant current source circuit provides the constant current to the corresponding inorganic light emitting element while a driving voltage is applied to the source terminal of the first driving transistor in each of the plurality of light emitting sections, and the PWM circuit In each of the plurality of emission periods, while the voltage of the gate terminal of the second driving transistor changes according to the change in the sweep voltage, the driving voltage is applied to the first driving transistor during a time period in which the second driving transistor is turned on. A time period during which the voltage is applied to the source terminal of and the second driving transistor is turned on may vary according to the magnitude of the PWM data voltage.

또한, 상기 스윕 전압은, 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태의 입력 스윕 신호 중 상기 에미션 신호에 기초하여 선택된 일부이고, 상기 디스플레이 패널의 서브 픽셀 회로들에는, 동일한 입력 스윕 신호가 인가될 수 있다. In addition, the sweep voltage is a portion selected based on the emission signal among input sweep signals in which a voltage linearly changing from a first voltage to a second voltage is continuously repeated, and the subpixel circuits of the display panel have , the same input sweep signal can be applied.

또한, 상기 스윕 전압은, 상기 복수의 발광 구간 각각에서, 상기 제 1 전압과 상기 제 2 전압 사이를 1회 스윕하며, 상기 스윕 전압에서 상기 제 1 전압과 상기 제 2 전압 사이를 스윕하기 시작하는 시작 전압은, 로우 라인에 따라 변화할 수 있다. In addition, the sweep voltage sweeps once between the first voltage and the second voltage in each of the plurality of emission sections, and starts to sweep between the first voltage and the second voltage at the sweep voltage. The starting voltage may vary according to the low line.

또한, 상기 서브 픽셀 회로들은, 상기 복수의 발광 구간 각각에서는 제 1 구동 전압에 의해 구동되고, 상기 데이터 설정 구간에서는 상기 제 1 구동 전압과는 별도의 제 2 구동 전압에 의해 구동될 수 있다. In addition, the sub-pixel circuits may be driven by a first driving voltage in each of the plurality of emission periods, and driven by a second driving voltage separate from the first driving voltage in the data setting period.

또한, 상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고, 상기 서브 픽셀 회로는, 상기 제 1 구동 트랜지스터의 드레인 단자 및 상기 센싱부 사이에 연결된 제 1 트랜지스터를 포함할 수 있다. The drain terminal of the second driving transistor is connected to the source terminal of the first driving transistor, and the sub-pixel circuit includes a first transistor connected between the drain terminal of the first driving transistor and the sensing unit. can do.

또한, 상기 특정 전압은, 정전류원 회로 센싱 구간에서 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 각각 인가되는 제 1 특정 전압 및 제 2 특정 전압, 및 PWM 회로 센싱 구간에서 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 각각 인가되는 제 3 특정 전압 및 제 4 특정 전압을 포함하고, 상기 센싱부는, 상기 정전류원 회로 센싱 구간에서 상기 제 1 트랜지스터가 온된 동안, 상기 제 1 및 제 2 특정 전압에 기초하여 상기 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 전류를 센싱하고, 상기 센싱된 제 1 전류에 대응되는 제 1 센싱 데이터를 출력하고, 상기 PWM 회로 센싱 구간에서 상기 제 1 트랜지스터가 온된 동안, 상기 제 3 및 제 4 특정 전압에 기초하여 상기 제 1 및 제 2 구동 트랜지스터를 흐르는 제 2 전류를 센싱하고, 상기 센싱된 제 2 전류에 대응되는 제 2 센싱 데이터를 출력할 수 있다. In addition, the specific voltage may be the first specific voltage and the second specific voltage applied to the gate terminals of the first and second driving transistors respectively in the constant current source circuit sensing period, and the first and second specific voltages in the PWM circuit sensing period. and a third specific voltage and a fourth specific voltage respectively applied to gate terminals of the driving transistors, wherein the sensing unit receives the first and second specific voltages while the first transistor is turned on in a sensing period of the constant current source circuit. While the first current flowing through the first and second driving transistors is sensed, first sensing data corresponding to the sensed first current is output, and the first transistor is turned on in the PWM circuit sensing period, A second current flowing through the first and second driving transistors may be sensed based on the third and fourth specific voltages, and second sensing data corresponding to the sensed second current may be output.

또한, 상기 정전류원 회로 센싱 구간에서, 상기 제 1 특정 전압에 기초한 상기 제 1 구동 트랜지스터의 턴온 저항은, 상기 제 2 특정 전압에 기초한 상기 제 2 구동 트랜지스터의 턴온 저항보다 크고, 상기 제 1 전류의 크기는, 상기 제 1 특정 전압에 의해 결정되며, 상기 PWM 회로 센싱 구간에서, 상기 제 3 특정 전압에 기초한 상기 제 1 구동 트랜지스터의 턴온 저항은, 상기 제 4 특정 전압에 기초한 상기 제 2 구동 트랜지스터의 턴온 저항보다 작고, 상기 제 2 전류의 크기는, 상기 제 4 특정 전압에 의해 결정될 수 있다. In addition, in the constant current source circuit sensing period, the turn-on resistance of the first driving transistor based on the first specific voltage is greater than the turn-on resistance of the second driving transistor based on the second specific voltage, and the first current The magnitude is determined by the first specific voltage, and in the PWM circuit sensing period, the turn-on resistance of the first driving transistor based on the third specific voltage is that of the second driving transistor based on the fourth specific voltage. It is smaller than turn-on resistance, and the magnitude of the second current may be determined by the fourth specific voltage.

또한, 상기 보정부는, 상기 제 1 센싱 데이터에 기초하여 상기 정전류원 데이터 전압을 보정하고, 상기 제 2 센싱 데이터에 기초하여 상기 PWM 데이터 전압을 보정할 수 있다. The correction unit may correct the constant current source data voltage based on the first sensing data and correct the PWM data voltage based on the second sensing data.

또한, 상기 정전류원 회로 센싱 구간 및 상기 PWM 회로 센싱 구간은, 블랭킹 구간에 포함될 수 있다. Also, the constant current source circuit sensing period and the PWM circuit sensing period may be included in a blanking period.

또한, 상기 구동부는, 영상 프레임 마다, 상기 픽셀 어레이의 전체 로우 라인 중 일부 로우 라인에 대응되는 서브 픽셀 회로들에 상기 특정 전압을 인가할 수 있다. Also, the driver may apply the specific voltage to sub-pixel circuits corresponding to some row lines among all row lines of the pixel array for each image frame.

이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. According to various embodiments of the present disclosure as described above, a phenomenon in which a wavelength of light emitted from an inorganic light emitting device changes according to a gray level can be prevented by PWM driving the inorganic light emitting device in an active matrix (AM) method.

또한, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다.In addition, stains that may appear in an image due to a difference in threshold voltage between driving transistors can be easily compensated for. Also, color correction becomes easy.

또한, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서 디스플레이 패널의 얼룩 보상이나 색상 보정이 용이해 진다. Also, in a display device including one display module or a modular display panel composed of a plurality of display modules, it is easy to compensate for staining or color correction of a display panel.

또한, 무기 발광 소자들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다. In addition, instantaneous peak power consumption can be reduced by driving the display panel so that the inorganic light emitting devices sequentially emit light in row order.

또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. In addition, it is possible to compensate for the influence of the drop in the driving voltage, which occurs differently for each position of the display panel, on the data voltage setting process.

또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다. In addition, a more optimized driving circuit can be designed, and the inorganic light emitting device can be stably and efficiently driven.

또한, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있다. In addition, when a modular display panel is configured by combining a plurality of display modules, image distortion that may occur at the boundary between the upper and lower display modules can be removed.

도 1은 청색 LED, 녹색 LED 및 적색 LED를 흐르는 구동 전류의 크기에 따른 파장 변화를 나타내는 그래프,
도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면,
도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 3c는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도,
도 5a 본 개시의 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 5b는 본 개시의 다른 일 실시 예에 따른 디스플레이 패널의 프로그레시브 구동 방식을 설명하기 위한 도면,
도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도,
도 7a는 본 개시의 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 7b는 본 개시의 다른 일 실시 예에 따른 센싱부의 구현 예를 도시한 도면,
도 8은 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 개략적인 블럭도,
도 9a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로 및 센싱부의 상세 회로도,
도 9b는 도 9a에 도시된 서브 픽셀 회로 및 센싱부의 구동 타이밍도,
도 10a는 데이터 설정 구간에서 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10b는 발광 구간에서 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10c는 제 1 설정 기간에서 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10d는 제 1 초기화 기간에서 서브 픽셀 회로 및 센싱부의 동작을 설명하기 위한 도면,
도 10e는 제 1 센싱 기간에서 서브 픽셀 회로 및 센싱부의 동작을 설명하기 위한 도면,
도 10f는 제 2 설정 기간에서 서브 픽셀 회로의 동작을 설명하기 위한 도면,
도 10g는 제 2 초기화 기간에서 서브 픽셀 회로 및 센싱부의 동작을 설명하기 위한 도면,
도 10h는 제 2 센싱 기간에서 서브 픽셀 회로 및 센싱부의 동작을 설명하기 위한 도면,
도 11a는 저계조에 속하는 PWM 데이터 전압이 인가된 경우 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 11b는 중계조에 속하는 PWM 데이터 전압이 인가된 경우 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 11c는 고계조에 속하는 PWM 데이터 전압이 인가된 경우 본 개시의 일 실시 예에 따른 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면,
도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로설명하기 위한 도면,
도 13a는 모듈라 디스플레이 패널을 동시 스캔 방식으로 구동할 때 데이터 설정 구간과 발광 구간이 진행되는 방식을 도시한 도면,
도 13b는 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동할 때 데이터 설정 구간과 발광 구간이 진행되는 방식을 도시한 도면,
도 14는 본 개시의 일 실시 예에 따른 디스플레이 장치의 블럭도,
도 15a는 본 개시의 일 실시 예에 따른 게이트 드라이버의 구동 방법을 설명하기 위한 블럭도, 및
도 15b는 도 12의 복수의 디스플레이 모듈 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들을 도시한 도면,
도 16a는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도,
도 16b는 본 개시의 일 실시 예에 따른 디스플레이 패널의 단면도, 및
도 16c는 본 개시의 일 실시 예에 따른 TFT 층의 평면도이다. 1 is a graph showing a change in wavelength according to the magnitude of driving current flowing through a blue LED, a green LED, and a red LED;
2 is a diagram for explaining a pixel structure of a display panel according to an embodiment of the present disclosure;
3A is a conceptual diagram illustrating a driving method of a conventional display panel;
3B is a conceptual diagram illustrating a driving method of a display panel according to an embodiment of the present disclosure;
3C is a conceptual diagram illustrating a driving method of a display panel according to an embodiment of the present disclosure;
4 is a block diagram showing the configuration of a display device according to an embodiment of the present disclosure;
5A is a diagram for explaining a progressive driving method of a display panel according to an embodiment of the present disclosure;
5B is a diagram for explaining a progressive driving method of a display panel according to another embodiment of the present disclosure;
6 is a detailed block diagram of a display device according to an embodiment of the present disclosure;
7A is a diagram illustrating an implementation example of a sensing unit according to an embodiment of the present disclosure;
7B is a diagram illustrating an implementation example of a sensing unit according to another embodiment of the present disclosure;
8 is a schematic block diagram of a sub-pixel circuit according to an embodiment of the present disclosure;
9A is a detailed circuit diagram of a sub-pixel circuit and a sensing unit according to an embodiment of the present disclosure;
9B is a driving timing diagram of the sub-pixel circuit and sensing unit shown in FIG. 9A;
10A is a diagram for explaining the operation of a sub-pixel circuit in a data setting section;
10B is a diagram for explaining the operation of a sub-pixel circuit in an emission period;
10C is a diagram for explaining the operation of a sub-pixel circuit in a first setting period;
10D is a diagram for explaining operations of a sub-pixel circuit and a sensing unit in a first initialization period;
10E is a diagram for explaining operations of a sub-pixel circuit and a sensing unit in a first sensing period;
10F is a diagram for explaining the operation of a sub-pixel circuit in a second setting period;
10G is a diagram for explaining operations of a subpixel circuit and a sensing unit in a second initialization period;
10H is a diagram for explaining operations of a sub-pixel circuit and a sensing unit in a second sensing period;
11A is a diagram for explaining a PWM operation of a sub-pixel circuit according to an embodiment of the present disclosure when a PWM data voltage belonging to a low gradation is applied;
11B is a diagram for explaining a PWM operation of a sub-pixel circuit according to an embodiment of the present disclosure when a PWM data voltage belonging to a grayscale level is applied;
11C is a diagram for explaining a PWM operation of a sub-pixel circuit according to an embodiment of the present disclosure when a PWM data voltage belonging to a high grayscale is applied;
12 is a diagram for schematically explaining a configuration of a display device according to an embodiment of the present disclosure;
13A is a diagram illustrating a method in which a data setting section and a light emitting section proceed when a modular display panel is driven in a simultaneous scan method;
13B is a diagram showing how a data setting section and a light emitting section proceed when a modular display panel is driven in a high-speed continuous scan method;
14 is a block diagram of a display device according to an embodiment of the present disclosure;
15A is a block diagram for explaining a method of driving a gate driver according to an embodiment of the present disclosure; and
15B is a view showing display modules arranged in a first column line among a plurality of display modules of FIG. 12;
16A is a cross-sectional view of a display panel according to an embodiment of the present disclosure;
16B is a cross-sectional view of a display panel according to an embodiment of the present disclosure, and
16C is a plan view of a TFT layer according to an embodiment of the present disclosure.

본 개시를 설명함에 있어, 관련된 공지 기술에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 동일한 구성의 중복 설명은 되도록 생략하기로 한다. In describing the present disclosure, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present disclosure, the detailed description will be omitted. In addition, redundant description of the same configuration will be omitted as much as possible.

이하의 설명에서 사용되는 구성요소에 대한 접미사 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. The suffix "part" for components used in the following description is given or used interchangeably in consideration of ease of writing the specification, and does not itself have a meaning or role distinct from each other.

본 개시에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 본 개시를 제한 및/또는 한정하려는 의도가 아니다. 또한, 본 개시에서 사용된 어떤 구성에 대한 단수의 표현은, 문맥상 명백히 아닌 경우를 제외하고, 복수의 표현을 포함한다. Terms used in the present disclosure are used to describe embodiments, and are not intended to limit and/or limit the present disclosure. Also, singular expressions for certain elements used in this disclosure include plural expressions, except where the context clearly indicates otherwise.

본 개시에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present disclosure, terms such as 'include' or 'have' are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

본 개시에서 사용된 "제 1," "제 2," "첫째," 또는 "둘째," 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. Expressions such as “first,” “second,” “first,” or “second,” as used in this disclosure may modify various components regardless of order and/or importance, and refer to one component as It is used only to distinguish it from other components and does not limit the corresponding components.

한편, 본 개시에서, 어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "연결되어 있다”고 언급된 때에는, 상기 어떤 구성요소(예: 제 1 구성요소)가 상기 다른 구성요소(예: 제 2 구성요소)에 직접적으로 연결되거나, 또는 상기 어떤 구성요소(예: 제 1 구성요소)가 또 다른 구성요소(예: 제 3 구성요소)를 통하여 상기 다른 구성요소(예: 제 2 구성요소)에 연결될 수 있다고 이해되어야 할 것이다. Meanwhile, in the present disclosure, when a certain component (eg, a first component) is referred to as being “connected” to another component (eg, a second component), the certain component (eg, the first component) element) is directly connected to the other component (eg, the second component), or a certain component (eg, the first component) is connected to the other component (eg, the third component) through another component (eg, the third component). It should be understood that it may be coupled to other components (eg the second component).

반면에, 어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "직접 연결되어있다”고 언급된 때에는, 상기 어떤 구성요소(예: 제 1 구성요소)와 상기 다른 구성요소(예: 제 2 구성요소) 사이에 또 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.On the other hand, when an element (eg, a first element) is referred to as being “directly connected” to another element (eg, a second element), the element (eg, the first element) It may be understood that another element (eg, a third element) does not exist between the other element (eg, the second element) and the other element (eg, the second element).

본 개시의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. Terms used in the embodiments of the present disclosure may be interpreted as meanings commonly known to those skilled in the art unless otherwise defined.

이하에서 첨부된 도면을 참조하여 본 개시의 다양한 실시 예를 상세히 설명한다. Hereinafter, various embodiments of the present disclosure will be described in detail with reference to the accompanying drawings.

도 2는 본 개시의 일 실시 예에 따른 디스플레이 패널의 픽셀 구조를 설명하기 위한 도면이다. 2 is a diagram for explaining a pixel structure of a display panel according to an exemplary embodiment of the present disclosure.

도 2를 참조하면, 디스플레이 패널(100)은 매트릭스 형태로 배치(disposed)(또는 배열(arranged))된 복수의 픽셀(10) 즉, 픽셀 어레이를 포함한다.Referring to FIG. 2 , the display panel 100 includes a plurality of pixels 10 disposed (or arranged) in a matrix form, that is, a pixel array.

픽셀 어레이는, 복수의 로우(row) 라인 또는 복수의 컬럼(column) 라인을 포함한다. 경우에 따라, 로우 라인은 가로(horizontal) 라인 또는 스캔(scan) 라인 또는 게이트 라인이라 불리울 수도 있고, 컬럼 라인은 세로(vertical) 라인 또는 데이터 라인이라 불리울 수도 있다. The pixel array includes a plurality of row lines or a plurality of column lines. In some cases, the row line may be called a horizontal line, scan line, or gate line, and the column line may be called a vertical line or data line.

또는 경우에 따라, 로우 라인, 컬럼 라인, 가로 라인, 세로 라인이라는 용어는 픽셀 어레이 상에서 픽셀들이 이루는 라인을 지칭하기 위한 용어로 사용되고, 스캔 라인, 게이트 라인, 데이터 라인이라는 용어는 데이터나 신호가 전달되는 디스플레이 패널(100) 상의 실제 배선을 지칭하기 위한 용어로 사용될 수도 있다. Alternatively, in some cases, the terms row line, column line, horizontal line, and vertical line are used to refer to lines formed by pixels on a pixel array, and the terms scan line, gate line, and data line are used to indicate data or signals are transmitted. It may also be used as a term for referring to actual wiring on the display panel 100 to be.

한편, 픽셀 어레이의 각 픽셀(10)은 적색(R) 서브 픽셀(20-1), 녹색(G) 서브 픽셀(20-2) 및 청색(B) 서브 픽셀(20-3)과 같은 3 종류의 서브 픽셀을 포함할 수 있다. On the other hand, each pixel 10 of the pixel array has three types such as a red (R) sub-pixel 20-1, a green (G) sub-pixel 20-2 and a blue (B) sub-pixel 20-3. may include sub-pixels of

이때, 각 픽셀(10)은, 서브 픽셀들(20-1, 20-2, 20-3)을 구성하는 복수의 무기 발광 소자를 포함할 수 있다. In this case, each pixel 10 may include a plurality of inorganic light emitting elements constituting the subpixels 20-1, 20-2, and 20-3.

예를 들어, 각 픽셀(10)은, R 서브 픽셀(20-1)을 구성하는 R 무기 발광 소자, G 서브 픽셀(20-2)을 구성하는 G 무기 발광 소자, 및 B 서브 픽셀(20-3)을 구성하는 B 무기 발광 소자와 같은 3 종류의 무기 발광 소자를 포함할 수 있다. For example, each pixel 10 includes an R inorganic light emitting element constituting the R subpixel 20-1, a G inorganic light emitting element constituting the G subpixel 20-2, and a B subpixel 20-1. 3) may include three types of inorganic light emitting elements such as B inorganic light emitting elements constituting.

또는, 각 픽셀(10)은, 3 개의 청색 무기 발광 소자를 포함할 수 있다. 이 경우, 각 무기 발광 소자 상에는 R, G, B 색상 구현을 위한 컬러 필터가 구비될 수 있다. 이때, 컬러 필터는 퀀텀닷(QD) 컬러 필터일 수 있으나, 이에 한정되는 것은 아니다. Alternatively, each pixel 10 may include three blue inorganic light emitting elements. In this case, a color filter for realizing R, G, and B colors may be provided on each inorganic light emitting element. In this case, the color filter may be a quantum dot (QD) color filter, but is not limited thereto.

한편, 도시되지는 않았으나, 디스플레이 패널(100)에는 무기 발광 소자를 구동하기 위한 서브 픽셀 회로가 무기 발광 소자 별로 마련될 수 있다. Meanwhile, although not shown, a sub-pixel circuit for driving the inorganic light emitting device may be provided in the display panel 100 for each inorganic light emitting device.

이때, 각 서브 픽셀 회로는, 외부에서 인가되는 영상 데이터 전압에 기초하여 대응되는 무기 발광 소자로 구동 전류를 제공할 수 있다. In this case, each sub-pixel circuit may provide a driving current to a corresponding inorganic light emitting device based on an externally applied image data voltage.

구체적으로, 영상 데이터 전압은, 정전류원(Constant Current Generator) 데이터 전압 및 PWM(Pulse Width Moludlation) 데이터 전압을 포함한다. 각 서브 픽셀 회로는, 정전류원 데이터 전압에 대응되는 크기(magnitude)의 구동 전류를, PWM 데이터 전압에 대응되는 시간 동안 무기 발광 소자로 제공함으로써, 영상의 계조를 표현할 수 있다. 이에 관한 자세한 내용은 후술하기로 한다. Specifically, the image data voltage includes a constant current generator (Constant Current Generator) data voltage and a pulse width modulation (PWM) data voltage. Each sub-pixel circuit may express a gradation of an image by providing a driving current having a magnitude corresponding to the constant current source data voltage to the inorganic light emitting device for a time corresponding to the PWM data voltage. Details regarding this will be described later.

한편, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, "영상 데이터 전압의 설정(또는 프로그래밍)" 및 "설정된 영상 데이터 전압에 기초한 구동 전류의 제공" 순으로 구동될 수 있다. Meanwhile, the sub-pixel circuits included in each row line of the display panel 100 may be driven in the order of "setting (or programming) an image data voltage" and "providing a driving current based on the set image data voltage".

이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 각 로우 라인에 포함된 서브 픽셀 회로들은, 로우 라인 순으로 순차적으로 구동될 수 있다. At this time, according to an embodiment of the present disclosure, the sub-pixel circuits included in each row line of the display panel 100 may be sequentially driven in row line order.

예를 들어, 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작과, 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 영상 데이터 전압 설정 동작은 로우 라인 순으로 순차적으로 진행될 수 있다. 또한, 상기 하나의 로우 라인(예를 들어, 제 1 로우 라인)에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작과, 상기 다음 로우 라인(예를 들어, 제 2 로우 라인)에 포함된 서브 픽셀 회로들의 구동 전류 제공 동작 역시 로우 라인 순으로 순차적으로 진행될 수 있다. For example, an operation of setting image data voltages of subpixel circuits included in one row line (eg, a first row line) and a subpixel included in a next row line (eg, a second row line) An operation of setting the image data voltage of the circuits may be sequentially performed in the row line order. In addition, the driving current providing operation of the sub-pixel circuits included in the one row line (eg, the first row line) and the sub-pixel circuit included in the next row line (eg, the second row line) An operation of providing a driving current of s may also be sequentially performed in order of a low line.

한편, 도 2에서는, 하나의 픽셀 영역 내에서 서브 픽셀들(20-1 내지 20-3)이 좌우가 뒤바뀐 L자 모양으로 배열된 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니며, R, G, B 서브 픽셀(20-1 내지 20-3)은 픽셀 영역 내부에서 일렬로 배치될 수도 있고, 실시 예에 따라 다양한 형태로 배치될 수 있다.Meanwhile, in FIG. 2 , subpixels 20 - 1 to 20 - 3 are arranged in an L-shape in which the left and right sides are reversed in one pixel area as an example. However, the embodiment is not limited thereto, and the R, G, and B subpixels 20-1 to 20-3 may be arranged in a row within the pixel area or may be arranged in various forms according to the embodiment.

또한, 도 2에서는, 3 종류의 서브 픽셀이 하나의 픽셀을 구성하는 것을 예로 들어 설명하였다. 그러나, 실시 예에 따라, R, G, B, W(white)와 같은 4종류의 서브 픽셀이 하나의 픽셀을 구성할 수도 있고, 얼마든지 다른 개수의 서브 픽셀이 하나의 픽셀을 구성할 수도 있다. In addition, in FIG. 2, three types of sub-pixels have been described as constituting one pixel as an example. However, according to embodiments, four types of subpixels such as R, G, B, and W (white) may constitute one pixel, or any number of other subpixels may constitute one pixel. .

도 3a는 종래 디스플레이 패널의 구동 방식을 도시한 개념도이고, 도 3b 및 도 3c는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방식을 도시한 개념도이다. 3A is a conceptual diagram illustrating a driving method of a conventional display panel, and FIGS. 3B and 3C are conceptual diagrams illustrating a driving method of a display panel according to an embodiment of the present disclosure.

도 3a 내지 도 3c는 한 영상 프레임 시간 동안 디스플레이 패널을 구동하는 방식을 도시하고 있다. 도 3a 내지 도 3c에서, 세로 축은 디스플레이 패널(100)의 로우 라인을, 가로 축은 시간을 나타낸다. 또한, 데이터 설정 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들에 영상 데이터 전압이 설정되는 디스플레이 패널(100)의 구동 구간을 나타내고, 발광 구간은, 각 로우 라인에 포함된 서브 픽셀 회로들이, 데이터 설정 구간에 설정된 영상 데이터 전압에 기초하여 무기 발광 소자로 구동 전류를 제공하게 되는 디스플레이 패널(100)의 구동 구간을 나타낸다. 무기 발광 소자들은 발광 구간 내에서 구동 전류에 따라 발광하게 된다. 3A to 3C illustrate a method of driving a display panel for one video frame time. 3A to 3C, a vertical axis represents a row line of the display panel 100, and a horizontal axis represents time. In addition, the data setting period represents a driving period of the display panel 100 in which image data voltages are set in the sub-pixel circuits included in each row line, and the emission period indicates the sub-pixel circuits included in each row line, It shows the driving period of the display panel 100 in which driving current is provided to the inorganic light emitting device based on the image data voltage set in the data setting period. The inorganic light emitting elements emit light according to the driving current within the light emitting section.

도 3a에 따르면 종래에는, 먼저 디스플레이 패널의 전체 로우 라인에 대해 영상 데이터 전압의 설정이 완료된 후에, 일괄적으로 발광 구간이 진행되는 것을 볼 수 있다. According to FIG. 3A , conventionally, it can be seen that after the setting of image data voltages for all row lines of the display panel is completed, the emission period proceeds collectively.

이 경우, 발광 구간 동안 디스플레이 패널의 전체 로우 라인이 동시에 발광하게 되므로, 높은 피크 전류가 요구되며, 이에 따라, 제품에 요구되는 피크 소비 전력이 높아지는 문제가 있다. 피크 소비 전력이 높아지면, 제품에 장착되는 SMPS(Switched Mode Power Supply)와 같은 전원 공급 장치의 용량이 커지므로, 비용이 증가하고 부피가 커져 디자인적 제약 사항이 발생하게 된다. In this case, since all row lines of the display panel simultaneously emit light during the emission period, a high peak current is required, and accordingly, peak power consumption required for the product increases. When the peak power consumption increases, the capacity of a power supply device such as a switched mode power supply (SMPS) installed in the product increases, so cost and volume increase, resulting in design constraints.

이에 반해, 본 개시의 일 실시 예에 따르면, 각 로우 라인의 데이터 설정 구간과 발광 구간(구체적으로는, 복수의 발광 구간)은, 로우 라인 순으로 순차적으로 진행될 수 있다. In contrast, according to an exemplary embodiment of the present disclosure, the data setting section and the emission section (specifically, a plurality of emission sections) of each row line may be sequentially performed in order of row lines.

도 3b 및 도 3c는, 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 2가지 실시 예를 도시하고 있다. 3B and 3C illustrate two embodiments in which a data setting period and an emission period sequentially proceed in the row line order.

도 3b 및 도 3c를 참조하면, 도 3b의 실시 예는 한 프레임 시간 동안 데이터 설정 구간이 진행되는 반면, 도 3c의 실시 예의 경우 한 프레임 시간 보다 훨씬 짧은 시간 동안 데이터 설정 구간이 진행된다는 점에서 차이가 있을 뿐, 두 실시 예 모두 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다. Referring to FIGS. 3B and 3C , the embodiment of FIG. 3B has a difference in that a data setting section proceeds for one frame time, whereas in the case of the embodiment of FIG. 3C , a data setting section proceeds for a time much shorter than one frame time. It can be seen that in both embodiments, the data setting section and the emission section proceed sequentially in the row line order.

이하에서는, 도 3b나 도 3c와 같이 데이터 설정 구간과 발광 구간이 로우 라인 순으로 순차적으로 진행되는 구동 방식을, 도 3a의 일괄 구동 방식과 구별하여 "프로그레시브 구동 방식"이라 부르기로 한다.Hereinafter, a driving method in which the data setting section and the emission section sequentially proceed in the row line order as shown in FIGS. 3B and 3C will be referred to as a "progressive driving method" to distinguish it from the collective driving method of FIG. 3A.

프로그레시브 구동 방식의 경우, 종래 기술에 비해 동시에 발광하는 로우 라인의 개수가 줄어들게 되므로, 필요한 피크 전류량이 낮아지며, 이에 따라, 피크 소비 전력이 저감될 수 있다. In the case of the progressive driving method, compared to the prior art, since the number of simultaneously emitting row lines is reduced, the required peak current amount is reduced, and thus peak power consumption can be reduced.

이상과 같이, 본 개시의 실시 예들에 따르면, 디스플레이 패널(100)은 AM(Active matrix) 방식으로 구동되며, 각 서브 픽셀은 PWM 방식으로 영상의 계조를 표현할 수 있다. 따라서, PAM 방식으로 계조를 표현하는 종래 기술과 달리, 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. 또한, 서브 픽셀들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널(100)을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다. As described above, according to the exemplary embodiments of the present disclosure, the display panel 100 is driven in an active matrix (AM) method, and each sub-pixel may express a gray level of an image in a PWM method. Therefore, unlike the prior art in which gradation is expressed using the PAM method, a phenomenon in which the wavelength of light emitted by the inorganic light emitting device changes according to the gradation can be prevented. In addition, instantaneous peak power consumption can be reduced by driving the display panel 100 so that subpixels sequentially emit light in row order.

도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 도시한 블럭도이다. 도 4에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300) 및 구동부(500)를 포함한다. 4 is a block diagram illustrating a configuration of a display device according to an exemplary embodiment of the present disclosure. According to FIG. 4 , the display device 1000 includes a display panel 100 , a sensing unit 200 , a correcting unit 300 and a driving unit 500 .

구동부(500)는 디스플레이 패널(100)을 구동한다. 구체적으로, 구동부(500)는 각종 제어 신호, 데이터 신호, 구동 전압 등을 디스플레이 패널(100)로 제공하여 디스플레이 패널(100)을 구동할 수 있다. The driving unit 500 drives the display panel 100 . Specifically, the driver 500 may provide various control signals, data signals, driving voltages, etc. to the display panel 100 to drive the display panel 100 .

구동부(500)는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위한 게이트 드라이버를 포함할 수 있다. 게이트 드라이버는, 각종 게이트 신호를 전체 로우 라인에 대해 로우 라인 순으로 인가할 수 있다. 이에 따라, 디스플레이 패널(100)은 전술한 바와 같이 프로그레시브 구동 방식으로 구동될 수 있다. The driver 500 may include a gate driver for driving pixels on the pixel array in units of row lines. The gate driver may apply various gate signals to all row lines in order of row lines. Accordingly, the display panel 100 may be driven in the progressive driving method as described above.

한편, 게이트 드라이버는, 각종 게이트 신호를 일부 로우 라인에만 인가할 수도 있다. 이에 따라, 디스플레이 패널(100)에서는 센싱 구동이 수행될 수 있다. 센싱 구동에 관한 자세한 내용은 후술한다. Meanwhile, the gate driver may apply various gate signals only to some low lines. Accordingly, sensing driving may be performed in the display panel 100 . Details of the sensing drive will be described later.

또한, 구동부(500)는 디스플레이 패널(100)의 각 픽셀(또는 각 서브 픽셀)에 영상 데이터 전압(구체적으로, 정전류원 데이터 전압 및 PWM 데이터 전압) 및 특정 전압(후술됨)을 제공하기 위한 데이터 드라이버(또는 소스 드라이버)를 포함할 수 있다. In addition, the driving unit 500 provides data for providing image data voltages (specifically, constant current source data voltages and PWM data voltages) and specific voltages (to be described later) to each pixel (or each sub-pixel) of the display panel 100. Can include drivers (or source drivers).

또한, 구동부(500)는 하나의 픽셀(10)에 포함된 복수의 서브 픽셀(20-1 내지 20-3)을 각각 선택하기 위한 디먹스(DeMUX) 회로를 포함할 수 있다. In addition, the driver 500 may include a DeMUX circuit for selecting each of the plurality of subpixels 20 - 1 to 20 - 3 included in one pixel 10 .

또한, 구동부(500)는 각종 DC 전압(예를 들어, 후술할 제 1 구동 전압(VDD_PAM), 제 2 구동 전압(VDD_PWM), 그라운드 전압(VSS) 등)을, 디스플레이 패널(100)에 포함된 각 서브 픽셀 회로로 제공하기 위한 파워 IC를 포함할 수 있다. In addition, the driving unit 500 transmits various DC voltages (eg, a first driving voltage VDD_PAM, a second driving voltage VDD_PWM, a ground voltage VSS, etc., which will be described later) included in the display panel 100. It may include a power IC to provide to each sub-pixel circuit.

또한, 구동부(500)는 TCON(Timing Controller)에서 제공되는 각종 신호들의 레벨을, 전술한 드라이버(예를 들어, 게이트 드라이버나 데이터 드라이버)나 디스플레이 패널(100)에서 이용되는 레벨로 시프팅하기 위한 레벨 시프터를 포함할 수 있다. In addition, the driving unit 500 is used to shift the level of various signals provided from the TCON (Timing Controller) to the level used in the above-described driver (eg, gate driver or data driver) or display panel 100. A level shifter may be included.

이때, 레벨 시프터는, 예를 들어, TCON에서 제공되는 각종 클럭 신호나 스타트 신호(VST)의 레벨을 시프팅하여 게이트 드라이버로 제공할 수 있다. At this time, the level shifter may shift the level of various clock signals or start signals VST provided from TCON and provide the level shift to the gate driver.

또한, 레벨 시프터는, TCON에서 생성된 스윕 신호(Sweep)나 테스트 신호(TEST)의 레벨을 시프팅하여 디스플레이 패널(100)의 서브 픽셀 회로들에 제공할 수 있다. 테스트 신호(TEST)나 스윕 신호(Sweep)에 관한 자세한 내용은 후술된다. Also, the level shifter may shift the level of the sweep signal Sweep or the test signal TEST generated by TCON and provide the shifted level to the sub-pixel circuits of the display panel 100 . Details of the test signal TEST or the sweep signal Sweep will be described later.

한편, 본 개시의 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 전술한 각종 구성요소들 중 적어도 일부는, 디스플레이 패널(100)과는 별도의 PCB(Printed Circuit Board) 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다. Meanwhile, according to an embodiment of the present disclosure, at least some of the various components described above that may be included in the driving unit 500 are disposed on a printed circuit board (PCB) separate from the display panel 100, It may be connected to sub-pixel circuits formed on the TFT layer of the display panel 100 through a Film On Glass (FOG) wire.

또는, 전술한 각종 구성요소들 중 적어도 일부는, COF(Chip On Film) 형태로 필름 상에 배치되고, FOG(Film On Glass) 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수도 있다. Alternatively, at least some of the various components described above are disposed on a film in the form of COF (Chip On Film) and formed on the TFT layer of the display panel 100 through FOG (Film On Glass) wiring Sub-pixel circuits may be connected with

또는, 전술한 각종 구성요소들 중 적어도 일부는, COG(Chip On Glass) 형태로 디스플레이 패널(100)의 글래스 기판(후술됨)의 후면(글래스 기판을 기준으로 TFT 층이 형성되는 면의 반대쪽 면)에 배치되고, 연결 배선을 통해 디스플레이 패널(100)의 TFT 층에 형성된 서브 픽셀 회로들과 연결될 수 있다. Alternatively, at least some of the various components described above may be a COG (Chip On Glass) type of a back surface of a glass substrate (to be described later) of the display panel 100 (the surface opposite to the surface on which the TFT layer is formed based on the glass substrate). ), and may be connected to sub-pixel circuits formed on the TFT layer of the display panel 100 through connection wires.

또는, 전술한 각종 구성요소들 중 적어도 일부는, 디스플레이 패널(100) 내의 TFT 층에 형성된 서브 픽셀 회로들과 함께 TFT 층에 형성되어 서브 픽셀 회로들과 연결될 수도 있다. Alternatively, at least some of the various components described above may be formed on the TFT layer and connected to the sub-pixel circuits along with the sub-pixel circuits formed on the TFT layer in the display panel 100 .

예를 들어, 전술한 각종 구성요소들 중, 게이트 드라이버 및 디먹스 회로는 디스플레이 패널(100)의 TFT 층 내에 형성되고, 데이터 드라이버는 COG 형태로 디스플레이 패널(100)의 글래스 기판의 후면에 배치되며, 레벨 시프터는 COF 형태로 필름 상에 배치되고, 파워 IC 및 TCON(Timing Controller)은 외부의 별도 PCB(Printed Circuit Board) 상에 배치될 수 있으나, 이에 한정되는 것은 아니다. For example, among the various components described above, a gate driver and a demux circuit are formed in the TFT layer of the display panel 100, and a data driver is disposed on the rear surface of the glass substrate of the display panel 100 in the form of a COG. , A level shifter may be disposed on a film in a COF form, and a power IC and a timing controller (TCON) may be disposed on an external printed circuit board (PCB), but is not limited thereto.

한편, 구동부(500)는 디스플레이 패널(100)을 프로그레시브 구동 방식으로 구동할 수 있다. 이를 위해, 구동부(500)는, 데이터 설정 구간 동안 디스플레이 패널(100)의 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압을 설정하고, 발광 구간 동안 픽셀 어레이의 픽셀들이 상기 설정된 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록 서브 픽셀 회로들을 구동할 수 있다. Meanwhile, the driving unit 500 may drive the display panel 100 in a progressive driving method. To this end, the driving unit 500 sets the image data voltages in the order of row lines in the sub-pixel circuits of the display panel 100 during the data setting period, and during the light emission period, the pixels of the pixel array are set based on the set image data voltages. Thus, sub-pixel circuits may be driven to emit light in order of row lines.

디스플레이 패널(100)은 도 2에서 전술한 바와 같은 픽셀 어레이를 포함하며, 인가되는 영상 데이터 전압에 대응되는 영상을 디스플레이할 수 있다. The display panel 100 includes the pixel array as described above with reference to FIG. 2 and can display an image corresponding to an applied image data voltage.

디스플레이 패널(100)에 포함된 각 서브 픽셀 회로는, 영상 데이터 전압에 기초하여, 크기(magnitude)와 구동 시간(또는 펄스 폭)이 제어된 구동 전류를, 대응되는 무기 발광 소자로 제공할 수 있다. Each sub-pixel circuit included in the display panel 100 may provide a driving current having a controlled magnitude and driving time (or pulse width) to a corresponding inorganic light emitting element based on an image data voltage. .

픽셀 어레이를 구성하는 무기 발광 소자들은, 대응되는 서브 픽셀 회로로부터 제공되는 구동 전류에 따라 발광하며, 이에 따라 디스플레이 패널(100)에 영상이 디스플레이될 수 있다. Inorganic light emitting elements constituting the pixel array emit light according to a driving current provided from a corresponding sub-pixel circuit, and accordingly, an image may be displayed on the display panel 100 .

한편, 무기 발광 소자로 구동 전류를 제공하는 서브 픽셀 회로는 구동 트랜지스터를 포함한다. 구동 트랜지스터는 서브 픽셀 회로의 동작을 결정하는 핵심적인 구성으로, 이론적으로는 구동 트랜지스터의 전기적 특성(예를 들어, 문턱 전압(Vth)이나 이동도(μ))이, 디스플레이 패널(100)의 서브 픽셀 회로들 간에 서로 동일해야 한다. 그러나, 실제 구동 트랜지스터의 문턱 전압(Vth) 및 이동도(μ)는 공정 편차나 경시 변화와 같은 다양한 요인에 의해 서브 픽셀 회로들마다 편차가 있을 수 있으며, 이러한 편차는 영상의 화질 저하(특히, 휘도 균일성 저하)를 초래하므로 보상될 필요가 있다. Meanwhile, a sub-pixel circuit providing driving current to the inorganic light emitting device includes a driving transistor. The driving transistor is a key component that determines the operation of the sub-pixel circuit. Theoretically, the driving transistor's electrical characteristics (eg, threshold voltage (Vth) or mobility (μ)) The pixel circuits must be identical to each other. However, the threshold voltage (Vth) and mobility (μ) of the actual driving transistor may vary for each sub-pixel circuit due to various factors such as process variation or change over time, and such variation may cause image quality degradation (especially, decrease in luminance uniformity), so it needs to be compensated for.

본 개시의 다양한 실시 예들에서는, 외부 보상 방식을 통해 구동 트랜지스터들의 전기적 특성 편차를 보상한다. 외부 보상 방식은, 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱 결과를 바탕으로 영상 데이터 전압을 보정함으로써, 서브 픽셀 회로들 간에 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하는 방식이다. In various embodiments of the present disclosure, deviations in electrical characteristics of driving transistors are compensated for through an external compensation method. The external compensation method senses the current flowing through the driving transistor and corrects the image data voltage based on the sensing result, thereby compensating for variations in the threshold voltage (Vth) and mobility (μ) of the driving transistors between sub-pixel circuits. to be.

이러한 외부 보상 동작을 위해, 도 4에 도시된 바와 같이 디스플레이 장치(1000)는 센싱부(200) 및 보정부(300)를 포함한다. For this external compensation operation, as shown in FIG. 4 , the display device 1000 includes a sensing unit 200 and a correcting unit 300 .

센싱부(200)는 서브 픽셀 회로에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 센싱된 전류에 대응되는 센싱 데이터를 출력하기 위한 구성이다. 구체적으로, 센싱부(200)는, 특정 전압에 기초한 전류가 구동 트랜지스터를 흐르면, 이를 감지하여 센싱 데이터로 변환하고, 변환된 센싱 데이터를 보정부(300)로 출력할 수 있다. 이때, 특정 전압은, 구동 트랜지스터를 흐르는 전류를 감지하기 위해 영상 데이터 전압과는 별도로 서브 픽셀 회로에 인가되는 전압을 말한다. The sensing unit 200 is a component for sensing a current flowing through a driving transistor included in a sub-pixel circuit and outputting sensing data corresponding to the sensed current. Specifically, when a current based on a specific voltage flows through the driving transistor, the sensing unit 200 may sense it, convert it into sensing data, and output the converted sensing data to the correcting unit 300 . In this case, the specific voltage refers to a voltage applied to the sub-pixel circuit separately from the image data voltage in order to sense the current flowing through the driving transistor.

보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 서브 픽셀 회로로 인가되는 영상 데이터 전압을 보정하기 위한 구성이다. The correction unit 300 is a component for correcting the image data voltage applied to the sub-pixel circuit based on the sensing data output from the sensing unit 200 .

보정부(300)는 전압별 기준 데이터, 및 센싱부(200)에서 출력되는 센싱 데이터에 기초하여, 영상 데이터를 보정하기 위한 보상값을 획득하고, 획득된 보상값에 기초하여 영상 데이터를 보정함으로써, 영상 데이터 전압을 보정할 수 있다. The correction unit 300 obtains a compensation value for correcting the image data based on the reference data for each voltage and the sensing data output from the sensing unit 200, and corrects the image data based on the obtained compensation value. , the image data voltage can be corrected.

여기서, 전압별 기준 데이터는, 특정 전압이 구동 트랜지스터에 인가될 경우 구동 트랜지스터를 흐르는 기준 전류값에 관한 데이터로, 이론적 또는 실험적으로 미리 산출되어 룩업 테이블 형태로 기저장된 것일 수 있으나, 이에 한정되는 것은 아니다. Here, the reference data for each voltage is data related to a reference current value that flows through the driving transistor when a specific voltage is applied to the driving transistor, and may be calculated in advance theoretically or experimentally and pre-stored in the form of a lookup table. not.

전압별 기준 데이터는, 보정부(300)의 내부 또는 외부의 각종 메모리(미도시)에 기저장될 수 있으며, 보정부(300)는 필요한 경우 메모리(미도시)로부터 전압별 기준 데이터를 로딩하여 이용할 수 있다. The reference data for each voltage may be pre-stored in various memories (not shown) inside or outside the correction unit 300, and the correction unit 300 loads the reference data for each voltage from the memory (not shown) if necessary. available.

보정부(300)가 전압별 기준 데이터 및 센싱 데이터를 이용하여 보상값을 획득하고, 영상 데이터 전압을 보정하는 구체적인 예에 관하여는 후술하기로 한다. A specific example in which the correction unit 300 obtains a compensation value using the reference data and sensing data for each voltage and corrects the image data voltage will be described later.

구동부(500)(구체적으로는, 데이터 드라이버)는, 이와 같이 보정된 영상 데이터 전압을 디스플레이 패널(100)에 인가함으로써, 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차가 보상될 수 있다. The driver 500 (specifically, the data driver) applies the thus-corrected image data voltage to the display panel 100, so that deviations in the threshold voltage (Vth) and mobility (μ) of the driving transistors can be compensated for. there is.

도 5a 및 도 5b는 본 개시의 다양한 실시 예들에 따른 디스플레이 패널(100)의 프로그레시브 구동 방식을 설명하기 위한 도면이다. 도 5a는 도 3b에 대응되고, 도 5b는 도 3c에 대응된다. 5A and 5B are diagrams for explaining a progressive driving method of the display panel 100 according to various embodiments of the present disclosure. FIG. 5A corresponds to FIG. 3B and FIG. 5B corresponds to FIG. 3C.

도 5a는 연속된 3개의 영상 프레임에 대한 디스플레이 패널(100)의 구동 방식을 개념적으로 도시하고 있다. 도 5a에서 세로 축은 디스플레이 패널(100)의 로우 라인을, 가로 축은 시간을 나타낸다. 5A conceptually illustrates a driving method of the display panel 100 for three consecutive image frames. In FIG. 5A , a vertical axis represents a row line of the display panel 100 and a horizontal axis represents time.

한편, 도 5a에서는, 디스플레이 패널(100)이 312개의 로우 라인으로 구성되고, 데이터 설정 구간(61)에 설정된 영상 데이터 전압에 기초하여 4회의 발광 구간(62-1 내지 62-4)이 진행되는 것을 예로 들었다. 그러나, 로우 라인의 개수나 발광 구간의 진행 횟수가 이에 한정되는 것이 아님은 물론이다. On the other hand, in FIG. 5A, the display panel 100 is composed of 312 row lines, and four emission periods 62-1 to 62-4 proceed based on the image data voltage set in the data setting period 61. cited as an example However, it is needless to say that the number of row lines or the number of times the emission section progresses is not limited thereto.

구체적으로, 도 5a을 참조하면, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간(61)과 복수의 발광 구간(62-1 내지 62-4)이 진행되는 것을 볼 수 있다. Specifically, referring to FIG. 5A , it can be seen that one data setting section 61 and a plurality of emission sections 62-1 to 62-4 proceed for each row line in one image frame.

데이터 설정 구간(61) 동안에는, 로우 라인에 포함된 서브 픽셀 회로들에 해당 영상 프레임에 대한 영상 데이터 전압이 설정될 수 있다. 또한, 각 발광 구간(62-1 내지 62-4)에서는, 데이터 설정 구간(61) 동안 설정된 영상 데이터 전압에 기초하여, 대응되는 무기 발광 소자로 구동 전류가 제공될 수 있다. During the data setting period 61, the image data voltage for the corresponding image frame may be set in the sub-pixel circuits included in the row line. Also, in each of the light emitting sections 62 - 1 to 62 - 4 , a driving current may be provided to the corresponding inorganic light emitting device based on the image data voltage set during the data setting section 61 .

이를 위해, 구동부(500)(특히, 게이트 드라이버)는, 데이터 설정 구간(61) 동안, 영상 데이터 전압을 설정하기 위한 게이트 신호(이하, 스캔 신호라 한다. 예를 들어, 후술할 Vini(n), SP(n)을 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다. To this end, the driver 500 (particularly, the gate driver) uses a gate signal (hereinafter referred to as a scan signal) for setting the image data voltage during the data setting period 61. For example, Vini(n) , SP(n)) can be applied to the sub-pixel circuits of each row line.

또한, 구동부(500)는, 각 발광 구간(62-1 내지 62-4) 동안, 서브 픽셀 회로의 구동 전류 제공 동작을 제어하기 위한 게이트 신호(이하, 에미션 신호라 한다. 예를 들어, 후술할 Emi_1(n), Emi_2(n)을 포함한다.)를 각 로우 라인의 서브 픽셀 회로들에 인가할 수 있다. In addition, the driving unit 500 provides a gate signal (hereinafter, referred to as an emission signal) for controlling an operation of providing a driving current of a sub-pixel circuit during each emission period 62-1 to 62-4. including Emi_1(n) and Emi_2(n)) may be applied to the sub-pixel circuits of each row line.

한편, 도 5a를 참조하면, 데이터 설정 구간(61) 및 각 발광 구간(62-1 내지 62-4)은, 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 진행되는 것을 볼 수 있다. Meanwhile, referring to FIG. 5A , it can be seen that the data setting section 61 and each light emitting section 62-1 to 62-4 are sequentially progressed in row line order with respect to all row lines of the display panel 100. can

이를 위해, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 스캔 신호를 인가할 수 있다. 또한, 구동부(500)는, 디스플레이 패널(100)의 첫번째 로우 라인부터 마지막 로우 라인까지 로우 라인 순으로 서브 픽셀 회로들에 에미션 신호를 인가할 수 있다. To this end, the driving unit 500 may apply scan signals to the sub-pixel circuits in row line order from the first row line to the last row line of the display panel 100 . In addition, the driving unit 500 may apply emission signals to the sub-pixel circuits in row line order from the first row line to the last row line of the display panel 100 .

한편, 본 개시의 일 실시 예에 따르면, 도 5a에 도시된 바와 같이, 각 로우 라인의 첫 번째 발광 구간(62-1)은 데이터 설정 구간(61)과 시간적으로 연속되고, 복수의 발광 구간 각각(62-1 내지 62-4)은 기설정된 시간 간격을 가질 수 있다. On the other hand, according to an embodiment of the present disclosure, as shown in FIG. 5A, the first emission section 62-1 of each row line is temporally continuous with the data setting section 61, and each of a plurality of emission sections (62-1 to 62-4) may have a preset time interval.

이때, 한 영상 프레임에 대해 각 로우 라인에서 진행되는 발광 구간의 개수 및 발광 구간들 사이의 기설정된 시간 간격은, 디스플레이 패널(100)의 사이즈 및/또는 카메라의 셔터 스피드 등에 기초하여 설정될 수 있다. 그러나, 이에 한정되는 것은 아니다. In this case, the number of light-emitting sections proceeding in each row line for one image frame and a predetermined time interval between the light-emitting sections may be set based on the size of the display panel 100 and/or the shutter speed of the camera. . However, it is not limited thereto.

일반적으로 카메라의 셔터 스피드는 한 영상 프레임 시간 보다 수 배 빠르므로, 한 영상 프레임 시간 동안 첫번째 로우 라인부터 마지막 로우 라인까지 한 번의 발광 구간이 로우 라인 순으로 진행되도록 디스플레이 패널(100)을 구동하는 경우, 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡될 수 있다. In general, since the shutter speed of a camera is several times faster than one video frame time, when the display panel 100 is driven so that one emission section from the first row line to the last row line proceeds in order of row lines during one video frame time , the image displayed on the display panel 100 captured by the camera may be distorted.

따라서, 본 개시의 일 실시 예에 따르면, 한 영상 프레임 시간 동안 복수의 발광 구간이 기설정된 시간 간격을 두고 진행되도록 디스플레이 패널(100)을 구동하되, 기설정된 시간 간격을 카메라의 스피드에 기초하여 설정함으로써, 어떤 순간에 디스플레이 패널(100)을 촬영하더라도 카메라에 찍힌 디스플레이 패널(100)에 표시된 영상이 왜곡되지 않도록 할 수 있다. Therefore, according to an embodiment of the present disclosure, the display panel 100 is driven so that a plurality of emission sections proceed at predetermined time intervals during one image frame time, and the predetermined time interval is set based on the speed of the camera. By doing so, even if the display panel 100 is photographed at any moment, the image displayed on the display panel 100 captured by the camera can be prevented from being distorted.

한편, 도 5a에서는 도시하지 않았지만, 한 영상 프레임 시간과 다음 영상 프레임 시간 사이에는 블랭킹 기간(Blanking interval)이 존재할 수 있다. 블랭킹 기간은, 연속된 영상 프레임 기간들 사이의 시간 구간일 수 있다. Meanwhile, although not shown in FIG. 5A, a blanking interval may exist between one video frame time and the next video frame time. The blanking period may be a time interval between consecutive image frame periods.

본 개시의 다양한 실시 예들에 따르면, 블랭킹 기간 동안 센싱 구동이 수행될 수 있다. 여기서, 센싱 구동은, 구동 트랜지스터들의 전기적 특성(예를 들어, 문턱 전압(Vth) 및 이동도(μ) 등) 편차를 외부 보상 방식으로 보상하기 위해 디스플레이 패널(100)을 구동하는 것으로, 디스플레이 패널(100)이 센싱 구동되는 동안, 특정 전압이 구동 트랜지스터에 인가되고, 인가된 특정 전압에 기초하여 구동 트랜지스터를 흐르는 전류가 센싱부(200)로 전달될 수 있다. According to various embodiments of the present disclosure, sensing driving may be performed during the blanking period. Here, the sensing drive is driving the display panel 100 to compensate for deviations in electrical characteristics (eg, threshold voltage (Vth) and mobility (μ)) of the driving transistors by an external compensation method. While 100 is being driven by sensing, a specific voltage is applied to the driving transistor, and a current flowing through the driving transistor based on the applied specific voltage may be transferred to the sensing unit 200 .

이를 위해, 구동부(500)(특히, 게이트 드라이버)는, 구동 트랜지스터에 특정 전압을 인가하기 위한 게이트 신호, 인가된 특정 전압에 기초한 전류가 구동 트랜지스터를 흐르도록 하기 위한 게이트 신호, 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기 위한 게이트 신호 등을 서브 픽셀 회로에 인가 내지 제공할 수 있다. To this end, the driver 500 (in particular, a gate driver) includes a gate signal for applying a specific voltage to the driving transistor, a gate signal for allowing a current based on the applied specific voltage to flow through the driving transistor, and a current flowing through the driving transistor. A gate signal or the like for transmitting to the sensing unit 200 may be applied to or provided to the sub-pixel circuit.

또한, 본 개시의 일 실시 예에 따르면, 블랭킹 기간에는 디스플레이 패널(100)에 아무런 전류가 흐르지 않는 비발광 구간이 포함될 수 있다. 비발광 구간에서는 디스플레이 패널(100)의 고장 감지와 같은 동작이 수행될 수 있다. Also, according to an embodiment of the present disclosure, the blanking period may include a non-emission period in which no current flows through the display panel 100 . In the non-emission period, an operation such as detecting a failure of the display panel 100 may be performed.

예를 들어, 디스플레이 패널(100)의 고장 여부는, 비발광 구간 동안 디스플레이 패널(100)에 전류가 흐르는지 여부에 기초하여 판단될 수 있다. 예를 들어, 서브 픽셀 회로에 쇼트가 발생하는 등과 같이 디스플레이 패널(100)이 고장난 경우에는 비발광 구간에 디스플레이 패널(100)에 전류가 흐를 수 있다. 따라서, 디스플레이 장치에 포함된 프로세서 또는 타이밍 컨트롤러는 비발광 구간 동안 디스플레이 패널(100) 내에 전류가 흐르는 경우, 디스플레이 패널(100)이 고장난 것으로 판단할 수 있다. For example, whether or not the display panel 100 is out of order may be determined based on whether current flows through the display panel 100 during the non-emission period. For example, when the display panel 100 is out of order, such as a short circuit in a sub-pixel circuit, current may flow through the display panel 100 during a non-emission period. Accordingly, the processor or timing controller included in the display device may determine that the display panel 100 is out of order when current flows in the display panel 100 during the non-emission period.

또한, 본 개시의 일 실시 예에 따르면, 블랭킹 기간에서는 무기 발광 소자에 잔류하는 전하를 방전시키기 위한 동작이 수행될 수 있다. 이에 관한 자세한 내용은 후술된다. Also, according to an embodiment of the present disclosure, an operation for discharging charges remaining in the inorganic light emitting device may be performed in the blanking period. Details regarding this will be described later.

한편, 도 5b의 경우, 한 프레임 기간 보다 훨씬 짧은 시간 동안 312개 전체 로우 라인에 대한 데이터 설정 구간들(61)이 진행된다는 점에서 도 5a와 다를 뿐, 도 5a에서 전술한 설명이 그대로 적용될 수 있는 바, 중복 설명은 생략한다. 두 실시 예의 차이점에 관하여는 후술된다. On the other hand, in the case of FIG. 5B, it is different from FIG. 5A in that the data setting intervals 61 for all 312 row lines proceed for a time much shorter than one frame period, and the above description in FIG. 5A can be applied as it is. As such, duplicate descriptions are omitted. Differences between the two embodiments will be described later.

이하에서는, 도 6을 통해 본 개시의 일 실시 예에 따른 디스플레이 장치(1000)의 구성 및 외부 보상 방식에 관해 보다 자세히 설명한다. Hereinafter, the configuration and external compensation method of the display device 1000 according to an embodiment of the present disclosure will be described in more detail with reference to FIG. 6 .

도 6은 본 개시의 일 실시 예에 따른 디스플레이 장치의 상세 블럭도이다. 도 6을 설명함에 있어 전술한 것과 중복되는 내용은 설명은 생략한다. 6 is a detailed block diagram of a display device according to an embodiment of the present disclosure. In describing FIG. 6 , descriptions of overlapping contents with those described above will be omitted.

도 6에 따르면, 디스플레이 장치(1000)는 디스플레이 패널(100), 센싱부(200), 보정부(300), 타이밍 컨트롤러(400, 이하, TCON이라 한다.) 및 구동부(500)를 포함한다. According to FIG. 6 , the display device 1000 includes a display panel 100 , a sensing unit 200 , a correction unit 300 , a timing controller 400 (hereinafter referred to as TCON), and a driving unit 500 .

TCON(400)은 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 특히, TCON(400)은 디스플레이 장치(1000)의 센싱 구동(sensing driving)을 수행할 수 있다. 또한, TCON(400)은 디스플레이 장치(1000)의 디스플레이 구동(display driving)을 수행할 수 있다. The TCON 400 controls the overall operation of the display device 1000. In particular, the TCON 400 may perform sensing driving of the display device 1000 . Also, the TCON 400 may perform display driving of the display device 1000 .

여기서, 센싱 구동은 디스플레이 패널(100)에 포함된 구동 트랜지스터들의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하기 위해 보상값을 업데이트하는 구동이고, 디스플레이 구동은 보상값이 반영된 영상 데이터 전압에 기초하여 디스플레이 패널(100)에 영상을 디스플레이하는 구동이다. Here, the sensing drive is a drive that updates a compensation value to compensate for deviations in the threshold voltage (Vth) and mobility (μ) of the driving transistors included in the display panel 100, and the display drive is an image data voltage to which the compensation value is reflected. It is a drive to display an image on the display panel 100 based on.

디스플레이 구동이 수행될 때, TCON(400)은 입력 영상에 대한 영상 데이터를 구동부(500)로 제공한다. 이때, 구동부(500)로 제공되는 영상 데이터는 보정부(300)에 의해 보정이 이루어진 영상 데이터일 수 있다. When display driving is performed, the TCON 400 provides image data of an input image to the driving unit 500 . At this time, the image data provided to the driving unit 500 may be image data corrected by the correcting unit 300 .

보정부(300)는 입력 영상에 대한 영상 데이터를 보상값에 기초하여 보정할 수 있다. 이때, 보상값은 센싱 구동을 통해 보정부(300)에 의해 획득 내지 산출될 수 있다.The correction unit 300 may correct image data of an input image based on a compensation value. In this case, the compensation value may be obtained or calculated by the correction unit 300 through sensing driving.

보정부(300)는 도 6에 도시된 바와 같이 TCON(400)에 탑재된 TCON(400)의 일 기능 모듈로 구현될 수 있다. 그러나, 이에 한정되는 것은 아니며, TCON(400)과는 다른 별도의 프로세서에 탑재될 수도 있으며, ASIC(Application Specific Integrated Circuit)이나 FPGA(Field-Programmable Gate Array) 방식으로 별도의 칩으로 구현될 수도 있다. As shown in FIG. 6 , the correction unit 300 may be implemented as one function module of the TCON 400 mounted on the TCON 400 . However, it is not limited thereto, and may be mounted on a separate processor different from the TCON 400, and may be implemented as a separate chip in an ASIC (Application Specific Integrated Circuit) or FPGA (Field-Programmable Gate Array) method. .

구동부(500)는 TCON(400)에서 제공되는 영상 데이터에 기초하여 영상 데이터 전압을 생성하고, 생성된 영상 데이터 전압을 디스플레이 패널(100)에 제공 또는 인가할 수 있다. 이에 따라, 디스플레이 패널(100)은 구동부(500)에서 제공되는 영상 데이터 전압에 기초하여 영상을 디스플레이할 수 있다. The driver 500 may generate an image data voltage based on image data provided from the TCON 400 and provide or apply the generated image data voltage to the display panel 100 . Accordingly, the display panel 100 may display an image based on the image data voltage provided from the driving unit 500 .

한편, 센싱 구동이 수행될 때, TCON(400)은 서브 픽셀 회로(110)에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하기 위한 특정 전압 데이터를 구동부(500)로 제공할 수 있다. Meanwhile, when sensing driving is performed, the TCON 400 may provide specific voltage data for sensing a current flowing through a driving transistor included in the subpixel circuit 110 to the driving unit 500 .

구동부(500)는 특정 전압 데이터에 대응되는 특정 전압을 생성하여 디스플레이 패널(100)로 제공하며, 이에 따라, 디스플레이 패널(100)의 서브 픽셀 회로(110)에 포함된 구동 트랜지스터에는 특정 전압에 기초한 전류가 흐를 수 있다. The driving unit 500 generates a specific voltage corresponding to specific voltage data and provides it to the display panel 100. Accordingly, the driving transistor included in the sub-pixel circuit 110 of the display panel 100 generates a specific voltage based on the specific voltage. current can flow.

센싱부(200)는 구동 트랜지스터를 흐르는 전류를 센싱하여 보정부(300)로 센싱 데이터를 출력하고, 보정부(300)는 센싱부(200)에서 출력되는 센싱 데이터에 기초하여 영상 데이터를 보정하기 위한 보상값을 획득 내지 업데이트할 수 있다. The sensing unit 200 senses the current flowing through the driving transistor and outputs the sensing data to the correcting unit 300, and the correcting unit 300 corrects the image data based on the sensing data output from the sensing unit 200. It is possible to obtain or update a compensation value for

이하에서는 도 6에 도시된 각 구성들을 보다 자세히 설명한다. Hereinafter, each component shown in FIG. 6 will be described in detail.

디스플레이 패널(100)은 서브 픽셀을 구성하는 무기 발광 소자(120) 및 무기 발광 소자(120)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)를 포함한다. 도 6에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 서브 픽셀 관련 구성만을 도시하였으나, 서브 픽셀 마다 서브 픽셀 회로(110) 및 무기 발광 소자(120)가 마련될 수 있다.The display panel 100 includes an inorganic light emitting device 120 constituting a subpixel and a subpixel circuit 110 for providing driving current to the inorganic light emitting device 120 . In FIG. 6 , for convenience of description, only one sub-pixel related component included in the display panel 100 is illustrated, but the sub-pixel circuit 110 and the inorganic light emitting device 120 may be provided for each sub-pixel.

무기 발광 소자(120)는 서브 픽셀 회로(110)와 전기적으로 연결되도록 서브 픽셀 회로(110) 상에 실장되고, 서브 픽셀 회로(110)에서 제공되는 구동 전류에 기초하여 빛을 발광할 수 있다. The inorganic light emitting device 120 may be mounted on the sub-pixel circuit 110 to be electrically connected to the sub-pixel circuit 110 and emit light based on a driving current provided from the sub-pixel circuit 110 .

무기 발광 소자(120)는 디스플레이 패널(100)의 서브 픽셀(20-1 내지 20-3)을 구성하며, 발광하는 빛의 색상에 따라 복수의 종류가 있을 수 있다. 예를 들어, 무기 발광 소자(120)는 적색 색상의 빛을 발광하는 적색(R) 무기 발광 소자, 녹색 색상의 빛을 발광하는 녹색(G) 무기 발광 소자 및 청색 색상의 빛을 발광하는 청색(B) 무기 발광 소자가 있을 수 있다. The inorganic light emitting device 120 constitutes the sub-pixels 20-1 to 20-3 of the display panel 100, and there may be a plurality of types according to the color of light emitted. For example, the inorganic light emitting device 120 includes a red (R) inorganic light emitting device emitting red light, a green (G) inorganic light emitting device emitting green light, and a blue (blue) inorganic light emitting device emitting blue light. B) There may be an inorganic light emitting device.

따라서, 전술한 서브 픽셀의 종류는 무기 발광 소자(120)의 종류에 따라 결정될 수 있다. 즉, R 무기 발광 소자는 R 서브 픽셀(20-1)을, G 무기 발광 소자는 G 서브 픽셀(20-2)을, 그리고, B 무기 발광 소자는 B 서브 픽셀(20-3)을 구성할 수 있다. Accordingly, the type of the aforementioned sub-pixel may be determined according to the type of the inorganic light emitting device 120 . That is, the R inorganic light emitting element constitutes the R subpixel 20-1, the G inorganic light emitting element constitutes the G subpixel 20-2, and the B inorganic light emitting element constitutes the B subpixel 20-3. can

여기서, 무기 발광 소자(120)는, 유기 재료를 이용하여 제작되는 OLED(Organic Light Emitting Diode)와는 다른, 무기 재료를 이용하여 제작되는 발광 소자를 의미한다. Here, the inorganic light emitting element 120 means a light emitting element manufactured using an inorganic material, different from an organic light emitting diode (OLED) manufactured using an organic material.

특히, 본 개시의 일 실시 예에 따르면, 무기 발광 소자(120)는, 100 마이크로미터(μm) 이하 크기를 갖는 마이크로 발광 다이오드(마이크로 LED 또는 μLED)일 수 있다. In particular, according to an embodiment of the present disclosure, the inorganic light emitting device 120 may be a micro light emitting diode (micro LED or μLED) having a size of 100 micrometers (μm) or less.

각 서브 픽셀이 마이크로 LED로 구현된 디스플레이 패널을 마이크로 LED 디스플레이 패널이라 한다. 마이크로 LED 디스플레이 패널은 평판 디스플레이 패널 중 하나로서, 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성된다. 마이크로 LED 디스플레이 패널은 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 더 나은, 대비, 응답 시간 및 에너지 효율을 제공한다. A display panel in which each sub-pixel is implemented with a micro LED is referred to as a micro LED display panel. A micro LED display panel is one of the flat panel display panels, and is composed of a plurality of inorganic light emitting diodes each having a size of 100 micrometers or less. Micro LED display panels offer better contrast, response time and energy efficiency compared to liquid crystal display (LCD) panels that require a backlight.

한편, 유기 발광 다이오드(organic LED, OLED)와 마이크로 LED는 모두 에너지 효율이 좋지만, 마이크로 LED가 밝기, 발광 효율, 수명 측면에서 OLED보다 더 나은 성능을 제공한다. 특히, OLED에는 형광체 유기화합물이 사용되는데, 이 유기 물의 특성상 OLED는 번-인 현상에 취약하여 무기 발광 소자인 마이크로 LED 보다 PWM 구동에 적합하지 않은 면이 있다. On the other hand, both organic LEDs (OLEDs) and microLEDs are energy efficient, but microLEDs offer better performance than OLEDs in terms of brightness, luminous efficiency, and lifetime. In particular, phosphor organic compounds are used in OLEDs, and due to the nature of these organic materials, OLEDs are vulnerable to burn-in, making them less suitable for PWM driving than micro LEDs, which are inorganic light emitting devices.

무기 발광 소자(120)는, 서브 픽셀 회로(110)로부터 제공되는 구동 전류의 크기(magnitude) 또는 구동 전류의 펄스 폭(Pulse Width)에 따라 상이한 밝기의 계조 값을 표현할 수 있다. 여기서, 구동 전류의 펄스 폭은 구동 전류의 듀티비(Duty Ratio) 또는 구동 전류의 구동 시간(Duration)이라 불리울 수도 있다. The inorganic light emitting device 120 may express grayscale values of different brightness according to the magnitude or pulse width of the driving current provided from the sub-pixel circuit 110 . Here, the pulse width of the driving current may be referred to as a duty ratio of the driving current or a driving time duration of the driving current.

예를 들어, 무기 발광 소자(120)는 구동 전류의 크기가 클수록 더 밝은 계조 값을 표현할 수 있다. 또한, 무기 발광 소자(120)는 구동 전류의 펄스 폭이 길수록(즉, 듀티비가 높을수록 또는 구동 시간이 길수록) 더 밝은 계조 값을 표현할 수 있다. For example, the inorganic light emitting device 120 may express a brighter grayscale value as the driving current increases. In addition, the inorganic light emitting device 120 may express a brighter grayscale value as the pulse width of the driving current increases (ie, as the duty ratio increases or the driving time increases).

서브 픽셀 회로(110)는, 디스플레이 구동시, 무기 발광 소자(120)로 구동 전류를 제공한다. 구체적으로, 서브 픽셀 회로(110)는 구동부(500)에서 인가되는 영상 데이터 전압(즉, 정전류원 데이터 전압 및 PWM 데이터 전압)에 기초하여, 크기 및 구동 시간이 제어된 구동 전류를 무기 발광 소자(20)로 제공할 수 있다. The sub-pixel circuit 110 provides driving current to the inorganic light emitting device 120 when the display is driven. Specifically, the sub-pixel circuit 110 generates a driving current whose size and driving time is controlled based on the image data voltage (ie, the constant current source data voltage and the PWM data voltage) applied from the driver 500 to the inorganic light emitting device ( 20) can be provided.

즉, 서브 픽셀 회로(110)는 무기 발광 소자(20)를 PAM(Pulse Amplitued Modulation) 및/또는 PWM(Pulse Width Modulation) 구동하여 무기 발광 소자(120)가 발광하는 빛의 휘도를 제어할 수 있다. That is, the sub-pixel circuit 110 may control the luminance of light emitted from the inorganic light emitting device 120 by driving the inorganic light emitting device 20 through Pulse Amplitude Modulation (PAM) and/or Pulse Width Modulation (PWM). .

이를 위해, 서브 픽셀 회로(110)는, 정전류원 데이터 전압에 기초하여 일정한 크기를 갖는 정전류를 무기 발광 소자(120)로 제공하기 위한 정전류원(Constant Current Generator) 회로(111), 및 PWM 데이터 전압에 기초하여 상기 정전류가 무기 발광 소자(20)를 흐르는 시간을 제어하기 위한 PWM 회로(112)를 포함할 수 있다. 여기서, 무기 발광 소자(120)로 제공되는 정전류가 구동 전류가 된다. To this end, the sub-pixel circuit 110 includes a constant current generator circuit 111 for providing a constant current having a constant magnitude based on the constant current source data voltage to the inorganic light emitting device 120, and a PWM data voltage. It may include a PWM circuit 112 for controlling the time for the constant current to flow through the inorganic light emitting device 20 based on. Here, the constant current provided to the inorganic light emitting element 120 becomes the driving current.

한편, 도면에는 도시하지 않았지만, 정전류원 회로(111) 및 PWM 회로(112)는 각각 구동 트랜지스터를 포함한다. 이하에서는 설명의 편의를 위해, 정전류원 회로(111)에 포함된 구동 트랜지스터를 제 1 구동 트랜지스터라 하고, PWM 회로(112)에 포함된 구동 트랜지스터를 제 2 구동 트랜지스터라고 한다. Meanwhile, although not shown in the drawings, the constant current source circuit 111 and the PWM circuit 112 each include a driving transistor. Hereinafter, for convenience of description, the driving transistor included in the constant current source circuit 111 is referred to as a first driving transistor, and the driving transistor included in the PWM circuit 112 is referred to as a second driving transistor.

제 1 구동 트랜지스터와 제 2 구동 트랜지스터는 별개의 구동 트랜지스터이므로, 제 1 구동 트랜지스터의 전기적 특성과 제 2 구동 트랜지스터의 전기적 특성은 각각 보상되어야 한다. Since the first driving transistor and the second driving transistor are separate driving transistors, electrical characteristics of the first driving transistor and electrical characteristics of the second driving transistor must be compensated for, respectively.

따라서, 본 개시의 일 실시 예에 따르면, 제 1 구동 트랜지스터를 흐르는 전류에 기초하여 정전류원 데이터 전압을 보정하고, 제 2 구동 트랜지스터를 흐르는 전류에 기초하여 PWM 데이터 전압을 보정함으로써, 제 1 및 제 2 구동 트랜지스터의 전기적 특성 편차가 각각 보상될 수 있다. Accordingly, according to an embodiment of the present disclosure, the constant current source data voltage is corrected based on the current flowing through the first driving transistor and the PWM data voltage is corrected based on the current flowing through the second driving transistor, thereby generating the first and second voltages. Deviations in electrical characteristics of the two driving transistors may be compensated for respectively.

그러나, 후술할 바와 같이, 제 1 구동 트랜지스터와 제 2 구동 트랜지스터는 직렬 연결되므로, 센싱 구동이 수행될 때, 제 1 구동 트랜지스터와 제 2 구동 트랜지스터에는 동일한 전류가 흐르게 된다. However, as will be described later, since the first driving transistor and the second driving transistor are connected in series, the same current flows through the first driving transistor and the second driving transistor when sensing driving is performed.

따라서, 본 개시의 일 실시 예에 따르면, 센싱 구동 구간은, 정전류원 회로 센싱 구간과 PWM 회로 센싱 구간을 포함할 수 있다. 여기서, 정전류원 회로 센싱 구간은, 제 1 구동 트랜지스터에 인가된 특정 전압에 기초하여 결정되는 제 1 전류를 센싱하기 위한 센싱 구동 구간이며, PWM 회로 센싱 구간은 제 2 구동 트랜지스터에 인가된 특정 전압에 기초하여 결정되는 제 2 전류를 센싱하기 위한 센싱 구동 구간을 말한다. Therefore, according to an embodiment of the present disclosure, the sensing driving period may include a constant current source circuit sensing period and a PWM circuit sensing period. Here, the constant current source circuit sensing period is a sensing driving period for sensing the first current determined based on the specific voltage applied to the first driving transistor, and the PWM circuit sensing period is based on the specific voltage applied to the second driving transistor. refers to a sensing driving period for sensing the second current determined based on the current.

즉, 정전류원 회로 센싱 구간 동안에는 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 전류가 센싱부(200)로 전달되고, PWM 회로 센싱 구간 동안에는 제 1 및 제 2 구동 트랜지스터를 흐르는 제 2 전류가 센싱부(200)로 전달될 수 있다. That is, during the constant current source circuit sensing period, the first current flowing through the first and second driving transistors is transferred to the sensing unit 200, and during the PWM circuit sensing period, the second current flowing through the first and second driving transistors is transferred to the sensing unit. (200).

이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. 이를 위해, 센싱부(200)는 전류 검출기 및 ADC(Analog to Digital Converter)를 포함할 수 있다. 이때, 전류 검출기는, OP-AMP(Operational Amplifier) 및 커패시터를 포함하는 전류 적분기를 이용하여 구현될 수 있으나, 이에 한정되는 것은 아니다. Accordingly, the sensing unit 200 senses the first and second currents, respectively, and outputs first sensing data corresponding to the first current and second sensing data corresponding to the second current to the correction unit 300 , respectively. can do. To this end, the sensing unit 200 may include a current detector and an analog to digital converter (ADC). In this case, the current detector may be implemented using a current integrator including an OP-AMP (Operational Amplifier) and a capacitor, but is not limited thereto.

보정부(300)는 센싱 데이터에 기초하여 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. The correction unit 300 may correct the image data voltage applied to the sub-pixel circuit 110 based on the sensing data.

구체적으로, 보정부(300)는 전압별 기준 데이터에서 후술할 제 1 특정 전압(도 9b의 참조 번호 94)에 대응되는 제 1 기준 데이터 값을 확인하고(identify), 확인된 제 1 기준 데이터 값과 센싱부(200)에서 출력되는 제 1 센싱 데이터 값을 비교하여 정전류원 데이터 전압을 보정하기 위한 제 1 보상값을 산출 내지 획득할 수 있다. Specifically, the correction unit 300 identifies a first reference data value corresponding to a first specific voltage (reference numeral 94 of FIG. 9B ) to be described later in reference data for each voltage, and identifies the identified first reference data value. A first compensation value for correcting the constant current source data voltage may be calculated or obtained by comparing the first sensed data value output from the sensing unit 200 with the first sensed data value output from the sensing unit 200 .

또한, 보정부(300)는 전압별 기준 데이터에서 후술할 제 4 특정 전압(도 9b의 참조 번호 91)에 대응되는 제 2 기준 데이터 값을 확인하고, 확인된 기준 데이터 값과 센싱부(200)에서 출력되는 제 2 센싱 데이터 값을 비교하여 PWM 데이터 전압을 보정하기 위한 제 2 보상값을 산출 내지 획득할 수 있다. In addition, the correction unit 300 checks a second reference data value corresponding to a fourth specific voltage (reference number 91 in FIG. 9B) to be described later in the reference data for each voltage, and the checked reference data value and the sensing unit 200 A second compensation value for correcting the PWM data voltage may be calculated or obtained by comparing the second sensed data value output from .

이와 같이 획득된 제 1 및 제 2 보상값은, 전술한 바와 같이 보정부(300)의 내부 또는 외부의 메모리(미도시)에 저장 또는 업데이트될 수 있으며, 이후 디스플레이 구동이 수행될 때, 영상 데이터 전압의 보정에 이용될 수 있다. The first and second compensation values obtained in this way may be stored or updated in an internal or external memory (not shown) of the correction unit 300 as described above, and then, when the display drive is performed, the image data It can be used for voltage correction.

구체적으로, 보정부(300)는, 보상값을 이용하여 구동부(500)(특히, 데이터 드라이버(미도시))로 제공될 영상 데이터를 보정함으로써, 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. 데이터 드라이버(미도시)는 입력된 영상 데이터에 기초하여 서브 픽셀 회로(110)로 영상 데이터 전압을 제공하게 되므로, 보정부(300)는 영상 데이터 값을 보정함으로써 서브 픽셀 회로(110)로 인가되는 영상 데이터 전압을 보정할 수 있는 것이다. Specifically, the correction unit 300 corrects image data to be provided to the driving unit 500 (in particular, a data driver (not shown)) by using the compensation value, and thereby corrects the image data voltage applied to the sub-pixel circuit 110. can be corrected. Since the data driver (not shown) provides the image data voltage to the sub-pixel circuit 110 based on the input image data, the correction unit 300 corrects the image data value and applies the voltage to the sub-pixel circuit 110. The image data voltage can be corrected.

즉, 보정부(300)는, 영상 데이터 중 정전류원 데이터 값을 제 1 보상값에 기초하여 보정할 수 있다. 또한, 보정부(300)는 영상 데이터 중 PWM 데이터 값을 제 2 보상값에 기초하여 보정할 수 있다. 또한, 보정부(300)는 보정된 정전류원 데이터 값 및 보정된 PWM 데이터 값을 TCON(400)으로 제공할 수 있다. That is, the correction unit 300 may correct the constant current source data value among the image data based on the first compensation value. Also, the correction unit 300 may correct the PWM data value of the image data based on the second compensation value. In addition, the correction unit 300 may provide the corrected constant current source data value and the corrected PWM data value to the TCON 400 .

이에 따라, TCON(400)은, 디스플레이 구동이 수행될 때, 보정된 정전류원 데이터 및 보정된 PWM 데이터를 구동부(500)에 제공함으로써 서브 픽셀 회로(110)로 인가되는 정전류원 데이터 전압 및 PWM 데이터 전압이 각각 보정될 수 있다. Accordingly, the TCON 400 provides corrected constant current source data and corrected PWM data to the driver 500 when display driving is performed, thereby providing constant current source data voltage and PWM data applied to the sub-pixel circuit 110. The voltage can be calibrated separately.

구동부(500)(특히, 게이트 드라이버)는, 하나의 영상 프레임에 대한 디스플레이 구동 구간 동안, 디스플레이 구동을 위한 제어 신호를 디스플레이 패널(100)의 전체 로우 라인의 서브 픽셀 회로들(110)에 로우 라인 순으로 제공할 수 있다. 이때, 디스플레이 구동을 위한 제어 신호는, 전술한 스캔 신호 및 에미션 신호를 포함할 수 있다. The driver 500 (particularly, the gate driver) transmits a control signal for display driving to the sub-pixel circuits 110 of all row lines of the display panel 100 during the display driving period for one image frame. can be provided sequentially. In this case, the control signal for driving the display may include the above-described scan signal and emission signal.

또한, 구동부(500)(특히, 게이트 드라이버)는, 하나의 영상 프레임에 대한 센싱 구동 구간 동안, 센싱 구동을 위한 제어 신호를 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들(110)에 제공할 수 있다. 이때, 센싱 구동을 위한 제어 신호는, 일부 로우 라인의 서브 픽셀 회로들(110)에 특정 전압을 설정하고, 설정된 특정 전압에 기초하여 일부 로우 라인의 서브 픽셀 회로들(110) 각각에 포함된 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기 위한 신호로서, 전술한 바와 같은, 구동 트랜지스터에 특정 전압을 인가하기 위한 게이트 신호, 인가된 특정 전압에 기초한 전류가 구동 트랜지스터를 흐르도록 하기 위한 게이트 신호, 구동 트랜지스터를 흐르는 전류를 센싱부(200)로 전달하기 위한 게이트 신호를 포함할 수 있다. In addition, the driving unit 500 (particularly, the gate driver) transmits a control signal for sensing driving to the sub-pixel circuits 110 of some row lines of the display panel 100 during a sensing driving period for one image frame. can provide At this time, the control signal for sensing driving sets a specific voltage to the sub-pixel circuits 110 of some row lines, and drives included in each of the sub-pixel circuits 110 of some row lines based on the set specific voltage. As a signal for transferring the current flowing through the transistor to the sensing unit 200, as described above, a gate signal for applying a specific voltage to the driving transistor, and a gate for allowing a current based on the applied specific voltage to flow through the driving transistor It may include a gate signal for transferring the signal and the current flowing through the driving transistor to the sensing unit 200 .

한편, 구동부(500)는 서브 픽셀 회로들에 영상 데이터 전압(즉, 정전류원 데이터 전압, PWM 데이터 전압) 및 특정 전압(즉, 후술될 제 1 내지 제 4 특정 전압)을 제공하기 위한 데이터 드라이버를 포함할 수 있다. Meanwhile, the driver 500 includes a data driver for providing image data voltages (ie, constant current source data voltage and PWM data voltage) and specific voltages (ie, first to fourth specific voltages to be described later) to the sub-pixel circuits. can include

이때, 본 개시의 일 실시 예에 따르면, 제 1 데이터 드라이버로터 정전류원 데이터 전압, 후술할 제 3 특정 전압(92) 및 후술할 제 1 특정 전압(94)이 인가되고, 제 1 데이터 드라이버와는 별도의 제 2 데이터 드라이버로부터 PWM 데이터 전압, 후술할 제 4 특정 전압(91) 및 후술할 제 2 특정 전압(93)이 인가될 수 있다. 또는, 본 개시의 다른 일 실시 예에 따르면, 하나의 데이터 드라이버로부터 영상 데이터 전압 및 특정 전압이 모두 제공될 수도 있다. At this time, according to an embodiment of the present disclosure, a constant current source data voltage, a third specific voltage 92 to be described later, and a first specific voltage 94 to be described later are applied from the first data driver, and the first data driver is different from the first data driver. A PWM data voltage, a fourth specific voltage 91 to be described later, and a second specific voltage 93 to be described later may be applied from a separate second data driver. Alternatively, according to another embodiment of the present disclosure, both the image data voltage and the specific voltage may be provided from one data driver.

한편, 데이터 드라이버(미도시)는 TCON(400)에서 제공되는 영상 데이터 및 특정 전압 데이터를, 영상 데이터 전압 및 특정 전압으로 각각 변환하기 위한 DAC(Digital to Analog Converter)를 포함할 수 있다. Meanwhile, the data driver (not shown) may include a digital to analog converter (DAC) for converting image data and specific voltage data provided from the TCON 400 into an image data voltage and specific voltage, respectively.

도 7a 및 도 7b는 센싱부(200)의 구현 예들을 도시한 도면이다. 도 7a 및 도 7b를 참조하면, 디스플레이 패널(100)은 복수의 데이터 라인(DL) 및 복수의 스캔 라인(SCL)이 매트릭스 형태로 교차하는 각 영역에 배치된 복수의 픽셀을 포함한다. 7A and 7B are diagrams illustrating implementation examples of the sensing unit 200 . Referring to FIGS. 7A and 7B , the display panel 100 includes a plurality of pixels disposed in each region where a plurality of data lines DL and a plurality of scan lines SCL intersect in a matrix form.

이때, 각 픽셀은 R, G, B와 같은 3개의 서브 픽셀을 포함할 수 있다. 또한, 디스플레이 패널(100)은 전술한 바와 같이 서브 픽셀에 대응되는 색상의 무기 발광 소자(120) 및 무기 발광 소자별로 마련된 서브 픽셀 회로(110)를 포함할 수 있다. In this case, each pixel may include three sub-pixels such as R, G, and B. Also, as described above, the display panel 100 may include inorganic light emitting devices 120 having colors corresponding to subpixels and subpixel circuits 110 provided for each inorganic light emitting device.

여기서, 데이터 라인(DL)은, 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압(구체적으로는, 정전류원 데이터 전압 및 PWM 데이터 전압) 또는 특정 전압(구체적으로는, 후술할 제 1 특정 전압 내지 제 4 특정 전압)을, 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하기 위한 배선 라인이며, 스캔 라인(SCL)은 게이트 드라이버(520)로부터 인가되는 각종 게이트 신호를 디스플레이 패널(100)의 각 서브 픽셀 회로(110)에 인가하여 픽셀(또는 서브 픽셀)을 로우 라인 단위로 구동하기 위한 배선 라인이다. Here, the data line DL is a video data voltage applied from the data driver 510 (specifically, a constant current source data voltage and a PWM data voltage) or a specific voltage (specifically, first to th specific voltages to be described later). 4 specific voltage) to each sub-pixel circuit 110 of the display panel 100, and the scan line SCL transmits various gate signals applied from the gate driver 520 to the display panel 100. It is a wiring line for driving pixels (or sub-pixels) in units of row lines by applying to each sub-pixel circuit 110 of .

따라서, 데이터 라인(DL)을 통해 데이터 드라이버(510)로부터 인가되는 영상 데이터 전압이나 특정 전압은, 게이트 드라이버(520)로부터 인가되는 게이트 신호(예를 들어, 후술할 Vini(n) 신호, SP(n) 신호)를 통해 선택된 로우 라인의 서브 픽셀 회로들에 인가될 수 있다. Accordingly, the image data voltage or a specific voltage applied from the data driver 510 through the data line DL is a gate signal applied from the gate driver 520 (eg, a Vini(n) signal, SP( n) may be applied to the sub-pixel circuits of the selected row line through a signal).

이때, 한 픽셀에 포함된 R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 시분할 멀티플렉싱되어 디스플레이 패널(100)의 각 픽셀에 인가될 수 있다. 한편, 시분할 멀티플렉싱된 전압들은, 디먹스 회로(미도시)를 통해 해당 서브 픽셀 회로에 각각 인가될 수 있다. In this case, voltages (image data voltage and specific voltage) to be applied to each of the R, G, and B sub-pixels included in one pixel may be time-division multiplexed and then applied to each pixel of the display panel 100 . Meanwhile, the time-division multiplexed voltages may be respectively applied to corresponding sub-pixel circuits through a demux circuit (not shown).

실시 예에 따라 도 7a 및 도 7b와 달리, R, G, B 서브 픽셀마다 별도의 데이터 라인이 마련될 수도 있는데, 이 경우에는, R, G, B 서브 픽셀 각각에 인가될 전압들(영상 데이터 전압 및 특정 전압)은, 대응되는 데이터 라인을 통해 대응되는 서브 픽셀에 동시에 인가될 수 있다. 이 경우에는, 디먹스 회로(미도시)가 필요없을 것이다. Depending on embodiments, unlike FIGS. 7A and 7B , separate data lines may be provided for each R, G, and B subpixel. In this case, voltages to be applied to each of the R, G, and B subpixels (image data voltage and specific voltage) may be simultaneously applied to corresponding sub-pixels through corresponding data lines. In this case, a demux circuit (not shown) will not be needed.

이는, 센싱 라인(SSL)도 마찬가지이다. 즉, 본 개시의 일 실시 예에 따르면, 센싱 라인(SSL)은, 도 7a 및 도 7b에 도시된 바와 같이, 픽셀의 컬럼 라인 마다 마련될 수 있다. 이 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 디먹스 회로(미도시)가 필요하다. This also applies to the sensing line SSL. That is, according to an embodiment of the present disclosure, the sensing line SSL may be provided for each column line of a pixel, as shown in FIGS. 7A and 7B . In this case, a demux circuit (not shown) is required for the operation of the sensing unit 200 for each of the R, G, and B sub-pixels.

또한, 도 7a 및 도 7b에 도시된 예와 달리, 센싱 라인(SSL)이 서브 픽셀의 컬럼 라인 단위로 마련된 경우에는, R, G, B 서브 픽셀 각각에 대한 센싱부(200)의 동작을 위해 별도의 디먹스 회로(미도시)가 필요하지 않게 된다. 다만, 도 7a 및 도 7b에 도시된 실시 예에 비해, 후술할 센싱부(200)의 단위 구성이 3배 더 필요하게 될 것이다. Also, unlike the examples shown in FIGS. 7A and 7B , when the sensing line SSL is provided in units of column lines of sub-pixels, for the operation of the sensing unit 200 for each of the R, G, and B sub-pixels. A separate demux circuit (not shown) is not required. However, compared to the embodiment shown in FIGS. 7A and 7B , the unit configuration of the sensing unit 200 to be described later will be required three times more.

한편, 도 7a 및 도 7b에서는, 도시의 편의를 위해, 하나의 로우 라인에 대해 하나의 스캔 라인(SCL)만을 도시하였다. 그러나, 실제 스캔 라인의 개수는 디스플레이 패널(100)에 포함된 픽셀 회로(110)의 구동 방식이나 구현 예에 따라 얼마든지 달라질 수 있다. 이는 데이터 라인(DL) 역시 마찬가지이다. 즉, 데이터 라인(DL)의 개수 역시 도시된 바에 한정되지 않으며, 데이터 드라이버의 개수에 따라 얼마든지 달라질 수 있다. Meanwhile, in FIGS. 7A and 7B , for convenience of illustration, only one scan line SCL is shown for one row line. However, the actual number of scan lines may vary according to a driving method or implementation example of the pixel circuit 110 included in the display panel 100 . This is also true of the data line DL. That is, the number of data lines DL is not limited to that shown, and may vary according to the number of data drivers.

한편, 전술한 바와 같이 특정 전압에 기초하여 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 및 제 2 전류는, 센싱 라인(SSL)을 통해 센싱부(200)로 전달될 수 있다. 이에 따라, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. Meanwhile, as described above, the first and second currents flowing through the first and second driving transistors based on the specific voltage may be transferred to the sensing unit 200 through the sensing line SSL. Accordingly, the sensing unit 200 senses the first and second currents, respectively, and outputs first sensing data corresponding to the first current and second sensing data corresponding to the second current to the correction unit 300 , respectively. can do.

이때, 본 개시의 일 실시 예에 따르면, 센싱부(200)는, 도 7a에 도시된 바와 같이 데이터 드라이버(510)와 별도의 IC(Integrated Circuit)로 구현될 수도 있고, 도 7b에 도시된 바와 같이 데이터 드라이버(520)와 함께 하나의 IC로 구현될 수도 있다. In this case, according to an embodiment of the present disclosure, the sensing unit 200 may be implemented as a data driver 510 and a separate IC (Integrated Circuit) as shown in FIG. 7A, or as shown in FIG. 7B. Similarly, it may be implemented as a single IC together with the data driver 520.

보정부(300)는, 전술한 바와 같이, 센싱부(200)에서 출력되는 제 1 센싱 데이터에 기초하여 정전류원 데이터 전압을 보정하고, 제 2 센싱 데이터에 기초하여 PWM 데이터 전압을 보정할 수 있다. As described above, the correction unit 300 may correct the constant current source data voltage based on the first sensing data output from the sensing unit 200 and correct the PWM data voltage based on the second sensing data. .

한편, 도 7a 및 도 7b에서는, 제 1 및 제 2 전류가 데이터 라인(DL)과는 별도의 센싱 라인(SSL)을 통해 센싱부(200)로 전달되는 것을 예로 들었다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 예를 들어, 도 7b와 같이 데이터 드라이버(520)와 센싱부(200)가 하나의 IC로 구현된 경우에는, 센싱 라인(SSL) 없이, 데이터 라인(DL)을 통해 제 1 및 제 2 전류가 센싱부(200)로 전달되는 실시 예도 가능할 수 있다. Meanwhile, in FIGS. 7A and 7B , the first and second currents are transferred to the sensing unit 200 through a sensing line SSL separate from the data line DL as an example. However, the embodiment is not limited thereto. For example, when the data driver 520 and the sensing unit 200 are implemented as a single IC as shown in FIG. 7B, the first and second currents flow through the data line DL without the sensing line SSL. An embodiment transmitted to the sensing unit 200 may also be possible.

도 8은 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110)의 개략적인 블럭도이다. 도 8에 따르면, 서브 픽셀 회로(110)는, 정전류원 회로(111), PWM 회로(112), 트랜지스터(T10) 및 트랜지스터(T12)를 포함한다. 8 is a schematic block diagram of a sub-pixel circuit 110 according to an embodiment of the present disclosure. According to FIG. 8 , the sub-pixel circuit 110 includes a constant current source circuit 111, a PWM circuit 112, a transistor T10 and a transistor T12.

정전류원 회로(111)는, 제 1 구동 트랜지스터(T9)를 포함하며, 디스플레이 구동 구간에 인가되는 정전류원 데이터 전압에 기초하여 정전류를 무기 발광 소자(120)로 제공할 수 있다. The constant current source circuit 111 includes the first driving transistor T9 and may provide constant current to the inorganic light emitting device 120 based on the constant current source data voltage applied to the display driving section.

구체적으로, 발광 구간에서 PWM 회로(112)의 제 2 구동 트랜지스터(T8)를 통해 구동 전압이 인가되면, 정전류원 회로(111)는 제 1 구동 트랜지스터(T9)를 통해 무기 발광 소자(120)에 구동 전압을 인가할 수 있다. 이에 따라, 정전류가 무기 발광 소자(120)를 흐를 수 있다. Specifically, when a driving voltage is applied through the second driving transistor T8 of the PWM circuit 112 in the light emitting period, the constant current source circuit 111 supplies the inorganic light emitting element 120 through the first driving transistor T9. A driving voltage may be applied. Accordingly, a constant current may flow through the inorganic light emitting element 120 .

이때, 정전류의 크기(magnitude)는, 정전류원 회로(111)에 인가되는 정전류원 데이터 전압의 크기에 따라 달라질 수 있다. 즉, 정전류원 회로(111)는 무기 발광 소자(120)를 PAM 구동할 수 있는 능력(capability)이 있다. 따라서, 경우에 따라, 정전류원 데이터 전압은 PAM 데이터 전압으로, 정전류원 회로(111)는 PAM 회로로 각각 달리 불리울 수도 있다. In this case, the magnitude of the constant current may vary according to the magnitude of the constant current source data voltage applied to the constant current source circuit 111 . That is, the constant current source circuit 111 has the capability of PAM driving the inorganic light emitting element 120 . Accordingly, in some cases, the constant current source data voltage may be called a PAM data voltage, and the constant current source circuit 111 may be called a PAM circuit.

그러나, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 모든 정전류원 회로(111)에는 동일한 정전류원 데이터 전압이 인가될 수 있으며, 이 경우 정전류원 회로(111)는 디스플레이 패널(100)의 모든 무기 발광 소자(120)에 일정한(또는 동일한) 크기의 정전류를 제공할 수 있다. However, according to an embodiment of the present disclosure, the same constant current source data voltage may be applied to all constant current source circuits 111 of the display panel 100, and in this case, the constant current source circuits 111 may be applied to the display panel 100. A constant current having a constant (or the same) magnitude may be provided to all of the inorganic light emitting devices 120 .

"정전류원 회로" 및 "정전류원 데이터 전압"이라는 명칭은, 이와 같이 디스플레이 패널(100)의 PAM 회로들(111)에 동일한 PAM 데이터 전압이 인가되는 경우, PAM 회로가 정전류원처럼 동작하는 것을 강조하여 표현한 것일 뿐, 명칭에 의해 해당 구성의 능력(capability)이 제한되는 것은 아니다. The names "constant current source circuit" and "constant current source data voltage" emphasize that the PAM circuit operates like a constant current source when the same PAM data voltage is applied to the PAM circuits 111 of the display panel 100 in this way. However, the capability of the configuration is not limited by the name.

PWM 회로(112)는 제 2 구동 트랜지스터를 포함하며, 디스플레이 구동 구간에인가되는 PWM 데이터 전압 및 스윕 신호(구체적으로는, 스윕 전압)에 기초하여, 무기 발광 소자(120)로 정전류가 제공되는 시간을 제어할 수 있다.The PWM circuit 112 includes a second driving transistor, and the time during which the constant current is provided to the inorganic light emitting device 120 based on the PWM data voltage and the sweep signal (specifically, the sweep voltage) applied to the display driving period. can control.

구체적으로, PWM 회로(112)는 발광 구간 중 제 2 구동 트랜지스터가 온된 시간 구간에만 정전류원 회로(111)(구체적으로는, 제 1 구동 트랜지스터의 소스 단자)에 구동 전압을 인가함으로써, 정전류가 무기 발광 소자(120)로 흐르는 시간을 제어할 수 있다. Specifically, the PWM circuit 112 applies a driving voltage to the constant current source circuit 111 (specifically, the source terminal of the first driving transistor) only during the time period when the second driving transistor is turned on during the light emission period, so that the constant current is inorganic. The time flowing through the light emitting element 120 can be controlled.

전술한 바와 같이, 정전류원 회로(111)는 PWM 회로(112)의 제 2 구동 트랜지스터를 통해 인가되는 구동 전압을 무기 발광 소자(120)에 인가함으로써 무기 발광 소자(120)로 정전류를 제공하게 된다. As described above, the constant current source circuit 111 provides constant current to the inorganic light emitting device 120 by applying the driving voltage applied through the second driving transistor of the PWM circuit 112 to the inorganic light emitting device 120. .

이때, 구동 전압은 발광 구간에서 제 2 구동 트랜지스터가 온된 동안에만 PWM 회로(112)에서 정전류원 회로(111)로 제공된다. 또한, 발광 구간에서 제 2 구동 트랜지스터가 온되는 시간 구간은, 후술할 바와 같이 PWM 데이터 전압과 스윕 전압에 기초하여 결정된다. At this time, the driving voltage is provided from the PWM circuit 112 to the constant current source circuit 111 only while the second driving transistor is turned on in the emission period. Also, a time period during which the second driving transistor is turned on during the emission period is determined based on the PWM data voltage and the sweep voltage as will be described later.

따라서, PWM 회로(112)는 PWM 데이터 전압 및 스윕 전압에 기초하여, 정전류가 무기 발광 소자(120)로 제공되는 시간을 제어할 수 있다.Accordingly, the PWM circuit 112 may control the time during which the constant current is provided to the inorganic light emitting device 120 based on the PWM data voltage and the sweep voltage.

여기서, 스윕 전압은 서로 다른 두 전압 사이를 1회 스윕하는 전압 신호이다. 또한, 스윕 전압은, 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태의 스윕 신호 중, 후술할 에미션 신호(Emi_1(n))에 기초하여 선택된 일부일 수 있다. 또한, 스윕 신호는, 디스플레이 패널(100)의 모든 서브 픽셀 회로(110)에 동일하게 인가되는 글로벌 신호이며, 시간에 따른 스윕 전압의 변화율은 일정하다. Here, the sweep voltage is a voltage signal that sweeps between two different voltages once. In addition, the sweep voltage may be a part selected based on an emission signal Emi_1(n) to be described later among sweep signals in which a voltage linearly changing from a first voltage to a second voltage is continuously repeated. In addition, the sweep signal is a global signal equally applied to all sub-pixel circuits 110 of the display panel 100, and the rate of change of the sweep voltage over time is constant.

한편, 디스플레이 구동 구간 중 발광 구간에서는, 제어 신호 Emi_2에 의해 트랜지스터(T10)가 온된 상태가 된다. 따라서, 발광 구간에서는 구동 전압이 발광 소자(120)에 인가되어 정전류가 발광 소자(120)로 흐를 수 있다. 반면, 디스플레이 구동 구간 동안 트랜지스터(T12)는 제어 신호 Sen에 의해 오프 상태를 유지한다. 따라서, 디스플레이 구동 구간에는 정전류가 센싱부(200)로 전달되지 않는다. Meanwhile, in a light emitting period during the display driving period, the transistor T10 is turned on by the control signal Emi_2. Therefore, in the light emitting period, a driving voltage may be applied to the light emitting element 120 so that a constant current may flow to the light emitting element 120 . On the other hand, during the display driving period, the transistor T12 is kept off by the control signal Sen. Therefore, constant current is not transmitted to the sensing unit 200 during the display driving period.

한편, 센싱 구동 구간에는 제어 신호 Emi_2에 의해 트랜지스터(T10)는 오프 상태가 되고, 제어 신호 Sen에 의해 트랜지스터(T12)는 온 상태가 된다. 따라서, 구동 트랜지스터들(T8, T9)를 흐르는 전류가 센싱부(200)로 전달될 수 있다. Meanwhile, in the sensing driving period, the transistor T10 is turned off by the control signal Emi_2 and the transistor T12 is turned on by the control signal Sen. Accordingly, current flowing through the driving transistors T8 and T9 may be transferred to the sensing unit 200 .

구체적으로, 센싱 구간 중 정전류원 회로 센싱 구간에서는, 정전류원 회로(111)(구체적으로, 제 1 구동 트랜지스터(T9)의 게이트 단자)에 제 1 특정 전압이 인가되고, PWM 회로(112)(구체적으로, 제 2 구동 트랜지스터(T8)의 게이트 단자)에 제 2 특정 전압이 인가될 수 있다. Specifically, in the constant current source circuit sensing period of the sensing period, the first specific voltage is applied to the constant current source circuit 111 (specifically, the gate terminal of the first driving transistor T9), and the PWM circuit 112 (specifically, the gate terminal of the first driving transistor T9) is applied. , the second specific voltage may be applied to the gate terminal of the second driving transistor T8.

이에 따라, 제 1 및 제 2 구동 트랜지스터들(T9, T8)은 온되며, 제 1 전류가 제 2 구동 트랜지스터(T8) 및 제 1 구동 트랜지스터(T9)를 흘러 온된 상태의 트랜지스터(T12)를 통해 센싱부(200)로 전달될 수 있다. Accordingly, the first and second driving transistors T9 and T8 are turned on, and the first current flows through the second driving transistor T8 and the first driving transistor T9 through the turned-on transistor T12. It may be transmitted to the sensing unit 200 .

이때, 제 1 전류는 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가된 제 1 특정 전압에 기초하여 결정될 수 있다. In this case, the first current may be determined based on the first specific voltage applied to the gate terminal of the first driving transistor T9.

구체적으로, 트랜지스터의 턴-온 저항은 아래 수학식 1과 같이 표현될 수 있다. Specifically, the turn-on resistance of the transistor can be expressed as Equation 1 below.

Figure pat00001
Figure pat00001

여기서, Ron은 트랜지스터의 턴-온 저항으로, 트랜지스터가 온된 상태에서 갖는 저항값을 나타내고, W는 트랜지스터의 채널의 폭(Width)를 나타내고, L은 트랜지스터의 채널이 길이(Length)를 나타내고, Ci는 트랜지스터의 게이트 전극층과 채널층 사이에 존재하는 인슐레이터 층의 커패시턴스(Capacitance)를 나타내고, μeff는 트랜지스터의 채널층의 유효 이동도(effective mobility), VSG는 트랜지스터의 소스 단자와 게이트 단자 사이의 전압, VTH는 트랜지스터의 문턱 전압을 나타낸다. Here, R on is the turn-on resistance of the transistor and represents the resistance value of the transistor in the on state, W represents the width of the channel of the transistor, L represents the length of the channel of the transistor, C i represents the capacitance of the insulator layer present between the gate electrode layer and the channel layer of the transistor, μ eff is the effective mobility of the channel layer of the transistor, V SG is the source terminal and gate terminal of the transistor The voltage between, V TH represents the threshold voltage of the transistor.

위에서 W, L, Ci, μeff, VTH는 고정된 값을 가지며, 트랜지스터의 턴-온 저항은 소스 단자와 게이트 단자 사이의 전압에 따라 조정될 수 있다. From above, W, L, C i , μ eff , V TH has a fixed value, and the turn-on resistance of the transistor can be adjusted according to the voltage between the source terminal and the gate terminal.

특히, 제 1 구동 트랜지스터(T9)와 제 2 구동 트랜지스터(T8)의 소스 단자에는 구동 전압이 인가되므로, 결국, 제 1 구동 트랜지스터(T9)와 제 2 구동 트랜지스터(T8)의 턴-온 저항은, 게이트 단자에 인가된 전압 즉, 특정 전압에 기초하여 결정될 수 있다. In particular, since the driving voltage is applied to the source terminals of the first driving transistor T9 and the second driving transistor T8, the turn-on resistance of the first driving transistor T9 and the second driving transistor T8 is , may be determined based on a voltage applied to the gate terminal, that is, a specific voltage.

이때, 본 개시의 일 실시 예에 따르면, 제 1 및 제 2 특정 전압은, 제 2 구동 트랜지스터(T8)의 턴-온 저항값이 제 1 구동 트랜지스터(T9)의 턴-온 저항에 비해 작은 값을 갖도록 미리 결정된 값을 가질 수 있다. In this case, according to an embodiment of the present disclosure, the first and second specific voltages are values where the turn-on resistance of the second driving transistor T8 is smaller than that of the first driving transistor T9. It may have a predetermined value to have.

예를 들어, 제 1 및 제 2 특정 전압 값은, 제 2 구동 트랜지스터(T8)의 턴-온 저항값이 제 1 구동 트랜지스터(T9)의 턴-온 저항값의 1 퍼센트 미만의 값을 갖도록 결정될 수 있으나, 이에 한정되는 것은 아니다. For example, the first and second specific voltage values may be determined such that the turn-on resistance of the second driving transistor T8 is less than 1 percent of the turn-on resistance of the first driving transistor T9. It may, but is not limited thereto.

이와 같이, 제 2 구동 트랜지스터(T8)의 턴-온 저항값이 제 1 구동 트랜지스터(T9)의 턴-온 저항값에 비해 무시할 수 있을 정도로 작은 경우, 정전류원 회로 센싱 구간에서 제 1 및 제 2 구동 트랜지스터(T9, T8)를 흐르는 제 1 전류값은 제 1 구동 트랜지스터(T9)의 턴-온 저항값에 의해 결정되는 것으로 볼 수 있다. As such, when the turn-on resistance value of the second driving transistor T8 is negligibly smaller than the turn-on resistance value of the first driving transistor T9, in the constant current source circuit sensing period, the first and second It can be seen that the value of the first current flowing through the driving transistors T9 and T8 is determined by the turn-on resistance value of the first driving transistor T9.

한편, 센싱 구간 중 PWM 회로 센싱 구간에서는, 정전류원 회로(111)(구체적으로, 제 1 구동 트랜지스터(T9)의 게이트 단자)에 제 3 특정 전압이 인가되고, PWM 회로(112)(구체적으로, 제 2 구동 트랜지스터(T8)의 게이트 단자)에 제 4 특정 전압이 인가될 수 있다. Meanwhile, in the PWM circuit sensing period of the sensing period, the third specific voltage is applied to the constant current source circuit 111 (specifically, the gate terminal of the first driving transistor T9), and the PWM circuit 112 (specifically, A fourth specific voltage may be applied to the gate terminal of the second driving transistor T8.

이에 따라, 제 1 및 제 2 구동 트랜지스터들(T9, T8)은 온되며, 제 2 전류가 제 2 구동 트랜지스터(T8) 및 제 1 구동 트랜지스터(T9)를 흘러 온된 상태의 트랜지스터(T12)를 통해 센싱부(200)로 전달될 수 있다. Accordingly, the first and second driving transistors T9 and T8 are turned on, and the second current flows through the second driving transistor T8 and the first driving transistor T9 through the turned-on transistor T12. It may be transmitted to the sensing unit 200 .

이때, 제 2 전류는 제 2 구동 트랜지스터(T8)의 게이트 단자에 인가된 제 4 특정 전압에 기초하여 결정될 수 있다. In this case, the second current may be determined based on the fourth specific voltage applied to the gate terminal of the second driving transistor T8.

즉, 본 개시의 일 실시 예에 따르면, 제 3 및 제 4 특정 전압은, 제 1 구동 트랜지스터(T9)의 턴-온 저항값이 제 2 구동 트랜지스터(T8)의 턴-온 저항에 비해 작은 값을 갖도록 미리 결정된 값을 가질 수 있다. That is, according to an embodiment of the present disclosure, in the third and fourth specific voltages, the turn-on resistance of the first driving transistor T9 is smaller than the turn-on resistance of the second driving transistor T8. It may have a predetermined value to have.

예를 들어, 제 3 및 제 4 특정 전압 값은, 제 1 구동 트랜지스터(T9)의 턴-온 저항값이 제 2 구동 트랜지스터(T8)의 턴-온 저항값의 1 퍼센트 미만의 값을 갖도록 결정될 수 있으나, 이에 한정되는 것은 아니다. For example, the third and fourth specific voltage values may be determined so that the turn-on resistance of the first driving transistor T9 has a value less than 1 percent of the turn-on resistance of the second driving transistor T8. It may, but is not limited thereto.

이와 같이, 제 1 구동 트랜지스터(T9)의 턴-온 저항값이 제 2 구동 트랜지스터(T8)의 턴-온 저항값에 비해 무시할 수 있을 정도로 작은 경우, PWM 회로 센싱 구간에서 제 1 및 제 2 구동 트랜지스터(T9, T8)를 흐르는 제 2 전류값은 제 2 구동 트랜지스터(T8)의 턴-온 저항값에 의해 결정되는 것으로 볼 수 있다. As such, when the turn-on resistance value of the first driving transistor T9 is negligibly smaller than the turn-on resistance value of the second driving transistor T8, the first and second driving operations are performed in the PWM circuit sensing period. It can be seen that the value of the second current flowing through the transistors T9 and T8 is determined by the turn-on resistance value of the second driving transistor T8.

한편, 제 1 및 제 2 전류가 전달되면, 센싱부(200)는 제 1 및 제 2 전류를 각각 센싱하고, 제 1 전류에 대응되는 제 1 센싱 데이터 및 제 2 전류에 대응되는 제 2 센싱 데이터를 보정부(300)로 각각 출력할 수 있다. Meanwhile, when the first and second currents are transmitted, the sensing unit 200 senses the first and second currents, respectively, and obtains first sensing data corresponding to the first current and second sensing data corresponding to the second current. may be output to the correction unit 300, respectively.

이에 따라, 보정부(300)는 센싱 데이터에 기초하여 서브 픽셀 회로(110)에 인가되는 영상 데이터 전압을 보정할 수 있다. Accordingly, the correction unit 300 may correct the image data voltage applied to the sub-pixel circuit 110 based on the sensing data.

도 9a는 본 개시의 일 실시 예에 따른 서브 픽셀 회로(110) 및 센싱부(200)의 상세 회로도이다. 도 9a는 하나의 서브 픽셀과 관련된 회로 즉, 하나의 무기 발광 소자(120), 그 무기 발광 소자(120)를 구동하기 위한 서브 픽셀 회로(110) 및 서브 픽셀 회로(110)에 포함된 구동 트랜지스터(T8, T9)를 흐르는 전류를 센싱하기 위한 센싱부(200)의 단위 구성을 구체적으로 도시하고 있다. 9A is a detailed circuit diagram of the sub-pixel circuit 110 and the sensing unit 200 according to an embodiment of the present disclosure. 9A shows a circuit related to one sub-pixel, that is, one inorganic light-emitting device 120, a sub-pixel circuit 110 for driving the inorganic light-emitting device 120, and a driving transistor included in the sub-pixel circuit 110. The unit configuration of the sensing unit 200 for sensing the current flowing through (T8, T9) is shown in detail.

도 9a에 따르면, 서브 픽셀 회로(110)는 정전류원 회로(111), PWM 회로(112), 트랜지스터(T10), 트랜지스터(T11) 및 트랜지스터(T12)를 포함할 수 있다. Referring to FIG. 9A , the sub-pixel circuit 110 may include a constant current source circuit 111, a PWM circuit 112, a transistor T10, a transistor T11, and a transistor T12.

정전류원 회로(111)는, 도시된 바와 같이, 제 1 구동 트랜지스터(T9), 커패시터(C2) 및 트랜지스터(T5)를 포함한다. As shown, the constant current source circuit 111 includes a first driving transistor T9, a capacitor C2 and a transistor T5.

트랜지스터(T5)는 제어 신호 SP(n)에 따라 온/오프 제어되며, 온된 동안 데이터 신호 라인(VCCG_R/G/B)을 통해 인가되는 정전류원 데이터 전압 또는 특정 전압을 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 인가할 수 있다. The transistor T5 is controlled on/off according to the control signal SP(n), and while it is turned on, the constant current source data voltage or a specific voltage applied through the data signal line VCCG_R/G/B is applied to the first driving transistor T9. can be applied to the gate terminal (i.e., C node) of

커패시터(C2)는 일단이 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 연결되고, 타단이 트랜지스터(T4)의 드레인 단자 및 트랜지스터(T6)의 드레인 단자에 공통 연결된다. The capacitor C2 has one end connected to the gate terminal (ie, C node) of the first driving transistor T9 and the other end connected to the drain terminal of the transistor T4 and the drain terminal of the transistor T6 in common.

제 1 구동 트랜지스터(T9)는 제 2 구동 트랜지스터(T8)과 직렬 연결된다. 즉, 제 1 구동 트랜지스터(T9)의 소스 단자는 제 2 구동트랜지스터(T8)의 드레인 단자에 연결된다. The first driving transistor T9 is connected in series with the second driving transistor T8. That is, the source terminal of the first driving transistor T9 is connected to the drain terminal of the second driving transistor T8.

또한, 제 1 구동 트랜지스터(T9)의 드레인 단자는 트랜지스터(T10)의 소스 단자 및 트랜지스터(T12)의 소스 단자에 공통 연결된다. 또한, 제 1 구동 트랜지스터(T9)의 게이트 단자는 커패시터(C2)의 일단 및 트랜지스터(T5)의 드레인 단자에 공통 연결된다. Also, the drain terminal of the first driving transistor T9 is commonly connected to the source terminal of the transistor T10 and the source terminal of the transistor T12. Also, the gate terminal of the first driving transistor T9 is commonly connected to one end of the capacitor C2 and the drain terminal of the transistor T5.

한편, PWM 회로(112)는, 도시된 바와 같이, 6개의 트랜지스터(T1 내지 T4, T6, T7), 제 2 구동 트랜지스터(T8) 및 커패시터(C1)을 포함한다. On the other hand, the PWM circuit 112, as shown, includes six transistors (T1 to T4, T6, T7), a second driving transistor (T8) and a capacitor (C1).

트랜지스터(T1)는 제어 신호 Emi_1(n)에 따라 온/오프 제어되며, 온된 동안 스윕 신호(Sweep)를 커패시터(C1)의 일단(즉, A 노드)에 인가할 수 있다. The transistor T1 is controlled on/off according to the control signal Emi_1(n), and while it is turned on, the sweep signal Sweep may be applied to one end (ie, node A) of the capacitor C1.

트랜지스터(T2)는 제어 신호 SP(n)에 따라 온/오프 제어되며, 온된 동안 데이터 신호 라인(VPWM_R/G/B)를 통해 인가되는 PWM 데이터 전압 또는 특정 전압을 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드)에 인가할 수 있다. The transistor T2 is controlled on/off according to the control signal SP(n), and while it is turned on, the PWM data voltage or a specific voltage applied through the data signal line VPWM_R/G/B is applied to the second driving transistor T8. It can be applied to the gate terminal (ie, B node).

트랜지스터(T3)는 제어 신호 Vini(n)에 따라 온/오프 제어되며, 온된 동안 제 2 구동 전압(VDD_PWM)을 A 노드에 인가할 수 있다. The transistor T3 is controlled on/off according to the control signal Vini(n), and may apply the second driving voltage VDD_PWM to the A node while it is turned on.

트랜지스터(T4)는 제어 신호 Vini(n)에 따라 온/오프 제어되며, 온된 동안 제 2 구동 전압(VDD_PWM)을 커패시터(C2)의 타단(즉, D 노드)에 인가할 수 있다. The transistor T4 is controlled on/off according to the control signal Vini(n), and may apply the second driving voltage VDD_PWM to the other terminal (ie, node D) of the capacitor C2 while being turned on.

트랜지스터(T7)는 제어 신호 Emi_1(n)에 따라 온/오프 제어되며, 온된 동안 제 1 구동 전압(VDD_PAM)을 제 2 구동 트랜지스터(T8)의 소스 단자에 인가할 수 있다.The transistor T7 is controlled on/off according to the control signal Emi_1(n), and while turned on, the first driving voltage VDD_PAM may be applied to the source terminal of the second driving transistor T8.

트랜지스터(T6)은 제어 신호 Emi_1(n)에 따라 온/오프 제어되며, 온된 동안 제 1 구동 전압(VDD_PAM)을 커패시터(C2)의 타단에 인가할 수 있다. The transistor T6 is controlled on/off according to the control signal Emi_1(n), and may apply the first driving voltage VDD_PAM to the other end of the capacitor C2 while being turned on.

커패시터(C1)는 일단이 트랜지스터(T1)의 드레인 단자(즉, A 노드)에 연결되고, 타단이 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드)에 연결된다.The capacitor C1 has one end connected to the drain terminal (ie, node A) of the transistor T1 and the other end connected to the gate terminal (ie, node B) of the second driving transistor T8.

제 2 구동 트랜지스터(T8)는 제 1 구동 트랜지스터(T9)와 직렬 연결된다. 즉, 제 2 구동 트랜지스터(T8)의 드레인 단자는 제 1 구동 트랜지스터(T9)의 소스 단자에 연결된다. The second driving transistor T8 is connected in series with the first driving transistor T9. That is, the drain terminal of the second driving transistor T8 is connected to the source terminal of the first driving transistor T9.

또한, 제 2 구동 트랜지스터(T8)의 소스 단자는 트랜지스터(T6)의 소스 단자 및 트랜지스터(T7)의 드레인 단자에 공통 연결된다. 또한, 제 2 구동 트랜지스터(T8)의 게이트 단자는 커패시터(C1)의 타단 및 트랜지스터(T2)의 드레인 단자에 공통 연결된다. Also, the source terminal of the second driving transistor T8 is commonly connected to the source terminal of the transistor T6 and the drain terminal of the transistor T7. Also, the gate terminal of the second driving transistor T8 is commonly connected to the other terminal of the capacitor C1 and the drain terminal of the transistor T2.

한편, 트랜지스터(T10)는, 소스 단자가 제 1 구동 트랜지스터(T9)의 드레인 단자에 연결되고, 드레인 단자가 무기 발광 소자(120)의 애노드 단자에 연결된다. 트랜지스터(T10)는 제어 신호 Emi_2(n)에 따라 온/오프 제어되어 정전류원 회로(112)와 무기 발광 소자(120)를 전기적으로 연결/분리할 수 있다. Meanwhile, the transistor T10 has a source terminal connected to the drain terminal of the first driving transistor T9 and a drain terminal connected to the anode terminal of the inorganic light emitting element 120 . The transistor T10 is controlled on/off according to the control signal Emi_2(n) to electrically connect/disconnect the constant current source circuit 112 and the inorganic light emitting device 120 .

트랜지스터(T11)는 무기 발광 소자(120)의 애노드 단자 및 캐소드 단자 사이에 연결된다. 트랜지스터(T11)는, 무기 발광 소자(120)가 TFT층 위에 실장되어 서브 픽셀 회로(110)와 전기적으로 연결되기 전과 후에 각각 다른 용도로 이용될 수 있다. The transistor T11 is connected between the anode terminal and the cathode terminal of the inorganic light emitting element 120 . The transistor T11 may be used for different purposes before and after the inorganic light emitting device 120 is mounted on the TFT layer and electrically connected to the sub-pixel circuit 110 .

예를 들어, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 전기적으로 서로 연결되기 전에, 트랜지스터(T11)는 서브 픽셀 회로(110)의 이상 여부를 체크하기 위해 TEST 신호에 따라 온될 수 있다. 한편, 무기 발광 소자(120)와 서브 픽셀 회로(110)가 서로 연결된 후에, 트랜지스터(T11)는 무기 발광 소자(120)의 접합 캐패시턴스에 잔류하는 전하를 방전시키기 위해 TEST 신호에 따라 온될 수 있다. For example, before the inorganic light emitting device 120 and the sub-pixel circuit 110 are electrically connected to each other, the transistor T11 may be turned on according to the TEST signal to check whether the sub-pixel circuit 110 is abnormal. . Meanwhile, after the inorganic light emitting device 120 and the sub-pixel circuit 110 are connected to each other, the transistor T11 may be turned on according to the TEST signal to discharge charges remaining in the junction capacitance of the inorganic light emitting device 120.

여기서, TEST 신호는, 트랜지스터(T11)의 온/오프를 제어하기 위해 레벨 시프터를 통해 TCON으로부터 제공되는 제어 신호이며, 디스플레이 패널(110)의 모든 서브 픽셀 회로(110)에 동일하게 인가되는 글로벌 신호이다. Here, the TEST signal is a control signal provided from TCON through a level shifter to control on/off of the transistor T11, and is a global signal equally applied to all sub-pixel circuits 110 of the display panel 110. to be.

트랜지스터(T12)는 소스 단자가 제 1 구동 트랜지스터(T9)의 드레인 단자에 연결되고, 드레인 단자가 센싱부(200)에 연결된다. 트랜지스터(T12)는 센싱 구동이 수행되는 동안 제어 신호 Sen(n)에 따라 온되어, 전술한 제 1 및 제 2 전류를 센싱 라인(SSL)을 통해 센싱부(200)로 전달할 수 있다. The source terminal of the transistor T12 is connected to the drain terminal of the first driving transistor T9 and the drain terminal is connected to the sensing unit 200 . The transistor T12 may be turned on according to the control signal Sen(n) while the sensing drive is being performed, and may transfer the aforementioned first and second currents to the sensing unit 200 through the sensing line SSL.

한편, 무기 발광 소자(120)의 캐소드 단자는 그라운드 전압(VSS) 단자에 연결된다. Meanwhile, the cathode terminal of the inorganic light emitting element 120 is connected to the ground voltage (VSS) terminal.

한편, 도 9a에 도시된 바에 따르면, 센싱부(200)의 단위 구성은 전류 적분기(210) 및 ADC(Analog to Digital Converter)(220)를 포함한다. 전류 적분기(210)는 앰프(211), 적분 커패시터(212), 제 1 스위치(213) 및 제 2 스위치(214)를 포함할 수 있다. Meanwhile, as shown in FIG. 9A , the unit configuration of the sensing unit 200 includes a current integrator 210 and an analog to digital converter (ADC) 220. The current integrator 210 may include an amplifier 211 , an integrating capacitor 212 , a first switch 213 and a second switch 214 .

앰프(211)는, 센싱 라인(SSL)에 연결되어 전술한 제 1 및 제 2 전류를 입력받는 반전 입력 단자(-), 기준 전압(Vpre)을 입력받는 비 반전 입력 단자(+) 및 출력 단자(Vout)를 포함할 수 있다. The amplifier 211 includes an inverting input terminal (-) connected to the sensing line SSL and receiving the aforementioned first and second currents, a non-inverting input terminal (+) receiving the reference voltage Vpre, and an output terminal. (Vout).

적분 커패시터(212)는, 앰프(211)의 반전 입력 단자(-)와 출력 단자(Vout) 사이에 연결되고, 제 1 스위치(213)는 적분 커패시터(212)의 양 단에 연결될 수 있다. 한편, 제 2 스위치(214)는 앰프(211)의 출력 단자(Vout)와 ADC(220)의 입력단에 양 단이 각각 연결되며, 제어 신호 Sam에 따라 스위칭될 수 있다. The integrating capacitor 212 may be connected between the inverting input terminal (-) and the output terminal Vout of the amplifier 211, and the first switch 213 may be connected to both ends of the integrating capacitor 212. Meanwhile, both ends of the second switch 214 are connected to the output terminal Vout of the amplifier 211 and the input terminal of the ADC 220, respectively, and can be switched according to the control signal Sam.

한편, 도 9a에 도시된 센싱부(200)의 단위 구성은, 센싱 라인(SSL)마다 마련될 수 있다. 따라서, 예를 들어, 550개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 550개의 상기 단위 구성을 포함할 수 있다. 다른 예로, 550개의 픽셀 컬럼 라인을 포함하는 디스플레이 패널(100)에서 센싱 라인이 R, G, B 서브 픽셀의 컬럼 라인마다 마련된 경우에는, 센싱부(200)는 1650(=550*3)개의 상기 단위 구성을 포함할 수 있다. Meanwhile, the unit configuration of the sensing unit 200 shown in FIG. 9A may be provided for each sensing line SSL. Thus, for example, in the case where sensing lines are provided for each column line of a pixel in the display panel 100 including 550 pixel column lines, the sensing unit 200 may include 550 of the unit components. As another example, in the case where sensing lines are provided for each column line of R, G, and B sub-pixels in the display panel 100 including 550 pixel column lines, the sensing unit 200 can detect 1650 (=550*3) Can contain unit configurations.

도 9b는 도 9a에 도시된 서브 픽셀 회로(110) 및 센싱부(200)의 구동 타이밍도이다. 구체적으로, 도 9b는 하나의 영상 프레임 기간 및 블랭킹 기간 동안 디스플레이 패널(100)의 서브 픽셀 회로들(110)에 인가되는 각종 구동 신호들을 도시하고 있다. 도 9b에서는 디스플레이 패널(100)이 312개의 로우 라인을 포함하는 경우를 예로 들었다. FIG. 9B is a driving timing diagram of the sub-pixel circuit 110 and the sensing unit 200 shown in FIG. 9A. Specifically, FIG. 9B illustrates various driving signals applied to the sub-pixel circuits 110 of the display panel 100 during one image frame period and a blanking period. In FIG. 9B , a case in which the display panel 100 includes 312 row lines is taken as an example.

도 9b를 참조하면, VDD_PAM은 제 1 구동 전압(예를 들어, +12[V])을, VDD_PWM은 제 2 구동 전압(예를 들어, +12[V])을, VSS는 그라운드 전압(예를 들어, 0[V])을 나타낸다. 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은, 별도의 배선을 통해 파워 IC(미도시)로부터 서브 픽셀 회로(110)에 인가될 수 있다. 따라서, 서로 영향을 미치지 않는다. 또한, 제 1 구동 전압(VDD_PAM)과 제 2 구동 전압(VDD_PWM)은 같은 크기의 전압일 수 있으나, 이에 한정되는 것은 아니다. Referring to FIG. 9B , VDD_PAM is the first driving voltage (eg, +12 [V]), VDD_PWM is the second driving voltage (eg, +12 [V]), and VSS is the ground voltage (eg, +12 [V]). For example, 0 [V]). The first driving voltage VDD_PAM and the second driving voltage VDD_PWM may be applied to the subpixel circuit 110 from a power IC (not shown) through separate wires. Therefore, they do not affect each other. Also, the first driving voltage VDD_PAM and the second driving voltage VDD_PWM may have the same level of voltage, but are not limited thereto.

VPWM_R/G/B는, PWM 데이터 전압 및 특정 전압이 인가되는 데이터 신호 라인 또는 해당 라인을 통해 인가되는 신호를 나타낸다. 구체적으로, 디스플레이 구동 구간에서는 VPWM_R/G/B를 통해 PWM 데이터 전압(PWM data)이 데이터 드라이버로부터 PWM 회로(112)에 인가될 수 있다. 한편, 센싱 구동 구간에서는 VPWM_R/G/B를 통해 특정 전압(구체적으로는, 전술한 제 4 특정 전압(91), 제 2 특정 전압(93))이 데이터 드라이버로부터 PWM 회로(112)에 인가될 수 있다. VPWM_R/G/B 신호를 통해 인가되는 전압은, 예를 들어, 도시된 바와 같이 +0.5[V] 내지 +14.7[V] 사이의 값을 가질 수 있으나, 이에 한정되는 것은 아니다.VPWM_R/G/B represents a PWM data voltage and a data signal line to which a specific voltage is applied or a signal applied through the corresponding line. Specifically, in the display driving period, the PWM data voltage (PWM data) may be applied to the PWM circuit 112 from the data driver through VPWM_R/G/B. Meanwhile, in the sensing driving period, a specific voltage (specifically, the fourth specific voltage 91 and the second specific voltage 93) is applied from the data driver to the PWM circuit 112 through VPWM_R/G/B. can The voltage applied through the VPWM_R/G/B signal may have, for example, a value between +0.5 [V] and +14.7 [V] as shown, but is not limited thereto.

이때, 본 개시의 일 실시 예에 따르면, 하나의 픽셀을 구성하는 R, G, B 서브 픽셀 각각에 대한 PWM 데이터 전압들은 시분할 멀티플렉싱되어 데이터 드라이버로부터 인가될 수 있다. 이와 같이, 시분할 멀티플렉싱된 PWM 데이터 전압들은 디먹스 회로(미도시)를 통해 해당 서브 픽셀로 각각 인가될 수 있다. In this case, according to an embodiment of the present disclosure, PWM data voltages for each of the R, G, and B sub-pixels constituting one pixel may be time-division multiplexed and applied from the data driver. In this way, the time-division multiplexed PWM data voltages may be respectively applied to corresponding sub-pixels through a demux circuit (not shown).

한편, 도 9a에 도시된 서브 픽셀 회로(110)는 R, G, B 서브 픽셀 중 어느 하나의 서브 픽셀(예를 들어, R 서브 픽셀)에 대응되는 서브 픽셀 회로(110)를 도시하고 있다. 따라서, 도 9a의 서브 픽셀 회로(110)에는 시분할 멀티플렉싱된 PWM 데이터 전압들 중 R 서브 픽셀에 대한 PWM 데이터 전압(예를 들어, VPWM_R)만이 디먹스 회로(미도시)를 통해 선택되어 인가될 수 있다. Meanwhile, the sub-pixel circuit 110 shown in FIG. 9A shows the sub-pixel circuit 110 corresponding to any one sub-pixel (eg, R sub-pixel) among R, G, and B sub-pixels. Therefore, only the PWM data voltage (eg, VPWM_R) for the R sub-pixel among the time-division multiplexed PWM data voltages may be selected and applied to the sub-pixel circuit 110 of FIG. 9A through a demux circuit (not shown). there is.

VCCG_R/G/B는, 정전류원 데이터 전압 및 특정 전압이 인가되는 데이터 신호 라인 또는 해당 라인을 통해 인가되는 신호를 나타낸다. 구체적으로, 디스플레이 구동 구간에서는 VCCG_R/G/B를 통해 정전류원 데이터 전압(CCG data)이 데이터 드라이버로부터 정전류원 회로(111)에 인가될 수 있다. 한편, 센싱 구동 구간에서는 VCCG_R/G/B를 통해 특정 전압(구체적으로는, 전술한 제 3 특정 전압(92), 제 1 특정 전압(94))이 데이터 드라이버로부터 정전류원 회로(111)에 인가될 수 있다. VCCG_R/G/B 신호를 통해 인가되는 전압은, 예를 들어, 도시된 바와 같이 0[V] 내지 +5[V] 사이의 값을 가질 수 있다. 또는 도시된 바와 같이 0[V] 내지 +3[V] 사이의 값을 가질 수도 있다. 그러나, 이에 한정되는 것은 아니다. VCCG_R/G/B represents a data signal line to which a constant current source data voltage and a specific voltage are applied or a signal applied through the corresponding line. Specifically, in the display driving period, the constant current source data voltage CCG data may be applied from the data driver to the constant current source circuit 111 through VCCG_R/G/B. Meanwhile, in the sensing driving period, a specific voltage (specifically, the aforementioned third specific voltage 92 and first specific voltage 94) is applied from the data driver to the constant current source circuit 111 through VCCG_R/G/B. It can be. The voltage applied through the VCCG_R/G/B signal may have a value between 0 [V] and +5 [V], for example, as shown. Or, as shown, it may have a value between 0 [V] and +3 [V]. However, it is not limited thereto.

이때, 본 개시의 일 실시 예에 따르면, 디스플레이 패널(100)의 정전류원 회로들(111)에는 서브 픽셀의 종류 별로 동일한 크기의 정전류원 데이터 전압이 인가될 수 있다. 또는 실시 예에 따라, 서브 픽셀의 종류와 무관하게, 모든 정전류원 회로들(111)에 동일한 정전류원 데이터 전압이 인가될 수도 있다. 이에 따라, 구동 전류의 크기가 서브 픽셀의 종류별로 또는 모든 서브 픽셀에 대해 같아지므로, 구동 전류의 크기 변화에 따른 LED의 파장 변화 문제가 해결될 수 있다.In this case, according to an embodiment of the present disclosure, constant current source data voltages having the same magnitude for each type of subpixel may be applied to the constant current source circuits 111 of the display panel 100 . Alternatively, according to embodiments, the same constant current source data voltage may be applied to all constant current source circuits 111 regardless of the type of subpixel. Accordingly, since the size of the driving current is the same for each type of sub-pixel or for all sub-pixels, the problem of changing the wavelength of the LED due to the change in the size of the driving current can be solved.

한편, 하나의 디스플레이 패널(100)에는 동일한 정전류원 데이터 전압이 인가되지만, 다른 디스플레이 패널에는 다른 크기의 정전류원 데이터 전압이 인가될 수 있음은 물론이다. 따라서, 복수의 디스플레이 패널이 연결되어 하나의 대형 디스플레이 장치가 구성되는 경우, 디스플레이 패널 간의 밝기 편차나 색상 편차가 정전류원 데이터 전압의 조정을 통해 보상될 수도 있다. Meanwhile, it goes without saying that the same constant current source data voltage is applied to one display panel 100, but constant current source data voltages of different magnitudes may be applied to another display panel. Accordingly, when a plurality of display panels are connected to form one large display device, brightness or color differences between the display panels may be compensated for by adjusting the constant current source data voltage.

이상에서는, LED의 파장 변화 문제 해결 및 영상의 계조 표현 관점에서, 설명의 편의를 위해 정전류원 회로(111)에 동일한 정전류원 데이터 전압이 인가된다고 설명하였다. 그러나, 전술한 바와 같이 제 1 구동 트랜지스터들(T9) 간에는 문턱 전압 및 이동도에 편차가 있을 수 있으며, 본 개시의 다양한 실시 예들에서는 이 편차를 외부 보상 방식으로 보상하게 되므로, 실제 정전류원 회로(111)에는 센싱 구동을 통해 값이 보정된 정전류원 데이터 전압이 인가되게 됨은 물론이다. In the foregoing, it has been described that the same constant current source data voltage is applied to the constant current source circuit 111 for convenience of description in terms of solving the problem of changing the wavelength of the LED and expressing the gradation of an image. However, as described above, there may be deviations in threshold voltage and mobility between the first driving transistors T9, and in various embodiments of the present disclosure, this deviation is compensated by an external compensation method, so that the actual constant current source circuit ( 111) is applied with the constant current source data voltage whose value is corrected through sensing driving.

Vini(n)는, 제 2 구동 전압(VDD_PWM)을 커패시터(C1)의 일단(즉, A 노드) 및 커패시터(C2)의 타단(즉, D 노드)에 인가하기 위한 게이트 신호를 나타낸다. A 노드 및 D 노드에 인가된 제 2 구동 전압(VDD_PWM)은 영상 데이터 전압 또는 특정 전압이 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드) 및 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 설정될 때 그 기준 전위가 된다. Vini(n) represents a gate signal for applying the second driving voltage VDD_PWM to one end of the capacitor C1 (ie, node A) and the other end of the capacitor C2 (ie, node D). The second driving voltage VDD_PWM applied to the A node and the D node is the image data voltage or a specific voltage at the gate terminal of the second driving transistor T8 (ie, B node) and the gate terminal of the first driving transistor T9. (i.e. C node), it becomes its reference potential.

SP(n)은, 영상 데이터 전압 및 특정 전압을 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드) 및 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 인가하기 위한 게이트 신호를 나타낸다..SP(n) is for applying the image data voltage and a specific voltage to the gate terminal (ie, B node) of the second driving transistor T8 and the gate terminal (ie, C node) of the first driving transistor T9. Indicates the gate signal.

Emi_1(n)은 제 2 구동 트랜지스터(T8)의 소스 단자 및 D 노드에 제 1 구동 전압(VDD_PAM)을 인가하고, A 노드에 스윕 전압을 인가하기 위한 게이트 신호를 나타낸다. Emi_1(n) represents a gate signal for applying the first driving voltage VDD_PAM to the source terminal of the second driving transistor T8 and the D node, and applying a sweep voltage to the A node.

Emi_2(n)은 발광 구간에서 트랜지스터(T10)를 온시키기 위한 게이트 신호를 나타낸다. Emi_2(n) represents a gate signal for turning on the transistor T10 in the emission period.

Sen(n)은 센싱 구간에서 트랜지스터(T12)를 온시키기 위한 게이트 신호를 나타낸다.Sen(n) represents a gate signal for turning on the transistor T12 in the sensing period.

위 제어 신호들(즉, 게이트 신호들)에서, (n)은 n번째 로우 라인을 나타낸다. 따라서, Vini(n), SP(n), Emi_1(n), Emi_2(n), Sen(n) 각각은, n번째 로우 라인에 포함된 서브 픽셀 회로들(110)에 동일하게 인가된다. 이에 따라, 로우 라인(또는 스캔 라인 또는 게이트 라인) 별로 디스플레이 패널(110)이 구동될 수 있다. In the above control signals (ie, gate signals), (n) represents the nth row line. Accordingly, each of Vini(n), SP(n), Emi_1(n), Emi_2(n), and Sen(n) is equally applied to the subpixel circuits 110 included in the nth row line. Accordingly, the display panel 110 may be driven for each row line (or scan line or gate line).

Sweep은 스윕 신호 또는 스윕 신호가 인가되는 라인을 나타낸다. 스윕 신호는, TCON에서 생성되어 레벨 시프터를 통해 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동일하게 인가될 수 있다. 즉, 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에는 동일한 스윕 신호가 인가될 수 있다. 이때, 스윕 신호는 제 1 전압(예를 들어, +5[V])에서 제 2 전압(예를 들어, 0[V])으로 선형 변화하는 전압이 연속하여 반복되는 형태일 수 있다. Sweep represents a sweep signal or a line to which the sweep signal is applied. The sweep signal may be generated at TCON and equally applied to all sub-pixel circuits 110 of the display panel 100 through a level shifter. That is, the same sweep signal may be applied to all sub-pixel circuits 110 of the display panel 100 . In this case, the sweep signal may have a form in which a linearly changing voltage from a first voltage (eg, +5 [V]) to a second voltage (eg, 0 [V]) is continuously repeated.

전술한 바와 같이, 게이트 신호는, 픽셀 어레이상의 픽셀들을 로우 라인 단위로 구동하기 위해 게이트 드라이버로부터 로우 라인 별로 별도로 인가될 수 있다. 이와 같이, 로우 라인 별로 별도로 인가되는 신호들을 로컬 신호라 할 수 있다. 이에 반해, 스윕 신호는 디스플레이 패널의 모든 로우 라인에 대해 동일하게 인가되므로, 전술한 로컬 신호와 구분하여 글로벌 신호라고 부를 수 있다. As described above, the gate signal may be separately applied for each row line from the gate driver in order to drive the pixels on the pixel array in a row line unit. In this way, signals applied separately for each row line may be referred to as local signals. In contrast, since the sweep signal is equally applied to all row lines of the display panel, it may be referred to as a global signal to distinguish it from the aforementioned local signal.

한편, A 노드에는 제어 신호 Emi_1(n)에 따라 트랜지스터(T1)이 온된 동안 스윕 신호 중 일부가 인가된다. 이와 같이 A 노드에 선택적으로 인가된 스윕 신호의 일부가 전술한 스윕 전압이 될 수 있다. Meanwhile, a part of the sweep signal is applied to node A while the transistor T1 is turned on according to the control signal Emi_1(n). A portion of the sweep signal selectively applied to node A may become the aforementioned sweep voltage.

이때, 디스플레이 패널(100)의 트랜지스터들(T1)은 Emi_1(n)에 따라 로우 라인 순으로 온되므로, 스윕 신호가 모든 로우 라인에 대해 동일하게 인가되는 글로벌 신호임은 별론, 서브 픽셀 회로들(110)의 A 노드에 인가되는 스윕 전압의 파형은 로우 라인에 따라 달라질 수 있다. 이에 관한 보다 자세한 내용은 후술된다. At this time, since the transistors T1 of the display panel 100 are turned on in order of row lines according to Emi_1(n), aside from the fact that the sweep signal is a global signal equally applied to all row lines, the sub-pixel circuits ( 110), the waveform of the sweep voltage applied to node A may vary according to the low line. More details about this will be described later.

한편, Spre, Sam은 센싱 구동과 관련된 제어 신호들이며, 각 제어 신호에 따른 센싱부(200)의 동작은 후술된다. Meanwhile, Spre and Sam are control signals related to sensing driving, and an operation of the sensing unit 200 according to each control signal will be described later.

한편, 도 9b를 참조하면, 디스플레이 패널(100)은 영상 프레임 기간 내에서 디스플레이 구동이 수행되고, 블랭킹 기간 내에서 센싱 구동이 수행되는 것을 볼 수 있다. Meanwhile, referring to FIG. 9B , it can be seen that display driving is performed in the video frame period and sensing driving is performed in the blanking period.

디스플레이 구동 구간에서는, 전술한 데이터 설정 구간 및 발광 구간이 진행된다. In the display driving period, the above-described data setting period and emission period are performed.

전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 하나의 영상 프레임에 대해, 로우 라인마다 한 번의 데이터 설정 구간과 복수의 발광 구간이 진행될 수 있다. 이를 위해, 도 9b를 참조하면, 디스플레이 구동 기간 동안, 데이터 설정 동작을 위한 스캔 신호들(SP, Vini)은 각 로우 라인에 대해 1회 인가되며, 발광 동작을 위한 에미션 신호(Emi_1, Emi_2)는 각 로우 라인에 대해 복수 회 인가되는 것을 볼 수 있다. As described above, according to an embodiment of the present disclosure, one data setting section and a plurality of emission sections may be performed for each row line in one image frame. To this end, referring to FIG. 9B , during the display driving period, scan signals SP and Vini for data setting operation are applied once for each row line, and emission signals Emi_1 and Emi_2 for light emission operation It can be seen that is applied multiple times for each row line.

즉, 로우 레벨의 SP, Vini 신호가 인가되는 시간 구간이 해당 로우 라인의 데이터 설정 구간이되고, 로우 레벨의 Emi 신호가 인가되는 시간 구간이 해당 로우 라인의 발광 구간이 된다. That is, the time interval to which the low-level SP and Vini signals are applied becomes the data setting interval of the corresponding row line, and the time interval to which the low-level Emi signal is applied becomes the emission interval of the corresponding row line.

한편, 전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 데이터 설정 구간과 발광 구간은 로우 라인 순으로 진행될 수 있다. 이를 위해, 도 9b를 참조하면, 게이트 신호들(SP, Vini, Emi_1, Emi_2) 각각은, 로우 라인 순으로 순차적으로 인가되는 것을 볼 수 있다. Meanwhile, as described above, according to an embodiment of the present disclosure, the data setting period and the emission period may proceed in the row line order. To this end, referring to FIG. 9B , it can be seen that each of the gate signals SP, Vini, Emi_1, and Emi_2 is sequentially applied in the row line order.

즉, 예를 들어, 로우 레벨의 SP(n) 신호와 로우 레벨의 SP(n+1) 신호는 서로 1H 시간(도 9b의 예에서는, 1.4μs)만큼의 차이를 두고 인가된다. 이는, 나머지 게이트 신호들(즉, Vini(n)과 Vini(n+1), Emi_1(n)과 Emi_1(n+1), Emi_2(n)과 Emi_2(n+1))에 대해서도 마찬가지이다. That is, for example, the low level SP(n) signal and the low level SP(n+1) signal are applied with a difference of 1H time (1.4μs in the example of FIG. 9B). The same applies to the remaining gate signals (ie, Vini(n) and Vini(n+1), Emi_1(n) and Emi_1(n+1), and Emi_2(n) and Emi_2(n+1)).

한편, 센싱 구동 구간에서는 디스플레이 패널의 일부 로우 라인(도 9b의 예에서는, n번째 로우 라인)에 포함된 서브 픽셀 회로들(110)에 대한 센싱 구동이 수행된다. Meanwhile, in the sensing driving period, sensing driving is performed on sub-pixel circuits 110 included in some row lines (nth row lines in the example of FIG. 9B ) of the display panel.

도 9b를 참조하면, 센싱 구동 구간(또는 센싱 구간)은, PWM 회로 센싱 구간(①) 및 정전류원 회로 센싱 구간(②)을 포함할 수 있다. Referring to FIG. 9B , the sensing driving period (or sensing period) may include a PWM circuit sensing period (①) and a constant current source circuit sensing period (②).

PWM 회로 센싱 구간(①) 동안에는, 제 4 특정 전압(91) 및 제 3 특정 전압(92)에 기초하여 제 2 구동 트랜지스터(T8) 및 제 1 구동 트랜지스터(T9)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. During the PWM circuit sensing period ①, the second current flowing through the second driving transistor T8 and the first driving transistor T9 based on the fourth specific voltage 91 and the third specific voltage 92 is applied to the sensing unit. (200).

정전류원 회로 센싱 구간(②) 동안에는, 제 2 특정 전압(93) 및 제 1 특정 전압(94)에 기초하여 제 2 구동 트랜지스터(T8) 및 제 1 구동 트랜지스터(T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. During the constant current source circuit sensing period ②, the first current flowing through the second driving transistor T8 and the first driving transistor T9 is sensed based on the second specific voltage 93 and the first specific voltage 94. It is delivered to unit 200.

이에 따라, 센싱부(200)는 제 2 및 제 1 전류에 기초하여 제 2 센싱 데이터 및 제 1 센싱 데이터를 각각 출력할 수 있다.Accordingly, the sensing unit 200 may output second sensing data and first sensing data based on the second and first currents, respectively.

이때, 본 개시의 일 실시 예에 따르면, 상기 센싱 구동은, 도 9b에 도시된 바와 같이, 블랭킹 기간 내에서 수행될 수 있다. 블랭킹 기간은 디스플레이 패널(100)에 유효한 영상 데이터가 입력되지 않는 시간 구간을 말한다. In this case, according to an embodiment of the present disclosure, the sensing drive may be performed within a blanking period, as shown in FIG. 9B. The blanking period refers to a time period in which valid image data is not input to the display panel 100 .

그러나, 실시 예가 이에 한정되는 것은 아니다. 가령, 상기 센싱 구동은, 디스플레이 장치(1000)의 부팅 기간, 파워 오프 기간 또는 스크린 오프 기간 등에 수행될 수도 있다. 여기서, 부팅 기간은 시스템 전원이 인가된 후부터 화면이 온되기 전까지의 기간을 의미하고, 파워 오프 기간은 화면이 오프된 후부터 시스템 전원이 해제될 때까지의 기간을 의미하며, 스크린 오프 기간은 시스템 전원은 인가되고 있으나 화면이 오프되어 있는 기간을 의미할 수 있다. However, the embodiment is not limited thereto. For example, the sensing drive may be performed during a booting period, a power off period, or a screen off period of the display apparatus 1000 . Here, the booting period means a period from when system power is applied until the screen is turned on, the power-off period means a period from when the screen is turned off until the system power is released, and the screen-off period means a period from when the system power is turned off may indicate a period during which the screen is turned off although being applied.

한편, 무기 발광 소자(120)의 발광이 종료되었음에도 무기 발광 소자(120)에는(구체적으로는, 무기 발광 소자(120)의 접합(junction) 캐패시턴스에는) 전하가 잔류할 수 있다. 이로 인해, 발광 구간이 종료되었음에도 무기 발광 소자(120)가 미세하게 발광하는 문제점이 유발될 수 있으며, 이는, 낮은 계조(예를 들어, 블랙)를 표현할 때 특히 문제가 될 수 있다. Meanwhile, even when the light emission of the inorganic light emitting device 120 is terminated, charges may remain in the inorganic light emitting device 120 (specifically, in a junction capacitance of the inorganic light emitting device 120). This may cause a problem in that the inorganic light emitting device 120 finely emits light even when the emission period is terminated, which may be particularly problematic when expressing a low grayscale (eg, black).

따라서, 본 개시의 일 실시 예에 따르면, 도 9b에 도시된 바와 같이 서브 픽셀 회로들(110)에는 디스플레이 구동 및 센싱 구동이 완료된 후 블랭킹 기간 내에서 로우 레벨(예를 들어, -5[V])의 TEST 신호가 인가될 수 있다. 이때, TEST 신호는 디스플레이 패널(100)의 모든 서브 픽셀 회로들(110)에 동시에 인가되는 글로벌 신호일 수 있다. 이에 따라, 디스플레이 패널(100)의 모든 무기 발광 소자(120)에 잔류하던 전하가 온된 트랜지스터(T11)를 통해 그라운드 전압(VSS) 단자로 완전히 방전되며, 상술한 문제점이 해결될 수 있다. Therefore, according to an embodiment of the present disclosure, as shown in FIG. 9B , in the sub-pixel circuits 110, after the display driving and the sensing driving are completed, the low level (eg, -5 [V] ) of the TEST signal may be applied. In this case, the TEST signal may be a global signal applied simultaneously to all sub-pixel circuits 110 of the display panel 100 . Accordingly, charges remaining in all of the inorganic light emitting devices 120 of the display panel 100 are completely discharged to the ground voltage (VSS) terminal through the turned-on transistor T11, and the above-mentioned problems can be solved.

한편, 다른 실시 예에 따르면 도 9b에 도시된 바와 달리, 로우 레벨의 로컬 신호 TEST(n)을 각 로우 라인의 발광 구간이 종료된 후 이어서 바로 인가함으로써, 무기 발광 소자(120)에 잔류하던 전하를 그라운드 전압(VSS) 단자로 방전시키는 예도 가능할 수 있을 것이다. On the other hand, according to another embodiment, unlike that shown in FIG. 9B, by applying the low-level local signal TEST(n) immediately after the end of the emission period of each row line, the charge remaining in the inorganic light emitting device 120 An example of discharging to the ground voltage (VSS) terminal may also be possible.

이하에서는, 도 10a 내지 도 10h를 참조하여, 도 9a의 서브 픽셀 회로(110) 및 센싱부(200)의 구체적인 동작을 자세히 설명한다. Hereinafter, specific operations of the sub-pixel circuit 110 and the sensing unit 200 of FIG. 9A will be described in detail with reference to FIGS. 10A to 10H.

도 10a는 디스플레이 구동 구간 중 데이터 설정 구간에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 10A is a diagram for explaining the operation of the sub-pixel circuit 110 in a data setting period of a display driving period.

데이터 설정 구간이 시작되면, Vini(n) 신호에 따라 트랜지스터(T3) 및 트랜지스터(T4)가 온되며, 온된 트랜지스터(T3)을 통해 A 노드에 제 2 구동 전압(VDD_PWM)이 인가되고, 온된 트랜지스터(T4)를 통해 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. When the data setting period starts, transistors T3 and T4 are turned on according to the Vini(n) signal, the second driving voltage VDD_PWM is applied to node A through the turned-on transistor T3, and the turned-on transistor The second driving voltage VDD_PWM is applied to node D through (T4).

한편, A 노드 및 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된 상태에서, SP(n) 신호에 따라 트랜지스터(T2) 및 트랜지스터(T5)가 온되면, 온된 트랜지스터(T2)를 통해 PWM 데이터 데이터 전압이 B 노드에 인가되고, 온된 트랜지스터(T5)를 통해 정전류원 데이터 전압이 C 노드에 인가된다. Meanwhile, when the transistors T2 and T5 are turned on according to the SP(n) signal while the second driving voltage VDD_PWM is applied to the A node and the D node, PWM data is passed through the turned on transistor T2. The data voltage is applied to the B node, and the constant current source data voltage is applied to the C node through the turned-on transistor T5.

이에 따라, 데이터 설정 구간에서는, 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드)에 PWM 데이터 전압이 설정되고, 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 정전류원 데이터 전압이 설정될 수 있다. Accordingly, in the data setting period, the PWM data voltage is set to the gate terminal (ie, node B) of the second driving transistor T8, and the constant current is applied to the gate terminal (ie, node C) of the first driving transistor T9. A raw data voltage may be set.

도 10b는 디스플레이 구동 구간 중 발광 구간에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. FIG. 10B is a diagram for explaining the operation of the sub-pixel circuit 110 in an emission period of a display driving period.

발광 구간에서는, Emi_1(n)에 따라 트랜지스터(T1), 트랜지스터(T6) 및 트랜지스터(T7)이 온되고, Emi_2(n)에 따라 트랜지스터(T10)이 온된다.In the emission period, the transistors T1, T6, and T7 are turned on according to Emi_1(n), and the transistor T10 is turned on according to Emi_2(n).

트랜지스터(T7) 및 트랜지스터(T10)이 온된 상태에서, 제 2 구동 트랜지스터(T8)와 제 1 구동 트랜지스터(T9)가 온되면, 제 1 구동 전압(VDD_PAM)이 무기 발광 소자(120)의 애노드 단자에 인가된다. 이에 따라, 무기 발광 소자(120)의 양 단에는 순방향 전압(Vf)을 초과하는 전위차가 발생하게 되며, 구동 전류(즉, 정전류)가 무기 발광 소자(120)를 흘러 무기 발광 소자(120)가 발광하게 된다. When the second driving transistor T8 and the first driving transistor T9 are turned on while the transistors T7 and T10 are turned on, the first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting element 120. is authorized to Accordingly, a potential difference exceeding the forward voltage (Vf) is generated between both ends of the inorganic light emitting element 120, and a driving current (ie, constant current) flows through the inorganic light emitting element 120 so that the inorganic light emitting element 120 it will glow

이때, 제 1 구동 트랜지스터(T9)는 소스 단자에 제 1 구동 전압(VDD_PAM)이 인가되면 턴-온된다. 예를 들어, 제 1 구동 트랜지스터(T9)의 문턱 전압이 -2.2[V]인 경우, 정전류원 데이터 전압(예를 들어, +5[V])이 게이트 단자에 인가된 상태에서, 제 1 구동 전압(VDD_PAM)(예를 들어, +12[V])이 소스 단자에 인가되면, 제 1 구동 트랜지스터(T9)는 턴-온된다. PMOS TFT인 제 1 구동 트랜지스터(T9)의 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압(즉, -7[V])가 인가되기 때문이다. At this time, the first driving transistor T9 is turned on when the first driving voltage VDD_PAM is applied to the source terminal. For example, when the threshold voltage of the first driving transistor T9 is -2.2 [V], in a state where a constant current source data voltage (eg, +5 [V]) is applied to the gate terminal, the first driving When the voltage VDD_PAM (eg, +12 [V]) is applied to the source terminal, the first driving transistor T9 is turned on. This is because a voltage lower than the threshold voltage (ie, -7 [V]) is applied between the gate terminal and the source terminal of the first driving transistor T9, which is the PMOS TFT.

한편, 제 1 구동 전압(VDD_PAM)은 제 2 구동 트랜지스터(T8)가 턴-온됨에 따라 제 1 구동 트랜지스터(T9)의 소스 단자에 인가되게 되므로, 제 1 구동 트랜지스터(T9)는 제 2 구동 트랜지스터(T8)가 턴-온됨에 따라 함께 턴-온된다. Meanwhile, since the first driving voltage VDD_PAM is applied to the source terminal of the first driving transistor T9 as the second driving transistor T8 is turned on, the first driving transistor T9 is connected to the second driving transistor. As (T8) turns on, it turns on together.

결국, 무기 발광 소자(120)의 애노드 단자에 제 1 구동 전압(VDD_PAM)이 인가될지 여부는, 제 2 구동 트랜지스터(T8)의 온/오프 동작에 달려 있음을 알 수 있다. As a result, it can be seen that whether or not the first driving voltage VDD_PAM is applied to the anode terminal of the inorganic light emitting element 120 depends on the on/off operation of the second driving transistor T8.

한편, 제 2 구동 트랜지스터(T8) 역시 PMOS TFT이므로, 게이트 단자와 소스 단자 사이에 문턱 전압 미만의 전압이 인가될 때 온된다. 즉, 제 2 구동 트랜지스터(T8)는, 게이트 단자의 전압이 소스 단자의 전압과 문턱 전압을 합한 전압 미만이 되는 경우에 온된다. 예를 들어, 소스 단자에 인가되는 제 1 구동 전압(VDD_PWM)이 +12[V]이고, 제 2 구동 트랜지스터의 문턱 전압이 -2.2[V]인 경우, 제 2 구동 트랜지스터(T8)는 +9.8[V] 미만의 전압이 게이트 단자에 인가된 때 온되게 된다. Meanwhile, since the second driving transistor T8 is also a PMOS TFT, it is turned on when a voltage less than the threshold voltage is applied between the gate terminal and the source terminal. That is, the second driving transistor T8 is turned on when the voltage of the gate terminal is less than the sum of the voltage of the source terminal and the threshold voltage. For example, when the first driving voltage VDD_PWM applied to the source terminal is +12 [V] and the threshold voltage of the second driving transistor is -2.2 [V], the second driving transistor T8 is +9.8 It turns on when a voltage less than [V] is applied to the gate terminal.

이와 관련하여, 발광 구간 동안 제 2 구동 트랜지스터(T8)의 게이트 단자(B 노드)에는, VPWM+Vsweep-VDD_PWM이 인가된다. In this regard, VPWM+Vsweep-VDD_PWM is applied to the gate terminal (node B) of the second driving transistor T8 during the emission period.

구체적으로, 도 10b를 참조하면, A 노드에 제 2 구동 전압(VDD_PWM)이 인가되고, B 노드에 PWM 데이터 전압(VPWM)이 인가된 상태에서, Emi_1(n) 신호에 따라 트랜지스터(T1)이 온되면, 트랜지스터(T1)가 온된 동안 스윕 신호(Sweep) 중 일부가 A 노드에 인가된다. 이때, 스윕 신호 중 일부가 스윕 전압(Vsweep)이 된다. Specifically, referring to FIG. 10B , in a state in which the second driving voltage VDD_PWM is applied to node A and the PWM data voltage VPWM is applied to node B, the transistor T1 operates according to the Emi_1(n) signal. When turned on, a part of the sweep signal Sweep is applied to node A while the transistor T1 is turned on. At this time, a part of the sweep signal becomes the sweep voltage Vsweep.

A 노드에 스윕 전압(Vsweep)이 인가되면, 스윕 전압(Vsweep)은 커패시터(C1)을 통해 B 노드에 커플링된다. 구체적으로, A 노드에 스윕 전압(Vsweep)이 인가되면, A 노드의 전압은 VDD_PWM에서 Vsweep으로 변화한다. 이때, 커패시터(C1) 양단의 전압 차이는 일정하게 유지되어야 하므로, A 노드의 전압 변화량(즉, Vsweep-VDD_PWM)만큼 B 노드의 전압도 변화하게 된다. 따라서, B 노드의 전압은 VPWM+Vsweep-VDD_PWM가 되게 된다. When the sweep voltage Vsweep is applied to node A, the sweep voltage Vsweep is coupled to node B through capacitor C1. Specifically, when the sweep voltage Vsweep is applied to node A, the voltage of node A changes from VDD_PWM to Vsweep. At this time, since the voltage difference between both ends of the capacitor C1 needs to be kept constant, the voltage at node B changes as much as the amount of voltage change at node A (ie, Vsweep-VDD_PWM). Therefore, the voltage of node B becomes VPWM+Vsweep-VDD_PWM.

이때, PWM 데이터 전압(VPWM) 및 제 2 구동 전압(VDD_PWM)은 고정된 값인 반면, 스윕 전압(Vsweep)은, 예를 들어, +5[V]와 +0[V] 사이에서 선형적으로 변화하는 값을 갖는다. At this time, while the PWM data voltage VPWM and the second drive voltage VDD_PWM are fixed values, the sweep voltage Vsweep varies linearly between, for example, +5 [V] and +0 [V]. has a value of

따라서, 발광 구간 동안 B 노드의 전압은 스윕 전압(Vsweep)의 변화에 따라 변화하게 되며, 제 2 구동 트랜지스터(T8)는, 변화하는 B 노드(즉, 게이트 단자)의 전압(VPWM+Vsweep-VDD_PWM)이, 소스 단자의 전압(즉, VDD_PAM)과 문턱 전압을 합한 전압보다 낮아지는 시간 구간에서 온되게 된다. Therefore, during the emission period, the voltage of the B node changes according to the change of the sweep voltage Vsweep, and the second driving transistor T8 controls the voltage of the B node (that is, the gate terminal) that changes (VPWM+Vsweep-VDD_PWM ) is turned on in a time interval lower than the sum of the voltage of the source terminal (ie, VDD_PAM) and the threshold voltage.

한편, 시간에 따른 스윕 전압의 변화율은 일정하므로, 발광 구간에서 제 2 구동 트랜지스터(T8)가 온되는 시간 구간은, 발광 구간이 시작되는 시점의 B 노드의 전압에 따라 달라지게 된다. 이때, 발광 구간이 시작되는 시점의 B 노드의 전압은, VPWM값(즉, PWM 데이터 전압값)에 따라 달라지게 되는 바, PWM 데이터 전압을 통해 영상의 계조가 표현될 수 있다.Meanwhile, since the rate of change of the sweep voltage over time is constant, the time period in which the second driving transistor T8 is turned on in the emission period varies according to the voltage of the B node at the start of the emission period. At this time, since the voltage of the B node at the start of the light emission period varies according to the VPWM value (ie, the PWM data voltage value), the gradation of the image can be expressed through the PWM data voltage.

위와 같은 서브 픽셀 회로(110)의 PWM 동작에 관하여는 도 11a 내지 도 11c를 통해 보다 자세히 설명한다. The PWM operation of the sub-pixel circuit 110 as described above will be described in detail with reference to FIGS. 11A to 11C.

한편, 디스플레이 패널(100)에는 저항 성분이 존재한다. 따라서, 발광 구간에서 구동 전류가 흐를 때 IR 드랍이 발생하며, 이는 구동 전압의 강하를 야기한다. 구동 전압은 정전류원 데이터 전압 설정 시에도 기준이 되므로, 구동 전압의 강하는 정확한 정전류원 데이터 전압의 설정에 방해가 된다. Meanwhile, a resistance component exists in the display panel 100 . Therefore, IR drops occur when driving current flows in the emission period, which causes a drop in driving voltage. Since the driving voltage is also a reference when setting the constant current source data voltage, a drop in the driving voltage interferes with accurate setting of the constant current source data voltage.

구체적으로, 본 개시의 다양한 실시 예들에서는 전술한 바와 같이, 로우 라인 순으로 데이터 설정 구간 및 발광 구간이 진행되므로, 디스플레이 패널(100)의 일부 로우 라인의 서브 픽셀 회로들이 발광 구간에서 동작하는 동안, 다른 로우 라인의 서브 픽셀 회로들은 데이터 설정 구간에서 동작하게 된다. Specifically, in various embodiments of the present disclosure, as described above, since the data setting period and the light emitting period proceed in the row line order, while the subpixel circuits of some row lines of the display panel 100 operate in the light emitting period, Sub-pixel circuits of other row lines operate in the data setting period.

따라서, 디스플레이 패널(100)의 구동 구간과 무관하게, 하나의 배선을 통해 인가되는 동일한 구동 전압을 디스플레이 패널(100)의 정전류원 회로들(111)에 인가하는 경우, 발광 구간에서 동작하는 서브 픽셀 회로들로 인한 구동 전압의 강하가 데이터 설정 구간에서 동작하는 서브 픽셀 회로들의 정전류원 데이터 전압 설정 동작에 영향을 미치게 된다. Therefore, regardless of the driving period of the display panel 100, when the same driving voltage applied through one wire is applied to the constant current source circuits 111 of the display panel 100, the sub-pixels operate in the emission period. A drop in the driving voltage due to the circuits affects the constant current source data voltage setting operation of the subpixel circuits operating in the data setting period.

이와 같은 문제를 극복하기 위해, 본 개시의 다양한 실시 예들에서는, 별도의 배선을 통해 인가되는 별도의 구동 전압을, 데이터 설정 구간과 발광 구간에 정전류원 회로(111)에 각각 인가하게 된다. In order to overcome this problem, in various embodiments of the present disclosure, separate driving voltages applied through separate wirings are applied to the constant current source circuit 111 in the data setting section and the emission section, respectively.

이와 관련하여, 도 10b를 참조하면, 발광 구간에서는, 정전류원 회로(111)에 인가되는 구동 전압이 제 2 구동 전압(VDD_PWM)에서 제 1 구동 전압(VDD_PAM)으로 변경되는 것을 볼 수 있다. In this regard, referring to FIG. 10B , it can be seen that the driving voltage applied to the constant current source circuit 111 is changed from the second driving voltage VDD_PWM to the first driving voltage VDD_PAM in the emission period.

즉, 도 10a에서 전술한 바와 같이, 데이터 설정 구간에서는 Vini(n) 신호에 따라 커패시터(C2)이 타단(즉, D 노드)에 제 2 구동 전압(VDD_PWM)이 인가된다. 그러나, 도 10b를 참조하면, Emi_1(n) 신호에 따라 온된, 트랜지스터(T7) 및 트랜지스터(T6)을 통해, D 노드에 제 1 구동 전압(VDD_PAM)이 인가되는 것을 볼 수 있다. That is, as described above with reference to FIG. 10A, in the data setting period, the second driving voltage VDD_PWM is applied to the other end (ie, D node) of the capacitor C2 according to the Vini(n) signal. However, referring to FIG. 10B , it can be seen that the first driving voltage VDD_PAM is applied to the D node through the transistors T7 and T6, which are turned on according to the Emi_1(n) signal.

전술한 바와 같이, 발광 구간에서는 무기 발광 소자(120)로 구동 전류가 흐르면서 발생하는 IR 드랍으로 인해 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생할 수 있다. 그러나, 제 1 구동 전압(VDD_PAM)에 전압 강하가 발생하더라도, 커패시터(C2)의 양단(즉, D 노드 및 C 노드)의 전압 차이는 데이터 설정 구간에서 설정된 대로 유지되므로, 아무런 문제가 되지 않는다. As described above, in the light emitting period, a voltage drop may occur in the first driving voltage VDD_PAM due to an IR drop generated as the driving current flows through the inorganic light emitting device 120 . However, even if a voltage drop occurs in the first driving voltage VDD_PAM, there is no problem because the voltage difference between both ends of the capacitor C2 (ie, the D node and the C node) is maintained as set in the data setting period.

따라서, 본 개시의 실시 예들에 따르면, 데이터 설정 구간에서는, 제 1 구동 전압(VDD_PAM)과는 별도로, 전압 강하가 없는 제 2 구동 전압(VDD_PWM)에 기초하여 C 노드에 정전류원 데이터 전압을 인가함으로써, 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 정확한 정전류원 데이터 전압을 정전류원 회로(111)에 설정할 수 있다. Therefore, according to embodiments of the present disclosure, in the data setting period, apart from the first driving voltage VDD_PAM, the constant current source data voltage is applied to the C node based on the second driving voltage VDD_PWM without a voltage drop. , it is possible to set an accurate constant current source data voltage to the constant current source circuit 111 regardless of the voltage drop of the first driving voltage VDD_PAM.

또한, 발광 구간에서는 전압 강하가 발생할 수 있는 제 1 구동 전압(VDD_PAM)이 이용되지만, 상술한 바와 같이, 커패시터(C2) 양단의 전압 차이가 제 1 구동 전압(VDD_PAM)의 전압 강하와 무관하게 유지되므로, 정전류원 회로(111)는 데이터 설정 구간에서 설정된 전압에 따라 정확히 동작할 수 있다. In addition, in the emission period, the first driving voltage VDD_PAM in which a voltage drop may occur is used, but as described above, the voltage difference between both ends of the capacitor C2 is maintained regardless of the voltage drop of the first driving voltage VDD_PAM. Therefore, the constant current source circuit 111 can operate accurately according to the voltage set in the data setting section.

한편, 도 10b를 참조하면, 이후의 발광 구간들 각각에서도, Emi_1(n) 신호 및 Emi_2(n) 신호가 전술한 바와 같이 동일하게 각각 인가된다. 따라서, 이후의 발광 구간들 각각에서도, n 번째 로우 라인의 무기 발광 소자들(120)은 도 10a의 데이터 설정 구간에 설정된 영상 데이터 전압에 기초하여 전술한 바와 동일하게 발광하게 된다.Meanwhile, referring to FIG. 10B , the Emi_1(n) signal and the Emi_2(n) signal are equally applied as described above in each of the subsequent light emission sections. Therefore, in each of the subsequent emission sections, the inorganic light emitting devices 120 of the nth row line emit light in the same manner as described above based on the image data voltage set in the data setting section of FIG. 10A.

도 10c 내지 도 10e는 센싱 구간 중 PWM 회로 센싱 구간(①)에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 10C to 10E are diagrams for explaining the operation of the sub-pixel circuit 110 in the PWM circuit sensing period ① of the sensing period.

이하에서는, PWM 회로 센싱 구간(①) 중, 제 2 구동 트랜지스터(T9) 및 제 1 구동 트랜지스터(T8)의 게이트 단자에 특정 전압이 설정되는 기간을 제 1 설정 기간으로, 제 1 스위치(213)가 온된 기간을 제 1 초기화 기간으로, 제 1 스위치(213)가 오프된 기간을 제 1 센싱 기간으로 지칭하여 설명한다. Hereinafter, a period in which a specific voltage is set at the gate terminals of the second driving transistor T9 and the first driving transistor T8 during the PWM circuit sensing period ① is set as the first setting period, and the first switch 213 A period in which the switch 213 is turned on is referred to as a first initialization period, and a period in which the first switch 213 is turned off is referred to as a first sensing period.

도 10c는 PWM 회로 센싱 구간(①) 중 제 1 설정 기간에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. FIG. 10C is a diagram for explaining the operation of the sub-pixel circuit 110 in the first setting period of the PWM circuit sensing period ①.

제 1 설정 기간에는, 데이터 신호 라인(VPWM_R/G/B)에는 제 2 데이터 드라이버(미도시)로부터 제 4 특정 전압(91)이 인가되고, 데이터 신호 라인(VCCG_R/G/B)d에는 제 1 데이터 드라이버(미도시)로부터 제 3 특정 전압(92)이 인가된다.During the first setting period, a fourth specific voltage 91 is applied to the data signal line VPWM_R/G/B from a second data driver (not shown), and the fourth specific voltage 91 is applied to the data signal line VCCG_R/G/B. A third specific voltage 92 is applied from one data driver (not shown).

이때, Vini(n) 신호에 따라 트랜지스터(T3) 및 트랜지스터(T4)가 온된다. 따라서, 온된 트랜지스터(T3)을 통해 A 노드에 제 2 구동 전압(VDD_PWM)이 인가되고, 온된 트랜지스터(T4)를 통해 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. At this time, the transistors T3 and T4 are turned on according to the Vini(n) signal. Accordingly, the second driving voltage VDD_PWM is applied to the A node through the turned-on transistor T3 and the second driving voltage VDD_PWM is applied to the D node through the turned-on transistor T4.

A 노드 및 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된 상태에서, SP(n) 신호에 따라 트랜지스터(T2) 및 트랜지스터(T5)가 온되면, 온된 트랜지스터(T2)를 통해 제 4 특정 전압(91)이 B 노드에 인가되고, 온된 트랜지스터(T5)를 통해 제 3 특정 전압(92)이 C 노드에 인가된다. When the transistors T2 and T5 are turned on according to the SP(n) signal while the second driving voltage VDD_PWM is applied to the A node and the D node, the fourth specific voltage is generated through the turned on transistor T2. (91) is applied to the B node, and a third specific voltage 92 is applied to the C node through the on-turned transistor T5.

이에 따라, 제 1 설정 기간에서는, 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드)에 제 4 특정 전압(91)이 설정되고, 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 제 3 특정 전압(92)이 설정될 수 있다. Accordingly, in the first setting period, the fourth specific voltage 91 is set to the gate terminal (ie, node B) of the second driving transistor T8, and the gate terminal (ie, node B) of the first driving transistor T9 is set. A third specific voltage 92 may be set at node C).

한편, 제 1 초기화 기간 및 제 1 센싱 기간에는, Sen(n) 신호에 따라 트랜지스터(T12)가 온되며, 온된 트랜지스터(T12)를 통해 제 2 및 제 1 구동 트랜지스터(T8, T9)를 흐르는 제 2 전류가 센싱부(200)로 전달된다. Meanwhile, in the first initialization period and the first sensing period, the transistor T12 is turned on according to the Sen(n) signal, and the second and first driving transistors T8 and T9 flow through the turned-on transistor T12. 2 Current is transferred to the sensing unit 200 .

이때, 전술한 바와 같이, 제 3 특정 전압(92) 및 제 4 특정 전압(91)는, 제 1 구동 트랜지스터(T9)의 턴-온 저항값이 제 2 구동 트랜지스터(T8)의 턴-온 저항값에 비해 무시할 수 있을 정도로 작은 값을 갖도록 하는 전압값이 사용되므로, 제 2 전류값은 제 2 구동 트랜지스터(T8)의 게이트 단자에 인가된 제 4 특정 전압(91)에 기초하여 결정될 수 있다. At this time, as described above, in the third specific voltage 92 and the fourth specific voltage 91, the turn-on resistance value of the first driving transistor T9 is the turn-on resistance value of the second driving transistor T8. Since a voltage value having a negligibly small value is used, the second current value may be determined based on the fourth specific voltage 91 applied to the gate terminal of the second driving transistor T8.

한편, 제 1 초기화 기간 및 제 1 센싱 기간에는, Emi_1(n) 신호에 따라 스윕 신호(Sweep)가 A 노드에 인가되지만, 블랭킹 구간에서 스윕 신호는 0[V]를 유지하므로, B 노드의 전압은 제 4 특정 전압(91)으로 유지된다. Meanwhile, in the first initialization period and the first sensing period, the sweep signal Sweep is applied to node A according to the Emi_1(n) signal, but the sweep signal maintains 0[V] in the blanking period, so that the voltage at node B is maintained at the fourth specific voltage (91).

한편, 트랜지스터(T10)은 Emi_2(n)에 따라 오프된 상태이므로, 제 2 전류가 무기 발광 소자(120)로는 흐르지 않는다. Meanwhile, since the transistor T10 is in an off state according to Emi_2(n), the second current does not flow to the inorganic light emitting element 120 .

도 10d는 PWM 회로 센싱 구간(①) 중 제 1 초기화 기간에서 서브 픽셀 회로(110) 및 센싱부(200)의 동작을 설명하기 위한 도면이다. 10D is a diagram for explaining the operation of the sub-pixel circuit 110 and the sensing unit 200 in the first initialization period of the PWM circuit sensing period ①.

제 1 초기화 기간에는 제어 신호 Spre에 따라 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.In the first initialization period, since the first switch 213 is turned on according to the control signal Spre, the output terminal Vout of the amplifier 211 has a reference voltage input to the non-inverting input terminal (+) of the amplifier 211 ( Vpre) is maintained.

도 10e는 PWM 회로 센싱 구간(①) 중 제 1 센싱 기간에서 서브 픽셀 회로(110) 및 센싱부(200)의 동작을 설명하기 위한 도면이다. 10E is a diagram for explaining the operation of the sub-pixel circuit 110 and the sensing unit 200 in the first sensing period of the PWM circuit sensing period ①.

제 1 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 2 전류를 적분한다. 이때, 제 1 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 2 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다. Since the first switch 213 is turned off during the first sensing period, the amplifier 211 operates as a current integrator and integrates the second current. At this time, due to the second current flowing into the inverting input terminal (-) of the amplifier 211 in the first sensing period, the voltage difference between both ends of the integrating capacitor 212 increases as the sensing time elapses, that is, as the amount of accumulated charge increases.

그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상 제 1 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다. However, due to the characteristics of the virtual ground of the amplifier 211, the voltage of the inverting input terminal (-) in the first sensing period is maintained at the reference voltage (Vpre) regardless of the increase in the voltage difference of the integrating capacitor 212, The voltage at the output terminal Vout of the amplifier 211 decreases in response to the voltage difference between both ends of the capacitor 212 .

이러한 원리로, 제 1 센싱 기간에서 센싱부(200)로 유입되는 제 2 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vpsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 2 전류가 클수록 증가하므로 적분값 Vpsen의 크기는 제 2 전류가 클수록 작아진다. According to this principle, the second current flowing into the sensing unit 200 in the first sensing period is accumulated as an integral value Vpsen, which is a voltage value, through the integrating capacitor 212 . Since the falling slope of the voltage at the output terminal Vout of the amplifier 211 increases as the second current increases, the magnitude of the integral value Vpsen decreases as the second current increases.

적분값 Vpsen은 제 1 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(220)에서 제 2 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다. The integral value Vpsen is input to the ADC 220 while the second switch 214 is maintained in the on state in the first sensing period, and is converted into second sensing data in the ADC 220 and then output to the corrector 300. It becomes.

이에 따라, 보정부(300)는 메모리(미도시)에 저장된 전압별 기준 데이터에서 제 4 특정 전압(91)에 대응되는 제 2 기준 데이터 값을 확인하고, 확인된 기준 데이터 값과 센싱부(200)에서 출력되는 제 2 센싱 데이터 값을 비교하여 PWM 데이터 전압을 보정하기 위한 제 2 보상값을 산출 내지 획득할 수 있다. Accordingly, the correction unit 300 checks the second reference data value corresponding to the fourth specific voltage 91 in the reference data for each voltage stored in the memory (not shown), and the checked reference data value and the sensing unit 200 A second compensation value for correcting the PWM data voltage may be calculated or obtained by comparing the second sensing data value output from ).

또한, 보정부(300)는 획득된 제 2 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 2 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 PWM 데이터 전압을 보정할 수 있다. Also, the correction unit 300 may store or update the obtained second compensation value in a memory (not shown). Thereafter, when display driving is performed, the correction unit 300 may correct the PWM data voltage to be applied to the sub-pixel circuit 110 based on the second compensation value.

도 10f 내지 도 10h는 센싱 구간 중 정전류원 회로 센싱 구간(②)에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다.10F to 10H are diagrams for explaining the operation of the sub-pixel circuit 110 in the constant current source circuit sensing period (②) of the sensing period.

이하에서는, 정전류원 회로 센싱 구간(②) 중, 제 2 구동 트랜지스터(T9) 및 제 1 구동 트랜지스터(T8)의 게이트 단자에 특정 전압이 설정되는 기간을 제 2 설정 기간으로, 제 1 스위치(213)가 온된 기간을 제 2 초기화 기간으로, 제 1 스위치(213)가 오프된 기간을 제 2 센싱 기간으로 지칭하여 설명한다. Hereinafter, a period in which a specific voltage is set at the gate terminals of the second driving transistor T9 and the first driving transistor T8 in the constant current source circuit sensing period ② is referred to as the second setting period, and the first switch 213 ) is turned on as the second initialization period, and the period in which the first switch 213 is turned off is referred to as the second sensing period.

도 10f는 정전류원 회로 센싱 구간(②) 중 제 2 설정 기간에서 서브 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. FIG. 10F is a diagram for explaining the operation of the sub-pixel circuit 110 in the second setting period of the constant current source circuit sensing period ②.

제 2 설정 기간에는, 데이터 신호 라인(VPWM_R/G/B)에는 제 2 데이터 드라이버(미도시)로부터 제 2 특정 전압(93)이 인가되고, 데이터 신호 라인(VCCG_R/G/B)d에는 제 1 데이터 드라이버(미도시)로부터 제 1 특정 전압(94)이 인가된다.During the second setting period, a second specific voltage 93 is applied to the data signal line VPWM_R/G/B from a second data driver (not shown), and the second specific voltage 93 is applied to the data signal line VCCG_R/G/B. A first specific voltage 94 is applied from one data driver (not shown).

이때, Vini(n) 신호에 따라 트랜지스터(T3) 및 트랜지스터(T4)가 온된다. 따라서, 온된 트랜지스터(T3)을 통해 A 노드에 제 2 구동 전압(VDD_PWM)이 인가되고, 온된 트랜지스터(T4)를 통해 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된다. At this time, the transistors T3 and T4 are turned on according to the Vini(n) signal. Accordingly, the second driving voltage VDD_PWM is applied to the A node through the turned-on transistor T3 and the second driving voltage VDD_PWM is applied to the D node through the turned-on transistor T4.

A 노드 및 D 노드에 제 2 구동 전압(VDD_PWM)이 인가된 상태에서, SP(n) 신호에 따라 트랜지스터(T2) 및 트랜지스터(T5)가 온되면, 온된 트랜지스터(T2)를 통해 제 2 특정 전압(93)이 B 노드에 인가되고, 온된 트랜지스터(T5)를 통해 제 1 특정 전압(94)이 C 노드에 인가된다. When the transistors T2 and T5 are turned on according to the SP(n) signal while the second driving voltage VDD_PWM is applied to the A node and the D node, the second specific voltage is generated through the turned on transistor T2. (93) is applied to the B node, and a first specific voltage (94) is applied to the C node through the turned-on transistor T5.

이에 따라, 제 2 설정 기간에서는, 제 2 구동 트랜지스터(T8)의 게이트 단자(즉, B 노드)에 제 2 특정 전압(93)이 설정되고, 제 1 구동 트랜지스터(T9)의 게이트 단자(즉, C 노드)에 제 1 특정 전압(94)이 설정될 수 있다. Accordingly, in the second setting period, the second specific voltage 93 is set to the gate terminal (ie, node B) of the second driving transistor T8, and the gate terminal (ie, node B) of the first driving transistor T9 is set. A first specific voltage 94 may be set at node C).

한편, 제 2 초기화 기간 및 제 2 센싱 기간에는, Sen(n) 신호에 따라 트랜지스터(T12)가 온되며, 온된 트랜지스터(T12)를 통해 제 2 및 제 1 구동 트랜지스터(T8, T9)를 흐르는 제 1 전류가 센싱부(200)로 전달된다. Meanwhile, in the second initialization period and the second sensing period, the transistor T12 is turned on according to the Sen(n) signal, and the second and first driving transistors T8 and T9 flow through the turned-on transistor T12. 1 current is transferred to the sensing unit 200 .

이때, 전술한 바와 같이, 제 1 특정 전압(94) 및 제 2 특정 전압(93)은, 제 2 구동 트랜지스터(T8)의 턴-온 저항값이 제 1 구동 트랜지스터(T9)의 턴-온 저항값에 비해 무시할 수 있을 정도로 작은 값을 갖도록 하는 전압값이 사용되므로, 제 1 전류값은 제 1 구동 트랜지스터(T9)의 게이트 단자에 인가된 제 1 특정 전압(94)에 기초하여 결정될 수 있다. At this time, as described above, for the first specific voltage 94 and the second specific voltage 93, the turn-on resistance of the second driving transistor T8 is the turn-on resistance of the first driving transistor T9. Since a voltage value having a negligibly small value is used, the first current value may be determined based on the first specific voltage 94 applied to the gate terminal of the first driving transistor T9.

한편, 제 2 초기화 기간 및 제 2 센싱 기간에는, Emi_1(n) 신호에 따라 스윕 신호(Sweep)가 A 노드에 인가되지만, 블랭킹 구간에서 스윕 신호는 0[V]를 유지하므로, B 노드의 전압은 제 2 특정 전압(93)으로 유지된다. Meanwhile, in the second initialization period and the second sensing period, the sweep signal Sweep is applied to node A according to the Emi_1(n) signal, but since the sweep signal maintains 0[V] in the blanking period, the voltage of node B is maintained at the second specific voltage (93).

한편, 트랜지스터(T10)은 Emi_2(n)에 따라 오프된 상태이므로, 제 1 전류가 무기 발광 소자(120)로는 흐르지 않는다. Meanwhile, since the transistor T10 is in an off state according to Emi_2(n), the first current does not flow to the inorganic light emitting element 120 .

도 10g는 정전류원 회로 센싱 구간(②) 중 제 2 초기화 기간에서 서브 픽셀 회로(110) 및 센싱부(200)의 동작을 설명하기 위한 도면이다. 10G is a diagram for explaining operations of the sub-pixel circuit 110 and the sensing unit 200 in the second initialization period of the constant current source circuit sensing period ②.

제 2 초기화 기간에는 제어 신호 Spre에 따라 제 1 스위치(213)가 온된 상태이므로, 앰프(211)의 출력 단자(Vout)에는 앰프(211)의 비 반전 입력 단자(+)로 입력되는 기준 전압(Vpre)이 유지된다.In the second initialization period, since the first switch 213 is turned on according to the control signal Spre, the output terminal Vout of the amplifier 211 has a reference voltage input to the non-inverting input terminal (+) of the amplifier 211 ( Vpre) is maintained.

도 10h는 PWM 회로 센싱 구간(①) 중 제 2 센싱 기간에서 서브 픽셀 회로(110) 및 센싱부(200)의 동작을 설명하기 위한 도면이다. 10H is a diagram for explaining the operation of the sub-pixel circuit 110 and the sensing unit 200 in the second sensing period of the PWM circuit sensing period ①.

제 2 센싱 기간에는 제 1 스위치(213)가 오프되므로, 앰프(211)는 전류 적분기로 동작하여 제 1 전류를 적분한다. 이때, 제 2 센싱 기간에서 앰프(211)의 반전 입력 단자(-)로 유입되는 제 1 전류에 의해 적분 커패시터(212)의 양단 전압차는 센싱 시간이 경과할수록, 즉 축적되는 전하량이 증가할수록 커진다. Since the first switch 213 is turned off during the second sensing period, the amplifier 211 operates as a current integrator to integrate the first current. At this time, the voltage difference between both ends of the integrating capacitor 212 due to the first current flowing into the inverting input terminal (-) of the amplifier 211 in the second sensing period increases as the sensing time elapses, that is, as the amount of accumulated charge increases.

그런데, 앰프(211)의 가상 접지(Virtual Ground) 특성상 제 2 센싱 기간에서 반전 입력 단자(-)의 전압은 적분 커패시터(212)의 전압차 증가에 상관없이 기준 전압(Vpre)으로 유지되므로, 적분 커패시터(212)의 양단 전압차에 대응하여 앰프(211)의 출력 단자(Vout)의 전압이 낮아지게 된다. However, due to the characteristics of the virtual ground of the amplifier 211, the voltage of the inverting input terminal (-) in the second sensing period is maintained at the reference voltage Vpre regardless of the increase in the voltage difference of the integrating capacitor 212, The voltage at the output terminal Vout of the amplifier 211 decreases in response to the voltage difference between both ends of the capacitor 212 .

이러한 원리로, 제 2 센싱 기간에서 센싱부(200)로 유입되는 제 1 전류는 적분 커패시터(212)를 통해 전압값인 적분값 Vcsen으로 축적된다. 앰프(211)의 출력 단자(Vout)의 전압의 하강 기울기는 제 1 전류가 클수록 증가하므로 적분값 Vcsen의 크기는 제 1 전류가 클수록 작아진다. According to this principle, the first current flowing into the sensing unit 200 in the second sensing period is accumulated as an integral value Vcsen, which is a voltage value, through the integrating capacitor 212 . Since the falling slope of the voltage at the output terminal Vout of the amplifier 211 increases as the first current increases, the magnitude of the integral value Vcsen decreases as the first current increases.

적분값 Vcsen은 제 2 센싱 기간에서 제 2 스위치(214)가 온 상태로 유지되는 동안 ADC(220)로 입력되며, ADC(220)에서 제 1 센싱 데이터로 변환된 후 보정부(300)로 출력되게 된다. The integral value Vcsen is input to the ADC 220 while the second switch 214 is maintained in the on state in the second sensing period, and is converted into first sensing data by the ADC 220 and then output to the correction unit 300. It becomes.

이에 따라, 보정부(300)는 메모리(미도시)에 저장된 전압별 기준 데이터에서 제 1 특정 전압(94)에 대응되는 제 1 기준 데이터 값을 확인하고, 확인된 기준 데이터 값과 센싱부(200)에서 출력되는 제 1 센싱 데이터 값을 비교하여 정전류원 데이터 전압을 보정하기 위한 제 1 보상값을 산출 내지 획득할 수 있다. Accordingly, the correction unit 300 checks the first reference data value corresponding to the first specific voltage 94 in the reference data for each voltage stored in the memory (not shown), and the checked reference data value and the sensing unit 200 A first compensation value for correcting the constant current source data voltage may be calculated or obtained by comparing the first sensing data value output from ).

또한, 보정부(300)는 획득된 제 1 보상값을 메모리(미도시)에 저장 내지 업데이트 할 수 있다. 이후, 디스플레이 구동이 수행될 때, 보정부(300)는 제 1 보상값에 기초하여 서브 픽셀 회로(110)에 인가될 정전류원 데이터 전압을 보정할 수 있다. Also, the correction unit 300 may store or update the obtained first compensation value in a memory (not shown). Thereafter, when display driving is performed, the correction unit 300 may correct the constant current source data voltage to be applied to the sub-pixel circuit 110 based on the first compensation value.

한편, 본 개시의 다양한 실시 예들에서, 상술한 센싱 구동은 한 영상 프레임 당 디스플레이 패널(100)의 일부 로우 라인에 대해 수행될 수 있다. 즉, 하나의 영상 프레임에 대해, 상술한 디스플레이 구동은 디스플레이 패널(100)의 전체 로우 라인에 대해 로우 라인 순으로 순차적으로 수행되는 반면, 센싱 구동은 디스플레이 패널(100)의 일부 로우 라인에 대해 수행될 수 있다. Meanwhile, in various embodiments of the present disclosure, the above-described sensing driving may be performed for some row lines of the display panel 100 per one image frame. That is, for one image frame, the above-described display driving is sequentially performed on all row lines of the display panel 100 in row order, while the sensing driving is performed on some row lines of the display panel 100 It can be.

구체적으로, 본 개시의 일 실시 예에 따르면, 상술한 센싱 구동은 하나의 영상 프레임 당 하나의 로우 라인에 대해 수행될 수 있다. 이때, 센싱 구동이 수행될 하나의 로우 라인은, 전체 로우 라인의 개수에 대응되는 개수의 연속된 영상 프레임에 대한 구동이 진행되는 동안 중복되지 않도록 랜덤하게 결정될 수 있다. 이 경우, 전체 로우 라인의 개수에 대응되는 개수의 연속된 영상 프레임에 대한 센싱 구동이 완료되면, 전체 로우 라인에 대한 센싱 구동이 완료된다. Specifically, according to an embodiment of the present disclosure, the above-described sensing driving may be performed for one row line per one image frame. In this case, one row line on which the sensing drive is to be performed may be randomly determined so as not to overlap while driving of consecutive image frames corresponding to the number of all row lines. In this case, when the sensing drive for the number of consecutive image frames corresponding to the number of all row lines is completed, the sensing drive for all row lines is completed.

즉, 예를 들어, 디스플레이 패널(100)의 전체 로우 라인이 312개인 경우, 312개의 연속된 영상 프레임에 대한 디스플레이 구동 및 센싱 구동이 완료되면, 312개의 전체 로우 라인에 대한 센싱 구동이 완료되게 된다. That is, for example, when the total row lines of the display panel 100 are 312, when the display driving and sensing driving for 312 consecutive image frames are completed, the sensing driving for all 312 row lines is completed. .

또한, 본 개시의 다른 일 실시 예에 따르면, 상술한 센싱 구동은 하나의 영상 프레임 당 복수 개의 로우 라인에 대해 수행될 수도 있다. 이 경우에도, 센싱 구동이 수행될 복수의 로우 라인은 중복되지 않게 랜덤하게 결정될 수 있다. Also, according to another embodiment of the present disclosure, the above-described sensing driving may be performed for a plurality of row lines per one image frame. Even in this case, a plurality of row lines on which sensing driving is to be performed may be randomly determined without overlapping.

즉, 예를 들어, 디스플레이 패널(100)의 전체 로우 라인이 312개이고, 하나의 영상 프레임 당 3개의 로우 라인에 대해 센싱 구동이 수행되는 경우, 104개의 연속된 영상 프레임에 대한 디스플레이 구동 및 센싱 구동이 완료되면 312개의 전체 로우 라인에 대한 센싱 구동이 완료되도록, 각 영상 프레임에 대해 센싱 구동이 수행될 3개의 로우 라인이 결정될 수 있다. That is, for example, when the total number of row lines of the display panel 100 is 312 and sensing driving is performed for 3 row lines per one image frame, display driving and sensing driving for 104 consecutive image frames When this is completed, three row lines on which sensing driving is to be performed may be determined for each image frame so that sensing driving for all 312 row lines is completed.

한편, 본 개시의 또 다른 일 실시 예에 따르면, 센싱 구동은 전술한 바와 달리 로우 라인 순으로 순차적으로 수행될 수도 있다. Meanwhile, according to another embodiment of the present disclosure, sensing driving may be sequentially performed in row line order, unlike the foregoing.

예를 들어, 디스플레이 패널(100)이 312개의 로우 라인으로 이루어지고, 하나의 영상 프레임 당 하나의 로우 라인에 대한 센싱 구동이 수행되는 경우, 첫번째 영상 프레임이 표시된 후 1번 로우 라인의 서브 픽셀 회로들이 센싱 구동되고, 두번째 영상 프레임이 표시된 후 2번 로우 라인에 포함된 서브 픽셀 회로들이 센싱 구동될 수 있다. 이와 같은 방식으로, 312번째 영상 프레임이 표시된 후 312번째 로우 라인의 서브 픽셀 회로들이 센싱 구동됨으로써, 디스플레이 패널(100)에 포함된 전체 로우 라인에 포함된 서브 픽셀 회로들의 센싱 구동이 1회 완료될 수 있다. For example, when the display panel 100 is composed of 312 row lines and sensing driving is performed for one row line per one image frame, after the first image frame is displayed, the sub-pixel circuit of row 1 are sense-driven, and after the second image frame is displayed, sub-pixel circuits included in row line 2 may be sense-driven. In this way, since the subpixel circuits of the 312th row line are sensed and driven after the 312th image frame is displayed, the sensing and driving of the subpixel circuits included in all the row lines included in the display panel 100 is completed once. can

한편, 디스플레이 패널(100)이 312개의 로우 라인으로 이루어지고, 하나의 영상 프레임 당 3개의 로우 라인에 대한 센싱 구동이 수행되는 경우, 첫번째 영상 프레임이 표시된 후 1번 내지 3번 로우 라인의 서브 픽셀 회로들이 센싱 구동되고, 두번째 영상 프레임이 표시된 후 4번 내지 6번 로우 라인에 포함된 서브 픽셀 회로들이 센싱 구동될 수 있다. 이와 같은 방식으로, 104번째 영상 프레임이 표시된 후 310번 내지 312번째 로우 라인의 서브 픽셀 회로들이 센싱 구동됨으로써, 디스플레이 패널(100)에 포함된 전체 로우 라인에 포함된 서브 픽셀 회로들의 센싱 구동이 1회 완료될 수 있다. On the other hand, when the display panel 100 is composed of 312 row lines and sensing driving is performed for 3 row lines per one image frame, after the first image frame is displayed, sub-pixels of row lines 1 to 3 After the circuits are sensed and the second image frame is displayed, subpixel circuits included in row lines 4 to 6 may be sensed and driven. In this way, after the 104th image frame is displayed, the subpixel circuits of the 310th to 312th row lines are sensed and driven, so that the sensing and driving of the subpixel circuits included in all the row lines included in the display panel 100 is 1 session can be completed.

이상에서는, PWM 회로 센싱 구간(①) 및 정전류원 회로 센싱 구간(②) 순으로 센싱 구동이 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 정전류원 회로 센싱 구간(②)이 먼저 진행되고, PWM 회로 센싱 구간(①)이 그 이후에 진행되는 것도 가능함은 물론이다. In the above, it has been exemplified that the sensing drive proceeds in the order of the PWM circuit sensing period (①) and the constant current source circuit sensing period (②), but it is not limited thereto, and the constant current source circuit sensing period (②) according to the embodiment Of course, it is possible to proceed first, and the PWM circuit sensing period (①) proceeds thereafter.

또한, 이상에서는, 센싱 구동이 디스플레이 구동 이후에 진행되는 것을 예로 들었으나, 이에 한정되는 것은 아니며, 실시 예에 따라 센싱 구동이 먼저 진행되고, 디스플레이 구동이 그 이후에 진행되는 것도 가능하다. Further, in the foregoing, although sensing driving is performed after display driving as an example, the present invention is not limited thereto, and sensing driving may be performed first and display driving may be performed later according to embodiments.

도 11a 내지 도 11c는, 도 9a에 도시된 구성을 갖는 서브 픽셀 회로의 PWM 동작을 설명하기 위한 도면이다. 도 11a 내지 도 11c에서는, 저계조에 속하는 PWM 데이터 전압이 +3[V]이고, 중계조에 속하는 PWM 데이터 전압이 +7[V]이며, 고계조에 속하는 PWM 데이터 전압이 +13[V]인 경우를 예로 들었으나, 각 계조에 속하는 PWM 데이터 전압이 이에 한정되지 않음은 물론이다. 11A to 11C are diagrams for explaining the PWM operation of the sub-pixel circuit having the configuration shown in FIG. 9A. 11A to 11C, the PWM data voltage belonging to low grayscale is +3 [V], the PWM data voltage belonging to medium grayscale is +7 [V], and the PWM data voltage belonging to high grayscale is +13 [V]. Although the case has been exemplified, it goes without saying that the PWM data voltage belonging to each gradation is not limited thereto.

도 11a 내지 도 11c는, PWM 데이터 전압이, n 번째 로우 라인과 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 인가된 경우, A 노드의 전압 변화, B 노드의 전압 변화 및 구동 전류(Id)의 변화를 각각 도시하고 있다. 11A to 11C show the voltage change of node A, the voltage change of node B, and driving when the PWM data voltage is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line. Changes in the current Id are shown respectively.

한편, 도 11a 내지 도 11c에 도시된 실시 예들에서는, 제 2 구동 트랜지스터의 문턱 전압이 -2.2[V]이고, 제 1 구동 전압(VDD_PAM) 및 제 2 구동 전압(VDD_PWM)은 +12[V]인 경우를 예로 들었다. 또한, 100 μs 동안 +5[V]에서 0[V]로 선형 변화하는 전압이 연속하여 반복되는 형태를 갖는 스윕 신호(Sweep(global))를 예로 들었다. 여기서, (global)은 스윕 신호가 모든 로우 라인에 공통적으로 인가되는 글로벌 신호임을 강조한 표현이다. Meanwhile, in the embodiments illustrated in FIGS. 11A to 11C , the threshold voltage of the second driving transistor is -2.2 [V], and the first driving voltage VDD_PAM and the second driving voltage VDD_PWM are +12 [V]. For example, the case of In addition, a sweep (global) signal having a form in which a linearly changing voltage from +5 [V] to 0 [V] for 100 μs is continuously repeated is cited as an example. Here, (global) is an expression emphasizing that the sweep signal is a global signal commonly applied to all low lines.

도 11a는 저계조에 속하는 PWM 데이터 전압(예를 들어, +3[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다. FIG. 11A shows a case in which a PWM data voltage (eg, +3 [V]) belonging to a low gradation is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. there is.

먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. First, the operation of the sub-pixel circuit 110 included in the n-th row line will be described.

데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호(미도시)에 따라 +3[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호(미도시)에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))이 인가된다. During the data setting period, +3 [V] (ie, PWM data voltage) is applied to the A node (n) of the subpixel circuit 110 included in the nth row line according to the SP(n) signal (not shown). and +12 [V] (ie, the second driving voltage VDD_PWM) is applied to the B node n according to the Vini(n) signal (not shown).

이후 발광 구간이 시작되면, Emi_1(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n) signal, that is, the sweep voltage (that is, the voltage that changes linearly from +5 [V] to 0 [V]) is shown. is applied to the A node (n) as

스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +14[V]에서 +9[V]까지 변화하게 된다. The amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +14[V] to +9[V].

이때, 제 2 구동 트랜지스터(T8)는, 전술한 바와 같이, 게이트 단자(B 노드)의 전압이 소스 단자의 전압(VDD_PAM, 즉, +12[V])과 문턱 전압(즉, -2.2[V])을 합한 전압보다 낮아지는 시간 구간에서 온된다. At this time, as described above, in the second driving transistor T8, the voltage of the gate terminal (node B) is the voltage of the source terminal (VDD_PAM, ie, +12 [V]) and the threshold voltage (ie, -2.2 [V]). ]) is turned on in the time period lower than the sum of the voltages.

즉, 제 2 구동 트랜지스터(T8)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +9[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)는 구동 전류의 변화를 도시하고 있다. That is, the second driving transistor T8 operates in a time period in which the voltage at the B node n is lower than +9.8 [V] (ie, when the voltage at the B node n is between +9.8 [V] and +9 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T8 is turned on. Id(n) shows a change in driving current.

다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. Next, the operation of the subpixel circuit 110 included in the n+36th row line will be described.

데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호(미도시)에 따라 +3[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vini(n+36) 신호(미도시)에 따라 +12[V](즉, 즉, 제 2 구동 전압(VDD_PWM))가 인가된다. During the data setting period, +3[V] (i.e., +3[V] is applied to the A node (n+36) of the subpixel circuit 110 included in the n+36th row line according to the SP(n+36) signal (not shown). PWM data voltage) is applied, and +12 [V] (ie, the second driving voltage VDD_PWM) is applied to the B node (n+36) according to the Vini(n+36) signal (not shown). .

이후 발광 구간이 시작되면, Emi_1(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n + 36) signal, that is, the sweep voltage (i.e., +2.5 [V] to 0 [V], +5 [V] A voltage that changes linearly from V to +2.5 [V]) is applied to the A node (n+36) as shown.

구체적으로, 전술한 바와 같이 본 개시의 다양한 실시 예들에서 발광 구간은 로우 라인 순으로 순차적으로 진행되므로, 발광 구간이 1H 시간(예를 들어, 1.4μs) 간격을 두고 순차적으로 진행된다고 할 때, Emi_1(n+36) 신호는, 도시된 바와 같이 Emi_1(n) 신호가 50.4μs 만큼 딜레이된 것과 같은 파형을 가지게 된다. Specifically, as described above, in various embodiments of the present disclosure, since the emission period proceeds sequentially in the row line order, when the emission period proceeds sequentially at intervals of 1H time (eg, 1.4 μs), Emi_1 As shown, the (n+36) signal has the same waveform as the Emi_1(n) signal delayed by 50.4 μs.

따라서, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에 인가되는 스윕 전압은, 도시된 바와 같이 +2.5[V]에서 0[V]로 선형 변화한 후, 다시 +5[V]에서 +2.5[V]로 선형 변화하는 파형을 갖게 된다. Therefore, the sweep voltage applied to the A node (n+36) of the subpixel circuit 110 included in the n+36 row line changes linearly from +2.5 [V] to 0 [V] as shown. After that, it has a waveform that changes linearly from +5[V] to +2.5[V].

즉, 모든 스윕 전압은 +5[V]와 0[V] 사이를 1회 스윕하지만, 스윕하기 시작하는 시작 전압은 로우 라인에 따라 달라질 수 있음을 알 수 있다. That is, it can be seen that all sweep voltages sweep between +5 [V] and 0 [V] once, but the starting voltage at which the sweep starts may vary depending on the low line.

한편, 스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +11.5[V]에서 +9[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +14[V]에서 +11.5[V]로 변화하게 된다. On the other hand, since the voltage variation of node A (n+36) according to the sweep voltage is directly coupled to node B (n+36) through capacitor C1, the voltage at node A (n+36) is +2.5 [V]. ] to 0[V], the voltage of the B node (n+36) changes from +11.5[V] to +9[V], and the voltage of the A node (n+36) changes to +5[V]. ] to +2.5 [V], the voltage of the B node (n+36) changes from +14 [V] to +11.5 [V].

이때, 제 2 구동 트랜지스터(T8)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +9.8[V]에서 +9[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)은 구동 전류의 변화를 도시하고 있다. At this time, as described above, the second driving transistor T8 operates during the time period when the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +9.8 [V]). It is turned on during a time period varying from [V] to +9 [V]), and a driving current flows through the inorganic light emitting element 120 during a time period when the second driving transistor T8 is turned on. Id(n+36) shows the change in driving current.

도 11b는 중계조에 속하는 PWM 데이터 전압(예를 들어, +7[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다. FIG. 11B illustrates a case in which a PWM data voltage (eg, +7 [V]) belonging to a grayscale level is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. .

먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. First, the operation of the sub-pixel circuit 110 included in the n-th row line will be described.

데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호(미도시)에 따라 +7[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호(미도시)에 따라 +12[V](즉, 제 2 구동 전압(VDD_PWM))가 인가된다. During the data setting period, +7 [V] (ie, PWM data voltage) is applied to the A node (n) of the subpixel circuit 110 included in the nth row line according to the SP(n) signal (not shown). and +12 [V] (ie, the second driving voltage VDD_PWM) is applied to the B node n according to the Vini(n) signal (not shown).

이후 발광 구간이 시작되면, Emi_1(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n) signal, that is, the sweep voltage (that is, the voltage that changes linearly from +5 [V] to 0 [V]) is shown. is applied to the A node (n) as

스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +10[V]에서 +5[V]까지 변화하게 된다. The amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +10 [V] to +5 [V].

이때, 제 2 구동 트랜지스터(T8)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +9.8[V]에서 +5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다. At this time, the second driving transistor T8 operates in a time period in which the voltage at the B node n is lower than +9.8 [V] (ie, when the voltage at the B node n is between +9.8 [V] and +5 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T8 is turned on. Id(n) shows this.

다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. Next, the operation of the subpixel circuit 110 included in the n+36th row line will be described.

데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호(미도시)에 따라 +7[V]가 인가되고, B 노드(n+36)에는 Vini(n+36) 신호(미도시)에 따라 +12[V]가 인가된다. During the data setting period, +7[V] is applied to the A node (n+36) of the subpixel circuit 110 included in the n+36th row line according to the SP(n+36) signal (not shown), , +12[V] is applied to the B node (n+36) according to the Vini(n+36) signal (not shown).

이후 발광 구간이 시작되면, Emi_1(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n + 36) signal, that is, the sweep voltage (i.e., +2.5 [V] to 0 [V], +5 [V] A voltage that changes linearly from V to +2.5 [V]) is applied to the A node (n+36) as shown.

스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +7.5[V]에서 +5[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +10[V]에서 +7.5[V]로 변화하게 된다. Since the amount of change in voltage at node A (n+36) according to the sweep voltage is directly coupled to node B (n+36) through capacitor C1, the voltage at node A (n+36) is at +2.5 [V]. While changing to 0[V], the voltage of the B node (n+36) changes from +7.5[V] to +5[V], and the voltage of the A node (n+36) changes from +5[V] to +5[V]. While changing to +2.5[V], the voltage of the B node (n+36) changes from +10[V] to +7.5[V].

이때, 제 2 구동 트랜지스터(T8)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +7.5[V]에서 +5[V]까지 변화하는 시간 구간 및 +9.8[V]에서 +7.5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다. At this time, as described above, the second driving transistor T8 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +7.5 V). It is turned on in the time interval varying from [V] to +5 [V] and the time interval varying from +9.8 [V] to +7.5 [V]), and is driven in the time interval in which the second driving transistor T8 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.

한편, 도 11b를 참조하면, 동일한 PWM 데이터 전압(+7[V])에 대해 Id(n)과 Id(n+36)의 파형이 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.Meanwhile, referring to FIG. 11B , it can be seen that the waveforms of Id(n) and Id(n+36) are different for the same PWM data voltage (+7 [V]). However, since the integral value of the driving current, that is, the luminance of the inorganic light emitting element 120 is the same, there is no problem.

도 11c는 고계조에 속하는 PWM 데이터 전압(예를 들어, +13[V])이 n 번째 로우 라인 및 n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)에 각각 인가된 경우를 도시하고 있다. 11C shows a case in which a PWM data voltage (eg, +13 [V]) belonging to a high grayscale is applied to the sub-pixel circuit 110 included in the n-th row line and the n+36-th row line, respectively. there is.

먼저, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. First, the operation of the sub-pixel circuit 110 included in the n-th row line will be described.

데이터 설정 구간 동안, n 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n)에는 SP(n) 신호(미도시)에 따라 +13[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n)에는 Vini(n) 신호(미도시)에 따라 +12[V]가 인가된다. During the data setting period, +13 [V] (ie, PWM data voltage) is applied to the A node (n) of the subpixel circuit 110 included in the nth row line according to the SP(n) signal (not shown). and +12 [V] is applied to the B node (n) according to the Vini (n) signal (not shown).

이후 발광 구간이 시작되면, Emi_1(n) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +5[V]에서 0[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n) signal, that is, the sweep voltage (that is, the voltage that changes linearly from +5 [V] to 0 [V]) is shown. is applied to the A node (n) as

스윕 전압에 따른 A 노드(n)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n)에 커플링되므로, A 노드(n)의 전압이 +5[V]에서 0[V]로 변화하는 동안 B 노드(n)의 전압은 +4[V]에서 -1[V]까지 변화하게 된다. The amount of change in voltage at node A (n) according to the sweep voltage is directly coupled to node B (n) through capacitor C1, so the voltage at node A (n) changes from +5 [V] to 0 [V] During this process, the voltage of the B node (n) changes from +4[V] to -1[V].

이때, 제 2 구동 트랜지스터(T8)는, B 노드(n)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n)의 전압이 +4[V]에서 -1[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n)을 이를 도시하고 있다. At this time, the second driving transistor T8 operates in a time period in which the voltage of the B node n is lower than +9.8 [V] (ie, the voltage of the B node n is between +4 [V] and -1 [V]). , and a driving current flows through the inorganic light emitting element 120 during the time period in which the second driving transistor T8 is turned on. Id(n) shows this.

다음으로, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 동작이 설명된다. Next, the operation of the subpixel circuit 110 included in the n+36th row line will be described.

데이터 설정 구간 동안, n+36 번째 로우 라인에 포함된 서브 픽셀 회로(110)의 A 노드(n+36)에는 SP(n+36) 신호(미도시)에 따라 +13[V](즉, PWM 데이터 전압)이 인가되고, B 노드(n+36)에는 Vini(n+36) 신호(미도시)에 따라 +12[V]가 인가된다. During the data setting period, +13[V] (i.e., +13[V] is applied to the A node (n+36) of the subpixel circuit 110 included in the n+36th row line according to the SP(n+36) signal (not shown). PWM data voltage) is applied, and +12 [V] is applied to the B node (n+36) according to the Vini(n+36) signal (not shown).

이후 발광 구간이 시작되면, Emi_1(n+36) 신호에 따라 스윕 신호(Sweep(Global)) 중 일부 즉, 스윕 전압(즉, +2.5[V]에서 0[V]로, +5[V]에서 +2.5[V]로 선형 변화하는 전압)이 도시된 바와 같이 A 노드(n+36)에 인가된다. Then, when the emission period starts, a part of the sweep signal (Sweep (Global)) according to the Emi_1 (n + 36) signal, that is, the sweep voltage (i.e., +2.5 [V] to 0 [V], +5 [V] A voltage that changes linearly from V to +2.5 [V]) is applied to the A node (n+36) as shown.

스윕 전압에 따른 A 노드(n+36)의 전압 변화량은 커패시터(C1)을 통해 그대로 B 노드(n+36)에 커플링되므로, A 노드(n+36)의 전압이 +2.5[V]에서 0[V]로 변화하는 동안 B 노드(n+36)의 전압은 +1.5[V]에서 -1[V]로 변화하게 되고, A 노드(n+36)의 전압이 +5[V]에서 +2.5[V]로 변화하는 동안, B 노드(n+36)의 전압은 +4[V]에서 +1.5[V]로 변화하게 된다. Since the amount of change in voltage at node A (n+36) according to the sweep voltage is directly coupled to node B (n+36) through capacitor C1, the voltage at node A (n+36) is at +2.5 [V]. While changing to 0[V], the voltage of the B node (n+36) changes from +1.5[V] to -1[V], and the voltage of the A node (n+36) changes from +5[V] to -1[V]. While changing to +2.5 [V], the voltage of the B node (n+36) changes from +4 [V] to +1.5 [V].

이때, 제 2 구동 트랜지스터(T8)는, 전술한 바와 같이, B 노드(n+36)의 전압이 +9.8[V] 보다 낮은 시간 구간(즉, B 노드(n+36)의 전압이 +1.5[V]에서 -1[V]까지 변화하는 시간 구간 및 +4[V]에서 +1.5[V]까지 변화하는 시간 구간)에서 온되게 되며, 제 2 구동 트랜지스터(T8)가 온된 시간 구간에서 구동 전류가 무기 발광 소자(120)를 흐르게 된다. Id(n+36)을 이를 도시하고 있다. At this time, as described above, the second driving transistor T8 operates in a time period in which the voltage of the B node (n+36) is lower than +9.8 [V] (ie, the voltage of the B node (n+36) is +1.5 V). It is turned on in the time interval varying from [V] to -1 [V] and the time interval varying from +4 [V] to +1.5 [V]), and is driven in the time interval in which the second driving transistor T8 is turned on. Current flows through the inorganic light emitting element 120 . Id(n+36) shows this.

한편, 도 11c를 참조하면, 동일한 PWM 데이터 전압(+13[V])에 대해 Id(n)과 Id(n+36)의 파형이 다소 상이한 것을 볼 수 있다. 그러나, 구동 전류의 적분값 즉, 무기 발광 소자(120)의 휘도는 동일하므로 문제되지 않는다.Meanwhile, referring to FIG. 11C , it can be seen that the waveforms of Id(n) and Id(n+36) are slightly different for the same PWM data voltage (+13 [V]). However, since the integral value of the driving current, that is, the luminance of the inorganic light emitting element 120 is the same, there is no problem.

도 12는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 개략적으로설명하기 위한 도면이다. 도 12에 따르면, 디스플레이 장치(10000)는, 9 개의 디스플레이 모듈(1000-1 내지 1000-9)을 포함할 수 있다. 이때, 각 디스플레이 모듈(1000-1 내지 1000-9)은, 전술한 디스플레이 장치(1000)의 디스플레이 패널(100), 센싱부(200), 그리고 구동부(500)에 포함될 수 있는 각종 구성요소들 중 적어도 일부를 포함할 수 있다. 12 is a diagram schematically illustrating a configuration of a display device according to an exemplary embodiment of the present disclosure. According to FIG. 12 , a display device 10000 may include nine display modules 1000-1 to 1000-9. At this time, each of the display modules 1000-1 to 1000-9 is among various components that may be included in the display panel 100, the sensing unit 200, and the driving unit 500 of the aforementioned display device 1000. may contain at least some of them.

한편, 디스플레이 장치(10000)는, 전술한 보정부(300) 및 TCON(400)을 포함할 수 있다. 이때, 전술한 바와 같이, 보정부(300)는 TCON(400)에 포함된 일 기능 모듈일 수도 있고, 별도 구성으로 디스플레이 장치(10000)에 포함될 수도 있다. Meanwhile, the display device 10000 may include the aforementioned correction unit 300 and TCON 400 . In this case, as described above, the correction unit 300 may be a function module included in the TCON 400 or may be included in the display device 10000 as a separate configuration.

디스플레이 모듈들(1000-1 내지 1000-9)은, 도시된 바와 같이 매트릭스 형태로 조립 내지 배치되어 하나의 모듈라 디스플레이 패널을 구성할 수 있다. 도 12에서는 디스플레이 장치(10000)가 9 개의 디스플레이 모듈을 포함하는 것을 예로 들었으나, 다른 개수의 디스플레이 모듈을 결합하여 얼마든지 다른 크기 또는 다른 해상도의 디스플레이 장치가 구현될 수 있음은 물론이다. As shown, the display modules 1000-1 to 1000-9 may be assembled or arranged in a matrix form to form one modular display panel. In FIG. 12 , the display device 10000 includes nine display modules as an example, but a display device having a different size or resolution may be implemented by combining a different number of display modules.

한편, 각 디스플레이 모듈(1000-1 내지 1000-9)의 구성 및 구동 방법은 도 4 내지 도 11c를 통해 전술한 바와 같을 수 있다. 특히, 전술한 바에 따르면, 각 디스플레이 모듈(1000-1 내지 1000-9)은 프로그레시브 구동 방식으로 구동될 수 있다. Meanwhile, the configuration and driving method of each display module 1000-1 to 1000-9 may be as described above with reference to FIGS. 4 to 11C. In particular, according to the foregoing, each of the display modules 1000-1 to 1000-9 may be driven in a progressive driving method.

구체적으로, 모듈라 디스플레이 패널에 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈(1000-1 내지 1000-9)은 도 5a와 같은 구동 방식으로 구동될 수도 있고, 도 5b와 같이 구동될 수도 있다. Specifically, when displaying an image frame on a modular display panel, each of the display modules 1000-1 to 1000-9 may be driven by a driving method as shown in FIG. 5A or as shown in FIG. 5B.

도 5a와 같은 디스플레이 모듈 구동 방식의 경우, 한 영상 프레임에 대한 데이터 설정 구간이 한 영상 프레임 기간 동안 진행되므로, 모듈라 디스플레이 패널에 하나의 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈의 데이터 설정 구간은 동시에 함께 진행되어야 한다. In the case of the display module driving method as shown in FIG. 5A, since the data setting period for one image frame is performed during one video frame period, when displaying one image frame on a modular display panel, the data setting period of each display module is simultaneously performed. should proceed together.

이와 같이, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 데이터 설정 구간이 동시에 함께 진행되는 모듈라 디스플레이 패널의 구동 방식을 "동시 스캔 방식"이라고 부를 수 있다. In this way, a driving method of the modular display panel in which the data setting section of each display module constituting the modular display panel simultaneously progresses may be referred to as a “simultaneous scan method”.

한편, 도 5b와 같은 디스플레이 모듈 구동 방식의 경우, 한 영상 프레임에 대한 데이터 설정 구간이 한 영상 프레임 기간 보다 훨씬 짧은 시간 동안 진행되므로, 모듈라 디스플레이 패널에 하나의 영상 프레임을 디스플레이할 때, 각 디스플레이 모듈의 데이터 설정 구간은 해당 디스플레이 모듈의 위 또는 아래에 인접하여 배치된 디스플레이 모듈의 데이터 설정 구간 진행 순서에 이어서 연속적으로 진행될 수 있다. Meanwhile, in the case of the display module driving method as shown in FIG. 5B, since the data setting period for one image frame proceeds for a much shorter time than the one image frame period, when displaying one image frame on a modular display panel, each display module The data setting section of can be continuously performed following the order of the data setting section progress of the display module disposed adjacent to above or below the corresponding display module.

이와 같이, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 데이터 설정 구간이, 해당 디스플레이 모듈의 위 또는 아래에 인접하여 배치된 디스플레이 모듈의 데이터 설정 구간 진행 순서에 이어서 연속적으로 진행되는 모듈라 디스플레이 패널의 구동 방식을 "고속 연속 스캔 방식"이라고 부를 수 있다. 여기서 "고속"의 의미는 도 5a와 같은 디스플레이 모듈의 구동 방식에 비해 고속으로 데이터 설정 구간이 진행된다는 의미이다. In this way, a driving method of a modular display panel in which the data setting section of each display module constituting the modular display panel proceeds continuously following the progress sequence of the data setting section of the display module disposed adjacent above or below the corresponding display module. may be called a "high-speed continuous scan method". Here, "high speed" means that the data setting section proceeds at a high speed compared to the driving method of the display module as shown in FIG. 5A.

도 13a 및 도 13b는, 모듈라 디스플레이 패널을 동시 스캔 방식과 고속 연속 스캔 방식으로 구동할 때, 데이터 설정 구간과 발광 구간이 진행되는 방식을 각각 도시하고 있다. 13A and 13B respectively show how a data setting section and a light emitting section proceed when the modular display panel is driven in the simultaneous scan method and the high-speed continuous scan method.

도 13a 및 도 13b에서는, 81개의 디스플레이 모듈이 9*9 매트릭스 형태로 배치된 모듈라 디스플레이 패널 중 동일한 컬럼 라인에 포함된 9개의 디스플레이 모듈들이, 4 영상 프레임 시간 동안 3개의 연속된 영상 프레임을 디스플레이하는 경우를 예로 들었다. 또한, 도 13a 및 도 13b에서는, 하나의 영상 프레임에 대해, 로우 라인 마다 한번의 데이터 설정 구간과 4번의 발광 구간이 진행되는 경우를 예로 들었다. 또한, 도 13a 및 도 13b에서는, 모듈라 디스플레이 패널을 구성하는 각 디스플레이 모듈의 크기는 12.7인치이고, 해상도는 550*312이며, 주사율은 240hz인 경우를 예로 들었다. 13A and 13B, 9 display modules included in the same column line among modular display panels in which 81 display modules are arranged in a 9*9 matrix form display 3 consecutive image frames during 4 image frame times. case was cited as an example. In addition, in FIGS. 13A and 13B , a case in which one data setting section and four emission sections are performed for each row line in one image frame is described as an example. In addition, in FIGS. 13A and 13B , the size of each display module constituting the modular display panel is 12.7 inches, the resolution is 550*312, and the refresh rate is 240hz as an example.

각 디스플레이 모듈의 해상도가 550*312이므로, 각 디스플레이 모듈은 312개의 로우 라인을 포함한다. 따라서, 9*9 모듈라 디스플레이 패널은 2808개의 로우 라인을 포함하며, 도 13a 및 도 13b의 수직위치 축은 이를 나타낸다. 한편, 각 디스플레이 모듈의 주사율은 240hz이므로, 한 영상 프레임 시간은 약 4.16ms가 된다. 따라서, 도 13a 및 도 13b의 시간 축을 참조하면, 4개의 영상 프레임 시간 동안 디스플레이 모듈들의 구동 방식을 도시하고 있음을 알 수 있다. Since the resolution of each display module is 550*312, each display module includes 312 row lines. Accordingly, a 9*9 modular display panel includes 2808 row lines, and the vertical position axis in FIGS. 13A and 13B indicates them. Meanwhile, since the refresh rate of each display module is 240 hz, the time for one image frame is about 4.16 ms. Accordingly, referring to the time axis of FIGS. 13A and 13B , it can be seen that the driving method of the display modules is shown during 4 image frame times.

이때, 동시 스캔 방식의 경우, 전술한 바와 같이 각 디스플레이 모듈의 데이터 설정 구간이 동시에 함께 진행된다. 도 13a를 참조하면, 하나의 영상 프레임에 대해, 9개의 디스플레이 모듈 각각의 첫번째 로우 라인에 대한 데이터 설정 구간이 동시에 진행되고, 9개의 디스플레이 모듈 각각의 두번째 로우 라인에 대한 데이터 설정 구간이 동시에 진행되며, 이와 같은 방식으로, 9개의 디스플레이 모듈 각각의 312번째 로우 라인까지 데이터 설정 구간이 동시에 진행되는 것을 볼 수 있다. At this time, in the case of the simultaneous scan method, as described above, the data setting section of each display module is simultaneously performed. Referring to FIG. 13A, for one image frame, a data setting period for the first row line of each of the nine display modules is simultaneously performed, and a data setting period for the second row line of each of the nine display modules is simultaneously performed. , In this way, it can be seen that the data setting section proceeds simultaneously up to the 312th row line of each of the nine display modules.

한편, 발광 구간은 데이터 설정 구간 진행 후에 기정의된 방법으로 진행되므로(즉, 전술한 바와 같이, 복수의 발광 구간 중 첫번째 발광 구간은 데이터 설정 구간과 시간적으로 연속되고, 각 발광 구간들은 서로 기설정된 시간 간격을 두고 진행됨), 동시 스캔 방식에서 각 디스플레이 모듈의 각 발광 구간 역시 동시에 함께 진행된다. On the other hand, since the emission section proceeds in a predefined manner after the data setting section proceeds (that is, as described above, the first emission section of the plurality of emission sections is temporally continuous with the data setting section, and each emission section is preset with each other In the simultaneous scan method, each light emitting section of each display module also proceeds at the same time.

이와 같이 동시 스캔 방식으로 모듈라 디스플레이 패널을 구동하는 경우, 동일한 영상 프레임에 대해, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서 발광 구간이 불연속적으로 진행되게 된다. In this way, when the modular display panel is driven by the simultaneous scan method, the emission section discontinuously proceeds at the boundary between the upper and lower display modules adjacent to each other in the same image frame.

구체적으로, 도 13a를 참조하면, 가장 위에 배치된 디스플레이 모듈부터 가장 아래에 배치된 디스플레이 모듈을 제 1 내지 제 9 디스플레이 모듈이라고 할때, 예를 들어, 제 313 로우 라인(제 2 디스플레이 모듈의 첫번째 로우 라인)의 경우, 0에서 4.16ms의 시간 동안 첫번째 영상 프레임에 대해 4번의 발광 구간이 진행되지만, 제 312 로우 라인(제 1 디스플레이 모듈의 마지막 로우 라인)의 경우, 같은 시간 동안 첫번째 영상 프레임에 대해 발광 구간이 한번도 진행되지 않는 것을 볼 수 있다. 한편, 제 312 로우 라인의 경우, 4.16ms부터 8.33ms의 시간 동안 첫번째 영상 프레임에 대해 4번의 발광 구간이 진행되지만, 같은 시간 동안 제 313 로우 라인은 두번째 영상 프레임에 대해 4번의 발광 구간이 진행되는 것을 볼 수 있다. Specifically, referring to FIG. 13A , when the display modules disposed at the top to the bottom are referred to as first to ninth display modules, for example, the 313th row line (the first of the second display modules) low line), 4 light-emitting sections proceed for the first image frame during the time from 0 to 4.16 ms, but in the case of the 312th row line (the last row line of the first display module), the first image frame during the same time It can be seen that the emission section does not progress even once. On the other hand, in the case of the 312th row line, 4 emission sections are performed for the first image frame during a time period of 4.16 ms to 8.33 ms, but the 313th row line has 4 emission sections for the second image frame during the same time. can see things

이에 따라, 움직이는 오브젝트(예를 들어, 좌 또는 우로 이동하는 수직선)를 모듈라 디스플레이 패널에 동시 스캔 방식으로 표시할 때, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서 영상의 왜곡이 시인될 수 있다. Accordingly, when a moving object (eg, a vertical line moving left or right) is displayed on the modular display panel in a simultaneous scan manner, image distortion may be recognized at the boundary between the upper and lower display modules adjacent to each other.

이때, 정지 영상을 표시하는 경우에는 동일한 영상 프레임이 반복되므로 상, 하 모듈의 경계부에서 왜곡이 시인되지 않는다. 한편, 서로 인접한 좌, 우 디스플레이 모듈들(예를 들어, 9*9 모듈라 디스플레이 패널에서 동일한 로우 라인에 포함된 9개의 디스플레이 모듈들)의 경우, 각 디스플레이 모듈의 같은 로우 라인의 발광 구간은 동일한 시간에 진행되므로, 움직이는 오브젝트를 표시하더라도 전술한 왜곡 현상은 발생되지 않는다. In this case, when a still image is displayed, since the same image frame is repeated, distortion is not recognized at the boundary between the upper and lower modules. On the other hand, in the case of left and right display modules adjacent to each other (for example, 9 display modules included in the same row line in a 9*9 modular display panel), the emission period of the same row line of each display module is the same at the same time , the above-described distortion phenomenon does not occur even when a moving object is displayed.

한편, 고속 연속 스캔 방식의 경우, 전술한 바와 같이, 각 디스플레이 모듈에서 한 프레임 시간보다 훨씬 짧은 시간 동안 데이터 설정 구간이 진행될 수 있다. 따라서, 본 개시의 일 실시 예에 따르면, 고속 연속 스캔 방식을 이용함으로써, 한 프레임 시간 동안, 가장 위에 배치된 디스플레이 모듈의 첫번째 로우 라인부터 가장 아래에 배치된 디스플레이 모듈의 마지막 로우 라인까지 데이터 설정 구간이 연속하여 순차적으로 진행되도록, 모듈라 디스플레이 패널이 구동될 수 있다. On the other hand, in the case of the high-speed continuous scan method, as described above, the data setting section may proceed for a time much shorter than one frame time in each display module. Therefore, according to an embodiment of the present disclosure, by using a high-speed continuous scan method, a data setting period from the first row line of the display module disposed at the top to the last row line of the display module disposed at the bottom during one frame time The modular display panel may be driven so that the display continuously and sequentially proceeds.

예를 들어, 9*9 모듈라 디스플레이 패널의 동일한 컬럼 라인에 포함된 디스플레이 모듈들 중, 가장 위에 배치된 디스플레이 모듈부터 가장 아래에 배치된 디스플레이 모듈을 제 1 내지 제 9 디스플레이 모듈이라고 할때, 도 13b에 도시된 바와 같이, 한 프레임 시간 동안 제 1 로우 라인(제 1 디스플레이 모듈의 첫번째 로우 라인)부터 제 2808 로우 라인(제 9 디스플레이 모듈의 마지막 로우 라인)까지 연속하여 데이터 설정 구간이 진행될 수 있다. For example, among the display modules included in the same column line of a 9*9 modular display panel, when the display modules arranged from the top to the bottom are referred to as first to ninth display modules, FIG. 13B As shown in , the data setting section may continuously progress from the first row line (the first row line of the first display module) to the 2808th row line (the last row line of the ninth display module) during one frame time.

한편, 발광 구간은 데이터 설정 구간 진행 후에 기정의된 방법(전술한 바와 같이, 복수의 발광 구간 중 첫번째 발광 구간은 데이터 설정 구간과 시간적으로 연속되고, 각 발광 구간들은 서로 기설정된 시간 간격을 두고 진행됨)으로 진행되므로, 각 디스플레이 모듈의 각 발광 구간 역시 제 1 로우 라인부터 제 2808로우 라인까지 연속하여 진행될 수 있다.On the other hand, the light-emitting section proceeds in a predefined manner after the data setting section (as described above, the first light-emitting section among the plurality of light-emitting sections is temporally continuous with the data setting section, and each light-emitting section proceeds at a predetermined time interval from each other ), so that each light emitting section of each display module can also continuously proceed from the first row line to the 2808th row line.

이와 같이 고속 연속 스캔 방식으로 모듈라 디스플레이 패널을 구동하는 경우, 동시 스캔 방식과 달리, 서로 인접한 상, 하 디스플레이 모듈의 경계 부분에서도 발광 구간이 연속적으로 진행될 수 있다. 따라서, 움직이는 오브젝트(예를 들어, 좌 또는 우로 이동하는 수직선)가 모듈라 디스플레이 패널에 표시될 때에도, 서로 인접한 상, 하 디스플레이 모듈의 경계에서 영상의 왜곡이 발생하지 않게 된다. In this way, when the modular display panel is driven by the high-speed continuous scan method, unlike the simultaneous scan method, the emission section may continuously proceed even at the boundary between the upper and lower display modules adjacent to each other. Therefore, even when a moving object (eg, a vertical line moving left or right) is displayed on the modular display panel, image distortion does not occur at the boundary between the upper and lower display modules adjacent to each other.

이하에서는, 도 14 내지 도 15b를 참조하여, 본 개시의 일 실시 예에 따른 모듈라 디스플레이 패널의 구동 방법을 설명한다. Hereinafter, a method of driving a modular display panel according to an embodiment of the present disclosure will be described with reference to FIGS. 14 to 15B.

도 14은 본 개시의 일 실시 예에 따른 디스플레이 장치의 블럭도이다. 도 14에 따르면 디스플레이 장치(10000)는, 복수의 디스플레이 모듈(1000-1 내지 1000-n), 보정부(미도시) 및 타이밍 컨트롤러(Timing Controller, TCON)(2000)를 포함할 수 있다. 14 is a block diagram of a display device according to an embodiment of the present disclosure. According to FIG. 14 , a display apparatus 10000 may include a plurality of display modules 1000-1 to 1000-n, a correction unit (not shown), and a timing controller (TCON) 2000.

이때, 복수의 디스플레이 모듈(1000-1 내지 1000-n)은 예를 들어, 도 12에 도시된 바와 같이, 매트릭스 형태로 결합 내지 조립되어 하나의 모듈라 디스플레이 패널을 구성할 수 있다. In this case, the plurality of display modules 1000-1 to 1000-n may be combined or assembled in a matrix form, for example, as shown in FIG. 12, to form one modular display panel.

각 디스플레이 모듈(1000-1 내지 1000-n)은 전술한 디스플레이 패널(100)을 포함할 수 있다. 여기서, 디스플레이 패널(100)은 복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 픽셀 어레이의 무기 발광 소자들 각각에 대응되는 서브 픽셀 회로들을 포함할 수 있다. 또한, 각 디스플레이 모듈(1000-1 내지 1000-n)은, 전술한 구동부(500)에 포함될 수 있는 각종 구성요소들 중 적어도 일부, 및 센싱부(200)을 포함할 수 있다. Each of the display modules 1000-1 to 1000-n may include the aforementioned display panel 100. Here, the display panel 100 may include a pixel array in which pixels composed of a plurality of inorganic light emitting elements are arranged in a plurality of row lines, and sub-pixel circuits corresponding to each of the inorganic light emitting elements of the pixel array. In addition, each of the display modules 1000-1 to 1000-n may include at least some of the various components that may be included in the aforementioned driving unit 500 and the sensing unit 200.

한편, 각 디스플레이 모듈(1000-1 내지 1000-n)은, TCON(2000)에서 제공되는 각종 신호(예를 들어, 클럭 신호, 스타트 신호(VST) 등)에 기초하여 로우 라인 순으로 서브 픽셀 회로들을 구동하는 게이트 드라이버를 포함할 수 있다. 이에 따라, 각 디스플레이 모듈(1000-1 내지 1000-n)은 픽셀 어레이의 무기 발광 소자들이 로우 라인 순으로 발광할 수 있다. On the other hand, each display module (1000-1 to 1000-n), based on various signals (eg, clock signal, start signal (VST), etc.) provided from the TCON (2000), the sub-pixel circuit in the row line order may include a gate driver that drives them. Accordingly, in each of the display modules 1000-1 to 1000-n, the inorganic light emitting elements of the pixel array may emit light in row line order.

도 15a는 본 개시의 일 실시 예에 따른 게이트 드라이버의 구동 방법을 설명하기 위한 블럭도이다. 도 15a에 따르면, 게이트 드라이버(500')는 각 로우 라인에 대응되는 단위 회로(G1 내지 Gn)을 포함할 수 있으며, 각 단위 회로(G1 내지 Gn)는 구동 전압, 클럭 신호, 제어 신호 및 스타트 신호(VST)를 입력받아 각 로우 라인에 대응되는 게이트 신호(S1 내지 Sn)를 출력할 수 있다. 15A is a block diagram illustrating a method of driving a gate driver according to an exemplary embodiment of the present disclosure. 15A, the gate driver 500' may include unit circuits G1 to Gn corresponding to each row line, and each unit circuit G1 to Gn includes a driving voltage, a clock signal, a control signal, and a start Gate signals S1 to Sn corresponding to each row line may be output by receiving the signal VST.

이때, 단위 회로는 이전 로우 라인에 대응되는 단위 회로의 출력 신호를 스타트 신호로 입력받을 수 있다. 즉, 도시된 바와 같이, G2는 G1의 출력 신호 S1을 스타트 신호로 입력받으며, G3는 G2의 출력 신호 S2를 스타트 신호로 입력 받을 수 있다. 이는 Gn까지 마찬가지이다. 한편, 첫번째 로우 라인에 대응되는 단위 회로(G1)는 이전 로우 라인이 없으므로, TCON(2000)에서 별도로 스타트 신호(VST)를 제공받을 수 있다. At this time, the unit circuit may receive an output signal of the unit circuit corresponding to the previous row line as a start signal. That is, as shown, G2 may receive the output signal S1 of G1 as a start signal, and G3 may receive the output signal S2 of G2 as a start signal. The same goes for Gn. Meanwhile, since the unit circuit G1 corresponding to the first row line does not have a previous row line, the start signal VST may be separately provided from the TCON 2000 .

따라서, 게이트 드라이버(500')는 TCON(2000)에서 제공되는 스타트 신호(VST)에 기초하여 로우 라인 순으로 순차적으로 게이트 신호(S1 내지 Sn)를 출력할 수 있다. Accordingly, the gate driver 500' can sequentially output the gate signals S1 to Sn in the row line order based on the start signal VST provided from the TCON 2000.

게이트 드라이버(500')는, 서브 픽셀 회로들에 로우 라인 순으로 영상 데이터 전압이 설정되도록 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호를 제공하는 스캔 드라이버일 수 있다. 전술한 바와 같이, 스캔 신호는 SP(n), Vini(n)을 포함하므로, 각 디스플레이 모듈(1000-1 내지 1000-n)은 각 스캔 신호(SP(n), Vini(n))를 제공하기 위한 적어도 하나의 스캔 드라이버(500')를 포함할 수 있다. The gate driver 500' may be a scan driver that provides scan signals to sub-pixel circuits in order of row lines so that image data voltages are set in order of row lines to sub-pixel circuits. As described above, since the scan signal includes SP(n) and Vini(n), each display module 1000-1 to 1000-n provides each scan signal SP(n) and Vini(n). It may include at least one scan driver 500' for

따라서, 예를 들어, SP(n) 신호를 제공하기 위한 스캔 드라이버(500')는, 디스플레이 구동 구간 동안, TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 SP(n)을 제공할 수 있다. 또한, Vini(n) 신호를 제공하기 위한 스캔 드라이버(500')는, 디스플레이 구동 구간 동안, TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 스캔 신호 Vini(n)을 제공할 수 있다. Therefore, for example, the scan driver 500' for providing the SP(n) signal, during the display driving period, based on the start signal provided from the TCON 2000, the scan signal SP(n) can provide. In addition, the scan driver 500' for providing the Vini(n) signal may provide the scan signal Vini(n) in the order of row lines based on the start signal provided from the TCON 2000 during the display driving period. there is.

한편, 게이트 드라이버(500')는, 픽셀 어레이의 무기 발광 소자들이 스캔 신호에 따라 설정된 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록 서브 픽셀 회로들에 로우 라인 순으로 에미션 신호를 제공하는 에미션 드라이버일 수 있다. 전술한 바와 같이, 에미션 신호는 Emi_1(n), Emi_2(n)을 포함하므로, 각 디스플레이 모듈(1000-1 내지 1000-n)은 에미션 신호 Emi_1(n), Emi_2(n)를 제공하기 위한 적어도 하나의 에미션 드라이버(500')를 포함할 수 있다. Meanwhile, the gate driver 500' provides an emission signal to the sub-pixel circuits in row-line order so that the inorganic light-emitting elements of the pixel array emit light in row-line order based on the image data voltage set according to the scan signal. It could be a Sean driver. As described above, since the emission signals include Emi_1(n) and Emi_2(n), each display module 1000-1 to 1000-n provides the emission signals Emi_1(n) and Emi_2(n). It may include at least one emission driver 500' for

따라서, 예를 들어, Emi_1(n) 신호를 제공하기 위한 에미션 드라이버(500')는, 디스플레이 구동 구간 동안, TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 에미션 신호 Emi_1(n)을 제공할 수 있다. 또한, Emi_2(n) 신호를 제공하기 위한 에미션 드라이버(500')는, 디스플레이 구동 구간 동안, TCON(2000)에서 제공되는 스타트 신호에 기초하여 로우 라인 순으로 에미션 신호 Emi_2(n)을 제공할 수 있다.Therefore, for example, the emission driver 500 ′ for providing the Emi_1(n) signal generates the emission signal Emi_1( n) can be provided. In addition, the emission driver 500' for providing the Emi_2(n) signal provides the emission signal Emi_2(n) in the order of low lines based on the start signal provided from the TCON 2000 during the display driving period. can do.

한편, 상술한 스캔 드라이버 및 에미션 드라이버들은, 센싱 구동 구간에서는, 센싱 구동을 위한 게이트 신호들(예를 들어, Sen(n), SP(n), Vini(n), Emi_1(n), Emi_2(n))을, 도 10c 내지 도 10h에서 설명한 바와 같이, 일부 로우 라인에 인가할 수 있다. Meanwhile, the above-described scan driver and emission drivers use gate signals for sensing driving (e.g., Sen(n), SP(n), Vini(n), Emi_1(n), Emi_2) in the sensing driving period. (n)) may be applied to some row lines, as described in FIGS. 10C to 10H.

TCON(2000)은 디스플레이 장치(10000)의 전반적인 동작을 제어한다. 특히, 본 개시의 일 실시 예에 따르면, TCON(2000)은, 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동할 수 있다. 이하에서는, 설명의 편의를 위해, 도 12에 도시된 3*3 모듈라 디스플레이 패널을 예로 들어 설명한다. 도 15b는 복수의 디스플레이 모듈(1000-1 내지 1000-9) 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)을 도시하고 있다. The TCON 2000 controls overall operations of the display device 10000. In particular, according to an embodiment of the present disclosure, the TCON 2000 may drive the modular display panel in a high-speed continuous scan method. Hereinafter, for convenience of description, a 3*3 modular display panel shown in FIG. 12 will be described as an example. 15B illustrates display modules 1000-1, 1000-4, and 1000-7 disposed in a first column line among a plurality of display modules 1000-1 to 1000-9.

구체적으로, TCON(20000)은, 매트릭스 형태로 배치된 복수의 디스플레이 모듈(1000-1 내지 1000-9) 중 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 무기 발광 소자들이, 가장 위에 배치된 디스플레이 모듈(1000-1)의 첫번째 로우 라인부터 가장 아래에 배치된 디스플레이 모듈(1000-7)의 마지막 로우 라인까지 로우 라인 순으로 순차적으로 발광하도록, 각 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 구동부(500)를 제어할 수 있다. Specifically, the TCON 20000 includes the display modules 1000-1, 1000-4, and 1000-7 arranged on the first column line among the plurality of display modules 1000-1 to 1000-9 arranged in a matrix form. Inorganic light emitting elements of each display so that the first row line of the display module 1000-1 disposed at the top to the last row line of the display module 1000-7 disposed at the bottom sequentially emit light in row order. The driving units 500 of the modules 1000-1, 1000-4, and 1000-7 may be controlled.

전술한 바와 같이 각 디스플레이 모듈의 게이트 드라이버(500')는 TCON(2000)에서 제공되는 스타트 신호(VST)에 기초하여 로우 라인 순으로 게이트 신호를 출력하므로, TCON(2000)은 스타트 신호 제공 타이밍을 제어하여 각 디스플레이 모듈의 구동 타이밍을 제어할 수 있다. As described above, since the gate driver 500' of each display module outputs gate signals in the order of low lines based on the start signal VST provided from TCON 2000, TCON 2000 determines the timing of providing the start signal. It is possible to control the driving timing of each display module by controlling.

도 15b를 참조하면, TCON(2000)은 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7) 중 제 1 디스플레이 모듈(1000-1)의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 제 1 디스플레이 모듈(1000-1)의 게이트 드라이버(500'-1)에 제 1 스타트 신호(VST1)를 제공할 수 있다. Referring to FIG. 15B , TCON 2000 includes inorganic light emitting elements of a first display module 1000-1 among display modules 1000-1, 1000-4, and 1000-7 arranged in a first column line in the first row. The first start signal VST1 may be provided to the gate driver 500'-1 of the first display module 1000-1 to sequentially emit light from line to last row.

제 1 스타트 신호(VST1)가 제공되면, 제 1 디스플레이 모듈(1000-1)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-1)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호들을 제공할 수 있다. When the first start signal VST1 is provided, the scan drivers and emission drivers of the first display module 1000-1 scan the sub-pixel circuits included in the display panel 100-1 in row line order. signals and emission signals.

또한, TCON(2000)은 제 1 디스플레이 모듈(1000-1)의 아래에 인접하여 배치된 제 2 디스플레이 모듈(1000-4)의 무기 발광 소자들이 제 1 디스플레이 모듈(1000-1)의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록 제 2 디스플레이 모듈(1000-4)의 게이트 드라이버(500'-4)에 제 2 스타트 신호(VST2)를 제공할 수 있다. In addition, in the TCON 2000, the inorganic light emitting elements of the second display module 1000-4 arranged adjacently below the first display module 1000-1 are the last row line of the first display module 1000-1. The second start signal VST2 may be provided to the gate driver 500'-4 of the second display module 1000-4 so that the inorganic light-emitting devices included in the light-emitting devices may emit light in row line order.

즉, TCON(2000)은 제 1 디스플레이 모듈(1000-1)의 마지막 로우 라인에 포함된 서브 픽셀 회로들의 구동 순서에 이어서 제 2 디스플레이 모듈(1000-4)의 첫번째 로우 라인에 포함된 서브 픽셀 회로들이 구동되도록 제 2 디스플레이 모듈(1000-4)의 게이트 드라이버(500'-4)에 제 2 스타트 신호(VST2)를 제공할 수 있다. That is, the TCON 2000 is a sub-pixel circuit included in the first row line of the second display module 1000-4 following the driving sequence of the sub-pixel circuits included in the last row line of the first display module 1000-1. The second start signal VST2 may be provided to the gate driver 500'-4 of the second display module 1000-4 so that they are driven.

제 2 스타트 신호(VST2)가 제공되면, 제 2 디스플레이 모듈(1000-4)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-4)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호들을 제공할 수 있다. When the second start signal VST2 is provided, the scan drivers and emission drivers of the second display module 1000-4 scan the sub-pixel circuits included in the display panel 100-4 in row line order. signals and emission signals.

또한, TCON(2000)은 제 2 디스플레이 모듈(1000-4)의 아래에 인접하여 배치된 제 3 디스플레이 모듈(1000-7)의 무기 발광 소자들이, 제 2 디스플레이 모듈(1000-4)의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록, 제 3 디스플레이 모듈(1000-7)의 게이트 드라이버(500'-7)에 제 3 스타트 신호(VST3)를 제공할 수 있다. In addition, the TCON 2000 is configured such that the inorganic light emitting elements of the third display module 1000-7 arranged adjacently below the second display module 1000-4 are in the last row of the second display module 1000-4. The third start signal VST3 may be provided to the gate driver 500'-7 of the third display module 1000-7 so that the inorganic light emitting devices included in the line emit light in the order of the row line followed by the light emission order. .

즉, TCON(2000)은 제 2 디스플레이 모듈(1000-4)의 마지막 로우 라인에 포함된 서브 픽셀 회로들의 구동 순서에 이어서 제 3 디스플레이 모듈(1000-7)의 첫번째 로우 라인에 포함된 서브 픽셀 회로들이 구동되도록 제 3 디스플레이 모듈(1000-7)의 게이트 드라이버(500'-7)에 제 3 스타트 신호(VST3)를 제공할 수 있다. That is, the TCON 2000 is a sub-pixel circuit included in the first row line of the third display module 1000-7 following the driving sequence of the sub-pixel circuits included in the last row line of the second display module 1000-4. The third start signal VST3 may be provided to the gate driver 500'-7 of the third display module 1000-7 so that they are driven.

제 3 스타트 신호(VST3)가 제공되면, 제 3 디스플레이 모듈(1000-7)의 스캔 드라이버들 및 에미션 드라이버는, 디스플레이 패널(100-7)에 포함된 서브 픽셀 회로들에 로우 라인 순으로 스캔 신호들 및 에미션 신호들을 제공할 수 있다. When the third start signal VST3 is provided, the scan drivers and emission drivers of the third display module 1000-7 scan sub-pixel circuits included in the display panel 100-7 in row line order. signals and emission signals.

이상에서는, 첫번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-1, 1000-4, 1000-7)의 동작에 관하여 설명하였으나, 두번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-2, 1000-5, 1000-8)이나 세번째 컬럼 라인에 배치된 디스플레이 모듈들(1000-3, 1000-6, 1000-9) 역시 마찬가지이다. In the above, the operation of the display modules 1000-1, 1000-4, and 1000-7 disposed on the first column line has been described, but the display modules 1000-2, 1000-5, and 1000-5 disposed on the second column line have been described. 1000-8) and the display modules 1000-3, 1000-6, and 1000-9 disposed in the third column line are also the same.

이와 같이, 모듈라 디스플레이 패널을 고속 연속 스캔 방식으로 구동함으로써, 동시 스캔 방식으로 구동시 상, 하 디스플레이 모듈의 경계 부분에서 영상의 왜곡이 시인되는 문제점을 원천적으로 없앨 수 있다. In this way, by driving the modular display panel in a high-speed continuous scan method, it is possible to fundamentally eliminate a problem in which image distortion is recognized at the boundary between the upper and lower display modules when driven in the simultaneous scan method.

한편, 도 14에서는 디스플레이 장치(10000)에 포함된 복수의 디스플레이 모듈(1000-1 내지 1000-n)을 하나의 타이밍 컨트롤러(2000)가 제어하는 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 실시 예에 따라, 디스플레이 장치(10000)는 복수의 디스플레이 모듈(1000-1 내지 1000-n)을 제어하기 위한 적어도 하나의 타이밍 컨트롤러를 포함할 수 있다. Meanwhile, in FIG. 14 , one timing controller 2000 controls the plurality of display modules 1000-1 to 1000-n included in the display device 10000 as an example, but the embodiment is not limited thereto. According to an embodiment, the display device 10000 may include at least one timing controller for controlling the plurality of display modules 1000-1 to 1000-n.

도 16a는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다. 도 16a에서는 설명의 편의를 위해, 디스플레이 패널(100)에 포함된 하나의 픽셀만을 도시하였다. 16A is a cross-sectional view of the display panel 100 according to an embodiment of the present disclosure. In FIG. 16A , only one pixel included in the display panel 100 is illustrated for convenience of description.

도 16a에 따르면, 디스플레이 패널(100)은 글래스 기판(80), TFT 층(70) 및 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)를 포함할 수 있다. 이때, 전술한 서브 픽셀 회로(110)는 TFT(Thin Film Transistor)로 구현되어, 글래스 기판(80)상의 TFT 층(70)에 포함될 수 있다. Referring to FIG. 16A , the display panel 100 may include a glass substrate 80, a TFT layer 70, and inorganic light emitting devices R, G, and B 120-1, 120-2, and 120-3. At this time, the above-described sub-pixel circuit 110 may be implemented as a TFT (Thin Film Transistor) and included in the TFT layer 70 on the glass substrate 80 .

무기 발광 소자 R, G, B(120-1, 120-2, 120-3) 각각은, 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 실장되어 전술한 서브 픽셀을 구성할 수 있다. Each of the inorganic light emitting elements R, G, and B (120-1, 120-2, 120-3) is mounted on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110 to form the aforementioned sub-pixels. can be configured.

도면에 도시하지는 않았지만, TFT 층(70)에는 무기 발광 소자(120-1, 120-2, 120-3)로 구동 전류를 제공하기 위한 서브 픽셀 회로(110)가 무기 발광 소자(120-1, 120-2, 120-3)별로 존재하며, 무기 발광 소자(120-1, 120-2, 120-3) 각각은 대응되는 서브 픽셀 회로(110)와 전기적으로 연결되도록 TFT 층(70) 위에 각각 실장 내지 배치될 수 있다. Although not shown in the drawings, the TFT layer 70 includes a sub-pixel circuit 110 for providing driving current to the inorganic light emitting devices 120-1, 120-2, and 120-3. Each of the inorganic light emitting devices 120-1, 120-2, and 120-3 is present on the TFT layer 70 so as to be electrically connected to the corresponding sub-pixel circuit 110, respectively. It can be mounted or placed.

한편, 도 16a에서는 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)가 플립 칩(flip chip) 타입의 마이크로 LED인 것을 예로 들어 도시하였다. 그러나, 이에 한정되는 것은 아니며, 실시 예에 따라 무기 발광 소자 R, G, B(120-1, 120-2, 120-3)는 수평(lateral) 타입이나 수직(vertical) 타입의 마이크로 LED가 될 수도 있다. Meanwhile, in FIG. 16A , the inorganic light emitting devices R, G, and B (120-1, 120-2, and 120-3) are micro LEDs of a flip chip type as an example. However, the present invention is not limited thereto, and the inorganic light emitting devices R, G, and B (120-1, 120-2, and 120-3) may be lateral type or vertical type micro LEDs according to embodiments. may be

도 16b는 본 개시의 일 실시 예에 따른 디스플레이 패널(100)의 단면도이다.16B is a cross-sectional view of the display panel 100 according to an embodiment of the present disclosure.

도 16b에 따르면, 디스플레이 패널(100)은, 글래스 기판(80)의 일면에 형성된 TFT 층(70), TFT 층(70) 위에 실장된 무기 발광 소자 R, G, B(120-1, 120-2, 120-3), 구동부(500), 그리고, TFT 층(70)에 형성된 서브 픽셀 회로(110)와 구동부(500)를 전기적으로 연결하기 위한 연결 배선(90)을 포함할 수 있다. 16B, the display panel 100 includes a TFT layer 70 formed on one surface of a glass substrate 80, and inorganic light emitting elements R, G, and B (120-1, 120-1) mounted on the TFT layer 70. 2, 120-3), the driver 500, and a connection wire 90 for electrically connecting the sub-pixel circuit 110 formed on the TFT layer 70 and the driver 500.

전술한 바와 같이, 본 개시의 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 전술한 각종 구성요소들 중 적어도 일부는, 글래스 기판(80)의 후면에 배치되고, 연결 배선(90)을 통해 TFT 층(70)에 형성된 서브 픽셀 회로들(110)과 연결될 수 있다. As described above, according to an embodiment of the present disclosure, at least some of the above-described various components that may be included in the driving unit 500 are disposed on the rear surface of the glass substrate 80, and the connection wires 90 Through this, it can be connected to the sub-pixel circuits 110 formed on the TFT layer 70 .

도 16b를 참조하면, TFT 층(70)에 포함된 서브 픽셀 회로들(110)은 TFT 패널(이하, TFT 층(70)과 글래스 기판(80)을 합하여 TFT 패널이라 한다.)의 에지(또는 측면)에 형성된 연결 배선(90)을 통해 구동부(500)(구체적으로는, 전술한 각종 구성요소들 중 적어도 일부)와 전기적으로 연결되는 것을 볼 수 있다. Referring to FIG. 16B , the sub-pixel circuits 110 included in the TFT layer 70 are formed at the edge (or the TFT panel) of the TFT panel (hereinafter, the TFT layer 70 and the glass substrate 80 are collectively referred to as a TFT panel). It can be seen that it is electrically connected to the driving unit 500 (specifically, at least some of the various components described above) through the connection wiring 90 formed on the side).

이와 같이, 디스플레이 패널(100)의 에지 영역에 형성된 연결 배선(90)을 통해 서브 픽셀 회로들(110)과 구동부(500)를 연결하는 이유는, 글래스 기판(80)를 관통하는 홀(Hole)을 형성하여 서브 픽셀 회로들(110)과 구동부(500)를 연결하는 경우, TFT 패널(70, 80)의 제조 공정과 홀에 전도성 물질을 채우는 공정 사이의 온도 차이로 인해 글래스 기판(80)에 크랙이 생기는 등의 문제가 발생할 수 있기 때문이다. As such, the reason why the sub-pixel circuits 110 and the driver 500 are connected through the connection wires 90 formed at the edge area of the display panel 100 is that a hole penetrating the glass substrate 80 is formed to connect the sub-pixel circuits 110 and the driver 500, the glass substrate 80 is formed due to a temperature difference between the manufacturing process of the TFT panels 70 and 80 and the process of filling the holes with a conductive material. This is because problems such as cracks may occur.

한편, 전술한 바와 같이, 본 개시의 다른 일 실시 예에 따르면, 구동부(500)에 포함될 수 있는 각종 구성요소들 중 적어도 일부는, 서브 픽셀 회로들과 함께 TFT 층에 형성되어, 서브 픽셀 회로들과 연결될 수도 있다. 도 16c는 이러한 실시 예를 도시하고 있다. Meanwhile, as described above, according to another embodiment of the present disclosure, at least some of the various components that may be included in the driving unit 500 are formed in the TFT layer together with the sub-pixel circuits, thereby forming the sub-pixel circuits. may be connected with Figure 16c shows such an embodiment.

도 16c는 본 개시의 일 실시 예에 따른 TFT 층(70)의 평면도이다. 도 16c를 참조하면, TFT 층(70)에는 하나의 픽셀(10)이 차지하는 영역(이 영역에는 픽셀(10)에 포함된 R, G, B 서브 픽셀 각각에 대응되는 서브 픽셀 회로들(110)이 존재한다.) 외에 나머지 영역(11)이 존재하며, 이와 같은 나머지 영역(11)들에는 전술한 각종 구성요소들 중 일부가 형성될 수 있다. 16C is a plan view of a TFT layer 70 according to an embodiment of the present disclosure. Referring to FIG. 16C, the area occupied by one pixel 10 in the TFT layer 70 (in this area, sub-pixel circuits 110 corresponding to each of the R, G, and B sub-pixels included in the pixel 10) exists.) In addition, there are remaining regions 11, and some of the above-described various components may be formed in the remaining regions 11.

도 16c는 전술한 게이트 드라이버가 TFT 층(70)의 상기 나머지 영역(11)에 구현된 예를 도시하고 있다. 이와 같이, TFT 층(70) 내부에 게이트 드라이버가 형성된 구조를 GIP(Gate In Panel) 구조라고 부를 수 있으나, 명칭에 이에 한정되는 것은 아니다. 또한, TFT 층(70)에 형성되는 게이트 드라이버의 위치 역시 도 16c에 도시된 것에 한정되는 것은 아니다. 16C shows an example in which the aforementioned gate driver is implemented in the remaining region 11 of the TFT layer 70. In this way, a structure in which a gate driver is formed inside the TFT layer 70 may be referred to as a GIP (Gate In Panel) structure, but the name is not limited thereto. Also, the position of the gate driver formed on the TFT layer 70 is not limited to that shown in FIG. 16C.

한편, 도 16c는 하나의 예시일 뿐, TFT 층(70)의 나머지 영역(11)에 포함될 수 있는 구성요소가 게이트 드라이버에 한정되는 것은 아니다. 실시 예에 따라, TFT 층(70)에는 R, G, B 서브 픽셀을 각각 선택하기 위한 디먹스(DeMUX) 회로, 정전기로부터 서브 픽셀 회로(110)를 보호하기 위한 ESD(Electro Static Discharge) 보호 회로 등이 더 포함될 수도 있을 것이다. Meanwhile, FIG. 16C is only an example, and components that may be included in the remaining area 11 of the TFT layer 70 are not limited to the gate driver. According to the embodiment, the TFT layer 70 includes a DeMUX circuit for selecting R, G, and B sub-pixels, and an ESD (Electro Static Discharge) protection circuit for protecting the sub-pixel circuit 110 from static electricity. etc. may be included.

이상에서는, TFT 층(70)이 형성되는 기판이 글래스 기판(80)인 경우를 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 가령, 합성 수지 기판 상에 TFT 층(70)이 형성될 수도 있다. 이 경우에는 합성 수지 기판을 관통하는 홀을 통해 TFT 층(70)의 서브 픽셀 회로들(100)과 구동부(500)가 연결될 수도 있을 것이다. In the above, the case where the substrate on which the TFT layer 70 is formed is the glass substrate 80 has been exemplified, but the embodiment is not limited thereto. For example, the TFT layer 70 may be formed on a synthetic resin substrate. In this case, the sub-pixel circuits 100 of the TFT layer 70 and the driving unit 500 may be connected through holes penetrating the synthetic resin substrate.

한편, 이상에서는, TFT 층(70)에 서브 픽셀 회로(110)가 구현되는 예를 설명하였다. 그러나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 서브 픽셀 회로(110) 구현 시, TFT 층(70)을 이용하지 않고, 서브 픽셀 단위 또는 픽셀 단위로, 초소형 마이크로 IC 형태의 픽셀 회로칩을 구현하고, 이를 기판 위에 실장하는 것도 가능하다. 이때, 서브 픽셀 회로 칩이 실장되는 위치는, 예를 들어, 대응되는 무기 발광 소자(120)의 주변일 수 있으나, 이에 한정되는 것은 아니다. Meanwhile, in the above, an example in which the sub-pixel circuit 110 is implemented in the TFT layer 70 has been described. However, the embodiment is not limited thereto. That is, according to another embodiment of the present disclosure, when implementing the sub-pixel circuit 110, the TFT layer 70 is not used, and a sub-pixel or pixel-by-pixel pixel circuit chip in the form of a micro IC is implemented. , it is also possible to mount it on a substrate. At this time, the location where the sub-pixel circuit chip is mounted may be, for example, the periphery of the corresponding inorganic light emitting element 120, but is not limited thereto.

또한, 이상에서는, 게이트 드라이버가 TFT 층(70) 내에 형성된 것을 예로 들었으나, 실시 예가 이에 한정되는 것은 아니다. 즉, 본 개시의 다른 일 실시 예에 따르면, 게이트 드라이버는 초소형 마이크로 IC 형태의 게이트 드라이버 칩으로 구현되어 TFT 층(70) 상에 실장될 수도 있다. In addition, in the above, the gate driver is formed in the TFT layer 70 as an example, but the embodiment is not limited thereto. That is, according to another embodiment of the present disclosure, the gate driver may be implemented as a gate driver chip in the form of a micro IC and mounted on the TFT layer 70 .

또한, 상술한 본 개시의 다양한 실시 예들에서, TFT 층(또는 TFT 패널)을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 즉, 본 개시의 다양한 예들에서 인용된 TFT는, LTPS(Low Temperature Poly Silicon) TFT, 산화물(oxide) TFT, 실리콘(poly silicon or a-silicon) TFT, 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si wafer CMOS공정에서 P type(or N-type) MOSFET만 만들어 적용할 수도 있다. In addition, in various embodiments of the present disclosure described above, the TFTs constituting the TFT layer (or TFT panel) are not limited to a specific structure or type, that is, the TFTs cited in various examples of the present disclosure, LTPS (Low Temperature It can be implemented with Poly Silicon TFT, oxide TFT, silicon (poly silicon or a-silicon) TFT, organic TFT, graphene TFT, etc., and P type (or N-type) MOSFET in Si wafer CMOS process. can only be made and applied.

이상 설명한 바와 같은 본 개시의 다양한 실시 예에 따르면, 무기 발광 소자를 AM(Active matrix) 방식으로 PWM 구동함으로써 무기 발광 소자가 발광하는 빛의 파장이 계조에 따라 변화하는 현상을 막을 수 있다. 또한, 구동 트랜지스터들 간의 문턱 전압 차이로 인해 영상에 나타날 수 있는 얼룩을 용이하게 보상할 수 있다. 또한, 색상의 보정이 용이해 진다. 또한, 하나의 디스플레이 모듈을 포함하는 디스플레이 장치나, 복수의 디스플레이 모듈로 구성된 모듈라 디스플레이 패널을 포함하는 디스플레이 장치에서 디스플레이 패널의 얼룩 보상이나 색상 보정이 용이해 진다. 또한, 무기 발광 소자들이 로우 라인 순으로 순차적으로 발광하도록 디스플레이 패널을 구동함으로써 순간 피크 소비 전력이 저감될 수 있다. 또한, 디스플레이 패널의 위치별로 상이하게 발생하는 구동 전압의 강하가 데이터 전압의 설정 과정에 미치는 영향을 보상할 수 있게 된다. 또한, 보다 최적화된 구동 회로의 설계가 가능하며, 안정적이고 효율적으로 무기 발광 소자를 구동할 수 있게 된다. 또한, 복수의 디스플레이 모듈을 결합하여 모듈라 디스플레이 패널을 구성할 경우 상, 하 디스플레이 모듈의 경계에서 발생할 수 있는 영상의 왜곡을 제거할 수 있다. According to various embodiments of the present disclosure as described above, a phenomenon in which a wavelength of light emitted from an inorganic light emitting device changes according to a gray level can be prevented by PWM driving the inorganic light emitting device in an active matrix (AM) method. In addition, stains that may appear in an image due to a difference in threshold voltage between driving transistors can be easily compensated for. Also, color correction becomes easy. Also, in a display device including one display module or a modular display panel composed of a plurality of display modules, it is easy to compensate for staining or color correction of a display panel. In addition, instantaneous peak power consumption can be reduced by driving the display panel so that the inorganic light emitting devices sequentially emit light in row order. In addition, it is possible to compensate for the influence of the drop in the driving voltage, which occurs differently for each position of the display panel, on the data voltage setting process. In addition, a more optimized driving circuit can be designed, and the inorganic light emitting device can be stably and efficiently driven. In addition, when a modular display panel is configured by combining a plurality of display modules, image distortion that may occur at the boundary between upper and lower display modules can be removed.

이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 예를 들어, 이상에서는 서브 픽셀 회로가 PMOS TFT로 구현된 경우를 설명하였으나, 통상의 지식을 가진자라면 NMOS TFT나 CMOS TFT로 서브 픽셀 회로를 구현하는 변형이 가능할 것이다. The above description is merely an example of the technical idea of the present disclosure, and various modifications and variations may be made to those skilled in the art without departing from the essential characteristics of the present disclosure. For example, the case where the sub-pixel circuit is implemented with a PMOS TFT has been described above, but those skilled in the art will be able to implement a sub-pixel circuit with an NMOS TFT or a CMOS TFT.

또한, 본 개시에 따른 실시 예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 한 것이고, 이러한 실시 예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리범위에 포함되는 것으로 해석되어야 할 것이다. In addition, the embodiments according to the present disclosure are not intended to limit the technical idea of the present disclosure but to explain, and the scope of the technical idea of the present disclosure is not limited by these embodiments. Therefore, the protection scope of the present disclosure should be construed by the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present disclosure.

10000: 디스플레이 장치
1000 : 디스플레이 모듈 2000: TCON
100 : 디스플레이 패널 500 : 구동부
110 : 서브 픽셀 회로 120 : 무기 발광 소자
111 : 정전류원 회로 112 : PWM 회로10000: display device
1000: display module 2000: TCON
100: display panel 500: driving unit
110: sub-pixel circuit 120: inorganic light emitting element
111: constant current source circuit 112: PWM circuit

Claims (17)

디스플레이 장치에 있어서,
매트릭스 형태로 배치된 복수의 디스플레이 모듈을 포함하는 모듈라 디스플레이 패널; 센싱부; 보정부; 및 타이밍 컨트롤러;를 포함하고,
상기 복수의 디스플레이 모듈 각각은,
복수의 무기 발광 소자로 구성된 픽셀들이 복수의 로우 라인에 배치된 픽셀 어레이, 및 상기 픽셀 어레이의 무기 발광 소자들 각각에 대응되는 서브 픽셀 회로들을 포함하는 디스플레이 패널; 및 상기 픽셀 어레이의 무기 발광 소자들이 영상 데이터 전압에 기초하여 로우 라인 순으로 발광하도록, 상기 타이밍 컨트롤러로부터 제공되는 스타트 신호에 기초하여 로우 라인 순으로 상기 서브 픽셀 회로들을 구동하는 구동부;를 포함하고,
상기 센싱부는, 특정 전압에 기초하여 상기 서브 픽셀 회로들에 포함된 구동 트랜지스터를 흐르는 전류를 센싱하고, 상기 센싱된 전류에 대응되는 센싱 데이터를 출력하고,
상기 보정부는, 상기 센싱 데이터에 기초하여 상기 서브 픽셀 회로들에 인가되는 영상 데이터 전압을 보정하고,
상기 타이밍 컨트롤러는,
상기 복수의 디스플레이 모듈 중 제 1 디스플레이 모듈의 무기 발광 소자들이 첫번째 로우 라인부터 마지막 로우 라인까지 순차적으로 발광하도록 상기 제 1 디스플레이 모듈의 구동부에 상기 제 1 스타트 신호를 제공하고,
상기 제 1 디스플레이 모듈의 아래에 인접하여 배치된 제 2 디스플레이 모듈의 무기 발광 소자들이 상기 제 1 디스플레이 모듈의 마지막 로우 라인에 포함된 무기 발광 소자들의 발광 순서에 이어서 로우 라인 순으로 발광하도록 상기 제 2 디스플레이 모듈의 구동부에 제 2 스타트 신호를 제공하는 디스플레이 장치.In the display device,
A modular display panel including a plurality of display modules arranged in a matrix form; sensing unit; correction unit; and a timing controller;
Each of the plurality of display modules,
a display panel including a pixel array in which pixels including a plurality of inorganic light emitting elements are arranged in a plurality of row lines, and subpixel circuits corresponding to each of the inorganic light emitting elements in the pixel array; and a driving unit for driving the sub-pixel circuits in row line order based on a start signal provided from the timing controller so that the inorganic light emitting devices of the pixel array emit light in row line order based on image data voltages;
The sensing unit senses a current flowing through a driving transistor included in the subpixel circuits based on a specific voltage, and outputs sensing data corresponding to the sensed current;
The correction unit corrects an image data voltage applied to the sub-pixel circuits based on the sensing data;
The timing controller,
Providing the first start signal to a driving unit of the first display module so that inorganic light emitting elements of a first display module among the plurality of display modules sequentially emit light from a first row line to a last row line;
The inorganic light emitting elements of the second display module disposed adjacently below the first display module emit light in row line order following the light emitting order of the inorganic light emitting elements included in the last row line of the first display module. A display device providing a second start signal to a driving unit of a display module. 제 1 항에 있어서,
상기 구동부는,
상기 스타트 신호가 제공되면 상기 서브 픽셀 회로들에 로우 라인 순으로 게이트 신호를 제공하여 상기 서브 픽셀 회로들을 로우 라인 순으로 구동하고,
상기 게이트 신호는,
상기 서브 픽셀 회로들에 영상 데이터 전압을 인가하기 위한 스캔 신호, 및 상기 인가된 영상 데이터 전압에 기초하여 상기 픽셀 어레이의 무기 발광 소자들을 발광시키기 위한 에미션 신호를 포함하는 디스플레이 장치.According to claim 1,
the driving unit,
When the start signal is provided, a gate signal is provided to the sub-pixel circuits in row-line order to drive the sub-pixel circuits in row-line order;
The gate signal is
A display device comprising: a scan signal for applying an image data voltage to the sub-pixel circuits; and an emission signal for emitting light from the inorganic light emitting elements of the pixel array based on the applied image data voltage. 제 2 항에 있어서,
상기 서브 픽셀 회로들은, 하나의 영상 프레임에 대해 로우 라인 별로 데이터 설정 구간 및 복수의 발광 구간 순으로 구동되고,
상기 구동부는,
각 로우 라인의 데이터 설정 구간 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 스캔 신호를 인가하고, 상기 각 로우 라인의 복수의 발광 구간 각각 동안 해당 로우 라인의 서브 픽셀 회로들에 상기 에미션 신호를 인가하는 디스플레이 장치.According to claim 2,
The sub-pixel circuits are driven in order of a data setting section and a plurality of emission sections for each row line for one image frame,
the driving unit,
applying the scan signal to subpixel circuits of a corresponding row line during a data setting period of each row line, and applying the emission signal to subpixel circuits of a corresponding row line during each of a plurality of emission periods of each row line; display device. 제 3 항에 있어서,
상기 복수의 발광 구간 중 첫 번째 발광 구간은, 상기 데이터 설정 구간과 시간적으로 연속되고,
상기 복수의 발광 구간 각각은, 기설정된 시간 간격을 갖는 디스플레이 장치.According to claim 3,
A first emission section among the plurality of emission sections is temporally continuous with the data setting section,
Each of the plurality of emission sections has a predetermined time interval. 제 3 항에 있어서,
상기 영상 데이터 전압은,
정전류원 데이터 전압 및 PWM(Pulse Width Modulation) 데이터 전압을 포함하고,
상기 서브 픽셀 회로들 각각은,
제 1 구동 트랜지스터를 포함하고, 상기 정전류원 데이터 전압에 기초하여 대응되는 무기 발광 소자로 정전류를 제공하기 위한 정전류원(Constant Current Generator) 회로; 및
제 2 구동 트랜지스터를 포함하고, 상기 PWM 데이터 전압에 기초하여 상기 정전류가 상기 대응되는 무기 발광 소자로 제공되는 시간을 제어하기 위한 PWM 회로;를 포함하는 디스플레이 장치. According to claim 3,
The video data voltage is
Including a constant current source data voltage and PWM (Pulse Width Modulation) data voltage,
Each of the sub-pixel circuits,
a constant current generator circuit including a first driving transistor and providing a constant current to a corresponding inorganic light emitting device based on the constant current source data voltage; and
A display device comprising a second driving transistor, and a PWM circuit for controlling a time for providing the constant current to the corresponding inorganic light emitting element based on the PWM data voltage. 제 5 항에 있어서,
상기 정전류원 회로는,
상기 스캔 신호에 기초하여, 상기 제 1 구동 트랜지스터의 게이트 단자에 상기 정전류원 데이터 전압을 설정하고,
상기 PWM 회로는,
상기 스캔 신호에 기초하여, 상기 제 2 구동 트랜지스터의 게이트 단자에 상기 PWM 데이터 전압을 설정하는 디스플레이 장치. According to claim 5,
The constant current source circuit,
Based on the scan signal, setting the constant current source data voltage to the gate terminal of the first driving transistor;
The PWM circuit,
A display device configured to set the PWM data voltage to a gate terminal of the second driving transistor based on the scan signal. 제 6 항에 있어서,
상기 정전류원 회로는,
상기 에미션 신호에 기초하여, 상기 설정된 정전류원 데이터 전압에 대응되는 크기의 정전류를 상기 대응되는 무기 발광 소자로 제공하고,
상기 PWM 회로는,
상기 에미션 신호 및 두 전압 사이를 스윕하는 스윕 전압에 기초하여, 상기 정전류가 상기 설정된 PWM 데이터 전압에 대응되는 시간 동안 상기 대응되는 무기 발광 소자를 흐르도록 상기 정전류원 회로를 제어하는 디스플레이 장치. According to claim 6,
The constant current source circuit,
Based on the emission signal, a constant current having a magnitude corresponding to the set constant current source data voltage is provided to the corresponding inorganic light emitting device;
The PWM circuit,
A display device for controlling the constant current source circuit so that the constant current flows through the corresponding inorganic light emitting element for a time corresponding to the set PWM data voltage based on the emission signal and a sweep voltage that sweeps between the two voltages. 제 7 항에 있어서,
상기 정전류원 회로는,
상기 복수의 발광 구간 각각에서, 상기 제 1 구동 트랜지스터의 소스 단자에 구동 전압이 인가된 동안 상기 대응되는 무기 발광 소자로 상기 정전류를 제공하고,
상기 PWM 회로는,
상기 복수의 발광 구간 각각에서, 상기 제 2 구동 트랜지스터의 게이트 단자의 전압이 상기 스윕 전압의 변화에 따라 변화하는 동안, 상기 제 2 구동 트랜지스터가 온되는 시간 구간에서, 상기 구동 전압을 상기 제 1 구동 트랜지스터의 소스 단자에 인가하고,
상기 제 2 구동 트랜지스터가 온되는 시간 구간은,
상기 PWM 데이터 전압의 크기에 따라 달라지는 디스플레이 장치.According to claim 7,
The constant current source circuit,
In each of the plurality of light emitting sections, while a driving voltage is applied to a source terminal of the first driving transistor, the constant current is provided to the corresponding inorganic light emitting element;
The PWM circuit,
In each of the plurality of emission periods, while the voltage of the gate terminal of the second driving transistor changes according to the change in the sweep voltage, the driving voltage is applied to the first driving transistor during a time period in which the second driving transistor is turned on. applied to the source terminal of the transistor,
The time interval in which the second driving transistor is turned on is
A display device that varies according to the magnitude of the PWM data voltage. 제 8 항에 있어서,
상기 스윕 전압은, 제 1 전압에서 제 2 전압으로 선형 변화하는 전압이 연속하여 반복되는 형태의 입력 스윕 신호 중 상기 에미션 신호에 기초하여 선택된 일부이고,
상기 디스플레이 패널의 서브 픽셀 회로들에는, 동일한 입력 스윕 신호가 인가되는 디스플레이 장치.According to claim 8,
The sweep voltage is a portion selected based on the emission signal among input sweep signals in which a voltage linearly changing from a first voltage to a second voltage is continuously repeated,
The display device wherein the same input sweep signal is applied to the sub-pixel circuits of the display panel. 제 9 항에 있어서,
상기 스윕 전압은, 상기 복수의 발광 구간 각각에서, 상기 제 1 전압과 상기 제 2 전압 사이를 1회 스윕하며,
상기 스윕 전압에서 상기 제 1 전압과 상기 제 2 전압 사이를 스윕하기 시작하는 시작 전압은, 로우 라인에 따라 변화하는 디스플레이 장치. According to claim 9,
The sweep voltage sweeps once between the first voltage and the second voltage in each of the plurality of emission sections,
A start voltage for starting to sweep between the first voltage and the second voltage in the sweep voltage varies according to a low line. 제 3 항에 있어서,
상기 서브 픽셀 회로들은,
상기 복수의 발광 구간 각각에서는 제 1 구동 전압에 의해 구동되고, 상기 데이터 설정 구간에서는 상기 제 1 구동 전압과는 별도의 제 2 구동 전압에 의해 구동되는 디스플레이 장치.According to claim 3,
The sub-pixel circuits,
The display device is driven by a first driving voltage in each of the plurality of emission sections, and driven by a second driving voltage separate from the first driving voltage in the data setting section. 제 5 항에 있어서,
상기 제 2 구동 트랜지스터의 드레인 단자는, 상기 제 1 구동 트랜지스터의 소스 단자에 연결되고,
상기 서브 픽셀 회로는,
상기 제 1 구동 트랜지스터의 드레인 단자 및 상기 센싱부 사이에 연결된 제 1 트랜지스터;를 포함하는 디스플레이 장치. According to claim 5,
The drain terminal of the second driving transistor is connected to the source terminal of the first driving transistor;
The sub-pixel circuit,
and a first transistor coupled between a drain terminal of the first driving transistor and the sensing unit. 제 12 항에 있어서,
상기 특정 전압은,
정전류원 회로 센싱 구간에서 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 각각 인가되는 제 1 특정 전압 및 제 2 특정 전압, 및 PWM 회로 센싱 구간에서 상기 제 1 및 제 2 구동 트랜지스터의 게이트 단자에 각각 인가되는 제 3 특정 전압 및 제 4 특정 전압을 포함하고,
상기 센싱부는,
상기 정전류원 회로 센싱 구간에서 상기 제 1 트랜지스터가 온된 동안, 상기 제 1 및 제 2 특정 전압에 기초하여 상기 제 1 및 제 2 구동 트랜지스터를 흐르는 제 1 전류를 센싱하고, 상기 센싱된 제 1 전류에 대응되는 제 1 센싱 데이터를 출력하고,
상기 PWM 회로 센싱 구간에서 상기 제 1 트랜지스터가 온된 동안, 상기 제 3 및 제 4 특정 전압에 기초하여 상기 제 1 및 제 2 구동 트랜지스터를 흐르는 제 2 전류를 센싱하고, 상기 센싱된 제 2 전류에 대응되는 제 2 센싱 데이터를 출력하는 디스플레이 장치.According to claim 12,
The specific voltage,
The first and second specific voltages respectively applied to the gate terminals of the first and second driving transistors in the constant current source circuit sensing period, and the gate terminals of the first and second driving transistors in the PWM circuit sensing period, respectively. Including a third specific voltage and a fourth specific voltage to be applied,
The sensing unit,
While the first transistor is turned on in the constant current source circuit sensing period, a first current flowing through the first and second driving transistors is sensed based on the first and second specific voltages, and the sensed first current is output corresponding first sensing data;
While the first transistor is turned on in the PWM circuit sensing period, a second current flowing through the first and second driving transistors is sensed based on the third and fourth specific voltages, and the sensed second current is corresponded to. A display device that outputs the second sensing data to be. 제 13 항에 있어서,
상기 정전류원 회로 센싱 구간에서, 상기 제 1 특정 전압에 기초한 상기 제 1 구동 트랜지스터의 턴온 저항은, 상기 제 2 특정 전압에 기초한 상기 제 2 구동 트랜지스터의 턴온 저항보다 크고, 상기 제 1 전류의 크기는, 상기 제 1 특정 전압에 의해 결정되며,
상기 PWM 회로 센싱 구간에서, 상기 제 3 특정 전압에 기초한 상기 제 1 구동 트랜지스터의 턴온 저항은, 상기 제 4 특정 전압에 기초한 상기 제 2 구동 트랜지스터의 턴온 저항보다 작고, 상기 제 2 전류의 크기는, 상기 제 4 특정 전압에 의해 결정되는 디스플레이 장치. According to claim 13,
In the constant current source circuit sensing period, the turn-on resistance of the first driving transistor based on the first specific voltage is greater than the turn-on resistance of the second driving transistor based on the second specific voltage, and the magnitude of the first current is , determined by the first specific voltage,
In the PWM circuit sensing period, the turn-on resistance of the first driving transistor based on the third specific voltage is smaller than the turn-on resistance of the second driving transistor based on the fourth specific voltage, and the magnitude of the second current is, A display device determined by the fourth specific voltage. 제 13 항에 있어서,
상기 보정부는,
상기 제 1 센싱 데이터에 기초하여 상기 정전류원 데이터 전압을 보정하고, 상기 제 2 센싱 데이터에 기초하여 상기 PWM 데이터 전압을 보정하는 디스플레이 장치.According to claim 13,
The correction unit,
A display device for correcting the constant current source data voltage based on the first sensing data and correcting the PWM data voltage based on the second sensing data. 제 13 항에 있어서,
상기 정전류원 회로 센싱 구간 및 상기 PWM 회로 센싱 구간은,
블랭킹 구간에 포함되는 디스플레이 장치. According to claim 13,
The constant current source circuit sensing period and the PWM circuit sensing period,
A display device included in the blanking section. 제 1 항에 있어서,
상기 구동부는,
영상 프레임 마다, 상기 픽셀 어레이의 전체 로우 라인 중 일부 로우 라인에 대응되는 서브 픽셀 회로들에 상기 특정 전압을 인가하는 디스플레이 장치.
According to claim 1,
the driving unit,
A display device that applies the specific voltage to sub-pixel circuits corresponding to some row lines among all row lines of the pixel array for each image frame.
KR1020220031709A 2021-07-14 2022-03-14 Display apparatus KR20230011854A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/KR2022/009292 WO2023287069A1 (en) 2021-07-14 2022-06-29 Display device
CN202280047351.0A CN117678005A (en) 2021-07-14 2022-06-29 Display device
EP22842331.5A EP4325473A1 (en) 2021-07-14 2022-06-29 Display device
US17/897,768 US11942026B2 (en) 2021-07-14 2022-08-29 Display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210092508 2021-07-14
KR1020210092508 2021-07-14

Publications (1)

Publication Number Publication Date
KR20230011854A true KR20230011854A (en) 2023-01-25

Family

ID=85109837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220031709A KR20230011854A (en) 2021-07-14 2022-03-14 Display apparatus

Country Status (1)

Country Link
KR (1) KR20230011854A (en)

Similar Documents

Publication Publication Date Title
TWI413066B (en) Display device, method of laying out light emitting elements, and electronic device
US8941695B2 (en) Display device, driving method of display device, and electronic apparatus
KR20100074054A (en) Display apparatus and electronic apparatus
CN110689833A (en) Display device
KR101968117B1 (en) organic light-emitting dIODE DISPLAY device AND DRIVING METHOD OF THE SAME
US10810939B2 (en) Display device
KR20170074618A (en) Sub-pixel of organic light emitting display device and organic light emitting display device including the same
KR20170074620A (en) Sub-pixel of organic light emitting display device and organic light emitting display device including the same
US12002412B2 (en) Display device
US20230039449A1 (en) Display panel
US11942026B2 (en) Display apparatus
US20230237958A1 (en) Display apparatus
US11955057B2 (en) Display apparatus
KR20210131852A (en) Display panel
US11961458B2 (en) Display apparatus and control method therefor
KR20230011854A (en) Display apparatus
KR20220052265A (en) Display apparatus
EP4290506A1 (en) Display apparatus
US20230230536A1 (en) Display apparatus
CN117678005A (en) Display device
KR20230011844A (en) Display apparatus
KR20230013608A (en) Display apparatus
US11908386B2 (en) Display apparatus
KR20220135552A (en) Display apparatus
CN117561564A (en) Display device