KR20220060133A

KR20220060133A - 디스플레이 장치 및 구동 방법

Info

Publication number: KR20220060133A
Application number: KR1020200145725A
Authority: KR
Inventors: 홍무경
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-11-04
Filing date: 2020-11-04
Publication date: 2022-05-11

Abstract

본 발명의 실시예는 디스플레이 장치 및 구동 방법에 관한 것이다. 본 발명의 실시예에 의하면, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 효과적으로 검출할 수 있다. 또한, 본 발명의 실시예에 의하면, 디스플레이 패널의 특성값 센싱 구조를 이용하여, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다. 또한, 본 발명의 실시예에 의하면, 디스플레이 패널의 게이트 라인에 스캔 신호를 인가하지 않은 상태에서, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있다.

Description

디스플레이 장치 및 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING IT}

본 발명의 실시예는 디스플레이 장치 및 구동 방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치 (Liquid Crystal Display; LCD), 유기 발광 디스플레이 장치 (Organic Light Emitting Diode Display; OLED Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.

이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는, 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.

이러한 디스플레이 장치는 디스플레이 패널에 배열된 다수의 서브픽셀(Subpixel) 각각에 배치된 발광 소자를 포함하고, 발광 소자에 흐르는 전압 제어를 통해 발광 소자를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.

최근에는 디스플레이 장치의 고속 구동과 함께 해상도가 증가함에 따라, 서브픽셀 사이의 간격이 감소될 뿐만 아니라, 서브픽셀에 데이터 전압을 공급하는 데이터 라인과 인접한 신호 라인 사이의 간격이 감소하게 되었다.

특히, 디스플레이 패널의 외곽으로 연장되는 데이터 라인과 인접한 신호 라인은 데이터 구동 회로가 위치하는 본딩 영역에서 모이게 되는데, 디스플레이 패널의 제조 과정에서 이물이나 투습 불량으로 인해 데이터 라인과 인접한 신호 라인이 쇼트되는 연결 불량 현상이 나타날 수 있는데, 현재까지는 이러한 연결 불량을 검출할 수 있는 방법이 없는 실정이다.

본 발명의 실시예들은 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 효과적으로 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 디스플레이 패널의 특성값 센싱 구조를 이용하여, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들은 디스플레이 패널의 게이트 라인에 스캔 신호를 인가하지 않은 상태에서, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

일 측면에서, 본 발명의 실시예들은 스캔 신호가 인가되는 다수의 게이트 라인, 데이터 전압이 인가되는 다수의 데이터 라인, 기준 전압이 인가되는 다수의 기준 전압 라인, 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 스캔 신호가 차단되고, 선택된 데이터 라인으로 구동 전압이 공급되는 상태에서, 인접한 기준 전압 라인에 충전된 센싱 전압을 검출하는 데이터 구동 회로와, 데이터 구동 회로를 제어하며, 데이터 구동 회로에서 검출된 상기 센싱 전압을 이용해서, 선택된 데이터 라인과 인접한 기준 전압 라인의 연결 불량을 판단하는 타이밍 컨트롤러를 포함하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 스캔 신호는 게이트 라인을 구동하는 게이트 구동 회로에 의해서 제어되는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 선택된 데이터 라인으로 공급되는 구동 전압은 기준 전압보다 큰 값을 가지는 데이터 전압인 디스플레이 장치를 제공할 수 있다.

일 측면에서, 서브픽셀은 발광 소자와, 발광 소자를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 게이트 노드와 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터와, 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터와, 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 구동 회로는 기준 전압 라인을 기준 전압으로 초기화하고, 스위칭 트랜지스터 및 센싱 트랜지스터가 턴-오프된 상태에서, 기준 전압 라인을 트래킹하여, 일정 시간이 경과한 후에 기준 전압 라인에 충전된 센싱 전압을 검출하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 구동 회로는 기준 전압 라인에서 검출된 센싱 전압을 디지털 센싱 데이터로 변환하는 아날로그 디지털 컨버터를 더 포함하고, 디지털 센싱 데이터를 전송 개시 데이터, 센싱 인에이블 데이터, 및 아날로그 디지털 컨버터의 오프셋 데이터와 함께, 타이밍 컨트롤러로 공급하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 구동 회로는 타이밍 컨트롤러로부터 전달된 데이터 패킷으로부터 클럭 신호와 디지털 영상 데이터를 추출하는 클럭-데이터 복구 회로와, 센싱 전압과 기준 전압을 비교하는 비교기와, 클럭-데이터 복구 회로의 출력 신호와 비교기의 출력 신호를 입력받는 제 1 AND 게이트와, 타이밍 컨트롤러 또는 인접한 데이터 구동 회로에서 전달된 락 신호와 제 1 AND 게이트의 출력 신호를 입력받는 제 2 AND 게이트를 포함하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 타이밍 컨트롤러는 기준 전압을 저장하는 메모리를 더 포함하고, 데이터 구동 회로에서 전달된 디지털 센싱 데이터가 기준 전압보다 큰 경우에, 선택된 데이터 라인과 인접한 기준 전압 라인을 연결 불량으로 판단하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 데이터 구동 회로는 서브픽셀이 발광하기 전에 이루어지는 온-센싱 프로세스, 서브픽셀의 발광이종료된 상태에서 이루어지는 오프-센싱 프로세스, 또는 디스플레이 구동 기간의 블랭크 구간 내에서 실시간으로 이루어지는 실시간 센싱 프로세스에서 센싱 전압을 검출하는 디스플레이 장치를 제공할 수 있다.

일 측면에서, 센싱 전압의 검출이 오프-센싱 프로세스에서 이루어지는 경우, 선택된 데이터 라인으로 공급되는 구동 전압은 오프-센싱 구동 전압인 디스플레이 장치를 제공할 수 있다.

다른 측면에서, 본 발명의 실시예들은 스캔 신호가 인가되는 다수의 게이트 라인, 데이터 전압이 인가되는 다수의 데이터 라인, 기준 전압이 인가되는 다수의 기준 전압 라인, 및 다수의 서브픽셀이 배치된 디스플레이 패널을 포함하는 디스플레이 장치의 구동 방법에 있어서, 스캔 신호가 차단되고, 선택된 데이터 라인으로 구동 전압이 공급되는 상태에서, 기준 전압 라인을 기준 전압으로 초기화하는 단계와, 기준 전압 라인을 트래킹하는 단계와, 기준 전압 라인을 통해 센싱 전압을 검출하는 단계와, 센싱 전압과 기준 전압을 비교하는 단계와, 센싱 전압과 기준 전압의 비교 결과에 따라 연결 불량을 판단하는 단계를 포함하는 디스플레이 장치의 구동 방법을 제공할 수 있다.

본 발명의 실시예들에 의하면, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 효과적으로 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널의 특성값 센싱 구조를 이용하여, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 패널의 게이트 라인에 스캔 신호를 인가하지 않은 상태에서, 데이터 라인과 인접한 신호 라인 사이의 연결 불량을 검출할 수 있는 디스플레이 장치 및 구동 방법을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.
도 3은 본 발명의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시도면이다.
도 4는 본 발명의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 예시적인 회로 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 디스플레이 장치, 4개의 서브픽셀을 기준으로 기준 전압 라인이 배치되는 예시를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 디스플레이 장치의 구동 방법에 대한 흐름도를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 의해 기준 전압 라인의 전압 레벨의 변화를 나타낸 신호 파형이다.
도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 의한 서브픽셀의 동작을 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 데이터 구동 회로에서 기준 전압 라인을 통해 검출된 센싱 전압을 디지털 신호로 변환하여 타이밍 컨트롤러에 전달하는 출력 데이터의 예시를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 디스플레이 장치에서, 오프-센싱 구동 전압을 이용해서 데이터 라인과 기준 전압 라인의 연결 불량을 판단하는 경우의 예시를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 디스플레이 장치에서, 오프-센싱 구동 전압을 이용해서 데이터 라인과 기준 전압 라인의 연결 불량을 판단하는 경우에 인가되는 신호 파형을 나타낸 도면이다.
도 12는 본 발명에 실시예들에 따른 디스플레이 장치에서 데이터 송수신을 위한 인터페이스 규격의 예시를 나타낸 구조이다.
도 13은 본 발명의 실시예들에 따른 디스플레이 장치에서, 내부 인터페이스 규격을 이용하여 데이터 라인과 기준 전압 라인의 연결 불량을 판단하기 위한 데이터 구동 회로의 구성을 나타낸 블록도이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.

구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.

도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140)를 포함할 수 있다.

디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.

액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.

디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.

하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.

예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.

게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.

2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.

이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.

데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 디지털 영상 데이터(DATA)를 수신하고, 수신된 디지털 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.

마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.

경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.

타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 디지털 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.

이 때, 타이밍 컨트롤러(140)는 디지털 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭 신호(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다. 이에 따라, 타이밍 컨트롤러(140)는 외부로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.

예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.

또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.

이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로를 더 포함할 수 있다.

한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드(OLED)와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.

이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.

도 2는 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 예시도이다.

도 2를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현되고, 게이트 구동 회로(120)가 다양한 방식들(TAB, COG, COF, GIP 등) 중에서 GIP (Gate In Panel) 형태로 구현된 경우를 나타낸 것이다.

게이트 구동 회로(120)에 포함된 하나 이상의 게이트 구동 집적 회로(GDIC)는 각각 게이트 필름(GF) 상에 실장될 수 있으며, 게이트 필름(GF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 게이트 필름(GF)의 상부에는 게이트 구동 집적 회로(GDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.

마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.

이러한 디스플레이 장치(100)는 다수의 소스 구동 집적 회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.

이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.

컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 집적 회로(Power Management IC; PMIC, 150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 집적 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.

적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.

디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)과 전기적으로 연결된 세트 보드(Set Board, 170)를 더 포함할 수 있다. 이 때, 세트 보드(170)는 파워 보드(Power Board)라고 할 수도 있다. 이러한 세트 보드(170)에는 디스플레이 장치(100)의 전체 파워를 관리하는 메인 파워 관리 회로(Main Power Management Circuit; M-PMC, 160)가 존재할 수 있다. 메인 파워 관리 회로(160)는 파워 관리 집적 회로(150)와 연동될 수 있다.

위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 구동 전압은 세트 보드(170)에서 발생되어 컨트롤 인쇄 회로 기판(CPCB) 내의 파워 관리 집적 회로(150)로 전달된다. 파워 관리 집적 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.

이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자인 유기 발광 다이오드(OLED)와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.

도 3은 본 발명의 실시예들에 따른 디스플레이 장치에서 서브픽셀을 구성하는 회로의 예시도면이다.

도 3을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 서브픽셀(SP)은 하나 이상의 트랜지스터와 커패시터를 포함할 수 있으며, 발광 소자로서 유기 발광 다이오드(OLED)가 배치될 수 있다.

예를 들어, 서브픽셀(SP)은 구동 트랜지스터(DRT), 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 스토리지 커패시터(Cst), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.

구동 트랜지스터(DRT)는 제 1 노드(N1), 제 2 노드(N2), 및 제 3 노드(N3)를 가진다. 구동 트랜지스터(DRT)의 제 1 노드(N1)는 스위칭 트랜지스터(SWT)가 턴-온 되면, 데이터 라인(DL)을 통해 데이터 구동 회로(130)로부터 데이터 전압(Vdata)이 인가되는 게이트 노드일 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)는 유기 발광 다이오드(OLED)의 애노드(Anode) 전극과 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 구동 트랜지스터(DRT)의 제 3 노드(N3)는 구동 전압(EVDD)이 인가되는 구동 전압 라인(DVL)과 전기적으로 연결되며, 드레인 노드 또는 소스 노드일 수 있다.

이 때, 디스플레이 구동 기간에는 구동 전압 라인(DVL)으로 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)이 공급될 수 있는데, 예를 들어, 영상을 디스플레이 하는데 필요한 구동 전압(EVDD)은 27V일 수 있다.

스위칭 트랜지스터(SWT)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 스캔 신호(SCAN)에 따라 동작한다. 또한, 스위칭 트랜지스터(SWT)가 턴-온되는 경우에는 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 게이트 노드에 전달함으로써, 구동 트랜지스터(DRT)의 동작을 제어하게 된다.

센싱 트랜지스터(SENT)는 구동 트랜지스터(DRT)의 제 2 노드(N2)와 기준 전압 라인(RVL) 사이에 전기적으로 연결되며, 게이트 라인(GL)이 게이트 노드에 연결되어 게이트 라인(GL)을 통해 공급되는 센스 신호(SENSE)에 따라 동작한다. 센싱 트랜지스터(SENT)가 턴-온되는 경우에는 기준 전압 라인(RVL)을 통해 공급되는 센싱용 기준 전압(Vref)이 구동 트랜지스터(DRT)의 제 2 노드(N2)에 전달된다.

즉, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 제어함으로써, 구동 트랜지스터(DRT)의 제 1 노드(N1) 전압과 제 2 노드(N2) 전압을 제어하게 되고, 이로 인해 유기 발광 다이오드(OLED)를 구동하기 위한 전류가 공급될 수 있도록 한다.

이러한 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 함께 연결될 수도 있고, 서로 다른 게이트 라인(GL)에 연결될 수도 있다. 여기에서는 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 서로 다른 게이트 라인(GL)에 연결된 구조를 예시로 나타낸 것이며, 이 경우에는 서로 다른 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN)와 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있다.

반면, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 하나의 게이트 라인(GL)에 연결된 경우에는 하나의 게이트 라인(GL)을 통해 전달되는 스캔 신호(SCAN) 또는 센스 신호(SENSE)에 의해 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 동시에 제어할 수 있으며, 서브픽셀(SP)의 개구율(aperture ratio)이 증가할 수 있다.

한편, 서브픽셀(SP)에 배치된 트랜지스터는 n-타입 트랜지스터뿐만 아니라 p-타입 트랜지스터로 이루어질 수 있는데, 여기에서는 n-타입 트랜지스터로 구성된 경우를 예시로 나타내고 있다.

스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되며, 한 프레임 동안 데이터 전압(Vdata)을 유지시켜준다.

이러한 스토리지 커패시터(Cst)는, 구동 트랜지스터(DRT)의 유형에 따라 구동 트랜지스터(DRT)의 제 1 노드(N1)와 제 3 노드(N3) 사이에 연결될 수도 있다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DRT)의 제 2 노드(N2)와 전기적으로 연결될 수 있으며, 유기 발광 다이오드(OLED)의 캐소드(Cathode) 전극으로 기저 전압(EVSS)이 인가될 수 있다.

여기에서, 기저 전압(EVSS)은 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전 전압(EVSS)은 구동 상태에 따라 가변될 수 있으며, 예를 들어, 디스플레이 구동 시점의 기저 전압(EVSS)과 센싱 구동 시점의 기저 전압(EVSS)이 서로 다르게 설정될 수 있다.

위에서 예를 들어 설명한 서브픽셀(SP)의 구조는 3T(Transistor) 1C (Capacitor) 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 커패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값, 예를 들어, 문턱 전압이나 이동도를 효과적으로 센싱하기 위해서, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전되는 전압에 의해 흐르는 전류를 측정하는 방법을 사용할 수 있는데, 이를 전류 센싱이라고 한다.

즉, 구동 트랜지스터(DRT)의 특성값 센싱 구간에 스토리지 커패시터(Cst)에 충전된 전압에 의해 흐르는 전류를 측정함으로써, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값이나 특성값의 변화를 알아낼 수 있다.

이 때, 기준 전압 라인(RVL)은 기준 전압(Vref)을 전달해주는 역할 뿐만 아니라, 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성값을 센싱하기 위한 센싱 라인의 역할도 하기 때문에, 기준 전압 라인(RVL)을 센싱 라인이라고 할 수 있다.

도 4는 본 발명의 실시예들에 따른 디스플레이 장치에서 구동 트랜지스터의 특성값을 센싱하는 예시적인 회로 구조를 나타낸 도면이다.

도 4를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값 편차를 보상하기 위한 구성들을 포함할 수 있다.

예를 들어, 디스플레이 장치(100)의 센싱 구간에서 구동 트랜지스터(DRT)의 특성값 또는 특성값의 변화는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압(예: Vdata - Vth)으로 반영될 수 있다. 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압은 센싱 트랜지스터(SENT)가 턴-온 상태인 경우, 기준 전압 라인(RVL)의 전압에 대응될 수 있다. 또한, 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압에 의해, 기준 전압 라인(RVL) 상의 라인 커패시터(Cline)가 충전될 수 있으며, 라인 커패시터(Cline)에 충전된 센싱 전압(Vsen)의해 기준 전압 라인(RVL)은 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압에 대응되는 전압을 가질 수 있다.

이러한 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 제 2 노드(N2)의 전압과 대응되는 기준 전압 라인(RVL)의 전압을 측정하여 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 특성값 센싱을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다.

센싱 구동을 제어하는 스위치 회로(SAM, SPRE)는 각 기준 전압 라인(RVL)과 기준 전압(Vref)이 공급되는 센싱용 기준 전압 공급 노드(Npres) 사이의 연결을 제어하는 센싱용 기준 스위치(SPRE)와, 각 기준 전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. 여기에서, 센싱용 기준 스위치(SPRE)는 센싱 구동을 제어하는 스위치이며, 센싱용 기준 스위치(SPRE)에 의해 기준 전압 라인(RVL)으로 공급되는 기준 전압(Vref)은 센싱용 기준 전압(VpreS)이 된다.

또한, 구동 트랜지스터(DRT)의 특성값 센싱을 위한 스위치 회로는 디스플레이 구동을 제어하는 디스플레이 구동용 기준 스위치(RPRE)를 포함할 수 있다. 디스플레이 구동용 기준 스위치(RPRE)는 각 기준 전압 라인(RVL)과 기준 전압(Vref)이 공급되는 디스플레이 구동용 기준 전압 공급 노드(Nprer) 사이의 연결을 제어할 수 있다. 디스플레이 구동용 기준 스위치(RPRE)는 디스플레이 구동에 이용되는 스위치로서, 디스플레이 구동용 기준 스위치(RPRE)에 의해 기준 전압 라인(RVL)에 공급되는 기준 전압(Vref)은 디스플레이 구동용 기준 전압(VpreR)에 해당한다.

이 때, 센싱용 기준 스위치(SPRE)와 디스플레이 구동용 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있을 것이다. 센싱용 기준 전압(VpreS)과 디스플레이 구동용 기준 전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다.

디스플레이 장치(100)의 타이밍 컨트롤러(140)는 아날로그 디지털 컨버터(ADC)에서 전달되는 데이터를 저장하거나 기준값을 미리 저장하고 있는 메모리(MEM), 및 수신된 데이터와 메모리(MEM)에 저장된 기준값을 비교하여 특성값의 편차를 보상해주는 보상 회로(COMP)를 포함할 수 있다. 이 때, 보상 회로(COMP)에 의해 산출된 보상 값은 메모리(MEM)에 저장될 수 있다.

이에 따라, 타이밍 컨트롤러(140)는 보상 회로(COMP)에서 산출된 보상 값을 이용하여 데이터 구동 회로(130)에 공급할 디지털 영상 데이터(DATA)를 보상하고, 보상된 디지털 영상 데이터(DATA_comp)를 데이터 구동 회로(130)로 출력할 수 있다. 이에 따라, 데이터 구동 회로(130)는 디지털 아날로그 컨버터(DAC)를 통해 보상된 디지털 영상 데이터(DATA_comp)를 아날로그 신호 형태의 데이터 전압(Vdata)으로 변환하고, 변환된 데이터 전압(Vdata)을 출력 버퍼(BUF)를 통해 해당 데이터 라인(DL)으로 출력할 수 있다. 그 결과, 해당 서브픽셀(SP) 내의 구동 트랜지스터(DRT)에 대한 특성값 편차(문턱전압 편차, 또는 이동도 편차)가 보상될 수 있다.

위에서 설명한 바와 같이, 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)을 센싱하는 구간은 파워 온 신호의 발생 이후 디스플레이 구동이 시작되기 전에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 온 신호가 인가되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)을 구동하는데 필요한 파라미터들을 로딩한 후에 디스플레이 구동을 진행한다. 이 때, 디스플레이 패널(110)을 구동하는데 필요한 파라미터에는 이전에 디스플레이 패널(110)에서 진행되었던 특성값 센싱 및 보상에 대한 정보 등이 포함될 수 있으며, 이러한 파라미터 로딩 과정에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 및 이동도)에 대한 센싱이 이루어질 수 있다. 이와 같이, 파워 온 신호 발생 이후에 서브픽셀이 발광하기 전에 파라미터 로딩 과정에서 특성값 센싱이 이루어지는 프로세스를 온-센싱 프로세스(On-Sensing Process)라고 한다.

또는, 구동 트랜지스터(DRT)의 특성값을 센싱하는 구간이 디스플레이 장치(100)의 파워 오프 신호 발생 이후에 진행될 수 있다. 예를 들어, 디스플레이 장치(100)에 파워 오프 신호가 발생되면, 타이밍 컨트롤러(140)는 디스플레이 패널(110)에 공급되는 데이터 전압을 차단하고, 일정 시간 동안 구동 트랜지스터(DRT)의 특성값에 대한 센싱을 수행할 수 있다. 이와 같이, 파워 오프 신호가 발생되어 데이터 전압이 차단됨으로써 서브픽셀의 발광이 종료된 상태에서 특성값 센싱이 이루어지는 프로세스를 오프-센싱 프로세스(Off-Sensing Process)라고 한다.

또한, 구동 트랜지스터(DRT)의 특성값에 대한 센싱 구간이 디스플레이 구동 중에 실시간으로 진행될 수도 있다. 이러한 센싱 프로세스를 실시간(Real-Time; RT) 센싱 프로세스라고 한다. 실시간 센싱 프로세스의 경우에는, 디스플레이 구동 기간 중에서 블랭크 구간마다 하나 이상의 서브픽셀(SP) 라인에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 프로세스가 진행될 수 있다.

즉, 디스플레이 패널(110)에 영상이 표시되는 디스플레이 구동 기간 중에 1 프레임 내, 또는 n 번째 프레임과 n+1 번째 프레임 사이에는 서브픽셀(SP)에 데이터 전압이 공급되지 않는 블랭크 구간이 존재하며, 이러한 블랭크 구간에, 하나 이상의 서브픽셀(SP)에 대한 이동도 센싱을 진행할 수 있다.

이와 같이, 블랭크 구간에 센싱 프로세스가 수행되는 경우, 센싱 프로세스가 수행되는 서브픽셀(SP) 라인은 랜덤하게 선택될 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스가 진행된 후에는 디스플레이 구동 기간에 나타날 수 있는 이상 현상이 완화될 수 있다. 또한, 블랭크 구간 동안 센싱 프로세스가 진행된 후에, 디스플레이 구동 기간에 센싱 프로세스가 진행된 서브픽셀(SP)에 보상 데이터 전압을 공급해 줄 수 있다. 이에 따라, 블랭크 구간에서의 센싱 프로세스 이후 디스플레이 구동 기간에 센싱 프로세스가 완료된 서브픽셀(SP) 라인에서의 이상 현상이 더욱더 완화될 수 있다.

한편, 데이터 구동 회로(130)는 래치 회로, 디지털 아날로그 컨버터(DAC), 및 출력 버퍼(BUF) 등을 포함하는 데이터 전압 출력 회로(136)를 포함할 수 있으며, 경우에 따라서는, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. 반면, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)은 데이터 구동 회로(130)의 외부에 위치할 수도 있을 것이다.

또한, 보상 회로(COMP)는 타이밍 컨트롤러(140)의 외부에 존재할 수도 있지만, 타이밍 컨트롤러(140)의 내부에 포함될 수도 있으며, 메모리(MEM)는 타이밍 컨트롤러(140)의 외부에 위치할 수도 있고, 타이밍 컨트롤러(140)의 내부에 레지스터 형태로 구현될 수도 있을 것이다.

도 5는 본 발명의 실시예들에 따른 디스플레이 장치에서, 4개의 서브픽셀을 기준으로 기준 전압 라인이 배치되는 예시를 나타낸 도면이다.

도 5를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 기준 전압 라인(RVL)은 디스플레이 구동 기간에 공통 전압에 해당하는 디스플레이 구동용 기준 전압(VpreR), 또는 구동 트랜지스터(DRT)의 특성값을 센싱하는 센싱 기간에 센싱용 기준 전압(VpreS)을 전달하기 위한 컬럼 방향의 신호 라인이 될 것이다.

이 때, 기준 전압 라인(RVL)은 1개의 서브픽셀(SP) 열마다 1개씩 배치될 수도 있지만, 구동 효율을 위해 2개 이상의 서브픽셀(SP) 열마다 1개씩 배치될 수도 있다.

여기에서는, 기준 전압 라인(RVL)이 2개 이상의 서브픽셀(SP) 열마다 1개씩 배치되는 경우 중에서, 4개의 서브픽셀(SP) 열 마다 기준 전압 라인(RVL)이 1개씩 배치되는 경우를 나타내고 있다.

이 때, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은 각각 4개의 서브픽셀(SP) 열 중에서 어느 하나의 서브픽셀(SP) 행에 속한 4개의 서브픽셀이 될 것이다. 여기에서, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은 일 예로, 각각 적색 빛을 발광하는 서브픽셀, 흰색 빛을 발광하는 서브픽셀, 녹색 빛을 발광하는 서브픽셀 및 청색 빛을 발광하는 서브픽셀일 수 있다.

4개의 서브픽셀(SP1, SP2, SP3, SP4)은 각각 4개의 데이터 라인(DL1, DL2, DL3, DL4)과 대응되어 전기적으로 연결된다. 또한, 4개의 서브픽셀(SP1, SP2, SP3, SP4)은 1개의 기준 전압 라인(RVL)과 공통으로 연결될 수 있다. 즉, 1개의 기준 전압 라인(RVL)이 4개의 서브픽셀(SP1, SP2, SP3, SP4)에 공유될 수 있다.

이 경우, 4개의 서브픽셀(SP1, SP2, SP3, SP4)에 해당하는 구동 트랜지스터(DRT)는 1개의 기준 전압 라인(RVL)을 통해 기준 전압(Vref)을 공통으로 인가받을 수 있다.

이와 같이, 픽셀을 구성하는 서브픽셀(SP)의 컬러는 흰색, 적색, 녹색, 청색으로 한정되지 않으며, 디스플레이 장치(100)의 종류에 따라 컬러 또는 위치가 다양하게 변경될 수 있다.

이러한 디스플레이 장치(100)는 해상도가 증가함에 따라, 서브픽셀(SP) 사이의 간격이 감소될 뿐만 아니라, 서브픽셀(SP)에 데이터 전압(Vdata)을 공급하는 데이터 라인(DL)과 기준 전압 라인(RVL) 사이의 간격이 감소하게 된다.

특히, 디스플레이 패널(110)의 외곽으로 연장되는 데이터 라인(DL)과 기준 전압 라인(RVL)은 데이터 구동 회로(130)를 구성하는 소스 필름(SF)에서 모이게 되는데, 디스플레이 패널(110)의 제조 과정에서 이물이나 투습 불량으로 인해 쇼트와 같은 연결 불량 현상이 나타난다.

본 발명의 실시예들에 따른 디스플레이 장치(100)는 구동 트랜지스터(DRT)의 특성값 센싱 구조를 이용하여, 데이터 라인(DL)과 기준 전압 라인(RVL) 사이의 연결 불량을 검출할 수 있다.

도 6은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 대한 흐름도를 나타낸 도면이다. 도 7은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 의해 기준 전압 라인의 전압 레벨의 변화를 나타낸 신호 파형이고, 도 8은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에 의한 서브픽셀의 동작을 나타낸 도면이다.

먼저, 도 6 및 도 7을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법은 기준 전압 라인(RVL)을 기준 전압(Vref)으로 초기화하는 단계(S100), 서브픽셀(SP) 내의 트랜지스터(SWT, SENT)가 턴-오프된 상태에서, 기준 전압 라인(RVL)을 트래킹하는 단계(S200), 기준 전압 라인(RVL)을 통해 센싱 전압(Vsen)을 검출하는 단계(S300), 센싱 전압(Vsen)과 기준 전압(Vref)/데이터 전압(Vdata)을 비교하는 단계(S400), 및 센싱 전압(Vsen)과 기준 전압(Vref)/데이터 전압(Vdata)의 비교 결과에 따라 연결 불량을 판단하는 단계(S500)를 포함할 수 있다.

기준 전압 라인(RVL)을 기준 전압(Vref)으로 초기화하는 단계(S100)는 데이터 라인(DL)에 하이 레벨의 데이터 전압(Vdata)을 인가하고, 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)와 센스 신호(SENSE)를 턴-오프 레벨의 로우 레벨로 인가한 상태에서, 센싱용 기준 스위치(SPRE)를 턴-온시킴으로써 기준 전압 라인(RVL)을 기준 전압(Vref)으로 초기화 시키는 과정이다.

이 때, 기준 전압 라인(RVL)에 초기화되는 기준 전압(Vref)은 데이터 라인(DL)에 인가되는 하이 레벨의 데이터 전압(Vdata)과 비교함으로써, 데이터 라인(DL)과 기준 전압 라인(RVL)의 연결 불량을 판단하기 위한 값이다.

따라서, 기준 전압(Vref)과 하이 레벨의 데이터 전압(Vdata)의 크기는 일정한 간격 이상으로 차이가 나도록 설정하는 것이 바람직하며, 기준 전압(Vref)은 타이밍 컨트롤러(140)에서 센싱 전압(Vsen)과 비교할 수 있도록 메모리(MEM)에 저장된 값일 수 있다.

다만, 타이밍 컨트롤러(140)에서 기준 전압 라인(RVL)에서 검출된 센싱 전압(Vsen)과 데이터 전압(Vdata)을 비교하는 경우에는 기준 전압 라인(RVL)을 기준 전압(Vref)으로 초기화하지 않을 수도 있을 것이다.

서브픽셀(SP) 내의 트랜지스터(SWT, SENT)가 턴-오프된 상태에서, 기준 전압 라인(RVL)을 트래킹하는 단계(S200)는 게이트 라인(GL)을 통해 인가되는 스캔 신호(SCAN)와 센스 신호(SENSE)를 로우 레벨로 유지함으로써 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SENT)가 턴-오프된 상태에서, 센싱용 기준 스위치(SPRE)를 턴-오프시킴으로써 기준 전압 라인(RVL)을 플로팅 시키는 과정이다. 이 때, 샘플링 스위치(SAM)와 디스플레이 구동에 이용되는 디스플레이 구동용 기준 스위치(RPRE)는 턴-오프 상태이다.

이 때, 기준 전압 라인(RVL)이 데이터 라인(DL)과 쇼트되는 연결 불량인 경우에는 기준 전압 라인(RVL)의 전압이 데이터 라인(DL)의 레벨(Vdata)로 상승하게 될 것이다. 여기에서는 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)이 기준 전압 라인(RVL)에 초기화되는 기준 전압(Vref)보다 큰 값을 가지는 경우를 예시로 설명하고 있으며, 만약 데이터 전압(Vdata)이 기준 전압(Vref)보다 작은 값을 가지는 경우에는 기준 전압 라인(RVL)과 데이터 라인(DL)이 쇼트되는 연결 불량의 경우에 기준 전압 라인(RVL)의 전압이 데이터 라인(DL)의 레벨(Vdata)로 하강하게 될 것이다.

한편, 기준 전압 라인(RVL)과 데이터 라인(DL) 사이에 연결 불량이 없는 정상의 경우에는 기준 전압 라인(RVL)은 기준 전압(Vref)의 레벨을 그대로 유지하게 될 것이다.

기준 전압 라인(RVL)을 통해 센싱 전압(Vsen)을 검출하는 단계(S300)는 센싱용 기준 스위치(SPRE)를 턴-오프시킴으로써 기준 전압 라인(RVL)을 플로팅 시킨 시점으로부터 미리 정해져 있는 일정 시간이 경과한 시간에, 도 8과 같이 샘플링 스위치(SAM)를 턴-온시킴으로써, 기준 전압 라인(RVL)에 형성된 전압을 검출하는 과정이다.

이 때, 아날로그 디지털 컨버터(ADC)는 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 전압, 즉 라인 커패시터(Cline)의 양단에 형성된 센싱 전압(Vsen)을 센싱하고, 이를 디지털 신호 형태의 센싱 값으로 변환할 수 있다.

도 9는 본 발명의 실시예들에 따른 디스플레이 장치의 구동 방법에서, 데이터 구동 회로에서 기준 전압 라인을 통해 검출된 센싱 전압을 디지털 신호로 변환하여 타이밍 컨트롤러에 전달하는 출력 데이터의 예시를 나타낸 도면이다.

도 9를 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)의 구동 방법에서, 샘플링 스위치(SAM)에 의해 연결된 기준 전압 라인(RVL)의 전압, 즉 라인 커패시터(Cline)의 양단에 형성된 센싱 전압(Vsen)은 아날로그 디지털 컨버터(ADC)를 통해 디지털 센싱 데이터(DSEN)로 변환될 수 있다.

이 때, 데이터 구동 회로(130)는 연결된 각 데이터 라인(DL)마다 기준 전압 라인(RVL)과의 연결 불량을 판단하기 위한 디지털 센싱 데이터(DSEN)를 생성하고, 이를 하나의 통합 센싱 데이터(ADC-data)로 구성할 수 있다. 예를 들어, 하나의 데이터 구동 회로(130)에 4개의 서브픽셀(SP)로 이루어진 60개의 픽셀에 데이터 전압(Vdata)을 공급하는 경우에 240개의 데이터 라인(DL)이 연결되는데, 각 데이터 라인(DL)을 대상으로 데이터 전압(Vdata)이 인가되는 시점을 달리함으로써 10 비트의 디지털 센싱 데이터(DSEN)를 생성하는 경우에는, 2,400 비트의 통합 센싱 데이터(ADC-data)를 생성할 수 있을 것이다.

이에 따라, 데이터 구동 회로(130)는 복수의 데이터 라인(DL)을 대상으로 측정된 디지털 센싱 데이터(DSEN)로 이루어진 통합 센싱 데이터(ADC-data)를 포함하는 출력 데이터(SDIC_OUT)를 타이밍 컨트롤러(140)로 전송할 수 있다.

이 때, 데이터 구동 회로(130)는 전송 개시 데이터(Transfer start; TS)와 함께 데이터 라인(DL)과 기준 전압 라인(RVL) 사이의 연결 불량을 판단하기 위한 통합 센싱 데이터(ADC-data)를 나타내기 위해서, 센싱 인에이블 데이터(SEN-EN)를 포함할 수 있다.

한편, 데이터 구동 회로(130)에서 타이밍 컨트롤러(140)로 전달되는 출력 데이터(SDIC_OUT)에는 아날로그 디지털 컨버터(ADC)의 오프셋 값 또는 오프셋 변경을 나타내는 오프셋 데이터(Q_data)를 더 포함할 수 있다.

센싱 전압(Vsen)과 기준 전압(Vref)/데이터 전압(Vdata)을 비교하는 단계(S400)는 타이밍 컨트롤러(140)에서 데이터 구동 회로(130)로부터 전달된 디지털 센싱 데이터(DSEN)와 메모리(MEM)에 저장된 기준 전압(Vref) 또는 데이터 라인(DL)을 통해 인가된 데이터 전압(Vdata)을 비교하는 과정이다.

센싱 전압(Vsen)과 기준 전압(Vref)/데이터 전압(Vdata)의 비교 결과에 따라 연결 불량을 판단하는 단계(S500)는 디지털 센싱 데이터(DSEN)가 메모리(MEM)에 저장된 기준 전압(Vref)과 동일한 경우에는 데이터 라인(DL)과 기준 전압 라인(RVL)이 단선된 정상 상태로 판단할 수 있다. 반면에, 디지털 센싱 데이터(DSEN)가 데이터 라인(DL)에 인가된 데이터 전압(Vdata)과 동일하거나, 메모리(MEM)에 저장된 기준 전압(Vref)보다 큰 경우에는 데이터 라인(DL)과 기준 전압 라인(RVL)이 쇼트된 연결 불량 상태로 판단할 수 있다.

여기에서, 아날로그 디지털 컨버터(ADC)가 기준 전압 라인(RVL)을 통해 센싱 전압(Vsen)을 검출한다는 것은 라인 커패시터(Cline)의 양단에 형성된 전압(Vsen)을 센싱한다는 것과 동일한 의미일 수 있다.

위에서 설명한 본 발명의 실시예에 따른 디스플레이 장치(100)의 구동 방법은 파워 온 신호 발생 이후에 파라미터 로딩 과정에서 이루어지는 온-센싱 프로세스, 디스플레이 장치(100)에 파워 오프 신호가 발생되어 데이터 전압(Vdata)이 차단된 상태에서 이루어지는 오프-센싱 프로세스, 또는 디스플레이 구동 기간 중에서 블랭크 구간 내에서 실시간으로 이루어지는 실시간 센싱 프로세스로 진행될 수 있다.

한편, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 제 1 데이터 라인(DL1)과 인접한 제 2 데이터 라인(DL2)이 쇼트된 연결 불량 상태도 함께 판단할 수 있다.

앞에서 예로 든 바와 같이, 하나의 기준 전압 라인(RVL)이 4개의 서브픽셀(SP1, SP2, SP3, SP4)을 공유하는 경우, 제 1 서브픽셀(SP1)에 연결된 제 1 데이터 라인(DL1)을 통해 제 1 데이터 전압을 공급하고, 제 2 서브픽셀(SP2)에 연결된 제 2 데이터 라인(DL2)에 제 1 데이터 전압과 레벨이 다른 제 2 데이터 전압을 공급할 수 있다.

이 경우, 제 1 데이터 라인(DL1)과 제 2 데이터 라인(DL2)이 쇼트된 경우, 기준 전압 라인(RVL)과의 연결 불량에 의해서 기준 전압 라인(RVL)을 통해 검출되는 센싱 전압(Vsen)은 제 1 데이터 라인(DL1)과 제 2 데이터 라인(DL2)의 쇼트에 의해서 동일한 센싱 전압(Vsen)을 가지게 될 것이므로, 인접한 데이터 라인(DL)의 쇼트에 의한 연결 불량도 판단할 수 있을 것이다.

한편, 위에서는 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata)과 기준 전압 라인(RVL)을 초기화하는 기준 전압(Vref)을 비교함으로써, 데이터 라인(DL)과 기준 전압 라인(RVL)의 연결 불량을 판단하는 경우를 설명하였다.

이러한 경우, 게이트 구동 회로(120)를 통해 스캔 신호(SCAN)와 센스 신호(SENSE)를 인가할 필요가 없으므로 게이트 구동 회로(120)의 동작에 따른 소비 전력을 감소시킬 수 있다.

마찬가지로, 데이터 라인(DL)과 기준 전압 라인(RVL)의 연결 불량을 판단하기 위해서, 데이터 라인(DL)에 데이터 전압(Vdata)을 인가하는 대신에 다른 종류의 하이 레벨 전압을 인가할 수 있다면, 데이터 전압(Vdata)의 공급을 위한 데이터 구동 회로(130)의 동작을 감소시킬 수 있을 것이다.

예를 들어, 본 발명의 실시예들에 따른 디스플레이 장치(100)는 파워 오프 신호가 발생되어 데이터 전압(Vdata)이 차단된 상태에서 특성값 센싱이 이루어지는 오프-센싱 프로세스가 진행될 수 있다.

이 때, 오프-센싱 프로세스가 진행되는 동안 데이터 전압(Vdata)이 데이터 라인(DL)을 통해 공급되지 않지만, 특성값 센싱을 위해서 오프-센싱 구동 전압이 인가될 수 있다. 따라서, 오프-센싱 프로세스가 진행되는 동안에는 오프-센싱 구동 전압을 데이터 라인(DL)을 통해 공급함으로써, 데이터 라인(DL)과 기준 전압 라인(RVL)의 연결 불량을 판단할 수 있을 것이다.

도 10은 본 발명의 실시예들에 따른 디스플레이 장치에서, 오프-센싱 구동 전압을 이용해서 데이터 라인과 기준 전압 라인의 연결 불량을 판단하는 경우의 예시를 나타낸 도면이고, 도 11은 이 경우에 인가되는 신호 파형을 나타낸 도면이다.

도 10 및 도 11을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 기준 전압 라인(RVL)은 디스플레이 구동 기간에 공통 전압에 해당하는 디스플레이 구동용 기준 전압(VpreR), 또는 구동 트랜지스터(DRT)의 특성값을 센싱하는 센싱 기간에 센싱용 기준 전압(VpreS)을 전달하기 위한 컬럼 방향의 신호 라인이 될 것이다.

이 때, 기준 전압 라인(RVL)은 1개의 서브픽셀(SP) 열마다 1개씩 배치될 수도 있지만, 여기에서는, 기준 전압 라인(RVL)이 4개의 서브픽셀(SP) 열 마다 기준 전압 라인(RVL)이 1개씩 배치되는 경우를 나타내고 있다.

이 경우, 4개의 서브픽셀(SP1, SP2, SP3, SP4)에 해당하는 구동 트랜지스터(DRT)는 1개의 기준 전압 라인(RVL)을 통해 기준 전압(Vref)을 공유할 수 있다.

오프-센싱 프로세스가 진행되는 경우, 데이터 라인(DL1, DL2, DL3, DL4)을 통해 데이터 전압(Vdata)이 공급되지 않기 때문에, 오프-센싱 구동 전압(Vos)은 스위치(S1, S4)를 통해 데이터 라인(DL1, DL4)에 인가될 수 있다.

이 때, 4개의 데이터 라인(DL1, DL2, DL3, DL4)마다 스위치를 연결하여 모두 오프-센싱 구동 전압(Vos)을 인가할 수 있지만, 여기에서는 간략하게 제 1 데이터 라인(DL1)과 제 4 데이터 라인(DL4)의 2개 데이터 라인에 대해서 오프-센싱 구동 전압(Vos)을 인가하는 경우를 예로 들어 나타내었다.

이 때, 제 1 데이터 라인(DL1)과 제 4 데이터 라인(DL4)에 인가되는 오프-센싱 구동 전압(Vos)은 각각 제 1 스위치(S1)와 제 4 스위치(S4)에 의해서 제어될 수 있을 것이다.

따라서, 제 1 스위치(S1)를 턴-온시켜서 제 1 데이터 라인(DL1)에 오프-센싱 구동 전압(Vos)을 인가하고, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 턴-오프시킨 상태에서 샘플링 스위치(SAM)를 통해 기준 전압 라인(RVL)의 센싱 전압(Vsen)을 검출함으로써, 제 1 데이터 라인(DL1)과 기준 전압 라인(RVL)의 연결 불량 상태를 판단할 수 있다.

그런 다음, 제 4 스위치(S4)를 턴-온시켜서 제 4 데이터 라인(DL4)에 오프-센싱 구동 전압(Vos)을 인가하고, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)를 턴-오프시킨 상태에서 샘플링 스위치(SAM)를 통해 기준 전압 라인(RVL)의 센싱 전압(Vsen)을 검출함으로써, 제 4 데이터 라인(DL4)과 기준 전압 라인(RVL)의 연결 불량 상태를 판단할 수 있다.

게이트 구동 회로(120)가 오프된 상태에서, 기준 전압 라인(RVL)에 충전되는 센싱 전압(Vsen)을 검출하기 위해서, 데이터 라인(DL)을 통해 인가되는 데이터 전압(Vdata) 또는 오프-센싱 구동 전압(Vos)을 구동 전압이라고 할 수 있을 것이다.

한편, 위에서는 데이터 구동 회로(130)에 포함된 아날로그 디지털 컨버터(ADC)를 통해 변환된 디지털 센싱 데이터(DSEN)를 바탕으로 타이밍 컨트롤러(140)가 데이터 라인(DL)과 기준 전압 라인(RVL) 사이의 연결 불량을 판단하는 경우를 설명하였지만, 데이터 구동 회로(130)에서 내부 인터페이스 규격을 이용하여 데이터 라인(DL)과 기준 전압 라인(RVL)의 연결 불량을 판단할 수도 있을 것이다.

도 12는 본 발명에 실시예들에 따른 디스플레이 장치에서 데이터 송수신을 위한 인터페이스 규격의 예시를 나타낸 구조이다.

도 12를 참조하면, 본 발명에 실시예들에 따른 디스플레이 장치(100)는 복수의 데이터 패킷(DP)을 송신하는 타이밍 컨트롤러(140) 및 타이밍 컨트롤러(140)에서 송신된 복수의 데이터 패킷(DP)을 수신하는 데이터 구동 회로(130)를 포함할 수 있다.

여기에서 예시하는 인터페이스 규격은 타이밍 컨트롤러(140)와 데이터 구동 회로(130) 사이의 데이터 전송 라인의 수를 감소시키고 고속 전송이 이루어질 수 있도록, 데이터 제어 신호(DCS)와 디지털 영상 데이터(DATA)를 직렬화하고 클럭 정보를 삽입하여 패킷 단위로 변환하여 포인트-투-포인트(Point-to-Point) 방식으로 데이터 패킷(DP)을 전송하는 임베디드 포인트-투-포인트 인터페이스(Embedded Point-to-point Interface; EPI)를 나타내고 있다.

또한, 여기에서는 타이밍 컨트롤러(140)에서 데이터 패킷(DP)을 송신하고, 소스 구동 집적 회로(SDIC)를 포함하는 데이터 구동 회로(130)에서 데이터 패킷(DP)을 수신하여, 이를 디스플레이 패널(110)로 공급하는 구조를 예로써 설명하고 있다.

타이밍 컨트롤러(140)는 클럭 신호(CLK)에 따라 복수의 데이터 패킷(DP)을 데이터 구동 회로(130)에 직렬 송신할 수 있다.

이 때, 타이밍 컨트롤러(140)가 송신하는 데이터 패킷(DP)은 제 1 전송 기간, 제 2 전송 기간, 및 제 3 전송 기간으로 구분될 수 있다.

제 1 전송 기간에는 클럭 신호(CLK)를 동기화시키기 위한 클럭 트레이닝(Clock Training)이 이루어지고, 제 2 전송 기간에는 데이터 구동 회로(130)를 제어하는 데이터 제어 신호(DCS)가 전송되고, 제 3 전송 기간에는 디지털 영상 데이터(DATA)가 전송될 수 있다. 다만, 데이터 패킷(DP)이 전송되는 구간 및 전송되는 데이터의 종류는 다양하게 표현할 수 있을 것이다.

타이밍 컨트롤러(140)는 수평 블랭크 기간(Horizontal Blank Time) 또는 수직 블랭크 기간(Vertical Blank Time) 내에서, 클럭 트레이닝 시간 동안 데이터 구동 회로(130)와 클럭 트레이닝을 실시함으로써, 클럭 신호(CLK)를 동기화 시킬 수 있다.

타이밍 컨트롤러(140)는 클럭 트레이닝을 통해 데이터 구동 회로(130)와 동기화된 상태에서, 데이터 구동 회로(130)에 락 신호(Lock)를 전송할 수 있다. 또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)로부터 락 신호(Lock)를 피드백 받을 수 있다.

데이터 구동 회로(130)는 타이밍 컨트롤러(140)에서 송신한 복수의 데이터 패킷(DP)을 직렬로 수신할 수 있다. 또한, 데이터 구동 회로(130)가 복수의 소스 구동 집적 회로(SDIC1, SDIC2)로 이루어진 경우에, 데이터 패킷(DP)을 수신한 소스 구동 집적 회로(SDIC1)는 수신된 데이터 패킷(DP)에 포함된 디지털 영상 데이터(DATA)를 인접한 소스 구동 집적 회로(SDIC2)에 전달할 수 있다.

이 때, 임베디드 포인트-투-포인트 인터페이스(EPI) 규격은 전송 라인을 줄이기 위해서, 타이밍 컨트롤러(140)와 데이터 구동 회로(130) 사이에 클럭 신호(CLK)를 전송하는 배선을 사용하지 않을 수 있다. 이 경우, 타이밍 컨트롤러(140)에서 데이터 패킷(DP)을 전송하면, 데이터 구동 회로(130)는 전송받은 데이터 패킷(DP)을 이용하여 클럭 생성 회로(131a, 131b)에서 내부 클럭 신호를 생성하고, 생성된 내부 클럭 신호에 대응하여 디지털 영상 데이터(DATA)를 전달할 수 있다.

이 때, 데이터 구동 회로(130)는 클럭 생성 회로(131a, 131b)에서 생성된 내부 클럭 신호와 타이밍 컨트롤러(140)에서 전송된 클럭 트래이닝 신호를 비교할 수 있으며, 비교 결과 이상이 없는 경우에 하이 레벨의 락 신호(Lock)를 타이밍 컨트롤러(140)로 전송할 수 있다.

한편, 데이터 구동 회로(130)에서 타이밍 컨트롤러(140)로 전송하는 락 신호(Lock)는 타이밍 컨트롤러(140)에서 데이터 구동 회로(130)로 전송되는 락 신호(Lock)를 피드백한 신호일 수 있다.

락 신호(Lock)가 타이밍 컨트롤러(140)에 전송된 상태에서, 데이터 구동 회로(130)는 클럭 트레이닝을 통해 동기화된 데이터 패킷(DP)의 위상과 주파수를 고정할 수 있으므로, 타이밍 컨트롤러(140)에서 송신되는 데이터 패킷(DP)을 전송받을 수 있는 상태가 된다.

도 13은 본 발명의 실시예들에 따른 디스플레이 장치에서, 내부 인터페이스 규격을 이용하여 데이터 라인과 기준 전압 라인의 연결 불량을 판단하기 위한 데이터 구동 회로의 구성을 나타낸 블록도이다.

도 13을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치(100)에서, 내부 인터페이스 규격을 이용하여 데이터 라인과 기준 전압 라인의 연결 불량을 판단하기 위한 데이터 구동 회로(130)는 비교기(132), 클럭-데이터 복구 회로(133), 및 제 1 AND 게이트(134)와 제 2 AND 게이트(135)를 포함할 수 있다.

클럭-데이터 복구 회로(133)는 타이밍 컨트롤러(140)로부터 전달된 데이터 패킷(DP)으로부터 클럭 신호(CLK)와 디지털 영상 데이터(DATA)를 추출하고, 추출 결과가 정상이면 하이 레벨의 신호를 출력한다.

비교기(132)는 기준 전압 라인(RVL)을 통해 검출된 센싱 전압(Vsen)과 기준 전압(Vref)을 비교해서, 센싱 전압(Vsen)이 기준 전압(Vref)보다 크면 하이 레벨 신호를 출력한다.

제 1 AND 게이트(134)는 클럭-데이터 복구 회로(133)의 출력 신호와 비교기(132)의 출력 신호를 입력으로 받는다. 따라서, 제 1 AND 게이트(134)는 클럭-데이터 복구 회로(133)의 출력 신호가 하이 레벨(클럭 신호(CLK)와 디지털 영상 데이터(DATA)의 추출 결과가 정상인 경우)이고, 비교기(132)의 출력 신호가 하이 레벨(센싱 전압(Vsen)이 기준 전압(Vref)보다 큰 경우)인 경우에, 하이 레벨의 출력 신호를 생성한다.

제 2 AND 게이트(135)는 타이밍 컨트롤러(140) 또는 인접한 데이터 구동 회로(130)에서 전달된 락 신호(Lock)와 제 1 AND 게이트(134)의 출력 신호를 입력받는다. 따라서, 제 2 AND 게이트(135)는 락 신호(Lock)가 하이 레벨(내부 클럭 신호와 타이밍 컨트롤러(140)에서 전송된 클럭 트래이닝 신호가 정상인 경우)이고, 제 1 AND 게이트(134)의 출력 신호가 하이 레벨(클럭 신호(CLK)와 디지털 영상 데이터(DATA)의 추출 결과가 정상이고, 센싱 전압(Vsen)이 기준 전압(Vref)보다 큰 경우)이면 락 오류 신호(Lock_fail)를 출력 한다.

즉, 데이터 구동 회로(130)는 타이밍 컨트롤러(140) 또는 인접한 다른 데이터 구동 회로(130)에서 전달된 데이터 패킷(DP)이 정상이고, 인터페이스 규격에 따라 락 신호(Lock)가 정상적으로 전달되는 상태에서, 스위칭 트랜지스터(SWT)와 센싱 트랜지스터(SENT)가 턴-오프되었음에도 불구하고 기준 전압 라인(RVL)을 통해 센싱된 센싱 전압(Vsen)이 기준 전압(Vref)보다 큰 경우에는 데이터 라인(DL)과 기준 전압 라인(RVL)이 쇼트되거나 연결 불량으로 판단할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
131a, 131b: 클럭 생성 회로
132: 비교기
133: 클럭-데이터 복구 회로
134, 135: AND 게이트
136: 데이터 전압 출력 회로
140: 타이밍 컨트롤러
150: 파워 관리 집적 회로
160: 메인 파워 관리 회로
170: 세트 보드

Claims

스캔 신호가 인가되는 다수의 게이트 라인, 데이터 전압이 인가되는 다수의 데이터 라인, 기준 전압이 인가되는 다수의 기준 전압 라인, 및 다수의 서브픽셀이 배치된 디스플레이 패널;
상기 스캔 신호가 차단되고, 선택된 데이터 라인으로 구동 전압이 공급되는 상태에서, 인접한 기준 전압 라인에 충전된 센싱 전압을 검출하는 데이터 구동 회로; 및
상기 데이터 구동 회로를 제어하며, 상기 데이터 구동 회로에서 검출된 상기 센싱 전압을 이용해서, 상기 선택된 데이터 라인과 상기 인접한 기준 전압 라인의 연결 불량을 판단하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
제 1 항에 있어서,
상기 스캔 신호는
상기 게이트 라인을 구동하는 게이트 구동 회로에 의해서 제어되는 디스플레이 장치.
제 1 항에 있어서,
상기 선택된 데이터 라인으로 공급되는 구동 전압은
상기 기준 전압과 다른 값을 가지는 데이터 전압인 디스플레이 장치.
제 1 항에 있어서,
상기 서브픽셀은
발광 소자;
상기 발광 소자를 구동하는 상기 구동 트랜지스터;
상기 구동 트랜지스터의 게이트 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터;
상기 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터; 및
상기 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함하는 디스플레이 장치.
제 4 항에 있어서,
상기 데이터 구동 회로는
상기 기준 전압 라인을 상기 기준 전압으로 초기화하고,
상기 스위칭 트랜지스터 및 상기 센싱 트랜지스터가 턴-오프된 상태에서, 상기 기준 전압 라인을 트래킹하여, 일정 시간이 경과한 후에 상기 기준 전압 라인에 충전된 센싱 전압을 검출하는 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 구동 회로는
상기 기준 전압 라인에서 검출된 상기 센싱 전압을 디지털 센싱 데이터로 변환하는 아날로그 디지털 컨버터를 더 포함하고,
상기 디지털 센싱 데이터를 전송 개시 데이터, 센싱 인에이블 데이터, 및 상기 아날로그 디지털 컨버터의 오프셋 데이터와 함께, 상기 타이밍 컨트롤러로 공급하는 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 구동 회로는
상기 타이밍 컨트롤러로부터 전달된 데이터 패킷으로부터 클럭 신호와 디지털 영상 데이터를 추출하는 클럭-데이터 복구 회로;
상기 센싱 전압과 상기 기준 전압을 비교하는 비교기;
상기 클럭-데이터 복구 회로의 출력 신호와 상기 비교기의 출력 신호를 입력받는 제 1 AND 게이트; 및
상기 타이밍 컨트롤러 또는 인접한 데이터 구동 회로에서 전달된 락 신호와 상기 제 1 AND 게이트의 출력 신호를 입력받는 제 2 AND 게이트를 포함하는 디스플레이 장치.
제 1 항에 있어서,
상기 타이밍 컨트롤러는
상기 기준 전압을 저장하는 메모리를 더 포함하고,
상기 데이터 구동 회로에서 전달된 상기 디지털 센싱 데이터가 상기 기준 전압과 다른 경우에, 상기 선택된 데이터 라인과 상기 인접한 기준 전압 라인을 연결 불량으로 판단하는 디스플레이 장치.
제 1 항에 있어서,
상기 데이터 구동 회로는
상기 서브픽셀이 발광하기 전에 이루어지는 온-센싱 프로세스, 상기 서브픽셀의 발광이 종료된 상태에서 이루어지는 오프-센싱 프로세스, 또는 디스플레이 구동 기간의 블랭크 구간 내에서 실시간으로 이루어지는 실시간 센싱 프로세스에서 상기 센싱 전압을 검출하는 디스플레이 장치.
제 9 항에 있어서,
상기 센싱 전압의 검출이 상기 오프-센싱 프로세스에서 이루어지는 경우,
상기 선택된 데이터 라인으로 공급되는 구동 전압은 오프-센싱 구동 전압인 디스플레이 장치.
스캔 신호가 인가되는 다수의 게이트 라인, 데이터 전압이 인가되는 다수의 데이터 라인, 기준 전압이 인가되는 다수의 기준 전압 라인, 및 다수의 서브픽셀이 배치된 디스플레이 패널을 포함하는 디스플레이 장치의 구동 방법에 있어서,
상기 스캔 신호가 차단되고, 선택된 데이터 라인으로 구동 전압이 공급되는 상태에서, 상기 기준 전압 라인을 상기 기준 전압으로 초기화하는 단계;
상기 기준 전압 라인을 트래킹하는 단계;
상기 기준 전압 라인을 통해 센싱 전압을 검출하는 단계;
상기 센싱 전압과 상기 기준 전압을 비교하는 단계; 및
상기 센싱 전압과 상기 기준 전압의 비교 결과에 따라 연결 불량을 판단하는 단계를 포함하는 디스플레이 장치의 구동 방법.
제 11 항에 있어서,
상기 선택된 데이터 라인으로 공급되는 구동 전압은
상기 기준 전압과 다른 값을 가지는 데이터 전압인 디스플레이 장치의 구동 방법.
제 11 항에 있어서,
상기 기준 전압 라인에서 검출된 상기 센싱 전압을 디지털 센싱 데이터로 변환하는 단계; 및
상기 디지털 센싱 데이터를 전송 개시 데이터, 센싱 인에이블 데이터, 및 상기 아날로그 디지털 컨버터의 오프셋 데이터와 함께 출력하는 단계를 포함하는 디스플레이 장치의 구동 방법.
제 11 항에 있어서,
상기 디지털 센싱 데이터가 상기 기준 전압과 다른 경우에, 상기 선택된 데이터 라인과 상기 인접한 기준 전압 라인을 연결 불량으로 판단하는 단계를 포함하는 디스플레이 장치의 구동 방법.
제 11 항에 있어서,
상기 센싱 전압을 검출하는 단계는
상기 서브픽셀이 발광하기 전에 이루어지는 온-센싱 프로세스, 상기 서브픽셀의 발광이 종료된 상태에서 이루어지는 오프-센싱 프로세스, 또는 디스플레이 구동 기간의 블랭크 구간 내에서 실시간으로 이루어지는 실시간 센싱 프로세스에서 이루어지는 디스플레이 장치의 구동 방법.
제 15 항에 있어서,
상기 센싱 전압의 검출이 상기 오프-센싱 프로세스에서 이루어지는 경우,
상기 선택된 데이터 라인으로 공급되는 구동 전압은 오프-센싱 구동 전압인 디스플레이 장치의 구동 방법.