KR20220059473A - 촬상 장치, 전자 기기, 제조 방법 - Google Patents

촬상 장치, 전자 기기, 제조 방법 Download PDF

Info

Publication number
KR20220059473A
KR20220059473A KR1020227005330A KR20227005330A KR20220059473A KR 20220059473 A KR20220059473 A KR 20220059473A KR 1020227005330 A KR1020227005330 A KR 1020227005330A KR 20227005330 A KR20227005330 A KR 20227005330A KR 20220059473 A KR20220059473 A KR 20220059473A
Authority
KR
South Korea
Prior art keywords
signal processing
processing circuit
terminal
wiring
layer
Prior art date
Application number
KR1020227005330A
Other languages
English (en)
Inventor
요스케 닛타
요시야 하기모토
노부토시 후지이
유이치 야마모토
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220059473A publication Critical patent/KR20220059473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는, 제조 비용을 저감할 수 있도록 하는 촬상 장치, 전자 기기, 제조 방법에 관한 것이다. 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고 제1 신호 처리 회로는, 제2 신호 처리 회로보다도 적어도 1층 많은 구조이다. 제1 반도체 소자와 제1 신호 처리 회로를 접속하는 제1 배선과, 제1 신호 처리 회로와 제2 신호 처리 회로를 접속하는 제2 배선을 또한 구비한다. 본 개시는, 촬상 장치에 적용할 수 있다.

Description

촬상 장치, 전자 기기, 제조 방법
본 개시는, 촬상 장치, 전자 기기, 제조 방법에 관한 것으로 예를 들면, 복수의 칩을 포함하는 촬상 장치에 적용하기 알맞은 촬상 장치, 전자 기기, 제조 방법에 관한 것이다.
촬상 장치는, 하이비전, 4k×2k 슈퍼 하이비전 또한 슈퍼 슬로 모션 기능이라는 형태로 고화질되어 있고 그에 수반하여 화소수가 많아지고 하이 프레임 레이트로 또한 고계조로 되어 있다.
전송 레이트는, 화소 수×프레임 레이트×계조이므로 예를 들어 4k×2k=8M 화소로 프레임 레이트가 240f/s, 14bit 계조인 경우는 8M×240f/s×14bit=26Gbps가 된다. 촬상 소자의 후단의 신호 처리 후에 관해서는 컬러 코디네이트의 RGB의 출력이므로 26G×3=78Gbps로, 더욱 고속의 전송이 필요해진다.
고속의 전송을 적은 접속 단자 수로 행하면 1 접속 단자 당의 신호 레이트가 높아지고 고속 전송 경로의 임피던스 정합을 취하기 위한 난이도가 높아짐과 함께, 클록 주파수가 높고, 로스도 커지기 때문에 소비 전력이 증대한다.
이것을 회피하기 위해서는 접속 단자 수를 많이 하여 전송을 분할하여 신호 레이트를 느리게 하면 좋다. 그렇지만, 접속 단자 수를 많이 하는 것은 촬상 소자와 후단의 신호 처리 회로나 메모리 회로 등의 접속에 필요한 단자를 배치하기 때문에 각 회로의 패키지가 커져 버린다.
또한 후단의 신호 처리 회로나 메모리 회로에 필요한 전기 배선의 기판도 적층 배선에서 배선 밀도의 보다 미세할 것이 필요해지고 또한 배선 경로 길이가 길어지고 그에 수반하여 소비 전력이 커진다.
각 회로의 패키지가 커지면 실장하는 기판 자체도 커지고 최종적으로 촬상 소자를 탑재하는 촬상 장치 구성 그 자체가 커져 버린다.
그래서, 촬상 장치의 구성을 소형화하기 위한 기술로서 촬상 소자와 신호 처리 회로나 메모리 회로 등의 회로를 웨이퍼의 상태에서 접합하는 WoW(Wafer on Wafer)에 의해 적층하는 기술이 제안되어 있다(특허 문헌 1 참조).
WoW를 이용한 적층 기술을 이용함에 의해 반도체를 많은 미세 배선으로 접속할 수 있기 때문에 1개당의 전송 속도가 저속이 되고 소비 전력을 억제할 수 있다.
특허 문헌 1: 일본 특개2014-099582호 공보
그렇지만, WoW인 경우 적층하는 웨이퍼의 칩이 같은 사이즈라면 좋지만, 웨이퍼에 구성되는 각 칩 사이즈가 다르면 사이즈를 가장 큰 칩 사이즈에 맞춰야 하여 회로마다의 이수(theoretical yield)가 나빠지고 코스트 업이 될 가능성이 있었다.
또한 적층하는 각 웨이퍼의 수율이 각 웨이퍼의 칩의 불량이 적층된 다른 웨이퍼의 칩도 불량 취급이 되여 적층 전체의 웨이퍼의 수율은 각 웨이퍼의 수율의 곱(곱셈)이 되기 때문에 수율 악화가 되어 코스트 업해 버릴 가능성이 있었다.
또한 칩 사이즈가 다른 칩을, 소형의 범프를 형성하여 접속하는 기술도 제안되어 있다. 이 경우 양품 선별된 다른 사이즈의 칩을, 범프를 통하여 접속하기 때문에 각 웨이퍼의 이수차(理收差)나 각 칩의 수율의 영향이 적다.
그렇지만, 소형 범프의 형성이 어렵고 또한 접속 피치가 한정되어 버리기 때문에 접속 단자 수는, WoW보다도 많이 취할 수 없을 가능성이 있었다. 또한 실장 프로세스로 접속하기 때문에 접속 단자 수가 많아지면, 접속에 의한 수율 저하에 의해 코스트 업이 될 가능성이 있었다. 또한 실장 프로세스의 접속도 개개로 접합하고 있었기 때문에 접속에 걸리는 시간이 길어져서, 프로세스 비용이 증대할 가능성이 있었다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로 촬상 장치의 제조 비용을 저감할 수 있도록 하는 것이다.
본 기술의 한 측면의 제1 촬상 장치는, 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고 상기 제1 신호 처리 회로는, 상기 제2 신호 처리 회로보다도 적어도 1층 많은 구조이다.
본 기술의 한 측면의 제1 전자 기기는 상기 제1 촬상 장치를 포함한다.
본 기술의 한 측면의 제2 촬상 장치는, 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하고 상기 배선은, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속한다.
본 기술의 한 측면의 제2 전자 기기는 상기 제2 촬상 장치를 포함한다.
본 기술의 한 측면의 제조 방법은, 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하는 촬상 장치를 제조하는 제조 방법이고 상기 제1 반도체 소자에 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 이재(移載)하는 공정과, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로에 제1 막을 성막하는 공정과, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제1 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제2 단자의 일부를 노출시키는 공정과, 상기 제1 단자와 상기 제2 단자를 접속하는 상기 배선을 형성하는 공정을 포함한다.
본 기술의 한 측면의 제1 촬상 장치와 제1 전자 기기에서는 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자가 구비된다. 제1 신호 처리 회로는, 제2 신호 처리 회로보다도 적어도 1층 많은 구조로 되어 있다.
본 기술의 한 측면의 제2 촬상 장치와 제2 전자 기기에서는 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와, 제1 신호 처리 회로와 제2 신호 처리 회로를 접속하는 배선이 구비된다. 배선은, 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속한다.
본 기술의 한 측면의 제조 방법에서는 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와, 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와, 제1 신호 처리 회로와 제2 신호 처리 회로를 접속하는 배선을 구비하는 촬상 장치가 제조된다. 제1 반도체 소자에 제1 신호 처리 회로와 제2 신호 처리 회로를 이재하는 공정과, 제1 신호 처리 회로와 제2 신호 처리 회로에 제1 막을 성막하는 공정과, 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제1 단자와, 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제2 단자의 일부를 노출시키는 공정과, 제1 단자와 제2 단자를 접속하는 배선을 형성하는 공정이 포함된다.
또한 촬상 장치, 전자 기기는 독립한 장치라도 좋고, 하나의 장치를 구성하고 있는 내부 블록이라도 좋다.
도 1은 수율을 설명하는 도.
도 2는 이수의 저하를 설명하는 도.
도 3은 범프를 이용한 접속을 설명하는 도.
도 4는 촬상 장치의 제조 방법의 개요를 설명하는 도.
도 5는 촬상 장치의 구성례를 설명하는 도.
도 6은 촬상 장치의 제조 방법을 설명하는 도.
도 7은 촬상 장치의 제조 방법을 설명하는 도.
도 8은 촬상 장치의 제조 방법을 설명하는 도.
도 9는 촬상 장치의 제조 방법을 설명하는 도.
도 10은 촬상 장치의 제조 방법을 설명하는 도.
도 11은 촬상 장치의 제조 방법을 설명하는 도.
도 12는 재배선의 용이성에 관해 설명하기 위한 도.
도 13은 촬상 장치의 다른 구성례를 설명하는 도.
도 14는 촬상 장치의 다른 구성례를 설명하는 도.
도 15는 촬상 장치의 제조 방법의 개요를 설명하는 도.
도 16은 촬상 장치의 제조 방법을 설명하는 도.
도 17은 촬상 장치의 제조 방법을 설명하는 도.
도 18은 촬상 장치의 제조 방법을 설명하는 도.
도 19는 배선의 제조에 관해 설명하기 위한 도.
도 20은 전자 기기의 한 예를 도시하는 도.
도 21은 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도.
도 22는 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
도 23은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 24는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하에 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
여기서, 본 개시의 설명을 함에 있어서, 특허 문헌 1에 개시되어 있는 WoW(Wafer on Wafer)에 관해 설명한다.
WoW는, 예를 들면, 도 1에서 도시되는 바와 같이 촬상 장치와 신호 처리 회로나 메모리 회로 등의 IC로 이루어지는 회로를 웨이퍼의 상태에서 접합하여 적층하는 기술이다.
도 1은, 촬상 소자(11)가 복수로 형성되어 있는 웨이퍼(W1), 메모리 회로(12)가 복수로 형성되어 있는 웨이퍼(W2) 및 로직 회로(13)가 복수로 형성되어 있는 웨이퍼(W3)가 정교하게 위치 맞춤된 상태에서 접합되어 적층되는 WoW를 모식적으로 도시하고 있다.
이와 같이 적층된 구성을 개편화함에 의해 예를 들면, 도 2에서 도시되는 바와 같은 촬상 장치가 형성된다.
도 2의 촬상 장치(1)에서는 위로부터 온 칩 렌즈와 온 칩 컬러 필터(10), 촬상 소자(11), 메모리 회로(12), 로직 회로(13) 및 지지 기판(14)의 순서로 적층되어 구성되어 있다.
여기서, WoW의 기술을 적용함에 의해 촬상 소자(11)와 메모리 회로(12)를 전기적으로 접속하는 배선(21-1) 및 메모리 회로(12)와 로직 회로(13)를 전기적으로 접속하는 배선(21-2)은, 미세 피치로의 접속이 가능해진다.
결과로서 배선 수를 증대시킬 수 있어서, 각 신호선에서의 전송 속도를 저감할 수 있기 때문에 전력 절약화를 도모하는 것이 가능해진다.
그렇지만, 적층되는 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)의 각각에 필요하게 되는 면적은, 다르기 때문에 가장 큰 촬상 소자(11)보다도 작은 면적이 되는 메모리 회로(12)의 도면 중의 좌우에는, 회로도 배선도 형성되어 있지 않는 공간(Z1)이 발생한다. 또한 메모리 회로(12)보다 작은 면적이 되는 로직 회로의 도면 중의 좌우에는, 회로도 배선도 형성되어 있지 않는 공간(Z2)이 발생한다.
즉, 이 공간(Z1, Z2)은, 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)의 각각에 필요해지는 면적이 다른 것에 기인하여 생기는 것이고 도 2에서는 가장 큰 면적이 필요해지는 촬상 소자(11)를 기준으로 적층된 결과 생기고 있다.
이에 의해 촬상 장치(1)의 제조에 관한 이수는 저감되고 결과로서 제조에 관한 비용을 증대시킨다.
또한 도 1에서는 웨이퍼(W1 내지 W3)의 각각에 형성되는 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13) 중, 불량이 되는 구성에 관해 칸이 빈틈없이 칠해져 있다. 즉, 도 1에서 각 웨이퍼(W1 내지 W3)에는, 각각 2개씩 불량이 발생되어 있는 것이 나타나 있다.
도 1에서 도시되는 바와 같이 웨이퍼(W1 내지 W3)의 각각에 형성되는 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)에 생기는 불량은, 반드시 동일한 위치에 발생하는 것은 아니다. 이 때문에 도 1에서 도시되는 바와 같이 적층되어 형성되는 촬상 장치(1)로서는 촬상 소자(11)의 웨이퍼(W1)상에 가위표가 붙여져 있는 6개의 불량이 발생하게 된다.
이에 의해 6개의 불량의 촬상 장치(1)에 관해서는 각각 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)의 3개의 부품 중, 적어도 2개의 부품은 불량이 아님에도 불구하고 각각 6개의 불량으로서 다루어지게 되고 각 부품에 관해 본래 2개의 수율로 되는 바 웨이퍼의 매수가 적산된 각각 6개의 수율이 된다.
결과로서 촬상 장치(1)의 수율을 저하시키고, 제조 비용을 증대시킨다.
또한 도 3에서 도시되는 바와 같이 칩 사이즈가 다른 촬상 소자(11), 메모리 회로(12) 및 로직 회로(13)를 개편화한 후, 양품만을 선택적으로 배치하여 소형 범프를 형성하여 접속하는 것이 생각된다.
도 3의 촬상 장치(1)에서는 위로부터 온 칩 렌즈와 온 칩 컬러 필터(10), 촬상 소자(11)가 적층되고 그 아래에 메모리 회로(12)와 로직 회로(13)가 동일한 층에 적층되고 그 아래에 지지 기판(14)이 마련되어 적층되어 있다. 또한 촬상 소자(11)와, 동일한 층에 배치되는 메모리 회로(12)와 로직 회로(13)는 소형의 범프(31)를 통하여 전기적으로 접속되어 있다.
도 3의 촬상 장치(1)에서는 양품 선별된 다른 사이즈의 칩이 범프(31)를 통하여 접속되며 각 웨이퍼의 이수차나 각 칩의 수율의 영향이 저감된다.
그렇지만, 소형의 범프(31)의 형성은 어렵고, 도 3에서 도시되는 바와 같이 접속 피치(d2)를 작게 하기에는 한계가 있기 때문에 WoW를 이용한 경우의 도 2의 접속 피치(d1)보다도 작게 할 수는 없다.
이 때문에 범프를 이용하여 적층되는 도 3의 촬상 장치(1)는, WoW에 의해 적층되는 도 2의 촬상 장치(1)와 비교하여 접속 단자 수를 많이 취할 수 없다. 또한 도 3의 촬상 장치(1)와 같이 범프를 이용한 접속인 경우 접속 단자 수가 많아지면, 실장 프로세스로 접합하고 있기 때문에 접합에 관한 수율의 저하가 발생하고 비용을 증대시켜 버린다. 또한 실장 프로세스에서의 범프의 접속도 개개의 작업이 되기 때문에 각 프로세스의 시간이 길고, 프로세스 비용도 증대한다.
이상의 내용으로부터, 본 개시의 촬상 소자는, 이수, 실장 비용 및 프로세스 비용의 관점에서 제조에 관한 비용을 저감시키는 것이다.
<웨이퍼의 적층에 관해>
도 4는, 본 개시의 촬상 장치를 제조할 때에 적용되는 WoW 기술에 의해 복수의 웨이퍼가 적층된 구조를 설명하는 도면이다.
본 개시의 촬상 장치의 제조에서는 복수의 촬상 소자(CMOS (Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device)(120))가 형성되는 웨이퍼(101)와, 메모리 회로(122)와 로직 회로(121)가 재배치된 지지 기판(102)으로 이루어지는 2장의 웨이퍼가 정밀하게 배선의 위치 맞춤이 된 상태에서 적층된다.
웨이퍼(101)에는, 반도체 프로세스에 의해 복수의 촬상 소자(120)가 형성되어 있다.
지지 기판(102)에는, 반도체 프로세스에 의해 웨이퍼(103)상에 형성되고 개편화된 후, 각각 전기적인 검사가 이루어지고 양품 칩인 것이 확인된 복수의 메모리 회로(122)가 재배치되어 있다.
지지 기판(102)에는, 반도체 프로세스에 의해 웨이퍼(104)상에 형성되고 개편화된 후, 각각 전기적인 검사가 이루어지고 양품 칩인 것이 확인된 복수의 로직 회로(121)가 재배치되어 있다.
<촬상 장치의 구성례>
도 4는, 본 개시의 촬상 장치를 제조할 때에 적용되는 CoW(Chip on Wafer) 기술과 WoW 기술의 조합에 의해 복수의 웨이퍼가 적층된 구조를 설명하는 도면이다. 도 4에서 도시되는 바와 같은 CoW 기술과 WoW 기술에 의해 복수의 웨이퍼가 적층된 후, 개편화됨에 의해 본 개시의 촬상 장치(111)(도 5)가 형성된다.
본 개시의 촬상 장치는, 예를 들면, 도 5에서 도시되는 바와 같은 구성이 된다. 또한 도 5는, 상단이 측면 단면도이고 하단이 촬상 소자(120), 로직 회로(121)와 메모리 회로(122)의 상면에서 본 수평 방향 배치 관계를 도시하는 도면이다.
도 5의 상단의 촬상 장치(111)는, 도면 중 위로부터, 온 칩 렌즈와 온 칩 컬러 필터(131) 및 촬상 소자(120)가 적층되고 그 아래에 로직 회로(121)와 메모리 회로(122)가 동일층에 좌우로 배치되어 적층되고 그 아래에 지지 기판(132)이 형성되어 있다. 즉, 도 5의 상단에서 도시되는 바와 같이 도 5의 촬상 장치(111)는, 웨이퍼(101)에 의해 형성되는 촬상 소자(120)로 이루어지는 반도체 소자층(E1)과, 지지 기판(102)상에 형성되는 로직 회로(121)와 메모리 회로(122)로 이루어지는 반도체 소자층(E2)으로 구성된다.
촬상 소자(120)의 단자(120a) 중, 메모리 회로(122)상의 단자(120a)는, 메모리 회로(122)의 단자(122a)와 CuCu 접속에 의해 접속된 배선(134)에 의해 전기적으로 접속되어 있다.
도 5에서는 도시하고 있지 않지만, 촬상 소자(120)의 단자(120a) 중, 로직 회로(121)상의 단자(120a)는, 로직 회로(121)의 단자(121a)와 CuCu 접속에 의해 접속되는 구성으로 할 수 있다.
도 5의 상단에 도시한 예에서는 촬상 소자(120)와 로직 회로(121)는, 직접적으로는 접속되어 있지 않지만, 로직 회로(121)와 메모리 회로(122)가 배선(136)에 의해 접속되고 메모리 회로(122)와 촬상 소자(120)가 접속되어 있는 구성으로 되어 있음으로써 간접적으로 로직 회로(121)와 촬상 소자(120)가 접속되어 있는 예를 도시하였다.
로직 회로(121)와 메모리 회로(122)가 형성된 반도체 소자층(E2)에서의, 로직 회로(121)와 메모리 회로(122)의 주변부의 공간에는, 산화막(133)이 채워진 상태가 되어 있다. 이에 의해 반도체 소자층(E2)에서는 로직 회로(121)와 메모리 회로(122)는, 산화막(133)에 매입된 상태가 되어 있다.
또한 촬상 소자(120)가 형성된 반도체 소자층(E1)과, 로직 회로(121)와 메모리 회로(122)가 형성된 반도체 소자층(E2)의 경계는, 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합되어 있다. 또한 로직 회로(121)와 메모리 회로(122)의 반도체 소자층(E2)과, 지지 기판(132)은 산화막 접합에 의해 산화막 접합층(135)이 형성되어 접합되어 있다.
로직 회로(121)의 단자(121a)는, 산화막(133)에 의해 매입된 상태가 되어 있다. 메모리 회로(122)의 단자(122a)는, 부피 증가층(137)에 의해 매입된 상태가 되어 있다. 이 부피 증가층(137)에 관해서는 후술하지만, 부피 증가층(137)이 마련되어 있음으로써 메모리 회로(122)의 단자(122a)는 접속처가 되어 있는 촬상 소자(120)의 단자(120a)와 가까운 위치에 위치하도록 구성되어 있다.
로직 회로(121)와 메모리 회로(122)를 비교한 경우 메모리 회로(122)는, 로직 회로(121)보다도 적어도 1층 많은 구성으로 되어 있다. 여기서는 적어도 1층 많은 층으로서 부피 증가층(137)이 마련되어 있는 경우를 나타내고 있다. 부피 증가층(137)에 해당하는 층은 다층이라도 좋다.
부피 증가층(137)은, 산화막으로서 마련할 수도 있다. 부피 증가층(137)을 산화막으로 마련한 경우 부피 증가층(137)에 적층되어 있는 산화막(133)과 동일한 재료로 구성할 수 있다. 이 경우 부피 증가층(137)과 산화막(133)은, 1층이라고 간주할 수도 있다. 이와 같은 실시의 형태인 경우 이 1층이 두껍게 구성되어 있게 된다. “두껍게 구성되어 있는"이란 부피 증가층(137)이 없는 회로 예를 들어 로직 회로(121)의 산화막(133)과 비교하여 두꺼운 것을 의미한다.
환언하면, 로직 회로(121)의 소정의 층(A)과, 로직 회로(121)의 소정의 층(A)에 해당하는 메모리 회로(122)의 층(B)을 비교했을 때, 층(B)은 층(A)보다도 두껍게 구성되어 있다. 이 층(B)에는, 부피 증가층(137)이 포함되고 부피 증가층(137)이 포함됨으로써 층(B)은 층(A)보다도 두껍게 구성되어 있다.
또한 도 5의 하단에서 도시되는 바와 같이 상면에서 보아, 로직 회로(121)와 메모리 회로(122)가 최상층의 촬상 소자(120)가 존재하는 범위 내에 내포하도록 배치되어 있다. 이와 같은 배치에 의해 로직 회로(121)와 메모리 회로(122)의 층에서는 로직 회로(121)와 메모리 회로(122) 이외의 빈 공간이 축소되기 때문에 이수를 향상시키는 것이 가능해진다.
도 4의 지지 기판(102)상에서는 개개의 촬상 장치(111)가 개편화되었을 때, 로직 회로(121)와 메모리 회로(122)가 각각의 상면에서 보아 촬상 소자(120)의 범위 내에 배치되도록 정밀하게 조정되어 재배치된다.
<도 5의 촬상 장치의 제조 방법>
다음으로 도 6 내지 도 11을 참조하여 도 5의 촬상 장치(111)의 제조 방법에 관해 설명한다.
도 6의 공정 S11 내지 S14에서 로직 회로(121)가 제조된다. 공정 S11에서 로직 회로(121)가 형성되어 있는 웨이퍼(103)가 준비된다. 웨이퍼(103)의 각 로직 회로(121)는, 로직 회로(121)상에 단자(121a)가 형성되고 그 단자(121a)를 덮도록 산화막(133)이 형성되고 또한 산화막 접합층(135)이 형성되어 있다.
공정 S12에서 웨이퍼(103)에 다이싱 테이프(151)가 첩부(貼付)된다. 또한 다이싱 테이프(151)가 첩부된 웨이퍼(103)는, 링 프레임(152)(다이싱 프레임 등이라고 칭해지는 경우도 있다)에 고정된다.
공정 S13에서 웨이퍼(103)가 다이싱됨에 의해 로직 회로(121)가 절출된다. 공정 S14에서 웨이퍼(103)가 연신됨에 의해 절출된 로직 회로(121) 사이에 간극이 생긴다. 이와 같은 상태에서 개개의 로직 회로(121)가 다이싱 테이프(151)로부터 벗겨지고 지지 기판(102)에 이재된다(공정 S15).
또한 도 6에 도시한 바와 같이 하나의 웨이퍼(103)상에 다른 크기의 로직 회로(121)를 형성하고 개편화할 수도 있다.
도 7의 공정 S21 내지 S24에서 메모리 회로(122)가 제조된다. 공정 S21에서 메모리 회로(122)가 형성되어 있는 웨이퍼(104)가 준비된다. 웨이퍼(104)의 각 메모리 회로(122)는, 메모리 회로(122)상에 단자(122a)가 형성되고 그 단자(122a)를 덮도록 부피 증가층(137)이 형성되어 있다. 또한 부피 증가층(137)상에 산화막(133)이 형성되고 또한 산화막 접합층(135)이 형성되어 있다.
메모리 회로(122)는, 로직 회로(121)와 비교하여 부피 증가층(137)이 1층 증가한 구성으로 되어 있다. 부피 증가층(137)은, 재배선하는 회로는 재배선하기 쉽도록 하기 위해 마련되어 있다. 부피 증가층(137)은 산화막으로 형성할 수 있다.
도 6의 공정 S11에 도시한 로직 회로(121)(의 웨이퍼(103))와, 도 7의 공정 S21에 도시한 메모리 회로(122)(의 웨이퍼(104))를 비교한 경우 메모리 회로(122)에는, 부피 증가층(137)이 형성되고 로직 회로(121)에는 부피 증가층(137)이 형성되어 있지 않는 점이 다르다.
도 7의 공정 S22에서 웨이퍼(104)에 다이싱 테이프(153)가 첩부된다. 또한 다이싱 테이프(153)가 첩부된 웨이퍼(104)는 링 프레임(154)에 고정된다.
공정 S23에서 웨이퍼(104)가 다이싱됨에 의해 메모리 회로(122)가 절출된다. 공정 S24에서 웨이퍼(104)가 연신됨에 의해 절출된 메모리 회로(122) 사이에 간극이 생긴다. 이와 같은 상태에서 개개의 메모리 회로(122)가 다이싱 테이프(153)로부터 벗겨지고 지지 기판(102)에 이재된다(공정 S15).
이와 같이 공정 S15에서 제각기 제조된 로직 회로(121)와 메모리 회로(122)가 지지 기판(102)에 이재된다.
또한 도 7에 도시한 바와 같이 하나의 웨이퍼(103)상에 다른 크기의 메모리 회로(122)를 형성하고 개편화할 수도 있다.
공정 S15(도 6 또는 도 7)에서 지지 기판(102)상에 로직 회로(121)와 메모리 회로(122)가 재치되어 있는 상태까지 제조되면 공정 S31(도 8)에서 박육화가 행해진다.
박육화되기 전의 로직 회로(121)와 메모리 회로(122)는, 공정 S15에서 도시한 바와 같이 높이가 다르다. 환언하면, 메모리 회로(122) 쪽이 부피 증가층(137)이 형성되어 있는 만큼 로직 회로(121)보다도 높게 형성되어 있다.
공정 S31에서 로직 회로(121)와 메모리 회로(122)의 도면 중의 상면 부분의 실리콘층(웨이퍼(103, 104), 이하, 적절히, 실리콘층(103), 실리콘층(104)이라고 기술한다)이 디바이스의 특성에 영향을 주지 않는 높이까지 얇아진다.
공정 S32에서 이면측의 재배선이 행해진다. 여기서는 메모리 회로(122)에 재배선이 행해지고 로직 회로(121)에는 행해지지 않는 경우를 예로 들어 설명을 계속한다. 재배선은, 메모리 회로(122)의 실리콘층(104)상에 배선(134)을 형성하고 싶은 부분이 개구되고 그 부분에 구리 등의 도통 재료가 충전됨으로써 형성된다.
공정 S33(도 9)에서 지지 기판(102)에서의 메모리 회로(122)의 단자(122a)로부터의 배선(134)과, 웨이퍼(101)에서의 촬상 소자(120)의 단자(120a)로부터의 배선(134)이 적절하게 대향하는 위치가 되도록 위치 맞춤이 이루어진다.
그리고, 지지 기판(102)에서의 메모리 회로(122)의 단자(122a)로부터의 배선(134)과, 웨이퍼(101)에서의 촬상 소자(120)의 단자(120a)로부터의 배선(134)이 CuCu 접합에 의해 접속되도록 WoW에 의해 웨이퍼(101)와 지지 기판(102)이 첩합된다. 이 처리에 의해 지지 기판(102)의 각각의 메모리 회로(122)가 웨이퍼(101)의 각각의 촬상 소자(120)에 대해 전기적으로 접속된 상태가 된다.
공정 S34에서 지지 기판(102)이 박리된다. 예를 들면, 지지 기판(102)이 디본딩되는 또는 에칭 됨에 의해 제거된다.
공정 S35에서 매입이 행해진다. 공정 S35에 도시한 바와 같이 절연막으로서 기능하는 산화막(133)이 성막된다. 이때, 로직 회로(121)와 메모리 회로(122)에 대응한 높이로 산화막(133)의 면이 평탄화된다.
공정 S36(도 10)에서 TSV(Through Silicon Via)(161)가 형성된다. TSV(161)는, 로직 회로(121)와 메모리 회로(122)를 접속하는 배선(136)을 형성하는 부분에 형성된다.
공정 S37에서 TSV(161)와, TSV(161)를 접속하는 수평 방향의 재배선의 부분에 예를 들면, 구리(Cu), 텅스텐(W), 폴리실리콘 등이 충전됨에 의해 배선(136)이 형성된다.
공정 S38에서 절연막으로서 기능하는 산화막(133)이 배선(136)도 덮도록 성막되고 배치되어 있는 메모리 회로(122)와 로직 회로(121)로 이루어지는 칩이 매입된다. 이때, 로직 회로(121)와 메모리 회로(122)에 대응한 높이로 산화막(133)의 면이 평탄화된다.
공정 S39(도 11)에서 지지 기판(162)이 공정 S38에서 성막된 산화막(133)상에 첨부된다. 공정 S40에서 촬상 소자(120)의 도면 중 상부의 층인 실리콘층(웨이퍼(101)에 해당하는 층)이 박육화된다.
공정 S41에서 온 칩 렌즈와 온 칩 컬러 필터(131)가 촬상 소자(120)상에 마련되어 개편화됨에 의해 촬상 장치(111)가 완성된다.
이와 같은 구성에 의해 촬상 소자(120)와 메모리 회로(122)의 회로 사이의 접속은, WoW와 마찬가지로 반도체의 리소그래피의 기술로 미세 배선의 배선 밀도로 단자를 형성한 것으로 접속할 수 있기 때문에 접속 단자 수를 많이 할 수 있고 각 배선에서의 신호 처리 속도를 저감시킬 수 있기 때문에 소비 전력의 저감을 도모하는 것이 가능해진다.
또한 촬상 소자(120)와 로직 회로(121)의 회로 사이도 접속하도록 형성한 경우도, 미세 배선의 배선 밀도로 단자를 형성한 것으로 접속할 수 있기 때문에 접속 단자 수를 많이 할 수 있고 각 배선에서의 신호 처리 속도를 저감시킬 수 있기 때문에 소비 전력의 저감을 도모하는 것이 가능해진다.
또한 로직 회로(121)와 메모리 회로(122)는, 양품 칩만이 접속되게 되어 WoW의 결점인 각 웨이퍼의 불량이 저감하기 때문에 수율손(步留損)의 발생을 저감시킬 수 있다.
또한 접속하는 메모리 회로(122) 및 로직 회로는, WoW와 달리 촬상 소자(120)의 칩 사이즈에 관계없이 가능한 한 작은 사이즈로 하여 도 5의 하단에서 도시되는 바와 같이 각각이 독립한 섬형상으로 배치시킬 수 있기 때문에 접속하는 로직 회로(121)와 메모리 회로(122)의 이수를 향상시키는 것이 가능해진다.
이것은, 촬상 소자(120)가 광학적인 광에 반응하기 위한 필요 최저한의 화소 사이즈가 필요하기 때문에 촬상 소자(120)의 제조 프로세스에는, 반드시는 미세 배선의 프로세스가 필요 없기 때문에 프로세스 비용을 저감시킬 수 있다. 또한 로직 회로(121)의 제조 프로세스는, 최첨단의 미세 배선의 프로세스를 사용함으로써 소비 전력을 저감시키는 것이 가능해진다. 또한 로직 회로(121)와 메모리 회로(122)의 이수를 향상시키는 것이 가능해진다. 결과로서 촬상 장치(111)의 제조에 관한 비용을 저감시키는 것이 가능해진다.
또한 칩을 웨이퍼에 다시 나열하여 접합할 수 있는 구조이므로 전원 IC, 클록 등의 아날로그 회로와, 로직 회로(121)와 완전히 다른 프로세스로 구성된 것을 같은 웨이퍼 내에서 제작하는 것이 어려운 이종 프로세스 또는 웨이퍼 사이즈의 차이가 있어도 1칩에 적층하는 것이 가능해진다.
또한 이상에서는 촬상 소자(120)에 접속하는 회로로서 로직 회로(121)와 메모리 회로(122)가 이용되는 예에 관해 설명해 왔지만, 촬상 소자(120)의 제어에 관한 회로 및 촬상된 화소 신호의 처리에 관한 회로 등 촬상 소자(120)의 동작에 필요해지는 신호 처리 회로라면, 로직 회로(121)와 메모리 회로(122) 이외의 회로라도 좋다. 촬상 소자(120)의 동작에 필요해지는 신호 처리 회로로서는 예를 들면, 전원 회로, 화상 신호 압축 회로, 클록 회로 및 광통신 변환 회로 등이라도 좋다.
<부피 증가층에 관해>
상기한 예에서는 메모리 회로(122)에는, 부피 증가층(137)을 마련하고 로직 회로(121)에는 부피 증가층(137)을 마련하지 않는 예를 나타냈다. 도 5의 상단에 도시한 촬상 장치(111)의 구성을 다시 참조한다. 메모리 회로(122)의 단자(122a)와, 촬상 소자(120)의 단자(120a)는, 배선(134)에 의해 접속되어 있다. 로직 회로(121)의 단자(121a)와, 촬상 소자(120)의 단자(120a)는 접속되어 있지 않다.
메모리 회로(122)의 단자(122a)는, 로직 회로(121)의 단자(121a)보다도, 단자(120a)에 가까운 측에 마련되어 있다. 즉, 단자(120a)와 접속하는 단자(122a)는, 접속하지 않는 단자(122a)보다도, 단자(120a)에 가까운 측에 마련되어 있다. 메모리 회로(122)에 부피 증가층(137)을 마련함에 의해 메모리 회로(122)의 단자(122a)를 촬상 소자(120)의 단자(120a)에 가까운 위치에 마련할 수 있다.
환언하면, 메모리 회로(122)에 부피 증가층(137)을 마련함에 의해 메모리 회로(122)의 실리콘층(104)의 두께를 얇게 형성할 수 있고 메모리 회로(122)의 단자(122a)를 촬상 소자(120)의 단자(120a)에 가까운 위치에 마련할 수 있다.
이에 관해 도 12를 참조하여 설명한다. 도 12의 A는, 부피 증가층(137)을 마련하지 않는 경우 환언하면, 종래의 제조 공정에서 촬상 장치(111)를 제조한 경우에 관해 설명하기 위한 도면이다. 도 12의 B는, 부피 증가층(137)을 마련한 경우 환언하면, 상기한 제조 공정에서 촬상 장치(111)를 제조한 경우에 관해 설명하기 위한 도면이다.
도 12의 A의 왼쪽 도면에 도시한 바와 같이 로직 회로(121)와 메모리 회로(122')는, 지지 기판(102)상에 산화막 접합층(135), 산화막(133) 및 실리콘층(103)(실리콘층(104'))이 적층된 구성으로 되어 있다. 또한 본 기술을 적용한 메모리 회로(122)와 구별을 하기 위해 부피 증가층(137)이 마련되어 있지 않는 메모리 회로(122)는, 대시를 붙이고 메모리 회로(122')라고 기술한다.
도 12의 A의 오른쪽 도면에 도시한 바와 같이 도 12의 A의 왼쪽 도면에 도시한 상태에서 또한 촬상 소자(120)가 적층된다. 또한 촬상 소자(120)의 단자(120a)와, 메모리 회로(122')의 단자(122a')가 배선(134')에 의해 접속된다. 이 배선(134')의 길이를 길이(L1)라고 한다.
부피 증가층(137)이 마련되어 있는 경우 도 12의 B의 왼쪽 도면에 도시한 바와 같이 로직 회로(121)는, 지지 기판(102)상에 산화막 접합층(135), 산화막(133) 및 실리콘층(103)이 적층된 구성으로 되어 있다. 또한 메모리 회로(122)는, 지지 기판(102)상에 산화막 접합층(135), 산화막(133), 부피 증가층(137) 및 실리콘층(103)이 적층된 구성으로 되어 있다.
도 12의 B의 오른쪽 도면에 도시한 바와 같이 도 12의 B의 왼쪽 도면에 도시한 상태에서 또한 촬상 소자(120)가 적층된다. 또한 촬상 소자(120)의 단자(120a)와, 메모리 회로(122)의 단자(122a)가 배선(134)에 의해 접속된다. 이 배선(134)의 길이를 길이(L2)라고 한다.
도 12의 B의 왼쪽 도면에 도시한 바와 같이 실리콘층(103)과 실리콘층(104)의 두께는 다르고, 실리콘층(104) 쪽이 실리콘층(103)보다도 부피 증가층(137)만큼 얇게 형성되어 있다.
길이(L1)와 길이(L2)는, 배선(134(134'))의 길이이지만, 이 길이는, 실리콘층(104)의 두께에 의존하다. 따라서, 실리콘층(104)의 두께가 얇으면, 배선(134)의 길이는 짧아진다. 즉, 도 12에 도시한 예인 경우 길이(L1)>길이(L2)인 것은 분명하다.
일반적으로 짧은 배선을 형성하는 쪽이 긴 배선을 형성하는 것보다도 용이하다. 예를 들면, 배선(134)을 형성하기 위해 비아를 형성하는 경우 비아를 얕게 형성하는 쪽이 깊게 형성하는 것보다도 단시간에 형성할 수 있고 용이하게 형성할 수 있다.
본 기술에 의하면, 메모리 회로(122)의 실리콘층(104)의 두께를 얇게 형성할 수 있음으로써 공정 S32(도 8)에서 메모리 회로(122)의 단자(122a)에 배선(134)을 형성하는 것이 용이해진다.
이와 같이 재배선이 필요한 회로(칩)에는, 부피 증가층(137)을 마련하여 재배선을 하기 쉬운 구성으로 할 수 있다.
상기한 예에서는 촬상 소자(120)에 접속하는 회로로서 로직 회로(121)와 메모리 회로(122)가 이용되는 예에 관해 설명해 왔지만, 촬상 소자(120)의 제어에 관한 회로 및 촬상된 화소 신호의 처리에 관한 회로 등, 촬상 소자(120)의 동작에 필요해지는 신호 처리 회로라면, 로직 회로(121)와 메모리 회로(122) 이외의 회로라도 좋다.
또한 상기한 예에서는 메모리 회로(122)에 부피 증가층(137)을 마련하는 경우를 예로 들어 설명했지만, 로직 회로(121)에 부피 증가층(137)을 마련하는 구성으로 하는 것도 가능하다. 또한 로직 회로(121)와 메모리 회로(122)의 양쪽에 부피 증가층(137)을 마련하는 구성으로 하는 것도 가능하다. 또한 로직 회로(121)와 메모리 회로(122)의 양쪽에 부피 증가층(137)을 마련하는 구성으로 한 경우 부피 증가층(137)의 두께를 동일한 두께로 구성하는 것도 가능하고 다른 두께로 구성하는 것도 가능하다.
복수의 회로(칩)가 하나의 칩상에 탑재되어 있는 구성을 갖는 디바이스에 대해서도, 본 기술을 적용할 수는 있다. 즉, 복수의 칩을, 부피 증가층을 마련한 칩과 부피 증가층이 마련되어 있지 않는 칩으로 하여 하나의 칩상에 탑재할 수 있다. 또한 부피 증가층을 마련한 복수의 칩을 하나의 칩상에 탑재하는 경우 부피 증가층의 두께는 칩마다 다른 구성으로 할 수 있다.
<회로끼리를 접속하는 배선에 관해>
예를 들면, 도 5의 상단에 도시한 촬상 장치(111)에서 로직 회로(121)와 메모리 회로(122)는, 배선(136)에 의해 접속되어 있다. 도 5의 상단에 도시한 바와 같이 배선(136)은, 로직 회로(121) 내의 단자(121a)와 메모리 회로(122)의 단자(122a)를 접속하도록 마련되어 있다. 이 배선(136)은 도 13에 도시하는 바와 같은 형상이라도 좋다.
도 13에 도시한 촬상 장치(111)는, 로직 회로(121)의 단자(121b)와 메모리 회로(122)의 단자(122b)가 배선(201)에 의해 접속되어 있다. 단자(121b)는, 로직 회로(121)의 단자(121a) 중의 메모리 회로(122)에 가까운 측의 단자이다. 단자(122b)는 메모리 회로(122)의 단자(122a) 중의 로직 회로(121)에 가까운 측의 단자이다.
단자(121b)와 단자(122b)는, 배선(201)이 접속되는 단자로서 마련되어 있다. 또한 여기서는 로직 회로(121)에 마련되어 있는 단자(121a) 중, 메모리 회로(122)측에 가까운 단자(121b)를 배선(201)과 접속되는 단자로 한 경우를 예시했는데, 배선(201)과 접속하기 위한 단자(121b)를 새롭게 마련해도 좋다. 마찬가지로, 여기서는 메모리 회로(122)에 마련되어 있는 단자(122a) 중, 로직 회로(121)측에 가까운 단자(122b)를 배선(201)과 접속되는 단자로 한 경우를 예시했는데, 배선(201)과 접속하기 위한 단자(122b)를 새롭게 마련해도 좋다.
배선(201)은, 로직 회로(121)의 실리콘층(103)의 측면, 촬상 소자(120)측에 마련되어 있는 산화막 접합층(135) 및 메모리 회로(122)의 실리콘층(104)의 측면을 따라 형성되고 단자(121b)와 단자(122b)를 접속하도록 형성되어 있다.
이와 같은 배선은, 도 14에 도시하는 바와 같은 구성의 촬상 장치(211)에 대해서도 적용할 수 있다. 도 14에 도시한 촬상 장치(211)와, 도 5의 상단에 도시한 촬상 장치(111)를 비교하면, 촬상 장치(211)의 메모리 회로(222)가 부피 증가층(137)이 마련되어 있지 않는 구성으로 되어 있는 점이 다르다. 또한 촬상 장치(211)의 로직 회로(221)와 메모리 회로(222)에는, 각각 단자(221b)와 단자(222b)가 마련되고 이 단자(221b)와 단자(222b)가 배선(242)으로 접속됨으로써 로직 회로(221)와 메모리 회로(222)가 접속되는 구성으로 되어 있다.
또한 도 14에 도시한 촬상 장치(211)는, 로직 회로(221)와 촬상 소자(220)가 배선(234)에 의해 접속되는 예를 나타냈는데, 도 5에 도시한 촬상 장치(111)와 마찬가지로, 배선(234)으로는 접속되지 않는 구성으로 해도 좋다. 즉, 본 기술은, 로직 회로(221)와 촬상 소자(220)가 직접적으로 접속되어 있는지의 여부에 관계 없이 적용할 수 있다.
도 14에 도시한 촬상 장치(211)의 구성에 관해 또한 설명을 더한다. 도 14의 촬상 장치(211)는, 도면 중 위로부터, 온 칩 렌즈와 온 칩 컬러 필터(231) 및 촬상 소자(220)가 적층되고 그 아래에 메모리 회로(222) 및 로직 회로(221)가 동일층에 좌우로 배치되어 적층되고 그 아래에 지지 기판(232)이 형성되어 있다. 즉, 도 14에 도시되는 바와 같이 도 14의 촬상 장치(211)는, 웨이퍼(101)에 의해 형성되는 촬상 소자(220)로 이루어지는 반도체 소자층(E1)과, 지지 기판(102)상에 형성되는 메모리 회로(222) 및 로직 회로(221)로 이루어지는 반도체 소자층(E2)으로 구성된다.
촬상 소자(220)의 단자(220a) 중, 로직 회로(221)상의 단자(220a)는, 로직 회로(221)의 단자(211a)와 CuCu 접속에 의해 접속된 배선(234)에 의해 전기적으로 접속된다.
또한 촬상 소자(220)의 단자(220a) 중, 메모리 회로(222)상의 단자(220a)는, 메모리 회로(222)의 단자(222a)와 CuCu 접속에 의해 접속된 배선(234)에 의해 전기적으로 접속되어 있다.
로직 회로(221)와 메모리 회로(222)가 형성된 반도체 소자층(E2)에서의, 메모리 회로(222) 및 로직 회로(221)의 주변부의 공간에는, 산화막(233)이 채워진 상태가 되어 있다. 이에 의해 반도체 소자층(E2)에서는 메모리 회로(222) 및 로직 회로(221)는, 산화막(233)에 매입된 상태가 되어 있다.
또한 촬상 소자(220)가 형성된 반도체 소자층(E1)과, 메모리 회로(222) 및 로직 회로(221)가 형성된 반도체 소자층(E2)의 경계는, 산화막 접합에 의해 산화막 접합층(235)이 형성되어 접합되어 있다. 또한 메모리 회로(222) 및 로직 회로(221)의 반도체 소자층(E2)과, 지지 기판(232)은, 산화막 접합에 의해 산화막 접합층(235)이 형성되어 접합되어 있다.
또한 로직 회로(221)와 메모리 회로(222)는, 배선(242)에 의해 접속되어 있다. 배선(242)은, 로직 회로(221)의 단자(221b)와 메모리 회로(222)의 단자(222b)를 접속하도록 마련되어 있다. 후술하는 바와 같이 제조되기 때문에 배선(242)의 일부에는, 보호막(241)이 마련되어 있다.
단자(221b)와 단자(222b)는, 각각 단자(221a)와 단자(222a)와는 별도로 마련되고 로직 회로(221)와 메모리 회로(222)를 접속하기 위한 단자로서 마련되어 있다.
배선(242)은, 단자(221b)로부터, 로직 회로(221)의 측면, 산화막 접합층(235) 및 메모리 회로(222)의 측면을 따라 마련되고 단자(222b)에 연결되어 있다. 또한 로직 회로(221)의 측면, 산화막 접합층(235) 및 메모리 회로(222)의 측면과, 배선(242) 사이에는, 보호막(241)이 마련되어 있다.
<촬상 장치(211)의 제조에 관해>
도 15는, 웨이퍼(101)상의 촬상 소자(220)에 개편화되고 양품 칩인 것이 확인된 로직 회로(221)와 메모리 회로(222)가 직접 형성되도록 한 촬상 장치의 제조 방법을 설명하는 도면이다.
웨이퍼(101)에는, 반도체 프로세스에 의해 복수의 촬상 소자(220)가 형성되어 있다. 또한 웨이퍼(101)에 형성된 촬상 소자(220)상에는, 반도체 프로세스에 의해 웨이퍼(103)상에 형성되고 개편화된 후, 각각 전기적인 검사가 이루어지고 양품 칩인 것이 확인된 복수의 로직 회로(221)와, 반도체 프로세스에 의해 웨이퍼(104)상에 형성되고 개편화된 후, 각각 전기적인 검사가 이루어지고 양품 칩인 것이 확인된 복수의 메모리 회로(222)가 선택되고 재배치되어 있다.
즉, 양품 칩인 것이 확인된 로직 회로(221)와 메모리 회로(222)가 촬상 소자(220)상에 재배치되게 되기 때문에 여기서는 로직 회로(221)와 메모리 회로(222)는 모두 촬상 소자(220)보다도 작은 구성으로 된다.
<촬상 장치(211)의 제조 방법>
다음으로 도 16 내지 도 18을 참조하여 도 14의 촬상 장치(211)의 제조 방법이고 도 15에 도시한 바와 같이 촬상 소자(220)상에 직접적으로 로직 회로(221)와 메모리 회로(222)를 이재하는 경우에 관해 설명한다.
공정 S51에서 웨이퍼(101)상의 촬상 소자(220)에 전기적인 검사가 행해진 후, 양품인 것이 확인된 로직 회로(221)와 메모리 회로(222)가 이재되고 단자(220a, 221a, 222a)에 배선(234)이 형성된다.
또한 로직 회로(221)의 단자(221a)와 메모리 회로(222)의 단자(222a)로부터의 배선(234)과, 웨이퍼(101)에서의 촬상 소자(220)의 단자(220a)로부터의 배선(234)이 적절하게 대향하는 위치가 되도록 위치 맞춤이 이루어지고 CuCu 접합에 의해 접속되고 또한 대향하는 층이 산화막 접합에 의해 산화막 접합층(235)이 형성되어 접합된다.
촬상 소자(220)에 로직 회로(221)와 메모리 회로(222)가 이재될 때, 로직 회로(221)의 단자(221b)와 메모리 회로(222)의 단자(222b)가 마주보도록 재치된다.
로직 회로(221)를 제조할 때에 단자(221b)는, 단자(221a)와 함께 형성되어 있다. 또한 메모리 회로(222)를 제조할 때에 단자(222b)는, 단자(222a)와 함께 형성되어 있다. 예를 들면, 단자(221b)나 단자(222b)는, 로직 회로(221)나 메모리 회로(222)의 하층 배선을 형성할 때에 동시에 형성된다. 따라서, 단자(221b)나 단자(222b)를 형성하기 위해 복수의 공정을 추가하는 일 없이 제조할 수 있다.
공정 S52에서 로직 회로(221)와 메모리 회로(222)를 보호하기 위한 보호막(241)이 성막된다. 보호막(241)은, 로직 회로(221)의 촬상 소자(220)와 접하고 있지 않는 3변에 성막된다. 또한 보호막(241)은, 메모리 회로(222)의 촬상 소자(220)와 접하지 않는 3변에 성막된다. 보호막(241)은, 예를 들면, SiN이나 SiO2 등으로 성막할 수 있다. 또한 보호막(241)은 1층이 아니라, 복수층(적층막) 구조라도 좋다.
공정 S53에서 로직 회로(221)의 실리콘층(103)과, 메모리 회로(222)의 실리콘층(104)이 박육화된다. 로직 회로(221)의 실리콘층(103)과, 메모리 회로(222)의 실리콘층(104)에는, 보호막(241)이 성막되어 있는데, 박육화될 때에 함께 연마된다. 실리콘을 박육화 후의 컨태미네이션이나 더스트 제거 시에 보호막(241)의 일부가 리프트 오프되고 표면 세척화가 가능해진다.
공정 S54(도 17)에서 패터닝 프로세스를 이용하여 로직 회로(221)와 메모리 회로(222)를 접속하기 위한 전용 단자, 즉 이 경우 단자(221b)와 단자(222b)의 두출(頭出) 가공이 행해진다. 공정 S54에서 패터닝을 용이하게 하기 위해 로직 회로(221)와 메모리 회로(222) 사이의 간극의 부분에 소정의 재료를 매입하고 표면 평탄성이 확보된 후에 두출 가공이 행해지도록 해도 좋다.
공정 S55에서 단자(221b)와 단자(222b)를 접속하는 배선(242)이 형성된다. 배선(242)은, 구리(Cu), 텅스텐(W), 알루미늄(Al) 등의 금속으로 형성된다. 배선(242)은, 레지스트 패터닝과 가공 프로세스를 이용하여 형성된다. 또는 도 19에 도시하는 바와 같이 단자(221b)와 단자(222b)를 접속하는 부분만 개구한 레지스트(301)를 성막하고 노광하여 메탈 스퍼터막을 형성하고 레지스트(301)를 리프트 오프하는 방법을 이용하여 배선(252)이 형성되도록 해도 좋다.
공정 S56에서 로직 회로(221)와 메모리 회로(222)의 도면 중의 상면 부분의 실리콘 층을, 디바이스의 특성에 영향을 주지 않는 높이까지 얇게 하여 절연막으로서 기능하는 산화막(233)이 성막되고 재배치한 로직 회로(221)와 메모리 회로(222)로 이루어지는 칩이 매입된다.
공정 S57(도 18)에서 로직 회로(221)와 메모리 회로(222)의 상부에 지지 기판(232)이 접합된다. 이때, 지지 기판(232)과, 로직 회로(221) 및 메모리 회로(222)가 대향하는 층은 산화막 접합에 의해 산화막 접합층(235)이 형성되어 접합된다.
공정 S58에서 촬상 소자(220)가 상부가 되도록 상하가 반전되어 촬상 소자(220)의 도면 중 상부의 층인 실리콘층이 박육화된다.
공정 S59에서 온 칩 렌즈와 온 칩 컬러 필터(231)가 촬상 소자(220)상에 마련되어 개편화됨에 의해 촬상 장치(211)가 완성된다.
이와 같이 로직 회로(221)와 메모리 회로(222)는, 배선(242)에 의해 접속되는 구조로 할 수 있다. 배선(242)은, 배선(242)과 접속하기 위한 전용의 단자(221b)와 단자(222b)에 접속된다. 단자(221b)와 단자(222b)는, 로직 회로(221)나 메모리 회로(222)를 각각 제조할 때, 그 최하층의 배선 레이어와 동시에 형성할 수 있다. 즉, 단자(221b)와 단자(222b)를 형성하기 위한 공정을 늘리는 일 없이 단자(221b)와 단자(222b)를 형성할 수 있다.
또한 단자(221b)와 단자(222b)를 접속하는 배선(242)을 형성할 때의 공정에서 기판을 관통하거나 기판을 깊은 위치까지 깊이 파거나 하는 처리는 포함되지 않기 때문에 용이하게 배선(242)을 형성할 수 있다.
배선(242)을 형성하는 공정은, 상기한 설명에서 공정 S52 내지 S55이다. 이들 공정에서 깊은 트렌치를 실리콘층에 형성하는 프로세스, AR(Anti-Reflection) 코트에 의한 반사 방지 구조를 갖는 촬상 장치인 경우에 그 AR 코트에 구멍을 뚫고, 금속을 매입하는 프로세스, 금속의 CMP(Chemical Mechanical Polish) 프로세스 등은 없다. 이들 프로세스를 필요로 하지 않는 제조 공정에 의해 배선(242)을 형성할 수 있기 때문에 배선(242)을 용이하게 형성할 수 있다.
또한 보호막(241)이 형성됨으로써 칩 사이의 절연을 유지할 수 있는 구성으로 할 수 있다.
본 기술은, 상기한 구성의 촬상 장치에 대해서만 적용되는 것이 아니라, 다른 구성을 갖는 촬상 장치에 대해서도 적용 가능하다.
또한 복수의 회로(칩)가 하나의 칩상에 탑재되어 있는 구성을 갖는 디바이스에 대해서도, 본 기술을 적용할 수는 있다. 즉, 복수의 칩을, 부피 증가층을 마련한 칩과 부피 증가층이 마련되어 있지 않는 칩으로 하고 하나의 칩상에 탑재할 수 있다. 또한 부피 증가층을 마련한 복수의 칩을 소정의 칩상에 탑재하는 경우 부피 증가층의 두께는 칩마다 다른 구성으로 할 수 있다.
또한 칩 사이를 접속하는 배선을, 상기한 배선(242)과 같이 함으로써 제조가 용이해지는 등의 이점을 얻을 수 있다.
<전자 기기에의 적용례>
상술한 촬상 소자는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 장치, 촬상 기능을 구비한 휴대 전화기 또는 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.
도 20은, 본 기술을 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도이다.
도 20에 도시되는 촬상 장치(501)는, 광학계(502), 셔터 장치(503), 촬상 소자(504), 구동 회로(505), 신호 처리 회로(506), 모니터(507) 및 메모리(508)를 구비하여 구성되고 정지 화상 및 동화상을 촬상 가능하다.
광학계(502)는, 1장 또는 복수장의 렌즈를 가지고 구성되고 피사체로부터의 광(입사광)을 촬상 소자(504)에 유도하고 촬상 소자(504)의 수광면에 결상시킨다.
셔터 장치(503)는, 광학계(502) 및 촬상 소자(504) 사이에 배치되고 구동 회로(505)의 제어에 따라, 촬상 소자(504)에의 광조사 기간 및 차광 기간을 제어한다.
촬상 소자(504)는, 상술한 촬상 소자를 포함하는 패키지에 의해 구성된다. 촬상 소자(504)는, 광학계(502) 및 셔터 장치(503)를 통하여 수광면에 결상되는 광에 응하여 일정 기간, 신호 전하를 축적한다. 촬상 소자(504)에 축적된 신호 전하는, 구동 회로(505)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
구동 회로(505)는, 촬상 소자(504)의 전송 동작 및, 셔터 장치(503)의 셔터 동작을 제어하는 구동 신호를 출력하여 촬상 소자(504) 및 셔터 장치(503)를 구동한다.
신호 처리 회로(506)는, 촬상 소자(504)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(506)가 신호 처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(507)에 공급되어 표시되거나 메모리(508)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(501)에서도, 광학계(502) 및 촬상 소자(204)에 상술한 촬상 장치(111)(촬상 장치(211))를 적용함에 의해 수율을 향상시키고, 제조에 관한 비용을 저감시키는 것이 가능해진다.
<촬상 소자의 사용례>
상술한 촬상 소자는, 예를 들면, 이하와 같이 가시광이나 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지탈 카메라나 카메라 기능 부착 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전 운전이나 운전자의 상태의 인식 등을 위해 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리 측정을 행하는 거리 측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여 그 제스처에 따른 기기 조작을 행하기 위해 TV나 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
<내시경 수술 시스템에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 21은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 21에서는 수술자(의사)(11131)가 내시경 수술 시스템(11000)을 이용하여 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 상태가 도시되어 있다. 도시하는 바와 같이 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 외의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있는데, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고 당해 광원 장치(11203)에 의해 생성된 광이 경통(11101)의 내부에 연설(延設)되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고 대물 렌즈를 통하여 환자(11132)의 체강내의 관찰 대상을 향하여 조사된다. 또한 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되고 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한 CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고 그 화상 신호에 대해 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거하는 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(light emitting diode) 등의 광원으로 구성되고 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로 환자(11132)의 체강을 팽창시키기 위해 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해 RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고 그 화상을 합성함에 의해 이른바 흑바램 및 백바램이 없는 고 다이내믹 레인지의 화상을 생성할 수 있다.
또한 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여 통상의 관찰 시에서의 조사광(즉, 백색광)에 비해 협대역의 광을 조사함에 의해 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행해진다. 또는 특수광 관찰에서는 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 좋다. 형광 관찰에서는 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰) 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하고 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 22는, 도 21에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 가진다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 가진다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 취입된 관찰광은, 카메라 헤드(11102)까지 도광되고 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는, 1개(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고 그것들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는 촬상부(11402)는, 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행해짐에 의해 수술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고 카메라 헤드 제어부(11405)로부터의 제어에 의해 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출치를 지정하는 취지의 정보 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한 상기 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자인 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있는 것으로 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한 통신부(11411)는, 카메라 헤드(11102)에 대해 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상 및, 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식해도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해 겸자(鉗子) 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에 그 인식 결과를 이용하여 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고 수술자(11131)에게 제시됨에 의해 수술자(11131)의 부담을 경감하는 것이나 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버 또는 이들 복합 케이블이다.
여기서, 도시하는 예에서는 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있었는데, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행해져도 좋다.
<이동체에의 응용례>
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 23은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 23에 도시한 예에서는 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한 통합 제어 유닛(12050)의 기능 구성으로서 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치 또는 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하고 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는, 광을 수광하고 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고 거리 측정의 정보로서 출력할 수도 있다. 또한 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 의거하여 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 의거하여 바디계 제어 유닛(12030)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 23의 예에서는 출력 장치로서 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 1개를 포함하고 있어도 좋다.
도 24는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 24에서는 촬상부(12031)로서 촬상부(12101, 12102, 12103, 12104, 12105)를 가진다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한 도 24에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되고 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 맞겹쳐짐에 의해 차량(12100)을 상방에서 본 부감(俯瞰) 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 1개는, 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 1개는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한 마이크로 컴퓨터(12051)는, 선행차와 내 차와의 사이에 미리 확보해야 할 차간 거리를 설정하고 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 1개는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
또한 본 명세서에서 시스템이란 복수의 장치에 의해 구성되는 장치 전체를 나타내는 것이다.
또한 본 명세서에 기재된 효과는 어디까지나 예시로서 한정되는 것이 아니라 또한 다른 효과가 있어도 좋다.
또한 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
또한 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고,
상기 제1 신호 처리 회로는, 상기 제2 신호 처리 회로보다도 적어도 1층 많은 구조인 촬상 장치.
(2) 상기 제1 반도체 소자와 상기 제1 신호 처리 회로를 접속하는 제1 배선을 또한 구비하는 상기 (1)에 기재된 촬상 장치.
(3) 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 제2 배선을 또한 구비하는 상기 (2)에 기재된 촬상 장치.
(4) 상기 제1 배선은, 상기 제1 반도체 소자의 단자와 상기 제1 신호 처리 회로의 제1 단자를 접속하고,
상기 제2 배선은, 상기 제1 신호 처리 회로의 제1 단자와는 다른 제2 단자와, 상기 제2 신호 처리 회로의 제3 단자를 접속하는 상기 (3)에 기재된 촬상 장치.
(5) 상기 층은 산화막인 상기 (1) 내지 (4)의 어느 하나에 기재된 촬상 장치.
(6) 상기 제1 반도체 소자의 단자와 상기 제1 신호 처리 회로의 단자 사이의 거리는, 상기 제1 반도체 소자의 단자와 상기 제2 신호 처리 회로의 단자 사이의 거리보다도 짧은 상기 (1) 내지 (5)의 어느 하나에 기재된 촬상 장치.
(7) 상기 제1 신호 처리 회로는, 메모리 회로이고 상기 제2 신호 처리 회로는, 로직 회로인 상기 (1) 내지 (6)의 어느 하나에 기재된 촬상 장치.
(8) 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고,
상기 제1 신호 처리 회로는, 상기 제2 신호 처리 회로보다도 적어도 1층 많은 구조인 촬상 장치를 포함하는 전자 기기.
(9) 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하고,
상기 배선은, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속하는 촬상 장치.
(10) 상기 배선은, 상기 제1 신호 처리 회로의 측면과 상기 제2 신호 처리 회로의 측면을 따라 마련되어 있는 상기 (9)에 기재된 촬상 장치.
(11) 상기 배선의 일부는, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 접합면에 형성된 층을 따라 마련되어 있는 상기 (10)에 기재된 촬상 장치.
(12) 상기 배선과 상기 제1 신호 처리 회로 사이 및 상기 배선과 상기 제2 신호 처리 회로 사이에는, 적어도 1 이상의 층이 마련되어 있는 상기 (9) 또는 (11)에 기재된 촬상 장치.
(13) 상기 1 이상의 층은 절연막인 상기 (12)에 기재된 촬상 장치.
(14) 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하고,
상기 배선은, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속하는 촬상 장치를 포함하는 전자 기기.
(15) 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하는 촬상 장치를 제조하는 제조 방법이고,
상기 제1 반도체 소자에 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 이재하는 공정과,
상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로에 제1 막을 성막하는 공정과,
상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제1 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제2 단자의 일부를 노출시키는 공정과,
상기 제1 단자와 상기 제2 단자를 접속하는 상기 배선을 형성하는 공정을 포함하는 제조 방법.
(16) 상기 제1 막을 성막한 후, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 박육화하는 공정을 또한 포함하는 상기 (15)에 기재된 제조 방법.
101 : 웨이퍼 102 : 지지 기판
103 : 웨이퍼 104 : 웨이퍼
111 : 촬상 장치 120 : 촬상 소자
121 : 로직 회로 122 : 메모리 회로
131 : 온 칩 컬러 필터 132 : 지지 기판
133 : 산화막 134 : 배선
135 : 산화막 접합층 136 : 배선
137 : 부피 증가층 151 : 다이싱 테이프
152 : 링 프레임 153 : 다이싱 테이프
154 : 링 프레임 162 : 지지 기판
201 : 배선 204 : 촬상 소자
211 : 촬상 장치 220 : 촬상 소자
221 : 로직 회로 222 : 메모리 회로
231 : 온 칩 컬러 필터 232 : 지지 기판
233 : 산화막 234 : 배선
235 : 산화막 접합층 241 : 보호막
242 : 배선 252 : 배선
301 : 레지스트

Claims (16)

  1. 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
    상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고,
    상기 제1 신호 처리 회로는, 상기 제2 신호 처리 회로보다도 적어도 1층 많은 구조인 것을 특징으로 하는 촬상 장치.
  2. 제1항에 있어서,
    상기 제1 반도체 소자와 상기 제1 신호 처리 회로를 접속하는 제1 배선을 또한 구비하는 것을 특징으로 하는 촬상 장치.
  3. 제2항에 있어서,
    상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 제2 배선을 또한 구비하는 것을 특징으로 하는 촬상 장치.
  4. 제3항에 있어서,
    상기 제1 배선은, 상기 제1 반도체 소자의 단자와 상기 제1 신호 처리 회로의 제1 단자를 접속하고,
    상기 제2 배선은, 상기 제1 신호 처리 회로의 제1 단자와는 다른 제2 단자와, 상기 제2 신호 처리 회로의 제3 단자를 접속하는 것을 특징으로 하는 촬상 장치.
  5. 제1항에 있어서,
    상기 층은 산화막인 것을 특징으로 하는 촬상 장치.
  6. 제1항에 있어서,
    상기 제1 반도체 소자의 단자와 상기 제1 신호 처리 회로의 단자 사이의 거리는, 상기 제1 반도체 소자의 단자와 상기 제2 신호 처리 회로의 단자 사이의 거리보다도 짧은 것을 특징으로 하는 촬상 장치.
  7. 제1항에 있어서,
    상기 제1 신호 처리 회로는, 메모리 회로이고 상기 제2 신호 처리 회로는, 로직 회로인 것을 특징으로 하는 촬상 장치.
  8. 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
    상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자를 구비하고,
    상기 제1 신호 처리 회로는, 상기 제2 신호 처리 회로보다도 적어도 1층 많은 구조인 촬상 장치를 포함하는 것을 특징으로 하는 전자 기기.
  9. 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
    상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
    상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하고,
    상기 배선은, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속하는 것을 특징으로 하는 촬상 장치.
  10. 제9항에 있어서,
    상기 배선은, 상기 제1 신호 처리 회로의 측면과 상기 제2 신호 처리 회로의 측면을 따라 마련되어 있는 것을 특징으로 하는 촬상 장치.
  11. 제10항에 있어서,
    상기 배선의 일부는, 상기 제1 반도체 소자와 상기 제2 반도체 소자의 접합면에 형성된 층을 따라 마련되어 있는 것을 특징으로 하는 촬상 장치.
  12. 제9항에 있어서,
    상기 배선과 상기 제1 신호 처리 회로 사이 및 상기 배선과 상기 제2 신호 처리 회로 사이에는, 적어도 1 이상의 층이 마련되어 있는 것을 특징으로 하는 촬상 장치.
  13. 제12항에 있어서,
    상기 1 이상의 층은 절연막인 것을 특징으로 하는 촬상 장치.
  14. 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
    상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
    상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하고,
    상기 배선은, 상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 단자를 접속하는 촬상 장치를 포함하는 것을 특징으로 하는 전자 기기.
  15. 화소 단위로 화소 신호를 생성하는 촬상 소자를 갖는 제1 반도체 소자와,
    상기 화소 신호를 처리하는 제1 신호 처리 회로와 제2 신호 처리 회로가 매입 부재에 의해 매입된 제2 반도체 소자와,
    상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 접속하는 배선을 구비하는 촬상 장치를 제조하는 제조 방법이며,
    상기 제1 반도체 소자에 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 이재하는 공정과,
    상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로에 제1 막을 성막하는 공정과,
    상기 제1 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제1 단자와, 상기 제2 신호 처리 회로의 최하층의 배선층에 마련되어 있는 제2 단자의 일부를 노출시키는 공정과,
    상기 제1 단자와 상기 제2 단자를 접속하는 상기 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 제조 방법.
  16. 제15항에 있어서,
    상기 제1 막을 성막한 후, 상기 제1 신호 처리 회로와 상기 제2 신호 처리 회로를 박육화하는 공정을 또한 포함하는 것을 특징으로 하는 제조 방법.
KR1020227005330A 2019-09-10 2020-08-27 촬상 장치, 전자 기기, 제조 방법 KR20220059473A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019164444 2019-09-10
JPJP-P-2019-164444 2019-09-10
PCT/JP2020/032282 WO2021049302A1 (ja) 2019-09-10 2020-08-27 撮像装置、電子機器、製造方法

Publications (1)

Publication Number Publication Date
KR20220059473A true KR20220059473A (ko) 2022-05-10

Family

ID=74867222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005330A KR20220059473A (ko) 2019-09-10 2020-08-27 촬상 장치, 전자 기기, 제조 방법

Country Status (7)

Country Link
US (1) US20220328549A1 (ko)
EP (1) EP4030477A4 (ko)
JP (1) JPWO2021049302A1 (ko)
KR (1) KR20220059473A (ko)
CN (1) CN114270517A (ko)
TW (1) TW202118280A (ko)
WO (1) WO2021049302A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023067454A (ja) * 2021-11-01 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015017A (ja) * 2002-06-11 2004-01-15 Renesas Technology Corp マルチチップモジュールおよびその製造方法
JP4117603B2 (ja) * 2002-08-26 2008-07-16 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
KR101359117B1 (ko) * 2009-01-27 2014-02-05 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
JP5553693B2 (ja) * 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP6268990B2 (ja) * 2013-12-02 2018-01-31 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
CN104332452B (zh) * 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP6701916B2 (ja) * 2016-04-21 2020-05-27 富士通株式会社 半導体装置及び半導体装置の製造方法
CN117133784A (zh) * 2017-07-25 2023-11-28 索尼半导体解决方案公司 固态摄像装置
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
JP2019179782A (ja) * 2018-03-30 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
US11538843B2 (en) * 2018-04-09 2022-12-27 Sony Semiconductor Solutions Corporation Imaging unit, method for manufacturing the same, and electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置

Also Published As

Publication number Publication date
TW202118280A (zh) 2021-05-01
WO2021049302A1 (ja) 2021-03-18
CN114270517A (zh) 2022-04-01
EP4030477A4 (en) 2022-12-28
EP4030477A1 (en) 2022-07-20
JPWO2021049302A1 (ko) 2021-03-18
US20220328549A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US20220310680A1 (en) Backside illumination type solid-state imaging device, manufacturing method for backside illumination type solid-state imaging device, imaging apparatus and electronic equipment
TWI782058B (zh) 固體攝像裝置
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
WO2021131388A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JPWO2020129686A1 (ja) 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器
US11830898B2 (en) Wafer level lens
WO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
WO2021049302A1 (ja) 撮像装置、電子機器、製造方法
US20240096919A1 (en) Semiconductor device, imaging device, and manufacturing method
TWI825178B (zh) 攝像裝置
WO2023100492A1 (ja) 半導体装置及び電子機器
US20230030963A1 (en) Imaging apparatus and method for manufacturing the same
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2020105331A1 (ja) 固体撮像装置及び電子機器
JP2022089275A (ja) 撮像装置、電子機器、製造方法