KR20220050512A - Electroluminescence Display Device - Google Patents
Electroluminescence Display Device Download PDFInfo
- Publication number
- KR20220050512A KR20220050512A KR1020200134267A KR20200134267A KR20220050512A KR 20220050512 A KR20220050512 A KR 20220050512A KR 1020200134267 A KR1020200134267 A KR 1020200134267A KR 20200134267 A KR20200134267 A KR 20200134267A KR 20220050512 A KR20220050512 A KR 20220050512A
- Authority
- KR
- South Korea
- Prior art keywords
- sensing
- data line
- switch
- reference voltage
- integrator
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
이 명세서는 전계 발광 표시장치에 관한 것이다.This specification relates to an electroluminescent display device.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 전계 발광 표시장치의 각 픽셀들은 스스로 발광하는 발광 소자를 포함하며, 영상 데이터의 계조에 따른 데이터전압으로 발광 소자의 발광량을 제어하여 휘도를 조절한다. The electroluminescent display is divided into an inorganic light emitting display and an organic light emitting display according to the material of the light emitting layer. Each pixel of the electroluminescent display device includes a light emitting element that emits light by itself, and the luminance is adjusted by controlling the amount of light emitted by the light emitting element with a data voltage according to the gray level of image data.
공정 편차 및/또는 구동 시간 경과에 따라 발광 소자의 문턱전압(또는 동작점 전압)이 픽셀들에서 달라질 수 있다. 픽셀들 간 구동 특성 편차가 생기면, 동일한 데이터전압이 인가되더라도 픽셀들에서 발광에 기여하는 픽셀 전류가 달라질 수 밖에 없다. 이러한 픽셀 전류의 편차는 휘도 불균일을 초래하여 화상 품위를 떨어뜨린다.The threshold voltage (or operating point voltage) of the light emitting device may vary in pixels according to process deviation and/or the lapse of driving time. If there is a deviation in driving characteristics between pixels, the pixel current contributing to light emission in the pixels is inevitably different even when the same data voltage is applied. This deviation of the pixel current causes luminance non-uniformity and deteriorates image quality.
전계 발광 표시장치에서, 픽셀들 간 구동 특성 편차 편차를 보상하기 위한 다양한 시도가 이뤄지고 있으나, 센싱 회로를 내장한 데이터 드라이버의 칩 사이즈가 커지고, 노이즈로 인해 센싱의 정확도가 충분치 못하여 휘도 균일성을 확보하는 데 한계가 있다.In the electroluminescent display device, various attempts have been made to compensate for the deviation in driving characteristics between pixels, but the chip size of the data driver with a built-in sensing circuit increases, and the sensing accuracy is insufficient due to noise to ensure luminance uniformity there is a limit to
따라서, 본 명세서에 개시된 실시예는 전술한 문제점을 해결하기 위한 것으로서, 데이터 드라이버 내에서 센싱 회로의 실장 면적을 줄이고 센싱 노이즈의 영향을 최소화할 수 있도록 한 전계 발광 표시장치를 제공한다.Accordingly, the embodiment disclosed in the present specification is to solve the above-described problem, and provides an electroluminescent display device capable of reducing a mounting area of a sensing circuit in a data driver and minimizing the effect of sensing noise.
본 발명의 실시예에 따른 전계 발광 표시장치는 센싱 픽셀(PX1), 비 센싱 픽셀(PX3), 상기 센싱 픽셀(PX1)에 연결된 온 구동 데이터라인(DL1), 상기 비 센싱 픽셀(PX3)에 연결된 플로팅 구동 데이터라인(DL3), 상기 센싱 픽셀(PX1)과 상기 비 센싱 픽셀(PX3)에 연결된 기준전압 라인(RL), 상기 기준전압 라인(RL)과 상기 플로팅 구동 데이터라인(DL3) 사이에 연결된 피드백 커패시터(CPS)가 구비된 표시패널(10); 및 제1 입력 단자(-)가 상기 기준전압 라인(RL)에 연결되고 제2 입력 단자(+)가 적분기 기준 전압(CVref)에 연결된 적분기 앰프(AMP), 상기 적분기 앰프의 제1 입력 단자와 출력 단자 사이에 연결된 리셋 스위치(RST)가 실장된 데이터 드라이버(20)를 포함하고, 상기 센싱 픽셀(PX1)에 흐르는 픽셀 전류를 센싱하기 위한 센싱 모드에서, 상기 적분기 앰프의 상기 제1 입력 단자와 상기 출력 단자 사이에 상기 피드백 커패시터(CPS)가 연결된다.The electroluminescent display device according to an embodiment of the present invention includes a sensing pixel PX1, a non-sensing pixel PX3, an on-drive data line DL1 connected to the sensing pixel PX1, and a non-sensing pixel PX3 connected to A floating driving data line DL3, a reference voltage line RL connected to the sensing pixel PX1 and the non-sensing pixel PX3, and a reference voltage line RL connected between the floating driving data line DL3 a
본 실시예는 다음과 같은 효과가 있다.This embodiment has the following effects.
본 명세서의 실시예에 따른 전계 발광 표시장치는 기준전압 라인과 플로팅 구동 데이터라인 사이에 형성된 기생 커패시터를 전류 적분기의 피드백 커패시터로 이용한다. 피드백 커패시터는 데이터 드라이버 내에 실장되지 않고 표시패널에 형성되기 때문에, 센싱 회로의 사이즈 및 실장 면적이 줄어들 수 있다. The electroluminescent display device according to the embodiment of the present specification uses a parasitic capacitor formed between the reference voltage line and the floating driving data line as a feedback capacitor of the current integrator. Since the feedback capacitor is formed on the display panel instead of being mounted in the data driver, the size and mounting area of the sensing circuit may be reduced.
본 명세서는 센싱 회로의 사이즈를 증가시키지 않으면서도 피드백 커패시터의 용량을 늘릴 수 있기 때문에, 센싱 노이즈의 영향을 최소화하고 센싱의 정확성과 신뢰성을 높일 수 있다.In the present specification, since the capacity of the feedback capacitor can be increased without increasing the size of the sensing circuit, the influence of sensing noise can be minimized and the accuracy and reliability of sensing can be improved.
또한, 본 명세서의 실시예에 따른 전계 발광 표시장치는 플로팅 구동 데이터라인에 인가되는 제1 기준 전압을 기준전압 라인에 인가되는 적분기 기준전압보다 낮게 설정함으로써, 센싱 구간에서 비 센싱 픽셀의 비 정상적인 도통(즉, 비 정상 픽셀 전류의 생성)을 방지할 수 있다. In addition, the electroluminescent display device according to the embodiment of the present specification sets the first reference voltage applied to the floating driving data line to be lower than the integrator reference voltage applied to the reference voltage line, thereby causing abnormal conduction of non-sensing pixels in the sensing period. (that is, generation of abnormal pixel current) can be prevented.
또한, 본 명세서의 실시예에 따른 전계 발광 표시장치는 적분기 앰프의 제1 입력 단자와 제2 입력 단자에 패널 노이즈가 공통으로 입력되어 적분기 앰프 내부에서 상쇄되도록 함으로써, 패널 노이즈로 인해 센생 결과가 왜곡되는 현상을 미연에 방지하고, 센싱의 정확성을 높일 수 있다.In addition, in the electroluminescent display device according to the embodiment of the present specification, panel noise is commonly input to the first input terminal and the second input terminal of the integrator amplifier to be canceled inside the integrator amplifier, so that the sensory result is distorted due to panel noise This phenomenon can be prevented in advance and the accuracy of sensing can be improved.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the present specification are not limited by the contents exemplified above, and more various effects are included in the present specification.
도 1은 본 명세서의 일 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다.
도 2는 기준전압 라인을 공유하는 1 단위 픽셀의 접속 예를 보여주는 도면이다.
도 3은 픽셀 어레이와 소스 드라이버 IC의 구성 예를 보여주는 도면이다.
도 4는 본 명세서의 일 실시예에 따른 1 단위 픽셀과 센싱 회로의 일 구성 예를 보여주는 도면이다.
도 5는 도 4의 1 단위 픽셀에 포함된 일 픽셀의 등가 회로도이다.
도 6은 본 명세서의 제1 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다.
도 7은 도 6에 도시된 구성들의 구동 파형도이다.
도 8a는 도 7의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.
도 8b는 도 7의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.
도 9는 본 명세서의 제2 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다.
도 10은 도 9에 도시된 구성들의 구동 파형도이다.
도 11a는 도 10의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.
도 11b는 도 10의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.
도 12는 본 명세서의 제3 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다.
도 13은 도 12에 도시된 구성들의 구동 파형도이다.
도 14a는 도 13의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.
도 14b는 도 13의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.1 is a block diagram illustrating an electroluminescent display device according to an exemplary embodiment of the present specification.
2 is a diagram illustrating an example of connection of one unit pixel sharing a reference voltage line.
3 is a diagram showing an example of a configuration of a pixel array and a source driver IC.
4 is a diagram illustrating an example of a configuration of one unit pixel and a sensing circuit according to an embodiment of the present specification.
FIG. 5 is an equivalent circuit diagram of one pixel included in one unit pixel of FIG. 4 .
6 is a diagram illustrating a connection configuration between one unit pixel and a data driver according to the first embodiment of the present specification.
FIG. 7 is a driving waveform diagram of the components shown in FIG. 6 .
FIG. 8A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 7 .
FIG. 8B is a diagram illustrating operation states of corresponding components in the sensing section of FIG. 7 .
9 is a diagram illustrating a connection configuration of one unit pixel and a data driver according to a second embodiment of the present specification.
FIG. 10 is a driving waveform diagram of the components shown in FIG. 9 .
FIG. 11A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 10 .
FIG. 11B is a diagram illustrating operation states of corresponding components in the sensing section of FIG. 10 .
12 is a diagram illustrating a connection configuration between one unit pixel and a data driver according to a third embodiment of the present specification.
13 is a driving waveform diagram of the components shown in FIG. 12 .
FIG. 14A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 13 .
FIG. 14B is a view showing operating states of corresponding components in the sensing section of FIG. 13 .
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present specification, and a method for achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only these embodiments allow the disclosure of the present specification to be complete, and common knowledge in the technical field to which this specification belongs It is provided to fully inform those who have the scope of the invention, and the present specification is only defined by the scope of the claims.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are exemplary, and thus the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'next to', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. may be used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present specification.
본 명세서에서 표시패널의 기판 상에 형성되는 픽셀 회로는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현되거나 또는 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. In the present specification, the pixel circuit formed on the substrate of the display panel may be implemented as a TFT having an n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure or as a TFT having a p-type MOSFET structure. A TFT is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the TFT, carriers start flowing from the source. The drain is an electrode through which carriers exit the TFT. That is, the flow of carriers in the MOSFET flows from the source to the drain. In the case of an n-type TFT (NMOS), the source voltage is lower than the drain voltage so that electrons can flow from the source to the drain because carriers are electrons. In an n-type TFT, since electrons flow from the source to the drain, the direction of the current flows from the drain to the source. In contrast, in the case of a p-type TFT (PMOS), since carriers are holes, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-type TFT, since holes flow from the source to the drain, the current flows from the source to the drain. It should be noted that the source and drain of the MOSFET are not fixed. For example, the source and drain of the MOSFET may be changed according to the applied voltage.
한편, 본 명세서에서 TFT의 반도체층은 옥사이드 소자, 아몰포스 실리콘 소자, 폴리 실리콘 소자 중 적어도 어느 하나로 구현될 수 있다. Meanwhile, in the present specification, the semiconductor layer of the TFT may be implemented with at least one of an oxide device, an amorphous silicon device, and a polysilicon device.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, embodiments of the present specification will be described in detail with reference to the accompanying drawings. In the following description, when it is determined that a detailed description of a known function or configuration related to the present specification may unnecessarily obscure the subject matter of the present specification, the detailed description thereof will be omitted.
도 1은 본 명세서의 일 실시예에 따른 전계 발광 표시장치를 보여주는 블록도이다. 도 2는 기준전압 라인을 공유하는 1 단위 픽셀의 접속 예를 보여주는 도면이다. 그리고, 도 3 은 픽셀 어레이와 소스 드라이버 IC의 구성 예를 보여주는 도면이다.1 is a block diagram illustrating an electroluminescent display device according to an exemplary embodiment of the present specification. 2 is a diagram illustrating an example of connection of one unit pixel sharing a reference voltage line. And, FIG. 3 is a diagram showing a configuration example of a pixel array and a source driver IC.
도 1 내지 도 3을 참조하면, 본 명세서의 일 실시예에 따른 전계 발광 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 데이터 드라이버(12), 게이트 드라이버(13), 메모리(16), 보상 회로(20), 및 전원 생성회로(30)를 구비한다. 1 to 3 , an electroluminescent display device according to an exemplary embodiment of the present specification includes a
표시패널(10)에는 다수의 데이터라인들(14A)과, 다수의 기준전압 라인들(14B)과, 다수의 게이트라인들(15)이 교차되고, 이 교차영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 구성한다. In the
서로 다른 데이터라인들(14A)에 연결된 2 이상의 픽셀들(PXL)이 동일한 기준전압 라인(14B)과 동일한 게이트라인(15)을 공유할 수 있다. 예를 들어, 도 2와 같이, 서로 수평으로 이웃하여 동일한 게이트라인(15)에 접속된 적색 표시용 R 픽셀, 백색 표시용 W 픽셀, 녹색 표시용 G 픽셀, 청색 표시용 B 픽셀이 하나의 기준전압 라인(14B)에 공통으로 접속될 수 있다. 이러한 기준전압 라인 공유 구조에 따르면, 픽셀 어레이의 구조가 단순화되기 때문에 표시패널의 개구율을 확보하기가 용이하고, 공정 마진을 확보하기가 용이하다. 기준전압 라인 공유 구조 하에서, 이웃한 기준전압 라인들(14B) 사이마다 복수의 데이터라인들(14A)이 배치될 수 있다. 기준전압 라인(14B)은 메인 부(ML)와 브랜치 부(BL)를 포함할 수 있다. 메인 부(ML)는 데이터라인(14A)과 평행하게 위치하고, 브랜치 부(BL)는 데이터라인(14A)과 교차되게 위치할 수 있다. 브랜치 부(BL)와 데이터라인(14A) 간의 교차에 의해 기생 커패시터(CP)가 형성될 수 있다. 이러한 기생 커패시터(CP)는 픽셀(PXL)의 구동 특성을 센싱하기 위한 센싱 모드에서 전류 적분기의 반전 입력 단자와 출력 단자 사이에 연결됨으로써, 센싱 픽셀에 흐르는 픽셀 전류를 저장하는 피드백 커패시터의 역할을 수행할 수 있다. 한편, 기준전압 라인(14B)은 디스플레이 모드와 센싱 모드에서 기준 전압을 픽셀들(PXL)에 공급하는 역할도 수행한다.Two or more pixels PXL connected to
R 픽셀, W 픽셀, G 픽셀, 및 B 픽셀은 도 2와 같이 하나의 단위 픽셀을 구성할 수 있다. 단위 픽셀 내에서 적색, 백색, 녹색 및 청색 영상들은 서로 조합되어 계조 비율(또는 발광 비율)에 따라 다양한 컬러를 구현할 수 있다. 단위 픽셀은 R 픽셀, G 픽셀, B 픽셀로 구성될 수도 있다.The R pixel, the W pixel, the G pixel, and the B pixel may constitute one unit pixel as shown in FIG. 2 . In a unit pixel, red, white, green, and blue images may be combined with each other to implement various colors according to a grayscale ratio (or a light emission ratio). The unit pixel may include an R pixel, a G pixel, and a B pixel.
픽셀(PXL) 각각은 전원 생성회로(30)로부터 고전위 픽셀전압(EVDD)과 저전위 픽셀전압(EVSS)을 공급받는다. 본 명세서의 픽셀(PXL)은 구동 시간 경과 및/또는 패널 온도 등의 환경 조건에 따른 구동 소자 및/또는 발광 소자의 열화를 정확히 센싱하는 데 적합한 회로 구조를 가질 수 있다. Each of the pixels PXL receives the high-potential pixel voltage EVDD and the low-potential pixel voltage EVSS from the
타이밍 콘트롤러(11)는 센싱 구동을 위한 센싱 모드와 디스플레이 구동을 위한 디스플레이 모드를 정해진 제어 시퀀스에 따라 구현할 수 있다. 여기서, 센싱 구동은 발광 소자의 동작점 전압(또는 문턱전압)을 센싱하고 그에 따른 보상값을 업데이트하기 위한 구동이고, 디스플레이 구동은 보상값이 반영된 보정 영상 데이터(CDATA)를 표시패널(10)에 기입하여 표시 영상을 재현하는 구동이다. 타이밍 콘트롤러(11)의 제어에 의해, 센싱 구동은 디스플레이 구동이 시작되기 전의 부팅 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 기간에서 수행될 수 있다. 부팅 기간은 시스템 전원이 인가된 후부터 화면이 켜지기 전까지의 기간을 의미한다. 파워 오프 기간은 화면이 꺼진 후 시스템 전원이 해제될 때까지의 기간을 의미한다. The
한편, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 타이밍 콘트롤러(11)는 미리 정해진 감지 프로세스에 따라 대기모드, 슬립모드, 저전력모드 등을 탐지하고, 센싱 구동을 위한 제반 동작을 제어할 수 있다.Meanwhile, the sensing driving may be performed in a state in which only the screen of the display device is turned off while the system power is being applied, for example, in a standby mode, a sleep mode, a low power mode, and the like. The
타이밍 콘트롤러(11)는 호스트 시스템으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 생성할 수 있다. 타이밍 콘트롤러(11)는 디스플레이 구동을 위한 타이밍 제어신호들(DDC,GDC)과 센싱 구동을 위한 타이밍 제어신호들(DDC,GDC)을 서로 다르게 생성할 수 있다. The
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함한다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 게이트 스테이지에 인가되어 그 게이트 스테이지를 제어한다. 게이트 쉬프트 클럭은 게이트 스테이지들에 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.The gate timing control signal GDC includes a gate start pulse, a gate shift clock, and the like. A gate start pulse is applied to the gate stage that produces the first output to control that gate stage. The gate shift clock is a clock signal input to the gate stages and is a clock signal for shifting the gate start pulse.
데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 데이터 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 드라이버(12)의 출력 타이밍을 제어한다. The data timing control signal DDC includes a source start pulse, a source sampling clock, and a source output enable signal. The source start pulse controls the data sampling start timing of the
타이밍 콘트롤러(11)는 보상 회로(20)를 내장할 수 있다. The
보상 회로(20)는 센싱 구동시 발광 소자의 동작점 전압에 대한 센싱 결과 데이터(SDATA)를 센싱 회로(SU)로부터 입력 받는다. 보상 회로(20)는 센싱 결과 데이터(SDATA)를 기반으로 발광 소자 및/또는 구동 소자의 공정 편차 또는 열화(즉, 동작점 전압의 쉬프트) 편차에 따른 휘도 편차를 보상할 수 있는 보상값을 계산하고, 이 보상값을 메모리(16)에 저장한다. 메모리(16)에 저장되는 보상값은 센싱 동작이 수행될 때마다 업데이트 될 수 있다. The
한편, 센싱 구동은 픽셀 라인(L1~Ln) 단위로, 그리고 컬러(RWGB) 단위로 시분할 방식으로 수행될 수 있다. 예를 들어, 센싱 구동은 픽셀 어레이에 포함된 제1 컬러의 모든 픽셀들만을 대상으로 하여 1 픽셀 라인씩 순차 또는 비순차 방식으로 수행된 후에, 제2 컬러의 모든 픽셀들만을 대상으로 하여 1 픽셀 라인씩 순차 또는 비순차 방식으로 수행된다. 그리고, 마찬가지 방법으로 제3 및 제4 컬러들의 픽셀들에 대해서도 센싱 구동이 수행될 수 있다. 상기 보상값 계산 동작은 픽셀 어레이의 모든 컬러 픽셀들(PXL)에 대한 센싱이 완료된 후에 수행될 수 있다. 여기서, 픽셀 라인들(L1~Ln) 각각은 물리적인 신호라인을 의미하는 것이 아니라, 수평 방향으로 이웃한 픽셀들(PXL)의 집합체를 의미한다. Meanwhile, the sensing driving may be performed in a time division manner in units of pixel lines L1 to Ln and in units of colors RWGB. For example, the sensing driving is performed sequentially or out-of-sequentially by one pixel line by one pixel line by targeting only all pixels of the first color included in the pixel array, and then performing one pixel by targeting only all pixels of the second color It is done line by line in a sequential or non-sequential manner. Also, the sensing driving may be performed on the pixels of the third and fourth colors in the same manner. The compensation value calculation operation may be performed after sensing of all color pixels PXL of the pixel array is completed. Here, each of the pixel lines L1 to Ln does not mean a physical signal line, but an aggregate of horizontally adjacent pixels PXL.
보상 회로(20)는 디스플레이 구동시 메모리(16)로부터 읽어들인 보상값을 기초로 입력 영상의 데이터(DATA)를 보정하고, 보정된 영상 데이터(CDATA)를 데이터 드라이버(12)에 공급할 수 있다. 보정된 영상 데이터(CDATA)에 의해 발광 소자 및/또는 구동 소자의 특성 차이로 인한 휘도 편차가 보상될 수 있다.The
데이터 드라이버(12)는 적어도 하나 이상의 소스 드라이버 집적회로(Source Driver Intergrated Circuit)(SDIC)를 포함한다. 소스 드라이버 IC(SDIC)에는 각 데이터라인(14A)에 연결된 디지털-아날로그 컨버터(이하, DAC)와, 각 기준전압 라인(14B)에 연결된 센싱 회로(SU), 복수의 센싱 회로(SU)의 출력을 시분할하여 출력하는 멀티플렉서(MUX), 및 멀티플렉서(MUX)에 연결되어 센싱 결과 데이터(SDATA)를 생성하는 아날로그-디지털 컨버터(이하, ADC)를 포함할 수 있다.The
DAC는 디스플레이 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터 타이밍 제어신호(DDC)에 따라 보정 영상 데이터(CDATA)를 디스플레이용 데이터전압으로 변환하여 데이터라인들(14A)에 공급한다. 한편, 데이터 드라이버 IC(SDIC)의 DAC는 센싱 구동시 타이밍 콘트롤러(11)로부터 인가되는 데이터 타이밍 제어신호(DDC)에 따라 센싱용 데이터전압을 생성하여 데이터라인들(14A)에 공급할 수 있다.The DAC converts the corrected image data CDATA into a data voltage for display according to the data timing control signal DDC applied from the
센싱용 데이터전압은 구동 소자를 온 구동시킬 수 있는 온 레벨 데이터전압과 구동 소자를 오프 구동시킬 수 있는 오프 레벨 데이터전압을 포함할 수 있다. 온 레벨 데이터전압은 센싱 구동시 구동 소자의 게이트전극에 인가되어 구동 소자를 턴 온 시키는 전압(즉, 픽셀 전류를 발생시키는 전압)이고, 오프 레벨 데이터전압은 센싱 구동시 구동 소자의 게이트전극에 인가되어 구동 소자를 턴 오프 시키는 전압(즉, 픽셀 전류를 차단하는 전압)이다. 온 레벨 데이터전압은 컬러 별로 구동 소자/발광 소자의 구동 특성이 다름을 고려하여 R(적색),G(녹색),B(청색),W(백색) 픽셀들에서 서로 다른 크기로 설정될 수 있으나, 그에 한정되지 않는다.The data voltage for sensing may include an on-level data voltage capable of turning on the driving device and an off-level data voltage capable of driving the driving device off. The on-level data voltage is applied to the gate electrode of the driving device during sensing driving to turn on the driving device (ie, a voltage that generates pixel current), and the off-level data voltage is applied to the gate electrode of the driving device during sensing driving. This is the voltage that turns off the driving element (ie, the voltage that blocks the pixel current). The on-level data voltage may be set to have different sizes in the R (red), G (green), B (blue), and W (white) pixels in consideration of the different driving characteristics of the driving device/light emitting device for each color. , but not limited thereto.
온 레벨 데이터전압은 1 단위 픽셀 내에서 센싱 픽셀에 인가되고, 오프 레벨 데이터전압은 상기 1 단위 픽셀 내에서 상기 센싱 픽셀과 함께 기준전압 라인(14B)을 공유하는 비 센싱 픽셀들에 인가된다. 예를 들어, 도 2에서, R 픽셀이 센싱되고, W,G,B 픽셀들이 비 센싱되는 경우, 온 레벨 데이터전압은 R 픽셀의 구동 소자에 인가되고, 오프 레벨 데이터전압은 W,G,B 픽셀들 각각의 구동 소자에 인가될 수 있다. The on-level data voltage is applied to the sensing pixel within one unit pixel, and the off-level data voltage is applied to the non-sensing pixels sharing the
각 센싱 회로(SU)는 기준전압 라인(14B)에 연결됨과 아울러, 멀티플렉서(MUX)를 통해 ADC에 선택적으로 연결될 수 있다. 각 센싱 회로(SU)는 적분기 앰프와 리셋 스위치를 포함한다. 각 센싱 회로(SU)는 센싱 구동시 전류 적분기로 동작될 수 있도록, 픽셀 어레이에 형성되어 있는 기생 커패시터(CP)에 더 연결될 수 있다. 센싱 구동시 기생 커패시터(CP)는 센싱 픽셀의 픽셀 전류를 축적하기 위한 피드백 커패시터의 기능을 수행한다. 피드백 커패시터가 소스 드라이버 집적회로(SDIC)에 내장되지 않고 픽셀 어레이에 위치하기 때문에, 센싱 회로(SU)의 실장 면적이 줄어드는 이점이 있다. ADC는 각 센싱 회로(SU)에서 출력된 센싱 출력 전압을 센싱 결과 데이터(SDATA)로 변환하여 보상 회로(20)에 출력할 수 있다.Each sensing circuit SU may be connected to the
게이트 드라이버(13)는 센싱 구동시 게이트 제어신호(GDC)를 기반으로 센싱용 게이트신호(또는 스캔 신호)를 생성한 후, 게이트라인들(15)에 순차적 또는 비순차적으로 공급할 수 있다. 센싱용 게이트신호는 센싱용 데이터전압에 동기되는 센싱용 스캔 신호이다. 센싱용 게이트신호와 센싱용 데이터전압에 의해 픽셀 라인들(L1~Ln)은 순차적 또는 비순차적으로 센싱 구동될 수 있다. The
게이트 드라이버(13)는 디스플레이 구동시 게이트 제어신호(GDC)를 기반으로 디스플레이용 게이트신호(또는 스캔 신호)를 생성한 후, 게이트라인들(15)에 순차적으로 공급할 수 있다. 디스플레이용 게이트신호는 디스플레이용 데이터전압에 동기되는 디스플레이용 스캔 신호이다. 디스플레이용 게이트신호와 디스플레이용 데이터전압에 의해 픽셀 라인들(L1~Ln)은 순차적으로 디스플레이 구동될 수 있다.The
본 명세서에서, 구동 소자 및/또는 발광 소자의 구동 특성에 따라 달라지는 픽셀 전류를 검출하는 센싱 구동 시퀀스는 R,W,G,B 픽셀 별로 독립적으로 수행될 수 있다. 예컨대, 본 발명의 센싱 구동 시퀀스는 표시패널(10)의 모든 픽셀 라인들을 대상으로 R 픽셀들을 라인 순차/비순차 방식으로 센싱한 후, W 픽셀들을 라인 순차/비순차 방식으로 센싱하고, 이어서 G 픽셀들을 라인 순차/비순차 방식으로 센싱한 후, B 픽셀들을 라인 순차/비순차 방식으로 센싱할 수 있다. 이러한 컬러에 따른 센싱 순서는 얼마든지 다르게 설정될 수 있다.In the present specification, a sensing driving sequence for detecting a pixel current that varies depending on driving characteristics of the driving element and/or the light emitting element may be independently performed for each R, W, G, and B pixel. For example, in the sensing driving sequence of the present invention, R pixels are sensed in a line-sequential/non-sequential manner for all pixel lines of the
전원 생성회로(30)는 각 픽셀(PXL)에 공급될 고전위 픽셀전압(EVDD)과 저전위 픽셀전압(EVSS)을 생성한다. 전원 생성회로(30)는 게이트 드라이버(13)의 동작에 필요한 게이트 온 전압과 게이트 오프 전압을 생성하여, 게이트 드라이버(13)에 공급할 수 있다. 센싱용 또는 디스플레이용 게이트신호는 게이트 온 전압(즉, 온 레벨)과 게이트오프 전압(즉, 오프 레벨) 사이에서 스윙한다. The
도 4는 본 명세서의 일 실시예에 따른 1 단위 픽셀과 센싱 회로의 일 구성 예를 보여주는 도면이다.4 is a diagram illustrating an example of a configuration of one unit pixel and a sensing circuit according to an embodiment of the present specification.
도 4를 참조하면, 본 명세서의 일 실시예에 따른 1 단위 픽셀은 표시패널(10)에 위치한다. 1 단위 픽셀은 제1 데이터라인(DL1)과 게이트라인(15)에 연결된 제1 픽셀(PX1), 제2 데이터라인(DL2)과 게이트라인(15)에 연결된 제2 픽셀(PX2), 제3 데이터라인(DL3)과 게이트라인(15)에 연결된 제3 픽셀(PX3), 및 제4 데이터라인(DL4)과 게이트라인(15)에 연결된 제4 픽셀(PX4)을 포함한다. 제1 내지 제4 픽셀들(PX1~PX4)은 기준전압 라인(RL)을 공유하며, 각각 도 3의 R,W,G,B 픽셀들일 수 있다. 표시패널(10)에는 기준전압 라인(RL)과 제1 내지 제4 데이터라이들(DL1~DL4)의 교차에 의해 형성된 기생 커패시터들(CP)이 위치한다.Referring to FIG. 4 , one unit pixel according to an exemplary embodiment of the present specification is located in the
데이터 드라이버(12)는 제1 내지 제4 데이터라이들(DL1~DL4)에 각각 연결된 제1 내지 제4 전압 생성기들(DAC1~DAC4), 기준전압 라인(RL)에 연결된 적분기 앰프(AMP)와 리셋 스위치(RST), 및 샘플링 회로(SH)를 포함할 수 있다.The
센싱 모드에서, 제1 내지 제4 픽셀들(PX1~PX4) 중 어느 하나가 센싱 픽셀이 되고, 센싱 픽셀을 제외한 나머지 픽셀들이 비 센싱 픽셀이 된다. 센싱 픽셀에 연결된 데이터라인은 온 구동 데이터라인이 되고, 비 센싱 픽셀에 연결된 데이터라인 중 일부는 오프 구동 데이터라인이 되고, 비 센싱 픽셀에 연결된 데이터라인 중 나머지는 플로팅 구동 데이터라인이 된다. 온 구동 데이터라인은 자신과 연결된 전압 생성기로부터 온 레벨 데이터전압을 공급 받고, 오프 구동 데이터라인은 자신과 연결된 전압 생성기로부터 오프 레벨 데이터전압을 공급 받는다. In the sensing mode, any one of the first to fourth pixels PX1 to PX4 becomes a sensing pixel, and the remaining pixels excluding the sensing pixel become non-sensing pixels. Data lines connected to the sensing pixels become on-driving data lines, some of the data lines connected to the non-sensing pixels become off-driving data lines, and the rest of the data lines connected to the non-sensing pixels become floating driving data lines. The on-drive data line receives an on-level data voltage from a voltage generator connected thereto, and the off-drive data line receives an off-level data voltage from a voltage generator connected thereto.
센싱 구동시 플로팅 구동 데이터라인은 전압 생성기와의 연결이 끊어진다. 플로팅 구동 데이터라인과 기준전압 라인(RL) 사이의 기생 커패시터(CP)가 전류 적분기의 피드백 커패시터가 된다. 따라서, 기준전압 라인(RL)뿐만 아니라 플로팅 구동 데이터라인도 픽셀 전류에 대한 센싱 경로로서 기능하게 된다. During sensing driving, the floating driving data line is disconnected from the voltage generator. The parasitic capacitor CP between the floating driving data line and the reference voltage line RL becomes a feedback capacitor of the current integrator. Accordingly, not only the reference voltage line RL but also the floating driving data line functions as a sensing path for the pixel current.
센싱 구동시 오프 구동 데이터라인에는 오프 레벨 데이터전압이 충전되어 있기 때문에, 센싱 경로로서 기능할 수 없다. 따라서, 오프 구동 데이터라인과 기준전압 라인(RL) 사이의 기생 커패시터(CP)는 전류 적분기의 피드백 커패시터가 될 수 없다.Since the off-level data voltage is charged in the off-drive data line during sensing driving, it cannot function as a sensing path. Accordingly, the parasitic capacitor CP between the off-driving data line and the reference voltage line RL cannot be a feedback capacitor of the current integrator.
적분기 앰프(AMP)는 제1 입력 단자(-), 제2 입력 단자(+), 출력 단자를 갖는다. 적분기 앰프(AMP)의 제1 입력 단자(-)는 기준전압 라인(RL)에 연결되고, 제2 입력 단자(+)는 적분기 기준 전압(CVref)의 입력단에 연결되며, 출력 단자는 샘플링회로(SH)에 연결된다. 적분기 앰프(AMP)의 제1 입력 단자(-)와 출력 단자 사이에 리셋 스위치(RST)가 연결된다. 또한, 적분기 앰프(AMP)는 표시패널(10)에 있는 피드백 커패시터에 더 연결됨으로써, 전류 적분기로 동작한다. 샘플링회로(SH)는 전류 적분기의 출력을 샘플링 신호(SAM)에 맞춰 샘플링한다. The integrator amplifier AMP has a first input terminal (-), a second input terminal (+), and an output terminal. The first input terminal (-) of the integrator amplifier (AMP) is connected to the reference voltage line (RL), the second input terminal (+) is connected to the input terminal of the integrator reference voltage (CVref), and the output terminal is connected to the sampling circuit ( SH) is connected. A reset switch RST is connected between the first input terminal (-) and the output terminal of the integrator amplifier AMP. In addition, the integrator amplifier AMP is further connected to the feedback capacitor of the
도 5는 도 4의 1 단위 픽셀에 포함된 일 픽셀의 등가 회로도이다.FIG. 5 is an equivalent circuit diagram of one pixel included in one unit pixel of FIG. 4 .
도 5를 참조하면, 일 픽셀은 구동 소자 및/또는 발광 소자의 열화를 센싱하는 데 적합한 회로 구조를 가질 수 있다. 본 실시예에 따른 픽셀은 디스플레이용 데이터전압(Vdata) 또는 센싱용 데이터전압(Von,Voff)이 공급되는 데이터라인(14A)과, 디스플레이용 스캔 신호(SCAN) 또는 센싱용 스캔 신호(SCAN)이 공급되는 게이트라인(15)에 연결된다. Von은 도 4에서 설명한 온 레벨 데이터전압이고 Voff는 도 4에서 설명한 오프 레벨 데이터전압이다.Referring to FIG. 5 , one pixel may have a circuit structure suitable for sensing deterioration of a driving device and/or a light emitting device. The pixel according to the present embodiment includes a
본 실시예에 따른 픽셀은 발광 소자(EL), 구동 소자(DT), 스토리지 커패시터(Cst), 제1 스위치 트랜지스터(ST1), 및 제2 스위치 트랜지스터(ST2)를 구비할 수 있다. 구동 소자(DT)는 구동 트랜지스터로 구현될 수 있다. 본 실시예에서, 구동 트랜지스터(DT)와 스위치 트랜지스터들(ST1,ST2)은 n 타입 박막 트랜지스터(Thin Film Transistor, 이하 TFT)로 구현될 수 있으나, 이에 한정되지 않고 p 타입 TFT로 구현될 수도 있다. 또한, 픽셀을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.The pixel according to the present exemplary embodiment may include a light emitting element EL, a driving element DT, a storage capacitor Cst, a first switch transistor ST1, and a second switch transistor ST2. The driving element DT may be implemented as a driving transistor. In the present embodiment, the driving transistor DT and the switch transistors ST1 and ST2 may be implemented as n-type thin film transistors (hereinafter referred to as TFTs), but is not limited thereto and may be implemented as p-type TFTs. . In addition, the semiconductor layer of TFTs constituting the pixel may include amorphous silicon, polysilicon, or oxide.
발광 소자(EL)는 픽셀 전류에 따라 발광한다. 발광 소자(EL)는 소스노드(N2)에 접속된 애노드전극과, 저전위 픽셀전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기 또는 무기 화합물층을 포함한다. 유기 또는 무기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극에 인가되는 애노드 전압(Vs)이 캐소드전극에 인가되는 저전위 픽셀전압(EVSS)에 비해 동작점 전압(Vx) 이상으로 높아지면 발광 소자(EL)는 턴 온 된다. 발광 소자(EL)가 턴 온 되면, 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 광을 발생하게 된다.The light emitting element EL emits light according to the pixel current. The light emitting element EL includes an anode electrode connected to the source node N2, a cathode electrode connected to the input terminal of the low-potential pixel voltage EVSS, and an organic or inorganic compound layer positioned between the anode electrode and the cathode electrode. . The organic or inorganic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection). layer, EIL). When the anode voltage Vs applied to the anode electrode becomes higher than the operating point voltage Vx compared to the low-potential pixel voltage EVSS applied to the cathode electrode, the light emitting element EL is turned on. When the light emitting element EL is turned on, holes passing through the hole transport layer HTL and electrons passing through the electron transport layer ETL are moved to the light emitting layer EML to form excitons, and as a result, the light emitting layer EML emits light. will occur
발광 소자(EL)의 동작점 전압(Vx)은 공정 편차 또는 열화 편차에 따른 발광 소자(EL)의 등가 저항 차이로 인해 픽셀들에서 달라질 수 있다. 따라서, 픽셀 전류를 통해 소스노드(N2) 전압을 센싱하면, 그 픽셀의 동작점 전압 변화를 알아낼 수 있다.The operating point voltage Vx of the light emitting device EL may vary in pixels due to a difference in the equivalent resistance of the light emitting device EL due to process variation or deterioration variation. Accordingly, by sensing the voltage of the source node N2 through the pixel current, the change in the operating point voltage of the pixel can be detected.
구동 트랜지스터(DT)는 게이트노드(N1)에 연결된 게이트와, 소스노드(N2)에 연결된 소스와, 고전위 픽셀전압(EVDD)의 입력단에 연결된 드레인을 포함한다. 구동 트랜지스터(DT)는 게이트-소스 간 전압에 따른 픽셀 전류를 생성한다. 픽셀 전류는 게이트-소스 간 전압의 제곱에 비례하는 크기로 생성될 수 있다.The driving transistor DT includes a gate connected to the gate node N1 , a source connected to the source node N2 , and a drain connected to the input terminal of the high potential pixel voltage EVDD. The driving transistor DT generates a pixel current according to a gate-source voltage. The pixel current may be generated with a magnitude proportional to the square of the gate-source voltage.
구동 트랜지스터(DT)의 문턱전압과 전자 이동도는 공정 편차 또는 열화 편차 또는 온도 등에 의해 픽셀들에서 달라질 수 있다. 따라서, 픽셀 전류를 통해 소스노드(N2) 전압을 센싱하면, 그 픽셀에 포함된 구동 트랜지스터(DT) 구동 특성 변화를 알아낼 수 있다.The threshold voltage and electron mobility of the driving transistor DT may vary in pixels due to a process deviation, deterioration deviation, temperature, or the like. Accordingly, when the voltage of the source node N2 is sensed through the pixel current, a change in driving characteristics of the driving transistor DT included in the pixel can be detected.
스토리지 커패시터(Cst)는 게이트노드(N1)와 소스노드(N2) 사이에 접속되어, 구동 트랜지스터(DT)의 게이트-소스 간 전압을 유지한다. The storage capacitor Cst is connected between the gate node N1 and the source node N2 to maintain the gate-source voltage of the driving transistor DT.
제1 스위치 트랜지스터(ST1)는 센싱용 스캔신호(SCAN)에 따라 데이터라인(14A)과 게이트노드(N1)를 연결하여, 데이터라인(14A)에 충전된 센싱용 데이터전압을 게이트노드(N1)에 인가한다. 센싱용 데이터전압은 온 레벨 데이터전압(Von) 또는 오프 레벨 데이터전압(Voff)일 수 있다. 제1 스위치 트랜지스터(ST1)는 게이트라인(15)에 접속된 게이트, 데이터라인(14A)에 접속된 제1 전극(소스/드레인 중 어느 하나), 및 게이트노드(N1)에 접속된 제2 전극(소스/드레인 중 나머지 하나)을 구비한다. The first switch transistor ST1 connects the
제2 스위치 트랜지스터(ST2)는 센싱용 스캔신호(SCAN)에 따라 소스노드(N2)와 기준전압 라인(14B) 간의 전류 흐름(즉, 전기적 연결)을 온/오프 한다. 제2 스위치 트랜지스터(ST2)는 게이트라인(15)에 접속된 게이트, 기준전압 라인(14B)에 접속된 제1 전극, 및 소스노드(N2)에 접속된 제2 전극을 구비한다.The second switch transistor ST2 turns on/off the current flow (ie, electrical connection) between the source node N2 and the
센싱 회로(SU)는 기준전압 라인(14B)을 통해 픽셀에 연결된다.The sensing circuit SU is connected to the pixel through a
이하, 센싱 회로(SU)의 사이즈 및 실장 면적을 줄이기 위한 1 단위 픽셀과 데이터 드라이버의 연결 구성에 관한 다양한 실시예들을 설명한다. Hereinafter, various embodiments relating to a connection configuration between a single unit pixel and a data driver for reducing the size and mounting area of the sensing circuit SU will be described.
[제1 실시예][First embodiment]
도 6은 본 명세서의 제1 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다. 도 7은 도 6에 도시된 구성들의 구동 파형도이다. 도 8a는 도 7의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다. 그리고, 도 8b는 도 7의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.6 is a diagram illustrating a connection configuration between one unit pixel and a data driver according to the first embodiment of the present specification. FIG. 7 is a driving waveform diagram of the components shown in FIG. 6 . FIG. 8A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 7 . And, FIG. 8B is a diagram showing operating states of corresponding components in the sensing section of FIG. 7 .
도 6 내지 도 8b에서, 표시패널(10)에 구비된 제1 픽셀(PX1)은 센싱 픽셀이고, 제2 내지 제4 픽셀들(PX2,PX3,PX4)은 비 센싱 픽셀이다. 6 to 8B , the first pixel PX1 provided in the
센싱 픽셀(PX1)은 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 그에 대응되는 전압 생성기(이하, DAC1)에 연결되고, DAC1로부터 온 레벨 데이터전압(Von)을 공급받아 센싱 픽셀(PX1)에 전달한다. 센싱 픽셀(PX1)에는 온 레벨 데이터전압(Von)에 대응되는 픽셀 전류(Ipix)가 흐른다. 이에 반해, 비 센싱 픽셀들에는 픽셀 전류가 흐르지 않는다.The sensing pixel PX1 is connected to the on driving data line DL1. The on-drive data line DL1 is connected to a corresponding voltage generator (hereinafter, DAC1 ), receives the on-level data voltage Von from the DAC1 and transmits it to the sensing pixel PX1 . A pixel current Ipix corresponding to the on-level data voltage Von flows through the sensing pixel PX1. In contrast, no pixel current flows to the non-sensing pixels.
비 센싱 픽셀들 중에서, 제2 및 제4 픽셀들(PX2,PX4)은 오프 구동 데이터라인들(DL2,DL4)에 각각 연결된다. 오프 구동 데이터라인(DL2)은 그에 대응되는 전압 생성기(이하, DAC2)에 연결되고, DAC2로부터 오프 레벨 데이터전압(Voff)을 공급받아 비 센싱 픽셀(PX2)에 전달한다. 오프 구동 데이터라인(DL4)은 그에 대응되는 전압 생성기(이하, DAC4)에 연결되고, DAC2로부터 오프 레벨 데이터전압(Voff)을 공급받아 비 센싱 픽셀(PX4)에 전달한다. Among the non-sensing pixels, the second and fourth pixels PX2 and PX4 are respectively connected to the off driving data lines DL2 and DL4. The off-driving data line DL2 is connected to a corresponding voltage generator (hereinafter, DAC2), receives the off-level data voltage Voff from the DAC2, and transmits it to the non-sensing pixel PX2. The off-driving data line DL4 is connected to a corresponding voltage generator (hereinafter, DAC4 ), receives the off-level data voltage Voff from DAC2 and transmits it to the non-sensing pixel PX4 .
비 센싱 픽셀들 중에서, 제3 픽셀(PX3)은 플로팅 구동 데이터라인(DL3)에 연결된다. 플로팅 구동 데이터라인(DL3)은 그에 대응되는 전압 생성기(이하, DAC3)와 비 연결된다. 본 실시예에서, 플로팅 구동 데이터라인(DL3)은 DAC3와 연결이 차단될 뿐이고, 다른 회로 예컨대, 적분기 앰프(AMP)의 출력 단자와는 연결될 수 있다. 따라서, “플로팅 구동 데이터라인(DL3)”이 사전적 의미의 “플로팅 상태”로 유지되는 것이 아님에 주의하여야 한다.Among the non-sensing pixels, the third pixel PX3 is connected to the floating driving data line DL3. The floating driving data line DL3 is not connected to a corresponding voltage generator (hereinafter, DAC3). In the present embodiment, the floating driving data line DL3 is only disconnected from the DAC3, and may be connected to another circuit, for example, an output terminal of the integrator amplifier AMP. Therefore, it should be noted that the “floating driving data line DL3” is not maintained in a “floating state” in the dictionary meaning.
센싱 픽셀(PX1)과 비 센싱 픽셀들(PX2,PX3,PX4)에 공통으로 연결된 기준전압 라인(RL)이 위치한다. 기준전압 라인(RL)과 온 구동 데이터라인(DL1) 사이, 기준전압 라인(RL)과 각 오프 구동 데이터라인들(DL2,DL4) 사이에 기생 커패시터(CP)가 형성된다. 그리고, 기준전압 라인(RL)과 플로팅 구동 데이터라인(DL3) 사이에 피드백 커패시터(CPS)가 형성된다. 피드백 커패시터(CPS)는 데이터 드라이버(12) 내에 실장되지 않고 표시패널(10)에 형성되기 때문에, 센싱 회로의 사이즈 및 실장 면적이 줄어드는 효과를 발휘할 수 있다. 더욱이, 제1 실시예는 센싱 회로의 사이즈를 증가시키지 않으면서도 피드백 커패시터(CPS)의 용량을 늘릴 수 있기 때문에, 센싱 노이즈의 영향을 최소화하고 센싱의 정확성과 신뢰성을 높일 수 있는 장점도 있다. A reference voltage line RL commonly connected to the sensing pixel PX1 and the non-sensing pixels PX2 , PX3 , and PX4 is positioned. A parasitic capacitor CP is formed between the reference voltage line RL and the on-drive data line DL1 and between the reference voltage line RL and each of the off-drive data lines DL2 and DL4. In addition, a feedback capacitor CPS is formed between the reference voltage line RL and the floating driving data line DL3. Since the feedback capacitor CPS is formed on the
센싱 픽셀과 비 센싱 픽셀의 상대적 위치, 그에 따른 온 구동 데이터라인과 오프 구동 데이터라인과 플로팅 구동 데이터라인의 상대적 위치는 바뀔 수 있다. The relative positions of the sensing pixel and the non-sensing pixel, and accordingly, the relative positions of the on driving data line, the off driving data line, and the floating driving data line may be changed.
데이터 드라이버(12)에는 데이터라인들(DL1~DL4)에 연결되는 데이터 채널들(DCH)과 기준전압 라인(RL)에 연결되는 센싱 채널(SCH)이 마련되어 있다. 센싱 채널(SCH)은 센싱 스위치(SIO)를 통해 적분기 앰프(AMP)와 리셋 스위치(RST)에 연결된다.
The
데이터 드라이버(12)에는 온 구동 데이터라인(DL1)에 대응되는 DAC1, 오프 구동 데이터라인(DL2)에 대응되는 DAC2, 플로팅 구동 데이터라인(DL3)에 대응되는 DAC3, 오프 구동 데이터라인(DL4)에 대응되는 DAC4가 실장된다. DAC1은 스위치 P2와 데이터 채널(DCH)을 통해 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 오프 구동되는 스위치 P1에 의해 적분기 앰프(AMP)의 출력 단자와 연결되지 않는다. DAC2는 스위치 P2'와 데이터 채널(DCH)을 통해 오프 구동 데이터라인(DL2)에 연결된다. 오프 구동 데이터라인(DL2)은 오프 구동되는 스위치 P1'에 의해 적분기 앰프(AMP)의 출력 단자와 연결되지 않는다. DAC4는 스위치 P2”와 데이터 채널(DCH)을 통해 오프 구동 데이터라인(DL4)에 연결된다. 오프 구동 데이터라인(DL4)은 오프 구동되는 스위치 P1”에 의해 적분기 앰프(AMP)의 출력 단자와 연결되지 않는다. DAC3는 오프 구동되는 스위치 P2S에 의해 플로팅 구동 데이터라인(DL3)과 연결되지 않는다. 반면에, 플로팅 구동 데이터라인(DL3)은 데이터 채널(DCH)과 스위치 P1S 통해 적분기 앰프(AMP)의 출력 단자에 연결된다.The
도 7과 같이 센싱 모드는 초기화 구간(XY1)과 센싱 구간(XY2)을 포함한다.7 , the sensing mode includes an initialization period XY1 and a sensing period XY2.
스위치들 P1S,P2,P2',P2”과 센싱 스위치(SIO)는 초기화 구간(XY1)과 센싱 구간(XY2)에 온 상태를 유지한다. 반면에, 스위치들 P2S,P1,P1',P1”는 초기화 구간(XY1)과 센싱 구간(XY2)에 오프 상태를 유지한다. 리셋 스위치(RST)는 초기화 구간(XY1)에서 온 상태를 유지하고, 센싱 구간(XY2)에서 오프 상태를 유지한다. The switches P1S, P2, P2', P2” and the sensing switch SIO maintain an ON state in the initialization period XY1 and the sensing period XY2. On the other hand, the switches P2S, P1, P1', P1" maintain an off state in the initialization period XY1 and the sensing period XY2. The reset switch RST maintains an on state in the initialization period XY1 and maintains an off state in the sensing period XY2.
도 8a와 같이, 초기화 구간(XY1)에서, 온 구동 데이터라인(DL1)은 온 레벨 데이터전압(Von)으로 충전되고, 오프 구동 데이터라인들(DL2,DL4)은 오프 레벨 데이터전압(Voff)으로 충전된다. 온 구동 데이터라인(DL1)에 충전된 온 레벨 데이터전압(Von)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 센싱 픽셀(PX1)의 게이트노드(도 5의 N1)에 인가된다. 오프 구동 데이터라인들(DL2,DL4)에 충전된 오프 레벨 데이터전압(Voff)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀들(PX2,PX4)의 게이트노드들(도 5의 N1)에 인가된다. As shown in FIG. 8A , in the initialization period XY1 , the on-driving data line DL1 is charged with the on-level data voltage Von, and the off-driving data lines DL2 and DL4 are charged with the off-level data voltage Voff. is charged The on-level data voltage Von charged in the on-driving data line DL1 is applied to the gate node (N1 of FIG. 5 ) of the sensing pixel PX1 in synchronization with the on-level sensing scan signal SCAN. The off-level data voltage Voff charged in the off-driving data lines DL2 and DL4 is synchronized with the on-level sensing scan signal SCAN at the gate nodes of the non-sensing pixels PX2 and PX4 (FIG. 5). of N1) is applied.
초기화 구간(XY1)에서, 적분기 앰프(AMP)의 제1 및 제2 입력 단자들(+,-)은 적분기 기준전압(CVref)으로 등전위를 이룬다. 그리고, 적분기 앰프(AMP)의 출력 단자도 리셋 스위치(RST)를 통해 적분기 기준전압(CVref)으로 초기화된다. In the initialization period XY1, the first and second input terminals (+, -) of the integrator amplifier AMP achieve an equipotential with the integrator reference voltage CVref. Also, the output terminal of the integrator amplifier AMP is initialized to the integrator reference voltage CVref through the reset switch RST.
초기화 구간(XY1)에서, 플로팅 구동 데이터라인(DL3)과 및 기준전압 라인(RL)은 적분기 기준전압(CVref)으로 충전된다. 플로팅 구동 데이터라인(DL3)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀(PX3)의 게이트노드(도 5의 N1)에 인가되고, 기준전압 라인(RL)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 모든 픽셀들(PX1~PX4)의 소스노드(도 5의 N2)에 인가된다. In the initialization period XY1 , the floating driving data line DL3 and the reference voltage line RL are charged with the integrator reference voltage CVref. The integrator reference voltage CVref charged in the floating driving data line DL3 is applied to the gate node (N1 of FIG. 5 ) of the non-sensing pixel PX3 in synchronization with the on-level sensing scan signal SCAN, and the reference The integrator reference voltage CVref charged in the voltage line RL is applied to the source node (N2 of FIG. 5 ) of all the pixels PX1 to PX4 in synchronization with the on-level sensing scan signal SCAN.
도 8b와 같이 센싱 구간(XY2)에서, 센싱 픽셀(PX1)에 흐르는 픽셀 전류(Ipix)가 기준전압 라인(RL)을 통해 피드백 커패시터(CPS)의 일측 전극에 인가된다. 이때, 피드백 커패시터(CPS)의 타측 전극은 플로팅 구동 데이터라인(DL3)과 스위치 P1S를 통해 적분기 앰프(AMP)의 출력 단자에 연결되고, 적분기 출력 전압(CI_OUT)은 픽셀 전류(Ipix)가 상기 일측 전극에 축적됨에 따라 적분기 기준 전압(CVref)으로부터 낮아진다. 적분기 출력 전압(CI_OUT)의 하강 기울기는 픽셀 전류(Ipix)의 크기에 따라 달라진다. 다시 말해, 픽셀 전류(Ipix)의 편차는 센싱 구간(XY2) 내의 동일 시점에서 샘플링되는 적분기 출력 전압(CI_OUT)의 차이로 나타난다. 적분기 출력 전압(CI_OUT)의 차이는 픽셀들 간의 구동 특성 편차가 반영된 결과이다.As shown in FIG. 8B , in the sensing period XY2 , the pixel current Ipix flowing through the sensing pixel PX1 is applied to one electrode of the feedback capacitor CPS through the reference voltage line RL. At this time, the other electrode of the feedback capacitor CPS is connected to the output terminal of the integrator amplifier AMP through the floating driving data line DL3 and the switch P1S, and the integrator output voltage CI_OUT is the pixel current Ipix. As it accumulates in the electrode, it decreases from the integrator reference voltage CVref. The falling slope of the integrator output voltage CI_OUT depends on the size of the pixel current Ipix. In other words, the deviation of the pixel current Ipix appears as a difference in the integrator output voltage CI_OUT sampled at the same time in the sensing period XY2 . The difference in the integrator output voltage CI_OUT is a result of reflecting the driving characteristic deviation between pixels.
[제2 실시예][Second embodiment]
도 9는 본 명세서의 제2 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다. 도 10은 도 9에 도시된 구성들의 구동 파형도이다. 도 11a는 도 10의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다. 그리고, 도 11b는 도 10의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.9 is a diagram illustrating a connection configuration of one unit pixel and a data driver according to a second embodiment of the present specification. FIG. 10 is a driving waveform diagram of the components shown in FIG. 9 . FIG. 11A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 10 . And, FIG. 11B is a diagram showing operating states of corresponding components in the sensing section of FIG. 10 .
도 9 내지 도 11b에 따른 제2 실시예는 전술한 제1 실시예에 따른 효과 또는 장점을 모두 포함한다. 나아가, 제2 실시예는 플로팅 구동 데이터라인(DL3)에 연결된 비 센싱 픽셀(PX3)의 “Nagative Vth” 문제를 해결할 수 있는 추가적인 효과를 갖는다. “Nagative Vth” 문제란, 비 센싱 픽셀(PX3)에 포함된 구동 소자의 문턱전압(Vth)이 네거티브 방향으로 쉬프트된 경우 비 센싱 픽셀(PX3)에 비 정상적인 픽셀 전류가 흐르고, 이러한 비 정상 픽셀 전류에 의해 센싱 결과가 왜곡되는 현상을 의미한다. 제2 실시예는 플로팅 구동 데이터라인(DL3)에 인가되는 전압을 기준전압 라인(RL)에 인가되는 적분기 기준전압(CVref)보다 낮게 설정함으로써, 센싱 구간(XY2)에서 비 센싱 픽셀(PX3)의 비 정상적인 도통(즉, 비 정상 픽셀 전류의 생성)을 방지할 수 있다. The second embodiment according to FIGS. 9 to 11B includes all of the effects or advantages according to the first embodiment described above. Furthermore, the second embodiment has an additional effect of resolving the “negative Vth” problem of the non-sensing pixel PX3 connected to the floating driving data line DL3. The “Nagative Vth” problem means that when the threshold voltage Vth of the driving element included in the non-sensing pixel PX3 is shifted in the negative direction, an abnormal pixel current flows to the non-sensing pixel PX3, and this abnormal pixel current This means that the sensing result is distorted by In the second embodiment, by setting the voltage applied to the floating driving data line DL3 to be lower than the integrator reference voltage CVref applied to the reference voltage line RL, the non-sensing pixel PX3 in the sensing period XY2 is Abnormal conduction (ie, generation of abnormal pixel current) can be prevented.
이하, 제2 실시예를 구체적으로 설명한다.Hereinafter, the second embodiment will be specifically described.
도 9 내지 도 11b에서, 표시패널(10)에 구비된 제1 픽셀(PX1)은 센싱 픽셀이고, 제2 내지 제4 픽셀들(PX2,PX3,PX4)은 비 센싱 픽셀이다. 9 to 11B , the first pixel PX1 provided in the
센싱 픽셀(PX1)은 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 그에 대응되는 전압 생성기(이하, DAC1)에 연결되고, DAC1로부터 온 레벨 데이터전압(Von)을 공급받아 센싱 픽셀(PX1)에 전달한다. 센싱 픽셀(PX1)에는 온 레벨 데이터전압(Von)에 대응되는 픽셀 전류(Ipix)가 흐른다. 이에 반해, 비 센싱 픽셀들에는 픽셀 전류가 흐르지 않아야 된다.The sensing pixel PX1 is connected to the on driving data line DL1. The on-drive data line DL1 is connected to a corresponding voltage generator (hereinafter, DAC1 ), receives the on-level data voltage Von from the DAC1 and transmits it to the sensing pixel PX1 . A pixel current Ipix corresponding to the on-level data voltage Von flows through the sensing pixel PX1. In contrast, pixel current should not flow to non-sensing pixels.
비 센싱 픽셀들 중에서, 제2 및 제4 픽셀들(PX2,PX4)은 오프 구동 데이터라인들(DL2,DL4)에 각각 연결된다. 오프 구동 데이터라인(DL2)은 그에 대응되는 전압 생성기(이하, DAC2)에 연결되고, DAC2로부터 오프 레벨 데이터전압(Voff)을 공급받아 비 센싱 픽셀(PX2)에 전달한다. 오프 구동 데이터라인(DL4)은 그에 대응되는 전압 생성기(이하, DAC4)에 연결되고, DAC2로부터 오프 레벨 데이터전압(Voff)을 공급받아 비 센싱 픽셀(PX4)에 전달한다. Among the non-sensing pixels, the second and fourth pixels PX2 and PX4 are respectively connected to the off driving data lines DL2 and DL4. The off-driving data line DL2 is connected to a corresponding voltage generator (hereinafter, DAC2), receives the off-level data voltage Voff from the DAC2, and transmits it to the non-sensing pixel PX2. The off-driving data line DL4 is connected to a corresponding voltage generator (hereinafter, DAC4 ), receives the off-level data voltage Voff from DAC2 and transmits it to the non-sensing pixel PX4 .
비 센싱 픽셀들 중에서, 제3 픽셀(PX3)은 플로팅 구동 데이터라인(DL3)에 연결된다. 플로팅 구동 데이터라인(DL3)은 그에 대응되는 전압 생성기(이하, DAC3)와 비 연결된다. 본 실시예에서, 플로팅 구동 데이터라인(DL3)은 DAC3와 연결이 차단될 뿐이고, 다른 회로 예컨대, 적분기 출력 전압(CI_OUT)이 인가되는 출력 노드(NO)와는 연결될 수 있다. 따라서, “플로팅 구동 데이터라인(DL3)”이 사전적 의미의 “플로팅 상태”로 유지되는 것이 아님에 주의하여야 한다. 플로팅 구동 데이터라인(DL3)은 상기 비 센싱 픽셀(PX3)의 “Nagative Vth” 문제가 생기지 않도록 스위치 SWRS을 통해 제1 기준 전압(DVref)의 입력단에 더 연결된다. 제1 기준 전압(DVref)은 적분기 기준전압(CVref)보다 낮게 설정되어 초기화 구간(XY1)에서 비 센싱 픽셀(PX3)에 포함된 구동 소자의 게이트-소스 간 전압을 문턱전압(Vth)보다 낮추는 역할을 한다. 제1 기준 전압(DVref)과 상기 적분기 기준전압(CVref) 간의 차전압(△V)은 비 센싱 픽셀(PX3)에 포함된 구동 소자의 문턱 전압보다 더 낮아진다. 따라서, 비 센싱 픽셀(PX3)에 포함된 구동 소자는 그의 문턱전압(Vth)이 네거티브 방향으로 쉬프트되더라도 도통되지 않게 된다. Among the non-sensing pixels, the third pixel PX3 is connected to the floating driving data line DL3. The floating driving data line DL3 is not connected to a corresponding voltage generator (hereinafter, DAC3). In the present embodiment, the floating driving data line DL3 is only disconnected from the DAC3 and may be connected to another circuit, for example, an output node NO to which the integrator output voltage CI_OUT is applied. Therefore, it should be noted that the “floating driving data line DL3” is not maintained in a “floating state” in the dictionary meaning. The floating driving data line DL3 is further connected to the input terminal of the first reference voltage DVref through the switch SWRS so that the “Nagative Vth” problem of the non-sensing pixel PX3 does not occur. The first reference voltage DVref is set lower than the integrator reference voltage CVref to lower the gate-source voltage of the driving device included in the non-sensing pixel PX3 in the initialization period XY1 to less than the threshold voltage Vth. do The difference voltage ΔV between the first reference voltage DVref and the integrator reference voltage CVref is lower than the threshold voltage of the driving element included in the non-sensing pixel PX3 . Accordingly, the driving element included in the non-sensing pixel PX3 does not conduct even if the threshold voltage Vth thereof is shifted in the negative direction.
한편, 온 구동 데이터라인(DL1)과 오프 구동 데이터라인들(DL2,DL4) 각각에도 제1 기준 전압(DVref)을 공급받기 위한 스위치 SWR이 연결되지만, 이 스위치 SWR은 센싱 모드에서 오프 상태를 유지한다.Meanwhile, the switch SWR for receiving the first reference voltage DVref is also connected to each of the on driving data line DL1 and the off driving data lines DL2 and DL4, but the switch SWR maintains an off state in the sensing mode. do.
센싱 픽셀(PX1)과 비 센싱 픽셀들(PX2,PX3,PX4)에 공통으로 연결된 기준전압 라인(RL)이 표시패널(10)에 위치한다. 기준전압 라인(RL)과 온 구동 데이터라인(DL1) 사이, 기준전압 라인(RL)과 각 오프 구동 데이터라인들(DL2,DL4) 사이에 기생 커패시터(CP)가 형성된다. 그리고, 기준전압 라인(RL)과 플로팅 구동 데이터라인(DL3) 사이에 피드백 커패시터(CPS)가 형성된다. 피드백 커패시터(CPS)는 데이터 드라이버(12) 내에 실장되지 않고 표시패널(10)에 형성되기 때문에, 센싱 회로의 사이즈 및 실장 면적이 줄어드는 효과가 생긴다. 더욱이, 제2 실시예는 센싱 회로의 사이즈를 증가시키지 않으면서도 피드백 커패시터(CPS)의 용량을 늘릴 수 있기 때문에, 센싱 노이즈의 영향을 최소화하고 센싱의 정확성과 신뢰성을 높일 수 있는 장점도 있다. A reference voltage line RL commonly connected to the sensing pixel PX1 and the non-sensing pixels PX2 , PX3 , and PX4 is positioned on the
센싱 픽셀과 비 센싱 픽셀의 상대적 위치, 그에 따른 온 구동 데이터라인과 오프 구동 데이터라인과 플로팅 구동 데이터라인의 상대적 위치는 바뀔 수 있다. The relative positions of the sensing pixel and the non-sensing pixel, and accordingly, the relative positions of the on driving data line, the off driving data line, and the floating driving data line may be changed.
데이터 드라이버(12)에는 데이터라인들(DL1~DL4)에 연결되는 데이터 채널들(DCH)과 기준전압 라인(RL)에 연결되는 센싱 채널(SCH)이 마련되어 있다. 센싱 채널(SCH)은 센싱 스위치(SIO)를 통해 적분기 앰프(AMP)와 리셋 스위치(RST)에 연결된다. 적분기 앰프(AMP)의 출력 단자는 출력 스위치(SWO)를 통해 출력 노드(NO)에 연결된다.
The
데이터 드라이버(12)에는 온 구동 데이터라인(DL1)에 대응되는 DAC1, 오프 구동 데이터라인(DL2)에 대응되는 DAC2, 플로팅 구동 데이터라인(DL3)에 대응되는 DAC3, 오프 구동 데이터라인(DL4)에 대응되는 DAC4가 실장된다. DAC1은 스위치 P2와 데이터 채널(DCH)을 통해 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 오프 구동되는 스위치 P1에 의해 출력 노드(NO)와 연결되지 않는다. DAC2는 스위치 P2'와 데이터 채널(DCH)을 통해 오프 구동 데이터라인(DL2)에 연결된다. 오프 구동 데이터라인(DL2)은 오프 구동되는 스위치 P1'에 의해 출력 노드(NO)와 연결되지 않는다. DAC4는 스위치 P2”와 데이터 채널(DCH)을 통해 오프 구동 데이터라인(DL4)에 연결된다. 오프 구동 데이터라인(DL4)은 오프 구동되는 스위치 P1”에 의해 출력 노드(NO)와 연결되지 않는다. DAC3는 오프 구동되는 스위치 P2S에 의해 플로팅 구동 데이터라인(DL3)과 연결되지 않는다. 반면에, 플로팅 구동 데이터라인(DL3)은 데이터 채널(DCH)과 스위치 P1S 통해 출력 노드(NO)에 연결된다.The
도 10과 같이 센싱 모드는 초기화 구간(XY1)과 센싱 구간(XY2)을 포함한다.10 , the sensing mode includes an initialization period XY1 and a sensing period XY2.
스위치들 P1S,P2,P2',P2”과 센싱 스위치(SIO)는 초기화 구간(XY1)과 센싱 구간(XY2)에 온 상태를 유지한다. 반면에, 스위치들 P2S,P1,P1',P1”는 초기화 구간(XY1)과 센싱 구간(XY2)에 오프 상태를 유지한다. 리셋 스위치(RST)와 스위치 SWRS은 초기화 구간(XY1)에서 온 상태를 유지하고, 센싱 구간(XY2)에서 오프 상태를 유지한다. 출력 스위치(SWO)는 초기화 구간(XY1)에서 오프 상태를 유지하고, 센싱 구간(XY2)에서 온 상태를 유지한다. The switches P1S, P2, P2', P2” and the sensing switch SIO maintain an ON state in the initialization period XY1 and the sensing period XY2. On the other hand, the switches P2S, P1, P1', P1" maintain an off state in the initialization period XY1 and the sensing period XY2. The reset switch RST and the switch SWRS maintain an on state in the initialization period XY1 and maintain an off state in the sensing period XY2. The output switch SWO maintains an off state in the initialization period XY1 and maintains an on state in the sensing period XY2.
도 11a와 같이, 초기화 구간(XY1)에서, 온 구동 데이터라인(DL1)은 온 레벨 데이터전압(Von)으로 충전되고, 오프 구동 데이터라인들(DL2,DL4)은 오프 레벨 데이터전압(Voff)으로 충전된다. 온 구동 데이터라인(DL1)에 충전된 온 레벨 데이터전압(Von)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 센싱 픽셀(PX1)의 게이트노드(도 5의 N1)에 인가된다. 오프 구동 데이터라인들(DL2,DL4)에 충전된 오프 레벨 데이터전압(Voff)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀들(PX2,PX4)의 게이트노드들(도 5의 N1)에 인가된다. 11A , in the initialization period XY1 , the on-driving data line DL1 is charged with the on-level data voltage Von, and the off-driving data lines DL2 and DL4 are charged with the off-level data voltage Voff. is charged The on-level data voltage Von charged in the on-driving data line DL1 is applied to the gate node (N1 of FIG. 5 ) of the sensing pixel PX1 in synchronization with the on-level sensing scan signal SCAN. The off-level data voltage Voff charged in the off-driving data lines DL2 and DL4 is synchronized with the on-level sensing scan signal SCAN at the gate nodes of the non-sensing pixels PX2 and PX4 (FIG. 5). of N1) is applied.
초기화 구간(XY1)에서, 적분기 앰프(AMP)의 제1 및 제2 입력 단자들(+,-)은 적분기 기준전압(CVref)으로 등전위를 이룬다. 그리고, 적분기 앰프(AMP)의 출력 단자도 리셋 스위치(RST)를 통해 적분기 기준전압(CVref)으로 초기화된다. In the initialization period XY1, the first and second input terminals (+, -) of the integrator amplifier AMP achieve an equipotential with the integrator reference voltage CVref. Also, the output terminal of the integrator amplifier AMP is initialized to the integrator reference voltage CVref through the reset switch RST.
초기화 구간(XY1)에서, 기준전압 라인(RL)은 적분기 기준전압(CVref)으로 충전되는 데 반해, 플로팅 구동 데이터라인(DL3)은 적분기 기준전압(CVref)보다 낮은 제1 기준 전압(DVref)으로 충전된다. 플로팅 구동 데이터라인(DL3)에 충전된 제1 기준 전압(DVref)은 스위치 P1S를 통해 출력 노드(NO)에 인가되므로, 출력 노드(NO)는 제1 기준 전압(DVref)으로 초기화된다. 플로팅 구동 데이터라인(DL3)에 충전된 제1 기준 전압(DVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀(PX3)의 게이트노드(도 5의 N1)에 인가되고, 기준전압 라인(RL)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 모든 픽셀들(PX1~PX4)의 소스노드(도 5의 N2)에 인가된다. In the initialization period XY1, the reference voltage line RL is charged with the integrator reference voltage CVref, while the floating driving data line DL3 is charged with the first reference voltage DVref lower than the integrator reference voltage CVref. is charged Since the first reference voltage DVref charged in the floating driving data line DL3 is applied to the output node NO through the switch P1S, the output node NO is initialized to the first reference voltage DVref. The first reference voltage DVref charged in the floating driving data line DL3 is applied to the gate node (N1 of FIG. 5 ) of the non-sensing pixel PX3 in synchronization with the on-level sensing scan signal SCAN, The integrator reference voltage CVref charged in the reference voltage line RL is applied to the source nodes (N2 of FIG. 5 ) of all the pixels PX1 to PX4 in synchronization with the on-level sensing scan signal SCAN.
도 11b와 같이 센싱 구간(XY2)에서, 센싱 픽셀(PX1)에 흐르는 픽셀 전류(Ipix)가 기준전압 라인(RL)을 통해 피드백 커패시터(CPS)의 일측 전극에 인가된다. 이때, 피드백 커패시터(CPS)의 타측 전극은 플로팅 구동 데이터라인(DL3)과 스위치 P1S를 통해 출력 노드(NO)에 연결된다. 그리고, 출력 노드(NO)는 출력 스위치(SWO)를 통해 적분기 앰프(AMP)의 출력 단자에 연결된다. 따라서, 적분기 출력 전압(CI_OUT)은 픽셀 전류(Ipix)가 상기 일측 전극에 축적됨에 따라 제1 기준 전압(DVref)으로부터 낮아진다. 적분기 출력 전압(CI_OUT)의 하강 기울기는 픽셀 전류(Ipix)의 크기에 따라 달라진다. 다시 말해, 픽셀 전류(Ipix)의 편차는 센싱 구간(XY2) 내의 동일 시점에서 샘플링되는 적분기 출력 전압(CI_OUT)의 차이로 나타난다. 적분기 출력 전압(CI_OUT)의 차이는 픽셀들 간의 구동 특성 편차가 반영된 결과이다.As shown in FIG. 11B , in the sensing period XY2 , the pixel current Ipix flowing through the sensing pixel PX1 is applied to one electrode of the feedback capacitor CPS through the reference voltage line RL. In this case, the other electrode of the feedback capacitor CPS is connected to the output node NO through the floating driving data line DL3 and the switch P1S. And, the output node NO is connected to the output terminal of the integrator amplifier AMP through the output switch SWO. Accordingly, the integrator output voltage CI_OUT decreases from the first reference voltage DVref as the pixel current Ipix is accumulated in the one electrode. The falling slope of the integrator output voltage CI_OUT depends on the size of the pixel current Ipix. In other words, the deviation of the pixel current Ipix appears as a difference in the integrator output voltage CI_OUT sampled at the same time in the sensing period XY2 . The difference in the integrator output voltage CI_OUT is a result of reflecting the driving characteristic deviation between pixels.
[제3 실시예][Third embodiment]
도 12는 본 명세서의 제3 실시예에 따른 1 단위 픽셀과 데이터 드라이버의 연결 구성을 보여주는 도면이다. 도 13은 도 12에 도시된 구성들의 구동 파형도이다. 도 14a는 도 13의 초기화 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다. 그리고, 도 14b는 도 13의 센싱 구간에서 대응 구성들의 동작 상태를 보여주는 도면이다.12 is a diagram illustrating a connection configuration between one unit pixel and a data driver according to a third embodiment of the present specification. 13 is a driving waveform diagram of the components shown in FIG. 12 . FIG. 14A is a diagram illustrating operation states of corresponding components in the initialization section of FIG. 13 . And, FIG. 14B is a diagram showing operating states of corresponding components in the sensing section of FIG. 13 .
도 12 내지 도 14b에 따른 제3 실시예는 전술한 제1 실시예에 따른 효과 또는 장점을 모두 포함한다. 나아가, 제3 실시예는 센싱값에 포함되어 있는 패널 노이즈 성분을 제거할 수 있는 추가적인 효과를 갖는다. 제3 실시예는 적분기 앰프(AMP)의 제1 입력 단자(-)가 기준전압 라인(RL)을 통해 피드백 커패시터(CPS)에 연결될 때, 적분기 앰프(AMP)의 제2 입력 단자(+)도 제1 플로팅 구동 데이터라인(DL4)에 연결되는 특징을 갖는다. 기준전압 라인(RL)을 통해 피드백 커패시터(CPS)에 누적되는 픽셀 전류(Ipix)에는 패널 노이즈가 혼입될 수 있다. 이러한 패널 노이즈는 적분기 앰프(AMP)의 제1 입력 단자(-)와 제2 입력 단자(+)에 공통으로 입력되므로, 적분기 앰프(AMP) 내부에서 상쇄될 수 있다. The third embodiment according to FIGS. 12 to 14B includes all of the effects or advantages according to the first embodiment described above. Furthermore, the third embodiment has an additional effect of removing the panel noise component included in the sensed value. In the third embodiment, when the first input terminal (-) of the integrator amplifier AMP is connected to the feedback capacitor CPS through the reference voltage line RL, the second input terminal (+) of the integrator amplifier AMP is also It is connected to the first floating driving data line DL4. Panel noise may be mixed in the pixel current Ipix accumulated in the feedback capacitor CPS through the reference voltage line RL. Since such panel noise is commonly input to the first input terminal (-) and the second input terminal (+) of the integrator amplifier AMP, it may be canceled inside the integrator amplifier AMP.
이하, 제3 실시예를 구체적으로 설명한다.Hereinafter, the third embodiment will be specifically described.
도 12 내지 도 14b에서, 표시패널(10)에 구비된 제1 픽셀(PX1)은 센싱 픽셀이고, 제2 내지 제4 픽셀들(PX2,PX3,PX4)은 비 센싱 픽셀이다. 12 to 14B , the first pixel PX1 provided in the
센싱 픽셀(PX1)은 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 그에 대응되는 전압 생성기(이하, DAC1)에 연결되고, DAC1로부터 온 레벨 데이터전압(Von)을 공급받아 센싱 픽셀(PX1)에 전달한다. 센싱 픽셀(PX1)에는 온 레벨 데이터전압(Von)에 대응되는 픽셀 전류(Ipix)가 흐른다. 이에 반해, 비 센싱 픽셀들에는 픽셀 전류가 흐르지 않는다.The sensing pixel PX1 is connected to the on driving data line DL1. The on-drive data line DL1 is connected to a corresponding voltage generator (hereinafter, DAC1 ), receives the on-level data voltage Von from the DAC1 and transmits it to the sensing pixel PX1 . A pixel current Ipix corresponding to the on-level data voltage Von flows through the sensing pixel PX1. In contrast, no pixel current flows to the non-sensing pixels.
비 센싱 픽셀들 중에서, 제2 픽셀(PX2)은 오프 구동 데이터라인들(DL2)에 각각 연결된다. 오프 구동 데이터라인(DL2)은 그에 대응되는 전압 생성기(이하, DAC2)에 연결되고, DAC2로부터 오프 레벨 데이터전압(Voff)을 공급받아 비 센싱 픽셀(PX2)에 전달한다. Among the non-sensing pixels, the second pixel PX2 is connected to the off driving data lines DL2, respectively. The off-driving data line DL2 is connected to a corresponding voltage generator (hereinafter, DAC2), receives the off-level data voltage Voff from the DAC2, and transmits it to the non-sensing pixel PX2.
비 센싱 픽셀들 중에서, 제3 픽셀(PX3)은 플로팅 구동 데이터라인(DL3)에 연결된다. 플로팅 구동 데이터라인(DL3)은 그에 대응되는 전압 생성기(이하, DAC3)와 비 연결된다. 그리고, 제4 픽셀(PX4)은 제1 플로팅 구동 데이터라인(DL4)에 연결된다. 제1 플로팅 구동 데이터라인(DL4)은 그에 대응되는 전압 생성기(이하, DAC4)와 비 연결된다.Among the non-sensing pixels, the third pixel PX3 is connected to the floating driving data line DL3. The floating driving data line DL3 is not connected to a corresponding voltage generator (hereinafter, DAC3). In addition, the fourth pixel PX4 is connected to the first floating driving data line DL4 . The first floating driving data line DL4 is not connected to a corresponding voltage generator (hereinafter, DAC4).
본 실시예에서, 플로팅 구동 데이터라인(DL3)은 DAC3와 연결이 차단될 뿐이고, 다른 회로 예컨대, 적분기 출력 전압(CI_OUT)이 인가되는 적분기 앰프(AMP)의 출력 단자와 연결될 수 있다. 또한, 제1 플로팅 구동 데이터라인(DL4)은 DAC4와 연결이 차단될 뿐이고, 다른 회로 예컨대, 스위치 Q1S를 통해 적분기 앰프(AMP)의 제2 입력 단자(+)에 연결될 수 있다. 따라서, “플로팅 구동 데이터라인(DL3) 및 제1 플로팅 구동 데이터라인(DL4)”이 사전적 의미의 “플로팅 상태”로 유지되는 것이 아님에 주의하여야 한다. In the present embodiment, the floating driving data line DL3 is only disconnected from the DAC3 and may be connected to another circuit, for example, an output terminal of the integrator amplifier AMP to which the integrator output voltage CI_OUT is applied. In addition, the first floating driving data line DL4 is only disconnected from the DAC4, and may be connected to the second input terminal (+) of the integrator amplifier AMP through another circuit, for example, the switch Q1S. Accordingly, it should be noted that the “floating driving data line DL3 and the first floating driving data line DL4” are not maintained in a “floating state” in the dictionary meaning.
센싱 픽셀(PX1)과 비 센싱 픽셀들(PX2,PX3,PX4)에 공통으로 연결된 기준전압 라인(RL)이 표시패널(10)에 위치한다. 기준전압 라인(RL)과 온 구동 데이터라인(DL1) 사이, 기준전압 라인(RL)과 오프 구동 데이터라인(DL2) 사이, 및 기준전압 라인(RL)과 제1 플로팅 구동 데이터라인(DL4) 사이에 기생 커패시터(CP)가 형성된다. 그리고, 기준전압 라인(RL)과 플로팅 구동 데이터라인(DL3) 사이에 피드백 커패시터(CPS)가 형성된다. 피드백 커패시터(CPS)는 데이터 드라이버(12) 내에 실장되지 않고 표시패널(10)에 형성되기 때문에, 센싱 회로의 사이즈 및 실장 면적이 줄어드는 효과가 생긴다. 더욱이, 제3 실시예는 센싱 회로의 사이즈를 증가시키지 않으면서도 피드백 커패시터(CPS)의 용량을 늘릴 수 있기 때문에, 센싱 노이즈의 영향을 최소화하고 센싱의 정확성과 신뢰성을 높일 수 있는 장점도 있다. A reference voltage line RL commonly connected to the sensing pixel PX1 and the non-sensing pixels PX2 , PX3 , and PX4 is positioned on the
센싱 픽셀과 비 센싱 픽셀의 상대적 위치, 그에 따른 온 구동 데이터라인과 오프 구동 데이터라인과 플로팅 구동 데이터라인과 제1 플로팅 구동 데이터라인의 상대적 위치는 바뀔 수 있다. The relative positions of the sensing pixel and the non-sensing pixel, and accordingly, the relative positions of the on driving data line, the off driving data line, the floating driving data line, and the first floating driving data line may be changed.
데이터 드라이버(12)에는 데이터라인들(DL1~DL4)에 연결되는 데이터 채널들(DCH)과 기준전압 라인(RL)에 연결되는 센싱 채널(SCH)이 마련되어 있다. 센싱 채널(SCH)은 센싱 스위치(SIO)를 통해 적분기 앰프(AMP)와 리셋 스위치(RST)에 연결된다.
The
데이터 드라이버(12)에는 온 구동 데이터라인(DL1)에 대응되는 DAC1, 오프 구동 데이터라인(DL2)에 대응되는 DAC2, 플로팅 구동 데이터라인(DL3)에 대응되는 DAC3, 제1 플로팅 구동 데이터라인(DL4)에 대응되는 DAC4가 실장된다. DAC1은 스위치 P2와 데이터 채널(DCH)을 통해 온 구동 데이터라인(DL1)에 연결된다. 온 구동 데이터라인(DL1)은 오프 구동되는 스위치 P1에 의해 적분기 앰프(AMP)의 출력 단자와 연결되지 않는다. DAC2는 스위치 P2'와 데이터 채널(DCH)을 통해 오프 구동 데이터라인(DL2)에 연결된다. 오프 구동 데이터라인(DL2)은 오프 구동되는 스위치 P1'에 의해 적분기 앰프(AMP)의 출력 단자와 연결되지 않는다. DAC3는 오프 구동되는 스위치 P2S에 의해 플로팅 구동 데이터라인(DL3)과 연결되지 않는다. 반면에, 플로팅 구동 데이터라인(DL3)은 데이터 채널(DCH)과 스위치 P1S 통해 적분기 앰프(AMP)의 출력 단자에 연결된다. DAC4는 오프 구동되는 스위치 P2”에 의해 제1 플로팅 구동 데이터라인(DL4)과 연결되지 않는다. 또한, 제1 플로팅 구동 데이터라인(DL4)은 오프 구동되는 스위치 P1”에 의해 적분기 앰프(AMP)의 출력 단자에 연결되지 않는다.The
적분기 앰프(AMP)의 제2 입력 단자(+)와 오프 구동 데이터라인(DL2) 사이에 스위치 Q1이 연결되고, 적분기 앰프(AMP)의 제2 입력 단자(+)와 제1 플로팅 구동 데이터라인(DL4) 사이에 스위치 Q1S가 연결된다. 센싱 모드에서 스위치 Q1S가 온 상태를 유지하는 데 반해, 스위치 Q1은 오프 상태를 유지한다.The switch Q1 is connected between the second input terminal (+) of the integrator amplifier (AMP) and the off-driving data line (DL2), and the second input terminal (+) of the integrator amplifier (AMP) and the first floating driving data line ( DL4), the switch Q1S is connected. In sensing mode, switch Q1S remains on, while switch Q1 remains off.
도 13과 같이 센싱 모드는 초기화 구간(XY1)과 센싱 구간(XY2)을 포함한다.13 , the sensing mode includes an initialization period XY1 and a sensing period XY2.
스위치들 P1S,P2,P2' 과 센싱 스위치(SIO)와 스위치 Q1S는 초기화 구간(XY1)과 센싱 구간(XY2)에 온 상태를 유지한다. 반면에, 스위치들 P2S,P1,P1',P1”,P2”과 스위치 Q1은 초기화 구간(XY1)과 센싱 구간(XY2)에 오프 상태를 유지한다. 리셋 스위치(RST)는 초기화 구간(XY1)에서 온 상태를 유지하고, 센싱 구간(XY2)에서 오프 상태를 유지한다. The switches P1S, P2, P2', the sensing switch SIO, and the switch Q1S maintain an ON state in the initialization period XY1 and the sensing period XY2. On the other hand, the switches P2S, P1, P1', P1”, P2” and the switch Q1 maintain an off state in the initialization period XY1 and the sensing period XY2. The reset switch RST maintains an on state in the initialization period XY1 and maintains an off state in the sensing period XY2.
도 14a와 같이, 초기화 구간(XY1)에서, 온 구동 데이터라인(DL1)은 온 레벨 데이터전압(Von)으로 충전되고, 오프 구동 데이터라인(DL2)은 오프 레벨 데이터전압(Voff)으로 충전된다. 온 구동 데이터라인(DL1)에 충전된 온 레벨 데이터전압(Von)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 센싱 픽셀(PX1)의 게이트노드(도 5의 N1)에 인가된다. 오프 구동 데이터라인(DL2)에 충전된 오프 레벨 데이터전압(Voff)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀(PX2)의 게이트노드(도 5의 N1)에 인가된다. 14A , in the initialization period XY1 , the on-driving data line DL1 is charged with the on-level data voltage Von, and the off-driving data line DL2 is charged with the off-level data voltage Voff. The on-level data voltage Von charged in the on-driving data line DL1 is applied to the gate node (N1 of FIG. 5 ) of the sensing pixel PX1 in synchronization with the on-level sensing scan signal SCAN. The off-level data voltage Voff charged in the off-driving data line DL2 is applied to the gate node (N1 of FIG. 5 ) of the non-sensing pixel PX2 in synchronization with the on-level sensing scan signal SCAN.
초기화 구간(XY1)에서, 적분기 앰프(AMP)의 제1 및 제2 입력 단자들(+,-)은 적분기 기준전압(CVref)으로 등전위를 이룬다. 그리고, 적분기 앰프(AMP)의 출력 단자도 리셋 스위치(RST)를 통해 적분기 기준전압(CVref)으로 초기화된다. In the initialization period XY1, the first and second input terminals (+, -) of the integrator amplifier AMP achieve an equipotential with the integrator reference voltage CVref. Also, the output terminal of the integrator amplifier AMP is initialized to the integrator reference voltage CVref through the reset switch RST.
초기화 구간(XY1)에서, 기준전압 라인(RL), 플로팅 구동 데이터라인(DL3), 및 제1 플로팅 구동 데이터라인(DL4)은 적분기 기준전압(CVref)으로 충전된다. 기준전압 라인(RL)에 충전된 적분기 기준전압(CVref)은 리셋 스위치(RST)를 통해 적분기 앰프(AMP)의 출력 단자에 인가되므로, 상기 출력 단자는 적분기 기준전압(CVref)으로 초기화된다. 플로팅 구동 데이터라인(DL3)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀(PX3)의 게이트노드(도 5의 N1)에 인가되고, 제1 플로팅 구동 데이터라인(DL4)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 비 센싱 픽셀(PX4)의 게이트노드(도 5의 N1)에 인가된다. 그리고, 기준전압 라인(RL)에 충전된 적분기 기준전압(CVref)은 온 레벨의 센싱용 스캔신호(SCAN)에 동기하여 모든 픽셀들(PX1~PX4)의 소스노드(도 5의 N2)에 인가된다. In the initialization period XY1 , the reference voltage line RL, the floating driving data line DL3 , and the first floating driving data line DL4 are charged with the integrator reference voltage CVref. Since the integrator reference voltage CVref charged in the reference voltage line RL is applied to the output terminal of the integrator amplifier AMP through the reset switch RST, the output terminal is initialized to the integrator reference voltage CVref. The integrator reference voltage CVref charged in the floating driving data line DL3 is applied to the gate node (N1 of FIG. 5 ) of the non-sensing pixel PX3 in synchronization with the on-level sensing scan signal SCAN, The integrator reference voltage CVref charged in the first floating driving data line DL4 is applied to the gate node (N1 of FIG. 5 ) of the non-sensing pixel PX4 in synchronization with the on-level sensing scan signal SCAN. In addition, the integrator reference voltage CVref charged in the reference voltage line RL is applied to the source nodes (N2 in FIG. 5 ) of all the pixels PX1 to PX4 in synchronization with the on-level sensing scan signal SCAN. do.
도 14b와 같이 센싱 구간(XY2)에서, 센싱 픽셀(PX1)에 흐르는 픽셀 전류(Ipix)가 기준전압 라인(RL)을 통해 피드백 커패시터(CPS)의 일측 전극에 인가된다. 이때, 피드백 커패시터(CPS)의 타측 전극은 플로팅 구동 데이터라인(DL3)과 스위치 P1S를 통해 적분기 앰프(AMP)의 출력 단자에 연결된다. 따라서, 적분기 출력 전압(CI_OUT)은 픽셀 전류(Ipix)가 상기 일측 전극에 축적됨에 따라 적분기 기준전압(CVref)으로부터 낮아진다. 적분기 출력 전압(CI_OUT)의 하강 기울기는 픽셀 전류(Ipix)의 크기에 따라 달라진다. 다시 말해, 픽셀 전류(Ipix)의 편차는 센싱 구간(XY2) 내의 동일 시점에서 샘플링되는 적분기 출력 전압(CI_OUT)의 차이로 나타난다. 적분기 출력 전압(CI_OUT)의 차이는 픽셀들 간의 구동 특성 편차가 반영된 결과이다.As shown in FIG. 14B , in the sensing period XY2 , the pixel current Ipix flowing through the sensing pixel PX1 is applied to one electrode of the feedback capacitor CPS through the reference voltage line RL. At this time, the other electrode of the feedback capacitor CPS is connected to the output terminal of the integrator amplifier AMP through the floating driving data line DL3 and the switch P1S. Accordingly, the integrator output voltage CI_OUT decreases from the integrator reference voltage CVref as the pixel current Ipix is accumulated in the one electrode. The falling slope of the integrator output voltage CI_OUT depends on the size of the pixel current Ipix. In other words, the deviation of the pixel current Ipix appears as a difference in the integrator output voltage CI_OUT sampled at the same time in the sensing period XY2 . The difference in the integrator output voltage CI_OUT is a result of reflecting the driving characteristic deviation between pixels.
한편, 센싱 구간(XY2)에서, 기준전압 라인(RL)은 센싱 스위치(SIO)를 통해 적분기 앰프(AMP)의 제1 입력 단자(-)에 연결되고, 제1 플로팅 구동 데이터라인(DL4)은 스위치 Q1S를 통해 적분기 앰프(AMP)의 제2 입력 단자(+)에 연결된다. 기준전압 라인(RL)과 제1 플로팅 구동 데이터라인(DL4)에는 유사 또는 실질적으로 동일한 크기의 패널 노이즈 전류가 흐를 수 있다. 이러한 패널 노이즈 전류는 오프 구동되는 구동 소자에서 비 정상적으로 생겨난 오프 전류 등을 포함할 수 있다. 패널 노이즈 전류는 적분기 앰프(AMP)의 제1 입력 단자(-)와 제2 입력 단자(+)에 공통으로 입력되기 때문에, 적분기 앰프(AMP) 내부에서 상쇄 가능하다. 패널 노이즈 전류가 상쇄되면, 적분기 출력 전압(CI_OUT)에 패널 노이즈 성분이 혼입되는 것이 방지될 수 있고, 그 결과 센싱의 정확성이 높아지는 효과가 있다.Meanwhile, in the sensing section XY2, the reference voltage line RL is connected to the first input terminal (-) of the integrator amplifier AMP through the sensing switch SIO, and the first floating driving data line DL4 is It is connected to the second input terminal (+) of the integrator amplifier (AMP) through the switch Q1S. A panel noise current having a similar or substantially the same magnitude may flow through the reference voltage line RL and the first floating driving data line DL4 . The panel noise current may include an off-state current generated abnormally in an off-driven driving device. Since the panel noise current is commonly input to the first input terminal (-) and the second input terminal (+) of the integrator amplifier AMP, it can be canceled inside the integrator amplifier AMP. When the panel noise current is canceled, it is possible to prevent the panel noise component from being mixed into the integrator output voltage CI_OUT, and as a result, the accuracy of sensing is increased.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
10 : 표시패널
11 : 타이밍 콘트롤러
12 : 데이터 드라이버
13 : 게이트 드라이버
14A : 데이터라인
14B : 기준전압 라인
15 : 게이트라인
20 : 보상 회로
SU : 센싱 회로
30 : 전원 생성회로10: display panel 11: timing controller
12: data driver 13: gate driver
14A:
15: gate line 20: compensation circuit
SU: sensing circuit 30: power generation circuit
Claims (15)
제1 입력 단자(-)가 상기 기준전압 라인(RL)에 연결되고 제2 입력 단자(+)가 적분기 기준 전압(CVref)에 연결된 적분기 앰프(AMP), 상기 적분기 앰프의 제1 입력 단자와 출력 단자 사이에 연결된 리셋 스위치(RST)가 실장된 데이터 드라이버(20)를 포함하고,
상기 센싱 픽셀(PX1)에 흐르는 픽셀 전류를 센싱하기 위한 센싱 모드에서, 상기 적분기 앰프의 상기 제1 입력 단자와 상기 출력 단자 사이에 상기 피드백 커패시터(CPS)가 연결되는 전계 발광 표시장치.A sensing pixel PX1, a non-sensing pixel PX3, an on-driving data line DL1 connected to the sensing pixel PX1, a floating driving data line DL3 connected to the non-sensing pixel PX3, the sensing pixel ( A display panel 10 including a reference voltage line RL connected to PX1 and the non-sensing pixel PX3 and a feedback capacitor CPS connected between the reference voltage line RL and the floating driving data line DL3 ); and
An integrator amplifier (AMP) having a first input terminal (-) connected to the reference voltage line (RL) and a second input terminal (+) connected to an integrator reference voltage (CVref), a first input terminal and an output of the integrator amplifier and a data driver 20 on which a reset switch (RST) connected between terminals is mounted,
In a sensing mode for sensing a pixel current flowing in the sensing pixel PX1 , the feedback capacitor CPS is connected between the first input terminal and the output terminal of the integrator amplifier.
상기 피드백 커패시터(CPS)는 상기 기준전압 라인(RL)과 상기 플로팅 구동 데이터라인(DL3)의 교차로 인해 형성된 기생 커패시터인 전계 발광 표시장치.The method of claim 1,
The feedback capacitor CPS is a parasitic capacitor formed by the intersection of the reference voltage line RL and the floating driving data line DL3.
상기 데이터 드라이버(20)는,
상기 온 구동 데이터라인(DL1)에 대응되는 제1 전압 생성기(DAC1);
상기 플로팅 구동 데이터라인(DL3)에 대응되는 제2 전압 생성기(DAC3);
상기 온 구동 데이터라인(DL1)과 상기 적분기 앰프의 상기 출력 단자 사이에 연결된 스위치 P1;
상기 제1 전압 생성기(DAC1)의 출력 단자와 상기 온 구동 데이터라인(DL1) 사이에 연결된 스위치 P2;
상기 플로팅 구동 데이터라인(DL3)과 상기 적분기 앰프의 상기 출력 단자 사이에 연결된 스위치 P1S; 및
상기 제2 전압 생성기(DAC3)의 출력 단자와 상기 플로팅 구동 데이터라인(DL3) 사이에 연결된 스위치 P2S를 더 포함한 전계 발광 표시장치.The method of claim 1,
The data driver 20,
a first voltage generator DAC1 corresponding to the on-drive data line DL1;
a second voltage generator DAC3 corresponding to the floating driving data line DL3;
a switch P1 connected between the on-drive data line DL1 and the output terminal of the integrator amplifier;
a switch P2 connected between an output terminal of the first voltage generator DAC1 and the on-drive data line DL1;
a switch P1S connected between the floating driving data line DL3 and the output terminal of the integrator amplifier; and
The electroluminescent display device further comprising a switch P2S connected between the output terminal of the second voltage generator (DAC3) and the floating driving data line (DL3).
상기 센싱 모드는 초기화 구간과 센싱 구간을 포함하고,
상기 스위치 P2와 상기 스위치 P1S는 상기 초기화 구간과 상기 센싱 구간에서 온 상태를 유지하고,
상기 스위치 P1과 상기 스위치 P2S는 상기 초기화 구간과 상기 센싱 구간에서 오프 상태를 유지하며,
상기 리셋 스위치(RST)는 상기 초기화 구간에서 온 상태를 유지하고 상기 센싱 구간에서 오프 상태를 유지하는 전계 발광 표시장치.4. The method of claim 3,
The sensing mode includes an initialization section and a sensing section,
The switch P2 and the switch P1S maintain an on state in the initialization period and the sensing period,
The switch P1 and the switch P2S maintain an off state in the initialization period and the sensing period,
The reset switch RST maintains an on state in the initialization period and maintains an off state in the sensing period.
상기 초기화 구간에서,
상기 온 구동 데이터라인(DL1)에는 상기 제1 전압 생성기(DAC1)로부터 온 레벨 데이터전압(Von)이 공급되고,
상기 기준전압 라인(RL)과 상기 플로팅 구동 데이터라인(DL3)과 상기 적분기 앰프의 출력 단자에는 상기 적분기 앰프(AMP)로부터 상기 적분기 기준 전압(CVref)이 공급되는 전계 발광 표시장치.4. The method of claim 3,
In the initialization section,
An on-level data voltage Von is supplied from the first voltage generator DAC1 to the on-drive data line DL1,
The integrator reference voltage CVref is supplied from the integrator amplifier AMP to the reference voltage line RL, the floating driving data line DL3, and an output terminal of the integrator amplifier.
상기 센싱 구간에서,
상기 적분기 앰프(AMP)의 출력 단자에 인가되는 적분기 출력 전압(CI_OUT)은 상기 적분기 기준 전압(CVref)으로부터 낮아지는 전계 발광 표시장치.4. The method of claim 3,
In the sensing section,
The integrator output voltage CI_OUT applied to the output terminal of the integrator amplifier AMP is lowered from the integrator reference voltage CVref.
상기 데이터 드라이버(20)는,
상기 온 구동 데이터라인(DL1)에 대응되는 제1 전압 생성기(DAC1);
상기 플로팅 구동 데이터라인(DL3)에 대응되는 제2 전압 생성기(DAC3);
상기 적분기 기준전압(CVref)보다 낮은 제1 기준 전압(DVref)을 상기 플로팅 구동 데이터라인(DL3)에 인가하는 스위치 SWRS;
상기 적분기 앰프의 상기 출력 단자와 출력 노드(NO) 사이에 접속된 출력 스위치(SWO);
상기 온 구동 데이터라인(DL1)과 상기 출력 노드(NO) 사이에 연결된 스위치 P1;
상기 제1 전압 생성기(DAC)의 출력 단자와 상기 온 구동 데이터라인(DL1) 사이에 연결된 스위치 P2;
상기 플로팅 구동 데이터라인(DL3)과 상기 출력 노드(NO) 사이에 연결된 스위치 P1S; 및
상기 제2 전압 생성기(DAC)의 출력 단자와 상기 플로팅 구동 데이터라인(DL3) 사이에 연결된 스위치 P2S를 더 포함한 전계 발광 표시장치.The method of claim 1,
The data driver 20,
a first voltage generator DAC1 corresponding to the on-drive data line DL1;
a second voltage generator DAC3 corresponding to the floating driving data line DL3;
a switch SWRS that applies a first reference voltage DVref lower than the integrator reference voltage CVref to the floating driving data line DL3;
an output switch (SWO) connected between the output terminal of the integrator amplifier and an output node (NO);
a switch P1 connected between the on-drive data line DL1 and the output node NO;
a switch P2 connected between an output terminal of the first voltage generator DAC and the on-drive data line DL1;
a switch P1S connected between the floating driving data line DL3 and the output node NO; and
and a switch P2S connected between the output terminal of the second voltage generator (DAC) and the floating driving data line (DL3).
상기 제1 기준 전압(DVref)과 상기 적분기 기준전압(CVref) 간의 차전압(△V)은 상기 비 센싱 픽셀(PX3)에 포함된 구동 소자의 문턱 전압보다 더 낮은 전계 발광 표시장치.8. The method of claim 7,
The difference voltage ΔV between the first reference voltage DVref and the integrator reference voltage CVref is lower than a threshold voltage of a driving element included in the non-sensing pixel PX3.
상기 센싱 모드는 초기화 구간과 센싱 구간을 포함하고,
상기 스위치 P2와 상기 스위치 P1S는 상기 초기화 구간과 상기 센싱 구간에서 온 상태를 유지하고,
상기 스위치 P1과 상기 스위치 P2S는 상기 초기화 구간과 상기 센싱 구간에서 오프 상태를 유지하고,
상기 리셋 스위치(RST)는 상기 초기화 구간에서 온 상태를 유지하고 상기 센싱 구간에서 오프 상태를 유지하며,
출력 스위치(SWO)는 상기 초기화 구간에서 오프 상태를 유지하고 상기 센싱 구간에서 온 상태를 유지하는 전계 발광 표시장치.8. The method of claim 7,
The sensing mode includes an initialization section and a sensing section,
The switch P2 and the switch P1S maintain an on state in the initialization period and the sensing period,
The switch P1 and the switch P2S maintain an off state in the initialization period and the sensing period,
The reset switch RST maintains an on state in the initialization period and maintains an off state in the sensing period,
The output switch SWO maintains an off state in the initialization period and maintains an on state in the sensing period.
상기 초기화 구간에서,
상기 온 구동 데이터라인(DL1)에는 상기 제1 전압 생성기(DAC1)로부터 온 레벨 데이터전압(Von)이 공급되고,
상기 기준전압 라인(RL)에는 상기 적분기 앰프(AMP)로부터 상기 적분기 기준 전압(CVref)이 공급되고,
상기 플로팅 구동 데이터라인(DL3)과 상기 출력 노드(NO)에는 상기 제1 기준 전압(DVref)이 공급되는 전계 발광 표시장치.10. The method of claim 9,
In the initialization section,
An on-level data voltage Von is supplied from the first voltage generator DAC1 to the on-drive data line DL1,
The integrator reference voltage CVref is supplied from the integrator amplifier AMP to the reference voltage line RL,
The first reference voltage DVref is supplied to the floating driving data line DL3 and the output node NO.
상기 센싱 구간에서,
상기 출력 노드(NO)에 인가되는 적분기 출력 전압(CI_OUT)은 상기 제1 기준 전압(DVref)으로부터 낮아지는 전계 발광 표시장치.10. The method of claim 9,
In the sensing section,
The integrator output voltage CI_OUT applied to the output node NO is lowered from the first reference voltage DVref.
상기 표시패널(10)은,
상기 기준전압 라인(RL)에 더 연결된 제1 비 센싱 픽셀(PX4), 상기 제1 비 센싱 픽셀(PX4)에 연결된 제1 플로팅 구동 데이터라인(DL4)을 더 포함하고,
상기 데이터 드라이버(20)는,
상기 온 구동 데이터라인(DL1)에 대응되는 제1 전압 생성기(DAC1);
상기 플로팅 구동 데이터라인(DL3)에 대응되는 제2 전압 생성기(DAC3);
상기 제1 플로팅 구동 데이터라인(DL4)에 대응되는 제3 전압 생성기(DAC4);
상기 온 구동 데이터라인(DL1)과 상기 적분기 앰프의 상기 출력 단자 사이에 연결된 스위치 P1;
상기 제1 전압 생성기(DAC1)의 출력 단자와 상기 온 구동 데이터라인(DL1) 사이에 연결된 스위치 P2;
상기 플로팅 구동 데이터라인(DL3)과 상기 적분기 앰프의 상기 출력 단자 사이에 연결된 스위치 P1S;
상기 제2 전압 생성기(DAC3)의 출력 단자와 상기 플로팅 구동 데이터라인(DL3) 사이에 연결된 스위치 P2S;
상기 제1 플로팅 구동 데이터라인(DL4)과 상기 적분기 앰프의 상기 출력 단자 사이에 연결된 스위치 P1”;
상기 제3 전압 생성기(DAC4)의 출력 단자와 상기 제1 플로팅 구동 데이터라인(DL4) 사이에 연결된 스위치 P2”; 및
상기 적분기 앰프(AMP)의 제2 입력 단자(+)와 상기 제1 플로팅 구동 데이터라인(DL4) 사이에 연결된 스위치 Q1S를 포함한 전계 발광 표시장치.The method of claim 1,
The display panel 10 is
A first non-sensing pixel PX4 further connected to the reference voltage line RL, and a first floating driving data line DL4 connected to the first non-sensing pixel PX4,
The data driver 20,
a first voltage generator DAC1 corresponding to the on-drive data line DL1;
a second voltage generator DAC3 corresponding to the floating driving data line DL3;
a third voltage generator DAC4 corresponding to the first floating driving data line DL4;
a switch P1 connected between the on-drive data line DL1 and the output terminal of the integrator amplifier;
a switch P2 connected between an output terminal of the first voltage generator DAC1 and the on-drive data line DL1;
a switch P1S connected between the floating driving data line DL3 and the output terminal of the integrator amplifier;
a switch P2S connected between an output terminal of the second voltage generator DAC3 and the floating driving data line DL3;
a switch P1" connected between the first floating driving data line DL4 and the output terminal of the integrator amplifier;
a switch P2″ connected between the output terminal of the third voltage generator (DAC4) and the first floating driving data line (DL4); and
and a switch Q1S connected between the second input terminal (+) of the integrator amplifier (AMP) and the first floating driving data line (DL4).
상기 센싱 모드는 초기화 구간과 센싱 구간을 포함하고,
상기 스위치 P2와 상기 스위치 P1S와 상기 스위치 Q1S는 상기 초기화 구간과 상기 센싱 구간에서 온 상태를 유지하고,
상기 스위치 P1과 상기 스위치 P2S와 상기 스위치 P1”와 상기 스위치 P2”는 상기 초기화 구간과 상기 센싱 구간에서 오프 상태를 유지하며,
상기 리셋 스위치(RST)는 상기 초기화 구간에서 온 상태를 유지하고 상기 센싱 구간에서 오프 상태를 유지하는 전계 발광 표시장치.13. The method of claim 12,
The sensing mode includes an initialization section and a sensing section,
The switch P2, the switch P1S, and the switch Q1S maintain an on state in the initialization period and the sensing period,
The switch P1 and the switch P2S and the switch P1” and the switch P2” maintain an off state in the initialization period and the sensing period,
The reset switch RST maintains an on state in the initialization period and maintains an off state in the sensing period.
상기 초기화 구간에서,
상기 온 구동 데이터라인(DL1)에는 상기 제1 전압 생성기(DAC1)로부터 온 레벨 데이터전압(Von)이 공급되고,
상기 기준전압 라인(RL)과 상기 플로팅 구동 데이터라인(DL3)과 상기 제1 플로팅 구동 데이터라인(DL4)과 상기 적분기 앰프의 출력 단자에는 상기 적분기 앰프(AMP)로부터 상기 적분기 기준 전압(CVref)이 공급되는 전계 발광 표시장치.13. The method of claim 12,
In the initialization section,
An on-level data voltage Von is supplied from the first voltage generator DAC1 to the on-drive data line DL1,
The integrator reference voltage CVref from the integrator amplifier AMP is provided to the reference voltage line RL, the floating driving data line DL3, the first floating driving data line DL4, and the output terminals of the integrator amplifier. Supplied electroluminescent display.
상기 센싱 구간에서,
상기 적분기 앰프(AMP)의 출력 단자에 인가되는 적분기 출력 전압(CI_OUT)은 상기 적분기 기준 전압(CVref)으로부터 낮아지는 전계 발광 표시장치.13. The method of claim 12,
In the sensing section,
The integrator output voltage CI_OUT applied to the output terminal of the integrator amplifier AMP is lowered from the integrator reference voltage CVref.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200134267A KR20220050512A (en) | 2020-10-16 | 2020-10-16 | Electroluminescence Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200134267A KR20220050512A (en) | 2020-10-16 | 2020-10-16 | Electroluminescence Display Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220050512A true KR20220050512A (en) | 2022-04-25 |
Family
ID=81451970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200134267A KR20220050512A (en) | 2020-10-16 | 2020-10-16 | Electroluminescence Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220050512A (en) |
-
2020
- 2020-10-16 KR KR1020200134267A patent/KR20220050512A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102603596B1 (en) | Organic Light Emitting Display And Degradation Sensing Method Of The Same | |
US10964264B1 (en) | Electroluminescent display panel having pixel driving circuit | |
US10467960B2 (en) | Electroluminescent display device and driving method of the same | |
KR102350396B1 (en) | Organic Light Emitting Display And Degradation Sensing Method Of The Same | |
KR102348765B1 (en) | Degradation Sensing Method For Emitting Device Of Organic Light Emitting Display | |
US10971082B2 (en) | Data driver and organic light emitting display device including the same | |
US11195472B2 (en) | Display device | |
US11798497B2 (en) | Gate driving circuit and display device using the same | |
KR20220059776A (en) | Display Device and Driving Method of the same | |
KR101581593B1 (en) | Degradation Sensing Method of Organic Light Emitting Display | |
KR102614069B1 (en) | Sensing Circuit And Organic Light Emitting Display Including The Same, And Sensing Method Of Organic Light Emitting Display | |
KR102595505B1 (en) | Organic Light Emitting Display And Sensing Method For Electric Characteristics Of The Same | |
US20220036813A1 (en) | Electroluminescence display apparatus | |
KR102636686B1 (en) | Deterioration Sensing Device And Method Of Organic Light Emitting Display | |
KR20210058232A (en) | Display device | |
JP7264980B2 (en) | electroluminescence display | |
KR102374752B1 (en) | Driving Method Of Organic Light Emitting Display | |
KR20220017752A (en) | Electroluminescence Display Device | |
KR20220086906A (en) | Organic Light Emitting Display Device and Method for driving the same | |
KR20220050512A (en) | Electroluminescence Display Device | |
KR20210082602A (en) | Pixel circuit, electroluminescent display using the same, and method for sensing chracteristic of light emission control transistor using the same | |
US20230197003A1 (en) | Electroluminescent Display Apparatus | |
CN113838425B (en) | Electroluminescent display device | |
KR102618603B1 (en) | Organic Light Emitting Display Device | |
US20240256064A1 (en) | Touch Sensing Display Apparatus |