KR20220046137A - High resistivity wafer manufacturing method - Google Patents
High resistivity wafer manufacturing method Download PDFInfo
- Publication number
- KR20220046137A KR20220046137A KR1020200129213A KR20200129213A KR20220046137A KR 20220046137 A KR20220046137 A KR 20220046137A KR 1020200129213 A KR1020200129213 A KR 1020200129213A KR 20200129213 A KR20200129213 A KR 20200129213A KR 20220046137 A KR20220046137 A KR 20220046137A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- ingot
- type
- boron
- manufacturing
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
본 발명은 고저항 웨이퍼 제조 방법에 관한 것으로 특히, P-type 고저항 웨이퍼 제조시에 붕소(Boron) 갈륨(Gallium)을 같이 도핑하여 P-type 비저항을 100 Ohm-cm ~ 100000 Ohm-cm 의 고저항을 갖도록 제작하는 고저항 웨이퍼 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a high-resistance wafer. In particular, when manufacturing a P-type high-resistance wafer, boron and gallium are doped together to increase the P-type resistivity of 100 Ohm-cm to 100000 Ohm-cm. It relates to a method of manufacturing a high-resistance wafer manufactured to have resistance.
일반적으로, 반도체 소자의 제조시에 기판으로 사용되는 실리콘 웨이퍼는 일반적으로 고순도 다결정 실리콘 잉곳을 제조한후, 쵸크랄스키(Czochralski) 결정성장법 등의 방법을 통해 다결정 실리콘으로부터 단결정을 성장시켜 단결정 실리콘 잉곳을 생산한 다음, 이를 얇게 절단하는 방식으로 만들어진다.In general, a silicon wafer used as a substrate in manufacturing a semiconductor device is a single crystal silicon by manufacturing a high-purity polycrystalline silicon ingot and then growing a single crystal from polycrystalline silicon through a method such as a Czochralski crystal growth method. It is made by producing an ingot and then cutting it thinly.
단결정 실리콘 잉곳을 생산하기 위한 상기한 쵸크랄스키 결정성장법은, 히터를 사용하여 석영 도가니 속의 다결정 실리콘을 융점인 1414℃ 이상 가열하는 과정을 포함한다. The above-described Czochralski crystal growth method for producing a single crystal silicon ingot includes a process of heating polycrystalline silicon in a quartz crucible to a melting point of 1414° C. or higher using a heater.
결정성장 도중에는 석영 도가니를 회전시켜 온도가 부위에 관계없이 일정하게 유지되도록 한다. 용융된 실리콘의 온도가 안정되면 실리콘 종자결정(seed crystal)이 부착된 암(arm) 혹은 케이블이 천천히 하강하여 용융실리콘의 표면에 닿도록 하며, 이 실리콘 종자결정은 차후에 보다 큰 결정을 성장시키기 위한 출발원료가 된다. 그리고, 종자결정의 아랫부분이 용융실리콘 속에서 녹기 시작하여 안정되면 종자결정이 부착된 암(arm) 혹은 케이블을 상향운동으로 상승시킨다. 이때 종자결정을 용융실리콘으로부터 천천히 끌어올리면 종자결정에 붙은 용융실리콘이 응고되면서 종자결정과 동일한 결정구조를 가지게 된다. 한편 암 또는 케이블은 상향운동을 계속하여 보다 큰 결정을 성장시키는데 결정성장은 석영 도가니 속의 실리콘이 일정량 남아 있을 때까지 계속된다. 이런 과정에서 석영 도가니와 종자결정의 회전속도 및 석영 도가니의 온도를 적절히 조절하면 균일한 직경의 단결정을 얻을 수 있다.During crystal growth, the quartz crucible is rotated to keep the temperature constant regardless of the location. When the temperature of the molten silicon is stabilized, the arm or cable to which the silicon seed crystal is attached slowly descends to reach the surface of the molten silicon, and this silicon seed crystal is used to grow larger crystals in the future. as the starting material. Then, when the lower part of the seed crystal starts to melt in the molten silicon and becomes stable, the arm or cable to which the seed crystal is attached is raised by upward movement. At this time, when the seed crystal is slowly pulled up from the molten silicon, the molten silicon attached to the seed crystal is solidified and has the same crystal structure as the seed crystal. Meanwhile, the arm or cable continues to move upward to grow larger crystals, and the crystal growth continues until a certain amount of silicon in the quartz crucible remains. In this process, if the rotation speed of the quartz crucible and the seed crystal and the temperature of the quartz crucible are appropriately controlled, single crystals of uniform diameter can be obtained.
한편, 고저항 웨이퍼 제조에 있어 핵심 기술은 CZ 방법으로 잉곳 성장시 산소가 잉곳으로 유입 되고, 이 산소들이 써멀 도너(Thermal Donor)로 작용하여 웨이퍼 전기적 특성을 P type에서 N type으로 전환 되는 현상이 있다.On the other hand, the core technology in manufacturing high-resistance wafers is the CZ method, where oxygen flows into the ingot during ingot growth, and this oxygen acts as a thermal donor to change the wafer electrical characteristics from P type to N type. there is.
이러한 현상을 개선하기 위해 열처리 공정에서 산소 석출을 시켜 산소 농도를 낮추는 기술을 많이 사용하고 있다. In order to improve this phenomenon, a technique for lowering the oxygen concentration by precipitating oxygen in the heat treatment process is widely used.
도 1은 일반적인 고저항 웨이퍼 제조방법을 본 발명의 실시예에 따른 단결정 잉곳 성장장치의 전체적인 구성을 보인 도면이다.1 is a view showing the overall configuration of a single crystal ingot growing apparatus according to an embodiment of the present invention in a general high-resistance wafer manufacturing method.
도 2는 실리콘 폴리의 원부자재 스펙 및 평균값을 나타낸 도면이다.2 is a view showing raw and subsidiary material specifications and average values of silicone poly.
도 3은 N-type 폴리를 사용시의 비저항 그래프이다.3 is a graph of resistivity when N-type poly is used.
도 1을 참조하면, 고저항 웨이퍼 제조 공정을 보면, 전기적 특성이 P type 1000 Ohm-cm의 고저항 웨이퍼를 만들기 위해, 먼저 잉곳 성장시 사용하는 폴리는 전기적으로 P type의 폴리 실리콘을 준비하는 단계를 수행하다.Referring to FIG. 1 , looking at the high-resistance wafer manufacturing process, in order to make a high-resistance wafer having a P-type 1000 Ohm-cm electrical characteristic, first, the poly used for growing the ingot is electrically preparing P-type polysilicon. carry out
다음 단계는 P type 의 폴리를 사용하여 잉곳 성장 단계인데, 일반적으로 저저항 반도체용 잉곳성장은 고객이 원하는 비저항을 맞추기 위해 붕소(Boron)를 첨가하여 잉곳을 성장하지만, 고저항 잉곳 성장에 있어 원부자재인 P-type 폴리를 사용하여 성장 중 도핑없이 잉곳을 성장시키고, 이때 저산소 농도 제어 목적으로 자석(magnet)을 사용한 MCZ 방법을 사용하고 있다 . The next step is an ingot growth step using P-type poly. In general, ingot growth for low-resistance semiconductors, boron is added to meet the specific resistance desired by customers. The ingot is grown without doping during growth using P-type poly, which is an auxiliary material, and the MCZ method using a magnet is used for the purpose of controlling the low oxygen concentration.
다음 단계는 반도체 웨이퍼 제조 공정과 동일하게 웨이퍼링 공정을 거친다.The next step is a wafering process similar to the semiconductor wafer manufacturing process.
그 다음 단계에서 열처리 공정을 진행 한다. 열처리는 크게 두가지 목적으로 실시하는데, 첫번째는 케터링을 향상 시키기 목적이고, 두번째는 산소가 석출 되는 과정에서 웨이퍼내 산소를 6ppma 이하로 낮춰 써멀 도너(Thermal Donor)의 영향을 줄여 고저항 웨이퍼를 유지 시키는 목적으로 열처리를 실시 한다. 이때, 열처리 공정에서 써멀 도너(Thermal Donor)는 웨이퍼 내 실리콘 원자와 산소가 결합하여 전기적으로 인(Phosphoruse) 와 유사하게 도너를 생성하여 전기적으로 N-type 성질을 갖게 된다.In the next step, the heat treatment process is performed. The heat treatment is performed for two main purposes. The first is to improve the kettering, and the second is to lower the oxygen in the wafer to 6ppma or less in the process of oxygen precipitation to reduce the influence of the thermal donor to maintain a high resistance wafer. heat treatment for the purpose. In this case, the thermal donor in the heat treatment process generates a donor similar to phosphorus by combining silicon atoms and oxygen in the wafer, thereby electrically having an N-type property.
그런데, 저저항에서는 억셉터(Acceptor)에 비해 산소에 의한 도너(Donor)량이 적어 문제가 되지 않지만, 1000 Ohm-cm 이상 고저항에서는 억셉터(Acceptor) 대비 상대적으로 도너(Donor)가 많아 전기적 특성이 N type으로 쉽게 변하게 된다. However, at low resistance, the amount of donor by oxygen is less than that of the acceptor, so it is not a problem, but at the high resistance of 1000 Ohm-cm or more, there are relatively many donors compared to the acceptor, so electrical characteristics It is easily changed to this N type.
써멀 도너(Thermal Donor)는 700도에서 10분 열처리후 급속냉각을 시키면 제거 되는데, 산소 농도가 일정 수준 이상의 농도에서는 시간이 지날수록 실리콘 원자와 산소 원자가 다시 결합하여 도너(Donor)를 다시 형성하는 문제점이 있다.Thermal donor is removed by rapid cooling after heat treatment at 700°C for 10 minutes. When the oxygen concentration exceeds a certain level, as time passes, silicon atoms and oxygen atoms are recombined to form a donor again. There is this.
이후 단계는 열처리 된 웨이퍼를 세정하는 단계이다. 이 단계에서는 웨이퍼 표면에 묻은 이물질을 제거한다. The next step is to clean the heat treated wafer. In this step, foreign substances attached to the wafer surface are removed.
전체 공정 중에 폴리 준비 단계에서 현재 사용하는 폴리의 전기적 특성이 모두 P type의 폴리만 있는 것이 아니고, 도 2의 표와 같은 전기적으로 N type의 폴리 또한 있는데, 저저항 반도체 공정에서는 미량의 인(Phosphoruse)에 의한 영향이 적어 일반적으로 사용하는데 문제점은 없다.In the entire process, the electrical properties of poly currently used in the poly preparation step are not all P-type poly, and there is also N-type poly electrically as shown in the table of FIG. 2, but in the low-resistance semiconductor process, a trace amount of phosphorus ), there is no problem in general use.
하지만, 고저항에 있어서는 N type의 폴리를 사용하여 잉곳을 성장시키면 도 3의 그래프 처럼 전기적으로 모두 N type이 되어, 후 공정인 열처리 단계을 거쳐도 P type의 고저항 웨이퍼를 못 만드는 문제점이 있다.However, in the case of high resistance, when the ingot is grown using N-type poly, it becomes electrically N-type as shown in the graph of FIG. 3, and there is a problem in that it cannot make a P-type high-resistance wafer even after a heat treatment step, which is a post process.
도 2의 표는 현재 사용하고 있는 폴리의 스펙으로 인(Phosphorus)의 함량이 붕소(boron)의 함량 보다 많아 전기적으로 N type 폴리이며, 공급 업체마다 차이는 있지만 기본 스펙을 보면 인(Phosphorus) ≤0.15 ppba, 붕소(Boron) ≤0.05 ppba 함유된 N-type 폴리로 각 업체별 평균 함류량은 도 2의 표와 같다. The table of FIG. 2 shows the specifications of the currently used poly. The content of phosphorus is higher than the content of boron, so it is electrically N-type poly, and although there are differences between suppliers, if you look at the basic specifications, phosphorus ≤ As an N-type poly containing 0.15 ppba, boron ≤0.05 ppba, the average content of each company is shown in the table of FIG. 2 .
도 3의 그래프는 도 2의 표의 공급업체의 평균 값인 인(Phosphoruse) 0.0225 ppba, 붕소(Boron) 0.00175ppba 을 사용하여 비저항 값을 계산한 그래프로, 비저항 2E+3 Ohm-cm 이상인 N type 전기적 특성을 갖는 것을 알 수 있다.The graph of FIG. 3 is a graph in which the resistivity value is calculated using 0.0225 ppba of phosphorus and 0.00175 ppba of boron, which are the average values of the suppliers in the table of FIG. It can be seen that has
본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하고자 하는 것으로, 산소 석출 열처리를 통해 근본적으로 산소 농도를 낮춰 써멀 도너(Thermal Donor) 발생량을 낮추는 고저항 웨이퍼 제조 방법을 제공하는 것이다. The technical problem to be achieved by the present invention is to solve the conventional problems, and to provide a method of manufacturing a high-resistance wafer that fundamentally lowers the oxygen concentration through an oxygen precipitation heat treatment to lower the amount of thermal donor generation.
또한, 본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하고자 하는 것으로, P-type 고저항 웨이퍼 제조시에 붕소(Boron) 갈륨(Gallium)을 같이 도핑하여 P-type 비저항을 100 Ohm-cm ~ 100000 Ohm-cm 의 고저항을 갖도록 제작하는 고저항 웨이퍼 제조 방법을 제공하는 것이다. In addition, the technical problem to be achieved by the present invention is to solve the problems of the prior art, and when manufacturing a P-type high-resistance wafer, doping boron and gallium together to increase the P-type resistivity of 100 Ohm-cm ~ An object of the present invention is to provide a method for manufacturing a high-resistance wafer that is manufactured to have a high resistance of 100000 Ohm-cm.
또한, 본 발명이 이루고자 하는 기술적 과제는 종래의 문제점을 해결하고자 하는 것으로, 잉곳 성장에 있어 N-type 폴리를 사용하여 P-type의 전기적 특성을 갖는 고저항 웨이퍼 제조 방법을 제공하는 것이다. In addition, the technical problem to be achieved by the present invention is to solve the problems of the prior art, and to provide a method of manufacturing a high resistance wafer having P-type electrical characteristics using N-type poly in ingot growth.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 고저항 웨이퍼 제조 방법은,High resistance wafer manufacturing method according to the features of the present invention for solving these problems,
폴리 실리콘을 준비하는 단계;preparing polysilicon;
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계;growing an ingot using the polysilicon;
성장된 잉곳으로 웨이퍼링 공정을 거치는 단계;performing a wafering process with the grown ingot;
웨이퍼에 대해 열처리 공정을 진행하는 단계;performing a heat treatment process on the wafer;
열처리 된 웨이퍼를 세정하는 단계를 포함하며,cleaning the heat treated wafer;
상기 P type의 폴리 실리콘을 준비하는 단계에서,In the step of preparing the P-type polysilicon,
상기 폴리 실리콘은 붕소(Boron)는 0.15ppma 이하로 함유되고, 인(Phosphoruse)은 0.05 ppma 이하로 함유된 N-type 폴리 실리콘인 것을 특징으로 한다.The polysilicon is characterized in that it is N-type polysilicon containing less than 0.15 ppma of boron and less than about 0.05 ppma of phosphorus.
상기 N-type 폴리 실리콘은 전체 비저항(Resistivity)이 500 Ohm-cm 이상인 것을 특징으로 한다.The N-type polysilicon has an overall resistivity of 500 Ohm-cm or more.
상기 N-type 폴리 실리콘은 수명(life time)이 1000 usec 이상이다.The N-type polysilicon has a life time of 1000 usec or more.
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,In the step of growing an ingot using the polysilicon,
P-type 100~1000 Ohm-cm 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.03~1.5 ppma 도핑하여 성장시키는 것을 특징으로 한다.In order to grow a P-
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,In the step of growing an ingot using the polysilicon,
P-type 1000 Ohm-cm 이상인 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.01~0.1 ppba 도핑하고, 갈륨(Gallium)을 0.3 ppba 이하로 동시에 도핑하여 잉곳을 성장시키는 것을 특징으로 한다.In order to grow a P-type 1000 Ohm-cm or more ingot, boron is doped by 0.01 to 0.1 ppba, and gallium is doped to 0.3 ppba or less at the same time to grow the ingot.
이러한 과제를 해결하기 위한 본 발명의 다른 특징에 따른 고저항 웨이퍼 제조 방법은,High resistance wafer manufacturing method according to another feature of the present invention for solving these problems,
폴리 실리콘을 준비하는 단계;preparing polysilicon;
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계를 포함하며, using the polysilicon to grow an ingot,
상기 폴리 실리콘은 붕소(Boron)는 0.15ppma 이하로 함유되고, 인(Phosphoruse)은 0.05 ppma 이하로 함유된 N-type 폴리 실리콘인 것을 특징으로 한다.The polysilicon is characterized in that it is N-type polysilicon containing less than 0.15 ppma of boron and less than about 0.05 ppma of phosphorus.
상기 N-type 폴리 실리콘은 전체 비저항(Resistivity)이 500 Ohm-cm 이상이고, 상기 N-type 폴리 실리콘은 수명(life time)이 1000 usec 이상이다.The N-type polysilicon has a total resistivity of 500 Ohm-cm or more, and the N-type polysilicon has a life time of 1000 usec or more.
본 발명의 실시 예에서는, 산소 석출 열처리를 통해 근본적으로 산소 농도를 낮춰 써멀 도너(Thermal Donor) 발생량을 낮추는 고저항 웨이퍼 제조 방법을 제공할 수 있다. In an embodiment of the present invention, it is possible to provide a method of manufacturing a high-resistance wafer that lowers the amount of thermal donor generation by fundamentally lowering the oxygen concentration through oxygen precipitation heat treatment.
또한, 본 발명의 실시 예에서는, P-type 고저항 웨이퍼 제조시에 붕소(Boron) 갈륨을 같이 도핑하여 P-type 비저항을 100 Ohm-cm ~ 100000 Ohm-cm 의 고저항을 갖도록 제작하는 고저항 웨이퍼 제조 방법을 제공할 수 있다. In addition, in an embodiment of the present invention, high resistance is manufactured to have a high resistance of 100 Ohm-cm to 100000 Ohm-cm by doping with gallium boron when manufacturing a P-type high resistance wafer. A wafer manufacturing method can be provided.
또한, 본 발명의 실시 예에서는, 잉곳 성장에 있어 N-type 폴리를 사용하여 P-type의 전기적 특성을 갖는 고저항 웨이퍼 제조 방법을 제공할 수 있다. In addition, in an embodiment of the present invention, it is possible to provide a method of manufacturing a high-resistance wafer having P-type electrical characteristics by using N-type poly in ingot growth.
도 1은 일반적인 고저항 웨이퍼 제조방법을 본 발명의 실시예에 따른 단결정 잉곳 성장장치의 전체적인 구성을 보인 도면이다.
도 2는 실리콘 폴리의 원부자재 스펙 및 평균값을 나타낸 도면이다.
도 3은 N-type 폴리를 사용시의 비저항 그래프이다.
도 4는 본 발명의 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 도핑 농도에 따른 잉곳의 전기적 특성 및 비저항 분포를 나타낸 표이다.
도 5는 본 발명의 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 도핑 잉곳의 전기적 특성 및 비저항 그래프를 나타낸 도면이다.
도 6는 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 및 갈륨 도핑 농도에 따른 잉곳의 전기적 특성 및 비저항 분포를 나타낸 표이다.
도 7은 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 원소별 분배 계수를 나타낸 표이다.
도 8은 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 및 갈륨 도핑 잉곳의 전기적 특성 및 비저항 그래프를 나타낸 도면이다.1 is a view showing the overall configuration of a single crystal ingot growing apparatus according to an embodiment of the present invention in a general high-resistance wafer manufacturing method.
2 is a view showing raw and subsidiary material specifications and average values of silicone poly.
3 is a graph of resistivity when N-type poly is used.
4 is a table showing electrical characteristics and resistivity distribution of an ingot according to a boron doping concentration in a method for manufacturing a high resistance wafer according to an embodiment of the present invention.
5 is a diagram illustrating electrical characteristics and resistivity graphs of a boron-doped ingot in a method for manufacturing a high-resistance wafer according to an embodiment of the present invention.
6 is a table showing electrical characteristics and resistivity distribution of an ingot according to boron and gallium doping concentrations in a method of manufacturing a high resistance wafer according to another embodiment of the present invention.
7 is a table showing a distribution coefficient for each element in a method of manufacturing a high resistance wafer according to another embodiment of the present invention.
8 is a diagram illustrating electrical characteristics and resistivity graphs of boron- and gallium-doped ingots in a method for manufacturing a high-resistance wafer according to another embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. However, the present invention may be implemented in several different forms and is not limited to the embodiments described herein. And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and similar reference numerals are attached to similar parts throughout the specification.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain element, it means that other elements may be further included, rather than excluding other elements, unless otherwise stated.
도 4는 본 발명의 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 도핑 농도에 따른 잉곳의 전기적 특성 및 비저항 분포를 나타낸 표이다.4 is a table showing electrical characteristics and resistivity distribution of an ingot according to a boron doping concentration in a method for manufacturing a high resistance wafer according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 도핑 잉곳의 전기적 특성 및 비저항 그래프를 나타낸 도면이다.5 is a diagram illustrating electrical characteristics and resistivity graphs of a boron-doped ingot in a method for manufacturing a high-resistance wafer according to an embodiment of the present invention.
도 6는 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 및 갈륨(Gallium) 도핑 농도에 따른 잉곳의 전기적 특성 및 비저항 분포를 나타낸 표이다.6 is a table showing electrical characteristics and resistivity distribution of an ingot according to boron and gallium doping concentrations in a method of manufacturing a high resistance wafer according to another embodiment of the present invention.
도 7은 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 원소별 분배 계수를 나타낸 표이다.7 is a table showing a distribution coefficient for each element in a method of manufacturing a high resistance wafer according to another embodiment of the present invention.
도 8은 본 발명의 다른 실시예에 따른 고저항 웨이퍼 제조 방법에서 붕소(Boron) 및 갈륨(Gallium) 도핑 잉곳의 전기적 특성 및 비저항 그래프를 나타낸 도면이다.8 is a diagram illustrating electrical characteristics and resistivity graphs of boron- and gallium-doped ingots in a method for manufacturing a high-resistance wafer according to another embodiment of the present invention.
도 4 내지 도 8을 참조하면, 본 발명의 실시예에 따른 단결정 잉곳 성장장치의 고저항 웨이퍼 제조 방법은,4 to 8, the method of manufacturing a high resistance wafer of a single crystal ingot growing apparatus according to an embodiment of the present invention,
폴리 실리콘을 준비하는 단계;preparing polysilicon;
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계;growing an ingot using the polysilicon;
성장된 잉곳으로 웨이퍼링 공정을 거치는 단계;performing a wafering process with the grown ingot;
웨이퍼에 대해 열처리 공정을 진행하는 단계;performing a heat treatment process on the wafer;
열처리 된 웨이퍼를 세정하는 단계를 포함하며,cleaning the heat treated wafer;
상기 P type의 폴리 실리콘을 준비하는 단계에서,In the step of preparing the P-type polysilicon,
상기 폴리 실리콘은 붕소(Boron)는 0.15ppma 이하로 함유되고, 인(Phosphoruse)은 0.05 ppma 이하로 함유된 N-type 폴리 실리콘인 것을 특징으로 한다.The polysilicon is characterized in that it is N-type polysilicon containing less than 0.15 ppma of boron and less than about 0.05 ppma of phosphorus.
상기 N-type 폴리 실리콘은 전체 비저항(Resistivity)이 500 Ohm-cm 이상인 것을 특징으로 한다.The N-type polysilicon has an overall resistivity of 500 Ohm-cm or more.
상기 N-type 폴리 실리콘은 수명(life time)이 1000 usec 이상이다.The N-type polysilicon has a life time of 1000 usec or more.
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,In the step of growing an ingot using the polysilicon,
P-type 100~1000 Ohm-cm 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.03~1.5 ppma 도핑하여 성장시키는 것을 특징으로 한다.In order to grow a P-
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,In the step of growing an ingot using the polysilicon,
P-type 1000 Ohm-cm 이상인 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.01~0.1 ppba 도핑하고, 갈륨(Gallium)을 0.3 ppba 이하로 동시에 도핑하여 잉곳을 성장시키는 것을 특징으로 한다.In order to grow a P-type 1000 Ohm-cm or more ingot, boron is doped by 0.01 to 0.1 ppba, and gallium is doped to 0.3 ppba or less at the same time to grow the ingot.
이러한 본 발명의 실시예를 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the embodiment of the present invention will be described in more detail.
먼저 본 발명의 실시예에서는, S10 폴리 준비 단계에서, N-type 폴리를 사용하여 도 4의 표와 같이 붕소(Boron)를 소량 투입하여 전기적 특성 및 비저항 분포를 계산해 보았다. 이때, N-type 폴리의 불순물 함량은 도 2의 표의 평균 값을 사용하였다.First, in the embodiment of the present invention, in the S10 poly preparation step, using N-type poly, a small amount of boron was added as shown in the table of FIG. 4 to calculate electrical characteristics and resistivity distribution. In this case, the average value of the table of FIG. 2 was used for the impurity content of the N-type poly.
도 4의 표에서 붕소(Boron) 농도 0.01 ppba ~ 0.03 ppba인 붕소(Boron)를 추가 도핑 했을 때 도 5의 그래프와 같이 고화율 25%, 81%, 92% 에서 전기적 특성이 P-type에서 N-type 으로 변화는 것을 확인 할 수 있다.In the table of FIG. 4, when boron with a boron concentration of 0.01 ppba to 0.03 ppba was additionally doped, as shown in the graph of FIG. 5, the electrical properties were N at the solidification rates of 25%, 81%, and 92% in P-type. You can check the change with -type.
그리고, 그 이상 붕소(Boron) 농도에서는 잉곳 전체 P-type이고, 비저항 1E+4 Ohm-cm 이하의 값을 갖는 것을 확인 할 수 있다. And, it can be confirmed that at a higher boron concentration, the entire ingot is P-type, and has a specific resistance of 1E+4 Ohm-cm or less.
도 4의 표에서 붕소(Boron)만 추가 도핑 했을 경우 농도 0.03 ~ 1.5 ppba에서는 P-type 비저항 100 ~ 1000 Ohm-cm 사이의 고저항 잉곳을 성장 시킬 수 있다. In the table of FIG. 4, when only boron is additionally doped, a high resistance ingot having a P-type resistivity of 100 to 1000 Ohm-cm can be grown at a concentration of 0.03 to 1.5 ppba.
도 7의 표는 원소별 분배계수로 붕소(Boron)는 0.75, 인(Phosphoruse)는 0.35, 갈륨(Gallium)은 0.008로 붕소(Boron)과 인(Phosphoruse)을 함께 도핑 했을 경우 도 5와 같이 0.03 ppba 그래프 처럼 비저항 분포가 붕소(Boron) 만 도핑한 것 보다 편차가 작은 것으로 볼 수 있다.In the table of FIG. 7, the partition coefficients for each element are 0.75 for boron, 0.35 for phosphorus, and 0.008 for gallium. When doping with boron and phosphorus, 0.03 as in FIG. As shown in the ppba graph, it can be seen that the deviation of the resistivity distribution is smaller than that of doping only boron.
도 4의 표와 같이 붕소(Boron)만 추가 도핑하여 비저항 1000 Ohm-cm 이상의 고저항 잉곳을 성장하기에는 부족함이 있다.As shown in the table of FIG. 4 , there is insufficient to grow a high-resistance ingot with a specific resistance of 1000 Ohm-cm or more by additionally doping only with boron.
따라서, 분배계수 0.008, 3족 원소인 갈륨(Gallium)을 도 6과 같이 소량 도핑하여 전기적 특성 및 비저항 분포를 계산해 보았다. Accordingly, electrical characteristics and resistivity distribution were calculated by doping a small amount of gallium, a
도 4의 표에서 붕소(Boron) 농도 0.01 ppba ~ 0,03 ppba 에서 전기적 특성이 P type 과 N type이 같이 혼존하는 영역에, 갈륨(Gallium)을 소량 도핑하여 계산해 최적화를 하였다.In the table of FIG. 4 , the electrical characteristics were calculated by doping a small amount of gallium in the region where the P type and the N type coexist at a boron concentration of 0.01 ppba to 0,03 ppba, and were calculated and optimized.
그 결과 도 6과 같이, 붕소(Boron) 농도 0.01 ppba 일 때 갈륨(Gallium) 0.26 ppba,As a result, as shown in FIG. 6, when the boron concentration is 0.01 ppba, gallium 0.26 ppba,
붕소(Boron) 농도 0.02 ppba 일 때 갈륨(Gallium) 0.25 ppba, When the boron concentration is 0.02 ppba, gallium 0.25 ppba,
붕소(Boron) 농도 0.03 ppba 일 때 갈륨(Gallium) 0.26 ppba 를 공동 도핑(Co-dopping) 했을 때 전기적 특성이 모두 P type이고, 비저항은 10000 ~ 100000 Ohm-cm 분포를 갖는 잉곳을 성장 시킬 수 있었다.When the boron concentration was 0.03 ppba and gallium was co-doped with 0.26 ppba, an ingot having all P-type electrical characteristics and a resistivity of 10000 ~ 100000 Ohm-cm was able to be grown. .
도 8의 그래프는 도 6의 표의 붕소(Boron), 인(Phosphorus)을 공동 도핑(Co dopping)한 잉곳 고화율 95% 까지 비저항 분포를 계산한 그래프이다. The graph of FIG. 8 is a graph in which the resistivity distribution is calculated up to 95% of the solidification rate of the ingot co-doped with boron and phosphorus of the table of FIG. 6 .
도 8을 참조하면, 도 5의 경우와 비교하여 모두 P type에 비저항 분포가 균일한 잉곳을 시킬 수 있다.Referring to FIG. 8 , compared to the case of FIG. 5 , an ingot having a uniform resistivity distribution may be formed in all P-types.
본 발명의 실시 예에서는, 산소 석출 열처리를 통해 근본적으로 산소 농도를 낮춰 써멀 도너(Thermal Donor) 발생량을 낮출 수 있다. In an embodiment of the present invention, the amount of thermal donor generation can be reduced by fundamentally lowering the oxygen concentration through the oxygen precipitation heat treatment.
또한, 본 발명의 실시 예에서는, P-type 고저항 웨이퍼 제조시에 붕소(Boron) 갈륨(Gallium)을 같이 도핑하여 P-type 비저항을 100 Ohm-cm ~ 100000 Ohm-cm 의 고저항을 갖도록 제작할 수 있다. In addition, in an embodiment of the present invention, when manufacturing a P-type high-resistance wafer, it is doped with boron and gallium to produce a P-type resistivity of 100 Ohm-cm to 100000 Ohm-cm to have a high resistance. can
또한, 본 발명의 실시 예에서는, 잉곳 성장에 있어 N-type 폴리를 사용하여 P-type의 전기적 특성을 갖는 고저항 웨이퍼 제조 방법을 제공할 수 있다. In addition, in an embodiment of the present invention, it is possible to provide a method of manufacturing a high-resistance wafer having P-type electrical characteristics by using N-type poly in ingot growth.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improved forms of the present invention are also provided by those skilled in the art using the basic concept of the present invention as defined in the following claims. is within the scope of the right.
Claims (7)
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계;
성장된 잉곳으로 웨이퍼링 공정을 거치는 단계;
웨이퍼에 대해 열처리 공정을 진행하는 단계;
열처리 된 웨이퍼를 세정하는 단계를 포함하며,
상기 P type의 폴리 실리콘을 준비하는 단계에서,
상기 폴리 실리콘은 붕소(Boron)는 0.15ppma 이하로 함유되고, 인(Phosphoruse)은 0.05 ppma 이하로 함유된 N-type 폴리 실리콘인 것을 특징으로 하는 고저항 웨이퍼 제조 방법.preparing polysilicon;
growing an ingot using the polysilicon;
performing a wafering process with the grown ingot;
performing a heat treatment process on the wafer;
cleaning the heat treated wafer;
In the step of preparing the P-type polysilicon,
The polysilicon is a method of manufacturing a high-resistance wafer, characterized in that the N-type polysilicon containing less than 0.15 ppma of boron and less than about 0.05 ppma of phosphorus.
상기 N-type 폴리 실리콘은 전체 비저항(Resistivity)이 500 Ohm-cm 이상인 것을 특징으로 하는 고저항 웨이퍼 제조 방법.The method of claim 1,
The high-resistance wafer manufacturing method, characterized in that the N-type polysilicon has an overall resistivity of 500 Ohm-cm or more.
상기 N-type 폴리 실리콘은 수명(life time)이 1000 usec 이상인 고저항 웨이퍼 제조 방법.3. The method of claim 2,
The N-type polysilicon is a method of manufacturing a high-resistance wafer having a life time of 1000 microseconds or more.
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,
P-type 100~1000 Ohm-cm 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.03~1.5 ppma 도핑하여 성장시키는 것을 특징으로 하는 고저항 웨이퍼 제조 방법.4. The method of claim 3,
In the step of growing an ingot using the polysilicon,
In order to grow a P-type 100-1000 Ohm-cm ingot, a method of manufacturing a high-resistance wafer, characterized in that it is grown by doping 0.03-1.5 ppma of boron.
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계에서,
P-type 1000 Ohm-cm 이상인 잉곳을 성장시키기 위해서, 붕소(Boron)를 0.01~0.1 ppba 도핑하고, 갈륨(Gallium)을 0.3 ppba 이하로 동시에 도핑하여 잉곳을 성장시키는 것을 특징으로 하는 고저항 웨이퍼 제조 방법.4. The method of claim 3,
In the step of growing an ingot using the polysilicon,
In order to grow an ingot of P-type 1000 Ohm-cm or more, boron is doped by 0.01 to 0.1 ppba and gallium is doped to 0.3 ppba or less at the same time to grow the ingot. Way.
상기 폴리 실리콘을 사용하여 잉곳을 성장시키는 단계를 포함하며,
상기 폴리 실리콘은 붕소(Boron)는 0.15ppma 이하로 함유되고, 인(Phosphoruse)은 0.05 ppma 이하로 함유된 N-type 폴리 실리콘인 것을 특징으로 하는 고저항 웨이퍼 제조 방법.preparing polysilicon;
using the polysilicon to grow an ingot,
The polysilicon is a method of manufacturing a high-resistance wafer, characterized in that the N-type polysilicon containing less than 0.15 ppma of boron and less than about 0.05 ppma of phosphorus.
상기 N-type 폴리 실리콘은 전체 비저항(Resistivity)이 500 Ohm-cm 이상이고, 상기 N-type 폴리 실리콘은 수명(life time)이 1000 usec 이상인 고저항 웨이퍼 제조 방법.7. The method of claim 6,
The N-type polysilicon has a total resistivity of 500 Ohm-cm or more, and the N-type polysilicon has a life time of 1000 microseconds or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200129213A KR102429972B1 (en) | 2020-10-07 | 2020-10-07 | High resistivity wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200129213A KR102429972B1 (en) | 2020-10-07 | 2020-10-07 | High resistivity wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220046137A true KR20220046137A (en) | 2022-04-14 |
| KR102429972B1 KR102429972B1 (en) | 2022-08-05 |
Family
ID=81211372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200129213A KR102429972B1 (en) | 2020-10-07 | 2020-10-07 | High resistivity wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102429972B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040076237A (en) * | 2001-06-28 | 2004-08-31 | 삼성전자주식회사 | Czochralski pullers for manufacturing monocrystalline silicon ingots |
| JP2012124206A (en) * | 2010-12-06 | 2012-06-28 | Panasonic Corp | Polycrystalline silicon solar cell panel and manufacturing method thereof |
| KR101496396B1 (en) * | 2011-10-17 | 2015-02-26 | 실트로닉 아게 | Ptype silicon single crystal and method of manufacturing the same |
| KR101674819B1 (en) * | 2015-08-12 | 2016-11-09 | 주식회사 엘지실트론 | Method for Growing Single Crystal |
-
2020
- 2020-10-07 KR KR1020200129213A patent/KR102429972B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040076237A (en) * | 2001-06-28 | 2004-08-31 | 삼성전자주식회사 | Czochralski pullers for manufacturing monocrystalline silicon ingots |
| JP2012124206A (en) * | 2010-12-06 | 2012-06-28 | Panasonic Corp | Polycrystalline silicon solar cell panel and manufacturing method thereof |
| KR101496396B1 (en) * | 2011-10-17 | 2015-02-26 | 실트로닉 아게 | Ptype silicon single crystal and method of manufacturing the same |
| KR101674819B1 (en) * | 2015-08-12 | 2016-11-09 | 주식회사 엘지실트론 | Method for Growing Single Crystal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102429972B1 (en) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463957B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| JP3626364B2 (en) | Epitaxial silicon single crystal wafer manufacturing method and epitaxial silicon single crystal wafer | |
| JP5470349B2 (en) | P-type silicon single crystal and manufacturing method thereof | |
| US20070113778A1 (en) | Epitaxial silicon wafer | |
| US8961685B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal, and wafer | |
| KR20100039291A (en) | Suppression of oxygen precipitation in heavily doped single crystal silicon substrates | |
| JP2010062466A (en) | Silicon wafer for vertical silicon device and its manufacturing method, silicon single crystal, and vertical silicon device | |
| TWI699464B (en) | Compound semiconductor and compound semiconductor single crystal manufacturing method | |
| JPH11314997A (en) | Production of semiconductor silicon single crystal wafer | |
| CN113882016A (en) | Method for manufacturing nitrogen-doped P-type monocrystalline silicon | |
| KR102429972B1 (en) | High resistivity wafer manufacturing method | |
| JP7429122B2 (en) | Manufacturing method of silicon single crystal | |
| KR100977631B1 (en) | Silicon single crystal having high resistivity, producing method and wafer thereof | |
| JP6196353B2 (en) | Method for forming single crystal silicon ingot and wafer | |
| TWI629384B (en) | Fz silicon and method to prepare fz silicon | |
| CN106591944B (en) | The forming method of monocrystal silicon and wafer | |
| TWI768712B (en) | Manufacturing method of single crystal silicon | |
| WO2022172368A1 (en) | Method for producing silicon monocrystal | |
| TWI804385B (en) | Method for manufacturing silicon epitaxial substrate and silicon epitaxial substrate | |
| KR100500394B1 (en) | Manufacturing method of Epitaxial silicon wafer | |
| KR100734615B1 (en) | N-type Semiconductor ingot and manufacturing method thereof | |
| JP2005064406A (en) | Epitaxial silicon single crystal wafer and method of manufacturing the same | |
| Jacquier et al. | Long indium phosphide crystals: A contribution to boost commercial applications | |
| JPS62275090A (en) | Production of semi-insulating semiconductor single crystal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |