KR100500394B1 - Manufacturing method of Epitaxial silicon wafer - Google Patents
Manufacturing method of Epitaxial silicon wafer Download PDFInfo
- Publication number
- KR100500394B1 KR100500394B1 KR10-2002-0077958A KR20020077958A KR100500394B1 KR 100500394 B1 KR100500394 B1 KR 100500394B1 KR 20020077958 A KR20020077958 A KR 20020077958A KR 100500394 B1 KR100500394 B1 KR 100500394B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- nitrogen
- bmd
- concentration
- epitaxial
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 112
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 112
- 239000010703 silicon Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 109
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 33
- 239000007789 gas Substances 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052786 argon Inorganic materials 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 5
- KSPMJHKUXSQDSZ-UHFFFAOYSA-N [N].[N] Chemical compound [N].[N] KSPMJHKUXSQDSZ-UHFFFAOYSA-N 0.000 abstract description 2
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 67
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 67
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 67
- 235000012431 wafers Nutrition 0.000 description 60
- 239000013078 crystal Substances 0.000 description 38
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 실리콘웨이퍼의 제조 방법에 관한 것으로, 특히 실리콘웨이퍼의 기판 상부에 에피택셜 층(epitaxial layer)을 형성하는 에피택셜 실리콘웨이퍼(epitaxial silicon wafer)의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a silicon wafer, and more particularly, to a method for manufacturing an epitaxial silicon wafer (epitaxial silicon wafer) to form an epitaxial layer on the substrate of the silicon wafer.
이를 위한 본 발명인 에피택셜 실리콘웨이퍼의 제조 방법은 실리콘웨이퍼의 상부로 에피택셜 층(epitaxial layer)을 형성하여 에피택셜 실리콘웨이퍼를 제조하는 방법에 있어서, 질소(Nitrogen)가 1E14㎝-3 이하의 농도로 도핑된 실리콘웨이퍼를 100% 아르곤 가스, 산소(O2) 가스, 질소(N2) 가스 또는 이들 중의 일부를 혼합한 가스 분위기에서 550 내지 850℃의 온도로 30 내지 180분의 시간 동안 열처리하여 실리콘웨이퍼의 내부에서 질소를 N-BMD 핵으로 형성하는 공정을 포함함으로써, N-BMD 핵은 에피택셜 층을 성장시킬 때에는 사라지지 않고 반도체 디바이스 제조 공정에서 열처리를 할 때에 성장하여 BMD가 되도록 한 것이 특징이다.The method for producing an epitaxial silicon wafer of the present invention for this purpose is to form an epitaxial layer on top of the silicon wafer to produce an epitaxial silicon wafer, the concentration of nitrogen (Nitrogen) of less than 1E14 cm -3 The silicon-doped silicon wafer is heat-treated at a temperature of 550 to 850 ° C. for 30 to 180 minutes in a gas atmosphere in which 100% argon gas, oxygen (O 2 ) gas, nitrogen (N 2 ) gas or a part thereof is mixed. Including the process of forming nitrogen into the N-BMD nucleus inside the silicon wafer, the N-BMD nucleus does not disappear when the epitaxial layer is grown, but grows and becomes BMD during the heat treatment in the semiconductor device manufacturing process. It is characteristic.
Description
본 발명은 실리콘웨이퍼의 제조 방법에 관한 것으로, 특히 실리콘웨이퍼의 기판 상부에 에피택셜 층(epitaxial layer)을 형성하는 에피택셜 실리콘웨이퍼(epitaxial silicon wafer : 이하, 'epi-si wafer'라 함)의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon wafer, and more particularly, to an epitaxial silicon wafer (hereinafter referred to as an 'epi-si wafer') for forming an epitaxial layer on an upper surface of a silicon wafer. It relates to a manufacturing method.
일반적으로 폴리시드 웨이퍼(Polished wafer)를 기판으로 하여 고온의 열처리 과정을 거침으로서 에피택셜 층(epitaxial layer : epi-layer)을 형성시켜 에피택셜 실리콘웨이퍼(epi-si wafer)를 제조한다. 그러나, 이 때 에피택셜 층(epi-layer)을 성장시키기 위한 고온의 열처리 과정에서는 BMD(Bulk Micro-Defect : 산소 석출물)를 형성하는데 필요한 Void/Vacancy가 재용해되거나 수축되어, 디바이스(device) 공정을 위한 열처리 후에는 기판상에 적정 BMD 형성 농도인 1E8㎝-3 이상으로 BMD를 형성시키기 어려워진다. 이에 따라, 1E8㎝-3미만으로 형성된 BMD 층은 디바이스 공정 중에 유입되는 금속 오염(metal contamination)에 대한 게터링 사이트(gettering site)로서의 역할을 제대로 수행하지 못하게 되는 것이다.In general, an epitaxial layer (epi-layer) is formed by a high temperature heat treatment process using a polished wafer as a substrate to manufacture an epitaxial silicon wafer. However, at this time, during the high temperature heat treatment process for growing the epitaxial layer, the void / vacancy required to form a bulk micro-defect (oxygen precipitate) is re-dissolved or shrunk, and the device process After the heat treatment for the BMD it becomes difficult to form the BMD to 1E8 cm -3 or more, which is a proper BMD formation concentration on the substrate. Accordingly, the BMD layer formed to less than 1E8 cm −3 may not function properly as a gettering site for metal contamination introduced during the device process.
이러한 문제점을 극복하기 위한 방법으로, 폴리시드 웨이퍼를 제조하기 위한 실리콘 단결정 잉곳의 성장 시에 질소 등의 제 3의 원소를 도핑시킴으로서 디바이스 열처리 후에도 다량의 BMD가 형성될 수 있도록 하였다. As a method for overcoming this problem, a large amount of BMD can be formed even after the device heat treatment by doping a third element such as nitrogen at the time of growth of the silicon single crystal ingot for manufacturing a polysid wafer.
그러나, 이러한 공정에서는 실리콘 단결정 잉곳의 성장 중에 첨가되는 질소의 양과 석영 도가니로부터 유입되는 산소의 양을 적절하게 조절하여야 한다. 즉, 질소와 산소는 모두 BMD를 형성할 수 있는 모체로서 두 가지의 원자가 경쟁적으로 많은 양이 함유되는 경우에는, 과잉의 BMD를 형성시켜 에피택셜 웨이퍼의 표면까지 BMD가 나타나게 되어, 반도체 디바이스의 액티브(device active)영역에까지 영향을 미치게 된다. 즉, 이러한 영향은 결국 디바이스 불량(device fail)의 원인이 되어 오히려 의도하지 않았던 나쁜 결과를 얻게 되는 것이다. In this process, however, the amount of nitrogen added during the growth of the silicon single crystal ingot and the amount of oxygen introduced from the quartz crucible must be properly controlled. In other words, both nitrogen and oxygen are the mothers capable of forming BMDs, and when two atoms contain competitively high amounts, excess BMDs are formed and BMDs appear on the surface of the epitaxial wafer. This will affect the (device active) zone. In other words, these effects eventually lead to device failure, which leads to unintended bad results.
따라서, 실리콘 단결정 잉곳에 도핑되는 질소와 산소의 농도는 각각 적정한 양의 임계점 이하로 조절되어야 하는 것이다. Therefore, the concentrations of nitrogen and oxygen doped in the silicon single crystal ingot should be adjusted below the appropriate amount of critical point, respectively.
그러나, 도 1에 도시된 그래프와 같이, 성장 중인 실리콘 단결정 잉곳에 도핑되는 질소의 농도는 실리콘 단결정 잉곳의 전체 길이에 대하여 인위적으로 균일한 농도로 도핑할 수 없으며, 일반적으로 실리콘 단결정 잉곳의 초기 성장 부분인 시드(seed) 쪽에서는 저농도로 도핑되다가, 계속 단결정이 성장되면서 실리콘 단결정 잉곳의 마지막 부분인 꼬리(tail) 부분으로 갈수록 고농도로 도핑된다. However, as shown in the graph shown in FIG. 1, the concentration of nitrogen doped into the growing silicon single crystal ingot cannot be doped to an artificially uniform concentration over the entire length of the silicon single crystal ingot, and generally the initial growth of the silicon single crystal ingot. On the seed side, which is a portion, it is lightly doped, and as the single crystal continues to grow, it is doped at a high concentration toward the tail portion, which is the last part of the silicon single crystal ingot.
이 때, 질소가 3E14㎝-3이상의 농도로 실리콘 단결정 잉곳에 도핑된 부분에서는NILD(Nitrogen Induced Large Defect)가 생성되기 때문에 에피택셜 실리콘웨이퍼를 제조한 후에 Epi층 표면에 defect를 만드는 원인이 되어 에피텍셜 실리콘웨이퍼로서 역할을 할 수 없으며, 실리콘 단결정 잉곳의 성장 중에 도핑된 질소의 농도가 3E14㎝-3 이하인 실리콘 단결정 잉곳으로부터 제조되어진 폴리시드 웨이퍼를 사용하여 에피택셜 실리콘웨이퍼를 제조하여야 한다.In this case, since NiLD (Nitrogen Induced Large Defect) is generated in the portion doped with silicon single crystal ingot at a concentration of 3E14 cm -3 or more, epitaxial silicon wafer is produced, which causes defects on the surface of the Epi layer. An epitaxial silicon wafer should be prepared using a polysilicon wafer which cannot serve as a technical silicon wafer and is made from a silicon single crystal ingot having a concentration of doped nitrogen during growth of a silicon single crystal ingot of 3E14 cm -3 or less.
그리고, 산소의 경우에는, 에피택셜 층(epi-layer)과 실리콘 기판 사이에 양질의 계면을 얻고, BMD가 질소의 농도에 의존하여 생성되기 위해서는, 실리콘 단결정에 도핑된 산소의 농도가 14ppma(New ASTM) 이하로 조절되어야 한다. In the case of oxygen, in order to obtain a good interface between the epitaxial layer and the silicon substrate, and to generate BMD depending on the concentration of nitrogen, the concentration of oxygen doped in the silicon single crystal is 14 ppma (New ASTM) or less.
그러나, 산소의 농도를 낮게 조절할 경우에는 질소의 농도가 낮아지는 경우에 원하는 농도의 BMD를 형성할 수 없게 된다. 즉, 게터링 사이트로서의 역할을 수행할 수 있는 1E8㎝-3 이상 농도의 BMD를 형성하기 위해서는, 도 2에 나타난 그래프 즉, 질소 도핑 농도에 따른 BMD 농도 그래프에 따라, 초기 산소 농도([Oi]i)가 13ppma일 때, 실리콘 단결정 잉곳에 도핑된 질소의 농도가 1E14㎝-3이상이 되어야 한다는 것을 알 수 있다.However, when the concentration of oxygen is adjusted low, when the concentration of nitrogen is lowered, it is impossible to form a BMD having a desired concentration. That is, in order to form a BMD having a concentration of 1E8 cm -3 or more capable of serving as a gettering site, the initial oxygen concentration ([Oi] according to the graph shown in FIG. When i ) is 13ppma, it can be seen that the concentration of nitrogen doped in the silicon single crystal ingot should be 1E14 cm -3 or more.
따라서, NILD(Nitrogen Induced Large Defect)를 생성시키지 않으면서 1E8㎝-3 이상 농도의 BMD를 형성하기 위해서는 실리콘 단결정 잉곳에 도핑된 질소의 농도가, 도 1에 도시된 그래프와 같이, 1E14 내지 3E14㎝-3의 제한된 범위이어야 한다는 것을 알 수 있다.Therefore, in order to form a BMD having a concentration of 1E8 cm -3 or more without generating Nitrogen Induced Large Defect (NILD), the concentration of nitrogen doped in the silicon single crystal ingot is 1E14-3E14 cm, as shown in the graph shown in FIG. It can be seen that it should be a limited range of -3 .
하나의 실리콘 단결정 잉곳에 도핑된 질소와 산소의 농도는 도 1에 나타난 그래프와 같이, 그 실리콘 단결정 잉곳의 부분(시드 쪽부터 꼬리 부분까지)에 따라 다르게 나타나므로, 산소의 농도가 14ppma이하의 농도에서 질소의 도핑 농도가 1E14 내지 3E14㎝-3의 범위인 실리콘 단결정 잉곳의 길이는 매우 짧아지게 된다. 즉, 하나의 실리콘 단결정 잉곳으로부터 에피택셜 실리콘웨이퍼를 생산할 경우에, 1E8㎝-3 이상 농도의 BMD가 형성될 수 있는 부분은 매우 한정된 범위로 짧아지게 되므로, 1E8㎝-3 이상 농도의 BMD를 형성할 수 있는 에피택셜 실리콘웨이퍼의 생산성이 낮아지며, 실리콘 단결정 잉곳의 손실이 많이 발생한다는 문제점이 있는 것이다.The concentrations of nitrogen and oxygen doped in one silicon single crystal ingot vary depending on the portion of the silicon single crystal ingot (from the seed side to the tail), as shown in the graph shown in FIG. 1, so that the concentration of oxygen is less than 14 ppma. The silicon single crystal ingot with the doping concentration of nitrogen in the range of 1E14 to 3E14 cm -3 becomes very short. That is, when epitaxial silicon wafers are produced from one silicon single crystal ingot, the portion where the BMD of 1E8 cm -3 or more can be formed is shortened to a very limited range, thereby forming a BMD of 1E8 cm -3 or more The epitaxial silicon wafer can be lowered in productivity, and there is a problem that a lot of silicon single crystal ingots are lost.
이에 실리콘 단결정 잉곳에 도핑된 질소의 농도가 1E14㎝-3이하에서도 1E8㎝-3 이상 농도의 BMD를 형성할 수 있는 에피택셜 실리콘웨이퍼의 제조 방법이 요구되는 것이다.Accordingly, there is a need for a method of manufacturing an epitaxial silicon wafer capable of forming a BMD having a concentration of 1E8 cm -3 or more even when the concentration of nitrogen doped in a silicon single crystal ingot is 1E14 cm -3 or less.
본 발명은 질소의 농도가 1E14㎝-3 이하로 도핑된 실리콘 단결정을 이용하여 1E8㎝-3 이상의 농도를 가지는 BMD를 형성시켜, 에피택셜 실리콘웨이퍼를 제조하기 위한 실리콘 단결정 잉곳의 사용 가능 길이를 최대화 할 수 있는 에피택셜 실리콘웨이퍼의 제조 방법을 제공하려는 것이다.The present invention forms a BMD having a concentration of 1E8 cm -3 or more using a silicon single crystal doped with a nitrogen concentration of 1E14 cm -3 or less, thereby maximizing the usable length of the silicon single crystal ingot for producing an epitaxial silicon wafer. An object of the present invention is to provide a method for manufacturing an epitaxial silicon wafer.
이를 위한 본 발명인 에피택셜 실리콘웨이퍼의 제조 방법은 실리콘웨이퍼의 상부로 에피택셜 층(epitaxial layer)을 형성하여 에피택셜 실리콘웨이퍼를 제조하는 방법에 있어서, 질소(Nitrogen)가 1E14㎝-3 이하의 농도로 도핑된 실리콘웨이퍼를 100% 아르곤 가스, 산소(O2) 가스, 질소(N2) 가스 또는 이들 중의 일부를 혼합한 가스 분위기에서 550 내지 850℃의 온도로 30 내지 180분의 시간 동안 열처리하여 실리콘웨이퍼의 내부에서 질소를 N-BMD 핵으로 형성하는 공정을 포함함으로써, N-BMD 핵은 에피택셜 층을 성장시킬 때에는 사라지지 않고 반도체 디바이스 제조 공정에서 열처리를 할 때에 성장하여 BMD가 되도록 한 것이 특징이다.The method for producing an epitaxial silicon wafer of the present invention for this purpose is to form an epitaxial layer on top of the silicon wafer to produce an epitaxial silicon wafer, the concentration of nitrogen (Nitrogen) of less than 1E14 cm -3 The silicon-doped silicon wafer is heat-treated at a temperature of 550 to 850 ° C. for 30 to 180 minutes in a gas atmosphere in which 100% argon gas, oxygen (O 2 ) gas, nitrogen (N 2 ) gas or a part thereof is mixed. Including the process of forming nitrogen into the N-BMD nucleus inside the silicon wafer, the N-BMD nucleus does not disappear when the epitaxial layer is grown, but grows and becomes BMD during the heat treatment in the semiconductor device manufacturing process. It is characteristic.
그리고, 실리콘웨이퍼의 내부에서 질소를 N-BMD 핵으로 형성하는 공정은, 실리콘웨이퍼의 질소 도핑 농도가 1E14㎝-3에 근접할 때에는 550℃에 가까운 온도에서 30분 이상 열처리하고, 1E14㎝-3보다 많이 낮을 경우에는 850℃에 가까운 온도에서 180분 이하 열처리하는 것이 특징이고, 래핑(lapping)된 실리콘웨이퍼를 경면 연마(Polishing)하기 위하여 에칭(Etching)하기 이전에 행해지는 것이 특징이다.In the process of forming nitrogen into an N-BMD nucleus inside the silicon wafer, when the nitrogen doping concentration of the silicon wafer approaches 1E14 cm -3 , heat treatment is performed at a temperature close to 550 ° C. for 30 minutes or more, and 1E14 cm -3. In the case where the temperature is much lower, the heat treatment is performed at a temperature close to 850 ° C. for 180 minutes or less, and the etching is performed before etching the wrapped silicon wafer for mirror polishing.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 대하여 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
본 발명의 전체 공정은 도 3에 나타낸 순서도와 같다.The overall process of the present invention is the flow chart shown in FIG.
먼저, 제 1공정(S1)으로서, 질소(Nitrogen)를 도핑하여 실리콘 단결정을 제조한다. 이 때, 실리콘 단결정의 제조 시에 사용되는 석영 도가니에 의하여 실리콘 단결정에는 일정 농도의 산소가 포함된다. 그리고, 실리콘 단결정에 도핑된 질소의 농도는 도 1에 나타난 그래프와 같이, 시드(seed) 부분에서는 저농도로 도핑되며, 꼬리(tail) 부분으로 갈수록 점차로 고농도로 도핑된다. First, as a first step (S1), silicon single crystal is manufactured by doping with nitrogen (Nitrogen). At this time, the silicon single crystal contains a certain concentration of oxygen by the quartz crucible used in the production of the silicon single crystal. In addition, the concentration of nitrogen doped in the silicon single crystal is doped at a low concentration in the seed portion, as shown in the graph shown in FIG. 1, and gradually doped at a high concentration toward the tail portion.
여기에서, 실리콘 단결정 잉곳에 도핑되는 질소의 농도가 3E14㎝-3이상인 부분은 NILD의 발생으로 인한 에피택셜 실리콘웨이퍼의 제조가 불가능하므로, 실리콘 단결정 잉곳의 성장 시 도핑하는 질소의 양을 조절하여 성장시킨 실리콘 단결정 잉곳의 꼬리(tail) 부분의 질소 도핑 농도를 3E14㎝-3이하가 되도록 설정하여 실리콘 단결정 잉곳을 성장시키는 것이 바람직하다.Here, since the epitaxial silicon wafer cannot be manufactured in the portion where the concentration of nitrogen doped in the silicon single crystal ingot is 3E14 cm -3 or more due to the generation of NILD, the growth of the silicon single crystal ingot is controlled by controlling the amount of nitrogen doped. It is preferable to grow the silicon single crystal ingot by setting the nitrogen doping concentration of the tail portion of the silicon single crystal ingot to be 3E14 cm -3 or less.
이와 같은 방법으로 성장시킬 경우에, 실리콘 단결정 잉곳에서 질소 도핑 농도가 가장 높은 꼬리 부분이 3E14㎝-3이 되므로, 시드(seed) 부분에서 꼬리 부분까지는 3E14㎝-3이하의 농도가 되는 것이다.When grown in this manner, the tail portion having the highest nitrogen doping concentration in the silicon single crystal ingot becomes 3E14 cm -3 , so that the concentration from the seed portion to the tail portion is 3E14 cm -3 or less.
그리고, 제 2공정(S2)으로서 상기 질소 도핑된(N-doped) 실리콘 단결정을 실리콘웨이퍼의 모양으로 절단(slicing)하고, 제 3공정으로서 상기 절단된(sliced) 실리콘 단결정을 실리콘웨이퍼로 래핑(lapping)한다. In the second step S2, the nitrogen-doped silicon single crystal is sliced into the shape of a silicon wafer, and in the third step, the sliced silicon single crystal is wrapped with a silicon wafer. lapping).
그 후, 상기 래핑된 실리콘웨이퍼 중, 도핑된 질소의 농도가 1E14㎝-3이하인 실리콘웨이퍼를 준비한다. 이는 도핑되어 있는 질소의 농도가 1E14㎝-3 내지 3E14㎝-3범위인 실리콘웨이퍼는 본 발명의 후속 공정인 별도의 N-BMD 핵 형성 공정(S5)을 거치지 않더라도 1E8㎝-3 이상 농도의 BMD를 형성시킬 수 있기 때문에, 본 발명에서는 질소가 1E14㎝-3이하의 농도로 도핑되어 있는 실리콘웨이퍼를 별도로 선별하여 준비하는 것이다.Thereafter, among the wrapped silicon wafers, silicon wafers having a concentration of doped nitrogen of 1E14 cm -3 or less are prepared. This is because silicon wafers having a concentration of doped nitrogen in the range of 1E14 cm -3 to 3E14 cm -3 do not undergo a separate N-BMD nucleation process (S5), which is a subsequent step of the present invention, but BMD at a concentration of 1E8 cm -3 or more. In order to form a silicon wafer, in the present invention, a silicon wafer doped with nitrogen at a concentration of 1E14 cm -3 or less is separately selected and prepared.
질소가 1E14㎝-3이하의 농도로 도핑된 실리콘웨이퍼를 준비한 후에는 제 5공정(S5)으로서, 상기 준비된 실리콘웨이퍼의 내부에 N-BMD 핵을 형성한다.After preparing a silicon wafer doped with nitrogen at a concentration of 1E14 cm -3 or less, as a fifth step (S5), an N-BMD nucleus is formed in the prepared silicon wafer.
여기에서, N-BMD 핵이란, 질소 원소에 의한 석출물(Precipitates)을 의미한다.Here, the N-BMD nucleus means precipitates by nitrogen element.
즉, 일반적으로 질소가 1E14㎝-3이하의 농도로 도핑된 실리콘웨이퍼의 상부에 에피 층(epi-layer)을 성장시킨 경우에는 후속 공정에서 고온의 장시간 열처리를 하더라도 1E8㎝-3이상 농도의 BMD를 형성시킬 수 없기 때문에, 본 발명에서는 에피 층(epi-layer)을 형성시키기 전에 질소가 1E14㎝-3이하의 농도로 도핑된 실리콘웨이퍼의 내부에 N-BMD 핵을 형성하는 것이다. 즉, N-BMD 핵을 에피 층(epi-layer)의 성장 공정 전에 미리 형성시켜 놓음으로서, 에피 층을 성장시키는 고온의 열처리를 하더라도 N-BMD 핵은 사라지지 않음으로, BMD 성장 공정으로서 반도체 디바이스 제조 공정에서 고온의 장시간 열처리를 할 경우에 N-BMD 핵이 성장하여 1E8㎝-3 이상 농도의 BMD를 형성할 수 있도록 하는 것이다.That is, in general, the nitrogen 1E14㎝ case in which the epitaxial layer growth (epi-layer) on top of the silicon wafer doped to a concentration of -3 or less, the high temperature for a long time even if the heat treatment in the subsequent steps of the BMD density more than 1E8㎝ -3 In the present invention, the N-BMD nucleus is formed in the inside of the silicon wafer doped with nitrogen at a concentration of 1E14 cm −3 or less before forming the epi-layer. That is, since the N-BMD nucleus is formed in advance before the epi-layer growth process, the N-BMD nucleus does not disappear even when a high temperature heat treatment is performed to grow the epi layer, and thus the semiconductor device as a BMD growth process. In the case of high temperature heat treatment in the manufacturing process, the N-BMD nucleus is grown to form a BMD having a concentration of 1E8 cm -3 or more.
여기에서, 상기 N-BMD 핵 형성은 상기 준비된 실리콘웨이퍼를 550 내지 850℃의 온도에서, 30 내지 180분의 시간 동안 열처리하는 것이 바람직하며, 특히 이 때, 상기 실리콘웨이퍼를 열처리하는 열처리로 내부의 가스 분위기는 100% 아르곤(Ar) 가스, 산소(O2) 가스, 질소(N2) 가스 또는 이들 중의 일부를 혼합한 혼합 가스로 하는 것이 더욱 바람직하다. 이 때, 1E14㎝-3이하의 질소 도핑 농도 중, 1E14㎝-3에 근접하는 농도에서는 열처리 온도를 약 550℃이상의 낮은 온도에서, 열처리 시간을 약 30분 이상으로 짧게 하더라도 N-BMD 핵 형성이 가능하며, 질소 도핑 농도가 1E14㎝-3보다 많이 낮을 경우에는 열처리 온도를 약 850℃ 이하의 높은 온도에서, 열처리 시간을 약 180분 이하의 시간으로 길게 함으로서 N-BMD 핵 형성이 가능하도록 한다.Here, the N-BMD nucleation is preferably a heat treatment of the prepared silicon wafer at a temperature of 550 to 850 ℃ for a time of 30 to 180 minutes, and in this case, in particular, in the heat treatment furnace for heat treatment of the silicon wafer The gas atmosphere is more preferably 100% argon (Ar) gas, oxygen (O 2 ) gas, nitrogen (N 2 ) gas or a mixed gas in which some of them are mixed. At this time, in the nitrogen doping concentration of 1E14 cm -3 or less, at a concentration close to 1E14 cm -3 , N-BMD nucleation was reduced even if the heat treatment time was shortened to about 30 minutes or more at a low temperature of about 550 ° C. or more. If the nitrogen doping concentration is lower than 1E14 cm -3 , the heat treatment temperature is increased to a temperature of about 850 ° C. or less, and the heat treatment time is extended to a time of about 180 minutes or less to enable N-BMD nucleation.
여기에서, 열처리 온도 구간을 550 내지 850℃로 제한한 것은 웨이퍼의 외형 또는 내부의 특성을 크게 변화시키지 않으면서 N-BMD 핵을 형성하기 위한 것이며, 또한 열처리 시간을 30 내지 180분으로 제한한 것은 N-BMD 핵을 형성하는 최소 시간과 생산성 향상을 위한 최대 시간을 설정한 것이다. Here, the limit of the heat treatment temperature range to 550 to 850 ° C. is for forming the N-BMD nucleus without significantly changing the appearance or internal characteristics of the wafer, and the limit of the heat treatment time to 30 to 180 minutes is The minimum time to form the N-BMD nucleus and the maximum time to improve productivity are set.
이때 Nitrogen gas만의 분위기에서 열처리는 Si 표면에 Si3N4막을 형성하게 되어 후에 폴리싱(Polishing)이 제대로 되지 않게 되기 때문에 O2를 이용하여 얇은 산화막을 형성시켜 질화막(Nitride layer)의 형성을 억제하여야 하며, Nitrogen이나 Ar gas는 불활성기체로써 기판에 적절한 열처리가 가능하도록 한다. 일반적으로 산소에 의한 BMD 석출 핵의 형성은 약 700~800℃이나 고온의 Epi공정에서 쉽게 재용해된다. Nitrogen이 함유된 경우도 비슷한 온도에서 N-BMD핵이 형성되나, 산소에 의한 BMD 석출 핵이 형성된 경우보다 더 안정된 BMD 석출핵이 형성되어 Epi성장시에도 재용해되지 않게 된다.At this time, heat treatment in the atmosphere of Nitrogen gas forms Si 3 N 4 film on the Si surface, so that the polishing is not performed properly. Therefore, a thin oxide film must be formed using O 2 to suppress the formation of a nitride layer. Nitrogen or Ar gas is an inert gas that enables proper heat treatment to the substrate. In general, the formation of BMD precipitate nuclei by oxygen is easily re-dissolved at about 700 to 800 ° C. but at high temperature in the Epi process. Nitrogen-containing N-BMD nuclei are formed at similar temperatures, but more stable BMD precipitation nuclei are formed than oxygen-generated BMD nuclei, which do not re-dissolve during epi growth.
상기 제 5공정(S5)에서 상기 준비된 실리콘웨이퍼에 N-BMD 핵을 형성시킨 후에는 일반적인 에피택셜 실리콘웨이퍼를 제조하는 방법과 동일한 공정으로서, 상기 N-BMD 핵이 형성된 실리콘웨이퍼를 에칭(Etching)하는 제 6공정(S6)과, 상기 에칭된 실리콘웨이퍼를 경면 연마(Polishing)하는 제 7공정(S7)과, 상기 경면 연마된 실리콘웨이퍼를 고온 열처리하여 상기 경면 연마된 실리콘웨이퍼의 상부로 에피택셜 층(epitaxial layer)을 형성하는 제 8공정(S8)을 거침으로서, 에피택셜 실리콘웨이퍼(Epi-Si wafer)를 제조한다. After the N-BMD nucleus is formed on the prepared silicon wafer in the fifth step (S5), the same process as a method of manufacturing a general epitaxial silicon wafer is performed, and etching the silicon wafer on which the N-BMD nucleus is formed. A sixth process (S6), a seventh process (S7) for mirror polishing the etched silicon wafer, and a high temperature heat treatment of the mirror-polished silicon wafer to epitaxially on top of the mirror-polished silicon wafer By going through an eighth process S8 of forming an epitaxial layer, an epitaxial silicon wafer (Epi-Si wafer) is manufactured.
제 8공정(S8)에서 에피 층(epi-layer)을 형성하기 위하여 경면 연마된 실리콘웨이퍼를 고온 열처리를 하더라도, 제 5공정(S5)에서 미리 형성된 N-BMD 핵은 소멸되지 않으므로, 후속되는 반도체 디바이스 제조 공정에서 고온의 장시간 열처리를 행할 경우에 N-BMD 핵이 BMD로 성장할 수 있는 것이다. Even if the mirror polished silicon wafer is subjected to high temperature heat treatment to form an epi-layer in the eighth step S8, the N-BMD nucleus formed in advance in the fifth step S5 does not disappear, and thus the subsequent semiconductor The N-BMD nucleus can grow into BMD when the high temperature long-term heat treatment is performed in the device manufacturing process.
상술한 방법으로 제조되어진 에피택셜 실리콘웨이퍼는 그 내부에 BMD 형성을 위한 N-BMD 핵이 형성되어 있는 상태로서, 일반적인 에피택셜 실리콘웨이퍼에서 게터링 사이트로서 역할을 하는 BMD의 농도인 1E8㎝-3까지 성장되지는 않은 상태이다.The epitaxial silicon wafer manufactured by the above-described method is a state in which an N-BMD nucleus for forming BMD is formed therein, and the concentration of BMD serving as a gettering site in a general epitaxial silicon wafer is 1E8 cm -3. It is not grown until.
그리고, 상술한 방법으로 에피택셜 실리콘웨이퍼의 제조 후, 후속되는 반도체 디바이스 제조 공정의 일반적인 열처리 과정을 거침으로서, 상기 에피택셜 실리콘웨이퍼 내부에 형성되어 있는 N-BMD 핵이 성장하여 1E8㎝-3 농도 이상의 BMD로 성장할 수 있다. 따라서, 질소 농도가 1E14㎝-3 이하로 도핑된 실리콘 단결정을 이용하여 에피택셜 실리콘웨이퍼로 제조하더라도, 반도체 제조 공정인 후속 공정을 이용하여 1E8㎝-3 농도 이상의 BMD를 형성할 수 있는 것이다.After the epitaxial silicon wafer is manufactured by the above-described method, the N-BMD nucleus formed in the epitaxial silicon wafer is grown to undergo a general heat treatment process in a subsequent semiconductor device manufacturing process, thereby increasing the concentration of 1E8 cm -3. It can grow with more BMD. Therefore, even if the epitaxial silicon wafer is manufactured using a silicon single crystal doped with a nitrogen concentration of 1E14 cm -3 or less, a BMD of 1E8 cm -3 or more can be formed using a subsequent process, which is a semiconductor manufacturing process.
이하, 본 발명의 일 실시예에 의하여 제조되어진 에피택셜 실리콘웨이퍼를 이용하여, 후속 공정으로서 BMD를 성장시킨 후의 BMD 농도를 측정한 결과를 살펴보면 도 4와 같다.Hereinafter, the result of measuring the BMD concentration after growing the BMD as a subsequent step using the epitaxial silicon wafer manufactured according to an embodiment of the present invention will be described with reference to FIG. 4.
즉, 질소 도핑 농도가 7E13㎝-3인 경우에, 상기 제 5공정에서 N-BMD 핵 형성을 위한 열처리를 650 내지 750℃의 온도 구간에서 각각 1 내지 3시간씩 열처리하여 에피택셜 실리콘웨이퍼를 제조한 후에, 후속 공정으로 약 1,000℃의 온도에서 약 16시간 동안 열처리를 함으로서 BMD를 성장시켰다.That is, when the nitrogen doping concentration is 7E13cm -3 , the epitaxial silicon wafer is manufactured by heat-treating the heat treatment for N-BMD nucleation for 1 to 3 hours at a temperature range of 650 to 750 ° C in the fifth step. The BMD was then grown by heat treatment for about 16 hours at a temperature of about 1,000 ° C. in a subsequent process.
그 결과, 질소 도핑 농도가 7E13㎝-3인 경우에 N-BMD 핵 형성 공정에서 700℃의 온도에서 3시간 동안 열처리 한 경우와, 750℃의 온도에서 1 내지 3시간 동안 열처리 한 경우에 BMD 농도가 1E8㎝-3 정도로 나타나는 것을 알 수 있다.As a result, when the nitrogen doping concentration was 7E13 cm -3 , the BMD concentration was subjected to heat treatment for 3 hours at a temperature of 700 ° C. in the N-BMD nucleation process, and for 1 to 3 hours at a temperature of 750 ° C. It can be seen that is represented by about 1E8 cm -3 .
따라서, 질소 도핑 농도가 7E13 내지 1E14㎝-3인 경우에는 750℃보다 낮은 온도 구간에서 열처리를 하더라도 1E8㎝-3 이상 농도의 BMD 형성을 가능하게 하는 N-BMD 핵 형성이 가능하다는 것을 알 수 있다. 또한, 질소 도핑 농도가 7E13㎝-3 이하인 경우에는 750 내지 850℃의 온도 구간에서 적절하게 열처리 시간을 조절하여 1E8㎝-3 이상 농도의 BMD 형성을 가능하게 하는 N-BMD 핵 형성이 가능하다는 것을 알 수 있다.Therefore, when the nitrogen doping concentration is 7E13 to 1E14cm -3 , it can be seen that N-BMD nucleation is possible which enables the formation of BMD at a concentration of 1E8cm -3 or more even if the heat treatment is performed at a temperature lower than 750 ° C. . In addition, when the nitrogen doping concentration is 7E13 cm -3 or less, it is possible to form N-BMD nuclei, which enables BMD formation at concentrations of 1E8 cm -3 or more by appropriately adjusting the heat treatment time in a temperature range of 750 to 850 ° C. Able to know.
따라서, 실리콘 단결정에 질소가 1E14㎝-3 이하의 농도로 도핑이 되더라도, 본 발명의 제 5공정(S5)에서 미리 N-BMD 핵을 형성시켜 에피택셜 실리콘웨이퍼를 제조함으로서, 후속 공정인 반도체 디바이스 제조 공정에서 BMD를 성장시킬 경우에 1E8㎝-3 이상 농도의 BMD를 형성시킬 수 있는 것이다.Therefore, even if nitrogen is doped to a silicon single crystal at a concentration of 1E14 cm -3 or less, in the fifth step (S5) of the present invention, an epitaxial silicon wafer is produced by forming an N-BMD nucleus in advance, thereby the semiconductor device being a subsequent step. When BMD is grown in the manufacturing process, it is possible to form BMD at a concentration of 1E8 cm -3 or more.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the above-described embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims It belongs to the scope of the present invention.
본 발명은 질소의 농도가 1E14㎝-3 이하로 도핑된 실리콘 단결정을 이용하여 1E8㎝-3 이상의 농도를 가지는 BMD를 형성시켜, 에피택셜 실리콘웨이퍼를 제조하기 위한 실리콘 단결정의 사용 가능 길이를 최대화 할 수 있는 에피택셜 실리콘웨이퍼의 제조 방법을 제공하였다.The present invention forms a BMD having a concentration of 1E8 cm -3 or more by using a silicon single crystal doped with a nitrogen concentration of 1E14 cm -3 or less, thereby maximizing the usable length of the silicon single crystal for producing an epitaxial silicon wafer. Provided is a method for producing an epitaxial silicon wafer.
도 1은 실리콘 단결정의 성장 길이에 따른 질소 도핑 농도의 그래프.1 is a graph of nitrogen doping concentration with growth length of silicon single crystal.
도 2는 질소 도핑 농도에 따른 BMD의 농도 그래프.Figure 2 is a graph of the concentration of BMD according to the nitrogen doping concentration.
도 3은 본 발명인 전체 공정 순서도.Figure 3 is the overall process flow chart of the inventor.
도 4는 본 발명의 일 실시예에 따라 제조되어진 에피택셜 실리콘웨이퍼의 BMD 성장 결과 그래프.Figure 4 is a graph of BMD growth results of epitaxial silicon wafers prepared according to one embodiment of the present invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077958A KR100500394B1 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of Epitaxial silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0077958A KR100500394B1 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of Epitaxial silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040050779A KR20040050779A (en) | 2004-06-17 |
| KR100500394B1 true KR100500394B1 (en) | 2005-07-07 |
Family
ID=37344907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0077958A KR100500394B1 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of Epitaxial silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100500394B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121319A (en) * | 1991-05-15 | 1993-05-18 | Mitsubishi Materials Corp | Manufacture of semiconductor device |
| JPH1167781A (en) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | Heat treatment of silicon semiconductor substrate |
| KR20000057350A (en) * | 1996-12-03 | 2000-09-15 | 고지마 마타오 | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device |
| WO2002097875A1 (en) * | 2001-05-28 | 2002-12-05 | Shin-Etsu Handotai Co.,Ltd. | Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer |
| KR20030033187A (en) * | 2001-10-18 | 2003-05-01 | 주식회사 실트론 | Method of fabricating an epitexial wafer for semiconductor |
-
2002
- 2002-12-09 KR KR10-2002-0077958A patent/KR100500394B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121319A (en) * | 1991-05-15 | 1993-05-18 | Mitsubishi Materials Corp | Manufacture of semiconductor device |
| KR20000057350A (en) * | 1996-12-03 | 2000-09-15 | 고지마 마타오 | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device |
| KR100319413B1 (en) * | 1996-12-03 | 2002-01-05 | 고지마 마타오 | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device |
| JPH1167781A (en) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | Heat treatment of silicon semiconductor substrate |
| WO2002097875A1 (en) * | 2001-05-28 | 2002-12-05 | Shin-Etsu Handotai Co.,Ltd. | Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer |
| KR20030033187A (en) * | 2001-10-18 | 2003-05-01 | 주식회사 실트론 | Method of fabricating an epitexial wafer for semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040050779A (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW505709B (en) | A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer | |
| US7147711B2 (en) | Method of producing silicon wafer and silicon wafer | |
| JP4605876B2 (en) | Silicon wafer and silicon epitaxial wafer manufacturing method | |
| TWI397619B (en) | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering | |
| JP4670224B2 (en) | Silicon wafer manufacturing method | |
| US20070113778A1 (en) | Epitaxial silicon wafer | |
| JP2000044389A (en) | Production of epitaxial silicon single crystal wafer and epitaxial silicon single crystal wafer | |
| KR20010031575A (en) | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them | |
| KR100853001B1 (en) | Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer | |
| JP3601383B2 (en) | Epitaxial growth silicon wafer, epitaxial wafer and manufacturing method thereof | |
| JPWO2003009365A1 (en) | Method for manufacturing silicon wafer, method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer | |
| KR100847925B1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP3771737B2 (en) | Method for producing silicon single crystal wafer | |
| US20010021574A1 (en) | Method of manufacturing silicon epitaxial wafer | |
| JPH09283529A (en) | Manufacture and inspection of semiconductor substrate | |
| JPH1192283A (en) | Silicon wafer and its production | |
| JPH10223641A (en) | Manufacture of semiconductor silicon epitaxial wafer and semiconductor device | |
| JP3791446B2 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| KR100500394B1 (en) | Manufacturing method of Epitaxial silicon wafer | |
| JP3412531B2 (en) | Phosphorus-doped silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them | |
| JP3861524B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP2003068744A (en) | Silicon wafer manufacturing method, silicon wafer, and soi wafer | |
| JP2009073684A (en) | Manufacturing method of epitaxial wafer | |
| KR20040054015A (en) | A silicon wafer and a method for increasing resistivity of silicon wafer | |
| JP2762190B2 (en) | Silicon wafer manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 15 |