KR20220045584A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220045584A
KR20220045584A KR1020200128088A KR20200128088A KR20220045584A KR 20220045584 A KR20220045584 A KR 20220045584A KR 1020200128088 A KR1020200128088 A KR 1020200128088A KR 20200128088 A KR20200128088 A KR 20200128088A KR 20220045584 A KR20220045584 A KR 20220045584A
Authority
KR
South Korea
Prior art keywords
line
components
electrode
electrodes
group
Prior art date
Application number
KR1020200128088A
Other languages
English (en)
Inventor
정환희
정영배
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200128088A priority Critical patent/KR20220045584A/ko
Priority to US17/366,940 priority patent/US11579736B2/en
Priority to CN202111141456.6A priority patent/CN114385031A/zh
Publication of KR20220045584A publication Critical patent/KR20220045584A/ko
Priority to US18/158,341 priority patent/US11847286B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시장치는 유닛 화소영역들을 포함하는 표시패널 및 복수 개의 제1 라인-성분들 및 상기 복수 개의 제1 라인-성분들과 복수 개의 교차영역들을 정의하는 복수 개의 제2 라인-성분들을 포함하는 입력 센서를 포함한다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제1 그룹의 성분들은 서로 전기적으로 연결되어 제1 전극을 정의한다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제2 그룹의 성분들은 서로 전기적으로 연결되어 제2 전극을 정의하고, 상기 제2 전극은 상기 제1 전극에 절연되고 교차한다. 상기 제1 방향과 제2 방향이 정의하는 제1 사이각과 상기 제1 사이각에 대응하는 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들이 상기 복수 개의 교차영역들에서 정의하는 제2 사이각은 서로 다르다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 상세하게는 센싱 성능이 개선된 전자장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 전자장치들은 영상을 표시하기 위한 표시장치를 구비한다. 전자장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
입력 센서는 사용자의 신체를 이용한 터치나 압력을 감지할 수 있다. 한편 필기구를 이용한 정보 입력이 익숙한 사용자 또는 특정 응용 프로그램(예를 들면, 스케치 또는 드로잉을 위한 응용 프로그램)을 위한 세밀한 터치 입력을 위한 액티브 펜의 사용 요구가 증가하고 있다.
본 발명은 액티브 펜을 이용한 입력에 대한 센싱 성능이 개선된 전자장치를 제공하는 것을 일 목적으로 한다.
본 발명의 일 실시예에 다른 표시장치는 각각이 교차하는 제1 대각선과 제2 대각선을 포함하는 사각형상을 갖는 유닛 화소영역들을 포함하는 표시패널 및 복수 개의 제1 라인-성분들 및 상기 복수 개의 제1 라인-성분들과 복수 개의 교차영역들을 정의하는 복수 개의 제2 라인-성분들을 포함하고, 상기 표시패널 상에 배치된 입력 센서를 포함한다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제1 그룹의 성분들은 서로 전기적으로 연결되어 제1 전극을 정의한다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제2 그룹의 성분들은 서로 전기적으로 연결되어 제2 전극을 정의하고, 상기 제2 전극은 상기 제1 전극에 절연되고 교차한다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제3 그룹의 성분들은 상기 제1 전극 및 상기 제2 전극에 절연된 더미 전극을 정의하다. 상기 제1 대각선과 상기 제2 대각선이 정의하는 제1 사이각과 상기 제1 사이각에 대응하는 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들이 상기 복수 개의 교차영역들에서 정의하는 제2 사이각은 서로 다르다.
본 발명의 일 실시예에 따르면, 상기 제1 전극과 상기 제2 전극이 교차하는 제1 영역 내의 상기 제1 전극의 너비는 상기 제1 전극과 상기 제2 전극이 비-교차하는 제2 영역 내의 상기 제1 전극의 너비와 실질적으로 동일할 수 있다. 상기 제1 영역 내의 상기 제2 전극의 너비는 상기 제2 영역 내의 상기 제2 전극의 너비와 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 표시패널은, 베이스층, 상기 베이스층 상에 배치된 트랜지스터, 상기 트랜지스터와 전기적으로 연결된 발광소자, 및 상기 베이스층과 대향하며 상기 발광소자를 밀봉하는 봉지기판을 포함할 수 있다. 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들은 상기 봉지기판의 상면에 배치되고, 상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들과 상기 봉지기판의 상기 상면 사이에는 접착층이 미-배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 교차영역들은, 상기 복수 개의 제1 라인-성분들 중 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 하나의 성분 중 어느 하나가 단절되고, 다른 하나가 상기 단절된 영역을 통과하는 제1 교차영역 및 상기 복수 개의 제1 라인-성분들 중 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 하나의 성분이 일체의 형상을 갖는 제2 교차영역을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 단절된 하나의 성분이 상기 제1 그룹의 성분들과 상기 제2 그룹의 성분들 중 어느 하나에 포함되고, 상기 단절된 영역을 통과하는 다른 하나의 성분이 상기 제1 그룹의 성분들과 상기 제2 그룹의 성분들 중 다른 하나에 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 교차영역은 복수 개 제공될 수 있다. 상기 복수 개의 제1 교차영역 중 적어도 일부의 영역에 배치되고, 상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들과 다른 층 상에 배치된 브릿지 패턴을 더 포함할 수 있다. 상기 브릿지 패턴은 상기 적어도 일부의 영역에 배치된 상기 단절된 하나의 성분의 단절된 영역을 연결할 수 있다.
본 발명의 일 실시예에 따르면, 상기 브릿지 패턴은 투명한 도전성 산화물을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극에 전기적으로 연결된 제1 신호라인을 더 포함할 수 있다. 상기 제1 신호라인은 라인부분 및 상기 라인부분의 말단에 배치된 패드부분을 포함할 수 있다. 상기 패드부분은 상기 라인부분으로부터 연장된 제1 층 및 상기 제1 층과 다른 층 상에 배치되고 상기 제1 층과 연결된 제2 층을 포함할 수 있다. 상기 제2 층은 브릿지 패턴과 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들은 금속을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 단절된 하나의 성분이 상기 제3 그룹의 성분들에 포함되고, 상기 단절된 영역을 통과하는 다른 하나의 성분이 상기 제1 그룹의 성분들 또는 상기 제2 그룹의 성분들에 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 일체의 형상을 갖는 상기 복수 개의 제1 라인-성분들 중 상기 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 상기 하나의 성분은 상기 제1 그룹의 성분들에 포함되거나, 상기 제2 그룹의 성분들에 포함되거나, 상기 제3 그룹의 성분들에 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 입력 센서에 입력신호를 제공하는 입력장치를 더 포함할 수 있다. 상기 입력 센서는 제1 모드에서 상기 제1 전극과 상기 제2 전극 사이의 정전용량의 변화를 통해 사용자 입력을 감지하고, 제2 모드에서 상기 입력신호에 근거하여 상기 입력장치의 입력을 감지할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 사이각은 직각이고, 상기 제2 사이각은 예각 또는 둔각일 수 있다.
본 발명의 일 실시예에 따르면, 상기 유닛 화소영역들 각각은 복수 개의 발광영역들을 포함하고, 상기 유닛 화소영역들은 서로 동일한 개수의 발광영역들을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 영상을 표시하는 표시패널 및 입력센서를 포함할 수 있다. 입력센서는 상기 표시패널 상에 배치된다. 입력센서는 매트릭스 형태로 배치된 복수 개의 유닛 감지영역들을 포함하는 감지 영역에 배치된 복수 개의 제1 전극들 및 상기 복수 개의 제1 전극들과 교차하는 복수 개의 제2 전극들을 포함할 수 있다. 상기 복수 개의 제1 전극들 및 상기 복수 개의 제2 전극들은 복수 개의 라인-성분들에 의해 정의될 수 있다. 상기 복수 개의 라인-성분들은, 제1 연장방향으로 연장된 복수 개의 제1 라인-성분들 및 상기 제1 연장방향과 교차하는 제2 연장방향으로 연장되고, 상기 복수 개의 제1 라인-성분들과 복수 개의 교차영역들을 정의하는 복수 개의 제2 라인-성분들을 포함할 수 있다. 상기 복수 개의 유닛 감지영역들에 상기 복수 개의 제1 전극들과 상기 복수 개의 제2 전극들의 전극-교차영역들이 각각 배치될 수 있다. 상기 복수 개의 유닛 감지영역들 각각은 복수 개의 셀-영역들을 포함하고, 상기 복수 개의 셀-영역들 각각은 상기 복수 개의 교차영역들 중 1개의 교차영역이 중심에 배치되고, 상기 1개의 교차영역에 가장 인접한 4개의 교차영역들에 의해 정의될 수 있다. 상기 복수 개의 유닛 감지영역들 각각에 상기 복수 개의 셀-영역들 중 대응하는 셀-영역들이 배치될 수 있다. 상기 대응하는 셀-영역들은 상기 복수 개의 유닛 감지영역들마다 NxM의 매트릭스로 배치되고, 여기서 N과 M은 3의 배수이고, 서로 다른 자연수일 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열될 수 있다. 상기 복수 개의 유닛 감지영역들 각각은 상기 제1 방향 내에서 제1 너비 및 상기 제2 방향 내에서 제2 너비를 가질 수 있다. 상기 복수 개의 제1 전극들 각각의 상기 제2 방향 내에서 제3 너비는 상기 제2 너비와 실질적으로 동일할 수 있다. 상기 복수 개의 제2 전극들 각각의 상기 제1 방향 내에서 제4 너비는 상기 제1 너비와 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열될 수 있다. 상기 복수 개의 유닛 감지영역들 각각은 상기 제1 방향 내에서 제1 너비 및 상기 제2 방향 내에서 제2 너비를 갖고, 상기 복수 개의 제1 전극들 각각의 상기 제2 방향 내에서 제3 너비는 상기 제2 너비보다 작고, 상기 복수 개의 제2 전극들 각각의 상기 제1 방향 내에서 제4 너비는 상기 제1 너비보다 작을 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열되고, 상기 N은 상기 M보다 크고, 상기 셀-영역들 각각의 상기 제1 방향의 제1 너비는 상기 제2 방향의 제2 너비보다 클 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 제1 전극들 및 상기 복수 개의 제2 전극들에 절연된 더미 전극들을 더 포함하고, 상기 더미 전극들은 상기 복수 개의 라인 성분들에 의해 정의될 수 있다. 상기 복수 개의 교차영역들 중 상기 복수 개의 제1 전극들, 상기 복수 개의 제2 전극들, 및 상기 더미 전극들의 경계를 정의하는 교차영역은, 상기 복수 개의 제1 라인-성분들 중 대응하는 제1 라인-성분과 상기 복수 개의 제2 라인-성분들 중 대응하는 제2 라인-성분 중 어느 하나가 단절되고, 다른 하나가 상기 단절된 영역을 통과할 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제1 연장방향으로 연장된 제1 전극라인을 정의할 수 있다. 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제1 연장방향으로 연장된 제2 전극라인을 정의할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극라인은 복수 개 제공되고, 상기 제2 전극라인은 상기 제2 연장방향에서 가장 인접한 2개의 제1 전극라인들 중 어느 하나에 더 인접하게 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극라인은 복수 개 제공되고, 상기 제2 전극라인은 복수 개 제공되고, 상기 복수 개의 제1 전극라인들 중 가장 긴 길이의 제1 전극라인과 상기 복수 개의 제2 전극라인들 중 가장 긴 길이의 제2 전극라인의 길이는 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 전극라인은 복수 개 제공되고, 상기 제2 전극라인은 복수 개 제공되고, 상기 복수 개의 제1 전극라인들 중 가장 긴 길이의 제1 전극라인은 상기 복수 개의 제2 전극라인들 중 가장 긴 길이의 제2 전극라인의 길이보다 짧을 수 있다.
본 발명의 일 실시예에 따르면, 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제1 연장방향으로 연장된 제1 전극라인들을 정의하고, 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제1 연장방향으로 연장된 제2 전극라인들을 정의하고, 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제2 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제2 연장방향으로 연장된 제3 전극라인들을 정의하고, 상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제2 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제2 연장방향으로 연장된 제4 전극라인들을 정의하고, 상기 제1 전극라인들과 상기 제3 전극라인들이 정의하는 가장 작은 다각형은 제1 면적을 갖고, 상기 제2 전극라인들과 상기 제3 전극라인들이 정의하는 가장 작은 다각형은 제2 면적을 갖고, 상기 제1 면적은 상기 제2 면적보다 클 수 있다.
본 발명에 따르면, 입력센서의 base cap(self cap)은 감소시키면서 감도를 향상시킬 수 있다.
셀-영역은 유닛 화소영역의 배치와 모아레가 발생하지 않는 반복 단위로 배치될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다.
도 2a 및 도 2b는 도 1b에 도시된 I-I`에 따른 전자장치의 단면도들이다.
도 2c 및 도 2d는 도 1b에 도시된 I-I`에 따른 표시장치의 단면도들이다.
도 3a는 본 발명의 일 실시예에 따른 전자장치의 동작을 설명하기 위한 블럭도이다.
도 3b는 도 3a에 도시된 입력장치의 블럭도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 확대된 단면도이다.
도 5는 본 발명의 일 실시예에 따른 입력 센서를 도시한 평면도이다.
도 6은 입력 센서의 제1 모드 동작을 설명하기 위한 도면이다.
도 7a 및 도 7b는 제 입력 센서의 제2 모드 동작을 설명하기 위한 도면이다.
도 8a는 도 5에 도시된 입력 센서를 간략히 도시한 평면도이다.
도 8b는 도 8a에 도시된 4개의 유닛 감지영역들을 확대한 평면도이다.
도 8c는 도 8b에 도시된 1개의 유닛 감지영역을 확대한 평면도이다.
도 8d는 도 8c에 도시된 셀-영역을 확대한 평면도이다.
도 8e는 도 8c에 도시된 제1 그룹의 영역을 확대한 평면도이다.
도 8f는 도 8e에 도시된 II-II`에 따른 입력 센서의 단면도이다.
도 8g는 도 8c에 도시된 제2 그룹의 영역을 확대한 평면도이다.
도 8h는 도 8c에 도시된 제3 그룹의 영역을 확대한 평면도이다.
도 8i는 도 8c에 도시된 제4 그룹의 영역을 확대한 평면도이다.
도 8j는 도 8c의 일부영역을 확대한 평면도이다.
도 8k는 도 5에 도시된 패드영역을 확대한 평면도이다.
도 8l는 도 8j에 도시된 III-III`에 따른 입력 센서의 단면도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 유닛 감지영역을 확대한 평면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 셀-영역을 확대한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자장치의 사시도이고, 도 1b는 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다. 도 2a 및 도 2b는 도 1b에 도시된 절단선 I-I`에 따라 절단한 전자장치의 단면도들이다. 도 2c 및 도 2d는 도 1b에 도시된 I-I`에 따른 표시장치의 단면도들이다
도 1a 내지 도 1b를 참조하면, 전자장치(ELD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자장치(ELD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자장치(ELD)는 스마트 폰, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다.
전자장치(ELD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 전자장치(ELD)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는, 전자장치(ELD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 도 1a에서 정의된 것과 다르게 정의될 수 도 있다.
전자장치(ELD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 전자장치(ELD)의 외부에서 제공되는 다양한 입력들을 포함할 수 있다. 본 실시예에 따른 전자장치(ELD)는 외부에서 인가되는 사용자(US)의 제1 입력(TC1)을 감지할 수 있다. 사용자(US)의 제1 입력(TC1)은 손가락에 의한 입력일 수 있으며, 사용자 신체와 같이 정전용량에 변화를 줄 수 있는 입력을 모두 포함할 수 있다. 제1 입력(TC1)은 패시브 타입의 입력장치에 의한 입력을 포함할 수 있다. 전자장치(ELD)는 전자장치(ELD)의 구조에 따라 전자장치(ELD)의 측면이나 배면에 인가되는 사용자(US)의 제1 입력(TC1)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
또한, 본 실시예에 따른 전자장치(ELD)는 제1 입력(TC1)과 다른 타입의 제2 입력(TC2)을 감지할 수 있다. 제2 입력(TC2)은 입력장치(AP)(예를 들어, 스타일러스 펜, 액티브 펜, 터치 펜, 전자 펜, e-펜 등)에 의한 입력들을 포함할 수 있다. 이하에서, 제2 입력(TC2)은 액티브 펜에서 제공되는 입력신호로써 설명된다.
전자장치(ELD)의 전면은 이미지 영역(IA) 및 베젤 영역(BZA)으로 구분될 수 있다. 이미지 영역(IA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 이미지 영역(IA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 이미지 영역(IA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 이미지 영역(IA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 이미지 영역(IA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 이미지 영역(IA)을 에워쌀 수 있다. 이에 따라, 이미지 영역(IA)의 형상은 실질적으로 베젤 영역(BA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 이미지 영역(IA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자장치(ELD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1b에 도시된 바와 같이, 전자장치(ELD)는 표시장치(DD) 및 표시장치(DD) 상에 배치된 윈도우(WM), 및 케이스(EDC)를 포함할 수 있다. 표시장치(DD)는 적어도 표시패널(DP) 및 입력 센서(ISP)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷(quantum dot) 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및/또는 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
입력 센서(ISP)는 표시패널(DP)의 상측에 배치되고, 외부 입력(예컨대, 제1 입력(TC1) 및/또는 제2 입력(TC2))의 좌표 정보를 획득한다. 이하, 입력 센서(ISP)에 대한 상세한 설명은 후술한다.
표시장치(DD)는 메인회로기판(MCB), 연성회로필름(FCB) 및 구동칩(DIC)을 포함할 수 있다. 이들 중 어느 하나 이상은 생략될 수도 있다. 메인회로기판(MCB)은 연성회로필름(FCB)과 접속되어 표시패널(DP)과 전기적으로 연결될 수 있다. 메인회로기판(MCB)은 복수 개의 구동 소자를 포함할 수 있다. 복수 개의 구동 소자는 표시패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 연성회로필름(FCB)은 표시패널(DP)에 접속되어 표시패널(DP)과 메인회로기판(MCB)을 전기적으로 연결한다. 연성회로필름(FCB) 상에는 구동칩(DIC)이 실장될 수 있다.
연성회로필름(FCB)은 메인회로기판(MCB)이 표시장치(DD)의 배면에 마주하도록 밴딩될 수 있다. 메인회로기판(MCB)은 커넥터를 통해 전자장치(ELD)의 다른 전자모듈과 전기적으로 연결될 수 있다.
구동칩(DIC)은 표시패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 본 발명의 일 실시예에 따른 연성회로필름(FCB)은 하나로 도시되어 있으나, 이에 한정하는 것은 아니며 복수 개로 제공되어 표시패널(DP)에 접속될 수 있다. 도 1b에서는 구동칩(DIC)이 연성회로필름(FCB) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 표시패널(DP) 상에 직접 실장될 수 있다. 표시패널(DP)의 일부분은 밴딩될 수 있고, 구동칩(DIC)이 실장된 부분은 표시장치(DD)의 배면에 마주하도록 배치될 수 있다.
도시하지 않았으나, 입력 센서(ISP)는 추가적인 연성회로필름을 통해 메인회로기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 입력 센서(ISP)는 표시패널(DP)에 전기적으로 연결되고, 연성회로필름(FCB)을 통해 메인회로기판(MCB)과 전기적으로 연결될 수도 있다. 입력 센서(ISP)과 표시패널(DP)을 전기적으로 연결하기 위한 도전성 구조물들이 표시장치(DD)에 적용될 수 있다.
윈도우(WM)는 영상을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 윈도우(WM)의 베이스층은 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다.
케이스(EDC)는 윈도우(WM)와 결합될 수 있다. 케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시장치(DD)로 침투되는 이물질/수분 등을 방지하여 케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 실시예에서, 케이스(EDC)는 복수 개의 수납 부재들이 결합된 형태로 제공될 수 있다.
일 실시예에 따른 전자장치(ELD)는 표시장치(DD)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자모듈, 전자장치(ELD)의 전반적인 동작에 필요한 전원을 공급하는 전원공급모듈, 표시장치(DD) 및/또는 케이스(EDC)와 결합되어 전자장치(ELD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.
상술한 부재들은 접착층(ADL, 도 2a 참고)을 통해 결합될 수 있다. 접착층(ADL)은 광학투명접착필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착층(ADL)은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착층(ADL)은 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.
윈도우(WM)와 표시장치(DD) 사이에는 반사방지층이 더 배치될 수 있다. 반사방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광필름으로 구현될 수 있다. 본 발명의 일 실시예에서, 반사방지층은 입력 센서(ISP) 또는 표시패널(DP) 상에 직접 배치되거나 내재화된 컬러 필터들을 포함할 수 있다.
표시장치(DD)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시장치(DD)는 액티브 영역(AA) 및 주변 영역(NAA)을 포함할 수 있다. 액티브 영역(AA) 내에서 영상이 표시되고, 외부 입력을 감지할 수 있다. 액티브 영역(AA) 및 주변 영역(NAA)은 도 1a에 도시된 이미지 영역(IA) 및 베젤 영역(BZA)에 각각 대응할 수 있다. 본 명세서에서 “영역과 영역이 대응한다”는 것은 “서로 중첩한다”는 것을 의미하고 동일한 면적을 갖는 것으로 제한되지 않는다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 예를 들어, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시장치(DD)의 액티브 영역(AA)은 이미지 영역(IA)의 적어도 일부와 대응될 수 있다.
도 2a를 참조하면, 입력 센서(ISP)는 표시패널(DP) 상에 직접 배치될 수 있다. 본 발명의 일 실시예에 따르면, 입력 센서(ISP)는 연속공정에 의해 표시패널(DP) 상에 형성될 수 있다. 즉, 입력 센서(ISP)가 표시패널(DP) 상에 직접 배치되는 경우, 접착층이 입력 센서(ISP)와 표시패널(DP) 사이에 배치되지 않는다. 그러나, 도 2b에 도시된 바와 같이, 입력 센서(ISP)와 표시패널(DP) 사이에 접착층(ADL)이 배치될 수 있다. 이 경우, 입력 센서(ISP)는 표시패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시패널(DP)과 별도의 공정을 통해 제조된 후, 접착층(ADL)에 의해 표시패널(DP)의 상면에 고정될 수 있다.
도 2a에 도시된 것과 같이, 윈도우(WM)는 베젤 영역(BZA, 도 1a 참고)을 정의하기 위한 차광패턴(WBM)을 포함할 수 있다. 차광패턴(WBM)은 유색의 유기막으로써 예컨대, 코팅 방식으로 베이스층(WM-BS)의 하면 상에 형성될 수 있다.
도 2c에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 봉지기판(EC) 및 베이스층(BL)과 봉지기판(EC)을 결합하는 실런트(SM)를 포함한다.
베이스층(BL)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(BL)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 본 실시예에서 베이스층(BL)은 수십 내지 수백 마이크로미터 두께를 갖는 박막 유리 기판일 수 있다. 베이스층(BL)은 다층 구조를 가질 수 있다. 예컨대, 폴리이미드/적어도 하나의 무기층/폴리이미드를 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 상기 회로 소자는 신호라인들, 화소의 구동회로 등을 포함한다. 이에 대한 상세한 설명은 후술한다.
표시 소자층(DP-OLED)은 적어도 발광소자, 예컨대 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
봉지기판(EC)은 표시 소자층(DP-OLED)으로부터 소정의 갭(GP)을 두고 이격될 수 있다. 베이스층(BL) 및 봉지기판(EC)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 실런트(SM)는 유기 접착제 또는 프릿 등을 포함할 수 있다. 갭(GP)에는 소정의 물질이 충진될 수 도 있다. 흡습제 또는 수지물질이 갭(GP)에 충진될 수 있다.
도 2d에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 상부 절연층(TFL)을 포함한다. 상부 절연층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치될 수 있다. 상부 절연층(TFL)은 적어도 무기층/유기층/무기층을 포함할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 전자장치의 동작을 설명하기 위한 블럭도이고, 도 3b는 도 3a에 도시된 입력장치의 블럭도이다.
도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 전자장치(ELD)는 표시장치(DD)의 구동을 제어하기 위한 메인 컨트롤러(200) 및 입력 센서(ISP)에 연결된 센서 컨트롤러(100)를 더 포함한다. 메인 컨트롤러(200)는 센서 컨트롤러(100)의 구동을 제어할 수 있다. 본 발명의 일 실시예에서, 메인 컨트롤러(200) 및 센서 컨트롤러(100)는 메인회로기판(MCB, 도 1b에 도시됨)에 실장될 수 있다. 본 발명의 일 실시예에서 센서 컨트롤러(100)는 구동칩(DIC, 도 1b에 도시됨)에 내장될 수 있다.
입력 센서(ISP)는 센싱 전극들을 포함할 수 있다. 센싱 전극들은 제1 그룹의 센싱 전극과 제2 그룹의 센싱 전극을 포함할 수 있다. 입력 센서(ISP)의 구조에 대해서는 후술하기로 한다.
센서 컨트롤러(100)는 입력 센서(ISP)의 센싱 전극들에 연결될 수 있다. 센서 컨트롤러(100)는 제1 입력(TC1, 도 1a 참고)을 감지하도록 입력 센서(ISP)를 제1 모드로 동작시킬 수 있고, 제2 입력(TC2, 도 1a 참고)을 감지하기 위해 입력 센서(ISP)를 제2 모드로 동작시킬 수 있다.
도 3b에 도시된 바와 같이, 입력장치(AP)는 하우징(11), 전도성 팁(12) 및 통신 모듈(13)을 포함할 수 있다. 하우징(11)은 펜 형상을 가질 수 있고, 내부에 수용공간이 형성될 수 있다. 전도성 팁(12)은 하우징(11)의 개구된 일측에서 외부로 돌출될 수 있다. 전도성 팁(12)은 입력장치(AP)에서 입력 센서(ISP)와 직접적으로 접촉되는 부분일 수 있다.
통신 모듈(13)은 송신 회로(13a) 및 수신 회로(13b)를 포함할 수 있다. 송신 회로(13a)는 다운 링크 신호를 센서 컨트롤러(100)로 송신할 수 있다. 다운 링크 신호는 입력장치(AP)의 위치, 입력장치(AP)의 기울기, 상태 정보 등을 포함할 수 있다. 센서 컨트롤러(100)는 입력장치(AP)가 입력 센서(ISP)에 접촉될 때, 입력 센서(ISP)를 통해 다운 링크 신호를 수신할 수 있다.
수신 회로(13b)는 센서 컨트롤러(100)로부터 업 링크 신호를 수신할 수 있다. 업 링크 신호는 패널 정보, 프로토콜 버전 등의 정보를 포함할 수 있다. 센서 컨트롤러(100)는 입력 센서(ISP)로 업 링크 신호를 공급하고, 입력장치(AP)는 입력 센서(ISP)와의 접촉을 통해 업 링크 신호를 수신할 수 있다.
입력장치(AP)는 입력장치(AP)의 구동을 제어하는 입력 컨트롤러(14)를 더 포함한다. 입력 컨트롤러(14)는 규정된 프로그램에 따라서 동작하도록 구성될 수 있다. 송신 회로(13a)는 입력 컨트롤러(14)로부터 공급된 신호를 수신하여, 입력 센서(ISP)에 의해 센싱 가능한 신호로 변조하고, 수신 회로(13b)는 입력 센서(ISP)를 통해 수신된 신호를 입력 컨트롤러(14)에 의해 처리 가능한 신호로 변조한다. 입력장치(AP)는 입력장치(AP)에 전원을 공급하기 위한 전원 모듈(15)을 더 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치(DD)의 확대된 단면도이다.
도 4를 참조하면, 표시장치(DD)는 표시패널(DP) 및 표시패널(DP) 위에 직접 배치된 입력 센서(ISP)를 포함할 수 있다. 표시패널(DP)과 입력 센서(ISP) 사이에 접착층이 미-배치된다. 표시패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지기판(EC)을 포함할 수 있다.
베이스층(BL)은 회로 소자층(DP-CL)이 배치되는 베이스 면을 제공할 수 있다. 회로 소자층(DP-CL)은 베이스층(BL) 위에 배치될 수 있다. 회로 소자층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BL) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로 소자층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있으며, 실리콘옥사이드층과 실리콘나이트라이드층은 교대로 적층될 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다. 제2 영역은 비-도핑영역이거나, 제1 영역 대비 낮은 농도로 도핑될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널 영역)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 영역 또는 드레인 영역일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광소자(ED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스 영역(SR), 채널 영역(CHR), 및 드레인 영역(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스 영역(SR) 및 드레인 영역(DR)은 단면 상에서 채널 영역(CHR)으로부터 서로 반대 방향에 제공될 수 있다. 도 4에는 반도체 패턴과 동일층 상에 배치된 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 신호 라인(SCL)은 평면 상에서 트랜지스터(TR)와 전기적으로 연결될 수 있다.
제1 절연층(IL1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(IL1)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(IL1)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(IL1)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(IL1)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(GE)는 제1 절연층(IL1) 위에 배치된다. 게이트(GE)는 금속 패턴의 일부분일 수 있다. 게이트(GE)는 채널 영역(CHR)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GE)는 마스크로써 기능할 수 있다.
제2 절연층(IL2)은 제1 절연층(IL1) 위에 배치되며, 게이트(GE)를 커버할 수 있다. 제2 절연층(IL2)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(IL2)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(IL2)은 단층의 실리콘옥사이드층일 수 있다.
제3 절연층(IL3)은 제2 절연층(IL2) 위에 배치될 수 있으며, 본 실시예에서 제3 절연층(IL3)은 단층의 실리콘옥사이드층일 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(IL3) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(IL1, IL2, IL3)을 관통하는 컨택홀(CNT1)을 통해 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(IL4)은 제3 절연층(IL3) 위에 배치될 수 있다. 제4 절연층(IL4)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(IL5)은 제4 절연층(IL4) 위에 배치될 수 있다. 제5 절연층(IL5)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(IL5) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(IL4) 및 제5 절연층(IL5)을 관통하는 컨택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(IL6)은 제5 절연층(IL5) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(IL6)은 유기층일 수 있다. 표시 소자층(DP-OLED)은 회로 소자층(DP-CL) 위에 배치될 수 있다. 표시 소자층(DP-OLED)은 발광소자(ED)를 포함할 수 있다. 예를 들어, 표시 소자층(DP-OLED)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 발광소자(ED)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(IL6) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(IL6)을 관통하는 컨택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다.
화소 정의막(IL7)은 제6 절연층(IL6) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(IL7)에는 개구부(OP7)가 정의된다. 화소 정의막(IL7)의 개구부(OP7)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광영역(PXA)은 개구부(OP7)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(OP7)에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있으며, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
입력 센서(ISP)는 연속된 공정을 통해 봉지기판(EC)의 상면에 직접 형성될 수 있다. 입력 센서(ISP)는 제1 도전층(ICL1), 제1 센서 절연층(IIL1), 제2 도전층(ICL2), 및 제2 센서 절연층(IIL2)을 포함할 수 있다. 본 발명의 일 실시예에서, 봉지기판(EC)의 상면과 제1 도전층(ICL1) 사이에 무기층이 더 배치될 수 도 있다.
제1 도전층(ICL1) 및 제2 도전층(ICL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 갖는 복수 개의 패턴들을 포함할 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 센서 절연층(IIL1)은 제1 도전층(ICL1)을 커버하고, 제2 센서 절연층(IIL2)은 제2 도전층(ICL2)을 커버한다. 제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2)이 단층으로 도시되었으나, 이에 제한되지 않는다.
제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제1 센서 절연층(IIL1) 및 제2 센서 절연층(IIL2) 중 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 입력 센서(ISP)를 도시한 평면도이다. 도 6은 입력 센서(ISP)의 제1 모드 동작을 설명하기 위한 도면이다. 도 7a 및 도 7b는 입력 센서(ISP)의 제2 모드 동작을 설명하기 위한 도면이다. 이하, 도 3a를 추가적으로 참조하여 입력 센서(ISP)에 대해 설명한다.
도 3a 및 도 5를 참조하면, 입력 센서(ISP)는 감지 영역(ISA) 및 비감지 영역(NSA)을 포함할 수 있다. 감지 영역(ISA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 감지 영역(ISA) 및 비감지 영역(NSA)은 도 1b에 도시된 표시장치(DD)는 액티브 영역(AA) 및 주변 영역(NAA)에 각각 대응하는 영역일 수 있다.
입력 센서(ISP)는 제1 센싱 전극들(SE1_1~SE1_n, 이하 제1 전극들) 및 제2 센싱 전극들(SE2_1~SE2_m, 이하 제2 전극들)을 포함한다. 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m)은 서로 전기적으로 절연되고, 서로 교차한다. 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m)이 교차하는 영역은 전극-교차영역(ECA)으로 정의될 수 있다. 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m)이 교차하지 않는 영역은 비-교차영역(N-CA)으로 정의될 수 있다. 본 실시예에서, 제1 전극들(SE1_1~SE1_n)은 제2 전극들(SE2_1~SE2_m)보다 더 길고, 적은 개수로 제공되나 이에 제한되지 않는다.
제1 전극들(SE1_1~SE1_n) 각각은 바(bar) 형상 또는 스트라이프 형상을 갖고, 제1 방향(DR1)으로 연장될 수 있다. 제1 전극들(SE1_1~SE1_n)은 제2 방향(DR2)으로 이격되어 배열될 수 있다. 제1 전극들(SE1_1~SE1_n)은 제2 방향(DR2) 내에서 실질적으로 일정한 너비(W1)를 가질 수 있다. 제1 전극들(SE1_1~SE1_n)의 제2 방향(DR2) 내에서의 이격 거리는 일정할 수 있다.
제2 전극들(SE2_1~SE2_m) 각각은 또는 스트라이프 형상으로 제2 방향(DR2)으로 연장될 수 있다. 제2 전극들(SE2_1~SE2_m)은 제1 방향(DR1) 내에서 이격되어 배열될 수 있다. 제2 전극들(SE2_1~SE1_m)은 제1 방향(DR1) 상에서 내에서 실질적으로 일정한 너비(W2)를 가질 수 있다. 제2 전극들(SE2_1~SE2_m)의 제1 방향(DR1) 상에서의 이격 거리는 일정할 수 있다.
입력 센서(ISP)는 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m) 사이의 상호정전용량의 변화를 통해 제1 입력(TC1, 도 3a 참고)에 대한 정보를 획득하는 제1 모드, 또는 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m) 각각의 정전용량의 변화를 통해 제2 입력(TC2, 도 3a 참고)을 감지하는 제2 모드로 동작할 수 있다.
입력 센서(ISP)는 복수 개의 제1 센싱 신호라인들(SL1_1~SL1_n, 이하 제1 신호라인들)및 복수 개의 제2 신호라인들(SL2_1~SL2_m, 이하 제2 신호라인들)을 더 포함할 수 있다. 제1 신호라인(SL1_1~SL1_n) 및 제2 신호라인(SL2_1~SL2_m)은 비감지 영역(NSA)에 배치될 수 있다. 제1 전극들(SE1_1~SE1_n)의 양측에 복수 개의 제1 신호라인들(SL1_1~SL1_n)이 각각 전기적으로 연결되고, 제2 전극들(SE2_1~SE2_m)의 일측에 복수 개의 제2 신호라인들(SL2_1~SL2_m)이 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서 복수 개의 제1 신호라인들(SL1_1~SL1_n)은 제1 전극들(SE1_1~SE1_n)의 일측에만 연결될 수 도 있다.
제1 전극들(SE1_1~SE1_n)은 제1 신호라인들(SL1_1~SL1_n)을 통해 센서 컨트롤러(100)에 전기적으로 연결되고, 제2 전극들(SE2_1~SE2_m)은 제2 신호라인들(SL2_1~SL2_m)을 통해 센서 컨트롤러(100)에 전기적으로 연결된다. 제1 신호라인(SL1_1~SL1_n) 및 제2 신호라인(SL2_1~SL2_m) 각각은 라인부분(LP)과 패드부분(PP)을 포함한다. 패드부분(PP)은 도 1b에 도시된 연성회로필름(FCB)이 접속되는 부분이다.
본 발명의 일 실시예에서 제1 모드에서 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m) 중 어느 하나는 전송 전극으로 동작할 수 있고, 다른 하나는 수신 전극으로 동작할 수 있다. 도 5 및 도 6에서 제2 전극들(SE2_1~SE2_m)은 수신 전극으로 도시되었다. 도 6 내지 도 7b는 제1 전극들(SE1_1~SE1_n) 중 2개의 전극(SE1_1~SE1_2)과 제2 전극들(SE2_1~SE2_m) 중 2개의 전극(SE2_1~SE2_2)이 간략히 도시되었다. 제1 모드에서 센서 컨트롤러(100)는 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m) 사이에 형성된 상호 정전 용량의 변화량을 감지하여 외부 입력을 감지할 수 있다.
제1 모드에서 센서 컨트롤러(100)는 제1 전극들(SE1_1~SE1_n)로 구동 신호(TS1, TS2)를 제공할 수 있다. 구동 신호(TS1, TS2)가 제1 전극들(SE1_1~SE1_n)의 일단으로 제공되는 것으로 도시되었으나, 대응하는 구동 신호(TS1, TS2)가 제1 전극들(SE1_1~SE1_n) 각각의 양단으로 동시에 제공될 수 있다. 제1 모드에서 센서 컨트롤러(100)는 제2 전극들(SE2_1~SE2_m)로부터 센싱 신호(RS1, RS2)를 수신할 수 있다. 따라서, 센서 컨트롤러(100)는 구동 신호(TS1, TS2)와 이에 대응하는 센싱 신호(RS1, RS2)를 비교하고, 이들의 변화량을 기초로 제1 입력(TC1)이 제공된 위치에 대한 좌표값을 생성할 수 있다.
도 5, 도 7a 및 도 7b를 참조하면, 입력장치(AP)가 입력 센서(ISP)에 근접하면, 입력 센서(ISP)는 제2 입력(TC2)을 감지하기 위한 제2 모드로 진입할 수 있다. 입력장치(AP)는 입력 센서(ISP)를 통해 센서 컨트롤러(100)와 데이터를 송수신할 수 있다.
제2 모드에서, 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m) 각각은 센서 컨트롤러(100)로부터 제공된 업 링크 신호들(TSa, TSb, TSc, TSd)을 입력장치(AP)로 제공하기 위한 전송 전극으로 활용될 수 있다. 제2 모드에서, 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m) 각각은 입력장치(AP)로부터 제공된 다운 링크 신호들(RSa, RSb, RSc, RSd)을 센서 컨트롤러(100)로 제공하기 위한 수신 전극으로 활용될 수 있다. 즉, 제2 모드에서 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m)은 모두 전송 전극으로 활용되거나, 모두 수신 전극으로 활용될 수 있다.
제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m) 각각은 바 형상으로 제공될 경우, 제1 전극들(SE1_1~SE1_n) 및 제2 전극들(SE2_1~SE2_m) 사이의 상호 정전 용량의 변화량이 입력장치(AP)의 이동이 일어나도 실질적으로 일정하게 유지될 수 있다. 따라서, 제2 모드에서, 제2 입력(TC2)이 이동하더라도 그 이동을 정확하게 센싱할 수 있다. 즉, 입력장치(AP)를 이용하여 글자를 쓰거나 그림을 그릴 경우와 같이, 선(line) 형상으로 제공되는 제2 입력(TC2)이 상기한 상호 정전 용량의 변화량에 의해 왜곡되는 것을 방지할 수 있고, 그 결과 제2 입력(TC2)의 선형성(Lineartity)이 개선될 수 있다.
도 8a는 도 5에 도시된 입력 센서(ISP)를 간략히 도시한 평면도이다. 도 8b는 도 8a에 도시된 4개의 유닛 감지영역들(UA)을 확대한 평면도이다. 도 8c는 도 8b에 도시된 1개의 유닛 감지영역(UA)을 확대한 평면도이다. 도 8d는 도 8c에 도시된 셀-영역(SA)을 확대한 평면도이다. 도 8e는 도 8c에 도시된 제1 그룹의 영역(GA1)을 확대한 평면도이다. 도 8f는 도 8e에 도시된 II-II`에 따른 입력 센서(ISP)의 단면도이다. 도 8g는 도 8c에 도시된 제2 그룹의 영역(GA2)을 확대한 평면도이다. 도 8h는 도 8c에 도시된 제3 그룹의 영역(GA3)을 확대한 평면도이다. 도 8i는 도 8c에 도시된 제4 그룹의 영역(GA4)을 확대한 평면도이다. 도 8j는 도 8c의 일부영역(BB)을 확대한 평면도이다. 도 8k는 도 5에 도시된 패드영역(PA)을 확대한 평면도이다. 도 8l는 도 8j에 도시된 III-III`에 따른 입력 센서(ISP)의 단면도이다.
도 8a를 참조하면, 감지 영역(ISA)은 매트릭스 형태로 배치된 복수 개의 유닛 감지영역들(UA)을 포함한다. 감지 영역(ISA) 전체가 유닛 감지영역들(UA)만으로 이루어진 입력 센서(ISP)를 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 일 실시예에서, 입력 센서(ISP)는 구별되는 제1 감지 영역과 제2 감지 영역을 포함할 수 있다. 제1 감지 영역은 유닛 감지영역들(UA)만으로 이루어지고, 제1 감지 영역의 외측에 배치된 제2 감지 영역은 유닛 감지영역(UA) 이외의 영역을 포함하거나, 후술하는 유닛 감지영역(UA)과 다른 유닛 감지영역을 포함할 수 있다. 다시 말해, 감지 영역(ISA) 중 적어도 일부의 영역은 유닛 감지영역들(UA)로 균일하게 구분될 수 있다. 유닛 감지영역들(UA)은 매트릭스 형태로 행과 열을 이룰 수 있다.
유닛 감지영역들(UA)은 적어도 도 5에 도시된 전극-교차영역(ECA)을 포함한다. 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m)의 교차비율에 따라 유닛 감지영역들(UA)은 전극-교차영역(ECA)만을 포함하거나, 제1 전극들(SE1_1~SE1_n)과 제2 전극들(SE2_1~SE2_m)의 비-교차영역(N-CA)을 더 포함할 수 있다.
도 8b를 참조하면, 4개의 유닛 감지영역들(UA)에 배치된 2개의 제1 전극들(SE1)과 2개의 제2 전극들(SE2)을 도시하였다. 본 실시예에 따른 입력 센서(ISP)는 제1 전극들(SE1)과 제2 전극들(SE2)이 배치되지 않은 영역과 배치된 영역의 시인성 차이를 제거하기 위해 배치된 더미 전극들(DE) 포함한다. 그러나, 이에 제한되지 않고, 본 발명의 일 실시예에서, 더미 전극들(DE)은 생략될 수 있다.
전극-교차영역(ECA) 내의 제1 전극들(SE1)의 너비(W1)는 비-교차영역(N-CA) 내의 제1 전극들(SE1)의 너비(W1)와 실질적으로 동일하고, 전극-교차영역(ECA) 내의 제2 전극들(SE2)의 너비(W2)는 비-교차영역(N-CA) 내의 제2 전극들(SE2)의 너비(W2)와 실질적으로 동일하다. 제1 전극(SE1)과 제2 전극(SE2) 각각은 상대적으로 너비가 큰 영역과 너비가 큰 영역을 포함할 수 있으나, 전극-교차영역(ECA)과 비-교차영역(N-CA)의 동일한 지점을 기준으로 측정한 너비는 실질적으로 동일하다. 전극-교차영역(ECA)과 비-교차영역(N-CA)의 너비가 실질적으로 동일하기 때문에 제1 전극들(SE1)과 제2 전극들(SE2)의 형상은 바 형상 또는 스트라이프 형상으로 정의될 수 있다. 제1 전극(SE1)의 너비(W1)는 유닛 감지영역(UA)의 제2 방향(DR2)의 너비보다 작고, 제2 전극(SE2)의 너비(W2)는 유닛 감지영역(UA)의 제1 방향(DR1)의 너비보다 작다.
도 8c를 참조하면, 입력 센서(ISP)는 메쉬 형상을 갖는다. 입력 센서(ISP)는 실질적으로 제1 연장방향(EDR1)으로 연장된 복수 개의 제1 라인-성분들(LE1, first line elements)과 제1 연장방향(EDR1)과 교차하는 제2 연장방향(EDR2)으로 연장된 복수 개의 제2 라인-성분들(LE2)을 포함한다.
복수 개의 제1 라인-성분들(LE1)과 복수 개의 제2 라인-성분들(LE2)은 복수 개의 교차영역들(CA)을 정의한다. 복수 개의 교차영역들(CA)은 제1 라인-성분(LE1)과 제2 라인-성분(LE2)이 가상의 교차점 또는 리얼 교차점을 이루는 영역이다. 가상의 교차점과 리얼 교차점의 차이점은 후술한다. 오픈영역(OP)은 평면상에서 복수 개의 제1 라인-성분들(LE1)과 복수 개의 제2 라인-성분들(LE2)이 정의하는 가장 작은 다각형에 대응하는 영역으로 제1 라인-성분(LE1)과 제2 라인-성분(LE2)이 미-배치된 영역이다. 오픈영역(OP)에 대응하는 다각형은 마름모일 수 있다.
메쉬 형상의 제1 전극(SE1) 및 제2 전극(SE2)은 표시장치(DD)의 제2 전극(CE)과의 중첩면적이 작기 때문에 베이스 커패시턴스(Cb, 도 4 참고)가 작다. 따라서 구동 신호(TS1, TS2, 도 6) 또는 업 링크 신호들(TSa, TSb, TSc, TSd, 도 7a)의 신호 전달이 빠르다. 신호의 RC 딜레이가 적게 발생하기 때문이다. 이때, 제1 전극(SE1) 및 제2 전극(SE2)의 저항값을 낮추기 위해 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)은 금속을 포함할 수 있다.
제1 라인-성분들(LE1)과 제2 라인-성분들(LE2) 중 제1 그룹의 성분들(LE-G1)은 서로 전기적으로 연결되어 제1 전극(SE1)을 정의하고, 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2) 중 제2 그룹의 성분들(LE-G2)은 서로 전기적으로 연결되어 제2 전극(SE2)을 정의한다.
제1 그룹의 성분들(LE-G1)의 제1 라인-성분들(LE1)은 제1 전극(SE1)의 제1 전극라인들(E1-L1)을 정의한다. 제1 그룹의 성분들(LE-G1)의 제2 라인-성분들(LE2)은 제1 전극(SE1)의 제2 전극라인들(E1-L2)을 정의한다. 제2 그룹의 성분들(LE-G2)의 제1 라인-성분들(LE1)은 제2 전극(SE2)의 제1 전극라인들(E2-L1)을 정의한다. 제2 그룹의 성분들(LE-G2)의 제2 라인-성분들(LE2)은 제2 전극(SE2)의 제2 전극라인들(E2-L2)을 정의한다.
제1 전극(SE1)의 제1 전극라인(E1-L1)과 제2 전극(SE2)의 제1 전극라인(E2-L1)은 평행하고, 제1 전극(SE1)의 제2 전극라인(E1-L2)과 제2 전극(SE2)의 제2 전극라인(E2-L2)은 평행할 수 있다. 제2 전극(SE2)의 제1 전극라인(E2-L1)은 제2 연장방향(EDR2) 내에서 가장 인접한 2개의 제1 전극(SE1)의 제1 전극라인들(E1-L1) 사이에 배치된다. 제2 전극(SE2)의 제1 전극라인(E2-L1)은 제1 전극(SE1)의 제1 전극라인들(E1-L1) 중 어느 하나에 더 인접하게 배치된다. 더 인접하게 배치된 제2 전극(SE2)의 제1 전극라인(E2-L1)과 제1 전극(SE1)의 제1 전극라인(E1-L1) 사이에는 하나의 오픈영역(OP)이 배치되고, 더 멀리 배치된 제2 전극(SE2)의 제1 전극라인(E2-L1)과 제1 전극(SE1)의 제1 전극라인(E1-L1) 사이에는 두개의 오픈영역(OP)이 배치된다. 이해를 돕기 위해 도 8c에는 3개의 오픈영역(OP)에 해칭이 표시되었다.
제1 라인-성분들(LE1)과 제2 라인-성분들(LE2) 중 제3 그룹의 성분들(LE-G3)은 제1 전극(SE1) 및 제2 전극(SE2)에 절연된 더미 전극(DE)을 정의할 수 있다. 제1 전극(SE1), 제2 전극(SE2), 및 더미 전극(DE)을 절연시키기 위해 전체적으로 연결된 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)을 형성한 후, 이들로부터 3개의 그룹의 성분들(LE-G1, LE-G2, LE-G3)로 구분되도록 소정의 규칙으로 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)을 단선시킨다. 이렇게 단선된 영역이 후술할 가상의 교차점에 해당한다.
도 8c에 있어서, 3개의 그룹의 성분들(LE-G1, LE-G2, LE-G3)을 구분하기 위해 서로 다르게 도시하였으나, 실질적으로 제1 그룹의 성분들(LE-G1), 제2 그룹의 성분들(LE-G2), 및 제3 그룹의 성분들(LE-G3)의 선폭, 두께, 재료는 동일할 수 있다. 제1 그룹의 성분들(LE-G1), 제2 그룹의 성분들(LE-G2), 및 제3 그룹의 성분들(LE-G3)은 전기적 연결관계에 의해 구분될 수 있다.
도 8c에 도시된 것과 같이, 유닛 감지영역(UA)은 복수 개의 셀-영역들(SA)을 포함한다. 다시 말해, 유닛 감지영역(UA)은 셀-영역들(SA)로 균일하게 구분될 수 있다. 셀-영역들(SA)은 행과 열을 이룰 수 있다. 도 8c에는 6개의 셀-영역들(SA)이 예시적으로 표시되었다. 셀-영역들(SA) 각각은 1개의 교차영역(CA)을 포함한다.
도 8d를 참조하여 셀-영역(SA)에 대해 상세히 설명한다. 도 8d를 참조하면, 셀-영역(SA)의 중심에 1개의 교차영역(CA-C, 이하 중심 교차영역)이 배치된다. 중심 교차영역(CA-C)에 가장 인접한 4개의 교차영역들(CA-C1 내지 CA-C4)에 의해 셀-영역(SA)이 정의된다.
도 8d에는 표시패널(DP, 도 4 참고)의 발광영역들(PXA-R, PXA-B, PXA-G1, PXA-G2)이 도시되었다. 서로 다른 형상의 4종의 발광영역들(PXA-R, PXA-B, PXA-G1, PXA-G2)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 본 실시예에서 4종의 발광영역들(PXA-R, PXA-B, PXA-G1, PXA-G2) 중 2종의 발광영역들은 동일한 색의 광을 생성하는 것으로 도시되었으나, 이에 제한되지 않는다.
제1 발광영역(PXA-R)은 제1 색 화소의 발광영역이고, 제2 발광영역(PXA-B)은 제2 색 화소의 발광영역이고, 제3 및 제4 발광영역(PXA-G1, PXA-G2)은 제3 색 화소의 발광영역이다. 제1 색광은 적색 광이고, 제2 색광은 청색 광이고, 제3 색광은 녹색 광일 수 있으나, 상기 제1 색광 내지 제3 색광은 또 다른 3개의 주요색 광으로 변경될 수 있다. 본 발명의 일 실시예에서, 제3 및 제4 발광영역(PXA-G1, PXA-G2)은 동일한 형상을 가질 수도 있다.
표시패널(DP)은 복수 개의 유닛 화소영역들(PUA)을 포함한다. 유닛 화소영역들(PUA) 각각은 복수 개의 발광영역들을 포함하고, 유닛 화소영역들(PUA)은 서로 동일한 개수의 발광영역들을 포함할 수 있다. 유닛 화소영역들(PUA)은 서로 동일한 발광영역들의 배치를 가질 수 있다. 유닛 화소영역들(PUA)은 2개 그룹으로 구분될 수도 있다. 동일한 그룹의 유닛 화소영역들은 서로 동일한 발광영역들의 배치를 갖고, 서로 다른 그룹의 유닛 화소영역들은 다른 발광영역들의 배치를 갖는다. 2개 그룹의 유닛 화소영역들(PUA)의 발광영역들의 배치는 서로 다르더라도, 서로 대응하는 발광영역들은 2개 그룹의 유닛 화소영역들(PUA) 각각에 구비된다.
복수 개의 유닛 화소영역들(PUA)은 평면 상에서 동일한 면적을 가질 수 있다. 표시패널(DP)을 동일한 면적으로 분할하고, 해당 면적마다 동일한 개수의 발광영역들이 포함되도록 표시패널(DP)을 분할하여 유닛 화소영역들(PUA)을 정의한다.
복수 개의 유닛 화소영역들(PUA)은 교차하는 제1 대각선(CL1)과 제2 대각선(CL2)을 포함하는 사각형상일 수 있다. 복수 개의 유닛 화소영역들(PUA)은 평면 상에서 정사각형 또는 직사각형일 수 있다.
유닛 화소영역들(PUA) 각각은 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 제3 발광영역(PXA-G1), 및 제4 발광영역(PXA-G2)을 포함한다. 제1 발광영역(PXA-R)과 제2 발광영역(PXA-B)은 제1 방향(DR1) 내에서 마주보고, 제3 발광영역(PXA-G1)과 제4 발광영역(PXA-G2)은 제2 방향(DR2) 내에서 마주보도록 배치될 수 있다. 제1 발광영역(PXA-R)과 제2 발광영역(PXA-B)을 통과하는 제1 대각선(CL1)은 제1 방향(DR1)에 평행하고, 제3 발광영역(PXA-G1)과 제4 발광영역(PXA-G2)을 통과하는 제2 대각선(CL2)은 제2 방향(DR2)에 평행하므로, 제1 대각선(CL1)과 제2 대각선(CL2)의 사이각은 90도를 이룰 수 있다. 상기 사이각은 제1 사이각(θ1)으로 설명된다.
본 실시예에서 제1 사이각(θ1)은 90도 일수 있다. 본 실시예에서 제1 대각선(CL1)과 제2 대각선(CL2)이 정의하는 사이각들은 모두 90도 일수 있다. 본 발명의 일 실시예에서 제1 대각선(CL1)과 제2 대각선(CL2)이 정의하는 사이각은 예각과 둔각을 포함할 수 있다. 4종의 발광영역들(PXA-R, PXA-B, PXA-G1, PXA-G2)을 포함하는 유닛 화소영역(PUA)을 기준으로 설명하였으나, 이에 제한되지 않는다. 유닛 화소영역(PUA)의 발광영역들의 배치 및 개수에 따라 대각선의 형태 및 제1 사이각(θ1)은 변형될 수 있다.
셀-영역(SA) 내에 배치된 직선 형태의 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 제3 발광영역(PXA-G1), 및 제4 발광영역(PXA-G2) 중 일부에 중첩할 수 있다. 본 발명의 일 실시예에서 셀-영역(SA) 내에 배치된 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 연장 방향(EDR1, EDR2)은 유지하되, 비발광영역(NPXA)에만 배치될 수 도 있고, 이때, 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 복수 개의 굴곡 영역을 포함할 수도 있다.
셀-영역(SA) 내에 배치된 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 교차영역(CA) 내에서 사이각을 정의한다. 상기 사이각은 제2 사이각(θ2)으로 설명된다. 제2 사이각(θ2)는 제1 사이각(Θ1)과 대응되도록 선택된다. 예컨대, 2개의 대각선이 예각과 둔각 정의하고, 제1 라인-성분(LE1)과 제2 라인-성분(LE2)이 예각과 둔각을 정의할 때, 제1 사이각(θ1)과 제2 사이각(θ2)은 모두 예각으로 선택되거나, 모두 둔각으로 선택될 수 있다.
서로 대응하는 제1 사이각(θ1)과 제2 사이각(θ2)은 다른 값을 갖는다. 제1 사이각(θ1)은 유닛 화소영역들(PUA)이 반복적으로 배치된 주기를 나타내는 지표가 되고, 제2 사이각(θ2)은 셀-영역들(SA)이 반복적으로 배치된 주기를 나타내는 지표가 된다. 제1 사이각(θ1)과 제2 사이각(θ2)이 같다는 것은 유닛 화소영역들(PUA)과 셀-영역들(SA)의 주기가 겹치는 것을 의미하는데, 이는 모아레 현상을 일으킬 수 있다. 본 실시예에 따르면, 제1 사이각(θ1)과 제2 사이각(θ2)이 다름으로써 유닛 화소영역들(PUA)과 셀-영역들(SA)의 주기가 겹치는 것을 최소화하여, 모아레 현상을 방지할 수 있다.
다시 도 8c를 참조하면, 하나의 유닛 감지영역(UA) 내에 셀-영역(SA)은 NxM의 매트릭스로 배치될 수 있다. 여기서 N과 M은 3의 배수이고, 서로 다른 자연수일 수 있다. N은 M보다 클수 있고, 예컨대 N이 18이고, M은 12일 수 있다. N과 M의 값이 커질수록 셀-영역들(SA)의 면적은 작아지고 셀-영역들(SA)의 개수는 증가된다.
셀-영역(SA)의 세로 너비(W10, 제2 방향(DR2)의 너비)는 가로 너비(W20, 제1 방향(DR1)의 너비)보다 작을 수 있다. 셀-영역(SA)의 세로 너비와 가로 너비의 비율은 모아레 현상이 최소화되도록 설정될 수 있다. 셀-영역(SA)의 세로 너비와 가로 너비의 비율은 제품에 적용된 유닛 화소영역들(PUA)에 따라 결정될 수 있고, 특별한 수치로 제한되지 않는다.
도 8c, 도 8e 내지 도 8i를 참조하여 교차영역(CA)에 대해 좀 더 상세히 설명한다. 교차영역(CA)은 제1 내지 제4 교차영역(CA1 내지 CA4)을 포함할 수 있다.
도 8c 및 도 8e를 참조하면, 제1 그룹의 성분들(LE-G1)의 제1 라인-성분(LE1) 및 제2 라인-성분(LE2) 중 어느 하나와 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1) 및 제2 라인-성분(LE2) 중 다른 하나가 교차할 수 있다. 도 8e에는 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)과 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 가상의 교차점을 정의하는 제1 교차영역(CA1)을 도시하였다. 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)이 단선되고, 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 단선된 영역을 통과하는 제1 교차영역(CA1)을 도시하였으나 이에 제한되지 않는다. 본 발명의 일 실시예에 따른 제1 교차영역(CA1) 내에서, 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 단선될 수도 있다.
도 8f를 참조하면, 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 봉지기판(EC)의 상면에 직접 배치(연속 공정에 의해 형성되어 접착층 없이)될 수 있다. 제1 센서 절연층(IIL1)은 제1 라인-성분(LE1)과 제2 라인-성분(LE2)을 커버한다. 브릿지 패턴(BRP)은 제1 센서 절연층(IIL1) 상에 배치되어, 컨택홀들(CH20)을 통해 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)의 단선된 영역을 연결한다. 본 발명의 일 실시예에서, 브릿지 패턴(BRP)이 봉지기판(EC)의 상면 상에 배치되고, 제1 라인-성분(LE1)과 제2 라인-성분(LE2)이 제1 센서 절연층(IIL1) 상에 배치될 수 도 있다.
도 8c 및 도 8g를 참조하면, 제1 그룹의 성분들(LE-G1)의 제1 라인-성분(LE1) 및 제2 라인-성분(LE2) 중 어느 하나와 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1) 및 제2 라인-성분(LE2) 중 다른 하나가 교차할 수 있다. 도 8g에는 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)과 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 가상의 교차점을 정의하는 제2 교차영역(CA2)을 도시하였다. 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 단선된 예를 도시하였다. 제1 교차영역(CA1)과는 다르게, 제2 교차영역(CA2)에는 브릿지 패턴(BRP)이 미배치된다.
브릿지 패턴(BRP)의 개수를 조절하여 제1 센싱 전극(SE1) 및/또는 제2 센싱 전극(SE2)의 저항값 및/또는 흐르는 전류의 세기를 제어할 수 있다. 특히, 도 9b에 도시된 것과 같이, 전류의 흐름에 낮은 영향을 주는 영역에 제2 교차영역(CA2)이 배치될 수 있다. 도 9b를 참조하면 제1 전극(SE1)의 전류는 제1 방향(DR1)으로 흐르는데, 제2 교차영역(CA2)은 제2 방향(DR2)으로 전류의 흐름을 유도하는 영역이기 때문에, 전류의 흐름에 낮은 영향을 끼친다. 따라서, 제1 전극(SE1)의 제1 라인-성분(LE1) 또는 제2 라인-성분(LE2)을 연결하는 브릿지 패턴(BRP)은 미-배치될 수 있다.
도 8h를 참조하면, 제1 그룹의 성분들(LE-G1)의 제1 라인-성분(LE1), 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2), 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1) 및 제2 그룹의 성분들(LE-G2)의 제2 라인-성분(LE2) 중 어느 하나와 제3 그룹의 성분들(LE-G3)의 제1 라인-성분(LE1) 및 제3 그룹의 성분들(LE-G2)의 제2 라인-성분(LE2) 중 다른 하나가 교차할 수 있다. 도 8h에는 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)과 제3 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)이 가상의 교차점을 정의하는 제3 교차영역(CA3)을 도시하였다. 제2 교차영역(CA2)과 유사하게, 제3 교차영역(CA3)에도 브릿지 패턴(BRP)이 미배치된다. 제1 그룹의 성분들(LE-G1)의 제2 라인-성분(LE2)이 단선된 예를 도시하였으나 이제 제한되지 않는다. 제3 그룹의 성분들(LE-G3)의 제1 라인-성분(LE1)이 단선될 수 도 있다.
제3 교차영역(CA3)은 제1 전극(SE1), 제2 전극(SE2), 및 더미 전극(DE)의 경계를 정의한다. 제1 전극(SE1), 제2 전극(SE2), 및 더미 전극(DE) 중 하나의 제1 라인-성분(LE1) 또는 제2 라인-성분(LE2)과 제1 전극(SE1), 제2 전극(SE2), 및 더미 전극(DE) 중 다른 하나의 제1 라인-성분(LE1) 또는 제2 라인-성분(LE2)과 이격됨으로써, 제1 전극(SE1), 제2 전극(SE2), 및 더미 전극(DE)는 서로 전기적으로 분리된다.
도 8i를 참조하면, 제1 그룹의 성분들(LE-G1)의 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 일체의 형상을 갖고 서로 교차하고, 제2 그룹의 성분들(LE-G2)의 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 일체의 형상을 갖고 서로 교차하고, 제3 그룹의 성분들(LE-G3)의 제1 라인-성분(LE1)과 제2 라인-성분(LE2)은 일체의 형상을 갖고 교차할 수 있다. 도 8i에는 제1 그룹의 성분들(LE-G1)의 제1 라인-성분(LE1)과 제2 라인-성분(LE2)이 리얼 교차점을 정의하는 제4 교차영역(CA4)을 도시하였다. 제4 교차영역(CA4)에는 브릿지 패턴(BRP)이 불-필요하다.
도 8j를 참조하면, 제1 교차영역(CA1)에 인접하도록 제1 라인-성분(LE1)과 제2 라인-성분(LE2)에 의해 정의되는 오픈영역은 열린 마름모 형상을 가질 수 있다. 제2 교차영역(CA2)에 인접하도록 제1 라인-성분(LE1)과 제2 라인-성분(LE2)에 의해 정의되는 오픈영역은 열린 마름모 형상을 가질 수 있다. 제3 교차영역(CA3)에 인접하도록 제1 라인-성분(LE1)과 제2 라인-성분(LE2)에 의해 정의되는 오픈영역은 열린 마름모 형상을 가질 수 있다. 열린 마름모 형상은 인접한 오픈영역들을 연결시킨다. 제4 교차영역(CA4)에 인접하여 제1 라인-성분(LE1)과 제2 라인-성분(LE2)에 의해 정의되는 오픈영역은 열린 마름모 형상을 가질 수 있다. 별도로 도시되지 않았으나, 더미 전극(DE) 내에 배치된 제4 교차영역(CA4)에 인접하여 제1 라인-성분(LE1)과 제2 라인-성분(LE2)에 의해 정의되는 오픈영역은 닫힌 마름모 형상을 가질 수 있다.
도 5 및 도 8k에 도시된 것과 같이, 제1 및 제2 신호라인(SL1, SL2)은 라인부분(LP)과 패드부분(PP)을 포함할 수 있다. 패드부분(PP)은 제1 층(PP1)과 제2 층(PP2)을 포함할 수 있다. 라인부분(LP)과 패드부분(PP)의 제1 층(PP1)은 일체의 형상을 가질 수 있다. 라인부분(LP)과 패드부분(PP)의 제1 층(PP1)은 동일한 공정에 의해 형성되고, 동일한 물질을 포함하고, 동일한 적층 구조를 가질 수 있다. 본 실시예에서 라인부분(LP)과 패드부분(PP)은 서로 다른 선폭을 갖는 것으로 구별되어 도시되었으나, 이들은 동일한 선폭을 가질 수도 있다.
도 8k에 도시된 것과 같이, 패드부분(PP)의 제1 층(PP1)은 봉지기판(EC)의 상면과 제1 센서 절연층(IIL1) 사이에 배치된다. 패드부분(PP)의 제2 층(PP2)은 제1 센서 절연층(IIL1) 상에 배치되고, 제1 센서 절연층(IIL1)을 관통하는 컨택홀(CH20)을 통해 패드부분(PP)의 제1 층(PP1)에 접속된다. 제2 센서 절연층(IIL2)은 적어도 패드부분(PP)의 제2 층(PP2)을 노출시키는 컨택홀(CNT)을 갖는다. 이방성 도전필름 또는 솔더볼 등을 통해서 적어도 패드부분(PP)의 제2 층(PP2)은 연성 회로 기판의 패드에 전기적으로 접속될 수 있다. 패드부분(PP)의 제2 층(PP2)은 브릿지 패턴(BRP, 도 8f 참조)과 동일한 공정에 의해 형성되고, 동일한 물질을 포함하고, 동일한 적층 구조를 포함할 수 있다. 패드부분(PP)의 제2 층(PP2) 및 브릿지 패턴(BRP)은 투명 도전성 산화물을 포함할 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 유닛 감지영역(UA)을 확대한 평면도이다. 이하, 도 8a 내지 도 8l를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 9a를 참조하면, 제1 방향(DR1) 내에서 유닛 감지영역(UA)의 너비는 제2 전극(SE2)의 제1 방향(DR1) 내에서 너비(W2)와 실질적으로 동일하다. 제2 방향(DR2) 내에서 유닛 감지영역(UA)의 너비는 제1 전극(SE1)의 제2 방향(DR2) 내에서 너비(W1)와 실질적으로 동일하다. 유닛 감지영역(UA)은 실질적으로 도 8b에서 설명된 교차영역(CA)과 동일하게 정의된다.
도 8b에서 소정의 면적으로 비-교차영역(N-CA)이 배치된 것과 달리, 인접한 제1 전극들(SE1) 사이의 경계 및 인접한 제2 전극들(SE2)의 경계는 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)의 단선에 의해 정의된다.
이때, 유닛 감지영역(UA) 내에서, 제1 전극(SE1)의 제1 전극라인들(E1-L1) 중 가장 긴 전극라인과 제2 전극(SE2)의 제1 전극라인들(E2-L1)중 가장 긴 전극라인의 길이는 실질적으로 동일하다. 제1 전극(SE1)의 제2 전극라인들(E1-L2) 중 가장 긴 전극라인과 제2 전극(SE2)의 제2 전극라인들(E2-L2)중 가장 긴 전극라인의 길이는 실질적으로 동일하다.
도 9b를 참조하면, 도 8a에 도시된 유닛 감지영역(UA) 대비 제1 전극들(SE1)의 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)의 비율이 감소되고, 더미 전극(DE)의 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)의 비율이 증가되었다. 그에 따라 유닛 감지영역(UA) 내에서, 제1 전극(SE1)의 제1 전극라인들(E1-L1) 중 가장 긴 전극라인은 제2 전극(SE2)의 제1 전극라인들(E2-L1) 중 가장 긴 전극라인보다 짧다. 제1 전극(SE1)의 제2 전극라인들(E1-L2) 중 가장 긴 전극라인은 제2 전극(SE2)의 제2 전극라인들(E2-L2)중 가장 긴 전극라인보다 짧다.
유닛 감지영역(UA) 대비 제2 전극(SE2)의 너비(W2)가 감소되었다. 제2 전극들(SE2)의 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)의 비율이 감소되고, 더미 전극(DE)의 제1 라인-성분들(LE1)과 제2 라인-성분들(LE2)의 비율이 증가되었다. 제2 전극들(SE2)의 감소된 비율은 제1 전극들(SE1)의 감소된 비율 대비 적다.
제1 전극(SE1)의 제1 전극라인들(E1-L1)과 제1 전극(SE1)의 제2 전극라인들(E1-L2)이 정의하는 다각형은 제2 전극(SE2)의 제1 전극라인들(E2-L1)과 제2 전극(SE2)의 제2 전극라인들(E2-L2)이 정의하는 다각형보다 큰 면적을 가질 수 있다. 도 9b에는 제1 전극(SE1)에 육각형이 정의되고, 제2 전극(SE2)에 사각형이 정의된 예를 도시하였다. 도 9b에는 복수 개의 육각형들 중 하나가 해칭으로 표시되었고, 복수 개의 사각형들 중 하나가 해칭으로 표시되었다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 셀-영역(SA)을 확대한 평면도이다. 이하, 도 8c 및 도 8d를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 10a를 참고하면, 유닛 화소영역들(PUA) 각각은 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 및 제3 발광영역(PXA-G)을 포함한다. 제3 발광영역(PXA-G)이 제1 발광영역(PXA-R)과 제2 발광영역(PXA-B) 사이에 배치된 유닛 화소영역들(PUA)을 도시하였으나, 발광영역들의 배치는 변경될 수 있다. 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 및 제3 발광영역(PXA-G) 각각은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 및 제3 발광영역(PXA-G)은 서로 동일한 면적을 가질 수 있다.
유닛 화소영역(PUA)은 제1 대각선(CL1)과 제2 대각선(CL2)이 정의하는 제1 사이각(θ10)을 가질 수 있다. 제1 사이각(θ10)은 예각을 갖되 제2 사이각(θ2)과 다른 값을 갖는다.
도 10b를 참고하면, 유닛 화소영역들(PUA) 각각은 제1 발광영역(PXA-R), 제2 발광영역(PXA-B), 및 제3 발광영역(PXA-G)을 포함한다. 제2 발광영역(PXA-B)은 가장 큰 면적을 갖는다. 제1 발광영역(PXA-R)과 제3 발광영역(PXA-G)은 제2 발광영역(PXA-B)의 좌측에 배치될 수 있다. 제1 발광영역(PXA-R)과 제3 발광영역(PXA-G)은 서로 동일한 면적을 가질 수 있다.
유닛 화소영역(PUA)은 제1 대각선(CL1)과 제2 대각선(CL2)이 정의하는 제1 사이각(θ100)을 가질 수 있다. 제1 사이각(θ100)은 제2 사이각(θ2)과 다른 값을 갖는다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ADL 접착층
AP 입력장치
BA 베젤 영역
BL 베이스층
BRP 브릿지 패턴
BZA 베젤 영역
CA-C 중심 교차영역
CA 교차영역
CA1 제1 교차영역
CA2 제2 교차영역
CA3 제3 교차영역
CA4 제4 교차영역
CHR 채널 영역
DD 표시장치
DE 더미 전극
DIC 구동칩
DP-CL 소자층
DP-OLED 표시 소자층
DP 표시패널
E1-L1 제1 전극의 제1 전극라인
E1-L2 제1 전극의 제2 전극라인
E2-L1 제2 전극의 제1 전극라인
E2-L2 제2 전극의 제2 전극라인
EC 봉지기판
ECA 전극-교차영역
ED 발광소자
EDR1 제1 연장방향
EDR2 제2 연장방향
ELD 전자장치
EC 봉지기판
IA 이미지 영역
ICL1 제1 도전층
ICL2 제2 도전층
IIL1 제1 센서 절연층
IIL2 제2 센서 절연층
ISA 감지 영역
ISP 입력 센서
LE-G1 제1 그룹의 성분
LE-G2 제2 그룹의 성분
LE-G3 제3 그룹의 성분
LE1 제1 라인-성분
LE2 제2 라인-성분
MCB 메인회로기판
N-CA 비-교차영역
NAA 주변 영역
NPXA 비발광영역
NSA 비감지 영역
PA 패드영역
PP 패드부분
PP1 제1 층
PP2 제2 층
PUA 유닛 화소영역
PXA-B 제2 발광영역
PXA-G1 제3 발광영역
PXA-G2 제4 발광영역
PXA-R 제1 발광영역
PXA 발광영역
SA 셀-영역
SE1 제1 전극
SE2 제2 전극
SL1, SL2 제2 신호라인
TC1 제1 입력
TC2 제2 입력
TS1, TS2 구동 신호
UA 유닛 감지영역

Claims (24)

  1. 각각이 교차하는 제1 대각선과 제2 대각선을 포함하는 사각형상을 갖는 유닛 화소영역들을 포함하는 표시패널; 및
    상기 표시패널 상에 배치되고, 복수 개의 제1 라인-성분들 및 상기 복수 개의 제1 라인-성분들과 복수 개의 교차영역들을 정의하는 복수 개의 제2 라인-성분들을 포함하는 입력 센서를 포함하고,
    상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제1 그룹의 성분들은 서로 전기적으로 연결되어 제1 전극을 정의하고,
    상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제2 그룹의 성분들은 서로 전기적으로 연결되어 제2 전극을 정의하고, 상기 제2 전극은 상기 제1 전극에 절연되고 교차하며
    상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들 중 제3 그룹의 성분들은 상기 제1 전극 및 상기 제2 전극에 절연된 더미 전극을 정의하며,
    상기 제1 대각선과 상기 제2 대각선이 정의하는 제1 사이각과 상기 제1 사이각에 대응하는 상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들이 상기 복수 개의 교차영역들에서 정의하는 제2 사이각은 서로 다른 표시장치.
  2. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 전극이 교차하는 제1 영역 내의 상기 제1 전극의 너비는 상기 제1 전극과 상기 제2 전극이 비-교차하는 제2 영역 내의 상기 제1 전극의 너비와 실질적으로 동일하고,
    상기 제1 영역 내의 상기 제2 전극의 너비는 상기 제2 영역 내의 상기 제2 전극의 너비와 실질적으로 동일한 표시장치.
  3. 제1 항에 있어서,
    상기 표시패널은,
    베이스층;
    상기 베이스층 상에 배치된 트랜지스터;
    상기 트랜지스터와 전기적으로 연결된 발광소자; 및
    상기 베이스층과 대향하며 상기 발광소자를 밀봉하는 봉지기판을 포함하고,
    상기 복수 개의 제1 라인-성분들과 상기 복수 개의 제2 라인-성분들은 상기 봉지기판의 상면에 배치되고,
    상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들과 상기 봉지기판의 상기 상면 사이에는 접착층이 미-배치된 표시장치.
  4. 제1 항에 있어서,
    상기 복수 개의 교차영역들은,
    상기 복수 개의 제1 라인-성분들 중 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 하나의 성분 중 어느 하나가 단절되고, 다른 하나가 상기 단절된 영역을 통과하는 제1 교차영역; 및
    상기 복수 개의 제1 라인-성분들 중 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 하나의 성분이 일체의 형상을 갖는 제2 교차영역을 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 단절된 하나의 성분이 상기 제1 그룹의 성분들과 상기 제2 그룹의 성분들 중 어느 하나에 포함되고, 상기 단절된 영역을 통과하는 다른 하나의 성분이 상기 제1 그룹의 성분들과 상기 제2 그룹의 성분들 중 다른 하나에 포함된 표시장치.
  6. 제4 항에 있어서,
    상기 제1 교차영역은 복수 개 제공되고,
    상기 복수 개의 제1 교차영역 중 적어도 일부의 영역에 배치되고, 상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들과 다른 층 상에 배치된 브릿지 패턴을 더 포함하고,
    상기 브릿지 패턴은 상기 적어도 일부의 영역에 배치된 상기 단절된 하나의 성분의 단절된 영역을 연결하는 표시장치.
  7. 제6 항에 있어서,
    상기 브릿지 패턴은 투명한 도전성 산화물을 포함하는 표시장치.
  8. 제6 항에 있어서,
    상기 제1 전극에 전기적으로 연결된 제1 신호라인을 더 포함하고,
    상기 제1 신호라인은 라인부분 및 상기 라인부분의 말단에 배치된 패드부분을 포함하고,
    상기 패드부분은 상기 라인부분으로부터 연장된 제1 층 및 상기 제1 층과 다른 층 상에 배치되고 상기 제1 층과 연결된 제2 층을 포함하고,
    상기 제2 층은 브릿지 패턴과 동일한 물질을 포함하는 표시장치.
  9. 제6 항에 있어서,
    상기 상기 복수 개의 제1 라인-성분들 및 상기 복수 개의 제2 라인-성분들은 금속을 포함하는 표시장치.
  10. 제4 항에 있어서,
    상기 단절된 하나의 성분이 상기 제3 그룹의 성분들에 포함되고, 상기 단절된 영역을 통과하는 다른 하나의 성분이 상기 제1 그룹의 성분들 또는 상기 제2 그룹의 성분들에 포함된 표시장치.
  11. 제4 항에 있어서,
    상기 일체의 형상을 갖는 상기 복수 개의 제1 라인-성분들 중 상기 하나의 성분과 상기 복수 개의 제2 라인-성분들 중 상기 하나의 성분은 상기 제1 그룹의 성분들에 포함되거나, 상기 제2 그룹의 성분들에 포함되거나, 상기 제3 그룹의 성분들에 포함되는 표시장치.
  12. 제1 항에 있어서,
    상기 입력 센서에 입력신호를 제공하는 입력장치를 더 포함하고,
    상기 입력 센서는 제1 모드에서 상기 제1 전극과 상기 제2 전극 사이의 정전용량의 변화를 통해 사용자 입력을 감지하고, 제2 모드에서 상기 입력신호에 근거하여 상기 입력장치의 입력을 감지하는 표시장치.
  13. 제1 항에 있어서,
    상기 제1 사이각은 직각이고, 상기 제2 사이각은 예각 또는 둔각인 표시장치.
  14. 제1 항에 있어서,
    상기 유닛 화소영역들 각각은 복수 개의 발광영역들을 포함하고, 상기 유닛 화소영역들은 서로 동일한 개수의 발광영역들을 포함하는 표시장치.
  15. 영상을 표시하는 표시패널; 및
    상기 표시패널 상에 배치되고, 매트릭스 형태로 배치된 복수 개의 유닛 감지영역들을 포함하는 감지 영역에 배치된 복수 개의 제1 전극들 및 상기 복수 개의 제1 전극들과 교차하는 복수 개의 제2 전극들을 포함하는 입력 센서를 포함하고,
    상기 복수 개의 제1 전극들 및 상기 복수 개의 제2 전극들은 복수 개의 라인-성분들에 의해 정의되고, 상기 복수 개의 라인-성분들은,
    제1 연장방향으로 연장된 복수 개의 제1 라인-성분들; 및
    상기 제1 연장방향과 교차하는 제2 연장방향으로 연장되고, 상기 복수 개의 제1 라인-성분들과 복수 개의 교차영역들을 정의하는 복수 개의 제2 라인-성분들을 포함하고,
    상기 복수 개의 유닛 감지영역들에 상기 복수 개의 제1 전극들과 상기 복수 개의 제2 전극들의 전극-교차영역들이 각각 배치되고,
    상기 복수 개의 유닛 감지영역들 각각은 복수 개의 셀-영역들을 포함하고, 상기 복수 개의 셀-영역들 각각은 상기 복수 개의 교차영역들 중 1개의 교차영역이 중심에 배치되고, 상기 1개의 교차영역에 가장 인접한 4개의 교차영역들에 의해 정의되며,
    상기 복수 개의 유닛 감지영역들 각각에 상기 복수 개의 셀-영역들 중 대응하는 셀-영역들이 배치되고,
    상기 대응하는 셀-영역들은 상기 복수 개의 유닛 감지영역들마다 NxM의 매트릭스로 배치되고, 여기서 N과 M은 3의 배수이고, 서로 다른 자연수인 표시장치.
  16. 제15 항에 있어서,
    상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
    상기 복수 개의 유닛 감지영역들 각각은 상기 제1 방향 내에서 제1 너비 및 상기 제2 방향 내에서 제2 너비를 갖고,
    상기 복수 개의 제1 전극들 각각의 상기 제2 방향 내에서 제3 너비는 상기 제2 너비와 실질적으로 동일하고,
    상기 복수 개의 제2 전극들 각각의 상기 제1 방향 내에서 제4 너비는 상기 제1 너비와 실질적으로 동일한 표시장치.
  17. 제15 항에 있어서,
    상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
    상기 복수 개의 유닛 감지영역들 각각은 상기 제1 방향 내에서 제1 너비 및 상기 제2 방향 내에서 제2 너비를 갖고,
    상기 복수 개의 제1 전극들 각각의 상기 제2 방향 내에서 제3 너비는 상기 제2 너비보다 작고,
    상기 복수 개의 제2 전극들 각각의 상기 제1 방향 내에서 제4 너비는 상기 제1 너비보다 작은 표시장치.
  18. 제15 항에 있어서,
    상기 복수 개의 제1 전극들은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
    상기 N은 상기 M보다 크고,
    상기 셀-영역들 각각의 상기 제1 방향의 제1 너비는 상기 제2 방향의 제2 너비보다 큰 표시장치.
  19. 제15 항에 있어서,
    상기 복수 개의 제1 전극들 및 상기 복수 개의 제2 전극들에 절연된 더미 전극들을 더 포함하고, 상기 더미 전극들은 상기 복수 개의 라인 성분들에 의해 정의되고,
    상기 복수 개의 교차영역들 중 상기 복수 개의 제1 전극들, 상기 복수 개의 제2 전극들, 및 상기 더미 전극들의 경계를 정의하는 교차영역은,
    상기 복수 개의 제1 라인-성분들 중 대응하는 제1 라인-성분과 상기 복수 개의 제2 라인-성분들 중 대응하는 제2 라인-성분 중 어느 하나가 단절되고, 다른 하나가 상기 단절된 영역을 통과하는 표시장치.
  20. 제15 항에 있어서,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제1 연장방향으로 연장된 제1 전극라인을 정의하고,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제1 연장방향으로 연장된 제2 전극라인을 정의하는 표시장치.
  21. 제20 항에 있어서,
    상기 제1 전극라인은 복수 개 제공되고,
    상기 제2 전극라인은 상기 제2 연장방향에서 가장 인접한 2개의 제1 전극라인들 중 어느 하나에 더 인접하게 배치된 표시장치.
  22. 제20 항에 있어서,
    상기 제1 전극라인은 복수 개 제공되고, 상기 제2 전극라인은 복수 개 제공되고,
    상기 복수 개의 제1 전극라인들 중 가장 긴 길이의 제1 전극라인과 상기 복수 개의 제2 전극라인들 중 가장 긴 길이의 제2 전극라인의 길이는 실질적으로 동일한 표시장치.
  23. 제20 항에 있어서,
    상기 제1 전극라인은 복수 개 제공되고, 상기 제2 전극라인은 복수 개 제공되고,
    상기 복수 개의 제1 전극라인들 중 가장 긴 길이의 제1 전극라인은 상기 복수 개의 제2 전극라인들 중 가장 긴 길이의 제2 전극라인의 길이보다 짧은 표시장치.
  24. 제15 항에 있어서,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제1 연장방향으로 연장된 제1 전극라인들을 정의하고,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제1 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제1 연장방향으로 연장된 제2 전극라인들을 정의하고,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제2 라인-성분들 중 제1 그룹의 성분은 상기 복수 개의 제1 전극들의 상기 제2 연장방향으로 연장된 제3 전극라인들을 정의하고,
    상기 복수 개의 유닛 감지영역들 내에서, 상기 복수 개의 제2 라인-성분들 중 제2 그룹의 성분은 상기 복수 개의 제2 전극들의 상기 제2 연장방향으로 연장된 제4 전극라인들을 정의하고,
    상기 제1 전극라인들과 상기 제3 전극라인들이 정의하는 가장 작은 다각형은 제1 면적을 갖고,
    상기 제2 전극라인들과 상기 제3 전극라인들이 정의하는 가장 작은 다각형은 제2 면적을 갖고,
    상기 제1 면적은 상기 제2 면적보다 큰 표시장치.
KR1020200128088A 2020-10-05 2020-10-05 표시장치 KR20220045584A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200128088A KR20220045584A (ko) 2020-10-05 2020-10-05 표시장치
US17/366,940 US11579736B2 (en) 2020-10-05 2021-07-02 Display device
CN202111141456.6A CN114385031A (zh) 2020-10-05 2021-09-28 具有带交叉线元件的输入传感器的显示装置
US18/158,341 US11847286B2 (en) 2020-10-05 2023-01-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128088A KR20220045584A (ko) 2020-10-05 2020-10-05 표시장치

Publications (1)

Publication Number Publication Date
KR20220045584A true KR20220045584A (ko) 2022-04-13

Family

ID=80931352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128088A KR20220045584A (ko) 2020-10-05 2020-10-05 표시장치

Country Status (3)

Country Link
US (2) US11579736B2 (ko)
KR (1) KR20220045584A (ko)
CN (1) CN114385031A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045584A (ko) 2020-10-05 2022-04-13 삼성디스플레이 주식회사 표시장치
KR20220086310A (ko) * 2020-12-16 2022-06-23 엘지디스플레이 주식회사 터치표시장치 및 이의 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360971B2 (en) 2012-02-10 2016-06-07 3M Innovative Properties Company Mesh patterns for touch sensor electrodes
KR102009880B1 (ko) 2012-10-23 2019-08-12 엘지디스플레이 주식회사 메탈 메쉬형 터치 스크린 패널
JP5865285B2 (ja) * 2013-03-27 2016-02-17 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
US9256330B2 (en) * 2013-05-22 2016-02-09 Qualcomm Technologies, Inc. Capacitive touch panel configured to sense both active and passive input with a single sensor
JP2016014929A (ja) * 2014-06-30 2016-01-28 富士フイルム株式会社 導電性フイルム、これを備える表示装置及び導電性フイルムの評価方法
JP6307372B2 (ja) * 2014-07-03 2018-04-04 富士フイルム株式会社 導電性フイルム、これを備える表示装置及び導電性フイルムの評価方法
CN107111394B (zh) 2014-11-27 2020-01-10 富士胶片株式会社 导电性薄膜及具备该导电性薄膜的触摸面板传感器
CN104991672B (zh) 2015-07-06 2018-06-05 业成光电（深圳）有限公司 触摸装置及电子装置
CN105094424B (zh) * 2015-07-07 2018-10-09 业成光电（深圳）有限公司 触控显示面板结构与触控显示面板
KR102413525B1 (ko) * 2017-12-21 2022-06-24 엘지디스플레이 주식회사 터치센서를 포함하는 유기발광표시장치
KR20220045584A (ko) 2020-10-05 2022-04-13 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US11579736B2 (en) 2023-02-14
CN114385031A (zh) 2022-04-22
US20230161446A1 (en) 2023-05-25
US20220107708A1 (en) 2022-04-07
US11847286B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US11847286B2 (en) Display device
US11782566B2 (en) Electronic device
CN115268698A (zh) 显示装置和触控结构
CN113934258A (zh) 电子装置
KR20220033558A (ko) 전자 장치
EP3958102B1 (en) Display device
KR20220000025A (ko) 전자 장치
KR20230174333A (ko) 입력 감지 패널 및 이를 포함한 표시 장치
US20220129133A1 (en) Display device
US12004404B2 (en) Electronic apparatus
KR20240015228A (ko) 표시장치
KR20220140084A (ko) 전자 장치
KR20220165294A (ko) 전자 장치 및 이의 제조 방법
KR20220062194A (ko) 표시 장치
KR20220144430A (ko) 표시장치 및 표시장치 불량 검출방법
KR20220072023A (ko) 표시 장치 및 이의 구동 방법
KR20240049113A (ko) 표시장치
KR20220136555A (ko) 전자 장치
KR20240049760A (ko) 입력센서 및 이를 포함하는 전자장치