KR20220042673A - 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템 - Google Patents

컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20220042673A
KR20220042673A KR1020200125764A KR20200125764A KR20220042673A KR 20220042673 A KR20220042673 A KR 20220042673A KR 1020200125764 A KR1020200125764 A KR 1020200125764A KR 20200125764 A KR20200125764 A KR 20200125764A KR 20220042673 A KR20220042673 A KR 20220042673A
Authority
KR
South Korea
Prior art keywords
target page
page
pages
controller
logic level
Prior art date
Application number
KR1020200125764A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200125764A priority Critical patent/KR20220042673A/ko
Priority to US17/186,542 priority patent/US11656996B2/en
Priority to CN202111018071.0A priority patent/CN114328294A/zh
Publication of KR20220042673A publication Critical patent/KR20220042673A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 컨트롤러 및 컨트롤러를 포함하는 메모리 시스템에 관한 것으로, 복수의 페이지들을 포함하는 메모리 장치, 및 호스트로부터 수신된 라이트 커맨드에 응답해 입력된 데이터를 상기 복수의 페이지들 중 대응하는 페이지들에 저장하는 컨트롤러를 제공하고, 상기 컨트롤러는 상기 라이트 커맨드의 타입에 따라 상기 입력된 데이터의 순서 정보를 나타내는 비트맵 테이블을 생성해서 관리한다.

Description

컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템{CONTROLLER, OPERATION METHOD THEREOF, AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 컨트롤러에 관한 것으로서, 좀 더 구체적으로 데이터의 순서 정보를 관리하는 컨트롤러 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명은 호스트의 요청에 따라 비트맵을 이용하여 데이터의 순서 정보를 설정하고, 설정된 정보를 바탕으로 데이터를 관리할 수 있는 컨트롤러 및 그것의 동작방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 복수의 페이지들을 포함하는 메모리 장치; 및 호스트로부터 수신된 라이트 커맨드에 응답해 입력된 데이터를 상기 복수의 페이지들 중 대응하는 페이지들에 저장하는 컨트롤러를 포함하고, 상기 컨트롤러는 상기 라이트 커맨드의 타입에 따라 상기 입력된 데이터의 순서 정보를 나타내는 비트맵 테이블을 생성해서 관리할 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 컨트롤러는, 라이트 데이터의 논리 어드레스와 복수의 페이지들 중 상기 라이트 데이터가 저장되는 페이지들의 물리 어드레스 관계를 나타내는 어드레스 맵 테이블을 관리하는 어드레스 맵 관리부; 라이트 커맨드의 타입을 바탕으로 상기 라이트 데이터의 순서 정보를 나타내는 비트를 설정하고, 상기 라이트 데이터가 저장되는 페이지들과 상기 라이트 데이터의 설정된 비트 관계를 나타내는 비트맵 테이블을 관리하는 비트맵 관리부; 및 상기 비트맵 테이블을 바탕으로 상기 복수의 페이지들의 백그라운드 동작을 수행하는 백그라운드 제어부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 컨트롤러의 동작 방법은, 복수의 페이지들 중 타겟 페이지를 검출하는 단계; 비트맵 테이블에서 상기 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하는 단계; 및 상기 확인된 결과를 바탕으로 상기 검출된 타겟 페이지에 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 단계를 포함할 수 있다.
본 기술은 메모리 장치에 저장되는 데이터들의 순서 정보를 나타내는 비트맵을 생성해서, 메모리 장치의 다양한 내부 동작에도 불구하고, 서로 연관된 데이터를 함께 처리할 수 있다. 이를 통해, 호스트 요청에 따른 컨트롤러의 오버헤드를 줄이고, 메모리 장치에 저장된 데이터를 빠르게 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 나타내는 블록도.
도 2는 도 1에 도시된 메모리를 나타내는 도면.
도 3은 도 2에 도시된 비트맵 관리부의 동작을 설명하기 위한 도면.
도 4는 도 2에 도시된 백그라운드 제어부의 동작을 설명하기 위한 도면.
도 5는 본 발명의 실시예에 따른 컨트롤러의 동작을 나타내는 순서도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 나타내는 블록도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트(HOST, 110) 및 메모리 시스템(120)을 포함할 수 있다.
예를 들어, 호스트(110)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 및 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들, 즉, 유무선 전자 장치들을 포함할 수 있다. 또한, 호스트(110)는 적어도 하나의 운영 시스템(OS: operating system)을 포함하며, 운영 시스템은 호스트(110)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(120)을 사용하는 사용자와 호스트(110) 간에 상호 동작을 제공한다.
여기서, 운영 시스템은 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(110)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 운영 시스템에서의 일반 운영 시스템 시스템은 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있다. 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(110)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(120)과의 동작 수행을 위해 운영 시스템을 실행할 수 있다. 호스트(110)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(120)으로 전송하며, 그에 따라 메모리 시스템(120)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행할 수 있다.
메모리 시스템(120)은 호스트(110)의 요청에 응답하여 동작하며, 특히 호스트(110)에 의해서 액세스되는 데이터를 저장할 수 있다. 다시 말해, 메모리 시스템(120)은 호스트(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(120)은 호스트(110)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
예를 들면, 메모리 시스템(120)은 하나의 반도체 장치로 집적된 솔리드 스테이트 드라이브(SSD: Solid State Drive)로 구현될 수 있다. 또한, 메모리 시스템(120)은 MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, 유니버셜 플래시 기억(UFS: Universal Flash Storage) 장치, 컴팩트 플래시(CF: Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 메모리 카드로 구현될 수 있다.
다른 일 예로, 메모리 시스템(120)은 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
아울러, 메모리 시스템(120)은 DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치를 포함할 수 이다.
도 1을 참조하면, 메모리 시스템(120)은 호스트(110)에 의해서 액세스되는 데이터를 처리하는 컨트롤러(130), 및 컨트롤러(130)에 의해 처리되는 데이터를 저장하는 메모리 장치(140)를 포함할 수 있다.
컨트롤러(130)는 호스트(110)로부터의 요청에 응답하여 메모리 장치(140)를 제어할 수 있다. 예를 들어, 컨트롤러(130)는 메모리 장치(140)로부터 리드된 데이터를 호스트(110)로 제공하고, 호스트(110)로부터 제공된 데이터를 메모리 장치(140)에 저장할 수 있다. 이를 위해, 컨트롤러(130)는 메모리 장치(140)의 라이트(write), 리드(read), 프로그램(program), 이레이즈(erase), 및 백그라운드(background), 등의 동작을 제어할 수 있다.
구체적으로, 컨트롤러(130)는 호스트 인터페이스(HOST INTERFACE, 132), 메모리 인터페이스(MEMORY INTERFACE, 134), 프로세서(PROCESSOR, 136), 및 메모리(MEMORY, 138)를 포함할 수 있다. 이때, 컨트롤러(130)에 포함된 모든 구성요소들(132, 134, 136, 138)은 내부 버스(BUS)를 통해 컨트롤러(130) 내부에서 전달되는 신호를 공유할 수 있다.
호스트 인터페이스(132)는 호스트(110)의 프로토콜에 대응하여 호스트(110)와 메모리 시스템(120) 사이를 인터페이싱할 수 있다. 호스트 인터페이스(132)는 호스트(110)와 메모리 시스템(120) 사이에 전달되는 커맨드 및 데이터를 주고받는 동작을 수행할 수 있다.
예를 들어, 호스트 인터페이스(132)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), 및 MIPI(Mobile Industry Processor Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(110)와 통신할 수 있다. 여기서, 호스트 인터페이스(132)는 호스트(110)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
메모리 인터페이스(134)는 컨트롤러(130)가 호스트(110)로부터의 요청에 응답하여 메모리 장치(140)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(140) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 될 수 있다. 여기서, 메모리 인터페이스(134)는, 메모리 장치(140)가 플래시 메모리, 특히 일 예로 메모리 장치(140)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(136)의 제어에 따라 메모리 장치(140)의 제어 신호를 생성하고 데이터를 처리할 수 있다.
메모리 인터페이스(134)는 컨트롤러(130)와 메모리 장치(140) 간의 커맨드 및 데이터를 처리하는 인터페이스 동작, 특히 컨트롤러(130)와 메모리 장치(140) 간 데이터 입출력을 지원할 수 있다. 메모리 인터페이스(134)는 메모리 장치(140)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
프로세서(136)는 메모리 시스템(120)의 전체적인 동작을 제어하며, 특히 호스트(110)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(140)에 대한 프로그램 동작 또는 리드 동작을 제어할 수 있다. 여기서, 프로세서(136)는 메모리 시스템(120)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 프로세서(136)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
예를 들어, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(136)를 통해, 호스트(110)로부터 수신된 커맨드에 해당하는 포그라운드(foreground) 동작을 수행할 수 있다. 컨트롤러(130)는 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드에 해당하는 이레이즈 동작, 및 셋 파라미터(set parameter) 또는 셋 피쳐(set feature) 커맨드에 해당하는 파라미터 셋 동작, 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(136)를 통해, 메모리 장치(140)에 대한 백그라운드 동작을 수행할 수도 있다. 여기서, 메모리 장치(140)에 대한 백그라운드 동작은 가비지 컬렉션(garbage collection) 동작, 웨어 레벨링(wear leveling) 동작, 맵 플러시(map flush) 동작, 및 배드 블록 관리(bad block management) 동작, 등을 포함할 수 있다.
가비지 컬렉션 동작은 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작을 포함할 수 있다. 웨어 레벨링 동작은 메모리 장치(150)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>) 간에 저장된 데이터를 스왑(swap)하여 처리하는 동작을 포함할 수 있다. 맵 플러시 동작은 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)로 저장하는 동작을 포함할 수 있다. 배드 블록 관리 동작은 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)에서 배드 블록을 확인하여 처리하는 동작을 포함할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(136)를 통해, 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)에 액세스하는 동작에 대응하여 로그(log) 데이터를 생성 및 관리할 수도 있다. 여기서, 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)에 액세스하는 동작은 메모리 장치(140)의 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)에 대한 포어그라운드 동작을 수행하거나 백그라운드 동작을 수행하는 것을 모두 포함할 수 있다.
본 발명의 실시예에 따라, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(136)를 통해, 호스트(110)로부터 요청된 데이터를 메모리 장치(140)에 포함되는 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>) 중 대응하는 페이지들에 저장할 수 있다. 이때, 컨트롤러(130)는 호스트(110)로부터 수신된 커맨드에 따라 데이터의 순서 정보를 나타내는 비트맵 테이블을 생성해서 관리할 수 있다.
데이터 처리 시스템(100)을 포함하는 컴퓨터 시스템에서 처리되는 데이터는 시간 지역성과 함께 공간 지역성을 가질 수 있다. 즉, 임의의 데이터 접근에 따라 근처에 있는 데이터도 함께, 또한, 반복해서 접근될 가능성이 높다. 호스트(110)는 이러한 데이터를 고정된 순서(fixed order)의 라이트 동작으로 메모리 시스템(120)에 요청할 수 있다.
예를 들면, 호스트(110)로부터 두 가지 타입으로 고정된 순서의 라이트 동작이 요청될 수 있다. 호스트(110)는 대응하는 라이트 데이터 뿐 아니라 이전 라이트 데이터 간에 고정된 순서로 라이트 동작을 요청하거나, 대응하는 라이트 데이터 내에 고정된 순서로 라이트 동작을 요청할 수 있다. 호스트(110)는 제1 및 제2 타입의 라이트 커맨드를 데이터 처리 시스템(100)으로 전송해서, 두 가지 타입의 라이트 동작을 각각 지시할 수 있다. 복수의 비트들로 이루어진 신호 조합을 통해 라이트 커맨드를 전송할 때, 호스트(110)가 복수의 비트들 중 설정된 비트를 서로 다르게 해서 제1 및 제2 타입의 라이트 커맨드를 전송할 수 있다.
제1 타입의 라이트 커맨드에 응답해, 컨트롤러(130)는 비트맵 테이블에서 대응하는 페이지들에 해당하는 비트들을 모두 동일한 논리 레벨로 설정할 수 있다. 반면, 제2 타입의 라이트 커맨드에 응답해, 컨트롤러(130)는 비트맵 테이블에서 대응하는 페이지들에 해당하는 비트들 중 첫 번째 비트와 나머지 비트들을 서로 다른 논리 레벨로 설정할 수 있다.
앞서 설명한 바와 같이, 컨트롤러(130)는 메모리 장치(140)에 대한 백그라운드 동작을 수행할 수 있다. 즉, 컨트롤러(130)는 메모리 장치(140)에 포함되는 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>) 중 타겟 페이지를 검출하고, 검출된 타겟 페이지의 데이터를 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>) 중 다른 페이지로 이동(카피 및 스왑, 등의 모든 동작을 포함)할 수 있다.
이때, 컨트롤러(130)는 비트맵 테이블에서 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하고, 확인된 결과를 바탕으로 검출된 타겟 페이지에 인접한 페이지를 추가로 타겟 페이지로 검출할 수 있다. 컨트롤러(130)의 동작에 대해서는 도 3 및 도 4를 통해 보다 더 구체적으로 설명하고자 한다.
메모리(138)는, 메모리 시스템(120) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(120) 및 컨트롤러(130)의 구동을 위한 데이터를 저장할 수 있다. 보다 구체적으로 설명하면, 컨트롤러(130)가 호스트(110)로부터 요청에 응답하여 메모리 장치(140)를 제어할 때, 메모리(138)는 프로세서(136)에 의해 구동되는 펌웨어 및 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다.
또한, 메모리(138)는, 메모리 시스템(120) 및 컨트롤러(130)의 버퍼 메모리로서, 호스트(110)로부터 메모리 장치(140)로 전송되는 라이트 데이터 및 메모리 장치(140)로부터 호스트(110)로 전송되는 리드 데이터를 임시 저장할 수 있다. 메모리(138)는 이러한 데이터 저장을 위해 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 및 맵(map) 버퍼/캐시, 등을 포함할 수 있다.
메모리(138)는 휘발성 메모리로 구현될 수 있으며, 예를 들면. 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory), 등을 포함할 수 있다. 비록, 도 1은 메모리(138)가 컨트롤러(130) 내부에 포함되는 것으로 도시하고 있으나, 본원 발명이 이에 한정되는 것은 아니다. 메모리(138)는 컨트롤러(130) 외부에 포함될 수 있으며, 컨트롤러(130)는 별도의 메모리 인터페이스(미도시)를 통해 메모리(138)로 데이터를 입출력할 수 있다.
메모리 장치(140)는 메모리 시스템(120)의 저장 매체로서 동작할 수 있다. 메모리 장치(140)는 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트 동작을 통해 호스트(110)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(110)로 제공할 수 있다.
메모리 장치(140)는 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현될 수 있다. 물론, 메모리 장치(140)는 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
메모리 장치(140)는 복수의 메모리 블록들(MEMORY BLOCK<0, 1, 2, …>)을 포함할 수 있다. 메모리 장치(140)에 포함된 메모리 블록들(MEMORY BLOCK<0, 1, 2, …>) 각각은 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>)을 포함할 수 있다. 또한, 도면에 구체적으로 도시되진 않았지만, 페이지들(P<0, 1, 2, 3, 4, …>) 각각에는 복수의 메모리 셀(memory cell)들이 포함될 수 있다.
그리고, 메모리 장치(140)에 포함된 메모리 블록들(MEMORY BLOCK<0, 1, 2, …>) 각각은 내부에 포함된 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 구분될 수 있다. 여기서, SLC 메모리 블록은 하나의 메모리 셀에 1비트 데이터를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하고, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가지므로 SLC 메모리 블록보다 고집적화할 수 있다.
특히, MLC 메모리 블록은 하나의 메모리 셀에 2비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 다수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등으로 구분될 수 있다.
도 2는 도 1에 도시된 메모리(138)를 나타내는 도면이다.
도 2를 참조하면, 메모리(138)는 프로세서(136)에 의해 구동되는 플래시 변환 계층(FTL)이 저장되는 영역(210) 및 플래시 변환 계층(FTL)에 포함된 다양한 모듈들의 구동에 필요한 메타 데이터(MD: Meta Data)가 저장되는 영역(220)을 포함할 수 있다. 설명의 편의를 위하여 도 2에서는 메모리(138)가 2개의 영역들을 포함하는 것으로 도시하였으나, 메모리(138)는 다양한 데이터를 저장하기 위한 영역들을 더 포함할 수 있다. 예를 들어, 메모리(138)는 호스트(110)로부터 수신된 요청들에 근거하여 생성된 커맨드들이 큐잉되는 커맨드 큐 영역, 라이트 데이터가 저장되는 라이트 데이터 버퍼 영역, 및 리드 데이터가 저장되는 리드 데이터 버퍼 영역, 등을 더 포함할 수 있다.
플래시 변환 계층(FTL)은 메모리 장치(140)의 시스템 영역(미도시)에 저장될 수 있고, 메모리 시스템(120)이 부트-업되는 동안 메모리 장치(140)의 시스템 영역으로부터 독출되어 메모리(138)에 저장될 수 있다. 플래시 변환 계층(FTL)은 다양한 기능 모듈들을 포함할 수 있다. 본 발명의 실시예에 따르면, 플래시 변환 계층(FTL)은 어드레스 맵 관리 모듈(230, 이하 '어드레스 맵 관리부'라 칭하기로 함), 비트맵 관리 모듈(240, 이하 ‘비트맵 관리부’라 칭하기로 함), 및 백그라운드 제어 모듈(250, 이하 ‘백그라운드 제어부’라 칭하기로 함)을 포함할 수 있다.
어드레스 맵 관리부(230)는 호스트(110)로부터 요청된 라이트 데이터의 논리 어드레스(logical address)를 메모리 장치(140)의 실제 어드레스 즉. 물리 어드레스(physical address)에 매핑시켜 관리할 수 있다. 어드레스 맵 관리부(230)는 라이트 데이터의 논리 어드레스와 복수의 페이지(P<0, 1, 2, 3, 4, …>)들 중 라이트 데이터가 저장되는 페이지들의 물리 어드레스 관계를 나타내는 어드레스 맵 테이블(260)을 생성해서 관리할 수 있다. 어드레스 맵 관리부(230)에 의해 생성된 어드레스 맵 테이블(260)은 메모리(138)의 메타 데이터 영역(220)에 저장될 수 있다.
비트맵 관리부(240)는 호스트(110)로부터 요청된 라이트 커맨드의 타입에 따라 라이트 데이터의 순서 정보를 나타내는 비트를 설정할 수 있다. 비트맵 관리부(240)는 라이트 데이터가 저장되는 페이지들(P<0, 1, 2, 3, 4, …>)과 라이트 데이터의 설정된 비트 관계를 나타내는 비트맵 테이블(270)을 생성해서 관리할 수 있다. 비트맵 관리부(240)에 의해 생성된 비트맵 테이블(270)은 메모리(138)의 메타 데이터 영역(220)에 저장될 수 있다.
백그라운드 제어부(250)는 메모리 장치(140)의 백그라운드 동작, 예를 들면, 가비지 컬렉션 동작, 웨어 레벨링 동작, 및 리드 리클레임(read reclaim) 동작, 등을 수행할 수 있다. 즉, 백그라운드 제어부(250)는 메모리 장치(140)의 페이지들(P<0, 1, 2, 3, 4, …>) 중 타겟 페이지를 검출하고, 검출된 타겟 페이지의 데이터를 페이지들(P<0, 1, 2, 3, 4, …>) 중 다른 페이지로 이동시킬 수 있다.
이때, 백그라운드 제어부(250)는 비트맵 테이블(270)을 바탕으로 백그라운드 동작을 수행할 수 있다. 백그라운드 제어부(250)는 비트맵 테이블(270)에서 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하고, 확인된 결과를 바탕으로 검출된 타겟 페이지에 인접한 페이지를 추가로 타겟 페이지로 검출할 수 있다.
도 3은 도 2에 도시된 비트맵 관리부(240)의 동작을 설명하기 위한 도면이다. 도 3은 비트맵 관리부(240)에 의해 생성되는 비트맵 테이블(270a 및 270b)을 나타내고 있다.
도 3을 참조하면, 비트맵 테이블(270a 및 270b)은 호스트(110)로부터 요청된 라이트 데이터를 저장하기 위해 프로세서(136)에 의해 할당된 오픈(open) 메모리 블록에 대응할 수 있다. 예를 들어, 비트맵 테이블(270a 및 270b)은 메모리 장치(100)에 포함되는 메모리 블록들(MEMORY BLOCK<0. 1. 2, …>)을 그룹화한 슈퍼 메모리 블록 또는 단위 메모리 블록에 대응할 수 있다.
비트맵 테이블(270a 및 270b)은 복수의 비트들은 포함할 수 있다. 비트맵 테이블(270a 및 270b)의 복수의 비트들은 각각 오픈 메모리 블록에 포함된 페이지들에 대응할 수 있다. 도 3은 호스트(110)의 요청에 따라 32개의 논리 어드레스에 대응하는 크기의 데이터가 하나의 오픈 메모리 블록에 저장되는 경우를 일례로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다.
우선, 호스트로부터 제1 타입의 라이트 커맨드(WTa)를 수신하면(a), 비트맵 관리부(240)는 비트맵 테이블(270a)에서 라이트 데이터가 저장되는 페이지들(P<0, … , 31>)에 해당하는 비트들을 제1 논리 레벨로 설정할 수 있다. 예를 들어, 제1 타입의 라이트 커맨드(WTa)에 응답해, 비트맵 관리부(240)는 비트맵 테이블(270a)에서 페이지들(P<0, … , 31>)에 해당하는 비트들을 논리 하이 레벨 ‘1’ 로 설정할 수 있다.
반면, 호스트로부터 제2 타입의 라이트 커맨드(WTb)를 수신하면(b), 비트맵 관리부(240)는 비트맵 테이블(270b)에서 라이트 데이터가 저장되는 페이지들(P<0, … , 31>)에 해당하는 비트들을 제1 논리 레벨로 설정하면서, 첫 번째 페이지(P<0>)에 해당하는 비트를 제1 논리 레벨과 다른 제2 논리 레벨로 설정할 수 있다. 예를 들어, 제2 타입의 라이트 커맨드(WTb)에 응답해, 비트맵 관리부(240)는 비트맵 테이블(270b)에서 페이지들(P<0, … , 31>)에 해당하는 비트들을 논리 하이 레벨 ‘1’로 설정하면서, 첫 번째 페이지(P<0>)에 해당하는 비트를 논리 로우 레벨 ‘0’으로 설정할 수 있다.
즉, 비트맵 테이블(270a 및 270b)의 비트가 제1 논리 레벨로 설정되어 있으면, 대응하는 페이지에 저장된 데이터는 앞의 페이지에 저장된 데이터 이후에 고정된 순서로 처리되는 것을 나타낼 수 있다. 반면, 비트맵 테이블(270a 및 270b)의 비트가 제2 논리 레벨로 설정되어 있으면, 대응하는 페이지에 저장된 데이터는 앞의 페이지에 저장된 데이터와 상관없이 처리되는 것을 나타낼 수 있다.
도 4는 도 2에 도시된 백그라운드 제어부(250)의 동작을 설명하기 위한 도면이다. 도 4는 백그라운드 제어부(250)가 가비지 컬렉션 동작을 수행하는 경우를 나타내고 있다.
메모리 장치(140) 내에 프리 메모리 블록(free memory block, 즉, 무효 데이터만을 포함해 사용 가능한 메모리 블록)의 수가 설정된 임계 수 이하가 되면, 백그라운드 제어부(250)는 메모리 장치(140)에 대한 가비지 컬렉션 동작을 수행할 수 있다. 백그라운드 제어부(250)는 메모리 장치(140)에서 희생 메모리 블록(victim memory block)을 선택하고, 희생 메모리 블록에 저장된 유효 데이터들을 타겟 메모리 블록(target memory block)으로 이동시켜 희생 메모리 블록을 프리 메모리 블록으로 만들 수 있다.
백그라운드 제어부(250)는 유효 데이터 정보를 관리해서 희생 메모리 블록을 선택하고, 희생 메모리 블록에 포함된 페이지들 중 유효 데이터가 저장된 페이지를 타겟 페이지로 검출할 수 있다. 이때, 본 발명의 실시예에 따른 백그라운드 제어부(250)는 비트맵 테이블에서 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하고, 확인된 결과를 바탕으로 검출된 타겟 페이지에 인접한 페이지를 추가로 타겟 페이지로 검출할 수 있다.
도 4를 참조하면, 백그라운드 제어부(250)는 희생 메모리 블록에 대응하는 비트맵 테이블(270c)에서 검출된 타겟 페이지(TP)에 해당하는 비트의 논리 레벨을 확인할 수 있다. 검출된 타겟 페이지(TP)에 해당하는 비트가 제1 논리 레벨(‘1’)이면, 백그라운드 제어부(250)는 검출된 타겟 페이지(TP)에 제1 방향(D1)으로 인접한 페이지를 제1 타겟 페이지(TP1)로 검출할 수 있다.
그리고, 백그라운드 제어부(250)는 비트맵 테이블(270c)에서 제1 타겟 페이지(TP1)에 해당하는 비트의 논리 레벨을 확인할 수 있다. 제1 타겟 페이지(TP1)에 해당하는 비트가 제2 논리 레벨(‘0’)로 확인될 때까지, 백그라운드 제어부(250)는 제1 타겟 페이지(TP1)에 제1 방향(D1)으로 인접한 페이지들을 계속적으로 제1 타겟 페이지(TP1 및 TP1’)로 검출할 수 있다.
앞서 설명한 바와 같이, 검출된 타겟 페이지(TP)에 해당하는 비트가 제1 논리 레벨(‘1’)이면, 검출된 타겟 페이지(TP)에 저장된 데이터는 이전의 데이터와 고정된 순서를 갖는 것을 나타낼 수 있다. 따라서, 백그라운드 제어부(250)는 검출된 타겟 페이지(TP)에 제1 방향(D1)으로 인접한 페이지를 바로 제1 타겟 페이지(TP1)로 검출해서, 타겟 페이지들(TP 및 TP1)의 데이터를 함께 처리할 수 있다.
반면, 검출된 타겟 페이지(TP)에 해당하는 비트의 논리 레벨에 상관없이, 백그라운드 제어부(250)는 비트맵 테이블(270c)에서 검출된 타겟 페이지(TP)에 제2 방향(D2)으로 인접한 페이지에 해당하는 비트의 논리 레벨을 확인할 수 있다. 제2 방향(D2)으로 인접한 페이지에 해당하는 비트가 제1 논리 레벨(‘1’)이면, 백그라운드 제어부(250)는 제2 방향(D2)으로 인접한 페이지를 제2 타겟 페이지(TP2)로 검출할 수 있다. 그리고, 제2 방향(D2)으로 인접한 페이지에 해당하는 비트가 제2 논리 레벨(‘0’)로 확인될 때까지, 백그라운드 제어부(250)는 검출된 타겟 페이지(TP)에 제2 방향(D2)으로 인접한 페이지들을 계속적으로 제2 타겟 페이지(TP2 및 TP2’)로 검출할 수 있다.
이때, 제1 방향(D1) 및 제2 방향(D2)은 페이지들(P<0, 4, … , 30, 31>)에 데이터가 저장된 순서에 따라 달라질 수 있다. 도 4는 비트맵 테이블(270)의 좌측에서 우측, 그리고, 상부에서 하부 순서로 페이지들(P<0, 4, … , 30, 31>)에 데이터가 저장된 것을 나타내고 있다. 즉, 검출된 타겟 페이지(TP)에 제1 방향(D1)으로 인접한 페이지는 검출된 타겟 페이지(TP)에 앞서 데이터가 저장된 페이지를 포함할 수 있다. 검출된 타겟 페이지(TP)에 제2 방향(D2)으로 인접한 페이지는 검출된 타겟 페이지(TP) 이후에 데이터가 저장된 페이지를 포함할 수 있다.
또한, 도 4는 백그라운드 제어부(250)가 가비지 컬렉션 동작을 수행하는 것을 일례로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 앞서 설명한 것과 같이, 백그라운드 제어부(250)는 웨어 레벨링 동작 및 리드 리클레임 동작, 등을 수행할 수 있다. 즉, 백그라운드 제어부(250)에 의해 수행되는 동작은 메모리 장치(140) 내에 타겟 영역을 검출하고 검출된 타겟 영역의 데이터를 이동하는 모든 동작을 포함할 수 있다. 가비지 컬렉션 동작 뿐 아니라 웨어 레벨링 동작 및 리드 리클레임 동작, 등의 구체적인 설명은 생략하고자 한다.
도 5는 본 발명의 실시예에 따른 컨트롤러(130)의 동작을 나타내는 순서도이다. 도 1 내지 도 5를 참조해서 본 발명의 실시예에 따른 컨트롤러(130)의 동작을 설명하면 다음과 같다.
단계 S501에서, 컨트롤러(130)는 호스트(110)로부터 요청된 데이터를 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>) 중 대응하는 페이지들에 저장하면서, 호스트(110)로부터 수신된 커맨드에 따라 대응하는 페이지들의 순서 정보를 나타내는 비트맵 테이블(270)을 생성해서 관리할 수 있다. 구체적으로, 제1 타입의 라이트 커맨드(WTa)에 응답해, 컨트롤러(130)의 비트맵 관리부(240)는 비트맵 테이블(270a)에서 라이트 데이터가 저장되는 페이지들(P<0, … , 31>)에 해당하는 비트들을 제1 논리 레벨로 설정할 수 있다. 또한, 제2 타입의 라이트 커맨드(WTb)에 응답해, 컨트롤러(130)의 비트맵 관리부(240)는 비트맵 테이블(270b)에서 라이트 데이터가 저장되는 페이지들(P<0, … , 31>)에 해당하는 비트들을 제1 논리 레벨로 설정하면서, 첫 번째 페이지(P<0>)에 해당하는 비트를 제1 논리 레벨과 다른 제2 논리 레벨로 설정할 수 있다.
단계 S502에서, 컨트롤러(130)는 복수의 페이지들(PAGE, P<0, 1, 2, 3, 4, …>) 중 타겟 페이지를 검출할 수 있다. 예를 들면, 컨트롤러(130)의 백그라운드 제어부(250)는 유효 데이터 정보를 관리해서 희생 메모리 블록을 선택하고, 희생 메모리 블록에 포함된 페이지들 중 유효 데이터가 저장된 페이지를 타겟 페이지로 검출할 수 있다.
단계 S503에서, 컨트롤러(130)의 백그라운드 제어부(250)는 비트맵 테이블(270c)에서 검출된 타겟 페이지(TP)에 해당하는 비트의 논리 레벨을 확인할 수 있다. 컨트롤러(130)의 백그라운드 제어부(250)는 확인된 결과를 바탕으로 검출된 타겟 페이지(TP)에 인접한 페이지를 추가로 타겟 페이지로 검출할 수 있다.
구체적으로, 검출된 타겟 페이지(TP)에 해당하는 비트가 제1 논리 레벨로 확인되면(단계 S503에서, “Y”), 컨트롤러(130)의 백그라운드 제어부(250)는 단계 S504 및 S505를 수행할 수 있다. 즉, 백그라운드 제어부(250)는 검출된 타겟 페이지(TP)에 제1 방향(D1)으로 인접한 페이지를 제1 타겟 페이지(TP1)로 검출하고, 비트맵 테이블(270c)에서 제1 타겟 페이지(TP1)에 해당하는 비트의 논리 레벨을 확인할 수 있다.
그리고, 제1 타겟 페이지(TP1)에 해당하는 비트가 제2 논리 레벨로 확인될 때까지(단계 S505에서, “N”), 컨트롤러(130)의 백그라운드 제어부(250)는 단계 S504 및 S505를 반복해서 수행할 수 있다. 백그라운드 제어부(250)는 제1 타겟 페이지(TP1)에 제1 방향(D1)으로 인접한 페이지들을 계속적으로 제1 타겟 페이지(TP1 및 TP1’)로 검출할 수 있다.
단계 S506에서, 컨트롤러(130)의 백그라운드 제어부(250)는 비트맵 테이블(270c)에서 검출된 타겟 페이지(TP)에 제2 방향(D2)으로 인접한 페이지에 해당하는 비트의 논리 레벨을 확인할 수 있다. 제2 방향(D2)으로 인접한 페이지에 해당하는 비트가 제1 논리 레벨로 확인되면(단계 S506에서, “Y”), 컨트롤러(130)의 백그라운드 제어부(250)는 단계 S507을 수행할 수 있다. 즉, 백그라운드 제어부(250)는 제2 방향(D2)으로 인접한 페이지를 제2 타겟 페이지(TP2)로 검출할 수 있다.
그리고, 제2 방향(D2)으로 인접한 페이지에 해당하는 비트가 제2 논리 레벨로 확인될 때까지(단계 S506에서, “N”), 컨트롤러(130)의 백그라운드 제어부(250)는 단계 S507 및 S506을 반복해서 수행할 수 있다. 백그라운드 제어부(250)는 검출된 타겟 페이지(TP)에 제2 방향(D2)으로 인접한 페이지들을 계속적으로 제2 타겟 페이지(TP2 및 PT2’)로 검출할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 메모리 장치에 저장되는 데이터들의 순서 정보를 나타내는 비트맵을 생성해서, 메모리 장치의 다양한 내부 동작에도 불구하고, 서로 연관된 데이터를 함께 처리할 수 있다. 이를 통해, 호스트 요청에 따른 컨트롤러의 오버헤드를 줄이고, 메모리 장치에 저장된 데이터를 빠르게 제공하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
110: 호스트 120: 메모리 시스템
130: 컨트롤러 132: 호스트 인터페이스
134: 메모리 인터페이스 136: 프로세서
138: 메모리 140: 메모리 장치
210: 플래시 변환 계층 영역 220: 메타 데이터 영역
230: 어드레스 맵 관리 모듈 240: 비트맵 관리 모듈
250: 백그라운드 제어 모듈 260: 어드레스 맵 테이블
270: 비트맵 테이블

Claims (20)

  1. 복수의 페이지들을 포함하는 메모리 장치; 및
    호스트로부터 수신된 라이트 커맨드에 응답해 입력된 데이터를 상기 복수의 페이지들 중 대응하는 페이지들에 저장하는 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 라이트 커맨드의 타입에 따라 상기 입력된 데이터의 순서 정보를 나타내는 비트맵 테이블을 생성해서 관리하는
    메모리 시스템.
  2. 제1항에 있어서,
    상기 순서 정보는 상기 라이트 커맨드에 응답해 입력된 데이터가 고정된 순서인지 아닌지를 나타내는 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 입력된 데이터가 이전 데이터와 함께 고정된 순서임을 나타내는 제1 타입의 라이트 커맨드에 응답해 상기 비트맵 테이블에서 상기 대응하는 페이지들에 해당하는 비트들을 동일한 논리 레벨로 설정하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는 상기 입력된 데이터가 상기 이전 데이터와 상관없이 고정된 순서임을 나타내는 제2 타입의 라이트 커맨드에 응답해 상기 비트맵 테이블에서 상기 대응하는 페이지들에 해당하는 비트들 중 첫 번째 비트와 나머지 비트들을 서로 다른 논리 레벨로 설정하는 메모리 시스템.
  5. 제4항에 있어서,
    상기 제1 타입 및 제2 타입의 라이트 커맨드는 상기 라이트 커맨드에 대응하는 복수의 비트들 중 설정된 비트의 논리 레벨이 서로 다른 메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는 상기 복수의 페이지들 중 타겟 페이지를 검출하고, 상기 검출된 타겟 페이지의 데이터를 상기 복수의 페이지들 중 다른 페이지로 이동하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는 상기 비트맵 테이블에서 상기 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하고, 확인된 결과를 바탕으로 상기 검출된 타겟 페이지에 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 메모리 시스템.
  8. 라이트 데이터의 논리 어드레스와 복수의 페이지들 중 상기 라이트 데이터가 저장되는 페이지들의 물리 어드레스 관계를 나타내는 어드레스 맵 테이블을 관리하는 어드레스 맵 관리부;
    라이트 커맨드의 타입을 바탕으로 상기 라이트 데이터의 순서 정보를 나타내는 비트를 설정하고, 상기 라이트 데이터가 저장되는 페이지들과 상기 라이트 데이터의 설정된 비트 관계를 나타내는 비트맵 테이블을 관리하는 비트맵 관리부; 및
    상기 비트맵 테이블을 바탕으로 상기 복수의 페이지들의 백그라운드 동작을 수행하는 백그라운드 제어부
    를 포함하는 컨트롤러.
  9. 제8항에 있어서,
    상기 비트맵 관리부는 상기 라이트 데이터가 이전 데이터와 함께 고정된 순서임을 나타내는 제1 타입의 라이트 커맨드에 응답해 상기 비트맵 테이블에서 상기 라이트 데이터가 저장되는 페이지들에 해당하는 비트들을 제1 논리 레벨로 설정하는 컨트롤러.
  10. 제9항에 있어서,
    상기 비트맵 관리부는 상기 라이트 데이터가 상기 이전 데이터와 상관없이 고정된 순서임을 나타내는 제2 타입의 라이트 커맨드에 응답해 상기 비트맵 테이블에서 상기 라이트 데이터가 저장되는 페이지들에 해당하는 비트들을 제1 논리 레벨로 설정하면서, 상기 비트들 중 첫 번째 비트를 상기 제1 논리 레벨과 다른 제2 논리 레벨로 설정하는 컨트롤러.
  11. 제8항에 있어서,
    상기 백그라운드 제어부는 상기 복수의 페이지들 중 타겟 페이지를 검출하고, 상기 검출된 타겟 페이지의 데이터를 상기 복수의 페이지들 중 다른 페이지로 이동하는 컨트롤러.
  12. 제11항에 있어서,
    상기 백그라운드 제어부 상기 비트맵 테이블에서 상기 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하고, 확인된 결과를 바탕으로 상기 검출된 타겟 페이지에 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 컨트롤러.
  13. 제12항에 있어서,
    상기 검출된 타겟 페이지에 해당하는 비트가 제1 논리 레벨이면, 상기 백그라운드 제어부는 상기 검출된 타겟 페이지에 제1 방향으로 인접한 페이지를 제1 타겟 페이지로 검출하고, 상기 비트맵 테이블에서 상기 제1 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하는 컨트롤러.
  14. 제13항에 있어서,
    상기 제1 타겟 페이지에 해당하는 비트가 제2 논리 레벨로 확인될 때까지, 상기 백그라운드 제어부는 상기 제1 타겟 페이지에 상기 제1 방향으로 인접한 페이지들을 계속적으로 상기 제1 타겟 페이지로 검출하는 컨트롤러.
  15. 제12항에 있어서,
    상기 검출된 타겟 페이지에 해당하는 비트의 논리 레벨에 상관없이, 상기 백그라운드 제어부는 상기 비트맵 테이블에서 상기 검출된 타겟 페이지에 제2 방향으로 인접한 페이지에 해당하는 비트의 논리 레벨을 확인하는 컨트롤러.
  16. 제15항에 있어서,
    상기 제2 방향으로 인접한 페이지에 해당하는 비트가 제1 논리 레벨이면, 상기 백그라운드 제어부는 상기 제2 방향으로 인접한 페이지를 제2 타겟 페이지로 검출하는 컨트롤러.
  17. 제16항에 있어서,
    상기 제2 방향으로 인접한 페이지에 해당하는 비트가 제2 논리 레벨로 확인될 때까지, 상기 백그라운드 제어부는 상기 검출된 타겟 페이지에 제2 방향으로 인접한 페이지들을 계속적으로 상기 제2 타겟 페이지로 검출하는 컨트롤러.
  18. 복수의 페이지들 중 타겟 페이지를 검출하는 단계;
    비트맵 테이블에서 상기 검출된 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하는 단계; 및
    상기 확인된 결과를 바탕으로 상기 검출된 타겟 페이지에 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 단계
    를 포함하는 컨트롤러의 동작 방법.
  19. 제18항에 있어서,
    상기 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 단계는, 상기 검출된 타겟 페이지에 해당하는 비트가 제1 논리 레벨로 확인되면,
    상기 검출된 타겟 페이지에 제1 방향으로 인접한 페이지를 제1 타겟 페이지로 검출하는 단계;
    상기 비트맵 테이블에서 상기 제1 타겟 페이지에 해당하는 비트의 논리 레벨을 확인하는 단계; 및
    상기 제1 타겟 페이지에 해당하는 비트가 제2 논리 레벨로 확인될 때까지, 상기 제1 타겟 페이지에 상기 제1 방향으로 인접한 페이지들을 계속적으로 상기 제1 타겟 페이지로 검출하는 단계를 포함하는 컨트롤러의 동작 방법.
  20. 제19항에 있어서,
    상기 인접한 페이지를 추가로 상기 타겟 페이지로 검출하는 단계는
    상기 비트맵 테이블에서 상기 검출된 타겟 페이지에 제2 방향으로 인접한 페이지에 해당하는 비트의 논리 레벨을 확인하는 단계;
    상기 제2 방향으로 인접한 페이지에 해당하는 비트가 제1 논리 레벨로 확인되면, 상기 제2 방향으로 인접한 페이지를 제2 타겟 페이지로 검출하는 단계; 및
    상기 제2 방향으로 인접한 페이지에 해당하는 비트가 제2 논리 레벨로 확인될 때까지, 상기 검출된 타겟 페이지에 제2 방향으로 인접한 페이지들을 계속적으로 상기 제2 타겟 페이지로 검출하는 단계를 포함하는 컨트롤러의 동작 방법.
KR1020200125764A 2020-09-28 2020-09-28 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템 KR20220042673A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200125764A KR20220042673A (ko) 2020-09-28 2020-09-28 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템
US17/186,542 US11656996B2 (en) 2020-09-28 2021-02-26 Controller for managing order information of data, operation method thereof, and memory system including the same
CN202111018071.0A CN114328294A (zh) 2020-09-28 2021-09-01 控制器、其操作方法以及包括控制器的存储器***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200125764A KR20220042673A (ko) 2020-09-28 2020-09-28 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20220042673A true KR20220042673A (ko) 2022-04-05

Family

ID=80822658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200125764A KR20220042673A (ko) 2020-09-28 2020-09-28 컨트롤러, 컨트롤러의 동작 방법, 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US11656996B2 (ko)
KR (1) KR20220042673A (ko)
CN (1) CN114328294A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US10740228B2 (en) * 2017-05-18 2020-08-11 Sandisk Technologies Llc Locality grouping during garbage collection of a storage device
US11151052B2 (en) * 2019-12-13 2021-10-19 Micron Technology, Inc. Reading sequential data from memory using a pivot table

Also Published As

Publication number Publication date
CN114328294A (zh) 2022-04-12
US11656996B2 (en) 2023-05-23
US20220100671A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
US11449418B2 (en) Controller and method for selecting victim block for wear leveling operation
US10860231B2 (en) Memory system for adjusting map segment based on pattern and operating method thereof
US11392309B2 (en) Memory system for performing migration operation and operating method thereof
KR20200059936A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102596964B1 (ko) 맵 캐시 버퍼 크기를 가변시킬 수 있는 데이터 저장 장치
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US11775209B2 (en) Controller and operation method thereof
US20230004325A1 (en) Data processing system and operating method thereof
US11409444B2 (en) Memory system and operation method thereof
US20220300205A1 (en) Controller and operating method thereof
US11392310B2 (en) Memory system and controller
KR20230081505A (ko) 메모리 컨트롤러 및 그의 동작 방법
US11656996B2 (en) Controller for managing order information of data, operation method thereof, and memory system including the same
US11657000B2 (en) Controller and memory system including the same
US20220164119A1 (en) Controller, and memory system and data processing system including the same
KR20190102998A (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US11586382B2 (en) Memory system and data processing system for distributedly storing input data
US20220156003A1 (en) Controller and operation method thereof
KR20210063814A (ko) 메모리 시스템의 리드 동작 방법 및 장치