KR20220030493A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220030493A
KR20220030493A KR1020200111600A KR20200111600A KR20220030493A KR 20220030493 A KR20220030493 A KR 20220030493A KR 1020200111600 A KR1020200111600 A KR 1020200111600A KR 20200111600 A KR20200111600 A KR 20200111600A KR 20220030493 A KR20220030493 A KR 20220030493A
Authority
KR
South Korea
Prior art keywords
sub
pixel
demux circuit
disposed
switching transistor
Prior art date
Application number
KR1020200111600A
Other languages
English (en)
Inventor
곽민채
김경화
김미해
오경환
장수미
조승한
최재호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200111600A priority Critical patent/KR20220030493A/ko
Priority to US17/354,625 priority patent/US11538420B2/en
Priority to EP21189827.5A priority patent/EP3965096A1/en
Priority to CN202111026442.XA priority patent/CN114203101A/zh
Publication of KR20220030493A publication Critical patent/KR20220030493A/ko
Priority to US18/088,682 priority patent/US11996056B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 원형의 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 배치되는 제1 화소 및 제2 화소를 포함하는 복수의 화소들, 제1 화소와 연결되고, 비표시 영역 상에 배치되며, 제1 화소에 제1 데이터 출력 신호를 전달하는 제1 서브 디먹스 회로, 제2 화소와 연결되고, 비표시 영역 상에 배치되며, 제2 화소에 제2 데이터 출력 신호를 전달하는 제2 서브 디먹스 회로, 제1 서브 디먹스 회로 및 제2 서브 디먹스 회로와 연결되고, 비표시 영역 상에 배치되며, 제1 서브 디먹스 회로로 제1 데이터 입력 신호를 전달하고, 제2 서브 디먹스 회로로 제2 데이터 입력 신호를 전달하는 제1 연결 배선 및 복수의 화소들과 연결되고, 비표시 영역 상에 배치되며, 복수의 화소들에 게이트 신호들을 전달하는 복수의 게이트 스테이지들을 포함하고, 복수의 게이트 스테이지들 중 일부는 제1 서브 디먹스 회로 및 제2 서브 디먹스 회로 사이에 배치된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 복수의 회로들을 포함하는 표시 장치에 관한 것이다.
최근, 표시 장치에 대한 관심이 커지고 있다. 이에 표시 장치는 유기 발광 표시 장치(organic light emitting diode; OLED), 액정 표시 장치(liquid crystal display; LCD), 퀀텀-닷 나노 발광 다이오드(quantum-dot nano light emitting diode; QNED) 등을 비롯하여 다양한 종류로 제작되고 있다.
또한, 표시 장치의 형태를 다양화하기 위한 연구가 진행되고 있다. 예를 들어, 원형의 표시 영역을 가지는 표시 장치에 대한 연구가 진행되고 있다. 원형의 표시 영역을 갖는 표시 장치는 원형 표시 장치 또는 다각형(예를 들어, 사각형) 표시 장치일 수 있다.
복수의 회로들(예를 들어, 발광 회로, 게이트 회로 등)은 원형의 표시 영역의 둘레에 인접하게 배치될 수 있다. 이에 따라, 복수의 회로들과 원형의 표시 영역을 연결하는 배선들이 서로 중첩할 수 있다. 이로 인해, 중첩하는 배선들간에 커플링이 발생할 수 있다. 또한, 배선들이 배치되기 위한 공간이 필요하여, 표시 장치의 데드 스페이스가 증가할 수 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 복수의 회로들을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 원형의 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 상기 기판의 상기 표시 영역 상에 배치되는 제1 화소 및 제2 화소를 포함하는 복수의 화소들, 상기 제1 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 화소에 제1 데이터 출력 신호를 전달하는 제1 서브 디먹스 회로, 상기 제2 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제2 화소에 제2 데이터 출력 신호를 전달하는 제2 서브 디먹스 회로, 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 서브 디먹스 회로로 제1 데이터 입력 신호를 전달하고, 상기 제2 서브 디먹스 회로로 제2 데이터 입력 신호를 전달하는 제1 연결 배선 및 상기 복수의 화소들과 연결되고, 상기 비표시 영역 상에 배치되며, 상기 복수의 화소들에 게이트 신호들을 전달하는 복수의 게이트 스테이지들을 포함하고, 상기 복수의 게이트 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치될 수 있다.
실시예들에 있어서, 상기 제1 화소는 제1 화소 열에 배치되고, 상기 제2 화소는 제2 화소 열에 배치될 수 있다.
실시예들에 있어서, 상기 복수의 화소들과 연결되고, 상기 비표시 영역 상에 배치되며, 상기 복수의 화소들에 발광 신호들을 전달하는 복수의 발광 스테이지들을 더 포함하고, 상기 복수의 발광 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치될 수 있다.
실시예들에 있어서, 상기 제1 화소는 제1 내지 제3 서브 화소들을 포함하고, 상기 제2 화소는 제4 내지 제6 서브 화소들을 포함하며, 상기 제1 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함할 수 있다.
실시예들에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소 및 상기 제4 서브 화소와 연결되고, 상기 제1 서브 화소 및 상기 제4 서브 화소로 데이터 출력 신호를 전달하며, 상기 제2 서브 연결 배선은 상기 제2 서브 화소 및 상기 제5 서브 화소와 연결되고, 상기 제2 서브 화소 및 상기 제5 서브 화소로 데이터 출력 신호를 전달하며, 상기 제3 서브 연결 배선은 상기 제3 서브 화소 및 상기 제6 서브 화소와 연결되고, 상기 제3 서브 화소 및 상기 제6 서브 화소로 데이터 출력 신호를 전달할 수 있다.
실시예들에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소와 연결되는 제1 스위칭 트랜지스터 및 상기 제4 서브 화소와 연결되는 제2 스위칭 트랜지스터와 연결되고, 상기 제2 서브 연결 배선은 상기 제2 서브 화소와 연결되는 제3 스위칭 트랜지스터 및 상기 제5 서브 화소와 연결되는 제4 스위칭 트랜지스터와 연결되며, 상기 제3 서브 연결 배선은 상기 제3 서브 화소와 연결되는 제5 스위칭 트랜지스터 및 상기 제6 서브 화소와 연결되는 제6 스위칭 트랜지스터와 연결될 수 있다.
실시예들에 있어서, 상기 제1 스위칭 트랜지스터, 상기 제3 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터에 제1 게이트 온 신호를 전달하는 제1 전달 배선을 더 포함할 수 있다.
실시예들에 있어서, 상기 제2 스위칭 트랜지스터, 상기 제4 스위칭 트랜지스터 및 상기 제6 스위칭 트랜지스터에 제2 게이트 온 신호를 전달하는 제2 전달 배선을 더 포함할 수 있다.
실시예들에 있어서, 상기 제1 게이트 온 신호 및 상기 제2 게이트 온 신호는 선택적으로 전달될 수 있다.
실시예들에 있어서, 상기 복수의 화소들은 상기 기판의 상기 표시 영역 상에 배치되는 제3 화소 및 제4 화소를 더 포함하고, 상기 표시 장치는 상기 제3 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제3 화소에 제3 데이터 출력 신호를 전달하는 제3 서브 디먹스 회로, 상기 제4 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제4 화소에 제4 데이터 출력 신호를 전달하는 제4 서브 디먹스 회로 및 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제3 서브 디먹스 회로로 제3 데이터 입력 신호를 전달하고, 상기 제4 서브 디먹스 회로로 제4 데이터 입력 신호를 전달하는 제2 연결 배선을 포함하고, 상기 게이트 스테이지들 중 다른 일부는 상기 제2 서브 디먹스 회로 및 상기 제3 서브 디먹스 회로 사이에 배치되고, 상기 게이트 스테이지들 중 또 다른 일부는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이에 배치될 수 있다.
실시예들에 있어서, 상기 제1 화소는 제1 화소 열에 배치되고, 상기 제2 화소는 제2 화소 열에 배치되며, 상기 제3 화소는 제3 화소 열에 배치되고, 상기 제4 화소는 제4 화소 열에 배치될 수 있다.
실시예들에 있어서, 상기 제1 연결 배선에 연결되는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이의 거리와 상기 제2 연결 배선에 연결되는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이의 거리는 상이할 수 있다.
실시예들에 있어서, 상기 복수의 화소들과 연결되고, 상기 복수의 화소들에 발광 신호들을 전달하는 복수의 발광 스테이지들을 더 포함하고, 상기 복수의 발광 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치되고, 상기 복수의 발광 스테이지들 중 다른 일부는 제2 서브 디먹스 회로 및 상기 제3 서브 디먹스 회로 사이에 배치되며, 상기 복수의 발광 스테이지들 중 또 다른 일부는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이에 배치될 수 있다.
실시예들에 있어서, 상기 제3 화소는 제1 내지 제3 서브 화소들을 포함하고, 상기 제4 화소는 제4 내지 제6 서브 화소들을 포함하며, 상기 제2 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함할 수 있다.
실시예들에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소 및 상기 제4 서브 화소와 연결되고, 상기 제1 서브 화소 및 상기 제4 서브 화소로 데이터 출력 신호를 전달하며, 상기 제2 서브 연결 배선은 상기 제2 서브 화소 및 상기 제5 서브 화소와 연결되고, 상기 제2 서브 화소 및 상기 제5 서브 화소로 데이터 출력 신호를 전달하며, 상기 제3 서브 연결 배선은 상기 제3 서브 화소 및 상기 제6 서브 화소와 연결되고, 상기 제3 서브 화소 및 상기 제6 서브 화소로 데이터 출력 신호를 전달할 수 있다.
실시예들에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소와 연결되는 제1 스위칭 트랜지스터 및 상기 제4 서브 화소와 연결되는 제2 스위칭 트랜지스터와 연결되고, 상기 제2 서브 연결 배선은 상기 제2 서브 화소와 연결되는 제3 스위칭 트랜지스터 및 상기 제5 서브 화소와 연결되는 제4 스위칭 트랜지스터와 연결되며, 상기 제3 서브 연결 배선은 상기 제3 서브 화소와 연결되는 제5 스위칭 트랜지스터 및 상기 제6 서브 화소와 연결되는 제6 스위칭 트랜지스터와 연결될 수 있다.
실시예들에 있어서, 상기 제1 스위칭 트랜지스터, 상기 제3 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터에 제1 게이트 온 신호를 전달하는 제1 전달 배선을 더 포함할 수 있다.
실시예들에 있어서, 상기 제2 스위칭 트랜지스터, 상기 제4 스위칭 트랜지스터 및 상기 제6 스위칭 트랜지스터에 제2 게이트 온 신호를 전달하는 제2 전달 배선을 더 포함할 수 있다.
실시예들에 있어서, 상기 제1 게이트 온 신호 및 상기 제2 게이트 온 신호는 선택적으로 전달될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 표시 장치는 원형의 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 상기 기판의 상기 표시 영역 상에 배치되는 제1 내지 제n 화소들(단, n은 3 이상의 자연수), 상기 제1 내지 제n 화소들과 각각 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 내지 제n 화소들에 각각 제1 내지 제n 데이터 출력 신호들을 전달하는 제1 내지 제n 서브 디먹스 회로들, 상기 제1 내지 제n 서브 디먹스 회로들과 각각 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 내지 제n 서브 디먹스 회로들에 각각 제1 내지 제n 데이터 입력 신호들을 전달하는 연결 배선 및 상기 제1 내지 제n 화소들과 각각 연결되고, 상기 제1 서브 디먹스 회로 및 상기 제n 서브 디먹스 회로 사이에 배치되며, 상기 제1 내지 제n 화소들에 각각 게이트 신호를 전달하는 복수의 게이트 스테이지들을 포함할 수 있다.
실시예들에 있어서, 상기 제1 내지 제n 화소는 각각 제1 내지 제n 화소 열에 배치될 수 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로 및 상기 제n 서브 디먹스 회로 사이에 배치되는 복수의 발광 스테이지들을 더 포함할 수 있다.
실시예들에 있어서, 상기 제1 내지 제n 화소들 각각은 복수의 서브 화소들을 포함하고, 상기 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 복수의 서브 디먹스 회로들을 포함할 수 있다. 상기 복수의 서브 디먹스 회로들 중 두 개 이상이 연결되어 하나의 디먹스 회로로 동작할 수 있다. 예를 들어, 두 개의 서브 디먹스 회로들이 하나의 디먹스 회로로 동작할 수 있다. 상기 두 개의 서브 디먹스 회로들 사이에는 적어도 하나의 발광 스테이지 및 적어도 하나의 게이트 스테이지가 배치될 수 있다.
상기 서브 디먹스 회로들이 이격되어 배치됨에 따라, 상기 서브 디먹스 회로들과 복수의 화소들을 연결하는 데이터 배선들이 상기 발광 스테이지와 연결되는 발광 배선과 중첩하는 영역 및 상기 게이트 스테이지와 연결되는 게이트 배선과 중첩하는 영역이 줄어들 수 있다.
또한, 상기 회로들(또는, 스테이지들)은 상기 회로들(또는, 스테이지들)과 연결되는 복수의 화소들과 인접하게 배치될 수 있어 상기 회로들과 상기 복수의 화소들을 연결하는 상기 배선들이 배치되는 공간이 최소화될 수 있다.
다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 및 도 2는 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도들이다.
도 3a는 도 1의 표시 장치의 A 영역을 확대한 실시예들을 개략적으로 나타낸 도면이다.
도 3b는 도 1의 화소를 설명하기 위한 회로도이다.
도 4는 도 1의 표시 장치에 배치되는 제1 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 5는 도 1의 표시 장치에 배치되는 제1 디먹스 회로 및 제2 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 6는 도 1의 표시 장치에 배치되는 제1 디먹스 회로를 확대한 실시예들을 나타낸 도면이다.
도 7은 도 1의 표시 장치에 포함된 제1 내지 제3 서브 연결 배선들의 실시예들을 나타내는 도면이다.
도 8은 도 7의 I-I' 라인을 따라 절취한 단면을 나타내는 단면도이다.
도 9는 도 1의 표시 장치에 배치되는 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 10은 도 1의 표시 장치에 배치되는 디먹스 회로를 확대한 실시예들을 나타낸 도면이다.
도 11은 디먹스 회로 및 서브 디먹스 회로들 사이의 거리를 나타내기 위한 도면이다.
도 12는 디먹스 회로 및 서브 디먹스 회로들 사이의 거리를 나타내기 위한 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도들이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 영역(DA)은 원형 형상을 가질 수 있다. 도 1 및 도 2에서는 상기 표시 영역(DA)이 곡률이 일정한 원형 형상을 가지는 것으로 도시되었지만, 이에 제한되지 않는다. 예를 들어, 상기 표시 영역(DA)은 타원형 형상을 가질 수도 있다. 또는, 실시예들에 있어서, 상기 표시 영역(DA)은 제1 방향으로 연장되는 제1 직선부와 상기 제1 방향에 수직한 제2 방향으로 연장되는 제2 직선부가 만나는 영역에서 일정 곡률을 가질 수도 있다. 예를 들어, 상기 표시 영역(DA)은 전체적으로 사각형 모양을 갖고, 각 꼭지점이 일정 곡률을 가질 수 있다. 상기 표시 영역(DA)에는 복수의 화소들(P)이 배치될 수 있다. 예를 들어, 상기 복수의 화소들(P)은 매트릭스 형태로 배치될 수 있다. 상기 복수의 화소들(P)은 상기 표시 영역(DA)의 가장 자리에서 계단식으로 배치될 수 있다. 예를 들어, 상기 복수의 화소들(P)은 상기 곡률을 표현하기 위하여 상기 표시 영역(DA)의 가장자리에서 계단식으로 배치될 수 있다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)을 둘러쌀 수 있다. 도 1에 도시된 바와 같이, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)과 마찬가지로 원형 형상을 가질 수 있다. 즉, 상기 표시 장치는 원형 형상을 가질 수 있다.
또한, 도 2에 도시된 바와 같이, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)과 달리 사각형 형상을 가질 수 있다. 즉, 상기 표시 장치는 사각형 형상을 가지고, 원형의 표시 영역(DA)을 가질 수 있다. 이 외에도, 상기 표시 장치는 원형의 표시 영역(DA)을 갖는 다각형 형상을 가질 수도 있다.
상기 비표시 영역(NDA)에는 상기 표시 영역(DA)을 구동하기 위한 복수의 회로들이 배치될 수 있다. 상기 복수의 회로들은 상기 표시 영역(DA)에 배치되는 상기 복수의 화소들(P)과 전기적으로 연결될 수 있다. 상기 복수의 회로들은 상기 표시 영역(DA)과 인접하게 배치될 수 있다. 예를 들어, 상기 복수의 회로들은 상기 원형의 표시 영역(DA)의 둘레를 따라 원형으로 배치될 수 있다.
실시예들에 있어서, 상기 복수의 회로들은 상기 복수의 화소들(P)에 구동하기 위한 복수의 신호들을 전달할 수 있다. 예를 들어, 상기 복수의 회로들은 상기 복수의 화소들(P)에 데이터 신호를 전달하는 데이터 회로를 포함할 수 있다. 상기 복수의 회로들은 상기 복수의 화소들(P)에 발광 신호를 전달하는 발광 회로를 포함할 수 있다. 또한, 상기 복수의 회로들은 상기 복수의 화소들(P)에 게이트 신호를 전달하는 게이트 회로를 포함할 수 있다.
도 3a는 도 1의 표시 장치의 A 영역을 확대한 실시예들을 개략적으로 나타낸 도면이고, 도 3b는 도 1의 화소를 설명하기 위한 회로도이다.
도 1, 도 3a 및 도 3b를 참조하면, 상기 표시 장치는 복수의 화소들(P)을 포함할 수 있다. 상기 화소들(P)은 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 상기 화소들은 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7) 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 복수의 화소들(P)은 제1 화소(P1), 제2 화소(P2), 제3 화소(P3) 및 제4 화소(P4)를 포함할 수 있다.
상기 표시 장치는 상기 비표시 영역(NDA)에 배치되는 제1 디먹스 회로 및 제2 디먹스 회로를 포함할 수 있다. 상기 제1 디먹스 회로는 제1 서브 디먹스 회로(SDC1) 및 제2 서브 디먹스 회로(SDC2)를 포함할 수 있다. 상기 제2 디먹스 회로는 제3 서브 디먹스 회로(SDC3) 및 제4 서브 디먹스 회로(SDC4)를 포함할 수 있다. 실시예들에 있어서, 상기 제1 내지 제4 서브 디먹스 회로들(SDC1, SDC2, SDC3, SDC4)은 데이터 신호(DATA)를 상기 화소들(P)에 전달할 수 있다.
상기 제1 화소(P1)는 제1 화소 열에 배치될 수 있다. 상기 제1 화소 열에 배치되는 상기 제1 화소(P1)는 제1 서브 디먹스 회로(SDC1)와 연결될 수 있다. 상기 제2 화소(P2)는 제2 화소 열에 배치될 수 있다. 상기 제2 화소 열에 배치되는 상기 제2 화소(P2)는 제2 서브 디먹스 회로(SDC2)와 연결될 수 있다. 상기 제3 화소(P3)는 제3 화소 열에 배치될 수 있다. 상기 제3 화소 열에 배치되는 상기 제3 화소(P3)는 제3 서브 디먹스 회로(SDC3)와 연결될 수 있다. 상기 제4 화소(P4)는 제4 화소 열에 배치될 수 있다. 상기 제4 화소 열에 배치되는 상기 제4 화소(P4)는 제4 서브 디먹스 회로(SDC4)와 연결될 수 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC1)는 상기 제1 화소 열에 배치된 화소들에 제1 데이터 출력 신호(예를 들어, 도 4의 DO1)를 제공할 수 있다. 상기 제2 서브 디먹스 회로(SDC2)는 상기 제2 화소 열에 배치된 화소들에 제2 데이터 출력 신호(예를 들어, 도 4의 DO2)를 제공할 수 있다.
상기 표시 장치는 게이트 회로 및 발광 회로를 포함할 수 있다. 실시예들에 있어서, 상기 게이트 회로는 복수의 게이트 스테이지들(GS)을 포함할 수 있다. 상기 발광 회로는 복수의 발광 스테이지들(ES)을 포함할 수 있다. 상기 게이트 스테이지들(GS) 및 상기 발광 스테이지들(ES)은 상기 표시 영역(DA)의 둘레를 따라 배치될 수 있다.
상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에는 복수의 스테이지들이 배치될 수 있다. 실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에 적어도 하나의 게이트 스테이지(GS)가 배치될 수 있다. 상기 게이트 스테이지(GS)는 상기 복수의 화소들(P)로 게이트 신호를 제공할 수 있다. 상기 게이트 스테이지(GS)는 상기 복수의 화소들(P)과 게이트 배선(GL)에 의해 연결될 수 있다. 상기 게이트 스테이지(GS)는 복수의 게이트 신호들(GW, GI, GB)을 상기 화소들(P)에 전달할 수 있다.
또한, 실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에는 적어도 하나의 발광 스테이지(ES)가 배치될 수 있다. 상기 발광 스테이지(ES)는 상기 복수의 화소들(P)로 발광 신호를 제공할 수 있다. 상기 발광 스테이지(ES)는 상기 복수의 화소들(P)과 발광 배선(EL)에 의해 연결될 수 있다. 상기 발광 스테이지(ES)는 발광 신호(EM)를 상기 화소들(P)에 전달될 수 있다.
이와 같이, 상기 복수의 화소들(P)은 상기 데이터 출력 신호, 상기 발광 신호, 상기 게이트 신호에 응답하여 상기 표시 영역(DA)에 영상을 표시할 수 있다.
상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)는 서로 이격되어 배치될 수 있다. 또한, 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4)도 서로 이격되어 배치될 수 있다. 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)가 이격된 제1 거리(D1)는 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4)가 이격된 제2 거리(D2)와 상이할 수 있다. 상기 제1 거리(D1) 및 상기 제2 거리(D2)는 인접한 서브 디먹스 회로들 사이의 최소 거리를 의미할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에 배치된 스테이지들(예를 들어, 게이트 스테이지(GS), 발광 스테이지(ES) 등)에 의해 상기 제1 거리(D1)가 정해질 수 있다. 또한, 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4) 사이에 배치된 스테이지들(예를 들어, 게이트 스테이지(GS), 발광 스테이지(ES) 등)에 의해 상기 제2 거리(D2)가 정해질 수 있다.
도 3a에서는 표시 영역(DA)의 곡률이 일정하게 도시되었지만, 이와 달리 표시 영역(DA)의 곡률이 일정하지 않을 수도 있다. 예를 들어, 표시 영역(DA)은 타원형의 형상을 가질 수 있다. 또는, 도 1에서 전술한 바와 같이, 상기 표시 영역(DA)은 상기 제1 직선부와 상기 제2 직선부가 만나는 영역에서 일정 곡률을 가질 수 있다. 이 경우, 상기 게이트 스테이지(GS) 및 상기 발광 스테이지(ES)는 상기 표시 영역(DA)의 둘레의 곡률에 따라 다른 개수로 배치될 수 있다. 타원형의 표시 영역(DA)의 둘레 중 곡률이 큰 부분에 위치하는 화소 열에는 곡률이 작은 부분에 위치하는 화소 열에 비해 화소들이 더 많이 배치될 수 있다. 이에 따라, 곡률이 큰 부분에 위치하는 화소 열에 인접한 영역에는 상기 게이트 스테이지(GS) 및 상기 발광 스테이지(ES)가 상대적으로 많이 배치될 수 있다. 곡률이 작은 부분은 위치하는 화소 열에 인접한 영역에는 상기 게이트 스테이지(GS) 및 상기 발광 스테이지(ES)가 상대적으로 적게 배치될 수 있다.
즉, 상기 표시 영역(DA)의 둘레의 곡률에 따라 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에 배치되는 복수의 스테이지들(예를 들어, 게이트 스테이지(GS), 발광 스테이지(ES) 등)의 개수가 달라질 수 있다. 이에 따라, 상기 제1 거리(D1)도 달라질 수 있다. 이와 마찬가지로, 상기 표시 영역(DA)의 둘레의 곡률에 따라 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4) 사이에 배치되는 복수의 스테이지들의 개수가 달라질 수 있다. 이에 따라, 상기 제2 거리(D2)도 달라질 수 있다.
상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)는 제1 연결 배선(100)에 의해 연결될 수 있다. 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)는 각각 제1 연결 배선(100)에 의해 데이터 신호(예를 들어, 도 4의 제1 데이터 입력 신호(DI1), 제2 데이터 입력 신호(DI2))를 전달 받을 수 있다.
상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4)는 제2 연결 배선(200)에 의해 연결될 수 있다. 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4)는 각각 제2 연결 배선(200)에 의해 데이터 신호(예를 들어, 도 5의 제3 데이터 입력 신호(DI3), 제4 데이터 입력 신호(DI4))를 전달 받을 수 있다.
도 4는 도 1의 표시 장치에 배치되는 제1 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 3a 및 도 4를 참조하면, 상기 제1 화소(P1)는 상기 제1 서브 디먹스 회로(SDC1)와 연결될 수 있다. 상기 제2 화소(P2)는 상기 제2 서브 디먹스 회로(SDC2)와 연결될 수 있다. 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)는 상기 제1 연결 배선(100)에 의해 연결될 수 있다.
상기 제1 연결 배선(100)은 데이터 구동부(미도시)와 연결될 수 있다. 상기 제1 연결 배선(100)은 상기 데이터 구동부로부터 제1 데이터 신호(DS1)를 전달받을 수 있다. 실시예들에 있어서, 상기 제1 연결 배선(100)은 상기 제1 서브 디먹스 회로(SDC1)에 제1 데이터 입력 신호(DI1)를 전달할 수 있다. 또한, 상기 제1 연결 배선(100)은 상기 제2 서브 디먹스 회로(SDC2)에 제2 데이터 입력 신호(DI2)를 전달할 수 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)는 각각 게이트 온 신호에 기초하여 데이터 출력 신호를 선택적으로 상기 제1 화소(P1) 및 상기 제2 화소(P2)에 전달할 수 있다. 예를 들어, 상기 제1 서브 디먹스 회로(SDC1)에 상기 제1 서브 디먹스 회로(SDC1)를 온 시키는 제1 게이트 온 신호(GO1)가 전달되는 경우, 상기 제1 서브 디먹스 회로(SDC1)가 상기 제1 화소(P1)에 상기 제1 데이터 신호(DS1)인 제1 데이터 출력 신호(DO1)를 전달할 수 있다. 이 때, 상기 제2 서브 디먹스 회로(SDC2)에는 상기 제2 서브 디먹스 회로(SDC2)를 온 시키는 제2 게이트 온 신호(GO2)가 전달되지 않을 수 있다.
또한, 예를 들어, 상기 제2 서브 디먹스 회로(SDC2)에 상기 제2 게이트 온 신호(GO2)가 전달되는 경우, 상기 제2 서브 디먹스 회로(SDC2)가 상기 제2 화소(P2)에 상기 제1 데이터 신호(DS1)인 제2 데이터 출력 신호(DO2)를 전달할 수 있다. 이 때, 상기 제1 서브 디먹스 회로(SDC1)에는 상기 제1 게이트 온 신호(GO1)가 전달되지 않을 수 있다.
상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에는 복수의 스테이지들이 배치될 수 있다. 예를 들어, 상기 발광 스테이지(ES), 상기 게이트 스테이지(GS) 등이 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에 배치될 수 있다. 상기 발광 스테이지(ES) 및 상기 게이트 스테이지(GS)는 각각 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에 적어도 하나 이상 배치될 수 있다. 상기 발광 스테이지(ES) 및 상기 게이트 스테이지(GS)가 배치되는 개수에 따라 상기 제1 거리(D1)가 정해질 수 있다.
도 5는 도 1의 표시 장치에 배치되는 제1 디먹스 회로 내지 제2 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 5는 제2 디먹스 회로(DC2)가 추가된 것을 제외하면 도 4와 실질적으로 동일할 수 있다.
도 3 및 도 5를 참조하면, 상기 제3 화소(P3)는 상기 제3 서브 디먹스 회로(SDC3)와 연결될 수 있다. 상기 제4 화소(P4)는 상기 제4 서브 디먹스 회로(SDC4)와 연결될 수 있다. 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4)는 상기 제2 연결 배선(200)에 의해 연결될 수 있다.
상기 제2 연결 배선(200)은 상기 데이터 구동부와 연결될 수 있다. 상기 제2 연결 배선(200)은 상기 데이터 구동부로부터 제2 데이터 신호(DS2)를 전달받을 수 있다. 실시예들에 있어서, 상기 제2 연결 배선(200)은 상기 제3 서브 디먹스 회로(SDC3)에 제3 데이터 입력 신호(DI3)를 전달할 수 있다. 또한, 상기 제2 연결 배선(200)은 상기 제4 서브 디먹스 회로(SDC4)에 제4 데이터 입력 신호(DI4)를 전달할 수 있다.
상기 제3 서브 디먹스 회로(SDC3)에 상기 제3 서브 디먹스 회로(SDC3)를 온 시키는 제1 게이트 온 신호(GO1)가 전달되는 경우, 상기 제3 서브 디먹스 회로(SDC3)가 상기 제3 화소(P3)에 상기 제2 데이터 신호(DS2)인 제3 데이터 출력 신호(DO3)를 전달할 수 있다. 이 때, 상기 제4 서브 디먹스 회로(SDC4)에는 상기 제4 서브 디먹스 회로(SDC4)를 온 시키는 제2 게이트 온 신호(GO2)가 전달되지 않을 수 있다.
또한, 예를 들어, 상기 제4 서브 디먹스 회로(SDC4)에 상기 제2 게이트 온 신호(GO2)가 전달되는 경우, 상기 제4 서브 디먹스 회로(SDC4)가 상기 제4 화소(P4)에 제2 데이터 신호(DS2)인 제4 데이터 출력 신호(DO4)를 전달할 수 있다. 이 때, 상기 제3 서브 디먹스 회로(SDC3)에는 상기 제1 게이트 온 신호(GO1)가 전달되지 않을 수 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이, 상기 제2 서브 디먹스 회로(SDC2) 및 상기 제3 서브 디먹스 회로(SDC3) 사이, 및 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC2) 사이에는 복수의 스테이지들이 배치될 수 있다. 예를 들어, 상기 발광 스테이지(ES) 및 상기 게이트 스테이지(GS)는 각각 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이, 상기 제2 서브 디먹스 회로(SDC2) 및 상기 제3 서브 디먹스 회로(SDC3) 사이, 및 상기 제3 서브 디먹스 회로(SDC3) 및 상기 제4 서브 디먹스 회로(SDC4) 사이에 적어도 하나 이상 배치될 수 있다. 상기 발광 스테이지(ES) 및 상기 게이트 스테이지(GS)가 배치되는 개수에 따라 상기 제1 거리(D1) 및 상기 제2 거리(D2)가 각각 정해질 수 있다. 즉, 상기 제1 거리(D1) 및 상기 제2 거리(D2)는 서로 상이할 수 있다.
또한, 상기 표시 영역(DA)의 둘레에 인접하는 복수의 화소들(P)의 배치 구조에 따라 상기 발광 스테이지(ES) 및 상기 게이트 스테이지(GS)가 배치되는 개수가 달라질 수 있다. 이에 따라, 상기 제1 거리(D1) 및 상기 제2 거리(D2)가 정해질 수 있다.
이와 같이, 각각의 서브 디먹스 회로들(SDC1, SDC2, SDC3, SDC4)이 서로 이격되어 배치됨에 따라, 상기 복수의 화소들(P)과 연결되는 배선들(DL, EL, GL)이 최소화된 길이로 상기 복수의 화소들(P)과 연결될 수 있다. 이를 통해, 상기 표시 장치의 데드 스페이스가 줄어들 수 있다.
또한, 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)가 이격되지 않고 서로 인접하게 배치되는 경우, 각각의 화소 열과 연결되는 상기 데이터 배선(DL)은 상기 게이트 배선(GL) 및 상기 발광 배선(EL)과 중첩하는 영역이 생길 수 있다. 이로 인해, 상기 표시 장치에는 커플링 현상이 발생할 수 있다. 본 발명은 각각의 서브 디먹스 회로들(SDC1, SDC2, SDC3, SDC4)이 서로 이격되어 배치됨에 따라, 상기 데이터 배선(DL)이 상기 게이트 배선(GL) 및 상기 발광 배선(EL)과 중첩하는 영역이 감소할 수 있다.
도 6는 도 1의 표시 장치에 배치되는 제1 디먹스 회로를 확대한 실시예들을 나타낸 도면이다.
도 3a 및 도 6을 참조하면, 상기 복수의 화소들(P)은 각각 복수의 서브 화소들을 포함할 수 있다. 실시예들에 있어서, 상기 제1 화소(P1)는 제1 내지 제3 서브 화소들(SP1, SP2, SP3)을 포함할 수 있다. 예를 들어, 상기 제1 서브 화소(SP1)는 적색을 나타내고, 상기 제2 서브 화소(SP2)는 녹색을 나타내며, 상기 제3 서브 화소(SP3)는 청색을 나타낼 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않는다. 예를 들어, 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)은 각각 마젠타색, 시안색, 황색을 나타낼 수도 있다. 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)은 동일한 색의 광(예를 들어, 청색광)을 방출할 수도 있다. 이 경우, 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3) 상에 배치되는 컬러 필터, 색변환 패턴 등에 의해 상기 동일한 색의 광을 각각 상이한 색으로 변환될 수 있다. 또한, 실시예들에 있어서, 상기 제1 화소(P1)는 네 개의 서브 화소들을 포함할 수도 있다.
또한, 실시예들에 있어서, 상기 제1 화소(P1) 및 상기 제2 화소(P2)는 두 개의 서브 화소들을 포함할 수 있다. 이 경우, 상기 제1 화소(P1)의 두 개의 서브 화소들은 각각 제1 색 및 제2 색의 광을 방출할 수 있다. 상기 제2 화소(P2)의 두 개의 서브 화소들은 각각 상기 제1 색 및 제3 색의 광을 방출할 수 있다.
또한, 실시예들에 있어서, 상기 제1 화소(P1) 및 상기 제2 화소(P2)는 두 개의 서브 화소들을 포함할 수 있다. 이 때, 상기 제1 화소(P1)의 두 개의 서브 화소들은 각각 제1 색 및 제3 색의 광을 방출할 수 있고, 상기 제2 화소(P2)의 두 개의 서브 화소들도 각각 상기 제1 색 및 상기 제3 색의 광을 방출할 수 있다.
상기 제2 화소(P2)는 제4 내지 제6 서브 화소들(SP4, SP5, SP6)을 포함할 수 있다. 실시예들에 있어서, 상기 제2 화소(P1)는 제4 내지 제6 서브 화소들(SP4, SP5, SP6)을 포함할 수 있다. 상기 제2 화소(P2)의 구조는 상기 제1 화소(P1)의 구조와 실질적으로 동일할 수 있다.
상기 제1 연결 배선(100)은 제1 내지 제3 서브 연결 배선들(110, 120, 130)을 포함할 수 있다. 상기 제1 내지 제3 서브 연결 배선들(110, 120, 130)은 상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2)와 연결될 수 있다.
상기 제1 서브 연결 배선(110)은 상기 제1 서브 화소(SP1)와 연결될 수 있다. 또한, 상기 제1 서브 연결 배선(110)은 상기 제4 서브 화소(SP4)와 연결될 수 있다. 이에 따라, 상기 제1 서브 화소(SP1) 및 상기 제4 서브 화소(SP4)에는 선택적으로 데이터 출력 신호가 전달될 수 있다. 상기 제1 서브 화소(SP1) 및 상기 제4 서브 화소(SP4)에는 적색 데이터 신호가 선택적으로 전달될 수 있다. 예를 들어, 상기 제1 스위칭 트랜지스터(ST1)가 턴 온 될 경우, 상기 제1 서브 화소(SP1)에 제1 적색 데이터 신호가 전달될 수 있다. 또는, 상기 제2 스위칭 트랜지스터(ST2)가 턴 온 될 경우, 상기 제4 서브 화소(SP4)에 제2 적색 데이터 신호가 전달될 수 있다. 실시예들에 있어서, 상기 제1 서브 화소(SP1) 및 상기 제4 서브 화소(SP4)는 선택적으로 턴 온 될 수 있다.
상기 제2 서브 연결 배선(120)은 상기 제2 서브 화소(SP2)와 연결될 수 있다. 또한, 상기 제2 서브 연결 배선(120)은 상기 제5 서브 화소(SP5)와 연결될 수 있다. 이에 따라, 상기 제2 서브 화소(SP2) 및 상기 제5 서브 화소(SP5)에는 선택적으로 데이터 출력 신호가 전달될 수 있다. 상기 제2 서브 화소(SP2) 및 상기 제5 서브 화소(SP5)에는 녹색 데이터 신호가 선택적으로 전달될 수 있다. 예를 들어, 상기 제3 스위칭 트랜지스터(ST3)가 턴 온 될 경우, 상기 제2 서브 화소(SP2)에 제1 녹색 데이터 신호가 전달될 수 있다. 또는, 상기 제4 스위칭 트랜지스터(ST4)가 턴 온 될 경우, 상기 제5 서브 화소(SP5)에 제2 녹색 데이터 신호가 전달될 수 있다. 실시예들에 있어서, 상기 제2 서브 화소(SP2) 및 상기 제5 서브 화소(SP5)는 선택적으로 턴 온 될 수 있다.
상기 제3 서브 연결 배선(130)은 상기 제3 서브 화소(SP3)와 연결될 수 있다. 또한, 상기 제3 서브 연결 배선(130)은 상기 제6 서브 화소(SP6)와 연결될 수 있다. 이에 따라, 상기 제3 서브 화소(SP3) 및 상기 제6 서브 화소(SP6)에는 선택적으로 데이터 출력 신호가 전달될 수 있다. 상기 제3 서브 화소(SP3) 및 상기 제6 서브 화소(SP6)에는 선택적으로 청색 데이터 신호가 전달될 수 있다. 예를 들어, 상기 제5 스위칭 트랜지스터(ST5)가 턴 온 될 경우, 상기 제3 서브 화소(SP3)에 제1 청색 데이터 신호가 전달될 수 있다. 또는, 상기 제6 스위칭 트랜지스터(ST6)가 턴 온 될 경우, 상기 제6 서브 화소(SP6)에 제2 청색 데이터 신호가 전달될 수 있다. 실시예들에 있어서, 상기 제3 서브 화소(SP3) 및 상기 제6 서브 화소(SP6)는 선택적으로 턴 온 될 수 있다.
서브 연결 배선은 3개로 구성됨이 도시되었으나, 이는 예시적인 것으로 이에 제한되지 않는다. 서브 화소의 개수가 변경될 경우, 상기 서브 연결 배선의 개수도 변경될 수 있다. 예를 들어, 상기 화소들이 각각 4개의 서브 화소들을 포함할 경우, 상기 서브 연결 배선도 4개로 구성될 수 있다.
상기 제1 서브 디먹스 회로(SDC1)는 제1 스위칭 트랜지스터(ST1), 제3 스위칭 트랜지스터(ST3) 및 제5 스위칭 트랜지스터(ST5)를 포함할 수 있다. 상기 제2 서브 디먹스 회로(SDC2)는 제2 스위칭 트랜지스터(ST2), 제4 스위칭 트랜지스터(ST4) 및 제6 스위칭 트랜지스터(ST6)를 포함할 수 있다.
상기 제1 서브 연결 배선(110)은 상기 제1 스위칭 트랜지스터(ST1) 및 상기 제2 스위칭 트랜지스터(ST2)와 연결될 수 있다. 상기 제2 서브 연결 배선(120)은 상기 제3 스위칭 트랜지스터(ST3) 및 상기 제4 스위칭 트랜지스터(ST4)와 연결될 수 있다. 상기 제3 서브 연결 배선(130)은 상기 제5 스위칭 트랜지스터(ST5) 및 상기 제6 스위칭 트랜지스터(ST6)와 연결될 수 있다.
상기 제1 스위칭 트랜지스터(ST1), 상기 제3 스위칭 트랜지스터(ST3) 및 상기 제5 스위칭 트랜지스터(ST5)는 제1 전달 배선(CLa)과 전기적으로 연결될 수 있다. 상기 제1 전달 배선(CLa)은 상기 제1 서브 디먹스 회로(SDC1)에 상기 제1 게이트 온 신호(GO1)를 전달할 수 있다. 예를 들어, 상기 제1 전달 배선(CLa)은 상기 제1 스위칭 트랜지스터(ST1), 상기 제3 스위칭 트랜지스터(ST3) 및 상기 제5 스위칭 트랜지스터(ST5)에 상기 제1 게이트 온 신호(GO1)를 전달할 수 있다. 이 경우, 데이터 출력 신호들이 상기 제1 스위칭 트랜지스터(ST1), 상기 제3 스위칭 트랜지스터(ST3) 및 상기 제5 스위칭 트랜지스터(ST5)를 통해 상기 제1 화소(P1)에 전달될 수 있다.
상기 제2 스위칭 트랜지스터(ST2), 상기 제4 스위칭 트랜지스터(ST4) 및 상기 제6 스위칭 트랜지스터(ST6)는 제2 전달 배선(CLb)과 연결될 수 있다. 상기 제2 전달 배선(CLb)은 상기 제2 서브 디먹스 회로(SDC2)에 상기 제2 게이트 온 신호(GO2)를 전달할 수 있다. 예를 들어, 상기 제2 전달 배선(CLb)은 상기 제2 스위칭 트랜지스터(ST2), 상기 제4 스위칭 트랜지스터(ST4) 및 상기 제6 스위칭 트랜지스터(ST6)에 상기 제2 게이트 온 신호(GO2)를 전달할 수 있다. 이 경우, 데이터 출력 신호들이 상기 제2 스위칭 트랜지스터(ST2), 상기 제4 스위칭 트랜지스터(ST4) 및 상기 제6 스위칭 트랜지스터(ST6)를 통해 상기 제2 화소(P2)에 전달될 수 있다.
상기 제1 서브 디먹스 회로(SDC1) 및 상기 제2 서브 디먹스 회로(SDC2) 사이에는 복수의 스테이지들(예를 들어, 게이트 스테이지(GS), 발광 스테이지(ES) 등)이 배치될 수 있다.
도 7은 도 1의 표시 장치에 포함된 제1 내지 제3 서브 연결 배선들의 실시예들을 나타내는 도면이다.
도 7을 참조하면, 상기 제1 연결 배선(100)은 상기 제1 서브 연결 배선(110), 상기 제2 서브 연결 배선(120) 및 상기 제3 서브 연결 배선(130)을 포함할 수 있다.
상기 제1 서브 연결 배선(110)은 제1 데이터 입력 배선(110a), 제1 데이터 분배 배선(110b), 제1 데이터 전달 배선(110c) 및 제2 데이터 전달 배선(110d)을 포함할 수 있다. 상기 제2 서브 연결 배선(120)은 제2 데이터 입력 배선(120a), 제2 데이터 분배 배선(120b), 제3 데이터 전달 배선(120c) 및 제4 데이터 전달 배선(120d)을 포함할 수 있다. 상기 제3 서브 연결 배선(130)은 제3 데이터 입력 배선(130a), 제3 데이터 분배 배선(130b), 제5 데이터 전달 배선(130c) 및 제6 데이터 전달 배선(130d)을 포함할 수 있다.
상기 제1 데이터 분배 배선(110b)은 상기 제1 데이터 입력 배선(110a) 상에 배치될 수 있다. 상기 제1 데이터 입력 배선(110a) 및 상기 제1 데이터 분배 배선(110b)은 콘택홀에 의해 연결될 수 있다. 상기 제1 데이터 분배 배선(110b)은 상기 제1 데이터 전달 배선(110c) 및 상기 제2 데이터 전달 배선(110d) 상에 배치될 수 있다. 상기 제1 데이터 분배 배선(110b)은 상기 제1 데이터 전달 배선(110c) 및 상기 제2 데이터 전달 배선(110d)과 각각 콘택홀에 의해 연결될 수 있다. 상기 제1 데이터 전달 배선(110c)을 통해 흐르는 신호는 제1 액티브층(ACT1) 및 제1 데이터 출력 배선(210c)을 통해 상기 제1 서브 화소(SP1)에 전달될 수 있다. 상기 제2 데이터 전달 배선(110d)을 통해 흐르는 신호는 제4 액티브층(ACT4) 및 제2 데이터 출력 배선(210d)을 통해 상기 제4 서브 화소(SP4)에 전달될 수 있다. 이를 통해, 상기 제1 서브 화소(SP1) 및 상기 제4 서브 화소(SP4)에는 데이터 출력 신호가 전달될 수 있다. 상기 제1 서브 화소(SP1) 및 상기 제4 서브 화소(SP4)에는 적색 데이터 신호가 선택적으로 전달될 수 있다.
상기 제2 데이터 분배 배선(120b)은 상기 제2 데이터 입력 배선(120a) 상에 배치될 수 있다. 상기 제2 데이터 입력 배선(120a) 및 상기 제2 데이터 분배 배선(120b)은 콘택홀에 의해 연결될 수 있다. 상기 제2 데이터 분배 배선(120b)은 상기 제3 데이터 전달 배선(120c) 및 상기 제4 데이터 전달 배선(120d) 상에 배치될 수 있다. 상기 제2 데이터 분배 배선(120b)은 상기 제3 데이터 전달 배선(120c) 및 상기 제4 데이터 전달 배선(120d)과 각각 콘택홀에 의해 연결될 수 있다. 상기 제3 데이터 전달 배선(120c)을 통해 흐르는 신호는 제2 액티브층(ACT2) 및 제3 데이터 출력 배선(210c)을 통해 상기 제2 서브 화소(SP2)에 전달될 수 있다. 상기 제4 데이터 전달 배선(120d)을 통해 흐르는 신호는 제5 액티브층(ACT5) 및 제4 데이터 출력 배선(220d)을 통해 상기 제5 서브 화소(SP4)에 전달될 수 있다. 이를 통해, 상기 제2 서브 화소(SP2) 및 상기 제5 서브 화소(SP5)에는 데이터 출력 신호가 전달될 수 있다. 예를 들어, 상기 제2 서브 화소(SP2) 및 상기 제5 서브 화소(SP5)에는 청색 데이터 신호가 선택적으로 전달될 수 있다.
상기 제3 데이터 분배 배선(130b)은 상기 제3 데이터 입력 배선(130a) 상에 배치될 수 있다. 상기 제3 데이터 입력 배선(130a) 및 상기 제3 데이터 분배 배선(130b)은 콘택홀에 의해 연결될 수 있다. 상기 제3 데이터 분배 배선(130b)은 상기 제5 데이터 전달 배선(130c) 및 상기 제6 데이터 전달 배선(130d) 상에 배치될 수 있다. 상기 제3 데이터 분배 배선(130b)은 상기 제5 데이터 전달 배선(130c) 및 상기 제6 데이터 전달 배선(130d)과 각각 콘택홀에 의해 연결될 수 있다. 상기 제5 데이터 전달 배선(130c)을 통해 흐르는 신호는 제3 액티브층(ACT3) 및 제5 데이터 출력 배선(230c)을 통해 상기 제3 서브 화소(SP3)에 전달될 수 있다. 상기 제6 데이터 전달 배선(130d)을 통해 흐르는 신호는 제6 액티브층(ACT6) 및 제6 데이터 출력 배선(230d)을 통해 상기 제6 서브 화소(SP6)에 전달될 수 있다. 이를 통해, 상기 제3 서브 화소(SP3) 및 상기 제6 서브 화소(SP6)에는 데이터 출력 신호가 전달될 수 있다. 예를 들어, 상기 제3 서브 화소(SP3) 및 상기 제6 서브 화소(SP6)에는 청색 데이터 신호가 선택적으로 전달될 수 있다.
상기 제1 액티브층(ACT1), 상기 제2 액티브층(ACT2) 및 상기 제3 액티브층(ACT3) 각각은 상기 제1 전달 배선(CLa)에 흐르는 상기 제1 게이트 온 신호(GO1)에 응답하여 데이터 출력 신호들을 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)로 전달하기 위한 채널 역할을 수행 수 있다.
상기 제4 액티브층(ACT4), 상기 제5 액티브층(ACT5) 및 상기 제6 액티브층(ACT6) 각각은 상기 제2 전달 배선(CLb)에 통해 흐르는 상기 제2 게이트 온 신호(GO2)에 응답하여 데이터 출력 신호들을 상기 제4 내지 제6 서브 화소들(SP4, SP5, SP6)로 전달하기 위한 채널 역할을 수행할 수 있다.
도 7에서는 상기 제1 내지 제3 데이터 분배 배선들(110b, 120b, 130b)이 제1 내지 제3 데이터 입력 배선들(110a, 120a, 130a) 및 제1 내지 제6 데이터 전달 배선들(110c, 110d, 120c, 120d, 130c, 130d) 하부에 배치되는 것으로 도시되었지만, 이는 예시적인 것으로 이에 제한되지 않는다. 예를 들어, 상기 제1 내지 제3 데이터 입력 배선들(110a, 120a, 130a)이 상기 제1 내지 제3 데이터 분배 배선들(110b, 120b, 130b) 하부에 배치될 수도 있다. 또는, 예를 들어, 제1 내지 제6 데이터 전달 배선들(110c, 110d, 120c, 120d, 130c, 130d)이 상기 제1 내지 제3 데이터 분배 배선들(110b, 120b, 130b) 하부에 배치될 수도 있다.
도 8은 도 7의 I-I' 라인을 따라 절취한 단면을 나타내는 단면도이다.
도 6 내지 도 8을 참조하면, 상기 표시 장치는 기판(SUB), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2) 및 제1 스위칭 트랜지스터(ST1)를 포함할 수 있다. 상기 제1 스위칭 트랜지스터(ST1)는 상기 액티브층(ACT1), 상기 제1 전달 배선(CLa), 상기 제1 데이터 전달 배선(110c) 및 상기 제1 데이터 출력 배선(210c)를 포함할 수 있다.
실시예들에 있어서, 상기 기판(SUB)은 플라스틱을 포함할 수 있고, 플렉서블한 특성을 가질 수 있다. 또는, 실시예들에 있어서, 상기 기판(SUB)은 유리, 석영 등을 포함할 수 있고, 리지드한 특성을 가질 수 있다.
상기 기판(SUB) 상에 상기 제1 액티브층(ACT1)이 배치될 수 있다. 상기 제1 액티브층(ACT1)은 반도체 물질을 포함할 수 있다. 실시예들에 있어서, 상기 제1 액티브층(ACT1)은 산화물계 반도체 물질을 포함할 수 있다. 또는, 실시예들에 있어서, 상기 제1 액티브층(ACT1)은 실리콘계 반도체 물질을 포함할 수 있다.
상기 게이트 절연층(GI)이 상기 기판(SUB) 상에서 상기 제1 액티브층(ACT1)을 덮으며 배치될 수 있다. 상기 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연층(GI)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
상기 제1 전달 배선(CLa)이 상기 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제1 전달 배선(CLa)은 금속을 비롯한 다양한 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제1 전달 배선(CLa)은 구리, 텅스텐. 티타늄 등을 포함할 수 있다.
상기 제1 층간 절연층(ILD1)이 상기 게이트 절연층(GI) 상에서 상기 제1 전달 배선(CLa1)을 덮으며 배치될 수 있다. 상기 제1 층간 절연층(ILD1)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제1 층간 절연층(ILD1)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
상기 제1 데이터 전달 배선(110c) 및 상기 제1 데이터 출력 배선(210c)이 상기 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 제1 데이터 전달 배선(110c) 및 상기 제1 데이터 출력 배선(210c)은 금속을 비롯한 다양한 도전성 물질을 포함할 수 있다.
상기 제2 층간 절연층(ILD2)이 상기 제1 층간 절연층(ILD1) 상에서 상기 제1 데이터 전달 배선(110c) 및 상기 제1 데이터 출력 배선(210c)을 덮으며 배치될 수 있다. 상기 제2 층간 절연층(ILD2)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 상기 제2 층간 절연층(ILD2)은 폴리이미드를 포함할 수 있다.
도 9는 도 1의 표시 장치에 배치되는 디먹스 회로의 연결 관계를 실시예들에 따라 개략적으로 나타낸 블록도이다.
도 9를 참조하면, 상기 표시 장치는 제1 화소(P11), 제2 화소(P12), 제3 화소(P13), 제1 디먹스 회로(DC11) 및 제1 연결 배선(1100)을 포함할 수 있다. 상기 제1 디먹스 회로(DC11)는 제1 서브 디먹스 회로(SDC11), 제2 서브 디먹스 회로(SDC12) 및 제3 서브 디먹스 회로(SDC13)를 포함할 수 있다.
실시예들에 있어서, 상기 제1 화소(P11)는 상기 제1 서브 디먹스 회로(SDC11)와 연결될 수 있다. 상기 제1 서브 디먹스 회로(SDC11)는 상기 제1 연결 배선(1100)으로부터 제1 데이터 입력 신호(DI11)를 전달받을 수 있다. 상기 제1 서브 디먹스 회로(SDC11)는 상기 제1 화소(P11)로 제1 데이터 출력 신호(DO11)를 전달할 수 있다.
실시예들에 있어서, 상기 제2 화소(P12)는 상기 제2 서브 디먹스 회로(SDC12)와 연결될 수 있다. 상기 제2 서브 디먹스 회로(SDC12)는 상기 제1 연결 배선(1100)으로부터 제2 데이터 입력 신호(DI12)를 전달받을 수 있다. 상기 제2 서브 디먹스 회로(SDC12)는 상기 제2 화소(P12)로 제2 데이터 출력 신호(DO12)를 전달할 수 있다.
실시예들에 있어서, 상기 제3 화소(P13)는 상기 제3 서브 디먹스 회로(SDC13)와 연결될 수 있다. 상기 제3 서브 디먹스 회로(SDC13)는 상기 제1 연결 배선(1100)으로부터 제3 데이터 입력 신호(DI13)를 전달받을 수 있다. 상기 제3 서브 디먹스 회로(SDC13)는 상기 제3 화소(P13)로 제3 데이터 출력 신호(DO13)를 전달할 수 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC11), 상기 제2 서브 디먹스 회로(SDC12) 및 상기 제3 서브 디먹스 회로(SDC13)은 선택적으로 데이터 출력 신호를 전달할 수 있다. 예를 들어, 상기 제1 서브 디먹스 회로(SDC11)가 상기 제1 화소(P11)에 상기 제1 데이터 출력 신호(DO11)를 전달하는 경우, 상기 제2 서브 디먹스 회로(SDC12) 및 상기 제3 서브 디먹스 회로(SDC13)는 화소들(P12, P13)에 제2 및 제3 데이터 출력 신호들(DO12, DO13)를 전달하지 않을 수 있다. 또는, 상기 제2 서브 디먹스 회로(SDC12)가 상기 제2 화소(P12)에 제2 데이터 출력 신호(DO12)를 전달하는 경우, 상기 제1 서브 디먹스 회로(SDC11) 및 상기 제3 서브 디먹스 회로(SDC13)는 화소들(P11, P13)에 제1 및 제3 데이터 출력들 신호(DO11, DO13)를 전달하지 않을 수 있다.
상기 제1 서브 디먹스 회로(SDC11), 상기 제2 서브 디먹스 회로(SDC12) 및 상기 제3 서브 디먹스 회로(SDC13)은 1:3 디먹스 회로일 수 있다. 상기 발광 스테이지 및 상기 게이트 스테이지의 개수에 따라, 상기 제1 서브 디먹스 회로(SDC11) 및 상기 제3 서브 디먹스 회로(SDC13)가 이격된 거리가 정해질 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않는다. 예를 들어, 도 9에는 상기 제1 연결 배선(1100)이 세 개의 서브 디먹스 회로들(SDC11, SDC12, SDC13)에 연결되는 것으로 도시 되었지만, 상기 제1 연결 배선(1100)은 네 개 이상의 서브 디먹스 회로들과도 연결될 수 있다. 이 경우, 각각의 서브 디먹스 회로들 사이에 적어도 하나의 발광 스테이지 및 적어도 하나의 게이트 스테이지가 배치될 수 있다.
도 10은 도 1의 표시 장치에 배치되는 디먹스 회로를 확대한 실시예들을 나타낸 도면이다.
도 9 및 도 10을 참조하면, 상기 표시 장치는 제1 내지 제3 화소들(P11, P12, P13)을 포함할 수 있다. 상기 제1 내지 제3 화소들(P11, P12, P13)은 각각 복수의 서브 화소들을 포함할 수 있다. 실시예들에 있어서, 상기 제1 화소(P11)는 제1 내지 제3 서브 화소들(SP11, SP12, SP13)을 포함할 수 있다. 예를 들어, 상기 제1 서브 화소(SP11)는 적색을 나타내고, 상기 제2 서브 화소(SP12)는 녹색을 나타내며, 상기 제3 서브 화소(SP13)는 청색을 나타낼 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않는다. 상기 제1 화소(P11)는 네 개의 서브 화소들을 포함할 수도 있다. 또한, 상기 제1 내지 제3 서브 화소들(SP11, SP12, SP13)은 각각 마젠타색, 시안색, 황색을 나타낼 수도 있다. 상기 제1 내지 제3 서브 화소들(SP11, SP12, SP13)은 동일한 색의 광(예를 들어, 청색광)을 방출할 수 있다. 이 경우, 상기 제4 내지 제6 서브 화소들(SP4, SP5, SP6) 상에 배치되는 컬러 필터, 색변환 패턴 등에 의해 상기 동일한 색의 광이 색이 각각 상이하게 변환될 수 있다.
상기 제2 화소(P12)는 제4 내지 제6 서브 화소들(SP14, SP15, SP16)을 포함할 수 있다. 상기 제3 화소(P13)는 제7 내지 제9 서브 화소들(SP17, SP18, SP19)을 포함할 수 있다. 실시예들에 있어서, 상기 제2 화소(P12) 구조 및 상기 제3 화소(P13)의 구조는 상기 제1 화소(P11)의 구조와 실질적으로 동일할 수 있다.
상기 연결 배선(1100)은 제1 내지 제3 서브 연결 배선들(1110, 1120, 1130)을 포함할 수 있다. 상기 제1 내지 제3 서브 연결 배선들(1110, 1120, 1130)은 제1 서브 디먹스 회로(SDC11), 제2 서브 디먹스 회로(SDC12) 및 제3 서브 디먹스 회로(SDC13)와 연결될 수 있다.
상기 제1 서브 연결 배선(1110)은 상기 제1 서브 화소(SP11), 상기 제4 서브 화소(SP14) 및 상기 제7 서브 화소(SP17)와 연결될 수 있다. 상기 제1 서브 화소(SP11), 상기 제4 서브 화소(SP14) 및 상기 제7 서브 화소(SP17)에는 데이터 출력 신호가 전달될 수 있다. 상기 제1 서브 화소(SP11), 상기 제4 서브 화소(SP14) 및 상기 제7 서브 화소(SP17)에는 선택적으로 적색 데이터 신호가 전달될 수 있다. 예를 들어, 상기 제1 스위칭 트랜지스터(ST11)가 턴 온 될 때, 제1 적색 데이터 신호가 상기 제1 서브 화소(SP11)에 전달될 수 있다. 또는, 상기 제2 스위칭 트랜지스터(ST12)가 턴 온 될 때, 제2 적색 데이터 신호가 상기 제4 서브 화소(SP14)에 전달될 수 있다. 또는, 상기 제3 스위칭 트랜지스터(ST13)가 턴 온 될 때, 제3 적색 데이터 신호가 상기 제7 서브 화소(SP17)에 전달될 수 있다. 실시예들에 있어서, 상기 제1 서브 화소(SP11), 상기 제4 서브 화소(SP14) 및 상기 제7 서브 화소(SP17)는 선택적으로 턴 온 될 수 있다.
상기 제2 서브 연결 배선(1120)은 상기 제2 서브 화소(SP12), 상기 제5 서브 화소(SP15) 및 상기 제8 서브 화소(SP18)와 연결될 수 있다. 상기 제2 서브 화소(SP12), 상기 제5 서브 화소(SP15) 및 상기 제8 서브 화소(SP18)에는 데이터 출력 신호가 선택적으로 전달될 수 있다. 상기 제2 서브 화소(SP12), 상기 제5 서브 화소(SP15) 및 상기 제8 서브 화소(SP18)에는 녹색 데이터 신호가 선택적으로 전달될 수 있다. 예를 들어, 상기 제4 스위칭 트랜지스터(ST14)가 턴 온 될 때, 제1 녹색 데이터 신호가 상기 제2 서브 화소(SP12)에 전달될 수 있다. 또는, 상기 제5 스위칭 트랜지스터(ST15)가 턴 온 될 때, 제2 녹색 데이터 신호가 상기 제5 서브 화소(SP15)에 전달될 수 있다. 또는, 상기 제6 스위칭 트랜지스터(ST16)가 턴 온 될 때, 제3 녹색 데이터 신호가 상기 제8 서브 화소(SP18)에 전달될 수 있다. 실시예들에 있어서, 상기 제2 서브 화소(SP12), 상기 제5 서브 화소(SP15) 및 상기 제8 서브 화소(SP18)는 선택적으로 턴 온 될 수 있다.
상기 제3 서브 연결 배선(1130)은 상기 제3 서브 화소(SP13), 상기 제6 서브 화소(SP16) 및 상기 제9 서브 화소(SP19)와 연결될 수 있다. 상기 제3 서브 화소(SP13), 상기 제6 서브 화소(SP16) 및 상기 제9 서브 화소(SP19)에는 데이터 출력 신호가 선택적으로 전달될 수 있다. 상기 제3 서브 화소(SP13), 상기 제6 서브 화소(SP16) 및 상기 제9 서브 화소(SP19)에는 청색 데이터 신호가 선택적으로 전달될 수 있다. 예를 들어, 상기 제7 스위칭 트랜지스터(ST17)가 턴 온 될 때, 제1 청색 데이터 신호가 상기 제3 서브 화소(SP13)에 전달될 수 있다. 또는, 상기 제8 스위칭 트랜지스터(ST18)가 턴 온 될 때, 제2 청색 데이터 신호가 상기 제6 서브 화소(SP16)에 전달될 수 있다. 또는, 상기 제9 스위칭 트랜지스터(ST19)가 턴 온 될 때, 제3 청색 데이터 신호가 상기 제9 서브 화소(SP19)에 전달될 수 있다. 실시예들에 있어서, 상기 제3 서브 화소(SP13), 상기 제6 서브 화소(SP16) 및 상기 제9 서브 화소(SP19)는 선택적으로 턴 온 될 수 있다.
상기 제1 서브 디먹스 회로(SDC11)는 제1 스위칭 트랜지스터(ST11), 제4 스위칭 트랜지스터(ST14) 및 제7 스위칭 트랜지스터(ST17)를 포함할 수 있다. 상기 제2 서브 디먹스 회로(SDC2)는 제2 스위칭 트랜지스터(ST12), 제5 스위칭 트랜지스터(ST15) 및 제8 스위칭 트랜지스터(ST18)를 포함할 수 있다. 상기 제3 서브 디먹스 회로(SDC3)는 제3 스위칭 트랜지스터(ST13), 제6 스위칭 트랜지스터(ST16) 및 제9 스위칭 트랜지스터(ST19)를 포함할 수 있다.
상기 제1 스위칭 트랜지스터(ST11), 상기 제4 스위칭 트랜지스터(ST14) 및 상기 제7 스위칭 트랜지스터(ST17)는 제1 전달 배선(CLc)과 연결될 수 있다. 상기 제1 전달 배선(CLc)은 상기 제1 서브 디먹스 회로(SDC11)에 제1 게이트 온 신호(GO11)를 전달할 수 있다. 예를 들어, 상기 제1 전달 배선(CLc)은 상기 제1 스위칭 트랜지스터(ST11), 상기 제4 스위칭 트랜지스터(ST14) 및 상기 제7 스위칭 트랜지스터(ST17)에 제1 게이트 온 신호(GO11)를 전달할 수 있다. 이를 통해, 상기 제1 화소(P11)에 제1 데이터 출력 신호(DO11)가 전달될 수 있다.
상기 제2 스위칭 트랜지스터(ST12), 상기 제5 스위칭 트랜지스터(ST15) 및 상기 제8 스위칭 트랜지스터(ST18)는 제2 전달 배선(CLd)과 연결될 수 있다. 상기 제2 전달 배선(CLd)은 상기 제2 서브 디먹스 회로(SDC12)에 제2 게이트 온 신호(GO12)를 전달할 수 있다. 예를 들어, 상기 제2 전달 배선(CLd)은 상기 제2 스위칭 트랜지스터(ST12), 상기 제5 스위칭 트랜지스터(ST15) 및 상기 제8 스위칭 트랜지스터(ST18)에 제2 게이트 온 신호(GO12)를 전달할 수 있다. 이를 통해, 상기 제2 화소(P12)에 제2 데이터 출력 신호(DO12)가 전달될 수 있다.
상기 제3 스위칭 트랜지스터(ST13), 상기 제6 스위칭 트랜지스터(ST16) 및 상기 제9 스위칭 트랜지스터(ST19)는 제3 전달 배선(CLe)과 연결될 수 있다. 상기 제3 전달 배선(CLe)은 상기 제3 서브 디먹스 회로(SDC13)에 제3 게이트 온 신호(GO13)를 전달할 수 있다. 예를 들어, 상기 제3 전달 배선(CLe)은 상기 제3 스위칭 트랜지스터(ST13), 상기 제6 스위칭 트랜지스터(ST16) 및 상기 제9 스위칭 트랜지스터(ST19)에 제3 게이트 온 신호(GO13)를 전달할 수 있다. 이를 통해, 상기 제3 화소(P13)에 제3 데이터 출력 신호(DO13)가 전달될 수 있다.
도 11은 디먹스 회로 및 서브 디먹스 회로들 사이의 거리를 나타내기 위한 도면이다.
도 9 및 도 11을 참조하면, 상기 표시 장치는 제4 화소(P21), 제5 화소(P22), 제6 화소(P23), 제2 디먹스 회로(DC21) 및 연결 배선(1100)을 더 포함할 수 있다. 상기 제2 디먹스 회로(DC21)는 제4 서브 디먹스 회로(SDC21), 제5 서브 디먹스 회로(SDC22) 및 제6 서브 디먹스 회로(SDC23)를 포함할 수 있다. 다만, 상기 디먹스 회로들(DC11, DC21)이 포함하는 서브 디먹스 회로들의 개수는 이에 제한되지 않는다. 예를 들어, 상기 디먹스 회로들(DC11, DC21)은 4개 이상의 서브 디먹스 회로들을 포함할 수도 있다.
실시예들에 있어서, 상기 제1 서브 디먹스 회로(SDC11) 및 상기 제2 서브 디먹스 회로(SDC12)는 제3 거리(D3)만큼 이격될 수 있다. 상기 제2 서브 디먹스 회로(SDC12) 및 상기 제3 서브 디먹스 회로(SDC13)는 제3 거리(D4)만큼 이격될 수 있다. 상기 제3 거리(D3)와 상기 제4 거리(D4)는 서로 상이할 수 있다. 예를 들어, 상기 서브 디먹스 회로들(SDC11, SDC12, SDC13) 사이에 배치되는 발광 스테이지 및 게이트 스테이지의 개수에 따라, 상기 제3 거리(D3)와 상기 제4 거리(D4)가 각각 정해질 수 있다.
실시예들에 있어서, 상기 제4 서브 디먹스 회로(SDC21) 및 상기 제5 서브 디먹스 회로(SDC22)는 제5 거리(D5)만큼 이격될 수 있다. 상기 제5 서브 디먹스 회로(SDC22) 및 상기 제6 서브 디먹스 회로(SDC23)는 제6 거리(D6)만큼 이격될 수 있다. 상기 제5 거리(D5)와 상기 제6 거리(D6)는 서로 상이할 수 있다. 예를 들어, 상기 서브 디먹스 회로들(SDC21, SDC22, SDC23) 사이에 배치되는 발광 스테이지 및 게이트 스테이지의 개수에 따라, 상기 제5 거리(D5)와 상기 제6 거리(D6)가 각각 정해질 수 있다.
또한, 인접한 디먹스 회로들(DC11, DC21)은 서로 제7 거리(D7)만큼 이격될 수 있다. 이에 따라, 상기 제3 서브 디먹스 회로(SDC13) 및 상기 제4 서브 디먹스 회로(SDC21)가 상기 제7 거리(D7)만큼 이격될 수 있다.
실시예들에 있어서, 상기 제3 내지 제7 거리들(D3, D4, D5, D6, D7)은 적어도 일부가 상이할 수 있다. 즉, 상기 서브 디먹스 회로들(SDC11, SDC12, SDC13, SDC21, SDC22, SDC23) 사이에 배치되는 발광 스테이지 및 게이트 스테이지의 개수에 따라 상기 제3 내지 제7 거리들(D3, D4, D5, D6, D7)이 정해질 수 있다.
도 12는 디먹스 회로 및 서브 디먹스 회로들 사이의 거리를 나타내기 위한 도면이다. 도 12는 제2 디먹스 회로(DC21)가 두 개의 서브 디먹스 회로들(SDC21, SDC22)을 포함하는 것을 제외하면 도 11과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 12를 참조하면, 도 12의 제2 디먹스 회로(DC21)는 두 개의 서브 디먹스 회로들(SDC21, SDC22)을 포함할 수 있다. 이와 같이, 디먹스 회로들(DC11, DC21)은 서로 상이한 개수의 서브 디먹스 회로들을 포함할 수 있다. 이 경우에도, 상기 제3, 제4, 제5 및 제7 거리들(D3, D4, D5, D7)은 상기 서브 디먹스 회로들(SDC11, SDC12, SDC13, SDC21, SDC22) 사이에 배치되는 발광 스테이지 및 게이트 스테이지의 개수에 따라 정해질 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 등에 적용될 수 있다. 예를 들어, 표시 장치는 스마트폰, 태블릿, 노트북, 모니터에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DC: 디먹스 회로 GS: 게이트 스테이지
SDC: 서브 디먹스 회로
ES: 발광 스테이지 P: 화소
SP: 서브 화소 ST: 스위칭 트랜지스터
CLa, CLb, CLc, CLd, CLe: 전달 배선
100, 200, 1100, 2100: 연결 배선
110, 120, 130, 1110, 1120, 1130: 서브 연결 배선

Claims (23)

  1. 원형의 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
    상기 기판의 상기 표시 영역 상에 배치되는 제1 화소 및 제2 화소를 포함하는 복수의 화소들;
    상기 제1 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 화소에 제1 데이터 출력 신호를 전달하는 제1 서브 디먹스 회로;
    상기 제2 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제2 화소에 제2 데이터 출력 신호를 전달하는 제2 서브 디먹스 회로;
    상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 서브 디먹스 회로로 제1 데이터 입력 신호를 전달하고, 상기 제2 서브 디먹스 회로로 제2 데이터 입력 신호를 전달하는 제1 연결 배선; 및
    상기 복수의 화소들과 연결되고, 상기 비표시 영역 상에 배치되며, 상기 복수의 화소들에 게이트 신호들을 전달하는 복수의 게이트 스테이지들을 포함하고,
    상기 복수의 게이트 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치되는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 화소는 제1 화소 열에 배치되고, 상기 제2 화소는 제2 화소 열에 배치되는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 화소들과 연결되고, 상기 비표시 영역 상에 배치되며, 상기 복수의 화소들에 발광 신호들을 전달하는 복수의 발광 스테이지들을 더 포함하고,
    상기 복수의 발광 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치되는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 제1 화소는 제1 내지 제3 서브 화소들을 포함하고,
    상기 제2 화소는 제4 내지 제6 서브 화소들을 포함하며,
    상기 제1 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소 및 상기 제4 서브 화소와 연결되고, 상기 제1 서브 화소 및 상기 제4 서브 화소로 데이터 출력 신호를 전달하며,
    상기 제2 서브 연결 배선은 상기 제2 서브 화소 및 상기 제5 서브 화소와 연결되고, 상기 제2 서브 화소 및 상기 제5 서브 화소로 데이터 출력 신호를 전달하며,
    상기 제3 서브 연결 배선은 상기 제3 서브 화소 및 상기 제6 서브 화소와 연결되고, 상기 제3 서브 화소 및 상기 제6 서브 화소로 데이터 출력 신호를 전달하는 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 서브 연결 배선은 상기 제1 서브 화소와 연결되는 제1 스위칭 트랜지스터 및 상기 제4 서브 화소와 연결되는 제2 스위칭 트랜지스터와 연결되고,
    상기 제2 서브 연결 배선은 상기 제2 서브 화소와 연결되는 제3 스위칭 트랜지스터 및 상기 제5 서브 화소와 연결되는 제4 스위칭 트랜지스터와 연결되며,
    상기 제3 서브 연결 배선은 상기 제3 서브 화소와 연결되는 제5 스위칭 트랜지스터 및 상기 제6 서브 화소와 연결되는 제6 스위칭 트랜지스터와 연결되는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 스위칭 트랜지스터, 상기 제3 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터에 제1 게이트 온 신호를 전달하는 제1 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 스위칭 트랜지스터, 상기 제4 스위칭 트랜지스터 및 상기 제6 스위칭 트랜지스터에 제2 게이트 온 신호를 전달하는 제2 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 제1 게이트 온 신호 및 상기 제2 게이트 온 신호는 선택적으로 전달되는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 화소들은 상기 기판의 상기 표시 영역 상에 배치되는 제3 화소 및 제4 화소를 더 포함하고,
    상기 표시 장치는,
    상기 제3 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제3 화소에 제3 데이터 출력 신호를 전달하는 제3 서브 디먹스 회로;
    상기 제4 화소와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제4 화소에 제4 데이터 출력 신호를 전달하는 제4 서브 디먹스 회로; 및
    상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로와 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제3 서브 디먹스 회로로 제3 데이터 입력 신호를 전달하고, 상기 제4 서브 디먹스 회로로 제4 데이터 입력 신호를 전달하는 제2 연결 배선을 포함하고,
    상기 게이트 스테이지들 중 다른 일부는 상기 제2 서브 디먹스 회로 및 상기 제3 서브 디먹스 회로 사이에 배치되고, 상기 게이트 스테이지들 중 또 다른 일부는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이에 배치되는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 제1 화소는 제1 화소 열에 배치되고, 상기 제2 화소는 제2 화소 열에 배치되며, 상기 제3 화소는 제3 화소 열에 배치되고, 상기 제4 화소는 제4 화소 열에 배치되는 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서, 상기 제1 연결 배선에 연결되는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이의 거리와 상기 제2 연결 배선에 연결되는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이의 거리는 상이한 것을 특징으로 하는 표시 장치.
  13. 제10 항에 있어서,
    상기 복수의 화소들과 연결되고, 상기 복수의 화소들에 발광 신호들을 전달하는 복수의 발광 스테이지들을 더 포함하고,
    상기 복수의 발광 스테이지들 중 일부는 상기 제1 서브 디먹스 회로 및 상기 제2 서브 디먹스 회로 사이에 배치되고, 상기 복수의 발광 스테이지들 중 다른 일부는 제2 서브 디먹스 회로 및 상기 제3 서브 디먹스 회로 사이에 배치되며, 상기 복수의 발광 스테이지들 중 또 다른 일부는 상기 제3 서브 디먹스 회로 및 상기 제4 서브 디먹스 회로 사이에 배치되는 것을 특징으로 하는 표시 장치.
  14. 제10 항에 있어서, 상기 제3 화소는 제1 내지 제3 서브 화소들을 포함하고,
    상기 제4 화소는 제4 내지 제6 서브 화소들을 포함하며,
    상기 제2 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 제1 서브 연결 배선은 상기 제1 서브 화소 및 상기 제4 서브 화소와 연결되고, 상기 제1 서브 화소 및 상기 제4 서브 화소로 데이터 출력 신호를 전달하며,
    상기 제2 서브 연결 배선은 상기 제2 서브 화소 및 상기 제5 서브 화소와 연결되고, 상기 제2 서브 화소 및 상기 제5 서브 화소로 데이터 출력 신호를 전달하며,
    상기 제3 서브 연결 배선은 상기 제3 서브 화소 및 상기 제6 서브 화소와 연결되고, 상기 제3 서브 화소 및 상기 제6 서브 화소로 데이터 출력 신호를 전달하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 서브 연결 배선은 상기 제1 서브 화소와 연결되는 제1 스위칭 트랜지스터 및 상기 제4 서브 화소와 연결되는 제2 스위칭 트랜지스터와 연결되고,
    상기 제2 서브 연결 배선은 상기 제2 서브 화소와 연결되는 제3 스위칭 트랜지스터 및 상기 제5 서브 화소와 연결되는 제4 스위칭 트랜지스터와 연결되며,
    상기 제3 서브 연결 배선은 상기 제3 서브 화소와 연결되는 제5 스위칭 트랜지스터 및 상기 제6 서브 화소와 연결되는 제6 스위칭 트랜지스터와 연결되는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 스위칭 트랜지스터, 상기 제3 스위칭 트랜지스터 및 상기 제5 스위칭 트랜지스터에 제1 게이트 온 신호를 전달하는 제1 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 스위칭 트랜지스터, 상기 제4 스위칭 트랜지스터 및 상기 제6 스위칭 트랜지스터에 제2 게이트 온 신호를 전달하는 제2 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 게이트 온 신호 및 상기 제2 게이트 온 신호는 선택적으로 전달되는 것을 특징으로 하는 표시 장치.
  20. 원형의 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
    상기 기판의 상기 표시 영역 상에 배치되는 제1 내지 제n 화소들(단, n은 3 이상의 자연수);
    상기 제1 내지 제n 화소들과 각각 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 내지 제n 화소들에 각각 제1 내지 제n 데이터 출력 신호들을 전달하는 제1 내지 제n 서브 디먹스 회로들;
    상기 제1 내지 제n 서브 디먹스 회로들과 각각 연결되고, 상기 비표시 영역 상에 배치되며, 상기 제1 내지 제n 서브 디먹스 회로들에 각각 제1 내지 제n 데이터 입력 신호들을 전달하는 연결 배선; 및
    상기 제1 내지 제n 화소들과 각각 연결되고, 상기 제1 서브 디먹스 회로 및 상기 제n 서브 디먹스 회로 사이에 배치되며, 상기 제1 내지 제n 화소들에 각각 게이트 신호를 전달하는 복수의 게이트 스테이지들을 포함하는 표시 장치.
  21. 제20 항에 있어서, 상기 제1 내지 제n 화소는 각각 제1 내지 제n 화소 열에 배치되는 것을 특징으로 하는 표시 장치.
  22. 제20 항에 있어서, 상기 제1 서브 디먹스 회로 및 상기 제n 서브 디먹스 회로 사이에 배치되는 복수의 발광 스테이지들을 더 포함하는 것을 특징으로 하는 표시 장치.
  23. 제20 항에 있어서,
    상기 제1 내지 제n 화소들 각각은 복수의 서브 화소들을 포함하고,
    상기 연결 배선은 제1 내지 제3 서브 연결 배선들을 포함하는 것을 특징으로 하는 표시 장치.
KR1020200111600A 2020-09-02 2020-09-02 표시 장치 KR20220030493A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200111600A KR20220030493A (ko) 2020-09-02 2020-09-02 표시 장치
US17/354,625 US11538420B2 (en) 2020-09-02 2021-06-22 Display device having a circular display area and non-display area with demux circuit
EP21189827.5A EP3965096A1 (en) 2020-09-02 2021-08-05 Display device
CN202111026442.XA CN114203101A (zh) 2020-09-02 2021-09-02 显示装置
US18/088,682 US11996056B2 (en) 2020-09-02 2022-12-26 Round display device having a demultiplexer located between gate stages and light emitting stages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111600A KR20220030493A (ko) 2020-09-02 2020-09-02 표시 장치

Publications (1)

Publication Number Publication Date
KR20220030493A true KR20220030493A (ko) 2022-03-11

Family

ID=77226674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111600A KR20220030493A (ko) 2020-09-02 2020-09-02 표시 장치

Country Status (4)

Country Link
US (2) US11538420B2 (ko)
EP (1) EP3965096A1 (ko)
KR (1) KR20220030493A (ko)
CN (1) CN114203101A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220030493A (ko) * 2020-09-02 2022-03-11 삼성디스플레이 주식회사 표시 장치
KR20220059284A (ko) * 2020-11-02 2022-05-10 엘지디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624135B1 (ko) 2005-08-17 2006-09-13 삼성에스디아이 주식회사 데이터 구동장치 및 이를 포함하는 유기전계발광표시장치
KR102034236B1 (ko) 2013-01-17 2019-10-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102211694B1 (ko) 2014-07-17 2021-02-04 삼성디스플레이 주식회사 발광소자 표시장치 및 이의 구동 방법
US20160093260A1 (en) * 2014-09-29 2016-03-31 Innolux Corporation Display device and associated method
TWI555000B (zh) 2015-02-05 2016-10-21 友達光電股份有限公司 顯示面板
KR102270632B1 (ko) 2015-03-04 2021-06-30 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
KR102429674B1 (ko) 2015-10-22 2022-08-08 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
JP6607798B2 (ja) * 2016-01-29 2019-11-20 株式会社ジャパンディスプレイ 表示装置
KR102526355B1 (ko) 2016-09-22 2023-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102619425B1 (ko) 2016-11-21 2023-12-29 엘지디스플레이 주식회사 표시장치
KR102594020B1 (ko) * 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
CN109285493B (zh) * 2017-07-20 2023-06-20 天马微电子股份有限公司 显示装置及其设计方法
JP7117132B2 (ja) 2017-07-20 2022-08-12 天馬微電子有限公司 表示装置及びその設計方法
KR102444215B1 (ko) * 2017-11-09 2022-09-20 삼성디스플레이 주식회사 표시 장치
KR20220030493A (ko) * 2020-09-02 2022-03-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN114203101A (zh) 2022-03-18
US20220068218A1 (en) 2022-03-03
US11538420B2 (en) 2022-12-27
US11996056B2 (en) 2024-05-28
EP3965096A1 (en) 2022-03-09
US20230126345A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
US11996056B2 (en) Round display device having a demultiplexer located between gate stages and light emitting stages
US11205386B2 (en) Display device
KR102478513B1 (ko) 유기 발광 표시 장치
US10475857B2 (en) Display device color filter patterns and a black matrix
KR102402605B1 (ko) 유기 발광 표시 장치
US20100264816A1 (en) Display device with polygonal chiplets
KR20190045962A (ko) 표시 장치
KR102306652B1 (ko) 표시 장치 및 그 구동 방법
KR20210017674A (ko) 디스플레이 장치 및 그 제조방법
EP3754709A1 (en) Display apparatus
EP3745189A1 (en) Display-device
US11545538B2 (en) Display panel
KR20170139218A (ko) 표시 장치
KR20160122897A (ko) 유기 발광 표시 장치
CN112750879A (zh) 显示设备
KR20210016141A (ko) 디스플레이 패널
CN116830186A (zh) 像素和包括像素的显示装置
KR20180038600A (ko) 표시 장치
US20240215351A1 (en) Display device
KR102661987B1 (ko) 표시장치
US20240112621A1 (en) Display device
US20240006422A1 (en) Display device
KR20230102203A (ko) 표시 장치
KR20230131370A (ko) 표시 장치
KR20220042003A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal