KR20220026420A - 집적 회로와 그의 테스트 방법 - Google Patents

집적 회로와 그의 테스트 방법 Download PDF

Info

Publication number
KR20220026420A
KR20220026420A KR1020200107399A KR20200107399A KR20220026420A KR 20220026420 A KR20220026420 A KR 20220026420A KR 1020200107399 A KR1020200107399 A KR 1020200107399A KR 20200107399 A KR20200107399 A KR 20200107399A KR 20220026420 A KR20220026420 A KR 20220026420A
Authority
KR
South Korea
Prior art keywords
test
circuit
signal
voltage
address
Prior art date
Application number
KR1020200107399A
Other languages
English (en)
Inventor
정승현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200107399A priority Critical patent/KR20220026420A/ko
Priority to US17/147,238 priority patent/US11631469B2/en
Priority to CN202110189249.1A priority patent/CN114113971A/zh
Publication of KR20220026420A publication Critical patent/KR20220026420A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318502—Test of Combinational circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

집적 회로는 테스트 제어 회로, 구동 회로, 테스트 검출 회로를 포함할 수 있다. 테스트 제어 회로는 테스트 커맨드 신호와 테스트 어드레스 신호를 생성할 수 있다. 구동 회로는 기 설정된 테스트 동작을 수행할 수 있다. 테스트 검출 회로는 타겟 어드레스 정보에 기초하여 테스트 내부 전압을 출력할 수 있다.

Description

집적 회로와 그의 테스트 방법{INTEGRATED CIRCUIT AND TEST MOTHOD THEREOF}
본 발명은 집적 회로와 그의 테스트 방법에 관한 것으로, 테스트 동작에 따른 테스트 결과를 검출할 수 있는 집적 회로와 그의 테스트 방법에 관한 것이다.
일반적으로 반도체 장치 및 반도체 메모리 장치를 비롯한 집적 회로는 시장에 출고되기 이전에 다양한 테스트 동작이 선행된다. 기존에는 테스트 동작을 위하여 자동 테스트 장비(Automatic Test Equipment, ATE)를 사용하였다. 자동 테스트 장비는 집적 회로가 양품으로 설계되었는지를 판단하기 위하여 개발된 하나의 단일 제품이다. 자동 테스트 장치는 비교적 고가로 판매되기 때문에 자동 테스트 장치를 이용한 테스트 수행 여부에 따라 집적 회로의 단가는 달라진다. 다시 말하면, 집적 회로를 테스트하기 위하여 자동 테스트 장치를 오래 동안 사용하는 경우 그만큼 집적 회로의 단가는 높아질 수밖에 없다.
이러한 문제점을 해결하기 위한 방안으로서 내장형 자체　테스트　회로(built in self test)에 대한 관심이 높아지고 있다. 내장형 자체 테스트 회로는 집적 회로 내부에 탑재되어 자동 테스트 장비의 테스트 동작을 대신 수행하기 위한 구성이다. 내장형 자체 테스트 회로를 이용하게 되면 테스트 장비의 사용 시간을 줄일 수 있기 때문에 집적 회로의 단가를 낮춰 줄 수 있다.
하지만, 내장형 자체 테스트 회로는 일반적으로 회로의 구성이 복잡하고 회로가 차지하는 면적이 크다. 회로의 구성이 복잡하다는 것은 그만큼 노이즈에 의한 영향으로 인하여 테스트 결과 값에 오류가 발생할 수 있다는 것을 의미한다. 그리고 회로가 차지하는 면적이 크다는 것은 집적 회로를 설계하는 입장에서 내장형 자체 테스트 회로를 집적 회로 내부에 탑재하는 것이 매우 부담스럽다는 것을 의미한다.
본 발명의 일 실시예는 최소한의 구성으로 테스트 동작에 따른 테스트 결과를 검출할 수 있는 집적 회로와 및 그의 테스트 방법을 제공하는데 목적이 있다.
본 발명의 일 실시예는 집적 회로에 대한 테스트 동작 중 발생하는 중간 테스트 결과 값을 검출할 수 있는 집적 회로 및 그의 테스트 방법을 제공하는데 목적이 있다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호와 테스트 어드레스 신호를 생성하는 테스트 제어 회로; 상기 테스트 커맨드 신호에 기초하여 상기 테스트 동작을 수행하는 구동 회로; 및 상기 테스트 어드레스 신호와 타겟 어드레스 정보를 비교하여 상기 테스트 내부 전압을 출력하는 테스트 검출 회로를 포함하는 집적 회로가 제공될 수 있다.
본 발명의 일 실시예에 따르면, 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호와 테스트 어드레스 신호를 생성하는 테스트 제어 회로; 상기 테스트 커맨드 신호에 기초하여 생성되는 복수의 테스트 내부 전압을 이용하여 상기 테스트 동작을 수행하는 구동 회로; 및 상기 테스트 어드레스 신호와 타겟 어드레스 정보를 비교하고 상기 복수의 테스트 내부 전압 중 타겟 전압 정보에 대응하는 테스트 내부 전압을 출력하는 테스트 검출 회로를 포함하는 집적 회로가 제공될 수 있다.
본 발명의 일 실시예에 따르면, 테스트 동작을 수행하기 위한 테스트 어드레스 신호와 테스트 커맨드 신호를 저장하는 단계; 상기 테스트 동작 중 특정 테스트 동작을 선택하기 위하여 상기 테스트 어드레스 신호에 대응하는 타겟 어드레스 정보를 설정하는 단계; 상기 테스트 동작시 사용되는 복수의 테스트 내부 전압 중 특정 테스트 내부 전압을 선택하기 위하여 상기 복수의 테스트 내부 전압 각각에 대응하는 타겟 전압 정보를 설정하는 단계; 및 상기 타겟 어드레스 정보와 상기 타겟 전압 정보에 기초하여 상기 복수의 테스트 내부 전압 중 적어도 하나의 테스트 내부 전압을 검출하는 단계를 포함하는 집적 회로의 테스트 방법이 제공될 수 있다.
본 발명의 일 실시예는 자동 테스트 장비를 사용하지 않고 테스트 결과를 검출함으로써 집적 회로의 단가를 낮추어 줄 수 있는 효과가 있다.
본 발명의 일 실시예는 테스트 동작 중 발생하는 중간 테스트 결과 값을 검출함으로써 테스트 동작에 대한 심도 깊은 분석 및 테스트 결과에 대한 신뢰성을 높여줄 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 2 는 도 1 의 테스트 제어 회로의 구성을 보여주기 위한 블록도이다.
도 3 은 도 2 의 테스트 저장 회로에 저장되는 테스트 어드레스 신호와 테스트 커맨드 신호에 대한 관계를 보여주기 위한 도면이다.
도 4 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 5 는 도 4 의 테스트 검출 회로의 구성을 보여주기 위한 블록도이다.
도 6 은 도 4 의 집적 회로의 테스트 방법을 보여주기 위한 순서도이다.
도 7 은 도 4 의 테스트 검출 회로의 다른 구성을 보여주기 위한 블록도이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백히 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1 은 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 1 을 참조하면, 집적 회로는 테스트 제어 회로(100), 구동 회로(200), 및 테스트 검출 회로(300)를 포함할 수 있다.
우선, 테스트 제어 회로(100)는 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 생성하기 위한 구성일 수 있다. 여기서, 테스트 커맨드 신호(T_CMD)는 이후 설명될 구동 회로(200)에서 수행되는 다양한 테스트 동작 각각에 대응하는 신호일 수 있다. 그리고 테스트 어드레스 신호(T_ADD)는 다양한 테스트 동작 각각을 참조할 수 있는 플래그 신호일 수 있다. 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)의 보다 자세한 설명은 도 3 을 통해 알아볼 수 있다.
다음으로, 구동 회로(200)는 테스트 커맨드 신호(T_CMD)에 기초하여 테스트 동작을 수행하기 위한 구성일 수 있다. 구동 회로(200)는 테스트 동작시 내부적으로 테스트 내부 전압(V_INN)을 생성하고 테스트 내부 전압(V_INN)을 이용하여 테스트 동작을 수행한다. 여기서, 테스트 동작은 예컨대, 반도체 메모리 장치의 주요 동작인 데이터를 저장하는 동작이거나 저장된 데이터를 출력하는 동작 등이 될 수 있다.
다음으로, 테스트 검출 회로(300)는 테스트 어드레스 신호(T_ADD)와 타겟 어드레스 정보(INF_ADD)를 비교하여 테스트 내부 전압(V_INN)을 테스트 결과 값(V_KR)으로 출력하기 위한 구성일 수 있다.
위와 같은 구성을 통해 본 발명의 일 실시예에 따른 집적 회로는 테스트 커맨드 신호(T_CMD)에 기초하여 구동 회로(200)에 대한 테스트 동작을 수행할 수 있다. 그리고 집적 회로는 타겟 어드레스 정보(INF_ADD)에 기초하여 구동 회로(200)에서 생성하는 테스트 내부 전압(V_INN)을 테스트 결과 값(V_KR)으로 검출할 수 있다.
도 2 는 도 1 의 테스트 제어 회로(100)의 구성을 보여주기 위한 블록도이다.
도 2 를 참조하면, 테스트 제어 회로(100)는 신호 생성 회로(110)와 테스트 저장 회로(120)를 포함할 수 있다.
우선, 신호 생성 회로(110)는 테스트 동작을 제어하기 위한 제어 신호(CTR_D)를 생성하는 구성일 수 있다. 다음으로, 테스트 저장 회로(120)는 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 저장하기 위한 구성일 수 있다. 테스트 저장 회로(120)는 롬(ROM)으로 구성될 수 있다. 테스트 저장 회로(120)는 테스트 동작 이전에 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 저장할 수 있다. 그리고 테스트 저장 회로(120)는 신호 생성 회로(110)에서 출력되는 제어 신호(CTR_D)에 기초하여 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 출력할 수 있다.
도 3 은 도 2 의 테스트 저장 회로(120)에 저장되는 테스트 어드레스 신호(T_ADD)와 테스트 커맨드 신호(T_CMD)에 대한 관계를 보여주기 위한 도면이다.
설명에 앞서, 본 발명의 일 실시예에 따른 집적 회로는 낸드 플래시 메모리 장치(NAND Flash Memory Device)일 수 있다. 낸드 플래시 메모리 장치는 메모리 셀(memory cell)에 데이터를 저장하기 위하여 프로그램(program) 동작을 수행할 수 있고, 메모리 셀에 저장된 데이터를 출력하기 위하여 리드(read) 동작을 수행할 수 있다. 그리고 낸드 플래시 메모리 장치는 프로그램 동작 이전에 메모리 셀에 저장된 데이터를 지우기 위하여 소거(erasing) 동작을 수행할 수 있다.
따라서, 도 2 의 테스트 저장 회로(120)는 낸드 플래시 메모리 장치의 소거 동작, 프로그램 동작, 및 리드 동작 각각에 대응하는 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 생성할 수 있다. 그리고 테스트 저장 회로(120)는 테스트 커맨드 신호(T_CMD)를 구동 회로(200)에 제공할 수 있고, 테스트 어드레스 신호(T_ADD)를 테스트 검출 회로(300)에 제공할 수 있다. 이하 설명의 편의를 위하여, 테스트 어드레스 신호(T_ADD)와 테스트 어드레스 신호(T_ADD)는 각각 15개로 정의할 수 있다. 테스트 어드레스 신호(T_ADD)와 테스트 커맨드 신호(T_CMD)는 설정하고자 하는 테스트 동작에 따라 달라질 수 있다.
도 3 을 참조하면, '0' 테스트 어드레스 신호(T_ADD)에 대응하는 테스트 커맨드 신호(T_CMD)는 '소거' 동작일 수 있다. 그리고, '1' 내지 '13' 테스트 어드레스 신호(T_ADD)에 대응하는 테스트 커맨드 신호(T_CMD)는 '프로그램' 동작일 수 있다. 그리고, '14' 테스트 어드레스 신호(T_ADD)에 대응하는 테스트 커맨드 신호(T_CMD)는 '리드' 동작일 수 있다. 여기서, '소거' 동작은 하나의 '0' 테스트 어드레스 신호(T_ADD)에 대응할 수 있고, '리드' 동작은 하나의 '14' 테스트 어드레스 신호(T_ADD)에 대응할 수 있다. 즉, 하나의 테스트 동작은 하나의 테스트 어드레스 신호(T_ADD)에 대응할 수 있다. 또한 '프로그램' 동작은 '1' 내지 '13' 테스트 어드레스 신호(T_ADD)에 대응할 수 있다. 즉, 하나의 테스트 동작은 복수의 테스트 어드레스 신호(T_ADD)에 대응할 수 있다.
특히, '프로그램' 동작은 복수의 테스트 어드레스 신호(T_ADD)를 포함할 수 있다. 다시 말하면, '1' 테스트 어드레스 신호(T_ADD)는 '프로그램' 동작 중 '프로그램 초기화' 동작에 대응할 수 있다. '2' 테스트 어드레스 신호(T_ADD)는 '프로그램' 동작 중 '제1 프로그램 펄스 인가' 동작에 대응할 수 있고, '3' 테스트 어드레스 신호(T_ADD)는 '프로그램' 동작 중 '제2 프로그램 펄스 인가' 동작에 대응할 수 있다. 도면에는 도시되지 않았지만 '4' 내지 '12' 테스트 어드레스 신호(T_ADD)는 '프로그램' 동작 중 수행되는 특정 동작에 대응할 수 있다. 그리고 '13' 테스트 어드레스 신호(T_ADD)는 '프로그램' 동작 중 '프로그램 완료' 동작에 대응할 수 있다. 참고로, '프로그램 완료' 동작은 '검증' 동작에 대응할 수 있다.
다시 도 2 를 참조하면, 테스트 저장 회로(120)는 테스트 동작 각각에 대응하는 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)가 저장될 수 있다. 그리고 테스트 저장 회로(120)는 제어 신호(CTR_D)에 기초하여 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD) 각각을 순차적으로 출력할 수 있다. 따라서, 도 1 의 구동 회로(200)는 '0' 내지 '14' 테스트 어드레스 신호(T_ADD) 각각에 대응하는 테스트 동작시 테스트 내부 전압(V_INN)을 생성하여 테스트 동작을 수행할 수 있다. 특히, 구동 회로(200)는 '1' 내지 '12' 테스트 어드레스 신호(T_ADD)에 기초하여 '프로그램' 동작에 대응하는 테스트 내부 전압(V_INN)을 생성할 수 있다. 그리고 테스트 검출 회로(300)는 '1' 내지 '12' 테스트 어드레스 신호(T_ADD) 각각에 기초하여 테스트 내부 전압(V_INN)을 '프로그램' 동작에 대한 중간 테스트 결과 값으로써 검출할 수 있다.
본 발명의 일 실시예에 따른 집적 회로는 테스트 어드레스 신호(T_ADD)에 대응하는 테스트 내부 전압(V_INN)을 검출할 수 있다. 따라서, 테스트 수행자는 테스트 내부 전압(V_INN)을 통해 집적 회로를 내부 동작을 분석할 수 있다. 뿐만 아니라, 본 발명의 일 실시예에 따른 집적 회로는 중간 테스트 결과 값을 검출할 수 있다. 따라서, 테스트 수행자는 집적 회로를 보다 심도 깊게 분석할 수 있다.
도 4 는 본 발명의 일 실시예에 따른 집적 회로의 구성을 보여주기 위한 블록도이다.
도 4 를 참조하면, 집적 회로는 테스트 제어 회로(100A), 구동 회로(200A), 및 테스트 검출 회로(300A)를 포함할 수 있다.
우선, 테스트 제어 회로(100A)는 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호(T_CMD)와 테스트 어드레스 신호(T_ADD)를 생성하기 위한 구성일 수 있다.
다음으로, 구동 회로(200A)는 테스트 커맨드 신호(T_CMD)에 기초하여 생성되는 복수의 테스트 내부 전압인 예컨대, 제1 내지 제3 테스트 내부 전압(V1, V2, V3)이용하여 테스트 동작을 수행하기 위한 구성일 수 있다. 여기서, 제1 내지 제3 테스트 내부 전압(V1, V2, V3)은 소거 동작, 프로그램 동작, 및 리드 동작시 사용되는 적어도 하나의 테스트 내부 전압일 수 있다.
다음으로, 테스트 검출 회로(300A)는 테스트 어드레스 신호(T_ADD)와 타겟 어드레스 정보(INF_ADD)를 비교하고 복수의 테스트 내부 전압인 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 타겟 전압 정보(INF_V)에 대응하는 테스트 내부 전압을 출력하기 위한 구성일 수 있다.
위와 같은 구성을 통해 본 발명의 일 실시예에 따른 집적 회로는 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)에 기초하여 특정 테스트 동작시 사용되는 복수의 테스트 내부 전압 중 특정 테스트 내부 전압을 선택적으로 검출할 수 있다.
도 5 는 도 4 의 테스트 검출 회로(300A)의 구성을 보여주기 위한 블록도이다.
도 5 를 참조하면, 테스트 검출 회로(300A)는 테스트 대상 저장 회로(510), 활성화 회로(520), 전압 선택 회로(530), 및 아날로그-디지털 변환 회로(540)를 포함할 수 있다.
우선, 테스트 대상 저장 회로(510)는 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)를 입력받아 저장하기 위한 구성일 수 있다. 여기서, 타겟 어드레스 정보(INF_ADD)는 특정 테스트 동작에 대응하는 정보일 수 있다. 그리고 타겟 전압 정보(INF_V)는 특정 테스트 동작시 사용되는 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 특정 테스트 내부 전압에 대응하는 정보일 수 있다. 테스트 대상 저장 회로(510)는 타겟 어드레스 정보(INF_ADD)에 대응하는 저장된 타겟 어드레스 정보(S_ADD)를 출력할 수 있고, 타겟 전압 정보(INF_V)에 대응하는 저장된 타겟 전압 정보(S_V)를 출력할 수 있다.
다음으로, 활성화 회로(520)는 테스트 대상 저장 회로(510)에서 출력되는 저장된 타겟 어드레스 정보(S_ADD)와 테스트 어드레스 신호(T_ADD)를 비교하여 활성화 신호(EN)를 생성하기 위한 구성일 수 있다. 활성화 회로(520)는 저장된 타겟 어드레스 정보(S_ADD)와 테스트 어드레스 신호(T_ADD)가 서로 동일한 경우 활성화 신호(EN)를 활성화할 수 있다. 활성화 신호(EN)는 이후 설명될 아날로그-디지털 변환 회로(540)에 제공될 수 있다.
다음으로, 전압 선택 회로(530)는 테스트 대상 저장 회로(510)에서 출력되는 저장된 타겟 전압 정보(INF_V)에 기초하여 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 적어도 하나를 선택적으로 출력하기 위한 구성일 수 있다. 여기서, 저장된 타겟 전압 정보(S_V)는 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 각각에 대응하는 코드 타입의 신호일 수 있다.
다음으로, 아날로그-디지털 변환 회로(540)는 전압 선택 회로(530)의 출력 전압(V_O)을 입력 받으며 활성화 신호(EN)에 기초하여 출력 전압(V_O)을 디지털로 변환하기 위한 구성일 수 있다. 다시 말하면, 아날로그-디지털 변환 회로(540)는 아날로그 타입으로 입력되는 출력 전압(V_O)을 디지털 타입으로 변환하여 출력할 수 있다.
본 발명의 일 실시예에 따른 집적 회로는 타겟 어드레스 정보(INF_ADD)에 대응하는 특정 테스트 동작에서 생성되는 테스트 내부 전압 중 타겟 전압 정보(INF_V)에 대응하는 테스트 내부 전압을 선별적으로 검출할 수 있다.
이어서, 테스트 검출 회로(300A)는 결과 저장 회로(550)를 포함할 수 있다. 결과 저장 회로(550)는 아날로그-디지털 변환 회로(540)에서 출력되는 전압 값을 저장하기 위한 구성일 수 있다. 다시 말하면, 결과 저장 회로(550)는 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)에 대응하는 테스트 내부 전압에 대한 디지털 값이 저장될 수 있다. 따라서, 테스트 수행자는 결과 저장 회로(550)에 저장된 테스트 내부 전압에 대한 전압 값을 통해 집적 회로에 대한 분석을 수행할 수 있다.
도 6 은 도 4 의 집적 회로의 테스트 방법을 보여주기 위한 순서도이다.
도 4 내지 도 6 을 참조하면, 집적 회로의 테스트 방법은 테스트 어드레스/커맨드 신호 저장 단계(S610), 타겟 어드레스 정보 설정 단계(S620), 타겟 전압 정보 설정 단계(S630), 테스트 내부 전압 변환 단계(S640), 및 테스트 내부 전압 검출 단계(S650)를 포함할 수 있다.
우선, 테스트 어드레스/커맨드 신호 저장 단계(S610)는 다양한 테스트 동작을 수행하기 위한 테스트 어드레스 신호(T_ADD)와 테스트 커맨드 신호(T_CMD)를 저장하기 위한 단계일 수 있다. 테스트 어드레스/커맨드 신호 저장 단계(S610)는 도 2 의 테스트 저장 회로(120)에 테스트 어드레스 신호(T_ADD)와 테스트 커맨드 신호(T_CMD)를 저장하는 동작을 포함할 수 있다.
다음으로, 타겟 어드레스 정보 설정 단계(S620)는 테스트 동작 중 특정 테스트 동작을 선택하기 위하여 테스트 어드레스 신호(T_ADD)에 대응하는 타겟 어드레스 정보(INF_ADD)를 설정하기 위한 단계일 수 있다. 타겟 어드레스 정보 설정 단계(S620)는 도 5 의 테스트 대상 저장 회로(510)에 타겟 어드레스 정보(INF_ADD)를 저장하는 동작을 포함할 수 있다.
다음으로, 타겟 전압 정보 설정 단계(S630)는 테스트 동작시 사용되는 복수의 테스트 내부 전압 중 특정 테스트 내부 전압을 선택하기 위하여 복수의 테스트 내부 전압 각각에 대응하는 타겟 전압 정보(INF_V)을 설정하기 위한 단계일 수 있다. 타겟 전압 정보 설정 단계(S630)는 도 5 의 테스트 대상 저장 회로(510)에 타겟 전압 정보(INF_V)를 저장하는 동작을 포함할 수 있다. 참고로, 도 5 에서는 복수의 내부 전압의 일례로 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 포함하였다. 즉, 도 5 의 테스트 대상 저장 회로(510)는 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 하나를 포함하는 타겟 전압 정보(INF_V)를 저장할 수 있다. 본 발명의 일 실시예에서는 3 개의 테스트 내부 전압 중 하나를 선택하는 것을 일례로 설명하였지만, 복수의 테스트 내부 전압 중 적어도 하나를 선택하는 것을 포함할 수 있다.
다음으로, 테스트 내부 전압 변환 단계(S640)는 타겟 전압 정보(INF_V)에 대응하는 테스트 내부 전압을 변환하기 위한 단계일 수 있다. 테스트 내부 전압 변환 단계(S640)는 도 5 의 아날로그-디지털 변환 회로(540)에서 아날로그 타입의 출력 전압(V_O)을 디지털 타입으로 변환하는 동작을 포함할 수 있다.
다음으로, 테스트 내부 전압 검출 단계(S650)는 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)에 기초하여 복수의 테스트 내부 전압 중 적어도 하나의 테스트 내부 전압을 검출하기 위한 단계일 수 있다. 테스트 내부 전압 검출 단계(S650)는 도 4 의 테스트 검출 회로(300A)가 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)에 기초하여 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 적어도 하나의 테스트 내부 전압을 테스트 결과 값(V_KR)으로 출력하는 동작을 포함할 수 있다.
본 발명의 일 실시예에 따른 집적 회로는 타겟 어드레스 정보(INF_ADD)에 대응하는 특정 테스트 동작에서 생성되는 테스트 내부 전압 중 타겟 전압 정보(INF_V)에 대응하는 테스트 내부 전압을 선별적으로 검출할 수 있다.
도 7 은 도 4 의 테스트 검출 회로(300A)의 다른 구성을 보여주기 위한 블록도이다.
도 7 을 참조하면, 테스트 검출 회로(300A)는 어드레스 저장 회로(710), 선택 제어 회로(720), 아날로그-디지털 변환 회로(730), 및 전압 값 저장 회로(740)를 포함할 수 있다.
우선, 어드레스 저장 회로(710)는 테스트 어드레스 신호(T_ADD)를 저장하는 구성일 수 있다. 어드레스 저장 회로(710)는 복수의 레지스터로 구성될 수 있다. 그래서 복수의 레지스터 각각은 순차적으로 입력되는 테스트 어드레스 신호(T_ADD)를 저장할 수 있다.
다음으로, 선택 제어 회로(720)는 어드레스 저장 회로(710)에서 출력되는 출력 어드레스 신호(ADD_O)와 타겟 어드레스 정보(INF_ADD)를 비교하여 선택 제어 신호(CTR_S)를 생성하기 위한 구성일 수 있다. 선택 제어 회로(720)는 어드레스 저장 회로(710)에 저장된 테스트 어드레스 신호(T_ADD) 중 타겟 어드레스 정보(INF_ADD)와 동일한 경우 해당 테스트 어드레스 신호가 저장된 레지스터에 대응하는 정보를 선택 제어 신호(CTR_S)로서 출력할 수 있다. 다시 말하면, 타겟 어드레스 정보(INF_ADD)와 동일한 테스트 어드레스 신호(T_ADD)가 어드레스 저장 회로(710)의 3 번째 레지스터에 저장된다고 가정하면, 선택 제어 신호(CTR_S)는 3 번째 레지스터에 대응하는 정보를 가질 수 있다.
다음으로, 아날로그-디지털 변환 회로(730)는 복수의 내부 전압인 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 디지털로 변환하기 위한 구성일 수 있다. 도 4 의 구동 회로(200A)에서 출력되는 제1 내지 제3 테스트 내부 전압(V1, V2, V3)은 아날로그 타입을 가질 수 있다. 따라서, 아날로그-디지털 변환 회로(730)는 아날로그 타입으로 입력되는 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 디지털 타입으로 변환하여 출력할 수 있다.
다음으로, 전압 값 저장 회로(740)는 아날로그-디지털 변환 회로(730)의 출력 값을 저장하기 위한 구성일 수 있다. 전압 값 저장 회로(740)는 어드레스 저장 회로(710)와 마찬가지로 복수의 레지스터로 구성될 수 있다. 그래서 복수의 레지스터 각각은 순차적으로 입력되는 아날로그-디지털 변환 회로(730)의 출력 값을 저장할 수 있다. 이어서, 전압 값 저장 회로(740)는 선택 제어 신호(CTR_S)와 타겟 전압 정보(INF_V)에 기초하여 저장된 출력 값 중 적어도 하나를 테스트 결과 값(V_KR)으로 출력하기 위한 구성일 수 있다.
이하, 도 7 의 집적 회로의 테스트 동작에 대하여 간략히 설명하기로 한다.
우선, 도 4 의 구동 회로(200A)는 테스트 커맨드 신호(T_CMD)에 기초하여 테스트 동작을 수행할 수 있다. 이때 구동 회로(200A)는 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 생성하여 도 7 의 아날로그-디지털 변환 회로(730)에 제공할 수 있다. 아날로그-디지털 변환 회로(730)는 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 디지털로 변환할 수 있고, 전압 값 저장 회로(740)는 디지털로 변환된 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 각각을 복수의 레지스터 각각에 저장할 수 있다. 여기서, 복수의 레지스터는 논리적으로 구분되는 행렬로 구성될 수 있다. 즉, 가로열은 제1 내지 제3 테스트 내부 전압(V1, V2, V3)을 구분할 수 있고, 세로열은 각 테스트 동작을 구분할 수 있다. 따라서, 전압 값 저장 회로(740)는 타겟 어드레스 정보(INF_ADD)에 기초하여 세로열을 선택할 수 있고 타겟 전압 정보(INF_V)에 기초하여 가로열을 선택할 수 있다.
이하 설명의 편의를 위하여, 타겟 어드레스 정보(INF_ADD)와 동일한 테스트 어드레스 신호(T_ADD)가 어드레스 저장 회로(710)의 3 번째 레지스터에 저장된다고 가정할 수 있다. 이때, 어드레스 저장 회로(710)의 3 번째 레지스터에 대응하는 테스트 동작에 따라 제1 내지 제3 테스트 내부 전압(V1, V2, V3)은 전압 값 저장 회로(740)의 3 번째 레지스터에 저장될 수 있다. 따라서, 전압 값 저장 회로(740)는 타겟 어드레스 정보(INF_ADD)에 대응하는 선택 제어 신호(CTR_S)와 타겟 전압 정보(INF_V)에 기초하여 제1 내지 제3 테스트 내부 전압(V1, V2, V3) 중 어느 하나의 테스트 내부 전압을 테스트 결과 값(V_KR)으로 출력할 수 있다.
이상에서 설명한 바와 같이, 도 7 의 일 실시예는 도 5 의 일 실시예와 마찬가지로 타겟 어드레스 정보(INF_ADD)와 타겟 전압 정보(INF_V)에 기초하여 테스트 결과 값(V_KR)을 출력할 수 있다. 그리고 테스트 수행자는 테스트 결과 값(V_KR)을 통해 집적 회로를 분석할 수 있다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시예는 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 테스트 제어 회로 200 : 구동 회로
300 : 테스트 검출 회로

Claims (12)

  1. 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호와 테스트 어드레스 신호를 생성하는 테스트 제어 회로;
    상기 테스트 커맨드 신호에 기초하여 생성되는 테스트 내부 전압을 이용하여 상기 테스트 동작을 수행하는 구동 회로; 및
    상기 테스트 어드레스 신호와 타겟 어드레스 정보를 비교하여 상기 테스트 내부 전압을 출력하는 테스트 검출 회로를 포함하는
    집적 회로.
  2. 제1항에 있어서,
    상기 테스트 제어 회로는
    상기 테스트 동작을 제어하기 위한 제어 신호를 생성하는 신호 생성 회로; 및
    상기 테스트 커맨드 신호와 상기 테스트 어드레스 신호를 저장하며 상기 제어 신호에 기초하여 상기 테스트 커맨드 신호와 상기 테스트 어드레스 신호를 출력하는 테스트 저장 회로를 포함하는
    집적 회로.
  3. 제2항에 있어서,
    상기 테스트 저장 회로는 하나의 상기 테스트 동작에 대응하여 적어도 하나의 상기 테스트 어드레스 신호를 저장하는 것을 특징으로 하는 집적 회로.
  4. 기 설정된 테스트 동작에 대응하는 테스트 커맨드 신호와 테스트 어드레스 신호를 생성하는 테스트 제어 회로;
    상기 테스트 커맨드 신호에 기초하여 생성되는 복수의 테스트 내부 전압을 이용하여 상기 테스트 동작을 수행하는 구동 회로; 및
    상기 테스트 어드레스 신호와 타겟 어드레스 정보를 비교하고 상기 복수의 테스트 내부 전압 중 타겟 전압 정보에 대응하는 테스트 내부 전압을 출력하는 테스트 검출 회로를 포함하는
    집적 회로.
  5. 제4항에 있어서,
    상기 테스트 제어 회로는
    상기 테스트 동작을 제어하기 위한 제어 신호를 생성하는 신호 생성 회로; 및
    상기 테스트 커맨드 신호와 상기 테스트 어드레스 신호를 저장하며 상기 제어 신호에 기초하여 상기 테스트 커맨드 신호와 상기 테스트 어드레스 신호를 출력하는 테스트 저장 회로를 포함하는
    집적 회로.
  6. 제5항에 있어서,
    상기 테스트 저장 회로는 하나의 상기 테스트 동작에 대응하여 적어도 하나의 상기 테스트 어드레스 신호를 저장하는 것을 특징으로 하는 집적 회로.
  7. 제4항에 있어서,
    상기 테스트 검출 회로는
    상기 타겟 어드레스 정보와 상기 타겟 전압 정보를 입력받아 저장하는 테스트 대상 저장 회로;
    상기 테스트 대상 저장 회로에서 출력되는 저장된 타겟 어드레스 정보와 상기 테스트 어드레스 신호를 비교하여 활성화 신호를 생성하는 활성화 회로;
    상기 테스트 대상 저장 회로에서 출력되는 저장된 전압 선택 정보에 기초하여 상기 복수의 테스트 내부 전압 중 적어도 하나를 선택적으로 출력하는 전압 선택 회로; 및
    상기 전압 선택 회로의 출력 전압을 입력 받으며 상기 활성화 신호에 기초하여 상기 출력 전압을 디지털로 변환하는 아날로그-디지털 변환 회로를 포함하는
    집적 회로.
  8. 제7항에 있어서,
    상기 아날로그-디지털 변환 회로에서 출력되는 전압 값을 저장하는 결과 저장 회로를 더 포함하는 집적 회로.
  9. 제4항에 있어서,
    상기 테스트 검출 회로는
    상기 테스트 어드레스 신호를 저장하는 어드레스 저장 회로;
    상기 어드레스 저장 회로의 출력 어드레스 신호와 상기 타겟 어드레스 정보를 비교하여 선택 제어 신호를 생성하는 선택 제어 회로;
    상기 복수의 테스트 내부 전압을 디지털로 변환하는 아날로그-디지털 변환 회로; 및
    상기 아날로그-디지털 변환 회로의 출력 값을 저장하며 상기 선택 제어 신호와 상기 타겟 전압 정보에 기초하여 저장된 출력 값 중 적어도 하나를 테스트 결과 값으로 출력하는 전압 값 저장 회로를 포함하는
    집적 회로.
  10. 테스트 동작을 수행하기 위한 테스트 어드레스 신호와 테스트 커맨드 신호를 저장하는 단계;
    상기 테스트 동작 중 특정 테스트 동작을 선택하기 위하여 상기 테스트 어드레스 신호에 대응하는 타겟 어드레스 정보를 설정하는 단계;
    상기 테스트 동작시 사용되는 복수의 테스트 내부 전압 중 특정 테스트 내부 전압을 선택하기 위하여 상기 복수의 테스트 내부 전압 각각에 대응하는 타겟 전압 정보를 설정하는 단계; 및
    상기 타겟 어드레스 정보와 상기 타겟 전압 정보에 기초하여 상기 복수의 테스트 내부 전압 중 적어도 하나의 테스트 내부 전압을 검출하는 단계를 포함하는
    집적 회로의 테스트 방법.
  11. 제10항에 있어서,
    상기 타겟 전압 정보에 대응하는 테스트 내부 전압을 변환하는 단계를 더 포함하는 집적 회로의 테스트 방법.
  12. 제10항에 있어서,
    상기 저장하는 단계는 하나의 상기 테스트 동작에 대응하여 적어도 하나의 상기 테스트 어드레스 신호를 저장하는 것을 특징으로 하는 집적 회로의 테스트 방법.
KR1020200107399A 2020-08-25 2020-08-25 집적 회로와 그의 테스트 방법 KR20220026420A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200107399A KR20220026420A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 방법
US17/147,238 US11631469B2 (en) 2020-08-25 2021-01-12 Integrated circuit and test method thereof
CN202110189249.1A CN114113971A (zh) 2020-08-25 2021-02-19 集成电路及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200107399A KR20220026420A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20220026420A true KR20220026420A (ko) 2022-03-04

Family

ID=80357773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200107399A KR20220026420A (ko) 2020-08-25 2020-08-25 집적 회로와 그의 테스트 방법

Country Status (3)

Country Link
US (1) US11631469B2 (ko)
KR (1) KR20220026420A (ko)
CN (1) CN114113971A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557363B2 (en) 2020-08-25 2023-01-17 SK Hynix Inc. Integrated circuit and test operation method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
JP4309086B2 (ja) * 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
JP5068739B2 (ja) * 2005-03-18 2012-11-07 ラムバス・インコーポレーテッド 集積回路試験モジュール
KR20060135230A (ko) 2005-06-24 2006-12-29 상명대학교 전류측정장치
KR20120089391A (ko) 2010-11-10 2012-08-10 에스케이하이닉스 주식회사 내부전압 테스트 장치 및 이를 구비하는 이미지 센서
US20130015915A1 (en) * 2011-07-14 2013-01-17 Kabushiki Kaisha Toshiba Semiconductor device
CN105988075B (zh) * 2015-02-17 2019-12-20 恩智浦美国有限公司 用于扫描测试的增强状态监视器
KR102409926B1 (ko) * 2015-08-18 2022-06-16 삼성전자주식회사 테스트 장치 및 이를 포함하는 테스트 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557363B2 (en) 2020-08-25 2023-01-17 SK Hynix Inc. Integrated circuit and test operation method thereof

Also Published As

Publication number Publication date
CN114113971A (zh) 2022-03-01
US11631469B2 (en) 2023-04-18
US20220068417A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US6636998B1 (en) Semiconductor memory device and parallel bit test method thereof
US5132937A (en) Semiconductor memory device having on-chip test circuit and operating method thereof
US20080052585A1 (en) Integrated testing apparatus, systems, and methods
US20100125766A1 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US20030120985A1 (en) Method and apparatus for memory self testing
KR20220026420A (ko) 집적 회로와 그의 테스트 방법
US10360992B2 (en) Test devices and test systems
US7240256B2 (en) Semiconductor memory test apparatus and method for address generation for defect analysis
US8341477B2 (en) Test board having a plurality of test modules and a test system having the same
US6781398B2 (en) Circuit for testing an integrated circuit
KR100200481B1 (ko) 테스트 회로
WO1998014954A1 (fr) Controleur de memoire
US20160291082A1 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
US3758759A (en) Apparatus for determining partial memory chip categories
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20040100840A1 (en) Integrated circuit device with a built-in detecting circuit for detecting maximum memory access time of an embedded memory
US20060045206A1 (en) Method and system for generating reference voltages for signal receivers
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
US6393593B1 (en) Tester and method for testing LSI designed for scan method
US20120266034A1 (en) Semiconductor memory device and test method thereof
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
US11754616B2 (en) Methods and systems to test semiconductor devices based on dynamically updated boundary values
JPS6232559B2 (ko)
KR20090123509A (ko) 불휘발성 메모리 소자의 테스트 방법
KR20230174677A (ko) 테스트 장치 및 테스트 시스템