KR20210152636A - 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법 - Google Patents

발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210152636A
KR20210152636A KR1020200069189A KR20200069189A KR20210152636A KR 20210152636 A KR20210152636 A KR 20210152636A KR 1020200069189 A KR1020200069189 A KR 1020200069189A KR 20200069189 A KR20200069189 A KR 20200069189A KR 20210152636 A KR20210152636 A KR 20210152636A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
disposed
electrode
alignment
Prior art date
Application number
KR1020200069189A
Other languages
English (en)
Inventor
고승철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200069189A priority Critical patent/KR20210152636A/ko
Priority to US17/301,503 priority patent/US11810829B2/en
Priority to CN202110617013.3A priority patent/CN114119624A/zh
Publication of KR20210152636A publication Critical patent/KR20210152636A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/02—Testing optical properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30121—CRT, LCD or plasma display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Analytical Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법에 관한 것이다. 일 실시예에 따른 표시 장치는 발광 소자가 혼합된 용액이 이동하는 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 상기 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함할 수 있다.

Description

발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법{Device for inspecting of a light emitting element, method for inspecting of the light emitting element and method for manufacturing of the display device using the same}
본 발명은 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
전술한 발광 소자는 용매에 혼합된 용액으로 기판 상에 전사되거나 프린팅될 수 있다. 그러나, 발광 소자 자체의 불량으로 인해 표시 장치의 화소의 휘도가 저하되는 불량이 발생하였다.
본 발명이 해결하고자 하는 과제는 발광 소자의 불량을 검사할 수 있는 발광 소자의 검사 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 불량의 발광 소자를 배제시켜 불량을 저감할 수 있는 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 발광 소자가 혼합된 용액이 이동하는 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 상기 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함할 수 있다.
상기 유로부는 상단에 배치된 주입구 및 하단에 배치된 배출구를 포함하며, 상기 주입구와 상기 배출구의 평면 형상은 직사각형으로 이루어질 수 있다.
상기 유로의 평면 형상은 상기 주입구 또는 상기 배출구와 동일한 형상으로 이루어질 수 있다.
상기 정렬부는 제1 정렬 영역 및 제2 정렬 영역을 포함하며, 상기 제1 정렬 영역과 상기 제2 정렬 영역은 상기 일 방향으로 서로 이격하여 배치될 수 있다.
상기 제1 정렬 영역 또는 상기 제2 정렬 영역의 직경은 상기 발광 소자의 장축의 길이보다 클 수 있다.
상기 패키징부는, 상기 유로부로부터 연장된 저장부, 상기 저장부 내의 양측에 배치된 복수의 검사 전극, 상기 저장부의 상단과 하단에 각각 배치된 여과 셔터, 및 상기 유로부의 외측에 배치되어 상기 복수의 검사 전극을 이동시키는 전극 이동부를 포함할 수 있다.
상기 복수의 검사 전극은 상기 복수의 정렬 전극과 이격하여 배치될 수 있다.
상기 여과 셔터는 상기 저장부의 상단에 배치된 제1 여과 셔터 및 상기 저장부의 하단에 배치된 제2 여과 셔터를 포함하며, 상기 제1 여과 셔터와 상기 제2 여과 셔터는 상기 저장부의 상단과 하단을 각각 개폐할 수 있다.
일 실시예에 따른 발광 소자의 검사 방법은 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함하는 발광 소자의 검사 장치를 이용하는 발광 소자의 검사 방법에 있어서, 상기 발광 소자와 용매가 혼합된 용액을 준비하는 단계, 상기 발광 소자의 길이 별로 분류하는 단계, 상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계, 상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계, 및 상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하는 단계를 포함할 수 있다.
표면 탄성파 기법을 이용하여 소정 길이의 상기 발광 소자를 분류할 수 있다.
상기 발광 소자의 길이는 3.8 내지 4.2㎛일 수 있다.
상기 표면 탄성파는 165 내지 175MHz의 주파수 대역일 수 있다.
상기 정렬부에서 상기 복수의 정렬 전극에 전기 신호를 인가하여 전기장을 발생시켜 상기 발광 소자를 회전 및 정렬시킬 수 있다.
상기 패키징부는 복수의 검사 전극 및 상기 복수의 검사 전극을 수평 이동시키는 전극 이동부를 포함하며, 상기 패키징부에 정렬된 복수의 상기 발광 소자의 양측에 상기 전극 이동부를 통해 상기 복수의 검사 전극을 컨택시켜 상기 발광 소자의 저항과 휘도를 측정할 수 있다.
상기 발광 소자의 저항 및 휘도가 양호로 판정되면 상기 발광 소자를 수득하고, 상기 발광 소자의 저항 또는 휘도가 불량으로 판정되면 상기 발광 소자를 취합하여 상기 용액에 재투입할 수 있다.
상기 용액에 재투입된 상기 발광 소자는 표면 탄성파 기법을 이용하여 재혼합할 수 있다.
상기 재혼합된 상기 용액은 상기 발광 소자의 길이 별로 분류하는 단계, 상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계, 상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계, 및 상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하는 단계를 재수행할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함하는 발광 소자의 검사 장치를 이용하는 표시 장치의 제조 방법에 있어서, 상기 발광 소자와 용매가 혼합된 용액을 준비하는 단계, 상기 발광 소자의 길이 별로 분류하는 단계, 상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계, 상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계, 상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하여 양호 판정된 발광 소자를 얻는 단계, 상기 양호 판정된 발광 소자를 용매와 혼합하여 잉크를 준비하는 단계, 복수의 서브 픽셀을 포함하는 대상 기판 상에 상기 잉크를 도포하고 상기 발광 소자를 정렬하는 단계, 및 상기 발광 소자 상에 복수의 접촉 전극을 형성하는 단계를 포함할 수 있다.
상기 발광 소자를 정렬하는 단계는, 상기 대상 기판 상에 제1 전극층 및 제2 전극층을 형성하고, 상기 대상 기판 상에 상기 잉크를 잉크젯 프린팅 장치를 이용하여 도포하고, 상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 정렬시키는 것을 포함할 수 있다.
상기 발광 소자 상에 복수의 접촉 전극을 형성하는 단계는, 상기 대상 기판 상에 제1 절연층을 형성하고, 상기 발광 소자의 양 단부에 각각 접촉하는 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법에 의하면, 길이 별로 발광 소자를 분류하여 원하는 길이의 발광 소자를 얻을 수 있다.
또한, 일 실시예에 따른 발광 소자의 검사 방법 및 표시 장치의 제조 방법은 양품의 발광 소자를 얻을 수 있어 표시 장치의 불량을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 발광 소자를 개략적으로 나타낸 사시도이다.
도 5는 다른 실시예에 따른 발광 소자의 개략도이다.
도 6은 일 실시예에 따른 발광 소자의 검사 장치를 개략적으로 나타낸 사시도이다.
도 7은 일 실시예에 따른 발광 소자의 검사 장치의 정렬부를 개략적으로 나타낸 사시도이다.
도 8은 일 실시예에 따른 발광 소자의 검사 장치의 패키징부를 개략적으로 나타낸 사시도이다.
도 9는 일 실시예에 따른 패키징부의 여과 셔터의 개폐 동작을 개략적으로 나타낸 사시도이다.
도 10 및 도 11은 일 실시예에 따른 패키징부의 검사 전극들의 동작을 개략적으로 나타낸 사시도들이다.
도 12는 발광 소자를 검사하는 검사 방법을 나타낸 흐름도이다.
도 13은 발광 소자의 크기를 분류하는 방법을 나타낸 개략도이다.
도 14는 발광 소자를 혼합하는 방법을 나타낸 개략도이다.
도 15는 탄성 스트리밍 유동을 개략적으로 나타낸 모식도이다.
도 16은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 흐름도이다.
도 17은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 18은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다.
도 19는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 20은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다.
도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다.
도 22는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1는 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1를 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DPA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 복수의 서브 화소(PXn, n은 1 내지 3의 정수)를 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(PXn)들은 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다. 발광 영역(EMA)은 발광 소자(30)가 배치된 영역을 포함하여, 발광 소자(30)와 인접한 영역으로 발광 소자(30)에서 방출된 광들이 출사되는 영역을 포함할 수 있다.
이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(30)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(30)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
발광 영역(EMA)은 전극(21, 22)들과 각각 중첩하며 발광 소자(30)의 일측과 타측에 접촉하는 접촉 전극(CNE1, CNE2)들이 배치될 수 있다. 접촉 전극(CNE1, CNE2)은 개구부(OP)들을 통해 전극(21, 22)들과 각각 연결될 수 있다. 이하, 구체적인 전극(21, 22)들 및 접촉 전극(CNE1, CNE2)들의 구조는 후술하기로 한다.
또한, 각 서브 화소(PXn)는 비발광 영역에 배치된 절단부 영역(CBA)을 포함할 수 있다. 절단부 영역(CBA)은 발광 영역(EMA)의 제2 방향(DR2) 일 측에 배치될 수 있다. 절단부 영역(CBA)은 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들의 발광 영역(EMA) 사이에 배치될 수 있다. 표시 장치(10)의 표시 영역(DPA)에는 복수의 발광 영역(EMA)과 절단부 영역(CBA)들이 배열될 수 있다. 예를 들어, 복수의 발광 영역(EMA)들과 절단부 영역(CBA)들은 각각 제1 방향(DR1)으로 반복 배열되되, 발광 영역(EMA)과 절단부 영역(CBA)은 제2 방향(DR2)으로 교대 배열될 수 있다. 또한, 절단부 영역(CBA)들의 제1 방향(DR1)으로 이격된 간격은 발광 영역(EMA)의 제1 방향(DR1)으로 이격된 간격보다 작을 수 있다. 절단부 영역(CBA)들 및 발광 영역(EMA)들 사이에는 제2 뱅크(BNL2)가 배치되고, 이들 사이의 간격은 제2 뱅크(BNL2)의 폭에 따라 달라질 수 있다. 절단부 영역(CBA)에는 발광 소자(30)가 배치되지 않아 광이 출사되지 않으나, 각 서브 화소(PXn)에 배치된 전극(21, 22) 일부가 배치될 수 있다. 각 서브 화소(PXn)마다 배치되는 전극(21, 22)들은 절단부 영역(CBA)에서 서로 분리되어 배치될 수 있다.
도 3은 도 2의 Q1-Q1'선, Q2-Q2'선 및 Q3-Q3'선을 따라 자른 단면도이다. 도 3은 도 2의 제1 서브 화소(PX1)에 배치된 발광 소자(30)의 양 단부를 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3을 참조하면, 표시 장치(10)는 기판(11), 기판(11) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 발광 소자층을 구성할 수 있다.
구체적으로, 기판(11)은 절연 기판일 수 있다. 기판(11)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(11)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(11) 상에 배치될 수 있다. 차광층(BML)은 표시 장치(10)의 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 차광층(BML1)은 광을 차단하는 재료를 포함하여, 제1 트랜지스터(T1)의 액티브층(ACT1)에 광이 입사되는 것을 방지할 수 있다. 예를 들어, 차광층(BML)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(12)은 차광층(BML)을 포함하여 기판(11) 상에 전면적으로 배치될 수 있다. 버퍼층(12)은 투습에 취약한 기판(11)을 통해 침투하는 수분으로부터 화소(PX)의 제1 트랜지스터(T1)들을 보호하기 위해 기판(11) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(12)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(12)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(12) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 액티브층(ACT1)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(G1)등과 부분적으로 중첩하도록 배치될 수 있다.
한편 도면에서는 표시 장치(10)의 서브 화소(PXn)에 포함된 트랜지스터들 중 제1 트랜지스터(T1)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다. 예를 들어, 표시 장치(10)는 서브 화소(PXn)마다 제1 트랜지스터(T1)에 더하여 하나 이상의 트랜지스터들을 더 포함하여 2개 또는 3개의 트랜지스터들을 포함할 수도 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 반도체층이 산화물 반도체를 포함하는 경우, 각 액티브층(ACT1)은 복수의 도체화 영역(ACTa, ACTb) 및 이들 사이의 채널 영역(ACTc)을 포함할 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있으며, 이 경우, 액티브층(ACT1)의 도체화 영역은 각각 불순물로 도핑된 도핑 영역일 수 있다.
제1 게이트 절연층(13)은 반도체층 및 버퍼층(12)상에 배치된다. 제1 게이트 절연층(13)은 반도체층을 포함하여, 버퍼층(12) 상에 배치될 수 있다. 제1 게이트 절연층(13)은 각 트랜지스터들의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(13)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(13) 상에 배치된다. 제1 게이트 도전층은 제1 트랜지스터(T1)의 게이트 전극(G1)과 스토리지 커패시터의 제1 용량 전극(CSE1)을 포함할 수 있다. 게이트 전극(G1)은 액티브층(ACT1)의 채널 영역(ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다. 제1 용량 전극(CSE1)은 후술하는 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 일 실시예에서, 제1 용량 전극(CSE1)은 게이트 전극(G1)과 연결되어 일체화될 수 있다. 제1 용량 전극(CSE1)은 제2 용량 전극(CSE2)과 두께 방향으로 중첩하도록 배치되고 이들 사이에는 스토리지 커패시터가 형성될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(15)은 제1 게이트 도전층 상에 배치된다. 제1 층간 절연층(15)은 제1 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제1 층간 절연층(15)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 층간 절연층(15)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(15) 상에 배치된다. 제1 데이터 도전층은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1), 데이터 라인(DTL), 및 제2 용량 전극(CSE2)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제2 층간 절연층(17)과 제1 게이트 절연층(13)을 관통하는 컨택홀을 통해 액티브층(ACT1)의 도체화 영역(ACTa, ACTb)과 각각 접촉할 수 있다. 또한, 제1 트랜지스터(T1)의 제1 소스 전극(S1)은 또 다른 컨택홀을 통해 차광층(BML)과 전기적으로 연결될 수 있다.
데이터 라인(DTL)은 표시 장치(10)에 포함된 다른 트랜지스터(미도시)에 데이터 신호를 인가할 수 있다. 도면에서는 도시되지 않았으나, 데이터 라인(DTL)은 다른 트랜지스터의 소스/드레인 전극과 연결되어 데이터 라인(DTL)에서 인가되는 신호를 전달할 수 있다.
제2 용량 전극(CSE2)은 제1 용량 전극(CSE1)과 두께 방향으로 중첩하도록 배치된다. 일 실시예에서, 제2 용량 전극(CSE2)은 제1 소스 전극(S1)과 일체화되어 연결될 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(17)은 제1 데이터 도전층 상에 배치된다. 제2 층간 절연층(17)은 제1 데이터 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 또한, 제2 층간 절연층(17)은 제1 데이터 도전층을 덮으며 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(17)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(17) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(22)에 공급되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 또한, 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(30)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(17)에 형성된 컨택홀을 통해 제2 용량 전극(CSE2)과 연결될 수 있다. 제2 용량 전극(CSE2)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)과 일체화될 수 있고, 제1 도전 패턴(CDP)은 제1 소스 전극(S1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(21)과도 접촉하며, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP)을 통해 제1 전극(21)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)들을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(19)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(19)은 유기 절연 물질, 예를 들어 폴리 이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(19) 상에는 복수의 제1 뱅크(BNL1)들, 복수의 전극(21, 22)들, 발광 소자(30), 복수의 접촉 전극(CNE1, CNE2)들 및 제2 뱅크(BNL2)가 배치된다. 또한, 제1 평탄화층(19) 상에는 복수의 절연층(PAS1, PAS2, PAS3, PAS4)들이 배치될 수 있다.
복수의 제1 뱅크(BNL1)들은 제1 평탄화층(19) 상에 직접 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장된 형상을 갖되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(PXn)로 연장되지 않으며 발광 영역(EMA) 내에 배치될 수 있다. 또한, 복수의 제1 뱅크(BNL1)들은 제1 방향(DR1)으로 서로 이격되어 배치되고, 이들 사이에 발광 소자(30)가 배치될 수 있다. 복수의 제1 뱅크(BNL1)들은 각 서브 화소(PXn)마다 배치되어 표시 장치(10)의 표시 영역(DPA)에서 선형의 패턴을 형성할 수 있다. 도면에서는 2개의 제1 뱅크(BNL1)들이 도시되어 있으나, 이에 제한되지 않는다. 전극(21, 22)의 수에 따라 더 많은 수의 제1 뱅크(BNL1)들이 배치될 수도 있다.
제1 뱅크(BNL1)는 제1 평탄화층(19)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(BNL1)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(30)에서 방출된 광은 제1 뱅크(BNL1) 상에 배치되는 전극(21, 22)에서 반사되어 제1 평탄화층(19)의 상부 방향으로 출사될 수 있다. 제1 뱅크(BNL1)는 발광 소자(30)가 배치되는 영역을 제공함과 동시에 발광 소자(30)에서 방출된 광을 상부 방향으로 반사시키는 반사격벽의 기능을 수행할 수도 있다. 제1 뱅크(BNL1)의 측면은 선형의 형상으로 경사질 수 있으나, 이에 제한되지 않고 제1 뱅크(BNL1)는 외면이 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 제1 뱅크(BNL1)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(21, 22)들은 제1 뱅크(BNL1)와 제1 평탄화층(19) 상에 배치된다. 복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 제1 전극(21) 및 제2 전극(22)은 제2 방향(DR2)으로 연장되고, 이들은 서로 제1 방향(DR1)으로 이격되도록 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되되, 절단부 영역(CBA)에서 다른 전극(21, 22)들과 분리될 수 있다. 예를 들어, 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)의 발광 영역(EMA)들 사이에는 절단부 영역(CBA)이 배치되고, 제1 전극(21) 및 제2 전극(22)은 절단부 영역(CBA)에서 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에 배치된 다른 제1 전극(21) 및 제2 전극(22)과 분리될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(21, 22)들은 각 서브 화소(PXn) 마다 분리되지 않고 제2 방향(DR2)으로 이웃하는 서브 화소(PXn) 넘어 연장되어 배치되거나, 제1 전극(21) 또는 제2 전극(22) 중 어느 한 전극만 분리될 수도 있다.
제1 전극(21)은 제1 컨택홀(CT1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 전극(22)은 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(21)은 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉할 수 있다. 제2 전극(22)도 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분에서 제1 평탄화층(19)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 제1 컨택홀(CT1)과 제2 컨택홀(CT2)은 제2 뱅크(BNL2)와 중첩하지 않도록 제2 뱅크(BNL2)가 둘러싸는 발광 영역(EMA) 내에 배치될 수도 있다.
도면에서는 각 서브 화소(PXn)마다 하나의 제1 전극(21)과 제2 전극(22)이 배치된 것이 예시되어 있으나, 이에 제한되지 않고 각 서브 화소(PXn)마다 배치되는 제1 전극(21)과 제2 전극(22)의 수는 더 많을 수 있다. 또한, 각 서브 화소(PXn)에 배치된 제1 전극(21)과 제2 전극(22)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(21)과 제2 전극(22)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
제1 전극(21) 및 제2 전극(22)은 각각 제1 뱅크(BNL1)들 상에 직접 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)보다 큰 폭을 갖도록 형성될 수 있다. 예를 들어, 제1 전극(21)과 제2 전극(22)은 각각 제1 뱅크(BNL1)의 외면을 덮도록 배치될 수 있다. 제1 뱅크(BNL1)의 측면 상에는 제1 전극(21)과 제2 전극(22)이 각각 배치되고, 제1 전극(21)과 제2 전극(22) 사이의 간격은 제1 뱅크(BNL1) 사이의 간격보다 좁을 수 있다. 또한, 제1 전극(21)과 제2 전극(22)은 적어도 일부 영역이 제1 평탄화층(19) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다. 다만, 이에 제한되지 않는다. 경우에 따라 각 전극(21, 22)들은 그 폭이 제1 뱅크(BNL1)보다 작을 수도 있다. 다만, 각 전극(21, 22)들은 적어도 제1 뱅크(BNL1)의 일 측면은 덮도록 배치되어 발광 소자(30)에서 방출된 광을 반사시킬 수 있다.
각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 각 전극(21, 22)은 발광 소자(30)에서 방출되어 제1 뱅크(BNL1)의 측면으로 진행하는 광을 각 서브 화소(PXn)의 상부 방향으로 반사시킬 수 있다.
다만, 이에 제한되지 않고 각 전극(21, 22)은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(21, 22)은 ITO/은(Ag)/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
한편, 복수의 전극(21, 22)들은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 복수의 전극(21, 22)들은 접촉 전극(CNE1, CNE2)을 통해 발광 소자(30)와 전기적으로 연결되고, 전극(21, 22)들로 인가된 전기 신호를 접촉 전극(CNE1, CNE2)을 통해 발광 소자(30)에 전달할 수 있다.
제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극과 전기적으로 연결되고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극과 전기적으로 연결될 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
또한, 각 전극(21, 22)은 발광 소자(30)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(30)는 제1 전극(21)과 제2 전극(22) 상에 형성된 전기장에 의해 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 표시 장치(10)의 발광 소자(30)는 잉크젯 프린팅 공정을 통해 전극(21, 22)들 상에 분사될 수 있다. 전극(21, 22) 상에 발광 소자(30)를 포함하는 잉크가 분사되면, 전극(21, 22)에 정렬 신호를 인가하여 전기장을 생성한다. 잉크 내에 분산된 발광 소자(30)는 전극(21, 22) 상에 생성된 전기장에 의해 유전영동 힘을 받아 전극(21, 22) 상에 정렬될 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(19) 상에 배치된다. 제1 절연층(PAS1)은 제1 뱅크(BNL1)들, 및 제1 전극(21)과 제2 전극(22)들을 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(PAS1) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
일 실시예에서, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부(OP)를 포함할 수 있다. 각 개구부(OP)는 각 전극(21, 22)들 중 제1 뱅크(BNL1)의 상면에 배치된 부분을 일부 노출시킬 수 있다. 접촉 전극(CNE1, CNE2) 중 일부는 개구부(OP)를 통해 노출된 각 전극(21, 22)과 접촉할 수 있다.
제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 예를 들어, 제1 절연층(PAS1)은 제1 전극(21)과 제2 전극(22)을 덮도록 배치됨에 따라 그 하부에 배치된 전극(21, 22)의 형상에 따라 그 상면이 단차질 수 있다. 다만, 이에 제한되지 않는다.
제2 뱅크(BNL2)는 제1 절연층(PAS1) 상에 배치될 수 있다. 제2 뱅크(BNL2)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(PXn)들을 구분할 수 있다.
또한, 제2 뱅크(BNL2)는 서브 화소(PXn)마다 배치된 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(21)과 제2 전극(22)은 제2 방향(DR2)으로 연장되어 제2 뱅크(BNL2)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다. 제2 뱅크(BNL2)의 제2 방향(DR2)으로 연장된 부분은 발광 영역(EMA) 사이에 배치된 부분은 절단부 영역(CBA) 사이에 배치된 부분보다 큰 폭을 가질 수 있다. 이에 따라, 절단부 영역(CBA)들 사이의 간격은 발광 영역(EMA)들 사이의 간격보다 작을 수 있다.
제2 뱅크(BNL2)는 제1 뱅크(BNL1)보다 더 큰 높이를 갖도록 형성될 수 있다. 제2 뱅크(BNL2)는 표시 장치(10)의 제조 공정의 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(PXn)로 넘치는 것을 방지하여 다른 서브 화소(PXn)마다 다른 발광 소자(30)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 제2 뱅크(BNL2)는 제1 뱅크(BNL1)와 같이 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(30)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(30)들은 각 전극(21, 22)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(21, 22)들이 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 각 전극(21, 22)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
각 서브 화소(PXn)에 배치된 발광 소자(30)들은 서로 다른 물질을 포함하는 발광층(도 4의 '36')을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 이에 따라 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에서는 각각 제1 색, 제2 색 및 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않으며, 각 서브 화소(PXn)들은 동일한 종류의 발광 소자(30)를 포함하여 실질적으로 동일한 색의 광을 방출할 수도 있다.
발광 소자(30)는 제1 뱅크(BNL1)들 사이에서 양 단부가 각 전극(21, 22) 상에 배치될 수 있다. 발광 소자(30)의 연장된 길이는 제1 전극(21)과 제2 전극(22) 사이의 간격보다 길고, 발광 소자(30)의 양 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 배치될 수 있다. 예를 들어, 발광 소자(30)는 일 단부가 제1 전극(21) 상에 놓이고, 타 단부가 제2 전극(22) 상에 놓이도록 배치될 수 있다.
발광 소자(30)는 기판(11) 또는 제1 평탄화층(19)의 상면과 나란한 방향으로 복수의 층들이 배치될 수 있다. 발광 소자(30)는 연장된 일 방향이 제1 평탄화층(19)의 상면과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 평탄화층(19)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)가 다른 구조를 갖는 경우 복수의 반도체층들은 제1 평탄화층(19)의 상면에 수직한 방향으로 배치될 수도 있다.
발광 소자(30)의 양 단부는 각각 접촉 전극(CNE1, CNE2)들과 접촉할 수 있다. 예를 들어, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(도 4의 '38')이 형성되지 않고 반도체층 일부가 노출될 수 있고, 상기 노출된 반도체층은 접촉 전극(CNE1, CNE2)과 접촉할 수 있다. 다만, 이에 제한되지 않고 발광 소자(30)는 절연막(38) 중 적어도 일부 영역이 제거되어 반도체층들의 양 단부 측면이 부분적으로 노출될 수 있다. 상기 노출된 반도체층의 측면은 접촉 전극(CNE1, CNE2)과 직접 접촉할 수도 있다.
제2 절연층(PAS2)은 발광 소자(30) 상에 부분적으로 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 발광 소자(30)를 감싸면서 발광 소자(30)의 양 단부가 노출되도록 발광 소자(30)의 길이보다 작은 폭을 갖고 발광 소자(30) 상에 배치될 수 있다. 제2 절연층(PAS2)은 표시 장치(10)의 제조 공정 중 발광 소자(30), 전극(21, 22)들 및 제1 절연층(PAS1)을 덮도록 배치된 뒤 발광 소자(30)의 양 단부를 노출하도록 제거될 수 있다. 제2 절연층(PAS2)은 평면상 제1 절연층(PAS1) 상에서 제2 방향(DR2)으로 연장되어 배치됨으로써 각 서브 화소(PXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)은 발광 소자(30)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(30)를 고정시킬 수 있다.
제2 절연층(PAS2) 상에는 복수의 접촉 전극(CNE1, CNE2)들과 제3 절연층(PAS3)이 배치될 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 일 방향으로 연장된 형상을 갖고 각 전극(21, 22) 상에 배치될 수 있다. 접촉 전극(CNE1, CNE2)은 제1 전극(21) 상에 배치된 제1 접촉 전극(CNE1)과 제2 전극(22) 상에 배치된 제2 접촉 전극(CNE2)을 포함할 수 있다. 각 접촉 전극(CNE1, CNE2)들은 서로 이격되고 서로 대향하며 배치될 수 있다. 예를 들어, 제1 접촉 전극(CNE1)과 제2 접촉 전극(CNE2)은 각각 제1 전극(21)과 제2 전극(22) 상에 배치되어 서로 제1 방향(DR1)으로 이격될 수 있다. 각 접촉 전극(CNE1, CNE2)들은 각 서브 화소(PXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
복수의 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(30)와 접촉할 수 있다. 제1 접촉 전극(CNE1)은 발광 소자(30)들의 일 단부와 접촉하고, 제2 접촉 전극(CNE2)은 발광 소자(30)의 타 단부와 접촉할 수 있다. 발광 소자(30)는 연장된 방향의 양 단부면에서 반도체층이 노출되고, 각 접촉 전극(CNE1, CNE2)들은 발광 소자(30)의 반도체층과 접촉하여 이와 전기적으로 연결될 수 있다. 접촉 전극(CNE1, CNE2)들은 발광 소자(30)의 양 단부와 접촉하는 일 측이 제2 절연층(PAS2) 상에 배치될 수 있다. 또한, 제1 접촉 전극(CNE1)은 제1 전극(21)의 상면 일부를 노출하는 개구부(OP)를 통해 제1 전극(21)과 접촉하고, 제2 접촉 전극(CNE2)은 제2 전극(22)의 상면 일부를 노출하는 개구부(OP)를 통해 제2 전극(22)과 접촉할 수 있다.
각 접촉 전극(CNE1, CNE2)들은 일 방향으로 측정된 폭이 각각 전극(21, 22)들의 상기 일 방향으로 측정된 폭보다 작을 수 있다. 접촉 전극(CNE1, CNE2)들은 각각 발광 소자(30)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(21)과 제2 전극(22)의 상면 일부를 덮도록 배치될 수 있다. 다만, 이에 제한되지 않고 접촉 전극(CNE1, CNE2)들은 그 폭이 전극(21, 22)보다 크게 형성되어 전극(21, 22)의 양 측변들을 덮을 수도 있다.
접촉 전극(CNE1, CNE2)은 투명성 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 발광 소자(30)에서 방출된 광은 접촉 전극(CNE1, CNE2)을 투과하여 전극(21, 22)들을 향해 진행할 수 있다. 다만, 이에 제한되는 것은 아니다.
도면에서는 하나의 서브 화소(PXn)에 2개의 접촉 전극(CNE1, CNE2)들이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 각 접촉 전극(CNE1, CNE2)들의 개수는 각 서브 화소(PXn)마다 배치되는 전극(21, 22)의 개수에 따라 달라질 수 있다.
제3 절연층(PAS3)은 제1 접촉 전극(CNE1)을 덮도록 배치된다. 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)을 포함하여 제2 절연층(PAS2)을 기준으로 제1 접촉 전극(CNE1)이 배치된 일 측을 덮도록 배치될 수 있다. 예를 들어, 제3 절연층(PAS3)은 제1 접촉 전극(CNE1)과 제1 전극(21) 상에 배치된 제1 절연층(PAS1)들을 덮도록 배치될 수 있다. 이러한 배치는 제3 절연층(PAS3)을 이루는 절연 물질층이 발광 영역(EMA)에 전면적으로 배치된 후, 제2 접촉 전극(CNE2)을 형성하기 위해 상기 절연 물질층을 일부 제거하는 공정에 의해 형성된 것일 수 있다. 상기 공정에서 제3 절연층(PAS3)을 이루는 절연 물질층은 제2 절연층(PAS2)을 이루는 절연 물질층과 함께 제거될 수 있고, 제3 절연층(PAS3)의 일 측은 제2 절연층(PAS2)의 일 측과 상호 정렬될 수 있다. 제2 접촉 전극(CNE2)은 일 측이 제3 절연층(PAS3) 상에 배치되며, 이를 사이에 두고 제1 접촉 전극(CNE1)과 상호 절연될 수 있다.
제4 절연층(PAS4)은 기판(11)의 표시 영역(DPA)에 전면적으로 배치될 수 있다. 제4 절연층(PAS4)은 기판(11) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 다만, 제4 절연층(PAS4)은 생략될 수도 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예를 들어, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 4는 일 실시예에 따른 발광 소자를 개략적으로 나타낸 사시도이다.
도 4를 참조하면, 발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극(도 3의 21, 22)들 사이에 특정 방향으로 전기장을 형성하면 극성이 형성되는 상기 두 전극(도 3의 21, 22)들 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극(도 3의 21, 22)들 상에 형성된 전기장에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 4에 도시된 바와 같이, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn(1-x-y)N(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 발광층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn(1-x-y)N(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 발광층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 발광층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 발광층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
도 5는 다른 실시예에 따른 발광 소자의 개략도이다.
도 5를 참조하면, 다른 실시예에 따른 발광 소자(30')는 제1 반도체층(31’)과 발광층(36’) 사이에 배치된 제3 반도체층(33’), 발광층(36’)과 제2 반도체층(32’) 사이에 배치된 제4 반도체층(34’) 및 제5 반도체층(35’)을 더 포함할 수 있다. 도 5의 발광 소자(30’)는 복수의 반도체층(33’, 34’, 35’) 및 전극층(37a', 37b')이 더 배치되고, 발광층(36’)이 다른 원소를 함유하는 점에서 도 4의 실시예와 차이가 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
도 4의 발광 소자(30)는 발광층(36)이 질소(N)를 포함하여 청색(Blue) 또는 녹색(Green)의 광을 방출할 수 있다. 반면에, 도 5의 발광 소자(30’)는 발광층(36’) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 일 실시예에 따른 발광 소자(30’)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(31’)은 n형 반도체층으로 InxAlyGa(1-x-y)P(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 제1 반도체층(31’)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제1 반도체층(31’)은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
제2 반도체층(32’)은 p형 반도체층으로 InxAlyGa(1-x-y)P(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(32’)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제2 반도체층(32’)은 p형 Mg로 도핑된 p-GaP일 수 있다.
발광층(36’)은 제1 반도체층(31’)과 제2 반도체층(32’) 사이에 배치될 수 있다. 발광층(36’)은 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 발광층(36’)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예를 들어, 발광층(36’)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색광을 방출할 수 있다.
도 5의 발광 소자(30’)는 발광층(36’)과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 발광층(36’)의 상하에서 제1 반도체층(31’) 및 제2 반도체층(32’) 사이에 배치된 제3 반도체층(33’)과 제4 반도체층(34’)은 클래드층일 수 있다.
제3 반도체층(33’)은 제1 반도체층(31’)과 발광층(36’) 사이에 배치될 수 있다. 제3 반도체층(33’)은 제1 반도체층(31’)과 같이 n형 반도체일 수 있으며, 제3 반도체층(33’)은 InxAlyGa(1-x-y)P(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31’)은 n-AlGaInP이고, 제3 반도체층(33’)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(34’)은 발광층(36’)과 제2 반도체층(32’) 사이에 배치될 수 있다. 제4 반도체층(34’)은 제2 반도체층(32’)과 같이 n형 반도체일 수 있으며, 제4 반도체층(34’)은 InxAlyGa(1-x-y)P(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32’)은 p-GaP이고, 제4 반도체층(34’)은 p-AlInP 일 수 있다.
제5 반도체층(35’)은 제4 반도체층(34’)과 제2 반도체층(32’) 사이에 배치될 수 있다. 제5 반도체층(35’)은 제2 반도체층(32’) 및 제4 반도체층(34’)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(35’)은 제4 반도체층(34’)과 제2 반도체층(32’) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 제5 반도체층(35’)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 예를 들어, 제5 반도체층(35’)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다. 또한, 제3 반도체층(33’), 제4 반도체층(34') 및 제5 반도체층(35')의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(37a')과 제2 전극층(37b')은 각각 제1 반도체층(31’) 및 제2 반도체층(32’) 상에 배치될 수 있다. 제1 전극층(37a’)은 제1 반도체층(31’)의 하면에 배치되고, 제2 전극층(37b’)은 제2 반도체층(32’)의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(37a’) 및 제2 전극층(37b’) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 발광 소자(30’)는 제1 반도체층(31’) 하면에 제1 전극층(37a’)이 배치되지 않고, 제2 반도체층(32’) 상면에 하나의 제2 전극층(37b’)만이 배치될 수도 있다.
한편, 다시 도 3을 참조하면, 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 4에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 장치(10)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 발광층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 발광층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다. 예를 들어, 절연막(38)은 스테아릭 산(Stearic acid), 2,3-나프탈렌 디카르복실산(2,3-Naphthalene dicarboxylic acid) 등과 같은 물질로 외면이 표면처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(30)들은 발광층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
발광 소자(30)는 그 형상 및 재료가 도 4 및 도 5에 제한되지 않는다. 몇몇 실시예에서, 발광 소자(30)는 더 많은 수의 층들을 포함하거나, 다른 형상을 가질 수도 있다.
이하, 전술한 일 실시예에 따른 표시 장치를 제조하기 위한 발광 소자의 불량을 검사하기 위한 검사 장치에 대해 설명하기로 한다.
도 6은 일 실시예에 따른 발광 소자의 검사 장치를 개략적으로 나타낸 사시도이다. 도 7은 일 실시예에 따른 발광 소자의 검사 장치의 정렬부를 개략적으로 나타낸 사시도이다. 도 8은 일 실시예에 따른 발광 소자의 검사 장치의 패키징부를 개략적으로 나타낸 사시도이다. 도 9는 일 실시예에 따른 패키징부의 여과 셔터의 개폐 동작을 개략적으로 나타낸 사시도이다. 도 10 및 도 11은 일 실시예에 따른 패키징부의 검사 전극들의 동작을 개략적으로 나타낸 사시도들이다.
도면에서 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3)이 정의되어 있다. 제1 방향(D1)과 제2 방향(D2)은 일 평면 상에 위치하며 서로 직교하는 방향이고, 제3 방향(D3)은 제1 방향(D1)과 제2 방향(D2)에 각각 수직한 방향이다.
도 6은 일 실시예에 따른 발광 소자의 검사 장치(200)의 구성을 설명하기 위한 예시적인 도면이며, 발광 소자의 검사 장치(200)의 구조 및 배치가 도 6에 제한되는 것은 아니다. 발광 소자의 검사 장치(200)는 더 많은 부재들을 포함할 수 있고, 도 6과 다른 구조로 이루어질 수도 있다.
도 6을 참조하면, 발광 소자의 검사 장치(200)는 유로부(210), 유로부(210)의 적어도 일부에서 유로가 확장된 정렬부(220), 유로부(210)의 일단에 배치된 패키징부(240) 및 유로부(210)의 외면에 배치된 복수의 정렬 전극(251, 252)을 포함할 수 있다. 발광 소자의 검사 장치(200)는 발광 소자(30)를 정렬 및 양불 검사를 할 수 있다.
유로부(210)는 제3 방향(D3)으로 연장된 파이프(pipe) 형상으로 이루어져 발광 소자(30)를 포함하는 용액(SOL)이 내부로 이동할 수 있는 유로(211)를 포함할 수 있다. 일 실시예에서 유로(211)의 제1 방향(D1)으로의 폭은 발광 소자(30)의 단축의 길이보다 크게 이루어질 수 있고 발광 소자(30)의 장축의 길이보다 작게 이루어질 수 있다. 유로(211)의 제2 방향(D2)으로의 폭은 발광 소자(30)의 단축과 장축의 길이보다 크게 이루어질 수 있다. 일례로, 유로(211)의 제1 방향(D1)과 제2 방향(D2)으로의 각각의 폭은 발광 소자(30)를 포함하는 용액(SOL)이 이동할 수 있을 정도로 이루어져, 발광 소자(30)의 길이 방향이 제2 방향(D2)으로 배열된 상태로 발광 소자(30)가 유로(211)를 따라 이동할 수 있다.
일 실시예에서 유로부(210)의 상단은 제2 방향(D2)으로 연장된 두 개의 변이 제1 방향(D1)으로 연장된 두 개의 변보다 길게 이루어진 장방형의 평면을 가질 수 있다. 또한, 유로부(210)는 제3 방향(D3)으로 길게 연장된 직육면체의 형상으로 이루어질 수 있다.
유로부(210)는 절연 물질로 이루어질 수 있다. 후술하는 복수의 정렬 전극(251, 252)을 통해 유로부(210)에 전기장을 인가하기 위해, 유로부(210)는 절연 물질로 이루어질 수 있다. 유로부(210)는 예를 들어, 세라믹, 고분자 등으로 이루어질 수 있다.
유로부(210)는 상단에 배치된 주입구(212)와 하단에 배치된 배출구(213)를 포함할 수 있다. 주입구(212)는 용액(SOL)이 유로(211) 내부로 주입되는 입구이고, 배출구(213)는 유로(211)를 통과한 용액(SOL)이 외부로 배출되는 출구일 수 있다. 주입구(212)와 배출구(213)는 용액(SOL) 내에 혼합된 발광 소자(30)의 길이 방향이 제2 방향(D2)으로 배열될 수 있도록 각각 직사각형 형상으로 이루어질 수 있다. 마찬가지로 유로(211)의 평면 형상도 용액(SOL) 내에 혼합된 발광 소자(30)의 길이 방향이 제2 방향(D2)으로 배열될 수 있도록 각각 직사각형 형상으로 이루어질 수 있다.
정렬부(220)는 유로부(210)의 적어도 일부에서 유로(211)가 확장된 영역일 수 있다. 정렬부(220)는 발광 소자(30)가 회전하여 재정렬될 수 있는 공간으로 작용할 수 있다. 정렬부(220)는 제1 정렬 영역(220a) 및 제2 정렬 영역(220b)을 포함할 수 있다. 제1 정렬 영역(220a) 및 제2 정렬 영역(220b)은 제3 방향(D3)으로 서로 이격하여 배치될 수 있다.
제1 정렬 영역(220a)과 제2 정렬 영역(220b) 각각은 유로부(210)를 기준으로 제1 방향(D1)으로 돌출된 반원기둥 형상과 제1 방향(D1)의 반대 방향으로 돌출된 반원기둥 형상을 포함하여 전체적으로 원기둥 형상으로 이루어질 수 있다.
제1 정렬 영역(220a) 및 제2 정렬 영역(220b) 각각은 제2 방향(D2)으로의 폭(W1)이 유로부(210)의 제2 방향(D2)으로의 폭(W2)과 실질적으로 동일할 수 있다. 반면, 제1 정렬 영역(220a) 및 제2 정렬 영역(220b) 각각은 제1 방향(D1)으로의 폭(W3)이 유로부(210)의 제1 방향(D1)으로의 폭(W4)보다 크게 이루어질 수 있다. 제1 정렬 영역(220a) 및 제2 정렬 영역(220b) 각각은 제1 방향(D1)으로의 폭(W3)은 발광 소자(30)의 장축보다 크게 이루어질 수 있다. 일 실시예에서 제1 정렬 영역(220a) 및 제2 정렬 영역(220b) 각각은 제1 방향(D1) 또는 제2 방향(D2)으로의 직경이 발광 소자(30)의 장축보다 크게 이루어질 수 있다. 후술하는 것처럼, 정렬부(220)의 제1 정렬 영역(220a) 및 제2 정렬 영역(220b) 각각에서는 발광 소자(30)가 전기장에 의해 회전하기 때문에 발광 소자(30)가 회전할 수 있는 공간을 제공할 수 있다.
일 실시예에서, 제1 정렬 영역(220a)은 발광 소자(30)를 1차 정렬시키는 영역으로 작용하며, 제2 정렬 영역(220b)은 발광 소자(30)를 2차 정렬시키는 영역으로 작용할 수 있다. 즉, 제1 정렬 영역(220a)에서 정렬되지 못한 발광 소자(30)를 제2 정렬 영역(220b)에서 정렬시킬 수 있다. 본 실시예에서는 정렬부(220)가 제1 정렬 영역(220a) 및 제2 정렬 영역(220b)의 2개의 정렬 영역을 포함하는 것을 예시하였지만, 이에 제한되지 않으며 3개 이상의 복수 개로 포함할 수도 있다.
복수의 정렬 전극(251, 252)은 유로부(210) 외면의 양측에 각각 배치될 수 있다. 복수의 정렬 전극(251, 252)은 제1 정렬 전극(251) 및 제2 정렬 전극(252)을 포함할 수 있다. 제1 정렬 전극(251)은 유로부(210) 외면의 일측에 배치되고, 제2 정렬 전극(252)은 유로부(210) 외면의 타측에 배치될 수 있다. 제1 정렬 전극(251)과 제2 정렬 전극(252)은 서로 마주보며 나란하게 배치될 수 있다. 일례로, 제1 정렬 전극(251)은 유로부(210)의 제1 방향(D1)과 나란하며 제3 방향(D3)으로 연장된 일면에 접하여 배치될 수 있고, 제2 정렬 전극(252)은 유로부(210)의 제1 방향(D1)과 나란하며 제3 방향(D3)으로 연장된 타면에 접하여 배치될 수 있다.
전술한 정렬부(220)에서는 발광 소자(30)를 정렬시킬 수 있다. 하기에서는 제1 정렬 영역(220a)에서 발광 소자(30)의 정렬 동작을 대표적인 예로 설명하고, 발광 소자(30)의 구조는 전술한 도 4에 도시된 발광 소자(30)를 예로 도시하였다.
도 7을 참조하면, 유로부(210)를 통해 발광 소자(30)들이 제1 정렬 영역(220a)으로 이동될 수 있다. 제1 정렬 영역(220a)에서는 발광 소자(30)의 장축 및 단축보다 넓은 공간이 형성되어 있으므로, 발광 소자(30)의 회전이 용이할 수 있다. 제1 정렬 영역(220a)의 양측 외부에는 제1 정렬 전극(251)과 제2 정렬 전극(252)이 배치될 수 있다.
발광 소자(30)는 용액(SOL)에 혼합된 상태로 제1 정렬 영역(220a)으로 이동될 수 있다. 제1 정렬 전극(251)과 제2 정렬 전극(252) 각각에 전기 신호를 인가할 수 있다.
구체적으로, 제1 정렬 전극(251)과 제2 정렬 전극(252)에 전기 신호 즉, 전류를 흘려주면, 제1 정렬 전극(251)과 제2 정렬 전극(252) 사이에는 전기장(E-Field)이 생성될 수 있다. 본 실시예에서 제1 정렬 전극(251)과 제2 정렬 전극(252)에는 직류 신호(DC signal)를 인가할 수 있다. 용액(SOL) 내에 분산된 발광 소자(30)는 제1 정렬 전극(251)과 제2 정렬 전극(252)에 직류 신호가 인가되면 전기장에 반응하여 쌍극자 모멘트를 생성할 수 있다. 쌍극자 모멘트가 생성된 발광 소자(30)는 생성된 전기장에 반응하여 회전 토크(TDEP)가 발생하여 발광 소자(30)가 회전될 수 있다. 또한, 발광 소자(30)는 전기장에 의해 유전영동힘(FDEP)을 받을 수 있고, 유전영동힘을 받은 발광 소자(30)는 전기장 세기가 큰 쪽으로 이동하여 양 단부가 제1 정렬 전극(251)과 제2 정렬 전극(252) 방향으로 회전될 수 있다.
일 실시예에 따른 발광 소자의 검사 장치(200)는 복수의 정렬 영역(220a, 220b)을 구비함으로써, 복수의 정렬 영역(220a, 220b)을 통과한 발광 소자(30)들이 모두 일 방향으로 정렬되도록 할 수 있다. 일례로, 도 7에 도시된 바와 같이, 발광 소자(30)들의 각 발광층(36)이 제1 정렬 전극(251)에 인접하도록 배치될 수 있다. 몇몇 실시예에서, 발광 소자(30)들의 각 발광층(36)은 제2 정렬 전극(252)에 인접하도록 배치될 수도 있다.
패키징부(240)는 유로부(210)로부터 연장되어 유로부(210)의 일단에 배치될 수 있다.
도 8 내지 도 11을 참조하면, 패키징부(240)는 발광 소자(30)가 임시 저장되는 저장부(241), 저장부(241)의 양측에 각각 배치되는 복수의 제2 전극(242, 243), 저장부(241)의 상단과 하단에 각각 배치된 여과 셔터(245, 246) 및 복수의 검사 전극(242, 243)을 이동시키는 전극 이동부(247)를 포함할 수 있다.
저장부(241)는 유로부(210)가 연장되어 이루어질 수 있다. 저장부(241)는 발광 소자(30)가 임시 저장되는 공간일 수 있다. 저장부(241)의 형상은 유로부(210)의 유로(211)의 형상과 실질적으로 동일하게 이루어질 수 있다.
복수의 검사 전극(242, 243)은 저장부(241) 내의 양측에 각각 배치될 수 있다. 복수의 검사 전극(242, 243)은 제1 검사 전극(242) 및 제2 검사 전극(243)을 포함할 수 있다. 제1 검사 전극(242)은 저장부(241) 내의 일측에 배치되고, 제2 검사 전극(243)은 저장부(241) 내의 타측에 배치될 수 있다. 제1 검사 전극(242)과 제2 검사 전극(243)은 서로 마주보며 나란하게 배치될 수 있다. 일례로, 제1 검사 전극(242)은 저장부(241)의 제1 방향(D1)과 나란한 일 변에 인접하여 배치될 수 있고, 제2 검사 전극(243)은 저장부(241)의 제1 방향(D1)과 나란하되 일 변과 마주보는 타 변에 인접하여 배치될 수 있다. 제1 검사 전극(242) 및 제2 검사 전극(243)은 전술한 제1 정렬 전극(251) 및 제2 정렬 전극(252)과 서로 이격 배치될 수 있다.
여과 셔터(245, 246)는 저장부(241)의 상단과 하단에 각각 배치될 수 있다. 여과 셔터(245, 246)는 발광 소자(30)가 혼합된 용액(SOL)에서 용매는 흘려보내고 발광 소자(30)를 여과하여 저장부(241) 내에 발광 소자(30)가 저장되도록 하는 역할을 할 수 있다. 여과 셔터(245, 246)는 용매가 통과할 수 있도록 복수의 개구부를 포함할 수 있다. 복수의 개구부는 각각이 발광 소자(30)의 크기보다 작은 크기로 이루어질 수 있다. 일례로 여과 셔터(245, 246)는 메시(mesh) 형상으로 이루어져 용매는 통과시키고 발광 소자(30)를 거를 수 있다. 그러나, 여과 셔터(245, 246)의 형상은 이에 제한되지 않으며 발광 소자(30)를 여과할 수 있는 구조라면 어떠한 구조도 가능하다.
도 8 및 도 9를 참조하면, 여과 셔터(245, 246)는 제1 여과 셔터(245) 및 제2 여과 셔터(246)를 포함할 수 있다. 제1 여과 셔터(245)는 저장부(241)의 상측에 배치될 수 있고, 제2 여과 셔터(246)는 저장부(241)의 하측에 배치될 수 있다. 발광 소자(30)의 저장이 필요한 경우에 발광 소자(30)를 여과할 수 있도록 여과 셔터(245, 246)가 개폐 가능할 수 있다. 일례로, 발광 소자(30)가 혼합된 용액(SOL)이 유로부(210)를 통해 패키징부(240)로 흘러갈 때, 제2 여과 셔터(246)가 저장부(241)의 하측을 차단하면 제2 여과 셔터(246) 상부로 발광 소자(30)가 여과되어 적층되고 용액은 제2 여과 셔터(246)를 통과하게 된다. 그리고, 소정 시간 간격을 두고 제1 여과 셔터(245)가 저장부(241)의 상측을 차단하면, 발광 소자(30)가 저장부(241) 내로 들어오는 것을 차단할 수 있다.
도 8 및 도 9에서는 여과 셔터(245, 246)의 일측이 저장부(241)에 고정되어 하측으로 열리는 개폐 동작을 예로 설명하였지만, 이에 제한되지 않으며 저장부(241) 외부에서 여과 셔터(245, 246)가 삽입될 수도 있다.
전극 이동부(247)는 저장부(241) 외부에서 제1 검사 전극(242) 및 제2 검사 전극(243)에 인접하여 각각 배치될 수 있다. 전극 이동부(247)는 제1 검사 전극(242) 및 제2 검사 전극(243)을 수평 이동시킬 수 있다. 또한, 전극 이동부(247)는 제1 검사 전극(242) 및 제2 검사 전극(243) 각각에 전류를 인가하기 위해 전기적으로 연결될 수 있다. 전극 이동부(247)가 검사 전극들(242, 243)을 수평 이동시키는 방법은 예를 들어 유압 실린더를 이용할 수 있으며 이에 제한되지 않는다.
도 10 및 도 11을 참조하면, 전술한 패키징부(240)에서는 저장부(241)에 임시 저장된 발광 소자(30)의 저항 및 휘도를 검사할 수 있다. 구체적으로, 저장부(241)에 발광 소자(30)가 정렬되면, 제1 검사 전극(242)과 제2 검사 전극(243)이 전극 이동부(247)에 의해 수평 이동할 수 있다. 수평 이동된 제1 검사 전극(242)은 발광 소자(30)의 일측에 컨택되고 제2 검사 전극(243)은 발광 소자(30)의 타측에 컨택될 수 있다.
제1 검사 전극(242)과 제2 검사 전극(243)이 발광 소자(30)의 양측에 컨택되어, 발광 소자(30)의 저항과 휘도를 각각 검사할 수 있다. 발광 소자(30)는 패키징부(240)의 저장부(241) 내에 포함된 복수의 발광 소자(30) 단위로 검사될 수 있다. 예를 들어, 저장부(241) 내에 13개의 발광 소자(30)가 하나의 단위를 이루어, 발광 소자(30)들의 하나의 단위의 저항과 휘도를 측정할 수 있다. 하나의 단위에 해당하는 기준치의 저항과 휘도를 가지고, 기준치 이상의 저항과 휘도를 나타내면 양호 판정하여 후속 공정에 사용하고 기준치에 미달하는 저항과 휘도를 나타내면 불량 판정하여 폐기 또는 재사용할 수 있다.
이하, 전술한 발광 소자의 검사 장치(200)를 이용한 발광 소자(30)의 양불을 검사하는 검사 방법을 설명한다.
도 12는 발광 소자를 검사하는 검사 방법을 나타낸 흐름도이다. 도 13은 발광 소자의 크기를 분류하는 방법을 나타낸 개략도이다. 도 14는 발광 소자를 혼합하는 방법을 나타낸 개략도이다. 도 15는 탄성 스트리밍 유동을 개략적으로 나타낸 모식도이다. 하기에서는 전술한 도 7 내지 도 11을 함께 참조하여 설명하기로 한다.
도 12를 참조하면, 일 실시예에 따른 발광 소자의 검사 방법은 발광 소자와 용매의 혼합 용액을 준비하는 단계(S100), 발광 소자의 길이를 분류하는 단계(S200), 발광 소자를 정렬 및 패키징하는 단계(S300), 발광 소자의 저항을 검사하는 단계(S400), 발광 소자의 휘도를 검사하는 단계(S500), 불량의 발광 소자를 용액에 혼합하는 단계(S600), 및 양품의 발광 소자를 얻는 단계(S700)를 포함할 수 있다.
먼저, 발광 소자와 용매를 혼합한 용액(SOL)을 준비한다. 발광 소자는 전술한 도 4 또는 5의 구조로 이루어질 수 있으며, 이들 발광 소자들은 길이가 다양하게 이루어질 수 있다. 용액(SOL)은 대부분 용매로 이루어져 있으며 소정 함량으로 발광 소자들이 포함될 수 있다.
다음, 도 12 및 도 13을 참조하면, 발광 소자의 길이를 분류(S200)할 수 있다. 전술한 바와 같이, 용액(SOL) 내에 혼합된 발광 소자들은 다양한 길이로 이루어질 수 있다. 본 단계에서는 표시 장치에 사용할 수 있는 길이를 가진 발광 소자들을 분류하는 과정이다. 일 실시예에서 발광 소자들(341, 342, 343)은 크고 작은 길이를 가질 수 있다.
일 실시예에서 두 개의 발진부(310, 320)와 이들 사이에 배치된 제1 흐름관(330)을 포함하여 장치를 구성하고 이 장치를 통해 표면 탄성파(Surface Acoustic Wave, SAW) 기법을 이용하여 발광 소자(341, 342, 343)들의 길이를 분류할 수 있다.
표면 탄성파 기법은 압전 기판 위에 금속판 2개를 서로 교차하게 배치하고 한쪽 방향에서 전기 신호를 인가하면 압전 기판 위에 표면 탄성파가 발생하게 된다. 이 표면 탄성파는 소정의 주파수를 가지며, 특정 주파수가 어떤 물체에 작용하였을 때 물체의 길이(또는 입경)에 따라 특정 주파수에 의해 힘을 받게되는 원리로써 발광 소자의 길이를 분류할 수 있다. 여기서, 표면 탄성파 기법에서 1보다 큰 파수(wavenumber, K)를 가진 주파수의 표면 탄성파를 물체에 발산할 수 있다. 여기서, 파수(K)는 하기 식으로 나타날 수 있다.
Figure pat00001
(여기서, λ는 파장이고, f는 주파수이고, d는 입자의 입경이다.)
두 개의 발진부(310, 320)는 제1 발진부(310)와 제2 발진부(320)를 포함할 수 있다. 제1 발진부(310)는 제1 흐름관(330)의 일측에 배치되고, 두 개의 제1 발진판(312, 314)이 서로 교차하여 배치됨으로써 소정의 주파수의 표면 탄성파를 발진할 수 있다. 제2 발진부(320)는 제1 흐름관(330)의 타측에 배치되고, 두 개의 제2 발진판(322, 324)이 서로 교차하여 배치됨으로써, 소정의 주파수의 표면 탄성파를 발진할 수 있다. 제1 발진부(310)와 제2 발진부(320)는 제1 흐름관(330)의 길이 방향에서 서로 이격하여 배치될 수 있다. 예를 들어, 제1 발진부(310)는 제1 흐름관(330)의 상측에 배치될 수 있고, 제2 발진부(320)는 제1 흐름관(330)의 하측에 배치될 수 있다.
구체적으로, 발광 소자(341, 342, 343)의 길이 분류 방법을 설명하면, 제1 흐름관(330) 내에 발광 소자들(341, 342, 343)이 혼합된 용액(SOL)을 투입하여 흘려준다. 제2 발진부(320)에 전기 신호를 인가하여 특정 주파수의 표면 탄성파를 제1 흐름관(330)으로 발산하여 소정 길이의 제1 발광 소자(341)를 분류한다. 예를 들어, 135MHz의 주파수의 표면 탄성파를 0.85W로 발진하면 제1 흐름관(330) 내의 발광 소자들 중 길이가 5㎛인 제1 발광 소자(341)들이 이에 힘을 받아 제1 흐름관(330)의 일측으로 이동하게 된다.
다음, 제1 발진부(310)에 전기 신호를 인가하여 특정 주파수의 표면 탄성파를 제1 흐름관(330)으로 발산하여 소정 길이의 제2 발광 소자(342)를 분류한다. 예를 들어, 170MHz의 주파수의 표면 탄성파를 0.85W로 발진하면 제1 흐름관(330) 내의 발광 소자들 중 길이가 4㎛인 발광 소자(342)들이 이에 힘을 받아 제1 흐름관(330)의 타측으로 이동하게 된다. 그리고, 제1 발진부(310) 및 제2 발진부(320)의 소정 주파수의 표면 탄성파에 영향을 받지 않은 제3 발광 소자(343)들은 그대로 제1 흐름관(330)을 타고 이동하게 된다.
제1 흐름관(330)의 말단에는 제1 배수관(332) 및 제2 배수관(334)이 분기되어 배치될 수 있다. 제1 배수관(332)은 제1 흐름관(330)의 중심으로부터 일측까지 커버할 수 있도록 배치되고, 제2 배수관(334)은 제1 흐름관(330)의 타측을 커버할 수 있도록 배치될 수 있다.
일 실시예에서는 3.8 내지 4.2㎛ 범위를 가진 발광 소자를 분류하기 위해, 발진부에서 165 내지 175MHz 범위의 주파수의 표면 탄성파를 발진할 수 있다. 이때, 주파수는 50 내지 100W의 에너지를 가질 수 있다.
한편, 제1 흐름관(330)의 일측 및 중심을 타고 이동한 제1 및 제3 발광 소자(341, 343)들은 제1 배수관(332)으로 이동하고, 제1 흐름관(330)의 타측을 타고 이동한 제2 발광 소자(342)들은 제2 배수관(334)으로 이동하여, 최종적으로 제2 발광 소자(342)들을 분류할 수 있다. 제1 배수관(332)으로 이동된 제1 및 제3 발광 소자(341, 343)들은 폐기되고, 제2 배수관(334)으로 이동된 제2 발광 소자(342)들은 취합하여 용매와 혼합하여 후속 공정에 사용될 수 있다.
일 실시예에서는 2개의 발진부(310, 320)를 이용하여 제2 발광 소자(342)들을 분류하는 것을 예로 도시하였지만, 이에 제한되지 않으며, 하나의 발진부를 이용하여 소정 길이를 가진 발광 소자를 분류하는 것도 가능하다.
다음, 도 6, 도 7 및 도 12를 참조하면, 발광 소자를 정렬 및 패키징(S300)할 수 있다.
앞에서 분류된 발광 소자는 용매와 혼합하여 용액(SOL)으로 재차 준비될 수 있다. 이 용액(SOL)을 도 6에 도시된 발광 소자의 검사 장치(200)에 투입한다. 유로부(210)에 투입된 용액(SOL)은 유로부(210)의 유로(211)를 따라 흘러내려간다.
유로(211)를 따라 흘러간 용액(SOL)은 정렬부(220)에서 정렬될 수 있다. 구체적으로, 제1 정렬 영역(220a)에서 제1 정렬 전극(251)과 제2 정렬 전극(252)에 전기 신호 즉, 전류를 흘려주면, 제1 정렬 전극(251)과 제2 정렬 전극(252) 사이에는 전기장이 생성될 수 있다. 본 실시예에서 제1 정렬 전극(251)과 제2 정렬 전극(252)에는 직류 신호(DC signal)를 인가할 수 있다. 용액(SOL) 내에 분산된 발광 소자(30)는 제1 정렬 전극(251)과 제2 정렬 전극(252)에 직류 신호가 인가되면 전기장에 반응하여 쌍극자 모멘트를 생성할 수 있다. 쌍극자 모멘트가 생성된 발광 소자(30)는 생성된 전기장에 반응하여 회전 토크(TDEP)가 발생하여 발광 소자(30)가 회전될 수 있다. 또한, 발광 소자(30)는 전기장에 의해 유전영동힘(FDEP)을 받을 수 있고, 유전영동힘을 받은 발광 소자(30)는 전기장 세기가 큰 쪽으로 이동하여 양 단부가 제1 정렬 전극(251)과 제2 정렬 전극(252) 방향으로 회전될 수 있다.
제1 정렬 영역(220a)을 통과한 용액(SOL)은 계속해서 유로(211)를 따라 흐르다가 제2 정렬 영역(220b)에서 재차 회전 정렬될 수 있다. 제2 정렬 영역(220b)에서는 제1 정렬 영역(220a)에서 회전 정렬되지 않은 발광 소자들이 회전 정렬될 수 있다. 일례로, 도 7에 도시된 바와 같이, 발광 소자(30)들의 각 발광층(36)이 제1 정렬 전극(251)에 인접하도록 배치될 수 있다.
이어, 도 8 내지 도 12를 참조하면, 발광 소자의 저항 및 휘도를 검사(S400, S500) 할 수 있다.
정렬부(220)를 통과하여 회전 정렬된 발광 소자(30)들은 유로부(210)를 따라 이동하여 검사 장치의 말단에 배치된 패키징부(240)에서 적층되어 저장될 수 있다. 발광 소자(30)가 혼합된 용액(SOL)이 유로부(210)를 통해 패키징부(240)로 흘러갈 때, 제2 여과 셔터(246)가 저장부(241)의 하측을 차단하면 제2 여과 셔터(246) 상부로 발광 소자(30)가 여과되어 적층되고 용액은 제2 여과 셔터(246)를 통과하게 된다. 그리고, 소정 시간 간격을 두고 제1 여과 셔터(245)가 저장부(241)의 상측을 차단하면, 발광 소자(30)가 저장부(241) 내로 들어오는 것을 차단할 수 있다.
이어, 패키징부(240)의 저장부(241)에 발광 소자(30)가 적층 및 정렬되면, 제1 검사 전극(242)과 제2 검사 전극(243)이 전극 이동부(247)에 의해 수평 이동할 수 있다. 수평 이동된 제1 검사 전극(242)은 발광 소자(30)의 일측에 컨택되고 제2 검사 전극(243)은 발광 소자(30)의 타측에 컨택될 수 있다. 제1 검사 전극(242)과 제2 검사 전극(243)이 발광 소자(30)의 양측에 컨택되어, 발광 소자(30)의 저항과 휘도를 각각 검사할 수 있다. 발광 소자(30)는 패키징부(240)의 저장부(241) 내에 포함된 복수의 발광 소자(30) 단위로 검사될 수 있다. 하나의 단위에 해당하는 기준치의 저항과 휘도를 가지고, 기준치 이상의 저항과 휘도를 나타내면 양호 판정하여 양품의 발광 소자를 취득(S700)할 수 있다.
그리고 기준치에 미달하는 저항 또는 휘도를 나타내면 불량 판정하고 취합하여 다음 단계로 이동될 수 있다.
도 12, 도 14 및 도 15를 참조하면, 불량 판정된 발광 소자(430)들을 포함하는 제1 용액(422)은 신규한 발광 소자(435)를 포함하는 제2 용액(424)과 혼합되는 공정이 수행될 수 있다. 불량 판정된 발광 소자(30)들을 포함하는 제1 용액(422) 중에서는 양품의 발광 소자들이 혼합되어 있을 수 있기 때문에 이들을 재사용할 수 있다.
일 실시예에서 제3 발진부(410)와 제2 흐름관(420)을 포함하여 장치를 구성하고 이 장치를 통해 표면 탄성파 기법을 이용하여 제1 용액(422)과 제2 용액(424)을 혼합할 수 있다. 제3 발진부(410)는 압전 기판 상에 서로 교차하여 배치된 제3 발진판(412, 414)으로 구성될 수 있다. 표면 탄성파 기법에서 1보다 작은 파수를 가진 주파수의 표면 탄성파를 액체에 발산하면, 액체에 탄성 스트리밍 유동(acoustic streaming flow)이 발생한다. 도 15에 도시된 바와 같이, 탄성 스트리밍 유동은 액체가 평면 상에서 회전하는 흐름이다. 즉, 제3 발진부(410)에서 1보다 작은 파수를 가진 주파수의 표면 탄성파를 제2 흐름관(420)으로 발산하여, 제2 흐름관(420) 내에 탄성 스트리밍 유동을 발생시켜 제1 용액(422)과 제2 용액(424)의 불량 판정된 발광 소자(430)와 신규한 발광 소자(435)들을 혼합할 수 있다. 이렇게 혼합된 혼합 용액(450)은 다시 처음의 공정 즉, 발광 소자의 크기 분류 단계(S200)로 이동되어 사용될 수 있다.
전술한 바와 같이, 일 실시예에 따른 발광 소자의 검사 방법은 길이 별로 발광 소자를 분류하여 원하는 길이의 발광 소자를 얻을 수 있다. 또한, 일 실시예에 따른 발광 소자의 검사 방법은 양품의 발광 소자를 얻을 수 있어 표시 장치의 불량을 방지할 수 있다.
이하, 발광 소자의 검사 방법으로 얻은 양품의 발광 소자를 이용한 표시 장치의 제조 방법을 설명한다.
도 16은 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 흐름도이다. 도 17은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 18은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다. 도 19는 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 20은 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다. 도 21은 일 실시예에 따른 표시 장치의 제조 공정 중 일부를 나타내는 단면도이다. 도 22는 일 실시예에 따른 표시 장치의 제조 공정 중 일 단계에서 서브 화소를 나타내는 평면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 발광 소자 검사 및 잉크를 준비하는 단계(S1000), 복수의 전극을 포함하는 대상 기판 상에 잉크를 도포하는 단계(S1100), 발광 소자를 정렬하는 단계(S1200), 및 복수의 접촉 전극을 형성하는 단계(S1300)를 포함할 수 있다.
도 12 및 도 16을 참조하면, 발광 소자를 검사하고 양호 판정 받은 발광 소자들을 포함하는 용액인 잉크를 준비한다.(S1000) 이 단계는 도 12 내지 도 15에서 설명하였으므로 자세한 설명을 생략한다.
이어, 도 16 내지 도 18을 참조하면, 복수의 전극을 포함하는 대상 기판(SUB) 상에 잉크를 도포한다.(S1100) 먼저, 대상 기판(SUB)을 준비한다. 도면에 도시되지 않았으나, 대상 기판(SUB)은 복수의 도전층들과 복수의 절연층들로 구성된 회로 소자들을 포함하는 복수의 서브 화소를 포함할 수 있다. 이하에서는 설명의 편의를 위해 이들을 포함한 대상 기판(SUB)으로 도시하여 설명하기로 한다.
다음, 대상 기판(SUB) 상에 서로 이격된 복수의 제1 뱅크(BNL1)들을 형성한다. 제1 뱅크(BNL1)는 대상 기판(SUB)의 상면으로부터 돌출된 형상을 가질 수 있다. 이에 대한 설명은 상술한 바와 동일하다. 또한, 대상 기판(SUB) 상에 대상 기판(SUB)에 형성된 회로 소자들을 노출하는 제1 컨택홀(CT1) 및 제2 컨택홀(CT2)을 형성한다.
다음, 제1 뱅크(BNL1)들 상에 배치되는 제1 전극층(21')과 제2 전극층(22')을 형성한다. 제1 전극층(21')과 제2 전극층(22')은 제2 방향(DR2)으로 연장되고 제1 패턴(70)을 기준으로 서로 이격된다. 제1 전극층(21')과 제2 전극층(22')은 표시 장치(10)의 제조 공정 중 제2 방향(DR2)으로 연장되어 다른 서브 화소에도 배치될 수 있다. 이들은 후속 공정에서 발광 소자(30)를 배치한 뒤, 각 서브 화소(PXn)의 절단부 영역(CBA)에서 제1 전극(21')과 제2 전극(22')을 분리하는 단선 공정이 수행되어 각각 제1 전극(21)과 제2 전극(22)을 형성할 수 있다.
이어, 도 19 및 도 20을 참조하면, 제1 전극층(21') 및 제2 전극층(22')을 덮는 제1 절연물층(51')을 형성하고, 제1 절연물층(51') 상에 배치되며 각 서브 화소(PXn)의 발광 영역(EMA)과 절단부 영역(CBA)을 둘러싸는 제2 뱅크(BNL2)를 형성한다. 제1 절연물층(51')은 대상 기판(SUB) 상에서 전면적으로 배치되며, 전극층(21', 22')들을 덮을 수 있다. 제1 절연물층(51')은 전극층(21', 22')들 상면이 노출되도록 후속 공정에서 일부 제거되어 제1 절연층(51)을 형성할 수 있다. 제2 뱅크(BNL2)는 각 서브 화소(PXn)를 둘러싸도록 배치되어 이들을 서로 구분함과 동시에 발광 영역(EMA)과 절단부 영역(CBA)을 구분할 수 있다.
다음, 도 16, 도 21 및 도 22를 참조하면, 발광 소자를 정렬한다.(S1200) 구체적으로, 제1 뱅크(BNL1)들 사이에 복수의 발광 소자(30)들을 배치한다. 발광 소자(30)는 제1 절연물층(51') 상에서 양 단부가 각각 제1 전극층(21')과 제2 전극층(22') 상에 배치될 수 있다. 발광 소자(30)는 잉크(IN) 내에 분산된 상태로 대상 기판(SUB) 상에 분사될 수 있다. 예시적인 실시예에서, 발광 소자(30)는 용매를 포함하는 잉크(IN) 내에 분산된 상태로 준비되고 전술한 잉크젯 프린팅 장치를 이용한 프린팅 공정으로 대상 기판(SUB) 상에 분사될 수 있다. 잉크젯 프린팅 장치를 통해 분사된 잉크는 제2 뱅크(BNL2)가 둘러싸는 영역 내에 안착될 수 있다. 제2 뱅크(BNL2)는 잉크(IN)가 이웃하는 다른 서브 화소(PXn)로 넘치는 것을 방지할 수 있다.
이어, 발광 소자(30)를 포함하는 잉크(IN)가 분사되면, 각 전극층(21', 22')에 전기 신호를 인가하여 복수의 발광 소자(30)들을 제1 절연물층(51') 상에 배치한다.
구체적으로, 복수의 전극층(21', 22')들에 전기 신호 즉, 전류를 흘려주면, 전극층(21', 22') 상에는 전기장(E-Field)이 생성될 수 있다. 잉크(IN) 내에 분산된 발광 소자(30)는 복수의 전극층(21', 22') 중 어느 하나에 교류 신호가 인가되면 쌍극자 모멘트를 생성한다. 쌍극자 모멘트가 생성된 발광 소자(30)는 생성된 전기장에 반응하여 회전 토크(TDEP)가 발생하여 발광 소자(30)가 정렬된다. 그리고 발광 소자(30)는 제1 전기장에 의해 유전영동힘(FDEP)을 받을 수 있고, 유전영동힘을 받은 발광 소자(30)는 전기장 세기가 큰 쪽으로 이동하여 양 단부가 복수의 전극층(21', 22') 상에 안착될 수 있다.
도 21 및 도 22에 도시된 바와 같이, 잉크에 분산된 복수의 발광 소자(30)들은 일측 단부가 제1 전극층(21')에 놓여지고 타측 단부가 제2 전극(22') 상에 놓이도록 다음, 대상 기판(SUB) 상에 분사된 잉크(IN)에서 용매가 제거됨으로써 발광 소자(30)는 그 위치가 고정될 수 있다.
이어, 도 2, 도 3 및 도 16을 참조하면, 복수의 접촉 전극을 형성한다.(S1300) 구체적으로, 제1 전극층(21')과 제2 전극층(22')의 상면이 노출되도록 제1 절연물층(51')을 일부 제거하여 제1 절연층(PAS1)을 형성한다. 제1 절연층(PAS1)은 각 전극층(21', 22') 일부를 노출하는 개구부(OP)를 포함할 수 있다. 개구부(OP)를 통해 노출된 전극층(21', 22')들의 상면은 후술하는 접촉 전극(26, 27)들과 접촉할 수 있다.
이어, 제1 전극층(21')과 제2 전극층(22') 중 절단부 영역(CBA)에 배치된 부분을 단선하는 공정을 수행하여 제1 전극(21)과 제2 전극(22)을 형성한다. 이어, 대상 기판(SUB) 상에 발광 소자(30)의 양 단부에 각각 접촉하는 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2)을 형성할 수 있다. 그리고, 제1 접촉 전극(CNE1) 및 제2 접촉 전극(CNE2) 상에 제3 절연층(PAS3) 및 제4 절연층(PAS4)을 형성하여 표시 장치(10)를 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
200: 발광 소자의 검사 장치 210: 유로부
220: 정렬부 240: 패키징부
251, 252: 제1 및 제2 정렬 전극 310, 320: 제1 및 제2 발진부
330: 제1 흐름관

Claims (20)

  1. 발광 소자가 혼합된 용액이 이동하는 유로를 포함하며, 일 방향으로 연장된 유로부;
    상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부;
    상기 유로부의 말단에 배치되어 상기 발광 소자가 적층되는 패키징부; 및
    상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함하는 발광 소자의 검사 장치.
  2. 제1 항에 있어서,
    상기 유로부는 상단에 배치된 주입구 및 하단에 배치된 배출구를 포함하며,
    상기 주입구와 상기 배출구의 평면 형상은 직사각형으로 이루어진 발광 소자의 검사 장치.
  3. 제2 항에 있어서,
    상기 유로의 평면 형상은 상기 주입구 또는 상기 배출구와 동일한 형상으로 이루어진 발광 소자의 검사 장치.
  4. 제1 항에 있어서,
    상기 정렬부는 제1 정렬 영역 및 제2 정렬 영역을 포함하며,
    상기 제1 정렬 영역과 상기 제2 정렬 영역은 상기 일 방향으로 서로 이격하여 배치되는 발광 소자의 검사 장치.
  5. 제4 항에 있어서,
    상기 제1 정렬 영역 또는 상기 제2 정렬 영역의 직경은 상기 발광 소자의 장축의 길이보다 큰 발광 소자의 검사 장치.
  6. 제1 항에 있어서,
    상기 패키징부는,
    상기 유로부로부터 연장된 저장부;
    상기 저장부 내의 양측에 배치된 복수의 검사 전극;
    상기 저장부의 상단과 하단에 각각 배치된 여과 셔터; 및
    상기 유로부의 외측에 배치되어 상기 복수의 검사 전극을 이동시키는 전극 이동부를 포함하는 발광 소자의 검사 장치.
  7. 제6 항에 있어서,
    상기 복수의 검사 전극은 상기 복수의 정렬 전극과 이격하여 배치되는 발광 소자의 검사 장치.
  8. 제6 항에 있어서,
    상기 여과 셔터는 상기 저장부의 상단에 배치된 제1 여과 셔터 및 상기 저장부의 하단에 배치된 제2 여과 셔터를 포함하며,
    상기 제1 여과 셔터와 상기 제2 여과 셔터는 상기 저장부의 상단과 하단을 각각 개폐하는 발광 소자의 검사 장치.
  9. 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함하는 발광 소자의 검사 장치를 이용하는 발광 소자의 검사 방법에 있어서,
    상기 발광 소자와 용매가 혼합된 용액을 준비하는 단계;
    상기 발광 소자의 길이 별로 분류하는 단계;
    상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계;
    상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계; 및
    상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하는 단계를 포함하는 발광 소자의 검사 방법.
  10. 제9 항에 있어서,
    표면 탄성파 기법을 이용하여 소정 길이의 상기 발광 소자를 분류하는 발광 소자의 검사 방법.
  11. 제10 항에 있어서,
    상기 발광 소자의 길이는 3.8 내지 4.2㎛인 발광 소자의 검사 방법.
  12. 제11 항에 있어서,
    상기 표면 탄성파는 165 내지 175MHz의 주파수 대역인 발광 소자의 검사 방법.
  13. 제9 항에 있어서,
    상기 정렬부에서 상기 복수의 정렬 전극에 전기 신호를 인가하여 전기장을 발생시켜 상기 발광 소자를 회전 및 정렬시키는 발광 소자의 검사 방법.
  14. 제13 항에 있어서,
    상기 패키징부는 복수의 검사 전극 및 상기 복수의 검사 전극을 수평 이동시키는 전극 이동부를 포함하며,
    상기 패키징부에 정렬된 복수의 상기 발광 소자의 양측에 상기 전극 이동부를 통해 상기 복수의 검사 전극을 컨택시켜 상기 발광 소자의 저항과 휘도를 측정하는 발광 소자의 검사 방법.
  15. 제9 항에 있어서,
    상기 발광 소자의 저항 및 휘도가 양호로 판정되면 상기 발광 소자를 수득하고, 상기 발광 소자의 저항 또는 휘도가 불량으로 판정되면 상기 발광 소자를 취합하여 상기 용액에 재투입하는 발광 소자의 검사 방법.
  16. 제15 항에 있어서,
    상기 용액에 재투입된 상기 발광 소자는 표면 탄성파 기법을 이용하여 재혼합하는 발광 소자의 검사 방법.
  17. 제16 항에 있어서,
    상기 재혼합된 상기 용액은 상기 발광 소자의 길이 별로 분류하는 단계, 상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계, 상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계, 및 상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하는 단계를 재수행하는 발광 소자의 검사 방법.
  18. 유로를 포함하며, 일 방향으로 연장된 유로부, 상기 유로부의 적어도 일부에서 상기 유로가 확장된 적어도 하나의 정렬부, 상기 유로부의 말단에 배치되어 발광 소자가 적층되는 패키징부, 및 상기 정렬부의 외면에 배치된 복수의 정렬 전극을 포함하는 발광 소자의 검사 장치를 이용하는 표시 장치의 제조 방법에 있어서,
    상기 발광 소자와 용매가 혼합된 용액을 준비하는 단계;
    상기 발광 소자의 길이 별로 분류하는 단계;
    상기 용액을 상기 검사 장치에 투입하고 상기 정렬부에서 상기 발광 소자를 정렬시키는 단계;
    상기 정렬된 상기 발광 소자를 상기 패키징부에서 정렬하는 단계;
    상기 발광 소자의 저항 및 휘도를 검사하여 양불을 판정하여 양호 판정된 발광 소자를 수득하는 단계;
    상기 양호 판정된 발광 소자를 용매와 혼합하여 잉크를 준비하는 단계;
    복수의 서브 픽셀을 포함하는 대상 기판 상에 상기 잉크를 도포하고 상기 발광 소자를 정렬하는 단계; 및
    상기 발광 소자 상에 복수의 접촉 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 발광 소자를 정렬하는 단계는,
    상기 대상 기판 상에 제1 전극층 및 제2 전극층을 형성하고, 상기 대상 기판 상에 상기 잉크를 잉크젯 프린팅 장치를 이용하여 도포하고, 상기 대상 기판 상에 전기장을 생성하여 상기 발광 소자를 정렬시키는 것을 포함하는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 발광 소자 상에 복수의 접촉 전극을 형성하는 단계는,
    상기 대상 기판 상에 제1 절연층을 형성하고, 상기 발광 소자의 양 단부에 각각 접촉하는 제1 접촉 전극 및 제2 접촉 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.

KR1020200069189A 2020-06-08 2020-06-08 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법 KR20210152636A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200069189A KR20210152636A (ko) 2020-06-08 2020-06-08 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법
US17/301,503 US11810829B2 (en) 2020-06-08 2021-04-05 Apparatus for inspecting light emitting elements, method of inspecting light emitting elements using the apparatus, and method of manufacturing display device using the apparatus
CN202110617013.3A CN114119624A (zh) 2020-06-08 2021-06-03 用于检查发光元件的设备及使用设备检查发光元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200069189A KR20210152636A (ko) 2020-06-08 2020-06-08 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210152636A true KR20210152636A (ko) 2021-12-16

Family

ID=78817825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069189A KR20210152636A (ko) 2020-06-08 2020-06-08 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11810829B2 (ko)
KR (1) KR20210152636A (ko)
CN (1) CN114119624A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM470475U (zh) * 2013-10-18 2014-01-11 Nisho Image Tech Inc 發光異常檢測電路
KR102145208B1 (ko) * 2014-06-10 2020-08-19 삼성전자주식회사 발광소자 패키지 제조방법
JP6705301B2 (ja) * 2016-06-13 2020-06-03 富士ゼロックス株式会社 計測装置
KR102621668B1 (ko) 2018-11-08 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
CN114119624A (zh) 2022-03-01
US11810829B2 (en) 2023-11-07
US20210384084A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US20230057723A1 (en) Display apparatus
US20210367024A1 (en) Display device
US11670628B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US20230207571A1 (en) Display device and method for manufacturing same
CN115104185A (zh) 显示装置
KR20220003685A (ko) 표시 장치
US20220052107A1 (en) Display device
KR20210143363A (ko) 표시 장치의 검사 방법 및 표시 장치의 제조 방법
KR20220047440A (ko) 발광 소자 잉크, 표시 장치 및 그 제조 방법
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20210143350A (ko) 표시 장치
US20220140194A1 (en) Display device
US20220189939A1 (en) Display device
KR20210152636A (ko) 발광 소자의 검사 장치, 이를 이용한 발광 소자의 검사 방법 및 표시 장치의 제조 방법
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210141801A (ko) 표시 장치
CN116034469A (zh) 显示装置及其制造方法
KR20220030404A (ko) 표시 장치 및 그 제조 방법
KR20210124594A (ko) 표시 장치 및 이의 제조 방법
KR20210132271A (ko) 표시 장치
KR20210156909A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
US20230246139A1 (en) Display device and method for fabricating the same
US20220130928A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination