KR20210151372A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20210151372A
KR20210151372A KR1020200068098A KR20200068098A KR20210151372A KR 20210151372 A KR20210151372 A KR 20210151372A KR 1020200068098 A KR1020200068098 A KR 1020200068098A KR 20200068098 A KR20200068098 A KR 20200068098A KR 20210151372 A KR20210151372 A KR 20210151372A
Authority
KR
South Korea
Prior art keywords
map data
memory
data
map
memory controller
Prior art date
Application number
KR1020200068098A
Other languages
English (en)
Inventor
유병성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200068098A priority Critical patent/KR20210151372A/ko
Priority to US17/088,380 priority patent/US11379357B2/en
Priority to CN202110188505.5A priority patent/CN113764011A/zh
Publication of KR20210151372A publication Critical patent/KR20210151372A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 저장 장치 및 이의 동작 방법에 관한 것으로, 저장 장치는 노멀 데이터 및 맵 데이터를 저장하는 메모리 셀 어레이를 포함하는 메모리 장치; 및 호스트로부터의 요청에 응답하여 상기 메모리 장치의 프로그램 동작, 리드 동작, 소거 동작을 포함하는 제반 동작을 제어하는 메모리 컨트롤러를 포함하며, 상기 메모리 장치는 맵 데이터 로드 동작 시 상기 메모리 셀 어레이에 저장된 상기 맵 데이터 중 제1 맵 데이터를 리드하여 상기 메모리 컨트롤러로 전송하고, 상기 맵 데이터 중 제2 맵 데이터를 리드하여 상기 메모리 장치의 페이지 버퍼 그룹에 저장한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는 맵 데이터의 로딩 용량을 증가시키고 동작 속도를 개선할 수 있는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는 노멀 데이터 및 맵 데이터를 저장하는 메모리 셀 어레이를 포함하는 메모리 장치; 및 호스트로부터의 요청에 응답하여 상기 메모리 장치의 프로그램 동작, 리드 동작, 소거 동작을 포함하는 제반 동작을 제어하는 메모리 컨트롤러를 포함하며, 상기 메모리 장치는 맵 데이터 로드 동작 시 상기 메모리 셀 어레이에 저장된 상기 맵 데이터 중 제1 맵 데이터를 리드하여 상기 메모리 컨트롤러로 전송하고, 상기 맵 데이터 중 제2 맵 데이터를 리드하여 상기 메모리 장치의 페이지 버퍼 그룹에 저장한다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은 메모리 셀 어레이의 시스템 블록에 저장된 맵 데이터 중 제1 맵 데이터 및 제2 맵 데이터를 리드하는 단계; 상기 제1 맵 데이터를 메모리 컨트롤러로 전송하여 상기 메모리 컨트롤러의 메모리 버퍼부에 저장하고, 상기 제2 맵 데이터를 페이지 버퍼 그룹에 저장하는 단계; 및 상기 메모리 컨트롤러로부터 논리 블록 어드레스가 상기 페이지 버퍼 그룹으로 수신되면, 상기 수신된 논리 블록 어드레스에 대응되는 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는지 서치하는 맵 서치 동작을 수행하는 단계를 포함한다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은 맵 데이터 로드 동작 시 시스템 블록에 저장된 맵 데이터 중 제1 맵 데이터를 메모리 컨트롤러에 저장하고, 상기 맵 데이터 중 제2 맵 데이터를 메모리 장치의 페이지 버퍼 그룹에 저장하는 단계; 맵 데이터 서치 동작 시 상기 메모리 장치는 상기 메모리 컨트롤러로부터 논리 블록 어드레스를 수신하고, 수신된 상기 논리 블록 어드레스에 대응하는 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는지 서치하는 단계; 데이터 프로그램 동작 시 상기 메모리 장치는 상기 메모리 컨트롤러로부터 노멀 데이터와 상기 논리 블록 어드레스를 수신하고, 상기 노멀 데이터를 메모리 셀 어레이에 저장한 후 상기 제2 맵 데이터 중 상기 논리 블록 어드레스에 대응되는 맵 데이터를 상기 페이지 버퍼 그룹에 잔류시키는 단계; 및 맵 데이터 플러시 동작 시 상기 페이지 버퍼 그룹에 잔류하는 맵 데이터를 상기 메모리 셀 어레이에 저장하는 단계를 포함한다.
본 기술에 따르면 저장 장치의 맵 데이터 저장 성능 및 동작 속도가 개선된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 프로그램 동작에 따른 메모리 셀 어레이의 영역 구분을 설명하기 위한 도면이다.
도 7은 도 2의 페이지 버퍼 그룹에 포함된 페이지 버퍼들을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 맵 데이터의 로드 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 맵 데이터 서치 동작을 설명하기 위한 순서도이다.
도 10은 본 발명의 실시 예에 따른 맵 데이터 서치 동작 시 맵 데이터의 이동을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 맵 데이터 서치 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터의 업데이트 동작 시 데이터의 이동을 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터의 프로그램 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 맵 데이터의 플러시 동작 시 맵 데이터의 이동을 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 맵 데이터의 플러시 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 노멀 데이터 및 맵(Map) 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 노멀 데이터 및 맵 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(110)를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드인 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 메모리 장치(100)는 페이지 버퍼 그룹(123)을 포함할 수 있다. 페이지 버퍼 그룹(123)은 프로그램 동작 시 프로그램할 데이터를 수신하여 임시 저장한 후 임시 저장된 데이터를 메모리 셀 어레이(110)에 저장한다. 또한 페이지 버퍼 그룹(123)은 리드 동작 시에 메모리 셀 어레이(110)에 저장된 데이터를 리드하고, 리드된 데이터를 메모리 컨트롤러(200)로 출력한다. 또한 페이지 버퍼 그룹(123)은 메모리 셀 어레이(110)에 저장된 맵 데이터를 리드하여 저장할 수 있다. 페이지 버퍼 그룹(123)은 메모리 컨트롤러(200)로부터 논리 블록 어드레스(Logical Block Address, LBA)를 입력받아 저장된 맵 데이터 중 논리 블록 어드레스(LBA)에 대응하는 맵 데이터를 서치하는 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200) 메모리 장치(100)로부터 맵 데이터를 수신하여 저장할 수 있다. 실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(LBA)를 입력받고, 맵 데이터를 이용하여 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 논리 블록 어드레스(LBA) 및 노멀 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(LBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(LBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 프로세서부(210) 및 메모리 버퍼부(220)를 포함할 수 있다.
프로세서부(210)는 메모리 컨트롤러(200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(210)는 외부의 호스트(300)와 통신하고, 메모리 장치(100)와 통신할 수 있다. 또한 프로세서부(210)는 메모리 버퍼부(220)와 통신할 수 있다. 프로세서부(210)는메모리 버퍼부(220)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치(50)의 동작을 제어할 수 있다.
프로세서부(210)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(210)는 플래시 변환 계층(FTL)을 통해 호스트(300)가 제공한 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 데이터를 이용하여 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)은 메모리 버퍼부(220)에 저장된 맵핑 테이블을 이용하여 어드레스 변환 동작을 수행할 수 있다.
프로세서부(210)는 호스트(300)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(210)는 랜더마이징 시드(seed)를 이용하여 호스트(300)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(100)에 제공되어 메모리 셀 어레이(110)에 프로그램된다.
프로세서부(210)는 리드 동작 시 메모리 장치(100)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(210)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(300)로 출력될 것이다.
실시 예로서, 프로세서부(210)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(220)는 프로세서부(210)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(220)는 프로세서부(210)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(220)는 맵 데이터를 저장할 수 있다. 메모리 버퍼부(220)는 프로세서부(210)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(220)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
메모리 버퍼부(220)는 쓰기/읽기 버퍼(221) 및 맵 캐시 버퍼(222)를 포함할 수 있다.
쓰기/읽기 버퍼(221)는 프로그램 동작 시 호스트(300)로부터 수신된 노멀 데이터를 저장하고, 저장된 데이터를 메모리 장치(100)로 전송한다. 또한, 쓰기/읽기 버퍼(221)는 리드 동작 시 메모리 장치(100)로부터 수신된 노멀 데이터를 저장하고, 저장된 데이터를 호스트(300)로 전송한다.
맵 캐시 버퍼(222)는 메모리 장치(100)로부터 맵 데이터를 수신하여 저장할 수 있다. 예를 들어, 메모리 장치(100)는 저장 장치의 파워 업 동작 시 메모리 셀 어레이(110)에 저장된 맵 데이터 중 일부 데이터를 리드하고, 리드된 데이터를 메모리 컨트롤러(200)로 전송하고, 메모리 컨트롤러(200)는 메모리 장치(100)로부터 수신된 맵 데이터를 맵 캐시 버퍼(222)에 저장할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
상술한 본 발명의 일실시 예에 따른 저장 장치(50)는 메모리 장치(100)의 메모리 셀 어레이(110)에 저장된 맵 데이터 중 제1 맵 데이터를 리드하여 메모리 컨트롤러(200)의 맵 캐시 버퍼(222)에 저장하고, 제2 맵 데이터를 리드하여 메모리 장치(100)의 페이지 버퍼 그룹(123)에 저장할 수 있다. 이로 인하여 리드된 맵 데이터를 저장할 수 있는 데이터 저장 용량을 증가시킬 수 있다.
일 실시 예에서, 제1 맵 데이터는 메모리 셀 어레이(110)에 저장된 맵 데이터 중 액세스 횟수가 상대적으로 낮은 콜드(Cold) 데이터일 수 있으며, 제2 맵 데이터는 메모리 셀 어레이(110)에 저장된 맵 데이터 중 액세스 횟수가 상대적으로 높은 핫(Hot) 데이터일 수 있다. 또한 일 실시 예에서 제1 맵 데이터는 메모리 셀 어레이(110)에 저장된 맵 데이터 중 맵 캐시 버퍼(222)의 저장 용량만큼 우선 리드된 맵 데이터일 수 있으며, 제2 맵 데이터는 메모리 셀 어레이(110)에 저장된 맵 데이터 중 제1 맵 데이터가 리드된 이 후 페이지 버퍼 그룹(123)의 맵 데이터 저장 용량만큼 리드된 맵 데이터일 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 페이지 버퍼 그룹(123)에 연결된다. 실시 예로서, 복수의 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록(예를 들어 BLK1)은 시스템 블록일 수 있다. 시스템 블록은 리드 리클레임(read reclaim) 테이블 및 맵 데이터를 저장할 수 있다. 맵 데이터는 복수의 맵 테이블을 포함할 수 있다. 맵 데이터에 대한 자세한 설명은 후술하도록 한다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 페이지 버퍼 그룹(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)는 제1 내지 제m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 페이지 버퍼 그룹(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 페이지 버퍼 그룹(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 페이지 버퍼 그룹(123)는 열 선택 회로를 포함할 수 있다.
맵 데이터 로드 동작 시 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 시스템 블록(BLK1)에 저장된 맵 데이터 중 제1 맵 데이터를 리드할 수 있다. 리드된 제1 맵 데이터는 데이터 입출력 회로(124)를 통해 도 1의 메모리 컨트롤러(200)로 전송된다. 또한, 맵 데이터 로드 동작 시 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 시스템 블록(BLK1)에 저장된 맵 데이터 중 제2 맵 데이터를 리드하고, 리드된 제2 맵 데이터를 저장한다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 맵 데이터 서치 동작 시 저장된 제2 맵 데이터 중 메모리 컨트롤러(200)로부터 수신되는 논리 블록 어드레스(LBA)에 대응되는 맵 데이터를 서치할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 노멀 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 페이지 버퍼 그룹(123)에 포함된 제1 내지 제m 페이지 버퍼들(PB1~PBm)로부터 전달된 노멀 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 페이지 버퍼 그룹(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
실시 예에서, 제어 로직(130)은 메모리 컨트롤러(200)의 제어에 따라 메모리 컨트롤러(200)로부터 수신한 데이터를 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장할 수 있다.
제어 로직(130)은 메모리 컨트롤러(200)의 제어에 따라 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장된 노멀 데이터 또는 맵 데이터를 메모리 셀 어레이(110)에 프로그램할 수 있다.
예를 들어, 제어 로직(130)은 메모리 컨트롤러(200)로부터 프로그램 커맨드를 수신하면, 프로그램 커맨드에 응답하여 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장된 노멀 데이터를 메모리 셀 어레이(110)에 프로그램할 수 있다. 제어 로직(130)은 메모리 컨트롤러(200)로부터 맵 데이터 플러시 커맨드를 수신하면, 맵 데이터 플러시 커맨드에 응답하여 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장된 서치된 맵 데이터를 메모리 셀 어레이(110)의 시스템 블록(BLK1)에 프로그램할 수 있다.
제어 로직(130)은 메모리 컨트롤러(200)의 제어에 따라, 메모리 셀 어레이(110)에 저장된 노멀 데이터를 리드할 수 있다. 구체적으로, 제어 로직(130)은 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장된 데이터를 메모리 셀 어레이(110)에 먼저 프로그램한 이후에, 메모리 셀 어레이(110)로부터 리드한 데이터를 페이지 버퍼 그룹(123)의 페이지 버퍼들(123)에 저장할 수 있다. 제어 로직(130)은 페이지 버퍼 그룹(123)의 페이지 버퍼들에 저장된 데이터를 데이터 입출력 회로(124)를 통해 메모리 컨트롤러(200)에 제공할 수 있다.
제어 로직(130)은 메모리 컨트롤러(200)의 제어에 따라, 메모리 셀 어레이(110)의 시스템 블록(BLK1)에 저장된 맵 데이터를 리드할 수 있다. 구체적으로, 제어 로직(130)은 시스템 블록(BLK1)으로부터 리드한 맵 데이터 중 제1 맵 데이터를 데이터 입출력 회로(124)를 통해 메모리 컨트롤러(200)에 제공할 수 있다. 또한, 제어 로직(130)은 시스템 블록(BLK1)으로부터 리드한 맵 데이터 중 제2 맵 데이터를 저장할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 4에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제m 열의 셀 스트링들(CS1m, CS2m)은 제m 비트라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 프로그램 동작에 따른 메모리 셀 어레이의 영역 구분을 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 셀 어레이(110)는 프로그램 동작 시 프로그램 방식에 따라 저장 공간을 스태틱(Static) SLC 영역, 다이나믹(Dynamic) SLC 영역, TLC 영역으로 구분할 수 있다.
예를 들어 스태틱 SLC 영역, 다이나믹 SLC 영역은 프로그램 동작 시 SLC 프로그램 방식으로 프로그램되는 영역이며, TLC 영역은 프로그램 동작 시 TLC 프로그램 방식으로 프로그램되는 영역이다.
메모리 장치는 프로그램 동작 시 프로그램 동작 속도 및 안정성을 개선하기 위하여 프로그램할 데이터를 수신한 후, 수신된 데이터를 SLC 프로그램 방식으로 스태틱 SLC 영역 또는 다이나믹 SLC 영역에 프로그램한다. 이 후, 메모리 장치의 백그라운드 동작 시 스태틱 SLC 영역 또는 다이나믹 SLC 영역에 저장된 데이터를 리드하고, 리드된 데이터를 TLC 영역에 프로그램한다.
이로 인하여 외부로부터 수신된 데이터의 프로그램 동작 시 SLC 프로그램 방식으로 프로그램 동작을 수행하여 프로그램 동작 속도 및 데이터의 신뢰성을 개선할 수 있으며, 백그라운드 동작(예를 들어 가비지 컬렉션 동작) 시 스태틱 SLC 영역 또는 다이나믹 SLC 영역에 저장된 데이터를 TLC 영역에 TLC 프로그램 방식으로 프로그램하여 데이터 저장 효율을 개선할 수 있다.
스태틱 SLC 영역은 메모리 셀 어레이(110)의 설정된 데이터 용량만큼 고정된 영역이며, 다이나믹 SLC 영역 프로그램할 데이터의 용량에 따라 가변적인 영역이다. 이에 따라, 다이나믹 SLC 영역은 스태틱 SLC 영역과 인접하거나, TLC 영역 사이에 배치될 수 있다.
도 7은 도 2의 페이지 버퍼 그룹에 포함된 페이지 버퍼들을 설명하기 위한 도면이다.
복수의 페이지 버퍼들(PB1 내지 PBm) 각각은 메인 버퍼(Main Buffer), 캐시 버퍼(Cache Buffer), 제1 맵 버퍼(1st Map Buffer), 및 제2 맵 버퍼(2nd Map Buffer)를 포함하여 구성될 수 있다.
각 페이지 버퍼들(PB1 내지 PBm)의 메인 버퍼(Main Buffer)들은 메인 버퍼단(123A)으로 지칭될 수 있으며, 각 페이지 버퍼들(PB1 내지 PBm)의 캐시 버퍼(Cache Buffer)들은 캐시 버퍼단(123B)으로 지칭될 수 있으며, 각 페이지 버퍼들(PB1 내지 PBm)의 제1 맵 버퍼(M1st Map Buffer)들은 제1 맵 버퍼단(123C)으로 지칭될 수 있으며, 각 페이지 버퍼들(PB1 내지 PBm)의 제2 맵 버퍼(2nd Map Buffer)들은 제2 맵 버퍼단(123D)으로 지칭될 수 있다.
메인 버퍼단(123A)은 프로그램 동작 시 저장된 데이터에 따라 도 2의 비트 라인들(BL1 내지 BLm)의 전위 레벨을 조절하며, 리드 동작 시 비트 라인들(BL1 내지 BLm)의 전위 또는 전류량을 센싱하고, 센싱된 데이터를 저장할 수 있다.
캐시 버퍼단(123B)은 프로그램 동작 시 외부로부터 수신된 프로그램할 데이터를 수신하여 임시 저장하고 임시 저장된 데이터를 메인 버퍼단(123A)으로 전송할 수 있으며, 리드 동작 시 메인 버퍼단(123A)으로부터 센싱된 데이터를 전송받아 이를 외부로 전송할 수 있다.
제1 맵 버퍼단(123C)은 맵 데이터 로드 동작 시 시스템 블록에 저장된 맵 데이터 중 제2 맵 데이터를 저장한다.
제2 맵 버퍼단(123D)은 맵 데이터 서치 동작 시 외부로부터 수신된 논리 블록 어드레스(LBA)를 저장한다.
맵 데이터 서치 동작 시 각 페이지 버퍼들(PB1 내지 PBm)은 제2 맵 버퍼단(123D)에 저장된 논리 블록 어드레스(LBA)에 대응하는 맵 데이터가 제1 맵 버퍼단(123C)에 저장되었는지를 서치할 수 있다.
도 8은 본 발명의 실시 예에 따른 맵 데이터의 로드 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 맵 데이터의 로드 동작 시 메모리 장치의 시스템 블록(System Block)에 저장된 맵 데이터는 리드되어 메모리 컨트롤러의 맵 캐시 버퍼(222) 및 메모리 장치의 페이지 버퍼 그룹(123)에 저장될 수 있다.
예를 들어, 메모리 장치의 시스템 블록(System Block)에 저장된 맵 데이터 중 제1 맵 데이터(G1)는 메모리 장치의 페이지 버퍼 그룹(123)에 의해 리드되고, 리드된 제1 맵 데이터(G1)는 메모리 컨트롤러의 맵 캐시 버퍼(222)로 전송되어 저장될 수 있고, 시스템 블록(System Block)에 저장된 맵 데이터 중 제2 맵 데이터(G2)는 페이지 버퍼 그룹(123)에 의해 리드되어 저장될 수 있다.
예를 들어, 제1 맵 데이터(G1)는 시스템 블록(System Block)에 저장된 맵 데이터 중 액세스 횟수가 상대적으로 낮은 콜드(Cold) 데이터일 수 있으며, 제2 맵 데이터(G2)는 시스템 블록(System Block)에 저장된 맵 데이터 중 액세스 횟수가 상대적으로 높은 핫(Hot) 데이터일 수 있다.
다른 실시 예에서 제1 맵 데이터(G1)는 시스템 블록(System Block)에 저장된 맵 데이터 중 맵 캐시 버퍼(222)의 저장 용량만큼 우선 리드된 맵 데이터일 수 있으며, 제2 맵 데이터(G2)는 시스템 블록(System Block)에 저장된 맵 데이터 중 제1 맵 데이터(G1)가 리드된 이 후 페이지 버퍼 그룹(123)의 맵 데이터 저장 용량만큼 리드된 맵 데이터일 수 있다.
도 9는 본 발명의 실시 예에 따른 맵 데이터 서치 동작을 설명하기 위한 순서도이다.
도 10은 본 발명의 실시 예에 따른 맵 데이터 서치 동작 시 맵 데이터의 이동을 설명하기 위한 도면이다.
도 11은 본 발명의 실시 예에 따른 맵 데이터 서치 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 1, 도 2, 및 도 9 내지 내지 도 11을 참조하여 본 발명의 실시 예에 따른 맵 데이터 서치 동작을 설명하면 다음과 같다.
단계 S910에서, 메모리 컨트롤러(200)로부터 커맨드(00h), 시스템 어드레스(System ADDR). 논리 블록 어드레스(LBA), 및 논리 블록 어드레스의 어드레스 길이 정보(Length)가 수신되면, 메모리 장치(100)는 메모리 셀 어레이(110)의 시스템 블록에 저장된 맵 데이터 중 시스템 어드레스(System ADDR)에 대응하는 맵 데이터를 리드하여 메모리 컨트롤러(200)의 맵 캐시 버퍼(222) 및 페이지 버퍼 그룹(123)의 제1 맵 버퍼단(123C)에 저장한다. 예를 들어 리드된 맵 데이터 중 제1 맵 데이터는 맵 캐시 버퍼에 저장하고, 제2 맵 데이터는 제1 맵 버퍼단(123C)에 저장할 수 있다.
또한, 수신된 논리 블록 어드레스(LBA), 및 논리 블록 어드레스의 어드레스 길이 정보(Length)에 따라 논리 블록 어드레스(LBA)가 제2 맵 버퍼단(123D)에 저장된다.
단계 S920에서, 메모리 컨트롤러(200)로부터 맵 데이터 서치 동작에 대응하는 커맨드(33h)가 수신되고, 메모리 장치(100)의 제어 로직(130)은 커맨드(33h)에 응답하여 제2 맵 버퍼단(123D)에 저장된 논리 블록 어드레스(LBA)에 대응되는 맵 데이터가 제1 맵 버퍼단(123C)에 저장되어 있는지 확인한다.
상술한 단계 S920의 확인 결과, 제2 맵 버퍼단(123D)에 저장된 논리 블록 어드레스(LBA)에 대응되는 맵 데이터가 제1 맵 버퍼단(123C)에 저장되어 있을 경우(예), 단계 S930에서 메모리 장치(100)의 제어 로직(130)은 스테이터스 레지스터 신호(SRBUS<0>)를 로직 하이(High)로 설정하여 메모리 컨트롤러(200)로 전송한다.
메모리 컨트롤러(200)는 로직 하이의 스테이터스 레지스터 신호(SRBUS<0>)에 기초하여 메모리 장치(100)로 전송한 논리 블록 어드레스(LBA)가 제1 맵 버퍼단(123C)에 로드된 제2 맵 데이터에 히트(Hit)됨을 인식할 수 있다.
이 후, 스테이터스 체크 동작을 수행하고, 스테이터스 체크 동작 결과를 스테이터스 레지스터 정보(SR)로 하여 메모리 컨트롤러(200)로 출력할 수 있다.
상술한 단계 S920의 확인 결과, 제2 맵 버퍼단(123D)에 저장된 논리 블록 어드레스(LBA)에 대응되는 맵 데이터가 제1 맵 버퍼단(123C)에 저장되어 있지 않을 경우(아니오), 단계 S950에서 메모리 장치(130)의 제어 로직(120)은 시스템 블록(예를 들어 BLK1)에 저장된 다른 맵 데이터를 리드하도록 주변 회로들(120)을 제어한다. 이로 인하여 제1 맵 버퍼단(123C)에 새로운 제2 맵 데이터가 로드된다. 이 후, 상술한 단계 S920부터 재수행한다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 메모리 컨트롤러(200)로부터 논리 블록 어드레스(LBA)가 수신되면, 페이지 버퍼 그룹(123)의 제1 맵 버퍼단(123C)에 저장된 제2 맵 데이터 중 수신된 논리 블록 어드레스(LBA)에 대응하는 맵 데이터를 서치할 수 있다.
메모리 컨트롤러(200)는 호스트(300)로부터 논리 블록 어드레스(LBA)를 수신하면, 수신된 논리 블록 어드레스(LBA)에 따라 메모리 컨트롤러(200)의 맵 캐시 버퍼(222)에 저장된 제1 맵 데이터 중에서 맵 데이터 서치 동작을 수행하거나, 논리 블록 어드레스(LBA)를 메모리 장치로 전송하여 제1 맵 버퍼단(123C)에 저장된 제2 맵 데이터 중에서 맵 데이터 서치 동작을 수행할 수 있다. 예를 들어, 호스트(300)로부터 수신된 논리 블록 어드레스(LBA)가 콜드 데이터에 대응될 경우 메모리 컨트롤러(200)의 맵 캐시 버퍼(222)에 저장된 제1 맵 데이터 중에서 맵 데이터 서치 동작을 수행하고, 호스트(300)로부터 수신된 논리 블록 어드레스(LBA)가 핫 데이터에 대응될 경우 제1 맵 버퍼단(123C)에 저장된 제2 맵 데이터 중에서 맵 데이터 서치 동작을 수행할 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터의 업데이트 동작 시 데이터의 이동을 설명하기 위한 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터의 프로그램 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 1, 도 2, 도 12 및 도 13을 참조하여, 발명의 실시 예에 따른 데이터의 프로그램 동작을 설명하면 다음과 같다.
상술한 도 9에 따른 맵 데이터 서치 동작 결과 메모리 장치(100)로부터 로직 하이의 스테이터스 레지스터 신호(SRBUS<0>)를 수신한 경우, 메모리 컨트롤러(200)는 프로그램 동작에 대응하는 커맨드(80h), 논리 블록 어드레스(LBA), 논리 블록 어드레스의 어드레스 길이 정보(Length) 및 프로그램할 노멀 데이터(DATA)를 메모리 장치(100)로 전송한다.
메모리 장치(100)의 페이지 버퍼 그룹(123)은 입력되는 노멀 데이터를 수신하여 저장한다. 예를 들어 페이지 버퍼 그룹(123)의 캐시 버퍼단(123B)은 노멀 데이터를 수신하여 임시 저장하고, 임시 저장된 노멀 데이터를 메인 버퍼단(123A)로 전송한다. 이때, 제1 맵 버퍼단(123C)에 저장된 맵 데이터 중 논리 블록 어드레스(LBA)와 히트된 맵 데이터는 잔류할 수 있다.
메모리 장치(100)는 특정 커맨드(77h)에 응답하여 메인 버퍼단(123A)에 저장된 노멀 데이터의 플러시 동작, 즉 메인 버퍼단(123A)에 저장된 노멀 데이터를 메모리 셀 어레이(110)의 선택된 영역에 저장하는 프로그램 동작을 수행한다.
프로그램 동작은 SLC 프로그램 방식으로 수행될 수 있다. 즉, 메모리 셀 어레이(110)의 저장 공간 중 스태틱 SLC 영역 또는 다이나믹 SLC 영역에 노멀 데이터를 SLC 프로그램 방식으로 노멀 데이터를 프로그램한다. 이에 따라, 프로그램 동작 시 페이지 버퍼 그룹(123)의 각 페이지 버퍼들(PB1 내지 PBm)은 하나의 버퍼, 즉 메인 버퍼만을 이용하여 프로그램 동작을 수행할 수 있다.
이 후, 프로그램 동작 결과에 따른 스테이터스 체크 동작을 수행하고, 스테이터스 체크 동작 결과를 스테이터스 레지스터 정보(SR)로 하여 메모리 컨트롤러(200)로 출력할 수 있다.
상술한 본원 발명의 실시 예에 따르면, 호스트(300)로부터 수신된 논리 블록 어드레스(LBA)가 메모리 컨트롤러(200)의 맵 캐시 버퍼(222) 및 페이지 버퍼 그룹의 제1 맵 버퍼단(123C)에 저장된 맵 데이터에 히트되지 않을 경우, 새로운 맵 데이터를 리드하여 페이지 버퍼 그룹의 제1 맵 버퍼단(123C)에 저장한다. 이 경우, 새로운 맵 데이터를 페이지 버퍼 그룹에 저장한 후 메모리 컨트롤러(200)로 로드시키는 동작이 스킵되어 저장 장치(50)의 동작 속도가 개선될 수 있다.
도 14는 본 발명의 실시 예에 따른 맵 데이터의 플러시 동작 시 맵 데이터의 이동을 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 맵 데이터의 플러시 동작 시 메모리 컨트롤러와 메모리 장치 간 전송되는 신호들을 설명하기 위한 도면이다.
도 1, 도 2, 도 14 및 또 15를 참조하여, 본 발명의 실시 예에 따른 맵 데이터의 플러시 동작을 설명하면 다음과 같다.
상술한 도 12 및 도 13의 데이터의 업데이트 동작을 반복 수행하게되면, 메모리 장치(100)의 페이지 버퍼 그룹(123)에 히트된 맵 데이터가 누적될 수 있다.
예를 들어, 프로그램 동작에 대응하는 커맨드(80h), 논리 블록 어드레스(LBA), 논리 블록 어드레스의 어드레스 길이 정보(Length)가 메모리 장치(100)에 계속적으로 전송되고, 메모리 장치(100)는 이에 따라 노멀 데이터의 프로그램 동작을 수회 반복 수행할 수 있다.
이 경우, 페이지 버퍼 그룹(123)의 제1 맵 버퍼단(123C)에는 히트된 맵 데이터가 누적된다.
메모리 장치(100)는 제1 맵 버퍼단(123C)에 히트된 맵 데이터가 누적될 경우, 특정 커맨드(78h)에 응답하여 제1 맵 버퍼단(123C)에 저장된 맵 데이터의 플러시 동작을 수행한다.
예를 들어, 제1 맵 버퍼단(123C)에 저장된 맵 데이터를 메인 버퍼단(123A)으로 전송하여 임시 저장하고, 메모리 장치(100)의 주변 회로들(120)은 메인 버퍼단(123A)에 저장된 맵 데이터의 플러시 동작, 즉 메모리 셀 어레이(110)의 선택된 영역에 저장하는 프로그램 동작을 수행한다. 이때, 선택된 영역은 시스템 블록(BLK1) 외의 저장 영역일 수 있다.
프로그램 동작은 SLC 프로그램 방식으로 수행될 수 있다. 즉, 메모리 셀 어레이(110)의 저장 공간 중 스태틱 SLC 영역 또는 다이나믹 SLC 영역에 SLC 프로그램 방식으로 맵 데이터를 프로그램한다. 이에 따라, 프로그램 동작 시 페이지 버퍼 그룹(123)의 각 페이지 버퍼들(PB1 내지 PBm)은 하나의 버퍼, 즉 메인 버퍼만을 이용하여 프로그램 동작을 수행할 수 있다.
이 후, 프로그램 동작 결과에 따른 스테이터스 체크 동작을 수행하고, 스테이터스 체크 동작 결과를 스테이터스 레지스터 정보(SR)로 하여 메모리 컨트롤러(200)로 출력할 수 있다.
상술한 본원 발명의 실시 예에 따르면 맵 데이터의 플러시 동작 시 페이지 버퍼 그룹(123)에 저장된 맵 데이터를 메모리 셀 어레이(110)의 선택된 저장 영역에 프로그램 함으로써, 메모리 컨트롤러(200)로부터 맵 데이터를 수신하는 동작이 발생하지 않아 저장 장치(50)의 동작 속도가 개선될 수 있다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA)를 물리 블록 어드레스(PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵 데이터를 이용하여 논리 블록 어드레스(LBA)를 입력받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층(FTL)은 메모리 버퍼부(1020)에 저장된 맵 데이터를 이용하여 어드레스 변환 동작을 수행할 수 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 맵 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 18을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 19를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
50: 저장 장치
100: 메모리 장치
123: 페이지 버퍼 그룹
123A: 메인 버퍼단
123B: 캐시 버퍼단
123C: 제1 맵 버퍼단
123D: 제2 맵 버퍼단
210: 프로세서부
220: 메모리 버퍼부
221: 쓰기/읽기 버퍼
222: 맵 캐시 버퍼

Claims (20)

  1. 노멀 데이터 및 맵 데이터를 저장하는 메모리 셀 어레이를 포함하는 메모리 장치; 및
    호스트로부터의 요청에 응답하여 상기 메모리 장치의 프로그램 동작, 리드 동작, 소거 동작을 포함하는 제반 동작을 제어하는 메모리 컨트롤러를 포함하며,
    상기 메모리 장치는 맵 데이터 로드 동작 시 상기 메모리 셀 어레이에 저장된 상기 맵 데이터 중 제1 맵 데이터를 리드하여 상기 메모리 컨트롤러로 전송하고, 상기 맵 데이터 중 제2 맵 데이터를 리드하여 상기 메모리 장치의 페이지 버퍼 그룹에 저장하는 저장 장치.
  2. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 메모리 버퍼부를 포함하며, 상기 메모리 버퍼부는 상기 맵 데이터 로드 동작 시 상기 메모리 장치로부터 수신된 상기 제1 맵 데이터를 저장하는 저장 장치.
  3. 제 1 항에 있어서,
    상기 제1 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 낮은 콜드 데이터이고, 상기 제2 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 높은 핫 데이터인 저장 장치.
  4. 제 1 항에 있어서,
    상기 페이지 버퍼 그룹은 상기 메모리 셀 어레이에 저장된 데이터를 센싱하거나, 상기 메모리 셀 어레이에 프로그램할 데이터를 임시 저장하기 위한 메인 버퍼단;
    상기 메인 버퍼단에 저장된 데이터를 상기 메모리 컨트롤러로 출력하거나, 상기 메모리 컨트롤러로부터 수신된 상기 프로그램할 데이터를 상기 메인 버퍼단으로 전송하기 위한 캐시 버퍼단;
    상기 메모리 셀 어레이에 저장된 상기 맵 데이터 중 제2 맵 데이터를 리드하여 저장하기 위한 제1 맵 버퍼단;
    상기 메모리 컨트롤러로부터 수신되는 논리 블록 어드레스를 저장하기 위한 제2 맵 버퍼단을 포함하는 저장 장치.
  5. 제 4 항에 있어서,
    상기 메모리 컨트롤러는 상기 호스트로부터 상기 요청과 함께 상기 논리 블록 어드레스를 수신하고,
    수신된 상기 논리 블록 어드레스가 상기 제2 맵 데이터에 대응될 경우, 상기 논리 블록 어드레스를 상기 메모리 장치로 전송하는 저장 장치.
  6. 제 5 항에 있어서,
    상기 페이지 버퍼 그룹은 상기 메모리 컨트롤러로부터 수신되어 상기 제2 맵 버퍼단에 저장된 상기 논리 블록 어드레스에 대응되는 서치 맵 데이터가 상기 제1 맵 버퍼단에 저장된 상기 제2 맵 데이터에 포함되는지 서치하는 맵 데이터 서치 동작을 수행하는 저장 장치.
  7. 제 5 항에 있어서,
    상기 메모리 장치는 상기 맵 데이터 서치 동작 시 상기 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는 것으로 서치될 경우, 상기 메모리 컨트롤러로 특정 로직 레벨의 스테이터스 레지스터 신호를 전송하고,
    상기 메모리 컨트롤러는 상기 스테이터스 레지스터 신호에 기초하여 상기 논리 블록 어드레스가 상기 제1 맵 버퍼단에 저장된 상기 제2 맵 데이터에 히트되었음을 인식하는 저장 장치.
  8. 제 7 항에 있어서,
    상기 메모리 장치는 상기 제1 맵 버퍼단에 저장된 상기 제2 맵 데이터 중 상기 논리 블록 어드레스에 히트된 맵 데이터를 상기 메모리 셀 어레이에 저장하는 저장 장치.
  9. 제 5 항에 있어서,
    상기 메모리 장치는 상기 맵 데이터 서치 동작 시 상기 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는 않는 것으로 판단될 경우,
    상기 메모리 셀 어레이에 저장된 상기 맵 데이터 중 새로운 제2 맵 데이터를 리드하여 상기 제1 맵 버퍼단에 저장하고, 상기 맵 서치 동작을 재수행하는 저장 장치.
  10. 제 1 항에 있어서,
    상기 메모리 셀 어레이는 싱글 레벨 셀 영역 및 트리플 레벨 셀 영역을 포함하며,
    상기 싱글 레벨 셀 영역은 싱글 레벨 셀 프로그램 방식으로 프로그램되고, 상기 트리플 레벨 셀 영역은 트리플 레벨 셀 프로그램 방식으로 프로그램되는 저장 장치.
  11. 제 10 항에 있어서,
    상기 노멀 데이터 또는 상기 맵 데이터의 프로그램 동작 시 상기 싱글 레벨 셀 영역에 상기 노멀 데이터 또는 상기 맵 데이터를 프로그램하고,
    백그라운드 동작 시 상기 싱글 레벨 셀 영역에 저장된 상기 노멀 데이터 또는 상기 맵 데이터를 리드하고, 리드된 상기 노멀 데이터 또는 상기 맵 데이터를 상기 트리플 레벨 셀 영역에 프로그램하는 저장 장치.
  12. 메모리 셀 어레이의 시스템 블록에 저장된 맵 데이터 중 제1 맵 데이터 및 제2 맵 데이터를 리드하는 단계;
    상기 제1 맵 데이터를 메모리 컨트롤러로 전송하여 상기 메모리 컨트롤러의 메모리 버퍼부에 저장하고, 상기 제2 맵 데이터를 페이지 버퍼 그룹에 저장하는 단계;
    상기 메모리 컨트롤러로부터 논리 블록 어드레스가 상기 페이지 버퍼 그룹으로 수신되면, 상기 수신된 논리 블록 어드레스에 대응되는 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는지 서치하는 맵 서치 동작을 수행하는 단계를 포함하는 저장 장치의 동작 방법.
  13. 제 12 항에 있어서,
    상기 맵 서치 동작 결과 상기 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는 것으로 서치될 경우, 특정 신호를 상기 메모리 컨트롤러로 전송하고,
    상기 맵 서치 동작 결과 상기 서치 맵 데이터가 상기 제2 맵 데이터에 포함되지 않는 것으로 판단될 경우, 상기 시스템 블록에 저장된 상기 맵 데이터 중 새로운 제2 맵 데이터를 리드하여 상기 페이지 버퍼 그룹에 저장하는 단계를 더 포함하는 저장 장치의 동작 방법.
  14. 제 13 항에 있어서,
    노멀 데이터 프로그램 동작 시 상기 메모리 컨트롤러는 상기 논리 블록 어드레스와 프로그램할 상기 노멀 데이터를 상기 메모리 장치로 전송하는 단계;
    상기 노멀 데이터를 상기 메모리 셀 어레이에 프로그램하는 단계; 및
    상기 제2 맵 데이터 중 상기 논리 블록 어드레스에 대응되는 맵 데이터를 상기 메모리 셀 어레이에 저장하는 맵 데이터 플러시 동작을 수행하는 단계를 더 포함하는 저장 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 메모리 셀 어레이는 싱글 레벨 셀 영역 및 트리플 레벨 셀 영역을 포함하며,
    상기 싱글 레벨 셀 영역은 싱글 레벨 셀 프로그램 방식으로 프로그램되고, 상기 트리플 레벨 셀 영역은 트리플 레벨 셀 프로그램 방식으로 프로그램되는 저장 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 노멀 데이터 또는 상기 논리 블록 어드레스에 대응되는 상기 맵 데이터는 상기 메모리 셀 어레이의 싱글 레벨 셀 영역에 프로그램되는 저장 장치의 동작 방법.
  17. 제 12 항에 있어서,
    상기 제1 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 낮은 콜드 데이터이고, 상기 제2 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 높은 핫 데이터인 저장 장치의 동작 방법.
  18. 맵 데이터 로드 동작 시 시스템 블록에 저장된 맵 데이터 중 제1 맵 데이터를 메모리 컨트롤러에 저장하고, 상기 맵 데이터 중 제2 맵 데이터를 메모리 장치의 페이지 버퍼 그룹에 저장하는 단계;
    맵 데이터 서치 동작 시 상기 메모리 장치는 상기 메모리 컨트롤러로부터 논리 블록 어드레스를 수신하고, 수신된 상기 논리 블록 어드레스에 대응하는 서치 맵 데이터가 상기 제2 맵 데이터에 포함되는지 서치하는 단계;
    데이터 프로그램 동작 시 상기 메모리 장치는 상기 메모리 컨트롤러로부터 노멀 데이터와 상기 논리 블록 어드레스를 수신하고, 상기 노멀 데이터를 메모리 셀 어레이에 저장한 후 상기 제2 맵 데이터 중 상기 논리 블록 어드레스에 대응되는 맵 데이터를 상기 페이지 버퍼 그룹에 잔류시키는 단계; 및
    맵 데이터 플러시 동작 시 상기 페이지 버퍼 그룹에 잔류하는 맵 데이터를 상기 메모리 셀 어레이에 저장하는 단계를 포함하는 저장 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 제1 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 낮은 콜드 데이터이고, 상기 제2 맵 데이터는 상기 맵 데이터 중 상대적으로 액세스 횟수가 높은 핫 데이터인 저장 장치의 동작 방법.
  20. 제 18 항에 있어서,
    상기 메모리 셀 어레이는 싱글 레벨 셀 영역 및 트리플 레벨 셀 영역을 포함하며,
    상기 싱글 레벨 셀 영역은 싱글 레벨 셀 프로그램 방식으로 프로그램되고, 상기 트리플 레벨 셀 영역은 트리플 레벨 셀 프로그램 방식으로 프로그램되고,
    상기 노멀 데이터 또는 상기 페이지 버퍼 그룹에 잔류하는 상기 맵 데이터는 상기 메모리 셀 어레이의 싱글 레벨 셀 영역에 프로그램되는 저장 장치의 동작 방법.
KR1020200068098A 2020-06-05 2020-06-05 저장 장치 및 그 동작 방법 KR20210151372A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200068098A KR20210151372A (ko) 2020-06-05 2020-06-05 저장 장치 및 그 동작 방법
US17/088,380 US11379357B2 (en) 2020-06-05 2020-11-03 Storage device and method of operating the same
CN202110188505.5A CN113764011A (zh) 2020-06-05 2021-02-19 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200068098A KR20210151372A (ko) 2020-06-05 2020-06-05 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210151372A true KR20210151372A (ko) 2021-12-14

Family

ID=78786658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200068098A KR20210151372A (ko) 2020-06-05 2020-06-05 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11379357B2 (ko)
KR (1) KR20210151372A (ko)
CN (1) CN113764011A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881052B1 (ko) * 2007-02-13 2009-01-30 삼성전자주식회사 플래시 메모리의 매핑 테이블 검색 시스템 및 그에 따른검색방법
US20140143476A1 (en) * 2012-11-16 2014-05-22 Rotem Sela Usage of cache and write transaction information in a storage device
KR102190670B1 (ko) * 2014-03-03 2020-12-14 삼성전자주식회사 마이그레이션 관리자를 포함하는 메모리 시스템
US9383927B2 (en) * 2014-05-28 2016-07-05 SandDisk Technologies LLC Method and system for creating a mapping table cache from an interleaved subset of contiguous mapping data for a storage device
KR102308777B1 (ko) * 2014-06-02 2021-10-05 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US10854290B1 (en) * 2015-06-26 2020-12-01 EMC IP Holding Company LLC Utilizing a flash memory drive which includes single-level cell flash memory and multi-level cell flash memory
KR102559518B1 (ko) 2016-09-28 2023-07-26 에스케이하이닉스 주식회사 메모리 제어장치 및 방법
KR20190026231A (ko) * 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040614A (ko) 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10915475B2 (en) * 2017-10-12 2021-02-09 Western Digital Technologies, Inc. Methods and apparatus for variable size logical page management based on hot and cold data
US10802733B2 (en) * 2018-04-27 2020-10-13 Western Digital Technologies, Inc. Methods and apparatus for configuring storage tiers within SSDs
JP6995723B2 (ja) * 2018-09-19 2022-01-17 キオクシア株式会社 メモリシステム、ストレージシステム、および制御方法

Also Published As

Publication number Publication date
CN113764011A (zh) 2021-12-07
US20210382819A1 (en) 2021-12-09
US11379357B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
US11461227B2 (en) Storage device and operating method thereof
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
KR20220036468A (ko) 저장 장치 및 그 동작 방법
KR20200066882A (ko) 저장 장치 및 그 동작 방법
KR20200088713A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR20200055349A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200077276A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
US11194732B2 (en) Storage device and method of operating the same
US11886361B2 (en) Memory controller and operating method thereof
US10996881B2 (en) Storage device and method of operating the same
KR20220028332A (ko) 저장 장치 및 그 동작 방법
CN112309446A (zh) 存储设备和操作存储设备的方法
US11314652B2 (en) Memory controller and method of operating the same
US11086566B2 (en) Storage device and operating method thereof
CN113971975A (zh) 存储器装置及其操作方法
KR20220048377A (ko) 저장 장치 및 그 동작 방법
KR20210017908A (ko) 저장 장치 및 그 동작 방법
US11379357B2 (en) Storage device and method of operating the same
US11688464B2 (en) Storage device and method of operating the same
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
KR102576684B1 (ko) 저장 장치 및 그 동작 방법
KR102675307B1 (ko) 저장 장치 및 그 동작 방법