KR20210143612A - 비휘발성 메모리 및 비휘발성 메모리의 동작 방법 - Google Patents

비휘발성 메모리 및 비휘발성 메모리의 동작 방법 Download PDF

Info

Publication number
KR20210143612A
KR20210143612A KR1020200060623A KR20200060623A KR20210143612A KR 20210143612 A KR20210143612 A KR 20210143612A KR 1020200060623 A KR1020200060623 A KR 1020200060623A KR 20200060623 A KR20200060623 A KR 20200060623A KR 20210143612 A KR20210143612 A KR 20210143612A
Authority
KR
South Korea
Prior art keywords
memory cells
read
target
adjacent
voltage level
Prior art date
Application number
KR1020200060623A
Other languages
English (en)
Inventor
김승범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200060623A priority Critical patent/KR20210143612A/ko
Priority to US17/109,410 priority patent/US11495291B2/en
Priority to SG10202102811UA priority patent/SG10202102811UA/en
Priority to CN202110295905.6A priority patent/CN113782076A/zh
Publication of KR20210143612A publication Critical patent/KR20210143612A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치의 동작 방법으로서, 대상 워드 라인의 인접 워드 라인에 연결된 인접 메모리 셀들에 대해 독출 동작을 수행하는 단계, 상기 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하는 단계, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하는 단계, 및 상기 복수의 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는 단계를 포함할 수 있다.

Description

비휘발성 메모리 및 비휘발성 메모리의 동작 방법{Nonvolatile memory device, and method of operating nonvolatile memory device}
본 개시의 기술적 사상은 메모리 장치에 관한 것으로, 더욱 상세하게는, 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법에 관한 것이다.
메모리 장치는 데이터를 저장하는데 사용되며, 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분된다. 비휘발성 메모리 장치의 일 예로서, 플래쉬 메모리 장치는 휴대폰, 디지털 카메라, 휴대용 정보 단말기(PDA), 이동식 컴퓨터 장치, 고정식 컴퓨터 장치 및 기타 장치에서 사용될 수 있다.
본 개시의 기술적 사상이 해결하려는 과제는 메모리 장치의 신뢰성 및 독출 성능을 개선할 수 있는 메모리 장치 및 메모리 장치의 동작 방법을 제공하는 데에 있다.
또한, 본 개시의 기술적 사상에 해결하고자 하는 다른 과제는 메모리 시스템의 신뢰성 및 독출 성능을 개선할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 비휘발성 메모리 장치의 동작 방법은 대상 워드 라인의 인접 워드 라인에 연결된 인접 메모리 셀들에 대해 독출 동작을 수행하는 단계, 상기 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하는 단계, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하는 단계, 및 상기 복수의 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는 단계를 포함할 수 있다.
한편, 본 개시의 기술적 사상의 일측면에 따른 비휘발성 메모리 장치는, 복수의 비트 라인들 및 복수의 워드 라인들에 각각 연결된 메모리 셀들을 포함하는 메모리 셀 어레이, 및 상기 복수의 워드 라인들 중 대상 워드 라인 및 대상 워드 라인의 인접 워드 라인에 연결된 메모리 셀들에 대해 독출 동작을 수행하는 제어 로직을 포함하고, 상기 제어 로직은 상기 인접 워드 라인에 연결된 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하고, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하며, 상기 대상 메모리 셀들이 속한 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행할 수 있다.
한편, 본 개시의 기술적 사상의 일측면에 따른 비휘발성 메모리 시스템은, 복수의 비트 라인들 및 복수의 워드 라인들에 각각 연결된 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 워드 라인들 중 대상 워드 라인 및 대상 워드 라인의 인접 워드 라인에 연결된 메모리 셀들에 대해 독출 동작을 수행하는 제어 로직, 및 상기 인접 워드 라인에 연결된 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하고, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하며, 상기 대상 메모리 셀들이 속한 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는 메모리 컨트롤러를 포함할 수 있다.
본 개시의 기술적 사상에 따르면, 인접 메모리 셀의 독출 결과에 따라 대상 메모리 셀들을 복수의 그룹으로 구분하고, 그룹별로 독출 전압 레벨을 설정함으로써 메모리 장치는 독출 동작을 수행할 수 있다. 이에 따라, 공정 상의 원인 또는 독출 싸이클(Cycle), 리텐션(retention)에 따라 발생하는 메모리 셀들의 전압 산포 변화(variation)에 대해 독출 레벨을 재 설정함으로써 정확한 독출 동작을 수행할 수 있다. 따라서, 본 개시의 기술적 사상은 메모리 장치의 독출 성능 및 신뢰성을 향상시킬 수 있다.
도 1은 본 개시의 일실시예에 따른 메모리 시스템을 개략적으로 나타내는 블록도이다.
도 2는 본 개시의 일실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 3은 본 개시의 일실시예에 따른 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
도 4는 본 개시의 일실시예에 따른 인접 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
도 5는 본 개시의 일실시예에 따른 대상 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
도 6은 본 개시의 일실시예에 따른 대상 메모리 셀들의 그룹별 문턱 전압 산포도를 나타내는 그래프이다.
도 7은 본 개시의 일실시예에 따른 독출 전압을 서칭하는 것을 나타내는 그래프이다.
도 8은 본 개시의 일실시예에 따른 비휘발성 메모리 장치의 동작 방법을 도시한 흐름도이다.
도 9는 본 개시의 일실시예에 따른 그룹별 독출 전압 레벨을 설정하는 방법을 도시한 흐름도이다.
도 10 및 도 11은 본 개시의 일실시예에 따른 독출 동작을 도시한 흐름도이다.
도 12는 본 개시의 일실시예에 따른 워드 라인 그룹을 포함하는 메모리 셀 어레이를 도시한 것이다.
도 13은 본 개시의 다른 일실시예에 따른 비휘발성 메모리 시스템을 간략하게 나타내는 블록도이다.
도 14는 본 개시의 다른 일실시예에 따른 독출 동작을 도시한 흐름도이다.
도 15 및 도 16은 본 개시의 일실시예에 따른 메모리 셀들의 그룹 설정 방법을 도시한 것이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 본 개시의 일실시예에 따른 메모리 시스템을 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 메모리 시스템은 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있고, 메모리 장치(100)는 메모리 셀 어레이(110) 및 제어 로직(120)을 포함할 수 있다.
메모리 컨트롤러(200)는 호스트로부터의 읽기/쓰기 요청에 응답하여 메모리 장치(100)에 저장된 데이터를 독출하도록 또는 메모리 장치(100)에 데이터를 기입하도록 메모리 장치(100)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 제공함으로써, 메모리 장치(100)에 대한 프로그램, 독출 및 소거 동작을 제어할 수 있다. 또한, 프로그램 동작을 위한 데이터(DATA)와 독출된 데이터(DATA)가 메모리 컨트롤러(200)와 메모리 장치(100) 사이에서 송수신될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함할 수 있는데, 예를 들어, 복수의 메모리 셀들은 플래쉬 메모리 셀들일 수 있다. 이하에서는, 복수의 메모리 셀들이 낸드(NAND) 플래쉬 메모리 셀들인 경우를 예로 하여 본 발명의 실시예들을 상술하기로 한다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 복수의 메모리 셀들은 ReRAM(resistive RAM), PRAM(phase change RAM) 또는 MRAM(magnetic RAM)과 같은 저항형 메모리 셀들일 수 있다.
제어 로직(120)은 메모리 셀들에 대한 독출 구간에서, 독출 전압 레벨을 이용하여, 독출 어드레스에 대응하는 워드라인에 연결된 메모리 셀들에 대한 독출 동작을 제어할 수 있다. 여기서 독출 전압 레벨은 공정 후 패키징 과정에서 미리 지정된 독출 전압 레벨인 디폴트 독출 전압 레벨일 수 있고, 디폴트 독출 전압 레벨은 메모리 셀들의 문턱 전압 초기 산포에 기초하여 결정될 수 있다.
일실시예에 따른 제어 로직(120)은 디폴트 독출 전압 레벨에 기초하여 데이터를 독출하고, 독출된 데이터에 대해 에러 정정 동작을 수행할 수 있다. 구체적으로, 제어 로직(120)은 RS(Reed Solomon) 코드, 해밍 코드(Hamming code), CRC(Cyclic Redundancy Code) 등과 같은 알고리즘을 이용하여 ECC 인코딩 처리 및 ECC 디코딩 처리를 수행할 수 있다. 여기서, ECC 인코딩 처리는 프로그램할 데이터에 근거하여 패리티(parity) 비트를 생성하는 동작을 포함하고, ECC 디코딩 처리는 메모리 셀 어레이(110)로부터 독출된 데이터로부터 에러 비트를 검출하고, 검출된 에러 비트를 정정하는 동작을 포함한다. 구체적으로, 제어 로직(120)은 데이터를 프로그램할 때에 생성되어 저장된 패리티 비트와 데이터를 독출할 때 생성된 패리티 비트를 서로 비교하여 에러 비트를 검출하고, 검출된 에러 비트에 대한 소정의 논리 연산(예컨대, 배타적 논리합(XOR))을 수행함으로써 에러 비트를 정정할 수 있다.
제어 로직(120)은 기능에 따라 구분된 메모리 셀 그룹핑부(121), RL(Read Level) 설정부(122), 독출 제어부(123)를 포함할 수 있다. 각각의 구성들은 기능에 따라 구분된 것일 뿐이고, 하나의 프로세서 패키징에 포함될 수 있으며, 별개의 프로세서 패키징에 포함되어 동작할 수도 있다. 제어 로직(120)의 메모리 셀 그룹핑부(121), RL 설정부(122), 및 독출 제어부(123)의 동작에 대해서는 도 6 내지 도 12를 통해 상세히 후술한다.
도 2는 본 개시의 일실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 제어 로직(120), 전압 생성부(130), 로우 디코더(140) 및 페이지 버퍼(150)를 포함할 수 있다. 본 실시예에 따른 메모리 셀 어레이(110)는 도 1의 메모리 셀 어레이(110)의 일 예일 수 있고, 제어 로직(120)은 도 1의 제어 로직(120)의 일 예일 수 있다. 그러나, 메모리 장치(100)의 구성은 도 2에 한정되지 않으며, 데이터 입출력부 등과 같은 다른 구성 요소를 더 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함하고, 각각의 메모리 셀들은 워드 라인들(WL) 및 비트 라인들(BL)에 연결될 수 있다. 구체적으로, 메모리 셀 어레이(110)는 워드 라인들(WL), 스트링 선택 라인들(SSL) 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(140)에 연결되고, 비트 라인들(BL)을 통해 페이지 버퍼(150)에 연결될 수 있다. 각 메모리 셀은 하나 또는 그 이상의 비트들을 저장할 수 있으며, 구체적으로, 각 메모리 셀은 싱글 레벨 셀, 멀티 레벨 셀 또는 트리플 레벨 셀로 이용될 수 있다.
제어 로직(120)은 메모리 컨트롤러(200)로부터 수신한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(110)에 데이터를 기입하거나, 메모리 셀 어레이(110)로부터 데이터를 독출하거나, 메모리 셀 어레이(110)에 저장된 데이터를 소거하기 위한 각종 제어 신호를 출력할 수 있다. 이로써, 제어 로직(120)은 메모리 장치(100) 내의 각종 동작을 전반적으로 제어할 수 있다.
제어 로직(120)에서 출력된 각종 제어 신호는 전압 생성부(130), 로우 디코더(140) 및 페이지 버퍼(150)에 제공될 수 있다. 구체적으로, 제어 로직(120)은 전압 생성부(130)에 전압 제어 신호(CTRL_vol)를 제공할 수 있고, 로우 디코더(140)에 로우 어드레스(X-ADDR)를 제공할 수 있으며, 페이지 버퍼(150)에 칼럼 어드레스(Y-ADDR)를 제공할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 제어 로직(120)은 전압 생성부(130), 로우 디코더(140) 및 페이지 버퍼(150)에 다른 제어 신호들을 더 제공할 수 있다.
본 실시예에서, 제어 로직(120)은 독출 제어부(123)를 포함할 수 있다. 독출 제어부(123)는 독출 동작 시, 디폴트 레벨에 해당하는 독출 전압 레벨을 갖는 독출 전압이 선택된 워드 라인에 인가되도록 전압 생성부(130) 및 로우 디코더(140)를 제어할 수 있다. 또한, 독출 제어부(123)는 독출 실패 시, 선택된 메모리 셀들에 대한 최적 독출 전압 레벨을 인가하기 위해 전압 생성부(130) 및 로우 디코더(140)를 제어할 수 있다.
전압 생성부(130)는 전압 제어 신호(CTRL_vol)를 기초로 하여 메모리 셀 어레이(110)에 대한 프로그램, 독출 및 소거 동작을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 구체적으로, 전압 생성부(130)는 워드 라인들(WL)을 구동하기 위한 워드 라인 구동 전압(VWL), 예를 들어, 프로그램 전압(또는 기입 전압), 독출 전압, 프로그램 인히빗 전압, 독출 인히빗 전압, 소거 검증 전압 또는 프로그램 검증 전압을 생성할 수 있다. 또한, 전압 생성부(130)는 스트링 선택 라인들(SSL)을 구동하기 위한 스트링 선택 라인 구동 전압 및 그라운드 선택 라인들(GSL)을 구동하기 위한 그라운드 선택 라인 구동 전압을 더 생성할 수 있다. 또한, 전압 생성부(130)는 메모리 셀 어레이(110)에 제공할 소거 전압을 더 생성할 수 있다.
로우 디코더(140)는 제어 로직(120)으로부터 수신한 로우 어드레스(X-ADDR)에 응답하여 워드 라인들(WL) 중 일부 워드 라인을 선택할 수 있다. 구체적으로, 독출 동작 시에 로우 디코더(140)는 선택된 워드 라인에 독출 전압을 인가하고, 비 선택된 워드 라인에 독출 인히빗 전압을 인가할 수 있다. 또한, 프로그램 동작 시에 로우 디코더(140)는 선택된 워드 라인에 프로그램 전압을 인가하고, 비 선택된 워드 라인에 프로그램 인히빗 전압을 인가할 수 있다. 또한, 로우 디코더(140)는 제어 로직(120)으로부터 수신한 로우 어드레스(X-ARRD)에 응답하여 스트링 선택 라인들(SSL) 중 일부 스트링 선택 라인 또는 그라운드 선택 라인들(GSL) 중 일부 그라운드 선택 라인을 선택할 수 있다.
페이지 버퍼(150)는 비트 라인들(BL)을 통해 메모리 셀 어레이(110)에 연결될 수 있고, 제어 로직(120)으로부터 수신한 칼럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 일부 비트 라인을 선택할 수 있다. 구체적으로, 독출 동작 시에 페이지 버퍼(150)는 감지 증폭기(sense amplifier)로 동작하여 메모리 셀 어레이(110)에 저장된 데이터(DATA)를 감지할 수 있다. 한편, 프로그램 동작 시에 페이지 버퍼(150)는 기입 드라이버(write driver)로 동작하여 메모리 셀 어레이(110)에 저장하고자 하는 데이터(DATA)를 입력시킬 수 있다.
일실시예에 따르면, 페이지 버퍼(150)는 포싱 래치(Forcing Latch)를 포함한 적어도 하나의 래치가 구비될 수 있고, 적어도 하나의 래치에 메모리 셀의 데이터를 적어도 일시적으로 저장할 수 있다. 따라서, 제어 로직(120) 또는 메모리 컨트롤러는 대상 메모리 셀들을 그룹핑하기 위해 페이지 버퍼(150)로부터 대상 메모리 셀에 관한 정보와 함께 인접 메모리 셀의 데이터를 수신할 수 있다.
도 3은 본 개시의 일실시예에 따른 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
도 3에 따르면, 워드 라인에 연결된 복수의 메모리 셀들은 다양한 변화(variation)에 의해 초기 산포(30)로부터 변경 산포(31)로 산포 형태가 변경될 수 있다. 초기 산포(30) 및 변경 산포(31)에서 가로축은 문턱 전압(Vth)일 수 있고, 세로축은 메모리 셀들의 개수를 나타낼 수 있다. 이와 같이, 초기 산포(30) 및 변경 산포(31)는 문턱 전압(Vth)에 따른 메모리 셀들의 산포들을 각각 나타낸 것일 수 있다.
초기 산포(30)는 메모리 셀들에 대한 프로그램 동작 직후 또는 프로그램 완료 후 소정 시간 이내의 메모리 셀들의 산포일 수 있다. 일실시예에 따르면, 제어 로직은 인접한 두 개의 프로그램 상태들 사이의 밸리(valley)를 기초로, 복수의 프로그램 상태들(P1 내지 P7) 각각에 대한 복수의 디폴트 독출 전압 레벨들(RL1 내지 RL7)을 결정할 수 있다. 예를 들어, 제어 로직은 소거 상태(E)와 제1 프로그램 상태(P1) 사이의 밸리에 따라 제1 디폴트 독출 전압 레벨(RL1)을 결정할 수 있다. 또한, 제어 로직은 제6 프로그램 상태(P6)와 제7 프로그램 상태(P7) 사이의 밸리에 따라 제7 디폴트 독출 전압 레벨(RL7)을 결정할 수 있다.
변경 산포(31)는 메모리 셀들에 대한 프로그램 동작 이후 소정 시간 이후의 메모리 셀들의 산포일 수 있다. 소거 상태(E), 제1 내지 제7 프로그램 상태들(P1 내지 P7)로 각각 프로그램된 메모리 셀들은 외부 자극 또는 마모 등에 의해 초기 산포(30)에 비해 문턱 전압이 변경된 변경 산포(31)를 가질 수 있다. 예를 들어, 프로그램 동작 이후 시간이 경과하면, 즉, 리텐션 시간이 증가하면, 메모리 셀의 전하 저장층에 저장된 전하가 기판으로 누설될 수 있고, 이에 따라, 메모리 셀들의 문턱 전압이 감소할 수 있다. 다른 예를 들어, 인접한 메모리 셀에 대한 독출 동작의 수행에 따른 독출 인터럽트에 의해, 메모리 셀들의 문턱 전압이 증가할 수 있다. 또 다른 예를 들어, 프로그램/독출 시의 온도 차이에 의해, 메모리 셀들의 문턱 전압이 변경될 수 있다.
리텐션 시간(Retention Time)은 메모리 셀에 대한 프로그램 동작을 수행한 이후 고온 또는 실온에서 경과한 시간으로서, 데이터 보유 시간으로 지칭할 수도 있다. 리텐션 시간이 증가할수록 메모리 셀에서 전하 손실(charge loss)이 증가하게 되는데, 전하 손실 속도는 워드 라인 별로 다를 수 있다. 구체적으로, 프로그램 동작을 통해 전하 저장층에 트랩된 전자들은 시간의 경과에 따른 재배열 현상, 예를 들어, 채널 영역으로의 유실, 전하 저장층을 통한 이동 등과 같은 다양한 현상들로 인해 감소될 수 있다. 이에 따라, 메모리 셀의 문턱 전압이 감소하게 되고, 그 결과, 메모리 셀들의 문턱 전압에 따른 산포에 대해 처짐(drooping)과 퍼짐(spreading)이 발생할 수 있는데, 이때, 문턱 전압의 감소량은 워드 라인 별로 다를 수 있다.
독출 인터럽트(Read Interrupt)는 선택된 워드 라인에 연결된 메모리 셀들의 독출 결과에 따라 인접한 워드 라인에 연결된 메모리 셀들의 산포가 변경되는 현상을 나타낸다. 예를 들어, 선택된 워드 라인에 연결된 메모리 셀들에 높은 문턱 전압에 대응하는 프로그램 상태가 기입된 경우 인접한 워드 라인에 연결된 메모리 셀들의 문턱 전압이 증가할 수 있고, 문턱 전압의 증가량은 선택된 워드 라인과의 거리에 따라 워드 라인 별로 다를 수 있다.
예를 들어, 소거 상태(E) 및 제1 프로그램 상태(P1)로 각각 프로그램된 메모리 셀들의 문턱 전압은 감소할 수 있고, 이에 따라, 소거 상태(E) 및 제1 프로그램 상태(P1) 사이의 밸리가 음의 방향으로 쉬프트(shift)될 수 있다. 따라서, 제1 디폴트 독출 전압 레벨(RL1)을 이용하여 독출 동작을 수행할 경우, 제1 프로그램 상태(P1)로 프로그램된 메모리 셀들 중 일부에 대해 독출 오류가 발생할 수 있다. 여기서, 독출 오류는, 독출된 데이터들 중 페일 비트의 개수가 ECC로 정정 가능한 기준 개수 이상인 경우에 해당할 수 있다. 이때, 제1 프로그램 상태(P1)에 대한 최적 독출 전압을, 소거 상태(E) 및 제1 프로그램 상태(P1) 사이의 쉬프트된 밸리에 대응하는 제1 정정(corrected) 독출 전압 레벨로 변경함으로써 독출 오류를 제거할 수 있다.
초기 산포(30) 및 변경 산포(31)에 따른 독출 오류는 리텐션 시간이 증가하거나 인접한 메모리 셀들, 프로그램/독출시 온도 차이에 의해 동일한 워드 라인을 전제로 발생하는 것으로 설명하였으나, 서로 다른 칩 또는 블록에 존재하는 워드 라인은 공정 상의 차이로 서로 다른 실제 독출 전압 레벨로 메모리 셀의 데이터들이 독출되어야 하나, 미리 지정된 하나의 디폴트 독출 전압 레벨로 서로 다른 칩 또는 블록의 메모리 셀들을 독출하는 경우에도 독출 오류가 발생할 수 있다.
도 4는 본 개시의 일실시예에 따른 인접 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
일실시예에 따른 제어 로직은 독출 전압 레벨 재설정 지시에 응답하여 대상 워드 라인(WL(n))에 인접한 워드 라인 중 하나인 인접 워드 라인(WL(n+1))의 독출 결과를 로드(load)할 수 있다. 제어 로직은 독출 전압 레벨 재설정 지시에 응답하여 인접 워드 라인(WL(n+1))에 연결된 인접 메모리 셀들을 재독출할 수 있지만, 이에 국한되지 않고 페이지 버퍼에 미리 저장된 인접 메모리 셀들의 독출 결과를 수신함으로써 대상 워드 라인(WL(n))의 독출 전압 레벨을 재설정할 수 있다. 페이지 버퍼에는 비트 라인마다 메모리 셀의 데이터를 적어도 일시적으로 저장할 수 있는 복수의 래치들이 있을 수 있고, 복수의 래치들 중 적어도 하나에 인접 메모리 셀의 데이터를 저장할 수 있다.
일실시예에 따른 인접 메모리 셀들은 독출 전압 레벨에 따라 소거 상태(E) 및 제1 프로그램 상태(P1) 내지 제7 프로그램 상태(P7)로 독출 결과가 구분될 수 있다. 제어 로직은 인접 메모리 셀들의 독출 결과를 지시하는 전압 분포에 기초하여 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있고, 인접 메모리 셀의 대상 메모리 셀에 대한 독출 인터럽트에 따라 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있다. 예시적으로, 문턱 전압이 상대적으로 낮으므로 독출 인터럽트 정도가 낮은 소거 상태 및 제1 내지 제3 프로그램 상태의 인접 메모리 셀들은 제1 그룹을 지시하는 메모리 셀들일 수 있고, 문턱 전압이 상대적으로 높으므로 독출 인터럽트 정도가 높은 제4 내지 제7 프로그램 상태의 인접 메모리 셀들은 제2 그룹을 지시하는 메모리 셀들일 수 있다. 즉, 일실시예에 따른 제어 로직은 제1 비트 라인에 연결된 래치로부터 인접 메모리 셀의 독출 결과를 전달받는 경우, 제1 비트 라인의 인접 메모리 셀의 독출 결과에 따라 대상 메모리 셀이 어느 그룹에 속하는지 여부를 판단할 수 있다.
도 4를 참조하면, 인접 메모리 셀들의 독출 결과에 따라 대상 메모리 셀들을 두 개의 그룹으로 구분하는 전압 분포도로 설명하였지만, 이에 국한되지 않고, 제어 로직은 인접 메모리 셀들의 독출 결과에 따라 대상 메모리 셀들을 세 개 이상의 그룹으로 구분할 수 있다.
도 5는 본 개시의 일실시예에 따른 대상 메모리 셀들의 문턱 전압 산포도를 나타내는 그래프이다.
도 5의 일실시예에 따르면, 대상 메모리 셀들은 독출 전압 레벨에 따라 소거 상태(E) 및 제1 프로그램 상태(P1) 내지 제7 프로그램 상태(P7)로 독출 결과가 구분될 수 있다. 도 5의 일실시예에 따른 메모리 셀들은 전압 상태에 따라 소거 상태를 포함한 8개의 구분된 독출 결과를 지시할 수 있는 TLC(Triple-Level Cell)일 수 있지만, 이에 국한되지 않고, 메모리 셀들은 2n(n은 자연수)의 구분된 독출 결과를 지시할 수 있는 모든 메모리 소자일 수 있다.
메모리 장치는 미리 설정된 복수의 독출 전압 레벨에 기초하여 메모리 셀의 프로그램 상태를 결정할 수 있고, 독출 전압 레벨은 인접한 두 개의 프로그램 상태들 사이의 밸리(valley)를 기초로 결정된 전압 레벨일 수 있다. 도 5의 예시에 따르면, 전체 대상 메모리 셀들 중 제5 프로그램 상태(P5)와 제6 프로그램 상태(P6)를 판별하는 독출 전압 레벨(RL)은 제5 프로그램 상태와 제6 프로그램 상태 사이의 밸리에 따라 미리 저장된 전압 레벨일 수 있다.
도 6은 본 개시의 일실시예에 따른 대상 메모리 셀들의 그룹별 문턱 전압 산포도를 나타내는 그래프이다.
도 6의 일실시예에 따르면, 제어 로직은 대상 워드 라인(WL(n))에 연결된 대상 메모리 셀들의 그룹별로 독출 전압 레벨을 설정할 수 있다. 즉, 제어 로직은 인접 메모리 셀의 대상 메모리 셀에 대한 독출 인터럽트 정도에 따라 대상 메모리 셀들의 독출 전압 레벨을 그룹별로 구분하여 설정할 수 있다. 예시적으로, 도 4의 일실시예에 따르면, 제1 그룹은 상대적으로 독출 인터럽트 정도가 낮은 인접 메모리 셀과 비트 라인을 공유하고 있는 대상 메모리 셀들이고, 제2 그룹은 상대적으로 독출 인터럽트 정도가 높은 인접 메모리 셀과 비트 라인을 공유하고 있는 대상 메모리 셀들일 수 있다.
제어 로직은 복수의 그룹으로 구분된 대상 메모리 셀들 중 적어도 하나의 그룹의 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써 그룹별 독출 전압 레벨을 설정할 수 있다. 예시적으로, 제어 로직은 제1 그룹에 대한 독출 전압 레벨(RL_GR1), 제2 그룹에 대한 독출 전압 레벨(RL_GR2)을 구분하여 서칭함으로써, 미리 지정된 디폴트 독출 전압 레벨로부터 새로운 독출 전압 레벨로 재설정할 수 있고, 그룹별로 설정된 독출 전압 레벨에 기초하여 대상 메모리 셀들에 대해 독출 동작을 수행할 수 있다. 그러나, 제어 로직은 이에 국한되지 않고, 제2 그룹에 대해서만 독출 전압 레벨을 독출 전압 레벨을 서칭함으로써 제2 그룹의 독출 전압 레벨을 재 설정할 수 있다.
인접 메모리 셀이 높은 전압 값으로 프로그래밍되어 독출 인터럽트 정도가 높은 경우, 대상 메모리 셀의 문턱 전압은 높아질 수 있고, 따라서, 제어 로직은 독출 인터럽트 정도가 높은 인접 메모리 셀과 연결된 대상 메모리 셀을 독출하기 위해 독출 전압 레벨을 재설정함으로써 독출 정확도를 향상시킬 수 있다.
도 7은 본 개시의 일실시예에 따른 독출 전압을 서칭하는 것을 나타내는 그래프이다.
도 7의 일실시예에 따르면, 제어 로직은 대상 메모리 셀 그룹 중 제1 그룹에 대해 독출 전압 레벨을 서칭할 수 있다. 제어 로직은 제1 그룹 중 미리 설정된 디폴트 독출 전압 레벨(RL) 주변의 주변 전압 레벨들(Vth_1~Vth_4)에 대응하는 메모리 셀의 개수를 카운트 할 수 있고, 카운트된 셀의 개수에 기초하여 주변 전압 레벨들 중 하나를 제1 그룹의 독출 전압 레벨로 설정할 수 있다. 주변 전압 레벨들(Vth_1~Vth_4)은 디폴트 독출 전압 레벨로부터 일정 간격만큼 떨어진 전압 레벨일 수 있다.
제어 로직은 복수의 주변 전압 레벨들(Vth_1~Vth_4)에 대응되는 메모리 셀 개수를 카운트하고, 카운트된 메모리 셀 개수가 가장 적은 주변 전압 레벨을 독출 전압 레벨로 설정할 수 있다. 도 7의 일실시예에 따르면, 제어 로직은 디폴트 독출 전압(RL) 주변의 제1 주변 전압 레벨(Vth_1)부터 제4 주변 전압 레벨(Vth_4)까지 대응되는 대상 메모리 셀의 개수를 각각 카운트할 수 있다. 제어 로직이 제2 주변 전압 레벨(Vth_2)에서 카운트되는 대상 메모리 셀의 개수가 제1, 3, 및 4 주변 전압 레벨(Vth_1, Vth_3, Vth_4)에서 카운트되는 대상 메모리 셀의 개수보다 적다고 판단되는 경우, 제2 주변 전압 레벨(Vth_2)을 독출 전압 레벨로 설정할 수 있다.
도 7의 일실시예는 제1 그룹의 제6 프로그램 상태와 제7 프로그램 상태를 구분하는 기준이 되는 독출 전압 레벨을 설정하는 것을 도시한 실시예이지만, 이에 한정되지 않고, 제1 그룹에서 각각의 독출 결과들을 구분하는 기준이 되는 복수의 독출 전압 레벨들을 설정하는 것과 제1 그룹을 제외한 다른 그룹들에서 독출 전압 레벨을 설정하는 것까지 설명될 수 있다.
도 8은 본 개시의 일실시예에 따른 비휘발성 메모리 장치의 동작 방법을 도시한 흐름도이다.
일실시예에 따른 비휘발성 메모리 장치는 제어 로직에 의해 독출 전압 레벨을 설정하는 방법을 수행할 수 있지만, 이에 국한되지 않고, 외부 메모리 컨트롤러와 하나의 메모리 시스템으로 독출 전압 레벨을 설정할 수 있다.
단계(S100)에서, 메모리 장치의 제어 로직은 대상 워드 라인의 인접 워드 라인과 연결된 인접 메모리 셀들에 대해 독출 동작을 수행할 수 있다. 일실시예에 따르면, 제어 로직은 독출 동작을 수행하고, 독출된 데이터를 페이지 버퍼의 래치에 저장하도록 페이지 버퍼를 제어할 수 있다.
단계(S200)에서, 제어 로직은 인접 메모리 셀들의 독출 결과에 따라 대상 워드 라인의 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있다. 인접 메모리 셀에 대응되는 대상 메모리 셀은 메모리 셀 어레이에서 비트 라인을 공유하고 있는 메모리 셀일 수 있다. 제어 로직은 인접 메모리 셀의 독출 결과를 판단하고, 이에 대응되는 대상 메모리 셀이 어느 그룹에 속하는지 여부를 결정할 수 있다.
예시적으로, 인접 메모리 셀의 독출 결과는 소거 상태를 포함한 8개의 상태인 경우, 8개의 프로그램 상태 중 일부 4개의 프로그램 상태는 제1 그룹을 지시하는 독출 결과고, 나머지 4개의 프로그램 상태는 제2 그룹을 지시하는 독출 결과로 지정될 수 있다. 이 때, 인접 메모리 셀의 독출 결과가 제1 그룹을 지시하는 프로그램 상태인 경우, 제어 로직은 이에 대응되는 대상 메모리 셀을 제1 그룹으로 지정할 수 있고, 인접 메모리 셀의 독출 결과가 제2 그룹을 지시하는 프로그램 상태인 경우, 제어 로직은 이에 대응되는 대상 메모리 셀을 제2 그룹으로 지정할 수 있다.
단계(S300)에서, 제어 로직은 단계(S200)에서 분류된 그룹별로 독출 전압 레벨을 설정할 수 있다. 제어 로직은 모든 그룹에 대해 그룹별로 독출 전압 레벨을 서칭하고, 서칭된 전압 레벨을 새로운 독출 전압 레벨로 설정할 수 있지만, 일부 그룹에 대해서만 독출 전압 레벨을 서칭하고, 새로운 독출 전압 레벨로 설정할 수 있다.
일실시예에 따르면, 제어 로직은 복수의 그룹 중 독출 인터럽트 정도가 다른 그룹들에 비해 낮다고 판단된 일부 그룹에 대해서는 독출 전압 레벨을 서칭하지 않고, 상대적으로 독출 인터럽트 정도가 높다고 판단된 나머지 그룹에 대해서만 독출 전압 레벨을 서칭할 수 있다.
단계(S400)에서, 제어 로직은 대상 메모리 셀들이 속한 그룹별로 설정된 독출 전압 레벨에 기초하여 대상 메모리 셀들에 대해 독출 동작을 수행할 수 있다. 기존 제어 로직은 대상 워드 라인에 연결된 대상 메모리 셀들을 일관된 독출 전압 레벨로 독출 동작을 수행하여, 독출 인터럽트에 따른 문턱 전압 정도를 반영하지 못하였으나, 본 실시예에 따라 그룹별로 설정된 독출 전압 레벨에 기초하여 독출 동작을 수행하는 경우, 독출 인터럽트 정도를 반영함으로써 정확한 독출 동작을 수행할 수 있다.
일실시예에 따라 3차원으로 워드 라인이 적층되는 경우, 다시 말해, 기판 상에 복수의 워드 라인들이 수직 방향으로 적층되는 경우, 공정 과정에서 트렌칭(Trenching)되는 정도에 따라 3차원 워드 라인은 서로 다른 스펙을 가질 수 있으며, 칩 또는 블록에 따라 인접 워드 라인 간 인터럽트 정도가 서로 상이할 수 있다. 아울러, 독출 횟수, 독출 싸이클, 및 리텐션 시간에 따라 전압 분포가 상이할 수 있다.
본 개시의 일실시예에 따른 메모리 장치는 인접 워드 라인 간 독출 인터럽트 정도에 따라 새로운 독출 전압 레벨을 서칭함으로써 적응적으로(Adaptively) 독출 전압 레벨을 설정하여 독출되는 데이터의 오류를 줄이고, 데이터 신뢰도를 향상시킬 수 있다.
도 9는 본 개시의 일실시예에 따른 그룹별 독출 전압 레벨을 설정하는 방법을 도시한 흐름도이다.
일실시예에 따른 메모리 장치는 다른 인접 메모리 셀들에 비해 독출 인터럽트에 영향이 크다고 판단된 인접 메모리 셀에 대응하는 대상 메모리 셀들에 대해서만 독출 전압 레벨을 서칭할 수 있다. 메모리 장치는 독출 인터럽트에 영향이 작다고 판단된 인접 메모리 셀들에 대해서는 독출 전압 레벨을 서칭하지 않고, 기존 저장된 디폴트 독출 전압 레벨을 그대로 유지하거나, 미리 지정된 오프셋 값에 기초하여 독출 전압 레벨을 설정할 수 있다. 도 9의 실시예에 따르면, 독출 인터럽트에 영향이 크다고 판단된 대상 메모리 셀들은 제1 그룹으로 분류될 수 있다.
일실시예에 따른 메모리 장치는 인접 워드 라인의 인접 메모리 셀들에 대해 독출 동작을 수행할 수 있고, 비트 라인 단위로 인접 메모리 셀의 데이터를 적어도 일시적으로 저장할 수 있다.
단계(S210)에서, 메모리 장치의 제어 로직은 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있다. 제어 로직은 인접 메모리 셀들의 독출 결과에 따라 대상 메모리 셀로의 독출 인터럽트 영향이 큰지 여부를 판단할 수 있고, 독출 인터럽트 영향이 크다고 판단된 인접 메모리 셀에 대응하는 대상 메모리 셀을 제1 그룹으로 분류하고, 단계(S310)의 프로세스를 진행할 수 있다. 이에 반해, 제어 로직은 독출 인터럽트 영향이 작다고 판단된 인접 메모리 셀에 대응하는 대상 메모리 셀에 대해서는 단계(S330)의 프로세스를 진행할 수 있다.
단계(S310)에서, 제어 로직은 제1 그룹의 대상 메모리 셀들에 대해서 독출 전압 레벨을 서칭할 수 있다. 제어 로직은 독출 전압 레벨을 서칭하는 방법 중 하나로 도 7의 일실시예의 방법을 이용할 수 있다.
단계(S320)에서, 제어 로직은 서칭된 독출 전압 레벨을 제1 그룹에 대응하는 새로운 독출 전압 레벨로 수행하고, 대상 메모리 셀에 대해 독출 동작을 수행할 수 있다.
단계(S330)에서, 제어 로직은 제1 그룹을 제외한 나머지 그룹에 대해서는 미리 지정된 오프셋 값에 기초하여 독출 전압 레벨을 설정할 수 있다. 제1 그룹을 제외한 나머지 그룹은 제1 그룹에 비해 독출 인터럽트 정도가 낮은 그룹일 수 있고, 이 때 제어 로직은 미리 지정된 오프셋 값에 기초하여 새로운 독출 전압 레벨을 설정할 수 있다.
일실시예에 따르면, 대상 메모리 셀이 프로그램되어 전하가 트랩되어 있더라도, 시간이 경과함에 따라 전하 방출(charge loss)이 일어날 수 있고, 트랩된 전하가 소실됨에 따라 전체 대상 메모리 셀의 문턱 전압은 낮아질 수 있다. 따라서, 제어 로직은 시간 경과에 따라 지정된 오프셋 값을 제1 그룹을 제외한 나머지 그룹의 독출 전압 레벨에 적용함으로써 새로운 독출 전압 레벨을 설정할 수 있다. 예시적으로, 제어 로직은 제1 그룹을 제외한 나머지 그룹에 대해 디폴트 독출 전압 레벨로부터 오프셋 값을 빼 새로운 독출 전압 레벨을 설정할 수 있다. 그러나, 제어 로직은 이에 국한되지 않고, 독출 전압 레벨에 오프셋 값을 더하여 새로운 독출 전압 레벨을 설정할 수도 있다.
도 9의 일실시예에서는 하나의 그룹만 독출 전압 레벨을 서칭하는 것을 설명하였으나, 이에 국한되지 않고, 제어 로직은 독출 인터럽트 정도가 크다고 판단된 복수의 그룹들에 대해 독출 전압 레벨을 서칭할 수도 있다.
도 9의 일실시예에 따르면, 제어 로직은 독출 인터럽트 영향이 크다고 판단된 대상 메모리 셀에 대해서만 독출 전압 레벨을 서칭할 수 있는데, 모든 그룹들에 대해 독출 전압 레벨을 서칭하는 것에 비해 일부 그룹만 독출 전압 레벨을 서칭함으로써 효율적으로 독출 인터럽트를 고려하여 독출 전압 레벨을 설정할 수 있다.
도 10 및 도 11은 본 개시의 일실시예에 따른 독출 동작을 도시한 흐름도이다.
도 10은 일실시예에 따라 독출 오류가 정정 가능한 경우 메모리 장치(100)의 독출 동작을 도시한 순서도이다. 도 10을 참조하면, 본 실시예에 따른 메모리 장치(100)의 동작 방법은 독출 전압 레벨을 서칭하기 전에 워드 라인에 독출 오류가 발생한 경우 독출 오류를 정정할 수 있는지 여부를 판단할 수 있다.
단계(S10)에서, 일실시예에 따른 메모리 컨트롤러(200)는 대상 메모리 셀들에 대한 독출 동작을 지시하는 커맨드 신호(CMD_RD) 및 제n 어드레스(ADDRn)를 메모리 장치(100)에 제공할 수 있다. 이 때, 대상 메모리 셀들에 대한 어드레스는 제n 어드레스(ADDRn)일 수 있다. 일실시예에서, 메모리 장치(100)는 커맨드 신호(CMD_RD) 및 제n 어드레스와 함께 미리 설정된 디폴트 독출 전압 레벨을 수신할 수 있다. 단계(S20)에서, 메모리 장치(100)는 디폴트 독출 전압 레벨을 이용하여 제n 어드레스에 대한 독출 동작을 수행할 수 있다.
단계(S30)에서, 메모리 장치(100)는 메모리 컨트롤러(200)에 독출된 데이터를 전송할 수 있다. 독출된 데이터는 대상 워드 라인에 연결된 대상 메모리 셀들의 프로그램 상태를 독출하여 일련의 비트들로 나열될 수 있다.
단계(S40)에서, 메모리 컨트롤러(200)는 독출된 데이터 중 페일 비트들이 ECC에 의해 정정 가능한지 판단한다. 판단 결과, ECC에 의해 정정 가능한 경우, 메모리 컨트롤러(200)는 독출된 데이터 중 페일 비트들에 대해 ECC 디코딩 동작을 수행할 수 있고, 제n 어드레스(ADDRn)에 대한 독출 동작은 종료된다.
제n 어드레스에 대한 독출 동작이 종료되면, 메모리 컨트롤러(200)는 단계(S11)에서 제n-1 어드레스(ADDRn-1)에 대해 독출 동작을 수행하기 위해 메모리 장치(100)에 커맨드 신호 및 제n-1 어드레스(ADDRn-1)를 전송할 수 있고, 메모리 장치(100)는 단계(S21)에서 제n-1 어드레스에 대한 독출 동작을 수행할 수 있다.
도 10의 일실시예는 메모리 셀 어레이의 각 워드 라인에 대해 독출 동작을 수행하고, ECC에 의해 독출된 데이터가 정정 가능한 경우로 별도의 독출 전압 레벨 재설정하지 않고 독출 동작을 완료하는 경우를 나타낸 것이다.
도 11은 일실시예에 따라 독출 오류가 정정 불가능한 경우 메모리 장치의 독출 동작을 도시한 순서도이다. 도 11을 참조하면, 본 실시예에 따른 메모리 장치의 동작 방법은 독출 전압 레벨을 서칭하기 전에 워드 라인에 독출 오류가 발생한 경우 독출 오류를 정정할 수 있는지 여부를 판단할 수 있다. 일실시예에 따라 대상 워드 라인에 독출 오류가 발생하였는지 여부를 판단하는 단계(S10) 내지 단계(S30)의 동작은 도 10에서 상세히 서술하였으므로, 자세한 설명은 생략한다.
단계(S40)에서, 일실시예에 따른 메모리 컨트롤러(200)는 독출된 데이터 중 페일 비트들이 ECC에 의해 정정 가능한지 판단할 수 있고, 페일 비트들이 ECC에 의해 정정할 수 없다고 판단한 경우, 단계(S50)에서 데이터 리커버리를 지시하는 커맨드 신호(CMD_DR) 및 제n 어드레스(ADDRn)를 메모리 장치의 제어 로직(120)에 제공할 수 있다.
단계(S60)에서, 데이터 리커버리를 지시하는 커맨드 신호를 수신한 제어 로직(120)은 독출 전압 레벨을 재설정하기 위해 인접 워드 라인(WLn+1)에 관한 정보를 페이지 버퍼(150)에 요청할 수 있다. 페이지 버퍼(150)는 메모리 셀 어레이의 비트 라인마다 연결된 래치들을 포함할 수 있고, 래치들은 인접 워드 라인에 연결된 인접 메모리 셀의 정보를 적어도 일시적으로 저장하고 있을 수 있다. 단계(S70)에서, 페이지 버퍼(150)는 제어 로직(120)의 요청에 응답하여 인접 워드 라인(WLn+1)에 관한 정보를 제어 로직(120)으로 전송할 수 있다.
인접 워드 라인에 관한 정보를 수신한 메모리 장치의 제어 로직(120)은 단계(S200)에서, 인접 메모리 셀들의 독출 결과에 따라 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있고, 단계(S300)에서, 그룹 별로 독출 전압 레벨을 설정할 수 있다. 단계(S200) 및 단계(S300)의 동작 방법은 도 8에서 상세히 서술하였으므로, 자세한 설명은 생략한다.
도 10 및 도 11의 일실시예에 따르면, 메모리 컨트롤러(200)가 메모리 장치(100)로부터 독출된 데이터를 수신하고 독출 오류가 있는지 여부를 판단하였지만, 다른 일실시예에 따르면, 메모리 장치(100)의 제어 로직(120)이 독출 데이터에 독출 오류가 발생하였는지 여부를 판단할 수 있다.
도 12는 본 개시의 일실시예에 따른 워드 라인 그룹을 포함하는 메모리 셀 어레이를 도시한 것이다.
일실시예에 따르면, 제어 로직은 대상 워드 라인에 대해 설정된 독출 전압 레벨을 메모리 셀 어레이에 포함된 모든 워드 라인에 대한 독출 전압 레벨로 설정할 수 있다. 인접 워드 라인 간의 독출 인터럽트 정도는 워드 라인 별로 상이할 수 있지만, 동일한 메모리 셀 어레이에 존재하는 워드 라인들은 동일한 독출 싸이클 또는 리텐션 시간을 갖는 경우가 많으므로, 동일한 메모리 셀 어레이에 존재한다면 인접 워드 라인 간의 독출 인터럽트 정도의 차이가 크지 않을 수 있다. 따라서, 메모리 셀 어레이 중 하나인 대상 워드 라인에 대해 독출 전압 레벨을 설정하고, 나머지 워드 라인들도 대상 워드 라인과 동일한 독출 전압 레벨로 설정함으로써 효율적으로 독출 오류를 정정할 수 있다.
다른 일실시예에 따르면, 메모리 셀 어레이는 복수의 워드 라인 그룹(WLG0~WLGn)으로 구성될 수 있고, 제어 로직은 워드 라인 그룹마다 독출 전압 레벨을 설정할 수 있다. 워드 라인은 공정 상의 문제로, 최하단에 존재하는 워드 라인과 최상단에 존재하는 워드 라인의 독출 전압 레벨에 차이가 존재할 수 있고, 복수의 워드 라인으로 구성된 워드 라인 그룹별로 독출 전압 레벨을 설정함으로써 모든 워드 라인에 대해 동일한 독출 전압 레벨을 설정하는 경우에 비해 더 정확하게 독출 전압 레벨을 설정할 수 있다.
도 1 내지 도 12에 따른 실시예는, 제어 로직에서 기능에 따라 구분된 메모리 셀 그룹핑부(121) 및 RL 설정부(122)가 대상 메모리 셀들을 복수의 그룹으로 구분하고, 복수의 그룹들 중 적어도 하나의 그룹의 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써 그룹별로 독출 전압 레벨을 설정하는 실시예일 수 있다. 그러나, 메모리 장치(100) 및 메모리 컨트롤러(200)의 구성 및 동작은 이에 국한되지 않을 수 있다.
도 13은 본 개시의 다른 일실시예에 따른 비휘발성 메모리 시스템을 간략하게 나타내는 블록도이다.
도 13을 참조하면, 제어 로직(120a)은 독출 제어부(123)를 포함할 수 있고, 메모리 컨트롤러(200a)는 메모리 셀 그룹핑부(210) 및 RL 설정부(220)를 포함할 수 있다. 메모리 장치(100)의 제어 로직(120)은 독출 동작을 제어하고, 메모리 컨트롤러(200)의 메모리 셀 그룹핑부(210) 및 RL 설정부(220)가 대상 메모리 셀들을 복수의 그룹으로 구분하고, 대상 메모리 셀들의 그룹별로 독출 전압 레벨을 설정할 수 있다. 도 1 내지 도 12를 참조하여 상술된 내용은 본 실시예에서도 적용될 수 있으며, 중복된 설명은 생략하기로 한다.
도 14는 본 개시의 다른 일실시예에 따른 독출 동작을 도시한 흐름도이다.
본 실시예에 따른 메모리 장치의 동작 방법은 독출 전압 레벨을 서칭하기 전에 워드 라인에 독출 오류가 발생한 경우 독출 오류를 정정할 수 있는지 여부를 판단할 수 있다. 일실시예에 따라 대상 워드 라인에 독출 오류가 발생하였는지 여부를 판단하는 단계(S10) 내지 단계(S40)의 동작은 도 10 및 도 11에서 상세히 서술하였으므로, 자세한 설명은 생략한다.
단계(S60)에서, 일실시예에 따른 메모리 컨트롤러(200a)가 페일 비트들이 ECC에 의해 정정할 수 없다고 판단한 경우, 단계(S60)에서, 독출 전압 레벨을 재설정하기 위해 인접 워드 라인(WLn+1)에 관한 정보를 페이지 버퍼(150)에 요청할 수 있다. 페이지 버퍼(150)는 메모리 셀 어레이의 비트 라인마다 연결된 래치들을 포함할 수 있고, 래치들은 인접 워드 라인에 연결된 인접 메모리 셀의 정보를 적어도 일시적으로 저장하고 있을 수 있다. 단계(S70)에서, 페이지 버퍼(150)는 메모리 컨트롤러(200a)의 요청에 응답하여 인접 워드 라인(WLn+1)에 관한 정보를 메모리 컨트롤러(200a)로 전송할 수 있다.
인접 워드 라인에 관한 정보를 수신한 메모리 컨트롤러(200a)는 단계(S200)에서, 인접 메모리 셀들의 독출 결과에 따라 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있고, 단계(S300)에서, 그룹 별로 독출 전압 레벨을 설정할 수 있다. 단계(S200) 및 단계(S300)의 동작 방법은 도 8에서 상세히 서술하였으므로, 자세한 설명은 생략한다.
즉, 도 11의 일실시예에 따라 제어 로직이 대상 메모리 셀들의 복수의 그룹 별로 독출 전압 레벨을 설정할 수도 있지만, 도 14의 일실시예에 따라 메모리 컨트롤러가 독출 전압 레벨을 설정할 수 있다.
도 15 및 도 16은 본 개시의 일실시예에 따른 메모리 셀들의 그룹 설정 방법을 도시한 것이다.
일실시예에 따른 메모리 컨트롤러는 로직 하이 또는 로직 로우로 구분된 인접 메모리 셀의 독출 결과와 대상 메모리 셀의 독출 결과를 대응시킴으로써 대상 메모리 셀들을 복수의 그룹으로 구분할 수 있다. 인접 메모리 셀의 독출 결과는 인접 메모리 셀의 독출 인터럽트 정도에 따라 로직 하이 또는 로직 로우로 인접 메모리 셀의 그룹이 구분될 수 있다. 예시적으로, 기준 전압 값을 기준으로 기준 전압 값보다 큰 문턱 전압을 가지는 인접 메모리 셀들은 로직 하이 비트를 갖는 그룹으로 분류될 수 있고, 기준 전압 값보다 작은 문턱 전압을 가지는 인접 메모리 셀들은 로직 로우 비트를 갖는 그룹으로 분류될 수 있다. 도 4를 참조하면, 제1 그룹(GR1)을 지시하는 인접 메모리 셀들은 로직 로우 비트를 갖는 그룹으로 분류될 수 있고, 제2 그룹(GR2)을 지시하는 인접 메모리 셀들은 로직 하이 비트를 갖는 그룹으로 분류될 수 있다.
일실시예에 따르면, 메모리 컨트롤러가 인접 메모리 셀들 독출 결과에 기초하여 인접 메모리 셀들을 복수의 그룹으로 구분할 수도 있지만, 이에 국한되지 않고, 외부 메모리 컨트롤러에 의해 인접 메모리 셀들이 복수의 그룹으로 구분될 수 있다. 외부 메모리 컨트롤러에 의해 인접 메모리 셀들이 복수의 그룹으로 구분된 경우, 메모리 장치가 인접 메모리 셀이 지시하는 그룹을 수신할 수도 있지만, 메모리 장치가 외부 메모리 컨트롤러에 대상 메모리 셀들의 데이터를 송신할 수도 있다.
도 15는 본 개시의 일실시예에 따라 인접 메모리 셀의 독출 결과에 따라 로직 하이 비트를 지시하는 그룹으로 구분된 경우 메모리 컨트롤러가 이에 대응하는 대상 메모리 셀들을 제2 그룹(GR2)으로 분류하는 것을 도시한 것이다.
일실시예에 따르면, 인접 워드 라인(WLn+1)에서 비트 라인의 순서대로 로직 하이 또는 로직 로우의 비트 값들이 나열될 수 있고, 메모리 컨트롤러는 인접 워드 라인(WLn+1)의 인섭 메모리 셀과 비트 라인을 공유하는 대상 워드 라인(WLn)의 대상 메모리 셀을 대응시켜 대상 메모리 셀들을 복수의 그룹으로 분류할 수 있다. 예시적으로, 메모리 컨트롤러는 인접 워드 라인(WLn+1)의 비트 값과 이에 대응하는 대상 워드 라인(WLn)의 데이터를 곱함으로써 소거되지 않고 남아 있는 데이터들에 대응하는 대상 메모리 셀들을 제2 그룹(GR2)으로 설정할 수 있다. 예시적으로, 메모리 컨트롤러는 제2 그룹(GR2)의 대상 메모리 셀에 대응하는 문턱 전압값을 이용하여 제2 그룹(GR2)의 독출 전압 레벨을 서칭할 수 있다. 도 16은 본 개시의 일실시예에 따라 인접 메모리 셀이 로직 로우 비트를 지시하는 그룹으로 분류된 경우 메모리 컨트롤러가 이에 대응하는 대상 메모리 셀들을 제1 그룹(GR1)으로 분류하는 것을 도시한 것이다.
일실시예에 따르면, 인접 워드 라인(WLn+1)의 비트 값들은 반전될 수 있고, 메모리 컨트롤러는 인접 워드 라인(WLn+1)의 인섭 메모리 셀과 비트 라인을 공유하는 대상 워드 라인(WLn)의 대상 메모리 셀을 대응시켜 인접 메모리 셀이 로직 로우 비트를 지시하는 대상 메모리 셀들을 제1 그룹(GR1)으로 분류할 수 있다. 예시적으로, 메모리 컨트롤러는 인접 워드 라인(WLn+1)의 반전 비트 값과 이에 대응하는 대상 워드 라인(WLn)의 데이터를 곱함으로써 소거되지 않고 남아 있는 데이터들에 대응하는 대상 메모리 셀들을 제1 그룹(GR1)으로 설정할 수 있다. 예시적으로, 메모리 컨트롤러는 제1 그룹(GR1)의 대상 메모리 셀에 대응하는 문턱 전압값을 이용하여 제1 그룹(GR1)의 독출 전압 레벨을 서칭할 수 있다.
도 15 및 도 16의 일실시예에 따라 대상 메모리 셀들을 복수의 그룹으로 분류하는 것은 메모리 장치 내부 래치에 저장된 인접 메모리 셀들의 데이터를 이용하지 않고, 외부 컨트롤러에 일련의 비트들의 나열로 저장된 데이터를 이용할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 비휘발성 메모리 장치의 동작 방법으로서,
    대상 워드 라인의 인접 워드 라인에 연결된 인접 메모리 셀들에 대해 독출 동작을 수행하는 단계;
    상기 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하는 단계;
    상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하는 단계; 및
    상기 복수의 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 대상 메모리 셀들을 복수의 그룹으로 구분하는 단계는,
    상기 인접 메모리 셀들의 독출 결과에 기초하여 상기 인접 메모리 셀들을 복수의 그룹으로 구분하는 단계; 및
    상기 인접 메모리 셀이 속한 그룹에 대응하여 상기 대상 메모리 셀들을 상기 복수의 그룹들로 구분하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 대상 메모리 셀들을 복수의 그룹으로 구분하는 단계는,
    상기 인접 메모리 셀들 각각의 독출 결과를 비트 라인 별로 저장하는 단계; 및
    상기 인접 메모리 셀들 각각의 독출 결과에 따라, 각 인접 메모리 셀과 비트 라인을 공유하는 대상 메모리 셀이 상기 복수의 그룹 중 어느 그룹에 속하는지 여부를 결정하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 대상 메모리 셀들을 복수의 그룹으로 구분하는 단계는,
    상기 인접 메모리 셀의 독출 결과에 따라 구분된 로직 하이 또는 로직 로우 상태와 상기 대상 메모리 셀의 독출 결과를 대응시켜 상기 대상 메모리 셀들을 상기 복수의 그룹으로 구분하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 대상 메모리 셀들을 복수의 그룹으로 구분하는 단계는,
    상기 인접 메모리 셀의 프로그램 상태가 로직 로우인 경우, 상기 인접 메모리 셀과 상기 대상 메모리 셀의 프로그램 상태를 곱하여 상기 인접 메모리 셀의 프로그램 상태가 로직 하이인 대상 메모리 셀들을 제1 그룹으로 설정하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  6. 제1항에 있어서,
    상기 그룹별로 독출 전압 레벨을 설정하는 단계는,
    상기 적어도 하나의 그룹인 제1 그룹 중 기 설정된 독출 전압 레벨 주변의 주변 전압 레벨들에 대응하는 메모리 셀의 개수를 카운트하는 단계; 및
    카운트된 메모리 셀의 개수에 기초하여 상기 주변 전압 레벨들 중 하나를 상기 제1 그룹의 제1 독출 전압 레벨로 설정하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 비휘발성 메모리 장치는, 메모리 셀 어레이를 포함하고,
    상기 방법은,
    상기 대상 워드 라인에 대한 독출 전압 레벨을 상기 메모리 셀 어레이에 포함된 복수의 워드 라인들에 대한 독출 전압 레벨로 설정하는 단계
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  8. 제1항에 있어서,
    상기 방법은,
    상기 대상 메모리 셀들의 초기 독출 결과 중 페일 비트들이 ECC(Error correction )에 의해 정정 가능한지 판단하고, 정정 불가능하다고 판단한 경우에 응답하여 수행되는,
    비 휘발성 메모리 장치의 동작 방법.
  9. 복수의 비트 라인들 및 복수의 워드 라인들에 각각 연결된 메모리 셀들을 포함하는 메모리 셀 어레이; 및
    상기 복수의 워드 라인들 중 대상 워드 라인 및 대상 워드 라인의 인접 워드 라인에 연결된 메모리 셀들에 대해 독출 동작을 수행하는 제어 로직을 포함하고,
    상기 제어 로직은,
    상기 인접 워드 라인에 연결된 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하고, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하며, 상기 대상 메모리 셀들이 속한 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는,
    비휘발성 메모리 장치.
  10. 복수의 비트 라인들 및 복수의 워드 라인들에 각각 연결된 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 복수의 워드 라인들 중 대상 워드 라인 및 대상 워드 라인의 인접 워드 라인에 연결된 메모리 셀들에 대해 독출 동작을 수행하는 제어 로직; 및
    상기 인접 워드 라인에 연결된 인접 메모리 셀들의 독출 결과에 따라 상기 대상 워드 라인에 연결된 대상 메모리 셀들을 복수의 그룹들로 구분하고, 상기 복수의 그룹들 중 적어도 하나의 그룹에 포함된 제1 대상 메모리 셀들에 대한 독출 전압 레벨을 서칭함으로써, 상기 복수의 그룹별로 독출 전압 레벨을 설정하며, 상기 대상 메모리 셀들이 속한 그룹별로 설정된 독출 전압 레벨에 기초하여 상기 대상 메모리 셀들에 대해 독출 동작을 수행하는 메모리 컨트롤러
    를 포함하는 비휘발성 메모리 시스템.
KR1020200060623A 2020-05-20 2020-05-20 비휘발성 메모리 및 비휘발성 메모리의 동작 방법 KR20210143612A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200060623A KR20210143612A (ko) 2020-05-20 2020-05-20 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
US17/109,410 US11495291B2 (en) 2020-05-20 2020-12-02 Non-volatile memory device and operating method
SG10202102811UA SG10202102811UA (en) 2020-05-20 2021-03-19 Non-volatile memory device and operating method
CN202110295905.6A CN113782076A (zh) 2020-05-20 2021-03-19 非易失性存储器件及操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200060623A KR20210143612A (ko) 2020-05-20 2020-05-20 비휘발성 메모리 및 비휘발성 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210143612A true KR20210143612A (ko) 2021-11-29

Family

ID=78607946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200060623A KR20210143612A (ko) 2020-05-20 2020-05-20 비휘발성 메모리 및 비휘발성 메모리의 동작 방법

Country Status (4)

Country Link
US (1) US11495291B2 (ko)
KR (1) KR20210143612A (ko)
CN (1) CN113782076A (ko)
SG (1) SG10202102811UA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020109A (ko) * 2021-08-03 2023-02-10 에스케이하이닉스 주식회사 리드 동작을 수행하는 메모리 장치 및 그것의 동작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810640B1 (ko) * 2010-11-26 2017-12-20 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR101913291B1 (ko) * 2011-09-09 2018-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그 데이터 판독 방법 및 기록 매체
US9190159B2 (en) 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US9728263B2 (en) 2013-05-31 2017-08-08 Sandisk Technologies Llc Method and device for iteratively updating read voltages
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
US9336891B2 (en) 2014-07-02 2016-05-10 Sandisk Technologies Inc. Look ahead read method for non-volatile memory
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
KR102578153B1 (ko) 2016-08-25 2023-09-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10877827B2 (en) * 2017-09-15 2020-12-29 Pure Storage, Inc. Read voltage optimization
TWI648739B (zh) 2018-03-20 2019-01-21 大陸商深圳大心電子科技有限公司 記憶體管理方法與儲存控制器
KR102070307B1 (ko) 2018-05-28 2020-01-23 에센코어 리미티드 저장 장치의 구동 방법
US10529433B1 (en) 2018-08-13 2020-01-07 Micron Technology, Inc. Offset memory component automatic calibration (AUTOCAL) error recovery for a memory sub-system
US20200027503A1 (en) 2019-09-27 2020-01-23 Intel Corporation Method and apparatus to improve read latency of a multi-threshold level cell block-based non-volatile memory

Also Published As

Publication number Publication date
US20210366539A1 (en) 2021-11-25
US11495291B2 (en) 2022-11-08
SG10202102811UA (en) 2021-12-30
CN113782076A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
KR102302187B1 (ko) 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
CN107093465B (zh) 包括电压搜索单元的数据存储器装置
US10528420B2 (en) Flash memory system having abnormal wordline detector and abnormal wordline detection method
US11862263B2 (en) Storage device and method of operating the same
JP6127200B2 (ja) メモリデバイスにおけるエラー訂正動作
KR102585221B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102634700B1 (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
KR101678909B1 (ko) 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
US20180286495A1 (en) Nonvolatile memory storage system
CN108735253B (zh) 非易失性存储器存储***
KR20120030816A (ko) 플래시 메모리 및 그것의 셀프 인터리빙 방법
US11183250B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
KR20220006467A (ko) 기계 학습에 기반한 오류 정정을 수행하는 메모리 장치 및 이의 동작 방법
CN112185450A (zh) 存储器***、存储器控制器和用于操作存储器***的方法
KR20210099895A (ko) 메모리 시스템 및 그것의 동작방법
CN113010459A (zh) 存储器***、存储器控制器以及操作存储器***的方法
KR20210108712A (ko) 메모리 시스템 및 그것의 동작방법
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210143612A (ko) 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
US20230187002A1 (en) Storage controller using history data, method of operating the same, and method of operating storage device including the same
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
KR20140104829A (ko) 멀티 레벨 셀 비휘발성 메모리 시스템
KR20220130389A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
CN111798913A (zh) 存储器***、存储器控制器及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination