KR102070307B1 - 저장 장치의 구동 방법 - Google Patents

저장 장치의 구동 방법 Download PDF

Info

Publication number
KR102070307B1
KR102070307B1 KR1020180060468A KR20180060468A KR102070307B1 KR 102070307 B1 KR102070307 B1 KR 102070307B1 KR 1020180060468 A KR1020180060468 A KR 1020180060468A KR 20180060468 A KR20180060468 A KR 20180060468A KR 102070307 B1 KR102070307 B1 KR 102070307B1
Authority
KR
South Korea
Prior art keywords
read
read reference
flash memory
nand flash
threshold voltage
Prior art date
Application number
KR1020180060468A
Other languages
English (en)
Other versions
KR20190135244A (ko
Inventor
최영준
권석천
Original Assignee
에센코어 리미티드
최영준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에센코어 리미티드, 최영준 filed Critical 에센코어 리미티드
Priority to KR1020180060468A priority Critical patent/KR102070307B1/ko
Priority to TW107118230A priority patent/TWI657568B/zh
Priority to US15/993,043 priority patent/US10790035B2/en
Priority to CN201810806145.9A priority patent/CN110544502B/zh
Publication of KR20190135244A publication Critical patent/KR20190135244A/ko
Application granted granted Critical
Publication of KR102070307B1 publication Critical patent/KR102070307B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 저장 장치의 구동 방법은, 저장 장치의 컨트롤러에서, 하나의 블록 내 낸드 플래시 메모리 셀들의 리텐션 열화 단계 별 문턱 전압 시프트에 따라 제1 읽기 기준 전압들과 하나의 블록 내 페이지 그룹 별 문턱 전압 변동에 대응되는 제2 읽기 기준 전압들로 구성된 룩업 테이블을 로드하고, 컨트롤러에서, 복수의 블록 내 블록 별 현재 열화 단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들 중 적어도 한 종류의 읽기 기준 전압들을 사용하여 블록 별로 리드 패스(read pass)가 모두 이루어질 때까지 읽기 동작을 수행하는 것을 포함한다.

Description

저장 장치의 구동 방법{METHOD OF OPERATING STORAGE UNIT}
본 발명은, 낸드 플래시 메모리를 포함하는 저장 장치에 주는 외부 영향(=열 스트레스 또는 방치 시간 또는 워드라인 로딩 효과)을 고려하여 낸드 플래시 메모리의 문턱 전압 산포에서 복수의 문턱 전압 준위 사이에 위치되는 원시 읽기 기준 전압의 보정에 의해 낸드 플래시 메모리의 비트 에러를 최소화시키는데 적합한 저장 장치의 구동 방법에 관한 것이다.
일반적으로, 저장 장치는 주기억 장치(예를 들면, 코어 기억 장치나 개인용 컴퓨터의 ROM, RAM 등)의 기억 용량이 부족할 때 그것을 보조하기 위한 기억 장치이다. 여기서, 상기 저장 장치는 하드 디스크 드라이브(hard disk drive; HDD) 또는 솔리드 스테이트 드라이브(solid state drive; SSD)를 많이 지칭하지만 발명의 전개를 위해 솔리드 스테이트 드라이브에 한정시켜 설명하기로 한다.
상기 저장 장치는 유저 호스트(user host)에 전기적으로 접속되어 내부에 구비되는 컨트롤러(controller)를 이용하여 외부의 유저 호스트와 내부의 낸드 플래시 메모리의 데이터 교환을 중개한다. 상기 낸드 플래시 메모리는 저장매체로 기능을 하기 위해 2D 또는 3D 낸드 회로에 낸드 플래시 메모리 셀들을 갖는다. 상기 낸드 플래쉬 메모리는 전원이 꺼진 상태에서도 내부에 이미 쓰여진 데이터를 보전하는 불휘발성 특성을 갖는다.
상기 저장 장치는 낸드 플래시 메모리의 빈번한 구동에 따라 낸드 플래시 메모리 셀의 점진적인 노후화에 의해 그리고/ 또는 낸드 플래시 메모리의 외부 온도 영향에 따라 낸드 플래시 메모리 셀의 저장 능력 저하에 의해 전기적 신뢰성을 점차 잃어 간다. 한편, 상기 저장 장치의 신뢰성 열화는 도 1 및 도 2를 참조하여 아래에서 구체적으로 설명할 수 있다.
즉, 상기 저장 장치의 구동 동안, 상기 낸드 플래시 메모리는 컨트롤러로부터 전기적 신호를 받아 쓰기(program; P) 동작 또는 삭제(erase; E) 동작을 반복적으로 수행한다. 상기 쓰기(P)/ 삭제(E) 싸이클 횟수(cycle count)가 낸드 플래시 메모리에서 증가되는 동안, 개별 낸드 플래시 메모리 셀은 쓰기(P)/ 삭제(E) 싸이클 횟수 증가에 따라 내부에 목적하지 않는 기생 전하를 트랩시키거나 내부에 이미 저장된 목적하는 저장 전하를 재배열 및 이동시켜서 문턱 전압(Vt)을 쉽게 시프트(shift)시킨다.
여기서, 상기 낸드 플래시 메모리가 데이터 정보를 식별하기 위해 복수의 문턱 전압을 사용하지만, 상기 데이터 정보가 낸드 플래시 메모리 셀의 리드 동작(read operation)을 통해 낸드 플래시 메모리 셀의 저장 전하를 센싱시켜 디지털 상태(digital state)로 구별되므로, 상기 기생 전하는 저장 전하에 가감되어 낸드 플래시 메모리 셀의 리드 동작 동안 낸드 플래시 메모리 셀의 데이터 정보를 초기와 다른 데이터로 읽히게 하기 때문에 로우 비트 에러(raw bit error)의 증가를 야기시킨다.
도 1의 그래프에서, 두 개의 하부측 곡선(4, 8)은 두 개의 낸드 플래시 메모리에서 쓰기/ 삭제 싸이클 횟수에 따른 로우 비트 에러율(raw bit error rate)을 도시한다. 상기 로우 비트 에러는 쓰기/ 삭제 싸이클 횟수 증가에 따라 점진적으로 증가된다. 또한, 상기 저장 장치의 외부 온도 영향에 따라, 상기 낸드 플래시 메모리 셀은 외부 온도 영향을 통해 내부로부터 저장 전하의 손실을 가속화시켜 로우 비트 에러를 더 증가시킨다.
도 1의 그래프에서, 두 개의 상부측 곡선(14, 18)은, 두 개의 하부측 곡선(4, 8)에 관련된 두 개의 낸드 플래시 메모리에 열을 수반하는 베이크 공정(bake process)을 적용한 후, 쓰기/ 삭제 싸이클 횟수에 따른 로우 비트 에러율을 도시한다. 상기 두 개의 낸드 플래시 메모리는 베이크 공정 전/ 후에 쓰기/ 삭제 싸이클 횟수 증가에 따라 유사한 자취(locus)의 하부측 및 상부측 곡선(4, 8, 14, 18)을 갖는다.
그러나, 상기 두 개의 낸드 플래시 메모리는 베이크 공정 전에 기생 전하 효과 대비 베이크 공정 후에 외부 온도 영향을 크게 받아서 동일한 쓰기/ 삭제 싸이클 횟수에서 볼 때 베이크 공정 전보다 베이크 공정 후에 로우 비트 에러율을 더 크게 갖는다. 상기 로우 비트 에러율을 최소화하기 위해, 상기 컨트롤러는 내부에 에러 정정 코드(error correction code; ECC) 알고리듬을 구비하여 에러 정정 코드 알고리듬을 통해 낸드 플래시 메모리 셀에서 읽기 동작 동안 발생한 비트 에러를 정정해준다.
상기 낸드 플래시 메모리 셀의 리드 동작을 설명하기 전, 상기 낸드 플래시 메모리 셀의 구조를 개략적으로 살펴 볼 때, 상기 낸드 플래시 메모리는 비트라인(bit line)들과 워드라인(word line)들을 교차시켜 교차 지점 마다 낸드 플래시 메모리 셀을 갖는다. 상기 낸드 플래시 메모리가 N - 비트 멀티 레벨 셀(multi-level cell; MLC) 낸드 플래시 메모리로 분류되는 때, 상기 낸드 플래시 메모리 셀의 문턱 전압은 서로에 대해 중첩하지 않는 2N 개의 문턱 전압 준위(threshold voltage state)로 프로그램된다.
도 2의 그래프에서, 두 개의 문턱 전압 준위(S1, S2)가 예로써 도시되었다. 또한, 상기 낸드 플래시 메모리 셀의 리드 동작은 워드라인에 원시 읽기 기준 전압(original read reference votage)을 인가하여 비트라인의 센싱 과정 동안 비트라인에서 낸드 플래시 메모리 셀로부터 받은 저장 전하의 충전 및 방전 싸이클을 통해 낸드 플래시 메모리 셀의 문턱 전압을 원시 읽기 기준 전압과 비교한 후 문턱 전압의 데이터 정보를 디지털 상태로 구별하도록 수행된다.
상기 낸드 플래시 메모리가 N - 비트 멀티 레벨 셀(multi-level cell; MLC) 낸드 플래시 메모리로 분류되는 때, 상기 낸드 플래시 메모리에서 낸드 플래시 메모리 셀의 문턱 전압을 읽기 위해, 상기 2N 개의 문턱 전압 준위 사이에 2N - 1 개의 원시 읽기 기준 전압이 사용된다. 도 2의 그래프에서, 상기 두 개의 문턱 전압 준위(S1, S2) 사이에 원시 읽기 기준 전압(V1; 실선)이 예로써 도시되었다.
상기 저장 장치가 제조 과정에서 외부 온도 영향을 받게 되는데, 상기 낸드 플래시 메모리가 외부 온도 영향 하에서 낸드 플래시 메모리 셀로부터 저장 전하의 손실을 가속화시키므로, 상기 낸드 플래시 메모리 셀은 원시 읽기 기준 전압(V1)을 향해 두 개의 문턱 전압 준위(S1, S2) 중 하나(S2)를 도 2의 점선 포물선(이하, '점선 문턱 전압 준위(S2)'로 지칭함)과 같이 일 방향으로 시프트(F)시킨다.
여기서, 상기 저장 장치의 유저(user)는 저장 장치를 처음 입수한 시점에서 원시 읽기 기준 전압(V1)을 최적으로 간주하고 원시 읽기 기준 전압(V1)을 사용하여 낸드 플래시 메모리 셀에 대해 리드 동작을 수행한다. 상기 낸드 플래시 메모리 셀의 리드 동작에서, 상기 원시 읽기 기준 전압(V1) 아래에 위치되는 점선 문턱 전압 준위(S2)의 꼬리 영역은 리드 에러(read error)로 구별된다.
상기 점선 문턱 전압 준위(S2)의 꼬리 영역이 원시 읽기 기준 전압(V1)을 현장 상황에 맞춰 조정시키지 않아 컨트롤러의 에러 정정 코드의 정정 능력을 초과하는 로우 비트 에러율에 해당되는 때, 상기 낸드 플래시 메모리의 리드 동작이 예비 읽기 기준 전압들(V2, V3; 점선)을 향해 원시 리드 기준 전압(V1)을 이동시켜 점선 문턱 전압 준위(S2)의 꼬리 영역을 리드 패스(read pass)시킬 때까지 반복되기 때문에, 상기 점선 문턱 전압 준위(S2)의 꼬리 영역은 낸드 플래시 메모리의 리드 동작의 소요 시간 관점에서 낸드 플래시 메모리의 전기적 퍼포먼스를 저하시킨다.
또한, 상기 컨트롤러가 에러 정정 코드 알고리듬을 사용해서 원시 읽기 기준 전압(V1) 아래에 위치되는 점선 문턱 전압 준위(S2)의 꼬리 영역을 정정하여 리드 패스로 구제하려 하지만, 상기 점선 문턱 전압 준위(S2)의 꼬리 영역이 에러 정정 코드의 정정 능력을 벗어나는 때, 상기 컨트롤러는 낸드 플래시 메모리에 구비된 리드 리트라이(read retry) 알고리듬을 통해 원시 리드 기준 전압(V1)을 이동시켜 점선 문턱 전압 준위(S2)의 꼬리 영역을 리드 패스시킬 수 있다.
도 2의 그래프에서, 상기 리드 리트라이 알고리듬은, 원시 읽기 기준 전압(V1)의 위치를 보정하여 예비 읽기 기준 전압들(V2, V3)을 향해 원시 읽기 기준 전압(V1)을 반복적으로 바꾸는 동안, 점선 문턱 전압 준위(S2)의 시프트된 자취를 추적하고 점선 문턱 전압 준위(S2)의 꼬리 영역의 리드 에러를 줄이거나 심지어 완전히 제거하기 위해, 예비 읽기 기준 전압들(V2, V3)을 사용하여 리드 동작을 반복적으로 재시도하도록 구성된다. 여기서, 상기 원시 읽기 기준 전압(V1)은 최적 읽기 기준 전압(V3)으로 변경된다.
상기 리드 리트라이 알고리듬의 수행은, 도 2의 그래프에서, 원시 읽기 기준 전압을 하나(V1)만 사용하고 예비 읽기 기준 전압을 두 개(V2, V3)만 사용하였으나, N - 비트 멀티 레벨 셀 낸드 플래시 메모리에서, 2N - 1 개의 원시 읽기 기준 전압과 함께 두 개의 인접한 문턱 전압 준위 별로 예비 읽기 기준 전압을 두 개 이상을 사용하므로, 낸드 플래시 메모리의 읽기 동작에서 읽기 대기 시간(read latency)을 길게 하고 전력 소모(power consumption)를 가중시킬 수 있다.
따라서, 상기 최적 읽기 기준 전압이 낸드 플래시 메모리 셀의 리드 동작 동안 리드 리트라이 알고리듬의 수행을 통해 찾아지는 때, 상기 낸드 플래시 메모리의 전기적 성능이 과도하게 저하되기 때문에, 상기 저장 장치는 낸드 플래시 메모리 셀의 문턱 전압의 시프트 특성을 예측하여 낸드 플래시 메모리에 여러 개의 읽기 기준 전압들을 갖는 룩업테이블(look-up table)을 미리 저장시키고, 컨트롤러를 통해 룩업테이블을 읽어 리드 리트라이 알고리듬을 수행하도록 구성된다.
본 발명은, 종래의 문제점을 해결하기 위해 안출된 것으로, 낸드 플래시 메모리를 포함하는 저장 장치에 주는 외부 영향(=열 스트레스 또는 방치 시간 또는 워드라인 로딩 효과)을 고려하여 낸드 플래시 메모리의 문턱 전압 산포에서 복수의 문턱 전압 준위 사이에 원시 읽기 기준 전압의 위치를 적절히 조정시키므로, 낸드 플래시 메모리의 읽기 동작을 리드 에러 없이 수행하는데 적합한, 저장 장치의 구동 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 저장 장치의 구동 방법은, 쓰기 또는 읽기 단위인 페이지와 복수의 페이지들로 구성된 소거 단위인 복수의 블록을 가지며, 개별 낸드 플래시 메모리 셀에서 N - 비트 멀티 레벨 셀(multi-level cell; MLC)로 이루어져 N bit에 대응하는 2N 개의 문턱 전압 준위(threshold voltage state)로 프로그램되고, 상기 2N 개의 문턱 전압 준위 사이의 문턱 전압 구간을 구분하는 2N - 1 개의 읽기 기준 전압들을 사용하여 낸드 플래시 메모리에 대해 읽기 동작을 수행하도록, 상기 저장 장치의 컨트롤러에서, 하나의 블록 내 낸드 플래시 메모리 셀들의 리텐션 열화 단계 별 문턱 전압 시프트에 따라 제1 읽기 기준 전압들과 상기 하나의 블록 내 페이지 그룹 별 문턱 전압 변동에 대응되는 제2 읽기 기준 전압들로 구성된 룩업 테이블을 로드하고, 상기 컨트롤러에서, 상기 복수의 블록 내 블록 별 현재 열화 단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들 중 적어도 한 종류의 읽기 기준 전압들을 사용하여 상기 블록 별로 리드 패스(read pass)가 모두 이루어질 때까지 읽기 동작을 수행하는 것을 포함할 수 있다..
상기 룩업 테이블은, 상기 낸드 플래시 메모리와 상기 컨트롤러를 포함하는 판매용 저장 장치를 제조한 후, 상기 컨트롤러를 통해 상기 낸드 플래시 메모리에서 상기 2N 개의 문턱 전압 준위와 상기 2N - 1 개의 읽기 기준 전압들의 위치 관계를 바탕으로 리드 마진(read margin)을 확인하여 구성될 수 있다.
상기 리텐션 열화 단계의 최초 판단은, 상기 하나의 블록 내 상기 낸드 플래시 메모리 셀들에 대해 상기 제1 읽기 기준 전압들과 상기 제2 읽기 기준 전압들을 순차적으로 적용하여 리드(read)가 성공하는 읽기 기준 전압이 속한 열화 단계를 채택하며 블럭별 열화 단계를 유지 관리하며 블록 소거 시 열화단계를 초기화시킬 수 있다.
저장 장치의 구동 방법, 상기 현재 열화 단계에 해당되는 상기 제1 읽기 기준 전압들과 상기 제2 읽기 기준 전압들을 적용한 리드가 실패하는 때, 다른 열화단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들을 상기 복수의 블록 내 상기 블록 별로 순차적으로 적용시켜 리드하는 것을 더 포함할 수 있다.
상기 제1 읽기 기준 전압들은 상기 룩업 테이블의 열화 단계에서 상기 복수의 페이지의 공통 읽기 윈도우를 추출하여 상기 공통 읽기 윈도우 내에서 찾을 수 있다.
저장 장치의 구동 방법, 상기 룩업 테이블의 모든 기준 전압에서 리드가 실패하는 때, 상기 하나의 블록에서 최근의 열화 단계와 상기 하나의 블록 내 페이지의 위치에 기초하여 대응되는 제1 읽기 기준 전압을 기준으로 동일한 크기의 오프셋(offset) 기준 전압을 증가 및 감소시켜 리드하는 소프트 디시전(soft decision)을 수행하는 것을 포함할 수 있다.
본 발명은, 낸드 플래시 메모리를 포함하는 저장 장치에 주는 외부 영향(=열 스트레스 또는 방치 시간 또는 워드라인 로딩 효과)을 고려하여 낸드 플래시 메모리의 문턱 전압 산포에서 복수의 문턱 전압 준위 사이에 원시 읽기 기준 전압의 위치를 적절히 조정시키므로, 낸드 플래시 메모리의 읽기 동작을 원시 읽기 기준 전압의 위치 수정을 바탕으로 현장 상황에 맞춰 리드 에러 없이 수행하고, 낸드 플래시 메모리의 읽기 동작에서 읽기 대기 시간을 짧게 하고 전력 소모를 최소화시킬 수 있다.
도 1은, 종래 기술에 따른 저장 장치에서 낸드 플래시 메모리의 전기적 퍼포먼스 저하를 설명하는 쓰기/ 삭제 싸이클 횟수 대 로우 비트 에러율의 그래프이다.
도 2는, 종래 기술에 따른 저장 장치에서 외부 온도 영향을 받은 낸드 플래시 메모리의 문턱 전압 산포(threshold voltage distrbution)에서 리드 리트라이 알고리듬(read retry algorithm)을 설명하는 문턱 전압 대 낸드 플래시 메모리 셀 개수의 그래프이다.
도 3은 본 발명에 따른 저장 장치를 개략적으로 보여주는 블럭도이다.
도 4 내지 도 5는, 도 3의 저장 장치에서, 본 발명의 제1 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 6 내지 도 8은, 도 3의 저장 장치에서, 본 발명의 제2 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 9내지 도 12는, 도 3의 저장 장치에서, 본 발명의 제3 실시예에 따른 리드 리트라이 알고리듬을 설명하는 개략도와 그래프와 표이다.
도 13 및 도 14는, 도 3의 저장 장치에서, 본 발명의 제4 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 15 및 도 16은, 도 3의 저장 장치에서, 본 발명의 제5 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예(들)에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 저장 장치를 개략적으로 보여주는 블럭도이다.
도 3을 참조하면, 상기 저장 장치(80)는 서로 전기적으로 접속하는 낸드 플래시 메모리(50)와 컨트롤러(70)를 포함한다. 상기 낸드 플래시 메모리(50)는 구동 정보 저장 영역(44)과 데이터 저장 영역(48)을 포함한다. 상기 구동 정보 저장 영역(44)의 정보는 낸드 플래시 메모리(50)에 전원 인가시 낸드 플래시 메모리(50)의 내부 구동 회로를 통해 리드 기준 값을 포함하여 낸드 플래시 메모리(50) 동작에 필요한 여러 아날로그 회로들을 초기화시키는 동작 값들을 포함한다.
또한, 상기 낸드 플래시 메모리(50)의 단품 제조사는 컨트롤러(70)의 리드 리트라이 룩업 테이블에 사용하도록 리드 기준값의 오프셋(offset) 값들로 구성된 원시 룩업 테이블(default look-up table)을 낸드 플래시 메모리(50)의 또 다른 저장 공간에 제공한다.
상기 오프셋 값은 낸드 플래시 메모리(50)의 문턱 전압 산포에서 두 개의 인접한 문턱 전압 준위 별로 두 개의 인접한 문턱 전압 준위 사이에 원시 읽기 기준 전압(default read reference voltage)을 오프셋만큼 좌 또는 우로 이동시키는 기준이다.
상기 읽기 기준 전압은 본 발명의 설명을 단순화시키고 원시 읽기 기준 전압 의 원시 룩업 테이블과 대조시키기 위해 임의로 만들어질 수 있는 룩업 테이블(look-up table)을 구성한다. 상기 데이터 저장 영역(48)은 낸드 플래시 메모리(50)의 외부를 통해 프로그램될 수 있는 영역이다. 한편, 상기 컨트롤러(70)는 에러 정정 코드(error correction code; ECC) 알고리듬(65)을 구비한다.
상기 리드 리트라이 알고리듬은, 원시 읽기 기준 전압의 위치를 보정하기 위해, 두 개의 인접한 문턱 전압 준위 별로 두 개의 인접한 문턱 전압 준위 중 적어도 하나의 시프트된 자취를 추적하여 시프트된 문턱 전압 준위의 리드 에러를 줄이거나 심지어 완전히 제거하기 위해, 시프트된 문턱 전압 준위에 대해 읽기 동작을 반복적으로 재시도하도록 구성된다.
이후로, 상기 리드 리트라이 알고리듬은 본 발명의 전개를 위해 도 4 내지 도 16을 참조하여 좀 더 상세하게 설명하기로 한다.
도 4 내지 도 5는, 도 3의 저장 장치에서, 본 발명의 제1 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 4 내지 도 5를 참조하면, 상기 리드 리트라이 알고리듬은 원시 읽기 기준 전압(R1, R2, R3; 도 4 참조)의 위치를 보정하도록 구성되는데, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 도 4에 도시된 바와 같이, 문턱 전압 산포 그래프를 바탕으로, 저장 장치(80)의 사용 현장 상황에 맞춰 수행된다.
상기 원시 읽기 기준 전압의 보정은, 낸드 플래시 메모리(50)의 단품 제조사에서, 낸드 플래시 메모리(50)의 제조 후 낸드 플래시 메모리(50)의 온도 테스트 동안에 낸드 플래시 메모리(50)에 인가되는 스트레스(pre-treating stress), 그리고 저장 장치(80)의 완제품 제조사에서, 저장 장치(80)의 표면 실장 동안에 저장 장치(80)에 주는 열 스트레스(heat stress)를 반영한 저장 장치(80)의 사용 현장 상황에 맞춰 수행되므로, 낸드 플래시 메모리(50)의 단품 제조사에서 설정한 원시 읽기 기준 전압대비 가장 최근의 상황을 반영시켜 보다 정확한 읽기 기준 전압의 설정을 하게 한다.
좀 더 상세하게는, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에 대해 읽기 동작의 수행 후, 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P3, P4)와 원시 읽기 기준 전압(R3) 사이의 위치 관계를 확인하고, 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P3, P4) 사이의 중심으로부터 원시 읽기 기준 전압(R3)이 이격되는 때, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P3, P4)에서 첨점들 사이에 적어도 하나의 예비 리드 기준 전압(R3')을 소정 전압 값으로 배열시키고, 컨트롤러(70)를 통해, 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P3, P4) 사이의 중심을 향해 적어도 하나의 예비 리드 기준 전압(R3')을 따라 원시 읽기 기준 전압(R3)을 이동시켜 최적 읽기 기준 전압을 찾는 것을 포함한다.
상기 두 개의 인접한 문턱 전압 준위(P3, P4)와 원시 읽기 기준 전압(R3) 사이의 위치 관계를 확인하는 것은, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P3, P4) 사이에 위치되는 원시 읽기 기준 전압(R3)을 확인하는 것을 포함한다. 이 때에, 상기 원시 읽기 기준 전압들(R1, R2, R3)은 제로 오프셋 값들(0, 0, 0)을 갖는다.
상기 원시 읽기 기준 전압(R3)을 이동시켜 최적 읽기 기준 전압(R3')을 찾는 것은, 컨트롤러(70)를 통해, 원시 읽기 기준 전압(R3)을 두 개의 인접한 문턱 전압 준위(P3, P4) 사이에서 움직이면서 ECC 정정이 가능한 구간을 추출하는 것을 포함한다.
상기 최적 읽기 기준 전압(R3')은 추출 구간의 중심 값이지만 낸드 플래시 메모리 셀들의 리텐션 열화로 인한 문턱 전압의 이동 방향 및 이동량을 고려한 것이다. 상기 최적 읽기 기준 전압(R3')은 문턱 전압이 감소하는 때 문턱 전압의 이동 량만큼 원시 읽기 기준 전압(R3)을 낮추고 문턱 전압이 증가하는 때 문턱 전압의 이동 량만큼 원시 읽기 기준 전압(R3)을 높인 설정 값으로 룩업 테이블에 반영된다.
또한, 상기 낸드 플래시 메모리(50)의 리텐션 목표 사양에 따른 문턱 전압 변동량이, 현재의 ECC 정정 가능한 리드 오프셋의 한계점과 설정된 리드 기준 값을 초과한 때, 리트라이 오프셋(retry offset)이 추가된다. 일반적으로, 상기 낸드 플래시 메모리 셀 당 저장되는 bit 정보량과 관계없이 동일한 리텐션 시프트(retention shift)가 발생하므로, 2 bit cell에 비하여 리드 마진이 좁을 수 밖에 없는 3 bit cell에서는, 리텐션으로 인한 문턱 전압 시프트가 기준 리드 전압을 훨씬 넘을 가능성이 많기 때문에, 복수의 기준 리드 전압을 대응시킬 필요가 있으며, 리텐션 열화 발생 정도에 따라 맞는 기준 리드 전압을 적용받게 해야 한다.
복수의 기준 리드 전압을 순차적으로 적용하면서 리드가 성공(ECC 정정 성공)할 때까지 반복 동작을 할 수 있으나, 저장 장치(80)의 성능이 저하되기 때문에, 리텐션 수준을 트랙킹하여 해당 기준 리드 전압을 적용하여 저장 장치(80)의 성능 감소를 피할 수 있다.
상기 읽기 기준 전압(R3')은 문턱 전압 산포 그래프 상에서 원시 문턱 전압(R3)에 문턱전압 증가분(△Vt)을 더해 구해진 전압(R3 + △Vt)으로 표현된다. 또한, 상기 읽기 기준 전압들(R1, R2, R3')은 오프셋 값들(0, 0, +α)을 갖는다. 상기 문턱전압 증가분(△Vt)은 오프셋 값(+α)에 대응된다.
한편, 본 발명의 제1 실시예의 변형으로써, 상기 룩업 테이블은 원시 읽기 기준 전압들(R1, R2, R3)을 소정 전압 값만큼 개별적으로 이동시켜 형성될 수 있다.
도 6 내지 도 8은, 도 3의 저장 장치에서, 본 발명의 제2 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 6 내지 도 8을 참조하면, 상기 리드 리트라이 알고리듬은 원시 읽기 기준 전압(R1, R2, R3; 도 4 참조)의 위치를 보정하도록 구성되는데, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 도 4에 도시된 바와 같이, 문턱 전압 산포 그래프를 바탕으로, 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이의 리드 에러 마진(M)에 맞춰 수행된다.
상기 원시 읽기 기준 전압의 보정은, 낸드 플래시 메모리(50)에 대한 단품 제조사의 보관 시간 경과 및 저장 장치(80)에 대한 완제품 제조사의 보관 시간 경과에 따라, 저장 장치(80)에서 낸드 플래시 메모리(50)의 리텐션(retention) 열화를 고려하여, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이의 리드 에러 마진(M)에 맞춰 수행되므로, 낸드 플래시 메모리(50)의 단품 제조사에서 설정한 원시 읽기 기준 전압대비 리텐션 열화의 상황을 반영시켜 보다 정확한 읽기 기준 전압의 설정을 하게 한다.
상기 원시 읽기 기준 전압의 보정을 설명하기 전, 상기 낸드 플래시 메모리(50)의 리텐션(retention) 열화는, 도 6의 그래프에서, 문탁 전압 시프트 량(threshold voltage shift amount)의 관점에서 볼 때, 삭제된 문턱 전압 준위(erased threshold voltage state; 도 4의 P1)보다 프로그램된 문턱 전압 준위들(programmed threshold voltage states; 도 4의 P2, P3, P4)에서 보관 시간 경과(lapse of safekeeping time)에 따라 더 심하게 야기된다.
왜냐하면, 상기 프로그램된 문턱 전압 준위들(P2, P3, P4)은 삭제된 문턱 전압 준위(P1) 대비 낸드 플래시 메모리 셀에 전자를 많이 저장하기 때문이다. 상기 프로그램된 문턱 전압 준위들(P2, P3, P4)은 도 4의 문턱 전압 산포 그래프에서 문턱 전압 증가 순으로 위치되어 순차적으로 문턱 전압 시프트 량을 크게 나타낸다.
상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에 대해 읽기 동작의 수행 후, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4)와 원시 읽기 기준 전압(R1 또는 R2 또는 R3) 사이의 위치 관계를 확인하고, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중심으로부터 원시 읽기 기준 전압(R1 또는 R2 또는 R3)이 이격되는 때, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 별로 첨점들 사이의 리드 에러 마진(M)에서 리드 에러 마진(M)을 반으로 나누어 일측 에러 마진(m)을 확인하고, 컨트롤러(70)를 통해, 도 7의 그래프에서, 낸드 플래시 메모리(50)의 현재 사용 시점(T0)과 낸드 플래시 메모리(50)의 최대 허용 방치 시간(T3) 사이의 시간 폭에 낸드 플래시 메모리(50)의 문턱 전압 변화 곡선(도 7의 25)을 중첩하여 시간 폭을 일측 에러 마진(m)으로 여러 번 나누어 세분된 시간 폭들을 형성하면서 개별 세분된 시간 폭을 동일한 문턱 전압 변화량으로 설정하고, 컨트롤러(70)를 통해, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중앙 영역을 향해 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시켜 개별 세분된 시간 폭의 경계 시점(도 7의 T1 또는 T2 또는 T3)에서 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 찾는 것을 포함한다.
상기 두 개의 인접한 문턱 전압 준위의 참조 부호에서, 상기 P1/P2 또는 P2/P3 또는 P3/P4 는 두 개의 인접한 문턱 전압 준위(P1, P2) 또는 두 개의 인접한 문턱 전압 준위(P2, P3) 또는 두 개의 인접한 문턱 전압 준위(P3, P4)로 지칭된다. 상기 제1 읽기 기준 전압의 참조 부호에서, 상기 T1에서 R11/R21/R31 은 원시 읽기 기준 전압(R1)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R11 또는 R21 또는 R31)으로 지칭된다. 상기 T2에서 R12/R22/R32 는 원시 읽기 기준 전압(R2)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R12 또는 R22 또는 R32)으로 지칭된다.
상기 T3에서 R13/R23/R33 은 원시 읽기 기준 전압(R3)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R13 또는 R23 또는 R33)으로 지칭된다. 한편, 상기 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4)와 원시 읽기 기준 전압(R1 또는 R2 또는 R3) 사이의 위치 관계를 확인하는 것은, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이에 위치되는 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 확인하는 것을 포함한다.
상기 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시켜 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 찾는 것은, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중앙 영역을 향해 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시키는 동안, 원시 읽기 기준 전압(R1 또는 R2 또는 R3)이 개별 세분된 시간 폭을 지나면서 문턱 전압 변화 량에 도달되어 일측 에러 마진(m)을 초과하는 때, 개별 세분된 시간 폭의 경계 시간(T1 또는 T2 또는 T3)에 대응되는 문턱 전압을 최적 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)으로 읽고, 최적 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 포함하는 도 8의 룩업 테이블을 만들며, 룩업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
도 9내지 도 12는, 도 3의 저장 장치에서, 본 발명의 제3 실시예에 따른 리드 리트라이 알고리듬을 설명하는 개략도와 그래프와 표이다.
도 9내지 도 12를 참조하면, 상기 리드 리트라이 알고리듬은 원시 읽기 기준 전압(R1, R2, R3; 도 4 참조)의 위치를 보정하도록 구성되는데, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 도 4에 도시된 바와 같이, 문턱 전압 산포 그래프를 바탕으로, 두 개의 인접한 문턱 전압 준위 사이((P1, P2) 또는(P2, P3) 또는 (P3, P4))의 리드 에러 마진(M)과 낸드 플래시 메모리(50)에 워드라인(word line; WL) 그룹별 위치에 맞춰 수행된다.
상기 원시 읽기 기준 전압의 보정은, 낸드 플래시 메모리(50)에 대한 단품 제조사의 보관 시간 경과 및 저장 장치(80)에 대한 완제품 제조사의 보관 시간 경과에 따라, 저장 장치(80)에서 낸드 플래시 메모리(50)의 리텐션 열화를 고려하여, 도 4의 문턱 전압 산포 그래프에 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이의 리드 에러 마진(M)과 낸드 플래시 메모리(50)에 워드라인 그룹별 위치에 맞춰 수행되므로, 낸드 플래시 메모리(50)의 단품 제조사에서 설정한 원시 읽기 기준 전압대비 리텐션 열화 상황을 반영시켜 보다 정확한 읽기 기준 전압의 설정을 하게 한다.
상기 원시 읽기 기준 전압의 보정을 설명하기 전, 상기 낸드 플래시 메모리(50)의 리텐션(retention) 열화는, 도 9의 개략도에서, 낸드 플래시 메모리(50)를 2D 구조로 보고 하나의 블럭(block) 내 하나의 스트링(string)을 볼 때, 반도체 기판(W1) 상에 위치 별로 워드 라인(WL1)의 크기를 다르게 가지거나, 도 10의 개략도에서, 낸드 플래시 메모리(50)를 3D 구조로 보고 하나의 블럭 내 하나의 스트링을 볼 때, 반도체 기판(W2) 상에 위치 별로 워드 라인(WL2)의 크기를 다르게 가져서 야기된다.
왜냐하면, 상기 워드 라인(WL1 또는 W2)은 낸드 플래시 메모리 셀에서 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate)로 이루어지고, 낸드 플래시 메모리(50)의 쓰기/ 삭제 동작에서 플로팅 게이트에 전자를 삽입하거나 플로팅 게이트로부터 전자를 방출하여 플로팅 게이트를 통해 문턱 전압을 유지하기 때문이다. 여기서, 상기 워드 라인(WL1) 별 전기적 특성 차이는 낸드 플래시 메모리(50)에서 직렬 연결된 낸드 셀 스트링에서 각 셀(cell)의 위치 별 저항의 변동과 제조 단계에서 반복적 패턴을 갖는 대부분의 셀들과 달리 스트링 외각에 위치한 셀들의 불연속적 패턴에 따른 로딩 효과(loading effect) 식각 및 도핑 특성 차이에 기인한다.
상기 워드 라인(WL2) 별 서로 다른 크기는 반도체 기판(W2) 상에 수직하게 그리고 테이퍼(taper)지게 형성된 활성 영역(AR2)을 워드 라인(WL2)으로 둘러싸서 반도체 기판(W2)으로부터 멀어질수록 워드 라인(WL2)의 폭(width)을 크게 가져서 야기된다. 따라서, 상기 워드 라인(WL2) 별 전가적 특성 차이는 적층 구조의 3D 셀의 경우 활성 영역(AR2)을 수용하는 수직 홀(hole)의 크기를 하층 셀(cell) 보다 상층 cell에서 더 크게 가지기 때문에 전압 밀도의 차이에 따른 프로그램 속도를 하층 셀보다 상층 셀에서 더 늦게 가지는 현상에 의해 야기된다.
상기 낸드 플래시 메모리(50)는, 하나의 블럭 내 하나의 스트링에서 볼 때, 반도체 기판(W1 또느 W2) 상에 워드 라인의 위치에 따라 문턱 전압의 변화를 고려하여 문턱 전압 곡선(35)을 바탕으로 워드 라인(WL)들을 3개의 워드라인 그룹들(G1, G2, G3)로 나눌 수 있다.
상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에 대해 읽기 동작의 수행 후, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4)와 원시 읽기 기준 전압(R1 또는 R2 또는 R3) 사이의 위치 관계를 확인하고, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중심으로부터 원시 읽기 기준 전압(R1 또는 R2 또는 R3)이 이격되는 때, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 리드 에러 마진(M)에서 리드 에러 마진(M)을 반으로 나누어 일측 에러 마진(m)을 확인하고, 컨트롤러(70)를 통해, 도 7의 그래프에서, 낸드 플래시 메모리(50)의 현재 사용 시점(T0)과 낸드 플래시 메모리(50)의 최대 허용 방치 시간(T3) 사이의 시간 폭에 낸드 플래시 메모리(50)의 문턱 전압 변화 곡선(25)을 중첩하여 시간 폭을 일측 에러 마진(m)으로 여러 번 나누어 세분된 시간 폭들을 형성하면서 개별 세분된 시간 폭을 동일한 문턱 전압 변화량으로 설정하고, 컨트롤러(70)를 통해, 도 4의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중앙 영역을 향해 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시켜 개별 세분된 시간 폭의 경계 시점(T1 또는 T2 또는 T3)에서 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 찾고, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에서 워드라인 그룹(G1 또는 G2 또는 G3)별 위치를 따라 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 이동시켜 워드라인 그룹들(G1, G2, G3) 사이의 문턱 전압 변화량에서 제2 읽기 기준 전압(G1 내지 G3 중 하나에서 R111/R211/R311 또는 G1 내지 G3 중 하나에서 R122/R222/R322 또는 G1 내지 G3 중 하나에서 R133/R233/R333) 을 찾는 것을 포함한다.
상기 두 개의 인접한 문턱 전압 준위의 참조 부호에서, 상기 P1/P2 또는 P2/P3 또는 P3/P4 는 두 개의 인접한 문턱 전압 준위(P1, P2) 또는 두 개의 인접한 문턱 전압 준위(P2, P3) 또는 두 개의 인접한 문턱 전압 준위(P3, P4)로 지칭된다. 상기 제1 읽기 기준 전압의 참조 부호에서, 상기 T1에서 R11/R21/R31 은 원시 읽기 기준 전압(R1)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R11 또는 R21 또는 R31)으로 지칭된다. 상기 T2에서 R12/R22/R32 는 원시 읽기 기준 전압(R2)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R12 또는 R22 또는 R32)으로 지칭된다.
또한, 상기 T3에서 R13/R23/R33 은 원시 읽기 기준 전압(R3)의 경계 시점(T1 또는 T2 또는 T3) 이동에서 찾은 제1 읽기 기준 전압(R13 또는 R23 또는 R33)으로 지칭된다. 상기 제2 읽기 기준 전압의 참조 부호에서, 상기 G1 내지 G3 중 하나에서 R111/R211/R311 은 워드라인 그룹들(G1, G2, G3) 중 하나(G1 또는 G2 또는 G3)에서 찾은 제2 읽기 기준 전압(R111 또는 R211 또는 R311)을 지칭한다. 상기 G1 내지 G3 중 하나에서 R122/R222/R322 는 워드라인 그룹들(G1, G2, G3) 중 하나(G1 또는 G2 또는 G3)에서 찾은 제2 읽기 기준 전압(R122 또는 R222 또는 R322)을 지칭한다. 상기 G1 내지 G3 중 하나에서 R133/R233/R333 은 워드라인 그룹들(G1, G2, G3) 중 하나(G1 또는 G2 또는 G3)에서 찾은 제2 읽기 기준 전압(R133 또는 R233 또는 R333)을 지칭한다.
한편, 상기 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4)와 원시 읽기 기준 전압(R1 또는 R2 또는 R3) 사이의 위치 관계를 확인하는 것은, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이에 위치되는 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 확인하는 것을 포함한다.
상기 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시켜 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 찾는 것은, 컨트롤러(70)를 통해, 두 개의 인접한 문턱 전압 준위(P1/P2 또는 P2/P3 또는 P3/P4) 사이의 중앙 영역을 향해 원시 읽기 기준 전압(R1 또는 R2 또는 R3)을 이동시키는 동안, 원시 읽기 기준 전압(R1 또는 R2 또는 R3)이 개별 세분된 시간 폭을 지나면서 문턱 전압 변화 량에 도달되어 일측 에러 마진(m)을 초과하는 때, 개별 세분된 시간 폭의 경계 시간(T1 또는 T2 또는 T3)에 대응되는 문턱 전압을 최적 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)으로 읽고, 최적 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 포함하는 룩업 테이블(도 12 참조)을 만들며, 룩업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
상기 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 이동시켜 제2 읽기 기준 전압(G1 내지 G3 중 하나에서 R111/R211/R311 또는 G1 내지 G3 중 하나에서 R122/R222/R322 또는 G1 내지 G3 중 하나에서 R133/R233/R333)을 찾는 것은, 컨트롤러(70)를 통해, 경계 시점(T1 또는 T2 또는 T3)으로부터 워드라인 그룹들(G1, G2, G3)에 따라 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 이동시키는 동안, 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 바탕으로 개별 워드라인 그룹(G1 또는 G2 도는 G3)에서 워드 라인(WL) 별 낸드 플래시 메모리 셀의 문턱 전압을 읽어 리드 에러의 발생 여부를 확인하고, 워드라인 그룹들(G1, G2, G3)에서 리드 에러를 발생시키지 않으며 워드라인 그룹들(G1, G2, G3) 사이에 문턱 전압 변화량을 가지는 때 문턱 전압 변화량에 제1 읽기 기준 전압(T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)을 더해 최적 읽기 기준 전압(G1 내지 G3 중 하나에서 R111/R211/R311 또는 G1 내지 G3 중 하나에서 R122/R222/R322 또는 G1 내지 G3 중 하나에서 R133/R233/R333)으로 읽고, 제1 룩업 테이블에 최적 읽기 기준 전압(G1 내지 G3 중 하나에서 R111/R211/R311 또는 G1 내지 G3 중 하나에서 R122/R222/R322 또는 G1 내지 G3 중 하나에서 R133/R233/R333)을 삽입하여 제2 룩업 테이블(도 12 참조)을 만들며, 제2 룩업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
도 13 및 도 14는, 도 3의 저장 장치에서, 본 발명의 제4 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 13 및 도 14를 참조하면, 상기 리드 리트라이 알고리듬은 원시 읽기 기준 전압(R1, R2, R3; 도 4 참조)의 위치를 보정하도록 구성되는데, 상기 원시 읽기 기준 전압의 보정은, 리드 가능 구간을 유사한 워드 라인 별로 그룹핑하여 수행된다. 각 그룹 별로 리드 마진을 최대로 제공하는 기준 전압을 설정한다. 이 경우, 각 그룹에 속한 페이지에 대해서는 최적화된 리드 마진이 확보되지만, 다른 그룹에 속한 페이지에서는 리드 마진 부족으로 ECC 정정이 실패하여 리드 리트라이의 룩업 테이블에서 다른 전압을 적용시키기 때문에 저장 장치(80)의 성능을 감소시킨다.
낸드 플래시 메모리 셀의 열화가 아직 진행되지 않은 초기 방치 구간에서는 인접한 문턱 전압 준위간 간격이 넓어 도 13의 CR1-3처럼 공통 리드 윈도우를 확보할 수 있다. 따라서, 상기 원시 읽기 기준 전압의 보정은, 워드라인 그룹별 최적 기준 전압 항목에 추가적으로 공통 리드 윈도우에서 추출된 공통 리드 기준값을 리드 리트라이의 룩업 테이블에 설정하고 워드 라인 그룹별 리드 기준값보다 선행하여 실행함으로써 워드 라인 그룹별 리드 리트라이를 생략하여 저장 장치(80)의 성능을 더욱 향상시킨다. 이와는 대조적으로, 상기 원시 읽기 기준 전압의 보정은, 공통 리드 윈드우가 많이 감소한 방치가 많이 진행된 상황에서 불필요한 동작이므로 리드 리트라이의 룩업 테이블에 포함되지 않는다.
좀 더 상세하게는, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 도 4 또는 도 13에 도시된 바와 같이, 문턱 전압 산포 그래프를 바탕으로, 낸드 플래시 메모리(50)의 하나의 블럭에서 개별 페이지((bottom page; BP) 또는 (center page; CP) 또는 (top page; TP)) 마다 X축 상에 도시되는 동일한 위치에 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이에 설정된 공통 읽기 윈도우(common read window; CRW1 또는 CRW2 또는 CRW2)에 맞춰 수행된다.
상기 원시 읽기 기준 전압의 보정은, 저장 장치(80) 내 낸드 플래시 메모리(50)의 사전 전기적 테스트 결과물에서, 낸드 플래시 메모리(50) 내 하나의 블럭에서 페이지들(TP, CP, BP)의 위치에 따른 워드라인 로딩 효과와 워드라인 저항을 고려하여, 도 4 또는 도 13의 문턱 전압 산포 그래프 상에 도시되는 개별 페이지(TP 또는 CP 또는 BP) 마다 동일한 위치에 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이에 설정된 공통 읽기 윈도우(CRW1 또는 CRW2 또는 CRW2)에 맞춰 수행된다.
상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에 대해 읽기 동작의 수행 후, 도 4 또는 도 13의 문턱 전압 산 포 그래프 상에서 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이의 중심으로부터 원시 읽기 기준 전압(R1, R2, R3)이 이격되는 때, 페이지들(BP, CP, TP) 중 개별 페이지(BP 또는 CP 또는 TP) 마다 문턱 전압 산포 그래프 상에 도시되는 복수의 문턱 전압 준위(P1, P2, P3, P4) 사이의 리드 에러 마진(M)을 확인하고, 컨트롤러(70)를 통해, 개별 페이지(BP 또는 CP 또는 TP) 마다 문턱 전압 산포 그래프 상에 동일한 위치에서 두 개의 인접한 문턱 전압 전위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이를 지나는 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 설정하고, 컨트롤러(70)를 통해, 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 향해 원시 읽기 기준 전압(R1, R2, R3)을 이동시켜 공통 읽기 윈도우(CRW1, CRW2, CRW3) 사이에 원시 읽기 기준 전압(R1, R2, R3)을 위치시켜 공통 읽기 윈도우(CRW1, CRW2, CRW3) 사이에서 제1 읽기 기준 전압(CR1, CR2, CR3)을 찾는 것을 포함한다.
상기 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 설정하는 것은, 컨트롤러(70)를 통해, 도 4 또는 도 13의 문턱 전압 산포 그래프 상에서 볼 때, 개별 페이지(BP 또는 CP 또는 TP)에서 동일한 위치에 두 개의 인접한 문턱 전압 전위((P1, P2) 또는(P2, P3) 또는 (P3, P4)) 사이를 지나 리드 에러를 발생시키지 않으면서 페이지들(BP, CP, TP)을 따라 동일한 위치에 리드 에러 마진을 보증하고 곧은 형태로 이루어진 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 찾고, 상기 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 갖는 제1 룩업 테이블(도 14 참조)을 만들고, 제1 룩업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
상기 제1 읽기 기준 전압(CR1, CR2, CR3)을 찾는 것은, 컨트롤러(70)를 통해, 도 4 또는 도 13의 문턱 전압 산포 그래프 상에서 볼 때, 공통 읽기 윈도우(CRW1, CRW2, CRW3)를 향해 원시 읽기 기준 전압(R, R2, R3)을 이동시키는 동안, 공통 읽기 윈도우(CRW1, CRW2, CRW3) 사이의 중앙 영역에 원시 읽기 기준 전압(R1, R2, R3)을 위치시켜 공통 읽기 윈도우(CRW1, CRW2, CRW3) 사이에서 리드 에러 마진을 최대로 갖는 문턱 전압을 최적 읽기 기준 전압(CR1, CR2, CR3)으로 읽고, 최적 읽기 기준 전압(CR1, CR2, CR3)을 원시 테이블에 삽입하여 제2 룩업 테이블(도 14 참조)을 만들고, 제2 룩업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
도 15 및 도 16은, 도 3의 저장 장치에서, 본 발명의 제5 실시예에 따른 리드 리트라이 알고리듬을 설명하는 그래프와 표이다.
도 15 및 도 16을 참조하면, 상기 리드 리트라이 알고리듬은 원시 읽기 기준 전압(R1, R2, R3; 도 4 참조)의 위치를 보정하도록 구성되는데, 상기 원시 읽기 기준 전압(R1, R2, R3)의 보정은, 컨트롤러(70)를 통해, 도 4 또는 도 15에 도시된 바와 같이, 문턱 전압 산포 그래프를 바탕으로, 두 개의 인접한 문턱 전압 준위((P1, P2) 또는(P2, P3) 또는 (P3, P4))에서 일측 문턱 전압 준위 분포(P1 또는 P2 또는 P3 또는 P4 distribution) 내 낸드 플래시 메모리 셀의 열화 단계(도 8의 T1 또는 T2 또는 T3)에 맞춰 수행한다.
여기서, 본 발명을 단순하게 설명하기 위해, 상기 두 개의 인접한 문턱 전압 준위는 두 개의 개별 문턱 전압 준위(P1, P2)에 한정하여 설명된다. 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 통해, 낸드 플래시 메모리(50)에 대한 단품 제조사의 보관 시간 경과 및 저장 장치(80)에 대한 완제품 제조사의 보관 시간 경과에 따라, 저장 장치(80)에서 낸드 플래시 메모리(50)의 리텐션 열화를 고려하여, 도 15의 문턱 전압 산포에 두 개의 인접한 문턱 전압 준위(P1, P2)에서 일측 문턱 전압 준위 분포(P1 또는 P2 또는 P3 또는 P4 distribution) 내 낸드 플래시 메모리 셀의 제1 읽기 기준 전압(도 8의 T1에서 R11/R21/R31 또는 T2에서 R12/R22/R32 또는 T3에서 R13/R23/R33)에 맞춰 수행된다.
좀 더 상세하게는, 상기 원시 읽기 기준 전압의 보정은, 컨트롤러(70)를 사용해서, 낸드 플래시 메모리(50)에 대해 읽기 동작의 수행 후, 도 15의 문턱 전압 산포 그래프 상에서 두 개의 인접한 문턱 전압 준위(P1, P2) 사이의 중심으로부터 원시 읽기 기준 전압(R1)이 제1 읽기 기준 전압(예를 들면, T1에서 R11)만큼 이격되는 때, 두 개의 인접한 문턱 전압 준위(P1. P2) 사이의 중심으로부터 양 측부를 향해 동일 거리(L)의 오프셋 읽기 기준 전압(-R110, +R110)을 설정하고, 상기 제1 읽기 기준 전압(R11)을 오프셋 읽기 기준 전압(-R110, +R110)을 향해 이동시키고, 원시 읽기 기준 전압(R1)에 관련된 원시 룻업 테이블에 오프셋 읽기 기준 전압(-R110 또는 +R110)을 삽입하여 룻업 테이블을 만들고, 룻업 테이블을 낸드 플래시 메모리(50)의 데이터 저장 영역(48)에 저장하는 것을 포함한다.
상기 원시 읽기 기준 전압(R2, R3)의 보정도 위에 기술된 바와 동일하게 수행될 수 있다. 상기 원시 읽기 기준 전압(R1, R2, R3)은 오프셋 읽기 기준 전압(R110, R210, R310)으로 변경될 수 있다.
다음으로, 본 발명에 따른 저장 장치의 구동 방법은 제1 내지 제5 실시예(도 1 내지 도 16 참조)를 참조하여 아래와 같이 수행될 수 있다.
도 1 내지 도 16을 참조하면, 상기 저장 장치(80)는, 쓰기 또는 읽기 단위인 페이지와 복수의 페이지들로 구성된 소거 단위인 복수의 블록을 가지며, 개별 낸드 플래시 메모리 셀에서 N - 비트 멀티 레벨 셀(multi-level cell; MLC)로 이루어져 N bit에 대응하는 2N 개의 문턱 전압 준위(threshold voltage state)로 프로그램되고, 상기 2N 개의 문턱 전압 준위 사이의 문턱 전압 구간을 구분하는 2N - 1 개의 읽기 기준 전압들을 사용하여 낸드 플래시 메모리(50)에 대해 읽기 동작을 수행할 수 있다.
상기 저장 장치(80)의 구동 방법은, 컨트롤러(70)에서, 하나의 블록 내 낸드 플래시 메모리 셀들의 리텐션 열화 단계 별 문턱 전압 시프트에 따라 제1 읽기 기준 전압들과 하나의 블록 내 페이지 그룹 별 문턱 전압 변동에 대응되는 제2 읽기 기준 전압들로 구성된 룩업 테이블(=도 5, 도 8, 도 12, 도 14 및 도 16의 개별 테이블 또는 통합된 하나의 테이블)을 로드하고, 컨트롤러(70)에서, 복수의 블록 내 블록 별 현재 열화 단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들 중 적어도 한 종류의 읽기 기준 전압들을 사용하여 블록 별로 리드 패스(read pass)가 모두 이루어질 때까지 읽기 동작을 수행하는 것을 포함할 수 있다.
따라서, 상기 저장 장치(80)의 구동 방법은, 낸드 플래시 메모리 셀의 현재 열화 단계에 맞는 기준 리드 전압을 적용하여 리드하기 때문에 모든 열화 단계를 포함하는 룩업 테이블의 내용 전체를 수행하는 것에 비하여 저장 장치(80)의 성능을 높일 수 있다.
상기 리텐션 열화 단계의 최초 판단은, 하나의 블록 내 낸드 플래시 메모리 셀들에 대해 제1 읽기 기준 전압들과 제2 읽기 기준 전압들을 순차적으로 적용하여 리드(read)가 성공하는 읽기 기준 전압이 속한 열화 단계를 채택하며 블럭별 열화 단계를 유지 관리하며 블록 소거 시 열화단계를 초기화시킬 수 있다.
상기 저장 장치(80)의 구동 방법은, 현재 열화 단계에 해당되는 제1 읽기 기준 전압들과 제2 읽기 기준 전압들을 적용한 리드가 실패하는 때, 다른 열화단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들을 복수의 블록 내 블록 별로 순차적으로 적용시켜 리드하는 것을 더 포함할 수 있다.
상기 제1 읽기 기준 전압들은 룩업 테이블의 열화 단계에서 복수의 페이지의 공통 읽기 윈도우를 추출하여 공통 읽기 윈도우 내에서 찾을 수 있다.
상기 저장 장치(80)의 구동 방법은, 룩업 테이블의 모든 기준 전압에서 리드가 실패하는 때, 하나의 블록에서 최근의 열화 단계와 하나의 블록 내 페이지의 위치에 기초하여 대응되는 제1 읽기 기준 전압을 기준으로 동일한 크기의 오프셋(offset) 기준 전압을 증가 및 감소시켜 리드하는 소프트 디시전(soft decision)을 수행하는 것을 포함할 수 있다.
44; 구동 정보 저장 영역, 48; 데이터 저장 영역
50; 낸드 플래시 메모리, 65; 에러 정정 코드 알고리듬
70; 콘트롤러, 80; 저장 장치

Claims (6)

  1. 쓰기 또는 읽기 단위인 페이지와 복수의 페이지들로 구성된 소거 단위인 복수의 블록을 가지며, 개별 낸드 플래시 메모리 셀에서 N - 비트 멀티 레벨 셀(multi-level cell; MLC)로 이루어져 N bit에 대응하는 2N 개의 문턱 전압 준위(threshold voltage state)로 프로그램되고, 상기 2N 개의 문턱 전압 준위 사이의 문턱 전압 구간을 구분하는 2N - 1 개의 읽기 기준 전압들을 사용하여 낸드 플래시 메모리에 대해 읽기 동작을 수행하는, 저장 장치의 구동 방법에 있어서,
    상기 저장 장치의 컨트롤러에서, 하나의 블록 내 낸드 플래시 메모리 셀들의 리텐션 열화 단계 별 문턱 전압 시프트에 따라 제1 읽기 기준 전압들과 상기 하나의 블록 내 페이지 그룹 별 문턱 전압 변동에 대응되는 제2 읽기 기준 전압들로 구성된 룩업 테이블을 로드하고,
    상기 컨트롤러에서, 상기 복수의 블록 내 블록 별 현재 열화 단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들 중 적어도 한 종류의 읽기 기준 전압들을 사용하여 상기 블록 별로 리드 패스(read pass)가 모두 이루어질 때까지 읽기 동작을 수행하는 것을 포함하는, 저장 장치의 구동 방법.
  2. 제1 항에 있어서,
    상기 룩업 테이블은, 상기 낸드 플래시 메모리와 상기 컨트롤러를 포함하는 판매용 저장 장치를 제조한 후, 상기 컨트롤러를 통해 상기 낸드 플래시 메모리에서 상기 2N 개의 문턱 전압 준위와 상기 2N - 1 개의 읽기 기준 전압들의 위치 관계를 바탕으로 리드 마진(read margin)을 확인하여 구성되는, 저장 장치의 구동 방법.
  3. 제1 항에 있어서,
    상기 리텐션 열화 단계의 최초 판단은, 상기 하나의 블록 내 상기 낸드 플래시 메모리 셀들에 대해 상기 제1 읽기 기준 전압들과 상기 제2 읽기 기준 전압들을 순차적으로 적용하여 리드(read)가 성공하는 읽기 기준 전압이 속한 열화 단계를 채택하며 블럭별 열화 단계를 유지 관리하며 블록 소거 시 열화단계를 초기화시키는, 저장 장치의 구동 방법.
  4. 제3 항에 있어서,
    상기 현재 열화 단계에 해당되는 상기 제1 읽기 기준 전압들과 상기 제2 읽기 기준 전압들을 적용한 리드가 실패하는 때, 다른 열화단계에 속한 제1 읽기 기준 전압들과 제2 읽기 기준 전압들을 상기 복수의 블록 내 상기 블록 별로 순차적으로 적용시켜 리드하는 것을 더 포함하는, 저장 장치의 구동 방법.
  5. 제1 항에 있어서,
    상기 제1 읽기 기준 전압들은 상기 룩업 테이블의 열화 단계에서 상기 복수의 페이지의 공통 읽기 윈도우를 추출하여 상기 공통 읽기 윈도우 내에서 찾는, 저장 장치의 구동 방법.
  6. 제3 항에 있어서,
    상기 룩업 테이블의 모든 기준 전압에서 리드가 실패하는 때, 상기 하나의 블록에서 최근의 열화 단계와 상기 하나의 블록 내 페이지의 위치에 기초하여 대응되는 제1 읽기 기준 전압을 기준으로 동일한 크기의 오프셋(offset) 기준 전압을 증가 및 감소시켜 리드하는 소프트 디시전(soft decision)을 수행하는 것을 포함하는, 저장 장치의 구동 방법.






KR1020180060468A 2018-05-28 2018-05-28 저장 장치의 구동 방법 KR102070307B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180060468A KR102070307B1 (ko) 2018-05-28 2018-05-28 저장 장치의 구동 방법
TW107118230A TWI657568B (zh) 2018-05-28 2018-05-29 操作儲存裝置的方法
US15/993,043 US10790035B2 (en) 2018-05-28 2018-05-30 Method of operating storage device
CN201810806145.9A CN110544502B (zh) 2018-05-28 2018-07-20 存储设备的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060468A KR102070307B1 (ko) 2018-05-28 2018-05-28 저장 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190135244A KR20190135244A (ko) 2019-12-06
KR102070307B1 true KR102070307B1 (ko) 2020-01-23

Family

ID=66996149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060468A KR102070307B1 (ko) 2018-05-28 2018-05-28 저장 장치의 구동 방법

Country Status (4)

Country Link
US (1) US10790035B2 (ko)
KR (1) KR102070307B1 (ko)
CN (1) CN110544502B (ko)
TW (1) TWI657568B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246533B (zh) * 2018-03-09 2020-11-13 建兴储存科技(广州)有限公司 固态储存装置的失败模式检测方法及错误更正方法
JP2020155174A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 メモリシステム
KR20200132270A (ko) * 2019-05-16 2020-11-25 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210018615A (ko) * 2019-08-06 2021-02-18 삼성전자주식회사 스토리지 장치 및 이를 포함하는 스토리지 시스템
TWI720852B (zh) 2020-03-20 2021-03-01 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
KR20210143612A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
CN112017701B (zh) * 2020-08-26 2023-02-17 珠海博雅科技股份有限公司 阈值电压调整装置和阈值电压调整方法
CN112051439B (zh) * 2020-08-28 2023-06-30 广东电网有限责任公司惠州供电局 一种电压测量仪
US11309036B1 (en) * 2020-10-14 2022-04-19 Dell Products L.P. Systems and methods of implementing a calibration wordline to compensate for voltage threshold shift in NAND flash memory
KR20220075571A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 기입 방법, 이를 수행하는 비휘발성 메모리 장치 및 이를 이용한 메모리 시스템의 구동 방법
KR20220077766A (ko) * 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템의 동작 방법
KR20220138289A (ko) * 2021-04-05 2022-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US11437108B1 (en) 2021-04-14 2022-09-06 Micron Technology, Inc. Voltage bin calibration based on a temporary voltage shift offset
CN114822646A (zh) * 2022-04-21 2022-07-29 长江存储科技有限责任公司 一种存储器装置、存储器***及操作方法
US11978490B2 (en) * 2022-05-24 2024-05-07 Western Digital Technologies, Inc. Back pattern counter measure for solid state drives

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045428A (ja) 2011-08-26 2013-03-04 Toshiba Corp メモリ装置およびメモリ装置の制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005264A (ko) * 2004-07-12 2006-01-17 삼성전자주식회사 이동통신 시스템에서 전용채널 송신 전력 설정 방법 및시스템
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
TWI479495B (zh) * 2011-06-02 2015-04-01 Phison Electronics Corp 資料讀取方法、記憶體控制器及記憶體儲存裝置
KR101915719B1 (ko) * 2012-04-26 2019-01-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 동작 방법
US8913438B2 (en) * 2013-02-20 2014-12-16 Seagate Technology Llc Adaptive architecture in a channel detector for NAND flash channels
US20140359202A1 (en) * 2013-05-31 2014-12-04 Western Digital Technologies, Inc. Reading voltage calculation in solid-state storage devices
US20150085571A1 (en) * 2013-09-24 2015-03-26 Sandisk Technologies Inc. Updating read voltages
KR102314136B1 (ko) * 2015-06-22 2021-10-18 삼성전자 주식회사 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
KR102373691B1 (ko) * 2015-12-31 2022-03-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 화질 보상방법
KR102461447B1 (ko) * 2016-01-15 2022-11-02 삼성전자주식회사 불휘발성 메모리 시스템
US10283215B2 (en) * 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
JP2018160065A (ja) * 2017-03-22 2018-10-11 東芝メモリ株式会社 メモリシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045428A (ja) 2011-08-26 2013-03-04 Toshiba Corp メモリ装置およびメモリ装置の制御方法

Also Published As

Publication number Publication date
TWI657568B (zh) 2019-04-21
TW202005062A (zh) 2020-01-16
CN110544502B (zh) 2021-07-09
CN110544502A (zh) 2019-12-06
US20190362796A1 (en) 2019-11-28
KR20190135244A (ko) 2019-12-06
US10790035B2 (en) 2020-09-29

Similar Documents

Publication Publication Date Title
KR102070307B1 (ko) 저장 장치의 구동 방법
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
US9224456B2 (en) Setting operating parameters for memory cells based on wordline address and cycle information
US9183945B2 (en) Systems and methods to avoid false verify and false read
KR101089575B1 (ko) 사이클 카운트를 저장하는 대량 소거 블록들을 구비한비휘발성 반도체 메모리
US9543023B2 (en) Partial block erase for block programming in non-volatile memory
US8400854B2 (en) Identifying at-risk data in non-volatile storage
US9269444B2 (en) Adaptive initial program voltage for non-volatile memory
KR102204106B1 (ko) 전하 트래핑 메모리에 대한 기입 스킴
TWI404072B (zh) 電荷損失補償方法及裝置
US10580485B2 (en) System and method for adjusting read levels in a storage device based on bias functions
US9177673B2 (en) Selection of data for redundancy calculation by likely error rate
KR20100010746A (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
WO2014039164A1 (en) On chip dynamic read level scan and error detection for non-volatile storage
US9384839B2 (en) Write sequence providing write abort protection
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
JP2009043391A (ja) フラッシュメモリ素子のプログラム方法
US8767474B2 (en) Nonvolatile memory device and method for controlling the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right