KR20210142863A - 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법 - Google Patents

데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20210142863A
KR20210142863A KR1020200059573A KR20200059573A KR20210142863A KR 20210142863 A KR20210142863 A KR 20210142863A KR 1020200059573 A KR1020200059573 A KR 1020200059573A KR 20200059573 A KR20200059573 A KR 20200059573A KR 20210142863 A KR20210142863 A KR 20210142863A
Authority
KR
South Korea
Prior art keywords
memory
host
segment
data
block
Prior art date
Application number
KR1020200059573A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200059573A priority Critical patent/KR20210142863A/ko
Priority to US17/157,255 priority patent/US12032843B2/en
Priority to CN202110380317.2A priority patent/CN113687769A/zh
Publication of KR20210142863A publication Critical patent/KR20210142863A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발의 데이터 처리 시스템은 복수의 메모리 블록이 포함된 메모리 장치를 포함하는 메모리 시스템; 및 상기 메모리 장치를 복수의 논리 블록으로 분할하고, 상기 복수의 논리 블록 중 적어도 일부로 구성된 복수의 세그먼트를 포함하는 호스트를 포함하며, 상기 호스트는 상기 메모리 블록에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택하고, 상기 빅팀 세그먼트에 세그먼트 리사이클링을 수행하며, 상기 세그먼트 리사이클링에 의해, 적어도 하나의 메모리 블록이 무효화된다.

Description

데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법{APPARATUS AND METHOD FOR INCREASING OPERATION EFFICIENCY IN A MEMORY SYSTEM}
본 발명의 실시예들은 데이터 처리 시스템에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템에서 메모리 시스템의 가비지 컬렉션(Garbage collection, GC) 수행 단위에 기초하여, 호스트의 세그먼트 리사이클링(segment recycling)을 수행하는 장치 및 방법에 관한 것이다.
시스템 반도체 장치는 데이터 연산, 제어 등의 정보를 처리하는 역할을 수행하고, 메모리 반도체 장치는 데이터를 저장하는 역할을 수행한다. 메모리 반도체 장치는 데이터를 임시 저장하기 위해 사용되는 휘발성(volatile) 메모리 장치와 데이터를 영구 저장하기 위해 사용되는 비휘발성(non-volatile) 메모리 장치를 포함할 수 있다.
자기 디스크와 기계적인 구동장치(예, mechanical arm)을 포함하는 하드 디스크와 비교하면, 비휘발성 메모리 장치는 반도체 공정 기술의 발달로 작은 면적에 많은 데이터를 저장할 수 있을 뿐만 아니라 기계적인 구동장치를 사용할 필요가 없어 데이터를 액세스하는 속도가 빠르고 전력 소모가 적을 수 있다. 이러한 장점을 갖는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 예로서, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등이 있다.
본 발명의 일 실시 예는 메모리 시스템의 복잡도 및 성능 저하를 피하고, 메모리 장치의 사용 효율을 개선하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 혹은 그것의 동작 방법을 제공할 수 있다.
본 발명의 일 실시 예는 데이터 처리 시스템에서 가비지 컬렉션(Garbage Collection, GC)을 수행하는 방법 및 장치를 제공할 수 있다. 메모리 시스템 내 새로운 데이터를 저장할 수 있는 프리 영역이 부족한 경우, 메모리 시스템은 가비지 컬렉션(GC)을 수행하여 새로운 데이터를 저장할 수 있는 메모리 블록을 확보할 수 있다. 메모리 시스템이 독립적으로 수행하는 가비지 컬렉션(GC)을 위한 동작 조건을 구체화하고 명확히 할수록, 메모리 시스템이 새로운 데이터를 저장할 수 있는 프리 영역을 안정적으로 확보할 수 있다. 실시예에 따라, 메모리 시스템이 새로운 데이터를 저장할 수 있는 프리 영역을 충분히 확보하면, 대용량 데이터의 프로그램 동작 혹은 연속적인 프로그램 동작 중 메모리 시스템이 프리 영역 확보를 위해 가비지 컬렉션(GC)을 수행하는 가능성을 낮출 수 있고, 메모리 시스템의 입출력 성능은 향상될 수 있다.
또한, 실시예에 따라, 새로운 데이터를 저장할 수 있는 프리 영역이 충분함에도 불구하고 메모리 시스템이 가비지 컬렉션(GC)을 수행하는 경우 불필요한 동작으로 인해 메모리 시스템의 자원(resources)이 소모되고, 데이터 입출력 동작에 오버헤드(overheads)가 발생할 수 있다. 메모리 시스템이 독립적으로 수행하는 가비지 컬렉션(GC)을 위한 동작 조건을 구체화하고 명확히 할수록, 메모리 시스템 내 불필요하게 수행될 수 있는 가비지 컬렉션(GC)을 줄이거나 차단할 수 있어 메모리 시스템의 동작 효율을 개선할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 복수의 메모리 블록이 포함된 메모리 장치를 포함하는 메모리 시스템; 및 메모리 장치를 복수의 논리 블록으로 분할하고, 복수의 논리 블록 중 적어도 일부로 구성된 복수의 세그먼트를 포함하는 호스트를 포함하는 데이터 처리 장치를 제공할 수 있다.
또한, 호스트는 메모리 블록 각각에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택하고, 빅팀 세그먼트에 세그먼트 리사이클링을 수행하며, 세그먼트 리사이클링에 의해, 적어도 하나의 메모리 블록이 무효화될 수 있다.
또한, 호스트는 논리 블록에 대응하는 유효 정보 및 메모리 블록의 식별 정보에 기초하여, 메모리 블록 각각에 대응하는 유효 논리 블록 개수를 산출할 수 있다.
또한, 호스트는 세그먼트 리사이클링 수행 시, 빅팀 세그먼트에 포함된 유효 논리 블록의 논리 주소를 메모리 시스템에 무효화 요청될 수 있다.
또한, 메모리 시스템은 무효화 요청 따라, 유효 논리 블록의 논리 주소에 대응하는 메모리 장치의 물리 주소를 무효화함으로써, 적어도 하나의 메모리 블록 전체가 무효화될 수 있다.
또한, 메모리 블록은 메모리 시스템이 수행하는 가비지 컬렉션의 수행 단위일 수 있다.
또한, 호스트는 세그먼트 리사이클링 수행 시, 빅팀 세그먼트에 포함된 유효 논리 블록에 새로운 논리 주소를 할당하고, 새로운 논리 주소가 할당된 유효 논리 블록에 대응되는 데이터의 쓰기 요청을 메모리 시스템으로 전송할 수 있다.
또한, 메모리 시스템은 쓰기 요청에 따른 쓰기 동작 수행 후, 쓰기 동작이 수행된 새로운 논리 주소에 대응하는 메모리 블록의 식별 정보를 호스트로 전송할 수 있다.
또한, 호스트는 식별 정보를 쓰기 동작이 수행된 논리 블록에 대응시킬 수 있다.
또한, 메모리 시스템은 식별 정보를 호스트로부터 수신된 쓰기 요청에 대한 응답과 함께 전송할 수 있다.
또한, 메모리 블록에 대응되는 논리 블록의 개수 및 세그먼트에 대응되는 논리 블록의 개수는 서로 다를 수 있다.
본 발명의 실시예에 따른 데이터 처리 시스템의 동작 방법은 복수의 메모리 블록이 포함된 메모리 장치를 포함하는 메모리 시스템 및 메모리 장치를 복수의 논리 블록으로 분할하고, 복수의 논리 블록 중 일부로 각각 구성된 복수의 세그먼트를 포함하는 호스트를 포함하는 데이터 처리 시스템의 동작에 있어서, 세그먼트 리사이클링의 수행이 결정되면, 메모리 블록 각각에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택하는 단계; 및 빅팀 세그먼트에 세그먼트 리사이클링을 수행하는 단계를 포함하며, 세그먼트 리사이클링에 의해, 적어도 하나의 메모리 블록이 무효화될 수 있다,
또한, 데이터 처리 시스템의 동작 방법은 빅팀 세그먼트를 선택하는 단계는 논리 블록에 대응하는 유효 정보 및 메모리 블록의 식별 정보에 기초하여, 메모리 블록 각각에 대응하는 유효 논리 블록 개수를 산출하는 단계를 포함할 수 있다.
또한, 데이터 처리 시스템의 동작 방법은 세그먼트 리사이클링을 수행하는 단계는 호스트가 빅팀 세그먼트에 포함된 유효 논리 블록의 논리 주소를 메모리 시스템에 무효화 요청하는 단계를 포함할 수 있다.
또한, 무효화 요청 따라, 유효 논리 블록의 논리 주소에 대응하는 메모리 장치의 물리 주소를 무효화함으로써, 적어도 하나의 메모리 블록 전체가 무효화될 수 있다.
또한, 메모리 블록은 메모리 시스템이 수행하는 가비지 컬렉션의 수행 단위일 수 있다.
또한, 데이터 처리 시스템의 동작 방법은 세그먼트 리사이클링을 수행하는 단계는 빅팀 세그먼트에 포함된 유효 논리 블록에 새로운 논리 주소를 할당하는 단계; 및 새로운 논리 주소가 할당된 유효 논리 블록에 대응되는 데이터의 쓰기 요청을 메모리 시스템으로 전송하는 단계를 포함할 수 있다.
또한, 데이터 처리 시스템의 동작 방법은 쓰기 요청을 메모리 시스템으로 전송하는 단계 이후, 쓰기 동작이 수행된 새로운 논리 주소에 대응하는 메모리 블록의 식별 정보를 호스트로 전송하는 단계를 포함할 수 있다.
또한, 데이터 처리 시스템의 동작 방법은 메모리 블록의 식별 정보를 호스트로 전송하는 단계 이후, 식별 정보를 쓰기 동작이 수행된 논리 블록에 대응시키는 단계를 포함할 수 있다.
또한, 데이터 처리 시스템의 동작 방법은 메모리 블록의 식별 정보를 호스트로부터 수신된 쓰기 요청에 대한 응답과 함께 전송하는 단계를 포함할 수 있다.
또한, 메모리 블록에 대응되는 논리 블록의 개수 및 세그먼트에 대응되는 논리 블록의 개수는 서로 다를 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
또한, 본 발명의 실시 예에 따른 호스트은 세그먼트 클리닝 수행 시, 메모리 시스템의 가비지 컬렉션의 수행 단위를 고려하여 빅팀 세그먼트를 선택함으로써, 메모리 시스템의 가비지 컬렉션 비용을 감소시킬 수 있다.
또한, 본 발명의 실시 예에 따른 호스트은 세그먼트 클리닝 수행 시, 메모리 블록에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택함으로써, 메모리 시스템은 마이그레이션(복사) 동작을 최소한만 수행하여 적어도 하나의 메모리 블록을 무효화할 수 있다. 이에, 메모리 시스템은 마이그레이션 비용을 감소 시킬 수 있다. 또한, 메모리 시스템은 마이그레이션 동작 없이, 소거 동작만을 수행하여 가비지 컬렉션을 완료할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템 내 가비지 컬렉션에 대한 상태 머신을 설명한다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 호스트의 구조를 설명한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 데이터 처리 시스템의 논리적 구조를 설명한다.
도 7은 본 발명의 다른 실시예에 따른 세그먼트 리사이클링을 설명한다.
도 8a 및 도 8b은 도 7의 세부 동작을 설명한다.
도 9a 내지 도 9h는 본 발명의 실시예에 따른 세그먼트 리사이클링의 구체적인 실시 예를 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 1을 참조하면, 메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 패스(data path)로 연결될 수 있다. 예를 들면, 데이터 패스는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.
실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 칩(chip) 혹은 복수의 칩(chip)을 통해 구현될 수 있다.
메모리 장치(150)는 복수의 메모리 블록(60)을 포함할 수 있다. 메모리 블록(60)은 소거 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(60)은 프로그램 동작 시 함께 데이터가 저장되거나 리드 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(60)에는 복수의 페이지가 포함될 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(60)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.
또한, 실시예에 따라, 메모리 다이(die)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 각 메모리 다이(die)는 컨트롤러(130)와 데이터 패스를 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다.
실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(60), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이를 포함할 수 있다. 도 1에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 1에서 설명한 내부 구성에 한정되지 않을 수 있다.
도 1을 참조하면, 메모리 장치(150)는 메모리 블록(60)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(70)를 포함할 수 있다. 전압 공급 회로(70)는 리드 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 리드 전압(Vrd)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(70)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 소거 동작 중, 전압 공급 회로(70)는 메모리 블록(60)에 삭제 전압(Vers)을 공급할 수 있다.
메모리 장치(150)에 저장된 데이터를 삭제하는 소거 동작은 메모리 블록(60) 단위로 수행될 수 있다. 반면, 메모리 장치(150)에 저장된 데이터를 읽기 위한 리드 동작 혹은 외부에서 전달된 데이터를 메모리 장치(150)에 저장하기 위한 프로그램 동작은 메모리 블록(60)보다 작은 적어도 하나의 페이지 단위로 수행될 수 있다. DRAM 혹은 SRAM 등에 포함되는 휘발성 메모리 셀과 달리, 메모리 블록(60)에 포함된 비휘발성 메모리 셀은 단순히 데이터를 덮어쓰는 것(overwrite)이 어렵다. 실시예에 따라, 비휘발성 메모리 셀에 소거 동작을 수행하지 않고 데이터를 여러 번 프로그램하는 것이 가능할 수 있으나, 이를 위해서는 컨트롤러(130)가 비휘발성 메모리 셀에 대한 별도의 정보를 기록, 관리할 필요가 있다.
메모리 블록(60)에는 복수의 데이터(plural pieces of data)가 저장될 수 있다. 저장된 복수의 데이터 중 일부가 새로운 데이터로 갱신되거나 더 이상 필요 없어지는 경우, 해당하는 일부는 더 이상 유효하지 않은 무효 데이터(invalid data)가 될 수 있다. 메모리 블록(60)에 저장된 데이터 중 일부가 유효하지 않더라도, 해당 메모리 블록(60)에 저장된 다른 데이터는 여전히 유효(valid)할 수 있다. 전술한 바와 같이, 소거 동작은 메모리 블록(60) 단위로 수행되기 때문에, 메모리 블록(60) 내 유효하지 않은 무효 데이터가 저장된 영역은 메모리 블록(60)에 대한 소거 동작이 수행될 때까지 재활용이 어렵다. 메모리 시스템(110)에 데이터 입출력 동작이 반복적으로 수행되면서, 메모리 장치(150) 내 복수의 메모리 블록(60)에는 유효하지 않은 무효 데이터들이 저장된 영역이 증가하게 된다. 이러한 메모리 장치(150)의 상태를 방치하면 메모리 장치(150) 내 메모리 블록(60)을 효과적으로 사용할 수 없게 된다. 컨트롤러(130)는 메모리 장치(150)의 상태를 확인하고 가비지 컬렉션(Garbage Collection, GC)을 수행하여, 메모리 시스템(110)의 성능을 개선할 수 있다.
컨트롤러(130)에 의해 수행되는 가비지 컬렉션(GC)은 동적 할당된 메모리 영역 가운데 더 이상 사용할 수 없게 되거나 사용할 필요가 없어진 영역을 탐색하여 해당 영역 내 데이터를 삭제하여 새로운 데이터를 프로그램 할 수 있도록 준비하는 동작을 포함한다. 비휘발성 메모리 장치(150) 내 특정 영역에 포함된 데이터를 삭제하는 데 소요되는 시간은 비휘발성 메모리 장치(150)의 셀 구조 혹은 셀 특성 등에 따라 달라질 수 있다. 실시예에 따라, 비휘발성 메모리 장치(150) 내 삭제(erase)할 영역을 탐색하는데 소요되는 시간은 비휘발성 메모리 장치(150)를 제어하는 방법과 장치에 따라 달라질 수 있다. 예를 들어, 가비지 컬렉션(GC)은 메모리 장치(150)에 포함된 복수의 메모리 블록(60) 중 소거 동작을 수행할 대상을 선택하고, 선택된 메모리 블록 내 유효한 데이터를 선택되지 않은 다른 메모리 블록에 복사한 후, 복사된 데이터와 관련한 맵정보를 갱신하고, 선택된 메모리 블록에 대해 소거 동작을 수행하는 과정을 포함할 수 있다.
실시예에 따라, 가비지 컬렉션(GC)은 외부 장치에서 전달되는 요청에 대응하여 수행되는 수동 가비지 컬렉션(Manual GC)과 외부 장치에서 전달되는 요청과 무관하게 독립적으로 수행되는 자동 가비지 컬렉션(Auto GC)로 구분될 수 있다. 수동 가비지 컬렉션은 메모리 시스템(110)이 외부 장치의 요청에 의해 수행되는 것이므로, 수동 가비지 컬렉션은 메모리 시스템(110)의 동작 성능과 관련하여 오버헤드(overheads)로 간주되지 않을 수 있다. 하지만, 자동 가비지 컬렉션은 외부 장치는 모르게 수행되는 동작으로 메모리 시스템(110)의 동작 성능과 관련하여 오버헤드(overheads)로 간주될 수 있다. 이로 인해, 메모리 시스템(110) 내에서 가비지 컬렉션의 수행 시간 혹은 수행 간격 등은 메모리 시스템(110)의 동작 성능을 감소를 줄이거나 피할 수 있도록 결정될 필요가 있다.
예를 들면, 가비지 컬렉션(GC)을 메모리 시스템(110)이 유휴(Idle) 상태일 때 수행할 수 있다. 유휴 상태에서 가비지 컬렉션(GC)이 수행되는 경우, 외부 장치에서 전달되는 요청(예, 읽기/쓰기/삭제 명령 등)에 대응하여 수행되는 데이터 입출력 동작(Data I/O Operations)에 영향을 미치지 않을 수 있다. 하지만, 메모리 시스템(110)은 유휴 상태가 얼마나 지속될지 알 수 없다. 최대 절전(最大節電) 모드 또는 하이버네이션(hibernation) 상태와 같이 메모리 시스템(110)의 전원이 차단되거나 제한적으로 공급되는 경우, 컨트롤러(130)는 가비지 컬렉션(GC)을 수행하기 어려울 수 있다. 여러가지 이유로 가비지 컬렉션(GC)의 수행이 유예, 지연, 혹은 중단되는 경우, 메모리 시스템(110)은 새로운 데이터를 저장하기 위한 프리 영역을 확보하기 어려울 수 있다. 데이터를 프로그램하기 위한 프리 영역이 부족하여 프로그램 동작을 수행하기 전 가비지 컬렉션(GC)을 수행해야 한다면, 해당 프로그램 동작이 지연되어 메모리 시스템(110)의 데이터 입출력 성능(I/O throughput)이 급격하게 악화될 수 있다. 메모리 시스템(110)의 데이터 입출력 성능(I/O throughput)이 악화되는 것을 방지하기 위해, 컨트롤러(130)는 가비지 컬렉션의 수행 시간 혹은 수행 간격을 결정하기 위한 장치 및 방법을 포함할 수 있다.
외부 장치에서 전달된 요청에 대응하여 컨트롤러(130)는 데이터 입출력 동작을 수행할 수 있다. 예를 들어, 컨트롤러(130)가 외부 장치에서 전달된 읽기 요청에 대응하여 리드 동작을 수행하면 메모리 장치(150)에 포함된 복수의 비휘발성 메모리 셀에 저장된 데이터가 컨트롤러(130)로 전달된다. 리드 동작을 위해, 입출력 제어기(192)는 송수신기(198)를 통해 메모리 장치(150)에 리드 명령을 전달할 수 있다. 송수신기(198)는 리드 명령을 메모리 장치(150)에 전달하고, 메모리 장치(150)에서 출력되는 데이터를 수신할 수 있다. 송수신기(198)는 메모리 장치(150)에서 전달된 데이터를 메모리(144)에 저장할 수 있다. 입출력 제어기(192)는 읽기 요청에 대한 응답으로 메모리(144)에 저장된 데이터를 외부 장치에 출력할 수 있다.
또한, 입출력 제어기(192)는 외부 장치에서 전달된 쓰기 요청과 함께 전달된 데이터를 송수신기(198)를 통해 메모리 장치(150)에 전달할 수 있다. 메모리 장치(150) 내 데이터를 저장한 후, 입출력 제어기(192)는 쓰기 요청에 대한 응답을 외부 장치에 전달할 수 있다.
입출력 제어기(192)가 데이터 입출력 동작을 수행할 때, 동작 상태 확인부(194)는 메모리 장치(150) 내 복수의 메모리 블록(60)에 대한 정보를 수집할 수 있다. 예를 들어, 동작 상태 확인부(194)는 복수의 메모리 블록(60)을 데이터가 저장된 제1 메모리 블록, 데이터가 없는 제2 메모리 블록 등으로 구분할 수 있다. 구체적으로, 메모리 블록(60)은 데이터가 없는 프리 블록(free block), 적어도 하나의 빈(blank, empty) 페이지를 포함하여 프로그램 동작에 사용되는 오픈 블록(open block), 모든 페이지에 데이터가 프로그램되어 소거 동작 없이 새로운 데이터를 프로그램할 수 없는 클로즈 블록(closed block) 등으로 구분될 수 있다. 데이터 입출력 동작이 수행되면서 클로즈 블록(closed block)에 적어도 하나의 유효하지 않은 무효 데이터가 발생할 수 있고, 이하에서는 편의상 이를 더티 블록(dirty block)으로 일컫는다.
동작 상태 확인부(194)는 메모리 장치(150) 내 복수의 메모리 블록(60)의 상태를 인지하고 저장할 수 있다. 동작 상태 확인부(194)는 복수의 메모리 블록(60)의 상태를 기초로, 복수의 메모리 블록(60)에서 더티 블록의 비율을 산출할 수 있다. 예를 들어, 메모리 장치(150) 내 메모리 블록(60)이 100개가 있고 더티 블록의 수가 50개라면, 더티 블록의 비율은 50%일 수 있다. 더티 블록의 비율을 통해, 동작 상태 확인부(194)는 메모리 장치(150) 내 데이터를 저장할 수 있는 프리 영역 중 데이터를 저장하기 위해 사용된 로그 영역의 비율을 알 수 있다.
동작 상태 확인부(194)로부터 전달된 더티 블록의 비율에 대한 정보를 바탕으로, 가비지 컬렉션 제어부(196)는 가비지 컬렉션의 수행 여부, 수행 시간 및 수행 간격을 결정할 수 있다. 예를 들어, 가비지 컬렉션 제어부(196)는 더티 블록의 비율을 바탕으로 메모리 장치(150) 내 아직 사용되지 않아 새로운 데이터를 저장할 수 있는 메모리 블록의 수가 충분히 많다고 판단하면, 가비지 컬렉션의 수행을 서두를 필요가 없다. 반면, 가비지 컬렉션 제어부(196)가 메모리 장치(150) 내 대부분의 메모리 블록이 데이터를 저장하기 위해 사용되고 있고 새로운 데이터를 저장할 수 있는 메모리 블록의 수가 충분하지 않다고 판단하면, 가비지 컬렉션의 수행을 서두를 필요가 있다.
가비지 컬렉션 제어부(196)가 가비지 컬렉션의 수행 시간 혹은 간격을 결정하면, 입출력 제어기(192)가 더티 블록의 유효 데이터를 프리 블록으로 복사하고 유효 데이터가 없는 더티 블록의 데이터를 삭제하여 새로운 프리 블록을 확보할 수 있다. 입출력 제어기(192)는 외부 장치의 요청에 대응하는 데이터 입출력 동작과 가비지 컬렉션을 교번적으로 혹은 병렬적으로 수행할 수 있다. 실시예에 따라, 입출력 제어기(192)는 복수의 코어(core)로 구현될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함할 수 있다. 예를 들어, 호스트(102)는 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운영 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 리드 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다. 실시예에 따라, 에러 정정부(138)는 도 1에서 설명한 복호화부(196)에 대응할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된 리드 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저정할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 리드 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 리드 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 플래시 변환 계층(FTL)은 도 3에서 보다 구체적으로 설명한다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다. 복수의 메모리 블록(152, 154, 156)은 도 1에서 설명한 메모리 블록(60)에 대응할 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운영할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운영함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 소거 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 3는 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 3에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 여기서, 상태 관리자(42)는 도 1에서 설명한 상태 확인부(194) 및 컬렉션 가비지 컬렉션 제어부(196)의 역할을 수행할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
또한, 실시예에 따라, 플래시 변환 계층(FTL, 240)은 도 1에서 설명한 입출력 제어기(192)의 역할을 수행할 수 있고, 메모리 인터페이스 유닛(142)은 도 1에서 설명한 송수신기(198)의 역할을 수행할 수 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 메모리 시스템 내 가비지 컬렉션에 대한 상태 머신을 설명한다.
도 4를 참조하면, 메모리 시스템(110, 도 1 내지 3 참조)에서 수행되는 가비지 컬렉션과 관련한 상태 머신(State Machine)은 크게 4가지의 상태를 포함할 수 있다. 먼저, 가비지 컬렉션 입력 상태(382)에서, 컨트롤러(130, 도 1 내지 3 참조)는 메모리 장치(150, 도 1 내지 3 참조) 내 더티 블록(DirtyBLK)의 수 혹은 비율에 대한 정보를 수집할 수 있다.
가비지 컬렉션 결정 상태(384)에서, 컨트롤러(130)는 가비지 컬렉션의 수행 시간 혹은 수행 간격을 결정할 수 있다. 이때, 가비지 컬렉션의 수행 시간 혹은 수행 간격은 더티 블록(DirtyBLK)의 수 혹은 비율에 따라 결정될 수 있다.
가비지 컬렉션 결정 상태(384)에서 결정된 가비지 컬렉션의 수행 시간 혹은 수행 간격에 대응하여, 가비지 컬렉션 수행 상태(386)에서 컨트롤러(130)는 가비지 컬렉션을 수행할 수 있다. 만약 가비지 컬렉션 결정 상태(384)에서 가비지 컬렉션의 수행 시간 혹은 수행 간격이 결정되지 않으면, 가비지 컬렉션 수행 상태(386)에서 컨트롤러(130)는 가비지 컬렉션을 수행하지 않을 수 있다.
가비지 컬렉션 출력 상태(388)에서 컨트롤러(130)는 가비지 컬렉션 수행 상태(386)에서 수행된 가비지 컬렉션의 결과로서 메모리 장치(150) 내 새로운 프리 블록(FreeBLK)을 확보할 수 있다.
메모리 시스템(110)은 외부 장치로부터 전달된 요청에 대응하여 데이터 입출력 동작(Data I/O Operations)을 수행할 수 있다. 가비지 컬렉션 출력 상태(388)에서 확보된 프리 블록(FreeBLK)은 데이터를 저장하기 위해 사용되어 그 결과로서 더티 블록(DirtyBLK)이 발생할 수 있다. 컨트롤러(130)는 가비지 컬렉션 입력 상태(382)에서 더티 블록(DirtyBLK)의 수 혹은 비율에 대한 정보를 수집할 수 있다.
한편, 실시예에 따라, 가비지 컬렉션 수행 상태(386)에서 수행된 가비지 컬렉션의 결과는 가비지 컬렉션 결정 상태(384)로 피드백(GCFeedback)될 수 있다. 예를 들어, 가비지 컬렉션의 수행 결과로서 두 개의 프리 블록(FreeBLK)이 확보되었다고 가정한다. 이러한 결과는 가비지 컬렉션 결정 상태(384)로 피드백될 수 있다. 컨트롤러(130)가 두 개의 확보된 프리 블록(FreeBLK)이 만족스럽다고 판단하면, 가비지 컬렉션 결정 상태(384)에서 컨트롤러(130)는 추가적인 가비지 컬렉션의 수행 시간이나 수행 간격을 결정하지 않을 수 있다. 하지만, 컨트롤러(130)가 두 개의 확보된 프리 블록(FreeBLK)이 만족스럽지 않다고 판단하면, 가비지 컬렉션 결정 상태(384)에서 컨트롤러(130)는 추가적인 가비지 컬렉션의 수행 시간이나 수행 간격을 결정할 수 있다.
도 5a 및 도 5b은 본 발명의 실시예에 따른 호스트를 설명한다.
도 2 및 도 3에서 설명된 호스트(102)의 운영 시스템(OS)은 적어도 하나의 파일　시스템(File System, FS)을 포함할 수 있다. 파일　시스템(File System, FS)은 데이터 처리 시스템의 운영 체제에서 메모리 장치(보조 기억 장치, 디스크, 플래시 메모리 장치)와, 메모리 장치에 저장되는　파일을 관리하는　시스템을 통칭하는 것으로서, 메모리 장치에 저장된 각　파일과 그　파일이 저장된　구조를 의미할 수도 있다. 파일 시스템(FS)은　로그　구조　파일　시스템(Log structure File System, LFS)을 포함할 수 있다. 로그 구조 파일 시스템(LFS)은 메모리 장치의 저장 영역 전체를 복수의 영역으로 구분한다. 로그 구조 파일 시스템(LFS)은 구분된 복수의 영역에 로그(log)를 순차적(sequential)으로 할당하고, 로그가 할당된 저장 영역(로그 영역)에 순차적인 라이트 동작을 수행한다. 이에, 로그 구조 파일 시스템(LFS)은 높은 라이트 성능을 실현할 수 있는　파일 시스템(FS)이다. 로그 구조 파일 시스템(LFS)은 플래시 친화적 파일 시스템(flash friendly file system, F2FS)를 포함할 수 있다. 플래시 친화적 파일 시스템(F2FS)는 메타 데이터에 대해 갱신 지연 기법을 사용하는　로그 구조 파일 시스템(LFS)이다. 로그 구조 파일 시스템(LFS)은 데이터의 오버라이트(overwrite)는 할 수 없다. 로그 구조 파일 시스템(LFS)은 데이터를 수정할 때, 로그가 할당되지 않은 새로운 저장 영역(프리 세그먼트 영역)에 로그를 추가 할당하고, 로그가 할당된 로그 영역에 데이터를 라이트한다. 프리 세그먼트 영역의 크기가 작아 짐에 따라, 더 이상 로그를 할당할 수 없는 상황이 발생할 수 있다. 이 때, 로그　구조　파일　시스템(LFS)은 메모리 장치의 저장 영역에 대한 세그먼트의 여유 공간 확보를 위해 세그먼트 리사이클링을 수행한다. 세그먼트 리사이클링은 로그 영역에 포함된 복수의 세그먼트 중에서, 빅팀 세그먼트(victim segment)를 데이터가 저장될 수 있는 프리 세그먼트 영역으로 전환하는 것이다. 빅팀 세그먼트는 유효 논리 블록 및 무효 논리 블록을 포함할 수 있다. 세그먼트 리사이클링 동작은 빅팀 세그먼트에 포함된 유효 논리 블록에 해당하는 데이터를 프리 세그먼트에 할당하는 동작을 포함한다. 세그먼트 리사이클링에서 필수적인 동작 중 하나는 빅팀 세그먼트를 선택하는 것이다. 전술한 바와 같이 빅팀 세그먼트에 포함된 유효 논리 블록에 대응된 데이터는 프리 세그먼트에 복사되어야 하므로, 빅팀 세그먼트 내부에 유효 논리 블록이 많이 존재할수록 라이트 동작에 대하 부하가 늘어날 것이다. 따라서, 빅팀 세그먼트에 포함된 전체 논리 블록 중 유효 논리 블록의 비율이 낮은 세그먼트를 빅팀 세그먼트로 선택하는 것이 빅팀 세그먼트 선택의 한 방법이 될 수 있을 것이다. 그러나, 호스트(102)가 수행하는 세그먼트 리사이클링의 수행 단위와 메모리 시스템(110)이 수행하는 가비지 컬렉션의 수행 단위가 서로 다를 경우, 파일 시스템이 세그먼트에 포함된 유효 논리 블록의 개수만을 고려하여 빅팀 세그먼트를 선택하는 것은 메모리 시스템(110)의 가비지 컬렉션 비용을 증가시키는 문제점을 야기할 수 있다.
이에, 본 발명이 해결하려는 과제는, 호스트(102)가 세그먼트 리사이클링을 수행하는 과정에서 프리 세그먼트 영역으로 전환되어야 하는 빅팀 세그먼트를 선택하되, 메모리 시스템(110)의 가비지 컬렉션의 수행 단위를 고려하여 빅팀 세그먼트를 선택함으로써, 메모리 시스템(110)의 가비지 컬렉션 비용을 감소시킬 수 있다.도 5a에 도시된 바와 같이 호스트(102)는 메모리 시스템(110)에 라이트(write)될 데이터를 임시 저장하는 호스트 메모리(106), 호스트 메모리(106) 뿐만 아니라, 호스트 전체 동작을 관리하는 프로세서(104) 및 메모리 시스템(110)와의 데이터 송수신을 중계하는 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다.
호스트 컨트롤러 인터페이스(108)는 호스트(102)와 메모리 시스템(110) 간의 데이터 송수신에 사용되는 프로토콜을 지원하며, 데이터 케이블 연결을 위한 커넥터 및 데이터 송수신을 처리하는 로직(logic) 등을 포함할 수 있다.
프로세서(104)는 파일 시스템(FS)의 역할을 수행할 수 있다.
파일 시스템(FS)은 세그먼트 단위로 세그먼트 리사이클링을 수행한다. 세그먼트 단위의 세그먼트 리사이클링은 복수의 세그먼트 중 빅팀 세그먼트를 선택하는 동작, 빅팀 세그먼트 내의 유효 논리 블록을 프리 세그먼트 내의 프리 논리 블록에 할당하는 동작 및 빅팀 세그먼트에 수행되는 소거 동작을 포함할 수 있다. 본 발명의 실시 예에 따른 파일 시스템(FS)은 플래시 친화적 파일 시스템(F2FS)을 포함할 수 있다.
마이그레이션 동작은 유효 논리 블록에 대응된 데이터를 호스트 메모리(106)에 임시 저장하고, 빅팀 세그먼트를 프리 세그먼트 영역으로 전환한 후에 호스트 메모리(106)에 저장된 데이터를 프리 세그먼트 영역에 저장하는 동작을 포함할 수 있다. 또한, 마이그레이션 동작은 유효 논리 블록에 대응된 데이터의 임시 저장 없이, 프리 세그먼트 영역에 저장하는 동작을 포함할 수 있다.
파일 시스템(FS)은 각 세그먼트 그룹에 포함된 복수의 세그먼트들의 유효 논리 블록 개수를 산출하고, 유효 논리 블록 개수를 기준으로 빅팀 세그먼트를 선택한다. 예를 들어, 파일 시스템(FS)은 메모리 장치에 포함된 세그먼트 그룹에 포함된 모든 세그먼트에 대하여 유효 논리 블록 개수를 산출한다.
일 실시예에 따르면, 세그먼트 그룹은 특정 어드레스 영역 내에 위치한 세그먼트들로 구성될 수 있다. 다른 실시예에 따르면, 세그먼트 그룹에 포함된 세그먼트들은 동일한 이유로 라이트 동작이 수행된 논리 블록으로 구성될 수 있다. 세그먼트 그룹은 메모리 시스템(110)이 수행하는 가비지 컬렉션의 단위일 수 있다. 즉, 세그먼트 그룹은 메모리 블록(MBLK)일 수 있다.
파일 시스템(FS)은 세그먼트 리사이클링을 위하여 빅팀 세그먼트를 선택할 때, 각 세그먼트가 어느 세그먼트 그룹에 속한 것인지 확인하고, 세그먼트 그룹에 대한 유효 논리 블록 개수를 산출한다. 로그 영역에 포함된 모든 세그먼트 그룹에 대하여 유효 논리 블록 개수가 산출되면, 파일 시스템(FS)은 유효 논리 블록 개수를 기준으로 빅팀 세그먼트를 선택한다.
선택된 빅팀 세그먼트 내에는 유효한 데이터인 유효 논리 블록뿐만 아니라, 삭제, 갱신 등으로 더 이상 유효하지 않은 무효 논리 블록도 포함되어 있다. 빅팀 세그먼트 내에 포함된 유효 논리 블록들은 새로운 프리 세그먼트로 전환되어, 데이터가 할당될 수 있다. 파일 시스템(FS)은 빅팀 세그먼트 내에 포함된 논리 블록들 중, 호스트 메모리(106)에 저장된 비트맵을 참조하여 각 세그먼트 내의 유효 논리 블록을 식별할 수 있다.
일 실시예에 따르면, 파일 시스템(FS)은 프리 세그먼트에 데이터를 직접 라이트 동작을 수행하지 않고, 호스트 메모리(106)에 데이터를 저장하고 저장된 데이터의 크기가 하나의 세그먼트의 크기가 되는 경우, 플러쉬(flush) 동작을 수행하여 메모리 시스템(110)에 라이트 동작이 수행 되도록 할 수 있다.
언급한 바와 같이, 빅팀 세그먼트는 프리 세그먼트 영역으로 전환되어야 하므로, 파일 시스템(FS)은 라이트 동작이 수행된 이후에 빅팀 세그먼트에 소거 동작을 수행할 수 있다.
도 5a에서 설명된 호스트의 논리적 모듈 계층을 도 5b를 참조하여 설명한다.
도 5b을 참조하면, 호스트(102)는 사용자 스페이스(user space)와 커널 스페이스(kernel space)를 포함한다.
사용자 스페이스는 사용자 어플리케이션(user application)이 실행되는 영역이고, 커널 스페이스는 커널 실행 전용 영역이다. 사용자 스페이스에서 커널 스페이스를 접근하기 위해서, 커널이 제공하는 시스템 콜(system call)이 이용될 수 있다.
커널 스페이스는 사용자 스페이스의 I/O 콜 호출을 적절한 파일 시스템(FS)으로 연결해주는 가상 파일 시스템, 호스트(102) 메모리(도 2의 106)을 관리하는 메모리 관리 모듈, 하나 이상의 파일 시스템(FS), 메모리 시스템(110)을 제어하기 위한 하드웨어 제어 콜을 제공하는 장치 드라이버 등을 포함할 수 있다. 예를 들어, 파일 시스템(FS)은 ext2, ntfs, smbfs, proc 등일 수 있다.
가상 파일 시스템은 하나 이상의 파일 시스템(FS)이 서로 상호 동작할 수 있도록 한다. 서로 다른 미디어의 서로 다른 파일 시스템(FS)에 대해 리드/라이트 동작을 수행하기 위해서, 표준화된 시스템 콜을 사용할 수 있도록 한다. 예를 들어, open(), read(), write()와 같은 시스템 콜은, 파일 시스템(FS)의 종류에 관계없이 사용될 수 있다. 즉, 가상 파일 시스템은 사용자 스페이스와 파일 시스템(FS) 사이에 존재하는 추상화 계층이다.
장치 드라이버는 하드웨어와 사용자 어플리케이션(또는 운영체제) 사이의 인터페이스를 담당한다. 장치 드라이버는 하드웨어가 특정 운영체제 하에서 정상적으로 동작하기 위해 필요한 프로그램이다. 장치 드라이버는 호스트 컨트롤러 인터페이스(108)를 제어할 수 있다.
도 5a 및 도 5b은 본 발명의 실시예에 따른 호스트를 설명한다.
도 2 및 도 3에서 설명된 호스트(102)의 운영 시스템(OS)은 적어도 하나의 파일　시스템(File System, FS)을 포함할 수 있다. 파일　시스템(File System, FS)은 데이터 처리 시스템(100)의 운영 체제에서 메모리 장치(150)와, 메모리 장치(150)에 저장되는　파일을 관리하는　시스템을 통칭하는 것으로서, 메모리 장치(150)에 저장된 각　파일과 그　파일이 저장된　구조를 의미할 수도 있다. 파일 시스템(FS)은　로그　구조　파일　시스템(Log structure File System, LFS)을 포함할 수 있다.
로그 구조 파일 시스템(LFS)은 메모리 장치의 저장 영역 전체를 복수의 영역으로 구분한다. 로그 구조 파일 시스템(LFS)은 구분된 복수의 영역에 로그(log)를 순차적(sequential)으로 할당하고, 로그가 할당된 로그 영역에 순차적인 라이트 동작을 수행한다. 이에, 로그 구조 파일 시스템(LFS)은 높은 라이트 성능을 실현할 수 있는　파일 시스템(FS)이다. 로그 구조 파일 시스템(LFS)은 플래시 친화적 파일 시스템(flash friendly file system, F2FS)를 포함할 수 있다.
플래시 친화적 파일 시스템(F2FS)는 메타 데이터에 대해 갱신 지연 정책을 사용하는　로그 구조 파일 시스템(LFS)이다. 로그 구조 파일 시스템(LFS)은 데이터의 오버라이트(overwrite)는 지원하지 않는다. 이에, 로그 구조 파일 시스템(LFS)은 데이터를 수정할 때, 로그가 할당되지 않은 새로운 저장 영역(프리 세그먼트 영역)에 로그를 추가 할당하고, 로그 영역에 데이터를 라이트한다.
한편, 프리 영역의 크기가 작아 짐에 따라, 더 이상 로그를 할당할 수 없는 상황이 발생할 수 있다. 이 때, 로그　구조　파일　시스템(LFS)은 복수의 세그먼트로 구분된 저장 영역의 여유 공간 확보를 위해 세그먼트 리사이클링을 수행한다. 세그먼트 리사이클링은 로그 영역에 포함된 복수의 세그먼트 중에서, 빅팀 세그먼트(victim segment)를 프리 세그먼트 영역으로 전환하여 세그먼트를 데이터의 저장 영역으로서 재활용 하는 것이다. 빅팀 세그먼트는 유효 논리 블록 및 무효 논리 블록을 포함할 수 있다. 세그먼트 리사이클링은 빅팀 세그먼트에 포함된 유효 논리 블록에 해당하는 데이터를 프리 세그먼트에 할당하는 동작을 포함한다. 세그먼트 리사이클링에서 필수적인 동작 중 하나는 빅팀 세그먼트를 선택하는 것이다.
전술한 바와 같이 빅팀 세그먼트에 포함된 유효 논리 블록에 대응된 데이터는 프리 세그먼트에 복사되어야 하므로, 빅팀 세그먼트 내부에 유효 논리 블록이 많이 존재할수록 유효 데이터의 라이트 동작에 대한 부하가 늘어날 것이다. 따라서, 빅팀 세그먼트에 포함된 전체 논리 블록 중 유효 논리 블록의 비율이 낮은 세그먼트를 빅팀 세그먼트로 선택하는 것이 바람직하다.
그러나, 파일 시스템이 세그먼트에 포함된 유효 논리 블록의 개수만을 고려하여 빅팀 세그먼트를 선택한다면 메모리 시스템(110)의 가비지 컬렉션 비용을 증가시키는 문제점을 야기할 수 있다.
이에, 본 발명의 호스트(102)는 세그먼트 리사이클링을 위한 빅팀 세그먼트를 선택하되, 메모리 시스템(110)의 가비지 컬렉션의 수행 단위를 고려하여 빅팀 세그먼트를 선택할 수 있다.
이를 위해, 호스트(102)는 도 5a에 도시된 바와 같이 호스트 메모리(106), 프로세서(104) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다.
호스트 메모리(106)는 메모리 시스템(110)로부터 리드된 데이터 및 메모리 시스템(110)에 라이트될 데이터를 임시 저장할 수 있다.
호스트 컨트롤러 인터페이스(108)는 호스트(102)와 메모리 시스템(110) 사이의 데이터 송수신을 중계할 수 있다. 호스트 컨트롤러 인터페이스(108)는 데이터 송수신에 사용되는 프로토콜을 지원하며, 데이터 케이블 연결을 위한 커넥터 및 데이터 송수신을 처리하는 로직(logic) 등을 포함할 수 있다.
프로세서(104)는 호스트 메모리(106) 뿐만 아니라, 호스트 전체 동작을 관리할 수 있다. 프로세서(104)는 파일 시스템(FS)의 역할을 수행할 수 있다.
일 실시예에 따르면, 세그먼트 그룹은 특정 어드레스 영역 내에 위치한 복수의 세그먼트들로 구성될 수 있다. 다른 실시예에 따르면, 세그먼트 그룹에 포함된 세그먼트들은 순차적인 라이트 동작이 수행된 논리 블록으로 구성될 수 있다. 세그먼트 그룹은 메모리 시스템(110)이 수행하는 가비지 컬렉션의 단위일 수 있다. 즉, 세그먼트 그룹은 메모리 장치(150)에 포함된 메모리 블록(MBLK)일 수 있다.
파일 시스템(FS)은 세그먼트 리사이클링을 위하여 빅팀 세그먼트를 선택할 때, 각 세그먼트가 어떤 세그먼트 그룹에 속한 것인지 확인하고, 세그먼트 그룹에 대한 유효 논리 블록 개수를 산출한다. 로그 영역에 포함된 모든 세그먼트 그룹에 대하여 유효 논리 블록 개수가 산출되면, 파일 시스템(FS)은 유효 논리 블록 개수를 기준으로 빅팀 세그먼트를 선택한다.
선택된 빅팀 세그먼트 내에는 유효한 데이터인 유효 논리 블록뿐만 아니라, 삭제, 갱신 등으로 더 이상 유효하지 않은 무효 논리 블록도 포함되어 있다. 빅팀 세그먼트 내에 포함된 유효 논리 블록들은 새로운 프리 세그먼트로 전환되어, 데이터가 할당될 수 있다. 파일 시스템(FS)은 빅팀 세그먼트 내에 포함된 논리 블록들 중, 호스트 메모리(106)에 저장된 상태 정보의 비트맵을 참조하여 각 세그먼트 내의 유효 논리 블록을 식별할 수 있다.
도 5a에서 설명된 호스트(102)의 논리적 모듈 계층을 도 5b를 참조하여 설명한다. 도 5b을 참조하면, 호스트(102)는 사용자 스페이스(user space)와 커널 스페이스(kernel space)를 포함한다.
사용자 스페이스는 사용자 어플리케이션(user application)이 실행되는 영역이고, 커널 스페이스는 커널 실행 전용 영역이다. 사용자 스페이스에서 커널 스페이스를 접근하기 위해서, 커널이 제공하는 시스템 콜(system call)이 이용될 수 있다.
커널 스페이스는 사용자 스페이스의 I/O 콜 호출을 적절한 파일 시스템(FS)으로 연결해주는 가상 파일 시스템, 호스트(102) 메모리(도 2의 106)을 관리하는 메모리 관리 모듈, 하나 이상의 파일 시스템(FS), 메모리 시스템(110)을 제어하기 위한 하드웨어 제어 콜을 제공하는 장치 드라이버 등을 포함할 수 있다. 예를 들어, 파일 시스템(FS)은 ext2, ntfs, smbfs, proc 등일 수 있다.
가상 파일 시스템은 하나 이상의 파일 시스템(FS)이 서로 상호 동작할 수 있도록 한다. 서로 다른 미디어의 서로 다른 파일 시스템(FS)에 대해 리드/라이트 동작을 수행하기 위해서, 표준화된 시스템 콜을 사용할 수 있도록 한다. 예를 들어, open(), read(), write()와 같은 시스템 콜은, 파일 시스템(FS)의 종류에 관계없이 사용될 수 있다. 즉, 가상 파일 시스템은 사용자 스페이스와 파일 시스템(FS) 사이에 존재하는 추상화 계층이다.
장치 드라이버는 하드웨어와 사용자 어플리케이션(또는 운영체제) 사이의 인터페이스를 담당한다. 장치 드라이버는 하드웨어가 특정 운영체제 하에서 정상적으로 동작하기 위해 필요한 프로그램이다. 장치 드라이버는 호스트 컨트롤러 인터페이스(108)를 제어할 수 있다.
이하에서, 도 5a 및 도 5b에서 설명된 파일 시스템(FS)을 포함하는 호스트(102)가 메모리 시스템(110)을 관리하는 방법을 도 6a 내지 도 6c를 이용하여 설명한다.
도 6a는 본 발명의 메모리 장치에 포함된 저장 영역(150A)의 구조도이다. 도 6b은 호스트(102)에 포함된 파일 시스템(FS)의　구조도이다. 도 6c는 본 발명의 메모리 시스템(110)의 리드/라이트/소거 동작의 단위와 호스트(102)의 리드/라이트/소거 동작의 단위를 개념적으로 도시한 도면이다.
도 6a를 참조하면, 메모리 장치(150)의 저장 영역(150A)은 메모리 시스템(110)의 리드/라이트 동작 단위인 페이지(PAGE)로 구분될 수 있다. 메모리 장치(150)의 저장 영역(150A)은 소거 동작 단위인 메모리 블록(MBLK)으로 구분될 수 있다. 즉, 메모리 블록(MBLK) 각각은 복수의 페이지(PAGE)을 포함할 수 있다. 페이지(PAGE)의 하나의 크기가 4Kbyte이고, 하나의 메모리 블록(MBLK)이 1024개의 페이지(PAGE)을 포함한다면, 메모리 블록(MBLK) 각각은 4M byte의 크기를 가질 수 있다. 또한, 메모리 시스템(110)은 페이지(PAGE)의 위치를 물리 주소(Physical Page Address, PPA)로 나타낼 수 있다.
메모리 블록(MBLK)은 클로즈 메모리 블록, 오픈 메모리 블록 및 프리 메모리 블록을 포함할 수 있다. 클로즈 메모리 블록은 데이터가 더 이상 라이트될 수 없는 메모리 블록(MBLK)이고, 오픈 메모리 블록은 데이터가 저장되지 않는 프리 페이지를 포함하는 메모리 블록(MBLK)이고, 프리 메모리 블록은 프리 페이지 만을 포함하는 메모리 블록(MBLK)이다.
메모리 시스템(110)의 라이트 동작은 순차적 접근 방식으로 수행되므로, 데이터는 오픈 메모리 블록 및 프리 메모리 블록에 포함된 페이지에 라이트될 수 있다. 클로즈 메모리 블록에 기 저장된 데이터가 갱신될 때에도, 갱신 데이터는 클로즈 메모리 블록이 아닌 프리 메모리 블록에 라이트된다. 이 때, 기 저장되었던 데이터는 무효 데이터가 된다.
데이터가 새로 라이트 되거나, 기 저장된 데이터가 갱신됨에 따라, 프리 메모리 블록이 부족해지게 되어 새로운 데이터의 라이트 동작을 수행할 수 없게 된다. 이 때, 메모리 시스템(110)은 도 4에서 설명한 바와 같이, 메모리 블록(MBLK) 단위의 가비지 컬렉션을 수행한다.
본 발명의 파일 시스템(FS)은 메모리 장치(150)의 저장 영역(150A)을 데이터가 랜덤 접근(random access) 방식으로 라이트 되는 랜덤 영역(미도시), 데이터의 오버 라이트가 가능한 오버 라이트 영역(미도시) 또는 데이터가 순차적 접근(sequential access) 방식으로 라이트 되는 시퀀셜 영역(미도시) 중, 적어도 어느 하나로 설정할 수 있다. 본 발명의 설명에서는 파일 시스템(FS)이 메모리 장치(150)의 저장 영역(150A)을 랜덤 영역과 시퀀셜 영역으로 나누는 실시 예에 대해 설명하지만, 본 발명이 이에 한정되는 것은 아니다.
메모리 장치(150)의 랜덤 영역에는 메모리 시스템(110)이 동작하는데 필요한 각종 정보(예를 들어, 현재 할당된 페이지의 개수, 유효한 페이지 수, 데이터의 저장 위치, 비트맵으로 관리되는 상태 정보)가 저장될 수 있다. 시퀀셜 영역에는 실제 사용자가 사용하고 있는 각종 디렉토리 정보, 데이터, 파일 정보 등이 저장될 수 있다.
시퀀셜 영역은 도 6b에 도시한 바와 같이,　로그가 할당된 로그 영역 및 로그가 할당되지 않은 프리 세그먼트 영역을 포함할 수 있다. 로그 영역은 데이터가 라이트된 영역이고, 프리 세그먼트 영역은 데이터가 현재 라이트되지 않았지만 데이터가 라이트될 수 있는 영역이다.
시퀀셜 영역은 순차적 접근 방식으로 라이트 되므로, 데이터는 프리 세그먼트 영역에만 라이트 동작이 수행될 수 있다. 로그 영역에 기 저장된 데이터가 갱신될 때에도, 갱신 데이터는 기 저장된 로그 영역 내의 위치가 아니라 프리 세그먼트 영역에 라이트 된다. 이 때, 기 저장되었던 데이터는 무효 데이터가 된다.
파일 시스템(FS)은 메모리 장치(150)의 저장 영역(150A)을 파일 시스템(FS)의 데이터의 리드/라이트 동작 단위인 논리 블록(LBLK)로 구분할 수 있다. 또한, 파일 시스템(FS)은 메모리 장치(150)의 저장 영역(150A)을 파일 시스템(FS)의 소거 동작 단위인 세그먼트(SEG)로 구분할 수 있다. 이러한 구분은, 호스트(102)가 메모리 시스템(110)를 포맷하는 시점에 결정될 수 있으나, 이에 한정되는 것은 아니다.
세그먼트(SEG) 각각은 복수의 논리 블록(LBLK)들을 포함할 수 있다. 예를 들어, 논리 블록(LBLK) 하나의 크기는 4Kbyte이고, 하나의 세그먼트(SEG)가 512개의 논리 블록(LBLK)을 포함하는 경우, 하나의 세그먼트(SEG)는 2M byte의 크기를 가질 수 있다. 호스트(102)는 논리 블록(LBLK)의 위치를 논리 주소(Logical Block Address, LBA)로 나타낼 수 있다.
도 6c는 본 발명의 메모리 시스템(110)의 리드/라이트/소거 동작의 단위와 호스트(102)의 리드/라이트/소거 동작의 단위를 개념적으로 도시한 도면이다.
도 6a 및 도 6b에서 설명한 바와 같이, 메모리 시스템(110)의 리드/라이트 동작 단위인 페이지(PAGE)와 호스트(102)에 포함된 파일 시스템(FS)의 리드/라이트 동작 단위인 논리 블록(LBLK)의 크기(예를 들면, 4Kbyte)는 동일 할 수 있다. 이 경우, 메모리 시스템(110) 및 호스트(102)은 4Kbyte의 페이지(PAGE) 또는 논리 블록(LBLK) 단위로 리드/라이트 동작을 수행할 수 있다. 또한, 호스트(102)의 하나의 논리 블록(LBLK)은 메모리 시스템(110)의 하나의 페이지(PAGE)에 대응될 수 있다. 이에, 메모리 시스템(110)은 호스트(102)로부터 수신된 하나의 논리 주소(LBA)를 하나의 물리 주소(PPA)에 대응시켜 L2P 맵데이터를 생성하여, 논리 주소(LBA)에 대한 데이터가 저장된 저장 영역(150A)을 관리할 수 있다.
하지만 메모리 시스템(110)의 메모리 블록(MBLK)의 크기(예를 들면, 4Mbyte)와 호스트(102)의 세그먼트(SEG)의 크기(예를 들면, 2Mbyte)는 서로 동일하지 않을 수 있다. 즉, 도 6c에 도시된 바와 같이, 메모리 블록(MBLK) 하나는 세그먼트(SEG) 2개에 해당하는 크기를 가질 수 있다. 호스트(102)의 소거 동작 단위는 세그먼트(SEG)이며, 메모리 시스템(110)의 소거 동작 단위는 메모리 블록(MBLK)이다. 즉, 호스트(102)의 세그먼트 리사이클링 단위와 메모리 시스템(110)의 가비지 컬렉션 단위는 서로 다를 수 있다.
이에, 호스트(102)이 한개의 세그먼트에 세그먼트 리사이클링을 수행하는 경우, 메모리 시스템(110)은 세그먼트에 한개에 해당하는 0.5개의 메모리 블록(MBLK)에만 가비지 컬렉션을 수행하는 것이 아닌, 한개의 메모리 블록(MBLK)에 가비지 컬렉션을 수행해야 하는 불합리함이 있었다.
도 7는 본 발명의 실시 예에 따른 데이터 시스템의 동작 방법에 대해 설명한다.
도 7에서 설명되는 데이터 시스템은 메모리 장치(150) 및 컨트롤러(130)가 포함된 메모리 시스템(110) 및 메모리 시스템(110)과 연동되는 호스트(102)를 포함할 수 있다.
호스트(102)는 메모리 장치(150)의 저장 영역(150A)를 복수의 논리 블록(LBLK)으로 분할하고 분할된 논리 블록(LBLK)에 논리 주소(LBA)를 할당하여, 논리 블록(LBLK)에 대응하는 데이터(DAT)의 리드 동작 및 쓰기 동작을 메모리 시스템(110)에 요청할 수 있다. 호스트(102)는 메모리 장치(150)의 저장 영역(150A)를 복수의 논리 블록(LBLK)이 각각 포함된 복수의 세그먼트(SEG)로 논리적으로 분할하고 세그먼트(SEG) 단위로 세그먼트 리사이클링을 수행할 수 있다. 본 발명의 설명에서, 논리 블록(LBLK)는 데이터(DAT)가 대응되는 논리적 공간이고, 페이지(PAGE)는 데이터(DAT)가 저장되는 물리적 공간이다. 이에, 본 발명의 설명에서, 논리 블록(LBLK) 및 페이지(PAGE)은 데이터(DAT)와 동일한 의미로 해석될 수 있다.
호스트(102)는 로그가 할당되지 않은 프리 세그먼트의 개수가 설정값 이하인 경우, 프리 세그먼트(FR_SEG)를 확보하기 위해, 로그 영역에 포함된 세그먼트에 세그먼트 리사이클링의 수행을 결정할 수 있다(S1000).
호스트(102)가 수행하는 세그먼트 리사이클링 동작은 세그먼트 리사이클링이 수행될 빅팀 세그먼트(VIC_SEG)를 선택하는 동작(S2000) 및 빅팀 세그먼트(VIC_SEG)에 세그먼트 리사이클을 수행하여, 프리 세그먼트(FR_SEG)를 확보하는 동작을 포함할 수 있다(S3000).
프리 세그먼트(FR_SEG)를 확보하는 동작은 빅팀 세그먼트(VIC_SEG)에 포함된 유효 논리 블록(VALID_LBLK)에 새로운 논리 주소(NEW LBA)를 할당하는 동작 및 유효 논리 블록(VALID_LBLK)에 할당된 논리 주소(LBA)를 할당해제 하는 무효화 동작을 포함할 수 있다.
로그 할당된 논리 주소(LBA)에 대응되는 데이터(DAT)는 호스트(102)가 아닌, 메모리 시스템(110)에 저장되어 있다. 따라서, 데이터(DAT)가 이미 할당되어 있는 논리 주소(LBA)를 무효화하는 동작 및 이전에 할당된 적이 없는 새로운 논리 주소(NEW LBA)를 데이터(DAT)에 할당하는 동작을 수행하기 위해, 호스트(102)는 메모리 시스템(110)과 연동되어야 한다.
더 자세히 설명하면, 호스트(102)는 메모리 시스템(110)에 무효화하고자 하는 논리 주소(LBA)에 대응되는 데이터(DAT)를 리드 요청(RD_REQ)한다. 그리고 호스트(102)는 수신된 데이터(DAT)에 새로운 논리 주소(NEW LBA)를 할당하여 메모리 시스템(110)에 쓰기 요청(RD_REQ)한다. 그리고 호스트(102)는 무효화된 논리 주소(LBA)를 메모리 시스템(110)도 무효화할 것을 요청(INV_REQ)할 수 있다.
메모리 시스템(110)은 호스트(102)로부터 쓰기 요청(RD_REQ)이 수신된 이후에, 메모리 장치(150)에 포함된 프리 메모리 블록의 개수가 부족하다고 판단할 수 있다. 이에, 메모리 시스템(110)은 프로그램 동작이 완료된 클로즈 메모리 블록에 가비지 컬렉션( Garbage Collection, GC)을 결정할 수 있다. 그리고 메모리 시스템(110)은 클로즈 메모리 블록들 중, 유효 페이지 개수가 임계값 이하인 더티 블록을 마이그레이션 동작의 대상(target)으로 설정할 수 있다.
S2000에서, 세그먼트 리사이클링의 효율을 위해, 유효 논리 블록(VALID_LBLK)의 개수를 적게 포함하는 세그먼트(SEG)를 빅팀 세그먼트(VIC_SEG)으로 선택될 수 있다. 하지만, 본 발명의 호스트(102)는 세그먼트 리사이클링의 효율뿐만 아니라, 메모리 시스템(110)의 가비지 컬렉션의 효율도 함께 고려하기 위해, 메모리 블록에 대응하는 유효 논리 블록(VALID_LBLK) 개수에 기초하여 빅팀 세그먼트(VIC_SEG)를 선택한다.
예를 들면, 메모리 시스템(110)이 호스트로부터 무효화 요청(INV_REQ)된 논리 주소(LBA)들이 적어도 하나의 메모리 블록에 대응된다면, 메모리 시스템(110)은 마이그레이션 동작을 수행하지 않고 하나의 메모리 블록 전체를 무효화할 수 있다. 이에, 메모리 시스템(110)은 마이그레이션 동작 없이, 소거 동작만을 수행하여 가비지 컬렉션을 완료할 수 있다.
호스트(102)는 빅팀 세그먼트(VIC_SEG)를 프리 세그먼트(FR_SEG)로 전환할 수 있다(S5000). 이를 위해, 호스트(102)는 빅팀 세그먼트(VIC_SEG)에 할당된 로그 또는 논리 주소(LBA)를 삭제하거나, 프리 세그먼트 리스트에 빅팀 세그먼트(VIC_SEG)를 포함시킬 수 있다.
상술한 바와 같이, 본 발명은 세그먼트 리사이클링에 의해 무효화되는 메모리 장치(150)의 페이지들이 여러 개의 메모리 블록에 흩어져 위치하지 않고, 특정 메모리 블록에 집중되어 위치되도록 할 수 있다. 이에, 메모리 시스템(110)의 마이그레이션 비용(복사 비용)을 감소시킴으로써, 가비지 컬렉션의 효율을 증가시킬 수 있다. 마이그레이션 비용은 마이그레이션 동작의 수행 시간 및 수행 간격을 포함할 수 있다.
도 8a은 도 7에서 설명된 S2000의 빅팀 세그먼트 선택 방법의 세부 동작을 설명한다.
호스트(102)는 파일 시스템(FS)의 로그 영역에 포함된 세그먼트에 포함된 논리 블록(LBLK)의 개수 및 메모리 블록 식별 정보(MBLK_ID)를 확인한다(S2010).
그리고 호스트(102)는 메모리 블록 식별 정보에 기초하여, 메모리 블록에 대응하는 유효 논리 블록 개수를 산출한다(S2030). 메모리 블록 식별 정보는 논리 블록(LBLK)에 대응되는 메모리 블록을 나타낼 수 있다. 이에, 호스트(102)는 메모리 블록 식별 정보을 이용하여, 메모리 블록(MBLK1)에 대응하는 세그먼트들에 포함된 유효 논리 블록 개수를 산출할 수 있다.
호스트(102)는 내부에 포함된 유효 논리 블록 개수가 임계값 이하이거나, 상대적으로 적은 메모리 블럭에 대응하는 세그먼트(SEG)를 빅팀 세그먼트(VIC_SEG)로 선택할 수 있다(S2050).
도 8b은 도 7에서 설명된 S3000에서 설명된 호스트(102)가 메모리 시스템(110)과 연동하여, 세그먼트 리사이클링을 수행하는 방법에 대해 설명한다.
도 8b를 참조하면, 호스트(102)는 도 7의 S2000에 의해 선택된 빅팀 세그먼트(VIC_SEG)에 포함된 유효 논리 블록(VALID_LBLK)의 논리 주소(LBA)를 확인한다(S3100).
유효 논리 블록(VALID_LBLK)에 대응되는 데이터(DAT)는 호스트(102)가 아닌, 메모리 시스템(110)에 저장되어 있다. 호스트(102)는 데이터(DAT)를 리드하기 위해, 리드 요청(RD_REQ)을 논리 주소(LBA)와 함께 메모리 시스템(110)으로 전송한다(S3150).
호스트(102)로부터 리드 요청(RD_REQ)과 함께 논리 주소(LBA)가 수신되면, 메모리 시스템(110)은 L2P맵데이터를 참조하여, 수신된 논리 주소(LBA)에 대응되는 물리 주소를 검색한다. 메모리 시스템(110)은 검색된 물리 주소에 대응하는 물리적 위치에 저장된 데이터(DAT)의 리드 동작을 수행한다(S3200). 메모리 시스템(110)은 리드된 데이터(DAT)를 호스트(102)로 전송한다(S3250). 호스트(102)는 메모리 시스템(110)로부터 수신된 리드 데이터(DAT)를 호스트 메모리(106)에 임시 저장할 수 있다.
호스트(102)는 임시 저장된 리드 데이터(DAT)에 새로운 논리 주소(NEW LBA)를 할당한다(S3300). S3300에서 유효 논리 블록(VALID_LBLK)에 할당된 새로운 논리 주소(NEW LBA)는 프리 세그먼트(FR_SEG)에 포함된 논리 블록(LBLK)의 논리 주소일 수 있다.
그리고 호스트(102)는 새로운 논리 주소(NEW LBA)가 할당된 데이터(DAT)를 메모리 시스템(110)에 저장하기 위해, 데이터(DAT) 및 새로운 논리 주소(NEW LBA)을 쓰기 요청(WT_REQ)과 함께 메모리 시스템(110)으로 전송한다(S3450).
메모리 시스템(110)은 쓰기 요청(WT_REQ)과 함께 수신된 데이터(DAT)를 오픈 메모리 블록에 저장하는 쓰기 동작을 수행한다(S3500). 그리고 메모리 시스템(110)은 S3500의 쓰기 동작에 의해, 데이터(DAT)가 저장된 페이지의 물리 주소를 수신된 새로운 논리 주소(NEW LBA)에 맵핑한다.
메모리 시스템(110)은 쓰기 동작 수행 후, 데이터(DAT)가 저장된 메모리 블록 식별 정보(MBLK_ID)를 호스트(102)로 전송한다(S3550). 실시 예에 따라, 메모리 시스템(110)은 메모리 블록 식별 정보(MBLK_ID)를 쓰기 요청(WT_REQ)에 대한 응답(ACK)과 함께, 호스트(102)로 전송할 수 있다.
메모리 시스템(110)로부터 메모리 블록 식별 정보(MBLK_ID)가 수신되면, 호스트(102)는 새로운 논리 주소(NEW LBA)에 수신된 메모리 블록 식별 정보(MBLK_ID)를 대응시킬 수 있다(S3600). S3600에서 새로운 논리 주소(NEW LBA)에 대응된 메모리 블록 식별 정보(MBLK_ID)는 향후 세그먼트 리사이클링 수행을 위한 빅팀 세그먼트 선택 과정에서 이용될 수 있다.
그후, 호스트(102)는 빅팀 세그먼트(VIC_SEG)에 포함된 유효 논리 블록(VALID_LBLK)의 논리 주소(LBA)를 무효화한다(S3700). S3700에서 무효화된 논리 주소(INV_LBA)는 S3100에서 확인된 논리 주소이다.
호스트(102)는 S3700에서 무효화된 논리 주소(INV_LBA)를 메모리 시스템(110)으로 전송한다(S3750). 메모리 시스템(110)은 호스트(102)로부터 수신된 무효화된 논리 주소(INV_LBA)를 무효화한다(S3800). 메모리 시스템(110)은 무효화 요청된 논리 주소(INV_LBA)의 유효 정보(VALID) 변경하거나, 맵데이터에서 논리 주소(INV_LBA)에 대응된 물리 주소를 맵핑 해제함으로써, 논리 주소(INV_LBA)를 무효화할 수 있다.
이하, 도 9a 내지 도 내지 도 9h를 참조하여, 본 발명의 실시 예에 따른 데이터 시스템(100)의 동작 방법에 대해 구체적으로 설명하기로 한다.
도 9a은 S1000의 세그먼트 리사이클리의 수행을 결정하는 과정의 구체적인 실시 예를 설명한다.
도 9a를 참조하면, 파일 시스템(FS)은 로그 영역인 제1 내지 제4 세그먼트(SEG1~ SEG4) 및 프리 영역인 제5 세그먼트(SEG5)를 포함한다. 메모리 블록(MBLK)은 프로그램 동작이 완료된 제1 및 제2 메모리 블록(MBLK1, MBLK2) 및 프리 페이지로 구성되어 프로그램 동작이 가능한 제3 메모리 블록(MBLK3)을 포함한다. 제1 내지 제4 세그먼트(SEG1~ SEG4) 및 제1 및 제2 메모리 블록(MBLK1, MBLK2)은 유효 논리 주소(LBA1,5,6,8,9,11,16,17,18,19,20)에 대응되는 데이터(D1 내지 D11)를 저장한다. 이때, 프리 세그먼트가 제5 세그먼트(SEG5) 한 개 밖에 없으므로, 호스트(102)는 프리 영역을 확보하기 위해 세그먼트 리사이클링의 수행을 결정할 수 있다(S1000).
도 9b은 S2000의 빅팀 세그먼트를 선택하는 과정의 구체적인 실시 예를 설명한다.
도 9b에 도시된, 논리 주소(LBA)의 유효 정보(VALID) 및 세그먼트(SEG)에 포함된 유효 논리 주소의 개수(nVALID@SEG)를 상태 정보라 칭하기로 한다. 논리 주소(LBA)는 논리 블록의 식별 정보일 수 있다. 세그먼트 리사이클링의 수행이 결정되면(S1000), 호스트(102)는 호스트 메모리(106)에 저장된 상태 정보를 이용하여, 빅팀 세그먼트(VIC_SEG)를 선택한다(S2000).
이를 위해, 호스트(102)는 로그 영역인 제1 내지 제4 세그먼트(SEG1~ SEG4)에 포함된 논리 블록(LBLK)들 각각에 대응하는 유효 정보(VALID) 및 메모리 블록 식별 정보(MBLK_ID)를 확인한다(도 8a의 S2010). 그리고 호스트(102)는 메모리 블록(MBLK) 각각에 대응하는 유효 논리 블록(VALID_LBLK) 개수를 산출할 수 있다(도 8a의 S2030). 즉, 호스트(102)는 제1 메모리 블록(MBLK1) 및 제2 메모리 블록(MBLK2)에 포함된 유효 논리 블록 개수(nVALID@MBLK)를 각각 5개 및 6개로 산출할 수 있다. 호스트(102)는 유효 논리 블록 개수(nVALID@MBLK)가 5개인 제1 메모리 블록(MBLK1)에 대응하는 제1 및 제2 세그먼트(SEG1, SEG2)를 빅팀 세그먼트(VIC_SEG)로 선택할 수 있다(도 8a의 S2050).
도 9c 내지 도 도 9h은 S3000의 세그먼트 리사이클링 과정의 구체적인 실시 예를 설명한다.
도 9c를 참조하면, 호스트(102)는 빅팀 세그먼트(SEG1, SEG2)에 포함된 유효 논리 블록(LBLK1, LBLK5, LBLK6, LBLK8, LBLK9)의 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)를 확인하고(도 8b의 S3100), 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)를 리드 요청(RD_REQ)과 함께 메모리 시스템(110)으로 전송할 수 있다(S3150).
메모리 시스템(110)은 호스트(102)로부터 리드 요청(RD_REQ)과 함께 수신된 논리 주소(LBA)에 대해 리드 동작을 수행한다(도 8b의 S3200). 그리고 메모리 시스템(110)은 리드 요청된 데이터(DAT)를 호스트(102)로 전송할 수 있다(S3250). 즉, 메모리 시스템(110)은 도 8b에 도시된 바와 같이, 호스트(102)로부터 리드 요청(RD_REQ)과 함께 수신된 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)에 대응하는 물리 주소(PPA1, PPA 5, PPA 6, PPA 8, PPA 9)를 검색한다. 그리고 검색된 물리 주소(PPA1, PPA 5, PPA 6, PPA 8, PPA 9)에 리드 동작을 수행하여, 데이터(D1, D2, D3, D4, D5)를 호스트(102)로 전송할 수 있다(S3250).
도 9d은 도 8b의 S3300 및 S3450의 구체적인 실시 예를 설명한다.
호스트(102)는 메모리 시스템(110)로부터 수신된 데이터(D1, D2, D3, D4, D5)에 새로운 논리 주소(LBA21, LBA22, LBA23, LBA24, LBA25)를 할당할 수 있다(S3300). 그리고 호스트(102)는 새로운 논리 주소(NEW LBA)가 할당된 데이터(D1, D2, D3, D4, D5)의 쓰기 요청(WT_REQ)을 메모리 시스템(110)으로 전송한다(S3450).
도 9e은 도 8b의 S3500 및 S3550의 구체적인 실시 예를 설명한다.
메모리 시스템(110)은 새로운 논리 주소(LBA21, LBA22, LBA23, LBA24, LBA25) 및 이에 대한 데이터(D1, D2, D3, D4, D5)의 쓰기 동작을 프리 메모리 블록인 제3 메모리 블록(MBLK3)에 수행할 수 있다.
메모리 시스템(110)은 호스트(102)로부터 쓰기 요청(WT_REQ)된 새로운 논리 주소(LBA21, LBA22, LBA23, LBA24, LBA25) 및 이에 대한 데이터(D1, D2, D3, D4, D5)가 저장된 제3 메모리 블록 식별 정보(MBLK3)를 호스트(102)로 전송할 수 있다.
도 9f은 도 8b의 S3600의 구체적인 실시 예를 설명한다. 호스트(102)는 제3 메모리 블록(MBLK)의 식별 정보(MBLK3)를 새로운 논리 주소(LBA21, LBA22, LBA23, LBA24, LBA25)에 대응시킬 수 있다.
도 9G은 도 8b의 S3700 내지 S3800의 구체적인 실시 예를 설명한다.
호스트(102)는 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)의 무효화 동작을 수행한다. 무효화 동작은 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)의 유효 정보(VALID) 또는 맵데이터에서 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)에 대응되는 물리 주소(PPA1, PPA 5, PPA 6, PPA 8, PPA 9)를 맵핑해제하거나 무효화하여, 수행할 수 있다. 이에, 제1 메모리 블록(MBLK1)은 유효 데이터가 아닌, 무효 데이터만 저장된 무효 메모리 블록이 될 수 있다. 즉, 호스트(102)는 이전의 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)를 무효화하여 (S3700), 빅팀 세그먼트(SEG1, SEG2)를 프리 세그먼트로 전환할 수 있다.
도 9h은 도 8b의 S3750 및 S3800의 구체적인 실시 예를 설명한다.
호스트(102)는 무효화된 논리 주소(LBA1, LBA5, LBA6, LBA8, LBA9)의 무효화 요청(INV_REQ)를 메모리 시스템(110)으로 전송한다(S3750).
메모리 시스템(110)은 호스트(102)로부터 무효화된 논리 주소(LBA)의 무효화 요청(INV_REQ)을 수신함에 따라, 도 9제1 메모리 블록(MBLK)을 무효화할 수 있다(S3800).
만약, 호스트(102)가 메모리 블록(MBLK)의 유효 논리 블록 개수(nVALID@MBLK)에 기초하여 빅팀 세그먼트를 선택하지 않고, 세그먼트의 유효 논리 블록 개수(nVALID@SEG)에 기초하여 빅팀 세그먼트를 선택한다면, 메모리 시스템(110)은 세그먼트 리사이클링에 의해, 제1 메모리 블록(MBLK)을 무효화할 수 없다.
예를 들면, 호스트(102)가 세그먼트의 유효 논리 블록 개수(nVALID@SEG)에 기초하여 빅팀 세그먼트를 선택한다면, 빅팀 세그먼트는 'SEG1 및 SEG2'가 아닌, 'SEG1 및 SEG3'이 될 것이다.
이에, 호스트(102)는 빅팀 세그먼트인 SEG1 및 SEG3에 포함된 유효 논리 주소(LBA1, LBA5, LBA11)를 무효화하고, 무효화된 논리 주소(LBA1, LBA5, LBA11)에 대응되는 데이터에 새로운 논리 주소(LBA21, LBA22, LBA23)에 할당한다.
호스트(102)는 메모리 시스템(110)에 논리 주소(LBA1, LBA5, LBA11)의 무효화 요청하고, 새로운 논리 주소(LBA21, LBA22, LBA23)에 대응되는 새로운 데이터를 메모리 시스템(110)에 쓰기 요청을 할 수 있다.
메모리 시스템(110)은 프리 메모리 블록인 제3 메모리 블록(MBLK)에, 새로운 논리 주소(LBA21, LBA22, LBA23)에 대응되는 데이터(D1, D2, D6)의 쓰기 동작을 수행하고, 논리 주소(LBA1, LBA5, LBA11)에 대응되는 물리 주소(PPA1, PPA5, PPA11)을 무효화할 수 있다. 무효화된 물리 주소(PPA1, PPA5, PPA11)는 하나의 메모리 블록(MBLK)에 포함된 페이지에 대응하는 물리 주소가 아니다. 무효화된 물리 주소(PPA1, PPA5, PPA11)는 제1 메모리 블록(MBLK1) 및 제2 메모리 블록(MBLK2)에 흩어져 있다.
만약 이때, 메모리 시스템(110)이 프리 메모리 블록의 개수가 부족하여, 가비지 컬렉션의 결정하는 경우, 메모리 시스템(110)은 제1 메모리 블록(MBLK) 및 제2 메모리 블록(MBLK) 중 어느 하나를 빅팀 메모리 블록(MBLK)으로 선택하고, 유효 데이터의 마이그레이션 동작을 수행해야 한다. 즉, 호스트(102)의 세그먼트 리사이클링이 수행에 의해, 메모리 시스템(110)이 불필요한 마이그레이션 동작을 수행할 수 있다.
이에 본 발명의 실시 에는 전술한 방법을 통해, 호스트가 세그먼트 리사이클링을 수행할 때, 메모리 시스템의 가비지 컬렉션의 수행 단위를 고려하여 빅팀 세그먼트를 선택함으로서, 메모리 시스템의 가비지 컬렉션 비용을 감소시킬 수 있다.
호스트가 가비지 컬렉션을 수행할 때, 메모리 블록에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택함으로서 메모리 시스템(110)은 마이그레이션 동작을 최소한만 수행하여 적어도 하나의 메모리 블록을 무효화할 수 있다. 이에, 메모리 시스템(110)은 마이그레이션 동작 없이, 소거 동작만을 수행하여 가비지 컬렉션을 완료할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 메모리 블록이 포함된 메모리 장치를 포함하는 메모리 시스템; 및
    상기 메모리 장치를 복수의 논리 블록으로 분할하고, 상기 복수의 논리 블록 중 적어도 일부로 구성된 복수의 세그먼트를 포함하는 호스트를 포함하며,
    상기 호스트는 상기 메모리 블록에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택하고, 상기 빅팀 세그먼트에 세그먼트 리사이클링을 수행하며,
    상기 세그먼트 리사이클링에 의해, 적어도 하나의 메모리 블록이 무효화되는 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 호스트는
    상기 논리 블록에 대응하는 유효 정보 및 메모리 블록의 식별 정보에 기초하여, 상기 메모리 블록 각각에 대응하는 유효 논리 블록 개수를 산출하는 데이터 처리 시스템.
  3. 제1항에 있어서,
    상기 호스트는 상기 세그먼트 리사이클링 수행 시,
    상기 빅팀 세그먼트에 포함된 유효 논리 블록의 논리 주소를 상기 메모리 시스템에 무효화 요청하는 데이터 처리 시스템.
  4. 제3항에 있어서,
    상기 메모리 시스템은
    상기 무효화 요청 따라, 유효 논리 블록의 논리 주소에 대응하는 상기 메모리 장치의 물리 주소를 무효화함으로써, 적어도 하나의 메모리 블록 전체가 무효화되는 데이터 처리 시스템.
  5. 제1항에 있어서,
    상기 메모리 블록은 상기 메모리 시스템이 수행하는 가비지 컬렉션의 수행 단위인 데이터 처리 시스템.
  6. 제3항에 있어서,
    상기 호스트는 상기 세그먼트 리사이클링 수행 시,
    상기 빅팀 세그먼트에 포함된 유효 논리 블록에 새로운 논리 주소를 할당하고, 상기 새로운 논리 주소가 할당된 유효 논리 블록에 대응되는 데이터의 쓰기 요청을 상기 메모리 시스템으로 전송하는 데이터 처리 시스템.
  7. 제6항에 있어서,
    상기 메모리 시스템은
    상기 쓰기 요청에 따른 쓰기 동작 수행 후,
    상기 쓰기 동작이 수행된 새로운 논리 주소에 대응하는 메모리 블록의 식별 정보를 상기 호스트로 전송하는 데이터 처리 시스템.
  8. 제7항에 있어서,
    상기 호스트는
    상기 식별 정보를 상기 쓰기 동작이 수행된 논리 블록에 대응시키는 데이터 처리 시스템.
  9. 제7항에 있어서,
    상기 메모리 시스템은
    상기 식별 정보를 상기 호스트로부터 수신된 상기 쓰기 요청에 대한 응답과 함께 전송하는 데이터 처리 시스템.
  10. 제1항에 있어서,
    상기 메모리 블록에 대응되는 논리 블록의 개수 및 상기 세그먼트에 대응되는 논리 블록의 개수는 서로 다른 데이터 처리 시스템.
  11. 복수의 메모리 블록이 포함된 메모리 장치를 포함하는 메모리 시스템 및 상기 메모리 장치를 복수의 논리 블록으로 분할하고, 상기 복수의 논리 블록 중 일부로 각각 구성된 복수의 세그먼트를 포함하는 호스트를 포함하는 데이터 처리 시스템의 동작에 있어서,
    세그먼트 리사이클링의 수행이 결정되면, 상기 메모리 블록 각각에 대응하는 유효 논리 블록 개수에 기초하여 빅팀 세그먼트를 선택하는 단계; 및
    상기 빅팀 세그먼트에 세그먼트 리사이클링을 수행하는 단계를 포함하며,
    상기 세그먼트 리사이클링에 의해, 적어도 하나의 메모리 블록이 무효화되는 데이터 처리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 빅팀 세그먼트를 선택하는 단계는
    상기 논리 블록에 대응하는 유효 정보 및 메모리 블록의 식별 정보에 기초하여, 상기 메모리 블록 각각에 대응하는 유효 논리 블록 개수를 산출하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 세그먼트 리사이클링을 수행하는 단계는
    상기 호스트가 상기 빅팀 세그먼트에 포함된 유효 논리 블록의 논리 주소를 상기 메모리 시스템에 무효화 요청하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 무효화 요청 따라, 유효 논리 블록의 논리 주소에 대응하는 상기 메모리 장치의 물리 주소를 무효화함으로써, 적어도 하나의 메모리 블록 전체가 무효화되는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  15. 제11항에 있어서,
    상기 메모리 블록은 상기 메모리 시스템이 수행하는 가비지 컬렉션의 수행 단위인 데이터 처리 시스템의 동작 방법.
  16. 제13항에 있어서,
    상기 세그먼트 리사이클링을 수행하는 단계는
    상기 빅팀 세그먼트에 포함된 유효 논리 블록에 새로운 논리 주소를 할당하는 단계; 및
    상기 새로운 논리 주소가 할당된 유효 논리 블록에 대응되는 데이터의 쓰기 요청을 상기 메모리 시스템으로 전송하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 쓰기 요청을 상기 메모리 시스템으로 전송하는 단계 이후,
    상기 쓰기 동작이 수행된 새로운 논리 주소에 대응하는 메모리 블록의 식별 정보를 상기 호스트로 전송하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 메모리 블록의 식별 정보를 상기 호스트로 전송하는 단계 이후,
    상기 식별 정보를 상기 쓰기 동작이 수행된 논리 블록에 대응시키는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  19. 제17항에 있어서,
    상기 메모리 블록의 식별 정보를 상기 호스트로부터 수신된 상기 쓰기 요청에 대한 응답과 함께 전송하는 단계를 포함하는 데이터 처리 시스템의 동작 방법.
  20. 제11항에 있어서,
    상기 메모리 블록에 대응되는 논리 블록의 개수 및 상기 세그먼트에 대응되는 논리 블록의 개수는 서로 다른 데이터 처리 시스템의 동작 방법.
KR1020200059573A 2020-05-19 2020-05-19 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법 KR20210142863A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059573A KR20210142863A (ko) 2020-05-19 2020-05-19 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법
US17/157,255 US12032843B2 (en) 2020-05-19 2021-01-25 Apparatus and method for increasing operation efficiency in data processing system
CN202110380317.2A CN113687769A (zh) 2020-05-19 2021-04-09 用于提高数据处理***中的操作效率的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059573A KR20210142863A (ko) 2020-05-19 2020-05-19 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20210142863A true KR20210142863A (ko) 2021-11-26

Family

ID=78576352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059573A KR20210142863A (ko) 2020-05-19 2020-05-19 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법

Country Status (2)

Country Link
KR (1) KR20210142863A (ko)
CN (1) CN113687769A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824843B (zh) * 2022-11-24 2023-12-01 慧榮科技股份有限公司 記憶裝置的控制方法與相關的快閃記憶體控制器與記憶裝置

Also Published As

Publication number Publication date
US20210365183A1 (en) 2021-11-25
CN113687769A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US20240045619A1 (en) Storage system, information processing system and method for controlling nonvolatile memory
TWI682278B (zh) 記憶體系統及控制方法
US20170262175A1 (en) Storage system, information processing system and method for controlling nonvolatile memory
US20170262365A1 (en) Storage system and information processing system for controlling nonvolatile memory
KR20210111527A (ko) 메모리 시스템에서 가비지 컬렉션을 수행하는 장치 및 방법
TW201917580A (zh) 計算機系統及儲存裝置之控制方法
CN112445723A (zh) 用于在存储器***中的传输映射信息的装置和方法
KR102649131B1 (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
KR20210157537A (ko) 메모리 시스템 및 그의 동작 방법
KR20210112548A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20220048569A (ko) 메모리 시스템에서 저장 공간을 제어하는 장치 및 방법
KR20200016074A (ko) 데이터 처리 시스템 및 그의 동작 방법
KR20200122685A (ko) 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법
KR20210124705A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20200095010A (ko) 메모리 시스템에서 맵 정보를 전송하는 방법 및 장치
KR20200087487A (ko) 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR20210142863A (ko) 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법
KR20230072886A (ko) 저장 장치의 데이터 입출력 성능을 개선하는 장치 및 방법
KR20200016076A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20230147950A (ko) 시스템 내 전원 손실 데이터 보호를 위한 장치 및 방법
KR20220086934A (ko) 비휘발성 메모리 시스템의 저널링 제어 장치 및 방법
KR20230035811A (ko) 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination