KR20210119043A - Device comprising a hydrogen diffusion barrier and fabricating method of the same - Google Patents
Device comprising a hydrogen diffusion barrier and fabricating method of the same Download PDFInfo
- Publication number
- KR20210119043A KR20210119043A KR1020200035389A KR20200035389A KR20210119043A KR 20210119043 A KR20210119043 A KR 20210119043A KR 1020200035389 A KR1020200035389 A KR 1020200035389A KR 20200035389 A KR20200035389 A KR 20200035389A KR 20210119043 A KR20210119043 A KR 20210119043A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- layer
- hydrogen diffusion
- region
- transistor
- Prior art date
Links
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 200
- 239000001257 hydrogen Substances 0.000 title claims abstract description 200
- 238000009792 diffusion process Methods 0.000 title claims abstract description 170
- 230000004888 barrier function Effects 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 title claims description 39
- 125000004435 hydrogen atom Chemical class [H]* 0.000 title 1
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims abstract description 67
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 54
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 36
- 230000035699 permeability Effects 0.000 claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 63
- 239000002243 precursor Substances 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000004148 unit process Methods 0.000 claims description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 229910001868 water Inorganic materials 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 209
- 229910004298 SiO 2 Inorganic materials 0.000 description 78
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 27
- 229910006404 SnO 2 Inorganic materials 0.000 description 22
- 238000000231 atomic layer deposition Methods 0.000 description 18
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000010926 purge Methods 0.000 description 12
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- WHXTVQNIFGXMSB-UHFFFAOYSA-N n-methyl-n-[tris(dimethylamino)stannyl]methanamine Chemical compound CN(C)[Sn](N(C)C)(N(C)C)N(C)C WHXTVQNIFGXMSB-UHFFFAOYSA-N 0.000 description 3
- BIVNKSDKIFWKFA-UHFFFAOYSA-N N-propan-2-yl-N-silylpropan-2-amine Chemical compound CC(C)N([SiH3])C(C)C BIVNKSDKIFWKFA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 수소확산방지막을 포함하는 소자 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 원자층 증착법으로 형성된 수소확산방지막을 포함하는 소자 및 그 제조방법에 관련된 것이다. The present invention relates to a device including a hydrogen diffusion barrier film and a method for manufacturing the same, and more particularly, to a device including a hydrogen diffusion barrier film formed by an atomic layer deposition method and a method for manufacturing the same.
수소는 지구상에 존재하는 가장 가벼운 원소로 독특한 물리화학적 성질을 갖고 있어, 다양한 산업 분야에서 중요한 역할을 수행한다. 수소는 알려진 물질 중에 가장 낮은 밀도를 갖고 있어 압축 및 액화가 용이하며, 마찰 손실(friction losses)이 발생하는 분야에도 효과적으로 사용될 수 있다. 모든 물질 중에서 가장 높은 열전도도와 열용량을 갖고 있는 수소는 열전달 분야에서 중요한 역할을 하며, 또한 환원제로 산소를 제거하여 산화를 방지하는데 탁월한 기능이 있다. Hydrogen is the lightest element on Earth and has unique physicochemical properties, and thus plays an important role in various industrial fields. Hydrogen has the lowest density among known materials, so it is easy to compress and liquefy, and it can be effectively used in fields where friction losses occur. Hydrogen, which has the highest thermal conductivity and heat capacity among all materials, plays an important role in the field of heat transfer and has an excellent function in preventing oxidation by removing oxygen as a reducing agent.
이러한 수소는 반도체층에서 주개 역할 혹은 결함을 패시베이션하기 때문에 문턱전압을 변화시킬 수 있다. 특히, 소자제작공정 혹은 후속 공정 중, 수소는 게이트 절연막과 반도체막 사이에 확산되므로, 소자의 신뢰성에 결정적인 영향을 미치게 된다. Since hydrogen acts as a donor in the semiconductor layer or passivates defects, the threshold voltage may be changed. In particular, since hydrogen diffuses between the gate insulating film and the semiconductor film during a device manufacturing process or a subsequent process, it has a decisive influence on the reliability of the device.
이에 따라, 수소 및 외기를 차단하여 신뢰성이 향상된 반도체 소자와 관련된 다양한 연구들이 수행되고 있다. 예를 들어, 대한민국 특허 공개번호 10-2014-0052870(출원 번호: 10-2013-0126215, 출원인: 가부시키가이샤 한도오따이 에네루기 켄큐쇼)에는, 산화물 반도체막, 및 상기 산화물 반도체막에 인접한, In 혹은 Ga를 포함하는 산화물막을 가지는 트랜지스터와, 상기 트랜지스터 위의 산화물 절연막을 포함하고, 상기 산화물 절연막은 화학 양론적 조성비보다 높은 비율로 산소를 포함하며, 바이어스 온도 스트레스 시험에 의한 상기 트랜지스터의 문턱 전압 변동량은 -1.0V 이상이고 1.0V 이하의 범위 내에 있는 반도체 장치를 개시한다. Accordingly, various studies related to semiconductor devices with improved reliability by blocking hydrogen and external air are being conducted. For example, in Korean Patent Publication No. 10-2014-0052870 (Application No.: 10-2013-0126215, Applicant: Hando Otai Enerugi Kenkyusho), an oxide semiconductor film and adjacent to the oxide semiconductor film , In or Ga including a transistor having an oxide film, and an oxide insulating film on the transistor, wherein the oxide insulating film contains oxygen in a ratio higher than a stoichiometric composition ratio, and the threshold of the transistor by bias temperature stress test Disclosed is a semiconductor device in which the voltage fluctuation amount is in the range of -1.0 V or more and 1.0 V or less.
본 발명이 해결하고자 하는 일 기술적 과제는, 외기의 침투가 감소된 수소확산방지막을 포함하는 소자 및 그 제조방법을 제공하는 데 있다. One technical problem to be solved by the present invention is to provide a device and a method for manufacturing the same including a hydrogen diffusion barrier film having reduced penetration of external air.
본 발명이 해결하고자 하는 다른 기술적 과제는, 안정성이 향상된 수소확산방지막을 포함하는 소자 및 그 제조방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a device including a hydrogen diffusion barrier film having improved stability and a method for manufacturing the same.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 신뢰성이 향상된 수소확산방지막을 포함하는 소자 및 그 제조방법을 제공하는 데 있다. Another technical problem to be solved by the present invention is to provide a device including a hydrogen diffusion barrier film having improved reliability and a method for manufacturing the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다. The technical problem to be solved by the present invention is not limited to the above.
상술된 기술적 과제들을 해결하기 위해 본 발명은 수소확산방지막을 포함하는 소자를 제공한다. In order to solve the above-described technical problems, the present invention provides a device including a hydrogen diffusion barrier film.
일 실시 예에 따르면, 상기 수소확산방지막을 포함하는 소자는, 기판, 및 상기 기판 상에 배치되고, 수소확산방지막을 포함하는 소자층을 포함하되, 상기 수소확산방지막은, 실리콘 산화물보다 낮은 수소 투과율을 갖는 금속 산화물을 포함할 수 있다. According to an embodiment, the device including the hydrogen diffusion barrier film includes a substrate, and a device layer disposed on the substrate and including a hydrogen diffusion barrier film, wherein the hydrogen diffusion barrier film has a lower hydrogen permeability than silicon oxide It may include a metal oxide having
일 실시 예에 따르면, 상기 소자층은, 트랜지스터를 포함하고, 상기 트랜지스터는, 채널 영역 및 게이트 전극 사이에 배치된 게이트 절연막을 포함하되, 상기 게이트 절연막은, 상기 채널 영역에 인접한 실리콘 산화물층, 및 상기 게이트 전극에 인접한 상기 수소확산방지막을 포함하는, 수소확산방지막을 포함할 수 있다. According to an embodiment, the device layer includes a transistor, and the transistor includes a gate insulating layer disposed between a channel region and a gate electrode, wherein the gate insulating layer includes a silicon oxide layer adjacent to the channel region, and and a hydrogen diffusion barrier layer including the hydrogen diffusion barrier layer adjacent to the gate electrode.
일 실시 예에 따르면, 상기 기판은, 트랜지스터 영역 및 커패시터 영역을 포함하고, 상기 트랜지스터는, 상기 트랜지스터 영역 상에 제공되고, 상기 소자층은, 상기 커패시터 영역 상에 제공되는 커패시터를 더 포함하고, 상기 커패시터는 하부 전극 및 상부 전극을 포함하고, 상기 수소확산방지막은, 상기 트랜지스터 영역에서 상기 커패시터 영역으로 연장되어, 상기 하부 전극 및 상기 상부 전극 사이로 제공되는 것을 포함할 수 있다. According to an embodiment, the substrate includes a transistor region and a capacitor region, the transistor is provided on the transistor region, and the device layer further includes a capacitor provided on the capacitor region; The capacitor may include a lower electrode and an upper electrode, and the hydrogen diffusion barrier layer may extend from the transistor region to the capacitor region and be provided between the lower electrode and the upper electrode.
일 실시 예에 따르면, 상기 소자층은, 상기 기판 상에 적층된 제1 소자층 및 제2 소자층을 포함하고, 상기 수소확산방지막은, 상기 제1 소자층 및 상기 제2 소자층 사이에 제공되는 것을 포함할 수 있다. According to an embodiment, the device layer includes a first device layer and a second device layer stacked on the substrate, and the hydrogen diffusion barrier layer is provided between the first device layer and the second device layer. may include being
일 실시 예에 따르면, 상기 수소확산방지막은, 갈륨 산화물, 알루미늄 산화물, 또는 주석 산화물을 포함할 수 있다. According to an embodiment, the hydrogen diffusion barrier layer may include gallium oxide, aluminum oxide, or tin oxide.
상술된 기술적 과제들을 해결하기 위해 본 발명은 수소확산방지막을 포함하는 소자의 제조방법을 제공한다. In order to solve the above-described technical problems, the present invention provides a method of manufacturing a device including a hydrogen diffusion barrier film.
일 실시 예에 따르면, 상기 수소확산방지막을 포함하는 소자의 제조방법은, 기판을 준비하는 단계, 및 상기 기판 상에, 수소확산방지막을 포함하는 소자층을 형성하는 단계를 포함하되, 상기 수소확산방지막을 형성하는 단계는, 금속을 포함하는 전구체 및 반응 소스를 교대로 제공하는 단계를 포함하고, 상기 수소확산방지막은 실리콘 산화물보다 낮은 수소 투과율을 갖는 것을 포함할 수 있다. According to an embodiment, the method of manufacturing a device including the hydrogen diffusion barrier layer includes preparing a substrate, and forming a device layer including the hydrogen diffusion barrier layer on the substrate, wherein the hydrogen diffusion barrier layer is formed. The forming of the barrier film may include alternately providing a precursor and a reaction source including a metal, and the hydrogen diffusion barrier film may include one having a lower hydrogen permeability than silicon oxide.
일 실시 예에 따르면, 상기 소자층은, 트랜지스터를 포함하고, 상기 트랜지스터를 형성하는 단계는, 상기 기판 상에, 산화물 반도체를 포함하는 활성층을 형성하는 단계, 상기 활성층 상에, 실리콘(Si)을 포함하는 제1 전구체 및 제1 반응 소스를 반응시켜, 실리콘 산화물층을 형성하는 단계, 상기 실리콘 산화물층 상에, 상기 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시켜, 상기 수소확산방지막을 형성하는 단계, 및 상기 수소확산방지막 상에, 게이트 전극을 형성하는 단계를 포함할 수 있다. According to an embodiment, the device layer includes a transistor, and the forming of the transistor includes forming an active layer including an oxide semiconductor on the substrate, and forming silicon (Si) on the active layer. forming a silicon oxide layer by reacting a first precursor and a first reaction source including and forming a gate electrode on the hydrogen diffusion barrier layer.
일 실시 예에 따르면, 상기 기판은, 트랜지스터 영역, 커패시터 영역, 및 배선 영역을 포함하고, 상기 트랜지스터는 상기 트랜지스터 영역 상에 형성되고, 상기 커패시터 영역 및 상기 배선 영역 상에, 각각, 커패시터 및 배선이 형성되고, 상기 트랜지스터, 상기 커패시터 및 상기 배선을 형성하는 단계는, 상기 트랜지스터 영역 상의 소스 전극 및 드레인 전극, 및 상기 배선 영역 상의 하부 배선을 동일한 공정으로 형성하는 단계, 상기 트랜지스터 영역 상의 상기 소스 전극의 적어도 일 영역 및 상기 드레인 전극의 적어도 일 영역이 접촉되도록, 상기 활성층을 형성하는 단계, 상기 트랜지스터 영역, 상기 커패시터 영역, 및 상기 배선 영역 상에, 상기 소스 전극, 상기 드레인 전극, 상기 활성층, 및 상기 하부 배선을 덮도록, 상기 실리콘 산화물층을 형성하는 단계, 상기 커패시터 영역과 중첩되는 상기 실리콘 산화물층 상에, 하부 전극을 형성하는 단계, 상기 트랜지스터 영역, 상기 커패시터 영역, 및 상기 배선 영역 상의 상기 실리콘 산화물층 상에, 상기 하부 전극을 덮도록, 상기 수소확산방지막을 형성하는 단계, 및 상기 트랜지스터 영역과 중첩되는 상기 수소확산방지막 상의 게이트 전극, 상기 커패시터 영역과 중첩되는 상기 수소확산방지막 상의 상부 전극, 상기 배선 영역과 중첩되는 상기 수소확산방지막 상에 상부 배선을 동일한 공정으로 형성하는 단계를 포함할 수 있다. According to an embodiment, the substrate includes a transistor region, a capacitor region, and a wiring region, wherein the transistor is formed on the transistor region, and a capacitor and a wiring are formed on the capacitor region and the wiring region, respectively. The forming of the transistor, the capacitor and the wiring may include forming a source electrode and a drain electrode on the transistor region and a lower wiring on the wiring region by the same process, the source electrode on the transistor region forming the active layer so that at least one region and at least one region of the drain electrode are in contact; on the transistor region, the capacitor region, and the wiring region, the source electrode, the drain electrode, the active layer, and the forming the silicon oxide layer to cover a lower wiring, forming a lower electrode on the silicon oxide layer overlapping the capacitor region, the transistor region, the capacitor region, and the silicon on the wiring region forming the hydrogen diffusion barrier film on an oxide layer to cover the lower electrode, and a gate electrode on the hydrogen diffusion barrier film overlapping the transistor region, an upper electrode on the hydrogen diffusion barrier film overlapping the capacitor region, and forming an upper wiring on the hydrogen diffusion barrier layer overlapping the wiring region by the same process.
일 실시 예에 따르면, 상기 실리콘 산화물층을 형성하는 단계는, 상기 활성층 상에, 상기 제1 전구체를 제공하는 단계 및 상기 제1 전구체가 제공된 상기 활성층 상에 상기 제1 반응 소스를 제공하는 단계를 포함하되, 상기 제1 전구체를 제공하는 단계 및 상기 제1 반응 소스를 제공하는 단계는 제1 유닛 공정(first unit process)로 정의되고, 상기 제1 유닛 공정은 복수회 반복되는 것을 포함할 수 있다. According to an embodiment, the forming of the silicon oxide layer may include providing the first precursor on the active layer and providing the first reaction source on the active layer provided with the first precursor. Including, wherein the steps of providing the first precursor and providing the first reaction source are defined as a first unit process, and the first unit process may include repeating a plurality of times. .
일 실시 예에 따르면, 상기 수소확산방지막을 형성하는 단계는, 상기 실리콘 산화물층 상에, 상기 제2 전구체를 제공하는 단계 및 상기 제2 전구체가 제공된 상기 활성층 상에 상기 제2 반응 소스를 제공하는 단계를 포함하되, 상기 제2 전구체를 제공하는 단계 및 상기 제2 반응 소스를 제공하는 단계는 제2 유닛 공정(second unit process)로 정의되고, 상기 제2 유닛 공정은 복수회 반복되는 것을 포함하는, 수소확산방지막을 포함할 수 있다. According to an embodiment, the forming of the hydrogen diffusion barrier layer may include providing the second precursor on the silicon oxide layer and providing the second reaction source on the active layer provided with the second precursor. A method comprising the steps of: providing the second precursor and providing the second reaction source are defined as a second unit process, wherein the second unit process is repeated a plurality of times. , may include a hydrogen diffusion barrier film.
일 실시 예에 따르면, 상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. According to an embodiment, the oxide semiconductor may include indium gallium zinc oxide (IGZO).
일 실시 예에 따르면, 상기 반응 소스는 물(H2O) 또는 산소(O2) 중 어느 하나를 포함할 수 있다. According to an embodiment, the reaction source may include any one of water (H 2 O) or oxygen (O 2 ).
본 발명의 실시 예에 따른 수소확산방지막을 포함하는 소자는, 기판, 및 상기 기판 상에 배치되고, 수소확산방지막을 포함하는 소자층을 포함하되, 상기 수소확산방지막은, 실리콘 산화물보다 낮은 수소 투과율을 갖는 금속 산화물을 포함하는, 수소확산방지막을 포함할 수 있다. 또한, 상기 소자층은, 트랜지스터를 포함하고, 상기 트랜지스터는, 채널 영역 및 게이트 전극 사이에 배치된 게이트 절연막을 포함하되, 상기 게이트 절연막은, 상기 채널 영역에 인접한 실리콘 산화물층, 및 상기 게이트 전극에 인접한 상기 수소확산방지막을 포함할 수 있다. 이에 따라, 수소, 물, 탄소와 같은 외기가 상기 활성층으로 확산되는 문제가 예방되어, 신뢰성이 향상된 트랜지스터가 제공될 수 있다. A device including a hydrogen diffusion barrier film according to an embodiment of the present invention includes a substrate, and a device layer disposed on the substrate and including a hydrogen diffusion barrier film, wherein the hydrogen diffusion barrier film has a lower hydrogen permeability than silicon oxide It may include a hydrogen diffusion barrier film, including a metal oxide having a. In addition, the device layer includes a transistor, and the transistor includes a gate insulating layer disposed between a channel region and a gate electrode, wherein the gate insulating layer includes a silicon oxide layer adjacent to the channel region, and a gate electrode on the gate electrode. It may include the adjacent hydrogen diffusion barrier film. Accordingly, a problem of diffusion of external air such as hydrogen, water, and carbon into the active layer may be prevented, and a transistor with improved reliability may be provided.
도 1은 본 발명의 제1 실시 예에 따른 수소확산방지막을 포함하는 트랜지스터의 제조방법을 설명하는 순서도이다.
도 2는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 버퍼층, 소스 전극, 및 드레인 전극의 제조공정을 나타내는 도면이다.
도 3은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 활성층의 제조공정을 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 게이트 절연막의 제조공정을 나타내는 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 게이트 절연막 형성 단계를 구체적으로 설명하는 도면이다.
도 6은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 컨택홀의 제조공정을 나타내는 도면이다.
도 7은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조방법에 따라 제조된 트랜지스터를 나타내는 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조방법에 사용되는 기판을 나타내는 도면이다.
도 9는 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 소스 전극, 드레인 전극, 및 하부 배선 형성 공정을 나타내는 도면이다.
도 10은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 활성층 형성 공정을 나타내는 도면이다.
도 11은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 실리콘 산화물층 및 하부 전극 형성 공정을 나타내는 도면이다.
도 12는 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 수소확산방지막 형성 공정을 나타내는 도면이다.
도 13은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 게이트 전극, 상부 전극, 및 상부 배선 형성 공정을 나타내는 도면이다.
도 14는 본 발명의 제3 실시 예에 따른 수소확산방지막을 포함하는 CIS 소자의 단면도이다.
도 15는 본 발명의 제3 실시 예에 따른 CIS 소자가 포함하는 게이트 구조체의 단면도이다.
도 16은 본 발명의 제3 실시 예에 따른 CIS 소자의 회로도이다.
도 17은 본 발명의 제4 실시 예에 따른 Monolithic 3D 소자의 단면도이다.
도 18은 본 발명의 실시 예 1 및 실시 예 2에 따른 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 19는 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 20 및 도 21은 본 발명의 실시 예 1 내지 실시 예 3에 따른 트랜지스터의 수소침투 특성을 비교하는 그래프이다.
도 22 및 도 23은 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 신뢰성을 비교하기 위한 그래프이다.
도 24 및 도 25는 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 외기에 대한 영향을 비교하기 위한 그래프이다.
도 26 내지 도 28은 본 발명의 실시 예들 및 비교 예들에 따른 트랜지스터의 수소 투과 특성, 확산 특성, 및 용해 특성을 비교하는 그래프이다.
도 29는 본 발명의 실시 예들에 따른 트랜지스터의 수소 투과 특성을 비교하는 그래프이다. 1 is a flowchart illustrating a method of manufacturing a transistor including a hydrogen diffusion barrier layer according to a first embodiment of the present invention.
2 is a diagram illustrating a manufacturing process of a buffer layer, a source electrode, and a drain electrode during the manufacturing process of the transistor according to the first embodiment of the present invention.
3 is a diagram illustrating a manufacturing process of an active layer during a manufacturing process of a transistor according to the first embodiment of the present invention.
4 is a view showing a manufacturing process of a gate insulating film during a manufacturing process of a transistor according to the first embodiment of the present invention.
5 is a diagram specifically explaining a gate insulating film forming step in a manufacturing process of a transistor according to the first embodiment of the present invention.
6 is a diagram illustrating a manufacturing process of a contact hole during a manufacturing process of a transistor according to the first embodiment of the present invention.
7 is a diagram illustrating a transistor manufactured according to the method of manufacturing a transistor according to the first embodiment of the present invention.
8 is a diagram illustrating a substrate used in a method of manufacturing a display device according to a second embodiment of the present invention.
9 is a diagram illustrating a process of forming a source electrode, a drain electrode, and a lower wiring during a manufacturing process of a display device according to a second exemplary embodiment of the present invention.
10 is a diagram illustrating an active layer forming process during a manufacturing process of a display device according to a second embodiment of the present invention.
11 is a diagram illustrating a process of forming a silicon oxide layer and a lower electrode during a process of manufacturing a display device according to a second embodiment of the present invention.
12 is a view showing a hydrogen diffusion barrier forming process during the manufacturing process of the display device according to the second embodiment of the present invention.
13 is a diagram illustrating a process of forming a gate electrode, an upper electrode, and an upper wiring during a manufacturing process of a display device according to a second exemplary embodiment of the present invention.
14 is a cross-sectional view of a CIS device including a hydrogen diffusion barrier according to a third embodiment of the present invention.
15 is a cross-sectional view of a gate structure included in a CIS device according to a third embodiment of the present invention.
16 is a circuit diagram of a CIS device according to a third embodiment of the present invention.
17 is a cross-sectional view of a monolithic 3D device according to a fourth embodiment of the present invention.
18 is a graph showing electrical characteristics of transistors according to Examples 1 and 2 of the present invention.
19 is a graph showing electrical characteristics of transistors according to Examples 3 and 4 of the present invention.
20 and 21 are graphs comparing hydrogen permeation characteristics of transistors according to Examples 1 to 3 of the present invention.
22 and 23 are graphs for comparing reliability of transistors according to Examples 3 and 4 of the present invention.
24 and 25 are graphs for comparing the effects of transistors according to Examples 3 and 4 on external air of the present invention.
26 to 28 are graphs comparing hydrogen permeation characteristics, diffusion characteristics, and dissolution characteristics of transistors according to Examples and Comparative Examples of the present invention.
29 is a graph comparing hydrogen permeation characteristics of transistors according to embodiments of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content may be thorough and complete, and the spirit of the present invention may be sufficiently conveyed to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. In this specification, when a component is referred to as being on another component, it means that it may be directly formed on the other component or a third component may be interposed therebetween. In addition, in the drawings, thicknesses of films and regions are exaggerated for effective description of technical content.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, in various embodiments of the present specification, terms such as first, second, third, etc. are used to describe various components, but these components should not be limited by these terms. These terms are only used to distinguish one component from another. Accordingly, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes a complementary embodiment thereof. In addition, in the present specification, 'and/or' is used to mean including at least one of the elements listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, the singular expression includes the plural expression unless the context clearly dictates otherwise. In addition, terms such as "comprise" or "have" are intended to designate that a feature, number, step, element, or a combination thereof described in the specification is present, and one or more other features, numbers, steps, configuration It should not be construed as excluding the possibility of the presence or addition of elements or combinations thereof. Also, in the present specification, the term “connection” is used to include both indirectly connecting a plurality of components and directly connecting a plurality of components.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, if it is determined that a detailed description of a related well-known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
본 발명의 실시 예에 따른 수소확산방지막을 포함하는 소자는, 기판, 및 상기 기판 상에 배치되고, 수소확산방지막을 포함하는 소자층을 포함할 수 있다. A device including a hydrogen diffusion barrier film according to an embodiment of the present invention may include a substrate and a device layer disposed on the substrate and including a hydrogen diffusion barrier film.
일 실시 예에 따르면, 상기 수소확산방지막은, 금속을 포함하는 전구체 및 반응 소스가 반응되어 형성될 수 있다. 예를 들어, 상기 금속은 알루미늄(Al), 갈륨(Ga), 또는 주석(Sn) 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 전구체는 TMA(Trimethyl Aluminium), TMGa(Trimethylgallium), TDMASn(tetrakis-dimethylamino tin) 중 어느 하나일 수 있다. 예를 들어, 상기 반응 소스는 물(H2O)일 수 있다. According to an embodiment, the hydrogen diffusion barrier layer may be formed by reacting a precursor containing a metal and a reaction source. For example, the metal may include any one of aluminum (Al), gallium (Ga), or tin (Sn). For example, the precursor may be any one of trimethyl aluminum (TMA), trimethylgallium (TMGa), and tetrakis-dimethylamino tin (TDMASn). For example, the reaction source may be water (H 2 O).
이에 따라, 상기 수소확산방지막은 상기 전구체(TMA, TMGa, TDMASn) 및 상기 반응 소스(H2O)가 반응된 알루미늄 산화물(Al2O3), 갈륨 산화물(Ga2O3), 또는 주석 산화물(SnO2) 중 어느 하나를 포함할 수 있다. Accordingly, the hydrogen diffusion barrier layer is aluminum oxide (Al 2 O 3 ), gallium oxide (Ga 2 O 3 ), or tin oxide in which the precursor (TMA, TMGa, TDMASn) and the reaction source (H 2 O) are reacted. (SnO 2 ) It may include any one of.
상기 수소확산방지막은 실리콘 산화물(SiO2) 보다 낮은 수소 투과율을 가질 수 있다. 이로 인해, 상기 수소확산방지막은 외기로부터의 수소 침투 현상을 방지할 수 있다. 결과적으로, 상기 수소확산방지막을 포함하는 소자는, 수소 침투에 따른 열화 문제가 해결되어, 신뢰성이 향상될 수 있다. The hydrogen diffusion barrier layer may have a lower hydrogen permeability than silicon oxide (SiO 2 ). For this reason, the hydrogen diffusion preventing film can prevent hydrogen permeation from outside air. As a result, in the device including the hydrogen diffusion barrier, the problem of deterioration due to hydrogen permeation is solved, and reliability can be improved.
보다 구체적으로, 상기 수소확산방지막은, 트랜지스터, 디스플레이 소자, CIS(CMOS Image Sensor) 소자, Monolithic 3D 소자 등에 적용되어, 상술된 소자들의 신뢰성을 향상시킬 수 있다. 이하, 상기 수소확산방지막을 포함하는, 트랜지스터, 디스플레이 소자, CIS 소자, Monolithic 3D 소자의 구체적인 실시 예들이 설명된다. More specifically, the hydrogen diffusion barrier layer may be applied to a transistor, a display device, a CMOS image sensor (CIS) device, a monolithic 3D device, and the like to improve reliability of the above-described devices. Hereinafter, specific embodiments of a transistor, a display device, a CIS device, and a monolithic 3D device including the hydrogen diffusion barrier layer will be described.
수소확산방지막을 포함하는 트랜지스터Transistor including hydrogen diffusion barrier film
도 1은 본 발명의 제1 실시 예에 따른 수소확산방지막을 포함하는 트랜지스터의 제조방법을 설명하는 순서도이고, 도 2는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 버퍼층, 소스 전극, 및 드레인 전극의 제조공정을 나타내는 도면이고, 도 3은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 활성층의 제조공정을 나타내는 도면이고, 도 4는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 게이트 절연막의 제조공정을 나타내는 도면이고, 도 5는 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 게이트 절연막 형성 단계를 구체적으로 설명하는 도면이고, 도 6은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조공정 중 컨택홀의 제조공정을 나타내는 도면이고, 도 7은 본 발명의 제1 실시 예에 따른 트랜지스터의 제조방법에 따라 제조된 트랜지스터를 나타내는 도면이다. 1 is a flowchart illustrating a method of manufacturing a transistor including a hydrogen diffusion barrier film according to a first embodiment of the present invention, and FIG. 2 is a buffer layer, a source electrode, and a diagram showing a manufacturing process of a drain electrode, FIG. 3 is a diagram showing a manufacturing process of an active layer during a manufacturing process of a transistor according to the first embodiment of the present invention, and FIG. 4 is a transistor according to the first embodiment of the present invention is a view showing a manufacturing process of a gate insulating film during the manufacturing process of It is a view showing a manufacturing process of a contact hole during a manufacturing process of a transistor according to an embodiment, and FIG. 7 is a view showing a transistor manufactured according to the manufacturing method of the transistor according to the first embodiment of the present invention.
도 1 및 도 2를 참조하면, 기판(110) 상에 버퍼층(120)이 형성될 수 있다(S110). 일 실시 예에 따르면, 상기 기판(110)은 유리 기판일 수 있다. 이와 달리, 다른 실시 예에 따르면, 상기 기판(110)은 반도체 기판, 금속 기판, 또는 플라스틱 기판일 수 있다. 상기 기판(110)의 종류는 제한되지 않는다. 1 and 2 , the
일 실시 예에 따르면, 상기 버퍼층(120) 형성 단계는, 상기 기판(110) 상에 전구체를 제공하는 단계, 퍼지(purge) 단계, 전구체가 제공된 상기 기판(110) 상에 반응 소스를 제공하는 단계, 및 퍼지(purge) 단계를 포함할 수 있다. 예를 들어, 상기 전구체는 DIPAS(Diisopropylaminosilane)일 수 있다. 예를 들어, 상기 반응 소스는 O2 플라즈마일 수 있다. 이에 따라, 상기 버퍼층(120)은 SiO2를 포함할 수 있다. 즉, DIPAS 전구체 및 O2 플라즈마 반응 소스를 이용하여 ALD(Atomic Layer Deposition) 공정을 수행함으로써, SiO2 층이 형성될 수 있다. According to an embodiment, the forming of the
상기 버퍼층(120) 상에 소스 전극(Source, S) 및 드레인 전극(Drain, D)이 형성될 수 있다(S120). 일 실시 예에 따르면, 상기 소스 전극(S) 및 상기 드레인 전극(D)은 금속을 포함할 수 있다. 예를 들어, 상기 금속은 몰리브덴(Mo)일 수 있다. 예를 들어, 상기 소스 전극(S) 및 상기 드레인 전극(D)은 각각 약 100 nm의 두께로 형성될 수 있다. A source electrode (Source, S) and a drain electrode (Drain, D) may be formed on the buffer layer 120 (S120). According to an embodiment, the source electrode S and the drain electrode D may include a metal. For example, the metal may be molybdenum (Mo). For example, the source electrode S and the drain electrode D may each have a thickness of about 100 nm.
도 1 및 도 3을 참조하면, 상기 버퍼층(120) 상에 채널 영역을 포함하는 활성층(active layer, 130)이 형성될 수 있다(S130). 일 실시 예에 따르면, 상기 활성층(130)은, 상기 소스 전극(S)의 적어도 일 영역 및 상기 드레인 전극(D)의 적어도 일 영역과 접촉되도록 형성될 수 있다. 일 실시 예에 따르면, 상기 활성층(130)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 예를 들어, 상기 활성층(130)은 원자층 증착법(ALD), 또는 스퍼터링 공정으로 형성될 수 있다. 1 and 3 , an
도 1, 도 4 및 도 5를 참조하면, 상기 활성층(130)이 형성된 상기 버퍼층(120) 상에 게이트 절연막(140, 150)이 형성될 수 있다. 일 실시 예에 따르면, 상기 게이트 절연막(140, 150) 형성 단계는, 실리콘 산화물층(140) 형성 단계(S140), 및 수소확산방지막(150) 형성 단계(S150)를 포함할 수 있다. 상기 실리콘 산화물층(140) 및 상기 수소확산방지막(150)은 원자층 증착법(ALD)으로 형성될 수 있다. 이하, 상기 실리콘 산화물층(140) 및 상기 수소확산방지막(150) 형성 단계가 보다 구체적으로 설명된다. 1, 4, and 5 ,
상기 실리콘 산화물층(140) 형성 단계(S140)는, 상기 활성층(130)이 형성된 상기 버퍼층(120) 상에 제1 전구체를 제공하는 단계, 퍼지(purge) 단계, 상기 제1 전구체가 제공된 상기 버퍼층(120) 상에 제1 반응 소스를 제공하는 단계, 및 퍼지(purge) 단계를 포함할 수 있다. 즉, 상기 제1 전구체 및 상기 제1 반응 소스가 반응되어, 상기 제1 수소확산방지막(140)이 형성될 수 있다. In the
일 실시 예에 따르면, 상기 제1 전구체는 실리콘(Si)을 포함할 수 있다. 예를 들어, 상기 제1 전구체는 DIPAS(Diisopropylaminosilane)일 수 있다. 일 실시 예에 따르면, 상기 제1 반응 소스는 산소(O2) 플라즈마(plasma)일 수 있다. 이에 따라, 상기 실리콘 산화물층(140)은 상기 제1 전구체(DIPAS) 및 상기 제1 반응 소스(산소 플라즈마)가 반응된, 실리콘 산화물(SiO2)를 포함할 수 있다. According to an embodiment, the first precursor may include silicon (Si). For example, the first precursor may be DIPAS (Diisopropylaminosilane). According to an embodiment, the first reaction source may be oxygen (O 2 ) plasma. Accordingly, the silicon oxide layer 140 may include silicon oxide (SiO 2 ) in which the first precursor (DIPAS) and the first reaction source (oxygen plasma) are reacted.
상기 수소확산방지막(150) 형성 단계(S150)는, 상기 실리콘 산화물층(140) 상에 제2 전구체를 제공하는 단계, 퍼지(purge) 단계, 상기 제2 전구체가 제공된 상기 실리콘 산화물층(140) 상에 제2 반응 소스를 제공하는 단계, 및 퍼지(purge) 단계를 포함할 수 있다. The hydrogen
일 실시 예에 따르면, 상기 제2 전구체는 금속을 포함할 수 있다. 예를 들어, 상기 금속은 알루미늄(Al), 갈륨(Ga), 또는 주석(Sn) 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 제2 전구체는 TMA(Trimethyl Aluminium), TMGa(Trimethylgallium), TDMASn(tetrakis-dimethylamino tin) 중 어느 하나일 수 있다. 일 실시 예에 따르면, 상기 제2 반응 소스는, 물(H2O)일 수 있다. 이에 따라, 상기 제2 수소확산방지막(150)은 상기 제2 전구체(TMA, TMGa, TDMASn) 및 상기 제2 반응 소스(H2O)가 반응된 Al2O3, Ga2O3, 및 SnO2 중 어느 하나를 포함할 수 있다. According to an embodiment, the second precursor may include a metal. For example, the metal may include any one of aluminum (Al), gallium (Ga), or tin (Sn). For example, the second precursor may be any one of trimethyl aluminum (TMA), trimethylgallium (TMGa), and tetrakis-dimethylamino tin (TDMASn). According to an embodiment, the second reaction source may be water (H 2 O). Accordingly, the second hydrogen diffusion barrier film 150 is Al 2 O 3 , Ga 2 O 3 , and SnO in which the second precursor (TMA, TMGa, TDMASn) and the second reaction source (H 2 O) are reacted. 2 may be included.
상기 제1 전구체 제공 단계-퍼지 단계-제1 반응 소스 제공 단계-퍼지 단계는 제1 유닛 공정(first unit process)로 정의될 수 있다. 반면, 상기 제2 전구체 제공 단계-퍼지 단계-제2 반응 소스 제공 단계-퍼지 단계는 제2 유닛 공정(second unit process)로 정의될 수 있다. The first precursor providing step - purge step - first reaction source providing step - purge step may be defined as a first unit process. On the other hand, the step of providing the second precursor - the purge step - the second reaction source providing step - the purge step may be defined as a second unit process.
일 실시 예에 따르면, 상기 제1 유닛 공정 및 상기 제2 유닛 공정은 각각 복수회 반복 수행될 수 있다. 이 경우, 상기 제1 유닛 공정의 반복 수행 횟수에 따라, 상기 실리콘 산화물층(140)의 두께가 제어될 수 있다. 또한, 상기 제2 유닛 공정의 반복 수행 횟수에 따라, 상기 수소확산방지막(150)의 두께가 제어될 수 있다. According to an embodiment, each of the first unit process and the second unit process may be repeatedly performed a plurality of times. In this case, the thickness of the
상기 수소확산방지막(150)은 상기 실리콘 산화물층(140) 보다 수소 투과율이 낮을 수 있다. 즉, 상기 활성막(130)과 인접하게 배치되는 상기 실리콘 산화물층(140)은, 상대적으로 높은 수소 투과율을 가질 수 있다. 반면, 상기 활성막(130)과 이격되어 배치되는 상기 수소확산방지막(150)은 상대적으로 낮은 수소 투과율을 가질 수 있다. 이에 따라, 외부의 수소가 상기 활성막(130)으로 침투되는 현상이 감소되어, 후술되는 트랜지스터의 열화 문제가 해결되므로, 트랜지스터의 신뢰성이 향상될 수 있다. The hydrogen
이와 달리, 상대적으로 낮은 수소 투과율을 갖는 상기 수소확산방지막(140)이, 상기 활성막(130)과 인접하도록 배치되는 경우, 상기 수소확산방지막(140)에 축적된 수소에 의하여, 상기 활성막(130)의 특성이 변화되어, 신뢰성이 저하되는 문제점이 발생될 수 있다. On the other hand, when the hydrogen
도 1, 도 6, 및 도 7을 참조하면, 상기 실리콘 산화물층(140) 및 상기 수소확산방지막(150)의 일 영역이 식각되어, 복수의 컨택홀(H)이 형성될 수 있다. 일 실시 예에 따르면, 상기 컨택홀(H)은 상기 소스 전극(S) 또는 상기 드레인 전극(D)이 외부에 노출되도록, 상기 실리콘 산화물층(140) 및 상기 수소확산방지막(150)을 관통할 수 있다. 1, 6, and 7 , one region of the
상기 컨택홀(H)이 형성된 이후, 상기 수소확산방지막(150) 상에 게이트 전극(160)이 형성될 수 있다(S160). 이에 따라, 제1 실시 예에 따른 트랜지스터가 제조될 수 있다. 일 실시 예에 따르면, 상기 게이트 전극(160) 형성 단계는, 상기 컨택홀(H)이 형성된 상기 수소확산방지막(150) 상에 금속을 포함하는 소스 물질을 제공하여, 상기 컨택홀(H)을 채우고 상기 수소확산방지막(150)을 덮는 금속층을 형성하는 단계, 및 상기 금속층을 패터닝하는 단계를 포함할 수 있다. 예를 들어, 상기 금속은 몰리브덴(Mo)일 수 있다. After the contact hole H is formed, a
이상, 본 발명의 제1 실시 예에 따른 수소확산방지막을 포함하는 트랜지스터의 제조방법이 설명되었다. 이하, 본 발명의 제2 실시 예에 따른 수소확산방지막을 포함하는 디스플레이 소자의 제조방법이 설명된다. As described above, a method of manufacturing a transistor including a hydrogen diffusion barrier film according to the first embodiment of the present invention has been described. Hereinafter, a method of manufacturing a display device including a hydrogen diffusion barrier film according to a second embodiment of the present invention will be described.
수소확산방지막을 포함하는 디스플레이 소자Display element including hydrogen diffusion barrier film
도 8은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조방법에 사용되는 기판을 나타내는 도면이고, 도 9는 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 소스 전극, 드레인 전극, 및 하부 배선 형성 공정을 나타내는 도면이고, 도 10은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 활성층 형성 공정을 나타내는 도면이고, 도 11은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 실리콘 산화물층 및 하부 전극 형성 공정을 나타내는 도면이고, 도 12는 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 수소확산방지막 형성 공정을 나타내는 도면이고, 도 13은 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조공정 중 게이트 전극, 상부 전극, 및 상부 배선 형성 공정을 나타내는 도면이다. 8 is a view showing a substrate used in a method of manufacturing a display device according to a second embodiment of the present invention, and FIG. 9 is a source electrode, a drain electrode, and a lower wiring forming process. FIG. 10 is a view showing an active layer forming process during a manufacturing process of a display device according to a second embodiment of the present invention, and FIG. 11 is a display device according to a second embodiment of the present invention. is a view showing a process of forming a silicon oxide layer and a lower electrode during the manufacturing process of A diagram illustrating a process of forming a gate electrode, an upper electrode, and an upper wiring during a manufacturing process of a display device according to a second embodiment of the present invention.
도 8을 참조하면, 기판(100)이 준비된다. 일 실시 예에 따르면, 상기 기판(100)은 유리 기판, 반도체 기판, 금속 기판, 또는 플라스틱 기판일 수 있다. 상기 기판(100)의 종류는 제한되지 않는다. Referring to FIG. 8 , the
일 실시 예에 따르면, 상기 기판(100)은 트랜지스터 영역(A1), 커패시터 영역(A2), 및 배선 영역(A3)을 포함할 수 있다. 상기 트랜지스터 영역(A1)에는 소스 전극, 드레인 전극, 활성층, 실리콘 산화물층, 수소확산방지막, 및 게이트 전극을 포함하는 트랜지스터가 형성될 수 있다. 이와 달리, 상기 커패시터 영역(A2)에는 하부 전극, 실리콘 산화물층, 수소확산방지막, 및 상부 전극을 포함하는 커패시터가 형성될 수 있다. 이와 달리, 상기 배선 영역(A3)에는 하부 배선, 상부 배선, 실리콘 산화물층 및 수소확산방지막이 형성될 수 있다. 즉, 상기 기판(100) 상에 트랜지스터, 커패시터, 및 배선이 형성되어 디스플레이 소자가 제조될 수 있다. 이하, 상기 디스플레이 소자의 제조방법이 보다 구체적으로 설명된다.According to an embodiment, the
도 9를 참조하면, 상기 기판(100) 상에 제1 금속층(200)이 형성될 수 있다. 이후, 상기 제1 금속층(200)이 식각되어, 상기 기판(100) 상에 복수의 제1 금속 패턴들이 잔존될 수 있다. 보다 구체적으로, 상기 기판(100)의 상기 트랜지스터 영역(A1) 및 상기 배선 영역(A3)에 상기 제1 금속 패턴들이 잔존되도록 상기 제1 금속층(200)이 식각될 수 있다. 이 경우, 상기 기판(100)의 상기 트랜지스터 영역(A1)에 잔존된 복수의 상기 제1 금속 패턴들은 각각 소스 전극(S) 및 드레인 전극(D)으로 정의될 수 있다. 이와 달리, 상기 기판(100)의 상기 배선 영역(A3)에 잔존된 상기 제1 금속 패턴은 하부 배선(210)으로 정의될 수 있다. 즉, 상기 트랜지스터 영역(A1) 상의 상기 소스 전극(S), 상기 드레인 전극(D), 및 상기 배선 영역(A3) 상의 상기 하부 배선(210)은 동일한 공정으로 형성될 수 있다. Referring to FIG. 9 , a
도 10을 참조하면, 상기 기판(100)의 상기 트랜지스터 영역(A1)에 활성층(310)이 형성될 수 있다. 일 실시 예에 따르면, 상기 활성층(310)은 상기 소스 전극(S)의 적어도 일 영역 및 상기 드레인 전극(D)의 적어도 일 영역과 접촉되도록 형성될 수 있다. 일 실시 예에 따르면, 상기 활성층(310)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)를 포함할 수 있다. 일 실시 예에 따르면, 상기 활성층(310)은, 상기 기판(100) 상에, 상기 소스 전극(S), 상기 드레인 전극(D), 및 상기 하부 배선(210)을 덮는 물질층(300)을 형성한 후, 상기 물질층(300)을 식각하는 방법으로 형성될 수 있다. Referring to FIG. 10 , an
도 11을 참조하면, 상기 소스 전극(S), 상기 드레인 전극(D), 상기 활성층(310), 및 상기 하부 배선(210)을 덮도록, 상기 트랜지스터 영역(A1), 상기 커패시터 영역(A2), 및 상기 배선 영역(A3) 상에 실리콘 산화물층(400)이 형성될 수 있다. 일 실시 예에 따르면, 상기 실리콘 산화물층(400)은 실리콘 산화물(SiO2)을 포함할 수 있다. Referring to FIG. 11 , the transistor region A 1 , and the capacitor region A so as to cover the source electrode S, the drain electrode D, the
상기 실리콘 산화물층(400) 상에 제2 금속층(500)이 형성될 수 있다. 이후, 상기 제2 금속층(500)이 식각되어, 상기 실리콘 산화물층(400) 상에 제2 금속 패턴이 잔존될 수 있다. 보다 구체적으로, 상기 기판(100)의 상기 커패시터 영역(A2)과 중첩되는 상기 실리콘 산화물층(400) 상에 상기 제2 금속 패턴이 잔존되도록, 상기 제2 금속층(500)이 식각될 수 있다. 이 경우, 상기 기판(100)의 상기 커패시터 영역(A2)과 중첩되는 상기 실리콘 산화물층(400) 상에 잔존된 상기 제2 금속 패턴은, 하부 전극(510)으로 정의될 수 있다. A
도 12를 참조하면, 상기 하부 전극(510)이 형성된 상기 실리콘 산화물층(400) 상에 수소확산방지막(600)이 형성될 수 있다. 일 실시 예에 따르면, 상기 수소확산방지막(600)은 원자층 증착법(ALD)으로 형성될 수 있다. 구체적으로, 상기 수소확산방지막(600) 형성 단계는, 상기 실리콘 산화물층(400) 상에 전구체를 제공하는 단계, 퍼지(purge) 단계, 상기 전구체가 제공된 상기 실리콘 산화물층(400) 상에 반응 소스를 제공하는 단계, 및 퍼지(purge) 단계를 포함할 수 있다. 일 실시 에에 따르면, 상기 전구체는 금속을 포함할 수 있다. 예를 들어, 상기 금속은 알루미늄(Al), 갈륨(Ga), 또는 주석(Sn) 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 전구체는 TMA(Trimethyl Aluminium), TMGa(Trimethylgallium), TDMASn(tetrakis-dimethylamino tin) 중 어느 하나일 수 있다. 일 실시 예에 따르면, 상기 반응 소스는, 물(H2O)일 수 있다. 이에 따라, 상기 수소확산방지막(600)은 상기 전구체(TMA, TMGa, TDMASn) 및 상기반응 소스(H2O)가 반응된 Al2O3, Ga2O3, 및 SnO2 중 어느 하나를 포함할 수 있다. Referring to FIG. 12 , a hydrogen
상기 수소확산방지막(600)은, 상기 트랜지스터 영역(A1), 상기 커패시터 영역(A2), 및 상기 배선 영역(A3) 모두와 중첩되는 상기 실리콘 산화물층(400) 상에 형성될 수 있다. 이 경우, 상기 수소확산방지막(600)은, 상기 트랜지스터 영역(A1)에 형성되는 트랜지스터, 상기 커패시터 영역(A2)에 형성되는 커패시터, 및 상기 배선 영역(A3)에 형성되는 배선들 내부로 외부의 수소, 물, 탄소와 같은 외기들이 침투되는 문제를 예방하여, 신뢰성을 향상시킬 수 있다. The hydrogen
또한, 상기 수소확산방지막(600)은, 상술된 바와 같이 Al2O3 와 같은 고유전 물질을 포함함으로, 커패시터의 효율을 향상시킬 수 있다. 뿐만 아니라, 상기 수소확산방지막(600)은 높은 밴드갭을 갖고, 두께 조절이 용이함으로 상기 하부 배선(210)과 후술되는 상부 배선 사이의 층간 절연 특성을 향상시킬 수 있다. In addition, as the hydrogen diffusion barrier layer 600 includes a high-k material such as Al 2 O 3 as described above, the efficiency of the capacitor may be improved. In addition, since the hydrogen
상기 수소확산방지막(600)이 형성된 이후, 상기 수소확산방지막(600) 및 상기 실리콘 산화물층(400)을 관통하는 컨택홀(H)이 형성될 수 있다. 일 실시 예에 따르면, 상기 컨택홀(H)은 상기 수소확산방지막(600) 및 상기 실리콘 산화물층(400)을 관통하여, 상기 하부 배선(210)을 외부에 노출시킬 수 있다. After the hydrogen
상기 컨택홀(H)이 형성된 이후, 상기 수소확산방지막(600) 상에 제3 금속층(700)이 형성될 수 있다. 일 실시 예에 따르면, 상기 제3 금속층(700)은 상기 컨택홀(H)을 채우고 상기 수소확산방지막(600)을 덮도록 형성될 수 있다. After the contact hole H is formed, a
이후, 상기 제3 금속층(700)이 식각되어, 상기 수소확산방지막(600) 상에 복수의 제3 금속 패턴들이 잔존될 수 있다. 보다 구체적으로, 상기 복수의 제3 금속 패턴들은, 상기 트랜지스터 영역(A1), 상기 커패시터 영역(A2), 및 상기 배선 영역(A3)과 중첩되는 상기 수소확산방지막(600) 상에 각각 잔존될 수 있다. 이 경우, 상기 트랜지스터 영역(A1)과 중첩되는 상기 수소확산방지막(600) 상에 잔존된 상기 제3 금속 패턴은 게이트 전극(710)으로 정의될 수 있다. 이와 달리, 상기 커패시터 영역(A2)과 중첩되는 상기 수소확산방지막(600) 상에 잔존된 상기 제3 금속 패턴은 상부 전극(720)으로 정의될 수 있다. 이와 달리, 상기 배선 영역(A3)과 중첩되는 상기 수소확산방지막(600) 상에 잔존된 상기 제3 금속 패턴은 상부 배선(730)으로 정의될 수 있다. Thereafter, the
즉, 상기 수소확산방지막(600) 상에 게이트 전극(710), 상부 전극(720), 및 상부 배선(730)이 형성되되, 상기 게이트 전극(710), 상기 상부 전극(720), 및 상기 상부 배선(730)은 동일한 공정으로 형성될 수 있다. 이에 따라, 상기 실시 예에 따른 디스플레이 소자가 제조될 수 있다. That is, a
결과적으로, 본 발명의 제2 실시 예에 따른 디스플레이 소자는, 동일한 수소확산방지막을 통해 형성된 트랜지스터, 커패시터, 및 배선들을 포함할 수 있다. 이에 따라, 상기 디스플레이 소자는, 수소, 물, 탄소와 같은 외기들이 내부로 침투되는 문제가 예방되어 신뢰성이 향상될 수 있다. 또한, 고유전 물질로 인하여 커패시터의 효율이 향상되고, 배선 사이의 층간 절연 특성이 향상되므로 디스플레이 소자의 전기적 특성이 향상될 수 있다. As a result, the display device according to the second embodiment of the present invention may include a transistor, a capacitor, and wires formed through the same hydrogen diffusion barrier layer. Accordingly, the display device may prevent a problem of infiltration of external air such as hydrogen, water, and carbon into the display device, thereby improving reliability. In addition, since the efficiency of the capacitor is improved due to the high dielectric material and the interlayer insulating property between the wires is improved, the electrical properties of the display device may be improved.
이상, 본 발명의 제2 실시 예에 따른 디스플레이 소자의 제조방법이 설명되었다. 이하, 본 발명의 제3 실시 예에 따른 수소확산방지막을 포함하는 CIS 소자가 설명된다. As described above, a method of manufacturing a display device according to the second embodiment of the present invention has been described. Hereinafter, a CIS device including a hydrogen diffusion barrier according to a third embodiment of the present invention will be described.
수소확산방지막을 포함하는 CIS 소자CIS element including hydrogen diffusion barrier film
도 14는 본 발명의 제3 실시 예에 따른 수소확산방지막을 포함하는 CIS 소자의 단면도이고, 도 15는 본 발명의 제3 실시 예에 따른 CIS 소자가 포함하는 게이트 구조체의 단면도이고, 도 16은 본 발명의 제3 실시 예에 따른 CIS 소자의 회로도이다. 14 is a cross-sectional view of a CIS device including a hydrogen diffusion barrier layer according to a third embodiment of the present invention, FIG. 15 is a cross-sectional view of a gate structure included in the CIS device according to a third embodiment of the present invention, and FIG. 16 is It is a circuit diagram of a CIS device according to a third embodiment of the present invention.
도 14 내지 도 16을 참조하면, 상기 제3 실시 예에 따른 CIS(CMOS Image Sensor) 소자는, 기판(10), 및 상기 기판(10) 상에 배치된 제1 내지 제4 게이트 구조체(51, 52, 53, 54)를 포함할 수 있다. 상기 제1 실시 예에 따른 반도체 소자는 CIS(CMOS Image Sensor)소자일 수 있다. 14 to 16 , a CMOS image sensor (CIS) device according to the third embodiment includes a
일 실시 예에 따르면, 상기 기판(10)은 다이오드 영역(20), 부유확산영역(30), 제1 도핑 영역(41), 제2 도핑 영역(42), 제3 도핑 영역(43), 및 제4 도핑 영역(44), 및 제5 도핑 영역(60)을 포함할 수 있다. According to an embodiment, the
상기 다이오드 영역(20)은, 제1 도전성 타입을 갖는 도펀트 및 제2 도전성 타입을 갖는 도펀트가 도핑되는 영역일 수 있다. 예를 들어, 상기 제1 도전성 타입은 P 타입일 수 있다. 이와 달리, 상기 제2 도전성 타입은 N 타입일 수 있다. 이에 따라, 상기 다이오드 영역(20)은 PN접합 다이오드로 작용될 수 있다. The
일 실시 예에 따르면, 상기 다이오드 영역(20)은 제1 다이오드 영역(22), 및 제2 다이오드 영역(24)을 포함할 수 있다. 상기 제1 다이오드 영역(22)은 상기 제1 도전성 타입을 갖는 도펀트가 도핑되는 영역일 수 있다. 이와 달리, 상기 제2 다이오드 영역(22)은 상기 제2 도전성 타입을 갖는 도펀트가 도핑되는 영역일 수 있다. According to an embodiment, the
상기 제1 다이오드 영역(22), 및 상기 제2 다이오드 영역(24)은 상기 기판(10)의 두께 방향으로 적층되도록 배치될 수 있다. 보다 구체적으로, 상기 제1 다이오드 영역(22)은 상기 기판(10)의 상부면과 인접하도록 배치되고, 상기 제2 다이오드 영역(22)은, 상기 제1 다이오드 영역(22)을 사이에 두고, 상기 기판(10)의 상부면과 이격되도록, 상기 제1 다이오드 영역(22)의 하부에 배치될 수 있다. The
상기 부유확산영역(30), 상기 제1 도핑 영역(41), 상기 제2 도핑 영역(42), 상기 제3 도핑 영역(43), 및 상기 제4 도핑 영역(44)은, 상기 다이오드 영역(20)과 일 방향으로 각각 이격되어 나란히 배치될 수 있다. 일 실시 예에 따르면, 상기 제1 내지 제4 도핑 영역(41, 42, 43, 44)은 상기 제2 도전성 타입을 갖는 도펀트로 도핑되는 영역일 수 있다. The floating
이와 달리, 상기 제5 도핑 영역(60)은 상기 제3 도핑 영역(43) 및 상기 제4 도핑 영역(44)과 중첩되는 영역으로서, 상기 제1 도전성 타입을 갖는 도펀트가 도핑되는 영역일 수 있다. 상기 제5 도핑 영역(60)은, 상기 제3 및 제4 도핑 영역(43, 44)과 비교하여, 상기 기판(10)의 두께 방향으로 더 깊이 도핑될 수 있다. Alternatively, the fifth
상기 제1 게이트 구조체(51)는, 상기 다이오드 영역(20)의 적어도 일부 및 상기 부유확산영역(30)의 적어도 일부와 접촉되도록, 상기 다이오드 영역(20) 및 상기 부유확산영역(30) 사이의 상기 기판(10) 상에 배치될 수 있다. 이 경우, 상기 다이오드 영역(20), 상기 부유확산영역(30), 및 상기 제1 게이트 구조체(51)는 transfer 트랜지스터로 정의될 수 있다. The
상기 제2 게이트 구조체(52)는, 상기 부유확산영역(30)의 적어도 일부 및 상기 제1 도핑 영역(41)의 적어도 일부와 접촉되도록, 상기 부유확산영역(30) 및 상기 제1 도핑 영역(41) 사이의 상기 기판(10) 상에 배치될 수 있다. 이 경우, 상기 부유확산영역(30), 상기 제1 도핑 영역(41), 및 상기 제2 게이트 구조체(52)는 reset 트랜지스터로 정의될 수 있다. The
상기 제3 게이트 구조체(53)는, 상기 제2 도핑 영역(42)의 적어도 일부 및 상기 제3 도핑 영역(43)의 적어도 일부와 접촉되도록, 상기 제2 도핑 영역(42) 및 상기 제3 도핑 영역(43) 사이의 상기 기판(10) 상에 배치될 수 있다. 이 경우, 상기 제2 도핑 영역(42), 상기 제3 도핑 영역(43), 및 상기 제3 게이트 구조체(53)는 driving 트랜지스터로 정의될 수 있다. The
상기 제4 게이트 구조체(54)는, 상기 제3 도핑 영역(43)의 적어도 일부 및 상기 제4 도핑 영역(44)의 적어도 일부와 접촉되도록, 상기 제3 도핑 영역(43) 및 상기 제4 도핑 영역(44) 사이의 상기 기판(10) 상에 배치될 수 있다. 이 경우, 상기 제3 도핑 영역(43), 상기 제4 도핑 영역(44), 및 상기 제4 게이트 구조체(54)는 select 트랜지스터로 정의될 수 있다. The
일 실시 예에 따르면, 상기 제1 게이트 구조체(51)는 제1 스페이서(51a), 제2 스페이서(51b), 게이트 전극(51c), 게이트 절연막(51d), 및 수소확산방지막(51e)을 포함할 수 있다. 상기 수소확산방지막(51e)은 원자층 증착법(ALD)으로 형성된 Al2O3를 포함할 수 있다. 즉, 상기 수소확산방지막(51e)은, 도 1 내지 도 7을 참조하여 설명된 상기 트랜지스터가 포함하는 수소확산방지막(150) 및 도 8 내지 도 13을 참조하여 설명된 상기 디스플레이 소자가 포함하는 수소확산방지막(600)과 같을 수 있다. 이에 따라, 구체적인 설명은 생략된다. According to an embodiment, the
상기 제1 스페이서(51a) 및 상기 제2 스페이서(51b)는 서로 마주보며 이격되도록 배치될 수 있다. 상기 게이트 전극(51c), 상기 게이트 절연막(51d), 및 상기 수소확산방지막(51e)은 상기 제1 스페이서(51a) 및 상기 제2 스페이서(51b) 사이에 배치될 수 있다. The
예를 들어, 상기 게이트 전극(51c), 상기 게이트 절연막(51d), 및 상기 수소확산방지막(51e)은 도 15의 (a)에 도시된 바와 같이, 상기 수소확산방지막(51e)이 상기 기판(10)과 인접하도록 가장 하부에 배치된 후, 상기 수소확산방지막(51e) 상에 상기 게이트 절연막(51d) 및 상기 게이트 전극(51c)이 순차적으로 적층된 구조를 가질 수 있다. 이와 달리, 다른 예를 들어, 도 15의 (b)에 도시된 바와 같이, 상기 게이트 절연막(51d)이 상기 기판(10)과 인접하도록 가장 하부에 배치된 후, 상기 게이트 절연막(51d) 상에 상기 수소확산방지막(51e) 및 상기 게이트 전극(51c)이 순차적으로 적층된 구조를 가질 수 있다. For example, the
일 실시 예에 따르면, 상기 제2 내지 제4 게이트 구조체(52, 53, 54)는 상기 제1 트랜지스터와 같은 구조를 가질 수 있다. 이에 따라, 구체적인 설명은 생략된다. According to an embodiment, the second to
이상, 본 발명의 제3 실시 예에 따른 수소확산방지막을 포함하는 CIS 소자의 제조방법이 설명되었다. 이하, 본 발명의 제4 실시 예에 따른 수소확산방지막을 포함하는 Monolithic 3D 소자가 설명된다. As described above, a method of manufacturing a CIS device including a hydrogen diffusion barrier film according to a third embodiment of the present invention has been described. Hereinafter, a monolithic 3D device including a hydrogen diffusion barrier according to a fourth embodiment of the present invention will be described.
수소확산방지막을 포함하는 Monolithic 3D 소자Monolithic 3D device including hydrogen diffusion barrier
도 17은 본 발명의 제4 실시 예에 따른 Monolithic 3D 소자의 단면도이다. 17 is a cross-sectional view of a monolithic 3D device according to a fourth embodiment of the present invention.
도 17을 참조하면, 상기 제4 실시 예에 따른 Monolithic 3D 소자는, 기판(1000), 제1 소자층(2000), 수소확산방지막(1500), 제2 소자층(3000), 및 제3 소자층(4000)을 포함할 수 있다. Referring to FIG. 17 , the monolithic 3D device according to the fourth embodiment includes a
일 실시 예에 따르면, 상기 제4 실시 예에 따른 Monolithic 3D 소자는, 상기 기판(1000) 상에 상기 제1 소자층(2000), 상기 제2 소자층(3000), 및 상기 제3 소자층(4000)이 순차적으로 적층된 구조를 가질 수 있다. 또한, 상기 제1 소자층(2000) 및 상기 제2 소자층(3000)의 사이, 상기 제2 소자층(3000) 및 상기 제3 소자층(4000)의 사이에는 상기 수소확산방지막(1500)이 배치될 수 있다. According to an embodiment, in the monolithic 3D device according to the fourth embodiment, the
상기 수소확산방지막(1500)은 원자층 증착법(ALD)으로 형성된 Al2O3를 포함할 수 있다. 즉, 상기 수소확산방지막(1500)은, 도 1 내지 도 7을 참조하여 설명된 상기 트랜지스터가 포함하는 수소확산방지막(150) 및 도 8 내지 도 13을 참조하여 설명된 상기 디스플레이 소자가 포함하는 수소확산방지막(600)과 같을 수 있다. 이에 따라, 구체적인 설명은 생략된다.The
이상, 본 발명의 제4 실시 예에 따른 수소확산방지막을 포함하는 Monolithic 3D 소자가 설명되었다. 이하, 본 발명의 실시 예에 따른 수소확산방지막을 포함하는 트랜지스터의 구체적인 실험 예 및 특성 평가 결과가 설명된다.As described above, a monolithic 3D device including a hydrogen diffusion barrier according to a fourth embodiment of the present invention has been described. Hereinafter, specific experimental examples and characteristic evaluation results of a transistor including a hydrogen diffusion barrier according to an embodiment of the present invention will be described.
실시 예 1에 따른 트랜지스터 제조Transistor fabrication according to Example 1
유리 기판 상에 SiO2 버퍼층을 형성하고, SiO2 버퍼층 상에 몰리브덴(Mo)으로 100 nm 두께의 소스 전극 및 드레인 전극을 형성하였다. 이후, 소스 전극의 적어도 일 영역 및 드레인 전극의 적어도 일 영역과 접촉되도록, SiO2 버퍼층 상에 IGZO 활성층을 형성하고, IGZO 활성층 상에 TMA 전구체 및 H2O를 제공하는 ALD 공정으로, Al2O3 수소확산방지막을 형성하였다. 최종적으로, Al2O3 수소확산방지막 상에 게이트 전극을 형성하여, 도 7에 도시된 바와 같은 트랜지스터를 제조하였다. A SiO 2 buffer layer was formed on a glass substrate, and a source electrode and a drain electrode having a thickness of 100 nm were formed using molybdenum (Mo) on the SiO 2 buffer layer. Then, in an ALD process to form an IGZO active layer on the SiO 2 buffer layer and provide a TMA precursor and H 2 O on the IGZO active layer, Al 2 O 3 A hydrogen diffusion barrier film was formed. Finally, by forming a gate electrode on the Al 2 O 3 hydrogen diffusion barrier layer, a transistor as shown in FIG. 7 was manufactured.
실시 예 2에 따른 트랜지스터 제조Transistor Fabrication According to Example 2
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, Al2O3로 버퍼층을 형성하고, SiO2로 수소확산방지막을 형성하였다. A transistor having the same structure as the transistor according to Example 1 was manufactured, but a buffer layer was formed of Al 2 O 3 and a hydrogen diffusion barrier film was formed of SiO 2 .
실시 예 3에 따른 트랜지스터 제조Transistor fabrication according to Example 3
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, SiO2로 수소확산방지막을 형성하였다. It was prepared in a structure of a transistor, such as transistor according to the
실시 예 4에 따른 트랜지스터 제조Transistor fabrication according to Example 4
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, SiO2 및 Al2O3가 순차적으로 적층된 구조의 수소확산방지막을 형성하였다. 보다 구체적으로, SiO2 가 활성막과 인접하게 배치되고, Al2O3가 게이트 전극과 인접하게 배치되는 구조를 갖게 제조하였다. Was prepared in a structure of a transistor, such as transistor according to the
실시 예 5에 따른 트랜지스터 제조Transistor fabrication according to Example 5
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, Ga2O3로 수소확산방지막을 형성하였다. A transistor having the same structure as that of the transistor according to Example 1 was manufactured, but a buffer layer was formed of SiO 2 and a hydrogen diffusion barrier film was formed of Ga 2 O 3 .
실시 예 6에 따른 트랜지스터 제조Transistor fabrication according to Example 6
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, SnO2로 수소확산방지막을 형성하였다. 보다 구체적으로, SnO2 수소확산방지막은 TDMASn 전구체를 이용한 thermal ALD 공정으로 형성하였다. It was prepared in a structure of a transistor, such as transistor according to the
실시 예 7에 따른 트랜지스터 제조Transistor fabrication according to Example 7
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, SiO2 및 Ga2O3가 순차적으로 적층된 구조의 수소확산방지막을 형성하였다. 보다 구체적으로, SiO2 가 활성막과 인접하게 배치되고, Ga2O3가 게이트 전극과 인접하게 배치되는 구조를 갖고, SiO2 및 Ga2O3가 각각 30 nm의 구조를 갖도록 제조하였다.Was prepared in a structure of a transistor, such as transistor according to the
실시 예 8에 따른 트랜지스터 제조Transistor Fabrication According to Example 8
상술된 실시 예 7에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2 및 Ga2O3가 각각 10 nm의 구조를 갖도록 제조하였다. A transistor having the same structure as the transistor according to Example 7 described above was manufactured, but SiO 2 and Ga 2 O 3 were each manufactured to have a structure of 10 nm.
실시 예 9에 따른 트랜지스터 제조Transistor fabrication according to Example 9
상술된 실시 예 1에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2로 버퍼층을 형성하고, SiO2 및 SnO2가 순차적으로 적층된 구조의 수소확산방지막을 형성하였다. 보다 구체적으로, SiO2 가 활성막과 인접하게 배치되고, SnO2가 게이트 전극과 인접하게 배치되는 구조를 갖고, SiO2 및 SnO2가 각각 30 nm의 구조를 갖도록 제조하였다. The embodiment described above was prepared in a structure of a transistor, such as transistor according to Example 1, a buffer layer formed of SiO 2, which was formed in the SiO 2 and SnO 2 is hydrogen diffusion in the laminated structure film sequentially. More specifically, SiO 2 was disposed adjacent to the active layer, SnO 2 had a structure disposed adjacent to the gate electrode, and SiO 2 and SnO 2 were each prepared to have a structure of 30 nm.
실시 예 10에 따른 트랜지스터 제조Transistor fabrication according to Example 10
상술된 실시 예 9에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SiO2 및 SnO2가 각각 10 nm의 구조를 갖도록 제조하였다. A transistor having the same structure as that of the transistor according to Example 9 was manufactured, but SiO 2 and SnO 2 were each manufactured to have a structure of 10 nm.
비교 예 1에 따른 트랜지스터 제조Transistor fabrication according to Comparative Example 1
상술된 실시 예 6에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SnO2 수소확산방지막은 TDMASn 전구체를 이용한 plasma ALD 공정으로 형성하였다. A transistor having the same structure as the transistor according to Example 6 was manufactured, but the SnO 2 hydrogen diffusion barrier layer was formed by a plasma ALD process using a TDMASn precursor.
비교 예 2에 따른 트랜지스터 제조Transistor fabrication according to Comparative Example 2
상술된 실시 예 6에 따른 트랜지스터와 같은 구조의 트랜지스터를 제조하되, SnO2 수소확산방지막은 TET 전구체를 이용한 plasma ALD 공정으로 형성하였다. A transistor having the same structure as the transistor according to Example 6 was manufactured, but the SnO 2 hydrogen diffusion barrier layer was formed by a plasma ALD process using a TET precursor.
상술된 실시 예들 및 비교 예들에 따른 트랜지스터의 버퍼층 및 수소확산방지막이 아래의 <표 1>을 통해 정리된다. The buffer layer and the hydrogen diffusion barrier layer of the transistor according to the above-described embodiments and comparative examples are summarized in Table 1 below.
도 18은 본 발명의 실시 예 1 및 실시 예 2에 따른 트랜지스터의 전기적 특성을 나타내는 그래프이다. 18 is a graph showing electrical characteristics of transistors according to Examples 1 and 2 of the present invention.
도 18의 (a)를 참조하면, 상기 실시 예 2에 따른 트랜지스터(Al2O3/SiO2)의 트랜스퍼 곡선을 확인하기 위하여, Gate Voltage(V)에 따른 Drain Current(A)를 측정하여 나타내었다. 도 18의 (a)에서 확인할 수 있듯이, 상기 실시 예 2에 따른 트랜지스터는 Conducting 특성을 나타내는 것을 확인할 수 있었다. Referring to FIG. 18 (a), in order to confirm the transfer curve of the transistor (Al 2 O 3 /SiO 2 ) according to the second embodiment, the drain current (A) according to the gate voltage (V) is measured and shown It was. As can be seen from (a) of FIG. 18 , it was confirmed that the transistor according to Example 2 exhibited a conducting characteristic.
이와 달리, 도 18의 (b)를 참조하면, 상기 실시 예 1에 따른 트랜지스터(SiO2/Al2O3)의 트랜스퍼 곡선을 확인하기 위하여, Gate Voltage(V)에 따른 Drain Current(A)를 측정하여 나타내었다. 도 18의 (b)에서 확인할 수 있듯이, 상기 실시 예 1에 따른 트랜지스터는 반도체 특성을 나타내는 것을 확인할 수 있었다.On the other hand, referring to FIG. 18 (b), in order to check the transfer curve of the transistor (SiO 2 /Al 2 O 3 ) according to the first embodiment, the drain current (A) according to the gate voltage (V) is Measured and shown. As can be seen in (b) of FIG. 18 , it was confirmed that the transistor according to Example 1 exhibited semiconductor characteristics.
도 19는 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 전기적 특성을 나타내는 그래프이다. 19 is a graph showing electrical characteristics of transistors according to Examples 3 and 4 of the present invention.
도 19의 (a) 및 (b)를 참조하면, 상기 실시 예 3(SiO2/SiO2) 및 실시 예 4(SiO2/SiO2-Al2O3)에 따른 트랜지스터의 트랜스퍼 곡선을 확인하기 위하여, Gate Voltage(V)에 따른 Drain Current(A)를 측정하여 나타내었다. 도 19의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실시 예 3 및 실시 예 4에 따른 트랜지스터 모두 반도체 특성을 나타내는 것을 확인할 수 있었다. Referring to FIGS. 19 (a) and (b), the transfer curve of the transistor according to Example 3 (SiO 2 /SiO 2 ) and Example 4 (SiO 2 /SiO 2 -Al 2 O 3 ) was confirmed. For this, the drain current (A) according to the gate voltage (V) was measured and shown. As can be seen from (a) and (b) of FIG. 19 , it was confirmed that both the transistors according to Examples 3 and 4 exhibited semiconductor characteristics.
상기 실시 예 1 내지 실시 예 4에 따른 트랜지스터의 전기적 특성은, 아래의 <표 2>를 통해 보다 구체적으로 정리된다. Electrical characteristics of the transistors according to Examples 1 to 4 are more specifically summarized in Table 2 below.
<표 2>를 통해 확인할 수 있듯이, 실시 예 4에 따른 트랜지스터(SiO2/SiO2-Al2O3)의 경우, 실시 예 3에 따른 트랜지스터(SiO2/SiO2)와 전기적 특성이 유사하게 나타나는 것을 확인할 수 있었다. As can be seen from <Table 2>, in the case of the transistor according to Example 4 (SiO 2 /SiO 2 -Al 2 O 3 ), the transistor according to Example 3 (SiO 2 /SiO 2 ) and similar electrical characteristics could be seen to appear.
도 20 및 도 21은 본 발명의 실시 예 1 내지 실시 예 3에 따른 트랜지스터의 수소침투 특성을 비교하는 그래프이다. 20 and 21 are graphs comparing hydrogen permeation characteristics of transistors according to Examples 1 to 3 of the present invention.
도 20을 참조하면, 상기 실시 예 2(Al2O3/SiO2) 및 실시 예 3(SiO2/SiO2)에 따른 트랜지스터에 대해, 깊이 방향으로 SIMS(Secondary ion mass spectrometry)를 측정하여 수소의 분포를 확인하였고, 도 21을 참조하면, 상기 실시 예 1(SiO2/Al2O3) 및 실시 예 3(SiO2/SiO2)에 따른 트랜지스터에 대해, 깊이 방향으로 SIMS를 측정하여 수소의 분포를 확인하였다. 도 20 및 도 21에서 확인할 수 있듯이, 상기 실시 예 1 및 실시 예 2에 따른 트랜지스터는, Al2O3층과 활성막의 계면에서 수소가 축적되어 빠져나가지 못하는 것을 확인할 수 있었다. Referring to FIG. 20 , for the transistors according to Example 2 (Al 2 O 3 /SiO 2 ) and Example 3 (SiO 2 /SiO 2 ), secondary ion mass spectrometry (SIMS) was measured in the depth direction to measure hydrogen was confirmed, and referring to FIG. 21 , for the transistors according to Example 1 (SiO 2 /Al 2 O 3 ) and Example 3 (SiO 2 /SiO 2 ), by measuring SIMS in the depth direction, hydrogen distribution was confirmed. 20 and 21 , in the transistors according to Examples 1 and 2, it was confirmed that hydrogen was accumulated at the interface between the Al 2 O 3 layer and the active film and could not be escaped.
도 22 및 도 23은 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 신뢰성을 비교하기 위한 그래프이다. 22 and 23 are graphs for comparing reliability of transistors according to Examples 3 and 4 of the present invention.
도 22의 (a) 및 (b)를 참조하면, 상기 실시 예 3에 따른 트랜지스터(SiO2/SiO2)의 PBTS(Positive Bias Temperature Stress) 및 NBTS(Negative Bias Temperature Stress)에서의 Gate Voltage(V)에 따른 Drain Current(A)를 측정하여 나타내었다. 보다 구체적으로, 도 22의 (a)는 PBTS를 나타내고, 도 22의 (b)는 NBTS를 나타낸다. 22 (a) and (b), the gate voltage (V) in the PBTS (Positive Bias Temperature Stress) and NBTS (Negative Bias Temperature Stress) of the transistor (SiO 2 /SiO 2 ) according to the third embodiment ) according to the Drain Current (A) was measured and shown. More specifically, Fig. 22 (a) shows the PBTS, and Fig. 22 (b) shows the NBTS.
도 22의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실시 예 3에 따른 트랜지스터의 경우, NBTS에서는 문턱전압의 변화가 실질적으로 발생되지 않는 것을 확인할 수 있었다. 하지만, PBTS에서는 양의 방향으로 2.89V의 이동이 발생되는 것을 확인할 수 있었다. As can be seen in (a) and (b) of FIG. 22, in the case of the transistor according to the third embodiment, it was confirmed that the change in the threshold voltage does not substantially occur in the NBTS. However, it was confirmed that a movement of 2.89V in the positive direction occurred in the PBTS.
도 23의 (a) 및 (b)를 참조하면, 상기 실시 예 4에 따른 트랜지스터(SiO2/SiO2-Al2O3)의 PBTS(Positive Bias Temperature Stress) 및 NBTS(Negative Bias Temperature Stress)에서의 Gate Voltage(V)에 따른 Drain Current(A)를 측정하여 나타내었다. 보다 구체적으로, 도 23의 (a)는 PBTS를 나타내고, 도 23의 (b)는 NBTS를 나타낸다. Referring to (a) and (b) of Figure 23, PBTS (Positive Bias Temperature Stress) and NBTS (Negative Bias Temperature Stress) of the transistor (SiO 2 /SiO 2 -Al 2 O 3 ) according to the fourth embodiment The drain current (A) according to the gate voltage (V) was measured and shown. More specifically, Fig. 23 (a) shows the PBTS, and Fig. 23 (b) shows the NBTS.
도 23의 (a) 및 (b)에서 확인할 수 있듯이, 상기 실시 예 4에 따른 트랜지스터의 경우, NBTS에서는 문턱전압의 변화가 실질적으로 발생되지 않는 것을 확인할 수 있었다. 하지만, PBTS에서는 양의 방향으로 1.54V의 이동이 발생되는 것을 확인할 수 있었다. 이에 따라, 상기 수소확산방지막이 적층형 구조를 갖는 실시 예 4에 따른 트랜지스터는, 수소확산방지막이 단일층 구조를 갖는 상기 실시 예 3에 따른 트랜지스터 보다 신뢰성이 높은 것을 확인할 수 있었다. As can be seen in (a) and (b) of FIG. 23, in the case of the transistor according to the fourth embodiment, it was confirmed that the change in the threshold voltage does not substantially occur in the NBTS. However, it was confirmed that 1.54V movement occurred in the positive direction in the PBTS. Accordingly, it was confirmed that the transistor according to Example 4 in which the hydrogen diffusion barrier layer had a stacked structure had higher reliability than the transistor according to Example 3 in which the hydrogen diffusion barrier layer had a single layer structure.
도 24 및 도 25는 본 발명의 실시 예 3 및 실시 예 4에 따른 트랜지스터의 외기에 대한 영향을 비교하기 위한 그래프이다. 24 and 25 are graphs for comparing the effects of transistors according to Examples 3 and 4 on external air of the present invention.
도 24의 (a) 및 도 25의 (a)를 참조하면, 상기 실시 예 3(SiO2/SiO2) 및 실시 예 4(SiO2/SiO2-Al2O3)에 따른 트랜지스터를 50℃의 온도 및 95%의 습도 환경을 갖는 항온항습기에서 6일간 보관 후, Gate Voltage(V)에 따른 Drain Current(A)를 측정하였다. 도 24의 (a) 및 도 25의 (a)에서 확인할 수 있듯이, 상기 실시 예 3 및 실시 예 4에 따른 트랜지스터는, 50℃의 온도 및 95%의 습도 환경에서 트랜스퍼 특성이 실질적으로 일정하게 유지되는 것을 확인할 수 있었다. Referring to FIGS. 24 (a) and 25 (a), the transistor according to Example 3 (SiO 2 /SiO 2 ) and Example 4 (SiO 2 /SiO 2 -Al 2 O 3 ) is 50° C. After storage for 6 days in a thermo-hygrostat with a temperature of 95% and a humidity of 95%, the drain current (A) according to the gate voltage (V) was measured. As can be seen in FIGS. 24A and 25A , the transistors according to Examples 3 and 4 maintain substantially constant transfer characteristics at a temperature of 50° C. and a humidity of 95%. was able to confirm that
도 24의 (b) 및 도 25의 (b)를 참조하면, 상기 실시 예 3(SiO2/SiO2) 및 실시 예 4(SiO2/SiO2-Al2O3)에 따른 트랜지스터에 각각 수소 포밍가스(10%)를 주입하며 300℃의 온도에서 12시간 이상 열처리를 하며, Gate Voltage(V)에 따른 Drain Current(A)를 측정하였다.Referring to FIGS. 24 (b) and 25 (b), in the transistors according to Example 3 (SiO 2 /SiO 2 ) and Example 4 (SiO 2 /SiO 2 -Al 2 O 3 ), respectively, hydrogen Forming gas (10%) was injected and heat treatment was performed at a temperature of 300°C for more than 12 hours, and the drain current (A) according to the gate voltage (V) was measured.
도 24의 (b)에서 확인할 수 있듯이, 상기 실시 예 3에 따른 트랜지스터의 경우, 트랜스퍼 곡선이 음의 방향으로 2.8V 이동되지만 상기 실시 예 4에 따른 트랜지스터의 경우, 트랜스퍼 곡선이 양의 방향으로 2.32V 이동되는 것을 확인할 수 있었다. 이에 따라, SiO2 및 Al2O3가 적층된 구조의 수소확산방지막을 갖는 트랜지스터의 경우, 수소침투 문제가 현저하게 감소되는 것을 알 수 있었다. As can be seen in (b) of FIG. 24 , in the case of the transistor according to Example 3, the transfer curve is shifted by 2.8V in the negative direction, but in the case of the transistor according to Example 4, the transfer curve is 2.32 in the positive direction. It can be confirmed that V moves. Accordingly, in the case of a transistor having a hydrogen diffusion barrier film having a structure in which SiO 2 and Al 2 O 3 are stacked, it was found that the hydrogen permeation problem was remarkably reduced.
도 26 내지 도 28은 본 발명의 실시 예들 및 비교 예들에 따른 트랜지스터의 수소 투과 특성, 확산 특성, 및 용해 특성을 비교하는 그래프이다. 26 to 28 are graphs comparing hydrogen permeation characteristics, diffusion characteristics, and dissolution characteristics of transistors according to Examples and Comparative Examples of the present invention.
도 26을 참조하면, 상기 실시 예 1(Al2O3), 실시 예 3(SiO2), 실시 예 5(Ga2O3), 실시 예 6(t-SnO2, TDMASn), 비교 예 1(p-SnO2, TDMASn), 비교 예 2(p-SnO2, TET) 각각에 대해 수소 투과 특성(H2 permeability)을 측정하여 나타내었다. 도 27을 참조하면, 상술된 트랜지스터 각각에 대해 수소 확산 특성(H2 diffusivity)를 측정하여 나타내었고, 도 28을 참조하면, 상술된 트랜지스터 각각에 대해 수소 용해 특성(H2 Solubility)를 측정하여 나타내었다. Referring to FIG. 26 , Example 1 (Al 2 O 3 ), Example 3 (SiO 2 ), Example 5 (Ga 2 O 3 ), Example 6 (t-SnO 2 , TDMASn), Comparative Example 1 (p-SnO 2 , TDMASn), Comparative Example 2 (p-SnO 2 , TET) Hydrogen permeability (H 2 permeability) was measured and shown for each. Referring to FIG. 27, hydrogen diffusion characteristics (H 2 diffusivity) were measured for each of the above-described transistors, and referring to FIG. 28 , hydrogen dissolution characteristics (H 2 Solubility) were measured and shown for each of the above-described transistors. It was.
도 26 내지 도 28에서 확인할 수 있듯이, 상기 실시 예 1(Al2O3), 및 상기 실시 예 3(SiO2)에 따른 트랜지스터뿐만 아니라, 실시 예 5(Ga2O3) 및 실시 예 6(t-SnO2)에 따른 트랜지스터 역시 수소 투과도가 낮게 나타나는 것으로 확인할 수 있었다. 이에 따라, Ga2O3 및 thermal-ALD 공정으로 형성된 SnO2 또한 수소확산방지막으로 사용될 수 있음을 알 수 있었다. As can be seen in FIGS. 26 to 28 , in Example 1 (Al 2 O 3 ), and in Example 3 (SiO 2 ), as well as the transistors according to Example 5 (Ga 2 O 3 ) and Example 6 ( Transistors according to t-SnO 2 ) were also confirmed to have low hydrogen permeability. Accordingly, it was found that Ga 2 O 3 and SnO 2 formed by the thermal-ALD process can also be used as a hydrogen diffusion barrier layer.
도 29는 본 발명의 실시 예들에 따른 트랜지스터의 수소 투과 특성을 비교하는 그래프이다. 29 is a graph comparing hydrogen permeation characteristics of transistors according to embodiments of the present invention.
도 29를 참조하면, 상기 실시 예 3(SiO2), 실시 예 5(Ga2O3), 실시 예 6(SnO2), 실시 예 7(Ga/Si 30/30), 실시 예 8(Ga/Si 10/10), 실시 예 9(Sn/Si 30/30), 및 실시 예 10(Sn/Si 10/10)에 따른 트랜지스터 각각에 대해 수소 투과 특성(H2 permeability)을 측정하여 나타내었다. 도 29에서 확인할 수 있듯이, 상기 실시 예 6 내지 실시 예 10에 따른 트랜지스터 모두 낮은 수소 투과 특성을 나타내는 것을 확인할 수 있었다. 이에 따라, SiO2에 Ga2O3가 적층된 구조 및 SiO2에 SnO2가 적층된 구조의 물질막 또한 수소확산방지막으로 용이하게 사용될 수 있음을 알 수 있었다. Referring to FIG. 29 , Example 3 (SiO 2 ), Example 5 (Ga 2 O 3 ), Example 6 (SnO 2 ), Example 7 (Ga/
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.As mentioned above, although the present invention has been described in detail using preferred embodiments, the scope of the present invention is not limited to specific embodiments and should be construed according to the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
110: 기판
120: 버퍼층
130: 활성층
140: 실리콘 산화물층
150: 수소확산방지막
160: 게이트 전극110: substrate
120: buffer layer
130: active layer
140: silicon oxide layer
150: hydrogen diffusion barrier
160: gate electrode
Claims (12)
상기 기판 상에 배치되고, 수소확산방지막을 포함하는 소자층을 포함하되,
상기 수소확산방지막은, 실리콘 산화물보다 낮은 수소 투과율을 갖는 금속 산화물을 포함하는, 수소확산방지막을 포함하는 소자.
Board; and
It is disposed on the substrate and includes a device layer including a hydrogen diffusion barrier film,
The hydrogen diffusion barrier film is a device including a hydrogen diffusion barrier film comprising a metal oxide having a lower hydrogen permeability than silicon oxide.
상기 소자층은, 트랜지스터를 포함하고,
상기 트랜지스터는, 채널 영역 및 게이트 전극 사이에 배치된 게이트 절연막을 포함하되,
상기 게이트 절연막은, 상기 채널 영역에 인접한 실리콘 산화물층, 및 상기 게이트 전극에 인접한 상기 수소확산방지막을 포함하는, 수소확산방지막을 포함하는 소자.
According to claim 1,
The device layer includes a transistor,
The transistor includes a gate insulating layer disposed between the channel region and the gate electrode,
wherein the gate insulating film includes a silicon oxide layer adjacent to the channel region, and the hydrogen diffusion barrier film adjacent to the gate electrode.
상기 기판은, 트랜지스터 영역 및 커패시터 영역을 포함하고,
상기 트랜지스터는, 상기 트랜지스터 영역 상에 제공되고,
상기 소자층은, 상기 커패시터 영역 상에 제공되는 커패시터를 더 포함하고,
상기 커패시터는 하부 전극 및 상부 전극을 포함하고,
상기 수소확산방지막은, 상기 트랜지스터 영역에서 상기 커패시터 영역으로 연장되어, 상기 하부 전극 및 상기 상부 전극 사이로 제공되는 것을 포함하는, 수소확산방지막을 포함하는 소자.
3. The method of claim 2,
The substrate includes a transistor region and a capacitor region;
the transistor is provided on the transistor region;
The device layer further includes a capacitor provided on the capacitor region,
The capacitor includes a lower electrode and an upper electrode,
wherein the hydrogen diffusion barrier layer extends from the transistor region to the capacitor region and is provided between the lower electrode and the upper electrode.
상기 소자층은, 상기 기판 상에 적층된 제1 소자층 및 제2 소자층을 포함하고,
상기 수소확산방지막은, 상기 제1 소자층 및 상기 제2 소자층 사이에 제공되는 것을 포함하는, 수소확산방지막을 포함하는 소자.
According to claim 1,
The device layer includes a first device layer and a second device layer stacked on the substrate,
wherein the hydrogen diffusion barrier layer is provided between the first device layer and the second device layer.
상기 수소확산방지막은, 갈륨 산화물, 알루미늄 산화물, 또는 주석 산화물을 포함하는, 수소확산방지막을 포함하는 소자.
According to claim 1,
The hydrogen diffusion barrier film is a device including a hydrogen diffusion barrier film, including gallium oxide, aluminum oxide, or tin oxide.
상기 기판 상에, 수소확산방지막을 포함하는 소자층을 형성하는 단계를 포함하되,
상기 수소확산방지막을 형성하는 단계는, 금속을 포함하는 전구체 및 반응 소스를 교대로 제공하는 단계를 포함하고,
상기 수소확산방지막은 실리콘 산화물보다 낮은 수소 투과율을 갖는 것을 포함하는, 수소확산방지막을 포함하는 소자의 제조방법.
preparing a substrate; and
On the substrate, including the step of forming a device layer including a hydrogen diffusion barrier film,
The step of forming the hydrogen diffusion barrier layer comprises the steps of alternately providing a precursor and a reaction source containing a metal,
The hydrogen diffusion barrier film is a method of manufacturing a device including a hydrogen diffusion barrier film, comprising that having a lower hydrogen permeability than silicon oxide.
상기 소자층은, 트랜지스터를 포함하고,
상기 트랜지스터를 형성하는 단계는,
상기 기판 상에, 산화물 반도체를 포함하는 활성층을 형성하는 단계;
상기 활성층 상에, 실리콘(Si)을 포함하는 제1 전구체 및 제1 반응 소스를 반응시켜, 실리콘 산화물층을 형성하는 단계;
상기 실리콘 산화물층 상에, 상기 금속을 포함하는 제2 전구체 및 제2 반응 소스를 반응시켜, 상기 수소확산방지막을 형성하는 단계; 및
상기 수소확산방지막 상에, 게이트 전극을 형성하는 단계를 포함하는, 수소확산방지막을 포함하는 소자의 제조방법.
7. The method of claim 6,
The device layer includes a transistor,
Forming the transistor comprises:
forming an active layer including an oxide semiconductor on the substrate;
forming a silicon oxide layer by reacting a first precursor including silicon (Si) and a first reaction source on the active layer;
forming the hydrogen diffusion barrier layer by reacting a second precursor including the metal and a second reaction source on the silicon oxide layer; and
A method of manufacturing a device including a hydrogen diffusion barrier film, comprising the step of forming a gate electrode on the hydrogen diffusion barrier film.
상기 기판은, 트랜지스터 영역, 커패시터 영역, 및 배선 영역을 포함하고,
상기 트랜지스터는 상기 트랜지스터 영역 상에 형성되고,
상기 커패시터 영역 및 상기 배선 영역 상에, 각각, 커패시터 및 배선이 형성되고,
상기 트랜지스터, 상기 커패시터 및 상기 배선을 형성하는 단계는,
상기 트랜지스터 영역 상의 소스 전극 및 드레인 전극, 및 상기 배선 영역 상의 하부 배선을 동일한 공정으로 형성하는 단계;
상기 트랜지스터 영역 상의 상기 소스 전극의 적어도 일 영역 및 상기 드레인 전극의 적어도 일 영역이 접촉되도록, 상기 활성층을 형성하는 단계;
상기 트랜지스터 영역, 상기 커패시터 영역, 및 상기 배선 영역 상에, 상기 소스 전극, 상기 드레인 전극, 상기 활성층, 및 상기 하부 배선을 덮도록, 상기 실리콘 산화물층을 형성하는 단계;
상기 커패시터 영역과 중첩되는 상기 실리콘 산화물층 상에, 하부 전극을 형성하는 단계;
상기 트랜지스터 영역, 상기 커패시터 영역, 및 상기 배선 영역 상의 상기 실리콘 산화물층 상에, 상기 하부 전극을 덮도록, 상기 수소확산방지막을 형성하는 단계; 및
상기 트랜지스터 영역과 중첩되는 상기 수소확산방지막 상의 게이트 전극, 상기 커패시터 영역과 중첩되는 상기 수소확산방지막 상의 상부 전극, 상기 배선 영역과 중첩되는 상기 수소확산방지막 상에 상부 배선을 동일한 공정으로 형성하는 단계를 포함하는, 수소확산방지막을 포함하는 소자의 제조 방법.
8. The method of claim 7,
The substrate includes a transistor region, a capacitor region, and a wiring region;
the transistor is formed on the transistor region;
On the capacitor region and the wiring region, respectively, a capacitor and a wiring are formed;
Forming the transistor, the capacitor, and the wiring comprises:
forming a source electrode and a drain electrode on the transistor region and a lower interconnection on the wiring region by the same process;
forming the active layer such that at least one region of the source electrode and at least one region of the drain electrode on the transistor region are in contact;
forming the silicon oxide layer on the transistor region, the capacitor region, and the wiring region to cover the source electrode, the drain electrode, the active layer, and the lower wiring;
forming a lower electrode on the silicon oxide layer overlapping the capacitor region;
forming the hydrogen diffusion barrier layer on the silicon oxide layer on the transistor region, the capacitor region, and the wiring region to cover the lower electrode; and
forming a gate electrode on the hydrogen diffusion barrier film overlapping the transistor region, the upper electrode on the hydrogen diffusion barrier film overlapping the capacitor region, and an upper wiring on the hydrogen diffusion barrier film overlapping the wiring region in the same process. Including, a method of manufacturing a device comprising a hydrogen diffusion barrier film.
상기 실리콘 산화물층을 형성하는 단계는,
상기 활성층 상에, 상기 제1 전구체를 제공하는 단계 및 상기 제1 전구체가 제공된 상기 활성층 상에 상기 제1 반응 소스를 제공하는 단계를 포함하되,
상기 제1 전구체를 제공하는 단계 및 상기 제1 반응 소스를 제공하는 단계는 제1 유닛 공정(first unit process)로 정의되고, 상기 제1 유닛 공정은 복수회 반복되는 것을 포함하는, 수소확산방지막을 포함하는 소자의 제조 방법.
8. The method of claim 7,
The step of forming the silicon oxide layer,
providing the first precursor on the active layer and providing the first reaction source on the active layer provided with the first precursor,
The step of providing the first precursor and the step of providing the first reaction source are defined as a first unit process, wherein the first unit process is repeated a plurality of times. A method of manufacturing a device comprising
상기 수소확산방지막을 형성하는 단계는,
상기 실리콘 산화물층 상에, 상기 제2 전구체를 제공하는 단계 및 상기 제2 전구체가 제공된 상기 활성층 상에 상기 제2 반응 소스를 제공하는 단계를 포함하되,
상기 제2 전구체를 제공하는 단계 및 상기 제2 반응 소스를 제공하는 단계는 제2 유닛 공정(second unit process)로 정의되고, 상기 제2 유닛 공정은 복수회 반복되는 것을 포함하는, 수소확산방지막을 포함하는 소자의 제조 방법.
8. The method of claim 7,
The step of forming the hydrogen diffusion barrier film,
providing the second precursor on the silicon oxide layer and providing the second reaction source on the active layer provided with the second precursor,
The steps of providing the second precursor and providing the second reaction source are defined as a second unit process, wherein the second unit process is repeated a plurality of times. A method of manufacturing a device comprising
상기 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide)를 포함하는, 수소확산방지막을 포함하는 소자의 제조 방법.
8. The method of claim 7,
The oxide semiconductor is IGZO (Indium Gallium Zinc Oxide), the method of manufacturing a device including a hydrogen diffusion barrier layer.
상기 반응 소스는 물(H2O) 또는 산소(O2) 중 어느 하나를 포함하는, 수소확산방지막을 포함하는 소자의 제조 방법.
7. The method of claim 6,
The reaction source is water (H 2 O) or oxygen (O 2 ) A method of manufacturing a device including a hydrogen diffusion barrier film containing any one of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200035389A KR102386990B1 (en) | 2020-03-24 | 2020-03-24 | Device comprising a hydrogen diffusion barrier and fabricating method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200035389A KR102386990B1 (en) | 2020-03-24 | 2020-03-24 | Device comprising a hydrogen diffusion barrier and fabricating method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210119043A true KR20210119043A (en) | 2021-10-05 |
| KR102386990B1 KR102386990B1 (en) | 2022-04-15 |
Family
ID=78077939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200035389A KR102386990B1 (en) | 2020-03-24 | 2020-03-24 | Device comprising a hydrogen diffusion barrier and fabricating method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102386990B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140052870A (en) | 2012-10-24 | 2014-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| KR20150122589A (en) * | 2014-04-23 | 2015-11-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
| KR20160130708A (en) * | 2015-05-04 | 2016-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, method for manufacturing the same, and electronic device |
| JP2017005273A (en) * | 2012-01-23 | 2017-01-05 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
| KR101849575B1 (en) * | 2011-09-02 | 2018-04-17 | 엘지디스플레이 주식회사 | Organic electro-luminesence display panel and manufactucring method of the same |
-
2020
- 2020-03-24 KR KR1020200035389A patent/KR102386990B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101849575B1 (en) * | 2011-09-02 | 2018-04-17 | 엘지디스플레이 주식회사 | Organic electro-luminesence display panel and manufactucring method of the same |
| JP2017005273A (en) * | 2012-01-23 | 2017-01-05 | 株式会社半導体エネルギー研究所 | Manufacturing method of semiconductor device |
| KR20140052870A (en) | 2012-10-24 | 2014-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| KR20150122589A (en) * | 2014-04-23 | 2015-11-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Imaging device |
| KR20160130708A (en) * | 2015-05-04 | 2016-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device, method for manufacturing the same, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102386990B1 (en) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265267B1 (en) | Semiconductor device with contact plug and manufacturing method thereof | |
| CN1196190C (en) | Method for preventing semiconductor layer bending and semiconductor device formed by said method | |
| JPH10189587A (en) | Composite dielectric layer and forming method thereof | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| US5716891A (en) | Fabrication process of semiconductor device | |
| US20080230845A1 (en) | Semiconductor device and method of forming the same | |
| CN114759094A (en) | Semiconductor structure and preparation method | |
| KR102386990B1 (en) | Device comprising a hydrogen diffusion barrier and fabricating method of the same | |
| KR100725369B1 (en) | Semiconductor device having multilayer structure and fabrication method thereof | |
| KR930009482B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6011289A (en) | Metal oxide stack for flash memory application | |
| US7084000B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| US6144094A (en) | Semiconductor device including an insulation film and electrode having nitrogen added thereto | |
| KR100290781B1 (en) | Semiconductor device and manufacturing method | |
| JP2005183422A (en) | Dielectric film having high dielectric constant, mos field effect transistor, and semiconductor device | |
| KR940007655B1 (en) | Nonvolatile semiconductor memory device and fabricating method thereof | |
| JP2005116725A (en) | Semiconductor device and its manufacturing method | |
| US20230352297A1 (en) | Method of manufacturing semiconductor device | |
| KR0171096B1 (en) | Capacitor fabrication method | |
| US20230231050A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20000001261A (en) | Method for forming eprom cells | |
| CN116013965A (en) | Gate structure and preparation method thereof | |
| KR100367397B1 (en) | Contact Forming Method of Semiconductor Device | |
| US9484449B2 (en) | Integrated circuits with diffusion barrier layers and processes for preparing integrated circuits including diffusion barrier layers | |
| KR20010058614A (en) | Method For Forming The Gate Oxide Having Double Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |