KR20210102524A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210102524A
KR20210102524A KR1020200015826A KR20200015826A KR20210102524A KR 20210102524 A KR20210102524 A KR 20210102524A KR 1020200015826 A KR1020200015826 A KR 1020200015826A KR 20200015826 A KR20200015826 A KR 20200015826A KR 20210102524 A KR20210102524 A KR 20210102524A
Authority
KR
South Korea
Prior art keywords
pads
display
substrate
substrate pads
circuit board
Prior art date
Application number
KR1020200015826A
Other languages
English (en)
Inventor
오명수
박두산
진현철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200015826A priority Critical patent/KR20210102524A/ko
Priority to US17/075,307 priority patent/US11262811B2/en
Priority to CN202110180352.XA priority patent/CN113284927A/zh
Publication of KR20210102524A publication Critical patent/KR20210102524A/ko
Priority to US17/652,975 priority patent/US11693458B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는, 제1 기판 패드들 및 제2 기판 패드들을 포함하는 연성 회로 기판, 상기 연성 회로 기판과 연결된 메인 회로 기판, 상기 연성 회로 기판을 통해 상기 메인 회로 기판과 연결되고, 각각이 상기 제1 기판 패드들과 적어도 일부가 중첩하는 제1 표시 패드들, 및 각각이 상기 제2 기판 패드들과 적어도 일부가 중첩하는 제2 표시 패드들을 포함하는 표시 패널을 포함하고, 상기 제1 기판 패드들 및 상기 제2 기판 패드들의 상기 제1 방향에서의 너비는, 상기 제2 방향으로 연장된 상기 연성 회로 기판의 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 증가한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 상세하게는 신뢰성이 향상된 표시 장치에 관한 것이다.
표시 장치는, 표시 패널이 제조된 후 표시 패널에 회로 기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 연성 회로 기판을 표시 패널에 본딩 한다.
본 발명은 이방성 도전 필름의 본딩 시 발생하는 연성 회로 기판의 불량을 방지하여 신뢰성이 향상된 표시 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 표시 장치는, 제1 방향으로 배열되어 배치된 제1 기판 패드들, 및 상기 제1 방향으로 배열되고 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 기판 패드들과 이격되고 상기 제1 기판 패드들과 교번하여 배치된 제2 기판 패드들을 포함하는 연성 회로 기판, 상기 연성 회로 기판과 연결된 메인 회로 기판, 상기 연성 회로 기판을 통해 상기 메인 회로 기판과 연결되고, 각각이 상기 제1 기판 패드들과 적어도 일부가 중첩하는 제1 표시 패드들, 및 각각이 상기 제2 기판 패드들과 적어도 일부가 중첩하는 제2 표시 패드들을 포함하는 표시 패널을 포함하고, 상기 제1 기판 패드들 및 상기 제2 기판 패드들의 상기 제1 방향에서의 너비는, 상기 제2 방향으로 연장된 상기 연성 회로 기판의 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 증가하고, 상기 제1 표시 패드들 중 인접한 제1 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일하고, 상기 제2 표시 패드들 중 인접한 제2 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일하다.
상기 제1 표시 패드들 각각이, 대응되는 상기 제1 기판 패드들과 중첩하는 면적, 및 상기 제2 표시 패드들 각각이, 대응되는 상기 제2 기판 패드들과 중첩하는 면적은, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 및 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는, 상기 중심축을 기준으로 서로 대칭인 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 제1 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하고, 상기 제2 기판 패드들 중 인접한 제2 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 할 수 있다.
상기 제1 표시 패드들 및 상기 제2 표시 패드들 각각의 제1 방향에서의 너비는 동일한 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 제1 기판 패드들의 상기 제1 방향에서의 너비 차이는 동일하고, 상기 제2 기판 패드들 중 인접한 제2 기판 패드들의 상기 제1 방향에서의 제1 방향에서의 너비 차이는 동일한 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일하고, 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일한 것을 특징으로 할 수 있다.
상기 연성 회로 기판은, 절연층, 상기 절연층 상에 배치된 복수의 기판 신호 라인들, 상기 기판 신호 라인들의 일부를 노출시키는 개구부들이 정의된 솔더레지시트층을 포함하고,
상기 기판 신호 라인들은, 상기 개구부들을 통해 대응되는, 상기 제1 기판 패드들 및 상기 제2 기판 패드들에 연결되는 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 두 개의 제1 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제1 기판 패드들과 대응되는 두 개의 제1 표시 패드들 중 상기 중심축과 상대적으로 이격된 제1 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하고, 상기 제2 기판 패드들 중 인접한 두 개의 제2 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제2 기판 패드들과 대응되는 두 개의 제2 표시 패드들 중 상기 중심축과 상대적으로 이격된 제2 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하는 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 및 상기 제2 기판 패드들은 상기 제1 표시 패드들 및 상기 제2 표시 패드들과 이방성 도전 필름(anisotropic conductive film)에 의해 접속되는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 제1 방향으로 배열되어 배치된 제1 기판 패드들, 및 상기 제1 방향으로 배열되고 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 기판 패드들과 이격되고 상기 제1 기판 패드들과 교번하여 배치된 제2 기판 패드들을 포함하는 연성 회로 기판, 상기 연성 회로 기판과 연결된 메인 회로 기판, 상기 연성 회로 기판을 통해 상기 메인 회로 기판과 연결되고, 각각이 상기 제1 기판 패드들과 적어도 일부가 중첩하는 제1 표시 패드들, 및 각각이 상기 제2 기판 패드들과 적어도 일부가 중첩하는 제2 표시 패드들을 포함하는 표시 패널을 포함하고, 상기 제1 표시 패드들 각각이, 대응되는 상기 제1 기판 패드들과 중첩하는 면적, 및 상기 제2 표시 패드들 각각이, 대응되는 상기 제2 기판 패드들과 중첩하는 면적은, 상기 연성 회로 기판의 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소한다.
상기 제1 기판 패드들 및 상기 제2 기판 패드들의 상기 제1 방향에서의 너비는, 상기 제2 방향으로 연장된 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 및 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는, 상기 중심축을 기준으로 서로 대칭인 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 제1 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하고, 상기 제2 기판 패드들 중 인접한 제2 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 할 수 있다.
상기 제1 표시 패드들 중 인접한 제1 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일하고, 상기 제2 표시 패드들 중 인접한 제2 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일한 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 제1 기판 패드들의 상기 제1 방향에서의 너비 차이는 동일하고, 상기 제2 기판 패드들 중 인접한 제2 기판 패드들의 상기 제1 방향에서의 제1 방향에서의 너비 차이는 동일한 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일하고, 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일한 것을 특징으로 할 수 있다.
상기 연성 회로 기판은, 절연층, 상기 절연층 상에 배치된 복수의 기판 신호 라인들, 상기 기판 신호 라인들의 일부를 노출시키는 개구부들이 정의된 솔더레지시트층을 포함하고, 상기 기판 신호 라인들은, 상기 개구부들을 통해 대응되는, 상기 제1 기판 패드들 및 상기 제2 기판 패드들에 연결되는 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 중 인접한 두 개의 제1 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제1 기판 패드들과 대응되는 두 개의 제1 표시 패드들 중 상기 중심축과 상대적으로 이격된 제1 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하고, 상기 제2 기판 패드들 중 인접한 두 개의 제2 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제2 기판 패드들과 대응되는 두 개의 제2 표시 패드들 중 상기 중심축과 상대적으로 이격된 제2 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하는 것을 특징으로 할 수 있다.
상기 제1 기판 패드들 및 상기 제2 기판 패드들은 상기 제1 표시 패드들 및 상기 제2 표시 패드들과 이방성 도전 필름(anisotropic conductive film)에 의해 접속되는 것을 특징으로 할 수 있다.
본 발명에 따르면, 표시 패드들 사이의 이격거리를 중심축에서 일 방향을 따라 기판 패드들과 동일하게 증가시킬 뿐만 아니라, 표시 패드들 각각의 너비를 중심축에서 제일 방향을 따라 등 간격으로 증가 시킴으로써, 열 압착 시 기판 패드들의 밀림 현상에 의한 오 정렬을 보상할 수 있다. 이에 따라, 전기적 결합이 향상된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 일 부분의 확대된 평면도이다.
도 4b는 도 4a의 I-I'를 따라 절단한 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시 패널에 포함된 표시 패드 영역의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 연성 회로 기판에 포함된 기판 패드 영역의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패드들 및 기판 패드들의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널에 포함된 표시 패드 영역의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2a는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 단면도이다.
도 1 내지 도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 연성 회로 기판(FPCB), 및 메인 회로 기판(MPCB)을 포함할 수 있다.
별도로 도시하지 않았으나, 표시 장치(DD)는 표시 패널(DP)을 커버하는 윈도우 및 윈도우와 결합하여 표지 장치(DD)의 외관을 정의하는 샤시 부재 또는 몰딩 부재를 더 포함할 수 있다.
표시 패널(DP)은 액정 표시 패널(liqid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel), 및 유기발광표시 패널(organic light emitting display panel) 중 어느 하나 일 수 있고, 표시 패널(DP)이 액정 표시 패널일 때, 표시 장치(DD)는 표시 패널(DP) 하부에 배치된 백라이트 유닛을 더 포함할 수 있다.
표시 패널(DP)은 제1 표시 기판(100) 및 제2 표시 기판(200)을 포함할 수 있다. 제2 표시 기판(200)은 제1 표시 기판(100) 마주할 수 있다. 제1 표시 기판(100)과 제2 표시 기판(200) 사이에는 이미지 생성을 위한 계조 표시층이 배치될 수 있다. 계조 표시층은 표시 패널의 종류에 따라 액정층, 유기발광층, 전기영동층을 포함할 수 있다.
도 1에 도시된 것과 같이, 표시 패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시 영역(DA)은 비표시 영역(NDA)에 의해 에워싸일 수 있다. 다만, 이에 한정되는 것은 아니며, 비표시 영역(NDA)은 연성 회로 기판(FPCB)에 인접한 일 측 영역에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉, 표시 패널(DP)의 두께 방향은 제3 방향축(DR3)이 지시한다. 이하에서 설명되는 각 구성들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시 패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시 장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함할 수도 있다.
메인 회로 기판(MPCB)에는 신호 제어부(SC)가 실장될 수 있다. 신호 제어부(SC)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어신호를 수신한다. 신호 제어부(SC)는 표시 패널(DP)에 제어신호를 제공할 수 있다.
연성 회로 기판(FPCB)은 전도성 접착 부재에 의해 표시 패널(DP)의 표시 패드 영역(PDA) 및 메인 회로 기판(MPCB)의 메인 패드 영역(미도시) 각각에 접속될 수 있다. 전도성 접착 부재는 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 포함할 수 있다. 이하, 이방성 도전 필름(ACF)으로 설명된다.
본 실시예에서 연성 회로 기판(FPCB)은 복수로 제공될 수 있다. 예를 들어, 연성 회로 기판들은 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 연성 회로 기판(FPCB)은 적어도 일부가 중첩하는 2 종의 연성 회로 기판들을 포함할 수 있다.
본 실시예에서 표시 패드 영역(PDA)은 제1 표시 기판(100)에 배치되는 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 본 발명의 일 실시예에서 표시 패드 영역(PDA)은 제2 표시 기판(200)에 배치될 수도 있다.
연성 회로 기판(FPCB)은, 구동칩(DC)을 포함할 수 있다. 메인 회로 기판(MPCB)으로부터 구동칩(DC)에 신호를 전달하고, 구동칩(DC)으로부터 표시 패널(DP)에 신호를 전달할 수 있다. 본 실시예에서 구동칩(DC) 각각은 데이터 구동회로일 수 있다. 본 발명의 일 실시예에서 연성 회로 기판(FPCB)은 신호 제어부(SC)로부터 제공된 신호를 표시 패널(DP)에 전달할 수 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D)은 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm) 및 보조 신호라인들(PL-G, PL-D)을 포함할 수 있다.
게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 배열되고, 복수 개의 데이터 라인들(DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn)과 절연 교차한다. 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm)은 표시 영역(DA)에 중첩하게 배치된다. 보조 신호라인들(PL-G, PL-D)은 비표시 영역(NDA)에 중첩하게 배치되고, 보조 신호라인들(PL-G, PL-D)은 대응되는 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm)에 연결된다.
데이터 라인들(DL1~DLm)에 연결되는 제2 보조 신호라인들(PL-D)은 복수 개의 데이터 라인들(DL1~DLm)과 다른 층 상에 배치될 수 있다. 컨택홀(CH)을 통해 데이터 라인들(DL1~DLm)은 제2 보조 신호라인들(PL-D) 중 대응하는 제2 보조 신호라인들(PL-D)에 전기적으로 연결될 수 있다. 컨택홀(CH)은 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D) 사이에 배치된 적어도 하나의 절연층을 관통한다. 도 2에는 2개의 컨택홀(CH)을 예시적으로 도시하였다.
본 발명의 일 실시예에서 컨택홀(CH)은 생략될 수 있다. 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D)은 동일한 층 상에 배치될 수도 있다. 이때, 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D) 중 연결된 데이터 라인과 제2 보조 신호라인은 하나의 신호라인으로 정의될 수도 있다. 이때 서로 연결된 데이터 라인과 제2 보조 신호라인은 하나의 신호라인의 서로 다른 부분으로 정의될 수 있다.
표시 영역(DA)에는 화소들(PX11~PXnm)이 배치될 수 있다. 비표시 영역(NDA)에는 화소들(PX11~PXnm)이 미 배치될 수 있다. 화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다.
도 2a에는 매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 다이아몬드 형태로 배치될 수 있으며, 이 경우 화소들(PX11~PXnm)의 배치 구조는 펜타일 구조로 정의될 수 있다.
도 2에 도시된 것과 같이, 표시 패드 영역(PDA) 각각에는 2개의 패드 행(PD1, PD2)이 배치된다. 2개의 패드 행(PD1, PD2) 각각은 제1 방향(DR1)으로 배열된 복수 개의 표시 패드들을 포함한다. 제1 표시 패드행(PD1)은 제2 표시 패드행(PD2)과 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 이격되어 배치된다. 제2 방향(DR2)에서 제2 표시 패드행(PD2)은 제1 표시 패드행(PD1)보다 표시 패널(DP)의 엣지(E-DP)에 더 멀리 이격되어 배치되고, 표시 영역(DA)에 더 인접하게 배치된다. 제1 표시 패드행(PD1)에 배치된 제1 표시 패드들 및 제1 표시 패드행(PD1)에 배치된 제2 표시 패드들은 서로 교번하여 배치될 수 있다. 제1 표시 패드행(PD1) 및 제2 표시 패드행(PD2)의 패드들은 대응되는 제2 보조 신호라인들(PL-D)에 각각 연결된다.
게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시 패널(DP)에 집적화될 수 있다. 제1 보조 신호라인들(PL-G)은 게이트 구동회로(GDC)로부터 게이트 신호를 수신한다.
도 2b를 참조하면, 본 실시예에서 연성 회로 기판(FPCB)은 소정의 곡률을 가지고 표시 패널(DP)의 배면(DP-BS)을 향하는 방향으로 벤딩 될 수 있다. 이때, 메인 회로 기판(MPCB)는 표시 패널(DP)의 배면(DP-BS) 상에 배치될 수 있다.
도 3a 및 도 3b은 본 발명의 실시예에 따른 표시 패널(DP)의 표시 영역(DA)의 단면도이다. 도 3a는 액정표시 패널의 화소(PX)에 대응하는 단면을 도시하였고, 도 3b는 유기발광표시패널의 화소(PX)에 대응하는 단면을 도시하였다.
도 3a를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(DP)의 계조 표시층은 액정층을 포함할 수 있다. 따라서, 표시 패널(DP)은 액정 표시 패널일 수 있다. 표시 패널(DP)이 액정 표시 패널일 때, 표시 장치(DD)는 표시 패널(DP) 하부에 배치된 백라이트 유닛을 더 포함할 수 있다.
액정 표시 패널의 화소(PX)는 트랜지스터(TR), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
트랜지스터(TR)는 게이트 라인에 연결된 제어 전극(GE), 제어 전극(GE)에 중첩하는 활성화부(AL), 데이터 라인에 연결된 입력 전극(SE), 및 입력 전극(SE)과 이격되어 배치된 출력 전극(DE)을 포함한다. 액정 커패시터(Clc)는 화소 전극(PE) 및 공통 전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소 전극(PE)과 화소 전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 베이스 기판(BS1)의 일면 상에 제어 전극(GE) 및 스토리지 라인(STL)이 배치된다. 제1 베이스 기판(BS1)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 제1 베이스 기판(BS1)의 일면 상에 제어 전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(10) 상에 제어 전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층(SCL)과 오믹 컨택층(OCL)을 포함할 수 있다. 제1 절연층(10) 상에 상기 반도체층(SCL)이 배치되고, 반도체층(SCL) 상에 상기 오믹 컨택층(OCL)이 배치된다.
반도체층(SCL)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 반도체층(SCL)은 금속 산화물 반도체를 포함할 수 있다. 오믹 컨택층(OCL)은 반도체층보다 고밀도로 도핑된 도펀트를 포함할 수 있다. 오믹 컨택층(OCL)은 이격된 2개의 부분을 포함할 수 있다. 본 발명의 일 실시예에서 오믹 컨택층(OCL)은 일체의 형상을 가질 수 있다.
활성화부(AL) 상에 출력 전극(DE)과 입력 전극(SE)이 배치된다. 출력 전극(DE)과 입력 전극(SE)은 서로 이격되어 배치된다. 제1 절연층(10) 상에 활성화부(AL), 출력 전극(DE), 및 입력 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다 제2 절연층(20) 및 제3 절연층(30)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공하는 단층의 유기층일 수 있다. 본 실시예에서 제3 절연층(30)은 복수 개의 컬러필터들을 포함할 수 있다. 제3 절연층(30) 상에 제4 절연층(40)이 배치된다. 제4 절연층(40)은 컬러필터들을 커버하는 무기층일 수 있다.
도 3a에 도시된 것과 같이, 제4 절연층(40) 상에 화소 전극(PE)이 배치된다. 화소 전극(PE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하는 컨택홀(CH-L)을 통해 상기 출력전극(DE)에 연결된다. 제4 절연층(40) 상에 상기 화소 전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 베이스 기판(BS2)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 제2 베이스 기판(BS2)의 하면 상에 블랙 매트릭스층(BM)이 배치된다. 즉, 블랙 매트릭스층(BM)에는 화소 영역들에 대응하는 개구부들이 정의될 수 있다. 블랙 매트릭스층(BM)에 중첩하게 스페이서(CS)가 배치될 수 있다.
제2 베이스 기판(BS2)의 하면 상에 블랙 매트릭스층(BM)을 커버하는 절연층들이 배치된다. 도 3a에는 평탄면을 제공하는 제5 절연층(50)이 예시적으로 도시되었다. 제5 절연층(50)은 유기물질을 포함할 수 있다.
제2 베이스 기판(BS2)의 하면 상에 공통 전극(CE)이 배치된다. 공통 전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다.
한편, 도 3a에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 제1 표시 기판(100)과 제2 표시 기판(200)은 제3 방향(DR3)에서 뒤집어 질 수 있다. 컬러 필터들은 제2 표시 기판(200)에 배치될 수도 있다.
도 3a를 참조하여 VA(Vertical Alignment)모드의 액정 표시 패널을 예시적으로 설명하였으나, 본 발명의 일 실시예에서 IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드, SVA(Super Vertical Alignment) 모드, SS-VA(Surface-Stabilized Vertical Alignment) 모드의 액정 표시 패널이 적용될 수 있다.
도 3a를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(DP)의 계조 표시층은 유기발광층을 포함할 수 있다. 따라서, 표시 패널(DP)은 유기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 화소(PX)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 발광소자(OLED)를 포함할 수 있다.
유기 발광 표시 패널은 표시 기판(100)과 봉지 기판(200)을 포함한다. 표시 기판(100)은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 커버층(CL)을 포함한다. 봉지 기판(200)은 제2 베이스 기판(BS2), 제2 베이스 기판(BS2) 상에 배치된 블랙 매트릭스층(BM) 및 컬러 변환층(CCL)을 포함할 수 있다.
제1 베이스 기판(BS1)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다.
도 3b에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1, 제2, 제3, 및 제4 관통홀(CH1, CH2, CH3, CH4) 역시 예시적으로 도시되었다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다
중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 발광 개구부(OP)가 정의된다. 화소 정의막(PDL)의 발광 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 3b에 도시된 것과 같이, 표시 패널(DP)은 발광 영역(PXA) 및 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워싸을 수 있다. 본 실시예에서 발광 영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 본 발명의 일시예에서 발광층(EML)은 발광 영역(PXA)에 배치되고, 비발 광영역(NPXA)에 미 배치될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 제1 색광 예컨대 블루광을 생성할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들에 공통적으로 배치된다. 제2 전극(CE) 상에 제2 전극(CE)을 보호하는 커버층(CL)이 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다.
제2 베이스기판(BS2)은 커버층(CL)과 이격되어 배치된다. 제2 베이스기판(BS2)은 유리기판, 플라스틱기판, 및 PI(polyimide)를 포함하는 기판 중 어느 하나일 수 있다. 컬러 변환층(CCL)은 화소(PX)에 따라 제1 색광을 투과시키거나, 제1 색광을 제2 색광 또는 제3 색광으로 변환시킬 수 있다. 컬러 변환층(CCL)은 양자점을 포함할 수 있다.
본 발명의 일 실시예에서 봉지 기판(200)은 박막 봉지층으로 대체될 수 있다. 이때, 블랙 매트릭스층(BM) 및 컬러 변환층(CCL)은 박막 봉지층 상에 배치될 수 있다. 박막 봉지층은 유기층 및 상기 유기층을 밀봉하는 적어도 하나의 무기층들을 포함할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 일 부분의 확대된 평면도이다. 도 4b는 도 4a의 I-I'를 따라 절단한 단면도이다. 도 1 및 도 3b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 4a에는 표시 패널(DP)에 포함된 표시 패드 영역(PDA) 및 표시 패드 영역(PDA)과 접속되는 연성 회로 기판(FPCB, 도 1 참조)의 기판 패드 영역(FDA)을 점선으로 도시하였다. 표시 패드 영역(PDA) 및 기판 패드 영역(FDA) 각각은 복수의 패드들을 포함한다. 예를 들어, 표시 패드 영역(PDA)은 복수 개의 표시 패드들을 포함하고, 기판 패드 영역(FDA)은 표시 패드들과 대응되는 복수 개의 기판 패드들을 포함할 수 있다.
표시 패드 영역(PDA) 각각에는 2개의 패드 행(PD1, PD2)이 배치된다. 2개의 패드 행(PD1, PD2) 각각은 제1 방향(DR1)으로 배열된 복수 개의 표시 패드들을 포함한다. 제1 표시 패드행(PD1)은 제2 표시 패드행(PD2)과 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 이격되어 배치된다. 제1 표시 패드행(PD1)에 배치된 제1 표시 패드들 및 제1 표시 패드행(PD1)에 배치된 제2 표시 패드들은 서로 교번하여 배치될 수 있다. 제1 표시 패드행(PD1) 및 제2 표시 패드행(PD2)의 패드들은 대응되는 제2 보조 신호라인들(PL-D)에 각각 연결된다.
도 4a 및 도 4b에 도시된 제1 표시 기판(100)은 도 3a에 도시된 액정 표시 패널을 기준으로 도시하였다.
도 4b를 참조하면, 본 발명에 따른 표시 패드들(PD1-P, PD2-P)는 제1 내지 제4 절연층(10 내지 40)을 관통하는 컨택홀들(CH-1, CH-2)을 통해 서로 다른 보조 신호 라인(PL-D)에 연결된다. 제1 표시 패드(PD1-P) 및 제2 표시 패드(PD2-P) 각각은 제1 내지 제4 절연층(10 내지 40)으로부터 노출된다. 표시 패드들(PD1-P, PD2-P)이 생략되는 경우, 보조 신호라인(PL-D)의 말단부분이 제1 내지 제4 절연층(10 내지 40)으로부터 노출될 수도 있다.
연성 회로 기판(FPCB)은 절연층(IL-1), 기판 신호 라인(SL), 솔더레지스트층(SR), 및 기판 패드들(F-PD1, F-PD2)를 포함할 수 있다.
솔더레지스트층(SR)은 기판 신호 라인(SL)의 적어도 일부를 노출시키는 개구부들이 정의될 수 있다. 제1 기판 패드(F-PD1) 및 제2 기판 패드(F-PD2)는 솔더레지스트층(SR)의 개구부들에 의해 노출된 서로 다른 기판 신호 라인(SL)과 연결될 수 있다. 표시 패드들(F-PD1, F-PD2)은 이방성 도전 필름(ACF)을 통해 대응되는 기판 패드들(F-PD1, F-PD2)에 전기적으로 접속될 수 있다.
5a는 본 발명의 일 실시예에 따른 표시 패널에 포함된 표시 패드 영역의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 연성 회로 기판에 포함된 기판 패드 영역의 평면도이다. 도 6은 본 발명의 일 실시예에 따른 표시 패드들 및 기판 패드들의 평면도이다. 도 1 및 도 4b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 5a에는 표시 패널(DP)에 포함된 표시 패드 영역(PDA)을 점선으로 도시하였으며, 표시 패드 영역(PDA)에 포함된 표시 패드들(PD1, PD2) 만을 간략하게 도시하였다.
본 실시예에서 표시 패드 영역(PDA) 각각에는 2개의 패드 행(PD1, PD2)이 배치된다. 2개의 패드 행(PD1, PD2) 각각은 제1 방향(DR1)으로 배열된 복수 개의 표시 패드들을 포함한다. 제1 표시 패드행(PD1)은 제2 표시 패드행(PD2)과 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 이격되어 배치된다.
2개의 패드 행(PD1, PD2) 각각에 포함된 표시 패드들 각각은 서로 동일한 너비를 가질 수 있다. 예를 들어, 표시 패드들 각각은 제1 방향(DR1)에서 동일한 너비(PW)를 가질 수 있다.
본 발명에 따르면, 표시 패드 영역(PDA)의 중심축(CC)을 기준으로, 인접한 표시 패드들 사이의 이격거리는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 증가할 수 있다.
예를 들어, 제1 표시 패드(P1)와 제2 표시 패드(P2) 사이의 이격거리(PF1)는 제2 표시 패드(P2)와 제3 표시 패드(P3) 사이의 이격거리(PF2) 및 제3 표시 패드(P3)와 제4 표시 패드(P4) 사이의 이격거리(PF3) 차이와 동일할 수 있다.
따라서, 본 발명에 따르면, 2개의 패드 행(PD1, PD2) 각각에 포함된 표시 패드들 중 인접한 표시 패드들 사이의 이격거리는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 증가할 수 있다.
이때, 제1 패드 행(PD1)의 포함된 제1 표시 패드들 중 인접한 표시 패드들 사이의 이격거리 차이와 제2 패드 행(PD2)의 포함된 제2 표시 패드들 중 인접한 표시 패드들 사이의 이격거리 차이는 서로 상이할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5b에는 연성 회로 기판(FPCB)에 포함된 기판 패드 영역(FDA)을 점선으로 도시하였으며, 기판 패드 영역(FDA)에 포함된 기판 패드들(FD1-1 내지 FD2-3) 및 각각에 연결된 기판 신호 라인들(SL)을 간략하게 도시하였다.
본 실시예에서 기판 패드 영역(FDA) 각각에는 표시 패드 영역(PDA)의 제1 패드 행(PD1)에 접속되는 제1 기판 패드들(FD1-1, FD1-2) 및 표시 패드 영역(PDA)의 제2 패드 행(PD2)에 접속되는 제2 기판 패드들(FD2-1, FD2-2, FD2-3)을 포함할 수 있다. 따라서, 제1 표시 패드들은 제1 기판 패드들(FD1-1, FD1-2)과 적어도 일부가 중첩하고, 제2 표시 패드들은 제2 기판 패드들(FD2-1, FD2-2, FD2-3)과 적어도 일부가 중첩할 수 있다.
제1 기판 패드들(FD1-1, FD1-2) 중 기판 패드 영역(FDA)의 중심축(CC)을 기준으로 대칭되는 제1 기판 패드들(FD1-1, FD1-2)은 동일한 참조 부호를 부여 하였으며, 제2 기판 패드들(FD2-1, FD2-2, FD3-1) 중 중심축(CC)을 기준으로 대칭되는 제2 기판 패드들(FD2-1, FD2-2, FD3-1)은 동일한 참조 부호를 부여하였다.
제1 기판 패드들(FD1-1, FD1-2) 및 제2 기판 패드들(FD2-1, FD2-2, FD3-1) 각각은, 제1 방향(DR1)을 따라 배열될 수 있다. 제1 기판 패드들(FD1-1, FD1-2) 및 제2 기판 패드들(FD2-1, FD2-2, FD3-1)은 제2 방향(DR2)을 따라 서로 이격될 수 있다. 제1 기판 패드들(FD1-1, FD1-2) 및 제2 기판 패드들(FD2-1, FD2-2, FD3-1)은 서로 교번하여 배치될 수 있다.
본 발명에 따르면, 제1 기판 패드들(FD1-1, FD1-2) 및 제2 기판 패드들(FD2-1, FD2-2, FD3-1) 각각의 제1 방향(DR1)에서의 너비는, 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 증가할 수 있다.
따라서, 도 5a에서 설명한 것과 같이, 인접한 표시 패드들 사이의 "이격거리"가 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 증가하는 것과 달리, 본 발명에서 연성 회로 기판(FPCB)에 포함된 기판 패드들의"너비"는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 증가할 수 있다.
예를 들어, 제1 기판 패드(FD2-1)는 제1 방향(DR1)에서의 제1 너비(FW1)를, 제2 기판 패드(FD2-2)는 제1 방향(DR1)에서의 제2 너비(FW2)를, 제3 기판 패드(FD2-3)는 제1 방향(DR1)에서의 제3 너비(FW3)를 가질 수 있다. 이때, 제1 너비(FW1)와 제2 너비(FW2)의 차이는, 제3 너비(FW3)와 제4 너비(FW4)의 차이와 동일할 수 있다.
이에 따라, 인접한 기판 패드들간의 이격거리는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 등 간격으로 감소할 수 있다.
예를 들어, 제1 기판 패드(FD2-1)와 제2 기판 패드(FD2-2)의 이격거리(DF1)는 제2 기판 패드(FD2-2)와 제3 기판 패드(FD2-3)의 이격거리(DF2)보다 클 수 있다.
본 발명에 따르면, 중심축(CC)을 기준으로 오른쪽에 배치된 기판 패드들과 중심축(CC)을 기준으로 왼쪽에 배치된 기판 패드들의 너비 및 배치 관계는 대칭일 수 있다.
도 6은 표시 패드들(도 5a 참조)과 기판 패드들(도 5b 참조)이 결합된 상태의 평면도를 도시하였다. 표시 패드들은 설명의 편의를 위하여 음영처리를 하였으며, 표시 패드들과 기판 패드들이 중첩되는 영역은 상대적으로 연한 음영처리를 하였다.
본 발명에 따른 표시 패드들과 기판 패드들의 접합은 도 4b에서 설명한 것과 같이, 표시 패드들과 기판 패드들 사이에 이방성 도전 필름(ACF)를 배치시키고, 이방성 도전 필름(ACF)을 열 압착 공정을 통해 표시 패드들과 기판 패드들을 접합 시킨다. 이 과정에서 상대적으로 플렉서블한 연성 회로 기판(FPCB)에 포함된 기판 패드들은 열 압착에 의해 중심축(CC)에서 제1 방향(DR1)을 따라 밀리는 현상이 발생할 수 있다.
따라서, 기판 패드들 사이의 이격거리를 중심축(CC)에서 제1 방향(DR1)을 따라 점진적으로 증가시키고, 표시 패드들 사이의 이격거리를 중심축(CC)에서 제1 방향(DR1)을 따라 기판 패드들과 동일하게 증가시키더라도, 열 압착에 의한 기판 패드들의 밀림 현상에 의해 표시 패드들과 오 정렬 문제가 발행할 수 있다.
본 발명에 따르면, 표시 패드들 사이의 이격거리를 중심축(CC)에서 제1 방향(DR1)을 따라 기판 패드들과 동일하게 증가시킬 뿐만 아니라, 표시 패드들 각각의 너비를 중심축(CC)에서 제1 방향(DR1)을 따라 등 간격으로 증가 시킴으로써, 열 압착 시 기판 패드들의 밀림 현상에 의한 오(miss) 정렬을 보상할 수 있다. 이에 따라, 전기적 결합이 향상된 표시 장치(DD)를 제공할 수 있다.
본 발명에 따르면, 표시 패드들 사이의 이격거리를 중심축(CC)에서 제1 방향(DR1)을 따라 기판 패드들과 동일하게 증가시키고, 표시 패드들 각각의 너비를 중심축(CC)에서 제1 방향(DR1)을 따라 등 간격으로 증가 시키더라도, 열 압착에 의한 기판 패드들의 밀림 현상에 의해 표시 패드들 각각이, 대응되는 기판 패드들과 평면상에서 중첩하는 면적은, 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 감소할 수 있다.
예를 들어, 제1 표시 패드(PD2-1)와 제1 기판 패드(FD2-1)는 평면상에서 중첩하는 제1 면적(AR1)을, 제2 표시 패드(PD2-2)와 제2 기판 패드(FD2-2)는 평면상에서 중첩하는 제2 면적(AR2)을, 제3 표시 패드(PD2-3)와 제3 기판 패드(FD2-3)는 평면상에서 중첩하는 제3 면적(AR3)을, 제4 표시 패드(PD2-4)와 제4 기판 패드(FD2-4)는 평면상에서 중첩하는 제4 면적(AR4)을 포함할 수 있다. 본 발명에 따르면, 제1 면적(AR1)에서 제4 면적(AR4)으로 갈수록 감소할 수 있다. 본 발명에 따르면, 기판 패드들의 너비를 너비를 중심축(CC)에서 제1 방향(DR1)을 따라 등 간격으로 증가 시키킴으로써, 중심축(CC)에서 제1 방향(DR1)을 따라 감소하는 중첩 면적을 보상할 수 있다.
본 발명에 따르면, 열 압착에 의한 기판 패드들의 밀림 현상에 의해 기판 신호 라인과 인접한 표시 패드 사이의 이격 거리는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 감소할 수 있다.
예를 들어, 제5 기판 패드(FD1-1)과 연결된 제1 기판 신호 라인(SL1)과 제2 표시 패드(PD2-2)는 제1 이격거리(LD1)를, 제6 기판 패드(FD1-2)과 연결된 제2 기판 신호 라인(SL2)과 제3 표시 패드(PD2-3)는 제2 이격거리(LD2)를, 제7 기판 패드(FD1-3)과 연결된 제3 기판 신호 라인(SL3)과 제4 표시 패드(PD2-4)는 제3 이격거리(LD3)을 포함할 수 있다. 제3 이격거리(LD3)가 최 외각에 배치된 기판 신호 라인 및 표시 패드 사이의 이격거리라고 할 때, 본 발명에 따르면, 제3 이격거리(LD3)는 5um 이상일 수 있다. 제3 이격거리(LD3)가 5um 미만인 경우, 기판 신호 라인과 표시 패드 사이의 전기적 간섭에 의해 불량이 발생할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널에 포함된 표시 패드 영역의 평면도이다. 도 1 내지 도 6과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 7을 참조하면, 본 실시예에서 연성 회로 기판(FPCB-A)은 복수의 패드 쌍들(FD1-A, FD1-B, FC2-A, FD2-B, FD2-C)를 포함한다. 복수의 패드 쌍들(FD1-A, FD1-B, FC2-A, FD2-B, FD2-C)은 중심축(CC)을 기준으로 대칭일 수 있다.
본 실시예에 따르면, 복수의 패드 쌍들(FD1-A, FD1-B, FC2-A, FD2-B, FD2-C)에 포함된 각각의 기판 패드들은 서로 동일한 제1 방향(DR1)에서 서로 동일한 너비를 가질 수 있다.
동일한 열에 배열된 패드 쌍들 예를 들어, 제1 열 패드 쌍들(FD1-A, FD1-B) 각각의 제1 방향(DR1)에서의 너비는, 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 점진적으로 증가할 수 있다. 또한, 제2 열 패드 쌍들(FD2-A, FD2-B, FD2-C) 각각의 제1 방향(DR1)에서의 너비는, 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 점진적으로 증가할 수 있다.
또한, 패드 쌍들(FD1-A, FD1-B, FC2-A, FD2-B, FD2-C) 각각에 포함된 기판 패드들 사이의 이격거리는 중심축(CC)에서 제1 방향(DR1)을 따라 멀어질수록 점진적으로 감소할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치
DP: 표시 패널
FPCB: 연성 회로 기판
MPCB: 메인 회로 기판
DC: 구동칩
PDA: 표시 패드 영역
PD1: 제1 패드 행
PD2: 제2 패드 행
FDA: 기판 패드 영역
ACF: 이방성 도전 필름

Claims (20)

  1. 제1 방향으로 배열되어 배치된 제1 기판 패드들, 및 상기 제1 방향으로 배열되고 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 기판 패드들과 이격되고 상기 제1 기판 패드들과 교번하여 배치된 제2 기판 패드들을 포함하는 연성 회로 기판;
    상기 연성 회로 기판과 연결된 메인 회로 기판;
    상기 연성 회로 기판을 통해 상기 메인 회로 기판과 연결되고, 각각이 상기 제1 기판 패드들과 적어도 일부가 중첩하는 제1 표시 패드들, 및 각각이 상기 제2 기판 패드들과 적어도 일부가 중첩하는 제2 표시 패드들을 포함하는 표시 패널을 포함하고,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들의 상기 제1 방향에서의 너비는,
    상기 제2 방향으로 연장된 상기 연성 회로 기판의 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 증가하고,
    상기 제1 표시 패드들 중 인접한 제1 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일하고, 상기 제2 표시 패드들 중 인접한 제2 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일한 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 표시 패드들 각각이, 대응되는 상기 제1 기판 패드들과 중첩하는 면적, 및 상기 제2 표시 패드들 각각이, 대응되는 상기 제2 기판 패드들과 중첩하는 면적은,
    상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는, 상기 중심축을 기준으로 서로 대칭인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 기판 패드들 중 인접한 제1 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하고,
    상기 제2 기판 패드들 중 인접한 제2 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 표시 패드들 및 상기 제2 표시 패드들 각각의 제1 방향에서의 너비는 동일한 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 기판 패드들 중 인접한 제1 기판 패드들의 상기 제1 방향에서의 너비 차이는 동일하고,
    상기 제2 기판 패드들 중 인접한 제2 기판 패드들의 상기 제1 방향에서의 제1 방향에서의 너비 차이는 동일한 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일하고,
    상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일한 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 연성 회로 기판은,
    절연층, 상기 절연층 상에 배치된 복수의 기판 신호 라인들, 상기 기판 신호 라인들의 일부를 노출시키는 개구부들이 정의된 솔더레지시트층을 포함하고,
    상기 기판 신호 라인들은,
    상기 개구부들을 통해 대응되는, 상기 제1 기판 패드들 및 상기 제2 기판 패드들에 연결되는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 기판 패드들 중 인접한 두 개의 제1 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제1 기판 패드들과 대응되는 두 개의 제1 표시 패드들 중 상기 중심축과 상대적으로 이격된 제1 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하고,
    상기 제2 기판 패드들 중 인접한 두 개의 제2 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제2 기판 패드들과 대응되는 두 개의 제2 표시 패드들 중 상기 중심축과 상대적으로 이격된 제2 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들은 상기 제1 표시 패드들 및 상기 제2 표시 패드들과 이방성 도전 필름(anisotropic conductive film)에 의해 접속되는 것을 특징으로 하는 표시 장치.
  11. 제1 방향으로 배열되어 배치된 제1 기판 패드들, 및 상기 제1 방향으로 배열되고 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 기판 패드들과 이격되고 상기 제1 기판 패드들과 교번하여 배치된 제2 기판 패드들을 포함하는 연성 회로 기판;
    상기 연성 회로 기판과 연결된 메인 회로 기판;
    상기 연성 회로 기판을 통해 상기 메인 회로 기판과 연결되고, 각각이 상기 제1 기판 패드들과 적어도 일부가 중첩하는 제1 표시 패드들, 및 각각이 상기 제2 기판 패드들과 적어도 일부가 중첩하는 제2 표시 패드들을 포함하는 표시 패널을 포함하고,
    상기 제1 표시 패드들 각각이, 대응되는 상기 제1 기판 패드들과 중첩하는 면적, 및 상기 제2 표시 패드들 각각이, 대응되는 상기 제2 기판 패드들과 중첩하는 면적은,
    상기 연성 회로 기판의 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들의 상기 제1 방향에서의 너비는,
    상기 제2 방향으로 연장된 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 증가하는 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는, 상기 중심축을 기준으로 서로 대칭인 것을 특징으로 하는 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 기판 패드들 중 인접한 제1 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하고,
    상기 제2 기판 패드들 중 인접한 제2 기판 패드들 사이의 이격거리는 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 점진적으로 감소하는 것을 특징으로 하는 표시 장치.
  15. 제11 항에 있어서,
    상기 제1 표시 패드들 중 인접한 제1 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일하고,
    상기 제2 표시 패드들 중 인접한 제2 표시 패드들 사이의 상기 제1 방향에서의 이격거리는 동일한 것을 특징으로 하는 표시 장치.
  16. 제11 항에 있어서,
    상기 제1 기판 패드들 중 인접한 제1 기판 패드들의 상기 제1 방향에서의 너비 차이는 동일하고,
    상기 제2 기판 패드들 중 인접한 제2 기판 패드들의 상기 제1 방향에서의 제1 방향에서의 너비 차이는 동일한 것을 특징으로 하는 표시 장치.
  17. 제11 항에 있어서,
    상기 제1 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일하고,
    상기 제2 기판 패드들 각각의 상기 제1 방향에서의 너비는 동일한 것을 특징으로 하는 표시 장치.
  18. 제11 항에 있어서,
    상기 연성 회로 기판은,
    절연층, 상기 절연층 상에 배치된 복수의 기판 신호 라인들, 상기 기판 신호 라인들의 일부를 노출시키는 개구부들이 정의된 솔더레지시트층을 포함하고,
    상기 기판 신호 라인들은,
    상기 개구부들을 통해 대응되는, 상기 제1 기판 패드들 및 상기 제2 기판 패드들에 연결되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 기판 패드들 중 인접한 두 개의 제1 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제1 기판 패드들과 대응되는 두 개의 제1 표시 패드들 중 상기 중심축과 상대적으로 이격된 제1 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하고,
    상기 제2 기판 패드들 중 인접한 두 개의 제2 기판 패드들 사이를 가로지르는 신호 라인과, 상기 두 개의 제2 기판 패드들과 대응되는 두 개의 제2 표시 패드들 중 상기 중심축과 상대적으로 이격된 제2 표시 패드와의 거리는, 상기 중심축에서 상기 제1 방향을 따라 멀어질수록 감소하는 것을 특징으로 하는 표시 장치.
  20. 제11 항에 있어서,
    상기 제1 기판 패드들 및 상기 제2 기판 패드들은 상기 제1 표시 패드들 및 상기 제2 표시 패드들과 이방성 도전 필름(anisotropic conductive film)에 의해 접속되는 것을 특징으로 하는 표시 장치.
KR1020200015826A 2020-02-10 2020-02-10 표시 장치 KR20210102524A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200015826A KR20210102524A (ko) 2020-02-10 2020-02-10 표시 장치
US17/075,307 US11262811B2 (en) 2020-02-10 2020-10-20 Display apparatus
CN202110180352.XA CN113284927A (zh) 2020-02-10 2021-02-09 具有柔性电路板的显示设备
US17/652,975 US11693458B2 (en) 2020-02-10 2022-03-01 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200015826A KR20210102524A (ko) 2020-02-10 2020-02-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20210102524A true KR20210102524A (ko) 2021-08-20

Family

ID=77178290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200015826A KR20210102524A (ko) 2020-02-10 2020-02-10 표시 장치

Country Status (3)

Country Link
US (2) US11262811B2 (ko)
KR (1) KR20210102524A (ko)
CN (1) CN113284927A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210102524A (ko) 2020-02-10 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20220122843A (ko) * 2021-02-26 2022-09-05 삼성디스플레이 주식회사 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
US6692280B2 (en) 2001-09-28 2004-02-17 Intel Corporation Socket warpage reduction apparatus and method
JP3871547B2 (ja) * 2001-10-23 2007-01-24 富士通株式会社 タッチパネル装置
JP2003218492A (ja) 2002-01-28 2003-07-31 Mitsubishi Electric Corp 端子接続構造及びマトリクス型平面ディスプレイ装置
KR100881183B1 (ko) 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2008130803A (ja) 2006-11-21 2008-06-05 Toshiba Matsushita Display Technology Co Ltd 基板装置および基板
US10734344B2 (en) * 2017-12-27 2020-08-04 Novatek Microelectronics Corp. Chip structure
KR102536655B1 (ko) 2018-02-08 2023-05-26 삼성디스플레이 주식회사 표시 장치
KR20210102524A (ko) 2020-02-10 2021-08-20 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220187879A1 (en) 2022-06-16
US11693458B2 (en) 2023-07-04
US20210247820A1 (en) 2021-08-12
US11262811B2 (en) 2022-03-01
CN113284927A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
KR102668243B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법
KR101307260B1 (ko) 라인 온 글라스형 액정표시장치 및 그 제조방법
CN110874982B (zh) 显示设备
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
KR102562291B1 (ko) 표시장치 및 그 제조방법
KR20200097832A (ko) 표시장치
JP6980549B2 (ja) 表示装置
KR20210075441A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US11693458B2 (en) Display apparatus
KR20200101551A (ko) 표시장치
US11304293B2 (en) Display apparatus
US20200321356A1 (en) Array substrate and display device
KR20210000778A (ko) 표시 장치
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
TW202036128A (zh) 元件基板及拼接電子裝置
KR20210122401A (ko) 연성 회로 기판 및 이를 포함한 표시 장치
KR102675031B1 (ko) 표시장치
EP3974897A1 (en) Display device and connection circuit board
KR102649331B1 (ko) 표시장치
KR20240013429A (ko) 디스플레이 장치
KR20240023289A (ko) 표시 장치 및 이의 제조 방법
KR20200128252A (ko) 표시장치
KR20210010713A (ko) 표시 장치
CN113917745A (zh) 显示装置
KR20240093774A (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal