KR20210091866A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20210091866A KR20210091866A KR1020200005022A KR20200005022A KR20210091866A KR 20210091866 A KR20210091866 A KR 20210091866A KR 1020200005022 A KR1020200005022 A KR 1020200005022A KR 20200005022 A KR20200005022 A KR 20200005022A KR 20210091866 A KR20210091866 A KR 20210091866A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- sub
- inorganic
- inorganic layer
- light emitting
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 238000005538 encapsulation Methods 0.000 claims abstract description 36
- 238000007789 sealing Methods 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 499
- 238000000034 method Methods 0.000 claims description 26
- 239000012044 organic layer Substances 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 20
- 238000002834 transmittance Methods 0.000 description 17
- 102100020724 Ankyrin repeat, SAM and basic leucine zipper domain-containing protein 1 Human genes 0.000 description 9
- 101000785414 Homo sapiens Ankyrin repeat, SAM and basic leucine zipper domain-containing protein 1 Proteins 0.000 description 9
- 101000925453 Homo sapiens Isoaspartyl peptidase/L-asparaginase Proteins 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000002356 single layer Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000000057 synthetic resin Substances 0.000 description 6
- UCNQNZOSHKDAKL-UHFFFAOYSA-N 10-[5,6-dihexyl-2-[8-(16-methylheptadecanoyloxy)octyl]cyclohex-3-en-1-yl]dec-9-enyl 16-methylheptadecanoate Chemical compound CCCCCCC1C=CC(CCCCCCCCOC(=O)CCCCCCCCCCCCCCC(C)C)C(C=CCCCCCCCCOC(=O)CCCCCCCCCCCCCCC(C)C)C1CCCCCC UCNQNZOSHKDAKL-UHFFFAOYSA-N 0.000 description 5
- 101100108659 Schizosaccharomyces pombe (strain 972 / ATCC 24843) alp7 gene Proteins 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 101150037603 cst-1 gene Proteins 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 101150080924 CNE1 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- -1 moisture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 101100324453 Schizosaccharomyces pombe (strain 972 / ATCC 24843) alp5 gene Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910003471 inorganic composite material Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 101710189454 Alkaline protease 2 Proteins 0.000 description 1
- 101150075545 Alp4 gene Proteins 0.000 description 1
- 101100269549 Arabidopsis thaliana ALA3 gene Proteins 0.000 description 1
- 101100328519 Caenorhabditis elegans cnt-2 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101100108658 Schizosaccharomyces pombe (strain 972 / ATCC 24843) alp6 gene Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 1
- 101710186856 Solute carrier family 28 member 3 Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003666 anti-fingerprint Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 125000005395 methacrylic acid group Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- H01L51/5256—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H01L27/3244—
-
- H01L51/5275—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H01L2251/301—
-
- H01L2251/558—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는 회로 소자층 및 발광 소자층 상에 배치되어 상기 회로 소자층 및 상기 발광 소자층을 밀봉하는 무기층을 포함하는 박막 봉지층을 포함하고, 상기 무기층은 제1 굴절률을 갖는 제1 서브 무기층 및 상기 제1 굴절률과 다른 제2 굴절률을 갖는 제2 서브 무기층을 포함하는 서브 무기층쌍을 포함하되, 상기 박막 봉지의 무기층은 상기 서브 무기층쌍을 적어도 7개 포함한다.
Description
본 발명은 표시 장치에 관한 것으로, 상세하게는 유기 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수 개의 화소들을 포함한다. 복수 개의 화소들 각각은 유기 발광 다이오드 및 유기 발광 다이오드를 제어하는 화소 회로를 포함한다. 유기 발광 다이오드는 애노드, 캐소드 및 애노드와 상기 캐소드 사이에 개재된 유기 발광층을 포함한다.
유기 발광 다이오드에 전압이 인가되면 애노드 전극을 통해 유기 발광층에 정공이 제공되고, 캐소드 전극을 통해 유기 발광층에 전자가 제공된다. 또한, 유기 발광층에 제공된 전자 및 정공이 재결합되어 여기자가 생성되고, 여기자가 여기 상태에서 기저 상태로 그 상태가 변화됨에 따라 발생되는 에너지에 의해 유기 발광층으로부터 광이 발생된다.
유기 발광 다이오드는 수분, 산소, 먼지와 같은 이물질과 자외선에 취약할 수 있으므로, 외부 환경으로부터 유기 발광 다이오드를 보호하기 위해 기술이 요구된다.
본 발명의 목적은 표시 품질의 저하를 방지할 수 있는 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는 베이스층, 상기 베이스층 상에 위치하는 회로 소자층, 상기 회로 소자층 상에 위치하고, 상기 회로 소자층과 전기적으로 연결되는 발광 소자층 및 상기 회로 소자층 및 상기 발광 소자층 상에 배치되어 상기 회로 소자층 및 상기 발광 소자층을 밀봉하는 무기층을 포함하는 박막 봉지층을 포함하고, 상기 박막 봉지층의 상기 무기층은, 제1 굴절률을 갖는 제1 서브 무기층 및 상기 제1 굴절률과 다른 제2 굴절률을 갖는 제2 서브 무기층을 포함하는 서브 무기층쌍을 포함하되, 상기 박막 봉지의 무기층은 상기 서브 무기층쌍을 적어도 7개 포함한다.
예시적인 실시예에서, 상기 제1 서브 무기층은 SiNX를 포함하고, 상기 제2 서브 무기층은 SiON을 포함할 수 있다.
예시적인 실시예에서, 상기 박막 봉지층의 상기 무기층은 상기 서브 무기층쌍의 최상부에 배치된 상부 서브 무기층을 더 포함할 수 있다.
예시적인 실시예에서, 상기 상부 서브 무기층은 상기 제1 서브 무기층과 동일한 구성 물질을 포함할 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층의 상기 제1 굴절률은 상기 제2 서브 무기층의 상기 제2 굴절률보다 클 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층의 상기 제1 굴절률은 1.8 내지 2.1이고, 상기 제2 서브 무기층의 상기 제2 굴절률은 1.5 내지 1.65일 수 있다.
예시적인 실시예에서, 상기 박막 봉지층은, 상기 발광 소자층과 상기 무기층 사이에 배치된 하부 무기층 및 상기 하부 무기층과 상기 무기층 사이에 배치된 유기층을 더 포함할 수 있다.
포함할 수 있다. 상기 제1 서브 무기층은 제1 두께를 갖고, 상기 제2 서브 무기층은 제2 두께를 가질 수 있다.
예시적인 실시예에서, 상기 제2 서브 무기층의 두께는 상기 발광 소자층으로부터 출력되는 광의 효율에 근거해서 결정될 수 있다.
예시적인 실시예에서, 상기 회로 소자층은 적어도 하나의 트랜지스터를 포함하며, 상기 발광 소자층은 상기 적어도 하나의 트랜지스터와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 베이스층, 상기 베이스층 상에 위치하는 회로 소자층, 상기 회로 소자층 상에 위치하고, 상기 회로 소자층과 전기적으로 연결되는 발광 소자층, 및 상기 회로 소자층 및 상기 발광 소자층 상에 배치되어 상기 회로 소자층 및 상기 발광 소자층을 밀봉하는 박막 봉지층을 포함한다. 상기 박막 봉지층은, 상기 발광 소자층 상에 위치하는 제1 무기층, 상기 제1 무기층 상에 위치하는 유기층 및 상기 유기층 상에 위치하는 제2 무기층을 포함하고, 상기 제2 무기층은 제1 굴절률을 갖는 제1 서브 무기층들 및 상기 제1 굴절률과 다른 제2 굴절률을 갖는 제2 서브 무기층들을 포함하며, 상기 제1 서브 무기층들 및 상기 제2 서브 무기층들은 교번하여 배치되며, 상기 제2 무기층은 상기 제1 서브 무기층들 및 상기 제2 서브 무기층들 각각을 적어도 7개 포함할 수 있다.
예시적인 실시예에서, 상기 제2 무기층의 상기 제1 서브 무기층들 중 어느 하나는 상기 발광 소자층 상에 적층될 수 있다.
예시적인 실시예에서, 상기 제2 무기층의 상기 제1 서브 무기층들 중 어느 하나는 상기 제2 무기층의 최상단에 배치될 수 있다.
예시적인 실시예에서, 상기 제2 무기층의 상기 제1 서브 무기층들의 개수는 상기 상기 제2 서브 무기층들의 개수보다 많을 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층은 SiNX를 포함하고, 상기 제2 서브 무기층은 SiON을 포함할 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층의 상기 제1 굴절률은 상기 제2 서브 무기층의 상기 제2 굴절률보다 클 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층의 상기 제1 굴절률은 1.8 내지 2.1이고, 상기 제2 서브 무기층의 상기 제2 굴절률은 1.5 내지 1.65일 수 있다.
예시적인 실시예에서, 상기 제1 서브 무기층들 각각은 제1 두께를 갖고, 상기 제2 서브 무기층들 각각은 제2 두께를 가질 수 있다.
예시적인 실시예에서, 상기 제2 서브 무기층들 각각의 두께는 상기 발광 소자층으로부터 출력되는 광의 효율에 근거해서 결정될 수 있다.
예시적인 실시예에서, 상기 회로 소자층은 적어도 하나의 트랜지스터를 포함하며, 상기 발광 소자층은 상기 적어도 하나의 트랜지스터와 전기적으로 연결될 수 있다.
이와 같은 구성을 갖는 표시 장치는 유기 발광 다이오드의 상부면을 커버하는 박막 봉지층을 포함하여 수분, 산소, 먼지와 같은 이물질로부터 유기 발광 다이오드를 보호할 수 있다. 더욱이 서로 다른 굴절률들을 갖는 제1 보호막 및 제2 보호막을 교번적으로 적층하여 박막 봉지층을 형성함으로써 외부로부터 입사되는 자외선이 전반사 될 수 있다. 따라서 유기 발광 다이오드를 자외선으로부터 보호할 수 있으므로 표시 장치의 표시 품질 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 액티브 영역의 단면도이다.
도 6은 도 5에 도시된 제2 무기층의 단면을 확대한 단면도이다.
도 7은 제2 무기층에 포함되는 서브 무기층쌍들의 개수에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
도 8은 제2 무기층에 포함되는 제2 서브 무기층의 두께에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 액티브 영역의 단면도이다.
도 6은 도 5에 도시된 제2 무기층의 단면을 확대한 단면도이다.
도 7은 제2 무기층에 포함되는 서브 무기층쌍들의 개수에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
도 8은 제2 무기층에 포함되는 제2 서브 무기층의 두께에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다.
도 1에 도시된 것과 같이, 표시 장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.
이하에서 설명되는 각 부품들 또는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면(DD-IS)을 구비한 표시 장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시 장치(DD)는 곡면형 표시면을 더 포함할 수 있다. 표시 장치(DD)는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시 장치(DD)는 리지드 표시 장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시 장치(DD)는 플렉서블 표시 장치일 수 있다. 플렉서블 표시 장치는 폴딩 가능한 폴더블 표시 장치 또는 일부 영역이 밴딩된 밴딩형 표시 장치를 포함할 수 있다.
본 실시예에서 도 1에는 휴대폰 단말기에 적용될 수 있는 표시 장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자 모듈들, 카메라 모듈, 전원 모듈 등이 표시 장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 휴대폰 단말기를 구성할 수 있다. 본 발명에 따른 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자 장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 이미지 영역(DD-DA) 및 이미지 영역(DD-DA)에 인접한 베젤 영역(DD-NDA)을 포함한다. 베젤 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
도 1에 도시된 것과 같이, 이미지 영역(DD-DA)은 실질적으로 사각형상일 수 있다. "실질적으로 사각형상"이란 수학적 의미의 사각형상을 포함할 뿐만 아니라 꼭지점 영역(또는 코너 영역)에 꼭지점이 정의되지 않고 곡선의 경계가 정의된 사각형상을 포함한다.
베젤 영역(DD-NDA)은 이미지 영역(DD-DA)을 에워싸는 형상일 수 있다. 다만, 이에 제한되지 않고, 이미지 영역(DD-DA)과 베젤 영역(DD-NDA)은 다른 형상으로 디자인될 수 있다. 베젤 영역(DD-NDA)은 이미지 영역(DD-DA)의 일측에만 배치될 수도 있다. 표시 장치(DD)가 전자 장치(미 도시됨)에 구비되는 경우, 표시 장치(DD)와 전자 장치의 다른 구성요소의 결합 형태에 따라 베젤 영역(DD-NDA)은 외부에 노출되지 않을 수도 있다.
도 2는 제1 방향축(DR1)과 제3 방향축(DR3)이 정의하는 표시 장치(DD)의 단면을 도시하였다. 도 2에 있어서, 표시 장치(DD)의 구성요소들은 그들의 적층 관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 패널(DP), 커버층(CL) 및 윈도우(WP)를 포함할 수 있다. 표시 패널(DP), 커버층(CL) 및 윈도우(WP) 중 적어도 일부의 구성 요소들은 연속 공정에 의해 형성되거나, 적어도 일부의 구성 요소들은 접착 부재를 통해 서로 결합될 수 있다. 본 발명의 일 실시예에서 커버층(CL) 및 윈도우(WP)는 다른 구성요소로 대체되거나 생략될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 표시 패널 또는 퀀텀닷 표시 패널일 수 있다. 상기 패널들은 발광소자의 구성물질에 따라 구별된다. 유기 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 표시 패널의 발광층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 표시 패널로 설명된다.
표시 패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 발광 소자층(DP-OLED) 및 박막 봉지층(TFE)을 포함한다.
베이스층(BL)은 적어도 하나의 합성수지 필름을 포함할 수 있다. 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL) 상에는 회로 소자층(DP-CL)이 배치된다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자들을 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 회로 소자들은 신호 라인들 및 화소 구동 회로 등을 포함할 수 있다.
회로 소자층(DP-CL) 상에는 발광 소자층(DP-OLED)이 배치된다. 발광 소자층(DP-OLED)은 발광소자로써 유기 발광 다이오드들을 포함한다. 발광 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
박막 봉지층(TFE)은 발광 소자층(DP-OLED) 상에 배치되어 발광 소자층(DP-OLED)을 봉지할 수 있다. 박막 봉지층(TFE)은 이미지 영역(DD-AA)을 전체적으로 커버할 수 있다. 박막 봉지층(TFE)은 베젤 영역(DD-NAA)의 일부 영역을 커버할 수 있다.
박막 봉지층(TFE)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다. 박막 봉지층(TFE)에 대한 상세한 설명은 후술한다.
커버층(CL)은 표시 패널(DP)의 박막 봉지층(TFE) 위에 배치되어 상기 박막 봉지층(TFE)을 커버한다. 일 실시예에서, 커버층(CL)은 폴리머 재료를 포함할 수 있다. 상기 커버층(CL)은 투광성을 가져 상기 박막 봉지층(TFE)을 보호한다. 상기 커버층(CL)은 상측에 평탄면을 제공한다. 이에 따라, 박막 봉지층(TFE) 상에 배치되는 구성은 커버층(CL)이 제공하는 평탄면 상에 안정적으로 배치될 수 있다
윈도우(WP)는 커버층(CL) 상에 배치된다. 본 발명의 일 실시예에 따른 윈도우(WP)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 일 실시예에서, 커버층(CL) 상에 점착층(미 도시됨)이 더 배치될 수 있고, 윈도우(WP)는 접착층에 의해 커버층(CL)에 점착될 수 있다.
윈도우(WP)는 단층으로 제한되지 않는다. 윈도우(WP)는 접착 부재로 결합된 2 이상의 필름들을 포함할 수 있다. 별도로 도시하지는 않았으나, 윈도우(WP)는 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(DP)의 평면도이다.
도 3에 도시된 것과 같이, 표시 패널(DP)은 스캔 구동 회로(SDC), 복수 개의 신호 라인들(SGL, 이하 신호 라인들), 복수 개의 신호 패드들(DP-PD, 이하 신호 패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.
도 1에 도시된 이미지 영역(DD-DA) 및 베젤 영역(DD-NDA)에 대응하는 액티브 영역(AA)과 주변 영역(NAA)이 표시 패널(DP)에 정의될 수 있다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하나, 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다. 화소들(PX)은 액티브 영역(AA)에 배치되고, 스캔 구동 회로(SDC) 및 신호 패드들(DP-PD)은 주변 영역(NAA)에 배치될 수 있다. 또한 복수 개의 신호 라인들(SGL)은 액티브 영역(AA)과 액티브 영역(AA)에 배치될 수 있다.
스캔 구동 회로(SDC)는 복수 개의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수 개의 스캔 라인들(SL, 이하 스캔 라인들)에 순차적으로 출력한다. 스캔 구동 회로는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다. 예시적인 실시예에서, 스캔 구동 회로(SDC)는 복수 개의 발광 제어 신호들(이하, 발광 제어 신호들)을 더 출력할 수 있다.
스캔 구동 회로(SDC)는 화소들(PX)의 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 스캔 라인들(SL), 데이터 라인들(DL), 발광 제어 라인들(EL), 전원 라인(PL), 및 제어 신호 라인(CSL)을 포함한다. 스캔 라인들(SL), 데이터 라인들(DL) 및 발광 제어 라인들(EL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어 신호 라인(CSL)은 스캔 구동 회로(SDC)에 제어 신호들을 제공할 수 있다. 전원 라인(PL)은 화소(PX)로 제공될 제1 구동 전압(ELVDD) 및 제2 구동 전압(ELVSS) 중 적어도 하나를 전달할 수 있다.
액티브 영역(AA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 액티브 영역(AA)에 복수 개의 전자 소자들이 배치된다. 전자 소자들은 화소들(PX) 각각에 구비된 유기 발광 다이오드와 그에 연결된 화소 구동 회로를 포함한다. 스캔 구동 회로(SDC), 신호 라인들(SGL), 신호 패드들(DP-PD) 및 화소 구동 회로는 도 2에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
복수 개의 화소들(PX)은 서로 다른 컬러광을 생성하는 복수 개의 그룹을 포함할 수 있다. 예컨대, 레드 컬러광을 생성하는 레드 화소들, 그린 컬러광을 생성하는 그린 화소들, 및 블루 컬러광을 생성하는 블루 화소들을 포함할 수 있다. 레드 화소의 발광 다이오드, 그린 화소의 발광 다이오드, 및 블루 화소의 발광 다이오드는 서로 다른 물질의 발광층을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소(PXij)의 등가회로도이다.
도 3에 도시된 표시 패널(DP)은 n개의 스캔 라인들(SL1 내지 SLn), n개의 발광 제어 라인들(EL1 내지 ELn) 및 m개의 개의 데이터 라인들(DL1 내지 DLm)을 포함할 수 있다. 도 4에 도시된 화소(PXij)는 n개의 스캔 라인들(SL1 내지 SLn) 중 i번째 스캔 라인(SLi)에 연결되고, n개의 발광 제어 라인들(EL1 내지 ELn) 중 i번째 발광 제어 라인(Eli)에 연결되며, m개의 데이터 라인들(DL1 내지 DLm) 중 j번째 데이터 라인(DLj)에 연결된 화소(PXij)를 예시적으로 도시하였다.
화소(PXij)는 화소 구동 회로(LDC) 및 발광 다이오드(LD)를 포함한다. 본 실시예에서 화소 구동 회로(LDC)는 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 커패시터(Cst)를 포함할 수 있다. 본 실시예에서 제1 내지 제7 트랜지스터들(T1 내지 T7)은 P타입의 트랜지스인 것으로 설명된다. 다만, 본 발명은 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1 내지 T7)은 P타입의 트랜지스터 또는 N타입 트랜지스터 중 어느 하나로 구현할 수 있다. 또한, 본 발명의 일 실시예에서 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 생략될 수 있다.
본 실시예에서 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있고, 제2 내지 제7 트랜지스터들(T2 내지 T7)은 스위칭 트랜지스터일 수 있다. 커패시터(Cst)는 제1 전원 전압(ELVDD)을 수신하는 제1 전압 라인(VL1)과 기준 노드(RN) 사이에 접속된다. 커패시터(Cst)는 기준 노드(RN)에 접속하는 제1 전극(Cst1) 및 제1 전압 라인(VL1)에 접속하는 제2 전극(Cst2)을 포함한다.
제1 트랜지스터(T1)는 제1 전압 라인(VL1)과 발광 다이오드(LD)의 애노드(AE) 사이에 접속된다. 제1 트랜지스터(T1)의 소스(S1)는 제1 전압 라인(VL1)과 전기적으로 연결된다. 본 명세서에서 "트랜지스터와 신호 라인 또는 트랜지스터와 트랜지스터 사이에 전기적으로 연결된다"는 것은 "트랜지스터의 소스, 드레인, 게이트가 신호 라인과 일체의 형상을 갖거나, 연결 전극을 통해서 연결된 것"을 의미한다. 제1 트랜지스터(T1)의 소스(S1)와 제1 전압 라인(VL1) 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다.
제1 트랜지스터(T1)의 드레인(D1)은 발광 다이오드(LD)의 애노드(AE)와 전기적으로 연결된다. 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(LD)의 애노드(AE) 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 기준 노드(RN)에 전기적으로 연결된다.
제2 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 제1 트랜지스터(T1)의 소스(S1) 사이에 접속된다. 제2 트랜지스터(T2)의 소스(S2)는 j번째 데이터 라인(DLj)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 드레인(D2)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 본 실시예에서 제2 트랜지스터(T2)의 게이트(G2)는 i번째 스캔 라인(SLi)에 전기적으로 연결될 수 있다.
제3 트랜지스터(T3)는 기준 노드(RN)와 제1 트랜지스터(T1)의 드레인(D1) 사이에 접속된다. 제3 트랜지스터(T3)의 드레인(D3)은 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제3 트랜지스터(T3)의 소스(S3)는 기준 노드(RN)에 전기적으로 연결된다. 제3 트랜지스터(T3)는 복수 개의 게이트들을 포함할 수 있다. 본 실시예에서 제3 트랜지스터(T3)는 2개의 게이트들(G3-1, G3-2)을 포함하고, 게이트들(G3-1, G3-2)은 i번째 스캔 라인(GLi)에 전기적으로 연결될 수 있다. 제3 트랜지스터(T3)의 2개의 게이트들(G3-1, G3-2)은 하나의 게이트(G3)로 표기될 수 있다. 본 발명의 일 실시예에서 제3 트랜지스터(T3)는 싱글 게이트를 포함할 수도 있다.
제4 트랜지스터(T4)는 기준 노드(RN)와 제2 전압 라인(VL2) 사이에 접속된다. 제4 트랜지스터(T4)의 드레인(D4)은 기준 노드(RN)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 소스(S4)는 제2 전압 라인(VL2)에 전기적으로 연결된다. 제4 트랜지스터(T4)는 복수 개의 게이트를 포함할 수 있다. 본 발명의 일 실시예에서 제4 트랜지스터(T4)는 싱글 게이트를 포함할 수도 있다.
본 실시예에서 제4 트랜지스터(T4)의 2개의 게이트(G4-1, G4-2)는 i-1번째 스캔 라인(SLi-1)에 전기적으로 연결될 수 있다. 제4 트랜지스터(T4)의 2개의 게이트들(G4-1, G4-2)은 하나의 게이트(G4)로 표기될 수 있다. 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각이 복수 개의 게이트들을 가짐으로써 화소(PXij)의 누설 전류를 감소시킬 수 있다.
제5 트랜지스터(T5)는 제1 전압 라인(VL1)과 제1 트랜지스터(T1)의 소스(S1) 사이에 접속된다. 제5 트랜지스터(T5)의 소스(S5)는 제1 전압 라인(VL1)에 전기적으로 연결되고, 제5 트랜지스터(T5)의 드레인(D5)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 게이트(G5)는 i번째 발광 제어 라인(ELi)에 전기적으로 연결될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(LD) 사이에 접속된다. 제6 트랜지스터(T6)의 소스(S6)는 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제6 트랜지스터(T6)의 드레인(D5)은 발광 다이오드(LD)의 애노드(AE)에 전기적으로 연결된다. 제6 트랜지스터(T6)의 게이트(G6)는 i번째 발광 제어 라인(ELi)에 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서 제6 트랜지스터(T6)의 게이트(G6)는 제5 트랜지스터(T5)의 게이트(G5)와 다른 신호 라인에 연결될 수도 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 드레인(D6)과 제2 전압 라인(VL2) 사이에 접속된다. 제7 트랜지스터(T7)의 소스(S7)는 제6 트랜지스터(T6)의 드레인(D6)에 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인(D7)은 제2 전압 라인(VL2)에 전기적으로 연결된다. 제7 트랜지스터(T7)의 게이트(G7)는 제1 그룹의 i+1번째 스캔 라인(SLi+1)에 전기적으로 연결될 수 있다.
발광 다이오드(LD)의 캐소드(CE)는 제2 구동 전압(ELVSS)을 전달하는 제3 전압 라인(VL3)과 연결될 수 있다. 일 실시예에 따른 화소(PXij)의 구조는 도 4에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
도 5는 본 발명의 일 실시예에 따른 표시 패널(DP)의 액티브 영역(AA)의 단면도이다. 도 5는 도 4에 도시된 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)에 대응하는 부분의 단면을 도시하였다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BL), 베이스층 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 박막 봉지층(TFE)을 포함할 수 있다. 표시 패널(DP)은 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 복수 개의 절연층들과 회로 소자를 포함한다. 이하, 절연층들은 유기층 및/또는 무기층을 포함할 수 있다.
코팅, 증착 등의 방식으로 의한 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패턴닝할 수 있다. 이러한 방식으로 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들 중 적어도 하나는 버퍼층(BFL)을 구성할 수 있다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 및/또는 도전 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 버퍼층(BFL) 상에 직접 배치될 수 있다 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘을 포함할 수도 있다.
도 5에는 반도체 패턴의 일부분을 도시한 것일 뿐 화소(PXij, 도 4 참조)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑 영역과 비-도핑 영역을 포함할 수 있다. 도핑 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑 영역을 포함한다.
도핑 영역은 전도성이 비-도핑 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑 영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 라인(또는 연결 전극)일 수 있다.
도 7에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 소스(S1) 및 드레인(D1)은 액티브(A1)로부터 서로 반대 방향으로 연장된다. 또한 제6 트랜지스터(T6)의 소스(S6), 액티브(A6), 드레인(D6)이 반도체 패턴으로부터 형성된다. 제6 트랜지스터(T6)의 소스(S6) 및 드레인(D6)은 액티브(A6)로부터 서로 반대 방향으로 연장된다. 별도로 도시하지 않았으나, 제6 트랜지스터(T6)의 소스(D6)는 제1 트랜지스터(T1)의 드레인(D1)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 4 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(T1)의 게이트(G1)가 배치된다. 게이트(G1)는 금속패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 제1 트랜지스터(T1)의 액티브(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 게이트(G1)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 복수 개의 화소들(PX, 도 1 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부 전극(UE)이 배치될 수 있다. 상부전극(UE)은 게이트(G1)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 게이트(G1)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터(Cst, 도 4 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 상부 전극(UE)은 생략될 수도 있다. 본 발명의 일 실시예에서 제2 절연층(20)은 절연 패턴으로 대체될 수 있다..
별도로 도시하지 않았으나, 커패시터(Cst, 도 5 참조)의 제1 전극(Cst1)과 제2 전극(Cst2)은 게이트(G1) 및 상부 전극(UE)과 동일한 공정을 통해 형성될 수 있다. 제1 절연층(10) 상에 제1 전극(Cst1)이 배치될 수 있다. 제1 전극(Cst1)은 게이트(G1)와 전기적으로 연결될 수 있다. 제1 전극(Cst1)은 게이트(G1)와 일체의 형상을 가질 수 있다.
제2 절연층(20) 상에 제2 전극(Cst2)이 배치될 수 있다. 제2 전극(Cst2)은 상부 전극(UE)과 전기적으로 연결될 수 있다. 제2 전극(Cst2)은 상부 전극(UE)과 일체의 형상을 가질 수 있다.
제2 절연층(20) 상에 상부 전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 별도로 도시하고 설명하지 않으나 제2 내지 제7 트랜지스터들(T2 내지 T7, 도 5 참조)의 소스(S2 내지 S7, 도 5 참조), 드레인(D2 내지 D7, 도 5 참조), 게이트(G2 내지 G7, 도 5 참조)는 제1 트랜지스터(T1)의 소스(S1), 드레인(D1), 게이트(G1)과 각각 동일한 공정을 통해서 형성될 수 있다.
제3 절연층(30) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 제6 트랜지스터(T6)의 드레인(D6)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결 전극(CNE1)을 커버하는 제4 절연층(40)이 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결 전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 애노드(AE)이 배치된다. 애노드(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 애노드(AE)의 적어도 일부분을 노출시킨다.
애노드(AE) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 발광층(EML)은 복수 개의 화소들(PX, 도 3 참조) 각각에 분리되어 형성될 수 있다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광 또는 청색 광을 생성할 수 있다. 또한, 발광층(EML)은 다층구조를 가질 수 있다. 발광층(EML) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다.
도면에 도시되지 않았으나, 애노드(AE)와 발광층(EML) 사이에 정공 제어층이 배치될 수 있다. 또한 발광층(EML)과 캐소드(CE) 사이에 전자 제어층이 배치될 수 있다.
캐소드(CE) 상에 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 복수 개의 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 캐소드(CE)를 직접 커버하는 캡핑층이 더 배치될 수 있다. 본 발명의 일 실시예에서 발광 다이오드(LD)의 적층 구조는 도 4a 및 도 4b에 도시된 구조에서 상하반전된 구조를 가질 수도 있다.
박막 봉지층(TFE)은 적어도 무기층 또는 유기층을 포함한다. 본 발명의 일 실시예에서 박막 봉지층(TFE)은 제1 무기층(IOL1)(또는 하부 무기층), 제2 무기층(IOL2) 및 유기층(OL1)을 포함한다. 제1 무기층(IOL1)은 캐소드(CE) 상에 배치되고 캐소드(CE)에 접촉한다. 다른 실시예에서, 캐소드(CE)와 제1 무기층(IOL1) 사이에 유기 물질을 포함하는 캡핑층이 더 배치될 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 캐소드(CE)를 보호하고, 발광 다이오드(LD)의 출광 효율을 향상시킨다. 캡핑층은 제1 무기층(IOL1)보다 큰 굴절률을 가질 수 있다. 또한 캡핑층과 제1 무기층(IOL1) 사이에 무기층, 예컨대 LiF층이 더 배치될 수 있다. LiF층은 발광 다이오드(LD)의 출광 효율을 향상시킬 수 있다.
제1 무기층(IOL1) 및 제2 무기층(IOL2)은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 유기층(OL1)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 제1 무기층(IOL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층 중 어느 하나일 수 있다. 본 발명의 일 실시예에서 제1 무기층(IOL1)은 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(OL1)은 아크릴 계열 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 예시적인 실시예에서, 제2 무기층(IOL2)은 자외선을 반사(또는 차단)할 수 있고, 유기층(OL1)은 자외선을 흡수할 수 있는 물질을 포함할 수 있다. 따라서, 박막 봉지층(TFE)에 의해 자외선이 회로 소자층(DP-CL) 및/또는 발광 소자층(DP-OLED)으로 전달되는 것을 방지할 수 있다.
도 6은 도 5에 도시된 제2 무기층(IOL2)의 단면을 확대한 단면도이다.
도 5 및 도 6을 참조하면, 제2 무기층(IOL2)은 베이스층(BL)의 두께 방향 즉, 제3 방향(DR3)으로 교번적으로 적층된 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 서브 무기층들(AL2-1 내지 AL2-7)을 포함한다. 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 서브 무기층들(AL2-1 내지 AL2-7) 중 서로 인접한 제1 서브 무기층 및 제2 서브 무기층은 서브 무기층쌍을 형성할 수 있다. 예를 들어, 제1 서브 무기층(AL1-1) 및 제2 서브 무기층(AL2-1)은 제1 서브 무기층쌍(ALP1)을 형성하고, 제1 서브 무기층(AL1-2) 및 제2 서브 무기층(AL2-2)은 제2 서브 무기층쌍(ALP2)을 형성하고, 제1 서브 무기층(AL1-3) 및 제2 서브 무기층(AL2-3)은 제3 서브 무기층쌍(ALP3)을 형성하고, 제1 서브 무기층(AL1-4) 및 제2 서브 무기층(AL2-4)은 제4 서브 무기층쌍(ALP4)을 형성하고, 제1 서브 무기층(AL1-5) 및 제2 서브 무기층(AL2-5)은 제5 서브 무기층쌍(ALP5)을 형성하고, 제1 서브 무기층(AL1-6) 및 제2 서브 무기층(AL2-6)은 제6 서브 무기층쌍(ALP6)을 형성하고, 그리고 제1 서브 무기층(AL1-7) 및 제2 서브 무기층(AL2-7)은 제7 서브 무기층쌍(ALP7)을 형성한다.
일 실시예에서, 제2 무기층(IOL2)은 총 7개의 서브 무기층쌍들 즉, 제1 내지 제7 서브 무기층쌍들(ALP1 내지 ALP7) 및 제1 서브 무기층(ALP1-8)을 포함하나, 본 발명의 서브 무기층쌍들의 개수는 이에 한정되지 않는다. 제1 서브 무기층(ALP1-8)은 제2 무기층(IOL2)의 최상부에 배치되어 상부 서브 무기층으로 불리울 수 있다. 또한 제2 무기층(IOL2)의 최하단 즉, 유기층(OL1)과 접촉하는 부분과 제2 무기층(IOL2)의 최상단에는 제1 서브 무기층(ALP1-8, ALP1-8)을 각각 배치한다.
일 실시예에서, 제1 서브 무기층들(AL1-1 내지 AL1-8) 각각이 제1 굴절률을 갖고, 제2 서브 무기층들(AL2-1 내지 AL2-7) 각각이 제2 굴절률을 갖는다고 하면, 제1 굴절률은 제2 굴절률보다 크다.
예를 들어, 제1 서브 무기층들(AL1-1 내지 AL1-8) 각각은 약 1.8 내지 2.1의 제1 굴절률을 갖는 SiNx를 포함하고, 제2 서브 무기층들(AL2-1 내지 AL2-7) 각각은 약 1.5 내지 1.65의 제2 굴절률을 갖는 SiON를 포함할 수 있다.
하지만, 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 서브 무기층들(AL2-1 내지 AL2-7)의 재료는 이에 한정되지 않으며, 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 서브 무기층들(AL2-1 내지 AL2-7)은 굴절률이 서로 다른 물질로 구성될 수 있다. 또한 SiON에서 산소 대비 질소의 함량이 클수록 SiON의 굴절률이 커지고, SiON에서 질소 대비 산소의 함량이 클수록 SiON의 굴절률은 작아질 수 있는 것을 고려할 때, SiON의 굴절률은 조절될 수 있다.
제2 무기층(IOL2)이 상술한 구조를 갖는 경우에, 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 서브 무기층들(AL2-1 내지 AL2-7) 중 서로 다른 굴절률을 갖는 인접한 서브 무기층들 간의 경계면에서 입사각이 임계각보다 크면 빛이 경계면을 투과하지 못하고 모ㅔ 반사하는데 이를 전반사라고 한다.
따라서 제1 굴절률을 갖는 제1 서브 무기층들(AL1-1 내지 AL1-8) 및 제2 굴절률을 갖는 제2 서브 무기층들(AL2-1 내지 AL2-7)에 의해서 제2 무기층(IOL2)의 외부로부터 입사되는 자외선(UV)은 제2 무기층(IOL2)을 투과하지 못하고 반사될 수 있다. 예를 들어, 외부로부터 입사되는 자외선(UV)은 제1 서브 무기층(AL1-8)을 투과한 제1 광(LT1)으로 변환될 수 있다. 제1 광(LT1)은 제1 서브 무기층(AL1-8)과 제2 서브 무기층(AL2-7)의 경계에서 반사되어 제2 광(LT2)으로 외부로 출력될 수 있다. 이와 같이, 외부로부터 입사되는 자외선(UV)이 제2 무기층(IOL2)을 투과하지 못하고 반사됨에 따라 발광 다이오드(LD)가 자외선(UV)에 의해 열화되는 것을 방지할 수 있다.
도 7은 제2 무기층(IOL2)에 포함되는 서브 무기층쌍들의 개수에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
도 6 및 도 7을 참조하면, 제1 곡선(CUV5)은 제2 무기층(IOL2)이 제1 내지 제5 서브 무기층쌍들(ALP1 내지 ALP5) 및 제1 서브 무기층(ALP1-8)만을 포함할 때 광의 투과율을 예시적으로 보여준다. 제2 곡선(CUV5)은 제2 무기층(IOL2)이 제1 내지 제7 서브 무기층쌍들(ALP1 내지 ALP7) 및 제1 서브 무기층(ALP1-8)을 포함할 때 광의 투과율을 예시적으로 보여준다. 제3 곡선(CUV10)은 제2 무기층(IOL2)이 제1 내지 제7 서브 무기층쌍들(ALP1 내지 ALP7)과 및 제1 서브 무기층(ALP1-8) 뿐만 아니라 도 6에 도시되지 않은 3개의 서브 무기층쌍들을 더 포함할 때 광의 투과율을 예시적으로 보여준다.
제2 무기층(IOL2)이 적은 개수의 서브 무기층쌍들을 포함할수록 자외선(예를 들면, 파장이 400nm 이하)의 투과율이 높아지고, 제2 무기층(IOL2)이 많은 개수의 서브 무기층쌍들을 포함할 때 자외선의 투과율은 낮아진다. 즉, 자외선의 투과율은 CUV5>CUV7>CUV10이다. 따라서, 자외선의 투과율을 낮추기 위해서 제2 무기층(IOL2)에 포함되는 서브 무기층쌍들의 개수는 적어도 7개 이상인 것이 필요하다. 제2 무기층(IOL2)에 포함되는 서브 무기층쌍들의 개수가 7개일 때보다 10개일 때 자외선의 투과율은 더 낮아질 수 있다. 그러나, 서브 무기층쌍들의 개수가 많아질수록 제조 비용이 상승하므로 제2 무기층(IOL2)에 포함되는 서브 무기층쌍들의 개수는 자외선 투과율과 제조 비용을 고려하여 적절한 개수로 선택하는 것이 바람직하다.
만일 제2 무기층(IOL2)이 도 6에 도시된 바와 같이, 7 개의 서브 무기층쌍들 즉, 제1 내지 제7 서브 무기층쌍들(ALP1 내지 ALP7)을 포함하는 경우, 제1 서브 무기층들(AL1-1 내지 AL1-8)의 개수는 8개이고, 제2 서브 무기층들(AL2-1 내지 AL2-7)의 개수는 7개이다.
만일 제2 무기층(IOL2)이 10 개의 서브 무기층쌍들 즉, 제1 내지 제10 서브 무기층쌍들을 포함하는 경우, 제1 서브 무기층들의 개수는 11개이고, 제2 서브 무기층들의 개수는 10개일 수 있다. 제2 무기층(IOL2)의 최하부 즉, 발광 다이오드(LD)에 직접 접촉하는 서브 무기층과 제2 무기층(IOL2)의 최상부에 배치되는 서브 무기층은 각각 제1 서브 무기층이므로, 제2 무기층(IOL2)에 포함되는 제1 서브 무기층의 개수는 제2 서브 무기층의 개수보다 1만큼 클 수 있다.
도 8은 제2 무기층(IOL2)에 포함되는 제2 서브 무기층의 두께에 따른 광의 투과율을 예시적으로 보여주는 도면이다.
도 6 및 도 8을 참조하면, 제1 서브 무기층들(AL1-1 내지 AL1-8) 각각은 제3 방향(DR3)으로 제1 두께(TH1)를 갖고, 제2 서브 무기층들(AL2-1 내지 AL2-7) 각각은 제3 방향(DR3)으로 제2 두께(TH2)를 갖는다. 제1 두께(TH1)는 350 내지 600Å이고, 제2 두께(TH2)는 350 내지 600Å일 수 있다.
제2 서브 무기층들(AL2-1 내지 AL2-7) 각각의 제2 두께(TH2)를 조절함에 따라서 반사되는 광의 파장을 조절할 수 있다.
도 8에 도시된 예에서, 제1 내지 제6 곡선들(T2-1 내지 T2-6)은 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)에 따른 광 투과율을 나타낸다. 제1 내지 제6 곡선들(T2-1 내지 T2-6)은 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)가 T2-1 < T2-2 < T2-3 < T2-4 < T2-5 <T2-6인 관계를 갖는다.
도 8에서 알 수 있는 바와 같이, 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)가 두꺼울수록 자외선(예를 들면, 파장이 400nm 이하)의 투과율은 낮아질 수 있으나, 블루광(예를 들면, 파장이 400nm 내지 4800nm)의 투과율은 낮아진다. 블루광의 투과율이 낮아지는 경우, 발광 다이오드(LD, 도 5 참조)로부터 출사되는 광의 효율이 낮아질 수 있다.
다음 표 1은 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)에 따른 블루광의 효율을 예시적으로 보여준다.
| 기준 | T2-1 | T2-2 | T2-3 | T2-4 | T2-5 |
| 137 | 135.9 | 134.1 | 127.1 | 127.1 | 108.6 |
표 1에서 알 수 있는 바와 같이, 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)가 두꺼워질수록 블루광의 광효율은 낮아진다. 그러므로, 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)는 자외선 차단 효과를 높이면서 블루광의 광효율 저하를 최소할 수 있는 값으로 선택하는 것이 바람직하다. 도 8에 도시된 예에서, 제2 곡선(T2-2)에 대응하는 두께를 제2 서브 무기층들(AL2-1 내지 AL2-7)의 제2 두께(TH2)로 선택하는 것이 바람직하다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치
DP: 표시 패널
BL: 베이스층
10~60: 절연층
AA: 액티브 영역
NAA: 주변 영역
TFE: 박막 봉지층
DP-CL: 회로 소자층
DP-OLED: 발광 소자층
CE: 캐소드
AE: 애노드
TR1~TR7: 트랜지스터
IOL1: 제1 무기층
IOL2: 제2 무기층
OL1: 유기층
AL1-1 내지 AL1-8: 제1 서브 무기층
AL2-1 내지 AL2-7: 제2 서브 무기층
DP: 표시 패널
BL: 베이스층
10~60: 절연층
AA: 액티브 영역
NAA: 주변 영역
TFE: 박막 봉지층
DP-CL: 회로 소자층
DP-OLED: 발광 소자층
CE: 캐소드
AE: 애노드
TR1~TR7: 트랜지스터
IOL1: 제1 무기층
IOL2: 제2 무기층
OL1: 유기층
AL1-1 내지 AL1-8: 제1 서브 무기층
AL2-1 내지 AL2-7: 제2 서브 무기층
Claims (20)
- 베이스층;
상기 베이스층 상에 위치하는 회로 소자층;
상기 회로 소자층 상에 위치하고, 상기 회로 소자층과 전기적으로 연결되는 발광 소자층; 및
상기 회로 소자층 및 상기 발광 소자층 상에 배치되어 상기 회로 소자층 및 상기 발광 소자층을 밀봉하는 무기층을 포함하는 박막 봉지층을 포함하고,
상기 박막 봉지층의 상기 무기층은,
제1 굴절률을 갖는 제1 서브 무기층 및 상기 제1 굴절률과 다른 제2 굴절률을 갖는 제2 서브 무기층을 포함하는 서브 무기층쌍을 포함하되,
상기 박막 봉지의 무기층은 상기 서브 무기층쌍을 적어도 7개 포함하는 표시 장치. - 제 1 항에 있어서,
상기 제1 서브 무기층은 SiNX를 포함하고, 상기 제2 서브 무기층은 SiON을 포함하는 표시 장치. - 제 1 항에 있어서,
상기 박막 봉지층의 상기 무기층은 상기 서브 무기층쌍의 최상부에 배치된 상부 서브 무기층을 더 포함하는 표시 장치. - 제 3 항에 있어서,
상기 상부 서브 무기층은 상기 제1 서브 무기층과 동일한 구성 물질을 포함하는 표시 장치. - 제 1 항에 있어서,
상기 제1 서브 무기층의 상기 제1 굴절률은 상기 제2 서브 무기층의 상기 제2 굴절률보다 큰 표시 장치. - 제 1 항에 있어서,
상기 제1 서브 무기층의 상기 제1 굴절률은 1.8 내지 2.1이고, 상기 제2 서브 무기층의 상기 제2 굴절률은 1.5 내지 1.65인 표시 장치. - 제 1 항에 있어서,
상기 박막 봉지층은,
상기 발광 소자층과 상기 무기층 사이에 배치된 하부 무기층; 및
상기 하부 무기층과 상기 무기층 사이에 배치된 유기층을 더 포함하는 표시 장치. - 제 1 항에 있어서,
상기 제1 서브 무기층은 제1 두께를 갖고, 상기 제2 서브 무기층은 제2 두께를 갖는 표시 장치. - 제 1 항에 있어서,
상기 제2 서브 무기층의 두께는 상기 발광 소자층으로부터 출력되는 광의 효율에 근거해서 결정되는 표시 장치. - 제 1 항에 있어서,
상기 회로 소자층은 적어도 하나의 트랜지스터를 포함하며, 상기 발광 소자층은 상기 적어도 하나의 트랜지스터와 전기적으로 연결되는 표시 장치. - 베이스층;
상기 베이스층 상에 위치하는 회로 소자층;
상기 회로 소자층 상에 위치하고, 상기 회로 소자층과 전기적으로 연결되는 발광 소자층; 및
상기 회로 소자층 및 상기 발광 소자층 상에 배치되어 상기 회로 소자층 및 상기 발광 소자층을 밀봉하는 박막 봉지층을 포함하고,
상기 박막 봉지층은,
상기 발광 소자층 상에 위치하는 제1 무기층;
상기 제1 무기층 상에 위치하는 유기층; 및
상기 유기층 상에 위치하는 제2 무기층을 포함하고,
상기 제2 무기층은 제1 굴절률을 갖는 제1 서브 무기층들 및 상기 제1 굴절률과 다른 제2 굴절률을 갖는 제2 서브 무기층들을 포함하며, 상기 제1 서브 무기층들 및 상기 제2 서브 무기층들은 교번하여 배치되며,
상기 제2 무기층은 상기 제1 서브 무기층들 및 상기 제2 서브 무기층들 각각을 적어도 7개 포함하는 표시 장치. - 제 11 항에 있어서,
상기 제2 무기층의 상기 제1 서브 무기층들 중 어느 하나는 상기 발광 소자층 상에 적층되는 표시 장치. - 제 11 항에 있어서,
상기 제2 무기층의 상기 제1 서브 무기층들 중 어느 하나는 상기 제2 무기층의 최상단에 배치되는 표시 장치. - 제 11 항에 있어서,
상기 제2 무기층의 상기 제1 서브 무기층들의 개수는 상기 상기 제2 서브 무기층들의 개수보다 많은 표시 장치. - 제 11 항에 있어서,
상기 제1 서브 무기층은 SiNX를 포함하고, 상기 제2 서브 무기층은 SiON을 포함하는 표시 장치. - 제 11 항에 있어서,
상기 제1 서브 무기층의 상기 제1 굴절률은 상기 제2 서브 무기층의 상기 제2 굴절률보다 큰 표시 장치. - 제 11 항에 있어서,
상기 제1 서브 무기층의 상기 제1 굴절률은 1.8 내지 2.1이고, 상기 제2 서브 무기층의 상기 제2 굴절률은 1.5 내지 1.65인 표시 장치. - 제 11 항에 있어서,
상기 제1 서브 무기층들 각각은 제1 두께를 갖고, 상기 제2 서브 무기층들 각각은 제2 두께를 갖는 표시 장치. - 제 11 항에 있어서,
상기 제2 서브 무기층들 각각의 두께는 상기 발광 소자층으로부터 출력되는 광의 효율에 근거해서 결정되는 표시 장치. - 제 11 항에 있어서,
상기 회로 소자층은 적어도 하나의 트랜지스터를 포함하며, 상기 발광 소자층은 상기 적어도 하나의 트랜지스터와 전기적으로 연결되는 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005022A KR20210091866A (ko) | 2020-01-14 | 2020-01-14 | 표시 장치 |
| US17/021,192 US11637268B2 (en) | 2020-01-14 | 2020-09-15 | Display device |
| CN202011592504.9A CN113130592A (zh) | 2020-01-14 | 2020-12-29 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200005022A KR20210091866A (ko) | 2020-01-14 | 2020-01-14 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210091866A true KR20210091866A (ko) | 2021-07-23 |
Family
ID=76764075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200005022A KR20210091866A (ko) | 2020-01-14 | 2020-01-14 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11637268B2 (ko) |
| KR (1) | KR20210091866A (ko) |
| CN (1) | CN113130592A (ko) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366017B1 (en) | 1999-07-14 | 2002-04-02 | Agilent Technologies, Inc/ | Organic light emitting diodes with distributed bragg reflector |
| US7268486B2 (en) * | 2002-04-15 | 2007-09-11 | Schott Ag | Hermetic encapsulation of organic, electro-optical elements |
| KR100873082B1 (ko) | 2007-05-30 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
| KR101569406B1 (ko) | 2009-08-19 | 2015-11-17 | 주성엔지니어링(주) | 유기 발광 소자 및 이의 제조 방법 |
| KR101954220B1 (ko) | 2012-09-14 | 2019-03-06 | 삼성디스플레이 주식회사 | 박막 봉지 유닛, 이를 포함하는 유기 발광 표시 장치 및 그의 제조 방법 |
| KR102021027B1 (ko) | 2013-02-28 | 2019-09-16 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
| JP2016102999A (ja) * | 2014-11-14 | 2016-06-02 | 富士フイルム株式会社 | 波長変換部材及びそれを備えたバックライトユニット、液晶表示装置 |
| CN104485429B (zh) * | 2014-12-31 | 2017-08-08 | 北京维信诺科技有限公司 | 一种具有光学谐振层的oled器件及其制备方法、显示器 |
| KR102477262B1 (ko) * | 2016-08-05 | 2022-12-14 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치 |
| KR102512274B1 (ko) * | 2016-08-12 | 2023-03-22 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
| KR102666433B1 (ko) | 2016-12-06 | 2024-05-14 | 삼성디스플레이 주식회사 | 유기발광 표시장치 |
| KR20180070263A (ko) * | 2016-12-16 | 2018-06-26 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20180090421A (ko) * | 2017-02-02 | 2018-08-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN107086221A (zh) * | 2017-04-25 | 2017-08-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法以及显示装置 |
| KR102469745B1 (ko) | 2017-10-23 | 2022-11-23 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP7159564B2 (ja) * | 2018-01-30 | 2022-10-25 | 大日本印刷株式会社 | 光学フィルムおよび画像表示装置 |
| CN108511614B (zh) * | 2018-03-21 | 2020-02-07 | 武汉华星光电半导体显示技术有限公司 | 一种oled面板及oled显示器 |
-
2020
- 2020-01-14 KR KR1020200005022A patent/KR20210091866A/ko unknown
- 2020-09-15 US US17/021,192 patent/US11637268B2/en active Active
- 2020-12-29 CN CN202011592504.9A patent/CN113130592A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20210217991A1 (en) | 2021-07-15 |
| CN113130592A (zh) | 2021-07-16 |
| US11637268B2 (en) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111261043B (zh) | 显示面板 | |
| CN111261085A (zh) | 显示面板 | |
| CN106066729B (zh) | 有机发光二极管显示器及其制造方法 | |
| CN111564481B (zh) | 显示基板及其制作方法、显示装置 | |
| KR20200108212A (ko) | 표시 패널 | |
| US11934599B2 (en) | Display device | |
| KR20210138842A (ko) | 디스플레이 장치 | |
| KR20200131396A (ko) | 표시 장치 | |
| KR20220154313A (ko) | 표시장치 및 이의 제조방법 | |
| KR20210091866A (ko) | 표시 장치 | |
| KR20230033760A (ko) | 표시장치 및 이를 포함하는 전자장치 | |
| CN114093915A (zh) | 显示面板和显示设备 | |
| KR20220009545A (ko) | 디스플레이 장치 | |
| KR20220087665A (ko) | 표시 장치 | |
| KR20210128554A (ko) | 표시 패널 및 표시 장치 | |
| US20230329072A1 (en) | Display device and electronic device including the same | |
| US20240099071A1 (en) | Display device | |
| US20240170469A1 (en) | Display device and method of fabricating the same | |
| KR20220095282A (ko) | 전자 장치 | |
| KR20240083957A (ko) | 표시 패널 및 이를 포함하는 전자 기기 | |
| KR20240059824A (ko) | 표시장치 및 이를 포함하는 전자장치 | |
| KR20220089771A (ko) | 표시장치 | |
| KR20220030380A (ko) | 표시 장치 | |
| KR20240065510A (ko) | 화소 및 이를 구비한 표시 장치 | |
| KR20230115370A (ko) | 표시패널, 및 이를 포함하는 전자장치 |