KR20210083091A - 유기발광 표시장치 - Google Patents

유기발광 표시장치 Download PDF

Info

Publication number
KR20210083091A
KR20210083091A KR1020190175712A KR20190175712A KR20210083091A KR 20210083091 A KR20210083091 A KR 20210083091A KR 1020190175712 A KR1020190175712 A KR 1020190175712A KR 20190175712 A KR20190175712 A KR 20190175712A KR 20210083091 A KR20210083091 A KR 20210083091A
Authority
KR
South Korea
Prior art keywords
potential voltage
high potential
voltage line
display area
pixel circuit
Prior art date
Application number
KR1020190175712A
Other languages
English (en)
Inventor
정상훈
전효영
김수연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190175712A priority Critical patent/KR20210083091A/ko
Publication of KR20210083091A publication Critical patent/KR20210083091A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L51/0023—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 유기발광 표시장치를 개시한다. 상기 유기발광 표시장치는. 화소들이 배치된 표시 영역 및 상기 표시 영역 바깥쪽의 비표시 영역을 갖는 기판; 상기 기판 상의 표시 영역에 있고, 상기 화소들을 구동하는 화소 회로; 상기 비표시 영역에 있고, 상기 화소 회로에 전달되는 전원 및 신호가 인가되는 인입부; 상기 인입부로부터 상기 화소 회로로 연장되고, 상기 인입부로부터 가까이 있는 부분의 전기 저항이 상기 인입부로부터 멀리 있는 부분의 전기 저항보다 큰 고전위 전압 라인을 포함한다.

Description

유기발광 표시장치{ELECTROLUMINESCENCE DISPLAY DEVICE}
본 명세서는 유기발광 표시장치 및 그 구동방법에 관한 것이다.
사용자와 정보 간의 연결 매체인 표시장치의 적용 범위가 넓어지고 있고, 이에 따라 유기발광 표시장치를 비롯한 각종 표시장치는 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있다.
상기 유기발광 표시장치는 서브 픽셀 내부에 포함된 자발광 소자(발광 다이오드 등)로부터 생성된 빛을 기반으로 영상을 표시하므로, 별도의 광원이 불필요하여 그 두께를 얇게 만들 수 있는 등의 다양한 장점을 지니고 있다.
상기 유기발광 표시장치는 서브 픽셀들에 스캔 신호 및 데이터 신호 등이 공급되면, 선택된 서브 픽셀의 발광 소자가 빛을 발광하게 됨으로써 영상을 표시한다. 이를 위하여 상기 유기발광 표시장치는 서브 픽셀들을 구동하는 화소 회로 및 서브 픽셀들에 전원을 공급하는 전원 회로 등을 포함한다. 상기 화소 회로는 스캔 신호(또는 게이트 신호)를 공급하는 스캔 구동 회로 및 데이터 전압을 공급하는 데이터 구동 회로 등과도 연결된다.
상기 화소 회로는 서브 픽셀의 구동뿐만 아니라 각종 보상 동작도 추가되고 있어서 점점 복잡해지고 있으며, 이에 따라 예기치 못한 부작용이 나타나기도 한다. 이에 상기 화소 회로의 이상 동작을 최소화하고 동작 성능을 일정하게 유지하기 위한 여러 연구가 이루어지고 있다.
본 명세서는 표시 품질이 안정화된 유가발광 표시장치를 제공하는 것을 목적으로 한다. 더 구체적으로는 본 명세서는 표시 소자의 구동에 영향을 주는 전압 차이를 줄이는 배선 구조를 제공하고자 한다. 본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 유가발광 표시장치는, 화소들이 배치된 표시 영역 및 상기 표시 영역 바깥쪽의 비표시 영역을 갖는 기판; 상기 기판 상의 표시 영역에 있고, 상기 화소들을 구동하는 화소 회로; 상기 비표시 영역에 있고, 상기 화소 회로에 전달되는 전원 및 신호가 인가되는 인입부; 상기 인입부로부터 상기 화소 회로로 연장되고, 상기 인입부로부터 가까이 있는 부분의 전기 저항이 상기 인입부로부터 멀리 있는 부분의 전기 저항보다 큰 고전위 전압 라인을 포함할 수 있다.
상기 고전위 전압 라인은, 제1 방향으로 연장하는 제1 고전위 전압 라인; 및 상기 제1 방향과 교차하는 제2 방향으로 연장하는 제2 고전위 전압 라인을 포함할 수 있다.
상기 제2 고전위 전압 라인은 상기 인입부에서 멀어질수록 상기 제2 방향 길이가 길어질 수 있다. 이때, 상기 제2 고전위 전압 라인의 길이는 선형 또는 계단형으로 증가하는 유기발광 표시장치.
상기 제1 고전위 전압 라인과 상기 제2 고전위 전압 라인은 서로 다른 층에 배치될 수 있다. 예를 들어, 상기 제1 고전위 전압 라인이 상기 제2 고전위 전압 라인보다 상부 층에 배치될 수 있다.
상기 제1 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 소스 또는 드레인 전극과 동일한 물질로 이루어질 수 있다. 그리고, 상기 제2 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다. 한편, 상기 제2 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극; 및 소스 또는 드레인 전극 사이의 층에 배치될 수 있다.
상기 화소 회로에 저전위 전원(VSS)을 전달하는 저전위 전압 라인을 상기 비표시 영역에 더 포함할 수 있다. 상기 저전위 전압 라인은, 상기 인입부로부터 시작되어 표시 영역을 둘러싸며 연장할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 따른 유기발광 표시장치는, 전원 라인의 효과적 배치를 통해 모든 화소들이 균일하게 동작 전원을 수신할 수 있다. 이로써 본 명세서의 실시예들은 표시 균일성이 향상된 표시장치를 제공할 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 일 실시예에 따른 유기발광 표시장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 서브 픽셀의 개략적인 블록도이다.
도 3은 본 명세서의 일 실시예에 따른 전원 공급 라인을 나타낸 도면이다.
도 4는 본 명세서의 다른 실시예에 따른 전원 공급 라인을 나타낸 도면이다.
도 5는 본 명세서의 실시예가 적용된 표시장치의 휘도 균일도를 나타낸 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 유기발광 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 개략적인 블록도이다.
상기 유기발광 표시장치는 영상 처리부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시 패널(150) 및 전원 공급부(180)를 포함할 수 있다.
상기 영상 처리부(110)는 외부로부터 공급된 영상 데이터와 더불어 각종 장치를 구동하기 위한 구동 신호를 출력한다. 상기 영상 처리부(110)로부터 출력되는 구동 신호에는 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 및 클럭 신호가 포함될 수 있다.
상기 타이밍 제어부(120)는 상기 영상 처리부(110)로부터 영상 데이터와 더불어 구동 신호 등을 공급받는다. 타이밍 제어부(120)는 구동 신호에 기초하여 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와, 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 생성/출력한다.
상기 스캔 구동부(130)는 상기 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 스캔 신호를 출력한다. 상기 스캔 구동부(130)는 스캔 라인들(GL1~GLm)을 통해 스캔 신호를 출력한다. 상기 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다. 상기 스캔 구동부(130)는 표시 패널(150)의 비표시 영역에 게이트 인 패널(Gate In Panel) 형태로 형성될 수 있다. 상기 스캔 구동부(130)는 표시 패널(150)의 좌우측에 각각 배치되거나 어느 일 측에 배치될 수 있다. 상기 스캔 구동부(130)는 다수의 스테이지들로 이루어질 수 있다. 예컨대, 상기 스캔 구동부(130)의 제1 스테이지는 표시 패널(150)의 제1 스캔 라인을 구동하기 위한 제1 스캔 신호를 출력할 수 있다.
상기 데이터 구동부(140)는 상기 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 데이터 전압을 출력한다. 데이터 구동부(140)는 타이밍 제어부(120)로부터 공급되는 디지털 형태의 데이터 신호(DATA)를 샘플링하고 래치(latch)하여 감마 기준 전압에 기초한 아날로그 형태의 데이터 전압으로 변환한다. 데이터 구동부(140)는 데이터 라인들(DL1~DLn)을 통해 데이터 전압을 출력한다. 상기 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
상기 전원 공급부(180)는 고전위 전압(VDD)과 저전위 전압(VSS) 등을 출력한다. 상기 전원 공급부(180)로부터 출력된 고전위 전압과 저전위 전압 등은 표시 패널(150)에 공급된다. 상기 고전위 전압은 제1 전원 라인(EVDD)을 통해 표시 패널(150)에 공급되고 상기 저전위 전압은 제2 전원 라인(EVSS)을 통해 표시 패널(150)에 공급된다. 상기 전원 공급부(180)로부터 출력된 전압은 상기 데이터 구동부(140)나 상기 스캔 구동부(130)에서 이용되기도 한다.
상기 표시 패널(150)은 상기 데이터 구동부(140) 및 상기 스캔 구동부(130)로부터 공급된 데이터 전압 및 스캔 신호 그리고 상기 전원 공급부(180)로부터 공급된 전원에 대응하여 영상을 표시한다. 상기 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
상기 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 상기 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)은 스캔 라인(GL), 데이터 라인(DL), 제1 전원 라인(EVDD) 및 제2 전원 라인(EVSS)과 연결될 수 있다. 서브 픽셀(SP)은 회로의 구성에 따라 트랜지스터와 커패시터의 개수는 물론 구동 방법이 결정된다. 일 실시예에 따른 서브 픽셀(SP)을 구동하는 회로는 스위칭 트랜지스터, 구동 트랜지스터, 커패시터, 유기발광 다이오드를 포함할 수 있다. 상기 구동 회로는 초기화 기간(t1), 샘플링 기간(t2), 유지 기간(t3) 및 발광 기간(t4)의 순으로 동작할 수 있다. 상기 초기화 기간(t1)은 구동 트랜지스터의 게이트 노드를 초기화시키는 기간이다. 상기 샘플링 기간(t2)은 구동 트랜지스터의 문턱 전압을 샘플링하면서 유기발광 다이오드(OLED)를 초기화하는 기간이다. 상기 유지 기간(t3)은 데이터 라인을 통해 인가된 데이터 전압(Vdata)을 특정 노드에 유지시키는 기간이다. 상기 발광 기간(t4)은 데이터 전압(Vdata)을 기반으로 생성된 구동 전류로 유기발광 다이오드를 발광시키는 기간이다.
도 3은 본 명세서의 일 실시예에 따른 전원 공급 라인을 나타낸 도면이다.
각각의 서브 픽셀(SP)을 구동하는 회로(이하, 화소 회로)에는 여러 종류의 전원이 공급된다. 예를 들어, 상기 화소 회로는 특정 시점마다 초기화 전압(VREF), 고전위 전압(VDD), 저전위 전압(VSS), 데이터 전압(Vdata) 등을 제공받는다. 이에 유기발광 표시장치는 화소 회로에 각종 전원을 전달하는 전원 라인을 포함할 수 있다.
상기 전원들 중에서. 상기 저전위 전압(VSS)은 유기발광 다이오드의 캐소드 전극에 공급되고, 상기 고전위 전압(VDD)은 구동 트랜지스터에 공급된다. 도시된 예와 같이 상기 저전위 전압(VSS)은 표시 영역(A/A)을 둘러싼 저전위 전압 라인(EVSS)을 통해 전달될 수 있다. 한편, 상기 고전위 전압(VDD)은 다수 개의 고전위 전압 라인(EVDD1, EVDD2)을 통해 전달될 수 있다.
고전위 전압(VDD) 라인의 경우, 제1 방향(예: 세로 방향)으로 연장된 전압 라인(EVDD1)과 제2 방향(예: 가로 방향)으로 연장된 전압 라인(EVDD2)이 그물(mesh) 형상으로 마련될 수 있다. 이러한 그물 형상은, 어느 한 방향으로만 전원 공급 라인이 구비된 형상에 비해 전기 저항을 줄일 수 있어 전원 전달에 더 효율적이다. 하지만, 본 명세서의 발명자들은 도 3과 같은 전원배선 구조에서도 해소되지 않는 몇 가지 문제점을 인지하였다. 그 중 하나는 고전위 전압(VDD)의 강하와 그로 인한 화면 불균일이다.
유기발광 다이오드에 필요(목표) 전압을 공급하는 고전위 전압(VDD)은 입력단(PAD)을 통해 인입되어서 라인을 통해 각 화소 회로에 전달되는데, 각종 저항 성분으로 인해 입력단(PAD)에서 먼 픽셀(예: 도 3에서 표시 영역의 아래쪽에 있는 픽셀)에 전달될수록 그 값이 작아지는 현상이 나타난다.
이로 인하여 입력단(PAD)에서 먼 픽셀의 휘도는 상대적으로 낮아질 가능성이 있다. 즉, 같은 계조(gray)를 표현하는 신호가 보내지더라도, 입력단(PAD)에서 멀리 있는 픽셀은 가까이 있는 픽셀보다 더 낮은 휘도로 발광하는 문제가 생길 수 있다. 반대로, 입력단(PAD)에서 가까이 있는 픽셀은 멀리 있는 픽셀보다 더 높은 휘도로 발광하는 문제가 나타날 수 있다. 따라서, 사용자에게 표시 영역의 상부와 하부 사이의 표시 불균일이 시인될 수 있다. 이에 본 발명자들은 전압 강하에 기인하여 발생하는 위와 같은 휘도 불균일을 줄일 수 있는 전원 라인 배치를 고안하였다.
도 4는 본 명세서의 다른 실시예에 따른 전원 공급 라인을 나타낸 도면이다.
발명자들은 도 3에서 설명된 기준 전압의 변동 문제와 밝기 불균일 문제를 개선할 수 있는 배선 구조를 도출하였다. 상기 개선된 배선 구조는, 전압 라인의 부분별 저항을 달리함으로써 고전위 전압(VDD)의 변동이 최종적 화소 회로에는 영향을 미치지 않도록 고안되었다. 도 4에는 상기 개선 구조가 적용된 전원 공급 라인들이 도시되었다.
본 실시예에 따른 유기발광 표시장치는, 화소들이 배치된 표시 영역(A/A) 및 상기 표시 영역(A/A) 바깥쪽의 비표시 영역(I/A)을 갖는 기판; 상기 기판 상의 표시 영역(A/A)에 있고, 상기 화소들을 구동하는 화소 회로; 상기 화소 회로에 전달되는 전원 및 신호가 인가되는 인입부(PAD); 상기 인입부(PAD)로부터 상기 화소 회로로 연장되는 고전위 전압 라인(EVDD11, EVDD22)을 포함한다.
상기 기판은, 그 상부에 배치되는 유기발광 표시장치의 구성요소들을 지지 및 보호하는 역할을 한다. 상기 기판은 플렉서블(Flexible) 특성을 가지는 연성의 물질로 이루어진 플렉서블 기판일 수 있다. 상기 기판은 유리 또는 플라스틱 기판일 수 있다. 플라스틱 기판인 경우, 폴리이미드 계열 또는 폴리 카보네이트 계열 물질이 사용되어 가요성(flexibility)를 가질 수 있다.
상기 표시 영역(A/A)에는 화소(pixel)들의 어레이(array)가 배치된다. 상기 비표시 영역(I/A)은 표시 영역(A/A)의 외곽에 위치할 수 있으며, 표시 영역(A/A)을 둘러싸고 있다. 그러나, 비표시 영역(I/A)의 형태/배치는 도 4에 도시된 예에 한정되지 않는다. 상기 비표시 영역(I/A)에는 구동 회로(예: GIP), 전원 배선 등이 배치될 수 있다. 비표시 영역(I/A)에는 화소 회로 및 발광 소자가 배치되지 않지만 유기/무기 기능 층들은 존재할 수 있다. 또한 상기 비표시 영역(I/A)에는 표시 영역(A/A)의 구성에 사용된 물질들이 다른 용도로 배치될 수 있다. 예를 들어, 표시 영역(A/A) TFT의 게이트 전극과 동일한 금속 또는 소스/드레인 전극과 동일한 금속이 배선 또는 전극용으로 비표시 영역(I/A)에 배치될 수 있다. 더 나아가, 유기발광 다이오드의 일 전극(예: 애노드)과 동일한 금속이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수도 있다.
상기 화소 회로는 박막 트랜지스터(TFT), 커패시터, 유기발광 다이오드(OLED) 및 각종 신호 라인들로 구성될 수 있다.
상기 박막 트랜지스터는 게이트 전극; 소스 및 드레인 전극; 반도체 층; 및 절연 층을 포함한다. 상기 반도체 층은 비정질 실리콘(Amorphous Silicon) 또는 다결정 실리콘(Polycrystalline Silicon)로 구성될 수 있다. 다결정 실리콘은, 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수하다. 최근에는 산화물(Oxide) 반도체가 이동도와 균일도가 우수하여 각광받고 있다. 상기 반도체 층은 p형 또는 n형의 불순물을 포함하는 소스 영역(Source Region), 드레인 영역(Drain Region) 및 소스 영역 및 드레인 영역 사이의 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스 영역 및 드레인 영역 사이에는 저농도 도핑 영역을 포함할 수 있다. 게이트 전극은 게이트 라인을 통해 외부에서 전달되는 전기 신호에 기초하여 박막 트랜지스터를 턴-온(turn-on) 또는 턴-오프(turn-off)하는 스위치 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나 이들의 합금으로 단일 층 또는 다중 층으로 구성될 수 있다. 소스 및 드레인 전극은 데이터 라인과 연결되며 외부에서 전달되는 전기 신호가 박막 트랜지스터에서 유기발광 소자로 전달되도록 한다. 소스 및 드레인 전극은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이들의 합금으로 단일 층 또는 다중 층으로 구성될 수 있다.
게이트 절연 층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일 층 또는 다중 층으로 구성된 절연막이며, 상기 반도체 층에 흐르는 전류가 게이트 전극으로 흘러가지 않도록 마련된다. 또, 게이트 전극과 소스 및 드레인 전극을 서로 절연시키기 위해서 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일 층이나 다중 층으로 구성된 층간 절연 층이 게이트 전극과 소스 및 드레인 전극 사이에 배치될 수 있다.
박막 트랜지스터 상에는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 절연막으로 구성된 보호 층이 위치할 수 있다. 상기 보호 층은 박막 트랜지스터의 구성 요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막을 수 있다. 상기 보호 층은 박막 트랜지스터 및 유기발광 소자의 구성 및 특성에 따라서 생략될 수도 있다.
상기 박막 트랜지스터는 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터로 분류될 수 있다. 스위칭 박막 트랜지스터는 게이트 라인으로부터 신호가 인가되면, 데이터 라인으로부터의 신호를 구동 박막 트랜지스터의 게이트 전극으로 전달한다. 구동 박막 트랜지스터는 스위칭 박막 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 애노드로 전달하며, 애노드로 전달되는 전류에 의해 발광이 제어된다.
평탄화 층이 박막 트랜지스터 상에 배치된다. 평탄화 층은 박막 트랜지스터를 보호하고 박막 트랜지스터로 인해서 발생되는 단차를 완화시키며, 박막 트랜지스터와 게이트 라인 및 데이터 라인, 유기발광 소자 사이에 발생되는 기생 정전 용량(Parasitic-Capacitance)을 감소시킨다. 평탄화 층은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있다.
유기발광 소자는 평탄화 층 상에 배치된다. 유기발광 소자는 애노드, 발광부 및 캐소드를 포함한다. 상기 애노드는 평탄화 층 바로 위에 배치될 수 있다. 상기 애노드는 상기 발광부에 정공을 공급하는 역할을 하는 전극으로, 평탄화 층에 있는 컨택홀을 통해 박막 트랜지스터와 전기적으로 연결될 수 있다. 상기 애노드는 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등으로 구성될 수 있다. 유기발광 표시장치(100)가 상부로 광을 발광하는 방식(Top Emission)일 경우, 발광된 광이 더 원활하게 캐소드가 배치된 상부 방향으로 방출될 수 있도록, 상기 애노드는 반사 층을 더 포함할 수 있다. 상기 애노드는 투명 도전성 물질로 구성된 투명 도전 층과 반사 층이 차례로 적층된 2층 구조이거나, 투명 도전 층, 반사 층 및 투명 도전 층이 차례로 적층된 3층 구조일 수 있으며, 반사 층은 은(Ag) 또는 은을 포함하는 합금일 수 있다.
애노드와 캐소드 사이에는 발광부가 배치된다. 상기 발광부는 광을 발광하는 역할을 하며, 정공주입 층(Hole Injection Layer; HIL), 정공수송 층(Hole Transport Layer; HTL), 발광 층(emission layer; EML), 전자수송 층(Electron Transport Layer; ETL) 및 전자주입 층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있고, 유기발광 표시장치(100)의 구조나 특성에 따라 상기 발광부의 일부 구성요소는 생략될 수도 있다.
캐소드는 발광부 상에 배치되어, 상기 발광부로 전자를 공급하는 역할을 한다. 상기 캐소드는 전자를 공급하여야 하므로 일함수가 낮은 도전성 물질인 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질로 구성될 수 있다. 유기발광 표시장치(100)가 상부 발광 방식의 경우, 상기 캐소드는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TiO) 계열의 투명 도전성 산화물일 수 있다.
상기 화소 회로는 서브 픽셀의 구동에 필요한 신호. 전원 등을 상기 신호 라인들을 통해 공급받는다. 이를 위해, 상기 화소 회로는 게이트 드라이버, 데이터 드라이버 등과의 통신을 위해 신호 라인들과 연결될 수 있다. 상기 화소 회로의 동작 개요는 도 2에서 설명한 것과 같다.
상기 인입부(PAD)는 상기 비표시 영역(I/A)에 있다. 상기 인입부(PAD)는 연결 단자(패드, 범프, 핀 등)를 포함하며, 상기 연결 단자를 통하여 FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 연결될 수 있다. 상기 FPCB 등에는 전원 제어 IC, 데이터 드라이버 IC와 같은 부품들이 탑재될 수 있다.
상기 고전위 전압 라인 라인(EVDD11, EVDD22)은, 상기 인입부(PAD)로부터 가까이 있는 부분의 전기 저항이 상기 인입부(PAD)로부터 멀리 있는 부분의 전기 저항보다 크도록 구비된다. 즉, 상기 고전위 전압 라인은, 인입부(PAD)에서 멀어질수록 전압 강하가 일어나는 것을 미리 반영하여, 전체적인 저항 균형을 맞추려는 설계를 갖는다. 따라서, 인입부(PAD)와 가까이 있는 화소 회로는 상대적으로 큰 (단위 길이 당) 저항을 갖는 경로를 통해 고전위 전압(VDD)을 공급받고, 인입부(PAD)와 멀리 화소 회로는 상대적으로 작은 (단위 길이 당) 저항을 갖는 경로를 통해 고전위 전압(VDD)을 공급받는다. 따라서, 표시 영역(A/A)의 모든 화소들은, 전달 경로 상의 저항 및 위치에 따른 전압 강하량이 상쇄된, 균일한 고전위 전압(VDD)을 공급받을 수 있게 된다.
상기 고전위 전압 라인은, 제1 방향(예: 세로 방향)으로 연장하는 제1 고전위 전압 라인(EVDD11); 및 상기 제1 방향과 교차하는 제2 방향(예: 가로 방향)으로 연장하는 제2 고전위 전압 라인(EVDD22)을 포함할 수 있다. 상기 제1 고전위 전압 라인(EVDD11)과 상기 제2 고전위 전압 라인(EVDD22)은 컨택 홀 등을 통해 서로 연결되어 하나의 도선으로서 기능할 수 있다.
상기 제2 고전위 전압 라인(EVDD22)은 상기 인입부(PAD)에서 멀어질수록 상기 제2 방향 길이가 길어질 수 있다. 이러한 구성을 통해 상기 유기발광 표시장치는, 인입부(PAD)와 가까이 있어 전압 강하 폭이 작은 화소 회로까지는 더 많은 저항을 갖는 전기적 경로를 통해 고전위 전압(VDD)을 공급하고, 인입부(PAD)와 멀리 있어 전압 강하 폭이 큰 화소 회로까지는 더 적은 저항을 갖는 전기적 경로를 통해 고전위 전압(VDD)을 공급한다. 따라서, 서브 픽셀의 위치에 무관하게 각 화소 회로에는 고전위 전압(VDD)이 균일하게 공급될 수 있다.
상기 제2 고전위 전압 라인(EVDD22)의 길이는 선형 또는 계단형으로 증가할 수 있다. 즉, 상기 제2 고전위 전압 라인(EVDD22)의 가로 방향 길이는, 도 5와 같이 각 행마다 일정하게 계속 증가하거나, 또는 일정한 행 (예: 5행, 10행 등) 단위로 증가할 수 있다.
한편, 상기 제1 고전위 전압 라인(EVDD11)과 상기 제2 고전위 전압 라인(EVDD22)은 서로 다른 층(layer)에 배치될 수 있다. 즉, 상기 제1 고전위 전압 라인(EVDD11)이 상기 제2 고전위 전압 라인(EVDD22)보다 상부 층에 배치되거나, 반대로 상기 제2 고전위 전압 라인(EVDD22)이 상기 제1 고전위 전압 라인(EVDD11)보다 상부 층에 배치될 수 있다.
상기 제1 고전위 전압 라인(EVDD11)은, 상기 화소 회로에 포함된 박막 트랜지스터의 소스 또는 드레인 전극과 동일한 물질로 이루어질 수 있다. 또한 상기 제2 고전위 전압 라인(EVDD22)은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극과 동일한 물질로 이루어질 수 있다. 이때 상기 제2 고전위 전압 라인(EVDD22)은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극; 및 소스 또는 드레인 전극 사이의 층에 배치될 수 있다. 또는 상기 제2 고전위 전압 라인(EVDD22)은, 게이트 전극과 동일한 층에 배치될 수도 있다.
상기 화소 회로에 저전위 전원(VSS)을 전달하는 저전위 전압 라인(EVSS)을 더 포함한다. 상기 저전위 전압 라인은, 상기 인입부(PAD)로부터 시작되어 표시 영역(A/A)을 둘러싸며 연장하도록 구비될 수 있다.
도 5는 본 명세서의 실시예가 적용된 표시장치의 휘도 균일도를 나타낸 도면이다. 도시한 것과 같이 도 4의 실시예는 도 3과 같은 구조의 전원 배선을 가질 경우에 비하여, 상하/좌우에서 더 휘도 차이가 줄어든다. 실험 결과에 의하면, 도 4의 실시예에서 고전위 전압 강하는 도 3의 실시예에 비해 약 17~ 31% 정도 감소하였다.
따라서, 본 명세서의 실시예에 따른 유기발광 표시장치는, 전원 라인의 효과적 배치를 통해 모든 화소들이 균일하게 동작 전원을 수신할 수 있으며, 이로써 표시 균일성이 향상될 수 있다
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (11)

  1. 화소들이 배치된 표시 영역 및 상기 표시 영역 바깥쪽의 비표시 영역을 갖는 기판;
    상기 기판 상의 표시 영역에 있고, 상기 화소들을 구동하는 화소 회로;
    상기 비표시 영역에 있고, 상기 화소 회로에 전달되는 전원 및 신호가 인가되는 인입부;
    상기 인입부로부터 상기 화소 회로로 연장되고,
    상기 인입부로부터 가까이 있는 부분의 전기 저항이 상기 인입부로부터 멀리 있는 부분의 전기 저항보다 큰 고전위 전압 라인을 포함하는 유기발광 표시장치.
  2. 제1 항에 있어서,
    상기 고전위 전압 라인은,
    제1 방향으로 연장하는 제1 고전위 전압 라인; 및 상기 제1 방향과 교차하는 제2 방향으로 연장하는 제2 고전위 전압 라인을 포함하는 유기발광 표시장치.
  3. 제2 항에 있어서,
    상기 제2 고전위 전압 라인은
    상기 인입부에서 멀어질수록 상기 제2 방향 길이가 길어지는 유기발광 표시장치.
  4. 제3 항에 있어서,
    상기 제2 고전위 전압 라인의 길이는 선형 또는 계단형으로 증가하는 유기발광 표시장치.
  5. 제2 항에 있어서,
    상기 제1 고전위 전압 라인과 상기 제2 고전위 전압 라인은 서로 다른 층에 배치된 유기발광 표시장치.
  6. 제5 항에 있어서,
    상기 제1 고전위 전압 라인이 상기 제2 고전위 전압 라인보다 상부 층에 배치된 유기발광 표시장치.
  7. 제2 항에 있어서,
    상기 제1 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 소스 또는 드레인 전극과 동일한 물질로 이루어진 유기발광 표시장치.
  8. 제2 항에 있어서,
    상기 제2 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극과 동일한 물질로 이루어진 유기발광 표시장치.
  9. 제8 항에 있어서,
    상기 제2 고전위 전압 라인은, 상기 화소 회로에 포함된 박막 트랜지스터의 게이트 전극; 및 소스 또는 드레인 전극 사이의 층에 배치된 유기발광 표시장치.
  10. 제1 항에 있어서,
    상기 화소 회로에 저전위 전원(VSS)을 전달하는 저전위 전압 라인을 상기 비표시 영역에 더 포함하는 유기발광 표시장치.
  11. 제10 항에 있어서,
    상기 저전위 전압 라인은, 상기 인입부로부터 시작되어 표시 영역을 둘러싸며 연장하는 유기발광 표시장치.
KR1020190175712A 2019-12-26 2019-12-26 유기발광 표시장치 KR20210083091A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190175712A KR20210083091A (ko) 2019-12-26 2019-12-26 유기발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175712A KR20210083091A (ko) 2019-12-26 2019-12-26 유기발광 표시장치

Publications (1)

Publication Number Publication Date
KR20210083091A true KR20210083091A (ko) 2021-07-06

Family

ID=76860999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175712A KR20210083091A (ko) 2019-12-26 2019-12-26 유기발광 표시장치

Country Status (1)

Country Link
KR (1) KR20210083091A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613319A (zh) * 2022-03-23 2022-06-10 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613319A (zh) * 2022-03-23 2022-06-10 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板
CN114613319B (zh) * 2022-03-23 2023-11-28 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板

Similar Documents

Publication Publication Date Title
EP3503238B1 (en) Display device
EP3518281B1 (en) Organic light-emitting diode (oled) array substrate and fabrication method therefor, display device
TWI410912B (zh) 顯示器裝置及其驅動方法
KR101258259B1 (ko) 유기전계발광표시장치
US10211264B2 (en) Organic light emitting display device having a color filter on thin film transistor structure and method of manufacturing the same
JP2018097361A (ja) 有機発光表示装置およびその製造方法
US8436376B2 (en) Organic light emitting diode display
US8003417B2 (en) Organic electroluminescent display device and method of manufacturing the same
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
CN110010658B (zh) 显示装置
US10997921B2 (en) Organic light-emitting display device
KR102467465B1 (ko) 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
KR20210083091A (ko) 유기발광 표시장치
KR20220038649A (ko) 표시장치
CN109728034B (zh) 显示装置
KR102344142B1 (ko) 표시장치
US20220149134A1 (en) Organic light emitting display panel and organic light emitting display device including the same
US20240196676A1 (en) Display apparatus
KR20240040175A (ko) 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20240067187A (ko) 표시 장치
KR20070037036A (ko) 표시 장치
KR20150037150A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination