KR20210077097A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210077097A
KR20210077097A KR1020190168203A KR20190168203A KR20210077097A KR 20210077097 A KR20210077097 A KR 20210077097A KR 1020190168203 A KR1020190168203 A KR 1020190168203A KR 20190168203 A KR20190168203 A KR 20190168203A KR 20210077097 A KR20210077097 A KR 20210077097A
Authority
KR
South Korea
Prior art keywords
dummy
electrode
light emitting
electrodes
protrusion
Prior art date
Application number
KR1020190168203A
Other languages
English (en)
Inventor
장종섭
허의강
백영석
서하나
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190168203A priority Critical patent/KR20210077097A/ko
Priority to US16/998,183 priority patent/US11450268B2/en
Priority to CN202010862414.0A priority patent/CN112992959A/zh
Publication of KR20210077097A publication Critical patent/KR20210077097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및 상기 기판 상에 제공되는 표시 소자층을 포함할 수 있다. 상기 표시 소자층은, 제1 방향을 따라 각각 연장되며, 상기 제1 방향과 다른 제2 방향으로 서로 이격되는 제1 전극과 제2 전극; 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결되는 제1 발광 소자; 상기 제1 방향을 따라 연장되며, 상기 제1 및 제2 전극들과 이격되는 제1 더미 전극; 상기 제1 방향을 따라 서로 이격되고, 상기 제1 전극, 상기 제2 전극, 및 상기 제1 더미 전극과 이격되는 제2 더미 전극들; 및 상기 제1 더미 전극과 상기 제2 더미 전극들에 전기적으로 연결되는 제2 발광 소자를 포함할 수 있다. 상기 비표시 영역은, 상기 표시 영역의 적어도 일측에 위치하는 더미 영역을 포함하고, 상기 제1 및 제2 전극과 상기 제1 발광 소자는 상기 표시 영역 상에 제공되고, 상기 제1 더미 전극, 제2 더미 전극들, 및 상기 제2 발광 소자는 상기 더미 영역 상에 제공될 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD FOR DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다. 일예로, 막대형 LED는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명이 해결하고자 하는 과제는 발광 소자들의 컨택 저항을 용이하게 측정할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및 상기 기판 상에 제공되는 표시 소자층을 포함할 수 있다. 상기 표시 소자층은, 제1 방향을 따라 각각 연장되며, 상기 제1 방향과 다른 제2 방향으로 서로 이격되는 제1 전극과 제2 전극; 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결되는 제1 발광 소자; 상기 제1 방향을 따라 연장되며, 상기 제1 및 제2 전극들과 이격되는 제1 더미 전극; 상기 제1 방향을 따라 서로 이격되고, 상기 제1 전극, 상기 제2 전극, 및 상기 제1 더미 전극과 이격되는 제2 더미 전극들; 및 상기 제1 더미 전극과 상기 제2 더미 전극들에 전기적으로 연결되는 제2 발광 소자를 포함할 수 있다. 상기 비표시 영역은, 상기 표시 영역의 적어도 일측에 위치하는 더미 영역을 포함하고, 상기 제1 및 제2 전극과 상기 제1 발광 소자는 상기 표시 영역 상에 제공되고, 상기 제1 더미 전극, 제2 더미 전극들, 및 상기 제2 발광 소자는 상기 더미 영역 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 상기 제2 전극을 향하여 돌출되는 제1 돌출부를 포함하고, 상기 제2 전극은 상기 제1 전극을 향하여 돌출되는 제2 돌출부를 포함하고, 상기 제1 발광 소자는 상기 제1 돌출부와 상기 제2 돌출부 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 전극들 각각과 상기 제1 더미 전극 사이에는 상기 제2 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 전극은 상기 제2 더미 전극들 각각을 향하여 돌출되는 제1 더미 돌출부를 포함하고, 상기 제2 더미 전극들 각각은 상기 제1 더미 전극을 향하여 돌출되는 제2 더미 돌출부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 돌출부는 상기 제1 돌출부의 평면 형상에 대응하는 평면 형상을 가지고, 상기 제2 더미 돌출부는 상기 제2 돌출부의 평면 형상에 대응하는 평면 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 돌출부의 평면 형상은 상기 제1 돌출부의 평면 형상과 상이하고, 상기 제2 더미 돌출부의 평면 형상은 상기 제2 돌출부의 평면 형상과 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 돌출부와 상기 제2 더미 돌출부 사이에 상기 제2 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 영역은, 상기 제1 방향을 따라 서로 이격되는 서브 더미 영역들을 포함하고, 상기 서브 더미 영역들 각각에는 상기 제2 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 및 제2 더미 돌출부의 형상은, 상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 및 제2 더미 돌출부의 형상과 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 더미 돌출부와 상기 제2 더미 돌출부가 상기 제2 방향을 따라 서로 이격된 거리는, 상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 더미 돌출부와 상기 제2 더미 돌출부가 상기 제2 방향을 따라 서로 이격된 거리와 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 더미 돌출부가 상기 제2 더미 돌출부에 대하여 평면 상에서 마주하는 부분의 폭은, 상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 더미 돌출부가 상기 제2 더미 돌출부에 대하여 평면 상에서 마주하는 부분의 폭과 상이할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 더미 전극은, 상기 제1 방향을 따라 서로 이격되는 제1 서브 더미 전극들을 포함하고, 상기 제1 서브 더미 전극들 각각과 상기 제2 더미 전극들 각각 사이에는 상기 제2 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은, 상기 제1 더미 전극과 전기적으로 연결되는 제1 더미 패드와 상기 제2 더미 전극들 각각과 연결되는 제2 더미 패드들을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 소자층은, 상기 제1 더미 전극의 적어도 일부를 커버하며, 상기 제1 더미 전극을 상기 제2 발광 소자와 전기적으로 연결하는 제1 더미 컨택 전극; 및 상기 제2 더미 전극들의 적어도 일부를 커버하며, 상기 제2 더미 전극들을 상기 제2 발광 소자와 전기적으로 연결하는 제2 더미 컨택 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제1 방향을 따라 연장되고 상기 제1 방향과 다른 제2 방향을 따라 서로 이격되는 제1 전극, 제2 전극, 제1 더미 전극 및 제2 더미 전극을 기판 상에 형성하는 단계; 상기 제1 및 제2 전극과 상기 제1 및 제2 더미 전극을 포함하는 기판 상에 발광 소자들을 제공하는 단계; 상기 제1 및 제2 전극에 정렬 신호를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제1 발광 소자를 정렬하고, 상기 제1 및 제2 더미 전극에 정렬 신호를 인가하여 상기 제1 더미 전극과 상기 제2 더미 전극 사이에 제2 발광 소자를 정렬하는 단계; 상기 제2 더미 전극을 절단하여, 상기 제1 방향을 따라 서로 이격되는 제2 서브 더미 전극들을 형성하는 단계: 상기 제1 더미 전극과 상기 제2 발광 소자를 전기적으로 연결하는 제1 더미 컨택 전극과 상기 제2 서브 더미 전극들과 상기 제2 발광 소자를 전기적으로 연결하는 제2 더미 컨택 전극을 형성하는 단계; 및 상기 제2 발광 소자의 컨택 저항을 측정하는 단계를 포함할 수 있다. 상기 기판은, 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 비표시 영역은, 상기 표시 영역의 적어도 일측에 위치하는 더미 영역을 포함하고, 상기 제1 및 제2 전극과 상기 제1 발광 소자는 상기 표시 영역 상에 제공되고, 상기 제1 더미 전극, 제2 서브 더미 전극들, 및 상기 제2 발광 소자는 상기 더미 영역 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 서브 더미 전극들 각각과 상기 제1 더미 전극 사이에는 상기 제2 발광 소자가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 더미 전극을 형성하는 단계는, 상기 제1 더미 전극에, 상기 제2 더미 전극을 향하여 돌출되는 제1 더미 돌출부를 형성하고, 상기 제2 더미 전극에, 상기 제1 더미 전극을 향하여 돌출되는 제2 더미 돌출부를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 더미 전극을 절단하는 단계는, 상기 제2 서브 더미 전극들 각각에 상기 제2 더미 돌출부가 하나씩 제공되도록 상기 제2 더미 전극을 절단하여, 상기 제1 더미 돌출부와 상기 제2 더미 돌출부 사이에 상기 제2 발광 소자를 제공할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 더미 전극을 형성하는 단계는 상기 제1 더미 전극과 전기적으로 연결되는 제1 더미 패드와 상기 제2 더미 전극과 전기적으로 연결되는 제2 더미 패드들을 형성하고, 상기 제2 더미 전극을 절단하는 단계는 상기 제2 서브 더미 전극들 각각에 상기 제2 더미 패드들이 하나씩 제공되도록 상기 제2 더미 전극을 절단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 발광 소자의 컨택 저항을 측정하는 단계는, 상기 제1 더미 패드 및 상기 제2 더미 패드들 각각에 테스트 신호를 인가하고, 상기 제2 발광 소자에서 출력되는 신호를 측정할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자들의 컨택 저항을 용이하게 측정할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공할 수 있다.
본 발명의 일 실시예에 따르면, 더미 영역에 제공되는 더미 전극들과 제2 발광 소자들을 이용하여, 발광 소자들 각각의 저항을 용이하게 측정할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 도 3의 EA1 부분을 확대한 표시 소자층의 일 실시예를 개략적으로 나타낸 평면도이다.
도 5는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 6은 도 3의 EA1 부분을 확대한 표시 소자층의 다른 실시예를 개략적으로 나타낸 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
도 8은 도 3의 EA1 부분을 확대한 표시 소자층의 또 다른 실시예를 개략적으로 나타낸 평면도이다.
도 9는 도 8의 Ⅲ-Ⅲ' 라인에 따른 단면도이다.
도 10은 도 3의 EA1 부분을 확대한 표시 소자층의 또 다른 실시예를 개략적으로 나타낸 평면도이다.
도 11 내지 도 14는 도 3의 EA2 부분을 확대한 표시 소자층의 다양한 실시예를 개략적으로 나타낸 평면도이다.
도 15a 및 도 15b는 도 3의 EA3 부분을 확대한 표시 소자층의 다양한 실시예를 개략적으로 나타낸 평면도이다.
도 16은 도 15b의 Ⅳ-Ⅳ' 라인에 따른 단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 18a 내지 도 18g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 1a 및 도 1b에 있어서, 원 기둥 형상의 발광 소자(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 반도체층(11) 및 제2 반도체층(13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 일 단부와 타 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 일 단부(예를 들어, 제1 부분)에는 제1 반도체층(11) 및 제2 반도체층(13) 중 하나, 타 단부(예를 들어, 제2 부분)에는 제1 반도체층(11) 및 제2 반도체층(13) 중 나머지 하나가 배치될 수 있다.
발광 소자(LD)는 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 가질 수 있다. 본 발명의 일 실시예에 있어서, 길이 방향으로의 발광 소자(LD)의 길이(L)는 그의 직경(D, 또는 횡단면의 폭)보다 클 수 있다. 이러한 발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경(D) 및/또는 길이(L)를 가질 정도로 초소형으로 제작된 발광 다이오드를 포함할 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(LD)는 적용되는 조명 장치 또는 자발광 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 상기 발광 소자(LD)의 크기가 변경될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 다양한 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음을 물론이다.
발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일 단(일 예로, 상부면) 측 또는 제1 반도체층(11)의 일 단(일 예로, 하부면) 측에 배치되는 적어도 하나의 전극을 더 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일 단 측에 배치된 전극(15)을 더 포함할 수 있다. 전극(15)은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 실시예에 따라, 전극(15)은 쇼트키(Schottky) 컨택 전극일 수 있다. 또한, 전극(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 발광 소자(LD)는 절연막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 절연막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)는 측면이 모두 절연막(14)으로 둘러싸일 수 있다.
절연막(14)은 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 외주면의 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 절연막(14)은 적어도 활성층(12)의 외주면을 감싸도록 제공될 수도 있다. 또한, 발광 소자(LD)가 전극(15)을 포함할 경우, 절연막(14)은 전극(15)의 외주면의 적어도 일부를 감싸도록 제공될 수도 있다.
본 발명의 일 실시예에 따르면, 절연막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 절연막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자들(LD)이 밀접하여 배치되는 경우, 절연막(14)은 발광 소자들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 발광 소자(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 발광 소자(LD)는, 조명 장치나 자발광 표시 장치의 광원 소자로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 단위 발광 영역을 나타내는 회로도이다.
도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 서브 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 서브 화소(SP)는 하나 이상의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(144)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위 대비, 발광 소자(LD)의 문턱전압 이상의 낮은 전위를 가질 수 있다.
발광 소자들(LD) 각각은 화소 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 서브 화소(SP)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 서브 화소(SP)는 서로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(144)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속되고, 제2 전극은 발광 소자들(LD) 각각의 제1 전극에 전기적으로 연결된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자들(LD)로 공급되는 구동 전류의 양을 제어한다.
제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제2 트랜지스터(T2)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속된다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(SL)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 스캔신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 상기 데이터 신호가 전달된다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 데이터 신호를 서브 화소(SP) 내부로 전달하기 위한 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 화소 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 화소 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 구동 회로(144)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 화소 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터(T1, T2) 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소 구동 회로(144)에 포함되는 제1 및 제2 트랜지스터(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터(T1, T2)는 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 화소 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 화소 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 특히, 도 1a 또는 도 1b에 도시된 발광 소자(LD)를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1a, 도 1b 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 기판(SUB)의 일면 상에 제공된 화소(PXL)들, 기판(SUB) 상에 제공되며 화소(PXL)들을 구동하는 구동부, 및 화소(PXL)들과 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
표시 장치는 발광 소자(LD)를 구동하는 방식에 따라 패시브 매트릭스형 표시 장치와 액티브 매트릭스형 표시 장치로 분류될 수 있다. 일 예로, 표시 장치가 액티브 매트릭스형으로 구현되는 경우, 화소들(PXL) 각각은 발광 소자(LD)에 공급되는 전류량을 제어하는 구동 트랜지스터와 상기 구동 트랜지스터로 데이터 신호를 전달하는 스위칭 트랜지스터 등을 포함할 수 있다.
최근 해상도, 콘트라스트, 동작 속도의 관점에서 각 화소(PXL)마다 선택하여 점등하는 액티브 매트릭스형 표시 장치가 주류가 되고 있으나 본 발명이 이에 한정되는 것은 아니며 화소(PXL) 그룹별로 점등이 수행되는 패시브 매트릭스형 표시 장치 또한 발광 소자(LD)를 구동하기 위한 구성 요소들(일 예로, 제1 및 제2 전극 등)을 사용할 수 있다.
기판(SUB)은 표시 영역(AA) 및 비표시 영역(NAA)을 포함할 수 있다. 표시 영역(AA)은 영상을 표시하는 화소(PXL)들이 제공되는 영역으로서, 활성 영역(Active Area)으로 명명될 수 있다. 다양한 실시예에서, 화소(PX)들 각각은 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 유기 발광 다이오드, 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 표시 장치는 외부에서 입력되는 영상 데이터에 대응하여 화소(PX)들을 구동함으로써 표시 영역(AA)에 영상을 표시한다.
비표시 영역(NAA)은 표시 영역(AA)의 주변에 배치되는 영역으로서, 비활성 영역(Non-active Area)으로 명명될 수 있다. 다양한 실시예에서, 비표시 영역(NAA)은 기판(SUB) 상에서 표시 영역(AA)을 제외한 나머지 영역을 포괄적으로 의미할 수 있다. 도 3에 도시된 바와 같이, 비표시 영역(NAA)은, 표시 영역(AA)을 둘러싸는 형태로 제공될 수 있다.
비표시 영역(NAA)은 화소(PXL)들을 구동하기 위한 구동부, 및 화소(PXL)들과 구동부를 연결하는 배선부의 일부가 제공되는 영역일 수 있다.
본 발명의 다양한 실시예에서, 비표시 영역(NAA)은 더미 영역(DA)을 포함할 수 있다. 더미 영역(DA)은 표시 영역(AA)의 적어도 일측에 위치할 수 있다. 도 3을 참고하면, 표시 영역(AA)의 좌측과 우측에 각각 더미 영역(DA)이 위치할 수 있으나, 더미 영역(DA)이 제공되는 위치가 이에 한정되는 것은 아니다. 예를 들어, 더미 영역(DA)은 표시 영역(AA)의 좌측에만 위치하거나, 또는 표시 영역(AA)의 우측에만 위치할 수도 있다.
화소(PXL)들은 기판(SUB) 상의 표시 영역(AA)에 제공될 수 있다. 화소(PXL)들 각각은 영상을 표시하는 단위로서 복수 개로 제공될 수 있다. 화소(PXL)들은 백색 광 및/또는 컬러 광을 출사하는 발광 소자(LD)를 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
화소(PXL)들은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 열과 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 행을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소(PXL)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부는 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 화소(PXL)의 구동을 제어할 수 있다. 도 3에는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 화소(PXL)들에 발광 제어 신호를 제공하는 발광 구동부(미도시), 및 데이터 라인을 통해 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부(SDV), 발광 구동부, 및 데이터 구동부(DDV)를 제어할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
도 4는 도 3의 EA1 부분을 확대한 표시 소자층의 일 실시예를 개략적으로 나타낸 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 4에 있어서, 제1 및 제2 발광 소자(LD1, LD2)들이 제2 방향(DR2)을 따라 평행하게 정렬된 것으로 도시하였으나, 제1 및 제2 발광 소자(LD1, LD2)들의 배열이 이에 한정되지는 않는다. 예를 들어, 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2) 사이에서, 제2 방향(DR2)에 대하여 소정 각도로 기울어진 상태로 정렬되어 있을 수도 있다. 또한, 제2 발광 소자(LD2)는 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들 사이에서, 제2 방향(DR2)에 대하여 소정 각도로 기울어진 상태로 정렬되어 있을 수도 있다.
이하에서는 제1 및 제2 발광 소자(LD1, LD2)들을 포괄적으로 지칭할 때에는 발광 소자들(LD)이라고 한다.
도 4 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 기판(SUB) 상에 제공되는 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)을 포함할 수 있다.
기판(SUB)은 경성(Rigid) 기판 또는 가요성(Flexibility) 기판일 수 있다.
경성 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함할 수 있다.
가요성 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함할 수 있다. 예를 들면, 가요성 기판은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 트리아세테이트 셀룰로오스(TAC, triacetate cellulose), 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 하나를 포함할 수 있다. 또한, 가요성 기판은 유리 섬유 강화플라스틱(FRP, fiber glass reinforced plastic)을 포함할 수도 있다.
기판(SUB)에 적용되는 물질은 표시 장치의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직할 수 있다. 본 발명의 다양한 실시예에 있어서, 기판(SUB)은 전체 또는 적어도 일부가 가요성(flexibility)을 가질 수 있다.
표시 소자층(DPL)은 기판(SUB) 상에 제공되는 버퍼층을 포함할 수 있다. 예를 들어, 전술한 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)은 버퍼층 상에 제공될 수 있다.
버퍼층은 제1 및 제2 발광 소자(LD1, LD2)들에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 버퍼층이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 버퍼층은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
본 발명의 다양한 실시예에서, 표시 소자층(DPL)은 기판(SUB) 상에 제공되는 제1 및 제2 뱅크(BNK1, BNK2)를 포함할 수 있다.
도 4에 도시된 바와 같이, 제1 및 제2 뱅크(BNK1, BNK2)는 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 서로 이격된 형태로 기판(SUB)의 표시 영역(AA) 상에 제공될 수 있으며, 상기 단위 발광 영역들을 구획할 수 있다.
기판(SUB) 상에서 서로 인접한 두 개의 뱅크(BNK1, BNK2)는 제2 방향(DR2)을 따라 일정 간격 이격될 수 있다. 예를 들어, 서로 인접한 두 개의 제1 및 제2 뱅크(BNK1, BNK2)는 제1 발광 소자(LD1)의 길이 이상으로 기판(SUB) 상에서 이격될 수 있다.
제1 및 제2 뱅크(BNK1, BNK2)는 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 제1 및 제2 뱅크(BNK1, BNK2)는 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 뱅크(BNK1, BNK2)는 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 및 제2 뱅크(BNK1, BNK2)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 제1 및 제2 뱅크(BNK1, BNK2)는 도전성 물질을 포함할 수도 있다.
도 5에 도시된 바와 같이, 제1 및 제2 뱅크(BNK1, BNK2)들은 제3 방향(DR3)을 따라 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 및 제2 뱅크(BNK1, BNK2)들은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가지는 곡면을 가질 수 있다. 본 발명에서, 제1 및 제2 뱅크(BNK1, BNK2)들의 형상 및/또는 경사도 등이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
기판(SUB) 상에서, 제1 전극(EL1)과 제2 전극(EL2)은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 서로 이격되어 제공될 수 있다. 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2)과 전기적으로 연결될 수 있다.
도 4 및 도 5를 참고하면, 제1 전극(EL1)은 제1 뱅크(BNK1) 상에 제공되고, 제2 전극(EL2)은 제2 뱅크(BNK2) 상에 제공될 수 있다. 이때, 제1 전극(EL1)은 제1 뱅크(BNK1)의 경사도에 대응되는 형상을 가질 수 있고, 제2 전극(EL2)은 제2 뱅크(BNK2)의 경사도에 대응되는 형상을 가질 수 있다. 예를 들면, 제1 및 제2 전극(EL1, EL2) 각각은 제1 및 제2 뱅크(BNK1, BNK2)에 대응된 돌출 부분과 기판(SUB)에 대응된 평탄 부분을 포함할 수 있다.
본 발명의 다양한 실시예에서, 제1 전극(EL1)과 제2 전극(EL2)은 반사 전극일 수 있다. 반사 전극인 제1 및 제2 전극(EL1, EL2)은 제1 발광 소자(LD1)에서 출사된 광을 기판(SUB)에서 표시 소자층(DPL)을 향하는 방향(예를 들어 전면 방향)으로 유도할 수 있다.
제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2) 각각은 제1 발광 소자(LD1)에서 방출된 광을 원하는 방향으로 유도하여 표시 장치의 광 효율을 향상시키는 반사 부재로 기능할 수 있다. 즉, 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2) 각각은 제1 발광 소자(LD1)에서 방출된 광을 표시 장치의 전면 방향(예를 들어 화상 표시 방향)으로 진행되게 하여 상기 제1 발광 소자(LD1)의 출광 효율을 향상시키는 반사 부재로 기능할 수 있다.
반사 전극인 제1 전극(EL1)과 제2 전극(EL2)은 광반사율이 높은 도전 물질을 포함할 수 있다. 광반사율이 높은 도전 물질로는, 일 예로, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 및 이들의 합금과 같은 금속을 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극(EL1, EL2) 각각은 투명한 도전성 재료를 포함할 수 있다. 투명한 도전성 재료로는, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 제1 및 제2 전극(EL1, EL2) 각각이 투명한 도전성 재료를 포함하는 경우, 제1 발광 소자(LD1)에서 방출되는 광을 표시 장치의 전면 방향(화상 표시 방향)으로 반사시키기 위한 불투명한 금속으로 이루어진 별도의 도전층이 추가로 포함될 수 있다. 다만, 제1 및 제2 전극(EL1, EL2) 각각의 재료는 상술한 재료들에 한정되는 것은 아니다.
본 발명의 다양한 실시예에서, 각각의 화소(PXL)의 화소 영역의 주변 영역에는 뱅크 패턴(BNKP)이 제공될 수 있다.
뱅크 패턴(BNKP)은 화소들(PXL) 각각의 화소 영역에 포함된 주변 영역의 적어도 일측을 둘러쌀 수 있다. 뱅크 패턴(BNKP)은 각각의 화소(PXL)와 그에 인접한 화소들(PXL) 각각의 발광 영역을 정의(또는 구획)하는 구조물로서, 일 예로 화소 정의막일 수 있다. 이러한 뱅크 패턴(BNKP)은 적어도 하나의 차광 물질 및/또는 반사 물질을 포함하도록 구성되어 각각의 화소(PXL)와 그에 인접한 화소들(PXL) 사이에서 광(또는 빛)이 새는 빛샘 불량을 방지할 수 있다. 실시예에 따라, 각각의 화소(PXL)에서 방출되는 광의 효율을 더욱 향상시키기 위해 뱅크 패턴(BNKP) 상에는 반사 물질층이 형성될 수 있다. 뱅크 패턴(BNKP)은 실시예에 따라 제1 및 제2 뱅크(BNK1, BNK2)와 상이한 층에 형성되거나 또는 동일한 층에 형성될 수 있다.
본 발명의 다양한 실시예에서, 표시 소자층(DPL)은, 제1 및 제2 전극(EL1, EL2), 제1 더미 전극(DEL1) 및 제2 더미 전극(DEL2)들을 커버하는 절연막(INS)을 포함할 수 있다. 구체적으로, 제1 및 제2 뱅크(BNK1, BNK2), 뱅크 패턴(BNKP), 제1 및 제2 전극(EL1, EL2), 제1 더미 전극(DEL1) 및 제2 더미 전극(DEL2)들을 포함하는 기판(SUB)의 일면 상에 절연막(INS)이 제공될 수 있다. 제1 및 제2 전극(EL1, EL2), 제1 더미 전극(DEL1) 및 제2 더미 전극(DEL2)들이 절연막(INS)에 의해 커버됨으로써, 제1 및 제2 전극(EL1, EL2), 제1 더미 전극(DEL1) 및 제2 더미 전극(DEL2)들은 외부로부터 유입된 정전기에 의해 영향을 받지 않을 수 있다.
절연막(INS)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다.
유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
본 발명의 다양한 실시예에서, 절연막(INS)은 각각의 화소(PXL)의 화소 회로층(미도시)으로부터 제1 및 제2 발광 소자(LD1, LD2)들을 보호하는 데에 유리한 무기 절연막으로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 절연막(INS)은 제1 및 제2 발광 소자(LD1, LD2)들의 지지면을 평탄화시키는 데 유리한 유기 절연막으로 이루어질 수도 있다.
제1 발광 소자(LD1)는 절연막(INS) 상에서, 제1 전극(EL1)과 제2 전극(EL2) 사이에 제공될 수 있다. 즉, 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2)과 다른 층 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, “동일 층 상에 형성 및/또는 제공된다”함은 동일한 공정에서 형성됨을 의미하고, “다른 층 상에 형성 및/또는 제공된다” 함은 상이한 공정에서 형성됨을 의미할 수 있다.
본 발명의 다양한 실시예에서, 표시 소자층(DPL)은, 제1 전극(EL1)을 제1 발광 소자(LD1)와 전기적으로 연결하는 제1 컨택 전극(CNT1), 및 제2 전극(EL2)을 제1 발광 소자(LD1)와 전기적으로 연결하는 제2 컨택 전극(CNT2)을 포함할 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 및 제2 컨택 전극(CNT1, CNT2)과 제1 발광 소자(LD1)는 절연막(INS) 상에 제공될 수 있다. 절연막(INS)을 관통하는 컨택홀을 통해, 제1 컨택 전극(CNT1)과 제1 전극(EL1)이 연결되고 제2 컨택 전극(CNT2)과 제2 전극(EL2)이 연결될 수 있다.
도 5에 도시된 바와 달리, 절연막(INS)은 제1 전극(EL1)의 일부를 노출시키는 제1 개구부(미도시)와 제2 전극(EL2)의 일부를 노출시키는 제2 개구부(미도시)를 포함할 수 있다. 이때, 제1 컨택 전극(CNT1)은 제1 개구부에 제공되어, 제1 개구부를 통해 노출된 제1 전극(EL1)과 접촉할 수 있다. 또한, 제2 컨택 전극(CNT2)은 제2 개구부에 제공되어, 제2 개구부를 통해 노출된 제2 전극(EL2)과 접촉할 수 있다.
도 5에는 제1 및 제2 컨택 전극(CNT1, CNT2)이 절연막(INS) 상의 동일한 층에 제공되는 것이 도시되어 있으나, 제1 및 제2 컨택 전극(CNT1, CNT2)은 서로 상이한 층에 제공될 수도 있다. 제1 컨택 전극(CNT1)과 제2 컨택 전극(CNT2)이 상이한 층에 제공되는 경우, 제1 컨택 전극(CNT1)과 제2 컨택 전극(CNT2) 사이에 별도의 절연막이 제공될 수 있다.
제1 발광 소자(LD1)의 일 단부에 제1 컨택 전극(CNT1)이 제공되고, 타 단부에 제2 컨택 전극(CNT2)이 제공될 수 있다. 이를 통해, 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2)과 전기적으로 연결될 수 있다.
제1 및 제2 컨택 전극(CNT1, CNT2)은 ITO, IZO 및 ITZO를 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 즉, 제1 및 제2 컨택 전극(CNT1, CNT2)은, 제1 발광 소자(LD1) 각각으로부터 방출된 광이 손실 없이 투과될 수 있도록 투명한 도전 물질로 구성될 수 있다.
다만, 제1 및 제2 컨택 전극(CNT1, CNT2)의 재료는 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 상기 제1 및 제2 컨택 전극(CNT1, CNT2)은 다양한 불투명한 도전 물질로 구성될 수도 있다.
본 발명의 다양한 실시예에서, 전술한 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2)은 화소들(PXL) 각각에 제공될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들은 더미 영역(DA) 상에 제공될 수 있다. 제1 더미 전극(DEL1)은 제1 방향(DR1)을 따라 연장될 수 있고, 제2 방향(DR2)을 따라 제1 및 제2 전극(EL1, EL2)과 이격될 수 있다. 제2 더미 전극(DEL2)들 각각은 서로 제1 방향(DR1)을 따라 이격되고, 제2 방향(DR2)을 따라 제1 및 제2 전극(EL1, EL2), 제1 더미 전극(DEL1)과 이격될 수 있다.
본 발명의 다양한 실시예에서, 제2 더미 전극(DEL2)들 각각과 제1 더미 전극(DEL1) 사이에는 제2 발광 소자(LD2)가 제공될 수 있다. 구체적으로, 제2 더미 전극(DEL2)들 각각과 제1 더미 전극(DEL1) 사이에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다. 도 4를 참고하면, 제1 더미 전극(DEL1)과 제2-1 더미 전극(DEL2-1) 사이에 제2 발광 소자(LD2) 중 하나가 제공되고, 제1 더미 전극(DEL1)과 제2-2 더미 전극(DEL2-2) 사이에 제2 발광 소자(LD2) 중 하나가 제공될 수 있다.
제2 더미 전극(DEL2)들 각각과 제1 더미 전극(DEL1) 사이에 제2 발광 소자(LD2)가 하나씩 제공됨으로써, 후술하는 바와 같이 제2 발광 소자(LD2) 각각의 컨택 저항을 용이하게 측정할 수 있다.
본 발명의 다양한 실시예에서, 제1 더미 전극(DEL1)은 제1 전극(EL1)의 평면 형상에 대응하는 평면 형상을 가지고, 제2 더미 전극(DEL2)들 각각은 제2 전극(EL2)의 평면 형상에 대응하는 평면 형상을 가질 수 있다.
본 발명에서, 대응하는 형상은 실질적으로 형상이 동일하거나 또는 그 형상이 유사한 것을 포함할 수 있다.
제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들은 후술하는 바와 같이, 제2 발광 소자(LD2) 각각의 컨택 저항을 측정하기 위하여 제공되는 것일 수 있다. 즉, 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들에 전기적으로 연결된 제2 발광 소자(LD2)는 표시 장치에서 영상을 표시하지 않는 발광 소자들일 수 있다.
제1 더미 전극(DEL1)의 형상을 제1 전극(EL1)의 형상과 대응되게 제공하고, 제2 더미 전극(DEL2)들의 형상을 제2 전극(EL2)의 형상과 대응되게 제공함으로써, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)와 더미 영역(DA) 상에 제공되는 제2 발광 소자(LD2)는 유사한 환경에 놓일 수 있다. 따라서, 더미 영역(DA)에 제공되는 제2 발광 소자(LD2)의 컨택 저항을 측정함으로써, 제1 발광 소자(LD1)의 컨택 저항을 별도로 측정하지 않고도 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)의 컨택 저항 등의 전기적 환경을 모니터링하는 것이 가능할 수 있다.
제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들 각각은 전술한 제1 및 제2 전극(EL1, EL2)을 형성하는 물질과 동일한 물질로 형성될 수 있다. 이에 따라, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)와 더미 영역(DA) 상에 제공되는 제2 발광 소자(LD2)는 유사한 환경에 놓일 수고, 제2 발광 소자(LD2)의 컨택 저항을 측정하여 제1 발광 소자(LD1)의 컨택 저항을 보다 정확하게 모니터링할 수 있다.
제1 더미 전극(DEL1) 및 제2 더미 전극(DEL2)들이 제공된 기판(SUB)의 일면 상에 절연막(INS)이 제공될 수 있으며, 절연막(INS) 상에 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)이 제공될 수 있다.
도 5에 도시된 바와 같이, 절연막(INS)을 관통하는 컨택홀을 통해, 제1 더미 컨택 전극(DCNT1)과 제1 더미 전극(DEL1)이 연결되고, 제2 더미 컨택 전극(DCNT2)은 제2 더미 전극(DEL2)들 각각과 연결될 수 있다.
도 4 및 도 5에 도시된 바와 같이, 제1 더미 컨택 전극(DCNT1)은 제1 더미 전극(DEL1)의 적어도 일부를 커버하며, 제1 더미 전극(DEL1)을 제2 발광 소자(LD2)와 전기적으로 연결할 수 있다. 또한, 제2 더미 컨택 전극(DCNT2)은 제2 더미 전극(DEL2)들의 적어도 일부를 커버하며, 제2 더미 전극(DEL2)들을 제2 발광 소자(LD2)와 전기적으로 연결할 수 있다.
한편, 도 5에 도시된 바와 달리, 절연막(INS)은 제1 더미 전극(DEL1)의 일부를 노출시키는 제3 개구부(미도시)와 제2 더미 전극(DEL2)들 각각의 일부를 노출시키는 제4 개구부(미도시)를 포함할 수 있다. 이때, 제1 더미 컨택 전극(DCNT1)은 제3 개구부에 제공되어, 제3 개구부를 통해 노출된 제1 더미 전극(DEL1)과 접촉할 수 있다. 또한, 제2 더미 컨택 전극(DCNT2)은 제4 개구부에 제공되어, 제4 개구부를 통해 노출된 제2 더미 전극(DEL2)들 각각과 접촉할 수 있다.
제2 발광 소자(LD2)의 일 단부에 제1 더미 컨택 전극(DCNT1)이 제공되고, 타 단부에 제2 더미 컨택 전극(DCNT2)이 제공될 수 있다. 이를 통해, 제2 발광 소자(LD2)는 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들에 전기적으로 연결될 수 있다.
제1 및 제2 더미 컨택 전극(DCNT1, DCNT2) 각각은 전술한 제1 및 제2 컨택 전극(CNT1, CNT2)을 형성하는 물질과 동일한 물질로 형성될 수 있다. 이에 따라, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)와 더미 영역(DA) 상에 제공되는 제2 발광 소자(LD2)는 유사한 환경에 놓일 수고, 제2 발광 소자(LD2)의 컨택 저항을 측정하여 제1 발광 소자(LD1)의 컨택 저항을 보다 정확하게 모니터링할 수 있다.
본 발명의 다양한 실시예에서, 표시 소자층(DPL)은 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)이 제공된 기판(SUB)의 일면 상에 제공되는 인캡층(INC)을 포함할 수 있다.
인캡층(INC)은 제1 및 제2 전극(EL1, EL2), 제1 및 제2 컨택 전극(CNT1, CNT2), 제1 발광 소자(LD1), 제1 및 제2 더미 전극(DEL1, DEL2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2), 및 제2 발광 소자(LD2)가 외부로 노출되지 않도록 커버하여, 부식되는 것을 방지할 수 있다.
인캡층(INC)은 투명 절연 물질을 포함하여 광을 투과시킬 수 있다. 상기 투명 절연 물질은 유기 재료 또는 무기 재료를 포함할 수 있다. 예를 들면, 인캡층(INC)은 제1 발광 소자(LD1)에서 방출되어 제1 및 제2 전극(EL1, EL2)에 의해 표시 장치의 화상 표시 방향으로 반사된 광의 손실을 최소화하기 위해 IZO와 같은 투명한 도전성 재료로 형성될 수 있다.
본 발명의 다양한 실시예에서, 인캡층(INC) 상에는 오버 코트층(미도시)이 제공될 수 있다. 오버 코트층은 제1 및 제2 발광 소자(LD1, LD2)들에 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
도 6은 도 3의 EA1 부분을 확대한 표시 소자층의 다른 실시예를 개략적으로 나타낸 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ' 라인에 따른 단면도이다.
본 실시예에 따른 표시 장치에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예에 따른 표시 장치에서 언급하지 않은 구성을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않은 부분은 상술한 일 실시예에 따르며, 동일한 부호는 동일한 구성 요소를, 유사한 부호는 유사한 구성 요소를 나타낸다. 이는 이하 후술하는 실시예에 대해서도 마찬가지임을 알려둔다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 기판(SUB) 상에 제공되는 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2), 및 절연 패턴(INSP)을 포함할 수 있다.
본 발명의 다양한 실시예에서, 제1 전극(EL1)은 제2 전극(EL2)을 향하여 돌출되는 제1 돌출부(VP1)를 포함하고, 제2 전극(EL2)은 제1 전극(EL1)을 향하여 돌출되는 제2 돌출부(VP2)를 포함할 수 있다. 이때, 제1 돌출부(VP1)와 제2 돌출부(VP2)는 서로 대향할 수 있다.
도 6에 도시된 바와 같이, 제1 돌출부(VP1)와 제2 돌출부(VP2)가 서로 대향함에 따라, 제1 및 제2 전극(EL1, EL2)에 후술하는 정렬 신호가 인가되는 경우, 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 전기장(electric field)이 집중되어 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 제1 발광 소자(LD1)가 효과적으로 정렬될 수 있다. 이에 따라, 제1 발광 소자(LD1)는 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 제공될 수 있다.
한편, 도 6에 도시되어 있지 않으나, 제1 뱅크(BNK1)는 제2 뱅크(BNK2)를 향하여 돌출되는 제1 뱅크 돌출부(미도시)를 포함하고, 제2 뱅크(BNK2)는 제1 뱅크(BNK1)를 향하여 돌출되는 제2 뱅크 돌출부(미도시)를 포함할 수 있다.
이때, 평면 상에서 제1 전극(EL1)의 형상은 제1 뱅크(BNK1)의 형상과 대응하고, 제2 전극(EL2)의 형상은 제2 뱅크(BNK2)의 형상과 대응할 수 있다. 즉, 제1 돌출부(VP1)가 제1 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제1 전극(EL1)은 제1 뱅크(BNK1) 상에 제공될 수 있다. 또한, 제2 돌출부(VP2)가 제2 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제2 전극(EL2)은 제2 뱅크(BNK2) 상에 제공될 수 있다.
도 6 및 도 7에 도시된 바와 같이, 표시 소자층(DPL)은 제1 및 제2 발광 소자(LD1, LD2)들 상에 제공되는 절연 패턴(INSP)을 포함할 수 있다. 절연 패턴(INSP)은, 제1 및 제2 전극(EL1, EL2) 사이에 제공되는 제1 발광 소자(LD1)와 제1 및 제2 더미 전극(DEL1, DEL2) 사이에 제공되는 제2 발광 소자(LD2)가 정렬된 위치에서 이탈되는 것을 방지할 수 있다.
절연 패턴(INSP)은 제1 방향(DR1)을 따라 연장된 형태로 제공될 수 있다. 절연 패턴(INSP)은 발광 소자들(LD)의 일부에 중첩되어, 발광 소자들(LD)의 일 단부와 타 단부를 노출시킬 수 있다. 절연 패턴(INSP)은 발광 소자들(LD)에서 출사된 광이 손실 없이 투과할 수 있도록 투명한 절연 물질로 구성될 수 있다.
절연 패턴(INSP)은 단일막 또는 다중막으로 구성될 수 있으며, 적어도 하나의 무기 재료를 포함한 무기 절연막 또는 적어도 하나의 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 절연 패턴(INSP)은 각각의 화소(PXL)의 발광 영역에 정렬된 제1 발광 소자(LD1) 각각을 더욱 고정시킬 수 있다.
본 발명의 일 실시예에 있어서, 절연 패턴(INSP)은 외부의 산소 및 수분 등으로부터 발광 소자들(LD) 각각의 활성층(12) 보호에 유리한 무기 절연막을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 발광 소자들(LD)이 적용되는 표시 장치의 설계 조건 등에 따라 절연 패턴(INSP)은 유기 재료를 포함한 유기 절연막을 포함할 수 있다.
한편, 도면에는 도시되어 있지 않으나, 절연 패턴(INSP)의 형성 이전에 제3 방향(DR3)을 따라 절연막(INS)과 발광 소자들(LD)의 사이에 빈 틈(또는 공간)이 존재할 경우, 상기 빈 틈은 상기 절연 패턴(INSP)을 형성하는 과정에서 절연 패턴(INSP)으로 채워질 수 있다. 이에 따라, 절연 패턴(INSP)은 절연막(INS)과 발광 소자들(LD) 사이의 빈 틈을 채우는데 유리한 유기 절연막을 구성될 수 있다.
절연 패턴(INSP)에 의해 노출된 제1 발광 소자(LD1)의 일 단부에 제1 컨택 전극(CNT1)이 제공되고, 타 단부에 제2 컨택 전극(CNT2)이 제공될 수 있다. 이를 통해, 제1 발광 소자(LD1)는 제1 및 제2 전극(EL1, EL2)과 전기적으로 연결될 수 있다.
또한, 제1 및 제2 컨택 전극(CNT1, CNT2)은 절연 패턴(INSP) 상에도 제공될 수 있다. 이때, 절연 패턴(INSP) 상에서 제1 컨택 전극(CNT1)과 제2 컨택 전극(CNT2)은 서로 이격될 수 있다. 절연 패턴(INSP) 상에 제1 및 제2 컨택 전극(CNT1, CNT2)이 제공됨에 따라, 제1 및 제2 전극(EL1, EL2) 사이에서 정렬된 제1 발광 소자(LD1)의 위치가 보다 안정적으로 고정될 수 있다.
본 발명의 다양한 실시예에서, 제1 더미 전극(DEL1)은 제2 더미 전극(DEL2)들 각각을 향하여 돌출되는 제1 더미 돌출부(DVP1)를 포함하고, 제2 더미 전극(DEL2)들 각각은 제1 더미 전극(DEL1)을 향하여 돌출되는 제2 더미 돌출부(DVP2)를 포함할 수 있다. 도 6에 도시된 바와 같이, 제1 더미 전극(DEL1)은 제2-1 내지 제2-3 더미 전극(DEL2-1, DEL2-2, DEL2-3)들 각각을 향하여 돌출되는 제1 더미 돌출부(DVP1)들을 포함할 수 있다. 제2-1 내지 제2-3 더미 전극(DEL2-1, DEL2-2, DEL2-3)들 각각은 제1 더미 전극(DEL1)을 향하여 돌출되는 제2 더미 돌출부(DVP2)를 각각 포함할 수 있다.
도 6에 도시된 바와 같이, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 서로 대향함에 따라, 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들에 후술하는 정렬 신호가 인가되는 경우, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에 전기장이 집중되어 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에 제2 발광 소자(LD2)가 효과적으로 정렬될 수 있다. 이에 따라, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에는 제2 발광 소자(LD2)가 제공될 수 있다. 구체적으로, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다.
본 발명의 일 실시예에서, 제1 더미 돌출부(DVP1)는 제1 돌출부(VP1)의 평면 형상에 대응하는 평면 형상을 가지고, 제2 더미 돌출부(DVP2)는 제2 돌출부(VP2)의 평면 형상에 대응하는 평면 형상을 가질 수 있다.
제1 더미 돌출부(DVP1)의 평면 형상을 제1 돌출부(VP1)의 평면 형상과 대응되게 제공하고, 제2 더미 돌출부(DVP2)의 평면 형상을 제2 돌출부(VP2)의 평면 형상과 대응되게 제공함으로써, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)와 더미 영역(DA) 상에 제공되는 제2 발광 소자(LD2)는 보다 유사한 환경에 놓일 수 있다. 따라서, 더미 영역(DA)에 제공되는 제2 발광 소자(LD2)의 컨택 저항을 측정함으로써, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)의 컨택 저항 등의 전기적 환경을 보다 정성적으로 분석(Qualitative analysis)하는 것이 가능할 수 있다.
절연 패턴(INSP)에 의해 노출된 제2 발광 소자(LD2)의 일 단부에 제1 더미 컨택 전극(DCNT1)이 제공되고, 타 단부에 제2 더미 컨택 전극(DCNT2)이 제공될 수 있다. 이를 통해, 제2 발광 소자(LD2)는 제1 및 제2 더미 전극(DEL1, DEL2)들과 전기적으로 연결될 수 있다.
도 8은 도 3의 EA1 부분을 확대한 표시 소자층의 또 다른 실시예를 개략적으로 나타낸 평면도이고, 도 9는 도 8의 Ⅲ-Ⅲ' 라인에 따른 단면도이다.
도 8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 기판(SUB) 상에 제공되는 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 및 제2 더미 뱅크(DBNK1, DBNK2), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2), 및 절연 패턴(INSP)을 포함할 수 있다.
도 8에 도시된 바와 같이, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 서로 이격된 형태로 더미 영역(DA) 상에 제공될 수 있다.
더미 영역(DA) 상에서 서로 인접한 두 개의 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 제2 방향(DR2)을 따라 일정 간격 이격될 수 있다. 예를 들어, 서로 인접한 두 개의 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 제2 발광 소자(LD2)의 길이 이상으로 더미 영역(DA) 상에서 이격될 수 있다.
제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 실시예에 따라, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 단일막의 유기 절연막 및/또는 단일막의 무기 절연막을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 적어도 하나 이상의 유기 절연막과 적어도 하나 이상의 무기 절연막이 적층된 다중막의 형태로 제공될 수도 있다. 다만, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)의 재료가 상술한 실시예들에 한정되는 것은 아니며, 실시예에 따라, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)는 도전성 물질을 포함할 수도 있다.
도 8에 도시된 바와 같이, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)들은 제3 방향(DR3)을 따라 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 및 제2 더미 뱅크(DBNK1, DBNK2)들은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원 등의 단면을 가지는 곡면을 가질 수 있다.
제1 더미 전극(DEL1)은 제1 더미 뱅크(DBNK1) 상에 제공되고, 제2 더미 전극(DEL2)들 각각은 제2 더미 뱅크(DBNK2) 상에 제공될 수 있다. 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들은 반사 전극일 수 있다. 반사 전극인 제1 및 제2 더미 전극(DEL1, DEL2)은 제2 발광 소자(LD2)에서 출사된 광을 기판(SUB)에서 표시 소자층(DPL)을 향하는 방향(예를 들어 전면 방향)으로 유도할 수 있다. 즉, 제1 및 제2 더미 뱅크(DBNK1, DBNK2), 제1 및 제2 더미 전극(DEL1, DEL2) 각각은 제2 발광 소자(LD2)에서 방출된 광을 원하는 방향으로 유도하는 반사 부재로 기능할 수 있다.
제1 및 제2 더미 뱅크(DBNK1, DBNK2)의 형상은 제1 및 제2 뱅크(BNK1, BNK2)의 형상과 대응되도록 제공될 수 있다. 이에 따라, 제2 발광 소자(LD2)에서 출광된 광은 제1 발광 소자(LD1)에서 출광된 광과 유사한 출광 효율, 출광 방향을 가질 수 있다. 따라서, 더미 영역(DA) 상에 제공되는 제2 발광 소자(LD2) 각각의 출광 효율, 출광 방향을 관측하여, 표시 영역(AA) 상의 제1 발광 소자(LD1)에서 출광되는 광의 광학적 환경을 모니터링할 수 있다.
한편, 도 8에 도시되어 있지 않으나, 제1 더미 뱅크(DBNK1)는 제2 더미 뱅크(DBNK2)를 향하여 돌출되는 제1 더미 뱅크 돌출부(미도시)를 포함하고, 제2 더미 뱅크(DBNK2)는 제1 더미 뱅크(DBNK1)를 향하여 돌출되는 제2 더미 뱅크 돌출부(미도시)를 포함할 수 있다.
이때, 평면 상에서 제1 더미 전극(DEL1)의 형상은 제1 더미 뱅크(DBNK1)의 형상과 대응하고, 제2 더미 전극(DEL2)들의 형상은 제2 더미 뱅크(DBNK2)의 형상과 대응할 수 있다. 즉, 제1 더미 돌출부(DVP1)가 제1 더미 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제1 더미 전극(DEL1)은 제1 더미 뱅크(DBNK1) 상에 제공될 수 있다. 또한, 제2 더미 돌출부(DVP2)가 제2 더미 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제2 더미 전극(DEL2)들 각각은 제2 더미 뱅크(DBNK2) 상에 제공될 수 있다.
도 10은 도 3의 EA1 부분을 확대한 표시 소자층의 또 다른 실시예를 개략적으로 나타낸 평면도이다.
도 10을 참고하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 기판(SUB) 상에 제공되는 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)을 포함할 수 있다.
한편, 도 10에는 도시되어 있지 않으나, 표시 소자층(DPL)은 절연 패턴(INSP), 제1 및 제2 더미 뱅크(DBNK1, DBNK2)를 더 포함할 수도 있다.
본 발명의 일 실시예에서, 제1 더미 돌출부(DVP1)는 제1 돌출부(VP1)의 평면 형상과 상이한 형상으로 제공되고, 제2 더미 돌출부(DVP2)는 제2 돌출부(VP2)의 평면 형상과 상이한 형상으로 제공될 수 있다.
도 10에 도시된 바와 같이, 제1 더미 돌출부(DVP1)의 평면 형상은 제1 돌출부(VP1)의 평면 형상과 상이하고, 제2 더미 돌출부(DVP2)의 평면 형상은 제2 돌출부(VP2)의 평면 형상과 상이할 수 있다. 즉, 제1 및 제2 더미 전극(DEL1, DEL2)이 제1 및 제2 전극(EL1, EL2)과 다른 다양한 형상으로 더미 영역(DA) 상에 제공될 수 있다.
제1 및 제2 더미 전극(DEL1, DEL2)의 형상을 제1 및 제2 전극(EL1, EL2)의 형상과 상이하게 제공함으로써, 더미 영역(DA) 상에서 제1 및 제2 더미 전극(DEL1, DEL2)의 다양한 형상에 따른 제2 발광 소자(LD2)의 컨택 저항을 측정할 수 있다. 또한, 제1 및 제2 더미 전극(DEL1, DEL2)의 다양한 형상에 따라, 제1 및 제2 더미 전극(DEL1, DEL2) 사이에 정렬되는 제2 발광 소자(LD2)의 정렬도, 정렬 형태 등을 관측할 수 있다.
이를 통해, 컨택 저항이 최소화되고, 제2 발광 소자(LD2)의 정렬도가 우수한 제1 및 제2 더미 전극(DEL1, DEL2)의 형상을 도출할 수 있고, 이를 토대로 표시 영역(AA) 상에 제공되는 제1 및 제2 전극(EL1, EL2)의 형상을 설계할 수 있다.
따라서, 본 발명의 일 실시예는, 더미 영역(DA) 상에 제공되는 제1 및 제2 더미 전극(DEL1, DEL2)들의 형상을 다양하게 제공하고, 제1 및 제2 더미 전극(DEL1, DEL2)들과 전기적으로 연결되는 제2 발광 소자(LD2) 각각의 컨택 저항과 정렬도 등을 측정함으로써, 추후 제조되는 표시 장치의 표시 영역(AA) 상에 제공되는 제1 및 제2 전극(EL1, EL2)의 형상을 설계할 수 있는 이점이 있다.
도 11 내지 도 14는 도 3의 EA2 부분을 확대한 표시 소자층의 다양한 실시예를 개략적으로 나타낸 평면도이다.
도 11 내지 도 14를 참고하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 더미 영역(DA) 상에 제공되는 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)을 포함할 수 있다. 한편, 도 11 내지 도 14에는 도시되어 있지 않으나, 표시 소자층(DPL)은 더미 영역(DA) 상에 제공되는 절연 패턴(INSP), 제1 및 제2 더미 뱅크(DBNK1, DBNK2)를 더 포함할 수도 있다.
도 11 내지 도 14에 도시된 바와 같이, 더미 영역(DA)은 제1 방향(DR1)을 따라 서로 이격되는 서브 더미 영역(SDA1, SDA2)들을 포함할 수 있다. 이때, 서브 더미 영역(SDA1, SDA2)들 각각에는 제2 발광 소자(LD2)가 제공될 수 있다. 구체적으로, 서브 더미 영역(SDA1, SDA2)들 각각에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다.
제1 더미 전극(DEL1)은 제1 방향(DR1)으로 연장되고, 서브 더미 영역(SDA1, SDA2)들 각각과 중첩될 수 있다. 서브 더미 영역(SDA1, SDA2)들 각각에는 제2 더미 전극(DEL2)들이 하나씩 제공될 수 있다. 이에 따라, 서브 더미 영역(SDA1, SDA2)들 각각에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다. 이를 통해 후술하는 바와 같이, 서브 더미 영역(SDA1, SDA2)들에 제공되는 제2 발광 소자(LD2)의 컨택 저항을 각각 측정할 수 있다.
본 발명의 다양한 실시예에서, 서브 더미 영역(SDA1, SDA2)들 중 적어도 하나에 제공되는 제1 및 제2 더미 돌출부(DVP1, DVP2)의 형상은, 서브 더미 영역(SDA1, SDA2)들의 나머지 영역에 제공되는 제1 및 제2 더미 돌출부(DVP1, DVP2)의 형상과 상이할 수 있다.
도 11에 도시된 바와 같이, 제1 서브 더미 영역(SDA1)에 위치하는 제1 더미 돌출부(DVP1)는 제2 서브 더미 영역(SDA2)에 위치하는 제1 더미 돌출부(DVP1)의 형상과 상이할 수 있다. 또한, 제1 서브 더미 영역(SDA1)에 위치하는 제2 더미 돌출부(DVP2)는 제2 서브 더미 영역(SDA2)에 위치하는 제2 더미 돌출부(DVP2)의 형상과 상이할 수 있다.
서브 더미 영역(SDA1, SDA2)들에 제공되는 제1 및 제2 더미 돌출부(DVP1, DVP2)의 형상을 상이하게 설정함으로써, 제1 및 제2 더미 돌출부(DVP1, DVP2)의 형상에 따른 제2 발광 소자(LD2)의 정렬도, 정렬 형태 등을 관측할 수 있고, 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
이때, 측정값의 신뢰도를 향상시키기 위하여, 예를 들어 도 11에 도시된 제1 서브 더미 영역(SDA1)을 더미 영역(DA)에 다수개 제공하고, 제2 서브 더미 영역(SDA2)을 더미 영역(DA)에 다수개 제공할 수 있다.
본 발명의 다양한 실시예에서, 서브 더미 영역(SDA1, SDA2)들 중 적어도 하나에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 제2 방향(DR2)을 따라 서로 이격된 거리(d1)는, 서브 더미 영역(SDA1, SDA2)들의 나머지 영역에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 제2 방향(DR2)을 따라 서로 이격된 거리(d2)와 상이할 수 있다.
도 12에 도시된 바와 같이, 제1 서브 더미 영역(SDA1)에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 이격된 거리(d1)는 제2 서브 더미 영역(SDA2)에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 이격된 거리(d2)와 상이할 수 있다.
서브 더미 영역(SDA1, SDA2)들에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이의 거리를 상이하게 설정함으로써, 제1 및 제2 더미 돌출부(DVP1, DVP2) 간의 이격 거리에 따른 제2 발광 소자(LD2)의 정렬도, 정렬 형태 등을 관측할 수 있고, 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
본 발명의 다양한 실시예에서, 서브 더미 영역(SDA1, SDA2)들 중 적어도 하나에 제공되는 제1 더미 돌출부(DVP1)가 제2 더미 돌출부(DVP2)에 대하여 평면 상에서 마주하는 부분의 폭(a1)은, 서브 더미 영역(SDA1, SDA2)들의 나머지 영역에 제공되는 제1 더미 돌출부(DVP1)가 제2 더미 돌출부(DVP2)에 대하여 평면 상에서 마주하는 부분의 폭(a2)과 상이할 수 있다.
도 13에 도시된 바와 같이, 제1 서브 더미 영역(SDA1)에 제공되는 제1 더미 돌출부(DVP1)가 제2 더미 돌출부(DVP2)에 대하여 평면 상에서 마주하는 부분의 폭(a1)은 제2 서브 더미 영역(SDA2)에 제공되는 제1 더미 돌출부(DVP1)가 제2 더미 돌출부(DVP2)에 대하여 평면 상에서 마주하는 부분의 폭(a2)과 상이할 수 있다.
서브 더미 영역(SDA1, SDA2)들에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 중첩되는 폭을 상이하게 설정함으로써, 제1 및 제2 더미 돌출부(DVP1, DVP2) 간에 중첩되는 폭에 따른 제2 발광 소자(LD2)의 정렬도, 정렬 형태 등을 관측할 수 있고, 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
본 발명의 다양한 실시예에서, 제1 더미 전극(DEL1)은 제1 방향(DR1)을 따라 서로 이격되는 제1 서브 더미 전극(SDEL1)들을 포함할 수 있다. 도 14에 도시된 바와 같이, 제1 서브 더미 영역(SDA1)에 제1-1 서브 더미 전극(SDEL1-1)과 제2-1 더미 전극(DEL2-1)이 제공되고, 제2 서브 더미 영역(SDA2)에 제1-2 서브 더미 전극(SDEL1-2)과 제2-2 더미 전극(DEL2-2)이 제공될 수 있다. 제1 서브 더미 전극(SDEL1)들 각각과 제2 더미 전극(DEL2)들 각각 사이에는 제2 발광 소자(LD2)가 제공될 수 있다. 구체적으로, 제1 서브 더미 전극(SDEL1)들 각각과 제2 더미 전극(DEL2)들 각각 사이에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다.
서브 더미 영역(SDA1, SDA2)들 각각에 제1 서브 더미 전극(SDEL1)들과 제2 더미 전극(DEL2)들이 하나씩 제공됨으로써, 서브 더미 영역(SDA1, SDA2)에 제공되는 제2 발광 소자(LD2)의 컨택 저항을 보다 정밀하게 측정할 수 있다.
도 15a 및 도 15b는 도 3의 EA3 부분을 확대한 표시 소자층의 다양한 실시예를 개략적으로 나타낸 평면도이고, 도 16은 도 15b의 Ⅳ-Ⅳ' 라인에 따른 단면도이다.
도 15a 및 도 15 b를 참고하면, 본 발명의 일 실시예에 따른 표시 소자층(DPL)은 더미 영역(DA) 상에 제공되는 제1 더미 전극(DEL1), 제2 더미 전극(DEL2)들, 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 비표시 영역(NAA) 상에 제공되는 제1 및 제2 더미 패드(DP1, DP2)들을 포함할 수 있다. 한편, 도 15a 및 도 15 b에는 도시되어 있지 않으나, 표시 소자층(DPL)은 더미 영역(DA) 상에 제공되는 절연 패턴(INSP), 제1 및 제2 더미 뱅크(DBNK1, DBNK2)를 더 포함할 수도 있다.
본 발명의 다양한 실시예에서, 표시 소자층(DPL)은, 제1 더미 전극(DEL1)과 전기적으로 연결되는 제1 더미 패드(DP1)와 제2 더미 전극(DEL2)들 각각과 연결되는 제2 더미 패드(DP2)들을 포함할 수 있다.
도 15a에 도시된 바와 같이, 제1 더미 전극(DEL1)은 비표시 영역(NAA) 상에 제공되는 제1 더미 패드(DP1)와 연결될 수 있다. 제2 더미 전극(DEL2)들 각각은 비표시 영역(NAA) 상에 제공되는 제2 더미 패드(DP2)들 각각과 연결될 수 있다.
제1 더미 전극(DEL1)은 제1 더미 컨택 전극(DCNT1)과 전기적으로 연결되고, 제1 더미 컨택 전극(DCNT1)은 제2 발광 소자(LD2)와 전기적으로 연결될 수 있다. 제2 더미 전극(DEL2)들 각각은 제2 더미 컨택 전극(DCNT2)과 전기적으로 연결되고, 제2 더미 컨택 전극(DCNT2)은 제2 발광 소자(LD2)와 전기적으로 연결될 수 있다.
제1 더미 패드(DP1) 및 제2 더미 패드(DP2)들 각각에는 테스트 신호가 인가될 수 있다. 이때, 제1 더미 패드(DP1)에 인가되는 제1 테스트 신호와 제2 더미 패드(DP2)들 각각에 인가되는 제2 테스트 신호는 서로 상이한 전압 레벨을 가질 수 있다. 예를 들어, 제1 테스트 신호는 제2 테스트 신호보다 높은 전압 레벨을 가질 수 있다. 제1 더미 패드(DP1)는 전술한 제1 구동 전원(도 2a 및 도 2b의 VDD 참고)에 접속되고, 제2 더미 패드(DP2)들 각각은 전술한 제2 구동 전원((도 2a 및 도 2b의 VSS 참고)에 접속될 수 있다. 이때, 제1 더미 패드(DP1)에 접속되는 제1 구동 전원(VDD)과 제2 더미 패드(DP2)들 각각에 접속되는 제2 구동 전원(VSS)은 표시 장치의 외부에 구비되는 것일 수 있다. 즉, 본 발명의 일 실시예에서, 표시 장치의 외부에 마련되는 전원을 이용하여, 제2 발광 소자(LD2)의 컨택 저항을 측정할 수 있다.
제1 더미 패드(DP1) 및 제2 더미 패드(DP2)들에 테스트 신호를 인가한 후, 제2 발광 소자(LD2) 각각에서 출력되는 신호를 측정하여, 제2 발광 소자(LD2) 각각의 컨택 저항을 산출할 수 있다. 예를 들어, 제2 발광 소자(LD2) 각각에서 출력되는 전류값을 이용하여, 제2 발광 소자(LD2) 각각의 컨택 저항을 산출할 수 있다.
도 15b를 참고하면, 제1 더미 전극(DEL1)은 복수의 제1 서브 더미 전극(SDEL1)들을 포함할 수 있으며, 복수의 제1 서브 더미 전극(SDEL1)들 각각은 제1 더미 패드(DP1)들 각각에 연결될 수 있다. 구체적으로, 제1-1 서브 더미 전극(SDEL1-1)은 제1-1 더미 패드(DP1-1)에 연결되고, 제1-2 서브 더미 전극(SDEL1-2)은 제1-2 더미 패드(DP1-2)에 연결될 수 있다. 또한, 제2-1 더미 전극(DEL2-1)은 제2-1 더미 패드(DP2-1)에 연결되고, 제2-2 더미 전극(DEL2-2)은 제2-2 더미 패드(DP2-2)에 연결될 수 있다.
이에 따라, 제1 및 제2 더미 패드(DP1, DP2)들 각각에 테스트 신호를 인가하여, 제2 발광 소자(LD2)의 컨택 저항을 용이하게 측정할 수 있다.
도 15b에 도시된 바와 같이, 제1 서브 더미 전극(SDEL1)과 제2 더미 전극(DEL2)이 교차하는 부분에는 브릿지 패턴(BRP)이 제공될 수 있다. 도 16을 참고하면, 브릿지 패턴(BRP)은 절연막(INS) 상에 제공될 수 있으며, 절연막(INS)을 관통하는 컨택홀을 통해, 제1-1 더미 패드(DP1-1)와 제1-1 서브 더미 전극(SDEL1-1)을 전기적으로 연결할 수 있다.
본 발명의 다양한 실시예에서, 제1 더미 패드(DP1)와 제2 더미 패드(DP2)들은, 더미 영역(DA)에 인접하는 비표시 영역(NAA) 상에 제공될 수 있다. 제1 더미 패드(DP1)와 제2 더미 패드(DP2)들을, 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)들이 제공되는 더미 영역(DA)에 인접하게 위치시킴으로써, 제2 발광 소자(LD2)의 컨택 저항 측정 시에 노이즈(noise)를 감소시킬 수 있다. 이를 통해, 제2 발광 소자(LD2) 각각의 컨택 저항을 보다 정확하게 측정할 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 17에서 도시된 바와 같이, 표시 장치는 기판(SUB), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
화소 회로층(PCL)은 버퍼층(BFL), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 구동 전압 배선(DVL)을 포함할 수 있다.
상기 버퍼층(BFL)은 기판(SUB)의 일면 상에 제공될 수 있다. 버퍼층(BFL)은 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
제1 트랜지스터(T1)는 제1 발광 소자(LD1)에 전기적으로 연결되어 제1 발광 소자(LD1)를 구동하는 구동 트랜지스터일 수 있다. 제2 트랜지스터(T2)는 제1 트랜지스터(T1)에 전기적으로 연결되어 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 제공될 수 있다. 반도체층(SCL)은 대응되는 소스 전극(SE)과 드레인 전극(DE)에 각각 접촉되는 소스 영역 및 드레인 영역을 포함할 수 있다. 상기 소스 영역과 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다. 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물로 도핑된 반도체 패턴일 수 있다. 상기 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
게이트 전극(GE)은 제1 게이트 절연막(GI1)을 사이에 두고 대응되는 반도체층(SCL) 상에 제공될 수 있다.
제1 트랜지스터(T1)에 포함된 소스 전극(SE)과 드레인 전극(DE) 각각은 제2 게이트 절연막(GI2), 및 제1 게이트 절연막(GI1)을 관통하는 컨택홀을 통해 대응하는 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
제2 트랜지스터(T2)에 포함된 소스 전극(SE)과 드레인 전극(DE) 각각은 제2 게이트 절연막(GI2), 및 제1 게이트 절연막(GI1)을 관통하는 컨택홀을 통해 대응하는 반도체층(SCL)의 소스 영역과 드레인 영역에 연결될 수 있다.
구동 전압 배선(DVL)은 층간 절연막(ILD) 상에 제공될 수 있으나, 구동 전압 배선(DVL)의 위치를 한정하는 것은 아니다. 구동 전압 배선은 제2 구동 전원(도 2a 및 도 2b의 VSS 참고)과 연결될 수 있고, 구동 전압 배선(DVL)에는 구동부로부터 구동 전압에 해당하는 신호가 공급될 수 있다.
화소 회로층(PCL)은 제1 및 제2 트랜지스터(T1, T2)를 커버하는 보호층(PSV)을 더 포함할 수 있다. 보호층(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다. 유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
또한, 트랜지스터들(T1, T2)이 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터들(T1, T2)은 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
도 17을 참조하면, 표시 소자층(DPL)은 제1 및 제2 뱅크(BNK1, BNK2), 제1 및 제2 전극(EL1, EL2), 제1 발광 소자(LD1), 제1 및 제2 컨택 전극(CNT1, CNT2), 뱅크 패턴(BNKP), 제1 더미 전극(DEL1), 제2-1 더미 전극(DEL2-1), 제2 발광 소자(LD2), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2), 절연막(INS), 절연 패턴(INSP)을 포함할 수 있다. 도 17에는 도시되어 있지 않으나, 표시 소자층(DPL)은 더미 영역(DA) 상에 제공되는 제1 및 제2 더미 뱅크(DBNK1, DBNK2)를 더 포함할 수도 있다. 도 17에 도시된 제2-1 더미 전극(DEL2-1)은 도 4 및 도 5를 참고하여 설명한 제2 더미 전극(DEL2)과 동일한 구성일 수 있다.
제1 뱅크(BNK1) 상에 제1 전극(EL1)이 제공되고, 제2 뱅크(BNK2) 상에 제2 전극(EL2)이 제공될 수 있다. 이때, 제1 전극(EL1)의 형상은 제1 뱅크(BNK1)의 형상에 대응되고, 제2 전극(EL2)의 형상은 제2 뱅크(BNK2)의 형상에 대응될 수 있다. 제1 전극(EL1)은 제2 전극(EL2)을 향하여 돌출되는 제1 돌출부(VP1)를 포함하고, 제2 전극(EL2)은 제1 전극(EL1)을 향하여 돌출되는 제2 돌출부(VP2)를 포함할 수 있다.
제1 및 제2 전극(EL1, EL2) 중 하나는 화소 회로층(PCL)에 포함되는 복수의 트랜지스터들 중 적어도 하나와 전기적으로 연결될 수 있다.
예를 들면, 제2 전극(EL2)은 보호층(PSV) 및 층간 절연막(ILD)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 드레인 전극(DE)과 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 소스 전극(SE)은 제1 구동 전원(도 2a 및 도 2b의 VDD 참고)과 전기적으로 연결될 수 있다. 이를 통해, 제2 전극(EL2)은 제1 트랜지스터(T1)로부터 신호를 전달받을 수 있다.
제1 전극(EL1)은 보호층(PSV)을 관통하는 컨택홀을 통해 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다. 구동 전압 배선은 제2 구동 전원(VSS)와 전기적으로 연결될 수 있다. 이를 통해, 제1 전극(EL1)은 구동 전압 배선(DVL)으로부터 신호를 전달받을 수 있다.
제1 및 제2 뱅크(BNK1, BNK2)와 제1 및 제2 전극(EL1, EL2)이 구비된 보호층(PSV)의 일면 상에 절연막(INS)이 제공될 수 있다. 제1 발광 소자(LD1)는 절연막(INS) 상에 제공될 수 있다.
절연 패턴(INSP)이 제1 발광 소자(LD1) 상에 제공되어, 제1 발광 소자(LD1)의 위치를 고정시킬 수 있다. 절연 패턴(INSP)에 의해 제1 발광 소자(LD1)의 일 단부와 타 단부가 노출될 수 있다.
제1 및 제2 컨택 전극(CNT1, CNT2)은 절연막(INS) 상에 제공되며, 절연 패턴(INSP)에 의해 노출된 제1 발광 소자(LD1)의 일 단부는 제1 컨택 전극(CNT1)과 접촉되고, 절연 패턴(INSP)에 의해 노출된 제1 발광 소자(LD1)의 타 단부는 제2 컨택 전극(CNT2)과 접촉될 수 있다. 또한, 절연막(INS)을 관통하는 컨택홀을 통해, 제1 컨택 전극(CNT1)은 제1 전극(EL1)과 연결되고, 제2 컨택 전극(CNT2)은 제2 전극(EL2)과 연결될 수 있다.
이에 따라, 제1 발광 소자(LD1)는 제1 전극(EL1)과 제2 전극(EL2)을 통해 소정 전압을 인가받을 수 있다. 제1 발광 소자(LD1)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 제1 발광 소자(LD1)의 활성층(12)에서 전자-정공 쌍이 결합하면서 제1 발광 소자(LD1)가 발광하게 된다.
또한, 제1 컨택 전극(CNT1)이 제1 전극(EL1)과 연결되고, 제2 컨택 전극(CNT2)이 제2 전극(EL2)과 연결됨에 따라, 제1 및 제2 컨택 전극(CNT1, CNT2) 각각의 배선 저항을 줄여, 신호 지연에 의한 제1 발광 소자(LD1)의 구동 불량을 최소화할 수 있다.
제1 발광 소자(LD1)의 양 단부에서 출광되는 광은 제1 및 제2 전극(EL1, EL2)에 의해 반사되어, 제3 방향(DR3)을 기준으로 상측을 향하는 방향(예를 들어 전면 방향)으로 유도될 수 있다.
도 17에 도시된 바와 같이, 제1 더미 전극(DEL1)과 제2-1 더미 전극(DEL2-1)은, 기판의 더미 영역(DA)에 중첩하는 보호층(PSV) 상에 제공될 수 있다. 제2 발광 소자(LD2)는 절연막(INS) 상에 제공되고, 제2 발광 소자(LD2)의 일 단부는 제1 더미 컨택 전극(DCNT1)에 연결되고, 타 단부는 제2 더미 컨택 전극(DCNT2)에 연결될 수 있다. 절연막(INS)을 관통하는 컨택홀을 통해, 제1 더미 컨택 전극(DCNT1)은 제1 더미 전극(DEL1)에 연결되고, 제2 더미 컨택 전극(DCNT2)은 제2-1 더미 전극(DEL2-1)에 연결될 수 있다.
제1 더미 전극(DEL1) 및 제2-1 더미 전극(DEL2-1)은 화소 회로층(PCL)에 포함되는 복수의 트랜지스터들과 전기적으로 연결되지 않은 상태로 제공될 수 있다. 즉, 제2 발광 소자(LD2)는 표시 장치의 구동 시에 발광하지 않으며, 더미 영역(DA)은 비발광 영역에 해당할 수 있다.
제1 및 제2 전극(EL1, EL2), 제1 및 제2 컨택 전극(CNT1, CNT2), 제1 발광 소자(LD1), 제1 더미 전극(DEL1), 제2-1 더미 전극(DEL2-1), 제1 및 제2 더미 컨택 전극(DCNT1, DCNT2), 제2 발광 소자(LD2)가 구비된 보호층(PSV) 상에는 인캡층(INC)이 제공될 수 있다. 인캡층(INC) 상에는 오버 코트층(미도시)이 제공될 수 있다. 오버 코트층은 발광 소자들(LD)에 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
도 18a 내지 도 18g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 나타낸 평면도이다. 특히, 도 18a 내지 도 18g는 제1 및 제2 더미 전극(DEL1, DEL2)들이 제1 및 제2 전극(EL1, EL2)들의 형상과 대응되도록 제공된 표시 소자층(DPL)을 포함하는 표시 장치의 제조 방법을 순차적으로 나타낸 평면도이다.
도 18a를 참고하면, 기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(NAA)을 포함할 수 있고, 비표시 영역(NAA)은 표시 영역(AA)의 적어도 일측에 위치하는 더미 영역(DA)을 포함할 수 있다.
도 18a에 도시된 바와 같이, 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 서로 이격되는 제1 뱅크(BNK1)와 제2 뱅크(BNK2)를 기판(SUB)의 표시 영역(AA) 상에 형성할 수 있다. 제1 방향(DR1)을 따라 연장되는 뱅크 패턴(BNKP)을 더미 영역(DA)에 인접하는 표시 영역(AA) 상에 형성할 수 있다. 한편, 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 서로 이격되는 제1 더미 뱅크(DBNK1)와 제2 더미 뱅크(DBNK2)를 기판(SUB)의 더미 영역(DA) 상에 형성할 수 있다.
도 18b에 도시된 바와 같이, 제1 뱅크(BNK1) 상에 제1 전극(EL1)을 형성하고, 제2 뱅크(BNK2) 상에 제2 전극(EL2)을 형성할 수 있다. 이에 의해, 제1 전극(EL1)과 제2 전극은 표시 영역(AA) 상에서, 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 서로 이격될 수 있다.
제1 전극(EL1)은 연결 배선(CNL)과 연결되거나, 또는 연결 배선(CNL)과 일체로 형성될 수 있다. 연결 배선(CNL)은 전술한 구동 전압 배선(DVL)과 전기적으로 연결될 수 있다.
제1 더미 뱅크(DBNK1) 상에 제1 더미 전극(DEL1)을 형성하고, 제2 더미 뱅크(DBNK2) 상에 제2 더미 전극(DEL2)을 형성할 수 있다. 이에 의해, 제1 더미 전극(DEL1)과 제2 더미 전극(DEL2)은 더미 영역(DA) 상에서, 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 서로 이격될 수 있다.
본 발명의 다양한 실시예에서, 제1 및 제2 더미 전극(DEL1, DEL2)을 형성하는 단계는, 제1 더미 전극(DEL1)과 전기적으로 연결되는 제1 더미 패드(DP1)와 제2 더미 전극(DEL2)과 전기적으로 연결되는 제2 더미 패드(DP2)를 형성할 수 있다.
제1 더미 패드(DP1)는 제1 더미 전극(DEL1)과 연결되거나, 또는 제1 더미 전극(DEL1)과 일체로 형성될 수 있다. 또한, 제2 더미 패드(DP2)들은 제2 더미 전극(DEL2)과 연결되거나, 또는 제2 더미 전극(DEL2)과 일체로 형성될 수 있다.
도 18b에 도시된 바와 같이, 연결 배선(CNL), 제1 더미 패드(DP1), 제2 더미 패드(DP2)들은 비표시 영역(NAA) 상에 형성될 수 있다. 특히, 제1 더미 패드(DP1)와 제2 더미 패드(DP2)들은 더미 영역(DA)에 인접하는 비표시 영역(NAA) 상에 형성될 수 있다.
본 발명의 다양한 실시예에서, 제1 전극(EL1)에 제2 전극(EL2)을 향하여 돌출되는 제1 돌출부(VP1)를 형성하고, 제2 전극(EL2)에 제1 전극(EL1)을 향하여 돌출되는 제2 돌출부(VP2)를 형성할 수 있다. 또한, 제1 더미 전극(DEL1)에 제2 더미 전극(DEL2)을 향하여 돌출되는 제1 더미 돌출부(DVP1)를 형성하고, 제2 더미 전극(DEL2)에 제1 더미 전극(DEL1)을 향하여 돌출되는 제2 더미 돌출부(DVP2)를 형성할 수 있다.
제1 돌출부(VP1)와 제2 돌출부(VP2)는 서로 대향하도록 형성될 수 있다. 제1 돌출부(VP1)와 제2 돌출부(VP2)가 서로 대향함에 따라, 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 전기장이 집중될 수 있다. 이를 통해, 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 제1 발광 소자(LD1)가 효과적으로 정렬될 수 있다.
제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 또한 서로 대향하도록 형성될 수 있으며, 전술한 바와 동일하게 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에 제2 발광 소자(LD2)가 효과적으로 정렬될 수 있다.
도 18a 내지 도 18g에는 도시되어 있지 않으나, 제1 뱅크(BNK1)에 제2 뱅크(BNK2)를 향하여 돌출되는 제1 뱅크 돌출부(미도시)를 형성하고, 제2 뱅크(BNK2)에 제1 뱅크(BNK1)를 향하여 돌출되는 제2 뱅크 돌출부(미도시)를 형성할 수 있다. 이때, 제1 돌출부(VP1)가 제1 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제1 전극(EL1)을 제1 뱅크(BNK1) 상에 형성할 수 있다. 또한, 제2 돌출부(VP2)가 제2 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제2 전극(EL2)을 제2 뱅크(BNK2) 상에 형성할 수 있다.
제1 더미 뱅크(DBNK1)에 제2 더미 뱅크(DBNK2)를 향하여 돌출되는 제1 더미 뱅크 돌출부(미도시)를 형성하고, 제2 더미 뱅크(DBNK2)에 제1 더미 뱅크(DBNK1)를 향하여 돌출되는 제2 더미 뱅크 돌출부(미도시)를 형성할 수 있다. 이때, 제1 더미 돌출부(DVP1) 가 제1 더미 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제1 더미 전극(DEL1)을 제1 더미 뱅크(DBNK1) 상에 형성할 수 있다. 또한, 제2 더미 돌출부(DVP2)가 제2 더미 뱅크 돌출부의 평면 형상에 대응하는 형상으로 중첩되도록, 제2 더미 전극(DEL2)을 제2 더미 뱅크(DBNK2) 상에 형성할 수 있다.
제1 및 제2 전극(EL1, EL2)과 제1 및 제2 더미 전극(DEL1, DEL2)이 형성된 기판(SUB) 상에 절연막(INS)을 형성할 수 있다. 절연막(INS)은 제1 및 제2 전극(EL1, EL2)과 제1 및 제2 더미 전극(DEL1, DEL2)을 커버하도록 형성될 수 있다.
도 18c를 참고하면, 절연막(INS) 상에 발광 소자들(LD)을 제공할 수 있다. 예를 들면, 발광 소자들(LD)은 잉크젯 프린팅 방식, 슬릿 코팅 방식, 또는 이외에 다양한 방식을 통해 화소(PXL) 각각의 발광 영역과 더미 영역(DA) 상에 제공될 수 있다. 일 예로, 발광 소자들(LD)은 휘발성 용매에 혼합되어 잉크젯 프린팅 방식이나 슬릿 코팅 방식을 통해 화소(PXL)들 각각의 발광 영역과 더미 영역(DA) 상에 공급될 수 있다.
예를 들면, 절연막(INS) 상에 잉크젯 노즐을 배치하고, 잉크젯 노즐을 통해 다수의 발광 소자들(LD)이 혼합된 용매를 화소들(PXL) 각각의 발광 영역과 더미 영역(DA) 상에 제공할 수 있다. 여기서, 용매는, 아세톤, 물, 알코올, 및 톨루엔 중 어느 하나 이상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 용매는 잉크 또는 페이스트의 형태일 수 있다. 발광 소자들(LD)을 화소들(PXL) 각각의 발광 영역과 더미 영역(DA) 상에 제공하는 방식이 상술한 실시예에 한정되는 것은 아니며, 발광 소자들(LD)을 제공하는 방식은 다양하게 변경될 수 있다. 전술한 화소(PXL)들 각각의 발광 영역은 표시 영역(AA)의 일 영역, 일 예로, 각각의 화소(PXL)가 제공되는 화소 영역으로, 표시 영역(AA)에 제공된 발광 소자(LD)들에 의해 광이 방출되는 영역일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
발광 소자들(LD)이 화소들(PXL) 각각의 발광 영역과 더미 영역(DA) 상에 제공된 이후에 용매는 제거될 수 있다.
도 18c 및 도 18d를 참고하면, 제1 및 제2 전극(EL1, EL2)에 정렬 신호를 인가하여, 제1 및 제2 전극(EL1, EL2) 사이에 제1 발광 소자(LD1)를 정렬시킬 수 있다.
제1 전극(EL1)에 인가되는 제1 정렬 신호와 제2 전극(EL2)에 인가되는 제2 정렬 신호는, 제1 전극(EL1)과 제2 전극(EL2) 사이에 제1 발광 소자(LD1)가 정렬될 수 있는 정도의 전압 차이 및/또는 위상 차이를 가지는 신호들일 수 있다. 예를 들어, 제1 정렬 신호와 제2 정렬 신호는 서로 상이한 전압 레벨을 가질 수 있다. 또한, 제1 정렬 신호와 제2 정렬 신호 중 적어도 일부는 교류 신호일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 발광 소자들(LD)의 정렬 시에, 제1 전극(EL1)과 제2 전극(EL2)에 인가되는 정렬 신호(또는 정렬 전압)를 제어하거나 자기장을 형성함으로써, 제1 전극(EL1)과 제2 전극(EL2) 사이에서 제1 발광 소자(LD1)가 상대적으로 편향되게 정렬되도록 할 수 있다. 예를 들어, 제1 발광 소자(LD1)의 일 단부가 제1 전극(EL1)을 향하고, 타 단부가 제2 전극(EL2)을 향하도록 편향 정렬될 수 있다. 이와 반대로, 제1 발광 소자(LD1)의 일 단부가 제2 전극(EL2)을 향하고, 타 단부가 제1 전극(EL1)을 향하도록 편향 정렬될 수도 있다.
또한, 제1 및 제2 더미 전극(DEL1, DEL2)에 정렬 신호를 인가하여, 제1 및 제2 더미 전극(DEL1, DEL2) 사이에 제2 발광 소자(LD2)를 정렬시킬 수 있다. 제1 및 제2 더미 전극(DEL1, DEL2) 사이에 제2 발광 소자(LD2)를 정렬하는 방법은, 전술한 제1 및 제2 전극(EL1, EL2) 사이에 제1 발광 소자(LD1)를 정렬하는 방법과 동일할 수 있다.
제1 및 제2 전극(EL1, EL2)에 정렬 신호가 인가됨에 따라, 제1 돌출부(VP1)와 제2 돌출부(VP2) 사이에 제1 발광 소자(LD1)가 정렬될 수 있다. 또한, 제1 및 제2 더미 전극(DEL1, DEL2)에 정렬 신호가 인가됨에 따라, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에 제2 발광 소자(LD2)가 정렬될 수 있다.
본 발명의 다양한 실시예에서, 제2 더미 전극(DEL2)을 절단하여, 제1 방향(DR1)을 따라 서로 이격되는 제2 서브 더미 전극(SDEL2)들을 형성할 수 있다. 이때, 절연막(INS)의 일부 영역과 제2 더미 전극(DEL2)의 일부 영역이 함께 절단될 수 있다.
도 18e에 도시된 바와 같이, 제2 서브 더미 전극(SDEL2)들 각각과 제1 더미 전극(DEL1) 사이에 제2 발광 소자(LD2)가 하나씩 제공되도록, 제2 더미 전극(DEL2)을 절단할 수 있다.
구체적으로, 제2 더미 전극(DEL2)을 절단하는 단계는 제2 서브 더미 전극(SDEL2)들 각각에 제2 더미 돌출부(DVP2)가 하나씩 제공되도록, 제2 더미 전극(DEL2)을 절단할 수 있다. 이를 통해, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2) 사이에는 제2 발광 소자(LD2)가 하나씩 제공될 수 있다.
또한, 제2 더미 전극(DEL2)을 복수의 제2 서브 더미 전극(SDEL2)들로 절단함에 따라, 제2 서브 더미 전극(SDEL2)들 각각에 상기 제2 더미 패드(DP2)들이 하나씩 제공될 수 있다.
도 18f를 참고하면, 발광 소자들(LD) 상에 절연 패턴(INSP)을 형성할 수 있다. 절연 패턴(INSP)은 제1 방향(DR1)을 따라 연속된 상태로 발광 소자들(LD) 상에 제공될 수 있다. 제1 전극(EL1)과 제2 전극(EL2) 사이에서 정렬된 제1 발광 소자(LD1)와, 제1 더미 전극(DEL1)과 제2 서브 더미 전극(SDEL2)들 사이에서 정렬된 제2 발광 소자(LD2)는 절연 패턴(INSP)에 의하여 그 위치가 고정될 수 있다.
도 18g를 참고하면, 제1 더미 전극(DEL1)과 제2 발광 소자(LD2)를 전기적으로 연결하는 제1 더미 컨택 전극(DCNT1), 및 제2 서브 더미 전극(SDEL2)과 제2 발광 소자(LD2)를 전기적으로 연결하는 제2 더미 컨택 전극(DCNT2)을 형성할 수 있다.
제1 더미 컨택 전극(DCNT1)은 절연막(INS)을 관통하는 컨택홀을 통해 제1 더미 전극(DEL1)과 연결되고, 절연 패턴(INSP)에 의해 노출된 제2 발광 소자(LD2)의 일 단부에 접촉할 수 있다. 또한, 제2 더미 컨택 전극(DCNT2)은 절연막(INS)을 관통하는 컨택홀을 통해 제2 서브 더미 전극(SDEL2)들 각각과 연결되고, 절연 패턴(INSP)에 의해 노출된 제2 발광 소자(LD2)의 타 단부에 접촉할 수 있다. 이를 통해, 제1 더미 전극(DEL1)과 제2 서브 더미 전극(SDEL2)들은 제2 발광 소자(LD2)와 전기적으로 연결될 수 있다.
제1 전극(EL1)과 제1 발광 소자(LD1)를 전기적으로 연결하는 제1 컨택 전극(CNT1), 및 제2 전극(EL2)과 제1 발광 소자(LD1)를 전기적으로 연결하는 제2 컨택 전극(CNT2)을 형성할 수 있다.
제1 컨택 전극(CNT1)은 절연막(INS)을 관통하는 컨택홀을 통해 제1 전극(EL1)과 연결되고, 절연 패턴(INSP)에 의해 노출된 제1 발광 소자(LD1)의 일 단부에 접촉할 수 있다. 또한, 제2 컨택 전극(CNT2)은 절연막(INS)을 관통하는 컨택홀을 통해 제2 전극(EL2)과 연결되고, 절연 패턴(INSP)에 의해 노출된 제1발광 소자(LD1)의 타 단부에 접촉할 수 있다. 이를 통해, 제1 및 제2 전극(EL1, EL2)은 제1 발광 소자(LD1)와 전기적으로 연결될 수 있다.
본 발명의 다양한 실시예에서, 제2 발광 소자(LD2)의 컨택 저항을 측정하는 단계는, 제1 더미 패드(DP1) 및 제2 더미 패드(DP2)들 각각에 테스트 신호를 인가하고, 제2 발광 소자(LD2) 각각에서 출력되는 신호를 측정할 수 있다.
제1 더미 패드(DP1)에 인가되는 제1 테스트 신호와 제2 더미 패드(DP2)들 각각에 인가되는 제2 테스트 신호는 서로 상이한 전압 레벨을 가질 수 있다. 예를 들어, 제1 테스트 신호는 제2 테스트 신호보다 높은 전압 레벨을 가질 수 있다. 제1 더미 패드(DP1)는 전술한 제1 구동 전원(VDD)에 접속되고, 제2 더미 패드(DP2)들 각각은 전술한 제2 구동 전원(VSS)에 접속될 수 있다. 이때, 제1 더미 패드(DP1)에 접속되는 제1 구동 전원(VDD)과 제2 더미 패드(DP2)들 각각에 접속되는 제2 구동 전원(VSS)은 표시 장치의 외부에 구비되는 것일 수 있다.
제1 더미 패드(DP1) 및 제2 더미 패드(DP2)들에 테스트 신호를 인가한 후, 제2 발광 소자(LD2) 각각에서 출력되는 신호를 측정하여, 제2 발광 소자(LD2) 각각의 컨택 저항을 산출할 수 있다. 예를 들어, 제2 발광 소자(LD2) 각각에서 출력되는 전류값을 이용하여, 제2 발광 소자(LD2) 각각의 컨택 저항을 산출할 수 있다.
상기 도 4, 도 6, 및 도 8에 도시된 바와 같이, 표시 영역(AA) 상에 제공되는 제1 및 제2 전극(EL1, EL2)의 형상과 대응되는 형상을 가지는 제1 더미 전극(DEL1)과 제2 서브 더미 전극(SDEL2)을 더미 영역(DA) 상에 형성할 수 있다. 이후, 더미 영역(DA) 상의 제1 더미 전극(DEL1) 및 제2 서브 더미 전극(SDEL2)들과 전기적으로 연결되는 제2 발광 소자(LD2) 각각의 컨택 저항을 측정함으로써, 제1 발광 소자(LD1)의 컨택 저항을 별도로 측정하지 않고도 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)의 컨택 저항을 모니터링하는 것이 가능할 수 있다.
상기 도 10, 도 11에 도시된 바와 같이, 표시 영역(AA) 상에 제공되는 제1 및 제2 전극(EL1, EL2)의 형상과 상이한 형상을 가지는 제1 더미 전극(DEL1)과 제2 서브 더미 전극(SDEL2)을 더미 영역(DA) 상에 형성할 수 있다. 이후, 더미 영역(DA) 상의 제1 더미 전극(DEL1) 및 제2 서브 더미 전극(SDEL2)들과 전기적으로 연결되는 제2 발광 소자(LD2) 각각의 컨택 저항을 측정함으로써, 제1 더미 전극(DEL1) 및 제2 서브 더미 전극(SDEL2)들의 형상에 따른 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
상기 도 12에 도시된 바와 같이, 서브 더미 영역(SDA1, SDA2)들에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 이격된 거리를 다양하게 설정함으로써, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 이격된 거리에 따른 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
상기 도 13에 도시된 바와 같이, 서브 더미 영역(SDA1, SDA2)들에 제공되는 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)가 중첩되는 폭을 다양하게 설정함으로써, 제1 더미 돌출부(DVP1)와 제2 더미 돌출부(DVP2)의 중첩되는 폭에 따른 제2 발광 소자(LD2) 각각의 컨택 저항을 측정할 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 더미 영역(DA)에 제공되는 제2 발광 소자(LD2) 각각의 컨택 저항을 측정함으로써, 표시 영역(AA) 상에 제공되는 제1 발광 소자(LD1)의 전기적 환경을 모니터링하거나, 또는 제1 및 제2 더미 전극(DEL1, DEL2)의 형상에 따른 제2 발광 소자(LD2)의 컨택 저항의 변화를 용이하게 관측할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
EL1: 제1 전극 EL2: 제2 전극
VP1: 제1 돌출부 VP2: 제2 돌출부
BNK1: 제1 뱅크 BNK2: 제2 뱅크
CNT1: 제1 컨택 전극 CNT2: 제2 컨택 전극
DEL1: 제1 더미 전극 DEL2: 제2 더미 전극
DVP1: 제1 더미 돌출부 DVP2: 제2 더미 돌출부
DBNK1: 제1 더미 뱅크 DBNK2: 제2 더미 뱅크
DCNT1: 제1 더미 컨택 전극 DCNT2: 제2 더미 컨택 전극
INS: 절연막 INSP: 절연 패턴
LD1: 제1 발광 소자 LD2: 제2 발광 소자
SUB: 기판 PCL: 화소 회로층
DPL: 표시 소자층

Claims (20)

  1. 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판; 및
    상기 기판 상에 제공되는 표시 소자층을 포함하고,
    상기 표시 소자층은,
    제1 방향을 따라 각각 연장되며, 상기 제1 방향과 다른 제2 방향으로 서로 이격되는 제1 전극과 제2 전극;
    상기 제1 전극 및 상기 제2 전극에 전기적으로 연결되는 제1 발광 소자;
    상기 제1 방향을 따라 연장되며, 상기 제1 및 제2 전극들과 이격되는 제1 더미 전극;
    상기 제1 방향을 따라 서로 이격되고, 상기 제1 전극, 상기 제2 전극, 및 상기 제1 더미 전극과 이격되는 제2 더미 전극들; 및
    상기 제1 더미 전극과 상기 제2 더미 전극들에 전기적으로 연결되는 제2 발광 소자를 포함하고,
    상기 비표시 영역은, 상기 표시 영역의 적어도 일측에 위치하는 더미 영역을 포함하고,
    상기 제1 및 제2 전극과 상기 제1 발광 소자는 상기 표시 영역 상에 제공되고,
    상기 제1 더미 전극, 제2 더미 전극들, 및 상기 제2 발광 소자는 상기 더미 영역 상에 제공되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 제2 전극을 향하여 돌출되는 제1 돌출부를 포함하고,
    상기 제2 전극은 상기 제1 전극을 향하여 돌출되는 제2 돌출부를 포함하고,
    상기 제1 발광 소자는 상기 제1 돌출부와 상기 제2 돌출부 사이에 제공되는 표시 장치.
  3. 제1 항에 있어서,
    상기 제2 더미 전극들 각각과 상기 제1 더미 전극 사이에는 상기 제2 발광 소자가 제공되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 더미 전극은 상기 제2 더미 전극들 각각을 향하여 돌출되는 제1 더미 돌출부를 포함하고,
    상기 제2 더미 전극들 각각은 상기 제1 더미 전극을 향하여 돌출되는 제2 더미 돌출부를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 더미 돌출부는 상기 제1 돌출부의 평면 형상에 대응하는 평면 형상을 가지고,
    상기 제2 더미 돌출부는 상기 제2 돌출부의 평면 형상에 대응하는 평면 형상을 갖는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 더미 돌출부의 평면 형상은 상기 제1 돌출부의 평면 형상과 상이하고,
    상기 제2 더미 돌출부의 평면 형상은 상기 제2 돌출부의 평면 형상과 상이한 표시 장치.
  7. 제4 항에 있어서,
    상기 제1 더미 돌출부와 상기 제2 더미 돌출부 사이에 상기 제2 발광 소자가 제공되는 표시 장치.
  8. 제4 항에 있어서,
    상기 더미 영역은,
    상기 제1 방향을 따라 서로 이격되는 서브 더미 영역들을 포함하고,
    상기 서브 더미 영역들 각각에는 상기 제2 발광 소자가 제공되는 표시 장치.
  9. 제8 항에 있어서,
    상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 및 제2 더미 돌출부의 형상은,
    상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 및 제2 더미 돌출부의 형상과 상이한 표시 장치.
  10. 제8 항에 있어서,
    상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 더미 돌출부와 상기 제2 더미 돌출부가 상기 제2 방향을 따라 서로 이격된 거리는,
    상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 더미 돌출부와 상기 제2 더미 돌출부가 상기 제2 방향을 따라 서로 이격된 거리와 상이한 표시 장치.
  11. 제8 항에 있어서,
    상기 서브 더미 영역들 중 적어도 하나에 제공되는 상기 제1 더미 돌출부가 상기 제2 더미 돌출부에 대하여 평면 상에서 마주하는 부분의 폭은,
    상기 서브 더미 영역들의 나머지 영역에 제공되는 상기 제1 더미 돌출부가 상기 제2 더미 돌출부에 대하여 평면 상에서 마주하는 부분의 폭과 상이한 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 더미 전극은,
    상기 제1 방향을 따라 서로 이격되는 제1 서브 더미 전극들을 포함하고,
    상기 제1 서브 더미 전극들 각각과 상기 제2 더미 전극들 각각 사이에는 상기 제2 발광 소자가 제공되는 표시 장치.
  13. 제1 항에 있어서,
    상기 표시 소자층은,
    상기 제1 더미 전극과 전기적으로 연결되는 제1 더미 패드와 상기 제2 더미 전극들 각각과 연결되는 제2 더미 패드들을 더 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 표시 소자층은,
    상기 제1 더미 전극의 적어도 일부를 커버하며, 상기 제1 더미 전극을 상기 제2 발광 소자와 전기적으로 연결하는 제1 더미 컨택 전극; 및
    상기 제2 더미 전극들의 적어도 일부를 커버하며, 상기 제2 더미 전극들을 상기 제2 발광 소자와 전기적으로 연결하는 제2 더미 컨택 전극을 더 포함하는 표시 장치.
  15. 제1 방향을 따라 연장되고 상기 제1 방향과 다른 제2 방향을 따라 서로 이격되는 제1 전극, 제2 전극, 제1 더미 전극 및 제2 더미 전극을 기판 상에 형성하는 단계;
    상기 제1 및 제2 전극과 상기 제1 및 제2 더미 전극을 포함하는 기판 상에 발광 소자들을 제공하는 단계;
    상기 제1 및 제2 전극에 정렬 신호를 인가하여 상기 제1 전극과 상기 제2 전극 사이에 제1 발광 소자를 정렬하고, 상기 제1 및 제2 더미 전극에 정렬 신호를 인가하여 상기 제1 더미 전극과 상기 제2 더미 전극 사이에 제2 발광 소자를 정렬하는 단계;
    상기 제2 더미 전극을 절단하여, 상기 제1 방향을 따라 서로 이격되는 제2 서브 더미 전극들을 형성하는 단계:
    상기 제1 더미 전극과 상기 제2 발광 소자를 전기적으로 연결하는 제1 더미 컨택 전극과 상기 제2 서브 더미 전극들과 상기 제2 발광 소자를 전기적으로 연결하는 제2 더미 컨택 전극을 형성하는 단계; 및
    상기 제2 발광 소자의 컨택 저항을 측정하는 단계를 포함하고,
    상기 기판은, 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 비표시 영역은, 상기 표시 영역의 적어도 일측에 위치하는 더미 영역을 포함하고,
    상기 제1 및 제2 전극과 상기 제1 발광 소자는 상기 표시 영역 상에 제공되고,
    상기 제1 더미 전극, 제2 서브 더미 전극들, 및 상기 제2 발광 소자는 상기 더미 영역 상에 제공되는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 서브 더미 전극들 각각과 상기 제1 더미 전극 사이에는 상기 제2 발광 소자가 제공되는 표시 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 제1 및 제2 더미 전극을 형성하는 단계는,
    상기 제1 더미 전극에, 상기 제2 더미 전극을 향하여 돌출되는 제1 더미 돌출부를 형성하고,
    상기 제2 더미 전극에, 상기 제1 더미 전극을 향하여 돌출되는 제2 더미 돌출부를 형성하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 더미 전극을 절단하는 단계는,
    상기 제2 서브 더미 전극들 각각에 상기 제2 더미 돌출부가 하나씩 제공되도록 상기 제2 더미 전극을 절단하여,
    상기 제1 더미 돌출부와 상기 제2 더미 돌출부 사이에 상기 제2 발광 소자를 제공하는 표시 장치의 제조 방법.
  19. 제15 항에 있어서,
    상기 제1 및 제2 더미 전극을 형성하는 단계는 상기 제1 더미 전극과 전기적으로 연결되는 제1 더미 패드와 상기 제2 더미 전극과 전기적으로 연결되는 제2 더미 패드들을 형성하고,
    상기 제2 더미 전극을 절단하는 단계는 상기 제2 서브 더미 전극들 각각에 상기 제2 더미 패드들이 하나씩 제공되도록 상기 제2 더미 전극을 절단하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제2 발광 소자의 컨택 저항을 측정하는 단계는,
    상기 제1 더미 패드 및 상기 제2 더미 패드들 각각에 테스트 신호를 인가하고, 상기 제2 발광 소자에서 출력되는 신호를 측정하는 표시 장치의 제조 방법.
KR1020190168203A 2019-12-16 2019-12-16 표시 장치 및 표시 장치의 제조 방법 KR20210077097A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190168203A KR20210077097A (ko) 2019-12-16 2019-12-16 표시 장치 및 표시 장치의 제조 방법
US16/998,183 US11450268B2 (en) 2019-12-16 2020-08-20 Display device and fabricating method for display device
CN202010862414.0A CN112992959A (zh) 2019-12-16 2020-08-25 显示装置及显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168203A KR20210077097A (ko) 2019-12-16 2019-12-16 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210077097A true KR20210077097A (ko) 2021-06-25

Family

ID=76317257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168203A KR20210077097A (ko) 2019-12-16 2019-12-16 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11450268B2 (ko)
KR (1) KR20210077097A (ko)
CN (1) CN112992959A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230121196A (ko) * 2022-02-09 2023-08-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI814434B (zh) * 2022-04-01 2023-09-01 友達光電股份有限公司 發光二極體陣列基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102577233B1 (ko) * 2017-12-28 2023-09-08 엘지디스플레이 주식회사 전계발광 표시 장치
US11430853B2 (en) * 2019-08-27 2022-08-30 Boe Technology Group Co., Ltd. Display substrate having connection electrode pattern surround first electrode pattern and including at least two of plural of connecting electrodes which are block shapes separated from each other, manufacturing method thereof and display device having the same
JP7370806B2 (ja) * 2019-10-17 2023-10-30 キヤノン株式会社 発光デバイス、表示装置、光電変換装置、電子機器、照明装置および移動体

Also Published As

Publication number Publication date
US20210183826A1 (en) 2021-06-17
US11450268B2 (en) 2022-09-20
CN112992959A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
KR102299992B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102600602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20200097869A (ko) 표시 장치
KR102426607B1 (ko) 표시 장치
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
KR102574913B1 (ko) 표시 장치 및 그의 제조 방법
KR20180072909A (ko) 발광 장치 및 이를 구비한 표시 장치
EP3968383A1 (en) Pixel and display device comprising same
US11476397B2 (en) Display device and manufacturing method thereof
KR20210053391A (ko) 표시 장치
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
KR20210077097A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210069779A (ko) 터치 센서, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20210059107A (ko) 표시 장치
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
KR20210150642A (ko) 화소 및 이를 구비한 표시 장치
KR20220007818A (ko) 표시 장치
KR20220087669A (ko) 표시 장치 및 그의 제조 방법
KR20220053766A (ko) 표시 장치 및 그의 제조 방법
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
CN114730788A (zh) 显示装置及用于制造显示装置的方法
KR20210084789A (ko) 표시 장치
US11417636B2 (en) Display device and manufacturing method thereof
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
KR20240009016A (ko) 표시 장치